TimeQuest Timing Analyzer report for Microcomputer
Fri Jun 15 16:25:02 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpu09p:cpu1|ea[10]'
 13. Slow Model Setup: 'vduffd0'
 14. Slow Model Hold: 'vduffd0'
 15. Slow Model Hold: 'cpu09p:cpu1|ea[10]'
 16. Slow Model Hold: 'clk'
 17. Slow Model Recovery: 'clk'
 18. Slow Model Recovery: 'cpu09p:cpu1|ea[10]'
 19. Slow Model Recovery: 'vduffd0'
 20. Slow Model Removal: 'vduffd0'
 21. Slow Model Removal: 'cpu09p:cpu1|ea[10]'
 22. Slow Model Removal: 'clk'
 23. Slow Model Minimum Pulse Width: 'clk'
 24. Slow Model Minimum Pulse Width: 'vduffd0'
 25. Slow Model Minimum Pulse Width: 'cpu09p:cpu1|ea[10]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'clk'
 40. Fast Model Setup: 'cpu09p:cpu1|ea[10]'
 41. Fast Model Setup: 'vduffd0'
 42. Fast Model Hold: 'vduffd0'
 43. Fast Model Hold: 'cpu09p:cpu1|ea[10]'
 44. Fast Model Hold: 'clk'
 45. Fast Model Recovery: 'clk'
 46. Fast Model Recovery: 'cpu09p:cpu1|ea[10]'
 47. Fast Model Recovery: 'vduffd0'
 48. Fast Model Removal: 'vduffd0'
 49. Fast Model Removal: 'cpu09p:cpu1|ea[10]'
 50. Fast Model Removal: 'clk'
 51. Fast Model Minimum Pulse Width: 'clk'
 52. Fast Model Minimum Pulse Width: 'vduffd0'
 53. Fast Model Minimum Pulse Width: 'cpu09p:cpu1|ea[10]'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Output Enable Times
 59. Minimum Output Enable Times
 60. Output Disable Times
 61. Minimum Output Disable Times
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Setup Transfers
 68. Hold Transfers
 69. Recovery Transfers
 70. Removal Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Microcomputer                                                      ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpu09p:cpu1|ea[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu09p:cpu1|ea[10] } ;
; vduffd0            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vduffd0 }            ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 59.15 MHz  ; 59.15 MHz       ; clk                ;      ;
; 111.78 MHz ; 111.78 MHz      ; cpu09p:cpu1|ea[10] ;      ;
; 115.5 MHz  ; 115.5 MHz       ; vduffd0            ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -16.159 ; -17244.964    ;
; cpu09p:cpu1|ea[10] ; -6.464  ; -391.435      ;
; vduffd0            ; -4.124  ; -94.060       ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; vduffd0            ; -6.841 ; -256.208      ;
; cpu09p:cpu1|ea[10] ; -4.672 ; -337.394      ;
; clk                ; 0.018  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.226 ; -56.334       ;
; cpu09p:cpu1|ea[10] ; 3.593  ; 0.000         ;
; vduffd0            ; 5.904  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; vduffd0            ; -5.542 ; -53.860       ;
; cpu09p:cpu1|ea[10] ; -4.190 ; -63.914       ;
; clk                ; 1.181  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.064 ; -3538.305     ;
; vduffd0            ; -1.469 ; -62.569       ;
; cpu09p:cpu1|ea[10] ; -0.756 ; -161.088      ;
+--------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                            ;
+---------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.159 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.993      ;
; -16.159 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.993      ;
; -16.158 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.995      ;
; -16.145 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.982      ;
; -16.127 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.964      ;
; -16.112 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -8.700     ; 7.950      ;
; -16.091 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.924      ;
; -16.091 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.924      ;
; -16.081 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -8.700     ; 7.919      ;
; -16.071 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.908      ;
; -16.065 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.902      ;
; -16.056 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.890      ;
; -16.056 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.890      ;
; -16.055 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.892      ;
; -16.051 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVert[4]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.888      ;
; -16.046 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[2]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.883      ;
; -16.046 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.880      ;
; -16.046 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.880      ;
; -16.045 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.882      ;
; -16.043 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -8.700     ; 7.881      ;
; -16.036 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.873      ;
; -16.024 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.861      ;
; -16.023 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.860      ;
; -16.014 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.851      ;
; -16.007 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorVert[4]                       ; vduffd0      ; clk         ; 0.500        ; -8.700     ; 7.845      ;
; -15.993 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorHoriz[0]                      ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.827      ;
; -15.991 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.828      ;
; -15.988 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.821      ;
; -15.988 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.821      ;
; -15.983 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.820      ;
; -15.978 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.811      ;
; -15.978 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.811      ;
; -15.977 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorVert[4]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.814      ;
; -15.972 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[2]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.809      ;
; -15.956 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.793      ;
; -15.952 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.786      ;
; -15.952 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.786      ;
; -15.951 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.788      ;
; -15.949 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.786      ;
; -15.942 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorVert[4]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.779      ;
; -15.940 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.777      ;
; -15.938 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -8.700     ; 7.776      ;
; -15.937 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[2]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.774      ;
; -15.936 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorHoriz[2]                      ; vduffd0      ; clk         ; 0.500        ; -8.700     ; 7.774      ;
; -15.935 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -8.700     ; 7.773      ;
; -15.933 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[0]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.766      ;
; -15.930 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.767      ;
; -15.928 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.762      ;
; -15.928 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.762      ;
; -15.927 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.764      ;
; -15.926 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVert[4]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.763      ;
; -15.920 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.757      ;
; -15.914 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.751      ;
; -15.911 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[0]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.744      ;
; -15.907 ; cpu09p:cpu1|state.pulu_dp_state        ; cpu09p:cpu1|md[2]                                         ; clk          ; clk         ; 1.000        ; -0.597     ; 16.348     ;
; -15.901 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.735      ;
; -15.901 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -8.704     ; 7.735      ;
; -15.896 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.733      ;
; -15.888 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.724      ;
; -15.888 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.724      ;
; -15.888 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.724      ;
; -15.888 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.724      ;
; -15.888 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVertRestore[4]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.724      ;
; -15.884 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.717      ;
; -15.884 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.717      ;
; -15.880 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[0]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.713      ;
; -15.878 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.715      ;
; -15.877 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.714      ;
; -15.876 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[2]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.713      ;
; -15.875 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.712      ;
; -15.860 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.693      ;
; -15.860 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.693      ;
; -15.860 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.697      ;
; -15.858 ; cpu09p:cpu1|state.rti_ixl_state        ; cpu09p:cpu1|md[2]                                         ; clk          ; clk         ; 1.000        ; -0.574     ; 16.322     ;
; -15.846 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.683      ;
; -15.846 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorVert[4]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.683      ;
; -15.841 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorHoriz[2]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.678      ;
; -15.837 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[0]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.670      ;
; -15.832 ; cpu09p:cpu1|state.pulu_dp_state        ; cpu09p:cpu1|op_code[2]                                    ; clk          ; clk         ; 1.000        ; -0.665     ; 16.205     ;
; -15.825 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.662      ;
; -15.823 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[2]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.660      ;
; -15.822 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.659      ;
; -15.818 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.655      ;
; -15.816 ; cpu09p:cpu1|state.pulu_dp_state        ; cpu09p:cpu1|pc[2]                                         ; clk          ; clk         ; 1.000        ; -0.683     ; 16.171     ;
; -15.813 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVert[4]                       ; vduffd0      ; clk         ; 0.500        ; -8.701     ; 7.650      ;
; -15.805 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -8.703     ; 7.640      ;
; -15.805 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -8.703     ; 7.640      ;
; -15.802 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[0]                      ; vduffd0      ; clk         ; 0.500        ; -8.705     ; 7.635      ;
; -15.798 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.634      ;
; -15.798 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.634      ;
; -15.798 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.634      ;
; -15.798 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.634      ;
; -15.798 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVertRestore[4]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.634      ;
; -15.783 ; cpu09p:cpu1|state.rti_ixl_state        ; cpu09p:cpu1|op_code[2]                                    ; clk          ; clk         ; 1.000        ; -0.642     ; 16.179     ;
; -15.768 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.604      ;
; -15.768 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.604      ;
; -15.768 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.604      ;
; -15.768 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.604      ;
; -15.768 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVertRestore[4]                ; vduffd0      ; clk         ; 0.500        ; -8.702     ; 7.604      ;
; -15.767 ; cpu09p:cpu1|state.rti_ixl_state        ; cpu09p:cpu1|pc[2]                                         ; clk          ; clk         ; 1.000        ; -0.660     ; 16.145     ;
+---------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpu09p:cpu1|ea[10]'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -6.464 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 5.162      ;
; -6.335 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 5.033      ;
; -6.225 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 4.923      ;
; -6.196 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 4.894      ;
; -6.169 ; bufferedUART:io2|controlReg[5]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -3.129     ; 3.578      ;
; -6.144 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 4.842      ;
; -6.078 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 4.776      ;
; -6.049 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 4.747      ;
; -6.036 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 4.734      ;
; -6.033 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[3]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.337     ; 4.734      ;
; -6.021 ; bufferedUART:io2|txByteWritten         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -3.122     ; 3.437      ;
; -5.930 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.344     ; 4.624      ;
; -5.927 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 4.625      ;
; -5.917 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[3]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.337     ; 4.618      ;
; -5.854 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 4.552      ;
; -5.851 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.344     ; 4.545      ;
; -5.813 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.337     ; 4.514      ;
; -5.758 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.337     ; 4.459      ;
; -5.741 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[5]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.344     ; 4.435      ;
; -5.726 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[5]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.344     ; 4.420      ;
; -5.599 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[2]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.344     ; 4.293      ;
; -5.583 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[2]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.344     ; 4.277      ;
; -5.564 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[6]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.308     ; 4.294      ;
; -5.542 ; bufferedUART:io2|controlReg[7]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -3.129     ; 2.951      ;
; -5.538 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[3]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.308     ; 4.268      ;
; -5.501 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[4]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.308     ; 4.231      ;
; -5.416 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.316     ; 4.138      ;
; -5.361 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[2]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.308     ; 4.091      ;
; -5.330 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[2]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.308     ; 4.060      ;
; -5.301 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.316     ; 4.023      ;
; -5.266 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[0]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.993      ;
; -5.206 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.933      ;
; -5.202 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.900      ;
; -5.202 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.900      ;
; -5.202 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.900      ;
; -5.202 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.900      ;
; -5.202 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.900      ;
; -5.202 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.900      ;
; -5.172 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[5]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.308     ; 3.902      ;
; -5.139 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[5]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.308     ; 3.869      ;
; -5.129 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.827      ;
; -5.129 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.827      ;
; -5.129 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.827      ;
; -5.129 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.827      ;
; -5.129 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.827      ;
; -5.129 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.827      ;
; -5.108 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[0]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.835      ;
; -5.092 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.819      ;
; -5.091 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.818      ;
; -5.056 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[4]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.308     ; 3.786      ;
; -5.039 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.737      ;
; -5.039 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.737      ;
; -5.039 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.737      ;
; -5.039 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.737      ;
; -5.039 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.737      ;
; -5.039 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.737      ;
; -5.037 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.735      ;
; -5.037 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.735      ;
; -5.037 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.735      ;
; -5.037 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.735      ;
; -5.037 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.735      ;
; -5.037 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.735      ;
; -5.010 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[3]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.308     ; 3.740      ;
; -4.998 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.696      ;
; -4.998 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.696      ;
; -4.998 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.696      ;
; -4.998 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.696      ;
; -4.998 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.696      ;
; -4.998 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.696      ;
; -4.974 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.701      ;
; -4.960 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.658      ;
; -4.960 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.658      ;
; -4.960 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.658      ;
; -4.960 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.658      ;
; -4.960 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.658      ;
; -4.960 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.658      ;
; -4.847 ; bufferedUART:io2|txByteWritten         ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -3.122     ; 2.263      ;
; -4.749 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.845     ; 2.442      ;
; -4.736 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.463      ;
; -4.721 ; bufferedUART:io2|controlReg[6]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -3.129     ; 2.130      ;
; -4.719 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.446      ;
; -4.718 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.445      ;
; -4.716 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.443      ;
; -4.712 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.439      ;
; -4.694 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[6]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.308     ; 3.424      ;
; -4.690 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.850     ; 2.378      ;
; -4.685 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.344     ; 3.379      ;
; -4.641 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.339      ;
; -4.604 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.331      ;
; -4.601 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.328      ;
; -4.597 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.324      ;
; -4.568 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.266      ;
; -4.547 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.245      ;
; -4.487 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.214      ;
; -4.484 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.211      ;
; -4.480 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.311     ; 3.207      ;
; -4.437 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.337     ; 3.138      ;
; -4.436 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.316     ; 3.158      ;
; -4.428 ; SBCTextDisplayRGB:io1|controlReg[6]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.844     ; 2.122      ;
; -4.412 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -2.340     ; 3.110      ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vduffd0'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.124 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 5.162      ;
; -3.995 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 5.033      ;
; -3.885 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 4.923      ;
; -3.856 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 4.894      ;
; -3.829 ; bufferedUART:io2|controlReg[5]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 0.500        ; -0.789     ; 3.578      ;
; -3.804 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 4.842      ;
; -3.738 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 4.776      ;
; -3.709 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 4.747      ;
; -3.696 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 4.734      ;
; -3.693 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[3]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 4.734      ;
; -3.681 ; bufferedUART:io2|txByteWritten         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 0.500        ; -0.782     ; 3.437      ;
; -3.590 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.004     ; 4.624      ;
; -3.587 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 4.625      ;
; -3.577 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[3]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 4.618      ;
; -3.514 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 4.552      ;
; -3.511 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.004     ; 4.545      ;
; -3.473 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 4.514      ;
; -3.418 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 4.459      ;
; -3.401 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[5]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.004     ; 4.435      ;
; -3.386 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[5]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.004     ; 4.420      ;
; -3.259 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[2]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.004     ; 4.293      ;
; -3.253 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[6]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 4.294      ;
; -3.243 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[2]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.004     ; 4.277      ;
; -3.227 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[3]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 4.268      ;
; -3.202 ; bufferedUART:io2|controlReg[7]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 0.500        ; -0.789     ; 2.951      ;
; -3.190 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[4]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 4.231      ;
; -3.105 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 1.000        ; -0.005     ; 4.138      ;
; -3.050 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[2]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 4.091      ;
; -3.019 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[2]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 4.060      ;
; -2.990 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 1.000        ; -0.005     ; 4.023      ;
; -2.955 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[0]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.993      ;
; -2.895 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.933      ;
; -2.862 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.900      ;
; -2.862 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.900      ;
; -2.862 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.900      ;
; -2.862 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.900      ;
; -2.862 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.900      ;
; -2.862 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.900      ;
; -2.861 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[5]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 3.902      ;
; -2.828 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[5]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 3.869      ;
; -2.797 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[0]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.835      ;
; -2.789 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.827      ;
; -2.789 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.827      ;
; -2.789 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.827      ;
; -2.789 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.827      ;
; -2.789 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.827      ;
; -2.789 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.827      ;
; -2.781 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.819      ;
; -2.780 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.818      ;
; -2.745 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[4]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 3.786      ;
; -2.699 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[3]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 3.740      ;
; -2.699 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.737      ;
; -2.699 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.737      ;
; -2.699 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.737      ;
; -2.699 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.737      ;
; -2.699 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.737      ;
; -2.699 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.737      ;
; -2.697 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.735      ;
; -2.697 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.735      ;
; -2.697 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.735      ;
; -2.697 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.735      ;
; -2.697 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.735      ;
; -2.697 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.735      ;
; -2.663 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.701      ;
; -2.658 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.696      ;
; -2.658 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.696      ;
; -2.658 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.696      ;
; -2.658 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.696      ;
; -2.658 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.696      ;
; -2.658 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.696      ;
; -2.620 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.658      ;
; -2.620 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.658      ;
; -2.620 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.658      ;
; -2.620 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.658      ;
; -2.620 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.658      ;
; -2.620 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.658      ;
; -2.507 ; bufferedUART:io2|txByteWritten         ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; vduffd0     ; 0.500        ; -0.782     ; 2.263      ;
; -2.438 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; vduffd0     ; 0.500        ; -0.534     ; 2.442      ;
; -2.425 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.463      ;
; -2.408 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.446      ;
; -2.407 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.445      ;
; -2.405 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.443      ;
; -2.401 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.439      ;
; -2.383 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[6]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 3.424      ;
; -2.381 ; bufferedUART:io2|controlReg[6]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 0.500        ; -0.789     ; 2.130      ;
; -2.379 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 0.500        ; -0.539     ; 2.378      ;
; -2.345 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.004     ; 3.379      ;
; -2.301 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.339      ;
; -2.293 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.331      ;
; -2.290 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.328      ;
; -2.286 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.324      ;
; -2.228 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.266      ;
; -2.207 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.245      ;
; -2.176 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.214      ;
; -2.173 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.211      ;
; -2.169 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.207      ;
; -2.125 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 1.000        ; -0.005     ; 3.158      ;
; -2.117 ; SBCTextDisplayRGB:io1|controlReg[6]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 0.500        ; -0.533     ; 2.122      ;
; -2.097 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 3.138      ;
; -2.072 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 3.110      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vduffd0'                                                                                                                                ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.841 ; bufferedUART:io2|txByteSent        ; bufferedUART:io2|txByteWritten        ; clk          ; vduffd0     ; -0.500       ; 8.748      ; 1.693      ;
; -6.795 ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteWritten ; clk          ; vduffd0     ; -0.500       ; 8.705      ; 1.696      ;
; -6.692 ; SBCTextDisplayRGB:io1|kbBuffer~29  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 1.767      ;
; -6.674 ; SBCTextDisplayRGB:io1|kbBuffer~48  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 1.785      ;
; -6.669 ; SBCTextDisplayRGB:io1|kbBuffer~65  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 1.790      ;
; -6.516 ; SBCTextDisplayRGB:io1|kbBuffer~30  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 1.943      ;
; -6.496 ; SBCTextDisplayRGB:io1|kbBuffer~36  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 1.963      ;
; -6.441 ; bufferedUART:io2|rxBuffer~59       ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 1.793      ;
; -6.307 ; bufferedUART:io2|rxBuffer~130      ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 7.957      ; 1.936      ;
; -6.303 ; bufferedUART:io2|rxBuffer~127      ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 7.957      ; 1.940      ;
; -6.298 ; SBCTextDisplayRGB:io1|kbBuffer~50  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.161      ;
; -6.266 ; SBCTextDisplayRGB:io1|kbBuffer~63  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.193      ;
; -6.237 ; SBCTextDisplayRGB:io1|kbBuffer~66  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.222      ;
; -6.218 ; SBCTextDisplayRGB:io1|kbBuffer~37  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.241      ;
; -6.201 ; SBCTextDisplayRGB:io1|kbBuffer~15  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 8.174      ; 2.259      ;
; -6.176 ; SBCTextDisplayRGB:io1|kbBuffer~32  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; vduffd0     ; 0.000        ; 8.170      ; 2.280      ;
; -6.162 ; SBCTextDisplayRGB:io1|kbBuffer~31  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.297      ;
; -6.141 ; SBCTextDisplayRGB:io1|kbBuffer~51  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.318      ;
; -6.123 ; SBCTextDisplayRGB:io1|kbBuffer~27  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.336      ;
; -6.121 ; SBCTextDisplayRGB:io1|kbBuffer~38  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.338      ;
; -6.118 ; SBCTextDisplayRGB:io1|kbBuffer~62  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.341      ;
; -6.082 ; SBCTextDisplayRGB:io1|kbBuffer~33  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 8.170      ; 2.374      ;
; -6.081 ; SBCTextDisplayRGB:io1|kbBuffer~34  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.378      ;
; -6.029 ; bufferedUART:io2|rxBuffer~136      ; bufferedUART:io2|dataOut[3]           ; clk          ; vduffd0     ; 0.000        ; 7.964      ; 2.221      ;
; -6.029 ; SBCTextDisplayRGB:io1|kbBuffer~22  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 8.174      ; 2.431      ;
; -5.992 ; bufferedUART:io2|rxBuffer~101      ; bufferedUART:io2|dataOut[0]           ; clk          ; vduffd0     ; 0.000        ; 7.961      ; 2.255      ;
; -5.989 ; bufferedUART:io2|rxBuffer~134      ; bufferedUART:io2|dataOut[1]           ; clk          ; vduffd0     ; 0.000        ; 7.961      ; 2.258      ;
; -5.982 ; bufferedUART:io2|rxBuffer~113      ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 7.945      ; 2.249      ;
; -5.963 ; bufferedUART:io2|rxBuffer~106      ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.271      ;
; -5.962 ; bufferedUART:io2|rxBuffer~103      ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.272      ;
; -5.925 ; bufferedUART:io2|rxBuffer~123      ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.309      ;
; -5.921 ; bufferedUART:io2|rxBuffer~66       ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.313      ;
; -5.906 ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[7]      ; clk          ; vduffd0     ; 0.000        ; 8.182      ; 2.562      ;
; -5.884 ; bufferedUART:io2|rxBuffer~138      ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 7.957      ; 2.359      ;
; -5.874 ; SBCTextDisplayRGB:io1|kbBuffer~17  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 8.174      ; 2.586      ;
; -5.862 ; SBCTextDisplayRGB:io1|kbBuffer~39  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; vduffd0     ; 0.000        ; 8.175      ; 2.599      ;
; -5.852 ; SBCTextDisplayRGB:io1|kbBuffer~28  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.607      ;
; -5.845 ; SBCTextDisplayRGB:io1|kbBuffer~26  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 8.170      ; 2.611      ;
; -5.840 ; SBCTextDisplayRGB:io1|kbBuffer~47  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 8.170      ; 2.616      ;
; -5.837 ; SBCTextDisplayRGB:io1|kbBuffer~25  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; vduffd0     ; 0.000        ; 8.170      ; 2.619      ;
; -5.833 ; bufferedUART:io2|rxBuffer~111      ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 7.957      ; 2.410      ;
; -5.824 ; SBCTextDisplayRGB:io1|kbBuffer~14  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 8.174      ; 2.636      ;
; -5.823 ; bufferedUART:io2|rxBuffer~115      ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 7.938      ; 2.401      ;
; -5.814 ; bufferedUART:io2|rxBuffer~129      ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 7.964      ; 2.436      ;
; -5.809 ; bufferedUART:io2|rxBuffer~94       ; bufferedUART:io2|dataOut[1]           ; clk          ; vduffd0     ; 0.000        ; 7.952      ; 2.429      ;
; -5.775 ; SBCTextDisplayRGB:io1|kbBuffer~64  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.684      ;
; -5.738 ; SBCTextDisplayRGB:io1|kbBuffer~49  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.721      ;
; -5.726 ; SBCTextDisplayRGB:io1|kbBuffer~41  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 8.178      ; 2.738      ;
; -5.725 ; bufferedUART:io2|rxBuffer~63       ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.509      ;
; -5.722 ; SBCTextDisplayRGB:io1|kbBuffer~52  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 8.173      ; 2.737      ;
; -5.719 ; SBCTextDisplayRGB:io1|kbBuffer~16  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 8.174      ; 2.741      ;
; -5.699 ; bufferedUART:io2|rxBuffer~131      ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 7.957      ; 2.544      ;
; -5.687 ; SBCTextDisplayRGB:io1|kbBuffer~44  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 8.178      ; 2.777      ;
; -5.669 ; bufferedUART:io2|rxBuffer~140      ; bufferedUART:io2|dataOut[7]           ; clk          ; vduffd0     ; 0.000        ; 7.961      ; 2.578      ;
; -5.641 ; bufferedUART:io2|rxBuffer~75       ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.593      ;
; -5.637 ; bufferedUART:io2|rxBuffer~41       ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 7.964      ; 2.613      ;
; -5.636 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[7]           ; clk          ; vduffd0     ; 0.000        ; 7.966      ; 2.616      ;
; -5.636 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[1]           ; clk          ; vduffd0     ; 0.000        ; 7.966      ; 2.616      ;
; -5.636 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[0]           ; clk          ; vduffd0     ; 0.000        ; 7.966      ; 2.616      ;
; -5.632 ; bufferedUART:io2|rxBuffer~125      ; bufferedUART:io2|dataOut[0]           ; clk          ; vduffd0     ; 0.000        ; 7.961      ; 2.615      ;
; -5.631 ; bufferedUART:io2|rxBuffer~43       ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 7.957      ; 2.612      ;
; -5.605 ; bufferedUART:io2|rxBuffer~112      ; bufferedUART:io2|dataOut[3]           ; clk          ; vduffd0     ; 0.000        ; 7.945      ; 2.626      ;
; -5.600 ; bufferedUART:io2|rxBuffer~30       ; bufferedUART:io2|dataOut[1]           ; clk          ; vduffd0     ; 0.000        ; 7.943      ; 2.629      ;
; -5.552 ; SBCTextDisplayRGB:io1|kbBuffer~23  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 8.174      ; 2.908      ;
; -5.545 ; bufferedUART:io2|rxBuffer~139      ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 7.957      ; 2.698      ;
; -5.530 ; SBCTextDisplayRGB:io1|kbBuffer~13  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 8.174      ; 2.930      ;
; -5.528 ; bufferedUART:io2|rxBuffer~23       ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.706      ;
; -5.521 ; SBCTextDisplayRGB:io1|kbBuffer~46  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; vduffd0     ; 0.000        ; 8.170      ; 2.935      ;
; -5.517 ; SBCTextDisplayRGB:io1|kbBuffer~40  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 8.175      ; 2.944      ;
; -5.512 ; bufferedUART:io2|rxBuffer~74       ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.722      ;
; -5.509 ; cpu09p:cpu1|cc[7]                  ; SBCTextDisplayRGB:io1|controlReg[7]   ; clk          ; vduffd0     ; -0.500       ; 8.710      ; 2.987      ;
; -5.490 ; bufferedUART:io2|rxBuffer~135      ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 7.957      ; 2.753      ;
; -5.487 ; bufferedUART:io2|rxBuffer~89       ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 7.955      ; 2.754      ;
; -5.472 ; bufferedUART:io2|rxBuffer~27       ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.762      ;
; -5.468 ; SBCTextDisplayRGB:io1|kbBuffer~60  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; vduffd0     ; 0.000        ; 8.170      ; 2.988      ;
; -5.458 ; cpu09p:cpu1|cc[2]                  ; bufferedUART:io2|txByteLatch[2]       ; clk          ; vduffd0     ; -0.500       ; 8.720      ; 3.048      ;
; -5.451 ; SBCTextDisplayRGB:io1|kbBuffer~61  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 8.170      ; 3.005      ;
; -5.443 ; bufferedUART:io2|rxBuffer~114      ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 7.957      ; 2.800      ;
; -5.433 ; bufferedUART:io2|rxBuffer~133      ; bufferedUART:io2|dataOut[0]           ; clk          ; vduffd0     ; 0.000        ; 7.961      ; 2.814      ;
; -5.398 ; SBCTextDisplayRGB:io1|kbBuffer~19  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 8.171      ; 3.059      ;
; -5.365 ; bufferedUART:io2|rxBuffer~32       ; bufferedUART:io2|dataOut[3]           ; clk          ; vduffd0     ; 0.000        ; 7.964      ; 2.885      ;
; -5.364 ; bufferedUART:io2|rxBuffer~109      ; bufferedUART:io2|dataOut[0]           ; clk          ; vduffd0     ; 0.000        ; 7.942      ; 2.864      ;
; -5.360 ; SBCTextDisplayRGB:io1|kbBuffer~20  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 8.174      ; 3.100      ;
; -5.334 ; bufferedUART:io2|rxBuffer~71       ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.900      ;
; -5.309 ; SBCTextDisplayRGB:io1|kbBuffer~24  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 8.174      ; 3.151      ;
; -5.307 ; bufferedUART:io2|rxBuffer~79       ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.927      ;
; -5.296 ; SBCTextDisplayRGB:io1|kbBuffer~42  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 8.178      ; 3.168      ;
; -5.293 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 7.969      ; 2.962      ;
; -5.293 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[3]           ; clk          ; vduffd0     ; 0.000        ; 7.969      ; 2.962      ;
; -5.292 ; bufferedUART:io2|rxBuffer~24       ; bufferedUART:io2|dataOut[3]           ; clk          ; vduffd0     ; 0.000        ; 7.955      ; 2.949      ;
; -5.281 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 7.962      ; 2.967      ;
; -5.281 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 7.962      ; 2.967      ;
; -5.281 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 7.962      ; 2.967      ;
; -5.275 ; bufferedUART:io2|rxBuffer~137      ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 7.964      ; 2.975      ;
; -5.273 ; bufferedUART:io2|rxBuffer~49       ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 7.951      ; 2.964      ;
; -5.267 ; SBCTextDisplayRGB:io1|kbBuffer~21  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 8.174      ; 3.193      ;
; -5.263 ; SBCTextDisplayRGB:io1|kbBuffer~45  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 8.178      ; 3.201      ;
; -5.263 ; bufferedUART:io2|rxBuffer~82       ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 7.948      ; 2.971      ;
; -5.255 ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 8.187      ; 3.218      ;
; -5.255 ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; vduffd0     ; 0.000        ; 8.187      ; 3.218      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpu09p:cpu1|ea[10]'                                                                                                                            ;
+--------+------------------------------------+---------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.672 ; sd_controller:sd1|sd_write_flag    ; sd_controller:sd1|host_write_flag     ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.333      ; 1.447      ;
; -4.645 ; bufferedUART:io2|txByteSent        ; bufferedUART:io2|txByteWritten        ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.552      ; 1.693      ;
; -4.629 ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteWritten ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.539      ; 1.696      ;
; -4.526 ; SBCTextDisplayRGB:io1|kbBuffer~29  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 1.767      ;
; -4.508 ; SBCTextDisplayRGB:io1|kbBuffer~48  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 1.785      ;
; -4.503 ; SBCTextDisplayRGB:io1|kbBuffer~65  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 1.790      ;
; -4.502 ; bufferedUART:io3|txByteSent        ; bufferedUART:io3|txByteWritten        ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.317      ; 1.601      ;
; -4.350 ; SBCTextDisplayRGB:io1|kbBuffer~30  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 1.943      ;
; -4.330 ; SBCTextDisplayRGB:io1|kbBuffer~36  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 1.963      ;
; -4.245 ; bufferedUART:io2|rxBuffer~59       ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.752      ; 1.793      ;
; -4.233 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[9]          ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.325      ; 1.878      ;
; -4.232 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[12]         ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.325      ; 1.879      ;
; -4.229 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[13]         ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.325      ; 1.882      ;
; -4.202 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[10]         ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.325      ; 1.909      ;
; -4.199 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[11]         ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.325      ; 1.912      ;
; -4.132 ; SBCTextDisplayRGB:io1|kbBuffer~50  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.161      ;
; -4.111 ; bufferedUART:io2|rxBuffer~130      ; bufferedUART:io2|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.761      ; 1.936      ;
; -4.107 ; bufferedUART:io2|rxBuffer~127      ; bufferedUART:io2|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.761      ; 1.940      ;
; -4.100 ; SBCTextDisplayRGB:io1|kbBuffer~63  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.193      ;
; -4.071 ; SBCTextDisplayRGB:io1|kbBuffer~66  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.222      ;
; -4.052 ; SBCTextDisplayRGB:io1|kbBuffer~37  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.241      ;
; -4.040 ; bufferedUART:io3|rxBuffer~74       ; bufferedUART:io3|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 1.895      ;
; -4.035 ; SBCTextDisplayRGB:io1|kbBuffer~15  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.008      ; 2.259      ;
; -4.011 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[7]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 1.924      ;
; -4.011 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[1]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 1.924      ;
; -4.010 ; SBCTextDisplayRGB:io1|kbBuffer~32  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.004      ; 2.280      ;
; -4.009 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[0]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 1.926      ;
; -3.998 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.646      ; 1.934      ;
; -3.998 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.646      ; 1.934      ;
; -3.998 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.646      ; 1.934      ;
; -3.998 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[3]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.646      ; 1.934      ;
; -3.998 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.646      ; 1.934      ;
; -3.997 ; bufferedUART:io3|rxBuffer~72       ; bufferedUART:io3|dataOut[3]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 1.938      ;
; -3.996 ; SBCTextDisplayRGB:io1|kbBuffer~31  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.297      ;
; -3.975 ; SBCTextDisplayRGB:io1|kbBuffer~51  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.318      ;
; -3.957 ; SBCTextDisplayRGB:io1|kbBuffer~27  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.336      ;
; -3.955 ; SBCTextDisplayRGB:io1|kbBuffer~38  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.338      ;
; -3.952 ; SBCTextDisplayRGB:io1|kbBuffer~62  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.341      ;
; -3.916 ; SBCTextDisplayRGB:io1|kbBuffer~33  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.004      ; 2.374      ;
; -3.915 ; SBCTextDisplayRGB:io1|kbBuffer~34  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.378      ;
; -3.875 ; bufferedUART:io3|rxBuffer~49       ; bufferedUART:io3|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.650      ; 2.061      ;
; -3.863 ; SBCTextDisplayRGB:io1|kbBuffer~22  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.008      ; 2.431      ;
; -3.833 ; bufferedUART:io2|rxBuffer~136      ; bufferedUART:io2|dataOut[3]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.768      ; 2.221      ;
; -3.826 ; bufferedUART:io3|rxBuffer~120      ; bufferedUART:io3|dataOut[3]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.668      ; 2.128      ;
; -3.806 ; bufferedUART:io3|rxBuffer~129      ; bufferedUART:io3|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.663      ; 2.143      ;
; -3.796 ; bufferedUART:io2|rxBuffer~101      ; bufferedUART:io2|dataOut[0]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.765      ; 2.255      ;
; -3.793 ; bufferedUART:io2|rxBuffer~134      ; bufferedUART:io2|dataOut[1]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.765      ; 2.258      ;
; -3.786 ; bufferedUART:io2|rxBuffer~113      ; bufferedUART:io2|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.749      ; 2.249      ;
; -3.785 ; bufferedUART:io3|rxBuffer~59       ; bufferedUART:io3|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.654      ; 2.155      ;
; -3.767 ; bufferedUART:io2|rxBuffer~106      ; bufferedUART:io2|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.752      ; 2.271      ;
; -3.766 ; bufferedUART:io2|rxBuffer~103      ; bufferedUART:io2|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.752      ; 2.272      ;
; -3.740 ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[7]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.016      ; 2.562      ;
; -3.729 ; bufferedUART:io2|rxBuffer~123      ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.752      ; 2.309      ;
; -3.725 ; bufferedUART:io2|rxBuffer~66       ; bufferedUART:io2|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.752      ; 2.313      ;
; -3.708 ; SBCTextDisplayRGB:io1|kbBuffer~17  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.008      ; 2.586      ;
; -3.696 ; SBCTextDisplayRGB:io1|kbBuffer~39  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.009      ; 2.599      ;
; -3.691 ; bufferedUART:io3|rxBuffer~87       ; bufferedUART:io3|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.668      ; 2.263      ;
; -3.688 ; bufferedUART:io2|rxBuffer~138      ; bufferedUART:io2|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.761      ; 2.359      ;
; -3.688 ; bufferedUART:io3|rxBuffer~121      ; bufferedUART:io3|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.668      ; 2.266      ;
; -3.686 ; SBCTextDisplayRGB:io1|kbBuffer~28  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.607      ;
; -3.679 ; SBCTextDisplayRGB:io1|kbBuffer~26  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.004      ; 2.611      ;
; -3.674 ; SBCTextDisplayRGB:io1|kbBuffer~47  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.004      ; 2.616      ;
; -3.671 ; SBCTextDisplayRGB:io1|kbBuffer~25  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.004      ; 2.619      ;
; -3.671 ; bufferedUART:io3|rxBuffer~139      ; bufferedUART:io3|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.655      ; 2.270      ;
; -3.658 ; SBCTextDisplayRGB:io1|kbBuffer~14  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.008      ; 2.636      ;
; -3.655 ; bufferedUART:io3|rxBuffer~127      ; bufferedUART:io3|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.663      ; 2.294      ;
; -3.637 ; bufferedUART:io2|rxBuffer~111      ; bufferedUART:io2|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.761      ; 2.410      ;
; -3.627 ; bufferedUART:io2|rxBuffer~115      ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.742      ; 2.401      ;
; -3.623 ; bufferedUART:io3|rxBuffer~137      ; bufferedUART:io3|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.655      ; 2.318      ;
; -3.618 ; bufferedUART:io2|rxBuffer~129      ; bufferedUART:io2|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.768      ; 2.436      ;
; -3.613 ; bufferedUART:io2|rxBuffer~94       ; bufferedUART:io2|dataOut[1]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.756      ; 2.429      ;
; -3.610 ; bufferedUART:io3|rxBuffer~63       ; bufferedUART:io3|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.663      ; 2.339      ;
; -3.609 ; SBCTextDisplayRGB:io1|kbBuffer~64  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.684      ;
; -3.572 ; SBCTextDisplayRGB:io1|kbBuffer~49  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.721      ;
; -3.560 ; SBCTextDisplayRGB:io1|kbBuffer~41  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.012      ; 2.738      ;
; -3.556 ; SBCTextDisplayRGB:io1|kbBuffer~52  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.007      ; 2.737      ;
; -3.553 ; SBCTextDisplayRGB:io1|kbBuffer~16  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.008      ; 2.741      ;
; -3.542 ; bufferedUART:io3|rxBuffer~130      ; bufferedUART:io3|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.663      ; 2.407      ;
; -3.532 ; bufferedUART:io3|rxBuffer~106      ; bufferedUART:io3|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.655      ; 2.409      ;
; -3.529 ; bufferedUART:io2|rxBuffer~63       ; bufferedUART:io2|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.752      ; 2.509      ;
; -3.523 ; bufferedUART:io3|rxBuffer~115      ; bufferedUART:io3|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.668      ; 2.431      ;
; -3.521 ; SBCTextDisplayRGB:io1|kbBuffer~44  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.012      ; 2.777      ;
; -3.515 ; bufferedUART:io3|rxBuffer~39       ; bufferedUART:io3|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.659      ; 2.430      ;
; -3.514 ; bufferedUART:io3|rxBuffer~131      ; bufferedUART:io3|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.663      ; 2.435      ;
; -3.503 ; bufferedUART:io2|rxBuffer~131      ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.761      ; 2.544      ;
; -3.501 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[15]         ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.325      ; 2.610      ;
; -3.501 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[14]         ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.325      ; 2.610      ;
; -3.473 ; bufferedUART:io2|rxBuffer~140      ; bufferedUART:io2|dataOut[7]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.765      ; 2.578      ;
; -3.445 ; bufferedUART:io2|rxBuffer~75       ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.752      ; 2.593      ;
; -3.441 ; bufferedUART:io2|rxBuffer~41       ; bufferedUART:io2|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.768      ; 2.613      ;
; -3.440 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[7]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.770      ; 2.616      ;
; -3.440 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[1]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.770      ; 2.616      ;
; -3.440 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[0]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.770      ; 2.616      ;
; -3.439 ; bufferedUART:io3|rxBuffer~136      ; bufferedUART:io3|dataOut[3]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 2.496      ;
; -3.436 ; bufferedUART:io2|rxBuffer~125      ; bufferedUART:io2|dataOut[0]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.765      ; 2.615      ;
; -3.435 ; bufferedUART:io2|rxBuffer~43       ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.761      ; 2.612      ;
; -3.409 ; bufferedUART:io2|rxBuffer~112      ; bufferedUART:io2|dataOut[3]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.749      ; 2.626      ;
; -3.404 ; bufferedUART:io2|rxBuffer~30       ; bufferedUART:io2|dataOut[1]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.747      ; 2.629      ;
; -3.386 ; SBCTextDisplayRGB:io1|kbBuffer~23  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.008      ; 2.908      ;
; -3.364 ; SBCTextDisplayRGB:io1|kbBuffer~13  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.008      ; 2.930      ;
+--------+------------------------------------+---------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                    ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; 0.018 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a8~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 2.932      ; 3.477      ;
; 0.358 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a12~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 2.928      ; 3.813      ;
; 0.378 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a14~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 2.939      ; 3.844      ;
; 0.379 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a3~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 2.937      ; 3.843      ;
; 0.390 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a11~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 2.922      ; 3.839      ;
; 0.393 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a7~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 2.914      ; 3.834      ;
; 0.418 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a4~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 2.923      ; 3.868      ;
; 0.445 ; cpu09p:cpu1|saved_state.reset_state             ; cpu09p:cpu1|saved_state.reset_state                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; state[1]                                        ; state[1]                                                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; state[0]                                        ; state[0]                                                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serialClkCount[4]                               ; serialClkCount[4]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bufferedUART:io3|rxBitCount[0]                  ; bufferedUART:io3|rxBitCount[0]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bufferedUART:io3|rxBitCount[1]                  ; bufferedUART:io3|rxBitCount[1]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bufferedUART:io3|rxBitCount[2]                  ; bufferedUART:io3|rxBitCount[2]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bufferedUART:io3|rxBitCount[3]                  ; bufferedUART:io3|rxBitCount[3]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bufferedUART:io2|rxBitCount[0]                  ; bufferedUART:io2|rxBitCount[0]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[12]          ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; SBCTextDisplayRGB:io1|ps2ClkCount[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|ps2ClkCount[2]            ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|ps2Shift                  ; SBCTextDisplayRGB:io1|ps2Shift                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|ps2Caps                   ; SBCTextDisplayRGB:io1|ps2Caps                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|ps2Num                    ; SBCTextDisplayRGB:io1|ps2Num                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|n_kbWR                    ; SBCTextDisplayRGB:io1|n_kbWR                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbWriteTimer[16]          ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|ps2ClkCount[3]            ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbInPointer[0]            ; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|op_code[2]                          ; cpu09p:cpu1|op_code[2]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SBCTextDisplayRGB:io1|ps2Ctrl                   ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.731      ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.226 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.263      ;
; -1.226 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.263      ;
; -1.226 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.263      ;
; -1.226 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.263      ;
; -1.226 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.263      ;
; -1.226 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.263      ;
; -1.226 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.263      ;
; -1.226 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.263      ;
; -1.226 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.001     ; 2.263      ;
; -1.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.105      ;
; -1.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.105      ;
; -1.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.105      ;
; -1.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.105      ;
; -1.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.105      ;
; -1.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.105      ;
; -1.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.105      ;
; -1.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.105      ;
; -1.068 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.001     ; 2.105      ;
; -1.061 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[2]   ; clk          ; clk         ; 1.000        ; -0.005     ; 2.094      ;
; -1.061 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[3]   ; clk          ; clk         ; 1.000        ; -0.005     ; 2.094      ;
; -1.061 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[4]   ; clk          ; clk         ; 1.000        ; -0.005     ; 2.094      ;
; -1.061 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[5]   ; clk          ; clk         ; 1.000        ; -0.005     ; 2.094      ;
; -1.061 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[1]   ; clk          ; clk         ; 1.000        ; -0.005     ; 2.094      ;
; -1.021 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit  ; clk          ; clk         ; 1.000        ; 0.018      ; 2.077      ;
; -1.016 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[0]   ; clk          ; clk         ; 1.000        ; -0.004     ; 2.050      ;
; -0.947 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]  ; clk          ; clk         ; 1.000        ; 0.009      ; 1.994      ;
; -0.947 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]  ; clk          ; clk         ; 1.000        ; 0.009      ; 1.994      ;
; -0.947 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]  ; clk          ; clk         ; 1.000        ; 0.009      ; 1.994      ;
; -0.947 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]  ; clk          ; clk         ; 1.000        ; 0.009      ; 1.994      ;
; -0.947 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]  ; clk          ; clk         ; 1.000        ; 0.009      ; 1.994      ;
; -0.947 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]  ; clk          ; clk         ; 1.000        ; 0.009      ; 1.994      ;
; -0.938 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.stopBit  ; clk          ; clk         ; 1.000        ; 0.005      ; 1.981      ;
; -0.713 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.751      ;
; -0.713 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.751      ;
; -0.713 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.751      ;
; -0.713 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.751      ;
; -0.713 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.751      ;
; -0.713 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.751      ;
; -0.713 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.751      ;
; -0.712 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]   ; clk          ; clk         ; 1.000        ; 0.006      ; 1.756      ;
; -0.712 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]   ; clk          ; clk         ; 1.000        ; 0.006      ; 1.756      ;
; -0.712 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]   ; clk          ; clk         ; 1.000        ; 0.006      ; 1.756      ;
; -0.712 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]   ; clk          ; clk         ; 1.000        ; 0.006      ; 1.756      ;
; -0.712 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]   ; clk          ; clk         ; 1.000        ; 0.006      ; 1.756      ;
; -0.712 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]   ; clk          ; clk         ; 1.000        ; 0.006      ; 1.756      ;
; -0.712 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit  ; clk          ; clk         ; 1.000        ; 0.006      ; 1.756      ;
; -0.712 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle     ; clk          ; clk         ; 1.000        ; 0.006      ; 1.756      ;
; -0.682 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.721      ;
; -0.682 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.721      ;
; -0.682 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.721      ;
; -0.682 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.721      ;
; -0.682 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.721      ;
; -0.682 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[0]    ; clk          ; clk         ; 1.000        ; 0.001      ; 1.721      ;
; -0.682 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[1]    ; clk          ; clk         ; 1.000        ; 0.001      ; 1.721      ;
; -0.682 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[2]    ; clk          ; clk         ; 1.000        ; 0.001      ; 1.721      ;
; -0.682 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[3]    ; clk          ; clk         ; 1.000        ; 0.001      ; 1.721      ;
; -0.682 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.721      ;
; -0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.dataBit  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.717      ;
; -0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.idle     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.717      ;
; -0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.717      ;
; -0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.717      ;
; -0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.717      ;
; -0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.717      ;
; -0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.717      ;
; -0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.717      ;
; -0.460 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.dataBit  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.498      ;
; -0.460 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.stopBit  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.498      ;
; -0.460 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.498      ;
; -0.460 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.498      ;
; -0.460 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.498      ;
; -0.460 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.498      ;
; -0.460 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.idle     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.498      ;
; -0.460 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txByteSent       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.498      ;
; -0.429 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.467      ;
; -0.429 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.467      ;
; -0.429 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.467      ;
; -0.429 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.467      ;
; -0.429 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.467      ;
; -0.429 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.467      ;
; -0.429 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.467      ;
; -0.429 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.467      ;
; -0.429 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.467      ;
; -0.429 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.467      ;
; -0.429 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent       ; clk          ; clk         ; 1.000        ; 0.000      ; 1.467      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'cpu09p:cpu1|ea[10]'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; 3.593 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.876      ; 3.321      ;
; 3.593 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.876      ; 3.321      ;
; 3.593 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.876      ; 3.321      ;
; 3.593 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.876      ; 3.321      ;
; 3.954 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.626      ; 2.710      ;
; 3.954 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.626      ; 2.710      ;
; 3.954 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.626      ; 2.710      ;
; 3.954 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.626      ; 2.710      ;
; 3.954 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.626      ; 2.710      ;
; 3.954 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.626      ; 2.710      ;
; 4.276 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; cpu09p:cpu1|ea[10] ; 0.500        ; 6.330      ; 2.592      ;
; 4.276 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; cpu09p:cpu1|ea[10] ; 0.500        ; 6.330      ; 2.592      ;
; 4.671 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.649      ; 2.016      ;
; 4.671 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.649      ; 2.016      ;
; 4.671 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.649      ; 2.016      ;
; 4.671 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.649      ; 2.016      ;
; 4.671 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.649      ; 2.016      ;
; 4.671 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 5.649      ; 2.016      ;
; 4.942 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; cpu09p:cpu1|ea[10] ; 0.500        ; 6.330      ; 1.926      ;
; 4.942 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; cpu09p:cpu1|ea[10] ; 0.500        ; 6.330      ; 1.926      ;
+-------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'vduffd0'                                                                                                                          ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.904 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; vduffd0     ; 1.000        ; 8.187      ; 3.321      ;
; 5.904 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; vduffd0     ; 1.000        ; 8.187      ; 3.321      ;
; 5.904 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; vduffd0     ; 1.000        ; 8.187      ; 3.321      ;
; 5.904 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; vduffd0     ; 1.000        ; 8.187      ; 3.321      ;
; 6.294 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[0]      ; clk          ; vduffd0     ; 1.000        ; 7.966      ; 2.710      ;
; 6.294 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[1]      ; clk          ; vduffd0     ; 1.000        ; 7.966      ; 2.710      ;
; 6.294 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[4]      ; clk          ; vduffd0     ; 1.000        ; 7.966      ; 2.710      ;
; 6.294 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[5]      ; clk          ; vduffd0     ; 1.000        ; 7.966      ; 2.710      ;
; 6.294 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[3]      ; clk          ; vduffd0     ; 1.000        ; 7.966      ; 2.710      ;
; 6.294 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[2]      ; clk          ; vduffd0     ; 1.000        ; 7.966      ; 2.710      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'vduffd0'                                                                                                                            ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.542 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[0]      ; clk          ; vduffd0     ; 0.000        ; 7.966      ; 2.710      ;
; -5.542 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[1]      ; clk          ; vduffd0     ; 0.000        ; 7.966      ; 2.710      ;
; -5.542 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[4]      ; clk          ; vduffd0     ; 0.000        ; 7.966      ; 2.710      ;
; -5.542 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[5]      ; clk          ; vduffd0     ; 0.000        ; 7.966      ; 2.710      ;
; -5.542 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[3]      ; clk          ; vduffd0     ; 0.000        ; 7.966      ; 2.710      ;
; -5.542 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[2]      ; clk          ; vduffd0     ; 0.000        ; 7.966      ; 2.710      ;
; -5.152 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; vduffd0     ; 0.000        ; 8.187      ; 3.321      ;
; -5.152 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; vduffd0     ; 0.000        ; 8.187      ; 3.321      ;
; -5.152 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; vduffd0     ; 0.000        ; 8.187      ; 3.321      ;
; -5.152 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; vduffd0     ; 0.000        ; 8.187      ; 3.321      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'cpu09p:cpu1|ea[10]'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.190 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.330      ; 1.926      ;
; -4.190 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.330      ; 1.926      ;
; -3.919 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 2.016      ;
; -3.919 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 2.016      ;
; -3.919 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 2.016      ;
; -3.919 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 2.016      ;
; -3.919 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 2.016      ;
; -3.919 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.649      ; 2.016      ;
; -3.524 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.330      ; 2.592      ;
; -3.524 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 6.330      ; 2.592      ;
; -3.346 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.770      ; 2.710      ;
; -3.346 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.770      ; 2.710      ;
; -3.346 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.770      ; 2.710      ;
; -3.346 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.770      ; 2.710      ;
; -3.346 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.770      ; 2.710      ;
; -3.346 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 5.770      ; 2.710      ;
; -2.986 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.021      ; 3.321      ;
; -2.986 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.021      ; 3.321      ;
; -2.986 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.021      ; 3.321      ;
; -2.986 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 6.021      ; 3.321      ;
+--------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.212 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.dataBit  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.212 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.stopBit  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.212 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.212 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.212 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.212 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.212 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.idle     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.212 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txByteSent       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.431 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.dataBit  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.717      ;
; 1.431 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.idle     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.717      ;
; 1.431 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.717      ;
; 1.431 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.717      ;
; 1.431 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.717      ;
; 1.431 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.717      ;
; 1.431 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.717      ;
; 1.431 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.717      ;
; 1.434 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.721      ;
; 1.434 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.721      ;
; 1.434 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.721      ;
; 1.434 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.721      ;
; 1.434 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.721      ;
; 1.434 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.721      ;
; 1.434 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.721      ;
; 1.434 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.721      ;
; 1.434 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.001      ; 1.721      ;
; 1.434 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.721      ;
; 1.464 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.756      ;
; 1.464 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.756      ;
; 1.464 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.756      ;
; 1.464 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.756      ;
; 1.464 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.756      ;
; 1.464 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.756      ;
; 1.464 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit  ; clk          ; clk         ; 0.000        ; 0.006      ; 1.756      ;
; 1.464 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle     ; clk          ; clk         ; 0.000        ; 0.006      ; 1.756      ;
; 1.465 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.465 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.465 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.465 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.465 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.465 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.465 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.751      ;
; 1.690 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.stopBit  ; clk          ; clk         ; 0.000        ; 0.005      ; 1.981      ;
; 1.699 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.994      ;
; 1.699 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.994      ;
; 1.699 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.994      ;
; 1.699 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.994      ;
; 1.699 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.994      ;
; 1.699 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.994      ;
; 1.768 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[0]   ; clk          ; clk         ; 0.000        ; -0.004     ; 2.050      ;
; 1.773 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit  ; clk          ; clk         ; 0.000        ; 0.018      ; 2.077      ;
; 1.813 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[2]   ; clk          ; clk         ; 0.000        ; -0.005     ; 2.094      ;
; 1.813 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[3]   ; clk          ; clk         ; 0.000        ; -0.005     ; 2.094      ;
; 1.813 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[4]   ; clk          ; clk         ; 0.000        ; -0.005     ; 2.094      ;
; 1.813 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[5]   ; clk          ; clk         ; 0.000        ; -0.005     ; 2.094      ;
; 1.813 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[1]   ; clk          ; clk         ; 0.000        ; -0.005     ; 2.094      ;
; 1.820 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.105      ;
; 1.820 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.105      ;
; 1.820 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.105      ;
; 1.820 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.105      ;
; 1.820 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.105      ;
; 1.820 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.105      ;
; 1.820 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.105      ;
; 1.820 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.105      ;
; 1.820 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.001     ; 2.105      ;
; 1.978 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.263      ;
; 1.978 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.263      ;
; 1.978 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.263      ;
; 1.978 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.263      ;
; 1.978 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.263      ;
; 1.978 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.263      ;
; 1.978 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.263      ;
; 1.978 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.263      ;
; 1.978 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.001     ; 2.263      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vduffd0'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; vduffd0 ; Rise       ; vduffd0                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[0]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[0]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[1]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[1]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[2]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[2]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[3]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[3]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[4]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[4]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[5]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[5]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[6]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[6]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[7]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[7]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[2]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[3]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[3]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[4]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[4]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[5]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[5]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[6]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[6]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[7]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[7]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteWritten         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpu09p:cpu1|ea[10]'                                                                                 ;
+--------+--------------+----------------+------------------+--------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+--------------------+------------+----------------------------------------+
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.756 ; 0.355        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.756 ; 0.355        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[5]         ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[5]         ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[6]         ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[6]         ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[7]         ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[7]         ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[0]            ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[0]            ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[1]            ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[1]            ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[2]            ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[2]            ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[3]            ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[3]            ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[4]            ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[4]            ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[5]            ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[5]            ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[6]            ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[6]            ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[7]            ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[7]            ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[0]      ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[0]      ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[1]      ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[1]      ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[2]      ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[2]      ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[3]      ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[3]      ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[4]      ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[4]      ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[5]      ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[5]      ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[0]        ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[0]        ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[1]        ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[1]        ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[2]        ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[2]        ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[3]        ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[3]        ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[4]        ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[4]        ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[5]        ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[5]        ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[6]        ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[6]        ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[7]        ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[7]        ;
; -0.755 ; 0.356        ; 1.111          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteWritten         ;
; -0.755 ; 0.356        ; 1.111          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteWritten         ;
+--------+--------------+----------------+------------------+--------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.647  ; 4.647  ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.647  ; 4.647  ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.208  ; 4.208  ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.517  ; 4.517  ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 5.264  ; 5.264  ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.437  ; 4.437  ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.682  ; 4.682  ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.823  ; 4.823  ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.912  ; 4.912  ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.491  ; 4.491  ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.264  ; 5.264  ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.923  ; 4.923  ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.926  ; 4.926  ; Rise       ; clk             ;
; n_reset      ; clk        ; 10.062 ; 10.062 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.070  ; 6.070  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 4.206  ; 4.206  ; Rise       ; clk             ;
; rxd1         ; clk        ; 6.045  ; 6.045  ; Rise       ; clk             ;
; rxd2         ; clk        ; 5.084  ; 5.084  ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 10.493 ; 10.493 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.252  ; 9.252  ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.493 ; 10.493 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.083 ; 10.083 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.263 ; 10.263 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.911  ; 9.911  ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.216  ; 9.216  ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 10.039 ; 10.039 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 9.511  ; 9.511  ; Rise       ; clk             ;
; vduffd0      ; clk        ; 9.790  ; 9.790  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -3.960 ; -3.960 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -4.399 ; -4.399 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -3.960 ; -3.960 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -4.269 ; -4.269 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -4.189 ; -4.189 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -4.189 ; -4.189 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -4.434 ; -4.434 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -4.575 ; -4.575 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -4.664 ; -4.664 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -4.243 ; -4.243 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -5.016 ; -5.016 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -4.675 ; -4.675 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -4.678 ; -4.678 ; Rise       ; clk             ;
; n_reset      ; clk        ; -4.617 ; -4.617 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -4.134 ; -4.134 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -3.958 ; -3.958 ; Rise       ; clk             ;
; rxd1         ; clk        ; -4.095 ; -4.095 ; Rise       ; clk             ;
; rxd2         ; clk        ; -3.258 ; -3.258 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -6.827 ; -6.827 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -6.827 ; -6.827 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -8.621 ; -8.621 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -7.757 ; -7.757 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -8.725 ; -8.725 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -8.365 ; -8.365 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -8.271 ; -8.271 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -7.565 ; -7.565 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -7.646 ; -7.646 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -4.500 ; -4.500 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -5.490 ; -5.490 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; driveLED         ; clk                ; 7.932  ; 7.932  ; Rise       ; clk                ;
; gpio0[*]         ; clk                ; 8.388  ; 8.388  ; Rise       ; clk                ;
;  gpio0[0]        ; clk                ; 8.096  ; 8.096  ; Rise       ; clk                ;
;  gpio0[1]        ; clk                ; 8.109  ; 8.109  ; Rise       ; clk                ;
;  gpio0[2]        ; clk                ; 8.388  ; 8.388  ; Rise       ; clk                ;
; gpio2[*]         ; clk                ; 9.233  ; 9.233  ; Rise       ; clk                ;
;  gpio2[0]        ; clk                ; 8.479  ; 8.479  ; Rise       ; clk                ;
;  gpio2[1]        ; clk                ; 8.571  ; 8.571  ; Rise       ; clk                ;
;  gpio2[2]        ; clk                ; 8.485  ; 8.485  ; Rise       ; clk                ;
;  gpio2[3]        ; clk                ; 8.830  ; 8.830  ; Rise       ; clk                ;
;  gpio2[4]        ; clk                ; 8.639  ; 8.639  ; Rise       ; clk                ;
;  gpio2[5]        ; clk                ; 8.710  ; 8.710  ; Rise       ; clk                ;
;  gpio2[6]        ; clk                ; 9.233  ; 9.233  ; Rise       ; clk                ;
;  gpio2[7]        ; clk                ; 7.957  ; 7.957  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.117  ; 8.117  ; Rise       ; clk                ;
; n_sRamCS         ; clk                ; 22.071 ; 22.071 ; Rise       ; clk                ;
; n_sRamOE         ; clk                ; 8.097  ; 8.097  ; Rise       ; clk                ;
; n_sRamWE         ; clk                ; 7.566  ; 7.566  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.407  ; 8.407  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.103  ; 8.103  ; Rise       ; clk                ;
; rts1             ; clk                ; 8.885  ; 8.885  ; Rise       ; clk                ;
; rts2             ; clk                ; 7.656  ; 7.656  ; Rise       ; clk                ;
; sRamAddress[*]   ; clk                ; 22.898 ; 22.898 ; Rise       ; clk                ;
;  sRamAddress[0]  ; clk                ; 15.931 ; 15.931 ; Rise       ; clk                ;
;  sRamAddress[1]  ; clk                ; 15.901 ; 15.901 ; Rise       ; clk                ;
;  sRamAddress[2]  ; clk                ; 16.235 ; 16.235 ; Rise       ; clk                ;
;  sRamAddress[3]  ; clk                ; 15.966 ; 15.966 ; Rise       ; clk                ;
;  sRamAddress[4]  ; clk                ; 16.697 ; 16.697 ; Rise       ; clk                ;
;  sRamAddress[5]  ; clk                ; 16.024 ; 16.024 ; Rise       ; clk                ;
;  sRamAddress[6]  ; clk                ; 15.060 ; 15.060 ; Rise       ; clk                ;
;  sRamAddress[7]  ; clk                ; 15.834 ; 15.834 ; Rise       ; clk                ;
;  sRamAddress[8]  ; clk                ; 15.771 ; 15.771 ; Rise       ; clk                ;
;  sRamAddress[9]  ; clk                ; 15.024 ; 15.024 ; Rise       ; clk                ;
;  sRamAddress[10] ; clk                ; 16.102 ; 16.102 ; Rise       ; clk                ;
;  sRamAddress[11] ; clk                ; 14.926 ; 14.926 ; Rise       ; clk                ;
;  sRamAddress[12] ; clk                ; 15.992 ; 15.992 ; Rise       ; clk                ;
;  sRamAddress[13] ; clk                ; 22.446 ; 22.446 ; Rise       ; clk                ;
;  sRamAddress[14] ; clk                ; 21.295 ; 21.295 ; Rise       ; clk                ;
;  sRamAddress[15] ; clk                ; 22.898 ; 22.898 ; Rise       ; clk                ;
;  sRamAddress[16] ; clk                ; 21.378 ; 21.378 ; Rise       ; clk                ;
; sRamData[*]      ; clk                ; 16.900 ; 16.900 ; Rise       ; clk                ;
;  sRamData[0]     ; clk                ; 16.165 ; 16.165 ; Rise       ; clk                ;
;  sRamData[1]     ; clk                ; 16.900 ; 16.900 ; Rise       ; clk                ;
;  sRamData[2]     ; clk                ; 16.392 ; 16.392 ; Rise       ; clk                ;
;  sRamData[3]     ; clk                ; 14.391 ; 14.391 ; Rise       ; clk                ;
;  sRamData[4]     ; clk                ; 15.562 ; 15.562 ; Rise       ; clk                ;
;  sRamData[5]     ; clk                ; 16.441 ; 16.441 ; Rise       ; clk                ;
;  sRamData[6]     ; clk                ; 15.018 ; 15.018 ; Rise       ; clk                ;
;  sRamData[7]     ; clk                ; 15.480 ; 15.480 ; Rise       ; clk                ;
; sdCS             ; clk                ; 7.918  ; 7.918  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 8.990  ; 8.990  ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 8.945  ; 8.945  ; Rise       ; clk                ;
; txd1             ; clk                ; 8.279  ; 8.279  ; Rise       ; clk                ;
; txd2             ; clk                ; 7.659  ; 7.659  ; Rise       ; clk                ;
; vSync            ; clk                ; 8.691  ; 8.691  ; Rise       ; clk                ;
; video            ; clk                ; 7.386  ; 7.386  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.419  ; 8.419  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.647  ; 8.647  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.675  ; 8.675  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.418  ; 8.418  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.187  ; 9.187  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.670  ; 8.670  ; Rise       ; clk                ;
; videoSync        ; clk                ; 9.997  ; 9.997  ; Rise       ; clk                ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ;        ; 9.449  ; Rise       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 9.716  ; 9.746  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ; 7.105  ;        ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 8.452  ; 8.452  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 8.753  ; 8.753  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 9.716  ; 9.716  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ;        ; 9.746  ; Rise       ; cpu09p:cpu1|ea[10] ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ; 9.449  ;        ; Fall       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 9.746  ; 9.716  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ;        ; 7.105  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 8.452  ; 8.452  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 8.753  ; 8.753  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 9.716  ; 9.716  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ; 9.746  ;        ; Fall       ; cpu09p:cpu1|ea[10] ;
; n_LED9           ; vduffd0            ; 8.762  ; 8.762  ; Rise       ; vduffd0            ;
; n_LED9           ; vduffd0            ; 8.762  ; 8.762  ; Fall       ; vduffd0            ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; driveLED         ; clk                ; 7.932  ; 7.932  ; Rise       ; clk                ;
; gpio0[*]         ; clk                ; 8.096  ; 8.096  ; Rise       ; clk                ;
;  gpio0[0]        ; clk                ; 8.096  ; 8.096  ; Rise       ; clk                ;
;  gpio0[1]        ; clk                ; 8.109  ; 8.109  ; Rise       ; clk                ;
;  gpio0[2]        ; clk                ; 8.388  ; 8.388  ; Rise       ; clk                ;
; gpio2[*]         ; clk                ; 7.957  ; 7.957  ; Rise       ; clk                ;
;  gpio2[0]        ; clk                ; 8.479  ; 8.479  ; Rise       ; clk                ;
;  gpio2[1]        ; clk                ; 8.571  ; 8.571  ; Rise       ; clk                ;
;  gpio2[2]        ; clk                ; 8.485  ; 8.485  ; Rise       ; clk                ;
;  gpio2[3]        ; clk                ; 8.830  ; 8.830  ; Rise       ; clk                ;
;  gpio2[4]        ; clk                ; 8.639  ; 8.639  ; Rise       ; clk                ;
;  gpio2[5]        ; clk                ; 8.710  ; 8.710  ; Rise       ; clk                ;
;  gpio2[6]        ; clk                ; 9.233  ; 9.233  ; Rise       ; clk                ;
;  gpio2[7]        ; clk                ; 7.957  ; 7.957  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.117  ; 8.117  ; Rise       ; clk                ;
; n_sRamCS         ; clk                ; 10.072 ; 10.072 ; Rise       ; clk                ;
; n_sRamOE         ; clk                ; 8.097  ; 8.097  ; Rise       ; clk                ;
; n_sRamWE         ; clk                ; 7.566  ; 7.566  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.407  ; 8.407  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.103  ; 8.103  ; Rise       ; clk                ;
; rts1             ; clk                ; 8.885  ; 8.885  ; Rise       ; clk                ;
; rts2             ; clk                ; 7.656  ; 7.656  ; Rise       ; clk                ;
; sRamAddress[*]   ; clk                ; 9.548  ; 9.548  ; Rise       ; clk                ;
;  sRamAddress[0]  ; clk                ; 12.455 ; 12.455 ; Rise       ; clk                ;
;  sRamAddress[1]  ; clk                ; 12.063 ; 12.063 ; Rise       ; clk                ;
;  sRamAddress[2]  ; clk                ; 12.386 ; 12.386 ; Rise       ; clk                ;
;  sRamAddress[3]  ; clk                ; 10.837 ; 10.837 ; Rise       ; clk                ;
;  sRamAddress[4]  ; clk                ; 11.665 ; 11.665 ; Rise       ; clk                ;
;  sRamAddress[5]  ; clk                ; 11.346 ; 11.346 ; Rise       ; clk                ;
;  sRamAddress[6]  ; clk                ; 10.622 ; 10.622 ; Rise       ; clk                ;
;  sRamAddress[7]  ; clk                ; 11.004 ; 11.004 ; Rise       ; clk                ;
;  sRamAddress[8]  ; clk                ; 9.713  ; 9.713  ; Rise       ; clk                ;
;  sRamAddress[9]  ; clk                ; 9.833  ; 9.833  ; Rise       ; clk                ;
;  sRamAddress[10] ; clk                ; 10.955 ; 10.955 ; Rise       ; clk                ;
;  sRamAddress[11] ; clk                ; 9.548  ; 9.548  ; Rise       ; clk                ;
;  sRamAddress[12] ; clk                ; 10.334 ; 10.334 ; Rise       ; clk                ;
;  sRamAddress[13] ; clk                ; 9.707  ; 9.707  ; Rise       ; clk                ;
;  sRamAddress[14] ; clk                ; 9.714  ; 9.714  ; Rise       ; clk                ;
;  sRamAddress[15] ; clk                ; 10.231 ; 10.231 ; Rise       ; clk                ;
;  sRamAddress[16] ; clk                ; 9.619  ; 9.619  ; Rise       ; clk                ;
; sRamData[*]      ; clk                ; 10.632 ; 10.632 ; Rise       ; clk                ;
;  sRamData[0]     ; clk                ; 12.627 ; 12.627 ; Rise       ; clk                ;
;  sRamData[1]     ; clk                ; 12.564 ; 12.564 ; Rise       ; clk                ;
;  sRamData[2]     ; clk                ; 12.308 ; 12.308 ; Rise       ; clk                ;
;  sRamData[3]     ; clk                ; 10.632 ; 10.632 ; Rise       ; clk                ;
;  sRamData[4]     ; clk                ; 11.155 ; 11.155 ; Rise       ; clk                ;
;  sRamData[5]     ; clk                ; 12.552 ; 12.552 ; Rise       ; clk                ;
;  sRamData[6]     ; clk                ; 11.985 ; 11.985 ; Rise       ; clk                ;
;  sRamData[7]     ; clk                ; 11.010 ; 11.010 ; Rise       ; clk                ;
; sdCS             ; clk                ; 7.918  ; 7.918  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 8.081  ; 8.081  ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 8.945  ; 8.945  ; Rise       ; clk                ;
; txd1             ; clk                ; 8.279  ; 8.279  ; Rise       ; clk                ;
; txd2             ; clk                ; 7.659  ; 7.659  ; Rise       ; clk                ;
; vSync            ; clk                ; 8.691  ; 8.691  ; Rise       ; clk                ;
; video            ; clk                ; 7.386  ; 7.386  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.419  ; 8.419  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.647  ; 8.647  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.675  ; 8.675  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.418  ; 8.418  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.187  ; 9.187  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.670  ; 8.670  ; Rise       ; clk                ;
; videoSync        ; clk                ; 9.195  ; 9.195  ; Rise       ; clk                ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ;        ; 9.449  ; Rise       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 7.105  ; 8.452  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ; 7.105  ;        ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 8.452  ; 8.452  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 8.753  ; 8.753  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 9.716  ; 9.716  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ;        ; 9.746  ; Rise       ; cpu09p:cpu1|ea[10] ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ; 9.449  ;        ; Fall       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 8.452  ; 7.105  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ;        ; 7.105  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 8.452  ; 8.452  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 8.753  ; 8.753  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 9.716  ; 9.716  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ; 9.746  ;        ; Fall       ; cpu09p:cpu1|ea[10] ;
; n_LED9           ; vduffd0            ; 8.762  ; 8.762  ; Rise       ; vduffd0            ;
; n_LED9           ; vduffd0            ; 8.762  ; 8.762  ; Fall       ; vduffd0            ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.367  ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 8.462  ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.787  ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 8.367  ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.174  ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.174  ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.563  ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.423  ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.604  ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 8.827  ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 10.752 ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.843  ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.211  ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 8.070  ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 8.649  ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 8.659  ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 8.384  ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 8.394  ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 8.101  ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 8.101  ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 8.070  ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 8.080  ;      ; Rise       ; clk             ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.367  ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 8.462  ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.787  ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 8.367  ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.174  ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.174  ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.563  ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.423  ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.604  ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 8.827  ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 10.752 ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.843  ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.211  ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 8.070  ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 8.649  ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 8.659  ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 8.384  ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 8.394  ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 8.101  ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 8.101  ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 8.070  ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 8.080  ;      ; Rise       ; clk             ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.367     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 8.462     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.787     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 8.367     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.174     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.174     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.563     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.423     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.604     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 8.827     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 10.752    ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.843     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.211     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 8.070     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 8.649     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 8.659     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 8.384     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 8.394     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 8.101     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 8.101     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 8.070     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 8.080     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.367     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 8.462     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.787     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 8.367     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 8.174     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.174     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 8.563     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.423     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.604     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 8.827     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 10.752    ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 9.843     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 9.211     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 8.070     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 8.649     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 8.659     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 8.384     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 8.394     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 8.101     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 8.101     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 8.070     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 8.080     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -6.818 ; -5771.254     ;
; cpu09p:cpu1|ea[10] ; -3.147 ; -135.572      ;
; vduffd0            ; -1.165 ; -16.715       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; vduffd0            ; -3.534 ; -139.983      ;
; cpu09p:cpu1|ea[10] ; -1.597 ; -87.722       ;
; clk                ; -0.761 ; -7.836        ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Fast Model Recovery Summary                ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; clk                ; 0.004 ; 0.000         ;
; cpu09p:cpu1|ea[10] ; 1.655 ; 0.000         ;
; vduffd0            ; 3.651 ; 0.000         ;
+--------------------+-------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; vduffd0            ; -2.878 ; -28.352       ;
; cpu09p:cpu1|ea[10] ; -1.222 ; -18.370       ;
; clk                ; 0.585  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -3023.732     ;
; vduffd0            ; -1.222 ; -51.222       ;
; cpu09p:cpu1|ea[10] ; -0.550 ; -124.948      ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                           ;
+--------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.818 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.069      ;
; -6.818 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.069      ;
; -6.804 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.055      ;
; -6.804 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.055      ;
; -6.799 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.050      ;
; -6.799 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.050      ;
; -6.786 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.037      ;
; -6.786 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.037      ;
; -6.785 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.036      ;
; -6.785 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.036      ;
; -6.779 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.030      ;
; -6.779 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.030      ;
; -6.772 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.023      ;
; -6.772 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.023      ;
; -6.756 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.007      ;
; -6.756 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 3.007      ;
; -6.750 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -4.280     ; 3.002      ;
; -6.750 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -4.280     ; 3.002      ;
; -6.742 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 2.993      ;
; -6.742 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 2.993      ;
; -6.736 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -4.280     ; 2.988      ;
; -6.736 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -4.280     ; 2.988      ;
; -6.735 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.988      ;
; -6.735 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.988      ;
; -6.735 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.988      ;
; -6.735 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.988      ;
; -6.735 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVertRestore[4]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.988      ;
; -6.724 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.978      ;
; -6.716 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[0]                      ; vduffd0      ; clk         ; 0.500        ; -4.282     ; 2.966      ;
; -6.716 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -4.276     ; 2.972      ;
; -6.716 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -4.276     ; 2.972      ;
; -6.710 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.963      ;
; -6.710 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.963      ;
; -6.710 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.963      ;
; -6.710 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.963      ;
; -6.710 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorVertRestore[4]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.963      ;
; -6.706 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.959      ;
; -6.706 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.959      ;
; -6.706 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.959      ;
; -6.706 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.959      ;
; -6.706 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVertRestore[4]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.959      ;
; -6.706 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.960      ;
; -6.705 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.958      ;
; -6.705 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.958      ;
; -6.697 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[0]                      ; vduffd0      ; clk         ; 0.500        ; -4.282     ; 2.947      ;
; -6.697 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.951      ;
; -6.697 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.951      ;
; -6.692 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -4.277     ; 2.947      ;
; -6.689 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 2.940      ;
; -6.689 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 2.940      ;
; -6.688 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.942      ;
; -6.687 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorVert[4]                       ; vduffd0      ; clk         ; 0.500        ; -4.276     ; 2.943      ;
; -6.686 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.940      ;
; -6.686 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[2]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.940      ;
; -6.686 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.940      ;
; -6.686 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.940      ;
; -6.684 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.938      ;
; -6.684 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[0]                      ; vduffd0      ; clk         ; 0.500        ; -4.282     ; 2.934      ;
; -6.683 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.936      ;
; -6.683 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.936      ;
; -6.683 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.936      ;
; -6.683 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.936      ;
; -6.683 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVertRestore[4]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.936      ;
; -6.680 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorHoriz[2]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.934      ;
; -6.678 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.932      ;
; -6.678 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.932      ;
; -6.677 ; SBCTextDisplayRGB:io1|dispByteLatch[5] ; SBCTextDisplayRGB:io1|cursorVert[4]                       ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.931      ;
; -6.671 ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; SBCTextDisplayRGB:io1|escState.waitForLeftBracket         ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 2.922      ;
; -6.671 ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; SBCTextDisplayRGB:io1|escState.processingAdditionalParams ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 2.922      ;
; -6.670 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                ; vduffd0      ; clk         ; 0.500        ; -4.277     ; 2.925      ;
; -6.670 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                ; vduffd0      ; clk         ; 0.500        ; -4.277     ; 2.925      ;
; -6.670 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                ; vduffd0      ; clk         ; 0.500        ; -4.277     ; 2.925      ;
; -6.670 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                ; vduffd0      ; clk         ; 0.500        ; -4.277     ; 2.925      ;
; -6.670 ; SBCTextDisplayRGB:io1|dispByteLatch[6] ; SBCTextDisplayRGB:io1|cursorVertRestore[4]                ; vduffd0      ; clk         ; 0.500        ; -4.277     ; 2.925      ;
; -6.670 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.924      ;
; -6.666 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.920      ;
; -6.665 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.919      ;
; -6.665 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.919      ;
; -6.665 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.918      ;
; -6.665 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.918      ;
; -6.665 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorVertRestore[2]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.918      ;
; -6.665 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorVertRestore[3]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.918      ;
; -6.665 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorVertRestore[4]                ; vduffd0      ; clk         ; 0.500        ; -4.279     ; 2.918      ;
; -6.662 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[2]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.916      ;
; -6.659 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorVert[4]                       ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.913      ;
; -6.657 ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; SBCTextDisplayRGB:io1|cursorHoriz[5]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 2.908      ;
; -6.657 ; SBCTextDisplayRGB:io1|dispByteLatch[1] ; SBCTextDisplayRGB:io1|cursorHoriz[4]                      ; vduffd0      ; clk         ; 0.500        ; -4.281     ; 2.908      ;
; -6.656 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -4.277     ; 2.911      ;
; -6.655 ; SBCTextDisplayRGB:io1|dispByteLatch[3] ; SBCTextDisplayRGB:io1|dispAttWRData[2]                    ; vduffd0      ; clk         ; 0.500        ; -4.280     ; 2.907      ;
; -6.654 ; SBCTextDisplayRGB:io1|dispByteLatch[7] ; SBCTextDisplayRGB:io1|cursorHoriz[0]                      ; vduffd0      ; clk         ; 0.500        ; -4.282     ; 2.904      ;
; -6.654 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.908      ;
; -6.654 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[2]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.908      ;
; -6.654 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[6]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.908      ;
; -6.654 ; SBCTextDisplayRGB:io1|dispByteLatch[2] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.908      ;
; -6.652 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorVert[3]                       ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.906      ;
; -6.652 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorVert[2]                       ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.906      ;
; -6.652 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorHoriz[1]                      ; vduffd0      ; clk         ; 0.500        ; -4.277     ; 2.907      ;
; -6.651 ; SBCTextDisplayRGB:io1|dispByteLatch[4] ; SBCTextDisplayRGB:io1|cursorHoriz[3]                      ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.905      ;
; -6.651 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorVertRestore[0]                ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.905      ;
; -6.651 ; SBCTextDisplayRGB:io1|dispByteLatch[0] ; SBCTextDisplayRGB:io1|cursorVertRestore[1]                ; vduffd0      ; clk         ; 0.500        ; -4.278     ; 2.905      ;
+--------+----------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpu09p:cpu1|ea[10]'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -3.147 ; bufferedUART:io2|controlReg[5]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.282     ; 1.397      ;
; -3.100 ; bufferedUART:io2|txByteWritten         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.274     ; 1.358      ;
; -2.936 ; bufferedUART:io2|controlReg[7]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.281     ; 1.187      ;
; -2.934 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.984      ;
; -2.923 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.973      ;
; -2.850 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.900      ;
; -2.842 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.892      ;
; -2.804 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.854      ;
; -2.803 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.853      ;
; -2.801 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.851      ;
; -2.799 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.978     ; 1.853      ;
; -2.787 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.837      ;
; -2.768 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.985     ; 1.815      ;
; -2.765 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[3]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.978     ; 1.819      ;
; -2.757 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.807      ;
; -2.735 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.785      ;
; -2.718 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.978     ; 1.772      ;
; -2.690 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.985     ; 1.737      ;
; -2.684 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[3]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.978     ; 1.738      ;
; -2.653 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.192     ; 0.993      ;
; -2.647 ; bufferedUART:io2|controlReg[6]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.281     ; 0.898      ;
; -2.636 ; bufferedUART:io2|txByteWritten         ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.274     ; 0.894      ;
; -2.625 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[5]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.985     ; 1.672      ;
; -2.617 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[5]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.985     ; 1.664      ;
; -2.581 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[6]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.984     ; 1.629      ;
; -2.578 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.196     ; 0.914      ;
; -2.574 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[2]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.985     ; 1.621      ;
; -2.573 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[3]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.984     ; 1.621      ;
; -2.570 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[2]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.985     ; 1.617      ;
; -2.567 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.617      ;
; -2.567 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.617      ;
; -2.567 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.617      ;
; -2.567 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.617      ;
; -2.567 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.617      ;
; -2.567 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.617      ;
; -2.565 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[4]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.984     ; 1.613      ;
; -2.532 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.991     ; 1.573      ;
; -2.515 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.565      ;
; -2.515 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.565      ;
; -2.515 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.565      ;
; -2.515 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.565      ;
; -2.515 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.565      ;
; -2.515 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.565      ;
; -2.503 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.991     ; 1.544      ;
; -2.498 ; SBCTextDisplayRGB:io1|controlReg[6]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.191     ; 0.839      ;
; -2.492 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[2]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.984     ; 1.540      ;
; -2.486 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[2]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.984     ; 1.534      ;
; -2.464 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.514      ;
; -2.464 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.514      ;
; -2.464 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.514      ;
; -2.464 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.514      ;
; -2.464 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.514      ;
; -2.464 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.514      ;
; -2.463 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.513      ;
; -2.463 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.513      ;
; -2.463 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.513      ;
; -2.463 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.513      ;
; -2.463 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.513      ;
; -2.463 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.513      ;
; -2.462 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[0]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.507      ;
; -2.448 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.498      ;
; -2.448 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.498      ;
; -2.448 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.498      ;
; -2.448 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.498      ;
; -2.448 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.498      ;
; -2.448 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.498      ;
; -2.444 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.489      ;
; -2.444 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.494      ;
; -2.444 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.494      ;
; -2.444 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.494      ;
; -2.444 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.494      ;
; -2.444 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.494      ;
; -2.444 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.494      ;
; -2.427 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[5]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.984     ; 1.475      ;
; -2.424 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[5]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.984     ; 1.472      ;
; -2.416 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.461      ;
; -2.415 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.460      ;
; -2.404 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[4]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.984     ; 1.452      ;
; -2.386 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[0]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.431      ;
; -2.366 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[3]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.984     ; 1.414      ;
; -2.354 ; SBCTextDisplayRGB:io1|controlReg[5]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.191     ; 0.695      ;
; -2.340 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.385      ;
; -2.312 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.985     ; 1.359      ;
; -2.271 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.316      ;
; -2.268 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.313      ;
; -2.265 ; SBCTextDisplayRGB:io1|controlReg[7]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 0.500        ; -2.191     ; 0.606      ;
; -2.264 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.309      ;
; -2.263 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.308      ;
; -2.261 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[6]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.984     ; 1.309      ;
; -2.257 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.302      ;
; -2.256 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.306      ;
; -2.242 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.287      ;
; -2.239 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.284      ;
; -2.235 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.280      ;
; -2.204 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.254      ;
; -2.200 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.978     ; 1.254      ;
; -2.197 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[3]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.978     ; 1.251      ;
; -2.195 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.982     ; 1.245      ;
; -2.187 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.991     ; 1.228      ;
; -2.167 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; cpu09p:cpu1|ea[10] ; 1.000        ; -1.987     ; 1.212      ;
+--------+----------------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vduffd0'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.165 ; bufferedUART:io2|controlReg[5]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 0.500        ; -0.300     ; 1.397      ;
; -1.118 ; bufferedUART:io2|txByteWritten         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 0.500        ; -0.292     ; 1.358      ;
; -0.954 ; bufferedUART:io2|controlReg[7]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 0.500        ; -0.299     ; 1.187      ;
; -0.952 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.984      ;
; -0.941 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.973      ;
; -0.868 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.900      ;
; -0.860 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.892      ;
; -0.822 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.854      ;
; -0.821 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.853      ;
; -0.819 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.851      ;
; -0.817 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.004      ; 1.853      ;
; -0.805 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.837      ;
; -0.786 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.003     ; 1.815      ;
; -0.783 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[3]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.004      ; 1.819      ;
; -0.775 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.807      ;
; -0.753 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.785      ;
; -0.736 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.004      ; 1.772      ;
; -0.708 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.003     ; 1.737      ;
; -0.702 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|dataOut[3]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.004      ; 1.738      ;
; -0.666 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; vduffd0     ; 0.500        ; -0.205     ; 0.993      ;
; -0.665 ; bufferedUART:io2|controlReg[6]         ; bufferedUART:io2|dataOut[7]            ; vduffd0      ; vduffd0     ; 0.500        ; -0.299     ; 0.898      ;
; -0.654 ; bufferedUART:io2|txByteWritten         ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; vduffd0     ; 0.500        ; -0.292     ; 0.894      ;
; -0.643 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[5]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.003     ; 1.672      ;
; -0.635 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[5]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.003     ; 1.664      ;
; -0.594 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[6]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 1.629      ;
; -0.592 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[2]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.003     ; 1.621      ;
; -0.591 ; SBCTextDisplayRGB:io1|dispByteWritten  ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 0.500        ; -0.209     ; 0.914      ;
; -0.588 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|dataOut[2]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.003     ; 1.617      ;
; -0.586 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[3]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 1.621      ;
; -0.585 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.617      ;
; -0.578 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[4]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 1.613      ;
; -0.545 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 1.000        ; -0.004     ; 1.573      ;
; -0.533 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.565      ;
; -0.533 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.565      ;
; -0.533 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.565      ;
; -0.533 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.565      ;
; -0.533 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.565      ;
; -0.533 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.565      ;
; -0.516 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 1.000        ; -0.004     ; 1.544      ;
; -0.511 ; SBCTextDisplayRGB:io1|controlReg[6]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 0.500        ; -0.204     ; 0.839      ;
; -0.505 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[2]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 1.540      ;
; -0.499 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[2]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 1.534      ;
; -0.482 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.514      ;
; -0.481 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.513      ;
; -0.481 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.513      ;
; -0.481 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.513      ;
; -0.481 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.513      ;
; -0.481 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.513      ;
; -0.481 ; bufferedUART:io2|rxReadPointer[1]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.513      ;
; -0.475 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[0]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.507      ;
; -0.466 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.498      ;
; -0.466 ; bufferedUART:io2|rxReadPointer[2]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.498      ;
; -0.462 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[0]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.494      ;
; -0.462 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[1]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.494      ;
; -0.462 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[4]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.494      ;
; -0.462 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[5]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.494      ;
; -0.462 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[3]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.494      ;
; -0.462 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|rxReadPointer[2]      ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.494      ;
; -0.457 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.489      ;
; -0.440 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[5]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 1.475      ;
; -0.437 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[5]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 1.472      ;
; -0.429 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.461      ;
; -0.428 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.460      ;
; -0.417 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[4]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 1.452      ;
; -0.399 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[0]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.431      ;
; -0.379 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[3]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 1.414      ;
; -0.367 ; SBCTextDisplayRGB:io1|controlReg[5]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 0.500        ; -0.204     ; 0.695      ;
; -0.353 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.385      ;
; -0.330 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[6]            ; vduffd0      ; vduffd0     ; 1.000        ; -0.003     ; 1.359      ;
; -0.284 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.316      ;
; -0.281 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.313      ;
; -0.278 ; SBCTextDisplayRGB:io1|controlReg[7]    ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 0.500        ; -0.204     ; 0.606      ;
; -0.277 ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.309      ;
; -0.276 ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.308      ;
; -0.274 ; bufferedUART:io2|rxReadPointer[4]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.306      ;
; -0.274 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[6]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.003      ; 1.309      ;
; -0.270 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|dataOut[1]       ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.302      ;
; -0.255 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.287      ;
; -0.252 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.284      ;
; -0.248 ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.280      ;
; -0.222 ; bufferedUART:io2|rxReadPointer[5]      ; bufferedUART:io2|dataOut[0]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.254      ;
; -0.218 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[4]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.004      ; 1.254      ;
; -0.215 ; bufferedUART:io2|rxReadPointer[0]      ; bufferedUART:io2|dataOut[3]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.004      ; 1.251      ;
; -0.213 ; bufferedUART:io2|rxReadPointer[3]      ; bufferedUART:io2|dataOut[1]            ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.245      ;
; -0.200 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|dataOut[7]       ; vduffd0      ; vduffd0     ; 1.000        ; -0.004     ; 1.228      ;
; -0.180 ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; vduffd0      ; vduffd0     ; 1.000        ; 0.000      ; 1.212      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vduffd0'                                                                                                                                ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.534 ; SBCTextDisplayRGB:io1|kbBuffer~29  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.696      ;
; -3.478 ; SBCTextDisplayRGB:io1|kbBuffer~48  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.752      ;
; -3.477 ; SBCTextDisplayRGB:io1|kbBuffer~65  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.753      ;
; -3.474 ; SBCTextDisplayRGB:io1|kbBuffer~30  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.756      ;
; -3.466 ; SBCTextDisplayRGB:io1|kbBuffer~36  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.764      ;
; -3.362 ; SBCTextDisplayRGB:io1|kbBuffer~37  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.868      ;
; -3.356 ; SBCTextDisplayRGB:io1|kbBuffer~32  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; vduffd0     ; 0.000        ; 4.075      ; 0.871      ;
; -3.354 ; SBCTextDisplayRGB:io1|kbBuffer~31  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.876      ;
; -3.344 ; SBCTextDisplayRGB:io1|kbBuffer~27  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.886      ;
; -3.343 ; SBCTextDisplayRGB:io1|kbBuffer~38  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.887      ;
; -3.338 ; bufferedUART:io2|rxBuffer~59       ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 3.939      ; 0.753      ;
; -3.333 ; SBCTextDisplayRGB:io1|kbBuffer~50  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.897      ;
; -3.331 ; SBCTextDisplayRGB:io1|kbBuffer~63  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.899      ;
; -3.331 ; SBCTextDisplayRGB:io1|kbBuffer~51  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.899      ;
; -3.328 ; SBCTextDisplayRGB:io1|kbBuffer~62  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.902      ;
; -3.320 ; SBCTextDisplayRGB:io1|kbBuffer~66  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.910      ;
; -3.318 ; SBCTextDisplayRGB:io1|kbBuffer~34  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.912      ;
; -3.314 ; SBCTextDisplayRGB:io1|kbBuffer~15  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 0.917      ;
; -3.313 ; SBCTextDisplayRGB:io1|kbBuffer~33  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 4.075      ; 0.914      ;
; -3.291 ; SBCTextDisplayRGB:io1|kbBuffer~22  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 0.940      ;
; -3.288 ; bufferedUART:io2|rxBuffer~127      ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 3.944      ; 0.808      ;
; -3.288 ; bufferedUART:io2|rxBuffer~130      ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 3.944      ; 0.808      ;
; -3.250 ; SBCTextDisplayRGB:io1|kbBuffer~28  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 0.980      ;
; -3.235 ; SBCTextDisplayRGB:io1|kbBuffer~26  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 4.075      ; 0.992      ;
; -3.230 ; SBCTextDisplayRGB:io1|kbBuffer~25  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; vduffd0     ; 0.000        ; 4.075      ; 0.997      ;
; -3.230 ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteWritten ; clk          ; vduffd0     ; -0.500       ; 4.280      ; 0.702      ;
; -3.220 ; SBCTextDisplayRGB:io1|kbBuffer~47  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 4.075      ; 1.007      ;
; -3.204 ; bufferedUART:io2|rxBuffer~66       ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 0.886      ;
; -3.203 ; SBCTextDisplayRGB:io1|kbBuffer~17  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 1.028      ;
; -3.199 ; bufferedUART:io2|rxBuffer~123      ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 3.939      ; 0.892      ;
; -3.199 ; bufferedUART:io2|txByteSent        ; bufferedUART:io2|txByteWritten        ; clk          ; vduffd0     ; -0.500       ; 4.246      ; 0.699      ;
; -3.196 ; SBCTextDisplayRGB:io1|kbBuffer~39  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 1.035      ;
; -3.192 ; SBCTextDisplayRGB:io1|kbBuffer~14  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 1.039      ;
; -3.187 ; bufferedUART:io2|rxBuffer~136      ; bufferedUART:io2|dataOut[3]           ; clk          ; vduffd0     ; 0.000        ; 3.952      ; 0.917      ;
; -3.187 ; SBCTextDisplayRGB:io1|kbBuffer~64  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 1.043      ;
; -3.185 ; SBCTextDisplayRGB:io1|kbBuffer~49  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 1.045      ;
; -3.180 ; bufferedUART:io2|rxBuffer~101      ; bufferedUART:io2|dataOut[0]           ; clk          ; vduffd0     ; 0.000        ; 3.948      ; 0.920      ;
; -3.180 ; SBCTextDisplayRGB:io1|kbBuffer~52  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 4.078      ; 1.050      ;
; -3.178 ; bufferedUART:io2|rxBuffer~113      ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 3.936      ; 0.910      ;
; -3.177 ; bufferedUART:io2|rxBuffer~134      ; bufferedUART:io2|dataOut[1]           ; clk          ; vduffd0     ; 0.000        ; 3.948      ; 0.923      ;
; -3.172 ; bufferedUART:io2|rxBuffer~138      ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 3.945      ; 0.925      ;
; -3.158 ; bufferedUART:io2|rxBuffer~103      ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 0.932      ;
; -3.157 ; bufferedUART:io2|rxBuffer~106      ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 0.933      ;
; -3.148 ; SBCTextDisplayRGB:io1|kbBuffer~16  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 1.083      ;
; -3.130 ; bufferedUART:io2|rxBuffer~63       ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 0.960      ;
; -3.127 ; SBCTextDisplayRGB:io1|kbBuffer~44  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 4.082      ; 1.107      ;
; -3.126 ; SBCTextDisplayRGB:io1|kbBuffer~23  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 1.105      ;
; -3.125 ; SBCTextDisplayRGB:io1|kbBuffer~41  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 4.082      ; 1.109      ;
; -3.122 ; bufferedUART:io2|rxBuffer~111      ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 3.944      ; 0.974      ;
; -3.121 ; bufferedUART:io2|rxBuffer~115      ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 3.929      ; 0.960      ;
; -3.106 ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[7]      ; clk          ; vduffd0     ; 0.000        ; 4.085      ; 1.131      ;
; -3.106 ; SBCTextDisplayRGB:io1|kbBuffer~46  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; vduffd0     ; 0.000        ; 4.075      ; 1.121      ;
; -3.103 ; bufferedUART:io2|rxBuffer~94       ; bufferedUART:io2|dataOut[1]           ; clk          ; vduffd0     ; 0.000        ; 3.941      ; 0.990      ;
; -3.091 ; bufferedUART:io2|rxBuffer~75       ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 0.999      ;
; -3.086 ; SBCTextDisplayRGB:io1|kbBuffer~61  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 4.075      ; 1.141      ;
; -3.086 ; bufferedUART:io2|rxBuffer~131      ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 3.944      ; 1.010      ;
; -3.084 ; SBCTextDisplayRGB:io1|kbBuffer~60  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; vduffd0     ; 0.000        ; 4.075      ; 1.143      ;
; -3.080 ; SBCTextDisplayRGB:io1|kbBuffer~13  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 1.151      ;
; -3.069 ; SBCTextDisplayRGB:io1|kbBuffer~40  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 1.162      ;
; -3.069 ; bufferedUART:io2|rxBuffer~139      ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 3.945      ; 1.028      ;
; -3.064 ; SBCTextDisplayRGB:io1|kbBuffer~19  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 4.076      ; 1.164      ;
; -3.063 ; bufferedUART:io2|rxBuffer~23       ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 1.027      ;
; -3.061 ; bufferedUART:io2|rxBuffer~140      ; bufferedUART:io2|dataOut[7]           ; clk          ; vduffd0     ; 0.000        ; 3.948      ; 1.039      ;
; -3.056 ; bufferedUART:io2|rxBuffer~41       ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 3.951      ; 1.047      ;
; -3.056 ; bufferedUART:io2|rxBuffer~43       ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 3.944      ; 1.040      ;
; -3.056 ; SBCTextDisplayRGB:io1|kbBuffer~20  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 1.175      ;
; -3.054 ; bufferedUART:io2|rxBuffer~74       ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 1.036      ;
; -3.054 ; bufferedUART:io2|rxBuffer~129      ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 3.951      ; 1.049      ;
; -3.051 ; bufferedUART:io2|rxBuffer~30       ; bufferedUART:io2|dataOut[1]           ; clk          ; vduffd0     ; 0.000        ; 3.932      ; 1.033      ;
; -3.049 ; bufferedUART:io2|rxBuffer~125      ; bufferedUART:io2|dataOut[0]           ; clk          ; vduffd0     ; 0.000        ; 3.947      ; 1.050      ;
; -3.048 ; SBCTextDisplayRGB:io1|kbBuffer~24  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 1.183      ;
; -3.042 ; SBCTextDisplayRGB:io1|kbBuffer~21  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 4.079      ; 1.189      ;
; -3.041 ; bufferedUART:io2|rxBuffer~135      ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 3.945      ; 1.056      ;
; -3.036 ; bufferedUART:io2|rxBuffer~112      ; bufferedUART:io2|dataOut[3]           ; clk          ; vduffd0     ; 0.000        ; 3.936      ; 1.052      ;
; -3.035 ; bufferedUART:io2|rxBuffer~89       ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 3.945      ; 1.062      ;
; -3.027 ; bufferedUART:io2|rxBuffer~133      ; bufferedUART:io2|dataOut[0]           ; clk          ; vduffd0     ; 0.000        ; 3.948      ; 1.073      ;
; -3.001 ; bufferedUART:io2|rxBuffer~71       ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 1.089      ;
; -2.993 ; bufferedUART:io2|rxBuffer~27       ; bufferedUART:io2|dataOut[6]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 1.097      ;
; -2.991 ; bufferedUART:io2|rxBuffer~114      ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 3.944      ; 1.105      ;
; -2.987 ; SBCTextDisplayRGB:io1|kbBuffer~42  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; vduffd0     ; 0.000        ; 4.082      ; 1.247      ;
; -2.974 ; SBCTextDisplayRGB:io1|kbBuffer~45  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; vduffd0     ; 0.000        ; 4.082      ; 1.260      ;
; -2.970 ; bufferedUART:io2|rxBuffer~109      ; bufferedUART:io2|dataOut[0]           ; clk          ; vduffd0     ; 0.000        ; 3.932      ; 1.114      ;
; -2.961 ; bufferedUART:io2|rxBuffer~32       ; bufferedUART:io2|dataOut[3]           ; clk          ; vduffd0     ; 0.000        ; 3.951      ; 1.142      ;
; -2.957 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[7]           ; clk          ; vduffd0     ; 0.000        ; 3.954      ; 1.149      ;
; -2.957 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[1]           ; clk          ; vduffd0     ; 0.000        ; 3.954      ; 1.149      ;
; -2.957 ; bufferedUART:io2|func_reset        ; bufferedUART:io2|dataOut[0]           ; clk          ; vduffd0     ; 0.000        ; 3.954      ; 1.149      ;
; -2.957 ; bufferedUART:io2|rxBuffer~137      ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 3.952      ; 1.147      ;
; -2.956 ; bufferedUART:io2|rxBuffer~49       ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 3.942      ; 1.138      ;
; -2.940 ; bufferedUART:io2|rxBuffer~118      ; bufferedUART:io2|dataOut[1]           ; clk          ; vduffd0     ; 0.000        ; 3.942      ; 1.154      ;
; -2.933 ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 4.075      ; 1.294      ;
; -2.926 ; SBCTextDisplayRGB:io1|kbBuffer~12  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; vduffd0     ; 0.000        ; 4.076      ; 1.302      ;
; -2.916 ; bufferedUART:io2|txByteSent        ; bufferedUART:io2|dataOut[1]           ; clk          ; vduffd0     ; 0.000        ; 3.954      ; 1.190      ;
; -2.915 ; bufferedUART:io2|rxBuffer~79       ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 1.175      ;
; -2.911 ; bufferedUART:io2|rxBuffer~82       ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 1.179      ;
; -2.902 ; bufferedUART:io2|rxBuffer~42       ; bufferedUART:io2|dataOut[5]           ; clk          ; vduffd0     ; 0.000        ; 3.944      ; 1.194      ;
; -2.901 ; bufferedUART:io2|rxBuffer~54       ; bufferedUART:io2|dataOut[1]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 1.189      ;
; -2.900 ; bufferedUART:io2|rxBuffer~85       ; bufferedUART:io2|dataOut[0]           ; clk          ; vduffd0     ; 0.000        ; 3.941      ; 1.193      ;
; -2.899 ; bufferedUART:io2|rxBuffer~24       ; bufferedUART:io2|dataOut[3]           ; clk          ; vduffd0     ; 0.000        ; 3.945      ; 1.198      ;
; -2.895 ; bufferedUART:io2|rxBuffer~105      ; bufferedUART:io2|dataOut[4]           ; clk          ; vduffd0     ; 0.000        ; 3.952      ; 1.209      ;
; -2.892 ; bufferedUART:io2|rxBuffer~95       ; bufferedUART:io2|dataOut[2]           ; clk          ; vduffd0     ; 0.000        ; 3.938      ; 1.198      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpu09p:cpu1|ea[10]'                                                                                                                            ;
+--------+------------------------------------+---------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.597 ; SBCTextDisplayRGB:io1|kbBuffer~29  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.696      ;
; -1.541 ; SBCTextDisplayRGB:io1|kbBuffer~48  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.752      ;
; -1.540 ; SBCTextDisplayRGB:io1|kbBuffer~65  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.753      ;
; -1.537 ; SBCTextDisplayRGB:io1|kbBuffer~30  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.756      ;
; -1.529 ; SBCTextDisplayRGB:io1|kbBuffer~36  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.764      ;
; -1.425 ; SBCTextDisplayRGB:io1|kbBuffer~37  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.868      ;
; -1.419 ; SBCTextDisplayRGB:io1|kbBuffer~32  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.138      ; 0.871      ;
; -1.417 ; SBCTextDisplayRGB:io1|kbBuffer~31  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.876      ;
; -1.407 ; SBCTextDisplayRGB:io1|kbBuffer~27  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.886      ;
; -1.406 ; SBCTextDisplayRGB:io1|kbBuffer~38  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.887      ;
; -1.405 ; bufferedUART:io2|rxBuffer~59       ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.006      ; 0.753      ;
; -1.396 ; SBCTextDisplayRGB:io1|kbBuffer~50  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.897      ;
; -1.394 ; SBCTextDisplayRGB:io1|kbBuffer~63  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.899      ;
; -1.394 ; SBCTextDisplayRGB:io1|kbBuffer~51  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.899      ;
; -1.391 ; SBCTextDisplayRGB:io1|kbBuffer~62  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.902      ;
; -1.383 ; SBCTextDisplayRGB:io1|kbBuffer~66  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.910      ;
; -1.382 ; bufferedUART:io3|rxBuffer~74       ; bufferedUART:io3|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.016      ; 0.786      ;
; -1.381 ; SBCTextDisplayRGB:io1|kbBuffer~34  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.912      ;
; -1.377 ; SBCTextDisplayRGB:io1|kbBuffer~15  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.142      ; 0.917      ;
; -1.376 ; SBCTextDisplayRGB:io1|kbBuffer~33  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.138      ; 0.914      ;
; -1.355 ; bufferedUART:io2|rxBuffer~127      ; bufferedUART:io2|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.011      ; 0.808      ;
; -1.355 ; bufferedUART:io2|rxBuffer~130      ; bufferedUART:io2|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.011      ; 0.808      ;
; -1.354 ; SBCTextDisplayRGB:io1|kbBuffer~22  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.142      ; 0.940      ;
; -1.334 ; bufferedUART:io3|rxBuffer~49       ; bufferedUART:io3|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.017      ; 0.835      ;
; -1.326 ; bufferedUART:io3|rxBuffer~72       ; bufferedUART:io3|dataOut[3]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.016      ; 0.842      ;
; -1.313 ; SBCTextDisplayRGB:io1|kbBuffer~28  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 0.980      ;
; -1.311 ; bufferedUART:io3|rxBuffer~120      ; bufferedUART:io3|dataOut[3]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.033      ; 0.874      ;
; -1.304 ; bufferedUART:io3|rxBuffer~59       ; bufferedUART:io3|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.021      ; 0.869      ;
; -1.302 ; sd_controller:sd1|sd_write_flag    ; sd_controller:sd1|host_write_flag     ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.264      ; 0.614      ;
; -1.298 ; SBCTextDisplayRGB:io1|kbBuffer~26  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.138      ; 0.992      ;
; -1.294 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[0]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 0.873      ;
; -1.293 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[7]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 0.874      ;
; -1.293 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[1]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 0.874      ;
; -1.293 ; SBCTextDisplayRGB:io1|kbBuffer~25  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.138      ; 0.997      ;
; -1.293 ; SBCTextDisplayRGB:io1|dispByteSent ; SBCTextDisplayRGB:io1|dispByteWritten ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.343      ; 0.702      ;
; -1.285 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.013      ; 0.880      ;
; -1.285 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.013      ; 0.880      ;
; -1.285 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.013      ; 0.880      ;
; -1.285 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[3]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.013      ; 0.880      ;
; -1.285 ; bufferedUART:io3|func_reset        ; bufferedUART:io3|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.013      ; 0.880      ;
; -1.283 ; SBCTextDisplayRGB:io1|kbBuffer~47  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.138      ; 1.007      ;
; -1.271 ; bufferedUART:io2|rxBuffer~66       ; bufferedUART:io2|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.005      ; 0.886      ;
; -1.266 ; SBCTextDisplayRGB:io1|kbBuffer~17  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.142      ; 1.028      ;
; -1.266 ; bufferedUART:io2|rxBuffer~123      ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.006      ; 0.892      ;
; -1.266 ; bufferedUART:io2|txByteSent        ; bufferedUART:io2|txByteWritten        ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.313      ; 0.699      ;
; -1.259 ; bufferedUART:io3|rxBuffer~87       ; bufferedUART:io3|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.033      ; 0.926      ;
; -1.259 ; SBCTextDisplayRGB:io1|kbBuffer~39  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.142      ; 1.035      ;
; -1.256 ; bufferedUART:io3|rxBuffer~121      ; bufferedUART:io3|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.033      ; 0.929      ;
; -1.255 ; SBCTextDisplayRGB:io1|kbBuffer~14  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.142      ; 1.039      ;
; -1.254 ; bufferedUART:io2|rxBuffer~136      ; bufferedUART:io2|dataOut[3]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.019      ; 0.917      ;
; -1.250 ; SBCTextDisplayRGB:io1|kbBuffer~64  ; SBCTextDisplayRGB:io1|dataOut[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 1.043      ;
; -1.248 ; SBCTextDisplayRGB:io1|kbBuffer~49  ; SBCTextDisplayRGB:io1|dataOut[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 1.045      ;
; -1.247 ; bufferedUART:io2|rxBuffer~101      ; bufferedUART:io2|dataOut[0]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 0.920      ;
; -1.245 ; bufferedUART:io2|rxBuffer~113      ; bufferedUART:io2|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.003      ; 0.910      ;
; -1.244 ; bufferedUART:io2|rxBuffer~134      ; bufferedUART:io2|dataOut[1]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 0.923      ;
; -1.244 ; bufferedUART:io3|rxBuffer~129      ; bufferedUART:io3|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.027      ; 0.935      ;
; -1.243 ; SBCTextDisplayRGB:io1|kbBuffer~52  ; SBCTextDisplayRGB:io1|dataOut[6]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.141      ; 1.050      ;
; -1.239 ; bufferedUART:io2|rxBuffer~138      ; bufferedUART:io2|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.012      ; 0.925      ;
; -1.230 ; bufferedUART:io3|rxBuffer~139      ; bufferedUART:io3|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.021      ; 0.943      ;
; -1.225 ; bufferedUART:io2|rxBuffer~103      ; bufferedUART:io2|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.005      ; 0.932      ;
; -1.224 ; bufferedUART:io2|rxBuffer~106      ; bufferedUART:io2|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.005      ; 0.933      ;
; -1.211 ; SBCTextDisplayRGB:io1|kbBuffer~16  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.142      ; 1.083      ;
; -1.204 ; bufferedUART:io3|rxBuffer~127      ; bufferedUART:io3|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.027      ; 0.975      ;
; -1.198 ; bufferedUART:io3|rxBuffer~115      ; bufferedUART:io3|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.033      ; 0.987      ;
; -1.197 ; bufferedUART:io2|rxBuffer~63       ; bufferedUART:io2|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.005      ; 0.960      ;
; -1.197 ; bufferedUART:io3|rxBuffer~39       ; bufferedUART:io3|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.027      ; 0.982      ;
; -1.196 ; bufferedUART:io3|rxBuffer~137      ; bufferedUART:io3|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.021      ; 0.977      ;
; -1.191 ; bufferedUART:io3|rxBuffer~63       ; bufferedUART:io3|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.027      ; 0.988      ;
; -1.190 ; SBCTextDisplayRGB:io1|kbBuffer~44  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.145      ; 1.107      ;
; -1.189 ; bufferedUART:io2|rxBuffer~111      ; bufferedUART:io2|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.011      ; 0.974      ;
; -1.189 ; SBCTextDisplayRGB:io1|kbBuffer~23  ; SBCTextDisplayRGB:io1|dataOut[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.142      ; 1.105      ;
; -1.188 ; SBCTextDisplayRGB:io1|kbBuffer~41  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.145      ; 1.109      ;
; -1.188 ; bufferedUART:io2|rxBuffer~115      ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 1.996      ; 0.960      ;
; -1.185 ; bufferedUART:io3|txByteSent        ; bufferedUART:io3|txByteWritten        ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.190      ; 0.657      ;
; -1.174 ; bufferedUART:io3|rxBuffer~136      ; bufferedUART:io3|dataOut[3]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.016      ; 0.994      ;
; -1.170 ; bufferedUART:io2|rxBuffer~94       ; bufferedUART:io2|dataOut[1]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.008      ; 0.990      ;
; -1.169 ; SBCTextDisplayRGB:io1|func_reset   ; SBCTextDisplayRGB:io1|dataOut[7]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.148      ; 1.131      ;
; -1.169 ; SBCTextDisplayRGB:io1|kbBuffer~46  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.138      ; 1.121      ;
; -1.158 ; bufferedUART:io2|rxBuffer~75       ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.005      ; 0.999      ;
; -1.158 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[10]         ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.259      ; 0.753      ;
; -1.157 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[9]          ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.259      ; 0.754      ;
; -1.156 ; bufferedUART:io3|rxBuffer~106      ; bufferedUART:io3|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.021      ; 1.017      ;
; -1.155 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[12]         ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.259      ; 0.756      ;
; -1.153 ; bufferedUART:io2|rxBuffer~131      ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.011      ; 1.010      ;
; -1.153 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[11]         ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.259      ; 0.758      ;
; -1.152 ; sd_controller:sd1|sdhc             ; sd_controller:sd1|address[13]         ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.259      ; 0.759      ;
; -1.149 ; bufferedUART:io3|rxBuffer~130      ; bufferedUART:io3|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.027      ; 1.030      ;
; -1.149 ; SBCTextDisplayRGB:io1|kbBuffer~61  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.138      ; 1.141      ;
; -1.147 ; SBCTextDisplayRGB:io1|kbBuffer~60  ; SBCTextDisplayRGB:io1|dataOut[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.138      ; 1.143      ;
; -1.144 ; bufferedUART:io3|rxBuffer~131      ; bufferedUART:io3|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.027      ; 1.035      ;
; -1.143 ; SBCTextDisplayRGB:io1|kbBuffer~13  ; SBCTextDisplayRGB:io1|dataOut[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.142      ; 1.151      ;
; -1.137 ; bufferedUART:io3|rxBuffer~27       ; bufferedUART:io3|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.021      ; 1.036      ;
; -1.136 ; bufferedUART:io2|rxBuffer~139      ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.012      ; 1.028      ;
; -1.132 ; SBCTextDisplayRGB:io1|kbBuffer~40  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.142      ; 1.162      ;
; -1.130 ; bufferedUART:io2|rxBuffer~23       ; bufferedUART:io2|dataOut[2]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.005      ; 1.027      ;
; -1.128 ; bufferedUART:io2|rxBuffer~140      ; bufferedUART:io2|dataOut[7]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 1.039      ;
; -1.127 ; SBCTextDisplayRGB:io1|kbBuffer~19  ; SBCTextDisplayRGB:io1|dataOut[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.139      ; 1.164      ;
; -1.123 ; bufferedUART:io2|rxBuffer~41       ; bufferedUART:io2|dataOut[4]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.018      ; 1.047      ;
; -1.123 ; bufferedUART:io2|rxBuffer~43       ; bufferedUART:io2|dataOut[6]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.011      ; 1.040      ;
; -1.121 ; bufferedUART:io2|rxBuffer~74       ; bufferedUART:io2|dataOut[5]           ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.005      ; 1.036      ;
+--------+------------------------------------+---------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                                                                                    ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -0.761 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a8~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.857      ; 1.375      ;
; -0.633 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a12~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.853      ; 1.499      ;
; -0.619 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a3~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.861      ; 1.521      ;
; -0.615 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a14~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.863      ; 1.527      ;
; -0.607 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a11~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.848      ; 1.520      ;
; -0.601 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a7~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.842      ; 1.520      ;
; -0.585 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a4~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.848      ; 1.542      ;
; -0.467 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a2~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.860      ; 1.672      ;
; -0.454 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a1~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.858      ; 1.683      ;
; -0.438 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a6~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.863      ; 1.704      ;
; -0.382 ; cpu09p:cpu1|ea[10]                              ; n_sRamWE~reg0                                                                                                              ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.776      ; 1.687      ;
; -0.343 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a9~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.853      ; 1.789      ;
; -0.314 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a0~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.862      ; 1.827      ;
; -0.309 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a10~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.860      ; 1.830      ;
; -0.268 ; cpu09p:cpu1|ea[10]                              ; cpu09p:cpu1|ea[10]                                                                                                         ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.791      ; 1.816      ;
; -0.261 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a8~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.857      ; 1.375      ;
; -0.246 ; cpu09p:cpu1|ea[10]                              ; cpu09p:cpu1|yreg[10]                                                                                                       ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.800      ; 1.847      ;
; -0.194 ; cpu09p:cpu1|ea[10]                              ; cpu09p:cpu1|xreg[10]                                                                                                       ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.800      ; 1.899      ;
; -0.133 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a12~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.853      ; 1.499      ;
; -0.119 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a3~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.861      ; 1.521      ;
; -0.115 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a14~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.863      ; 1.527      ;
; -0.107 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a11~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.848      ; 1.520      ;
; -0.101 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a7~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.842      ; 1.520      ;
; -0.085 ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a4~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.848      ; 1.542      ;
; 0.033  ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a2~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.860      ; 1.672      ;
; 0.046  ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a1~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.858      ; 1.683      ;
; 0.054  ; cpu09p:cpu1|ea[10]                              ; cpu09p:cpu1|acca[2]                                                                                                        ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.801      ; 2.148      ;
; 0.062  ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a6~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.863      ; 1.704      ;
; 0.104  ; cpu09p:cpu1|ea[10]                              ; cpu09p:cpu1|md[10]                                                                                                         ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.801      ; 2.198      ;
; 0.118  ; cpu09p:cpu1|ea[10]                              ; n_sRamWE~reg0                                                                                                              ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.776      ; 1.687      ;
; 0.132  ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a15~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; 0.000        ; 1.851      ; 2.262      ;
; 0.157  ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a9~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.853      ; 1.789      ;
; 0.186  ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a0~porta_address_reg10  ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.862      ; 1.827      ;
; 0.191  ; cpu09p:cpu1|ea[10]                              ; M6809_CAMELFORTH_ROM:rom1|altsyncram:altsyncram_component|altsyncram_po91:auto_generated|ram_block1a10~porta_address_reg10 ; cpu09p:cpu1|ea[10] ; clk         ; -0.500       ; 1.860      ; 1.830      ;
; 0.215  ; cpu09p:cpu1|saved_state.reset_state             ; cpu09p:cpu1|saved_state.reset_state                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state[1]                                        ; state[1]                                                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state[0]                                        ; state[0]                                                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serialClkCount[4]                               ; serialClkCount[4]                                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io3|rxBitCount[0]                  ; bufferedUART:io3|rxBitCount[0]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io3|rxBitCount[1]                  ; bufferedUART:io3|rxBitCount[1]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io3|rxBitCount[2]                  ; bufferedUART:io3|rxBitCount[2]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io3|rxBitCount[3]                  ; bufferedUART:io3|rxBitCount[3]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io2|rxBitCount[0]                  ; bufferedUART:io2|rxBitCount[0]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[12]          ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; SBCTextDisplayRGB:io1|ps2ClkCount[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                     ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.004 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.049 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[2]   ; clk          ; clk         ; 1.000        ; -0.005     ; 0.978      ;
; 0.049 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[3]   ; clk          ; clk         ; 1.000        ; -0.005     ; 0.978      ;
; 0.049 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[4]   ; clk          ; clk         ; 1.000        ; -0.005     ; 0.978      ;
; 0.049 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[5]   ; clk          ; clk         ; 1.000        ; -0.005     ; 0.978      ;
; 0.049 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[1]   ; clk          ; clk         ; 1.000        ; -0.005     ; 0.978      ;
; 0.059 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.973      ;
; 0.059 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.973      ;
; 0.059 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.973      ;
; 0.059 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.973      ;
; 0.059 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.973      ;
; 0.059 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.973      ;
; 0.059 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.973      ;
; 0.059 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.973      ;
; 0.059 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; 0.000      ; 0.973      ;
; 0.069 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit  ; clk          ; clk         ; 1.000        ; 0.016      ; 0.979      ;
; 0.074 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[0]   ; clk          ; clk         ; 1.000        ; -0.004     ; 0.954      ;
; 0.103 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]  ; clk          ; clk         ; 1.000        ; 0.006      ; 0.935      ;
; 0.103 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]  ; clk          ; clk         ; 1.000        ; 0.006      ; 0.935      ;
; 0.103 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]  ; clk          ; clk         ; 1.000        ; 0.006      ; 0.935      ;
; 0.103 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]  ; clk          ; clk         ; 1.000        ; 0.006      ; 0.935      ;
; 0.103 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]  ; clk          ; clk         ; 1.000        ; 0.006      ; 0.935      ;
; 0.103 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]  ; clk          ; clk         ; 1.000        ; 0.006      ; 0.935      ;
; 0.112 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.stopBit  ; clk          ; clk         ; 1.000        ; 0.003      ; 0.923      ;
; 0.180 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle     ; clk          ; clk         ; 1.000        ; 0.000      ; 0.852      ;
; 0.180 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.852      ;
; 0.180 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.852      ;
; 0.180 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.852      ;
; 0.180 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.852      ;
; 0.180 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.852      ;
; 0.180 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.852      ;
; 0.186 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]   ; clk          ; clk         ; 1.000        ; 0.007      ; 0.853      ;
; 0.186 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]   ; clk          ; clk         ; 1.000        ; 0.007      ; 0.853      ;
; 0.186 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]   ; clk          ; clk         ; 1.000        ; 0.007      ; 0.853      ;
; 0.186 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]   ; clk          ; clk         ; 1.000        ; 0.007      ; 0.853      ;
; 0.186 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]   ; clk          ; clk         ; 1.000        ; 0.007      ; 0.853      ;
; 0.186 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]   ; clk          ; clk         ; 1.000        ; 0.007      ; 0.853      ;
; 0.186 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit  ; clk          ; clk         ; 1.000        ; 0.007      ; 0.853      ;
; 0.186 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle     ; clk          ; clk         ; 1.000        ; 0.007      ; 0.853      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.dataBit  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.830      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.idle     ; clk          ; clk         ; 1.000        ; -0.001     ; 0.830      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[0]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.830      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.830      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.830      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[4]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.830      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[5]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.830      ;
; 0.201 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.830      ;
; 0.276 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.dataBit  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.756      ;
; 0.276 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.stopBit  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.756      ;
; 0.276 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.756      ;
; 0.276 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.756      ;
; 0.276 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.756      ;
; 0.276 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.756      ;
; 0.276 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.idle     ; clk          ; clk         ; 1.000        ; 0.000      ; 0.756      ;
; 0.276 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txByteSent       ; clk          ; clk         ; 1.000        ; 0.000      ; 0.756      ;
; 0.295 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.737      ;
; 0.295 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent       ; clk          ; clk         ; 1.000        ; 0.000      ; 0.737      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'cpu09p:cpu1|ea[10]'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; 1.655 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; cpu09p:cpu1|ea[10] ; 0.500        ; 2.263      ; 1.140      ;
; 1.655 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; cpu09p:cpu1|ea[10] ; 0.500        ; 2.263      ; 1.140      ;
; 1.664 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 2.102      ; 1.470      ;
; 1.664 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 2.102      ; 1.470      ;
; 1.664 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 2.102      ; 1.470      ;
; 1.664 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 2.102      ; 1.470      ;
; 1.776 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 1.972      ; 1.228      ;
; 1.776 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 1.972      ; 1.228      ;
; 1.776 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 1.972      ; 1.228      ;
; 1.776 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 1.972      ; 1.228      ;
; 1.776 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 1.972      ; 1.228      ;
; 1.776 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 1.972      ; 1.228      ;
; 1.896 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; cpu09p:cpu1|ea[10] ; 0.500        ; 2.263      ; 0.899      ;
; 1.896 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; cpu09p:cpu1|ea[10] ; 0.500        ; 2.263      ; 0.899      ;
; 2.102 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 2.015      ; 0.945      ;
; 2.102 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 2.015      ; 0.945      ;
; 2.102 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 2.015      ; 0.945      ;
; 2.102 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 2.015      ; 0.945      ;
; 2.102 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 2.015      ; 0.945      ;
; 2.102 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 1.000        ; 2.015      ; 0.945      ;
+-------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'vduffd0'                                                                                                                          ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.651 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; vduffd0     ; 1.000        ; 4.089      ; 1.470      ;
; 3.651 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; vduffd0     ; 1.000        ; 4.089      ; 1.470      ;
; 3.651 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; vduffd0     ; 1.000        ; 4.089      ; 1.470      ;
; 3.651 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; vduffd0     ; 1.000        ; 4.089      ; 1.470      ;
; 3.758 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[0]      ; clk          ; vduffd0     ; 1.000        ; 3.954      ; 1.228      ;
; 3.758 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[1]      ; clk          ; vduffd0     ; 1.000        ; 3.954      ; 1.228      ;
; 3.758 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[4]      ; clk          ; vduffd0     ; 1.000        ; 3.954      ; 1.228      ;
; 3.758 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[5]      ; clk          ; vduffd0     ; 1.000        ; 3.954      ; 1.228      ;
; 3.758 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[3]      ; clk          ; vduffd0     ; 1.000        ; 3.954      ; 1.228      ;
; 3.758 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[2]      ; clk          ; vduffd0     ; 1.000        ; 3.954      ; 1.228      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'vduffd0'                                                                                                                            ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.878 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[0]      ; clk          ; vduffd0     ; 0.000        ; 3.954      ; 1.228      ;
; -2.878 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[1]      ; clk          ; vduffd0     ; 0.000        ; 3.954      ; 1.228      ;
; -2.878 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[4]      ; clk          ; vduffd0     ; 0.000        ; 3.954      ; 1.228      ;
; -2.878 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[5]      ; clk          ; vduffd0     ; 0.000        ; 3.954      ; 1.228      ;
; -2.878 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[3]      ; clk          ; vduffd0     ; 0.000        ; 3.954      ; 1.228      ;
; -2.878 ; bufferedUART:io2|func_reset      ; bufferedUART:io2|rxReadPointer[2]      ; clk          ; vduffd0     ; 0.000        ; 3.954      ; 1.228      ;
; -2.771 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; vduffd0     ; 0.000        ; 4.089      ; 1.470      ;
; -2.771 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; vduffd0     ; 0.000        ; 4.089      ; 1.470      ;
; -2.771 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; vduffd0     ; 0.000        ; 4.089      ; 1.470      ;
; -2.771 ; SBCTextDisplayRGB:io1|func_reset ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; vduffd0     ; 0.000        ; 4.089      ; 1.470      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'cpu09p:cpu1|ea[10]'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.222 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 0.945      ;
; -1.222 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 0.945      ;
; -1.222 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 0.945      ;
; -1.222 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 0.945      ;
; -1.222 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 0.945      ;
; -1.222 ; bufferedUART:io3|func_reset       ; bufferedUART:io3|rxReadPointer[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.015      ; 0.945      ;
; -1.016 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.263      ; 0.899      ;
; -1.016 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.263      ; 0.899      ;
; -0.945 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[0]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.021      ; 1.228      ;
; -0.945 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[1]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.021      ; 1.228      ;
; -0.945 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[4]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.021      ; 1.228      ;
; -0.945 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[5]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.021      ; 1.228      ;
; -0.945 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[3]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.021      ; 1.228      ;
; -0.945 ; bufferedUART:io2|func_reset       ; bufferedUART:io2|rxReadPointer[2]      ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.021      ; 1.228      ;
; -0.834 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[3] ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.152      ; 1.470      ;
; -0.834 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[2] ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.152      ; 1.470      ;
; -0.834 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[1] ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.152      ; 1.470      ;
; -0.834 ; SBCTextDisplayRGB:io1|func_reset  ; SBCTextDisplayRGB:io1|kbReadPointer[0] ; clk          ; cpu09p:cpu1|ea[10] ; 0.000        ; 2.152      ; 1.470      ;
; -0.775 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.263      ; 1.140      ;
; -0.775 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; cpu09p:cpu1|ea[10] ; -0.500       ; 2.263      ; 1.140      ;
+--------+-----------------------------------+----------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.604 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.dataBit  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.stopBit  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.idle     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txByteSent       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.dataBit  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.830      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.idle     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.830      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[0]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.830      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[2]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.830      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.830      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[4]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.830      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[5]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.830      ;
; 0.679 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[1]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.830      ;
; 0.694 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.853      ;
; 0.694 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.853      ;
; 0.694 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.853      ;
; 0.694 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.853      ;
; 0.694 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.853      ;
; 0.694 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]   ; clk          ; clk         ; 0.000        ; 0.007      ; 0.853      ;
; 0.694 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit  ; clk          ; clk         ; 0.000        ; 0.007      ; 0.853      ;
; 0.694 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle     ; clk          ; clk         ; 0.000        ; 0.007      ; 0.853      ;
; 0.700 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.700 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.700 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.700 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.700 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.700 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.700 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.768 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.stopBit  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.923      ;
; 0.777 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.935      ;
; 0.777 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.935      ;
; 0.777 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.935      ;
; 0.777 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.935      ;
; 0.777 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.935      ;
; 0.777 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.935      ;
; 0.806 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[0]   ; clk          ; clk         ; 0.000        ; -0.004     ; 0.954      ;
; 0.811 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit  ; clk          ; clk         ; 0.000        ; 0.016      ; 0.979      ;
; 0.821 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.831 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[2]   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.978      ;
; 0.831 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[3]   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.978      ;
; 0.831 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[4]   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.978      ;
; 0.831 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[5]   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.978      ;
; 0.831 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[1]   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.978      ;
; 0.876 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.028      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vduffd0'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; vduffd0 ; Rise       ; vduffd0                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|controlReg[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|dataOut[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Rise       ; bufferedUART:io2|rxReadPointer[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; vduffd0 ; Fall       ; bufferedUART:io2|txByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; vduffd0 ; Fall       ; bufferedUART:io2|txByteWritten         ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpu09p:cpu1|ea[10]'                                                                                 ;
+--------+--------------+----------------+------------------+--------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+--------------------+------------+----------------------------------------+
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.550 ; 0.450        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.550 ; 0.450        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[5]         ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[5]         ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[6]         ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[6]         ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[7]         ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|controlReg[7]         ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[0]            ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[0]            ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[1]            ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[1]            ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[2]            ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[2]            ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[3]            ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[3]            ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[4]            ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[4]            ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[5]            ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[5]            ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[6]            ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[6]            ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[7]            ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|dataOut[7]            ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[0]      ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[0]      ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[1]      ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[1]      ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[2]      ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[2]      ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[3]      ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[3]      ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[4]      ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[4]      ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[5]      ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Rise       ; bufferedUART:io2|rxReadPointer[5]      ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[0]        ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[0]        ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[1]        ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[1]        ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[2]        ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[2]        ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[3]        ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[3]        ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[4]        ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[4]        ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[5]        ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[5]        ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[6]        ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[6]        ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[7]        ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteLatch[7]        ;
; -0.549 ; 0.451        ; 1.000          ; High Pulse Width ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteWritten         ;
; -0.549 ; 0.451        ; 1.000          ; Low Pulse Width  ; cpu09p:cpu1|ea[10] ; Fall       ; bufferedUART:io2|txByteWritten         ;
+--------+--------------+----------------+------------------+--------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; gpio0[*]     ; clk        ; 2.143 ; 2.143 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 2.143 ; 2.143 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 1.928 ; 1.928 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 2.068 ; 2.068 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 2.343 ; 2.343 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 1.990 ; 1.990 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 2.156 ; 2.156 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 2.167 ; 2.167 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 2.192 ; 2.192 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 1.997 ; 1.997 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 2.343 ; 2.343 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 2.213 ; 2.213 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 2.222 ; 2.222 ; Rise       ; clk             ;
; n_reset      ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 2.572 ; 2.572 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 1.892 ; 1.892 ; Rise       ; clk             ;
; rxd1         ; clk        ; 2.565 ; 2.565 ; Rise       ; clk             ;
; rxd2         ; clk        ; 2.164 ; 2.164 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.066 ; 4.066 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.426 ; 4.426 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.208 ; 4.208 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
; vduffd0      ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -2.023 ; -2.023 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -2.036 ; -2.036 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -2.072 ; -2.072 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -1.877 ; -1.877 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -2.223 ; -2.223 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -2.093 ; -2.093 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -2.102 ; -2.102 ; Rise       ; clk             ;
; n_reset      ; clk        ; -2.055 ; -2.055 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.863 ; -1.863 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -1.772 ; -1.772 ; Rise       ; clk             ;
; rxd1         ; clk        ; -1.842 ; -1.842 ; Rise       ; clk             ;
; rxd2         ; clk        ; -1.476 ; -1.476 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -2.828 ; -2.828 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -2.828 ; -2.828 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -3.481 ; -3.481 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -3.141 ; -3.141 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -3.525 ; -3.525 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -3.317 ; -3.317 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -3.325 ; -3.325 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -3.066 ; -3.066 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -3.142 ; -3.142 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -2.343 ; -2.343 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; driveLED         ; clk                ; 4.110 ; 4.110 ; Rise       ; clk                ;
; gpio0[*]         ; clk                ; 4.407 ; 4.407 ; Rise       ; clk                ;
;  gpio0[0]        ; clk                ; 4.299 ; 4.299 ; Rise       ; clk                ;
;  gpio0[1]        ; clk                ; 4.306 ; 4.306 ; Rise       ; clk                ;
;  gpio0[2]        ; clk                ; 4.407 ; 4.407 ; Rise       ; clk                ;
; gpio2[*]         ; clk                ; 4.722 ; 4.722 ; Rise       ; clk                ;
;  gpio2[0]        ; clk                ; 4.469 ; 4.469 ; Rise       ; clk                ;
;  gpio2[1]        ; clk                ; 4.453 ; 4.453 ; Rise       ; clk                ;
;  gpio2[2]        ; clk                ; 4.455 ; 4.455 ; Rise       ; clk                ;
;  gpio2[3]        ; clk                ; 4.543 ; 4.543 ; Rise       ; clk                ;
;  gpio2[4]        ; clk                ; 4.488 ; 4.488 ; Rise       ; clk                ;
;  gpio2[5]        ; clk                ; 4.579 ; 4.579 ; Rise       ; clk                ;
;  gpio2[6]        ; clk                ; 4.722 ; 4.722 ; Rise       ; clk                ;
;  gpio2[7]        ; clk                ; 4.273 ; 4.273 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
; n_sRamCS         ; clk                ; 9.030 ; 9.030 ; Rise       ; clk                ;
; n_sRamOE         ; clk                ; 4.281 ; 4.281 ; Rise       ; clk                ;
; n_sRamWE         ; clk                ; 4.047 ; 4.047 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.361 ; 4.361 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.235 ; 4.235 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.494 ; 4.494 ; Rise       ; clk                ;
; rts2             ; clk                ; 4.087 ; 4.087 ; Rise       ; clk                ;
; sRamAddress[*]   ; clk                ; 9.308 ; 9.308 ; Rise       ; clk                ;
;  sRamAddress[0]  ; clk                ; 6.934 ; 6.934 ; Rise       ; clk                ;
;  sRamAddress[1]  ; clk                ; 6.858 ; 6.858 ; Rise       ; clk                ;
;  sRamAddress[2]  ; clk                ; 7.015 ; 7.015 ; Rise       ; clk                ;
;  sRamAddress[3]  ; clk                ; 6.804 ; 6.804 ; Rise       ; clk                ;
;  sRamAddress[4]  ; clk                ; 7.163 ; 7.163 ; Rise       ; clk                ;
;  sRamAddress[5]  ; clk                ; 6.854 ; 6.854 ; Rise       ; clk                ;
;  sRamAddress[6]  ; clk                ; 6.506 ; 6.506 ; Rise       ; clk                ;
;  sRamAddress[7]  ; clk                ; 6.810 ; 6.810 ; Rise       ; clk                ;
;  sRamAddress[8]  ; clk                ; 6.721 ; 6.721 ; Rise       ; clk                ;
;  sRamAddress[9]  ; clk                ; 6.469 ; 6.469 ; Rise       ; clk                ;
;  sRamAddress[10] ; clk                ; 6.891 ; 6.891 ; Rise       ; clk                ;
;  sRamAddress[11] ; clk                ; 6.411 ; 6.411 ; Rise       ; clk                ;
;  sRamAddress[12] ; clk                ; 6.824 ; 6.824 ; Rise       ; clk                ;
;  sRamAddress[13] ; clk                ; 9.164 ; 9.164 ; Rise       ; clk                ;
;  sRamAddress[14] ; clk                ; 8.804 ; 8.804 ; Rise       ; clk                ;
;  sRamAddress[15] ; clk                ; 9.308 ; 9.308 ; Rise       ; clk                ;
;  sRamAddress[16] ; clk                ; 8.762 ; 8.762 ; Rise       ; clk                ;
; sRamData[*]      ; clk                ; 7.504 ; 7.504 ; Rise       ; clk                ;
;  sRamData[0]     ; clk                ; 7.211 ; 7.211 ; Rise       ; clk                ;
;  sRamData[1]     ; clk                ; 7.504 ; 7.504 ; Rise       ; clk                ;
;  sRamData[2]     ; clk                ; 7.380 ; 7.380 ; Rise       ; clk                ;
;  sRamData[3]     ; clk                ; 6.613 ; 6.613 ; Rise       ; clk                ;
;  sRamData[4]     ; clk                ; 7.029 ; 7.029 ; Rise       ; clk                ;
;  sRamData[5]     ; clk                ; 7.436 ; 7.436 ; Rise       ; clk                ;
;  sRamData[6]     ; clk                ; 6.847 ; 6.847 ; Rise       ; clk                ;
;  sRamData[7]     ; clk                ; 7.009 ; 7.009 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.141 ; 4.141 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.507 ; 4.507 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.504 ; 4.504 ; Rise       ; clk                ;
; txd1             ; clk                ; 4.329 ; 4.329 ; Rise       ; clk                ;
; txd2             ; clk                ; 4.098 ; 4.098 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.575 ; 4.575 ; Rise       ; clk                ;
; video            ; clk                ; 3.913 ; 3.913 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.362 ; 4.362 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.428 ; 4.428 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.453 ; 4.453 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.411 ; 4.411 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.683 ; 4.683 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.500 ; 4.500 ; Rise       ; clk                ;
; videoSync        ; clk                ; 5.029 ; 5.029 ; Rise       ; clk                ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ;       ; 4.004 ; Rise       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 4.053 ; 4.133 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ; 3.121 ;       ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 3.596 ; 3.596 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 3.744 ; 3.744 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 4.053 ; 4.053 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ;       ; 4.133 ; Rise       ; cpu09p:cpu1|ea[10] ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ; 4.004 ;       ; Fall       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 4.133 ; 4.053 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ;       ; 3.121 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 3.596 ; 3.596 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 3.744 ; 3.744 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 4.053 ; 4.053 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ; 4.133 ;       ; Fall       ; cpu09p:cpu1|ea[10] ;
; n_LED9           ; vduffd0            ; 4.669 ; 4.669 ; Rise       ; vduffd0            ;
; n_LED9           ; vduffd0            ; 4.669 ; 4.669 ; Fall       ; vduffd0            ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; driveLED         ; clk                ; 4.110 ; 4.110 ; Rise       ; clk                ;
; gpio0[*]         ; clk                ; 4.299 ; 4.299 ; Rise       ; clk                ;
;  gpio0[0]        ; clk                ; 4.299 ; 4.299 ; Rise       ; clk                ;
;  gpio0[1]        ; clk                ; 4.306 ; 4.306 ; Rise       ; clk                ;
;  gpio0[2]        ; clk                ; 4.407 ; 4.407 ; Rise       ; clk                ;
; gpio2[*]         ; clk                ; 4.273 ; 4.273 ; Rise       ; clk                ;
;  gpio2[0]        ; clk                ; 4.469 ; 4.469 ; Rise       ; clk                ;
;  gpio2[1]        ; clk                ; 4.453 ; 4.453 ; Rise       ; clk                ;
;  gpio2[2]        ; clk                ; 4.455 ; 4.455 ; Rise       ; clk                ;
;  gpio2[3]        ; clk                ; 4.543 ; 4.543 ; Rise       ; clk                ;
;  gpio2[4]        ; clk                ; 4.488 ; 4.488 ; Rise       ; clk                ;
;  gpio2[5]        ; clk                ; 4.579 ; 4.579 ; Rise       ; clk                ;
;  gpio2[6]        ; clk                ; 4.722 ; 4.722 ; Rise       ; clk                ;
;  gpio2[7]        ; clk                ; 4.273 ; 4.273 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
; n_sRamCS         ; clk                ; 5.020 ; 5.020 ; Rise       ; clk                ;
; n_sRamOE         ; clk                ; 4.281 ; 4.281 ; Rise       ; clk                ;
; n_sRamWE         ; clk                ; 4.047 ; 4.047 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.361 ; 4.361 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.235 ; 4.235 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.494 ; 4.494 ; Rise       ; clk                ;
; rts2             ; clk                ; 4.087 ; 4.087 ; Rise       ; clk                ;
; sRamAddress[*]   ; clk                ; 4.379 ; 4.379 ; Rise       ; clk                ;
;  sRamAddress[0]  ; clk                ; 5.573 ; 5.573 ; Rise       ; clk                ;
;  sRamAddress[1]  ; clk                ; 5.355 ; 5.355 ; Rise       ; clk                ;
;  sRamAddress[2]  ; clk                ; 5.586 ; 5.586 ; Rise       ; clk                ;
;  sRamAddress[3]  ; clk                ; 4.869 ; 4.869 ; Rise       ; clk                ;
;  sRamAddress[4]  ; clk                ; 5.314 ; 5.314 ; Rise       ; clk                ;
;  sRamAddress[5]  ; clk                ; 5.118 ; 5.118 ; Rise       ; clk                ;
;  sRamAddress[6]  ; clk                ; 4.886 ; 4.886 ; Rise       ; clk                ;
;  sRamAddress[7]  ; clk                ; 5.028 ; 5.028 ; Rise       ; clk                ;
;  sRamAddress[8]  ; clk                ; 4.476 ; 4.476 ; Rise       ; clk                ;
;  sRamAddress[9]  ; clk                ; 4.484 ; 4.484 ; Rise       ; clk                ;
;  sRamAddress[10] ; clk                ; 4.948 ; 4.948 ; Rise       ; clk                ;
;  sRamAddress[11] ; clk                ; 4.379 ; 4.379 ; Rise       ; clk                ;
;  sRamAddress[12] ; clk                ; 4.716 ; 4.716 ; Rise       ; clk                ;
;  sRamAddress[13] ; clk                ; 4.837 ; 4.837 ; Rise       ; clk                ;
;  sRamAddress[14] ; clk                ; 4.907 ; 4.907 ; Rise       ; clk                ;
;  sRamAddress[15] ; clk                ; 5.058 ; 5.058 ; Rise       ; clk                ;
;  sRamAddress[16] ; clk                ; 4.858 ; 4.858 ; Rise       ; clk                ;
; sRamData[*]      ; clk                ; 5.003 ; 5.003 ; Rise       ; clk                ;
;  sRamData[0]     ; clk                ; 5.881 ; 5.881 ; Rise       ; clk                ;
;  sRamData[1]     ; clk                ; 5.910 ; 5.910 ; Rise       ; clk                ;
;  sRamData[2]     ; clk                ; 5.748 ; 5.748 ; Rise       ; clk                ;
;  sRamData[3]     ; clk                ; 5.003 ; 5.003 ; Rise       ; clk                ;
;  sRamData[4]     ; clk                ; 5.471 ; 5.471 ; Rise       ; clk                ;
;  sRamData[5]     ; clk                ; 5.708 ; 5.708 ; Rise       ; clk                ;
;  sRamData[6]     ; clk                ; 5.338 ; 5.338 ; Rise       ; clk                ;
;  sRamData[7]     ; clk                ; 5.367 ; 5.367 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.141 ; 4.141 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.173 ; 4.173 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.504 ; 4.504 ; Rise       ; clk                ;
; txd1             ; clk                ; 4.329 ; 4.329 ; Rise       ; clk                ;
; txd2             ; clk                ; 4.098 ; 4.098 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.575 ; 4.575 ; Rise       ; clk                ;
; video            ; clk                ; 3.913 ; 3.913 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.362 ; 4.362 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.428 ; 4.428 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.453 ; 4.453 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.411 ; 4.411 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.683 ; 4.683 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.500 ; 4.500 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.629 ; 4.629 ; Rise       ; clk                ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ;       ; 4.004 ; Rise       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 3.121 ; 3.596 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ; 3.121 ;       ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 3.596 ; 3.596 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 3.744 ; 3.744 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 4.053 ; 4.053 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ;       ; 4.133 ; Rise       ; cpu09p:cpu1|ea[10] ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ; 4.004 ;       ; Fall       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 3.596 ; 3.121 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ;       ; 3.121 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 3.596 ; 3.596 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 3.744 ; 3.744 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 4.053 ; 4.053 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ; 4.133 ;       ; Fall       ; cpu09p:cpu1|ea[10] ;
; n_LED9           ; vduffd0            ; 4.669 ; 4.669 ; Rise       ; vduffd0            ;
; n_LED9           ; vduffd0            ; 4.669 ; 4.669 ; Fall       ; vduffd0            ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.389 ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.451 ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.656 ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.389 ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 4.270 ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.270 ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.446 ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.410 ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.466 ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.589 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.393 ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.959 ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.707 ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.872 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.105 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.115 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.008 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.018 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 3.904 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 3.904 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.872 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.882 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.389 ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.451 ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.656 ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.389 ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 4.270 ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.270 ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.446 ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.410 ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.466 ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.589 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.393 ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.959 ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.707 ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.872 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.105 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.115 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.008 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.018 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 3.904 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 3.904 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.872 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.882 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.389     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.451     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.656     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.389     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 4.270     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.270     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.446     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.410     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.466     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.589     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.393     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.959     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.707     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.872     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.105     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.115     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.008     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.018     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 3.904     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 3.904     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.872     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.882     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.389     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.451     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.656     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.389     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 4.270     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.270     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.446     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.410     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.466     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.589     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.393     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.959     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.707     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.872     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.105     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.115     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.008     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.018     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 3.904     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 3.904     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.872     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.882     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------+------------+----------+----------+----------+---------------------+
; Clock               ; Setup      ; Hold     ; Recovery ; Removal  ; Minimum Pulse Width ;
+---------------------+------------+----------+----------+----------+---------------------+
; Worst-case Slack    ; -16.159    ; -6.841   ; -1.226   ; -5.542   ; -2.064              ;
;  clk                ; -16.159    ; -0.761   ; -1.226   ; 0.585    ; -2.064              ;
;  cpu09p:cpu1|ea[10] ; -6.464     ; -4.672   ; 1.655    ; -4.190   ; -0.756              ;
;  vduffd0            ; -4.124     ; -6.841   ; 3.651    ; -5.542   ; -1.469              ;
; Design-wide TNS     ; -17730.459 ; -593.602 ; -56.334  ; -117.774 ; -3761.962           ;
;  clk                ; -17244.964 ; -7.836   ; -56.334  ; 0.000    ; -3538.305           ;
;  cpu09p:cpu1|ea[10] ; -391.435   ; -337.394 ; 0.000    ; -63.914  ; -161.088            ;
;  vduffd0            ; -94.060    ; -256.208 ; 0.000    ; -53.860  ; -62.569             ;
+---------------------+------------+----------+----------+----------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.647  ; 4.647  ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.647  ; 4.647  ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.208  ; 4.208  ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.517  ; 4.517  ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 5.264  ; 5.264  ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 4.437  ; 4.437  ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.682  ; 4.682  ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.823  ; 4.823  ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.912  ; 4.912  ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.491  ; 4.491  ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.264  ; 5.264  ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.923  ; 4.923  ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.926  ; 4.926  ; Rise       ; clk             ;
; n_reset      ; clk        ; 10.062 ; 10.062 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 6.070  ; 6.070  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 4.206  ; 4.206  ; Rise       ; clk             ;
; rxd1         ; clk        ; 6.045  ; 6.045  ; Rise       ; clk             ;
; rxd2         ; clk        ; 5.084  ; 5.084  ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 10.493 ; 10.493 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.252  ; 9.252  ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.493 ; 10.493 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.083 ; 10.083 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.263 ; 10.263 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 9.916  ; 9.916  ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.911  ; 9.911  ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.216  ; 9.216  ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 10.039 ; 10.039 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 9.511  ; 9.511  ; Rise       ; clk             ;
; vduffd0      ; clk        ; 9.790  ; 9.790  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -2.023 ; -2.023 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -1.808 ; -1.808 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -1.870 ; -1.870 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -2.036 ; -2.036 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -2.072 ; -2.072 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -1.877 ; -1.877 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -2.223 ; -2.223 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -2.093 ; -2.093 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -2.102 ; -2.102 ; Rise       ; clk             ;
; n_reset      ; clk        ; -2.055 ; -2.055 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -1.863 ; -1.863 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -1.772 ; -1.772 ; Rise       ; clk             ;
; rxd1         ; clk        ; -1.842 ; -1.842 ; Rise       ; clk             ;
; rxd2         ; clk        ; -1.476 ; -1.476 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -2.828 ; -2.828 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -2.828 ; -2.828 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -3.481 ; -3.481 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -3.141 ; -3.141 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -3.525 ; -3.525 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -3.317 ; -3.317 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -3.325 ; -3.325 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -3.066 ; -3.066 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -3.142 ; -3.142 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -2.343 ; -2.343 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; driveLED         ; clk                ; 7.932  ; 7.932  ; Rise       ; clk                ;
; gpio0[*]         ; clk                ; 8.388  ; 8.388  ; Rise       ; clk                ;
;  gpio0[0]        ; clk                ; 8.096  ; 8.096  ; Rise       ; clk                ;
;  gpio0[1]        ; clk                ; 8.109  ; 8.109  ; Rise       ; clk                ;
;  gpio0[2]        ; clk                ; 8.388  ; 8.388  ; Rise       ; clk                ;
; gpio2[*]         ; clk                ; 9.233  ; 9.233  ; Rise       ; clk                ;
;  gpio2[0]        ; clk                ; 8.479  ; 8.479  ; Rise       ; clk                ;
;  gpio2[1]        ; clk                ; 8.571  ; 8.571  ; Rise       ; clk                ;
;  gpio2[2]        ; clk                ; 8.485  ; 8.485  ; Rise       ; clk                ;
;  gpio2[3]        ; clk                ; 8.830  ; 8.830  ; Rise       ; clk                ;
;  gpio2[4]        ; clk                ; 8.639  ; 8.639  ; Rise       ; clk                ;
;  gpio2[5]        ; clk                ; 8.710  ; 8.710  ; Rise       ; clk                ;
;  gpio2[6]        ; clk                ; 9.233  ; 9.233  ; Rise       ; clk                ;
;  gpio2[7]        ; clk                ; 7.957  ; 7.957  ; Rise       ; clk                ;
; hSync            ; clk                ; 8.117  ; 8.117  ; Rise       ; clk                ;
; n_sRamCS         ; clk                ; 22.071 ; 22.071 ; Rise       ; clk                ;
; n_sRamOE         ; clk                ; 8.097  ; 8.097  ; Rise       ; clk                ;
; n_sRamWE         ; clk                ; 7.566  ; 7.566  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.407  ; 8.407  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.103  ; 8.103  ; Rise       ; clk                ;
; rts1             ; clk                ; 8.885  ; 8.885  ; Rise       ; clk                ;
; rts2             ; clk                ; 7.656  ; 7.656  ; Rise       ; clk                ;
; sRamAddress[*]   ; clk                ; 22.898 ; 22.898 ; Rise       ; clk                ;
;  sRamAddress[0]  ; clk                ; 15.931 ; 15.931 ; Rise       ; clk                ;
;  sRamAddress[1]  ; clk                ; 15.901 ; 15.901 ; Rise       ; clk                ;
;  sRamAddress[2]  ; clk                ; 16.235 ; 16.235 ; Rise       ; clk                ;
;  sRamAddress[3]  ; clk                ; 15.966 ; 15.966 ; Rise       ; clk                ;
;  sRamAddress[4]  ; clk                ; 16.697 ; 16.697 ; Rise       ; clk                ;
;  sRamAddress[5]  ; clk                ; 16.024 ; 16.024 ; Rise       ; clk                ;
;  sRamAddress[6]  ; clk                ; 15.060 ; 15.060 ; Rise       ; clk                ;
;  sRamAddress[7]  ; clk                ; 15.834 ; 15.834 ; Rise       ; clk                ;
;  sRamAddress[8]  ; clk                ; 15.771 ; 15.771 ; Rise       ; clk                ;
;  sRamAddress[9]  ; clk                ; 15.024 ; 15.024 ; Rise       ; clk                ;
;  sRamAddress[10] ; clk                ; 16.102 ; 16.102 ; Rise       ; clk                ;
;  sRamAddress[11] ; clk                ; 14.926 ; 14.926 ; Rise       ; clk                ;
;  sRamAddress[12] ; clk                ; 15.992 ; 15.992 ; Rise       ; clk                ;
;  sRamAddress[13] ; clk                ; 22.446 ; 22.446 ; Rise       ; clk                ;
;  sRamAddress[14] ; clk                ; 21.295 ; 21.295 ; Rise       ; clk                ;
;  sRamAddress[15] ; clk                ; 22.898 ; 22.898 ; Rise       ; clk                ;
;  sRamAddress[16] ; clk                ; 21.378 ; 21.378 ; Rise       ; clk                ;
; sRamData[*]      ; clk                ; 16.900 ; 16.900 ; Rise       ; clk                ;
;  sRamData[0]     ; clk                ; 16.165 ; 16.165 ; Rise       ; clk                ;
;  sRamData[1]     ; clk                ; 16.900 ; 16.900 ; Rise       ; clk                ;
;  sRamData[2]     ; clk                ; 16.392 ; 16.392 ; Rise       ; clk                ;
;  sRamData[3]     ; clk                ; 14.391 ; 14.391 ; Rise       ; clk                ;
;  sRamData[4]     ; clk                ; 15.562 ; 15.562 ; Rise       ; clk                ;
;  sRamData[5]     ; clk                ; 16.441 ; 16.441 ; Rise       ; clk                ;
;  sRamData[6]     ; clk                ; 15.018 ; 15.018 ; Rise       ; clk                ;
;  sRamData[7]     ; clk                ; 15.480 ; 15.480 ; Rise       ; clk                ;
; sdCS             ; clk                ; 7.918  ; 7.918  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 8.990  ; 8.990  ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 8.945  ; 8.945  ; Rise       ; clk                ;
; txd1             ; clk                ; 8.279  ; 8.279  ; Rise       ; clk                ;
; txd2             ; clk                ; 7.659  ; 7.659  ; Rise       ; clk                ;
; vSync            ; clk                ; 8.691  ; 8.691  ; Rise       ; clk                ;
; video            ; clk                ; 7.386  ; 7.386  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.419  ; 8.419  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.647  ; 8.647  ; Rise       ; clk                ;
; videoG0          ; clk                ; 8.675  ; 8.675  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.418  ; 8.418  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.187  ; 9.187  ; Rise       ; clk                ;
; videoR1          ; clk                ; 8.670  ; 8.670  ; Rise       ; clk                ;
; videoSync        ; clk                ; 9.997  ; 9.997  ; Rise       ; clk                ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ;        ; 9.449  ; Rise       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 9.716  ; 9.746  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ; 7.105  ;        ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 8.452  ; 8.452  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 8.753  ; 8.753  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 9.716  ; 9.716  ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ;        ; 9.746  ; Rise       ; cpu09p:cpu1|ea[10] ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ; 9.449  ;        ; Fall       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 9.746  ; 9.716  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ;        ; 7.105  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 8.452  ; 8.452  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 8.753  ; 8.753  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 9.716  ; 9.716  ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ; 9.746  ;        ; Fall       ; cpu09p:cpu1|ea[10] ;
; n_LED9           ; vduffd0            ; 8.762  ; 8.762  ; Rise       ; vduffd0            ;
; n_LED9           ; vduffd0            ; 8.762  ; 8.762  ; Fall       ; vduffd0            ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; driveLED         ; clk                ; 4.110 ; 4.110 ; Rise       ; clk                ;
; gpio0[*]         ; clk                ; 4.299 ; 4.299 ; Rise       ; clk                ;
;  gpio0[0]        ; clk                ; 4.299 ; 4.299 ; Rise       ; clk                ;
;  gpio0[1]        ; clk                ; 4.306 ; 4.306 ; Rise       ; clk                ;
;  gpio0[2]        ; clk                ; 4.407 ; 4.407 ; Rise       ; clk                ;
; gpio2[*]         ; clk                ; 4.273 ; 4.273 ; Rise       ; clk                ;
;  gpio2[0]        ; clk                ; 4.469 ; 4.469 ; Rise       ; clk                ;
;  gpio2[1]        ; clk                ; 4.453 ; 4.453 ; Rise       ; clk                ;
;  gpio2[2]        ; clk                ; 4.455 ; 4.455 ; Rise       ; clk                ;
;  gpio2[3]        ; clk                ; 4.543 ; 4.543 ; Rise       ; clk                ;
;  gpio2[4]        ; clk                ; 4.488 ; 4.488 ; Rise       ; clk                ;
;  gpio2[5]        ; clk                ; 4.579 ; 4.579 ; Rise       ; clk                ;
;  gpio2[6]        ; clk                ; 4.722 ; 4.722 ; Rise       ; clk                ;
;  gpio2[7]        ; clk                ; 4.273 ; 4.273 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.253 ; 4.253 ; Rise       ; clk                ;
; n_sRamCS         ; clk                ; 5.020 ; 5.020 ; Rise       ; clk                ;
; n_sRamOE         ; clk                ; 4.281 ; 4.281 ; Rise       ; clk                ;
; n_sRamWE         ; clk                ; 4.047 ; 4.047 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.361 ; 4.361 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.235 ; 4.235 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.494 ; 4.494 ; Rise       ; clk                ;
; rts2             ; clk                ; 4.087 ; 4.087 ; Rise       ; clk                ;
; sRamAddress[*]   ; clk                ; 4.379 ; 4.379 ; Rise       ; clk                ;
;  sRamAddress[0]  ; clk                ; 5.573 ; 5.573 ; Rise       ; clk                ;
;  sRamAddress[1]  ; clk                ; 5.355 ; 5.355 ; Rise       ; clk                ;
;  sRamAddress[2]  ; clk                ; 5.586 ; 5.586 ; Rise       ; clk                ;
;  sRamAddress[3]  ; clk                ; 4.869 ; 4.869 ; Rise       ; clk                ;
;  sRamAddress[4]  ; clk                ; 5.314 ; 5.314 ; Rise       ; clk                ;
;  sRamAddress[5]  ; clk                ; 5.118 ; 5.118 ; Rise       ; clk                ;
;  sRamAddress[6]  ; clk                ; 4.886 ; 4.886 ; Rise       ; clk                ;
;  sRamAddress[7]  ; clk                ; 5.028 ; 5.028 ; Rise       ; clk                ;
;  sRamAddress[8]  ; clk                ; 4.476 ; 4.476 ; Rise       ; clk                ;
;  sRamAddress[9]  ; clk                ; 4.484 ; 4.484 ; Rise       ; clk                ;
;  sRamAddress[10] ; clk                ; 4.948 ; 4.948 ; Rise       ; clk                ;
;  sRamAddress[11] ; clk                ; 4.379 ; 4.379 ; Rise       ; clk                ;
;  sRamAddress[12] ; clk                ; 4.716 ; 4.716 ; Rise       ; clk                ;
;  sRamAddress[13] ; clk                ; 4.837 ; 4.837 ; Rise       ; clk                ;
;  sRamAddress[14] ; clk                ; 4.907 ; 4.907 ; Rise       ; clk                ;
;  sRamAddress[15] ; clk                ; 5.058 ; 5.058 ; Rise       ; clk                ;
;  sRamAddress[16] ; clk                ; 4.858 ; 4.858 ; Rise       ; clk                ;
; sRamData[*]      ; clk                ; 5.003 ; 5.003 ; Rise       ; clk                ;
;  sRamData[0]     ; clk                ; 5.881 ; 5.881 ; Rise       ; clk                ;
;  sRamData[1]     ; clk                ; 5.910 ; 5.910 ; Rise       ; clk                ;
;  sRamData[2]     ; clk                ; 5.748 ; 5.748 ; Rise       ; clk                ;
;  sRamData[3]     ; clk                ; 5.003 ; 5.003 ; Rise       ; clk                ;
;  sRamData[4]     ; clk                ; 5.471 ; 5.471 ; Rise       ; clk                ;
;  sRamData[5]     ; clk                ; 5.708 ; 5.708 ; Rise       ; clk                ;
;  sRamData[6]     ; clk                ; 5.338 ; 5.338 ; Rise       ; clk                ;
;  sRamData[7]     ; clk                ; 5.367 ; 5.367 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.141 ; 4.141 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.173 ; 4.173 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.504 ; 4.504 ; Rise       ; clk                ;
; txd1             ; clk                ; 4.329 ; 4.329 ; Rise       ; clk                ;
; txd2             ; clk                ; 4.098 ; 4.098 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.575 ; 4.575 ; Rise       ; clk                ;
; video            ; clk                ; 3.913 ; 3.913 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.362 ; 4.362 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.428 ; 4.428 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.453 ; 4.453 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.411 ; 4.411 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.683 ; 4.683 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.500 ; 4.500 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.629 ; 4.629 ; Rise       ; clk                ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ;       ; 4.004 ; Rise       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 3.121 ; 3.596 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ; 3.121 ;       ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 3.596 ; 3.596 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 3.744 ; 3.744 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 4.053 ; 4.053 ; Rise       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ;       ; 4.133 ; Rise       ; cpu09p:cpu1|ea[10] ;
; n_sRamCS         ; cpu09p:cpu1|ea[10] ; 4.004 ;       ; Fall       ; cpu09p:cpu1|ea[10] ;
; sRamAddress[*]   ; cpu09p:cpu1|ea[10] ; 3.596 ; 3.121 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[10] ; cpu09p:cpu1|ea[10] ;       ; 3.121 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[13] ; cpu09p:cpu1|ea[10] ; 3.596 ; 3.596 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[14] ; cpu09p:cpu1|ea[10] ; 3.744 ; 3.744 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[15] ; cpu09p:cpu1|ea[10] ; 4.053 ; 4.053 ; Fall       ; cpu09p:cpu1|ea[10] ;
;  sRamAddress[16] ; cpu09p:cpu1|ea[10] ; 4.133 ;       ; Fall       ; cpu09p:cpu1|ea[10] ;
; n_LED9           ; vduffd0            ; 4.669 ; 4.669 ; Rise       ; vduffd0            ;
; n_LED9           ; vduffd0            ; 4.669 ; 4.669 ; Fall       ; vduffd0            ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 60589981 ; 0        ; 0        ; 0        ;
; cpu09p:cpu1|ea[10] ; clk                ; 6571     ; 18335    ; 0        ; 0        ;
; vduffd0            ; clk                ; 2876     ; 15055    ; 0        ; 0        ;
; clk                ; cpu09p:cpu1|ea[10] ; 7060     ; 0        ; 47920    ; 0        ;
; cpu09p:cpu1|ea[10] ; cpu09p:cpu1|ea[10] ; 540      ; 15       ; 0        ; 21       ;
; vduffd0            ; cpu09p:cpu1|ea[10] ; 315      ; 10       ; 0        ; 8        ;
; clk                ; vduffd0            ; 4620     ; 0        ; 9220     ; 0        ;
; cpu09p:cpu1|ea[10] ; vduffd0            ; 315      ; 10       ; 0        ; 8        ;
; vduffd0            ; vduffd0            ; 315      ; 10       ; 0        ; 8        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 60589981 ; 0        ; 0        ; 0        ;
; cpu09p:cpu1|ea[10] ; clk                ; 6571     ; 18335    ; 0        ; 0        ;
; vduffd0            ; clk                ; 2876     ; 15055    ; 0        ; 0        ;
; clk                ; cpu09p:cpu1|ea[10] ; 7060     ; 0        ; 47920    ; 0        ;
; cpu09p:cpu1|ea[10] ; cpu09p:cpu1|ea[10] ; 540      ; 15       ; 0        ; 21       ;
; vduffd0            ; cpu09p:cpu1|ea[10] ; 315      ; 10       ; 0        ; 8        ;
; clk                ; vduffd0            ; 4620     ; 0        ; 9220     ; 0        ;
; cpu09p:cpu1|ea[10] ; vduffd0            ; 315      ; 10       ; 0        ; 8        ;
; vduffd0            ; vduffd0            ; 315      ; 10       ; 0        ; 8        ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Recovery Transfers                                                          ;
+------------+--------------------+----------+----------+----------+----------+
; From Clock ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------+----------+----------+----------+----------+
; clk        ; clk                ; 84       ; 0        ; 0        ; 0        ;
; clk        ; cpu09p:cpu1|ea[10] ; 16       ; 0        ; 4        ; 0        ;
; clk        ; vduffd0            ; 10       ; 0        ; 0        ; 0        ;
+------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Removal Transfers                                                           ;
+------------+--------------------+----------+----------+----------+----------+
; From Clock ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------+----------+----------+----------+----------+
; clk        ; clk                ; 84       ; 0        ; 0        ; 0        ;
; clk        ; cpu09p:cpu1|ea[10] ; 16       ; 0        ; 4        ; 0        ;
; clk        ; vduffd0            ; 10       ; 0        ; 0        ; 0        ;
+------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 847   ; 847  ;
; Unconstrained Output Ports      ; 60    ; 60   ;
; Unconstrained Output Port Paths ; 3332  ; 3332 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File ../ROMS/6502/M6502_BASIC_ROM.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../ROMS/6502/M6502_BASIC_ROM.qip
Warning (125092): Tcl Script File ../ROMS/Z80/Z80_BASIC_ROM.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../ROMS/Z80/Z80_BASIC_ROM.qip
Warning (125092): Tcl Script File ../ROMS/6809/M6809_EXT_BASIC_ROM.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../ROMS/6809/M6809_EXT_BASIC_ROM.qip
Warning (125092): Tcl Script File ../ROMS/Z80/Z80_CPM_BASIC_ROM.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ../ROMS/Z80/Z80_CPM_BASIC_ROM.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Jun 15 16:24:56 2018
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name vduffd0 vduffd0
    Info (332105): create_clock -period 1.000 -name cpu09p:cpu1|ea[10] cpu09p:cpu1|ea[10]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: n_interface1CS~0  from: dataa  to: combout
    Info (332098): Cell: n_interface2CS~0  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.159
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.159    -17244.964 clk 
    Info (332119):    -6.464      -391.435 cpu09p:cpu1|ea[10] 
    Info (332119):    -4.124       -94.060 vduffd0 
Info (332146): Worst-case hold slack is -6.841
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.841      -256.208 vduffd0 
    Info (332119):    -4.672      -337.394 cpu09p:cpu1|ea[10] 
    Info (332119):     0.018         0.000 clk 
Info (332146): Worst-case recovery slack is -1.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.226       -56.334 clk 
    Info (332119):     3.593         0.000 cpu09p:cpu1|ea[10] 
    Info (332119):     5.904         0.000 vduffd0 
Info (332146): Worst-case removal slack is -5.542
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.542       -53.860 vduffd0 
    Info (332119):    -4.190       -63.914 cpu09p:cpu1|ea[10] 
    Info (332119):     1.181         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -3538.305 clk 
    Info (332119):    -1.469       -62.569 vduffd0 
    Info (332119):    -0.756      -161.088 cpu09p:cpu1|ea[10] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: n_interface1CS~0  from: dataa  to: combout
    Info (332098): Cell: n_interface2CS~0  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.818
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.818     -5771.254 clk 
    Info (332119):    -3.147      -135.572 cpu09p:cpu1|ea[10] 
    Info (332119):    -1.165       -16.715 vduffd0 
Info (332146): Worst-case hold slack is -3.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.534      -139.983 vduffd0 
    Info (332119):    -1.597       -87.722 cpu09p:cpu1|ea[10] 
    Info (332119):    -0.761        -7.836 clk 
Info (332146): Worst-case recovery slack is 0.004
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.004         0.000 clk 
    Info (332119):     1.655         0.000 cpu09p:cpu1|ea[10] 
    Info (332119):     3.651         0.000 vduffd0 
Info (332146): Worst-case removal slack is -2.878
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.878       -28.352 vduffd0 
    Info (332119):    -1.222       -18.370 cpu09p:cpu1|ea[10] 
    Info (332119):     0.585         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3023.732 clk 
    Info (332119):    -1.222       -51.222 vduffd0 
    Info (332119):    -0.550      -124.948 cpu09p:cpu1|ea[10] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 502 megabytes
    Info: Processing ended: Fri Jun 15 16:25:02 2018
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


