# 數位電路設計流程
盡可能的介紹與說明可以如何讓開發提供廣大社群參與。

一般來說完成一個數位積體電路晶片要經過以下流程：

```mermaid
graph TD

  subgraph "系統設計規格制定"
  1["「市場規格制定」(Marketing specification)"] --> 2[系統規格制定 System specification]
  2 --> 3["「功能規格制定」(Function specification)"]
  3 --> 4["「區塊規格制定」(Block specification)"]
  end

  subgraph "邏輯設計(前段設計)"
  4 --> 5["「RTL執行與開發」(Implement and Developmenl)"]
  5 --> 6["「RTL矽智財」(RTL Soft Intellectual Property)"]
  5 --> 7["「功能模擬」(Function Simulation)"]
  7 -- 錯誤 --> 5
  7 --> 8["「FPGA驗證」(FPGA Verification)"]
  8 -- 錯誤 --> 5
  8 --> 9["「邏輯合成」(Logic Synthesis)"]
  9 --> 10["「前功能模擬」(Pre-Function Simulation)"]
  9 --> 11["「前時脈分析」(Pre-timing Analytics)"]
  11 -- 錯誤 --> 5
  11 -- 錯誤 --> 9
  9 --> 12["Firm IP"]
  end

  subgraph "實體設計(後段設計)"
  13["「平面配置」(Floor planning)"]
  10 --> 13
  11 --> 13
  13 --> 14["APR佈局與繞線(Auto Place and Routing)"]
  14 --> 15["「後功能模擬」(Post-Function Simulation)"]
  14 --> 16["「後時脈分析」(Post-Timing Analytics)"]
  15 -- 錯誤 --> 9
  16 -- 錯誤 --> 5
  16 --> 17["DRC/LVS驗證(DRC/LVS Verification)"]
  17 -- 錯誤 --> 13
  end
```

在積體電路設計這類硬體設計中相對軟體開發相對容易受到資金與設備的限制，學習過程與所需知識與技術相當「哈扣」(Hardcore)，不像軟體可以透過努力與一台電腦就可以達成，在開發上也是需要搭配設備一起使用，造成容易被大型的積體電路設計科技公司掌握與主導，這也是為什麼中美貿易戰中美國可以直接透過制裁掐住中國半導體產業，中國從底層設備到開發所使用的軟體皆來自美國。
