module mux4by1(f,a,b,c,d,s1,s2);
    output f;
    input a;
    input b;
    input c;
    input d;
    input s1;
    input s2;
    mux2by1 m1(f1,a,b,s1);
	 mux2by1 m2(f2,c,d,s1);
	 mux2by1 m3(f,f1,f2,s2);
endmodule
