<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1755524747" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/spi_top.dcp">
  <File Type="PA-TCL" Name="TEST_PATTERN_TO_AXIS_wrapper.tcl"/>
  <File Type="REPORTS-TCL" Name="TEST_PATTERN_TO_AXIS_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="TEST_PATTERN_TO_AXIS_wrapper.vds"/>
  <File Type="RDS-PROPCONSTRS" Name="TEST_PATTERN_TO_AXIS_wrapper_drc_synth.rpt"/>
  <File Type="RDS-UTIL" Name="TEST_PATTERN_TO_AXIS_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="TEST_PATTERN_TO_AXIS_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="TEST_PATTERN_TO_AXIS_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="TEST_PATTERN_TO_AXIS_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="TEST_PATTERN_TO_AXIS_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/new/spi_master.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/spi_sm.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/spi_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/LED/LED.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/LED/hdl/LED_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/TEST_PATTERN_TO_AXIS/TEST_PATTERN_TO_AXIS.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/TEST_PATTERN_TO_AXIS/hdl/TEST_PATTERN_TO_AXIS_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/l_clock_in.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/l_clock_out.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/top.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/LVDS_to_AXIS/LVDS_to_AXIS.srcs/sources_1/imports/new/clock_out.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../LVDS_to_AXIS/LVDS_to_AXIS.srcs/sources_1/imports/new/clock_out.v"/>
        <Attr Name="ImportTime" Val="1750858537"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/LVDS_to_AXIS/LVDS_to_AXIS.srcs/sources_1/imports/new/clock_in.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../LVDS_to_AXIS/LVDS_to_AXIS.srcs/sources_1/imports/new/clock_in.v"/>
        <Attr Name="ImportTime" Val="1750260684"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/LVDS_to_AXIS/LVDS_to_AXIS.srcs/sources_1/new/states.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../LVDS_to_AXIS/LVDS_to_AXIS.srcs/sources_1/new/states.sv"/>
        <Attr Name="ImportTime" Val="1750876655"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="TEST_PATTERN_TO_AXIS_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/constraints.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/spi_top.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2024"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="LED_c_counter_binary_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="TEST_PATTERN_TO_AXIS_spi_top_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="TEST_PATTERN_TO_AXIS_LED_wrapper_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="TEST_PATTERN_TO_AXIS_ila_2_0"/>
  <BlockFileSet Type="BlockSrcs" Name="TEST_PATTERN_TO_AXIS_LED_wrapper_1_0"/>
  <BlockFileSet Type="BlockSrcs" Name="TEST_PATTERN_TO_AXIS_LED_wrapper_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="TEST_PATTERN_TO_AXIS_clk_wiz_0"/>
  <BlockFileSet Type="BlockSrcs" Name="TEST_PATTERN_TO_AXIS_clk_wiz_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="TEST_PATTERN_TO_AXIS_LVDS_to_AXIS_0_0"/>
</GenRun>
