<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="30">
  <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
    <File Path="$PSRCDIR/sim_1/imports/sim/wiredly.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../vivado/project_1/project_1.srcs/sources_1/ip/mig_7series_0/mig_7series_0/example_design/sim/wiredly.v"/>
        <Attr Name="ImportTime" Val="1386269638"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sim_1/imports/sim/ddr3_model_parameters.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../vivado/project_1/project_1.srcs/sources_1/ip/mig_7series_0/mig_7series_0/example_design/sim/ddr3_model_parameters.vh"/>
        <Attr Name="ImportTime" Val="1386269638"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sim_1/imports/sim/ddr3_model.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../vivado/project_1/project_1.srcs/sources_1/ip/mig_7series_0/mig_7series_0/example_design/sim/ddr3_model.v"/>
        <Attr Name="ImportTime" Val="1386269638"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sim_1/imports/sim/sim_tb_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../vivado/project_1/project_1.srcs/sources_1/ip/mig_7series_0/mig_7series_0/example_design/sim/sim_tb_top.v"/>
        <Attr Name="ImportTime" Val="1386269638"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="sim_tb_top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
      <Option Name="SrcSet" Val="sources_1"/>
    </Config>
  </FileSet>
</DARoots>
