static T_1 F_1 ( T_1 V_1 , T_1 V_2 , T_1 V_3 )\r\n{\r\nreturn ( V_1 & V_2 ) | ( ( ~ V_1 ) & V_3 ) ;\r\n}\r\nstatic T_1 F_2 ( T_1 V_1 , T_1 V_2 , T_1 V_3 )\r\n{\r\nreturn ( V_1 & V_2 ) | ( V_1 & V_3 ) | ( V_2 & V_3 ) ;\r\n}\r\nstatic T_1 F_3 ( T_1 V_1 , T_1 V_2 , T_1 V_3 )\r\n{\r\nreturn V_1 ^ V_2 ^ V_3 ;\r\n}\r\nstatic T_1 F_4 ( T_1 V_4 , int V_5 )\r\n{\r\nV_4 &= 0xFFFFFFFF ;\r\nreturn ( ( V_4 << V_5 ) & 0xFFFFFFFF ) | ( V_4 >> ( 32 - V_5 ) ) ;\r\n}\r\nstatic void F_5 ( T_1 * V_6 )\r\n{\r\nint V_7 ;\r\nT_1 V_8 , V_9 , V_10 , V_11 ;\r\nT_1 V_1 [ 16 ] ;\r\nfor ( V_7 = 0 ; V_7 < 16 ; V_7 ++ )\r\nV_1 [ V_7 ] = V_6 [ V_7 ] ;\r\nV_8 = V_12 ; V_9 = V_13 ; V_10 = V_14 ; V_11 = V_15 ;\r\nF_6 ( V_12 , V_13 , V_14 , V_15 , 0 , 3 ) ; F_6 ( V_15 , V_12 , V_13 , V_14 , 1 , 7 ) ;\r\nF_6 ( V_14 , V_15 , V_12 , V_13 , 2 , 11 ) ; F_6 ( V_13 , V_14 , V_15 , V_12 , 3 , 19 ) ;\r\nF_6 ( V_12 , V_13 , V_14 , V_15 , 4 , 3 ) ; F_6 ( V_15 , V_12 , V_13 , V_14 , 5 , 7 ) ;\r\nF_6 ( V_14 , V_15 , V_12 , V_13 , 6 , 11 ) ; F_6 ( V_13 , V_14 , V_15 , V_12 , 7 , 19 ) ;\r\nF_6 ( V_12 , V_13 , V_14 , V_15 , 8 , 3 ) ; F_6 ( V_15 , V_12 , V_13 , V_14 , 9 , 7 ) ;\r\nF_6 ( V_14 , V_15 , V_12 , V_13 , 10 , 11 ) ; F_6 ( V_13 , V_14 , V_15 , V_12 , 11 , 19 ) ;\r\nF_6 ( V_12 , V_13 , V_14 , V_15 , 12 , 3 ) ; F_6 ( V_15 , V_12 , V_13 , V_14 , 13 , 7 ) ;\r\nF_6 ( V_14 , V_15 , V_12 , V_13 , 14 , 11 ) ; F_6 ( V_13 , V_14 , V_15 , V_12 , 15 , 19 ) ;\r\nF_7 ( V_12 , V_13 , V_14 , V_15 , 0 , 3 ) ; F_7 ( V_15 , V_12 , V_13 , V_14 , 4 , 5 ) ;\r\nF_7 ( V_14 , V_15 , V_12 , V_13 , 8 , 9 ) ; F_7 ( V_13 , V_14 , V_15 , V_12 , 12 , 13 ) ;\r\nF_7 ( V_12 , V_13 , V_14 , V_15 , 1 , 3 ) ; F_7 ( V_15 , V_12 , V_13 , V_14 , 5 , 5 ) ;\r\nF_7 ( V_14 , V_15 , V_12 , V_13 , 9 , 9 ) ; F_7 ( V_13 , V_14 , V_15 , V_12 , 13 , 13 ) ;\r\nF_7 ( V_12 , V_13 , V_14 , V_15 , 2 , 3 ) ; F_7 ( V_15 , V_12 , V_13 , V_14 , 6 , 5 ) ;\r\nF_7 ( V_14 , V_15 , V_12 , V_13 , 10 , 9 ) ; F_7 ( V_13 , V_14 , V_15 , V_12 , 14 , 13 ) ;\r\nF_7 ( V_12 , V_13 , V_14 , V_15 , 3 , 3 ) ; F_7 ( V_15 , V_12 , V_13 , V_14 , 7 , 5 ) ;\r\nF_7 ( V_14 , V_15 , V_12 , V_13 , 11 , 9 ) ; F_7 ( V_13 , V_14 , V_15 , V_12 , 15 , 13 ) ;\r\nF_8 ( V_12 , V_13 , V_14 , V_15 , 0 , 3 ) ; F_8 ( V_15 , V_12 , V_13 , V_14 , 8 , 9 ) ;\r\nF_8 ( V_14 , V_15 , V_12 , V_13 , 4 , 11 ) ; F_8 ( V_13 , V_14 , V_15 , V_12 , 12 , 15 ) ;\r\nF_8 ( V_12 , V_13 , V_14 , V_15 , 2 , 3 ) ; F_8 ( V_15 , V_12 , V_13 , V_14 , 10 , 9 ) ;\r\nF_8 ( V_14 , V_15 , V_12 , V_13 , 6 , 11 ) ; F_8 ( V_13 , V_14 , V_15 , V_12 , 14 , 15 ) ;\r\nF_8 ( V_12 , V_13 , V_14 , V_15 , 1 , 3 ) ; F_8 ( V_15 , V_12 , V_13 , V_14 , 9 , 9 ) ;\r\nF_8 ( V_14 , V_15 , V_12 , V_13 , 5 , 11 ) ; F_8 ( V_13 , V_14 , V_15 , V_12 , 13 , 15 ) ;\r\nF_8 ( V_12 , V_13 , V_14 , V_15 , 3 , 3 ) ; F_8 ( V_15 , V_12 , V_13 , V_14 , 11 , 9 ) ;\r\nF_8 ( V_14 , V_15 , V_12 , V_13 , 7 , 11 ) ; F_8 ( V_13 , V_14 , V_15 , V_12 , 15 , 15 ) ;\r\nV_12 += V_8 ; V_13 += V_9 ; V_14 += V_10 ; V_15 += V_11 ;\r\nV_12 &= 0xFFFFFFFF ; V_13 &= 0xFFFFFFFF ;\r\nV_14 &= 0xFFFFFFFF ; V_15 &= 0xFFFFFFFF ;\r\nfor ( V_7 = 0 ; V_7 < 16 ; V_7 ++ )\r\nV_1 [ V_7 ] = 0 ;\r\n}\r\nstatic void F_9 ( T_1 * V_6 , const unsigned char * V_16 )\r\n{\r\nint V_17 ;\r\nfor ( V_17 = 0 ; V_17 < 16 ; V_17 ++ )\r\nV_6 [ V_17 ] = ( V_16 [ V_17 * 4 + 3 ] << 24 ) | ( V_16 [ V_17 * 4 + 2 ] << 16 ) |\r\n( V_16 [ V_17 * 4 + 1 ] << 8 ) | ( V_16 [ V_17 * 4 + 0 ] << 0 ) ;\r\n}\r\nstatic void F_10 ( unsigned char * V_18 , T_1 V_4 )\r\n{\r\nV_18 [ 0 ] = V_4 & 0xFF ;\r\nV_18 [ 1 ] = ( V_4 >> 8 ) & 0xFF ;\r\nV_18 [ 2 ] = ( V_4 >> 16 ) & 0xFF ;\r\nV_18 [ 3 ] = ( V_4 >> 24 ) & 0xFF ;\r\n}\r\nvoid F_11 ( unsigned char * V_18 , const unsigned char * V_16 , T_2 V_19 )\r\n{\r\nunsigned char V_20 [ 128 ] ;\r\nT_1 V_6 [ 16 ] ;\r\nT_1 V_21 = ( T_1 ) ( V_19 * 8 ) ;\r\nint V_17 ;\r\nV_12 = 0x67452301 ;\r\nV_13 = 0xefcdab89 ;\r\nV_14 = 0x98badcfe ;\r\nV_15 = 0x10325476 ;\r\nwhile ( V_19 > 64 ) {\r\nF_9 ( V_6 , V_16 ) ;\r\nF_5 ( V_6 ) ;\r\nV_16 += 64 ;\r\nV_19 -= 64 ;\r\n}\r\nfor ( V_17 = 0 ; V_17 < 128 ; V_17 ++ )\r\nV_20 [ V_17 ] = 0 ;\r\nmemcpy ( V_20 , V_16 , V_19 ) ;\r\nV_20 [ V_19 ] = 0x80 ;\r\nif ( V_19 <= 55 ) {\r\nF_10 ( V_20 + 56 , V_21 ) ;\r\nF_9 ( V_6 , V_20 ) ;\r\nF_5 ( V_6 ) ;\r\n} else {\r\nF_10 ( V_20 + 120 , V_21 ) ;\r\nF_9 ( V_6 , V_20 ) ;\r\nF_5 ( V_6 ) ;\r\nF_9 ( V_6 , V_20 + 64 ) ;\r\nF_5 ( V_6 ) ;\r\n}\r\nfor ( V_17 = 0 ; V_17 < 128 ; V_17 ++ )\r\nV_20 [ V_17 ] = 0 ;\r\nF_9 ( V_6 , V_20 ) ;\r\nF_10 ( V_18 , V_12 ) ;\r\nF_10 ( V_18 + 4 , V_13 ) ;\r\nF_10 ( V_18 + 8 , V_14 ) ;\r\nF_10 ( V_18 + 12 , V_15 ) ;\r\nV_12 = V_13 = V_14 = V_15 = 0 ;\r\n}
