具效能和功率考量之動態電壓規劃技術與 
自動化流程設計之實現  
Dynamic Voltage Assignment Technique for Cell Based  
Design Under Power and Performance Constraints 
 
蔡佑慈 林俊諴 鄭經華 
逢甲大學 電子工程學系 台灣 台中市  
Yu-Tzi Tsai， Jyun-Sian Lin， Ching-Hwa Cheng 
Department of Electrical Engineering, Feng-chia Unirersity, Taichung, Taiwan.R.O.C  
 
摘要 
    為了維持晶片在相同的效能下工作，又要節省
消耗功率，所以就使用多電壓源的設計作法。使用
多電壓源的晶片設計方法就是將在Critical Path上的
Cell 使用高電壓，而 Non-Critical Path 上的則使用低
電壓源。這樣子就可以在相同的效能之下，還可以
有效的節省電壓。我們的設計相對於效能的要求
上，如果我們要在相同的電路，可以讓使用者選用
不同的效能與功率消耗模式，我們採用雙電源的方
式設計晶片，對於雙電壓源上的 Cell 分佈，還有 Cell
如何給定不同的電壓，及低準位和高準位輸出之間
的轉換，這些都需要考量的範圍。所以如何實現出
這種可規劃電壓的電路設計方法，還有將這些 Cell
做 Group，並做適當的擺放來減少面積增加的問題，
與如何控制這些 Cell 的電壓，並將此雙電源設計在
MPEG VLD 的晶片，成功的實現依效能與功率消耗
區分為三段的調節模式：快速、正常與省電，晶片
成功實證此創新的方法除降低功率外，並可有效用
於功率管理，功率調節範圍可達 65%。 
關鍵字:低功率、多電源區域 
Abstract 
    Lowering DDV  on selected blocks helps to 
reduce power significantly. Unfortunately, lowering the 
voltage also increases the delay of the gates in the 
design. Multi-voltage which circuits are an effective 
way to reduce power consumption. High voltage is 
applied to the critical function or path, while low 
voltage is applied to non-critical paths. If the designer 
wants to choose different performance levels in the 
same design, he/she needs to know how to program the 
voltage of the cell. This method reduces power 
consumption and not only maintains the same circuit 
performance but also saves power. In the proposed 
methodology of this paper, supply voltage applied to 
logic gates is programmable, and logic gates can be 
specified to high or low voltage domains according to 
operating system requirements. In order not to violate 
the delay time, the logic gates on the critical path 
require higher voltage. Lower voltage on the logic 
gates can be assigned to partial non-critical paths 
simultaneously. In the proposed method, the power 
switches possess the feature of flexible programming. 
They can easily be controlled according to the user 
requirement after chip manufacture. The potential of 
this design is that voltage domain can be switched to 
either high or low based on different design constraints, 
e.g. voltage drop and temperature increase. The 
characteristic of this mechanism is programmable 
re-design of voltage domain after chip fabrication. The 
chip function proof this novel methodology is fully 
successful used in power-performance tradeoff 
application. 
Key words: low power, multi voltage domain 
一、 簡介 
    我們就應用 Multi-Voltage 的方法，一方面可以
節省功率，另一方面又可以符合效率的要求。因此
我們在設計上，採取 Multi-Voltage 設計的方法是在
重要的功能或路徑上使用高電壓源；而非重要的路
徑，則使用低電壓源，用這種觀念來達到節省功率
但不會造成電路降低效能的方法。 
在同樣效能的條件下，動態調整電源電壓電路
能節省較大的功率消耗，DVFS 調整電壓是從全域性
( Global )的方式來做調整，相對於本論文中，採用
依 logic Cell 特性的電壓方式調整較簡單合理。可規
劃電壓區域的 VDP的技術是用來改善傳統 DVFS面
積較大的問題，因為 DVFS 只能從外面的控制 VDD
電壓與 clock 頻率去調整功率消耗。 
    我們所提出創新的可程式規劃電壓技術達到效
能和功率的調節，電路設計技術與架構是先利用叢
集式電壓(CLUSTVAR)演算法來做出最佳的電路切
割技術，因為它的結果會影響到整個系統完成之後
的消耗功率和效能，所以我們必須了解到線路切割
完之後，評估是否得到我們想要的效果，我們可以
從模擬得到的結果，經由實驗數據分析，得到一個
較好的電路切割模式，以方便我們進行後續的電壓
規劃技術。 
二、電源區域重新調整(VDP)技術 
2.1 Multi vdd 的電路設計 
我們應用 Multi-Voltage 的架構，可以節省功率外，
另一方面又可以符合效能的要求進行功率的管理。
我們的經由 CLUSTVAR 的技術，將這些有多出餘裕
時間的路徑，降低其操作電壓源，只要保持著餘裕
時間不要小於零，如此就不會發生輸出邏輯運算錯
誤的問題，又能達到節省功率的目的。當某些 logic 
cell 由高電壓源置換成低電壓源時，所產生的時間延
遲增加，但是只要不要超過 Time Constraint，那電路
還是能夠保證正常工作，且能達到節省功率的目的。 
    本 論 文 將 使 用 Multi-Voltage(MV) 、 Power 
Gate(PG)與Voltage Domain programmable(VDP)等三
項技術設計video decoderr，我們使用這三個技術來
降低電路的動態功率、靜態功率消耗及進行功率管
理。包含路設計，CAD設計流程及晶片可實做驗證
三個要項。在此設計中每個電源區塊可調整使用
VddH或VddL，可分成四種狀態，(VddL、VddL) 、
(VddL、VddH)、(VddH、VddL)及 (VddH、VddH)。 
         
2.4Level Converter (LC)的設計架構 
針對電路依照所需效能切割後，會產生 Low 
Voltage 的 Cell 和 High Voltage 的 Cell，當低電壓準
位轉換至高電壓準位時，為了避免直流短路電流的
發生，所以需要在電壓準位轉換的介面，加入 LC 
Cell 。當考量到整體的面積和效能，需要高速且面
積小的 LC，以達到低電壓準位和高電壓準位之間的
電壓轉換的目標，同時具備有 Buffer 的功能。例如
當 Gate 和 Gate 之間不需要轉換電壓時，我們將 LC
轉變成具有 Buffer 功能。 
2.5 可規劃電壓之電源開關(PS)設計 
    可規劃電壓之電源開關，決定各個標號的電壓
規劃及整個電路設計的面積與 IR Drop 的影響。對於
PS 控制電路而言，如圖 2.3、2.4 所示 PS 左右各為
兩條 Rail，分別代表著不同電壓，經由四個 PMOS
來控制彼此間的相連，為了使 PS 正確控制，所以本
晶片會在 PS 中加入一個反相器(Inverter)，這個用意
是為了讓 PS 在切換電壓時，可以讓 Rail A 和 Rail B
之間不會產生短路，另一方面則是節省控制線，對
於 circuit routing，可節省不少的面積。 
PS 相關的控制方法：Rail A 在 Layout 之中的
圖層是代表 Metal 3，而 Rail B 在 Layout 之中的圖層
是代表 Metal 1；藉由控制信號 C1 來對左右兩邊的
Rail 做切換動作。如圖 2.3 所示，當 Rail 的右邊依照
原來 Rail 接到 Power Ring 上的電壓，所以 Rail A 和
Rail B 分別會接到 VDD 和 VDDL；當控制信號( C1 )
給予”1”時，就可以規劃 Right Rail A 為 VDDL，Right 
Rail B 為 VDD；反之，當控制信號( C1 )給予”0”時，
可以規劃 Right Rail A 為 VDD，Right Rail B 為
VDDL。Rail 左邊依照原來 Rail 接到 Power Ring 上
時，其作法也是相同，如圖 2.4 所示。利用簡單的
1bit 控制線路，來控制出可規劃的操作電源，對於線
路的複雜性是最少，在晶片實現上的繞線，會變的
簡單許多。在此，我們也將 PS 變成一標準元件庫，
以方便日後在晶片實作方便使用。 
 
 
 
 
圖 2.3 Power Switch 的右邊電壓規劃圖 
 
 
 
 
圖 2.4Power Switch 的左邊電壓規劃圖 
2.6 PS 控制信號之設定 
PS 控制信號的給法，除了可以確實的規劃出
Group 中的電壓，另一方面也要避免短路發生。假設
在同一條 Power Rail 上，會規劃出 2 種不同標號
Group，因此 PS 的使用數量至少要 3 個(PS1~PS3)，
然後在 PS1 的左側和 PS3 的右側，因為不進行電壓
的規劃，也就是說在這兩區中的 Cell，並不會隨著
模式的改變，而改變其操作電壓，所以我們註明這
些 Cell 的操作電壓是固定的。 
我們會先進行判斷每個 PS 左右兩邊的標號，
以 PS1 而言左邊為固定操作電壓，右邊為標號 3 的
Group，所以我們會依照表一給予 PS1 的控制信號，
在三種不同模式下分別給予 010 的控制信號，如圖
2.5 所示；同理 PS3 因為右邊為固定操作電壓，所以
我們給予 100 的控制信號；當 PS 左右兩邊都有需電
壓規劃的 Group 時，我們也可以利用 Exclusive or 的
運算式，來得到信號的控制，所以 PS2 就會得到 110
的控制信號。 
 
 
 
 
 
圖 2.5PS 信號控制意示圖 
利用上面的做法，可以很簡單的規劃出，所有
的 PS 的控制信號，而且可以用隨機的方式，來求得
每個 PS 的控制方法；這種做法，是為了避免掉兩種
不同操作電壓的短路，也就是不管同一條 Power Rail
上有幾個 PS，最終回到 Power Ring 或 Power Stripe
上時，電壓需回歸到正常的固定操作電壓。 
2.7 邏輯閘標號之處理 
我們所採用減少 PS 的數量，對於整體電路面積
的降低，我們使用 Divide and Conquer 和 Bin Packing
的演算法。前者是用來處理相同邏輯閘標號的集
中；而後者演算法是用來處理相同邏輯閘標號，使
SOC Encounter 之中的正確置放。 
2.8Group 重疊處理方法 
    邏輯閘標號之集中方法是將相同邏輯閘標號集
中，這是為了降低 PS 的數量，如果能有效的降低
PS 的數量，那意謂著晶片的面積將會隨之縮小，又
能達到電壓規劃的功能。這章節我們將會說明，如
何使用 Divide and Conquer 的方法來做相同邏輯閘
標號的集中。 
首先我們會預先做一個動作，就是利用高效率
的電路來做 Pre-Placement。根據高效率電路放置
Encounter 中，由 Encounter 來決定出依關鍵路徑得
到最佳化的預先擺放位置，也就是說如果依照這個
Placement 去做繞線，晶片完成的時後，所得到的效
能也是最好的。為了規劃元件的操作電壓，需要增
加 LC (Level Converter)、安插 PS 和控制 PS 的控制
線路，所以在做最佳化的擺放之前，須要先預估出
這些需增加的面積，一般我們以原先的面積在多預
設 20%左右。我們以 ISCAS’89 C432 (27-channel 
interrupt controller)為例子。 
C432 在 Encounter 中 Pre-placement 如圖 2.6 (a)
所示。依照表 1 的參照，忽略標號 1 和 8 後，給予
每個 Cell 一個標號，所以我們可以看出每除了標號
1 和 8 之外，每種標號的分佈圖(圖 2.6 (b))。為了節
省 PS 的數量，所以我們會針對標號的分佈圖，來進
行相同標號的集中，所以我們使用了 Divide and 
Conquer 的演算法來實行這個技術。 
 
 
 
 
 
 
 
 
圖 2.6、元件的標號 
經由以上 cell 標號與集中的演算法，然後透過
Encounter 重新 Placement 之後，我們可以得到如圖
2.7 所示。從 Floorplan View 中，在每個 Group 左右
邊緣都會插入 PS；依照所屬 Group 的標號，用來規
劃 Group 的操作電壓，如果相鄰的距離過近或是重
疊時，也會合併使用同一個 PS，這樣子就可以減少
晶片的面積。同時我們也設定相同標號的 Cell，可
以完全的集中至所屬的 Group 之中，所以可以看到
C1=0
VDD
VDDL
Right Rail A
=VDD
Right Rail B
=VDDLC1=1
VDD
VDDL
Right Rail A
=VDDL
Right Rail B
=VDD
(a) (b)
Power 
Ring
Power 
Ring
F la g  3P S
1
P S
2
F la g  5 P S
3
F ix F ix
F a s t m o d e
N o rm a l m o d e
L o w  P o w e r  
m o d e
F ix
F ix
F ix
F ix
F ix
F ix
C 1 = 0
C 1 = 1
C 1 = 0
C 1 = 1
C 1 = 0
C 1 = 0C 1 = 0
C 1 = 1
C 1 = 1
 1
 
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期： 99 年 7 月 5 日 
一、參加會議經過 
本次會議時間自99年6月21日至99年6月23日，地點是在中國的上海市，主辦機構名稱 IEEE Circuit 
Society，共約二百餘人與會(%60 來自日本以外國家)國內參加人員共約 30 位。 
二、與會心得 
此次承蒙國科會補助出席參加此會議，除對校方支持深表感激外，更要求自己應認真學習，希望
能有所收穫來回饋到教學與研究上。因這個會議是在 SoC 設計一個很重要的會議。會期中探討
Yield Analysis & Enhancement, Testing Technique & Error Recovery, Defect & Fault Tolerance, and 
Wafer Scare/Large Area System 方面最新的研究成果，參加此會議後有助於了解設計新一代
SoC/VLSI 系統設計時所面臨的困難與解決方法，與此研究領域的最新動向外，並藉與各專家學者
討論後，習得它國學術界研究現況與工業界的經驗作法，希望能有機會介紹協助本國廠商提高生
產技術。 
 
計畫編號 NSC98－2221－E－035－060－ 
計畫名稱 低功率可調性視訊編解碼晶片之設計暨系統平台整合驗證之實現(I) 
出國人員
姓名 鄭經華 
服務機構
及職稱 逢甲大學電子系副教授 
會議時間 
99 年 6 月 21 日
至 
99 年 6 月 23 日 
會議地點 中國上海 
會議名稱 
(中文) IEEE 國際綠色電路與系統會議 
(英文)IEEE International Green Circuit and System Conference 
發表論文
題目 
(中文)使用雙截止電壓與閘調整於電源壓降之分析與避免 
(英文)Efficient IR Drop Analysis and Alleviation Methodologies Using 
Dual Threshold Voltages with Gate Resizing Techniques 
附件四 
無研發成果推廣資料 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
創新方法 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
