aig 325 80 26 0 219 0 0 1
247 162
267 164
291 166
315 168
339 170
363 172
387 174
411 176
435 178
455 180
461 182
471 184
487 186
511 188
533 190
557 192
247 194
102
106
152
154
156
158
160
628
1
3
644
648
650
$"	CD51#!AB+-31F‚G!:-?0@CE1I^€_RE=H>[]/av~wj];`<su-yŽ|‚u9x:‹+‘¦z§š78£¥)©¾x¿²¥5¨6»½'ÁÖv×Ê½3À4ÓÕ%ÙîtïâÖ1çé#í
ñã‰—ýúõ†‚'
£	¡“­’!Œž±¥ž©¢£¢´¬+»º¿¸¿½ºÌÊ%Ó‘6˜˜±²š	š™çð/ââq¿|s²!²„„„„‚‚"š,œ4©°ÃÂ²	³±	³µ¸i0 convert.input63
i1 convert.input62
i2 convert.input61
i3 convert.input60
i4 convert.input59
i5 convert.input58
i6 convert.input57
i7 convert.input56
i8 convert.input55
i9 convert.input54
i10 convert.input53
i11 convert.input52
i12 convert.input51
i13 convert.input50
i14 convert.input49
i15 convert.input48
i16 convert.input47
i17 convert.input46
i18 convert.input45
i19 convert.input44
i20 convert.input13
i21 convert.input11
i22 convert.input9
i23 convert.input7
i24 convert.input5
i25 convert.input3
i26 convert.input2
i27 convert.input1
i28 convert.input12
i29 convert.input42
i30 convert.input10
i31 convert.input40
i32 convert.input0
i33 Verilog.UART_T.tx_data[0]
i34 Verilog.UART_T.tx_data[1]
i35 Verilog.UART_T.tx_data[2]
i36 Verilog.UART_T.tx_data[3]
i37 Verilog.UART_T.tx_data[4]
i38 Verilog.UART_T.tx_data[5]
i39 Verilog.UART_T.tx_data[6]
i40 Verilog.UART_T.tx_data[7]
i41 convert.input30
i42 convert.input6
i43 convert.input36
i44 convert.input20
i45 convert.input8
i46 convert.input38
i47 convert.input22
i48 Verilog.UART_T.clk
i49 convert.input24
i50 AIGER_NEXT_Verilog.UART_T.rst
i51 convert.input26
i52 AIGER_NEXT_Verilog.UART_T.tx_ena
i53 convert.input28
i54 convert.input4
i55 convert.input34
i56 convert.input14
i57 convert.input15
i58 convert.input16
i59 convert.input17
i60 convert.input18
i61 convert.input19
i62 convert.input21
i63 convert.input23
i64 convert.input25
i65 convert.input27
i66 convert.input29
i67 convert.input31
i68 convert.input32
i69 convert.input33
i70 convert.input35
i71 convert.input37
i72 convert.input39
i73 convert.input41
i74 convert.input43
i75 AIGER_NEXT_LTL_1_SPECF_7
i76 AIGER_NEXT_LTL_1_SPECF_5
i77 AIGER_NEXT_LTL_1_SPECF_3
i78 AIGER_NEXT_LTL_1_SPECF_1
i79 AIGER_NEXT_IGNORE_LTL_1
l0 Verilog.UART_T.tx_buffer[0]
l1 Verilog.UART_T.tx_buffer[1]
l2 Verilog.UART_T.tx_buffer[2]
l3 Verilog.UART_T.tx_buffer[3]
l4 Verilog.UART_T.tx_buffer[4]
l5 Verilog.UART_T.tx_buffer[5]
l6 Verilog.UART_T.tx_buffer[6]
l7 Verilog.UART_T.tx_buffer[7]
l8 Verilog.UART_T.tx_buffer[8]
l9 Verilog.UART_T.tx_buffer[9]
l10 Verilog.UART_T.tx_state
l11 Verilog.UART_T.tx_busy
l12 Verilog.UART_T.tx_cnt[0]
l13 Verilog.UART_T.tx_cnt[1]
l14 Verilog.UART_T.tx_cnt[2]
l15 Verilog.UART_T.tx_cnt[3]
l16 Verilog.UART_T.tx
l17 Verilog.UART_T.rst
l18 Verilog.UART_T.tx_ena
l19 LTL_1_SPECF_7
l20 LTL_1_SPECF_5
l21 LTL_1_SPECF_3
l22 LTL_1_SPECF_1
l23 IGNORE_LTL_1
l24 AIGER_VALID
l25 AIGER_INITIALIZED
j0 AIGER_JUST_0
c
smvtoaig
1.9
../../Tools/abc_mc/SMV/uart_transmit_3.smv
