
# VHDLCodes
Codes in VHDL for FPGA



<h1 align="center"> My first steps in VHDL </h1>



<p align="center">
<img src="http://img.shields.io/static/v1?label=STATUS&message=EM%20DESENVOLVIMENTO&color=GREEN&style=for-the-badge"/>
</p>

# Description

English

Project under development for the discipline of Digital Circuits and Techniques at the Federal University of Santa Catarina (UFSC).
It deals with concepts and applications of basic synthesis.
The codes are indicating the necessary changes to be used with FPGA. They are commented, just remove the comment to be used and comment the corresponding logical part.


In the "initial" folder, there are codes to help fix the use of codes in VHDL, then we have the projects for a half adder, a full adder and the use of a hierarchical project in VHDL.



Português-Br

Projeto em desenvolvimento para a disciplina de Circuitos e Técnicas Digitais da Universidade Federal de Santa Catarina (UFSC).
Trata-se de conceitos e aplicações de sinteses básicas.
Os códigos estão indicando as alterações necessárias para ser utilizado com FPGA. Os mesmos encontran-se comentados, bastantando retirar o comentário para ser utilizado e comentar a parte correspondente.


Na pasta initial são códigos para ajudar na fixação da utilização dos codigos em VHDL, Após temos os projetos de um meio somador, um somador completo e da utilização de projeto hierarquico em VHDL.




# Author

| [<img src="https://avatars.githubusercontent.com/u/79289647?v=4" width=115><br><sub>Carlos Hayden</sub>](https://github.com/JunhaumHayden) |
| :---: |
