import type { Block } from '../types'

export const body: Block[] = [
  { kind: 'p', text: '[proven] Merged PR #2081 in gHashTag/t27 corrected an FPGA CI invocation and rewrote the status boundary around it. The receipt is the merged pull request and commit, not a claim that a bitstream now runs on a board.' },
  { kind: 'h', text: 'What the receipt says' },
  { kind: 'table', head: ['Field', 'Value'], rows: [
    ['Repository', 'gHashTag/t27'],
    ['Pull request', '#2081 — merged'],
    ['Merge commit', 'd2a36bcd192a247db37fba8ed64dfdae94fa0bcb'],
    ['Historical fpga-build.yml runs', '881 total: 36 success, 842 failure, 3 cancelled'],
    ['Local smoke check', 'gen-verilog 5/5'],
    ['Board result', 'not established on ALINX AX7203']
  ] },
  { kind: 'p', text: '[proven] The two bootstrap Yosys writers now invoke read_verilog -sv -DSIMULATION. That matches the generated SystemVerilog, including static casts, instead of asking the Verilog-2005 reader to parse it.' },
  { kind: 'p', text: '[proven] The bitstream job now points at gatecat/nextpnr-xilinx rather than an upstream nextpnr build that has no Xilinx architecture. The same PR also removes unsupported gf16 DOI and frequency wording and corrects the XC7A100T LUT count from 126,800 to 63,400.' },
  { kind: 'quote', text: 'A red status is more useful than a green label whose input was never valid.' },
  { kind: 'h', text: 'The boundary is part of the result' },
  { kind: 'ul', items: [
    'The PR leaves a placeholder chipdb, so it does not establish an end-to-end bitstream job.',
    'The 5/5 gen-verilog smoke result is not synthesis, placement, routing, or a flashed design.',
    'The 881-run breakdown is a repository CI receipt, not a new board measurement, silicon result, speed result, energy result, or downstream-model result.',
    'No new measurement was made on the binary ALINX AX7203 (Xilinx Artix-7 XC7A200T).'
  ] },
  { kind: 'p', text: 'The practical change is modest but important: the repository now distinguishes a parser fix, a toolchain selection, historical CI accounting, and physical hardware evidence. Those are separate claims and need separate receipts.' }
]

export const ruBody: Block[] = [
  { kind: 'p', text: '[доказано] Смерженный PR #2081 в gHashTag/t27 исправил вызов FPGA CI и заново провёл границу статуса вокруг него. Квитанция — это смерженный PR и коммит, а не заявление о работе битстрима на плате.' },
  { kind: 'h', text: 'Что говорит квитанция' },
  { kind: 'table', head: ['Поле', 'Значение'], rows: [
    ['Репозиторий', 'gHashTag/t27'],
    ['Pull request', '#2081 — merged'],
    ['Merge-коммит', 'd2a36bcd192a247db37fba8ed64dfdae94fa0bcb'],
    ['Исторические запуски fpga-build.yml', '881 всего: 36 успехов, 842 ошибки, 3 отмены'],
    ['Локальная smoke-проверка', 'gen-verilog 5/5'],
    ['Результат на плате', 'не установлен на ALINX AX7203']
  ] },
  { kind: 'p', text: '[доказано] Два генератора Yosys в bootstrap теперь вызывают read_verilog -sv -DSIMULATION. Это соответствует сгенерированному SystemVerilog, включая static cast, вместо попытки разобрать его читателем Verilog-2005.' },
  { kind: 'p', text: '[доказано] Bitstream job теперь указывает на gatecat/nextpnr-xilinx, а не на upstream nextpnr без архитектуры Xilinx. Тот же PR убирает неподтверждённую формулировку о DOI и частоте gf16 и исправляет число LUT для XC7A100T с 126 800 на 63 400.' },
  { kind: 'quote', text: 'Красный статус полезнее зелёной метки, у которой никогда не было корректного входа.' },
  { kind: 'h', text: 'Граница — часть результата' },
  { kind: 'ul', items: [
    'В PR остаётся placeholder chipdb, поэтому он не устанавливает сквозной успешный bitstream job.',
    'Результат gen-verilog 5/5 — это не синтез, placement, routing и не прошитый дизайн.',
    'Разбивка 881 запуска — квитанция CI репозитория, а не новое измерение на плате, не результат на кремнии, не результат по скорости, энергии или downstream-модели.',
    'Новое измерение на бинарной ALINX AX7203 (Xilinx Artix-7 XC7A200T) не проводилось.'
  ] },
  { kind: 'p', text: 'Практическое изменение невелико, но важно: репозиторий теперь различает исправление парсера, выбор toolchain, исторический учёт CI и физическое доказательство на железе. Это разные утверждения, и каждому нужны свои квитанции.' }
]
