<!doctype html><html lang=en-us><head><meta charset=utf-8><meta http-equiv=X-UA-Compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1"><meta property="og:site_name" content="ICJJ Blog"><meta property="og:type" content="article"><meta property="og:image" content="img/site/小米汽车/原型车壁纸/2880x1280/2880x1280-01.png"><meta property="twitter:image" content="img/site/小米汽车/原型车壁纸/2880x1280/2880x1280-01.png"><meta name=title content="AMBA-AHB"><meta property="og:title" content="AMBA-AHB"><meta property="twitter:title" content="AMBA-AHB"><meta name=description content="AMBA AHB的详细介绍"><meta property="og:description" content="AMBA AHB的详细介绍"><meta property="twitter:description" content="AMBA AHB的详细介绍"><meta property="twitter:card" content="summary"><meta name=keyword content="程建军, chengjianjun, ChengJianjun, , 程建军的网络日志, 程建军的博客, ChengJianjun Blog, 博客, 个人网站, AMBA, FPGA, SPINALHDL, PCIE"><link rel="shortcut icon" href=/icer/img/site/favicon.ico><title>AMBA-AHB | 程建军的博客 | ChengJianjun Blog</title>
<link rel=canonical href=/icer/post/amba-ahb/><link rel=stylesheet href=/icer/css/bootstrap.min.css><link rel=stylesheet href=/icer/css/hugo-theme-cleanwhite.min.css><link rel=stylesheet href=/icer/css/zanshang.css><link rel=stylesheet href=/icer/css/font-awesome.all.min.css><script src=/icer/js/jquery.min.js></script><script src=/icer/js/bootstrap.min.js></script><script src=/icer/js/hux-blog.min.js></script><script src=/icer/js/lazysizes.min.js></script></head><script async src="https://www.googletagmanager.com/gtag/js?id=G-FWR2FVFK68"></script><script>var dnt,doNotTrack=!1;if(!1&&(dnt=navigator.doNotTrack||window.doNotTrack||navigator.msDoNotTrack,doNotTrack=dnt=="1"||dnt=="yes"),!doNotTrack){window.dataLayer=window.dataLayer||[];function gtag(){dataLayer.push(arguments)}gtag("js",new Date),gtag("config","G-FWR2FVFK68")}</script><nav class="navbar navbar-default navbar-custom navbar-fixed-top"><div class=container-fluid><div class="navbar-header page-scroll"><button type=button class=navbar-toggle>
<span class=sr-only>Toggle navigation</span>
<span class=icon-bar></span>
<span class=icon-bar></span>
<span class=icon-bar></span>
</button>
<a class=navbar-brand href=/icer>ICJJ Blog</a></div><div id=huxblog_navbar><div class=navbar-collapse><ul class="nav navbar-nav navbar-right"><li><a href=/icer>Posts</a></li><li><a href=/icer/categories/bus/>bus</a></li><li><a href=/icer/categories/tips/>tips</a></li><li><a href=/icer/archive/>ARCHIVE</a></li><li><a href=/icer/about/>ABOUT</a></li><li><a href=/icer/search><i class="fa fa-search"></i></a></li></ul></div></div></div></nav><script>var $body=document.body,$toggle=document.querySelector(".navbar-toggle"),$navbar=document.querySelector("#huxblog_navbar"),$collapse=document.querySelector(".navbar-collapse");$toggle.addEventListener("click",handleMagic);function handleMagic(){$navbar.className.indexOf("in")>0?($navbar.className=" ",setTimeout(function(){$navbar.className.indexOf("in")<0&&($collapse.style.height="0px")},400)):($collapse.style.height="auto",$navbar.className+=" in")}</script><style type=text/css>header.intro-header{background-image:url(/icer/img/site/%e5%b0%8f%e7%b1%b3%e6%b1%bd%e8%bd%a6/%e5%8e%9f%e5%9e%8b%e8%bd%a6%e5%a3%81%e7%ba%b8/2880x1280/2880x1280-01.png)}</style><header class=intro-header><div class=container><div class=row><div class="col-lg-8 col-lg-offset-2 col-md-10 col-md-offset-1"><div class=post-heading><div class=tags><a class=tag href=/tags/amba title=AMBA>AMBA
</a><a class=tag href=/tags/ahb title=AHB>AHB</a></div><h1>AMBA-AHB</h1><h2 class=subheading></h2><span class=meta>Posted by
程建军
on
Tuesday, April 23, 2024</span></div></div></div></div></header><article><div class=container><div class=row><div class="col-lg-8 col-lg-offset-2
col-md-10 col-md-offset-1
post-container"><h1 id=amba-ahb-协议规范>AMBA AHB 协议规范</h1><blockquote><p><a href=https://icjj.github.io/icer/document/IHI0033C_amba_ahb_protocol_spec.pdf>IHI0033C_amba_ahb_protocol_spec.pdf</a></p></blockquote><h1 id=前言>前言</h1><h2 id=关于本规范>关于本规范</h2><p>该规范描述了AMBA AHB协议。</p><h2 id=目标受众>目标受众</h2><p>该规范是为希望熟悉AMBA AHB协议并设计与AMBA AHB协议兼容的系统和模块的硬件和软件工程师编写的。</p><h2 id=如何使用本规范>如何使用本规范</h2><p>本规范编写了如下章节：</p><ul><li><a href="#第一章 介绍<">第一章 介绍</a>：阅读本章以了解AMBA AHB协议的概述。</li><li><a href="#第二章 信号描述">第二章 信号描述</a>：阅读这一章以获取信号的描述。</li><li><a href="#第三章 传输">第三章 传输</a>：阅读本章节以获取关于主机发起的不同传输类型的信息。</li><li><a href="#第四章 总线互联">第四章 总线互联</a>：阅读本章以获取有关AMBA AHB系统所需的互连逻辑的信息。</li><li><a href="#第五章 从机响应信号">第五章 从机响应信号</a>：阅读本章以获取有关从机响应信号的信息。</li><li><a href="#第六章 数据总线">第六章 数据总线</a>：阅读本章以获取有关读取和写入数据总线以及如何与不同数据总线宽度互连的信息。</li><li><a href="#第七章 时钟和复位">第七章 时钟和复位</a>：阅读本章节以获取有关时钟和复位信号的信息。</li><li><a href="#第八章 信号有效性">第八章 信号有效性</a>：阅读本章以获取关于信号必须有效时的规则信息。</li><li><a href="#第九章 原子属性">第九章 原子属性</a>：阅读这一章以获取本规范定义的原子属性信息.</li><li><a href="#第十章 独占传输">第十章 独占传输</a>：阅读这一章以获取关于独占(Exclusive)传输、独占访问监视器以及关于独占传输其他信号的信息。</li><li><a href="#第十一章 user信号">第十一章 user信号</a>：阅读这一章以获取关于user信号的信息。</li><li><a href="#第十二章 使用奇偶校验进行接口保护">第十二章 使用奇偶校验</a>：阅读本章以了解使用奇偶校验和在AMBA AHB中使用的奇偶校验信号的接口保护描述。</li><li><a href="#附录A 信号列表">附录A 信号列表</a>：本附录定义了 AMBA AHB 接口所需和可选的信号</li><li><a href="#附录B 版本：">附录B 版本：</a>阅读本附录以获取此规范已发布版本之间技术变更的描述</li><li><a href=#词汇表>词汇表</a>：阅读本规范中所用术语的词汇表以获取定义。</li></ul><h2 id=约定>约定</h2><h3 id=时序图约定>时序图约定</h3><p><img src=https://icjj.github.io/icer/img/post/ahb/%e6%97%b6%e5%ba%8f%e5%9b%be%e7%ba%a6%e5%ae%9a.jpg alt></p><blockquote><p>Note：时序图有时会同时将单比特信号显示为高电平和低电平，它们看起来与时序图约定中的总线变化相似。
如果时序图以这种方式显示单比特信号，则其值不会影响随附的描述。
Note：阴影总线和信号区域是未定义的，因此总线或信号可以在该时间内的阴影区域内假设任何值。实际电平并不重要，也不影响正常操作。</p></blockquote><h3 id=信号约定>信号约定</h3><ul><li>HIGH：表示高电平有效。</li><li>LOW：表示低电平有效。</li><li>小写n：出现在信号名的开始或结束都表示低电平有效。</li><li>前缀H：表示AHB信号。</li><li>前缀P：表示APB信号。</li></ul><h3 id=数字约定>数字约定</h3><p>数字通常用十进制表示。二进制数字前加0b，而十六进制数字前加0x。</p><h1 id=a-id第一章-介绍第一章-介绍a><a id="第一章 介绍<">第一章 介绍</a></h1><h2 id=a-id11-关于ahb协议11-关于ahb协议a><a id="1.1 关于ahb协议">1.1 关于ahb协议</a></h2><p>AHB是一种用于高性能可综合设计的总线接口协议。</p><p>AHB定义了组件之间的连接，例如：主机之间，主机从机之间互联，以及从机之间。
AMBA AHB 实现了高性能、高时钟频率系统所需的功能，包括：</p><ul><li>突发传输。</li><li>单时钟沿操作。</li><li>Non-tristate实现。</li><li>数据总线的位宽可配。</li><li>地址总线的位宽可配。</li></ul><p>最常见的AHB从属设备是内部存储器、外部存储接口和高带宽外设。
虽然低带宽外设可以作为AHB从机，但出于系统性能的考虑，它们通常位于AMBA高级外设总线（APB）上。
高性能AHB与APB之间的桥接是通过一种被称为APB桥的AHB从机完成的。</p><p><a href="#figure 1-1">Figure 1-1</a>
显示了一个单一的AHB系统设计，包括AHB主机和三个AHB从机。
总线互连逻辑由一个地址解码器和一个从机到主机的多路复用器组成。
解码器在地址阶段监控主机的地址，以便在传输的数据阶段选择适当的从机。
多路复用器将相应的从机输出数据路由回主机。</p><p>AHB还支持多主机设计，采用一个互连组件，该组件为不同的主机提供仲裁和路由信号，以便传送到适当的从机。
<a id="figure 1-1"><img src=https://icjj.github.io/icer/img/post/ahb/Figure_1-1_AHB_block_diagram.jpg alt></a></p><blockquote><p>Note：figure 1-1 展示了主要的地址总线和数据总线以及典型的数据路由，并不包含所有的信号。</p></blockquote><h2 id=a-id12-主机12-主机a><a id="1.2 主机">1.2 主机</a></h2><p>主机提供地址和控制信息以启动读写操作。
<a href="#figure 1-2">Figure 1-2</a>展示了一个典型的主机接口。</p><p><a id="figure 1-2"><img src=https://icjj.github.io/icer/img/post/ahb/Figure_1-2_%e4%b8%bb%e6%9c%ba_interface.jpg alt></a></p><blockquote><p>Note：Figure 1-2 不包含在ahb5版本附加的信号。</p></blockquote><h2 id=a-id13-从机13-从机a><a id="1.3 从机">1.3 从机</a></h2><p>从机在系统中响应由主机发起的传输。从机使用解码器中的HSELx选择信号来控制何时响应总线传输。
从机对主机做出的响应：</p><ul><li>总线传输的完成或者延迟。</li><li>总线传输的失败或者成功。</li></ul><p><a href="#figure 1-3">Figure 1-3</a>展示了一个典型的从机接口。</p><p><a id="figure 1-3"><img src=https://icjj.github.io/icer/img/post/ahb/Figure_1-3_%e4%bb%8e%e6%9c%ba_interface.jpg alt></a></p><blockquote><p>Note：Figure 1-3 不包含在ahb5版本附加的信号。</p></blockquote><h2 id=a-id14-互联14-互联a><a id="1.4 互联">1.4 互联</a></h2><p>互联组件提供了系统中主机和从机之间的连接。</p><p>单个主机系统只需要一个<a href="#1.4.1 译码器">译码器</a>和<a href="#1.4.2 多路复用器">多路复用器</a>。</p><p>多主机系统需要使用一种互连，它提供仲裁和将不同主机的信号路由到适当从机的功能。
此路由对于地址、控制和写入数据信号是必需的。
关于多主机系统中使用的不同方法的进一步细节，例如单层或多层互连，本规范中没有提供。
可以参考<a href=https://icjj.github.io/icer/document/AVI0015.pdf>Multi-layer AHB Technical Overview (ARM DVI 0045)</a></p><h3 id=141-译码器141-译码器a>&ldquo;1.4.1 译码器&rdquo;>1.4.1 译码器</a></h3><p>该组件解码每个传输的地址，并为参与传输的从机提供选择信号。它还为多路复用器提供控制信号。
在所有使用两个或更多从机的实现中，需要一个集中解码器。有关更多信息，请参见<a href="#4.2 地址解码">4.2 地址解码</a>。</p><h3 id=a-id142-多路复用器142-多路复用器a><a id="1.4.2 多路复用器">1.4.2 多路复用器</a></h3><p>一个从机到主机的多路复用器是必需的，以将从机的读取数据总线和响应信号多路复用到主机。解码器为多路复用器提供控制。
在所有两个或多个从机的实现中，都需要一个集中式多路复用器。有关更多信息，
请参见<a href="#4.3 读取数据和响应多路复用器">4.3 读取数据和响应多路复用器</a>。</p><h2 id=a-id15-版本15-版本a><a id="1.5 版本">1.5 版本</a></h2><p>本规范的A版描述了AHB-Lite接口 B版引入了基于AHB-Lite并具有一些附加功能的AHB5。</p><p>本文件的版本是C版，新增了以下主题：</p><ul><li>信号位宽属性；Signal width properties，详见<a href="#2.2 主机信号">2.2 主机信号</a></li><li>脉冲写信号；Write Strobes，详见<a href="#3.5 脉冲写">3.5 脉冲写</a></li><li>user信号更新；，详见<a href="#11.1 User信号描述">11.1 User信号描述</a></li><li>接口保护校验；Interface protection using parity，详见<a href="#12.1 奇偶校验在AMBA AHB中的使用">12.1 奇偶校验在AMBA AHB中的使用</a></li></ul><blockquote><p>Note：在本规范中，术语AHB用于指代AHB-Lite和AHB5。除非另有说明，否则信号对 AHB-Lite 和 AHB5 是通用的。</p></blockquote><h2 id=a-id16-操作16-操作a><a id="1.6 操作">1.6 操作</a></h2><p>主机通过驱动地址和控制信号来开始传输。这些信号提供有关地址、方向、传输宽度的信息，并指示传输是否为突发的一部分。
传输可以有以下几种形式：</p><ul><li>Single</li><li>地址边界不回环的增量突发传输；</li><li>在特定地址边界回环的回环突发传输。</li></ul><p>写数据总线将数据从主机搬运到从机。读数据总线将数据从从机搬运到主机。
每次传输都包含两个阶段：</p><ul><li>地址阶段：一个周期用于地址和控制。</li><li>数据阶段：一个或多个周期用于传输数据。</li></ul><p>从机不能请求延长地址阶段，因此所有从机必须能够在此期间进行地址取样。
然而，从机可以请求主机通过使用HREADY延长数据阶段。
当从机HREADY信号为低电平时，主机会在传输中插入等待状态，使从机有额外的时间来提供或取样数据。</p><p>从机使用HRESP表示传输的失败或者成功。</p><h1 id=a-id第二章-信号介绍第二章-信号介绍a><a id="第二章 信号介绍">第二章 信号介绍</a></h1><p>本章描述了协议信号。它包含以下部分：</p><ul><li><a href="#2.1 全局信号">2.1 全局信号</a></li><li><a href="#2.2 主机信号">2.2 主机信号</a></li><li><a href="#2.3 从机信号">2.3 从机信号</a></li><li><a href="#2.4 译码器信号">2.3 译码器信号</a></li><li><a href="#2.5 多路复用器信号">2.4 多路复用器信号</a></li></ul><p>所有AHB-Lite和AHB5信号前面都加上字母H，以将它们与系统设计中其他名称相似的信号区分开来。</p><p>一些信号可以具有不同的宽度，这由一个属性来描述。这些属性可以用来描述固定的配置或控制接口的配置，宽度为0的信号在接口上不存在。</p><h2 id=a-id21-全局信号21-全局信号a><a id="2.1 全局信号">2.1 全局信号</a></h2><table><thead><tr><th>信号</th><th>信号源</th><th>位宽</th><th>描述</th></tr></thead><tbody><tr><td>HCLK</td><td>时钟源</td><td>1</td><td>用于同步总线，并且同步沿应该是HCLK的上升沿，详见<a href="#7.1.1 时钟">7.1.1 时钟</a>。</td></tr><tr><td>HRESETn</td><td>复位源</td><td>1</td><td>总线复位信号为低电平有效，并重置系统和总线。这是唯一的低电平有效信号,详见<a href="#7.1.2 复位">7.1.1 时钟</a>。</td></tr></tbody></table><h2 id=a-id22-主机信号22-主机信号a><a id="2.2 主机信号">2.2 主机信号</a></h2><blockquote><p>Note：信号宽度属性定义了信号的宽度。例如，ADDR_WIDTH定义了HADDR的宽度。这些属性可以用来描述固定配置或控制接口的配置。</p></blockquote><table><thead><tr><th>信号</th><th>信号目标</th><th>位宽</th><th>描述</th></tr></thead><tbody><tr><td>HADDR</td><td>从机和译码器</td><td>ADDR_WIDTH</td><td>传输的字节地址。ADDR_WIDTH建议在10到64，在本规范的A和B版本中固定为32。</td></tr><tr><td>HBURST</td><td>从机</td><td>HBURST_WIDTH</td><td>表示在一次突发中包含几次传输以及地址是如何递增的。BURST_WIDTH必须是0或者3。详见<a href="#3.6 突发操作">3.6 突发操作</a>。</td></tr><tr><td>HMASTLOCK</td><td>从机</td><td>1</td><td>表示当前传输是锁定序列的一部分，并且与地址和控制信号具有相同的时序。详见<a href="#3.3 锁定传输">3.3 锁定传输</a>。</td></tr><tr><td>HPROT</td><td>从机</td><td>HPROT_WIDTH</td><td>保护控制信号，提供有关访问类型的信息 HPROT_WIDTH 必须为 0、4 或 7，具体取决于 Extended_Memory_Types 属性。详见<a href="#3.8 保护控制">3.8 保护控制</a>和<a href="#3.9 内存类型">3.9 内存类型</a>。</td></tr><tr><td>HSIZE</td><td>从机</td><td>3</td><td>表示传输的的大小。详见<a href="#3.4 传输大小">3.4 传输大小</a></td></tr><tr><td>HNONSEC</td><td>从机和译码器</td><td>1</td><td>指示传输是非安全还是安全 如果 AHB5 Secure_Transfers 属性为真则支持此信号。详见<a href=#安全传输>安全传输</a>。</td></tr><tr><td>HEXCL</td><td>Exclusive Access Monitor</td><td>1</td><td>指示该传输是否是独占访问序列的一部分 如果AHB5 Exclusive_Transfers 属性为真，则支持该信号。<a href="#10.3 独占访问信号">10.3 独占访问信号</a>。</td></tr><tr><td>HMASTER</td><td>Exclusive Access Monitor和从机</td><td>HMASTER_WIDTH</td><td>主机标识符。<br>如果主机有多个独占传输线程，则由主机生成。<br>由互连组件修改以确保每个主机被唯一标识。<br>如果AHB5独占传输属性为真，则支持此信号。建议HMASTER_WIDTH在0到8之间。<a href="#10.3 独占访问信号">10.3 独占访问信号</a>。</td></tr><tr><td>HTRANS</td><td>从机</td><td>2</td><td>表明传输的类型<br>IDLE<br>BUSY<br>NONSEQUENTIAL<br>SEQUENTIAL<br>详见<a href="#3.2 传输类型">3.2 传输类型</a>。</td></tr><tr><td>HWDATA</td><td>从机</td><td>DATA_WIDTH</td><td>在写操作期间，将数据从主机传输到从机。数据宽度可以是8、16、32、64、128、256、512或1024。然而，任何小于32或大于256的值都不推荐使用。详见<a href="#6.1 数据总线">6.1 数据总线</a>。</td></tr><tr><td>HWSTRB</td><td>从机</td><td>DATA_WIDTH/8</td><td>脉冲写信号。在不活动时表示写数据字节部分不包含有效数据。每8位HWDATA对应1位HWSTRB。HWSTRB[n]对应于HWDATA[(8n)+7:(8n)]。HWSTRB是一个数据阶段相关的信号，具有与HWDATA相同的有效性规则。详见<a href="#3.5 脉冲写">3.5 脉冲写</a>。</td></tr><tr><td>HWRITE</td><td>从机</td><td>1</td><td>指示传输方向。当为高电平时表示写入传输，当为低电平时表示读取传输。它与地址信号具有相同的时序，然而，在整个突发传输过程中，必须保持恒定。详见<a href="#3.1 基础传输">3.1 基础传输</a>。</td></tr></tbody></table><h2 id=a-id23-从机信号23-从机信号a><a id="2.3 从机信号">2.3 从机信号</a></h2><table><thead><tr><th>信号</th><th>信号目标</th><th>位宽</th><th>描述</th></tr></thead><tbody><tr><td>HRDATA</td><td>多路复用器</td><td>DATA_WIDTH</td><td>在读取操作中，读取数据总线将数据从选定的从机传输到多路复用器。多路复用器随后将数据传输给主机。数据宽度可以是8、16、32、64、128、256、512或1024。不过，不推荐使用小于32或大于256的值。详见<a href="#6.1 数据总线">6.1 数据总线</a>。</td></tr><tr><td>HREADYOUT</td><td>多路复用器</td><td>1</td><td>当高电平时 HREADYOUT信号表示总线上的传输已完成 此信号可以被拉低以延长传输。详见<a href="#4.3 多路选择器对读数据和响应的处理">4.3 多路选择器对读数据和响应的处理</a>。</td></tr><tr><td>HRESP</td><td>多路复用器</td><td>1</td><td>传输响应为主机提供了关于传输状态的额外信息。当信号为LOW时 HRESP 信号表示传输状态正常。当信号为HIGH时 HRESP 信号表示传输状态错误。详见<a href="#5.1 从机传输响应">5.1 从机传输响应</a>。</td></tr><tr><td>HEXOKAY</td><td>多路复用器</td><td>1</td><td>独占响应。这表示独占传输的成功或失败。<br>如果 AHB5 的 Exclusive_Transfers 属性为 True，则支持该信号。详见<a href="#10.3 独占访问信号">10.3 独占访问信号</a>。</td></tr></tbody></table><h2 id=a-id24-译码器信号24-译码器信号a><a id="2.4 译码器信号">2.4 译码器信号</a></h2><blockquote><p>Note：x表明对于每一个从机都应该有一个独一无二的标识符，例如HSEL_s1，HSEL_s2，HSEL_Memory。</p></blockquote><blockquote><p>Note：通常解码器还会向多路复用器提供HSELx信号，或从HSELx信号派生出信号或总线，以使多路复用器能够将所选从机的适当信号路由到主机。重要的是，这些额外的多路复用器控制信号应重新定时到数据阶段。</p></blockquote><table><thead><tr><th>信号</th><th>信号目标</th><th>位宽</th><th>描述</th></tr></thead><tbody><tr><td>HSELx</td><td>从机</td><td>1</td><td>每个从机都有自己的选择信号HSELx，该信号指示当前传输是针对所选从机的。当从机被初次选中时，它还必须监控HREADY的状态，以确保之前的总线传输已经完成，然后才对当前传输作出响应。当从机被选中进行非IDLE传输时，HSELx必须在地址和其他控制信号的同一周期内被拉高。HSELx可以在空闲传输期间被拉高或拉低。详见<a href="#4.2 地址解码">4.2 地址解码</a>。</td></tr></tbody></table><h2 id=a-id25-多路复用器信号25-多路复用器信号a><a id="2.5 多路复用器信号">2.5 多路复用器信号</a></h2><table><thead><tr><th>信号</th><th>信号目标</th><th>位宽</th><th>描述</th></tr></thead><tbody><tr><td>HRDATA</td><td>主机</td><td>DATA_WIDTH</td><td>读数据总线，解码器选择对应从机的HRDATA</td></tr><tr><td>HREADY</td><td>主机和从机</td><td>1</td><td>当HIGH时 HREADY信号向主机和所有从机指示 前一次传输已完成。详见<a href="#4.3 多路选择器对读数据和响应的处理">4.3 多路选择器对读数据和响应的处理</a>。</td></tr><tr><td>HRESP</td><td>主机</td><td>1</td><td>传输响应，解码器选择对应从机的HRESP。</td></tr><tr><td>HEXOKAY</td><td>主机</td><td>1</td><td>独占传输响应，解码器选择对应从机的HEXOKAY。</td></tr></tbody></table><blockquote><p>Note：因为HRDATA、HRESP和HEXOKAY信号通过多路复用器并保持相同的信号命名，这三个信号的完整信号描述见<a href="#2.3 从机信号">2.3 从机信号</a>。</p></blockquote><h1 id=a-id第三章-传输第三章-传输a><a id="第三章 传输">第三章 传输</a></h1><p>本章主要描述读写传输，包含以下章节：</p><ul><li><a href="#3.1 基础传输">3.1 基础传输</a></li><li><a href="#3.2 传输类型">3.2 传输类型</a></li><li><a href="#3.3 锁定传输">3.3 锁定传输</a></li><li><a href="#3.4 传输大小">3.4 传输大小</a></li><li><a href="#3.5 脉冲写">3.5 脉冲写</a></li><li><a href="#3.6 突发传输">3.6 突发传输</a></li><li><a href="#3.7 等待传输">3.7 等待传输</a></li><li><a href="#3.8 保护控制">3.8 保护控制</a></li><li><a href="#3.9 内存类型">3.9 内存类型</a></li><li><a href="#3.10 保护传输">3.10 保护传输</a></li></ul><h2 id=a-id31-基础传输31-基础传输a><a id="3.1 基础传输">3.1 基础传输</a></h2><p>一次传输包含两个阶段</p><ul><li>地址阶段：持续一个HCLK周期，除非通过先前的总线传输进行扩展。</li><li>数据阶段：可能需要几个HCLK周期。使用HREADY信号来控制完成传输所需的时钟周期数。</li></ul><p>HWRITE 控制传输的方向：</p><ul><li>HIGH：表示这是一次写传输，主机广播数据到HWDATA写数据总线上。</li><li>LOW：表示这是一次读传输，从机必须产生数据到HRDATA读数据总线上。</li></ul><p>最简单的传输是不带等待周期的，只包含一个周期的地址阶段和一个周期的数据阶段。
图3.1展示了没有等待周期的读传输。
<img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-1_Read_transfer.png alt>
图3.2展示了没有等待周期的写传输
<img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-2_Write_transfer.png alt></p><p>在这两个简单的传输例子中：</p><ol><li>主机在HCLK的上升沿将地址和控制信号发送到总线上；</li><li>从机然后在HCLK的下一个上升沿取样地址和控制信息；</li><li>在从机采样地址和控制后，它可以开始驱动适当的HREADYOUT响应。该响应由主机在HCL的第三个上升沿采样。</li></ol><p>这个简单的例子演示了在不同时钟周期内传输的地址阶段和数据阶段是如何发生的。
任何传输的地址阶段发生在前一个传输的数据阶段。
这种地址和数据的重叠是总线流水线特性的基础，使得在提供足够的时间让从机对此次传输做出响应的同时，实现高性能操作。</p><p>从机可以在任何传输中请求主机插入等待状态，以便为完成提供额外时间。
每个从机都在传输的数据阶段驱动HREADYOUT信号。
互连负责合并所有从属设备的HREADYOUT信号，以生成一个单一的HREADY信号，用于控制整体进度。</p><p>图3.3展示了具有两个等待周期的读传输
<img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-3_Read_transfer_with_two_wait_states.png alt>
图3.4展示了具有一个等待周期的写传输
<img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-4_Write_transfer_with_one_wait_state.png alt></p><blockquote><p>Note：对于写传输，主机在等待周期内保持数据稳定。
对于读传输，从属设备在传输即将完成之前不必提供有效数据。
有关使用稳定数据的进一步信息，请参见<a href="#7.1.1 时钟">7.1.1 时钟</a>。</p></blockquote><p>当传输以这种方式延长时，它会产生一个副作用，使下一个传输的地址阶段也延长。
图3-5显示了三个无关地址A B和C的传输，其中地址C的地址阶段被延长。
<img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-5_Multiple_transfers.png alt></p><p>在图3.5中：</p><ul><li>地址A和C的传输没有等待周期；</li><li>地址B的传输有一个等待周期；</li><li>地址B数据阶段的延展同样延展了地址C的地址阶段。</li></ul><h2 id=a-id32-传输类型32-传输类型a><a id="3.2 传输类型">3.2 传输类型</a></h2><p>下表列出了由HTRANS表示的四种传输类型。</p><table><thead><tr><th>HTRANS[1:0]</th><th>Type</th><th>描述</th></tr></thead><tbody><tr><td>0b00</td><td>IDLE</td><td>指示不需要数据传输。<br>当主机不想执行数据传输时，会使用IDLE传输。建议主机用IDLE传输终止锁定的传输。从机必须始终对IDLE传输提供零等待状态的确认响应，并且从机必须忽略该传输。</td></tr><tr><td>0b01</td><td>BUSY</td><td>BUSY传输类型使得主机可以在突发传输中插入BUSY周期。<br>该传输类型表明主机正在继续进行突发传输，但下一个传输不能立即进行。<br>当主机使用BUSY传输类型时，地址和控制信号必须反映突发传输中的下一个传输。<br>只有未定义长度的突发传输可以将BUSY传输作为突发传输的最后一个周期。有关BUSY传输后的突发终止，请参阅<a href="#3.6.1 BUSY传输之后的突发终止">3.6.1 BUSY传输之后的突发终止</a>。从机必须始终对BUSY传输提供零等待状态的OKAY响应，而传输必须被从机忽略。</td></tr><tr><td>0b10</td><td>NONSEQ</td><td>指示单次传输或突发的第一次传输。<br>地址和控制信号与之前的传输无关。<br>总线上的单次传输被视为长度为一的突发，<br>因此传输类型为NONSEQUENTIAL。</td></tr><tr><td>0b11</td><td>SEQ</td><td>突发传输剩余的部分是顺序的，并且地址与之前的传输相关联，控制信息与之前的传输是相同的。<br>地址等于之前传输的地址加上传输大小（以字节为单位），传输大小由HSIZE[2:0]信号指示。<br>在回环突发的情况下，传输的地址在地址边界处回环。</td></tr></tbody></table><p>图3-6显示了NONSEQ、BUSY、SEQ传输类型。
<img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-6_Transfer_type_examples.jpg alt></p><ul><li>T0-T1：</br>主机以地址0x20，传输类型NONSEQ开始了第1拍传输；</li><li>T1-T2：</br>主机无法执行第2拍，并插入一个传输类型为BUSY的周期以延迟第2拍的传输；</br>从机提供了第1拍的读数据到HRDATA上；；</li><li>T2-T3：</br>主机现在准备开始第2拍传输，因此发出了SEQ传输信号。由于前次传输被传输类型BUSY扩展，因此主机忽略了从机在读取数据总线上提供的任何数据</li><li>T3-T4：</br>主机执行了第3拍的传输；</br>从机提供了第2拍的读数据到HRDATA上；</li><li>T4-T5：</br>主机保持了第4拍的传输，传输类型不变；</br>从机由于无法完成当前传输，拉低HREADY请求主机向传输过程插入了一个周期的等待；</li><li>T5-T6：</br>主机完成了第4拍的传输；</br>从机提供了第3拍的读数据到HRDATA上；</li><li>T6-T7：</br>主机不再发起传输；</br>从机提供了第4拍的读数据到HRDATA上；</li></ul><h2 id=a-id33-锁定传输33-锁定传输a><a id="3.3 锁定传输">3.3 锁定传输</a></h2><p>如果主机要求锁定访问，则它必须拉高HMASTLOCK信号。
该信号指示任何从机当前的传输序列是不可分割的，因此必须在处理其他任何传输之前先处理此序列。</p><p>通常锁定传输用于维护数据信息的完整性，确保从机在微处理器SWP指令的读写阶段之间不执行其他操作。</p><p>在一个锁定序列中：</p><ul><li>总线在HMASTLOCK被拉高后锁定，如果存在则HSEL也被激活，且HREADY为高电平；</li><li>在HMASTLOCK拉低且HREADY为高电平后，总线被解锁。</li></ul><p>图3-7显示了带有微处理器SWP指令的HMASTLOCK信号。
<img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-7_Locked_transfer.jpg alt></p><blockquote><p>Note：在锁定传输完成后后，建议主机插入一个IDLE传输。</p></blockquote><p>大多数从机不需要实现HMASTLOCK，因为它们只能按照接收顺序进行传输。
可以被多个主机访问的从机设备，例如多端口内存控制器（MPMC），必须实现HMASTLOCK信号。</p><p>允许主机在序列开始、中间或结束时锁定序列，HMASTLOCK可以进行空闲传输。
虽然在锁定传输序列的开始或结束使用锁定的空闲传输是允许的，但不建议这样做，因为这种行为可能会对系统的仲裁产生不利影响。</p><p>也允许主机在进行多次空闲传输时声称HMASTLOCK，然后在没有执行非空闲传输的情况下取消HMASTLOCK，但不推荐这样做。这种行为可能会对系统的仲裁产生不利影响。
可能的影响如下：</p><ol><li>仲裁延迟：使用空闲传输锁定总线，可能会增加其他传输不必要的延迟；</li><li>带宽资源浪费：空闲传输本质上不涉及数据的传输，保持锁定意味着传输过程中没有数据进行读写，会造成带宽的浪费；</li><li>优先级倒置：低优先级的设备锁定总线，导致高优先级的设备迟迟获取不到总线的使用权，造成优先级倒置的现象，影响系统设备优先级的合理性；</li><li>状态管理混淆：锁定传输属于一种主动行为，会对系统的状态管理造成一定地混淆，从而妨碍系统的稳定性、可靠性以及增加工程师调试的复杂度。</li></ol><p>所有的锁定传输必须在一个锁定的序列中以及同一片从机地址区域。</p><blockquote><p>Note：确保在已锁定序列中的所有传输都发送到同一从机地址区域，这一要求在本规范的A版中并不存在。必须对遗留组件进行验证，以确保它不表现出这种行为。</p></blockquote><h2 id=a-href34-传输大小34-传输大小a><a href="#3.4 传输大小">3.4 传输大小</a></h2><table><thead><tr><th>HSIZE[2:0]</th><th>大小(bits)</th><th>描述</th></tr></thead><tbody><tr><td>0b000</td><td>8</td><td>Byte</td></tr><tr><td>0b001</td><td>16</td><td>HalfByte</td></tr><tr><td>0b010</td><td>32</td><td>Word</td></tr><tr><td>0b011</td><td>64</td><td>DoubleWord</td></tr><tr><td>0b100</td><td>128</td><td>4-word line</td></tr><tr><td>0b101</td><td>256</td><td>8-word line</td></tr><tr><td>0b111</td><td>512</td><td>-</td></tr><tr><td>0b111</td><td>1024</td><td>-</td></tr></tbody></table><blockquote><p>Note：由HSIZE设置的传输尺寸必须小于或等于数据总线的宽度。例如，对于32位数据总线，HSIZE只能使用值0b000、0b001或0b010</p></blockquote><p>HSIZE信号与地址总线具有相同的时序，它们必须在突发传输期间保持不变；</p><p>HSIZE与HBURST一起决定了回环突发的地址边界；</p><h2 id=a-id35-脉冲写35-脉冲写a><a id="3.5 脉冲写">3.5 脉冲写</a></h2><p>写操作脉冲是一个可选功能，它使得主机可以发出一个仅更新写入数据活动字节的写入操作。Write_Strobes 属性指示接口是否支持写操作脉冲。</p><ul><li>True：支持脉冲写，且HWSTRB出现在接口上；</li><li>False：不支持脉冲写，且HWSTRB不出现在接口上；</li></ul><h3 id=a-id351-脉冲写信号351-脉冲写信号a><a id="3.5.1 脉冲写信号">3.5.1 脉冲写信号</a></h3><p>关于脉冲写的HWSTRB信号信息可以查阅 <a href="#2.2 主机信号">2.2 主机信号</a></p><h3 id=a-id352-脉冲写信号的规则352-脉冲写信号的规则a><a id="3.5.2 脉冲写信号的规则">3.5.2 脉冲写信号的规则</a></h3><p>以下规则适用于在AHB中编写脉冲写：</p><ul><li>脉冲写传输比数据总线更窄，HSIZE 和 HADDR 决定哪些字节通道是活动的<ul><li>对应于有效字节通道的写入选通信号可以是高电平或低电平。对有效字节通道拉低HWSTRB的传输被称为稀疏写入。</li><li>对应于非活动字节通道的写选通信号可以为高电平或低电平。接口必须使用HSIZE和HADDR来确定哪些字节通道处于非活动状态</li></ul></li><li>在所有写脉冲拉低的情况下，允许进行传输，该传输中不写入任何字节。</li><li>写脉冲与写数据通道的映射不依赖于字节序；</li><li>对于读取传输，建议HWSTRB信号拉低；</li><li>脉冲写信号可以在突发传输的拍之间变化；</li></ul><h3 id=a-id脉冲写功能在主机和从机之间的兼容性脉冲写功能在主机和从机之间的兼容性a><a id=脉冲写功能在主机和从机之间的兼容性>脉冲写功能在主机和从机之间的兼容性</a></h3><table><thead><tr><th>Write_Strobes</th><th>从机：False</th><th>从机：True</th></tr></thead><tbody><tr><td>主机：False</td><td>兼容</td><td>兼容，从机接口上的HWSTRB常接为HIGH</td></tr><tr><td>主机：True</td><td>如果主机不产生稀疏传输的话是兼容的</td><td>兼容</td></tr></tbody></table><h2 id=a-id36-突发传输36-突发传输a><a id="3.6 突发传输">3.6 突发传输</a></h2><p>在此协议中定义了4、8和16拍的突发、未定义长度的突发和单次传输。它支持增量和回环突发。</p><ul><li>增量突发访问顺序位置，突发中的每次传输的地址是上一个地址的递增；</li><li>当回环突发跨越地址边界时，会回到回环的初始地址继续进行突发传输。地址边界的计算方式是突发中节拍数量与传输大小的乘积。节拍数量由HBURST控制，传输大小由HSIZE控制。</li></ul><table><thead><tr><th>HBURST[2:0]</th><th>Type</th><th>描述</th></tr></thead><tbody><tr><td>0b000</td><td>SINGLE</td><td>单次突发传输</td></tr><tr><td>0b001</td><td>INCR</td><td>未定义长度的增量突发</td></tr><tr><td>0b010</td><td>WRAP4</td><td>4拍的回环突发</td></tr><tr><td>0b011</td><td>INCR4</td><td>4拍的增量突发</td></tr><tr><td>0b100</td><td>WRAP8</td><td>8拍的回环突发</td></tr><tr><td>0b101</td><td>INCR8</td><td>8拍的增量突发</td></tr><tr><td>0b110</td><td>WRAP16</td><td>16拍的回环突发</td></tr><tr><td>0b111</td><td>INCR16</td><td>16拍的增量突发</td></tr></tbody></table><p>主机必须避免尝试启动跨越1KB地址边界的增量突发。
主机可以使用下面两种方式进行单次传输：</p><ul><li>SINGLE突发传输；</li><li>未定义长度的INCR突发传输，长度为1。</li></ul><blockquote><p>Note：突发大小表示突发中的时钟周期数量，而不是传输的字节数。
通过将时钟周期的数量乘以每个时钟周期中的数据量来计算突发中传输的总数据量，如HSIZE[2:0]所示。</p></blockquote><p>所有突发传输必须与地址边界对齐，该边界等于传输的大小。
例如，字传输必须对齐到字地址边界（HADDR[1:0] = 0b00）即地址按4个字节的增量进行递增，
而半字传输则必须对齐到半字地址边界（HADDR[0] = 0）即地址按2个字节的增量进行递增。
建议IDLE传输的地址也要对齐，以避免在仿真中出现虚假警告。
在本规范的A和B版本中，这是一项规则，而非建议。</p><h3 id=a-id361-busy传输之后的突发终止361-busy传输之后的突发终止a><a id="3.6.1 BUSY传输之后的突发终止">3.6.1 BUSY传输之后的突发终止</a></h3><p>在一次突发开始后，如果在继续下一次突发的传输之前需要更多时间，主机会使用BUSY传输。</p><p>主机在INCR突发期间，允许插入BUSY传输，然后决定不再需要数据传输。
在这种情况下，主机可以执行一个NONSEQ或IDLE传输，从而有效地终止未定义长度的突发。</p><p>主机不允许在SINGLE突发后立即执行BUSY传输 SINGLE突发后必须跟随IDLE或NONSEQ传输。</p><p>该协议不允许主机以BUSY传输结束固定长度类型的突发：</p><ul><li>增量类型的突发传输：INCR4、INCR8、INCR16；</li><li>回环类型的突发传输：WRAP4、WRAP8、WRAP16；</li></ul><p>这些固定长度的突发类型必须以SEQ传输结束。</p><h3 id=a-id362-提前终止突发传输362-提前终止突发传输a><a id="3.6.2 提前终止突发传输">3.6.2 提前终止突发传输</a></h3><p>突发传输可以被下面两种方式提前终止：</p><ul><li><a id="3.6.2.1 从机发出错误响应">3.6.2.1 从机发出错误响应</a>；</li><li><a id="3.6.2.2 多层互联终止">3.6.2.2 多层互联终止</a>；</li></ul><h4 id=a-id3621-从机发出错误响应3621-从机发出错误响应a><a id="3.6.2.1 从机发出错误响应">3.6.2.1 从机发出错误响应</a></h4><p>如果从机提供了错误响应，则主机可以取消此次传输中的剩余传输。
然而，这并不是一个严格的要求，主机也可以选择继续进行此次传输中的剩余传输。</p><p>如果主机取消了突发中的剩余传输，则必须在两个周期的错误响应期间将HTRANS类型更改为IDLE。
<span style=background-color:#ff0><font color=#ff0000>固定长度突发的结束规定和这个冲突</font></span></p><p>如果主机没有完成该突发传输，那么在下次访问该从机时不需要重新构建该突发。
例如，如果一个主机只完成了八拍突发中的三拍，那么在下次访问该主机时，它不必完成剩下的五拍传输。</p><h4 id=a-id3622-多层互联终止3622-多层互联终止a><a id="3.6.2.2 多层互联终止">3.6.2.2 多层互联终止</a></h4><p>即使主机不允许提前终止突发请求，但从机必须被设计为在突发未完成的情况下正常工作。
<span style=background-color:#ff0><font color=#ff0000>Although Managers are not permitted to terminate a burst request early,
Subordinates must be designed to work correctly if the burst is not completed</font></span></p><p>当在多主机系统中使用多层互连组件时，它可以终止一个突发以便另一个主机可以访问从机。
如果发生这种情况，从机必须终止来自原主机的突发，然后适当地响应新的主机。</p><h3 id=a-id363-突发传输示例363-突发传输示例a><a id="3.6.3 突发传输示例">3.6.3 突发传输示例</a></h3><ul><li><a href=#4拍的回环突发传输，WRAP4>4拍的回环突发传输，WRAP4</a></li><li><a href=#4拍的增量突发传输，INCR4>4拍的增量突发传输，INCR4</a></li><li><a href=#8拍的回环突发传输，WRAP16>8拍的回环突发传输，WRAP16</a></li><li><a href=#8拍的增量突发传输，WRAP4>8拍的增量突发传输，WRAP4</a></li><li><a href=#未定义长度的传输，INCR>未定义长度的传输，INCR</a></li></ul><p><a id=4拍的回环突发传输，WRAP4>4拍的回环突发传输，WRAP4</a></p><p>图3-8展示了4拍的回环突发字写传输，在第1拍传输中包含一个等待周期。</p><p><img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-8_Four-beat_wrapping_burst.jpg alt></p><p>因为突发是一个4拍的字传输，地址在16字节边界处进行回环，转移到地址0x3C后紧接着转移到地址0x30。</p><p>回环地址的计算方式：</p><p>对于HBURST为WRAP4，HSIZE为4bytes的回环突发传输。
每四个字即0x10为一个回环边界，地址到达回环边界时，立刻回到回环传输的初始地址。
由于图3-8的例子中当地址到达回环边界0x40时，立刻回到回环传输的初始地址0x30。</p><blockquote><p>Note：初始地址为回环边界不需要回环。</p></blockquote><table><thead><tr><th>第一拍</th><th>第二拍</th><th>第三拍</th><th>第四拍</th></tr></thead><tbody><tr><td>0x00</td><td>0x04</td><td>0x08</td><td>0x0c</td></tr><tr><td>0x10</td><td>0x14</td><td>0x18</td><td>0x1c</td></tr><tr><td>0x20</td><td>0x24</td><td>0x28</td><td>0x2c</td></tr><tr><td>0x30</td><td>0x34</td><td>0x38</td><td>0x3c</td></tr></tbody></table><p><a id=4拍的增量突发传输，INCR4>4拍的增量突发传输，INCR4</a></p><p>图3-9展示了使用4拍增量突发的字读传输，并为第4拍传输添加了一个等待状态。
在这种情况下，地址不会在16字节边界处回环，地址0x3C后面跟着一个传输到地址0x40。</p><p><img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-9_Four-beat_incrementing_burst.jpg alt></p><p><a id=8拍的回环突发传输，WRAP4>8拍的回环突发传输，WRAP4</a></p><p>图3-10展示了一个8拍回环突发传输的字读传输。</p><p><img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-10_Eight-beat_wrapping_burst.jpg alt></p><p>因为突发是一个8拍的字传输，地址在32字节边界处进行回环，传输到地址0x3C之后紧接着传输地址0x20。</p><table><thead><tr><th>第一拍</th><th>第二拍</th><th>第三拍</th><th>第四拍</th><th>第五排</th><th>第六拍</th><th>第七拍</th><th>第八拍</th></tr></thead><tbody><tr><td>0x00</td><td>0x04</td><td>0x08</td><td>0x0c</td><td>0x10</td><td>0x14</td><td>0x18</td><td>0x1c</td></tr><tr><td>0x20</td><td>0x24</td><td>0x28</td><td>0x2c</td><td>0x30</td><td>0x34</td><td>0x38</td><td>0x3c</td></tr><tr><td>0x40</td><td>0x44</td><td>0x48</td><td>0x4c</td><td>0x50</td><td>0x54</td><td>0x58</td><td>0x5c</td></tr><tr><td>0x60</td><td>0x64</td><td>0x68</td><td>0x6c</td><td>0x70</td><td>0x74</td><td>0x78</td><td>0x7c</td></tr></tbody></table><p><a id=8拍的增量突发传输，INCR4>8拍的增量突发传输，INCR4</a></p><p>图3-11展示了使用8拍增量突发的半字写传输。</p><p><img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-11_Four-beat_incrementing_burst.jpg alt></p><p>在这种情况下，地址不会在16字节边界处回环，地址0x3C后面跟着一个传输到地址0x3E。</p><p><a id=未定义长度的增量传输，INCR>未定义长度的增量传输，INCR</a></p><p>图3-12展示了未定义长度的突发传输。</p><p><img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-12_Undefined_length_bursts.jpg alt></p><p>包含两种突发：</p><ul><li>第一次突发是一个写操作，由两个半字传输组成，从地址0x20开始。这些传输地址每次增加两个。</li><li>第二次传输是一个从地址0x5C开始的由三个字传输组成的读取。这些传输地址以四为增量递增，并且在地址0x60插入了一个等待周期。</li></ul><h2 id=a-id37-等待传输37-等待传输a><a id="3.7 等待传输">3.7 等待传输</a></h2><p>如果从机需要更多时间来提供或采样数据，从机将使用HREADYOUT请求主机插入等待状态。
在等待传输期间，主机对传输类型和地址进行更改方面受到限制。这些限制在以下部分中进行了描述：</p><ul><li><a href="#3.7.1 等待状态中更改传输类型">3.7.1 等待状态中更改传输类型</a></li><li><a href="#3.7.2 等待状态中更待地址">3.7.2 等待状态中更待地址</a></li></ul><h3 id=a-id371-等待状态中更改传输类型371-等待状态中更改传输类型a><a id="3.7.1 等待状态中更改传输类型">3.7.1 等待状态中更改传输类型</a></h3><p>当从机请求等待状态时，主机不得更改转移类型，除非复核如下所述情况：</p><ul><li><a href=#IDLE传输>IDLE传输</a>；</li><li><a href=#固定突发长度中的BUSY传输>固定突发长度中的BUSY传输</a></li><li><a href=#未定义突发长度中的BUSY传输>未定义突发长度中的BUSY传输</a></li></ul><p><a id=IDLE传输>IDLE传输</a></p><p>在等待传输期间，主机被允许将传输类型从IDLE更改为NONSEQ。
当HTRANS传输类型更改为NONSEQ时，主机必须保持HTRANS不变，直到HREADY为HIGH。
这表明，在一次等待阶段中，传输类型只允许被改变一次。</p><p>图3-13展示了一个带有等待状态的SINGLE突发传输，并且在等待状态传输类型从IDLE转变为NONSEQ。</p><p><img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-13_Waited_transfer,_IDLE_to_NONSEQ.jpg alt></p><p>在图3-13中：</p><ul><li>T0-T1：</br>主机对地址A发起一个NONSEQ类型SINGLE突发传输；</li><li>T1-T2：</br>主机对地址Y发起一个IDLE类型传输；</br>从机拉低HREADY请求主机对传输插入一个等待周期；</li><li>T2-T3：</br>主机对地址Z发起一个IDLE类型传输；</br>从机保持不变</li><li>T3-T4：</br>主机将传输状态改为NONSEQ类型，并对地址B发起第一拍INCR4突发传输；</br>从机保持不变</li><li>T4-T5：</br>主机保持不变；</br>从机保持不变</li><li>T5-T6：</br>主机保持不变；</br>从机拉高HREADY完成对地址A的突发传输；</li><li>T6-T7：</br>主机对地址B+4发起第二拍SEQ类型INCR4突发传输；</br>从机完成对地址B的第一拍的突发传输；</li></ul><p><a id=固定突发长度中的BUSY传输>固定突发长度中的BUSY传输</a></p><p>在等待固定突发长度的传输期间，主机可以将传输类型从忙碌(BUSY)更改为顺序(SEQ)。
当HTRANS传输类型更改为SEQ时，主机必须保持HTRANS不变，直到HREADY为高(HIGH)。</p><blockquote><p>Note：因为BUSY传输必须且仅在突发的连续节拍之间插入，这不适用于SINGLE突发。因此这种情况适用于以下突发类型：</p><ul><li>INCR4、INCR8、INCR16</li><li>WRAP4、WRAP8、WRAP16</li></ul></blockquote><p>图3-14展示了固定突发长度且带有等待状态的传输，传输状态从BUSY转变到SEQ。</p><p><img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-14_Waited_transfer,_BUSY_to_SEQ_for_a_fixed-length_burst.jpg alt></p><p>在图3-14中：</p><ul><li>T0-T1：</br>主机对地址0x24发起SEQ类型INCR4突发传输；</li><li>T1-T2：</br>主机对地址0x28发起BUSY类型INCR4突发传输；</br>从机拉低HREADY请求主机对传输插入一个等待周期；</li><li>T2-T3：</br>主机保持不变；</br>从机保持不变；</li><li>T3-T4：</br>主机将传输状态从BUSY改变到了SEQ；br>从机保持不变；</li><li>T4-T5：</br>主机保持不变；</br>从机保持不变；</li><li>T5-T6：</br>主机保持不变；</br>从机拉高HREADY完成对地址0X24的突发传输；</li><li>T6-T7：</br>主机对地址0x2C发起SEQ类型INCR4突发传输；从机完成对地址0X28的突发传输</li></ul><p><a id=未定义突发长度中的BUSY传输>未定义突发长度中的BUSY传输</a></p><p>在等待的传输期间，对于一个未定义长度的突发INCR，当HREADY为低时，主机被允许从BUSY状态切换到任何其他传输类型。
如果执行了SEQ传输，突发将继续；但如果执行了IDLE或NONSEQ传输，突发将终止。</p><p>图3-15显示了在未定义长度的突发期间进行了等待传输，传输类型从BUSY变为NONSEQ。</p><p><img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-15_Waited_transfer,_BUSY_to_NONSEQ_for_an_undefined_length_burst.png alt></p><p>在图3-15中：</p><ul><li>T0-T1：</br>主机对地址0x64发起SEQ类型INCR突发传输；</li><li>T1-T2：</br>主机将传输状态从SEQ改变到BUSY；</br>从机拉低PREADY请求主机对传输插入一个等待周期；</li><li>T2-T3：</br>主机保持不变；</br>从机保持不变；</li><li>T3-T4：</br>主机对地址0x10发起NONSEQ类型INCR4突发传输；</br>从机保持不变；</li><li>T4-T5：</br>主机保持不变；</br>从机保持不变；</li><li>T5-T6：</br>主机保持不变；</br>从机拉高PREADY完成对地址0x64的突发传输；</li><li>T6-T7：</br>主机对地址0x14发起SEQ类型INCR4突发传输；</br>从机完成对地址0x10的突发传输；</li></ul><h3 id=a-id372-在等待状态中改变地址372-在等待状态中改变地址a><a id="3.7.2 在等待状态中改变地址">3.7.2 在等待状态中改变地址</a></h3><p>当从机请求等待状态时，主机只能更改地址一次，除非如下所述：</p><ul><li><a href=#IDLE传输状态>IDLE传输状态</a></li><li><a href=#ERROR响应之后>ERROR响应之后</a></li></ul><p><a id=IDLE传输状态>IDLE传输状态</a></p><p>在等待传输期间，主机被允许更改IDLE传输的地址。当HTRANS传输类型更改为NONSEQ时，主机必须保持地址不变，直到HREADY为高电平。</p><p>图3-16显示了突发的等待传输，地址在IDLE传输期间发生变化。</p><p><img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-16_Address_changes_during_a_waited_transfer,_with_an_IDLE_transfer.png alt></p><p>在图3-16中：</p><ul><li>T0-T1：</br>主机对地址A发起NONSEQ类型SINGLE突发传输；</li><li>T1-T2：</br>主机对地址Y发起IDLE类型传输；</br>从机拉低HREADY向主机请求插入一个等待周期；</li><li>T2-T3：</br>主机将地址从Y改变到Z；</br>从机保持不变；</li><li>T3-T4：</br>主机对地址B发起NONSEQ类型INCR4第一拍突发传输；</br>从机保持不变；</li><li>T4-T5：</br>主机保持不变；</br>从机保持不变；</li><li>T5-T6：</br>主机保持不变；</br>从机拉高PREADY完成对地址A的突发传输；</li><li>T6-T7：</br>主机对地址B+4发起SEQ类型INCR4第二拍突发传输；</br>从机完成对地址B的突发传输；</li></ul><p><a id=ERROR响应之后>ERROR响应之后</a></p><p>在等待传输期间，如果从机发出一个错误响应，那么当HREADY为低时，主机被允许更改地址。
有关错误响应的更多信息，请参见 <a href="#5.1.3 ERROR响应">5.1.3 ERROR响应</a>。</p><p>图3-17显示了一个等待传输，地址在主机接收到从机发出的错误响应后发生了变化。</p><p><img src=https://icjj.github.io/icer/img/post/ahb/Figure_3-17_Address_changes_during_a_waited_transfer,_after_an_ERROR.png alt></p><p>在图3-17中：</p><ul><li>T0-T1：</br>主机对地址0x24发起SEQ类型INCR4的突发传输；</br>从机拉低HRESP发出OKAY响应；</li><li>T1-T2：</br>主机将地址从0x24改变到0x28；</br>从机拉低PREADY向主机请求一个等待周期；</li><li>T2-T3：</br>主机保持不变；</br>从机保持不变；</li><li>T3-T4：</br>主机保持不变；</br>从机拉高HRESP发出ERROR响应；</li><li>T4-T5：</br>主机对地址0xc0发起IDLE类型传输； <span style=background-color:#ff0><font color=#ff0000>The Manager changes the transfer type to IDLE and is permitted to change the address while
HREADY is LOW 与图3-17不符</font></span></li><li>T5-T6：</br>主机停止发起传输；</br>从机对地址0xC0的传输发出OKAY响应；</li></ul><h2 id=a-id38-保护控制38-保护控制a><a id="3.8 保护控制">3.8 保护控制</a></h2><p>本规范的A版定义了一个4位的HPROT信号，本节对此进行了描述。
本规范的B版增加了扩展内存类型，详细描述见 <a href="#3.9 内存类型">3.9 内存类型</a></p><blockquote><p>Note：HPROT[3]的名称在本规范的版本A和版本B之间发生了变化，但定义保持不变。
在版本A中HPROT[3]被指定为<strong>Cacheable</strong>，在版本B中它被指定为<strong>Modifiable</strong></p></blockquote><p>保护控制信号HPROT[3:0]提供关于总线访问的附加信息，主要用于实现任何模块在某种程度上的保护。</p><p>信号表示传输是否是：</p><ul><li>指令获取还是数据访问；</li><li>特权模式访问还是用户模式访问；</li></ul><p>对于具有内存管理单元的主机，这些信号还指示当前访问是否可缓存(Cacheable)或可缓冲(Bufferable)。</p><table><thead><tr><th>HPROT[3]</br>是否可改变</th><th>HPROT[2]</br>是否可缓冲</th><th>HPROT[1]</br>是否是特权访问</th><th>HPROT[0]</br>数据访问还是指令获取</th><th>描述</th></tr></thead><tbody><tr><td>−</td><td>−</td><td>−</td><td>0</td><td>指令获取</td></tr><tr><td>−</td><td>−</td><td>−</td><td>1</td><td>数据访问</td></tr><tr><td>−</td><td>−</td><td>0</td><td>−</td><td>用户访问</td></tr><tr><td>−</td><td>−</td><td>1</td><td>−</td><td>特权访问</td></tr><tr><td>−</td><td>0</td><td>-</td><td>−</td><td>不可缓冲</td></tr><tr><td>−</td><td>1</td><td>−</td><td>-</td><td>可以缓冲</td></tr><tr><td>0</td><td>−</td><td>−</td><td>−</td><td>不可改变</td></tr><tr><td>1</td><td>−</td><td>-</td><td>-</td><td>可以改变</td></tr></tbody></table><blockquote><p>Note：缓冲和缓存的区别：</p><ol><li>定义和目的：</li></ol><p>缓冲（Buffer）：主要用于在数据传输过程中存储临时数据，以解决设备速度不匹配的问题，缓缓冲冲击，使得数据传输更加平稳和高效。</p><p>缓存（Cache）：主要用于存储频繁访问的数据，以加快数据读取速度，提高系统性能。缓存的目的是减少访问数据时的延迟。</p><ol start=2><li>操作侧重点：</li></ol><p>缓冲：偏重写操作，通过批量处理数据来减少设备之间的速度差别，优化I/O操作。例如，将数据暂存至缓冲区，待积累到一定量后统一写入磁盘。</p><p>缓存：偏重读操作，将经常需要访问的数据存储在缓存中，以便快速读取，减少从原始存储读取数据的时间。</p><ol start=3><li>应用场景：</li></ol><p>缓冲：常用于系统 I/O 设备之间的数据传输，如从内存到磁盘的写操作，或网络数据包的处理。</p><p>缓存：常用于 CPU 和内存间的高频数据访问，提高处理器的访问效率，如 CPU 缓存、网页缓存等。</p><ol start=4><li>总结来说，缓冲和缓存虽然都是用来提高系统性能的技术，但其应用场景、侧重点和工作方式不同。
缓冲主要用于应对数据传输的不匹配性，平滑数据流动。
而缓存则专注于加快数据读取速度，提高系统响应效率。
这些差异使得缓冲和缓存分别在不同的场合发挥着重要作用。</li></ol></blockquote><blockquote><p>Note：许多主机无法生成准确的保护信息。如果管主机无法生成准确的保护信息，建议：</p><ul><li>主机将HPROT设置为0b0011，以对应不可缓存、不可缓冲、特权的数据访问。</li><li>从机除非必要，不要使用HPROT</li></ul></blockquote><p>HPROT控制信号与地址总线具有相同的时序。但是，它们必须在整个突发传输过程中保持不变。</p><h2 id=a-id39-内存类型39-内存类型a><a id="3.9 内存类型">3.9 内存类型</a></h2><p>AHB5定义了Extended_Memory_Types属性。该属性定义了一个接口是否支持本节所述的扩展内存类型。如果没有定义此属性，则该接口不支持扩展内存类型。</p><p>本规范的这一版增加了额外的HPROT信号，并提供了每种内存类型的更详细要求。</p><table><thead><tr><th>HPROT</th><th>功能</th><th>描述</th></tr></thead><tbody><tr><td>HPROT[0]</td><td>数据访问还是指令获取</td><td>HIGH:表明传输是数据访问；<br>LOW：表明传输是指令获取</td></tr><tr><td>HPROT[1]</td><td>特权访问还是用户访问</td><td>HIGH:表明传输是特权访问；<br>LOW：表明传输是用户访问</td></tr><tr><td>HPROT[2]</td><td>可以缓冲还是不可缓冲</td><td>如果HPROT[4:3]=0b11<br>HIGH：写入响应可以从传输中间给出，但在传输到目的地时需要及时清晰地写入响应；<br>LOW：传输到目的地时必须写入响应</td></tr><tr><td>HPROT[3]</td><td>可以修改还是不可修改</td><td>HIGH：HBURST、HSIZE表示的传输特征可以被修改；<br>LOW：HBURST、HSIZE表示的传输特征不能被修改；</td></tr><tr><td>HPROT[4]</td><td>需要查找还是不需查找</td><td>HIGH：传输必须在缓存中查找；<br>LOW：传输不一定在缓存中查找，但传输必须传播到最终的目的地。</td></tr><tr><td>HPROT[5]</td><td>需要分配还是不需分配</td><td>HIGH：处于性能考虑，建议将此传输分配到缓存中；<br>LOW：处于性能考虑，建议此传输不要分配到缓存中。</td></tr><tr><td>HPROT[6]</td><td>可以共享还是不可共享</td><td>HIGH：表明该传输与系统中其他主机共享内存区域。传输的响应在传输其他主机事务之前不得提供。<br>LOW：指示此传输是不可共享的，并且内存区域未与系统中的其他主机共享。传输发出响应并不保证其他主机可以开始传输。对于设备内存的传输，此位被忽略且必须为零。</td></tr></tbody></table><h3 id=a-id391-数据访问或者指令获取391-数据访问或者指令获取a><a id="3.9.1 数据访问或者指令获取">3.9.1 数据访问或者指令获取</a></h3><p>所有传输都包含数据或指令保护位 HPROT[0]：</p><ul><li>HIGH：该位表示传输是数据访问</li><li>LOW：该位表示传输是指令获取</li></ul><p>该协议将此指示定义为提示。在所有情况下它并不准确，例如，当事务包含指令和数据项的混合时。</p><p>建议主机将HPROT[0]设置为高，以指示数据访问，除非该访问被明确知道是指令访问。</p><h3 id=a-id391-特权访问和用户访问391-特权访问和用户访问a><a id="3.9.1 特权访问和用户访问">3.9.1 特权访问和用户访问</a></h3><p>所有传输都包含特权访问和用户访问保护位 HPROT[1]：</p><ul><li>HIGH：该位表示传输是特权访问</li><li>LOW：该位表示传输是用户访问</li></ul><blockquote><p>Note：某些处理器支持多个特权级别，请参阅所选处理器的文档以确定与AHB特权级别的映射。
唯一的区分是在特权访问和非特权访问之间。</p></blockquote><h3 id=a-id内存类型内存类型a><a id=内存类型>内存类型</a></h3><p>本节提供有关HPROT保护控制信号的更多信息，以及这些信号与不同内存类型之间的关系。</p><p>设备内存类型<code>E</code>后缀表示允许提前写入响应.</p><p>设备内存类型<code>nE</code>后缀表示不允许提前写入响应，写入响应必须来自最终目的地。</p><table><thead><tr><th>HPROT[6]</br>是否共享</th><th>HPROT[5]</br>是否分配</th><th>HPROT[4]</br>是否查找</th><th>HPROT[3]</br>是否可改变</th><th>HPROT[2]</br>是否可缓冲</th><th>内存类型</th></tr></thead><tbody><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>Device-nE(不可提前给出响应)</td></tr><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>1</td><td>Device-E(可提前给出响应)</td></tr><tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td><td>Normal Non-cacheable，Non-shareable</td></tr><tr><td>0</td><td>0 or 1</td><td>1</td><td>1</td><td>0</td><td>Write-through，Non-shareable</td></tr><tr><td>0</td><td>0 or 1</td><td>1</td><td>1</td><td>1</td><td>Write-back，Non-shareable</td></tr><tr><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>Normal Non-cacheable，Shareable</td></tr><tr><td>1</td><td>0 or 1</td><td>1</td><td>1</td><td>0</td><td>Write-through，Shareable</td></tr><tr><td>1</td><td>0 or 1</td><td>1</td><td>1</td><td>1</td><td>Write-back，Shareable</td></tr><tr><td>以下部分详细说明了每种内存类型的要求。</td><td></td><td></td><td></td><td></td><td></td></tr></tbody></table><h3 id=a-id394-设备内存需求394-设备内存需求a><a id="3.9.4 设备内存需求">3.9.4 设备内存需求</a></h3><p>对于所有设备内存，即Device-nE和Device-E，所需的行为是：</p><ul><li>读取的数据必须来自最终目的地；</li><li>传输不得拆分为多笔传输或与其他传输合并；</li><li>读取不得预先获取或进行推测性操作；</li><li>写入不可合并；</li><li>所有来自同一主机对同一从机的读写传输必须保持顺序；</li><li>由HSIZE表示的传输大小必须保持不变；</li><li>允许将一次传输的突发拆分成多个较小的突发。
然而，原始突发中的NONSEQ和SEQ传输的总数必须与拆分后较小突发中的NONSEQ和SEQ传输的总数相同；</li><li>唯一允许对HPROT进行的更改是将传输从可缓冲转换为不可缓冲；</li></ul><p>对于Device-nE：</p><ul><li>写响应必须从最终目的地获得；</li></ul><p>对于Device-E：</p><ul><li>可以从一个中间点获得正确的响应；</li><li>写入传输必须在提供写入响应时对所有其他主机可见；</li><li>传输必须及时到达最终目的地；</li></ul><h3 id=a-id395-普通内存需求395-普通内存需求a><a id="3.9.5 普通内存需求">3.9.5 普通内存需求</a></h3><p>正常内存可以是普通非缓存的(Normal Non-cacheable)、写直通(Write-through)的或写回(Write-back)的。
对于正常内存，所需的行为是：</p><ul><li>读取可以是推测性的;</li><li>读取可以获取比所需更多的数据;</li><li>可以合并写入；</li><li>HBURST和HSIZE所示的传输特征可以改变；</li><li>来自相同主机到重叠地址的读写传输必须保持有序；</li><li>对于可共享的传输，只有在传输对所有其他主机可见时才能提供响应；</li></ul><p>对于普通非缓存内存类型：</p><ul><li><p>传输必须在最终目的地及时可见；</p><blockquote><p>Note
<span style=background-color:#ff0><font color=#ff0000>没有机制可以确定写入传输何时到达最终目的地(There is no mechanism to determine when a write transfer has reached its final destination.)</font></span></p></blockquote></li><li><p>读取的数据必须从以下来源获取：</p><ul><li>最终目的地；</li><li>传输到最终目的地的写入操作；</li></ul></li><li><p>如果是从写入传输中获得读取数据：</p><ul><li>必须从最最近一次的写入传输中获得。</li><li>数据不得缓存以供后续读取；</li></ul></li><li><p>读取操作不得缓存获取的数据以便后续使用；</p></li></ul><blockquote><p>Note：
对于一个普通的不可缓存内存，可以从仍在传输过程中的写入传输中获取读取数据，这与读取和写入传输同时传播到达最终目的地是无法区分的。
以这种方式返回的读取数据并不表示写入传输对最终目的地是可见的。</p></blockquote><p>对于写直通类型：</p><ul><li>可以从中间缓存或缓冲区获得正确的响应；</li><li>读取的数据可以缓存到中间缓存或缓冲区中；</li><li>读取和写入传输需要进行缓存查找；</li><li>写入传输必须及时在最终目的地可见；<blockquote><p>Note
<span style=background-color:#ff0><font color=#ff0000>没有机制可以确定写入传输何时到达最终目的地(There is no mechanism to determine when a write transfer has reached its final destination.)</font></span></p></blockquote></li></ul><p>对于写回类型：</p><ul><li>可以从中间缓存或缓冲区获取写入响应；</li><li>读取的数据可以缓存到中间缓存或缓冲区；</li><li>读取和写入传输都需要进行缓存查找；</li><li>写入传输必须及时在最终目的地可见；</li></ul><h3 id=a-id396-分配属性allocate396-分配属性allocatea><a id="3.9.6 分配属性(Allocate)">3.9.6 分配属性(Allocate)</a></h3><p>写直达和写回传输包括一个分配属性HPROT[5]出于性能原因，建议如下使用：</p><ul><li>HIGH：此传输会在缓存中分配；</li><li>LOW：此传输不会在缓存中分配；</li></ul><h3 id=a-id397-对版本hprot30兼容考量397-对版本hprot30兼容考量a><a id="3.9.7 对版本HPROT[3:0]兼容考量">3.9.7 对版本HPROT[3:0]兼容考量</a></h3><table><tr><th colspan=4>原本信号</th><th colspan=5>对于扩展内存类型的映射</th></tr><tr><td>HPROT[3]</td><td>HPROT[2]</td><td>Definition</td><td>Expected_use</td><td>HPROT[6]</td><td>HPROT[4]</td><td>HPROT[3]</td><td>HPROT[2]</td><td>memory_type</td></tr><tr><td>0</td><td>0</td><td>Non-cacheable<br>Non-bufferable</td><td>Strongly-ordered</td><td>0</td><td>0</td><td>0</td><td>0</td><td>Device-nE</td></tr><tr><td>0</td><td>1</td><td>Non-cacheable<br>Bufferable</td><td>Device</td><td>0</td><td>0</td><td>0</td><td>1</td><td>Device-E</td></tr><tr><td>1</td><td>0</td><td>Cacheable<br>Non-bufferable</td><td>Write-through</td><td>1</td><td>1</td><td>1</td><td>0</td><td>Write-through<br>Shareable</td></tr><tr><td>1</td><td>1</td><td>Cacheable<br>Bufferable</td><td>Write-back</td><td>1</td><td>1</td><td>1</td><td>0</td><td>Write-back<br>Shareable</td></tr></table><p>在仅包含HPROT[3:0]的系统中使用支持HPROT[6:0]的组件时，可以去掉高位HPROT位；</p><blockquote><p>Note：
这种方法导致写直通映射到非缓存内存。然而，如果提供了额外的信息来确定更合适的映射，可以使用替代方案。</p></blockquote><hr><ul class=pager><li class=previous><a href=/icer/post/amba-apb/ data-toggle=tooltip data-placement=top title=AMBA-APB>&larr;
Previous Post</a></li><li class=next><a href=/icer/post/%E6%80%BB%E7%BA%BF%E9%80%9A%E8%AF%86/ data-toggle=tooltip data-placement=top title=总线通识>Next
Post &rarr;</a></li></ul><script src=https://giscus.app/client.js data-repo=ICJJ/icer data-repo-id=R_kgDOMWEQRg data-category=General data-category-id=DIC_kwDOMWEQRs4CgyrH data-mapping=pathname data-reactions-enabled=1 data-emit-metadata=0 data-theme=light data-lang=en crossorigin=anonymous async></script></div><div class="col-lg-2 col-lg-offset-0
visible-lg-block
sidebar-container
catalog-container"><div class=side-catalog><hr class="hidden-sm hidden-xs"><h5><a class=catalog-toggle href=#>CATALOG</a></h5><ul class=catalog-body></ul></div></div><div class="col-lg-8 col-lg-offset-2
col-md-10 col-md-offset-1
sidebar-container"><section><hr class="hidden-sm hidden-xs"><h5><a href=/tags/>FEATURED TAGS</a></h5><div class=tags><a href=/icer/tags/ahb title=ahb>ahb
</a><a href=/icer/tags/amba title=amba>amba
</a><a href=/icer/tags/apb title=apb>apb
</a><a href=/icer/tags/bus title=bus>bus
</a><a href=/icer/tags/git title=git>git
</a><a href=/icer/tags/html title=html>html</a></div></section><section><hr><h5>FRIENDS</h5><ul class=list-inline><li><a target=_blank href=https://zhaozhihan.com>Linda的博客</a></li></ul></section></div></div></div></article><footer><div class=container><div class=row><div class="col-lg-8 col-lg-offset-2 col-md-10 col-md-offset-1"><ul class="list-inline text-center"><li><a href=mailto:chengjj9527@gmail.com><span class="fa-stack fa-lg"><i class="fas fa-circle fa-stack-2x"></i>
<i class="fas fa-envelope fa-stack-1x fa-inverse"></i></span></a></li><li><a target=_blank href=https://github.com/icjj><span class="fa-stack fa-lg"><i class="fas fa-circle fa-stack-2x"></i>
<i class="fab fa-github fa-stack-1x fa-inverse"></i></span></a></li><li><a target=_blank href=https://github.com/ICJJ><span class="fa-stack fa-lg"><i class="fas fa-circle fa-stack-2x"></i>
<i class="fab fa-gitlab fa-stack-1x fa-inverse"></i></span></a></li><li><a target=_blank href=https://stackoverflow.com/users/26381389><span class="fa-stack fa-lg"><i class="fas fa-circle fa-stack-2x"></i>
<i class="fab fa-stack-overflow fa-stack-1x fa-inverse"></i></span></a></li><li><a href rel=alternate type=application/rss+xml title="ICJJ Blog"><span class="fa-stack fa-lg"><i class="fas fa-circle fa-stack-2x"></i>
<i class="fas fa-rss fa-stack-1x fa-inverse"></i></span></a></li></ul><p class="copyright text-muted">Copyright &copy; ICJJ Blog 2024<br><a href=https://themes.gohugo.io/hugo-theme-cleanwhite>CleanWhite Hugo Theme</a> by <a href=https://zhaohuabing.com>Huabing</a> |
<iframe style=margin-left:2px;margin-bottom:-5px frameborder=0 scrolling=0 width=100px height=20px src="https://ghbtns.com/github-btn.html?user=zhaohuabing&repo=hugo-theme-cleanwhite&type=star&count=true"></iframe></p></div></div></div></footer><script>function loadAsync(e,t){var s=document,o="script",n=s.createElement(o),i=s.getElementsByTagName(o)[0];n.src=e,t&&n.addEventListener("load",function(e){t(null,e)},!1),i.parentNode.insertBefore(n,i)}</script><script>$("#tag_cloud").length!==0&&loadAsync("/js/jquery.tagcloud.js",function(){$.fn.tagcloud.defaults={color:{start:"#bbbbee",end:"#0085a1"}},$("#tag_cloud a").tagcloud()})</script><script>loadAsync("https://cdn.jsdelivr.net/npm/fastclick@1.0.6/lib/fastclick.min.js",function(){var e=document.querySelector("nav");e&&FastClick.attach(e)})</script><script type=text/javascript>function generateCatalog(e){_containerSelector="div.post-container";var t,n,s,o,i,a=$(_containerSelector),r=a.find("h1,h2,h3,h4,h5,h6");return $(e).html(""),r.each(function(){t=$(this).prop("tagName").toLowerCase(),o="#"+$(this).prop("id"),n=$(this).text(),i=$('<a href="'+o+'" rel="nofollow">'+n+"</a>"),s=$('<li class="'+t+'_nav"></li>').append(i),$(e).append(s)}),!0}generateCatalog(".catalog-body"),$(".catalog-toggle").click(function(e){e.preventDefault(),$(".side-catalog").toggleClass("fold")}),loadAsync("/icer/js/jquery.nav.js",function(){$(".catalog-body").onePageNav({currentClass:"active",changeHash:!1,easing:"swing",filter:"",scrollSpeed:700,scrollOffset:0,scrollThreshold:.2,begin:null,end:null,scrollChange:null,padding:80})})</script><script src=https://cdn.jsdelivr.net/gh/jmnote/plantuml-encoder@1.2.4/dist/plantuml-encoder.min.js integrity="sha256-Qsk2KRBCN5qVZX7B+8+2IvQl1Aqc723qV1tBCQaVoqo=" crossorigin=anonymous></script><script>(function(){let e="language-plantuml";Array.prototype.forEach.call(document.querySelectorAll("[class^="+e+"]"),function(e){let t=document.createElement("IMG");t.loading="lazy",t.src="http://www.plantuml.com/plantuml/svg/~1"+plantumlEncoder.encode(e.innerText),e.parentNode.parentNode.insertBefore(t,e.parentNode),e.parentNode.style.display="none"})})()</script></body></html>