\subsection*{Tempo di propagazione}
In questa prima parte dell'esperienza analizzeremo il PDT (Propagation Delay Time) di una porta NAND. Tale parametro è il ritardo con cui l'uscita commuta rispetto all'istante in cui commuta l'ingresso. Poichè tale intervallo temporale è di pochi \si{\nano\second}, è stato deciso di collegare in serie 3 porte NOT. Così facendo il ritardo viene amplificato di 3 volte. Possiamo ora costruire il circuito riportato in Fig.(). Come vediamo, se non esistesse il ritardo l'uscita sarebbe sempre ad 1 logico ($\approx 5 \si{\volt}$). A causa del ritardo, però, quando il segnale in ingresso commuta da 0 ad 1, la serie di porte NOT non riuscità instantaneamente a passare da 1 a 0 e dunque, per un breve intervallo entrambi gli ingressi saranno ad 1 logico il che implica un uscita a 0 logico. Abbiamo utilizzato in ingresso un'onda quadra ($V_{pp}=\SI{5}{\volt}$, $V_{off}=+\SI{2.5}{\volt}$, $\nu=\SI{100}{\kilo\hertz}$). Notiamo che la presenza della porta NAND in uscita non da contributo al ritardo totale in quanto essa provoca solo uno shift temporale, non un aumento del delay. Il valore ch stimeremo dal grafico dovrà dunque essere diviso per 3, in modo da ottenere il tempo di propagazione di una singola porta. 

$$**grafico**$$ 


Come vediamo il segnale non è perfettamente un'onda quadra, nè in ingresso nè in uscita. Ciò è dovuto alle impedenze parassite e alle correnti assorbite dalla porta. Abbiamo dunque deciso di prendere i valori temporali al 50\% dell'ampiezza massima. I valori ottenuti sono $30\pm 3 \si{\nano\second}$. Il valore Per la singola porta è dunque $10\pm 1 \si{\nano\second}$, valore compatibile con i valori riportati sul datasheet.


\subsection*{Verifica di una porta NOT TTL Open Collector (74LS05)}

Questa seconda parte dell'esperienza prevede la verifica di una porta NOT TTL Open Collector. Tali porte sono particolarmente utili quando vogliamo passare tra logiche che lavorano a tensioni diverse. Infatti, avendo il collettore aperto, possiamo collegare il collettore stesso ad una tensione diversa rispetto a quella con cui è alimentata la porta. Nel nostro caso, abbiamo utilizzato una porta TTL (0/+5 \si{\volt}) e abbiamo collegato il collettore a +9\si{\volt}. Per la verifica abbiamo deciso di utilizzare un led luminoso. Lo schema circuitale è riportato in Fig.().

Considerando una caduta di circa \SI{1.5}{\volt} sul led e una corrente di \SI{5}{\milli\ampere}, e una caduta data dal transistor della porta di circa \SI{0.5}{\volt} possiamo facilmente calcolare, usando la legge di Ohm, la resistenza necessaria. Il valore scelto alla fine anche per comodità è di \SI{1.5}{\kilo\ohm}.

Ricordiamo che il transistor che compone la nostra porta sarà in saturazione quando la tensione in ingresso è alta, e dunque avremo un'uscita bassa. Invece, quando all'ingresso avremo uno zero logico, il transistor sarà interdetto e dunque avremo una tensione alta in uscita. 

Il circuito è stato verificato infine utilizzando l'oscilloscopio. I dati sono riportati nel seguente grafico. 

$$**grafico**$$

Come vediamo dal grafico, la tensione di 0 logico è circa \SI{0.4}{\volt}, valore coerente con quello atteso data la caduta della giungione base-emettitore del transistor.




