proc main(uint128 a0_0, uint128 a1_0, uint128 a2_0, uint128 a3_0, uint128 b0_0, uint128 b1_0, uint128 b2_0, uint128 b3_0) =
{ true && and [a0_0 <u 324518553658426726783156020576256@128, a1_0 <u 324518553658426726783156020576256@128, a2_0 <u 324518553658426726783156020576256@128, a3_0 <u 324518553658426726783156020576256@128, b0_0 <u 324518553658426726783156020576256@128, b1_0 <u 324518553658426726783156020576256@128, b2_0 <u 324518553658426726783156020576256@128, b3_0 <u 324518553658426726783156020576256@128] }
add v3_1 a0_0 b0_0;
add v6_1 a1_0 b1_0;
add v9_1 a2_0 b2_0;
add v12_1 a3_0 b3_0;
{ v3_1 + (v6_1 * 18446744073709551616) + (v9_1 * 340282366920938463463374607431768211456) + (v12_1 * 6277101735386680763835789423207666416102355444464034512896) = a0_0 + (a1_0 * 18446744073709551616) + (a2_0 * 340282366920938463463374607431768211456) + (a3_0 * 6277101735386680763835789423207666416102355444464034512896) + b0_0 + (b1_0 * 18446744073709551616) + (b2_0 * 340282366920938463463374607431768211456) + (b3_0 * 6277101735386680763835789423207666416102355444464034512896) (mod 18446744073709551615 + (4294967295 * 18446744073709551616) + (0 * 340282366920938463463374607431768211456) + (18446744069414584321 * 6277101735386680763835789423207666416102355444464034512896)) && and [v3_1 <u 649037107316853453566312041152512@128, v6_1 <u 649037107316853453566312041152512@128, v9_1 <u 649037107316853453566312041152512@128, v12_1 <u 649037107316853453566312041152512@128] }