# 对HDL代码解析的说明
## Assign和Op
不用过多说明，正常的运算操作和赋值，赋值操作一般包含写过程。
## Branch
分支节点，我们规定，不允许使用elsif。

现在有五种if的使用方式，去掉elsif后剩下四种：

1. 满足单一条件即可
    ```vhdl
    if 条件 then
    顺序语句
    end if
    ```
2. 作为比较器，有两种情况
    ```vhdl
   if 条件 then
       顺序语句；
   else
       顺序语句；
   end if；
    ```
3. 两个if并列，下一个if紧接着上一个end if
   ```VHDL
   if 条件 then
       顺序语句；
   end if；
   if 条件 then
       顺序语句；
   end if；
   ```
4. 嵌套
    ```vhdl
   if 条件 then
        if 条件 then
            顺序语句
        end if
   end if
   ```
   对嵌套的处理：

## LOOP
VHDL中的循环有四种，可综合的有下面三种：

for，while，repeat是可综合的，但循环的次数需要在编译之前就确定，动态改变循环次数的语句是不可综合的。

因此，我们同样规定，需要在编译之前得到循环次数的具体数值，然后进行下一步操作

**关于循环展开**

由于我们关注的是算子调度，而不是高级语言的优化，因此HLS中提到的一些优化手段，例如：循环pipeline、循环合并、循环展开，都暂不考虑。
后续工作可以将这一部分考虑在内。


        


