digraph "CFG for '_Z11generateImgPhS_S_P15HIP_vector_typeIiLj4EEii' function" {
	label="CFG for '_Z11generateImgPhS_S_P15HIP_vector_typeIiLj4EEii' function";

	Node0x5171730 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%6:\l  %7 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %8 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %9 = getelementptr i8, i8 addrspace(4)* %8, i64 4\l  %10 = bitcast i8 addrspace(4)* %9 to i16 addrspace(4)*\l  %11 = load i16, i16 addrspace(4)* %10, align 4, !range !4, !invariant.load !5\l  %12 = zext i16 %11 to i32\l  %13 = mul i32 %7, %12\l  %14 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %15 = add i32 %13, %14\l  %16 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %17 = getelementptr i8, i8 addrspace(4)* %8, i64 6\l  %18 = bitcast i8 addrspace(4)* %17 to i16 addrspace(4)*\l  %19 = load i16, i16 addrspace(4)* %18, align 2, !range !4, !invariant.load !5\l  %20 = zext i16 %19 to i32\l  %21 = mul i32 %16, %20\l  %22 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %23 = add i32 %21, %22\l  %24 = mul nsw i32 %23, %5\l  %25 = add nsw i32 %15, %24\l  %26 = sext i32 %25 to i64\l  %27 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %26\l  %28 = load i8, i8 addrspace(1)* %27, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %29 = icmp eq i8 %28, 0\l  br i1 %29, label %30, label %79\l|{<s0>T|<s1>F}}"];
	Node0x5171730:s0 -> Node0x5175490;
	Node0x5171730:s1 -> Node0x5175520;
	Node0x5175490 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f5a08170",label="{%30:\l30:                                               \l  %31 = getelementptr inbounds i8, i8 addrspace(1)* %2, i64 %26\l  %32 = load i8, i8 addrspace(1)* %31, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %33 = zext i8 %32 to i32\l  %34 = icmp eq i32 %33, %4\l  %35 = icmp ne i32 %4, 1\l  %36 = and i1 %35, %34\l  br i1 %36, label %37, label %79\l|{<s0>T|<s1>F}}"];
	Node0x5175490:s0 -> Node0x51760e0;
	Node0x5175490:s1 -> Node0x5175520;
	Node0x51760e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%37:\l37:                                               \l  %38 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %3, i64 %26, i32 0, i32 0, i32 0, i64 0\l  %39 = load i32, i32 addrspace(1)* %38, align 16, !tbaa !7, !amdgpu.noclobber\l... !5\l  %40 = icmp ne i32 %39, -1\l  %41 = zext i1 %40 to i16\l  %42 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %3, i64 %26, i32 0, i32 0, i32 0, i64 1\l  %43 = load i32, i32 addrspace(1)* %42, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %44 = icmp eq i32 %43, -1\l  %45 = select i1 %40, i16 2, i16 1\l  %46 = select i1 %44, i16 %41, i16 %45\l  %47 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %3, i64 %26, i32 0, i32 0, i32 0, i64 2\l  %48 = load i32, i32 addrspace(1)* %47, align 8, !tbaa !7, !amdgpu.noclobber\l... !5\l  %49 = icmp ne i32 %48, -1\l  %50 = zext i1 %49 to i16\l  %51 = add nuw nsw i16 %46, %50\l  %52 = getelementptr inbounds %struct.HIP_vector_type,\l... %struct.HIP_vector_type addrspace(1)* %3, i64 %26, i32 0, i32 0, i32 0, i64 3\l  %53 = load i32, i32 addrspace(1)* %52, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %54 = icmp ne i32 %53, -1\l  %55 = zext i1 %54 to i16\l  %56 = add nuw nsw i16 %51, %55\l  %57 = sext i32 %39 to i64\l  %58 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %57\l  %59 = load i8, i8 addrspace(1)* %58, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %60 = zext i8 %59 to i16\l  %61 = sext i32 %43 to i64\l  %62 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %61\l  %63 = load i8, i8 addrspace(1)* %62, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %64 = zext i8 %63 to i16\l  %65 = add nuw nsw i16 %64, %60\l  %66 = sext i32 %48 to i64\l  %67 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %66\l  %68 = load i8, i8 addrspace(1)* %67, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %69 = zext i8 %68 to i16\l  %70 = add nuw nsw i16 %65, %69\l  %71 = sext i32 %53 to i64\l  %72 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %71\l  %73 = load i8, i8 addrspace(1)* %72, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %74 = zext i8 %73 to i16\l  %75 = add nuw nsw i16 %70, %74\l  %76 = udiv i16 %75, %56\l  %77 = trunc i16 %76 to i8\l  store i8 %77, i8 addrspace(1)* %27, align 1, !tbaa !7\l  %78 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %26\l  store i8 %77, i8 addrspace(1)* %78, align 1, !tbaa !7\l  br label %79\l}"];
	Node0x51760e0 -> Node0x5175520;
	Node0x5175520 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%79:\l79:                                               \l  ret void\l}"];
}
