
Case 3: 
## Each clocks
Cycle 1
lw $2  8($0): IF
Cycle 2
lw $2  8($0): ID
lw $3  16($0): IF
Cycle 3
lw $2  8($0): EX 01 010 11
lw $3  16($0): ID
beq $2  $3  1: IF
Cycle 4
lw $2  8($0): MEM 010 11
lw $3  16($0): EX 01 010 11
beq $2  $3  1: ID
add $4  $2  $3: IF
Cycle 5
lw $2  8($0): WB 11
lw $3  16($0): MEM 010 11
beq $2  $3  1: ID
add $4  $2  $3: IF
Cycle 6
lw $3  16($0): WB 11
beq $2  $3  1: ID
add $4  $2  $3: IF
Cycle 7
beq $2  $3  1: EX X0 100 0X
add $4  $2  $3: ID
sw $4  24($0): IF
Cycle 8
beq $2  $3  1: MEM 100 0X
add $4  $2  $3: EX 10 000 10
sw $4  24($0): ID
Cycle 9
beq $2  $3  1: WB 0X
add $4  $2  $3: MEM 000 10
sw $4  24($0): EX X1 001 0X
Cycle 10
add $4  $2  $3: WB 10
sw $4  24($0): MEM 001 0X
Cycle 11
sw $4  24($0): WB 0X


## Final Result:

Total Cycles: 11

Final Register Values:
[0, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1]

Final Memory Values:
[1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1]
