<html>
<head>
<title>VHDL — The Language Of Integrated Circuits.</title>
<link href="../Styles/Style.css" type="text/css" rel="stylesheet"/>
</head>
<body>
<h1 class="translated">VHDL —集成电路的语言。</h1>
<blockquote>原文：<a href="https://blog.devgenius.io/vhdl-the-language-of-integrated-circuits-32bd15d0a679?source=collection_archive---------23-----------------------#2020-07-07">https://blog.devgenius.io/vhdl-the-language-of-integrated-circuits-32bd15d0a679?source=collection_archive---------23-----------------------#2020-07-07</a></blockquote><div><div class="fc ib ic id ie if"/><div class="ig ih ii ij ik"><div class=""/><blockquote class="jk jl jm"><p id="21b7" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io">简介</strong></p></blockquote><p id="36e4" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">VHDL 代表超高速集成电路硬件描述语言。它是一种编程语言，用于使用建模方法(如数据流建模、行为建模和结构建模)对数字电路进行建模。使用的建模方法有数据流建模、行为建模和结构建模。</p><figure class="kq kr ks kt gt ku gh gi paragraph-image"><div role="button" tabindex="0" class="kv kw di kx bf ky"><div class="gh gi kp"><img src="../Images/3c6fedc4e57fca4a75f9e134c181aad8.png" data-original-src="https://miro.medium.com/v2/resize:fit:1400/format:webp/1*Xqox3ml4H0bE7ikWJE23jw.jpeg"/></div></div></figure><blockquote class="jk jl jm"><p id="a03d" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io"> VHDL 编程</strong></p></blockquote><p id="bb5b" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">VHDL 程序基本上有三个部分，它们是</p><ol class=""><li id="3b6c" class="lb lc in jq b jr js jv jw km ld kn le ko lf kl lg lh li lj bi translated">图书馆</li><li id="c61b" class="lb lc in jq b jr lk jv ll km lm kn ln ko lo kl lg lh li lj bi translated">实体</li><li id="4386" class="lb lc in jq b jr lk jv ll km lm kn ln ko lo kl lg lh li lj bi translated">体系结构</li></ol><blockquote class="jk jl jm"><p id="cc58" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io"> VHDL 库和包</strong></p></blockquote><p id="3626" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">一组相关的过程和函数可以聚合到一个称为包的模型中。包可以在许多 VHDL 模型之间共享。该包还可以包含用户定义的数据类型和常数。库是相关包的集合。包和库充当函数、生产者和数据类型的存储库。而库是相关包的集合。在大多数 VHDL 程序中，我们使用库，例如:</p><p id="5c4b" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">图书馆 IEEE</p><p id="7bb5" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">使用 IEEE。std_logic_1164。全部</p><p id="0e9a" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">使用 IEEE。std_ logic_ singed.all</p><p id="37cd" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">使用 IEEE。std_ logic_ arith。全部</p><p id="8971" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">“std_logic_1164”、“std_logic_signed”和“std_logic_arith”是包，IEEE 是库。</p><blockquote class="jk jl jm"><p id="6dfe" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io"> VHDL 实体和架构</strong></p></blockquote><p id="92d0" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">一个实体指定了指定设计和它运行的环境之间的接口。另一方面，架构是对内部设计操作的描述，它必须被分配给一个实体。体系结构只能分配给一个实体，但一个实体可以分配给多个体系结构。实体语句声明设计名称。和实体可以包含自己在 begin 关键字后声明的语句。那么它的声明可以由库和使用子句来处理。这样，包中定义的所有声明对实体都是可见的。</p><blockquote class="jk jl jm"><p id="43a9" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io">实体的语法</strong></p></blockquote><p id="f09a" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">实体和实体名称为</p><p id="f60d" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">港口申报；</p><p id="8a5a" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">结束实体名称；</p><blockquote class="jk jl jm"><p id="dc7c" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io">架构的语法</strong></p></blockquote><p id="c9e2" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">实体名称的体系结构体系结构名称为</p><p id="44fa" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">建筑 _ 装饰 _ 部分；</p><p id="e200" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">开始</p><p id="303f" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">声明；</p><p id="6b16" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">结束体系结构名称；</p><blockquote class="jk jl jm"><p id="81ab" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io"> VHDL 建模技术</strong></p></blockquote><p id="6cb3" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">VHDL 编程中的 VHDL 建模技术，它们是数据流建模、结构建模和行为建模。</p><blockquote class="jk jl jm"><p id="a7cf" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io">数据流建模</strong></p></blockquote><p id="1064" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">在这种建模技术中，通过实体的数据流使用并发信号来表示。除此之外，仅使用运算符(AND、NOT、+、-)的赋值也可以用于代码的形成。在这个并发代码中，可以使用以下代码</p><p id="19dd" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">经营者</p><p id="1efc" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">WHEN / ELSE 语句</p><p id="8681" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">生成语句</p><p id="fc06" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">BLOCK 语句</p><blockquote class="jk jl jm"><p id="a573" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io">行为模型</strong></p></blockquote><p id="6c1a" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">这种建模方法将实体的行为风格化为一组以指定顺序连续执行的语句。只有放在过程函数或过程中语句才是顺序的。流程函数和过程是唯一按顺序执行的黄金部分。行为语句是 great eastern 2 变量，也是受限制，应该只在顺序代码中使用。</p><blockquote class="jk jl jm"><p id="c8e2" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io">结构建模</strong></p></blockquote><p id="3a6e" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">在这种建模中，实体被描述为一组相互连接的组件。因为语句中的成分是并发语句，所以语句的顺序并不重要。在结构化建模体系结构中，主体由两部分组成:声明部分和陈述部分。</p><p id="f038" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">下面是一个简单的 VHDL 代码在与门上应用逻辑运算的例子。</p><blockquote class="jk jl jm"><p id="e2e1" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io">与门</strong></p></blockquote><p id="38ba" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">标志</p><figure class="kq kr ks kt gt ku gh gi paragraph-image"><div class="gh gi lp"><img src="../Images/b7d7e9e2752bf904ffb70c751234a085.png" data-original-src="https://miro.medium.com/v2/resize:fit:294/format:webp/1*4NlVi8aRy6Q_USaS9PJn9A.png"/></div><figcaption class="lq lr gj gh gi ls lt bd b be z dk translated">与门符号</figcaption></figure><blockquote class="jk jl jm"><p id="41a2" class="jn jo jp jq b jr js jt ju jv jw jx jy jz ka kb kc kd ke kf kg kh ki kj kk kl ig bi translated"><strong class="jq io"> VHDL 代码</strong></p></blockquote><p id="867a" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">图书馆 ieee</p><p id="c204" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">使用 IEEE . STD _ logic _ 1164 . all；</p><p id="80c6" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">实体 or1 是</p><p id="f6de" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">端口(x，y:以位为单位；z:out 位)；</p><p id="725b" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">end or1</p><p id="7c4c" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">or1 的架构 ANKIT 是</p><p id="fc33" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">开始</p><p id="c31e" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">z&lt;=x 或 y；</p><p id="bff4" class="pw-post-body-paragraph jn jo in jq b jr js jt ju jv jw jx jy km ka kb kc kn ke kf kg ko ki kj kk kl ig bi translated">end ANKIT</p></div></div>    
</body>
</html>