# FA (Full Adder) 資料夾說明

本資料夾收錄 VHDL 全加器（Full Adder, FA）設計範例，適合數位邏輯電路設計、硬體描述語言學習，以及應用擴充練習。

---

## 檔案列表與簡介

- `FA_3bit.vhd`
  - **FA (1位元全加器)**
    - 輸入：a, b, c_in（三個位元）
    - 輸出：sum（加總）、c_out（進位）
    - 適用於單位元加法電路原理教學。
  - **FA_3bit（三位元全加器）**
    - 例化三個 FA 元件，組成三位元串接加法器。
    - 輸入：A, B（各三位元）
    - 輸出：sum（3位元）、c_out（最終進位）→ 以 LED 顯示
    - 可做多位元加法運算與硬體展示。

---

## 應用說明與擴充建議

- **FPGA/硬體驗證**：可直接下載並燒錄至 FPGA，輸入 A、B 以 LED 顯示加法結果。
- **教學與練習**：適合全加器原理、元件例化、generate 語法教學與練習。
- **擴充應用**：如需更多位元加法器，只需增加 FA 元件數量與調整 wiring。
- **與其他模組整合**：可延伸與計數器、BCD 轉換、顯示器等模組串接，設計簡易運算系統。

---

## 其他說明

- 歡迎於 Issues 區提出問題或改進建議。
- [查看更多細節或檔案](https://github.com/min4604/VHDL_CPT_TEST/tree/main/base/FA)