MOV r0, 100
CMP r0, 100
BLE 4
SBC 10
SBC 10
SBC 10
MOV r1, -50
ADD r2, r1, r0
HALT


0000 0001 1000 0000 0000 0000 0110 0100
0000 0001 0101 0000 0000 0000 0110 0100
1011 0000 0000 0000 0000 0000 0000 0100
0000 0000 0000 0000 0000 0000 0000 0000
0000 0000 0000 0000 0000 0000 0000 0000
0000 0000 0000 0000 0000 0000 0000 0000
0000 0001 1000 0000 0000 0001 1000 1110
0000 0000 0011 0001 0000 0010 0000 0000
0000 0000 1011 0000 0000 0000 0000 0000



1000 0000 0110 0100
1000 0001 1100 1000
0011 0010 0000 0001
1011 0000 0000 0000


regs[R_R4] = (instr & 0xF000_0000) >> 28;   //BCC
regs[R_R5] = (instr & 0x100_0000) >> 24;    //FLAG
regs[R_R6] = (instr & 0xF0_0000) >> 20;     //OPCODE
regs[R_R7] = (instr & 0xF_0000) >> 16;      //OPE1
regs[R_R8] = (instr & 0xF000) >> 12;        //OPE2
regs[R_R9] = (instr & 0xF00) >> 8;          //DEST
regs[R_R10] = (instr& 0xF0);                //IV
}
