1.glitch free的两个时钟切换电路
===
* 切换电路首先想到就是多路选择器，切换时钟在不考虑glitch的通常写法会是：  
<kbd>assign clk_o = sel ? clk1:clk2;</kbd>  
但是由于<kbd>sel,clk1,clk2</kbd> 都是不同步的。在实现任意时刻切换时钟时候，就有一定的一定的概率产生glitch,一旦glitch被采用会对结果照成影响。  
**时钟切换逻辑避免产生glitch的原理**  
不管关闭还是使能，都必须保证当前时钟或目标时钟的使能信号的跳变都分别在时钟为低电平期间进行的，防止产生时钟glitch。  
因此通常需要进行4个步骤：  
1.打开选择信号。2.在<kbd>clk1</kbd>为低电平时关掉<kbd>clk1</kbd>的选择端。3.在<kbd>clk2</kbd>为低电平时打开<kbd>clk2</kbd>的选择端。4.完成切换。  
因此在进行时钟切换通常需要考虑两个问题。  
* 跨时钟域的同步问题。
* 同步好的切换信号如何处理与时钟信号，才能消除glitch
![电路图](https://github.com/zsylov/verliog-study/blob/master/%E2%80%9C/%E2%80%9D/fb07e362ff710cf4f8263ac6de0815e.png)  
代码
```verilog
`timescale 1ns/1ps
module glitch_free(
						input clk0,
						input clk1,
						input reset,
						input sel,
						output clko
					);
	reg dff01,dff02;
	reg dff11,dff12;
	 
	wire clk0_inv = ~clk0;
	wire clk1_inv = ~clk1;
//clk0
always @ (posedge clk0_inv or posedge reset)
	if(reset)
		dff01 <= 1'b1;
	else
		dff01 <= !sel & !dff12;
always @ (posedge clk0 or posedge reset)
	if(reset)
		dff02 <= 1'b1;
	else 
		dff02 <= dff01;
wire clk0_gate = ~(~clk0 & dff02);

//clk1
always @ (posedge clk1_inv or posedge reset)
	if(reset)
		dff11 <= 1'b0;
	else
		dff11 <= sel & !dff02;
always @ (posedge clk0 or posedge reset)
	if(reset)
		dff12 <= 1'b0;
	else 
		dff12 <= dff11;
		
wire clk1_gate = ~(~clk1 & dff12);
//mux
assign clko = clk1_gate & clk0_gate;
endmodule
```
<kbd>RTL</kbd>级
![](https://github.com/zsylov/glitch_free_two_clk/blob/master/RTL.PNG)

<kbd>仿真结果</kbd>
![仿真结果](https://github.com/zsylov/glitch_free_two_clk/blob/master/%E4%BB%BF%E7%9C%9F%E7%BB%93%E6%9E%9C.PNG)

