TimeQuest Timing Analyzer report for transmitter
Sun Nov 15 15:22:07 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clk'
 12. Slow Model Hold: 'Clk'
 13. Slow Model Minimum Pulse Width: 'Clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clk'
 24. Fast Model Hold: 'Clk'
 25. Fast Model Minimum Pulse Width: 'Clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; transmitter                                                        ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 298.15 MHz ; 298.15 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; -2.354 ; -57.966       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; -1.380 ; -31.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                    ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.354 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.389      ;
; -2.354 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.389      ;
; -2.354 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.389      ;
; -2.354 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.389      ;
; -2.354 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.389      ;
; -2.354 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.389      ;
; -2.354 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.389      ;
; -2.354 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.389      ;
; -2.354 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.389      ;
; -2.354 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.389      ;
; -2.354 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.389      ;
; -2.334 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.334 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.334 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.334 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.334 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.334 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.334 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.334 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.334 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.334 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.334 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.369      ;
; -2.319 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.354      ;
; -2.319 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.354      ;
; -2.319 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.354      ;
; -2.319 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.354      ;
; -2.319 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.354      ;
; -2.319 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.354      ;
; -2.319 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.354      ;
; -2.319 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.354      ;
; -2.319 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.354      ;
; -2.319 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.354      ;
; -2.319 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.354      ;
; -2.282 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.317      ;
; -2.282 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.317      ;
; -2.282 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.317      ;
; -2.282 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.317      ;
; -2.282 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.317      ;
; -2.282 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.317      ;
; -2.282 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.317      ;
; -2.282 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.317      ;
; -2.282 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.317      ;
; -2.282 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.317      ;
; -2.282 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.317      ;
; -2.245 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.280      ;
; -2.245 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.280      ;
; -2.245 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.280      ;
; -2.245 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.280      ;
; -2.245 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.280      ;
; -2.245 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.280      ;
; -2.245 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.280      ;
; -2.245 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.280      ;
; -2.245 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.280      ;
; -2.245 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.280      ;
; -2.245 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.280      ;
; -2.243 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.278      ;
; -2.243 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.278      ;
; -2.238 ; baud_counter:inst2|p_count[7]  ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.273      ;
; -2.238 ; baud_counter:inst2|p_count[7]  ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.273      ;
; -2.238 ; baud_counter:inst2|p_count[7]  ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.273      ;
; -2.238 ; baud_counter:inst2|p_count[7]  ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.273      ;
; -2.238 ; baud_counter:inst2|p_count[7]  ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.273      ;
; -2.218 ; baud_counter:inst2|p_count[11] ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.253      ;
; -2.218 ; baud_counter:inst2|p_count[11] ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.253      ;
; -2.218 ; baud_counter:inst2|p_count[11] ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.253      ;
; -2.218 ; baud_counter:inst2|p_count[11] ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.253      ;
; -2.218 ; baud_counter:inst2|p_count[11] ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.253      ;
; -2.203 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.238      ;
; -2.203 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.238      ;
; -2.203 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.238      ;
; -2.203 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.238      ;
; -2.203 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.238      ;
; -2.186 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.221      ;
; -2.186 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.221      ;
; -2.186 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.221      ;
; -2.186 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.221      ;
; -2.186 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.221      ;
; -2.186 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.221      ;
; -2.186 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.221      ;
; -2.186 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.221      ;
; -2.186 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.221      ;
; -2.186 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.221      ;
; -2.186 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.221      ;
; -2.166 ; baud_counter:inst2|p_count[3]  ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.201      ;
; -2.166 ; baud_counter:inst2|p_count[3]  ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.201      ;
; -2.166 ; baud_counter:inst2|p_count[3]  ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.201      ;
; -2.166 ; baud_counter:inst2|p_count[3]  ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.201      ;
; -2.166 ; baud_counter:inst2|p_count[3]  ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.201      ;
; -2.150 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.185      ;
; -2.150 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.185      ;
; -2.150 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; -0.001     ; 3.185      ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; controller:inst|p_state.Q      ; controller:inst|p_state.Q      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; shift:inst8|pshift[9]          ; shift:inst8|pshift[8]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.526 ; shift:inst8|pshift[1]          ; shift:inst8|pshift[0]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.651 ; shift:inst8|pshift[2]          ; shift:inst8|pshift[1]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.795 ; shift:inst8|pshift[10]         ; shift:inst8|pshift[9]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; shift:inst8|pshift[8]          ; shift:inst8|pshift[7]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; baud_counter:inst2|p_count[10] ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.799 ; shift:inst8|pshift[4]          ; shift:inst8|pshift[3]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; shift:inst8|pshift[3]          ; shift:inst8|pshift[2]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.805 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[1]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; shift:inst8|pshift[6]          ; shift:inst8|pshift[5]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.834 ; shift:inst8|pshift[5]          ; shift:inst8|pshift[4]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.838 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[0]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.849 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.966 ; controller:inst|p_state.Q      ; shift:inst8|pshift[7]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.967 ; controller:inst|p_state.Q      ; shift:inst8|pshift[6]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.233      ;
; 0.967 ; controller:inst|p_state.Q      ; shift:inst8|pshift[5]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.233      ;
; 0.977 ; controller:inst|p_state.Q      ; shift:inst8|pshift[4]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.243      ;
; 0.978 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; bit_counter:inst3|p_cnt[3]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; controller:inst|p_state.Q      ; shift:inst8|pshift[3]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; controller:inst|p_state.Q      ; shift:inst8|pshift[2]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.245      ;
; 0.980 ; controller:inst|p_state.Q      ; shift:inst8|pshift[0]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.981 ; controller:inst|p_state.Q      ; shift:inst8|pshift[9]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.247      ;
; 1.004 ; shift:inst8|pshift[7]          ; shift:inst8|pshift[6]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.270      ;
; 1.009 ; shift:inst8|pshift[11]         ; shift:inst8|pshift[10]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.275      ;
; 1.011 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.277      ;
; 1.014 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.280      ;
; 1.016 ; baud_counter:inst2|p_count[11] ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.282      ;
; 1.077 ; controller:inst|p_state.Q      ; shift:inst8|pshift[8]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.343      ;
; 1.109 ; controller:inst|p_state.Q      ; shift:inst8|pshift[1]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.375      ;
; 1.180 ; baud_counter:inst2|p_count[10] ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.446      ;
; 1.188 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.205 ; shift:inst8|pshift[11]         ; shift:inst8|pshift[11]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.224 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.228 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.232 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[1]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.259 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.285 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.551      ;
; 1.295 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.299 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.565      ;
; 1.303 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.569      ;
; 1.330 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.339 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.605      ;
; 1.339 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.605      ;
; 1.356 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.622      ;
; 1.361 ; controller:inst|p_state.Q      ; shift:inst8|pshift[11]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.361 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.362 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.628      ;
; 1.368 ; bit_counter:inst3|p_cnt[4]     ; shift:inst8|pshift[11]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.634      ;
; 1.374 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.640      ;
; 1.384 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.650      ;
; 1.387 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.653      ;
; 1.397 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.663      ;
; 1.400 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.666      ;
; 1.401 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.667      ;
; 1.427 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.693      ;
; 1.432 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.698      ;
; 1.433 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.699      ;
; 1.445 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.711      ;
; 1.454 ; bit_counter:inst3|p_cnt[3]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.720      ;
; 1.454 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.720      ;
; 1.458 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.724      ;
; 1.458 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.724      ;
; 1.461 ; controller:inst|p_state.Q      ; shift:inst8|pshift[10]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.727      ;
; 1.468 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.471 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.737      ;
; 1.472 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.738      ;
; 1.490 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.756      ;
; 1.494 ; controller:inst|p_state.Q      ; bit_counter:inst3|p_cnt[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.760      ;
; 1.494 ; controller:inst|p_state.Q      ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.760      ;
; 1.494 ; controller:inst|p_state.Q      ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.760      ;
; 1.494 ; controller:inst|p_state.Q      ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.760      ;
; 1.494 ; controller:inst|p_state.Q      ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.760      ;
; 1.498 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.764      ;
; 1.503 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.504 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.770      ;
; 1.529 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.795      ;
; 1.529 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.795      ;
; 1.539 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.805      ;
; 1.542 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.808      ;
; 1.561 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.827      ;
; 1.569 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.835      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clk   ; Rise       ; Clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; controller:inst|p_state.Q      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; controller:inst|p_state.Q      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[9]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[9]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst3|p_cnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst3|p_cnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst3|p_cnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst3|p_cnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst3|p_cnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst3|p_cnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst3|p_cnt[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst3|p_cnt[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst3|p_cnt[4]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; Clk        ; 2.590 ; 2.590 ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; 1.227 ; 1.227 ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; 1.752 ; 1.752 ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; 1.803 ; 1.803 ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; 2.031 ; 2.031 ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; 1.663 ; 1.663 ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; 1.985 ; 1.985 ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; 2.418 ; 2.418 ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; 2.590 ; 2.590 ; Rise       ; Clk             ;
; Reset     ; Clk        ; 5.422 ; 5.422 ; Rise       ; Clk             ;
; Send      ; Clk        ; 5.203 ; 5.203 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; Clk        ; 0.392  ; 0.392  ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; 0.392  ; 0.392  ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; -0.306 ; -0.306 ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; -0.184 ; -0.184 ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; -0.411 ; -0.411 ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; -0.096 ; -0.096 ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; -0.311 ; -0.311 ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; -0.423 ; -0.423 ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; -0.744 ; -0.744 ; Rise       ; Clk             ;
; Reset     ; Clk        ; -4.123 ; -4.123 ; Rise       ; Clk             ;
; Send      ; Clk        ; -3.376 ; -3.376 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 7.460 ; 7.460 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 7.460 ; 7.460 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; -0.585 ; -12.016       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; -1.380 ; -31.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                    ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.585 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.617      ;
; -0.585 ; baud_counter:inst2|p_count[7]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.617      ;
; -0.574 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.574 ; baud_counter:inst2|p_count[6]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.606      ;
; -0.550 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.550 ; baud_counter:inst2|p_count[11] ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.582      ;
; -0.546 ; baud_counter:inst2|p_count[7]  ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.578      ;
; -0.546 ; baud_counter:inst2|p_count[7]  ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.578      ;
; -0.546 ; baud_counter:inst2|p_count[7]  ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.578      ;
; -0.546 ; baud_counter:inst2|p_count[7]  ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.578      ;
; -0.546 ; baud_counter:inst2|p_count[7]  ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.578      ;
; -0.544 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.576      ;
; -0.544 ; baud_counter:inst2|p_count[4]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.576      ;
; -0.535 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.567      ;
; -0.535 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.567      ;
; -0.535 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.567      ;
; -0.535 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.567      ;
; -0.535 ; baud_counter:inst2|p_count[6]  ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.567      ;
; -0.519 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.551      ;
; -0.519 ; baud_counter:inst2|p_count[3]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.551      ;
; -0.511 ; baud_counter:inst2|p_count[11] ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; baud_counter:inst2|p_count[11] ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; baud_counter:inst2|p_count[11] ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; baud_counter:inst2|p_count[11] ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.511 ; baud_counter:inst2|p_count[11] ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.543      ;
; -0.510 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.510 ; baud_counter:inst2|p_count[0]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.507 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[7]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[6]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[5]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[4]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[3]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[2]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[1]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.539      ;
; -0.507 ; baud_counter:inst2|p_count[5]  ; shift:inst8|pshift[0]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.539      ;
; -0.505 ; baud_counter:inst2|p_count[4]  ; bit_counter:inst3|p_cnt[0] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; baud_counter:inst2|p_count[4]  ; bit_counter:inst3|p_cnt[1] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; baud_counter:inst2|p_count[4]  ; bit_counter:inst3|p_cnt[2] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; baud_counter:inst2|p_count[4]  ; bit_counter:inst3|p_cnt[3] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; baud_counter:inst2|p_count[4]  ; bit_counter:inst3|p_cnt[4] ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[10]     ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[9]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.537      ;
; -0.505 ; baud_counter:inst2|p_count[1]  ; shift:inst8|pshift[8]      ; Clk          ; Clk         ; 1.000        ; 0.000      ; 1.537      ;
+--------+--------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; controller:inst|p_state.Q      ; controller:inst|p_state.Q      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; shift:inst8|pshift[9]          ; shift:inst8|pshift[8]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.244 ; shift:inst8|pshift[1]          ; shift:inst8|pshift[0]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.316 ; shift:inst8|pshift[2]          ; shift:inst8|pshift[1]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.468      ;
; 0.358 ; baud_counter:inst2|p_count[10] ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; shift:inst8|pshift[3]          ; shift:inst8|pshift[2]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; shift:inst8|pshift[10]         ; shift:inst8|pshift[9]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; shift:inst8|pshift[8]          ; shift:inst8|pshift[7]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[1]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; shift:inst8|pshift[4]          ; shift:inst8|pshift[3]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.370 ; shift:inst8|pshift[6]          ; shift:inst8|pshift[5]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[0]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; shift:inst8|pshift[5]          ; shift:inst8|pshift[4]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.436 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.588      ;
; 0.437 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.440 ; bit_counter:inst3|p_cnt[3]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.592      ;
; 0.448 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.600      ;
; 0.449 ; controller:inst|p_state.Q      ; shift:inst8|pshift[5]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.450 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.450 ; controller:inst|p_state.Q      ; shift:inst8|pshift[6]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.450 ; controller:inst|p_state.Q      ; shift:inst8|pshift[7]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.602      ;
; 0.452 ; shift:inst8|pshift[7]          ; shift:inst8|pshift[6]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; baud_counter:inst2|p_count[11] ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.459 ; shift:inst8|pshift[11]         ; shift:inst8|pshift[10]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.459 ; controller:inst|p_state.Q      ; shift:inst8|pshift[3]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.459 ; controller:inst|p_state.Q      ; shift:inst8|pshift[4]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.460 ; controller:inst|p_state.Q      ; shift:inst8|pshift[2]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; controller:inst|p_state.Q      ; shift:inst8|pshift[0]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.461 ; controller:inst|p_state.Q      ; shift:inst8|pshift[9]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.496 ; baud_counter:inst2|p_count[10] ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.500 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.514 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[1]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; controller:inst|p_state.Q      ; shift:inst8|pshift[8]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.525 ; controller:inst|p_state.Q      ; shift:inst8|pshift[1]          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.531 ; shift:inst8|pshift[11]         ; shift:inst8|pshift[11]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.535 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.549 ; baud_counter:inst2|p_count[9]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[2]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.556 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.570 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.586 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[3]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.588 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.590 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.597 ; controller:inst|p_state.Q      ; shift:inst8|pshift[11]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.605 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; bit_counter:inst3|p_cnt[2]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; bit_counter:inst3|p_cnt[4]     ; shift:inst8|pshift[11]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.621 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[4]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.623 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.625 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.777      ;
; 0.626 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.778      ;
; 0.634 ; bit_counter:inst3|p_cnt[3]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.640 ; baud_counter:inst2|p_count[6]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.642 ; controller:inst|p_state.Q      ; shift:inst8|pshift[10]         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; bit_counter:inst3|p_cnt[1]     ; bit_counter:inst3|p_cnt[4]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.656 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[0]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[1]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[2]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; bit_counter:inst3|p_cnt[4]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.658 ; bit_counter:inst3|p_cnt[0]     ; bit_counter:inst3|p_cnt[3]     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.660 ; baud_counter:inst2|p_count[8]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.661 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.665 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.679 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[7]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; baud_counter:inst2|p_count[7]  ; baud_counter:inst2|p_count[11] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; baud_counter:inst2|p_count[2]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.832      ;
; 0.696 ; baud_counter:inst2|p_count[4]  ; baud_counter:inst2|p_count[9]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.848      ;
; 0.700 ; baud_counter:inst2|p_count[1]  ; baud_counter:inst2|p_count[6]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.714 ; baud_counter:inst2|p_count[5]  ; baud_counter:inst2|p_count[10] ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.866      ;
; 0.715 ; baud_counter:inst2|p_count[3]  ; baud_counter:inst2|p_count[8]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; baud_counter:inst2|p_count[0]  ; baud_counter:inst2|p_count[5]  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.867      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clk   ; Rise       ; Clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; baud_counter:inst2|p_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; baud_counter:inst2|p_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; bit_counter:inst3|p_cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; controller:inst|p_state.Q      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; controller:inst|p_state.Q      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; shift:inst8|pshift[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; shift:inst8|pshift[9]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|inclk[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; Clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; Clk~clkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst2|p_count[9]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst2|p_count[9]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst3|p_cnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst3|p_cnt[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst3|p_cnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst3|p_cnt[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst3|p_cnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst3|p_cnt[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst3|p_cnt[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clk   ; Rise       ; inst3|p_cnt[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clk   ; Rise       ; inst3|p_cnt[4]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; Clk        ; 0.946 ; 0.946 ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; 0.205 ; 0.205 ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; 0.523 ; 0.523 ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; 0.510 ; 0.510 ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; 0.594 ; 0.594 ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; 0.407 ; 0.407 ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; 0.640 ; 0.640 ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; 0.838 ; 0.838 ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; 0.946 ; 0.946 ; Rise       ; Clk             ;
; Reset     ; Clk        ; 2.910 ; 2.910 ; Rise       ; Clk             ;
; Send      ; Clk        ; 2.760 ; 2.760 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; Clk        ; 0.502  ; 0.502  ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; 0.502  ; 0.502  ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; 0.106  ; 0.106  ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; 0.193  ; 0.193  ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; 0.114  ; 0.114  ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; 0.272  ; 0.272  ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; 0.086  ; 0.086  ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; 0.039  ; 0.039  ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; -0.140 ; -0.140 ; Rise       ; Clk             ;
; Reset     ; Clk        ; -2.244 ; -2.244 ; Rise       ; Clk             ;
; Send      ; Clk        ; -1.857 ; -1.857 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 4.196 ; 4.196 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 4.196 ; 4.196 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.354  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  Clk             ; -2.354  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -57.966 ; 0.0   ; 0.0      ; 0.0     ; -31.38              ;
;  Clk             ; -57.966 ; 0.000 ; N/A      ; N/A     ; -31.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Data[*]   ; Clk        ; 2.590 ; 2.590 ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; 1.227 ; 1.227 ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; 1.752 ; 1.752 ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; 1.803 ; 1.803 ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; 2.031 ; 2.031 ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; 1.663 ; 1.663 ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; 1.985 ; 1.985 ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; 2.418 ; 2.418 ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; 2.590 ; 2.590 ; Rise       ; Clk             ;
; Reset     ; Clk        ; 5.422 ; 5.422 ; Rise       ; Clk             ;
; Send      ; Clk        ; 5.203 ; 5.203 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Data[*]   ; Clk        ; 0.502  ; 0.502  ; Rise       ; Clk             ;
;  Data[0]  ; Clk        ; 0.502  ; 0.502  ; Rise       ; Clk             ;
;  Data[1]  ; Clk        ; 0.106  ; 0.106  ; Rise       ; Clk             ;
;  Data[2]  ; Clk        ; 0.193  ; 0.193  ; Rise       ; Clk             ;
;  Data[3]  ; Clk        ; 0.114  ; 0.114  ; Rise       ; Clk             ;
;  Data[4]  ; Clk        ; 0.272  ; 0.272  ; Rise       ; Clk             ;
;  Data[5]  ; Clk        ; 0.086  ; 0.086  ; Rise       ; Clk             ;
;  Data[6]  ; Clk        ; 0.039  ; 0.039  ; Rise       ; Clk             ;
;  Data[7]  ; Clk        ; -0.140 ; -0.140 ; Rise       ; Clk             ;
; Reset     ; Clk        ; -2.244 ; -2.244 ; Rise       ; Clk             ;
; Send      ; Clk        ; -1.857 ; -1.857 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 7.460 ; 7.460 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; TXD       ; Clk        ; 4.196 ; 4.196 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 627      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 627      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Nov 15 15:22:06 2015
Info: Command: quartus_sta transmitter -c transmitter
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'transmitter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.354       -57.966 Clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.585       -12.016 Clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 452 megabytes
    Info: Processing ended: Sun Nov 15 15:22:07 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


