Fitter report for influenced
Wed Nov 28 16:21:43 2007
Version 4.2 Build 157 12/07/2004 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Cascade Chains
 12. Non-Global High Fan-Out Signals
 13. Peripheral Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pin-Out File
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Wed Nov 28 16:21:43 2007    ;
; Quartus II Version    ; 4.2 Build 157 12/07/2004 SJ Full Version ;
; Revision Name         ; influenced                               ;
; Top-level Entity Name ; influenced                               ;
; Family                ; FLEX10K                                  ;
; Device                ; EPF10K10TC144-4                          ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 89 / 576 ( 15 % )                        ;
; Total pins            ; 18 / 102 ( 17 % )                        ;
; Total memory bits     ; 0 / 6,144 ( 0 % )                        ;
+-----------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K10TC144-4    ;                    ;
; Use smart compilation                                      ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/061300423/influenced/influenced.fit.eqn.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                           ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; CP1  ; 55    ; --  ; --   ; 8       ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; PS1  ; 47    ; --  ; 16   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; PS2  ; 63    ; --  ; 11   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                          ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; LED1     ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; LED2     ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OA       ; 23    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OB       ; 26    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OC       ; 27    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OD       ; 28    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OE       ; 29    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OF       ; 30    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; OG       ; 31    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DP       ; 32    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DE1      ; 33    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DE2      ; 36    ; --  ; 24   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; pin_name ; 142   ; --  ; 23   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; DE3      ; 37    ; --  ; 23   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; COM      ; 141   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; VCC_INT    ;              ;
; 7     ; LED1       ; TTL          ;
; 8     ; LED2       ; TTL          ;
; 9     ; GND*       ;              ;
; 10    ; GND*       ;              ;
; 11    ; GND*       ;              ;
; 12    ; GND*       ;              ;
; 13    ; GND*       ;              ;
; 14    ; GND*       ;              ;
; 15    ; GND_IO     ;              ;
; 16    ; GND_INT    ;              ;
; 17    ; GND*       ;              ;
; 18    ; GND*       ;              ;
; 19    ; GND*       ;              ;
; 20    ; GND*       ;              ;
; 21    ; GND*       ;              ;
; 22    ; GND*       ;              ;
; 23    ; OA         ; TTL          ;
; 24    ; VCC_IO     ;              ;
; 25    ; VCC_INT    ;              ;
; 26    ; OB         ; TTL          ;
; 27    ; OC         ; TTL          ;
; 28    ; OD         ; TTL          ;
; 29    ; OE         ; TTL          ;
; 30    ; OF         ; TTL          ;
; 31    ; OG         ; TTL          ;
; 32    ; DP         ; TTL          ;
; 33    ; DE1        ; TTL          ;
; 34    ; #TMS       ;              ;
; 35    ; ^nSTATUS   ;              ;
; 36    ; DE2        ; TTL          ;
; 37    ; DE3        ; TTL          ;
; 38    ; GND*       ;              ;
; 39    ; GND*       ;              ;
; 40    ; GND_IO     ;              ;
; 41    ; GND*       ;              ;
; 42    ; GND*       ;              ;
; 43    ; GND*       ;              ;
; 44    ; GND*       ;              ;
; 45    ; VCC_IO     ;              ;
; 46    ; GND*       ;              ;
; 47    ; PS1        ; TTL          ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; GND_IO     ;              ;
; 51    ; GND*       ;              ;
; 52    ; VCC_INT    ;              ;
; 53    ; VCC_INT    ;              ;
; 54    ; GND+       ;              ;
; 55    ; CP1        ; TTL          ;
; 56    ; GND+       ;              ;
; 57    ; GND_INT    ;              ;
; 58    ; GND_INT    ;              ;
; 59    ; GND*       ;              ;
; 60    ; GND*       ;              ;
; 61    ; VCC_IO     ;              ;
; 62    ; GND*       ;              ;
; 63    ; PS2        ; TTL          ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND_IO     ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; VCC_IO     ;              ;
; 72    ; GND*       ;              ;
; 73    ; GND*       ;              ;
; 74    ; ^nCONFIG   ;              ;
; 75    ; VCC_INT    ;              ;
; 76    ; ^MSEL1     ;              ;
; 77    ; ^MSEL0     ;              ;
; 78    ; GND*       ;              ;
; 79    ; GND*       ;              ;
; 80    ; GND*       ;              ;
; 81    ; GND*       ;              ;
; 82    ; GND*       ;              ;
; 83    ; GND*       ;              ;
; 84    ; GND_INT    ;              ;
; 85    ; GND_IO     ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND*       ;              ;
; 89    ; GND*       ;              ;
; 90    ; GND*       ;              ;
; 91    ; GND*       ;              ;
; 92    ; GND*       ;              ;
; 93    ; VCC_INT    ;              ;
; 94    ; VCC_IO     ;              ;
; 95    ; GND*       ;              ;
; 96    ; GND*       ;              ;
; 97    ; GND*       ;              ;
; 98    ; GND*       ;              ;
; 99    ; GND*       ;              ;
; 100   ; GND*       ;              ;
; 101   ; GND*       ;              ;
; 102   ; GND*       ;              ;
; 103   ; GND_INT    ;              ;
; 104   ; GND_IO     ;              ;
; 105   ; #TDI       ;              ;
; 106   ; ^nCE       ;              ;
; 107   ; ^DCLK      ;              ;
; 108   ; ^DATA0     ;              ;
; 109   ; GND*       ;              ;
; 110   ; GND*       ;              ;
; 111   ; GND*       ;              ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; VCC_IO     ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND*       ;              ;
; 118   ; GND*       ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; GND*       ;              ;
; 122   ; GND*       ;              ;
; 123   ; VCC_INT    ;              ;
; 124   ; GND+       ;              ;
; 125   ; GND+       ;              ;
; 126   ; GND+       ;              ;
; 127   ; GND_INT    ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND_IO     ;              ;
; 130   ; GND*       ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; VCC_IO     ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND*       ;              ;
; 138   ; GND*       ;              ;
; 139   ; GND_IO     ;              ;
; 140   ; GND*       ;              ;
; 141   ; COM        ; TTL          ;
; 142   ; pin_name   ; TTL          ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
+-------+------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Control Signals                                                                               ;
+---------------------------------------------+---------+---------+--------------+--------------+
; Name                                        ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+---------------------------------------------+---------+---------+--------------+--------------+
; inst3                                       ; LC1_A18 ; 8       ; Clock        ; Internal     ;
; inst12                                      ; LC2_A24 ; 2       ; Clock        ; Non-global   ;
; viewnew1:inst13|num:inst5|inst              ; LC8_C23 ; 12      ; Clock enable ; Non-global   ;
; viewnew1:inst13|7490:inst14|7               ; LC1_B15 ; 5       ; Clock        ; Non-global   ;
; CP1                                         ; 55      ; 8       ; Clock        ; Pin          ;
; choose:inst4|7490:inst|19                   ; LC1_A8  ; 2       ; Clock        ; Non-global   ;
; choose:inst4|7490:inst|11                   ; LC2_A8  ; 3       ; Clock enable ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst|19  ; LC1_C13 ; 2       ; Clock        ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst|11  ; LC2_C13 ; 3       ; Clock enable ; Non-global   ;
; PS1                                         ; 47      ; 1       ; Async. clear ; Non-global   ;
; PS2                                         ; 63      ; 1       ; Async. clear ; Non-global   ;
; 74169:inst5|3                               ; LC4_B14 ; 5       ; Clock enable ; Non-global   ;
; 74169:inst6|129~11                          ; LC1_B13 ; 2       ; Clock enable ; Non-global   ;
; 74169:inst5|129                             ; LC1_B14 ; 4       ; Clock enable ; Non-global   ;
; 74169:inst6|129~12                          ; LC7_B13 ; 1       ; Clock enable ; Non-global   ;
; 74169:inst6|15~11                           ; LC8_B13 ; 1       ; Clock enable ; Non-global   ;
; 74169:inst6|129                             ; LC6_B13 ; 1       ; Clock enable ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst1|19 ; LC1_C20 ; 2       ; Clock        ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst1|7  ; LC4_C14 ; 4       ; Clock        ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst|7   ; LC4_C20 ; 4       ; Clock        ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst3|19 ; LC1_C17 ; 2       ; Clock        ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst3|7  ; LC1_C23 ; 3       ; Clock        ; Non-global   ;
; choose:inst4|7490:inst4|19                  ; LC1_A24 ; 2       ; Clock        ; Non-global   ;
; choose:inst4|7490:inst3|19                  ; LC1_A13 ; 2       ; Clock        ; Non-global   ;
; choose:inst4|7490:inst3|7                   ; LC3_A24 ; 5       ; Clock        ; Non-global   ;
; choose:inst4|7490:inst2|19                  ; LC1_A17 ; 2       ; Clock        ; Non-global   ;
; choose:inst4|7490:inst2|7                   ; LC4_A13 ; 4       ; Clock        ; Non-global   ;
; viewnew1:inst13|7490:inst11|19              ; LC1_B22 ; 3       ; Clock        ; Non-global   ;
; viewnew1:inst13|7490:inst10|7               ; LC3_B18 ; 5       ; Clock        ; Non-global   ;
; viewnew1:inst13|7490:inst11|11              ; LC7_B22 ; 4       ; Clock enable ; Non-global   ;
; viewnew1:inst13|7490:inst14|19              ; LC2_B15 ; 3       ; Clock        ; Non-global   ;
; viewnew1:inst13|7490:inst12|7               ; LC2_B23 ; 5       ; Clock        ; Non-global   ;
; viewnew1:inst13|7490:inst12|19              ; LC4_B23 ; 3       ; Clock        ; Non-global   ;
; viewnew1:inst13|7490:inst11|7               ; LC8_B22 ; 5       ; Clock        ; Non-global   ;
; viewnew1:inst13|7490:inst10|11              ; LC1_B18 ; 4       ; Clock enable ; Non-global   ;
; viewnew1:inst13|7490:inst12|11              ; LC3_B23 ; 4       ; Clock enable ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst2|19 ; LC1_C14 ; 2       ; Clock        ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst2|7  ; LC4_C17 ; 4       ; Clock        ; Non-global   ;
; choose:inst4|7490:inst1|19                  ; LC1_A21 ; 2       ; Clock        ; Non-global   ;
; choose:inst4|7490:inst1|7                   ; LC4_A17 ; 4       ; Clock        ; Non-global   ;
; choose:inst4|7490:inst|7                    ; LC4_A21 ; 4       ; Clock        ; Non-global   ;
; choose:inst4|7490:inst4|11                  ; LC4_A24 ; 3       ; Clock enable ; Non-global   ;
; choose:inst4|7490:inst3|11                  ; LC2_A13 ; 3       ; Clock enable ; Non-global   ;
; 74169:inst5|129~9                           ; LC6_B14 ; 1       ; Clock enable ; Non-global   ;
; 74169:inst5|129~10                          ; LC7_B14 ; 1       ; Clock enable ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst3|11 ; LC2_C17 ; 3       ; Clock enable ; Non-global   ;
; viewnew1:inst13|7490:inst14|11              ; LC8_B15 ; 4       ; Clock enable ; Non-global   ;
; choose:inst4|7490:inst2|11                  ; LC2_A17 ; 3       ; Clock enable ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst2|11 ; LC2_C14 ; 3       ; Clock enable ; Non-global   ;
; choose:inst4|7490:inst1|11                  ; LC2_A21 ; 3       ; Clock enable ; Non-global   ;
; viewnew1:inst13|choose:inst13|7490:inst1|11 ; LC2_C20 ; 3       ; Clock enable ; Non-global   ;
+---------------------------------------------+---------+---------+--------------+--------------+


+------------------------------------+
; Global & Other Fast Signals        ;
+-------+---------+---------+--------+
; Name  ; Pin #   ; Fan-Out ; Global ;
+-------+---------+---------+--------+
; inst3 ; LC1_A18 ; 8       ; yes    ;
; CP1   ; 55      ; 8       ; yes    ;
+-------+---------+---------+--------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 4     ;
+--------+-------+


+-------------------------------------------------------+
; Non-Global High Fan-Out Signals                       ;
+---------------------------------------------+---------+
; Name                                        ; Fan-Out ;
+---------------------------------------------+---------+
; viewnew1:inst13|num:inst5|inst              ; 12      ;
; viewnew1:inst13|num:inst5|inst1             ; 11      ;
; viewnew1:inst13|74153M:inst2|9~137          ; 7       ;
; viewnew1:inst13|74153M:inst3|9~137          ; 7       ;
; viewnew1:inst13|74153M:inst4|9~137          ; 7       ;
; viewnew1:inst13|74153M:inst|9~137           ; 7       ;
; viewnew1:inst13|7490:inst10|7               ; 5       ;
; viewnew1:inst13|7490:inst12|7               ; 5       ;
; viewnew1:inst13|7490:inst11|7               ; 5       ;
; choose:inst4|7490:inst3|7                   ; 5       ;
; viewnew1:inst13|7490:inst14|7               ; 5       ;
; 74169:inst5|3                               ; 5       ;
; viewnew1:inst13|7490:inst11|11              ; 4       ;
; choose:inst4|7490:inst2|7                   ; 4       ;
; viewnew1:inst13|choose:inst13|7490:inst|7   ; 4       ;
; viewnew1:inst13|choose:inst13|7490:inst1|7  ; 4       ;
; 74169:inst5|129                             ; 4       ;
; viewnew1:inst13|7490:inst14|11              ; 4       ;
; 74169:inst5|15                              ; 4       ;
; choose:inst4|7490:inst|7                    ; 4       ;
; 74169:inst6|3                               ; 4       ;
; viewnew1:inst13|choose:inst13|7490:inst2|7  ; 4       ;
; choose:inst4|7490:inst1|7                   ; 4       ;
; viewnew1:inst13|7490:inst10|11              ; 4       ;
; viewnew1:inst13|7490:inst12|11              ; 4       ;
; viewnew1:inst13|7490:inst12|19              ; 3       ;
; viewnew1:inst13|7490:inst11|14              ; 3       ;
; viewnew1:inst13|7490:inst14|19              ; 3       ;
; viewnew1:inst13|7490:inst12|14              ; 3       ;
; choose:inst4|7490:inst|11                   ; 3       ;
; viewnew1:inst13|7490:inst11|19              ; 3       ;
; viewnew1:inst13|choose:inst13|7490:inst|11  ; 3       ;
; viewnew1:inst13|choose:inst13|7490:inst3|7  ; 3       ;
; viewnew1:inst13|choose:inst13|7490:inst1|11 ; 3       ;
; viewnew1:inst13|choose:inst13|7490:inst2|11 ; 3       ;
; choose:inst4|7490:inst1|11                  ; 3       ;
; choose:inst4|7490:inst2|11                  ; 3       ;
; viewnew1:inst13|7490:inst14|14              ; 3       ;
; viewnew1:inst13|choose:inst13|7490:inst3|11 ; 3       ;
; choose:inst4|7490:inst3|11                  ; 3       ;
; 74169:inst5|29                              ; 3       ;
; choose:inst4|7490:inst4|11                  ; 3       ;
; 74169:inst6|15                              ; 3       ;
; viewnew1:inst13|7490:inst10|14              ; 3       ;
; choose:inst4|7490:inst1|14                  ; 2       ;
; 74169:inst6|29                              ; 2       ;
; viewnew1:inst13|7490:inst10|19              ; 2       ;
; 74169:inst6|129~11                          ; 2       ;
; inst                                        ; 2       ;
; viewnew1:inst13|choose:inst13|7490:inst3|14 ; 2       ;
+---------------------------------------------+---------+


+----------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                           ;
+-------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+---------+-------+-----------------+---------------------------+----------+
; inst3             ; LC1_A18 ; Clock ; no              ; yes                       ; +ve      ;
+-------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 52             ;
; 1                        ; 2              ;
; 2                        ; 1              ;
; 3                        ; 2              ;
; 4                        ; 8              ;
; 5                        ; 2              ;
; 6                        ; 1              ;
; 7                        ; 1              ;
; 8                        ; 3              ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 54             ;
; 1                           ; 2              ;
; 2                           ; 0              ;
; 3                           ; 3              ;
; 4                           ; 11             ;
; 5                           ; 0              ;
; 6                           ; 1              ;
; 7                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 55             ;
; 1                          ; 10             ;
; 2                          ; 2              ;
; 3                          ; 1              ;
; 4                          ; 1              ;
; 5                          ; 1              ;
; 6                          ; 0              ;
; 7                          ; 0              ;
; 8                          ; 1              ;
; 9                          ; 1              ;
+----------------------------+----------------+


+----------------------------------------------------------------------------------------+
; Row Interconnect                                                                       ;
+-------+-------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+-------------------+-----------------------------+------------------------------+
;  A    ;  2 / 96 ( 2 % )   ;  0 / 48 ( 0 % )             ;  7 / 48 ( 14 % )             ;
;  B    ;  3 / 96 ( 3 % )   ;  0 / 48 ( 0 % )             ;  18 / 48 ( 37 % )            ;
;  C    ;  1 / 96 ( 1 % )   ;  0 / 48 ( 0 % )             ;  15 / 48 ( 31 % )            ;
; Total ;  6 / 288 ( 2 % )  ;  0 / 144 ( 0 % )            ;  40 / 144 ( 27 % )           ;
+-------+-------------------+-----------------------------+------------------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; 2     ;  0 / 24 ( 0 % )   ;
; 3     ;  0 / 24 ( 0 % )   ;
; 4     ;  0 / 24 ( 0 % )   ;
; 5     ;  0 / 24 ( 0 % )   ;
; 6     ;  0 / 24 ( 0 % )   ;
; 7     ;  0 / 24 ( 0 % )   ;
; 8     ;  0 / 24 ( 0 % )   ;
; 9     ;  0 / 24 ( 0 % )   ;
; 10    ;  0 / 24 ( 0 % )   ;
; 11    ;  1 / 24 ( 4 % )   ;
; 12    ;  0 / 24 ( 0 % )   ;
; 13    ;  1 / 24 ( 4 % )   ;
; 14    ;  0 / 24 ( 0 % )   ;
; 15    ;  2 / 24 ( 8 % )   ;
; 16    ;  1 / 24 ( 4 % )   ;
; 17    ;  0 / 24 ( 0 % )   ;
; 18    ;  1 / 24 ( 4 % )   ;
; 19    ;  0 / 24 ( 0 % )   ;
; 20    ;  0 / 24 ( 0 % )   ;
; 21    ;  0 / 24 ( 0 % )   ;
; 22    ;  2 / 24 ( 8 % )   ;
; 23    ;  2 / 24 ( 8 % )   ;
; 24    ;  1 / 24 ( 4 % )   ;
; Total ;  11 / 576 ( 1 % ) ;
+-------+-------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+-----------------------------------------------------------------+
; Fitter Resource Usage Summary                                   ;
+--------------------------------+--------------------------------+
; Resource                       ; Usage                          ;
+--------------------------------+--------------------------------+
; Registers                      ; 64 / 576 ( 11 % )              ;
; Total LABs                     ; 0 / 72 ( 0 % )                 ;
; Logic elements in carry chains ; 0                              ;
; User inserted logic elements   ; 0                              ;
; I/O pins                       ; 18 / 102 ( 17 % )              ;
;     -- Clock pins              ; 1                              ;
;     -- Dedicated input pins    ; 2 / 4 ( 50 % )                 ;
; Global signals                 ; 2                              ;
; EABs                           ; 0 / 3 ( 0 % )                  ;
; Total memory bits              ; 0 / 6,144 ( 0 % )              ;
; Total RAM block bits           ; 0 / 6,144 ( 0 % )              ;
; Maximum fan-out node           ; viewnew1:inst13|num:inst5|inst ;
; Maximum fan-out                ; 12                             ;
; Total fan-out                  ; 279                            ;
; Average fan-out                ; 2.61                           ;
+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                       ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                  ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------+
; |influenced                ; 89 (4)      ; 64           ; 0           ; 18   ; 25 (2)       ; 36 (0)            ; 28 (2)           ; 0 (0)           ; |influenced                                          ;
;    |74169:inst5|           ; 7 (7)       ; 4            ; 0           ; 0    ; 3 (3)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; |influenced|74169:inst5                              ;
;    |74169:inst6|           ; 8 (8)       ; 4            ; 0           ; 0    ; 4 (4)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; |influenced|74169:inst6                              ;
;    |choose:inst4|          ; 20 (0)      ; 20           ; 0           ; 0    ; 0 (0)        ; 10 (0)            ; 10 (0)           ; 0 (0)           ; |influenced|choose:inst4                             ;
;       |7490:inst1|         ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|choose:inst4|7490:inst1                  ;
;       |7490:inst2|         ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|choose:inst4|7490:inst2                  ;
;       |7490:inst3|         ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|choose:inst4|7490:inst3                  ;
;       |7490:inst4|         ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|choose:inst4|7490:inst4                  ;
;       |7490:inst|          ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|choose:inst4|7490:inst                   ;
;    |viewnew1:inst13|       ; 50 (0)      ; 34           ; 0           ; 0    ; 16 (0)       ; 18 (0)            ; 16 (0)           ; 0 (0)           ; |influenced|viewnew1:inst13                          ;
;       |74153M:inst2|       ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |influenced|viewnew1:inst13|74153M:inst2             ;
;       |74153M:inst3|       ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |influenced|viewnew1:inst13|74153M:inst3             ;
;       |74153M:inst4|       ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |influenced|viewnew1:inst13|74153M:inst4             ;
;       |74153M:inst6|       ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |influenced|viewnew1:inst13|74153M:inst6             ;
;       |74153M:inst|        ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |influenced|viewnew1:inst13|74153M:inst              ;
;       |7490:inst10|        ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|viewnew1:inst13|7490:inst10              ;
;       |7490:inst11|        ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|viewnew1:inst13|7490:inst11              ;
;       |7490:inst12|        ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|viewnew1:inst13|7490:inst12              ;
;       |7490:inst14|        ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|viewnew1:inst13|7490:inst14              ;
;       |choose:inst13|      ; 16 (0)      ; 16           ; 0           ; 0    ; 0 (0)        ; 8 (0)             ; 8 (0)            ; 0 (0)           ; |influenced|viewnew1:inst13|choose:inst13            ;
;          |7490:inst1|      ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|viewnew1:inst13|choose:inst13|7490:inst1 ;
;          |7490:inst2|      ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|viewnew1:inst13|choose:inst13|7490:inst2 ;
;          |7490:inst3|      ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|viewnew1:inst13|choose:inst13|7490:inst3 ;
;          |7490:inst|       ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0 (0)           ; |influenced|viewnew1:inst13|choose:inst13|7490:inst  ;
;       |num:inst5|          ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0 (0)           ; |influenced|viewnew1:inst13|num:inst5                ;
;       |view2:inst9|        ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |influenced|viewnew1:inst13|view2:inst9              ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------+


+-----------------------------------+
; Delay Chain Summary               ;
+----------+----------+-------------+
; Name     ; Pin Type ; Pad to Core ;
+----------+----------+-------------+
; CP1      ; Input    ; OFF         ;
; PS1      ; Input    ; OFF         ;
; PS2      ; Input    ; OFF         ;
; LED1     ; Output   ; OFF         ;
; LED2     ; Output   ; OFF         ;
; OA       ; Output   ; OFF         ;
; OB       ; Output   ; OFF         ;
; OC       ; Output   ; OFF         ;
; OD       ; Output   ; OFF         ;
; OE       ; Output   ; OFF         ;
; OF       ; Output   ; OFF         ;
; OG       ; Output   ; OFF         ;
; DP       ; Output   ; OFF         ;
; DE1      ; Output   ; OFF         ;
; DE2      ; Output   ; OFF         ;
; DE3      ; Output   ; OFF         ;
; pin_name ; Output   ; OFF         ;
; COM      ; Output   ; OFF         ;
+----------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/061300423/influenced/influenced.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
    Info: Processing started: Wed Nov 28 16:21:41 2007
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off influenced -c influenced
Info: Selected device EPF10K10TC144-4 for design "influenced"
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Warning: Following nodes are assigned to locations or regions, but do not exist in design
    Warning: Node "CP" is assigned to location or region, but does not exist in design
Info: Started fitting attempt 1 on Wed Nov 28 2007 at 16:21:41
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 0 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 0 seconds
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Processing ended: Wed Nov 28 16:21:43 2007
    Info: Elapsed time: 00:00:03


