module temp_tb();
  logic a, b, y;
  // задание (определение) тестируемого 
  // устройства
  temp dut(a, b, y);
  // активировать входы пошагово, 
  // с интервалом
  initial begin
    a = 0; b = 0; #10;
	 a = 0; b = 1; #10;
	 a = 1; b = 0; #10;
	 a = 1; b = 1; #10;
    
  end
endmodule
