# [[Unike267](https://github.com/Unike267)] EJERCICIOS COSIMULACIÓN
---
---

- **Universidad**: UPV-EHU.
- **Master**: Sistemas electrónicos avanzados, [[SIEAV](https://github.com/umarcor/SIEAV)].
- **Asignatura**: Cosimulación para la verificación de sistemas sobre FPGAs.
- **Alumno**: Unai S.

---
---

### Ejercicio:

El esquema del componente que se rescribirá de verilog a VHDL es el siguiente:

![Esquema](https://github.com/Unike267/Photos/blob/master/UNI-Photos/cosim/STATE%20DECODER%20LOGIC.png)

Se analiza y elabora de forma correcta utilizando GHDL.

**Nota:** En la carpeta VUnit está el test bench automatizado mediante [[VUnit](https://github.com/VUnit/vunit)].
