DPLBASE,VAR_0
ICH6_DPLBASE_ENABLE,VAR_1
POS_FIX_LPIB,VAR_2
SD_BDLPL,VAR_3
SD_BDLPU,VAR_4
SD_CBL,VAR_5
SD_CTL,VAR_6
SD_CTL_STREAM_TAG_MASK,VAR_7
SD_CTL_STREAM_TAG_SHIFT,VAR_8
SD_CTL_TRAFFIC_PRIO,VAR_9
SD_FORMAT,VAR_10
SD_INT_MASK,VAR_11
SD_LVI,VAR_12
azx_readl,FUNC_0
azx_sd_readl,FUNC_1
azx_sd_writel,FUNC_2
azx_sd_writew,FUNC_3
azx_snoop,FUNC_4
azx_stream_clear,FUNC_5
azx_writel,FUNC_6
upper_32_bits,FUNC_7
azx_setup_controller,FUNC_8
chip,VAR_13
azx_dev,VAR_14
val,VAR_15
