Fitter report for minimig_poseidon-ep4cgx150
Thu Feb 06 18:09:31 2025
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_0|altsyncram_p1l1:auto_generated|ALTSYNCRAM
 30. |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_1|altsyncram_p1l1:auto_generated|ALTSYNCRAM
 31. |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_reconfig_ntsc:amigaclk_reconfig_ntsc_i|altsyncram:altsyncram_component|altsyncram_jma1:auto_generated|ALTSYNCRAM
 32. |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_reconfig_pal:amigaclk_reconfig_pal_i|altsyncram:altsyncram_component|altsyncram_hia1:auto_generated|ALTSYNCRAM
 33. |minimig_mist_top|minimig:minimig|minimig_autoconfig:autoconfig|minimig_autoconfig_rom:acrom|altsyncram:ram_rtl_0|altsyncram_vqo1:auto_generated|ALTSYNCRAM
 34. Fitter DSP Block Usage Summary
 35. DSP Block Details
 36. Routing Usage Summary
 37. LAB Logic Elements
 38. LAB-wide Signals
 39. LAB Signals Sourced
 40. LAB Signals Sourced Out
 41. LAB Distinct Inputs
 42. I/O Rules Summary
 43. I/O Rules Details
 44. I/O Rules Matrix
 45. Fitter Device Options
 46. Operating Settings and Conditions
 47. Estimated Delay Added for Hold Timing Summary
 48. Estimated Delay Added for Hold Timing Details
 49. Fitter Messages
 50. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Feb 06 18:09:31 2025       ;
; Quartus Prime Version              ; 17.0.2 Build 602 07/19/2017 SJ Lite Edition ;
; Revision Name                      ; minimig_poseidon-ep4cgx150                  ;
; Top-level Entity Name              ; minimig_mist_top                            ;
; Family                             ; Cyclone IV GX                               ;
; Device                             ; EP4CGX150DF27I7                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 24,615 / 149,760 ( 16 % )                   ;
;     Total combinational functions  ; 20,667 / 149,760 ( 14 % )                   ;
;     Dedicated logic registers      ; 12,478 / 149,760 ( 8 % )                    ;
; Total registers                    ; 12531                                       ;
; Total pins                         ; 81 / 426 ( 19 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 450,400 / 6,635,520 ( 7 % )                 ;
; Embedded Multiplier 9-bit elements ; 30 / 720 ( 4 % )                            ;
; Total GXB Receiver Channel PCS     ; 0 / 8 ( 0 % )                               ;
; Total GXB Receiver Channel PMA     ; 0 / 8 ( 0 % )                               ;
; Total GXB Transmitter Channel PCS  ; 0 / 8 ( 0 % )                               ;
; Total GXB Transmitter Channel PMA  ; 0 / 8 ( 0 % )                               ;
; Total PLLs                         ; 2 / 8 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX150DF27I7                       ;                                       ;
; Maximum processors allowed for parallel compilation                        ; 8                                     ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Auto Merge PLLs                                                            ; Off                                   ; On                                    ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                                ; 4.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 2.0                                   ; 1.0                                   ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; PowerPlay Power Optimization During Fitting                                ; Off                                   ; Normal compilation                    ;
; Final Placement Optimizations                                              ; Always                                ; Automatically                         ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.3%      ;
;     Processor 3            ;   1.2%      ;
;     Processor 4            ;   1.2%      ;
;     Processor 5            ;   1.2%      ;
;     Processor 6            ;   1.2%      ;
;     Processor 7            ;   1.2%      ;
;     Processor 8            ;   1.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                               ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|dout[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|dout[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|dout[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|dout[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|dout[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|dout[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|dout[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|dout[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|dout[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|dout[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|dout[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[0]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a0    ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[1]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a1    ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[2]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a2    ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[3]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a3    ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[4]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a4    ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[5]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a5    ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[6]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a6    ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[7]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a7    ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[8]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a8    ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[9]    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a9    ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[10]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a10   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[11]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a11   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[12]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a12   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[13]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a13   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[14]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a14   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[15]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a15   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[16]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a16   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[17]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a17   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[18]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a18   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[19]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a19   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[20]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a20   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[21]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a21   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[22]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a22   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[23]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a23   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[24]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a24   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[25]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a25   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[26]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a26   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[27]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a27   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[28]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a28   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[29]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a29   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[30]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a30   ; PORTBDATAOUT     ;                       ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|dout[31]   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ram_block1a31   ; PORTBDATAOUT     ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[1]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[2]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[3]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[4]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[5]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[6]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[7]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[8]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[9]                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[10]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[11]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[12]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[13]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[14]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[15]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[16]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[17]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[18]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[19]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[20]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[21]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[22]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[23]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[24]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|AudioMix:tocAudioMix|scaled_in[25]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; DATAOUT          ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[0]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[1]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[2]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[3]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[4]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[5]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[6]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[7]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[8]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[9]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[10]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[11]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[12]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[13]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[14]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[15]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[0]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[0]                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[0]~_Duplicate_1                                                                          ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[1]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[1]                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[1]~_Duplicate_1                                                                          ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[2]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[2]                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[2]~_Duplicate_1                                                                          ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[3]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[3]                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[3]~_Duplicate_1                                                                          ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[4]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[4]                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[4]~_Duplicate_1                                                                          ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[5]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[5]                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[5]~_Duplicate_1                                                                          ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[6]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[6]                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[6]~_Duplicate_1                                                                          ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[7]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[7]                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[7]~_Duplicate_1                                                                          ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[8]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[8]                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[8]~_Duplicate_1                                                                          ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[9]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[9]                          ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[9]~_Duplicate_1                                                                          ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[10]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[10]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[10]~_Duplicate_1                                                                         ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[11]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[11]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[11]~_Duplicate_1                                                                         ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[12]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[12]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[12]~_Duplicate_1                                                                         ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[13]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[13]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[13]~_Duplicate_1                                                                         ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[14]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[14]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[14]~_Duplicate_1                                                                         ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[15]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[15]                         ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[15]~_Duplicate_1                                                                         ; Q                ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[0]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[1]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[2]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[3]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[4]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[5]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[6]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[7]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[8]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[9]                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[10]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[11]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[12]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[13]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[14]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[15]                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1    ; DATAA            ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[0]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a0                                               ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[1]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a1                                               ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[2]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a2                                               ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[3]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a3                                               ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[4]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a4                                               ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[5]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a5                                               ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[6]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a6                                               ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[7]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a7                                               ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[8]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a8                                               ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[9]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a9                                               ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[10]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a10                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[11]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a11                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[12]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a12                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[13]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a13                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[14]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a14                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[15]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a15                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[16]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a16                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[17]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a17                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[18]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a18                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[19]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a19                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[20]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a20                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[21]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a21                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[22]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a22                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[23]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a23                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[24]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a24                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[25]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a25                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[26]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a26                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[27]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a27                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[28]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a28                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[29]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a29                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|amber:AMBER1|sd_lbuf_o[30]                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ram_block1a30                                              ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[0]                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a0                          ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[1]                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a1                          ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[2]                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a2                          ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[3]                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a3                          ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[4]                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a4                          ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[5]                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a5                          ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[6]                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a6                          ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[7]                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a7                          ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[8]                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a8                          ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[9]                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a9                          ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[10]                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a10                         ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[11]                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a11                         ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[12]                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a12                         ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[13]                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a13                         ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[14]                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a14                         ; PORTBDATAOUT     ;                       ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|data_out[15]                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ram_block1a15                         ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[0]         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a0            ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[1]         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a1            ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[2]         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a2            ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[3]         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a3            ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[4]         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a4            ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[5]         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a5            ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[6]         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a6            ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[7]         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a7            ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[8]         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a8            ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[9]         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a9            ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[10]        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a10           ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[11]        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a11           ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[12]        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a12           ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[13]        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a13           ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[14]        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a14           ; PORTBDATAOUT     ;                       ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|out[15]        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ram_block1a15           ; PORTBDATAOUT     ;                       ;
; sdram_ctrl:sdram|ba[0]                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[0]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|ba[1]                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[1]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|dqm[0]                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQML~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|dqm[1]                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQMH~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sd_cmd[0]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nWE~output                                                                                                                                ; I                ;                       ;
; sdram_ctrl:sdram|sd_cmd[1]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nCAS~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sd_cmd[2]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nRAS~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sd_cmd[3]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_nCS~output                                                                                                                                ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[0]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[0]~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[1]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[1]~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[2]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[2]~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[3]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[3]~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[4]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[4]~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[5]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[5]~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[6]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[6]~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[7]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[7]~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[8]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[8]~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[9]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[9]~output                                                                                                                               ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[10]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[10]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[11]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[11]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdaddr[12]                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_A[12]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdata_oe                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_1                                                                                                          ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                              ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_1                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_2                                                                                                          ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_1                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                              ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_1                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_2                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_3                                                                                                          ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_2                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                              ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_2                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_3                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_4                                                                                                          ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_3                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                              ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_3                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_4                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_5                                                                                                          ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_4                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                              ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_4                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_5                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_6                                                                                                          ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_5                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                              ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_5                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_6                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_7                                                                                                          ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_6                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                              ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_6                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_7                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_8                                                                                                          ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_7                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                              ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_7                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_8                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_9                                                                                                          ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_8                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                              ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_8                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_9                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_10                                                                                                         ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_9                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                              ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_9                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_10                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_11                                                                                                         ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_10                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                             ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_10                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_11                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_12                                                                                                         ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_11                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                             ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_11                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_12                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_13                                                                                                         ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_12                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                             ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_12                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_13                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_14                                                                                                         ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_13                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                             ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_13                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_14                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_ctrl:sdram|sdata_oe~_Duplicate_15                                                                                                         ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_14                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                             ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_14                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_15                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                             ; OE               ;                       ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_15                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                 ;                  ;                       ;
; sdram_ctrl:sdram|sdata_out[0]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[0]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[0]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[1]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[1]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[1]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[2]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[2]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[2]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[3]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[3]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[3]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[4]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[4]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[4]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[5]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[5]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[5]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[6]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[6]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[6]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[7]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[7]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[7]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[8]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[8]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[8]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[9]                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[9]~_Duplicate_1                                                                                                      ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[9]                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                              ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[10]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[10]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[10]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                             ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[11]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[11]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[11]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                             ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[12]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[12]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[12]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                             ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[13]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[13]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[13]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                             ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[14]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[14]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[14]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                             ; I                ;                       ;
; sdram_ctrl:sdram|sdata_out[15]                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ctrl:sdram|sdata_out[15]~_Duplicate_1                                                                                                     ; Q                ;                       ;
; sdram_ctrl:sdram|sdata_out[15]                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                             ; I                ;                       ;
+------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                         ;
+----------+----------------+--------------+---------------------------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To                      ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------------------------+---------------+----------------+
; Location ;                ;              ; AUDIO_IN                        ; PIN_AC17      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[0]                        ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[10]                       ; PIN_AE6       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[11]                       ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[12]                       ; PIN_AD10      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[13]                       ; PIN_AD14      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[14]                       ; PIN_AD15      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[15]                       ; PIN_AF16      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[16]                       ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[17]                       ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[18]                       ; PIN_AC16      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[19]                       ; PIN_AC15      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[1]                        ; PIN_AF15      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[20]                       ; PIN_AF11      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[21]                       ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[22]                       ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[23]                       ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[2]                        ; PIN_AE14      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[3]                        ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[4]                        ; PIN_AC10      ; QSF Assignment ;
; Location ;                ;              ; BUS_A[5]                        ; PIN_AF7       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[6]                        ; PIN_AD5       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[7]                        ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[8]                        ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; BUS_A[9]                        ; PIN_AF5       ; QSF Assignment ;
; Location ;                ;              ; BUS_CLK                         ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; BUS_CLK2                        ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; BUS_D[0]                        ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; BUS_D[10]                       ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; BUS_D[1]                        ; PIN_A12       ; QSF Assignment ;
; Location ;                ;              ; BUS_D[2]                        ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; BUS_D[3]                        ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; BUS_D[4]                        ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; BUS_D[5]                        ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; BUS_D[6]                        ; PIN_B1        ; QSF Assignment ;
; Location ;                ;              ; BUS_D[7]                        ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; BUS_D[8]                        ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; BUS_D[9]                        ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; BUS_IE0                         ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; BUS_IE1                         ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; BUS_N41                         ; PIN_AD16      ; QSF Assignment ;
; Location ;                ;              ; BUS_N42                         ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; BUS_N43                         ; PIN_AF12      ; QSF Assignment ;
; Location ;                ;              ; BUS_N44                         ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; BUS_N45                         ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; BUS_N46                         ; PIN_AD6       ; QSF Assignment ;
; Location ;                ;              ; BUS_N47                         ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; BUS_N48                         ; PIN_AC4       ; QSF Assignment ;
; Location ;                ;              ; BUS_PAGE                        ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; BUS_RFSH                        ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; BUS_RX                          ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; BUS_RX2                         ; PIN_AE5       ; QSF Assignment ;
; Location ;                ;              ; BUS_TX                          ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; BUS_TX2                         ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; BUS_USER1                       ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; BUS_USER2                       ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; BUS_USER3                       ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; BUS_USER5                       ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; BUS_USER6                       ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; BUS_USER7                       ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; BUS_[11]                        ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; BUS_[12]                        ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; BUS_[13]                        ; PIN_A2        ; QSF Assignment ;
; Location ;                ;              ; BUS_[14]                        ; PIN_C1        ; QSF Assignment ;
; Location ;                ;              ; BUS_[15]                        ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; BUS_nBUSAK                      ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; BUS_nBUSRQ                      ; PIN_A15       ; QSF Assignment ;
; Location ;                ;              ; BUS_nHALT                       ; PIN_A16       ; QSF Assignment ;
; Location ;                ;              ; BUS_nINT                        ; PIN_C16       ; QSF Assignment ;
; Location ;                ;              ; BUS_nIORQ                       ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; BUS_nM1                         ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; BUS_nMREQ                       ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; BUS_nNMI                        ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; BUS_nRD                         ; PIN_C15       ; QSF Assignment ;
; Location ;                ;              ; BUS_nRESET                      ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; BUS_nWAIT                       ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; BUS_nWR                         ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; KEY0                            ; PIN_AD23      ; QSF Assignment ;
; Location ;                ;              ; KEY1                            ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; LED1                            ; PIN_A25       ; QSF Assignment ;
; Location ;                ;              ; LED2                            ; PIN_A24       ; QSF Assignment ;
; Location ;                ;              ; pll:pll|altpll:altpll_component ; PLL_1         ; QSF Assignment ;
+----------+----------------+--------------+---------------------------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 34180 ) ; 0.00 % ( 0 / 34180 )       ; 0.00 % ( 0 / 34180 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 34180 ) ; 0.00 % ( 0 / 34180 )       ; 0.00 % ( 0 / 34180 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 33979 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 192 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/output_files/minimig_poseidon-ep4cgx150.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 24,615 / 149,760 ( 16 % )   ;
;     -- Combinational with no register       ; 12137                       ;
;     -- Register only                        ; 3948                        ;
;     -- Combinational with a register        ; 8530                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 11868                       ;
;     -- 3 input functions                    ; 5715                        ;
;     -- <=2 input functions                  ; 3084                        ;
;     -- Register only                        ; 3948                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 17912                       ;
;     -- arithmetic mode                      ; 2755                        ;
;                                             ;                             ;
; Total registers*                            ; 12,531 / 151,755 ( 8 % )    ;
;     -- Dedicated logic registers            ; 12,478 / 149,760 ( 8 % )    ;
;     -- I/O registers                        ; 53 / 1,995 ( 3 % )          ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 1,835 / 9,360 ( 20 % )      ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 81 / 426 ( 19 % )           ;
;     -- Clock pins                           ; 2 / 10 ( 20 % )             ;
;     -- Dedicated input pins                 ; 3 / 25 ( 12 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 66 / 720 ( 9 % )            ;
; Total block memory bits                     ; 450,400 / 6,635,520 ( 7 % ) ;
; Total block memory implementation bits      ; 608,256 / 6,635,520 ( 9 % ) ;
; Embedded Multiplier 9-bit elements          ; 30 / 720 ( 4 % )            ;
; PLLs                                        ; 2 / 8 ( 25 % )              ;
; Global signals                              ; 9                           ;
;     -- Global clocks                        ; 9 / 30 ( 30 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; GXB Receiver channel PCSs                   ; 0 / 8 ( 0 % )               ;
; GXB Receiver channel PMAs                   ; 0 / 8 ( 0 % )               ;
; GXB Transmitter channel PCSs                ; 0 / 8 ( 0 % )               ;
; GXB Transmitter channel PMAs                ; 0 / 8 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 5.9% / 5.5% / 6.6%          ;
; Peak interconnect usage (total/H/V)         ; 33.7% / 29.3% / 40.0%       ;
; Maximum fan-out                             ; 8712                        ;
; Highest non-global fan-out                  ; 1657                        ;
; Total fan-out                               ; 114528                      ;
; Average fan-out                             ; 3.18                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                      ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                     ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                    ; Low                            ;
;                                              ;                         ;                        ;                                ;
; Total logic elements                         ; 24485 / 149760 ( 16 % ) ; 130 / 149760 ( < 1 % ) ; 0 / 149760 ( 0 % )             ;
;     -- Combinational with no register        ; 12084                   ; 53                     ; 0                              ;
;     -- Register only                         ; 3933                    ; 15                     ; 0                              ;
;     -- Combinational with a register         ; 8468                    ; 62                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                        ;                                ;
;     -- 4 input functions                     ; 11815                   ; 53                     ; 0                              ;
;     -- 3 input functions                     ; 5690                    ; 25                     ; 0                              ;
;     -- <=2 input functions                   ; 3047                    ; 37                     ; 0                              ;
;     -- Register only                         ; 3933                    ; 15                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic elements by mode                       ;                         ;                        ;                                ;
;     -- normal mode                           ; 17805                   ; 107                    ; 0                              ;
;     -- arithmetic mode                       ; 2747                    ; 8                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total registers                              ; 12454                   ; 77                     ; 0                              ;
;     -- Dedicated logic registers             ; 12401 / 149760 ( 8 % )  ; 77 / 149760 ( < 1 % )  ; 0 / 149760 ( 0 % )             ;
;     -- I/O registers                         ; 106                     ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total LABs:  partially or completely used    ; 1824 / 9360 ( 19 % )    ; 11 / 9360 ( < 1 % )    ; 0 / 9360 ( 0 % )               ;
;                                              ;                         ;                        ;                                ;
; Virtual pins                                 ; 0                       ; 0                      ; 0                              ;
; I/O pins                                     ; 81                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 30 / 720 ( 4 % )        ; 0 / 720 ( 0 % )        ; 0 / 720 ( 0 % )                ;
; Total memory bits                            ; 450400                  ; 0                      ; 0                              ;
; Total RAM block bits                         ; 608256                  ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 8 ( 0 % )           ; 0 / 8 ( 0 % )          ; 2 / 8 ( 25 % )                 ;
; M9K                                          ; 66 / 720 ( 9 % )        ; 0 / 720 ( 0 % )        ; 0 / 720 ( 0 % )                ;
; Clock control block                          ; 4 / 38 ( 10 % )         ; 0 / 38 ( 0 % )         ; 5 / 38 ( 13 % )                ;
; Double Data Rate I/O output circuitry        ; 37 / 456 ( 8 % )        ; 0 / 456 ( 0 % )        ; 0 / 456 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 456 ( 3 % )        ; 0 / 456 ( 0 % )        ; 0 / 456 ( 0 % )                ;
;                                              ;                         ;                        ;                                ;
; Connections                                  ;                         ;                        ;                                ;
;     -- Input Connections                     ; 12467                   ; 112                    ; 6                              ;
;     -- Registered Input Connections          ; 12381                   ; 86                     ; 0                              ;
;     -- Output Connections                    ; 206                     ; 17                     ; 12362                          ;
;     -- Registered Output Connections         ; 1                       ; 17                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Internal Connections                         ;                         ;                        ;                                ;
;     -- Total Connections                     ; 114912                  ; 634                    ; 12379                          ;
;     -- Registered Connections                ; 49721                   ; 420                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; External Connections                         ;                         ;                        ;                                ;
;     -- Top                                   ; 180                     ; 125                    ; 12368                          ;
;     -- sld_hub:auto_hub                      ; 125                     ; 4                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 12368                   ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Partition Interface                          ;                         ;                        ;                                ;
;     -- Input Ports                           ; 40                      ; 37                     ; 6                              ;
;     -- Output Ports                          ; 55                      ; 54                     ; 7                              ;
;     -- Bidir Ports                           ; 17                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Registered Ports                             ;                         ;                        ;                                ;
;     -- Registered Input Ports                ; 0                       ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 21                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Port Connectivity                            ;                         ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 1                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 28                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 25                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 30                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 44                     ; 0                              ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_27[0] ; R25   ; 5        ; 117          ; 41           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; CLOCK_27[1] ; AC5   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; CLOCK_32[0] ; N26   ; 6        ; 117          ; 46           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; CLOCK_32[1] ; N25   ; 6        ; 117          ; 46           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; CLOCK_50    ; B14   ; 7        ; 57           ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CONF_DATA0  ; D6    ; 9        ; 1            ; 91           ; 0            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIDI_IN     ; C17   ; 7        ; 75           ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; Fitter               ; no        ;
; SPI_DI      ; B22   ; 7        ; 95           ; 91           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SPI_SCK     ; C21   ; 7        ; 95           ; 91           ; 7            ; 113                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SPI_SS2     ; C10   ; 8        ; 28           ; 91           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SPI_SS3     ; B9    ; 8        ; 28           ; 91           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SPI_SS4     ; B21   ; 7        ; 88           ; 91           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; UART_RX     ; AE5   ; 3        ; 21           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUDIO_L     ; M19   ; 6        ; 117          ; 51           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; AUDIO_R     ; L19   ; 6        ; 117          ; 51           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; I2S_BCK     ; AF17  ; 4        ; 77           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2S_DATA    ; AE17  ; 4        ; 75           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2S_LRCK    ; AD17  ; 4        ; 75           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED         ; A23   ; 7        ; 104          ; 91           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MIDI_OUT    ; H14   ; 7        ; 70           ; 91           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; SDRAM_A[0]  ; L25   ; 6        ; 117          ; 57           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[10] ; K26   ; 6        ; 117          ; 59           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[11] ; L24   ; 6        ; 117          ; 57           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[12] ; K23   ; 6        ; 117          ; 69           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[1]  ; L26   ; 6        ; 117          ; 56           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[2]  ; M25   ; 6        ; 117          ; 55           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[3]  ; M26   ; 6        ; 117          ; 54           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[4]  ; N22   ; 6        ; 117          ; 49           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[5]  ; N23   ; 6        ; 117          ; 49           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[6]  ; N24   ; 6        ; 117          ; 50           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[7]  ; M22   ; 6        ; 117          ; 56           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[8]  ; M24   ; 6        ; 117          ; 50           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_A[9]  ; L23   ; 6        ; 117          ; 58           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0] ; J25   ; 6        ; 117          ; 61           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1] ; J26   ; 6        ; 117          ; 60           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE   ; K24   ; 6        ; 117          ; 61           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK   ; J23   ; 6        ; 117          ; 69           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQMH  ; H24   ; 6        ; 117          ; 70           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQML  ; F26   ; 6        ; 117          ; 66           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCAS  ; G26   ; 6        ; 117          ; 66           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nCS   ; H26   ; 6        ; 117          ; 65           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nRAS  ; H25   ; 6        ; 117          ; 65           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_nWE   ; G25   ; 6        ; 117          ; 70           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TX     ; AF4   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; AE18  ; 4        ; 82           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; AD19  ; 4        ; 90           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; AE22  ; 4        ; 95           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; AF24  ; 4        ; 108          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; AF25  ; 4        ; 108          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; AF22  ; 4        ; 97           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; AF18  ; 4        ; 84           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; AE19  ; 4        ; 86           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; AD20  ; 4        ; 95           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; AC21  ; 4        ; 106          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; AD21  ; 4        ; 106          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; AE21  ; 4        ; 95           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS      ; AD18  ; 4        ; 86           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; AC19  ; 4        ; 90           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; AF19  ; 4        ; 86           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; AF20  ; 4        ; 92           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; AE23  ; 4        ; 104          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; AF23  ; 4        ; 104          ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; AF21  ; 4        ; 92           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS      ; AC18  ; 4        ; 86           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------+
; SDRAM_DQ[0]  ; B25   ; 6        ; 117          ; 83           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe               ;
; SDRAM_DQ[10] ; G22   ; 6        ; 117          ; 86           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_10 ;
; SDRAM_DQ[11] ; F24   ; 6        ; 117          ; 80           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_11 ;
; SDRAM_DQ[12] ; F23   ; 6        ; 117          ; 77           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_12 ;
; SDRAM_DQ[13] ; E24   ; 6        ; 117          ; 80           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_13 ;
; SDRAM_DQ[14] ; D24   ; 6        ; 117          ; 84           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_14 ;
; SDRAM_DQ[15] ; C24   ; 6        ; 117          ; 84           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_15 ;
; SDRAM_DQ[1]  ; B26   ; 6        ; 117          ; 83           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_1  ;
; SDRAM_DQ[2]  ; C25   ; 6        ; 117          ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_2  ;
; SDRAM_DQ[3]  ; C26   ; 6        ; 117          ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_3  ;
; SDRAM_DQ[4]  ; D25   ; 6        ; 117          ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_4  ;
; SDRAM_DQ[5]  ; D26   ; 6        ; 117          ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_5  ;
; SDRAM_DQ[6]  ; E25   ; 6        ; 117          ; 72           ; 0            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_6  ;
; SDRAM_DQ[7]  ; E26   ; 6        ; 117          ; 72           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_7  ;
; SDRAM_DQ[8]  ; H23   ; 6        ; 117          ; 74           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_8  ;
; SDRAM_DQ[9]  ; G24   ; 6        ; 117          ; 77           ; 7            ; 1                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_ctrl:sdram|sdata_oe~_Duplicate_9  ;
; SPI_DO       ; B23   ; 7        ; 104          ; 91           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off               ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; SPI_DO~4 (inverted)                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                              ;
+----------+-----------+---------------------+---------------------+---------------------------+
; Location ; Pin Name  ; Reserved As         ; User Signal Name    ; Pin Type                  ;
+----------+-----------+---------------------+---------------------+---------------------------+
; W7       ; MSEL3     ; -                   ; -                   ; Dedicated Programming Pin ;
; Y6       ; MSEL2     ; -                   ; -                   ; Dedicated Programming Pin ;
; Y7       ; MSEL1     ; -                   ; -                   ; Dedicated Programming Pin ;
; AA6      ; MSEL0     ; -                   ; -                   ; Dedicated Programming Pin ;
; AB6      ; CONF_DONE ; -                   ; -                   ; Dedicated Programming Pin ;
; AA5      ; nSTATUS   ; -                   ; -                   ; Dedicated Programming Pin ;
; D6       ; DATA0     ; Use as regular IO   ; CONF_DATA0          ; Dual Purpose Pin          ;
; F6       ; DCLK      ; As input tri-stated ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; E5       ; nCONFIG   ; -                   ; -                   ; Dedicated Programming Pin ;
; H7       ; nCE       ; -                   ; -                   ; Dedicated Programming Pin ;
; G6       ; TDI       ; -                   ; altera_reserved_tdi ; JTAG Pin                  ;
; G8       ; TCK       ; -                   ; altera_reserved_tck ; JTAG Pin                  ;
; F5       ; TMS       ; -                   ; altera_reserved_tms ; JTAG Pin                  ;
; H8       ; TDO       ; -                   ; altera_reserved_tdo ; JTAG Pin                  ;
+----------+-----------+---------------------+---------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 3 / 68 ( 4 % )   ; 3.3V          ; --           ; --               ;
; 3B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 3.3V             ;
; 3A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 3.3V             ;
; 4        ; 23 / 65 ( 35 % ) ; 3.3V          ; --           ; --               ;
; 5        ; 1 / 55 ( 2 % )   ; 3.3V          ; --           ; --               ;
; 6        ; 43 / 57 ( 75 % ) ; 3.3V          ; --           ; --               ;
; 7        ; 8 / 62 ( 13 % )  ; 3.3V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 3.3V             ;
; 8        ; 2 / 71 ( 3 % )   ; 3.3V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 3.3V             ;
; 9        ; 2 / 4 ( 50 % )   ; 3.3V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 454        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 438        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 439        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 436        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 437        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 433        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 431        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 427        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 428        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 421        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 395        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 386        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 387        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 384        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 362        ; 7        ; LED                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 357        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A25      ; 358        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA1      ; 31         ; QL0      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 30         ; QL0      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ; --       ; VCCL_GXB                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA4      ;            ; --       ; VCCL_GXB                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA5      ; 37         ; 3        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ; 35         ; 3        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA7      ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA17     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA20     ; 184        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA23     ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 235        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 241        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; NC                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 36         ; 3        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB14     ; 136        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 185        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB26     ; 234        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ;            ;          ; RREF                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC3      ;            ; --       ; VCCA_GXB                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC4      ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC5      ; 46         ; 3        ; CLOCK_27[1]                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC6      ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC7      ; 40         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC10     ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC14     ; 128        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC17     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 164        ; 4        ; VGA_VS                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 172        ; 4        ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 188        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC21     ; 191        ; 4        ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC24     ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 233        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 232        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ; --       ; VCCL_GXB                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD3      ; 49         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD4      ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD10     ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD12     ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD14     ; 129        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD17     ; 150        ; 4        ; I2S_LRCK                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 165        ; 4        ; VGA_HS                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 173        ; 4        ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ; 178        ; 4        ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD21     ; 192        ; 4        ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD24     ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 51         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE2      ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE3      ; 50         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE5      ; 70         ; 3        ; UART_RX                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE9      ; 118        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE13     ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE14     ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE17     ; 151        ; 4        ; I2S_DATA                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 159        ; 4        ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 166        ; 4        ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE21     ; 179        ; 4        ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 180        ; 4        ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 186        ; 4        ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE25     ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE26     ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF2      ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF3      ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 72         ; 3        ; UART_TX                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 126        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF14     ; 127        ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 152        ; 4        ; I2S_BCK                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 160        ; 4        ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 167        ; 4        ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 174        ; 4        ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 175        ; 4        ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 181        ; 4        ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 187        ; 4        ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 193        ; 4        ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 194        ; 4        ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B1       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 455        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 469        ; 8        ; SPI_SS3                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 434        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 432        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ; 425        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 422        ; 7        ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 385        ; 7        ; SPI_SS4                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 372        ; 7        ; SPI_DI                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 363        ; 7        ; SPI_DO                          ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 338        ; 6        ; SDRAM_DQ[0]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ; 337        ; 6        ; SDRAM_DQ[1]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C2       ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 470        ; 8        ; SPI_SS2                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 452        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 453        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 402        ; 7        ; MIDI_IN                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 393        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 392        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 374        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 373        ; 7        ; SPI_SCK                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 355        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 347        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 339        ; 6        ; SDRAM_DQ[15]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 336        ; 6        ; SDRAM_DQ[2]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ; 335        ; 6        ; SDRAM_DQ[3]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D2       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D3       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 512        ; 9        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 510        ; 9        ; CONF_DATA0                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 460        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 450        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 435        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D15      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 394        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 375        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 364        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 365        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 356        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 344        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 340        ; 6        ; SDRAM_DQ[14]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D25      ; 323        ; 6        ; SDRAM_DQ[4]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 322        ; 6        ; SDRAM_DQ[5]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E2       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 514        ; 9        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 511        ; 9        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 461        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 451        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 444        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 445        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E18      ; 368        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 369        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ; 359        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ; 345        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 346        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ; 343        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E24      ; 333        ; 6        ; SDRAM_DQ[13]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E25      ; 321        ; 6        ; SDRAM_DQ[6]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 320        ; 6        ; SDRAM_DQ[7]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 1          ; QL1      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 0          ; QL1      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 518        ; 9        ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; F6       ; 513        ; 9        ; ~ALTERA_DCLK~ / RESERVED_INPUT  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F14      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 376        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F21      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 329        ; 6        ; SDRAM_DQ[12]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 334        ; 6        ; SDRAM_DQ[11]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ; 311        ; 6        ; SDRAM_DQML                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 3          ; QL1      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 2          ; QL1      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCL_GXB                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G6       ; 516        ; 9        ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; G7       ;            ; 9        ; VCCIO9                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G8       ; 517        ; 9        ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; G9       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 462        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 377        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G17      ; 360        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G19      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ;            ;          ; VCCD_PLL                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G22      ; 341        ; 6        ; SDRAM_DQ[10]                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G23      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G24      ; 328        ; 6        ; SDRAM_DQ[9]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 318        ; 6        ; SDRAM_nWE                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 312        ; 6        ; SDRAM_nCAS                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 5          ; QL1      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 4          ; QL1      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ; --       ; VCCL_GXB                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ; --       ; VCCA                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H7       ; 515        ; 9        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ; 519        ; 9        ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H9       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 463        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 456        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 448        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 406        ; 7        ; MIDI_OUT                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 370        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 366        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 361        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ; 349        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H19      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ; --       ; VCCA                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H21      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 324        ; 6        ; SDRAM_DQ[8]                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 319        ; 6        ; SDRAM_DQMH                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 310        ; 6        ; SDRAM_nRAS                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 309        ; 6        ; SDRAM_nCS                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 7          ; QL1      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 6          ; QL1      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ; --       ; VCCH_GXB                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCD_PLL                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ; 8B       ; VCC_CLKIN8B                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ; 458        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 457        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 449        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 440        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 371        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 367        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 350        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ; 353        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J19      ; 354        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ; 307        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J23      ; 316        ; 6        ; SDRAM_CLK                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 315        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J25      ; 303        ; 6        ; SDRAM_BA[0]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 300        ; 6        ; SDRAM_BA[1]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 9          ; QL1      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 8          ; QL1      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCA_GXB                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ; --       ; VCCA                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ; 508        ; 8B       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K10      ; 506        ; 8B       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ; 459        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K13      ; 441        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K14      ;            ; 8A       ; VCC_CLKIN8A                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ; 308        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 302        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 306        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 305        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ; 317        ; 6        ; SDRAM_A[12]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 304        ; 6        ; SDRAM_CKE                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K26      ; 299        ; 6        ; SDRAM_A[10]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 11         ; QL1      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 10         ; QL1      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCCL_GXB                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 509        ; 8B       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L10      ; 507        ; 8B       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ; 423        ; 8A       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L15      ; 424        ; 8A       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 282        ; 6        ; AUDIO_R                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 301        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 291        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 296        ; 6        ; SDRAM_A[9]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 295        ; 6        ; SDRAM_A[11]                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 294        ; 6        ; SDRAM_A[0]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 293        ; 6        ; SDRAM_A[1]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 13         ; QL1      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 12         ; QL1      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCH_GXB                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCD_PLL                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ; 283        ; 6        ; AUDIO_L                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M22      ; 292        ; 6        ; SDRAM_A[7]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M24      ; 280        ; 6        ; SDRAM_A[8]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 290        ; 6        ; SDRAM_A[2]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 289        ; 6        ; SDRAM_A[3]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 15         ; QL1      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 14         ; QL1      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCA_GXB                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N22      ; 279        ; 6        ; SDRAM_A[4]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N23      ; 278        ; 6        ; SDRAM_A[5]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 281        ; 6        ; SDRAM_A[6]                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 275        ; 6        ; CLOCK_32[1]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 274        ; 6        ; CLOCK_32[0]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 17         ; QL0      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; QL0      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ; --       ; VCCL_GXB                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; --       ; VCCA                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P19      ; 269        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 268        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 271        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P24      ; 270        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P25      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P26      ; 272        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 19         ; QL0      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 18         ; QL0      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCH_GXB                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCD_PLL                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ; 260        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 259        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 266        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 265        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 267        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R25      ; 264        ; 5        ; CLOCK_27[0]                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ; 273        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 21         ; QL0      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 20         ; QL0      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCA_GXB                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; VCCD_PLL                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T9       ; 41         ; 3B       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 43         ; 3B       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ; 124        ; 3A       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T15      ; 125        ; 3A       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T19      ; 242        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T21      ; 237        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 254        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ; 253        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T24      ; 258        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T25      ; 257        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 263        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 23         ; QL0      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 22         ; QL0      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCL_GXB                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U7       ;            ; --       ; VCCA                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 42         ; 3B       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U10      ; 44         ; 3B       ; GXB_GND*                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ; 3A       ; VCC_CLKIN3A                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U19      ; 243        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 236        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U24      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 256        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 255        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 25         ; QL0      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 24         ; QL0      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCH_GXB                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; VCCD_PLL                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V9       ;            ; 3B       ; VCC_CLKIN3B                     ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V11      ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V19      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V20      ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V21      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 229        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 231        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 230        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ; 249        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 27         ; QL0      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 26         ; QL0      ; GXB_GND*                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCCA_GXB                        ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ; --       ; VCCA                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W7       ; 32         ; 3        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ; 3        ; VCCIO3                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W9       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W20      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ; --       ; VCCA                            ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W22      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W24      ; 248        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W25      ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 250        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 29         ; QL0      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 28         ; QL0      ; GXB_NC                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ; 33         ; 3        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ; 34         ; 3        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y10      ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 4        ; VCCIO4                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL                        ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y22      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 209        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 239        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 238        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 240        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                        ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+
; Name                          ; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1 ; clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+
; SDC pin name                  ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1                                                           ; pll_inst|altpll_component|auto_generated|pll1                               ;
; PLL type                      ; GPLL                                                                                                                 ; MPLL                                                                        ;
; PLL mode                      ; Normal                                                                                                               ; Normal                                                                      ;
; Compensate clock              ; clock0                                                                                                               ; clock0                                                                      ;
; Compensated input/output pins ; --                                                                                                                   ; --                                                                          ;
; Switchover type               ; --                                                                                                                   ; --                                                                          ;
; Input frequency 0             ; 27.0 MHz                                                                                                             ; 50.0 MHz                                                                    ;
; Input frequency 1             ; --                                                                                                                   ; --                                                                          ;
; Nominal PFD frequency         ; 27.0 MHz                                                                                                             ; 25.0 MHz                                                                    ;
; Nominal VCO frequency         ; 567.0 MHz                                                                                                            ; 675.0 MHz                                                                   ;
; VCO post scale K counter      ; 2                                                                                                                    ; 2                                                                           ;
; VCO frequency control         ; Auto                                                                                                                 ; Auto                                                                        ;
; VCO phase shift step          ; 220 ps                                                                                                               ; 185 ps                                                                      ;
; VCO multiply                  ; --                                                                                                                   ; --                                                                          ;
; VCO divide                    ; --                                                                                                                   ; --                                                                          ;
; DPA multiply                  ; --                                                                                                                   ; --                                                                          ;
; DPA divide                    ; --                                                                                                                   ; --                                                                          ;
; DPA divider counter value     ; 1                                                                                                                    ; 1                                                                           ;
; Freq min lock                 ; 19.7 MHz                                                                                                             ; 39.4 MHz                                                                    ;
; Freq max lock                 ; 38.1 MHz                                                                                                             ; 59.26 MHz                                                                   ;
; M VCO Tap                     ; 7                                                                                                                    ; 0                                                                           ;
; M Initial                     ; 1                                                                                                                    ; 1                                                                           ;
; M value                       ; 21                                                                                                                   ; 27                                                                          ;
; N value                       ; 1                                                                                                                    ; 2                                                                           ;
; Charge pump current           ; setting 3                                                                                                            ; setting 3                                                                   ;
; Loop filter resistance        ; setting 24                                                                                                           ; setting 24                                                                  ;
; Loop filter capacitance       ; setting 0                                                                                                            ; setting 0                                                                   ;
; Bandwidth                     ; 0.9 MHz to 1.97 MHz                                                                                                  ; 0.9 MHz to 1.97 MHz                                                         ;
; Bandwidth type                ; Medium                                                                                                               ; Medium                                                                      ;
; Real time reconfigurable      ; On                                                                                                                   ; Off                                                                         ;
; Scan chain MIF file           ; amigaclk_pal.mif                                                                                                     ; --                                                                          ;
; Preserve PLL counter order    ; Off                                                                                                                  ; Off                                                                         ;
; PLL location                  ; PLL_1                                                                                                                ; PLL_8                                                                       ;
; Inclk0 signal                 ; clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated|wire_pll1_clk[0]                              ; CLOCK_50                                                                    ;
; Inclk1 signal                 ; --                                                                                                                   ; --                                                                          ;
; Inclk0 signal type            ; Global Clock                                                                                                         ; Dedicated Pin                                                               ;
; Inclk1 signal type            ; --                                                                                                                   ; --                                                                          ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------+
; Name                                                                                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------+
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 21   ; 5   ; 113.4 MHz        ; -63 (-1543 ps) ; 9.00 (220 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[0] ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 21   ; 5   ; 113.4 MHz        ; 0 (0 ps)       ; 9.00 (220 ps)    ; 50/50      ; C4      ; 5             ; 3/2 Odd    ; --            ; 1       ; 7       ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[1] ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 21   ; 20  ; 28.35 MHz        ; 0 (0 ps)       ; 2.25 (220 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even ; --            ; 1       ; 7       ; amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[2] ;
; clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated|wire_pll1_clk[0]                                          ; clock0       ; 27   ; 50  ; 27.0 MHz         ; 0 (0 ps)       ; 1.80 (185 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd  ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]              ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-------------+-----------------------------+
; Pin Name    ; Reason                      ;
+-------------+-----------------------------+
; UART_TX     ; Missing drive strength      ;
; MIDI_OUT    ; Missing drive strength      ;
; AUDIO_L     ; Missing drive strength      ;
; AUDIO_R     ; Missing drive strength      ;
; I2S_BCK     ; Missing drive strength      ;
; I2S_LRCK    ; Missing drive strength      ;
; I2S_DATA    ; Missing drive strength      ;
; SPI_DO      ; Missing drive strength      ;
; CLOCK_32[0] ; Missing location assignment ;
; CLOCK_32[1] ; Missing location assignment ;
; CLOCK_27[0] ; Missing location assignment ;
; CLOCK_27[1] ; Missing location assignment ;
; MIDI_OUT    ; Missing location assignment ;
; AUDIO_L     ; Missing location assignment ;
; AUDIO_R     ; Missing location assignment ;
; MIDI_IN     ; Missing location assignment ;
+-------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                          ; Entity Name                        ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+
; |minimig_mist_top                                                                                                                       ; 24615 (80)  ; 12478 (68)                ; 53 (53)       ; 450400      ; 66   ; 30           ; 0       ; 15        ; 0         ; 81   ; 0            ; 12137 (11)   ; 3948 (6)          ; 8530 (20)        ; |minimig_mist_top                                                                                                                                                                                                                                                                                                                                            ; minimig_mist_top                   ; work         ;
;    |RGBtoYPbPr:videoconvert|                                                                                                            ; 288 (201)   ; 132 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 156 (72)     ; 20 (20)           ; 112 (96)         ; |minimig_mist_top|RGBtoYPbPr:videoconvert                                                                                                                                                                                                                                                                                                                    ; RGBtoYPbPr                         ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 4 (0)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                     ; lpm_mult                           ; work         ;
;          |multcore:mult_core|                                                                                                           ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 4 (4)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                                  ; multcore                           ; work         ;
;       |lpm_mult:Mult1|                                                                                                                  ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                     ; lpm_mult                           ; work         ;
;          |multcore:mult_core|                                                                                                           ; 21 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (10)      ; 0 (0)             ; 3 (0)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                                                                                  ; multcore                           ; work         ;
;             |mpar_add:padder|                                                                                                           ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                                  ; mpar_add                           ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                                   ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                             ; lpm_add_sub                        ; work         ;
;                   |add_sub_fkh:auto_generated|                                                                                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated                                                                                                                                                                                                                  ; add_sub_fkh                        ; work         ;
;       |lpm_mult:Mult2|                                                                                                                  ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 2 (0)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                     ; lpm_mult                           ; work         ;
;          |multcore:mult_core|                                                                                                           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 2 (2)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                                                                                                                  ; multcore                           ; work         ;
;       |lpm_mult:Mult3|                                                                                                                  ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult3                                                                                                                                                                                                                                                                                                     ; lpm_mult                           ; work         ;
;          |multcore:mult_core|                                                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                                                                                                                                  ; multcore                           ; work         ;
;       |lpm_mult:Mult4|                                                                                                                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 2 (0)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult4                                                                                                                                                                                                                                                                                                     ; lpm_mult                           ; work         ;
;          |multcore:mult_core|                                                                                                           ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 2 (2)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult4|multcore:mult_core                                                                                                                                                                                                                                                                                  ; multcore                           ; work         ;
;       |lpm_mult:Mult5|                                                                                                                  ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult5                                                                                                                                                                                                                                                                                                     ; lpm_mult                           ; work         ;
;          |multcore:mult_core|                                                                                                           ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 4 (4)            ; |minimig_mist_top|RGBtoYPbPr:videoconvert|lpm_mult:Mult5|multcore:mult_core                                                                                                                                                                                                                                                                                  ; multcore                           ; work         ;
;    |TG68K:tg68k|                                                                                                                        ; 7193 (310)  ; 1450 (149)                ; 0 (0)         ; 1024        ; 2    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 5734 (153)   ; 233 (30)          ; 1226 (238)       ; |minimig_mist_top|TG68K:tg68k                                                                                                                                                                                                                                                                                                                                ; TG68K                              ; work         ;
;       |TG68KdotC_Kernel:pf68K_Kernel_inst|                                                                                              ; 6541 (3581) ; 1001 (812)                ; 0 (0)         ; 1024        ; 2    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 5537 (2764)  ; 53 (48)           ; 951 (767)        ; |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst                                                                                                                                                                                                                                                                                             ; TG68KdotC_Kernel                   ; work         ;
;          |TG68K_ALU:ALU|                                                                                                                ; 2967 (2875) ; 189 (189)                 ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 2773 (2710)  ; 5 (5)             ; 189 (160)        ; |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU                                                                                                                                                                                                                                                                               ; TG68K_ALU                          ; work         ;
;             |lpm_mult:Mult0|                                                                                                            ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 29 (0)           ; |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|lpm_mult:Mult0                                                                                                                                                                                                                                                                ; lpm_mult                           ; work         ;
;                |mult_2at:auto_generated|                                                                                                ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 29 (29)          ; |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|lpm_mult:Mult0|mult_2at:auto_generated                                                                                                                                                                                                                                        ; mult_2at                           ; work         ;
;          |altsyncram:regfile_rtl_0|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_0                                                                                                                                                                                                                                                                    ; altsyncram                         ; work         ;
;             |altsyncram_p1l1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_0|altsyncram_p1l1:auto_generated                                                                                                                                                                                                                                     ; altsyncram_p1l1                    ; work         ;
;          |altsyncram:regfile_rtl_1|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_1                                                                                                                                                                                                                                                                    ; altsyncram                         ; work         ;
;             |altsyncram_p1l1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_1|altsyncram_p1l1:auto_generated                                                                                                                                                                                                                                     ; altsyncram_p1l1                    ; work         ;
;       |akiko:myakiko|                                                                                                                   ; 344 (46)    ; 300 (34)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (12)      ; 150 (25)          ; 150 (10)         ; |minimig_mist_top|TG68K:tg68k|akiko:myakiko                                                                                                                                                                                                                                                                                                                  ; akiko                              ; work         ;
;          |cornerturn:\c2p:myc2p|                                                                                                        ; 298 (298)   ; 266 (266)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (32)      ; 125 (125)         ; 141 (141)        ; |minimig_mist_top|TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p                                                                                                                                                                                                                                                                                            ; cornerturn                         ; work         ;
;    |VideoStream:myaudiostream|                                                                                                          ; 44 (44)     ; 40 (40)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 40 (40)          ; |minimig_mist_top|VideoStream:myaudiostream                                                                                                                                                                                                                                                                                                                  ; VideoStream                        ; work         ;
;       |altsyncram:buf_rtl_0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|VideoStream:myaudiostream|altsyncram:buf_rtl_0                                                                                                                                                                                                                                                                                             ; altsyncram                         ; work         ;
;          |altsyncram_q3h1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|VideoStream:myaudiostream|altsyncram:buf_rtl_0|altsyncram_q3h1:auto_generated                                                                                                                                                                                                                                                              ; altsyncram_q3h1                    ; work         ;
;    |amiga_clk:amiga_clk|                                                                                                                ; 195 (44)    ; 120 (30)                  ; 0 (0)         ; 656         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 75 (14)      ; 13 (3)            ; 107 (26)         ; |minimig_mist_top|amiga_clk:amiga_clk                                                                                                                                                                                                                                                                                                                        ; amiga_clk                          ; work         ;
;       |amiga_clk_altera:amiga_clk_i|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i                                                                                                                                                                                                                                                                                           ; amiga_clk_altera                   ; work         ;
;          |altpll:altpll_component|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component                                                                                                                                                                                                                                                                   ; altpll                             ; work         ;
;             |amiga_clk_altera_altpll:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated                                                                                                                                                                                                                            ; amiga_clk_altera_altpll            ; work         ;
;       |amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|                                                                                   ; 150 (0)     ; 89 (0)                    ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (0)       ; 9 (0)             ; 81 (0)           ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i                                                                                                                                                                                                                                                                          ; amigaclk_pll_reconfig              ; work         ;
;          |amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|                                              ; 150 (93)    ; 89 (46)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 60 (46)      ; 9 (9)             ; 81 (38)          ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component                                                                                                                                                                                          ; amigaclk_pll_reconfig_pllrcfg_fj11 ; work         ;
;             |altsyncram:altsyncram4|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|altsyncram:altsyncram4                                                                                                                                                                   ; altsyncram                         ; work         ;
;                |altsyncram_7br:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|altsyncram:altsyncram4|altsyncram_7br:auto_generated                                                                                                                                     ; altsyncram_7br                     ; work         ;
;             |lpm_counter:cntr12|                                                                                                        ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr12                                                                                                                                                                       ; lpm_counter                        ; work         ;
;                |cntr_65l:auto_generated|                                                                                                ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr12|cntr_65l:auto_generated                                                                                                                                               ; cntr_65l                           ; work         ;
;             |lpm_counter:cntr13|                                                                                                        ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr13                                                                                                                                                                       ; lpm_counter                        ; work         ;
;                |cntr_tnj:auto_generated|                                                                                                ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr13|cntr_tnj:auto_generated                                                                                                                                               ; cntr_tnj                           ; work         ;
;             |lpm_counter:cntr14|                                                                                                        ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr14                                                                                                                                                                       ; lpm_counter                        ; work         ;
;                |cntr_vnj:auto_generated|                                                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr14|cntr_vnj:auto_generated                                                                                                                                               ; cntr_vnj                           ; work         ;
;             |lpm_counter:cntr15|                                                                                                        ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr15                                                                                                                                                                       ; lpm_counter                        ; work         ;
;                |cntr_snj:auto_generated|                                                                                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr15|cntr_snj:auto_generated                                                                                                                                               ; cntr_snj                           ; work         ;
;             |lpm_counter:cntr16|                                                                                                        ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr16                                                                                                                                                                       ; lpm_counter                        ; work         ;
;                |cntr_65l:auto_generated|                                                                                                ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr16|cntr_65l:auto_generated                                                                                                                                               ; cntr_65l                           ; work         ;
;             |lpm_counter:cntr2|                                                                                                         ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr2                                                                                                                                                                        ; lpm_counter                        ; work         ;
;                |cntr_chj:auto_generated|                                                                                                ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr2|cntr_chj:auto_generated                                                                                                                                                ; cntr_chj                           ; work         ;
;       |amigaclk_reconfig_ntsc:amigaclk_reconfig_ntsc_i|                                                                                 ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_reconfig_ntsc:amigaclk_reconfig_ntsc_i                                                                                                                                                                                                                                                                        ; amigaclk_reconfig_ntsc             ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_reconfig_ntsc:amigaclk_reconfig_ntsc_i|altsyncram:altsyncram_component                                                                                                                                                                                                                                        ; altsyncram                         ; work         ;
;             |altsyncram_jma1:auto_generated|                                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_reconfig_ntsc:amigaclk_reconfig_ntsc_i|altsyncram:altsyncram_component|altsyncram_jma1:auto_generated                                                                                                                                                                                                         ; altsyncram_jma1                    ; work         ;
;       |amigaclk_reconfig_pal:amigaclk_reconfig_pal_i|                                                                                   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_reconfig_pal:amigaclk_reconfig_pal_i                                                                                                                                                                                                                                                                          ; amigaclk_reconfig_pal              ; work         ;
;          |altsyncram:altsyncram_component|                                                                                              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_reconfig_pal:amigaclk_reconfig_pal_i|altsyncram:altsyncram_component                                                                                                                                                                                                                                          ; altsyncram                         ; work         ;
;             |altsyncram_hia1:auto_generated|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_reconfig_pal:amigaclk_reconfig_pal_i|altsyncram:altsyncram_component|altsyncram_hia1:auto_generated                                                                                                                                                                                                           ; altsyncram_hia1                    ; work         ;
;    |clock27:pll_inst|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|clock27:pll_inst                                                                                                                                                                                                                                                                                                                           ; clock27                            ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|clock27:pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                   ; altpll                             ; work         ;
;          |clock27_altpll:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated                                                                                                                                                                                                                                                                     ; clock27_altpll                     ; work         ;
;    |drivesounds:ds_inst|                                                                                                                ; 662 (662)   ; 268 (268)                 ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 384 (384)    ; 28 (28)           ; 250 (250)        ; |minimig_mist_top|drivesounds:ds_inst                                                                                                                                                                                                                                                                                                                        ; drivesounds                        ; work         ;
;       |altsyncram:ds_storage_rtl_0|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|drivesounds:ds_inst|altsyncram:ds_storage_rtl_0                                                                                                                                                                                                                                                                                            ; altsyncram                         ; work         ;
;          |altsyncram_ih81:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|drivesounds:ds_inst|altsyncram:ds_storage_rtl_0|altsyncram_ih81:auto_generated                                                                                                                                                                                                                                                             ; altsyncram_ih81                    ; work         ;
;    |edge_capture:synccapture|                                                                                                           ; 290 (163)   ; 249 (135)                 ; 0 (0)         ; 8880        ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (28)      ; 63 (39)           ; 186 (102)        ; |minimig_mist_top|edge_capture:synccapture                                                                                                                                                                                                                                                                                                                   ; edge_capture                       ; work         ;
;       |altsyncram:storage_rtl_0|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|edge_capture:synccapture|altsyncram:storage_rtl_0                                                                                                                                                                                                                                                                                          ; altsyncram                         ; work         ;
;          |altsyncram_u3h1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|edge_capture:synccapture|altsyncram:storage_rtl_0|altsyncram_u3h1:auto_generated                                                                                                                                                                                                                                                           ; altsyncram_u3h1                    ; work         ;
;       |debug_bridge_jtag:bridge|                                                                                                        ; 127 (57)    ; 114 (52)                  ; 0 (0)         ; 688         ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (5)       ; 24 (5)            ; 90 (45)          ; |minimig_mist_top|edge_capture:synccapture|debug_bridge_jtag:bridge                                                                                                                                                                                                                                                                                          ; debug_bridge_jtag                  ; work         ;
;          |debug_fifo:fifofromjtag|                                                                                                      ; 35 (35)     ; 31 (31)                   ; 0 (0)         ; 176         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (10)           ; 21 (21)          ; |minimig_mist_top|edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag                                                                                                                                                                                                                                                                  ; debug_fifo                         ; work         ;
;             |altsyncram:storage_rtl_0|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 176         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0                                                                                                                                                                                                                                         ; altsyncram                         ; work         ;
;                |altsyncram_hie1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 176         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated                                                                                                                                                                                                          ; altsyncram_hie1                    ; work         ;
;          |debug_fifo:fifotojtag|                                                                                                        ; 34 (34)     ; 31 (31)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 22 (22)          ; |minimig_mist_top|edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag                                                                                                                                                                                                                                                                    ; debug_fifo                         ; work         ;
;             |altsyncram:storage_rtl_0|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0                                                                                                                                                                                                                                           ; altsyncram                         ; work         ;
;                |altsyncram_nie1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated                                                                                                                                                                                                            ; altsyncram_nie1                    ; work         ;
;          |debug_virtualjtag:virtualjtag|                                                                                                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |minimig_mist_top|edge_capture:synccapture|debug_bridge_jtag:bridge|debug_virtualjtag:virtualjtag                                                                                                                                                                                                                                                            ; debug_virtualjtag                  ; work         ;
;             |sld_virtual_jtag:sld_virtual_jtag_component|                                                                               ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |minimig_mist_top|edge_capture:synccapture|debug_bridge_jtag:bridge|debug_virtualjtag:virtualjtag|sld_virtual_jtag:sld_virtual_jtag_component                                                                                                                                                                                                                ; sld_virtual_jtag                   ; work         ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |minimig_mist_top|edge_capture:synccapture|debug_bridge_jtag:bridge|debug_virtualjtag:virtualjtag|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst                                                                                                                                                             ; sld_virtual_jtag_basic             ; work         ;
;    |hybrid_pwm_sd:sd|                                                                                                                   ; 195 (195)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (77)      ; 9 (9)             ; 109 (109)        ; |minimig_mist_top|hybrid_pwm_sd:sd                                                                                                                                                                                                                                                                                                                           ; hybrid_pwm_sd                      ; work         ;
;    |i2s:i2s|                                                                                                                            ; 151 (151)   ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 67 (67)      ; 23 (23)           ; 61 (61)          ; |minimig_mist_top|i2s:i2s                                                                                                                                                                                                                                                                                                                                    ; i2s                                ; work         ;
;    |minimig:minimig|                                                                                                                    ; 13254 (456) ; 8562 (56)                 ; 0 (0)         ; 266272      ; 35   ; 22           ; 0       ; 11        ; 0         ; 0    ; 0            ; 4547 (359)   ; 3106 (11)         ; 5601 (173)       ; |minimig_mist_top|minimig:minimig                                                                                                                                                                                                                                                                                                                            ; minimig                            ; work         ;
;       |AudioMix:tocAudioMix|                                                                                                            ; 205 (205)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 41 (41)      ; 26 (26)           ; 138 (138)        ; |minimig_mist_top|minimig:minimig|AudioMix:tocAudioMix                                                                                                                                                                                                                                                                                                       ; AudioMix                           ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0                                                                                                                                                                                                                                                                                        ; lpm_mult                           ; work         ;
;             |mult_q9t:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated                                                                                                                                                                                                                                                                ; mult_q9t                           ; work         ;
;       |agnus:AGNUS1|                                                                                                                    ; 2988 (139)  ; 1604 (15)                 ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 1349 (119)   ; 614 (0)           ; 1025 (24)        ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1                                                                                                                                                                                                                                                                                                               ; agnus                              ; work         ;
;          |agnus_audiodma:aud1|                                                                                                          ; 211 (211)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (44)      ; 58 (58)           ; 109 (109)        ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1                                                                                                                                                                                                                                                                                           ; agnus_audiodma                     ; work         ;
;          |agnus_beamcounter:bc1|                                                                                                        ; 531 (531)   ; 282 (282)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 238 (238)    ; 118 (118)         ; 175 (175)        ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1                                                                                                                                                                                                                                                                                         ; agnus_beamcounter                  ; work         ;
;          |agnus_bitplanedma:bpd1|                                                                                                       ; 506 (506)   ; 301 (301)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 203 (203)    ; 123 (123)         ; 180 (180)        ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1                                                                                                                                                                                                                                                                                        ; agnus_bitplanedma                  ; work         ;
;          |agnus_blitter:bl1|                                                                                                            ; 888 (389)   ; 371 (231)                 ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 509 (153)    ; 106 (51)          ; 273 (130)        ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1                                                                                                                                                                                                                                                                                             ; agnus_blitter                      ; work         ;
;             |agnus_blitter_adrgen:address_generator_1|                                                                                  ; 314 (314)   ; 140 (140)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 171 (171)    ; 55 (55)           ; 88 (88)          ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1                                                                                                                                                                                                                                                    ; agnus_blitter_adrgen               ; work         ;
;             |agnus_blitter_barrelshifter:barrel_shifter_A|                                                                              ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 16 (16)          ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A                                                                                                                                                                                                                                                ; agnus_blitter_barrelshifter        ; work         ;
;                |lpm_mult:Mult0|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult0                                                                                                                                                                                                                                 ; lpm_mult                           ; work         ;
;                   |mult_2ht:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult0|mult_2ht:auto_generated                                                                                                                                                                                                         ; mult_2ht                           ; work         ;
;                |lpm_mult:Mult1|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1                                                                                                                                                                                                                                 ; lpm_mult                           ; work         ;
;                   |mult_2ht:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated                                                                                                                                                                                                         ; mult_2ht                           ; work         ;
;             |agnus_blitter_barrelshifter:barrel_shifter_B|                                                                              ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B                                                                                                                                                                                                                                                ; agnus_blitter_barrelshifter        ; work         ;
;                |lpm_mult:Mult0|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0                                                                                                                                                                                                                                 ; lpm_mult                           ; work         ;
;                   |mult_2ht:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated                                                                                                                                                                                                         ; mult_2ht                           ; work         ;
;                |lpm_mult:Mult1|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1                                                                                                                                                                                                                                 ; lpm_mult                           ; work         ;
;                   |mult_2ht:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated                                                                                                                                                                                                         ; mult_2ht                           ; work         ;
;             |agnus_blitter_fill:bltfl1|                                                                                                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_fill:bltfl1                                                                                                                                                                                                                                                                   ; agnus_blitter_fill                 ; work         ;
;             |agnus_blitter_minterm:bltmt1|                                                                                              ; 96 (96)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 21 (21)          ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_minterm:bltmt1                                                                                                                                                                                                                                                                ; agnus_blitter_minterm              ; work         ;
;          |agnus_copper:cp1|                                                                                                             ; 177 (177)   ; 107 (107)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (70)      ; 50 (50)           ; 57 (57)          ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_copper:cp1                                                                                                                                                                                                                                                                                              ; agnus_copper                       ; work         ;
;          |agnus_diskdma:dsk1|                                                                                                           ; 58 (58)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (30)      ; 12 (12)           ; 16 (16)          ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1                                                                                                                                                                                                                                                                                            ; agnus_diskdma                      ; work         ;
;          |agnus_refresh:ref1|                                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_refresh:ref1                                                                                                                                                                                                                                                                                            ; agnus_refresh                      ; work         ;
;          |agnus_spritedma:spr1|                                                                                                         ; 484 (484)   ; 348 (348)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 135 (135)    ; 147 (147)         ; 202 (202)        ; |minimig_mist_top|minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1                                                                                                                                                                                                                                                                                          ; agnus_spritedma                    ; work         ;
;       |amber:AMBER1|                                                                                                                    ; 505 (505)   ; 225 (225)                 ; 0 (0)         ; 59392       ; 7    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 273 (273)    ; 18 (18)           ; 214 (214)        ; |minimig_mist_top|minimig:minimig|amber:AMBER1                                                                                                                                                                                                                                                                                                               ; amber                              ; work         ;
;          |altsyncram:sd_lbuf_rtl_0|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 31744       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0                                                                                                                                                                                                                                                                                      ; altsyncram                         ; work         ;
;             |altsyncram_29h1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 31744       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_29h1                    ; work         ;
;          |altsyncram:vi_lbuf_rtl_0|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 27648       ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0                                                                                                                                                                                                                                                                                      ; altsyncram                         ; work         ;
;             |altsyncram_ck81:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 27648       ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_ck81:auto_generated                                                                                                                                                                                                                                                       ; altsyncram_ck81                    ; work         ;
;       |amiga_keyboard:kbd|                                                                                                              ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 22 (22)          ; |minimig_mist_top|minimig:minimig|amiga_keyboard:kbd                                                                                                                                                                                                                                                                                                         ; amiga_keyboard                     ; work         ;
;       |cart:CART1|                                                                                                                      ; 59 (59)     ; 29 (29)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 30 (30)          ; |minimig_mist_top|minimig:minimig|cart:CART1                                                                                                                                                                                                                                                                                                                 ; cart                               ; work         ;
;          |altsyncram:custom_mirror_rtl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|cart:CART1|altsyncram:custom_mirror_rtl_0                                                                                                                                                                                                                                                                                  ; altsyncram                         ; work         ;
;             |altsyncram_24h1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|cart:CART1|altsyncram:custom_mirror_rtl_0|altsyncram_24h1:auto_generated                                                                                                                                                                                                                                                   ; altsyncram_24h1                    ; work         ;
;       |cdda_fifo:cdda_fifo|                                                                                                             ; 114 (114)   ; 59 (59)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 13 (13)           ; 46 (46)          ; |minimig_mist_top|minimig:minimig|cdda_fifo:cdda_fifo                                                                                                                                                                                                                                                                                                        ; cdda_fifo                          ; work         ;
;          |altsyncram:fifo_rtl_0|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|cdda_fifo:cdda_fifo|altsyncram:fifo_rtl_0                                                                                                                                                                                                                                                                                  ; altsyncram                         ; work         ;
;             |altsyncram_4ah1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|cdda_fifo:cdda_fifo|altsyncram:fifo_rtl_0|altsyncram_4ah1:auto_generated                                                                                                                                                                                                                                                   ; altsyncram_4ah1                    ; work         ;
;       |ciaa:CIAA1|                                                                                                                      ; 331 (57)    ; 208 (40)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 123 (17)     ; 44 (7)            ; 164 (34)         ; |minimig_mist_top|minimig:minimig|ciaa:CIAA1                                                                                                                                                                                                                                                                                                                 ; ciaa                               ; work         ;
;          |cia_int:cnt|                                                                                                                  ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |minimig_mist_top|minimig:minimig|ciaa:CIAA1|cia_int:cnt                                                                                                                                                                                                                                                                                                     ; cia_int                            ; work         ;
;          |cia_timera:tmra|                                                                                                              ; 56 (56)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 2 (2)             ; 40 (40)          ; |minimig_mist_top|minimig:minimig|ciaa:CIAA1|cia_timera:tmra                                                                                                                                                                                                                                                                                                 ; cia_timera                         ; work         ;
;          |cia_timerb:tmrb|                                                                                                              ; 70 (70)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (29)      ; 16 (16)           ; 25 (25)          ; |minimig_mist_top|minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb                                                                                                                                                                                                                                                                                                 ; cia_timerb                         ; work         ;
;          |cia_timerd:tmrd|                                                                                                              ; 136 (136)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 19 (19)           ; 59 (59)          ; |minimig_mist_top|minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd                                                                                                                                                                                                                                                                                                 ; cia_timerd                         ; work         ;
;       |ciab:CIAB1|                                                                                                                      ; 353 (68)    ; 205 (37)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 148 (31)     ; 59 (9)            ; 146 (29)         ; |minimig_mist_top|minimig:minimig|ciab:CIAB1                                                                                                                                                                                                                                                                                                                 ; ciab                               ; work         ;
;          |cia_int:cnt|                                                                                                                  ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |minimig_mist_top|minimig:minimig|ciab:CIAB1|cia_int:cnt                                                                                                                                                                                                                                                                                                     ; cia_int                            ; work         ;
;          |cia_timera:tmra|                                                                                                              ; 74 (74)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (32)      ; 16 (16)           ; 26 (26)          ; |minimig_mist_top|minimig:minimig|ciab:CIAB1|cia_timera:tmra                                                                                                                                                                                                                                                                                                 ; cia_timera                         ; work         ;
;          |cia_timerb:tmrb|                                                                                                              ; 69 (69)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 15 (15)           ; 26 (26)          ; |minimig_mist_top|minimig:minimig|ciab:CIAB1|cia_timerb:tmrb                                                                                                                                                                                                                                                                                                 ; cia_timerb                         ; work         ;
;          |cia_timerd:tmrd|                                                                                                              ; 132 (132)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (53)      ; 19 (19)           ; 60 (60)          ; |minimig_mist_top|minimig:minimig|ciab:CIAB1|cia_timerd:tmrd                                                                                                                                                                                                                                                                                                 ; cia_timerd                         ; work         ;
;       |denise:DENISE1|                                                                                                                  ; 4400 (157)  ; 3970 (98)                 ; 0 (0)         ; 12320       ; 3    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 427 (62)     ; 1778 (32)         ; 2195 (54)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1                                                                                                                                                                                                                                                                                                             ; denise                             ; work         ;
;          |denise_bitplanes:bplm0|                                                                                                       ; 1765 (575)  ; 1655 (567)                ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 109 (16)     ; 740 (460)         ; 916 (90)         ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0                                                                                                                                                                                                                                                                                      ; denise_bitplanes                   ; work         ;
;             |denise_bitplane_shifter:bplshft1|                                                                                          ; 167 (167)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 36 (36)           ; 109 (109)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1                                                                                                                                                                                                                                                     ; denise_bitplane_shifter            ; work         ;
;             |denise_bitplane_shifter:bplshft2|                                                                                          ; 163 (163)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 17 (17)      ; 35 (35)           ; 111 (111)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft2                                                                                                                                                                                                                                                     ; denise_bitplane_shifter            ; work         ;
;             |denise_bitplane_shifter:bplshft3|                                                                                          ; 145 (145)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 35 (35)           ; 101 (101)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft3                                                                                                                                                                                                                                                     ; denise_bitplane_shifter            ; work         ;
;             |denise_bitplane_shifter:bplshft4|                                                                                          ; 145 (145)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 34 (34)           ; 102 (102)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft4                                                                                                                                                                                                                                                     ; denise_bitplane_shifter            ; work         ;
;             |denise_bitplane_shifter:bplshft5|                                                                                          ; 145 (145)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 35 (35)           ; 101 (101)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft5                                                                                                                                                                                                                                                     ; denise_bitplane_shifter            ; work         ;
;             |denise_bitplane_shifter:bplshft6|                                                                                          ; 145 (145)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 35 (35)           ; 101 (101)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft6                                                                                                                                                                                                                                                     ; denise_bitplane_shifter            ; work         ;
;             |denise_bitplane_shifter:bplshft7|                                                                                          ; 145 (145)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 35 (35)           ; 101 (101)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft7                                                                                                                                                                                                                                                     ; denise_bitplane_shifter            ; work         ;
;             |denise_bitplane_shifter:bplshft8|                                                                                          ; 145 (145)   ; 136 (136)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 35 (35)           ; 101 (101)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft8                                                                                                                                                                                                                                                     ; denise_bitplane_shifter            ; work         ;
;          |denise_collision:col0|                                                                                                        ; 49 (49)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 36 (36)          ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_collision:col0                                                                                                                                                                                                                                                                                       ; denise_collision                   ; work         ;
;          |denise_colortable:clut0|                                                                                                      ; 80 (80)     ; 1 (1)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 4 (4)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0                                                                                                                                                                                                                                                                                     ; denise_colortable                  ; work         ;
;             |denise_colortable_ram_mf:clut|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut                                                                                                                                                                                                                                                       ; denise_colortable_ram_mf           ; work         ;
;                |altsyncram:altsyncram_component|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component                                                                                                                                                                                                                       ; altsyncram                         ; work         ;
;                   |altsyncram_r3r1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_r3r1:auto_generated                                                                                                                                                                                        ; altsyncram_r3r1                    ; work         ;
;          |denise_hamgenerator:ham0|                                                                                                     ; 79 (79)     ; 32 (32)                   ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (47)      ; 1 (1)             ; 31 (31)          ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0                                                                                                                                                                                                                                                                                    ; denise_hamgenerator                ; work         ;
;             |denise_colortable_ram_mf:clut|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut                                                                                                                                                                                                                                                      ; denise_colortable_ram_mf           ; work         ;
;                |altsyncram:altsyncram_component|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component                                                                                                                                                                                                                      ; altsyncram                         ; work         ;
;                   |altsyncram_r3r1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_r3r1:auto_generated                                                                                                                                                                                       ; altsyncram_r3r1                    ; work         ;
;          |denise_playfields:plfm0|                                                                                                      ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 6 (6)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_playfields:plfm0                                                                                                                                                                                                                                                                                     ; denise_playfields                  ; work         ;
;          |denise_spritepriority:spm0|                                                                                                   ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_spritepriority:spm0                                                                                                                                                                                                                                                                                  ; denise_spritepriority              ; work         ;
;          |denise_sprites:sprm0|                                                                                                         ; 2220 (38)   ; 2148 (3)                  ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (33)      ; 1004 (1)          ; 1146 (5)         ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0                                                                                                                                                                                                                                                                                        ; denise_sprites                     ; work         ;
;             |denise_sprites_shifter:sps0|                                                                                               ; 273 (273)   ; 268 (268)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 132 (132)         ; 136 (136)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0                                                                                                                                                                                                                                                            ; denise_sprites_shifter             ; work         ;
;             |denise_sprites_shifter:sps1|                                                                                               ; 273 (273)   ; 268 (268)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 132 (132)         ; 136 (136)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1                                                                                                                                                                                                                                                            ; denise_sprites_shifter             ; work         ;
;             |denise_sprites_shifter:sps2|                                                                                               ; 273 (273)   ; 268 (268)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 132 (132)         ; 137 (137)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2                                                                                                                                                                                                                                                            ; denise_sprites_shifter             ; work         ;
;             |denise_sprites_shifter:sps3|                                                                                               ; 272 (272)   ; 268 (268)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 129 (129)         ; 139 (139)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3                                                                                                                                                                                                                                                            ; denise_sprites_shifter             ; work         ;
;             |denise_sprites_shifter:sps4|                                                                                               ; 273 (273)   ; 268 (268)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 132 (132)         ; 136 (136)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4                                                                                                                                                                                                                                                            ; denise_sprites_shifter             ; work         ;
;             |denise_sprites_shifter:sps5|                                                                                               ; 272 (272)   ; 268 (268)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 131 (131)         ; 137 (137)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5                                                                                                                                                                                                                                                            ; denise_sprites_shifter             ; work         ;
;             |denise_sprites_shifter:sps6|                                                                                               ; 273 (273)   ; 268 (268)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 131 (131)         ; 137 (137)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6                                                                                                                                                                                                                                                            ; denise_sprites_shifter             ; work         ;
;             |denise_sprites_shifter:sps7|                                                                                               ; 274 (273)   ; 269 (268)                 ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 84 (84)           ; 185 (184)        ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7                                                                                                                                                                                                                                                            ; denise_sprites_shifter             ; work         ;
;                |altshift_taps:sprdata_r_rtl_0|                                                                                          ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|altshift_taps:sprdata_r_rtl_0                                                                                                                                                                                                                              ; altshift_taps                      ; work         ;
;                   |shift_taps_7am:auto_generated|                                                                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|altshift_taps:sprdata_r_rtl_0|shift_taps_7am:auto_generated                                                                                                                                                                                                ; shift_taps_7am                     ; work         ;
;                      |altsyncram_oh81:altsyncram2|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|altshift_taps:sprdata_r_rtl_0|shift_taps_7am:auto_generated|altsyncram_oh81:altsyncram2                                                                                                                                                                    ; altsyncram_oh81                    ; work         ;
;                      |cntr_usf:cntr1|                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |minimig_mist_top|minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|altshift_taps:sprdata_r_rtl_0|shift_taps_7am:auto_generated|cntr_usf:cntr1                                                                                                                                                                                 ; cntr_usf                           ; work         ;
;       |gary:GARY1|                                                                                                                      ; 95 (95)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 10 (10)          ; |minimig_mist_top|minimig:minimig|gary:GARY1                                                                                                                                                                                                                                                                                                                 ; gary                               ; work         ;
;       |gayle:GAYLE1|                                                                                                                    ; 356 (29)    ; 165 (15)                  ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 167 (13)     ; 46 (0)            ; 143 (16)         ; |minimig_mist_top|minimig:minimig|gayle:GAYLE1                                                                                                                                                                                                                                                                                                               ; gayle                              ; work         ;
;          |ide:ide|                                                                                                                      ; 327 (244)   ; 150 (121)                 ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 154 (101)    ; 46 (45)           ; 127 (97)         ; |minimig_mist_top|minimig:minimig|gayle:GAYLE1|ide:ide                                                                                                                                                                                                                                                                                                       ; ide                                ; work         ;
;             |ide_fifo:SECBUF1|                                                                                                          ; 84 (84)     ; 29 (29)                   ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (53)      ; 1 (1)             ; 30 (30)          ; |minimig_mist_top|minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1                                                                                                                                                                                                                                                                                      ; ide_fifo                           ; work         ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                 ; altsyncram                         ; work         ;
;                   |altsyncram_4ah1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated                                                                                                                                                                                                                                  ; altsyncram_4ah1                    ; work         ;
;       |minimig_autoconfig:autoconfig|                                                                                                   ; 81 (72)     ; 46 (37)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 32 (32)      ; 11 (8)            ; 38 (35)          ; |minimig_mist_top|minimig:minimig|minimig_autoconfig:autoconfig                                                                                                                                                                                                                                                                                              ; minimig_autoconfig                 ; work         ;
;          |minimig_autoconfig_rom:acrom|                                                                                                 ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 6 (6)            ; |minimig_mist_top|minimig:minimig|minimig_autoconfig:autoconfig|minimig_autoconfig_rom:acrom                                                                                                                                                                                                                                                                 ; minimig_autoconfig_rom             ; work         ;
;             |altsyncram:ram_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|minimig_autoconfig:autoconfig|minimig_autoconfig_rom:acrom|altsyncram:ram_rtl_0                                                                                                                                                                                                                                            ; altsyncram                         ; work         ;
;                |altsyncram_vqo1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|minimig_autoconfig:autoconfig|minimig_autoconfig_rom:acrom|altsyncram:ram_rtl_0|altsyncram_vqo1:auto_generated                                                                                                                                                                                                             ; altsyncram_vqo1                    ; work         ;
;       |minimig_bankmapper:BMAP1|                                                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|minimig_bankmapper:BMAP1                                                                                                                                                                                                                                                                                                   ; minimig_bankmapper                 ; work         ;
;       |minimig_control_board:myctrlboard|                                                                                               ; 96 (96)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)      ; 2 (2)             ; 58 (58)          ; |minimig_mist_top|minimig:minimig|minimig_control_board:myctrlboard                                                                                                                                                                                                                                                                                          ; minimig_control_board              ; work         ;
;       |minimig_m68k_bridge:CPU1|                                                                                                        ; 75 (75)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 16 (16)           ; 37 (37)          ; |minimig_mist_top|minimig:minimig|minimig_m68k_bridge:CPU1                                                                                                                                                                                                                                                                                                   ; minimig_m68k_bridge                ; work         ;
;       |minimig_sram_bridge:RAM1|                                                                                                        ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 17 (17)          ; |minimig_mist_top|minimig:minimig|minimig_sram_bridge:RAM1                                                                                                                                                                                                                                                                                                   ; minimig_sram_bridge                ; work         ;
;       |minimig_syscontrol:CONTROL1|                                                                                                     ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 3 (3)            ; |minimig_mist_top|minimig:minimig|minimig_syscontrol:CONTROL1                                                                                                                                                                                                                                                                                                ; minimig_syscontrol                 ; work         ;
;       |paula:PAULA1|                                                                                                                    ; 1587 (27)   ; 960 (21)                  ; 0 (0)         ; 32768       ; 4    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 615 (6)      ; 241 (0)           ; 731 (21)         ; |minimig_mist_top|minimig:minimig|paula:PAULA1                                                                                                                                                                                                                                                                                                               ; paula                              ; work         ;
;          |paula_audio:ad1|                                                                                                              ; 823 (17)    ; 559 (8)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 264 (9)      ; 176 (1)           ; 383 (7)          ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1                                                                                                                                                                                                                                                                                               ; paula_audio                        ; work         ;
;             |audiofilter:myaudiofilter|                                                                                                 ; 99 (99)     ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 38 (38)      ; 3 (3)             ; 58 (58)          ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|audiofilter:myaudiofilter                                                                                                                                                                                                                                                                     ; audiofilter                        ; work         ;
;             |paula_audio_channel:ach0|                                                                                                  ; 169 (169)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)      ; 45 (45)           ; 70 (70)          ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0                                                                                                                                                                                                                                                                      ; paula_audio_channel                ; work         ;
;             |paula_audio_channel:ach1|                                                                                                  ; 167 (167)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)      ; 45 (45)           ; 70 (70)          ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1                                                                                                                                                                                                                                                                      ; paula_audio_channel                ; work         ;
;             |paula_audio_channel:ach2|                                                                                                  ; 169 (169)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)      ; 37 (37)           ; 78 (78)          ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2                                                                                                                                                                                                                                                                      ; paula_audio_channel                ; work         ;
;             |paula_audio_channel:ach3|                                                                                                  ; 174 (174)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 45 (45)           ; 72 (72)          ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3                                                                                                                                                                                                                                                                      ; paula_audio_channel                ; work         ;
;             |paula_audio_mixer:mix|                                                                                                     ; 54 (54)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 54 (54)          ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix                                                                                                                                                                                                                                                                         ; paula_audio_mixer                  ; work         ;
;                |paula_audio_volume:sv0|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv0                                                                                                                                                                                                                                                  ; paula_audio_volume                 ; work         ;
;                   |lpm_mult:Mult0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv0|lpm_mult:Mult0                                                                                                                                                                                                                                   ; lpm_mult                           ; work         ;
;                      |mult_aft:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv0|lpm_mult:Mult0|mult_aft:auto_generated                                                                                                                                                                                                           ; mult_aft                           ; work         ;
;                |paula_audio_volume:sv1|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv1                                                                                                                                                                                                                                                  ; paula_audio_volume                 ; work         ;
;                   |lpm_mult:Mult0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv1|lpm_mult:Mult0                                                                                                                                                                                                                                   ; lpm_mult                           ; work         ;
;                      |mult_aft:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv1|lpm_mult:Mult0|mult_aft:auto_generated                                                                                                                                                                                                           ; mult_aft                           ; work         ;
;                |paula_audio_volume:sv2|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv2                                                                                                                                                                                                                                                  ; paula_audio_volume                 ; work         ;
;                   |lpm_mult:Mult0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv2|lpm_mult:Mult0                                                                                                                                                                                                                                   ; lpm_mult                           ; work         ;
;                      |mult_aft:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv2|lpm_mult:Mult0|mult_aft:auto_generated                                                                                                                                                                                                           ; mult_aft                           ; work         ;
;                |paula_audio_volume:sv3|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv3                                                                                                                                                                                                                                                  ; paula_audio_volume                 ; work         ;
;                   |lpm_mult:Mult0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv3|lpm_mult:Mult0                                                                                                                                                                                                                                   ; lpm_mult                           ; work         ;
;                      |mult_aft:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv3|lpm_mult:Mult0|mult_aft:auto_generated                                                                                                                                                                                                           ; mult_aft                           ; work         ;
;          |paula_floppy:pf1|                                                                                                             ; 466 (406)   ; 233 (208)                 ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 223 (200)    ; 44 (44)           ; 199 (163)        ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1                                                                                                                                                                                                                                                                                              ; paula_floppy                       ; work         ;
;             |paula_floppy_fifo:db1|                                                                                                     ; 60 (60)     ; 25 (25)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 37 (37)          ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1                                                                                                                                                                                                                                                                        ; paula_floppy_fifo                  ; work         ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                   ; altsyncram                         ; work         ;
;                   |altsyncram_voi1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated                                                                                                                                                                                                                    ; altsyncram_voi1                    ; work         ;
;          |paula_intcontroller:pi1|                                                                                                      ; 78 (78)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 33 (33)          ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_intcontroller:pi1                                                                                                                                                                                                                                                                                       ; paula_intcontroller                ; work         ;
;          |paula_uart:pu1|                                                                                                               ; 193 (193)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (77)      ; 21 (21)           ; 95 (95)          ; |minimig_mist_top|minimig:minimig|paula:PAULA1|paula_uart:pu1                                                                                                                                                                                                                                                                                                ; paula_uart                         ; work         ;
;       |toccata:mytoccata|                                                                                                               ; 765 (314)   ; 384 (171)                 ; 0 (0)         ; 8192        ; 1    ; 4            ; 0       ; 2         ; 0         ; 0    ; 0            ; 380 (143)    ; 79 (54)           ; 306 (111)        ; |minimig_mist_top|minimig:minimig|toccata:mytoccata                                                                                                                                                                                                                                                                                                          ; toccata                            ; work         ;
;          |toccata_capture:my_capture|                                                                                                   ; 94 (94)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 39 (39)          ; |minimig_mist_top|minimig:minimig|toccata:mytoccata|toccata_capture:my_capture                                                                                                                                                                                                                                                                               ; toccata_capture                    ; work         ;
;          |toccata_fifo:myfifo|                                                                                                          ; 74 (74)     ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 49 (49)          ; |minimig_mist_top|minimig:minimig|toccata:mytoccata|toccata_fifo:myfifo                                                                                                                                                                                                                                                                                      ; toccata_fifo                       ; work         ;
;             |altsyncram:fifo_array_rtl_0|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|toccata:mytoccata|toccata_fifo:myfifo|altsyncram:fifo_array_rtl_0                                                                                                                                                                                                                                                          ; altsyncram                         ; work         ;
;                |altsyncram_a6h1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|toccata:mytoccata|toccata_fifo:myfifo|altsyncram:fifo_array_rtl_0|altsyncram_a6h1:auto_generated                                                                                                                                                                                                                           ; altsyncram_a6h1                    ; work         ;
;          |toccata_playback:my_playback|                                                                                                 ; 140 (140)   ; 94 (94)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (46)      ; 25 (25)           ; 69 (69)          ; |minimig_mist_top|minimig:minimig|toccata:mytoccata|toccata_playback:my_playback                                                                                                                                                                                                                                                                             ; toccata_playback                   ; work         ;
;          |toccata_volume:my_toccata_volume|                                                                                             ; 149 (149)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0         ; 0    ; 0            ; 111 (111)    ; 0 (0)             ; 38 (38)          ; |minimig_mist_top|minimig:minimig|toccata:mytoccata|toccata_volume:my_toccata_volume                                                                                                                                                                                                                                                                         ; toccata_volume                     ; work         ;
;             |lpm_mult:Mult0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|toccata:mytoccata|toccata_volume:my_toccata_volume|lpm_mult:Mult0                                                                                                                                                                                                                                                          ; lpm_mult                           ; work         ;
;                |mult_t9t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|toccata:mytoccata|toccata_volume:my_toccata_volume|lpm_mult:Mult0|mult_t9t:auto_generated                                                                                                                                                                                                                                  ; mult_t9t                           ; work         ;
;             |lpm_mult:Mult1|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|toccata:mytoccata|toccata_volume:my_toccata_volume|lpm_mult:Mult1                                                                                                                                                                                                                                                          ; lpm_mult                           ; work         ;
;                |mult_t9t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|toccata:mytoccata|toccata_volume:my_toccata_volume|lpm_mult:Mult1|mult_t9t:auto_generated                                                                                                                                                                                                                                  ; mult_t9t                           ; work         ;
;       |userio:USERIO1|                                                                                                                  ; 852 (470)   ; 450 (193)                 ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 379 (255)    ; 144 (22)          ; 329 (193)        ; |minimig_mist_top|minimig:minimig|userio:USERIO1                                                                                                                                                                                                                                                                                                             ; userio                             ; work         ;
;          |userio_osd:osd1|                                                                                                              ; 382 (251)   ; 257 (155)                 ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 124 (95)     ; 122 (73)          ; 136 (83)         ; |minimig_mist_top|minimig:minimig|userio:USERIO1|userio_osd:osd1                                                                                                                                                                                                                                                                                             ; userio_osd                         ; work         ;
;             |altsyncram:osdbuf_rtl_0|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|altsyncram:osdbuf_rtl_0                                                                                                                                                                                                                                                                     ; altsyncram                         ; work         ;
;                |altsyncram_q6h1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|altsyncram:osdbuf_rtl_0|altsyncram_q6h1:auto_generated                                                                                                                                                                                                                                      ; altsyncram_q6h1                    ; work         ;
;             |sync_fifo:wr_fifo|                                                                                                         ; 81 (81)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 32 (32)           ; 39 (39)          ; |minimig_mist_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo                                                                                                                                                                                                                                                                           ; sync_fifo                          ; work         ;
;             |userio_osd_spi:spi0|                                                                                                       ; 50 (50)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 17 (17)           ; 14 (14)          ; |minimig_mist_top|minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0                                                                                                                                                                                                                                                                         ; userio_osd_spi                     ; work         ;
;    |rtg_video:rtg|                                                                                                                      ; 243 (164)   ; 174 (123)                 ; 0 (0)         ; 14336       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 68 (40)      ; 54 (54)           ; 121 (70)         ; |minimig_mist_top|rtg_video:rtg                                                                                                                                                                                                                                                                                                                              ; rtg_video                          ; work         ;
;       |VideoStream:myvs|                                                                                                                ; 79 (79)     ; 51 (51)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 51 (51)          ; |minimig_mist_top|rtg_video:rtg|VideoStream:myvs                                                                                                                                                                                                                                                                                                             ; VideoStream                        ; work         ;
;          |altsyncram:buf_rtl_0|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|rtg_video:rtg|VideoStream:myvs|altsyncram:buf_rtl_0                                                                                                                                                                                                                                                                                        ; altsyncram                         ; work         ;
;             |altsyncram_q3h1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|rtg_video:rtg|VideoStream:myvs|altsyncram:buf_rtl_0|altsyncram_q3h1:auto_generated                                                                                                                                                                                                                                                         ; altsyncram_q3h1                    ; work         ;
;       |altsyncram:clut_rtl_0|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|rtg_video:rtg|altsyncram:clut_rtl_0                                                                                                                                                                                                                                                                                                        ; altsyncram                         ; work         ;
;          |altsyncram_04h1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|rtg_video:rtg|altsyncram:clut_rtl_0|altsyncram_04h1:auto_generated                                                                                                                                                                                                                                                                         ; altsyncram_04h1                    ; work         ;
;    |sdram_ctrl:sdram|                                                                                                                   ; 1802 (664)  ; 930 (332)                 ; 0 (0)         ; 146944      ; 20   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 835 (293)    ; 298 (103)         ; 669 (289)        ; |minimig_mist_top|sdram_ctrl:sdram                                                                                                                                                                                                                                                                                                                           ; sdram_ctrl                         ; work         ;
;       |cpu_cache_new:cache|                                                                                                             ; 1140 (1140) ; 598 (598)                 ; 0 (0)         ; 146944      ; 20   ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 542 (542)    ; 195 (195)         ; 403 (403)        ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache                                                                                                                                                                                                                                                                                                       ; cpu_cache_new                      ; work         ;
;          |dpram_256x32:dtram|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7936        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_256x32:dtram                                                                                                                                                                                                                                                                                    ; dpram_256x32                       ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7936        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_256x32:dtram|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; altsyncram                         ; work         ;
;                |altsyncram_dkd2:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7936        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_256x32:dtram|altsyncram:altsyncram_component|altsyncram_dkd2:auto_generated                                                                                                                                                                                                                     ; altsyncram_dkd2                    ; work         ;
;          |dpram_256x32:itram|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7936        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_256x32:itram                                                                                                                                                                                                                                                                                    ; dpram_256x32                       ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7936        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_256x32:itram|altsyncram:altsyncram_component                                                                                                                                                                                                                                                    ; altsyncram                         ; work         ;
;                |altsyncram_dkd2:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 7936        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_256x32:itram|altsyncram:altsyncram_component|altsyncram_dkd2:auto_generated                                                                                                                                                                                                                     ; altsyncram_dkd2                    ; work         ;
;          |dpram_be_1024x32:ddram0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:ddram0                                                                                                                                                                                                                                                                               ; dpram_be_1024x32                   ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:ddram0|altsyncram:altsyncram_component                                                                                                                                                                                                                                               ; altsyncram                         ; work         ;
;                |altsyncram_q7k2:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:ddram0|altsyncram:altsyncram_component|altsyncram_q7k2:auto_generated                                                                                                                                                                                                                ; altsyncram_q7k2                    ; work         ;
;          |dpram_be_1024x32:ddram1|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:ddram1                                                                                                                                                                                                                                                                               ; dpram_be_1024x32                   ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:ddram1|altsyncram:altsyncram_component                                                                                                                                                                                                                                               ; altsyncram                         ; work         ;
;                |altsyncram_q7k2:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:ddram1|altsyncram:altsyncram_component|altsyncram_q7k2:auto_generated                                                                                                                                                                                                                ; altsyncram_q7k2                    ; work         ;
;          |dpram_be_1024x32:idram0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:idram0                                                                                                                                                                                                                                                                               ; dpram_be_1024x32                   ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:idram0|altsyncram:altsyncram_component                                                                                                                                                                                                                                               ; altsyncram                         ; work         ;
;                |altsyncram_q7k2:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:idram0|altsyncram:altsyncram_component|altsyncram_q7k2:auto_generated                                                                                                                                                                                                                ; altsyncram_q7k2                    ; work         ;
;          |dpram_be_1024x32:idram1|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:idram1                                                                                                                                                                                                                                                                               ; dpram_be_1024x32                   ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:idram1|altsyncram:altsyncram_component                                                                                                                                                                                                                                               ; altsyncram                         ; work         ;
;                |altsyncram_q7k2:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:idram1|altsyncram:altsyncram_component|altsyncram_q7k2:auto_generated                                                                                                                                                                                                                ; altsyncram_q7k2                    ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 130 (1)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (1)       ; 15 (0)            ; 62 (0)           ; |minimig_mist_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                            ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 129 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (0)       ; 15 (0)            ; 62 (0)           ; |minimig_mist_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input        ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 129 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (0)       ; 15 (0)            ; 62 (0)           ; |minimig_mist_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                        ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 129 (6)     ; 77 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (1)       ; 15 (4)            ; 62 (0)           ; |minimig_mist_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab            ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 124 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 51 (0)       ; 11 (0)            ; 62 (0)           ; |minimig_mist_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric  ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 124 (85)    ; 72 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 51 (40)      ; 11 (11)           ; 62 (36)          ; |minimig_mist_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                       ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |minimig_mist_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                         ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |minimig_mist_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                     ; altera_sld   ;
;    |user_io:user_io|                                                                                                                    ; 253 (253)   ; 181 (181)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 72 (72)      ; 77 (77)           ; 104 (104)        ; |minimig_mist_top|user_io:user_io                                                                                                                                                                                                                                                                                                                            ; user_io                            ; work         ;
;    |vidclkcntrl:vidclkcntrl|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|vidclkcntrl:vidclkcntrl                                                                                                                                                                                                                                                                                                                    ; vidclkcntrl                        ; work         ;
;       |vidclkcntrl_altclkctrl_uhi:vidclkcntrl_altclkctrl_uhi_component|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |minimig_mist_top|vidclkcntrl:vidclkcntrl|vidclkcntrl_altclkctrl_uhi:vidclkcntrl_altclkctrl_uhi_component                                                                                                                                                                                                                                                    ; vidclkcntrl_altclkctrl_uhi         ; work         ;
;    |video_vga_dither:dither|                                                                                                            ; 56 (56)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 3 (3)             ; 40 (40)          ; |minimig_mist_top|video_vga_dither:dither                                                                                                                                                                                                                                                                                                                    ; video_vga_dither                   ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; CLOCK_32[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK_32[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK_27[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK_27[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LED          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_TX      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; MIDI_OUT     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_HS       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_A[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_A[12]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQML   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQMH   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_nWE    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_nCAS   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_nRAS   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_nCS    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CLK    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_CKE    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; AUDIO_L      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; AUDIO_R      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; I2S_BCK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; I2S_LRCK     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; I2S_DATA     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_DQ[0]  ; Bidir    ; (6) 1325 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[1]  ; Bidir    ; (6) 1325 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[2]  ; Bidir    ; --            ; (6) 1325 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[3]  ; Bidir    ; --            ; (6) 1325 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[4]  ; Bidir    ; (6) 1325 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[5]  ; Bidir    ; --            ; (6) 1325 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[6]  ; Bidir    ; (6) 1325 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[7]  ; Bidir    ; --            ; (6) 1325 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[8]  ; Bidir    ; --            ; (6) 1325 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[9]  ; Bidir    ; --            ; (6) 1325 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[10] ; Bidir    ; (6) 1325 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[11] ; Bidir    ; (6) 1325 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[12] ; Bidir    ; (6) 1325 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[13] ; Bidir    ; --            ; (6) 1325 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[14] ; Bidir    ; (6) 1325 ps   ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[15] ; Bidir    ; --            ; (6) 1325 ps   ; --                    ; (0) 0 ps ; (0) 0 ps ;
; SPI_DO       ; Bidir    ; --            ; (6) 1322 ps   ; --                    ; --       ; --       ;
; SPI_SCK      ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --       ;
; CLOCK_50     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SPI_SS2      ; Input    ; (6) 1322 ps   ; --            ; --                    ; --       ; --       ;
; SPI_SS3      ; Input    ; (6) 1322 ps   ; --            ; --                    ; --       ; --       ;
; CONF_DATA0   ; Input    ; --            ; (6) 1322 ps   ; --                    ; --       ; --       ;
; SPI_DI       ; Input    ; (6) 1322 ps   ; --            ; --                    ; --       ; --       ;
; SPI_SS4      ; Input    ; (6) 1322 ps   ; (6) 1322 ps   ; --                    ; --       ; --       ;
; UART_RX      ; Input    ; (6) 1322 ps   ; --            ; --                    ; --       ; --       ;
; MIDI_IN      ; Input    ; (6) 1322 ps   ; --            ; --                    ; --       ; --       ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+


+---------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                            ;
+---------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                         ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_32[0]                                                                                 ;                   ;         ;
; CLOCK_32[1]                                                                                 ;                   ;         ;
; CLOCK_27[0]                                                                                 ;                   ;         ;
; CLOCK_27[1]                                                                                 ;                   ;         ;
; SDRAM_DQ[0]                                                                                 ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[0]~feeder                                                 ; 0                 ; 6       ;
; SDRAM_DQ[1]                                                                                 ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[1]~feeder                                                 ; 0                 ; 6       ;
; SDRAM_DQ[2]                                                                                 ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[2]                                                        ; 1                 ; 6       ;
; SDRAM_DQ[3]                                                                                 ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[3]~feeder                                                 ; 1                 ; 6       ;
; SDRAM_DQ[4]                                                                                 ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[4]~feeder                                                 ; 0                 ; 6       ;
; SDRAM_DQ[5]                                                                                 ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[5]~feeder                                                 ; 1                 ; 6       ;
; SDRAM_DQ[6]                                                                                 ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[6]                                                        ; 0                 ; 6       ;
; SDRAM_DQ[7]                                                                                 ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[7]                                                        ; 1                 ; 6       ;
; SDRAM_DQ[8]                                                                                 ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[8]~feeder                                                 ; 1                 ; 6       ;
; SDRAM_DQ[9]                                                                                 ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[9]~feeder                                                 ; 1                 ; 6       ;
; SDRAM_DQ[10]                                                                                ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[10]~feeder                                                ; 0                 ; 6       ;
; SDRAM_DQ[11]                                                                                ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[11]~feeder                                                ; 0                 ; 6       ;
; SDRAM_DQ[12]                                                                                ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[12]~feeder                                                ; 0                 ; 6       ;
; SDRAM_DQ[13]                                                                                ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[13]~feeder                                                ; 1                 ; 6       ;
; SDRAM_DQ[14]                                                                                ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[14]                                                       ; 0                 ; 6       ;
; SDRAM_DQ[15]                                                                                ;                   ;         ;
;      - sdram_ctrl:sdram|sdata_reg[15]~feeder                                                ; 1                 ; 6       ;
; SPI_DO                                                                                      ;                   ;         ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|sdin~0                                 ; 1                 ; 6       ;
; SPI_SCK                                                                                     ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|cmd               ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[0]            ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[1]            ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[2]            ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[3]            ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[4]            ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[5]            ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[6]            ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[7]            ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdi_reg[1]        ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[14]                        ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[13]                        ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[12]                        ; 1                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[1]        ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[3]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[2]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[1]                         ; 1                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|bit_cnt[2]        ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|bit_cnt[1]        ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|bit_cnt[0]        ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|first_byte        ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[5]                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[4]                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[6]                                                       ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[15]                        ; 1                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[7]        ; 1                 ; 0       ;
;      - user_io:user_io|SPI_MISO~reg0                                                        ; 1                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdi_reg[0]        ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdi_reg[2]        ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdi_reg[4]        ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdi_reg[3]        ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdi_reg[6]        ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdi_reg[5]        ; 0                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|new_byte          ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[4]                                                              ; 0                 ; 0       ;
;      - user_io:user_io|bit_cnt[2]                                                           ; 1                 ; 0       ;
;      - user_io:user_io|bit_cnt[1]                                                           ; 1                 ; 0       ;
;      - user_io:user_io|bit_cnt[0]                                                           ; 1                 ; 0       ;
;      - user_io:user_io|spi_byte_in[0]                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[1]                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[3]                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_in[7]                                                       ; 0                 ; 0       ;
;      - user_io:user_io|spi_receiver_strobe_r                                                ; 1                 ; 0       ;
;      - user_io:user_io|spi_byte_in[2]                                                       ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[3]                                                              ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[5]                                                              ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[13]                            ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[14]                            ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[15]                            ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[12]                            ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[0]                             ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[1]                             ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[3]                             ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[2]                             ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[5]                             ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[4]                             ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[7]                             ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[6]                             ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[9]                             ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[8]                             ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[11]                            ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[10]                            ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[3]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[2]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[1]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[0]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt[1]                          ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt[0]                          ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|tx_data_cnt[2]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|tx_data_cnt[0]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|tx_data_cnt[1]                         ; 1                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[6]        ; 0                 ; 0       ;
;      - user_io:user_io|spi_byte_out[7]                                                      ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt_del[0]                      ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt_del[1]                      ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[0]                                                              ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[2]                                                              ; 0                 ; 0       ;
;      - user_io:user_io|sbuf[6]                                                              ; 0                 ; 0       ;
;      - user_io:user_io|spi_transfer_end_r                                                   ; 1                 ; 0       ;
;      - user_io:user_io|sbuf[1]                                                              ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[13]                        ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[14]                        ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[15]                        ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag                            ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[12]                        ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[1]                         ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[3]                         ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[2]                         ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[5]                         ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[4]                         ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[7]                         ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[6]                         ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[9]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[8]                         ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[11]                        ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdi_reg[10]                        ; 1                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[5]        ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_direct_flag                        ; 1                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[4]        ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_flag                            ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_clr_flag                           ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[11]                        ; 1                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[3]        ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[10]                        ; 1                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[2]        ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[9]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[8]                         ; 1                 ; 0       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdo_reg[0]        ; 0                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[7]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[6]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[5]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[4]                         ; 1                 ; 0       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_sdo_reg[0]                         ; 1                 ; 0       ;
; CLOCK_50                                                                                    ;                   ;         ;
; SPI_SS2                                                                                     ;                   ;         ;
;      - SPI_DO~4                                                                             ; 0                 ; 6       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|scs                                    ; 0                 ; 6       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag~0                          ; 0                 ; 6       ;
;      - SPI_DO~3                                                                             ; 0                 ; 6       ;
; SPI_SS3                                                                                     ;                   ;         ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|bit_cnt[0]        ; 0                 ; 6       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|bit_cnt[1]        ; 0                 ; 6       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|bit_cnt[2]        ; 0                 ; 6       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|first_byte        ; 0                 ; 6       ;
;      - SPI_DO~4                                                                             ; 0                 ; 6       ;
;      - SPI_DO~3_RESYN0                                                                      ; 0                 ; 6       ;
; CONF_DATA0                                                                                  ;                   ;         ;
;      - SPI_DO~4                                                                             ; 1                 ; 6       ;
;      - user_io:user_io|bit_cnt[2]                                                           ; 1                 ; 6       ;
;      - user_io:user_io|bit_cnt[1]                                                           ; 1                 ; 6       ;
;      - user_io:user_io|bit_cnt[0]                                                           ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_in[7]~0                                                     ; 1                 ; 6       ;
;      - user_io:user_io|spi_byte_out[7]                                                      ; 1                 ; 6       ;
;      - user_io:user_io|sbuf[6]~0                                                            ; 1                 ; 6       ;
;      - user_io:user_io|spi_transfer_end_r                                                   ; 1                 ; 6       ;
;      - SPI_DO~3_RESYN0                                                                      ; 1                 ; 6       ;
;      - SPI_DO~3                                                                             ; 1                 ; 6       ;
; SPI_DI                                                                                      ;                   ;         ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|sdin~0                                 ; 0                 ; 6       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|sdi_reg[0]~feeder ; 0                 ; 6       ;
;      - minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|out[0]~feeder     ; 0                 ; 6       ;
;      - user_io:user_io|sbuf[0]~feeder                                                       ; 0                 ; 6       ;
;      - user_io:user_io|spi_byte_in[0]~feeder                                                ; 0                 ; 6       ;
; SPI_SS4                                                                                     ;                   ;         ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|sdin~0                                 ; 0                 ; 6       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|scs                                    ; 1                 ; 6       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_direct_flag                        ; 0                 ; 6       ;
;      - minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag~0                          ; 0                 ; 6       ;
; UART_RX                                                                                     ;                   ;         ;
;      - minimig:minimig|rxd_i~0                                                              ; 0                 ; 6       ;
; MIDI_IN                                                                                     ;                   ;         ;
;      - minimig:minimig|rxd_i~0                                                              ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+----------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location                ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                                                    ; Input Clock 3                                                                                                                    ; Clock Select 0                                                    ; Clock Select 1 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+----------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                    ; PIN_B14                 ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; CONF_DATA0                                                                                                                                                                                                                                                                                                                                                  ; PIN_D6                  ; 10      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; SPI_DO~4                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X80_Y87_N30      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; SPI_SCK                                                                                                                                                                                                                                                                                                                                                     ; PIN_C21                 ; 113     ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; SPI_SS3                                                                                                                                                                                                                                                                                                                                                     ; PIN_B9                  ; 6       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; SPI_SS4                                                                                                                                                                                                                                                                                                                                                     ; PIN_B21                 ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|CACR[1]~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y37_N4       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|DFC[0]~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y37_N14      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|Equal77~2                                                                                                                                                                                                                                                                                                    ; LCCOMB_X62_Y31_N22      ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[1]~14                                                                                                                                                                                                                                                                                                ; LCCOMB_X61_Y32_N28      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|FlagsSR[4]~21                                                                                                                                                                                                                                                                                                ; LCCOMB_X61_Y32_N14      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|Reset                                                                                                                                                                                                                                                                                                        ; FF_X67_Y37_N31          ; 251     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|SFC[0]~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y37_N12      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|Selector72~5                                                                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y36_N24      ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|div_neg~0                                                                                                                                                                                                                                                                                      ; LCCOMB_X64_Y34_N10      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|result_div[21]~32                                                                                                                                                                                                                                                                              ; LCCOMB_X59_Y35_N30      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68_PC[1]~32                                                                                                                                                                                                                                                                                                ; LCCOMB_X61_Y40_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|USP[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y36_N28      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|VBR[23]~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y37_N30      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|alu_bf_shift[0]~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X64_Y34_N22      ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|brief[2]~14                                                                                                                                                                                                                                                                                                  ; LCCOMB_X64_Y31_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|clkena_lw~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X67_Y37_N26      ; 240     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[15]~38                                                                                                                                                                                                                                                                                        ; LCCOMB_X61_Y36_N8       ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|data_write_tmp[31]~25                                                                                                                                                                                                                                                                                        ; LCCOMB_X61_Y36_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|decodeOPC                                                                                                                                                                                                                                                                                                    ; FF_X64_Y33_N25          ; 83      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|ea_data[15]~33                                                                                                                                                                                                                                                                                               ; LCCOMB_X64_Y34_N12      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exe_pc[15]~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X64_Y35_N22      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|exec[57]                                                                                                                                                                                                                                                                                                     ; FF_X68_Y34_N7           ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_data_read[0]~17                                                                                                                                                                                                                                                                                         ; LCCOMB_X62_Y34_N12      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|last_opc_pc[1]~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X64_Y34_N26      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memaddr[0]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X64_Y34_N0       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[2]~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y36_N10      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|memmask[2]~11                                                                                                                                                                                                                                                                                                ; LCCOMB_X64_Y34_N28      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.div1                                                                                                                                                                                                                                                                                             ; FF_X64_Y31_N9           ; 68      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state.div2                                                                                                                                                                                                                                                                                             ; FF_X64_Y35_N21          ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|micro_state~187                                                                                                                                                                                                                                                                                              ; LCCOMB_X64_Y34_N16      ; 110     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|opcode[1]~3                                                                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y34_N20      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|process_10~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X64_Y34_N20      ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|process_2~4                                                                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y39_N28      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|process_2~5                                                                                                                                                                                                                                                                                                  ; LCCOMB_X61_Y40_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rIPL_nr[0]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X64_Y36_N24      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|regfile~38                                                                                                                                                                                                                                                                                                   ; LCCOMB_X60_Y34_N22      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_bits[0]~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X64_Y34_N30      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|rot_cnt[2]~3                                                                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y35_N28      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|sndOPC[15]~4                                                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y33_N18      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|state[1]                                                                                                                                                                                                                                                                                                     ; FF_X69_Y36_N17          ; 78      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|tmp_TG68_PC[31]~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X67_Y37_N16      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_SR[7]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y32_N6       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|trap_vector[7]~12                                                                                                                                                                                                                                                                                            ; LCCOMB_X63_Y36_N30      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|wbmemmask[2]~5                                                                                                                                                                                                                                                                                               ; LCCOMB_X67_Y36_N6       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|addr[1]~2                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X72_Y48_N4       ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|audio_ena                                                                                                                                                                                                                                                                                                                         ; FF_X71_Y49_N3           ; 43      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|audio_intena~5                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X71_Y49_N8       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~11                                                                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y42_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~12                                                                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y42_N24      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~14                                                                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y42_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~15                                                                                                                                                                                                                                                                                                 ; LCCOMB_X72_Y42_N6       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~17                                                                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y42_N20      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~18                                                                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y42_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y42_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~20                                                                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y42_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~21                                                                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y42_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~23                                                                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y42_N6       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~24                                                                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y42_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~3                                                                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y42_N22      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~5                                                                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y42_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~6                                                                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y42_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~8                                                                                                                                                                                                                                                                                                  ; LCCOMB_X72_Y42_N22      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|Decoder0~9                                                                                                                                                                                                                                                                                                  ; LCCOMB_X72_Y42_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|cornerturn:\c2p:myc2p|process_0~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X71_Y42_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|akiko:myakiko|rtg_reg_addr[1]~1                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y55_N16      ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|cacheline_clr~7                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y48_N2       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|clkena                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y48_N12      ; 98      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|cpuIPL[2]~4                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X72_Y48_N28      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|data_write2[0]~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X75_Y48_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|data_write[0]~3                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X76_Y52_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|lds2~2                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X75_Y48_N20      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|r_data[12]~18                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X75_Y48_N12      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|r_data[15]~20                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X75_Y48_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|rw~1                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X75_Y48_N22      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; TG68K:tg68k|sel_undecoded_d                                                                                                                                                                                                                                                                                                                                 ; FF_X68_Y48_N17          ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; VideoStream:myaudiostream|fetch_address[24]~26                                                                                                                                                                                                                                                                                                              ; LCCOMB_X75_Y52_N28      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; VideoStream:myaudiostream|inptr[6]~11                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X77_Y54_N0       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; VideoStream:myaudiostream|watermark[8]~21                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X77_Y54_N30      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X0_Y78_N0          ; 148     ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X0_Y78_N0          ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|Equal3~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X78_Y63_N18      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                            ; PLL_1                   ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                            ; PLL_1                   ; 3314    ; Clock                                 ; yes    ; Global Clock         ; GCLK26           ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                            ; PLL_1                   ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                            ; PLL_1                   ; 8712    ; Clock                                 ; yes    ; Global Clock         ; GCLK25           ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_locked                                                                                                                                                                                                                            ; PLL_1                   ; 14      ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr12|cntr_65l:auto_generated|counter_reg_bit[7]~0                                                                                                                                           ; LCCOMB_X32_Y44_N26      ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr13|cntr_tnj:auto_generated|_~0                                                                                                                                                            ; LCCOMB_X30_Y44_N28      ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr16|cntr_65l:auto_generated|counter_reg_bit[7]~0                                                                                                                                           ; LCCOMB_X33_Y45_N4       ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|lpm_counter:cntr2|cntr_chj:auto_generated|_~0                                                                                                                                                             ; LCCOMB_X34_Y44_N2       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|pll_areset~0                                                                                                                                                                                              ; LCCOMB_X30_Y47_N14      ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|power_up~0                                                                                                                                                                                                ; LCCOMB_X33_Y44_N16      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|reconfig_counter_state~4                                                                                                                                                                                  ; LCCOMB_X31_Y45_N30      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|reconfig_counter_state~5                                                                                                                                                                                  ; LCCOMB_X31_Y45_N4       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|reconfig_seq_ena_state                                                                                                                                                                                    ; FF_X30_Y45_N31          ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|rom_init_state                                                                                                                                                                                            ; FF_X31_Y47_N17          ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|scan_cache_write_enable~0                                                                                                                                                                                 ; LCCOMB_X33_Y44_N4       ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|write_rom_ena                                                                                                                                                                                             ; LCCOMB_X31_Y44_N30      ; 3       ; Read enable                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amigaclk_reconfig_pal:amigaclk_reconfig_pal_i|altsyncram:altsyncram_component|altsyncram_hia1:auto_generated|ram_block1a0~0                                                                                                                                                                                                             ; LCCOMB_X31_Y44_N28      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|clk7_en_reg                                                                                                                                                                                                                                                                                                                             ; FF_X78_Y63_N11          ; 1657    ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|clk7n_en_reg                                                                                                                                                                                                                                                                                                                            ; FF_X78_Y63_N1           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|pll_reconfig_reset                                                                                                                                                                                                                                                                                                                      ; FF_X29_Y47_N29          ; 14      ; Async. clear                          ; yes    ; Global Clock         ; GCLK10           ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|pll_reconfig_state.11                                                                                                                                                                                                                                                                                                                   ; FF_X30_Y47_N19          ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|pll_reconfig_timeout[2]~12                                                                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y47_N26      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; aud_tick_d                                                                                                                                                                                                                                                                                                                                                  ; FF_X77_Y54_N25          ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                     ; PLL_8                   ; 113     ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|\statemachine:accumulator[0]~3                                                                                                                                                                                                                                                                                                          ; LCCOMB_X84_Y56_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|\statemachine:ds_state.bram                                                                                                                                                                                                                                                                                                             ; FF_X83_Y56_N17          ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|\statemachine:ds_state.init3                                                                                                                                                                                                                                                                                                            ; FF_X85_Y55_N13          ; 50      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|\statemachine:ds_state.mem5                                                                                                                                                                                                                                                                                                             ; FF_X85_Y55_N27          ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|\statemachine:ds_state.play5                                                                                                                                                                                                                                                                                                            ; FF_X84_Y56_N29          ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|\statemachine:fd_history[3]~2                                                                                                                                                                                                                                                                                                           ; LCCOMB_X86_Y58_N26      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|\statemachine:fetch_addr[23]~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X84_Y55_N26      ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|\statemachine:fetch_q[0]~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X85_Y55_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|ds_addr[3]~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X82_Y56_N16      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|ds_d[0]~4                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X80_Y52_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|ds_d[16]~5                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X82_Y56_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|ds_state~52                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X85_Y55_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|ds_wr                                                                                                                                                                                                                                                                                                                                   ; FF_X80_Y52_N15          ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|mem_addr_i[10]~2                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X86_Y56_N10      ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; drivesounds:ds_inst|soundslot~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X85_Y56_N2       ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|WideNor0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y57_N16      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|always5~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y54_N22      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|bp[0]~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X16_Y60_N30      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|\readlogic:rd_trigger                                                                                                                                                                                                                                                             ; LCCOMB_X22_Y57_N24      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|\readlogic:rd_trigger~0                                                                                                                                                                                                                                                             ; LCCOMB_X16_Y60_N28      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_virtualjtag:virtualjtag|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_uir~0                                                                                                                                                          ; LCCOMB_X15_Y64_N12      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|q[24]~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y53_N0       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|rxwr_req~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X15_Y64_N26      ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|shift[0]~4                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y60_N22      ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|shift[0]~5                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y60_N24      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|txwr_req                                                                                                                                                                                                                                                                                                  ; FF_X26_Y54_N9           ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|initmask[0]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y57_N14      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|initstate[0]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X26_Y57_N20      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|jtag_go                                                                                                                                                                                                                                                                                                                            ; FF_X26_Y54_N1           ; 38      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|log_wr                                                                                                                                                                                                                                                                                                                             ; FF_X30_Y56_N3           ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; edge_capture:synccapture|mask[0]~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y54_N14      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; force_csync~1                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X69_Y64_N30      ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; hybrid_pwm_sd:sd|Equal2~1                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X105_Y52_N2      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; hybrid_pwm_sd:sd|Equal4~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X104_Y52_N0      ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; hybrid_pwm_sd:sd|always1~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X101_Y54_N30     ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; hybrid_pwm_sd:sd|initctr[13]                                                                                                                                                                                                                                                                                                                                ; FF_X98_Y53_N1           ; 18      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; hybrid_pwm_sd:sd|pwmthreshold_r[1]~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X101_Y54_N8      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; hybrid_pwm_sd:sd|sigma_l[0]~2                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X105_Y54_N24     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; hybrid_pwm_sd:sd|sigma_l~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X104_Y52_N12     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; hybrid_pwm_sd:sd|sigma_r[3]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X101_Y54_N12     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; i2s:i2s|LessThan0~13                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y41_N28      ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; i2s:i2s|left[0]~2                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X97_Y57_N0       ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; i2s:i2s|sdata~0                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X97_Y57_N24      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|AudioMix:tocAudioMix|Equal0~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X96_Y61_N24      ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|AudioMix:tocAudioMix|Equal3~1                                                                                                                                                                                                                                                                                                               ; LCCOMB_X96_Y61_N4       ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|AudioMix:tocAudioMix|Equal4~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X96_Y61_N8       ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|LessThan0~8                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X89_Y62_N30      ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|_cpu_reset~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X85_Y55_N6       ; 46      ; Async. clear                          ; yes    ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|_cpu_reset~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X85_Y55_N6       ; 103     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|Equal1~15                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X67_Y74_N10      ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|Equal1~24                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X50_Y75_N20      ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|Equal1~41                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X72_Y73_N24      ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|Equal1~44                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X73_Y74_N26      ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~37                                                                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y72_N8       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~38                                                                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y72_N22      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~39                                                                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y72_N6       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlch~40                                                                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y72_N14      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~100                                                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y72_N30      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~101                                                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y72_N16      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~98                                                                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y72_N4       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audlcl~99                                                                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y72_N2       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~128                                                                                                                                                                                                                                                                                                  ; LCCOMB_X66_Y68_N30      ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~129                                                                                                                                                                                                                                                                                                  ; LCCOMB_X66_Y68_N24      ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~130                                                                                                                                                                                                                                                                                                  ; LCCOMB_X66_Y68_N8       ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_audiodma:aud1|audpt~131                                                                                                                                                                                                                                                                                                  ; LCCOMB_X66_Y68_N4       ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|beamcon0_reg[12]~9                                                                                                                                                                                                                                                                                       ; LCCOMB_X70_Y75_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|beamcon0_sh[6]~6                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y78_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|bplhstrt_reg[10]~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X66_Y74_N28      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|eof                                                                                                                                                                                                                                                                                                      ; LCCOMB_X68_Y72_N12      ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hblank_tmp~5                                                                                                                                                                                                                                                                                             ; LCCOMB_X64_Y77_N30      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hbstop_reg[8]~4                                                                                                                                                                                                                                                                                          ; LCCOMB_X64_Y75_N22      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hbstop_sh[8]~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X66_Y75_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hbstrt_reg[8]~4                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y74_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hbstrt_sh[8]~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X66_Y74_N22      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hcenter_reg[8]~2                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y72_N10      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hcenter_sh[8]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y74_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hpos_r[1]~2                                                                                                                                                                                                                                                                                              ; LCCOMB_X67_Y73_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hsstop_reg[8]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y75_N6       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hsstop_sh[8]~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X66_Y75_N10      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hsstrt_reg[8]~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y74_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hsstrt_sh[8]~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X66_Y74_N10      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|htotal_reg[8]~10                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y75_N26      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|htotal_sh[8]~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X66_Y75_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vbl_int                                                                                                                                                                                                                                                                                                  ; FF_X67_Y71_N21          ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vbstop_reg[10]~15                                                                                                                                                                                                                                                                                        ; LCCOMB_X66_Y75_N28      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vbstop_sh[10]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y75_N12      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vbstrt_reg[10]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y75_N24      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vbstrt_sh[10]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y75_N20      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vpos[10]~11                                                                                                                                                                                                                                                                                              ; LCCOMB_X67_Y74_N12      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vpos[7]~3                                                                                                                                                                                                                                                                                                ; LCCOMB_X67_Y74_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vsstop_reg[10]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X64_Y74_N26      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vsstop_sh[10]~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y74_N26      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vsstop_sh[6]~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X85_Y68_N22      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vsstrt_reg[10]~2                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y72_N14      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vsstrt_sh[10]~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y74_N24      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vtotal_reg[10]~8                                                                                                                                                                                                                                                                                         ; LCCOMB_X67_Y74_N6       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|vtotal_sh[10]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y74_N20      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bpl1mod[1]~3                                                                                                                                                                                                                                                                                            ; LCCOMB_X61_Y74_N16      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bpl2mod[1]~3                                                                                                                                                                                                                                                                                            ; LCCOMB_X60_Y74_N0       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplcon0_delay[1][2]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X58_Y73_N16      ; 77      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~75                                                                                                                                                                                                                                                                                               ; LCCOMB_X58_Y78_N8       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~77                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y78_N20      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~79                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y78_N2       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~81                                                                                                                                                                                                                                                                                               ; LCCOMB_X58_Y78_N22      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~82                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y78_N22      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~83                                                                                                                                                                                                                                                                                               ; LCCOMB_X58_Y78_N20      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~84                                                                                                                                                                                                                                                                                               ; LCCOMB_X58_Y78_N30      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplpth~85                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y78_N10      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~211                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y78_N0       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~212                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y78_N6       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~213                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y78_N26      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~214                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y78_N12      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~215                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y78_N28      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~216                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y78_N24      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~217                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y78_N30      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|bplptl~218                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y78_N8       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|ddfrun                                                                                                                                                                                                                                                                                                  ; FF_X59_Y75_N9           ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|ddfstop[2]~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X61_Y74_N8       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|ddfstrt[6]~2                                                                                                                                                                                                                                                                                            ; LCCOMB_X60_Y74_N30      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|dmaena_delayed[1]~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X63_Y75_N22      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|fmode[1]~4                                                                                                                                                                                                                                                                                              ; LCCOMB_X64_Y75_N20      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstop[10]~3                                                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y77_N20      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstop[2]~7                                                                                                                                                                                                                                                                                           ; LCCOMB_X60_Y74_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstrt[10]~2                                                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y77_N4       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_bitplanedma:bpd1|vdiwstrt[3]~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X61_Y74_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~93                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y72_N2       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~95                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y72_N14      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~96                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y72_N6       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltmod~97                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y72_N28      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~31                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y66_N30      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~32                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y66_N0       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~33                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y66_N4       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltpth~34                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y66_N12      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~92                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y71_N24      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~93                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y70_N26      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~94                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y71_N30      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_adrgen:address_generator_1|bltptl~95                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y70_N22      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|blt_state.BLT_INIT                                                                                                                                                                                                                                                                                           ; FF_X57_Y74_N11          ; 25      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|blt_state~42                                                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y74_N30      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltadat[0]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y76_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltafwm[0]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y74_N20      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltalwm[0]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y74_N24      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltaold[0]~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y73_N6       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbdat[0]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y74_N4       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbhold[0]~15                                                                                                                                                                                                                                                                                               ; LCCOMB_X47_Y74_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltbold[15]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X51_Y76_N16      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcdat[0]~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y76_N6       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon0[0]~11                                                                                                                                                                                                                                                                                                ; LCCOMB_X48_Y74_N24      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon0[12]~8                                                                                                                                                                                                                                                                                                ; LCCOMB_X48_Y74_N22      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon0[8]~4                                                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y74_N16      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon1[0]                                                                                                                                                                                                                                                                                                   ; FF_X49_Y74_N9           ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon1[0]~15                                                                                                                                                                                                                                                                                                ; LCCOMB_X53_Y74_N28      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltcon1[12]~10                                                                                                                                                                                                                                                                                               ; LCCOMB_X48_Y74_N4       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|bltdhold[0]~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X53_Y74_N24      ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|height[4]~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y75_N16      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|height_cnt[4]~12                                                                                                                                                                                                                                                                                             ; LCCOMB_X50_Y75_N24      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|last_word_del~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X53_Y73_N12      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|pipeline_full~2                                                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y74_N10      ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|width[0]~9                                                                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y75_N6       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|width_cnt[0]~13                                                                                                                                                                                                                                                                                              ; LCCOMB_X53_Y73_N26      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|width_cnt_rld~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X53_Y73_N16      ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|address_out[19]~21                                                                                                                                                                                                                                                                                            ; LCCOMB_X58_Y73_N28      ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|always6~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y73_N20      ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop1lch[19]~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y74_N6       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop1lcl[10]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y74_N14      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop2lch[19]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y74_N20      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cop2lcl[10]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y74_N2       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|copper_state~17                                                                                                                                                                                                                                                                                               ; LCCOMB_X59_Y73_N2       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|ir2[0]~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X61_Y74_N30      ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1|address_out[10]~13                                                                                                                                                                                                                                                                                          ; LCCOMB_X64_Y73_N14      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1|address_out[20]~12                                                                                                                                                                                                                                                                                          ; LCCOMB_X62_Y71_N24      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_diskdma:dsk1|dma                                                                                                                                                                                                                                                                                                         ; LCCOMB_X76_Y78_N2       ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|always9~2                                                                                                                                                                                                                                                                                                 ; LCCOMB_X62_Y78_N16      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprctl~144                                                                                                                                                                                                                                                                                                ; LCCOMB_X62_Y81_N6       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprctl~145                                                                                                                                                                                                                                                                                                ; LCCOMB_X62_Y81_N0       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprctl~146                                                                                                                                                                                                                                                                                                ; LCCOMB_X62_Y81_N26      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprctl~147                                                                                                                                                                                                                                                                                                ; LCCOMB_X62_Y81_N4       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprctl~148                                                                                                                                                                                                                                                                                                ; LCCOMB_X62_Y78_N24      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprctl~149                                                                                                                                                                                                                                                                                                ; LCCOMB_X63_Y82_N10      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprctl~150                                                                                                                                                                                                                                                                                                ; LCCOMB_X63_Y82_N24      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprctl~151                                                                                                                                                                                                                                                                                                ; LCCOMB_X62_Y78_N22      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprite[2]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X62_Y78_N26      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpos~69                                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y82_N26      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpos~71                                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y82_N14      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpos~72                                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y82_N6       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpos~73                                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y82_N8       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpos~75                                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y82_N0       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpos~77                                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y82_N16      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpos~78                                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y82_N4       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpos~79                                                                                                                                                                                                                                                                                                 ; LCCOMB_X63_Y82_N12      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~67                                                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y80_N8       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~68                                                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y80_N16      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~69                                                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y80_N12      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~70                                                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y80_N20      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~71                                                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y80_N16      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~72                                                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y80_N6       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~73                                                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y80_N18      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprpth~74                                                                                                                                                                                                                                                                                                 ; LCCOMB_X60_Y80_N0       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprptl~196                                                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y80_N30      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprptl~197                                                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y80_N12      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprptl~198                                                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y80_N6       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprptl~199                                                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y80_N26      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprptl~200                                                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y80_N4       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprptl~201                                                                                                                                                                                                                                                                                                ; LCCOMB_X58_Y80_N26      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprptl~202                                                                                                                                                                                                                                                                                                ; LCCOMB_X58_Y80_N10      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|agnus_spritedma:spr1|sprptl~203                                                                                                                                                                                                                                                                                                ; LCCOMB_X58_Y80_N0       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|bls_cnt[1]~2                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X64_Y73_N18      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|agnus:AGNUS1|strhor_denise                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y75_N26      ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amber:AMBER1|always3~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X64_Y64_N28      ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amber:AMBER1|hss                                                                                                                                                                                                                                                                                                                            ; FF_X70_Y64_N27          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amber:AMBER1|ns_g~7                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X68_Y63_N28      ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amber:AMBER1|ns_r~7                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X68_Y63_N6       ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amber:AMBER1|osd_blank_out~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X71_Y62_N30      ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amber:AMBER1|sd_lbuf_wr[0]                                                                                                                                                                                                                                                                                                                  ; FF_X64_Y64_N1           ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amber:AMBER1|seed_old[8]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X75_Y63_N16      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amber:AMBER1|sl_r~12                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X70_Y63_N16      ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amber:AMBER1|sl_r~14                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X70_Y63_N6       ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amber:AMBER1|vss                                                                                                                                                                                                                                                                                                                            ; FF_X70_Y64_N29          ; 67      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amiga_keyboard:kbd|key_data[3]~10                                                                                                                                                                                                                                                                                                           ; LCCOMB_X79_Y74_N14      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|amiga_keyboard:kbd|osd_ctrl_reg[6]~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X79_Y74_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|cdda_fifo:cdda_fifo|cdda_l[5]~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X92_Y74_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|cdda_fifo:cdda_fifo|cdda_r[10]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X92_Y74_N4       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|cdda_fifo:cdda_fifo|fifo~2                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X93_Y79_N4       ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|cdda_fifo:cdda_fifo|inptr[4]~38                                                                                                                                                                                                                                                                                                             ; LCCOMB_X93_Y79_N2       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|cdda_fifo:cdda_fifo|mute~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X92_Y74_N20      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|cdda_fifo:cdda_fifo|outptr[11]~14                                                                                                                                                                                                                                                                                                           ; LCCOMB_X92_Y74_N16      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_int:cnt|icrmask[0]~1                                                                                                                                                                                                                                                                                                         ; LCCOMB_X85_Y70_N0       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmcr[6]~2                                                                                                                                                                                                                                                                                                        ; LCCOMB_X85_Y69_N6       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmlh[7]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X88_Y69_N26      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmll[7]~2                                                                                                                                                                                                                                                                                                        ; LCCOMB_X88_Y69_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timera:tmra|tmr[7]~1                                                                                                                                                                                                                                                                                                         ; LCCOMB_X85_Y69_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb|tmlh[7]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X88_Y70_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb|tmll[7]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X88_Y70_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerb:tmrb|tmr[7]~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X88_Y70_N24      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|alarm[15]~14                                                                                                                                                                                                                                                                                                     ; LCCOMB_X85_Y68_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|alarm[23]~15                                                                                                                                                                                                                                                                                                     ; LCCOMB_X86_Y68_N18      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|alarm[7]~13                                                                                                                                                                                                                                                                                                      ; LCCOMB_X85_Y68_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|count_ena~4                                                                                                                                                                                                                                                                                                      ; LCCOMB_X86_Y71_N12      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|crb7~4                                                                                                                                                                                                                                                                                                           ; LCCOMB_X84_Y70_N20      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod[11]~3                                                                                                                                                                                                                                                                                                        ; LCCOMB_X86_Y67_N4       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod[15]~5                                                                                                                                                                                                                                                                                                        ; LCCOMB_X85_Y66_N2       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod[23]~6                                                                                                                                                                                                                                                                                                        ; LCCOMB_X85_Y66_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod[7]~2                                                                                                                                                                                                                                                                                                         ; LCCOMB_X86_Y67_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|cia_timerd:tmrd|tod_latch[7]~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X85_Y68_N30      ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|ddrporta[1]~3                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X83_Y70_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|ddrportb[7]~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X83_Y70_N24      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|regporta[1]~2                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X83_Y70_N6       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|sdr_latch[7]~1                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X83_Y70_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciaa:CIAA1|ser_tx_cnt[0]~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X84_Y68_N20      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_int:cnt|icrmask[0]~1                                                                                                                                                                                                                                                                                                         ; LCCOMB_X85_Y73_N0       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmcr[6]~6                                                                                                                                                                                                                                                                                                        ; LCCOMB_X85_Y72_N2       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmlh[7]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X87_Y72_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmll[7]~2                                                                                                                                                                                                                                                                                                        ; LCCOMB_X87_Y72_N26      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timera:tmra|tmr[7]~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X85_Y72_N20      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerb:tmrb|tmlh[7]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X88_Y73_N14      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerb:tmrb|tmll[7]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X88_Y73_N18      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerb:tmrb|tmr[7]~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X88_Y73_N6       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|alarm[15]~16                                                                                                                                                                                                                                                                                                     ; LCCOMB_X87_Y71_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|alarm[23]~17                                                                                                                                                                                                                                                                                                     ; LCCOMB_X87_Y71_N26      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|alarm[7]~15                                                                                                                                                                                                                                                                                                      ; LCCOMB_X87_Y71_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|crb7~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X87_Y73_N20      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod[11]~3                                                                                                                                                                                                                                                                                                        ; LCCOMB_X86_Y74_N4       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod[15]~5                                                                                                                                                                                                                                                                                                        ; LCCOMB_X86_Y74_N6       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod[23]~6                                                                                                                                                                                                                                                                                                        ; LCCOMB_X86_Y74_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod[7]~2                                                                                                                                                                                                                                                                                                         ; LCCOMB_X86_Y74_N14      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|cia_timerd:tmrd|tod_latch[7]~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X86_Y74_N10      ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|ddrporta[7]~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X87_Y72_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|ddrportb[0]~11                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X85_Y73_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|regporta[7]~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X87_Y72_N18      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|regportb[0]~2                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X84_Y73_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|ciab:CIAB1|sdr_latch[7]~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X84_Y73_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|comb~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X69_Y64_N18      ; 78      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|bplcon0[10]~1                                                                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y70_N12      ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|bplcon2[9]~3                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y70_N24      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|bplcon3[5]~4                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y70_N2       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|bplcon4[8]~3                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y70_N22      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|bplxor[0]~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X64_Y68_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl2dat[63]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y71_N10      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl3dat[63]~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y71_N12      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl4dat[63]~1                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y71_N8       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl5dat[63]~2                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y71_N26      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl6dat[63]~2                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y71_N30      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl7dat[63]~2                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y71_N28      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bpl8dat[63]~3                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y71_N16      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|bplcon1[13]~18                                                                                                                                                                                                                                                                                        ; LCCOMB_X54_Y68_N26      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|shift~0                                                                                                                                                                                                                                                              ; LCCOMB_X59_Y70_N18      ; 1024    ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|pf1h[1]~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X50_Y68_N8       ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_collision:col0|clxcon2[0]~3                                                                                                                                                                                                                                                                                           ; LCCOMB_X68_Y71_N20      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_collision:col0|clxcon[0]~2                                                                                                                                                                                                                                                                                            ; LCCOMB_X67_Y74_N8       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_colortable:clut0|wr_en~2                                                                                                                                                                                                                                                                                              ; LCCOMB_X63_Y69_N8       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|wr_en~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X66_Y70_N28      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|attach~2                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y62_N6       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|datla[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y62_N16      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|datlb[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y62_N24      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|hstart[7]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y62_N14      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps0|shifta[45]~1                                                                                                                                                                                                                                                                ; LCCOMB_X47_Y58_N8       ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|attach~2                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y64_N18      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|datla[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y64_N18      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|datlb[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y64_N30      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|hstart[7]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y64_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps1|shifta[50]~1                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y63_N20      ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|attach~2                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y63_N4       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|datla[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y63_N16      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|datlb[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y62_N2       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|hstart[7]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X59_Y63_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps2|shiftb[50]~0                                                                                                                                                                                                                                                                ; LCCOMB_X59_Y58_N0       ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|attach~2                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y65_N6       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|datla[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y63_N24      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|datlb[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y65_N26      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|hstart[7]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y65_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps3|shifta[22]~1                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y65_N26      ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|attach~2                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y63_N8       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|datla[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y63_N8       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|datlb[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y63_N22      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|hstart[7]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y63_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps4|shifta[51]~1                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y62_N4       ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|attach~2                                                                                                                                                                                                                                                                    ; LCCOMB_X58_Y62_N26      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|datla[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y62_N8       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|datlb[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y62_N22      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|hstart[7]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X58_Y62_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps5|shifta[10]~1                                                                                                                                                                                                                                                                ; LCCOMB_X55_Y61_N30      ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|attach~2                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y62_N4       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|datla[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y62_N18      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|datlb[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y63_N4       ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|hstart[7]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y62_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps6|shifta[10]~1                                                                                                                                                                                                                                                                ; LCCOMB_X47_Y58_N2       ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|attach~2                                                                                                                                                                                                                                                                    ; LCCOMB_X54_Y65_N30      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|datla[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y65_N22      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|datlb[63]~0                                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y65_N10      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|hstart[7]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X54_Y65_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|shiftb[27]~0                                                                                                                                                                                                                                                                ; LCCOMB_X47_Y58_N24      ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|denise:DENISE1|l_bpu[0]~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X66_Y70_N14      ; 68      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|cfg[3]~6                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X83_Y74_N4       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|cs_mask[5]~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X83_Y74_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|gayleid_cnt[0]~2                                                                                                                                                                                                                                                                                                               ; LCCOMB_X83_Y75_N18      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|always0~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X85_Y78_N2       ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|always12~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X85_Y78_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|dev[0]~4                                                                                                                                                                                                                                                                                                               ; LCCOMB_X80_Y66_N24      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|fifo_rd~1                                                                                                                                                                                                                                                                                                              ; LCCOMB_X80_Y81_N6       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|fifo_wr~3                                                                                                                                                                                                                                                                                                              ; LCCOMB_X86_Y81_N22      ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|packet_count[1]~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X88_Y82_N8       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|packet_count[7]~8                                                                                                                                                                                                                                                                                                      ; LCCOMB_X88_Y82_N18      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|sector_count[1]~11                                                                                                                                                                                                                                                                                                     ; LCCOMB_X85_Y78_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|sel_command                                                                                                                                                                                                                                                                                                            ; LCCOMB_X85_Y78_N16      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|tfr~103                                                                                                                                                                                                                                                                                                                ; LCCOMB_X86_Y79_N2       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|tfr~104                                                                                                                                                                                                                                                                                                                ; LCCOMB_X86_Y79_N14      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|tfr~105                                                                                                                                                                                                                                                                                                                ; LCCOMB_X85_Y79_N6       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|tfr~106                                                                                                                                                                                                                                                                                                                ; LCCOMB_X85_Y79_N10      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|tfr~108                                                                                                                                                                                                                                                                                                                ; LCCOMB_X86_Y79_N26      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|tfr~109                                                                                                                                                                                                                                                                                                                ; LCCOMB_X87_Y79_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|tfr~110                                                                                                                                                                                                                                                                                                                ; LCCOMB_X87_Y79_N14      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|gayle:GAYLE1|ide:ide|tfr~111                                                                                                                                                                                                                                                                                                                ; LCCOMB_X86_Y79_N18      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_autoconfig:autoconfig|acdevice~21                                                                                                                                                                                                                                                                                                   ; LCCOMB_X75_Y62_N26      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_autoconfig:autoconfig|control_base_addr[7]~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X77_Y58_N0       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_autoconfig:autoconfig|init                                                                                                                                                                                                                                                                                                          ; FF_X77_Y58_N25          ; 23      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_autoconfig:autoconfig|ramsize[1]~5                                                                                                                                                                                                                                                                                                  ; LCCOMB_X77_Y58_N8       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_autoconfig:autoconfig|rom_we                                                                                                                                                                                                                                                                                                        ; FF_X75_Y58_N25          ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_autoconfig:autoconfig|toccata_base_addr[3]~10                                                                                                                                                                                                                                                                                       ; LCCOMB_X80_Y62_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_control_board:myctrlboard|data_out[5]~15                                                                                                                                                                                                                                                                                            ; LCCOMB_X84_Y62_N12      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_control_board:myctrlboard|data_out~5                                                                                                                                                                                                                                                                                                ; LCCOMB_X84_Y62_N4       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_control_board:myctrlboard|drivesound_fdd_i~5                                                                                                                                                                                                                                                                                        ; LCCOMB_X84_Y62_N18      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_control_board:myctrlboard|sermidi_i~1                                                                                                                                                                                                                                                                                               ; LCCOMB_X83_Y58_N0       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_control_board:myctrlboard|vol1_i[7]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X83_Y58_N22      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_control_board:myctrlboard|vol2_i[7]~4                                                                                                                                                                                                                                                                                               ; LCCOMB_X85_Y62_N18      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_control_board:myctrlboard|vol3_i[7]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X83_Y58_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_control_board:myctrlboard|vol4_i[7]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X85_Y62_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_control_board:myctrlboard|vol5_i[7]~3                                                                                                                                                                                                                                                                                               ; LCCOMB_X83_Y61_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_m68k_bridge:CPU1|_as28m~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X75_Y68_N22      ; 2       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_m68k_bridge:CPU1|always8~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X77_Y64_N16      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|minimig_syscontrol:CONTROL1|rst_cnt[2]~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X82_Y76_N14      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|adkcon[11]~1                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X70_Y73_N20      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|dmacon[3]~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y75_N4       ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|audiofilter:myaudiofilter|process_0~2                                                                                                                                                                                                                                                                          ; LCCOMB_X96_Y61_N6       ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|audiofilter:myaudiofilter|y_n_left[3]~1                                                                                                                                                                                                                                                                        ; LCCOMB_X95_Y62_N18      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|dmal[0]~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X68_Y76_N14      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|always5~2                                                                                                                                                                                                                                                                             ; LCCOMB_X71_Y81_N16      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|always6~1                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y81_N8       ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|auddat[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X70_Y78_N6       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|audlen[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X70_Y78_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|audper[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X70_Y78_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|audvol[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X70_Y78_N28      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|datbuf[0]~1                                                                                                                                                                                                                                                                           ; LCCOMB_X69_Y81_N24      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|dmas~0                                                                                                                                                                                                                                                                                ; LCCOMB_X72_Y81_N4       ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|dmas~1                                                                                                                                                                                                                                                                                ; LCCOMB_X69_Y81_N2       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|lencnt[0]~49                                                                                                                                                                                                                                                                          ; LCCOMB_X69_Y81_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach0|percnt[0]~52                                                                                                                                                                                                                                                                          ; LCCOMB_X69_Y81_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|always5~3                                                                                                                                                                                                                                                                             ; LCCOMB_X70_Y80_N18      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|always6~2                                                                                                                                                                                                                                                                             ; LCCOMB_X68_Y80_N28      ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|auddat[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X69_Y76_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|audlen[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X66_Y80_N6       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|audper[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X69_Y76_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|audvol[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X69_Y76_N12      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|datbuf[0]~1                                                                                                                                                                                                                                                                           ; LCCOMB_X70_Y80_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|dmas~0                                                                                                                                                                                                                                                                                ; LCCOMB_X68_Y79_N22      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|lencnt[0]~50                                                                                                                                                                                                                                                                          ; LCCOMB_X68_Y80_N20      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach1|percnt[0]~19                                                                                                                                                                                                                                                                          ; LCCOMB_X70_Y80_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|always5~1                                                                                                                                                                                                                                                                             ; LCCOMB_X67_Y82_N20      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|always6~1                                                                                                                                                                                                                                                                             ; LCCOMB_X68_Y82_N24      ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|auddat[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X69_Y82_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audio_state~14                                                                                                                                                                                                                                                                        ; LCCOMB_X72_Y81_N20      ; 7       ; Async. clear                          ; yes    ; Global Clock         ; GCLK18           ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audio_state~14                                                                                                                                                                                                                                                                        ; LCCOMB_X72_Y81_N20      ; 627     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audio_state~15                                                                                                                                                                                                                                                                        ; LCCOMB_X69_Y82_N24      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audlen[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X69_Y82_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audper[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X70_Y78_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audvol[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X70_Y78_N26      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|datbuf[0]~1                                                                                                                                                                                                                                                                           ; LCCOMB_X68_Y82_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|dmas~2                                                                                                                                                                                                                                                                                ; LCCOMB_X67_Y83_N20      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|lencnt[0]~49                                                                                                                                                                                                                                                                          ; LCCOMB_X68_Y82_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|percnt[0]~51                                                                                                                                                                                                                                                                          ; LCCOMB_X67_Y82_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|always5~2                                                                                                                                                                                                                                                                             ; LCCOMB_X72_Y83_N24      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|always6~1                                                                                                                                                                                                                                                                             ; LCCOMB_X71_Y83_N10      ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|auddat[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X72_Y81_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|audlen[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X69_Y82_N2       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|audper[0]~6                                                                                                                                                                                                                                                                           ; LCCOMB_X70_Y78_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|audvol[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X72_Y81_N18      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|datbuf[0]~1                                                                                                                                                                                                                                                                           ; LCCOMB_X72_Y83_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|dmas~0                                                                                                                                                                                                                                                                                ; LCCOMB_X68_Y79_N28      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|lencnt[0]~49                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y83_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach3|percnt[0]~52                                                                                                                                                                                                                                                                          ; LCCOMB_X72_Y83_N8       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Decoder0~3                                                                                                                                                                                                                                                                                                    ; LCCOMB_X84_Y78_N2       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Decoder0~4                                                                                                                                                                                                                                                                                                    ; LCCOMB_X84_Y78_N8       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Decoder0~5                                                                                                                                                                                                                                                                                                    ; LCCOMB_X84_Y76_N30      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Decoder0~6                                                                                                                                                                                                                                                                                                    ; LCCOMB_X84_Y76_N22      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Equal0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X85_Y83_N4       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|Equal1~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X85_Y83_N20      ; 26      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|cmd_hdd_rd~3                                                                                                                                                                                                                                                                                                  ; LCCOMB_X86_Y81_N14      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|disk_present[0]~6                                                                                                                                                                                                                                                                                             ; LCCOMB_X85_Y81_N18      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dmaen~3                                                                                                                                                                                                                                                                                                       ; LCCOMB_X75_Y78_N22      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsklen[0]~17                                                                                                                                                                                                                                                                                                  ; LCCOMB_X75_Y78_N18      ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|dsksync[15]~4                                                                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y75_N0       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|fifo_reset                                                                                                                                                                                                                                                                                                    ; LCCOMB_X79_Y82_N20      ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|in_ptr[10]~16                                                                                                                                                                                                                                                                           ; LCCOMB_X80_Y78_N0       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|mem~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y78_N30      ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data_cnt[1]~1                                                                                                                                                                                                                                                                                              ; LCCOMB_X85_Y81_N8       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|scs                                                                                                                                                                                                                                                                                                           ; LCCOMB_X85_Y83_N12      ; 7       ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|step_ena_cnt[7]~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X83_Y75_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|wr_fifo_status[15]~1                                                                                                                                                                                                                                                                                          ; LCCOMB_X79_Y82_N14      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_intcontroller:pi1|intena[0]~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X72_Y74_N24      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_intcontroller:pi1|intreq[2]~9                                                                                                                                                                                                                                                                                            ; LCCOMB_X67_Y74_N28      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_cnt[1]~18                                                                                                                                                                                                                                                                                                    ; LCCOMB_X73_Y69_N4       ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_data[0]~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X73_Y69_N2       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_shift[0]~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X73_Y69_N10      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|rx_state.RX_IDLE                                                                                                                                                                                                                                                                                                ; FF_X73_Y69_N17          ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|serdat[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X73_Y68_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|serper[0]~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X72_Y70_N22      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_cnt[1]~18                                                                                                                                                                                                                                                                                                    ; LCCOMB_X73_Y66_N6       ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_shift[0]~19                                                                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y67_N20      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_state.TX_SHIFT                                                                                                                                                                                                                                                                                               ; FF_X73_Y66_N5           ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_index[1]~6                                                                                                                                                                                                                                                                                                         ; LCCOMB_X88_Y65_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[0][7]~21                                                                                                                                                                                                                                                                                                      ; LCCOMB_X93_Y66_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[10][0]~36                                                                                                                                                                                                                                                                                                     ; LCCOMB_X92_Y67_N10      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[11][1]~56                                                                                                                                                                                                                                                                                                     ; LCCOMB_X89_Y66_N2       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[13][1]~55                                                                                                                                                                                                                                                                                                     ; LCCOMB_X89_Y66_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[14][0]~30                                                                                                                                                                                                                                                                                                     ; LCCOMB_X89_Y66_N26      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[15][7]~29                                                                                                                                                                                                                                                                                                     ; LCCOMB_X89_Y66_N22      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[1][2]~20                                                                                                                                                                                                                                                                                                      ; LCCOMB_X93_Y66_N6       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[2][6]~19                                                                                                                                                                                                                                                                                                      ; LCCOMB_X93_Y66_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[4][7]~54                                                                                                                                                                                                                                                                                                      ; LCCOMB_X89_Y66_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[5][1]~53                                                                                                                                                                                                                                                                                                      ; LCCOMB_X89_Y66_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[6][3]~23                                                                                                                                                                                                                                                                                                      ; LCCOMB_X92_Y67_N28      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[7][6]~27                                                                                                                                                                                                                                                                                                      ; LCCOMB_X92_Y67_N30      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[8][0]~37                                                                                                                                                                                                                                                                                                      ; LCCOMB_X89_Y66_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[9][1]~34                                                                                                                                                                                                                                                                                                      ; LCCOMB_X85_Y65_N8       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|ad1848_regs[9][3]~45                                                                                                                                                                                                                                                                                                      ; LCCOMB_X88_Y66_N4       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|clear_irq~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X86_Y65_N4       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|comb~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X93_Y64_N28      ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|data_out[0]~28                                                                                                                                                                                                                                                                                                            ; LCCOMB_X83_Y63_N8       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|fifo.data_in[0]~9                                                                                                                                                                                                                                                                                                         ; LCCOMB_X83_Y63_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|second_byte[0]~3                                                                                                                                                                                                                                                                                                          ; LCCOMB_X88_Y65_N6       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toc_status[6]~8                                                                                                                                                                                                                                                                                                           ; LCCOMB_X85_Y65_N6       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_capture:my_capture|audio_delay~41                                                                                                                                                                                                                                                                                 ; LCCOMB_X93_Y68_N0       ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_capture:my_capture|fifo_counter[4]~21                                                                                                                                                                                                                                                                             ; LCCOMB_X92_Y68_N28      ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_capture:my_capture|fifo_counter[4]~30                                                                                                                                                                                                                                                                             ; LCCOMB_X92_Y68_N4       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_capture:my_capture|fifo_counter~17                                                                                                                                                                                                                                                                                ; LCCOMB_X93_Y68_N26      ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_fifo:myfifo|count[8]~19                                                                                                                                                                                                                                                                                           ; LCCOMB_X90_Y65_N2       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_fifo:myfifo|data_out[3]~10                                                                                                                                                                                                                                                                                        ; LCCOMB_X93_Y67_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_fifo:myfifo|fifo_array~2                                                                                                                                                                                                                                                                                          ; LCCOMB_X93_Y64_N26      ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_fifo:myfifo|write_ptr[8]~32                                                                                                                                                                                                                                                                                       ; LCCOMB_X93_Y64_N30      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_playback:my_playback|Equal9~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X99_Y68_N24      ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_playback:my_playback|audio_delay~15                                                                                                                                                                                                                                                                               ; LCCOMB_X98_Y68_N0       ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_playback:my_playback|ldata[6]~11                                                                                                                                                                                                                                                                                  ; LCCOMB_X100_Y67_N2      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_playback:my_playback|tmp_16bit_left[0]~9                                                                                                                                                                                                                                                                          ; LCCOMB_X99_Y67_N24      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_playback:my_playback|tmp_16bit_left[10]~10                                                                                                                                                                                                                                                                        ; LCCOMB_X99_Y67_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_playback:my_playback|tmp_16bit_right[7]~4                                                                                                                                                                                                                                                                         ; LCCOMB_X99_Y67_N2       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_playback:my_playback|tmp_8bit_left[6]~2                                                                                                                                                                                                                                                                           ; LCCOMB_X99_Y68_N18      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|toccata_playback:my_playback|tmp_8bit_right[6]~4                                                                                                                                                                                                                                                                          ; LCCOMB_X99_Y67_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|toccata:mytoccata|write_second_byte                                                                                                                                                                                                                                                                                                         ; FF_X89_Y65_N13          ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|always17~5                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X76_Y73_N14      ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|always18~1                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X77_Y73_N0       ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|autofire~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X79_Y69_N4       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|cd32pad1_reg[7]~4                                                                                                                                                                                                                                                                                                            ; LCCOMB_X84_Y71_N24      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|cd32pad2_reg[7]~4                                                                                                                                                                                                                                                                                                            ; LCCOMB_X76_Y70_N4       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|dmouse0dat[15]~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X76_Y71_N24      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|dmouse0dat[7]~1                                                                                                                                                                                                                                                                                                              ; LCCOMB_X75_Y73_N2       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|dmouse1dat[10]~28                                                                                                                                                                                                                                                                                                            ; LCCOMB_X73_Y73_N30      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|dmouse1dat[2]~25                                                                                                                                                                                                                                                                                                             ; LCCOMB_X76_Y77_N6       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|dmouse1dat[8]~21                                                                                                                                                                                                                                                                                                             ; LCCOMB_X75_Y73_N10      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|pot0x[0]~8                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X76_Y74_N12      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|pot1x[0]~12                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X76_Y74_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|pot1x[1]~10                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X76_Y74_N8       ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|pot1y[0]~11                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X76_Y74_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|potreg[8]~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X76_Y74_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|always16~2                                                                                                                                                                                                                                                                                                   ; LCCOMB_X79_Y65_N10      ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|always2~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X76_Y74_N0       ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|anajoy~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X78_Y65_N0       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cmd_dat[3]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X78_Y65_N6       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|cpurst~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X78_Y65_N26      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|floppy_config[0]~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X78_Y65_N30      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|host_we~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X80_Y67_N18      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|lr_filter[0]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X77_Y65_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_cnt[16]~2                                                                                                                                                                                                                                                                                                ; LCCOMB_X78_Y61_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_cnt[1]~3                                                                                                                                                                                                                                                                                                 ; LCCOMB_X79_Y61_N26      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_cnt[8]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X79_Y61_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|mem_dat_r[0]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X80_Y65_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|osd_enable~3                                                                                                                                                                                                                                                                                                 ; LCCOMB_X77_Y65_N2       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|osdbuf~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X80_Y65_N2       ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|pwr_led_dim_n~2                                                                                                                                                                                                                                                                                              ; LCCOMB_X78_Y65_N8       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_mem~83                                                                                                                                                                                                                                                                                ; LCCOMB_X82_Y65_N28      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_mem~84                                                                                                                                                                                                                                                                                ; LCCOMB_X82_Y65_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_mem~85                                                                                                                                                                                                                                                                                ; LCCOMB_X82_Y65_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|sync_fifo:wr_fifo|fifo_mem~86                                                                                                                                                                                                                                                                                ; LCCOMB_X82_Y65_N4       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_chipset_config[3]~3                                                                                                                                                                                                                                                                                        ; LCCOMB_X77_Y65_N28      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_cpu_config[1]~2                                                                                                                                                                                                                                                                                            ; LCCOMB_X77_Y65_N12      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_ide_config0[0]~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X78_Y65_N14      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_ide_config1[0]~1                                                                                                                                                                                                                                                                                           ; LCCOMB_X77_Y65_N30      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|t_memory_config[4]~2                                                                                                                                                                                                                                                                                         ; LCCOMB_X78_Y65_N24      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|Equal1~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X80_Y76_N10      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|Equal2~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X79_Y76_N2       ; 3       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|userio_osd_spi:spi0|rx                                                                                                                                                                                                                                                                                       ; FF_X79_Y68_N5           ; 11      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|vpos[2]~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X68_Y72_N6       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|xcount0[1]~4                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X77_Y72_N8       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|xcount0[4]~6                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X77_Y72_N6       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|xcount1[0]~10                                                                                                                                                                                                                                                                                                                ; LCCOMB_X77_Y72_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|ycount0[1]~6                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X76_Y71_N14      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|ycount0[2]~8                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X78_Y72_N2       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|ycount1[4]~12                                                                                                                                                                                                                                                                                                                ; LCCOMB_X77_Y74_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|userio:USERIO1|zcount0[6]~11                                                                                                                                                                                                                                                                                                                ; LCCOMB_X78_Y72_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|Decoder0~1                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y55_N30      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|Decoder0~2                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y55_N2       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|Decoder0~3                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y55_N8       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|Decoder0~4                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y55_N28      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|Decoder0~5                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y55_N14      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|VideoStream:myvs|fetch_address[19]~21                                                                                                                                                                                                                                                                                                         ; LCCOMB_X68_Y54_N10      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|VideoStream:myvs|inptr[2]~11                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y52_N24      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|VideoStream:myvs|outptr[1]~11                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X68_Y54_N4       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|VideoStream:myvs|watermark[0]~21                                                                                                                                                                                                                                                                                                              ; LCCOMB_X69_Y52_N22      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|clut_high[0]~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X64_Y55_N24      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|clut~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X64_Y55_N10      ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|red~6                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y59_N14      ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|rtg_clut_in_sel~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X62_Y55_N2       ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|rtg_reset[0]                                                                                                                                                                                                                                                                                                                                  ; FF_X62_Y53_N31          ; 54      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; rtg_video:rtg|rtg_vbcounter[4]~11                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y56_N22      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|always11~3                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X73_Y58_N20      ; 69      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|audfill~1                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X77_Y54_N2       ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cache_snoop_dat_w[15]~2                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X76_Y53_N0       ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|chip48_1[15]~1                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X76_Y52_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|chip48_2[15]~1                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X76_Y51_N30      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|chip48_3[15]~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X76_Y51_N10      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|chipRD[0]~1                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X75_Y53_N24      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_adr_blk_ptr[1]~6                                                                                                                                                                                                                                                                                                   ; LCCOMB_X70_Y46_N26      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_adr_l[25]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X71_Y45_N24      ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cache_ack~7                                                                                                                                                                                                                                                                                                        ; LCCOMB_X72_Y47_N18      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_adr[25]~1                                                                                                                                                                                                                                                                                              ; LCCOMB_X71_Y47_N14      ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_hi[0][7]~7                                                                                                                                                                                                                                                                                             ; LCCOMB_X75_Y45_N10      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_hi[1][7]~5                                                                                                                                                                                                                                                                                             ; LCCOMB_X76_Y45_N22      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_hi[2][7]~6                                                                                                                                                                                                                                                                                             ; LCCOMB_X77_Y45_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_hi[3][7]~4                                                                                                                                                                                                                                                                                             ; LCCOMB_X80_Y45_N26      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_hi[4][7]~3                                                                                                                                                                                                                                                                                             ; LCCOMB_X75_Y45_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_hi[5][7]~9                                                                                                                                                                                                                                                                                             ; LCCOMB_X75_Y45_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_hi[6][7]~2                                                                                                                                                                                                                                                                                             ; LCCOMB_X80_Y45_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_hi[7][7]~8                                                                                                                                                                                                                                                                                             ; LCCOMB_X80_Y45_N24      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_lo[0][7]~27                                                                                                                                                                                                                                                                                            ; LCCOMB_X75_Y45_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_lo[1][7]~19                                                                                                                                                                                                                                                                                            ; LCCOMB_X76_Y45_N2       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_lo[2][7]~11                                                                                                                                                                                                                                                                                            ; LCCOMB_X77_Y45_N26      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_lo[3][7]~33                                                                                                                                                                                                                                                                                            ; LCCOMB_X76_Y45_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_lo[4][7]~24                                                                                                                                                                                                                                                                                            ; LCCOMB_X75_Y45_N6       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_lo[5][7]~15                                                                                                                                                                                                                                                                                            ; LCCOMB_X75_Y45_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_lo[6][7]~7                                                                                                                                                                                                                                                                                             ; LCCOMB_X76_Y45_N14      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_d_lo[7][7]~30                                                                                                                                                                                                                                                                                            ; LCCOMB_X76_Y45_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_adr[25]~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X70_Y47_N24      ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_hi[0][7]~5                                                                                                                                                                                                                                                                                             ; LCCOMB_X73_Y45_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_hi[1][7]~3                                                                                                                                                                                                                                                                                             ; LCCOMB_X80_Y45_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_hi[2][7]~6                                                                                                                                                                                                                                                                                             ; LCCOMB_X77_Y45_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_hi[3][7]~4                                                                                                                                                                                                                                                                                             ; LCCOMB_X79_Y45_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_hi[4][7]~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X79_Y45_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_hi[5][7]~7                                                                                                                                                                                                                                                                                             ; LCCOMB_X79_Y45_N26      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_hi[6][7]~2                                                                                                                                                                                                                                                                                             ; LCCOMB_X80_Y45_N6       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_hi[7][7]~8                                                                                                                                                                                                                                                                                             ; LCCOMB_X80_Y45_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_lo[0][7]~23                                                                                                                                                                                                                                                                                            ; LCCOMB_X73_Y45_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_lo[1][7]~16                                                                                                                                                                                                                                                                                            ; LCCOMB_X79_Y45_N18      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_lo[2][7]~7                                                                                                                                                                                                                                                                                             ; LCCOMB_X77_Y45_N2       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_lo[3][7]~29                                                                                                                                                                                                                                                                                            ; LCCOMB_X79_Y45_N30      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_lo[4][7]~26                                                                                                                                                                                                                                                                                            ; LCCOMB_X79_Y45_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_lo[5][7]~20                                                                                                                                                                                                                                                                                            ; LCCOMB_X79_Y45_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_lo[6][7]~11                                                                                                                                                                                                                                                                                            ; LCCOMB_X77_Y45_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_cacheline_i_lo[7][7]~32                                                                                                                                                                                                                                                                                            ; LCCOMB_X79_Y45_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_dat_l[15]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X72_Y47_N22      ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_adr[2]~3                                                                                                                                                                                                                                                                                                        ; LCCOMB_X71_Y46_N18      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_adr[3]~5                                                                                                                                                                                                                                                                                                        ; LCCOMB_X70_Y46_N6       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_dram0_we                                                                                                                                                                                                                                                                                                        ; FF_X71_Y45_N21          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_dram1_we                                                                                                                                                                                                                                                                                                        ; FF_X71_Y45_N11          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_dram1_we~11                                                                                                                                                                                                                                                                                                     ; LCCOMB_X71_Y45_N8       ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_dtag_we                                                                                                                                                                                                                                                                                                         ; FF_X70_Y45_N25          ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_ilru~3                                                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y47_N2       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_iram0_we                                                                                                                                                                                                                                                                                                        ; FF_X71_Y45_N7           ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_iram1_we                                                                                                                                                                                                                                                                                                        ; FF_X71_Y45_N17          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_itag_we                                                                                                                                                                                                                                                                                                         ; FF_X70_Y45_N27          ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_mem_dat_w[15]~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X79_Y45_N22      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_mem_dat_w[31]~3                                                                                                                                                                                                                                                                                                 ; LCCOMB_X71_Y45_N14      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_state.CPU_SM_FILL2                                                                                                                                                                                                                                                                                              ; FF_X71_Y46_N27          ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_state.CPU_SM_WRITE                                                                                                                                                                                                                                                                                              ; FF_X72_Y47_N1           ; 38      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_tag_dat_w[13]~30                                                                                                                                                                                                                                                                                                ; LCCOMB_X71_Y47_N26      ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_tag_dat_w[27]~29                                                                                                                                                                                                                                                                                                ; LCCOMB_X69_Y45_N10      ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|cpu_sm_tag_dat_w[4]~39                                                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y45_N18      ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|sdr_adr[10]~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y47_N22      ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|sdr_adr[24]~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X71_Y47_N20      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|sdr_dqm_w[2]~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X72_Y47_N10      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|sdr_sm_adr[6]~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X73_Y49_N24      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|sdr_sm_dram0_we                                                                                                                                                                                                                                                                                                        ; FF_X66_Y46_N5           ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|sdr_sm_dram1_we                                                                                                                                                                                                                                                                                                        ; FF_X66_Y48_N3           ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|sdr_sm_dtag_we                                                                                                                                                                                                                                                                                                         ; FF_X73_Y49_N23          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|sdr_sm_iram0_we                                                                                                                                                                                                                                                                                                        ; FF_X66_Y47_N25          ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|sdr_sm_iram1_we                                                                                                                                                                                                                                                                                                        ; FF_X66_Y49_N1           ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|sdr_sm_iram1_we~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X73_Y49_N0       ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|cpu_cache_new:cache|sdr_sm_state~12                                                                                                                                                                                                                                                                                                        ; LCCOMB_X76_Y46_N0       ; 99      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|hostslot_cnt[0]~10                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X76_Y53_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|initstate[0]~7                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X77_Y51_N30      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|refreshcnt[6]~11                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X75_Y52_N20      ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|refreshcnt[6]~12                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X75_Y52_N24      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|reset                                                                                                                                                                                                                                                                                                                                      ; FF_X77_Y51_N25          ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|reset~3                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X76_Y48_N24      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|rtg_extend                                                                                                                                                                                                                                                                                                                                 ; FF_X72_Y51_N11          ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|rtgfill~2                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X69_Y52_N30      ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdaddr[5]~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X71_Y53_N8       ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdaddr[5]~14                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X72_Y54_N2       ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdaddr[5]~2                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X72_Y53_N2       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdaddr_next[2]~5                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X75_Y51_N14      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdaddr_next[6]~7                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X75_Y51_N18      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe                                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X117_Y83_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X117_Y83_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X117_Y86_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X117_Y80_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X117_Y77_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X117_Y80_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X117_Y84_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X117_Y84_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X117_Y81_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X117_Y81_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X117_Y73_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X117_Y73_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X117_Y72_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X117_Y72_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X117_Y74_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdata_oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X117_Y77_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdram_state.ph1                                                                                                                                                                                                                                                                                                                            ; FF_X76_Y52_N5           ; 35      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdram_state.ph10                                                                                                                                                                                                                                                                                                                           ; FF_X76_Y52_N23          ; 25      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdram_state.ph3                                                                                                                                                                                                                                                                                                                            ; FF_X75_Y53_N13          ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|sdram_state.ph9                                                                                                                                                                                                                                                                                                                            ; FF_X76_Y51_N21          ; 18      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|slot1_addr[9]~49                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X64_Y56_N0       ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|slot1_dqm2[0]~4                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X77_Y53_N8       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|slot1_type.HOST                                                                                                                                                                                                                                                                                                                            ; FF_X76_Y53_N7           ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|slot2_dqm2[0]~5                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X71_Y50_N26      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|slot2_type~9                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X72_Y52_N30      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sdram_ctrl:sdram|writebufferWR_reg~0                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X76_Y52_N14      ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X12_Y66_N9           ; 12      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X11_Y68_N20      ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X11_Y68_N18      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X15_Y66_N12      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X12_Y66_N14      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X13_Y66_N4       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~11                             ; LCCOMB_X12_Y66_N30      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~10              ; LCCOMB_X11_Y68_N24      ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~11              ; LCCOMB_X11_Y68_N28      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X11_Y66_N0       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~1       ; LCCOMB_X11_Y68_N12      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~10 ; LCCOMB_X11_Y67_N2       ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~11 ; LCCOMB_X11_Y68_N30      ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X10_Y66_N29          ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X10_Y66_N31          ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X10_Y66_N8       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X9_Y66_N31           ; 23      ; Async. clear                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X11_Y66_N2       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|JOY_ANA1[15]~3                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X78_Y74_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|JOY_ANA1[7]~1                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X78_Y74_N4       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|abyte_cnt[7]~13                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X80_Y72_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|acmd[7]~2                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y72_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|but_sw[5]                                                                                                                                                                                                                                                                                                                                   ; FF_X73_Y62_N19          ; 125     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|but_sw[7]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X71_Y62_N14      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|joystick_0[0]~3                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X80_Y74_N16      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|joystick_0[8]~5                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X80_Y74_N20      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|joystick_1[0]~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X79_Y70_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|joystick_1[8]~2                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X80_Y70_N0       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|joystick_2[1]~2                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X82_Y67_N4       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|joystick_3[1]~1                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X83_Y69_N30      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|kbd_mouse_data[7]~5                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X80_Y70_N28      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|kbd_mouse_type[0]~5                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X80_Y72_N16      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|mouse0_buttons[0]~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X80_Y72_N30      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|mouse1_buttons[0]~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X80_Y72_N26      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|rtc[11]~10                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X78_Y70_N24      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|rtc[19]~14                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X78_Y70_N8       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|rtc[27]~9                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X78_Y70_N0       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|rtc[35]~13                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X78_Y70_N28      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|rtc[3]~15                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X78_Y70_N22      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|rtc[43]~7                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X78_Y70_N20      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|rtc[51]~16                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X78_Y70_N12      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|rtc[59]~11                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X78_Y70_N26      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|sbuf[6]~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y87_N24      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|spi_byte_in[7]~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X80_Y87_N0       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|spi_transfer_end                                                                                                                                                                                                                                                                                                                            ; FF_X80_Y72_N29          ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|status[2]~2                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X71_Y62_N24      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; user_io:user_io|stick_idx[2]~2                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X79_Y70_N6       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; vidclkcntrl:vidclkcntrl|vidclkcntrl_altclkctrl_uhi:vidclkcntrl_altclkctrl_uhi_component|wire_clkctrl1_outclk                                                                                                                                                                                                                                                ; CLKCTRL_G28             ; 205     ; Clock                                 ; yes    ; Global Clock         ; GCLK28           ; VCC                       ; --            ; --            ; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[2] ; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[1] ; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|beamcon0_sh[6] ; VCC            ;
; video_vga_dither:dither|process_0~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X76_Y56_N20      ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; video_vga_dither:dither|process_0~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X73_Y55_N12      ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; video_vga_dither:dither|process_0~2                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X73_Y57_N20      ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+---------------+---------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+----------------+
; Name                                                                                                                             ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ; Input Clock 0 ; Input Clock 1 ; Input Clock 2                                                                                                                    ; Input Clock 3                                                                                                                    ; Clock Select 0                                                    ; Clock Select 1 ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+----------------+
; altera_internal_jtag~TCKUTAP                                                                                                     ; JTAG_X0_Y78_N0     ; 148     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK29           ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 3314    ; 0                                    ; Global Clock         ; GCLK26           ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1              ; 8712    ; 0                                    ; Global Clock         ; GCLK25           ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; amiga_clk:amiga_clk|pll_reconfig_reset                                                                                           ; FF_X29_Y47_N29     ; 14      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated|wire_pll1_clk[0]                                          ; PLL_8              ; 113     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|_cpu_reset~1                                                                                                     ; LCCOMB_X85_Y55_N6  ; 46      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audio_state~14                                             ; LCCOMB_X72_Y81_N20 ; 7       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ; --            ; --            ; --                                                                                                                               ; --                                                                                                                               ; --                                                                ; --             ;
; vidclkcntrl:vidclkcntrl|vidclkcntrl_altclkctrl_uhi:vidclkcntrl_altclkctrl_uhi_component|wire_clkctrl1_outclk                     ; CLKCTRL_G28        ; 205     ; 0                                    ; Global Clock         ; GCLK28           ; VCC                       ; --            ; --            ; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[2] ; amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[1] ; minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|beamcon0_sh[6] ; VCC            ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+---------------+---------------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+----------------+


+------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                            ;
+--------------------------------------------------------------------------------------------------+---------+
; Name                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------+---------+
; amiga_clk:amiga_clk|clk7_en_reg                                                                  ; 1657    ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|shift~0   ; 1024    ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audio_state~14             ; 626     ;
; minimig:minimig|denise:DENISE1|denise_bitplanes:bplm0|denise_bitplane_shifter:bplshft1|always2~0 ; 504     ;
+--------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                                        ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_0|altsyncram_p1l1:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; db/minimig_poseidon-ep4cgx150.ram0_TG68KdotC_Kernel_9510782e.hdl.mif       ; M9K_X52_Y36_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_1|altsyncram_p1l1:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; db/minimig_poseidon-ep4cgx150.ram0_TG68KdotC_Kernel_9510782e.hdl.mif       ; M9K_X52_Y35_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; VideoStream:myaudiostream|altsyncram:buf_rtl_0|altsyncram_q3h1:auto_generated|ALTSYNCRAM                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None                                                                       ; M9K_X81_Y57_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|altsyncram:altsyncram4|altsyncram_7br:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144   ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; None                                                                       ; M9K_X36_Y44_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; amiga_clk:amiga_clk|amigaclk_reconfig_ntsc:amigaclk_reconfig_ntsc_i|altsyncram:altsyncram_component|altsyncram_jma1:auto_generated|ALTSYNCRAM                                                                     ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048  ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; amigaclk_ntsc.mif                                                          ; M9K_X36_Y43_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; amiga_clk:amiga_clk|amigaclk_reconfig_pal:amigaclk_reconfig_pal_i|altsyncram:altsyncram_component|altsyncram_hia1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; ROM              ; Single Clock ; 256          ; 1            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256   ; 256                         ; 1                           ; --                          ; --                          ; 256                 ; 1    ; amigaclk_pal.mif                                                           ; M9K_X36_Y43_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; drivesounds:ds_inst|altsyncram:ds_storage_rtl_0|altsyncram_ih81:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; Single Port      ; Single Clock ; 128          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 1    ; None                                                                       ; M9K_X81_Y53_N0                                                                                                                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; edge_capture:synccapture|altsyncram:storage_rtl_0|altsyncram_u3h1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                                                                       ; M9K_X23_Y53_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ALTSYNCRAM                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 176   ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 1    ; None                                                                       ; M9K_X23_Y57_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifotojtag|altsyncram:storage_rtl_0|altsyncram_nie1:auto_generated|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                                                                       ; M9K_X23_Y56_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|amber:AMBER1|altsyncram:sd_lbuf_rtl_0|altsyncram_29h1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 31           ; 1024         ; 31           ; yes                    ; no                      ; yes                    ; yes                     ; 31744 ; 1024                        ; 31                          ; 1024                        ; 31                          ; 31744               ; 4    ; None                                                                       ; M9K_X65_Y66_N0, M9K_X65_Y65_N0, M9K_X65_Y64_N0, M9K_X65_Y63_N0                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|amber:AMBER1|altsyncram:vi_lbuf_rtl_0|altsyncram_ck81:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Single Port      ; Single Clock ; 1024         ; 27           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 27648 ; 1024                        ; 27                          ; --                          ; --                          ; 27648               ; 3    ; None                                                                       ; M9K_X65_Y62_N0, M9K_X65_Y61_N0, M9K_X65_Y60_N0                                                                                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|cart:CART1|altsyncram:custom_mirror_rtl_0|altsyncram_24h1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None                                                                       ; M9K_X65_Y68_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|cdda_fifo:cdda_fifo|altsyncram:fifo_rtl_0|altsyncram_4ah1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8    ; None                                                                       ; M9K_X94_Y72_N0, M9K_X94_Y79_N0, M9K_X94_Y77_N0, M9K_X94_Y78_N0, M9K_X94_Y74_N0, M9K_X94_Y76_N0, M9K_X94_Y73_N0, M9K_X94_Y75_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|denise:DENISE1|denise_colortable:clut0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_r3r1:auto_generated|ALTSYNCRAM                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1    ; None                                                                       ; M9K_X65_Y69_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|denise:DENISE1|denise_hamgenerator:ham0|denise_colortable_ram_mf:clut|altsyncram:altsyncram_component|altsyncram_r3r1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1    ; None                                                                       ; M9K_X65_Y67_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|denise:DENISE1|denise_sprites:sprm0|denise_sprites_shifter:sps7|altshift_taps:sprdata_r_rtl_0|shift_taps_7am:auto_generated|altsyncram_oh81:altsyncram2|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 16           ; 2            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32    ; 2                           ; 16                          ; 2                           ; 16                          ; 32                  ; 1    ; None                                                                       ; M9K_X52_Y65_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|gayle:GAYLE1|ide:ide|ide_fifo:SECBUF1|altsyncram:mem_rtl_0|altsyncram_4ah1:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 8    ; None                                                                       ; M9K_X81_Y84_N0, M9K_X81_Y85_N0, M9K_X94_Y82_N0, M9K_X81_Y82_N0, M9K_X81_Y83_N0, M9K_X94_Y84_N0, M9K_X94_Y85_N0, M9K_X94_Y83_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|minimig_autoconfig:autoconfig|minimig_autoconfig_rom:acrom|altsyncram:ram_rtl_0|altsyncram_vqo1:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 4            ; 512          ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 512                         ; 4                           ; 512                         ; 4                           ; 2048                ; 1    ; db/minimig_poseidon-ep4cgx150.ram0_minimig_autoconfig_rom_62180e1b.hdl.mif ; M9K_X81_Y58_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|paula_floppy_fifo:db1|altsyncram:mem_rtl_0|altsyncram_voi1:auto_generated|ALTSYNCRAM                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; None                                                                       ; M9K_X81_Y79_N0, M9K_X81_Y80_N0, M9K_X81_Y78_N0, M9K_X81_Y81_N0                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|toccata:mytoccata|toccata_fifo:myfifo|altsyncram:fifo_array_rtl_0|altsyncram_a6h1:auto_generated|ALTSYNCRAM                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                                                       ; M9K_X94_Y64_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; minimig:minimig|userio:USERIO1|userio_osd:osd1|altsyncram:osdbuf_rtl_0|altsyncram_q6h1:auto_generated|ALTSYNCRAM                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None                                                                       ; M9K_X81_Y65_N0, M9K_X81_Y66_N0                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rtg_video:rtg|VideoStream:myvs|altsyncram:buf_rtl_0|altsyncram_q3h1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None                                                                       ; M9K_X65_Y54_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rtg_video:rtg|altsyncram:clut_rtl_0|altsyncram_04h1:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 24           ; 256          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 6144  ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 1    ; None                                                                       ; M9K_X65_Y55_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sdram_ctrl:sdram|cpu_cache_new:cache|dpram_256x32:dtram|altsyncram:altsyncram_component|altsyncram_dkd2:auto_generated|ALTSYNCRAM                                                                                 ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 8192  ; 256                         ; 31                          ; 256                         ; 31                          ; 7936                ; 2    ; None                                                                       ; M9K_X65_Y48_N0, M9K_X65_Y46_N0                                                                                                 ; Old data             ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; sdram_ctrl:sdram|cpu_cache_new:cache|dpram_256x32:itram|altsyncram:altsyncram_component|altsyncram_dkd2:auto_generated|ALTSYNCRAM                                                                                 ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; yes                     ; yes                    ; yes                     ; 8192  ; 256                         ; 31                          ; 256                         ; 31                          ; 7936                ; 2    ; None                                                                       ; M9K_X65_Y49_N0, M9K_X65_Y47_N0                                                                                                 ; Old data             ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:ddram0|altsyncram:altsyncram_component|altsyncram_q7k2:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                                                       ; M9K_X81_Y47_N0, M9K_X81_Y43_N0, M9K_X94_Y46_N0, M9K_X94_Y45_N0                                                                 ; Old data             ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:ddram1|altsyncram:altsyncram_component|altsyncram_q7k2:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                                                       ; M9K_X81_Y49_N0, M9K_X81_Y42_N0, M9K_X94_Y49_N0, M9K_X94_Y42_N0                                                                 ; Old data             ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:idram0|altsyncram:altsyncram_component|altsyncram_q7k2:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                                                       ; M9K_X81_Y44_N0, M9K_X81_Y48_N0, M9K_X94_Y43_N0, M9K_X94_Y48_N0                                                                 ; Old data             ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; sdram_ctrl:sdram|cpu_cache_new:cache|dpram_be_1024x32:idram1|altsyncram:altsyncram_component|altsyncram_q7k2:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                                                       ; M9K_X81_Y45_N0, M9K_X81_Y46_N0, M9K_X94_Y44_N0, M9K_X94_Y47_N0                                                                 ; Old data             ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_0|altsyncram_p1l1:auto_generated|ALTSYNCRAM                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |minimig_mist_top|TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|altsyncram:regfile_rtl_1|altsyncram_p1l1:auto_generated|ALTSYNCRAM                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_reconfig_ntsc:amigaclk_reconfig_ntsc_i|altsyncram:altsyncram_component|altsyncram_jma1:auto_generated|ALTSYNCRAM                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;
;40;(00000001) (1) (1) (01)    ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000001) (1) (1) (01)    ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;
;80;(00000001) (1) (1) (01)    ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000001) (1) (1) (01)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;
;96;(00000000) (0) (0) (00)    ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000001) (1) (1) (01)    ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |minimig_mist_top|amiga_clk:amiga_clk|amigaclk_reconfig_pal:amigaclk_reconfig_pal_i|altsyncram:altsyncram_component|altsyncram_hia1:auto_generated|ALTSYNCRAM                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;8;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;40;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;64;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;72;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;80;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;88;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;96;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;104;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;144;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;152;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;160;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;168;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;176;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;184;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;192;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;200;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;208;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;216;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;224;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;232;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;240;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;248;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |minimig_mist_top|minimig:minimig|minimig_autoconfig:autoconfig|minimig_autoconfig_rom:acrom|altsyncram:ram_rtl_0|altsyncram_vqo1:auto_generated|ALTSYNCRAM                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(1110) (16) (14) (0E)    ;(0000) (0) (0) (00)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;8;(1110) (16) (14) (0E)    ;(1100) (14) (12) (0C)   ;(0110) (6) (6) (06)   ;(0011) (3) (3) (03)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;16;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1110) (16) (14) (0E)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;24;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;32;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;40;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;48;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;56;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;64;(1010) (12) (10) (0A)    ;(0000) (0) (0) (00)   ;(1110) (16) (14) (0E)   ;(1111) (17) (15) (0F)   ;(0000) (0) (0) (00)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;72;(1110) (16) (14) (0E)    ;(1100) (14) (12) (0C)   ;(0110) (6) (6) (06)   ;(0011) (3) (3) (03)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;80;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1101) (15) (13) (0D)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;88;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;96;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;104;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;112;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;120;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;128;(1010) (12) (10) (0A)    ;(0001) (1) (1) (01)   ;(1110) (16) (14) (0E)   ;(1110) (16) (14) (0E)   ;(0000) (0) (0) (00)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;136;(1110) (16) (14) (0E)    ;(1100) (14) (12) (0C)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;144;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1011) (13) (11) (0B)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;152;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;160;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;168;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;176;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;184;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;192;(1010) (12) (10) (0A)    ;(1111) (17) (15) (0F)   ;(1110) (16) (14) (0E)   ;(1110) (16) (14) (0E)   ;(0010) (2) (2) (02)   ;(1000) (10) (8) (08)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;200;(1110) (16) (14) (0E)    ;(1100) (14) (12) (0C)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;208;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1100) (14) (12) (0C)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;216;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;224;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;232;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;240;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;248;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;256;(1000) (10) (8) (08)    ;(0001) (1) (1) (01)   ;(1101) (15) (13) (0D)   ;(1111) (17) (15) (0F)   ;(1110) (16) (14) (0E)   ;(1101) (15) (13) (0D)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;264;(1110) (16) (14) (0E)    ;(1100) (14) (12) (0C)   ;(0110) (6) (6) (06)   ;(0011) (3) (3) (03)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;272;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1100) (14) (12) (0C)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;280;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;288;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;296;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;304;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;312;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;320;(1100) (14) (12) (0C)    ;(0001) (1) (1) (01)   ;(1111) (17) (15) (0F)   ;(0011) (3) (3) (03)   ;(1111) (17) (15) (0F)   ;(1101) (15) (13) (0D)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;328;(1011) (13) (11) (0B)    ;(1000) (10) (8) (08)   ;(1010) (12) (10) (0A)   ;(1011) (13) (11) (0B)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;336;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;344;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;352;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;360;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;368;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;376;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;384;(1100) (14) (12) (0C)    ;(0001) (1) (1) (01)   ;(1110) (16) (14) (0E)   ;(1101) (15) (13) (0D)   ;(1111) (17) (15) (0F)   ;(1101) (15) (13) (0D)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;392;(1110) (16) (14) (0E)    ;(1100) (14) (12) (0C)   ;(0110) (6) (6) (06)   ;(0110) (6) (6) (06)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;400;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;408;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;416;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;424;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;432;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;440;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;448;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;456;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;464;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;472;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;480;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;488;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;496;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;
;504;(1111) (17) (15) (0F)    ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;(1111) (17) (15) (0F)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 720               ;
; Simple Multipliers (18-bit)           ; 15          ; 1                   ; 360               ;
; Simple Multipliers (36-bit)           ; 0           ; 0                   ; 0                 ;
; Multiply Accumulators (18-bit)        ; 0           ; 0                   ; 0                 ;
; Two-Multipliers Adders (9-bit)        ; 0           ; 1                   ; 360               ;
; Two-Multipliers Adders (18-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (9-bit)       ; 0           ; 0                   ; 0                 ;
; Four-Multipliers Adders (18-bit)      ; 0           ; 0                   ; 0                 ;
; Embedded Multiplier Blocks            ; 15          ; --                  ; 360               ;
; Embedded Multiplier 9-bit elements    ; 30          ; 2                   ; 720               ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 9           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                            ; Mode                       ; Location            ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|lpm_mult:Mult0|mult_2at:auto_generated|w589w[0]                                    ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y28_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                                ;                            ; DSPMULT_X43_Y28_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|lpm_mult:Mult0|mult_2at:auto_generated|mac_out4                                    ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y27_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult3                                ;                            ; DSPMULT_X43_Y27_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|lpm_mult:Mult0|mult_2at:auto_generated|mac_out6                                    ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y26_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult5                                ;                            ; DSPMULT_X43_Y26_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|lpm_mult:Mult0|mult_2at:auto_generated|mac_out8                                    ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y25_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    TG68K:tg68k|TG68KdotC_Kernel:pf68K_Kernel_inst|TG68K_ALU:ALU|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult7                                ;                            ; DSPMULT_X43_Y25_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_out2                                                            ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y58_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    minimig:minimig|AudioMix:tocAudioMix|lpm_mult:Mult0|mult_q9t:auto_generated|mac_mult1                                                        ;                            ; DSPMULT_X103_Y58_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y73_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1 ;                            ; DSPMULT_X43_Y73_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y74_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_B|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1 ;                            ; DSPMULT_X43_Y74_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult0|mult_2ht:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y76_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult0|mult_2ht:auto_generated|mac_mult1 ;                            ; DSPMULT_X43_Y76_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X43_Y75_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|agnus_blitter_barrelshifter:barrel_shifter_A|lpm_mult:Mult1|mult_2ht:auto_generated|mac_mult1 ;                            ; DSPMULT_X43_Y75_N0  ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; minimig:minimig|toccata:mytoccata|toccata_volume:my_toccata_volume|lpm_mult:Mult0|mult_t9t:auto_generated|mac_out2                              ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y67_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minimig:minimig|toccata:mytoccata|toccata_volume:my_toccata_volume|lpm_mult:Mult0|mult_t9t:auto_generated|mac_mult1                          ;                            ; DSPMULT_X103_Y67_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; minimig:minimig|toccata:mytoccata|toccata_volume:my_toccata_volume|lpm_mult:Mult1|mult_t9t:auto_generated|mac_out2                              ; Simple Multiplier (18-bit) ; DSPOUT_X103_Y65_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minimig:minimig|toccata:mytoccata|toccata_volume:my_toccata_volume|lpm_mult:Mult1|mult_t9t:auto_generated|mac_mult1                          ;                            ; DSPMULT_X103_Y65_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv0|lpm_mult:Mult0|mult_aft:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y78_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv0|lpm_mult:Mult0|mult_aft:auto_generated|mac_mult1   ;                            ; DSPMULT_X74_Y78_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv3|lpm_mult:Mult0|mult_aft:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y79_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv3|lpm_mult:Mult0|mult_aft:auto_generated|mac_mult1   ;                            ; DSPMULT_X74_Y79_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv1|lpm_mult:Mult0|mult_aft:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y76_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv1|lpm_mult:Mult0|mult_aft:auto_generated|mac_mult1   ;                            ; DSPMULT_X74_Y76_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv2|lpm_mult:Mult0|mult_aft:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X74_Y80_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_mixer:mix|paula_audio_volume:sv2|lpm_mult:Mult0|mult_aft:auto_generated|mac_mult1   ;                            ; DSPMULT_X74_Y80_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------------+
; Routing Usage Summary                                        ;
+-----------------------------------+--------------------------+
; Routing Resource Type             ; Usage                    ;
+-----------------------------------+--------------------------+
; Block interconnects               ; 36,056 / 445,464 ( 8 % ) ;
; C16 interconnects                 ; 647 / 12,402 ( 5 % )     ;
; C4 interconnects                  ; 17,447 / 263,952 ( 7 % ) ;
; Direct links                      ; 6,453 / 445,464 ( 1 % )  ;
; GXB block output buffers          ; 0 / 3,600 ( 0 % )        ;
; Global clocks                     ; 9 / 30 ( 30 % )          ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )            ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )           ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )            ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )            ;
; Local interconnects               ; 12,423 / 149,760 ( 8 % ) ;
; R24 interconnects                 ; 723 / 12,690 ( 6 % )     ;
; R4 interconnects                  ; 20,066 / 370,260 ( 5 % ) ;
+-----------------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.41) ; Number of LABs  (Total = 1835) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 63                             ;
; 2                                           ; 54                             ;
; 3                                           ; 22                             ;
; 4                                           ; 22                             ;
; 5                                           ; 20                             ;
; 6                                           ; 31                             ;
; 7                                           ; 20                             ;
; 8                                           ; 40                             ;
; 9                                           ; 30                             ;
; 10                                          ; 48                             ;
; 11                                          ; 41                             ;
; 12                                          ; 57                             ;
; 13                                          ; 67                             ;
; 14                                          ; 96                             ;
; 15                                          ; 140                            ;
; 16                                          ; 1084                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.56) ; Number of LABs  (Total = 1835) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 22                             ;
; 1 Clock                            ; 1408                           ;
; 1 Clock enable                     ; 546                            ;
; 1 Sync. clear                      ; 145                            ;
; 1 Sync. load                       ; 151                            ;
; 2 Clock enables                    ; 570                            ;
; 2 Clocks                           ; 19                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 19.32) ; Number of LABs  (Total = 1835) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 3                              ;
; 1                                            ; 29                             ;
; 2                                            ; 53                             ;
; 3                                            ; 14                             ;
; 4                                            ; 28                             ;
; 5                                            ; 20                             ;
; 6                                            ; 23                             ;
; 7                                            ; 14                             ;
; 8                                            ; 25                             ;
; 9                                            ; 25                             ;
; 10                                           ; 16                             ;
; 11                                           ; 25                             ;
; 12                                           ; 31                             ;
; 13                                           ; 26                             ;
; 14                                           ; 53                             ;
; 15                                           ; 93                             ;
; 16                                           ; 240                            ;
; 17                                           ; 58                             ;
; 18                                           ; 75                             ;
; 19                                           ; 81                             ;
; 20                                           ; 64                             ;
; 21                                           ; 69                             ;
; 22                                           ; 86                             ;
; 23                                           ; 74                             ;
; 24                                           ; 83                             ;
; 25                                           ; 54                             ;
; 26                                           ; 61                             ;
; 27                                           ; 61                             ;
; 28                                           ; 80                             ;
; 29                                           ; 73                             ;
; 30                                           ; 69                             ;
; 31                                           ; 49                             ;
; 32                                           ; 80                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.64) ; Number of LABs  (Total = 1835) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 3                              ;
; 1                                               ; 201                            ;
; 2                                               ; 92                             ;
; 3                                               ; 60                             ;
; 4                                               ; 91                             ;
; 5                                               ; 87                             ;
; 6                                               ; 101                            ;
; 7                                               ; 118                            ;
; 8                                               ; 144                            ;
; 9                                               ; 137                            ;
; 10                                              ; 122                            ;
; 11                                              ; 132                            ;
; 12                                              ; 115                            ;
; 13                                              ; 86                             ;
; 14                                              ; 75                             ;
; 15                                              ; 77                             ;
; 16                                              ; 142                            ;
; 17                                              ; 17                             ;
; 18                                              ; 13                             ;
; 19                                              ; 8                              ;
; 20                                              ; 2                              ;
; 21                                              ; 2                              ;
; 22                                              ; 3                              ;
; 23                                              ; 1                              ;
; 24                                              ; 0                              ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 3                              ;
; 29                                              ; 1                              ;
; 30                                              ; 0                              ;
; 31                                              ; 1                              ;
; 32                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 17.95) ; Number of LABs  (Total = 1835) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 27                             ;
; 3                                            ; 40                             ;
; 4                                            ; 45                             ;
; 5                                            ; 41                             ;
; 6                                            ; 45                             ;
; 7                                            ; 31                             ;
; 8                                            ; 35                             ;
; 9                                            ; 39                             ;
; 10                                           ; 42                             ;
; 11                                           ; 58                             ;
; 12                                           ; 66                             ;
; 13                                           ; 109                            ;
; 14                                           ; 86                             ;
; 15                                           ; 91                             ;
; 16                                           ; 85                             ;
; 17                                           ; 77                             ;
; 18                                           ; 76                             ;
; 19                                           ; 74                             ;
; 20                                           ; 75                             ;
; 21                                           ; 76                             ;
; 22                                           ; 74                             ;
; 23                                           ; 56                             ;
; 24                                           ; 52                             ;
; 25                                           ; 59                             ;
; 26                                           ; 45                             ;
; 27                                           ; 46                             ;
; 28                                           ; 50                             ;
; 29                                           ; 40                             ;
; 30                                           ; 34                             ;
; 31                                           ; 28                             ;
; 32                                           ; 34                             ;
; 33                                           ; 27                             ;
; 34                                           ; 19                             ;
; 35                                           ; 22                             ;
; 36                                           ; 9                              ;
; 37                                           ; 17                             ;
; 38                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 73           ; 37           ; 73           ; 0            ; 0            ; 85        ; 73           ; 0            ; 85        ; 85        ; 60           ; 0            ; 0            ; 0            ; 30           ; 60           ; 0            ; 30           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 85        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 12           ; 48           ; 12           ; 85           ; 85           ; 0         ; 12           ; 85           ; 0         ; 0         ; 25           ; 85           ; 85           ; 85           ; 55           ; 25           ; 85           ; 55           ; 85           ; 85           ; 85           ; 85           ; 85           ; 85           ; 85           ; 85           ; 85           ; 0         ; 85           ; 85           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK_32[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_32[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_27[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_27[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIDI_OUT            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_A[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQML          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQMH          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nWE           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCAS          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nRAS          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_nCS           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_L             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_R             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2S_BCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2S_LRCK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; I2S_DATA            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DO              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS3             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CONF_DATA0          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_DI              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_SS4             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MIDI_IN             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; On                         ;
; nCEO                                                             ; Unreserved                 ;
; Data[0]                                                          ; Unreserved                 ;
; Data[1]/ASDO                                                     ; Unreserved                 ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; Unreserved                 ;
; DCLK                                                             ; As input tri-stated        ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; spi_clk              ; 2.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                ; Destination Register                                                                                                                                               ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; SPI_SS4                                                                                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[0]                                                                                                           ; 0.500             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag                                      ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag                                                                                                          ; 0.387             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[3]                                   ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag                                                                                                          ; 0.387             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[2]                                   ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag                                                                                                          ; 0.387             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[1]                                   ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag                                                                                                          ; 0.387             ;
; SPI_SS2                                                                                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag                                                                                                          ; 0.387             ;
; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_bit_cnt[0]                                   ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_rx_flag                                                                                                          ; 0.387             ;
; SPI_SCK                                                                                        ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|spi_tx_cnt[0]                                                                                                        ; 0.378             ;
; SPI_DI                                                                                         ; minimig:minimig|paula:PAULA1|paula_floppy:pf1|rx_data[0]                                                                                                           ; 0.305             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|inptr_gray[0]        ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a10~porta_address_reg0 ; 0.217             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|inptr_gray[1]        ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a10~porta_address_reg0 ; 0.217             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|\writelogic:inptr[3] ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a10~porta_address_reg0 ; 0.217             ;
; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|inptr_gray[2]        ; edge_capture:synccapture|debug_bridge_jtag:bridge|debug_fifo:fifofromjtag|altsyncram:storage_rtl_0|altsyncram_hie1:auto_generated|ram_block1a10~porta_address_reg0 ; 0.145             ;
+------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 13 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Info (20032): Parallel compilation is enabled and will use up to 8 processors
Info (119006): Selected device EP4CGX150DF27I7 for design "minimig_poseidon-ep4cgx150"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX75DF27C7 is compatible
    Info (176445): Device EP4CGX75DF27I7 is compatible
    Info (176445): Device EP4CGX50DF27C7 is compatible
    Info (176445): Device EP4CGX50DF27I7 is compatible
    Info (176445): Device EP4CGX150DF27C7 is compatible
    Info (176445): Device EP4CGX150DF27I7AF is compatible
    Info (176445): Device EP4CGX110DF27C7 is compatible
    Info (176445): Device EP4CGX110DF27I7 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location F6
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 81 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (15535): Implemented PLL "clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated|pll1" as MPLL PLL type File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/clock27_altpll.v Line: 49
    Info (15099): Implementing clock multiplication of 27, clock division of 50, and phase shift of 0 degrees (0 ps) for clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated|wire_pll1_clk[0] port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/clock27_altpll.v Line: 49
Warning (15536): Implemented PLL "amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1" as MPLL PLL type, but with warnings File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
    Warning (15559): Can't achieve requested value multiplication of 2836 for clock output amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[0] of parameter multiplication factor -- achieved value of multiplication of 21 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
    Warning (15559): Can't achieve requested value division of 675 for clock output amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[0] of parameter division factor -- achieved value of division of 5 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
    Warning (15559): Can't achieve requested value -65.3 degrees for clock output amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[0] of parameter phase shift -- achieved value of -63.0 degrees File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
    Warning (15559): Can't achieve requested value multiplication of 2836 for clock output amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[1] of parameter multiplication factor -- achieved value of multiplication of 21 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
    Warning (15559): Can't achieve requested value division of 675 for clock output amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[1] of parameter division factor -- achieved value of division of 5 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
    Info (15099): Implementing clock multiplication of 21, clock division of 5, and phase shift of -63 degrees (-1543 ps) for amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[0] port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
    Info (15099): Implementing clock multiplication of 21, clock division of 5, and phase shift of 0 degrees (0 ps) for amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[1] port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
    Info (15099): Implementing clock multiplication of 21, clock division of 20, and phase shift of 0 degrees (0 ps) for amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[2] port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
Warning (15074): Scan chain Memory Initialization File F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/amigaclk_pal.mif for PLL "amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1" not found File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
Critical Warning (176598): PLL "clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_B14" File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 312
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '../mist/minimig_mist.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 21 -phase -63.00 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[0]} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 21 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[1]} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 20 -multiply_by 21 -duty_cycle 50.00 -name {amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[2]} {amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 27 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at minimig_mist.sdc(55): QCSn could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 55
Warning (332049): Ignored set_input_delay at minimig_mist.sdc(55): Argument <targets> is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 55
    Info (332050): set_input_delay -clock { spi_clk } .5 [get_ports QCSn] File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 55
Warning (332174): Ignored filter at minimig_mist.sdc(56): QDAT[*] could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 56
Warning (332049): Ignored set_input_delay at minimig_mist.sdc(56): Argument <targets> is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 56
    Info (332050): set_input_delay -clock { spi_clk } .5 [get_ports QDAT[*]] File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 56
Warning (332174): Ignored filter at minimig_mist.sdc(58): HDMI_SDA could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 58
Warning (332049): Ignored set_input_delay at minimig_mist.sdc(58): Argument <targets> is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 58
    Info (332050): set_input_delay -clock [get_clocks ${clk_114}] .5 [get_ports HDMI_SDA] File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 58
Warning (332174): Ignored filter at minimig_mist.sdc(64): HDMI_PCLK could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 64
Warning (332174): Ignored filter at minimig_mist.sdc(64): HDMI_* could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 64
Warning (332049): Ignored set_output_delay at minimig_mist.sdc(64): Argument <targets> is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 64
    Info (332050): set_output_delay -clock [get_clocks ${clk_114}] -reference_pin [get_ports HDMI_PCLK] 1.5 [get_ports HDMI_*] File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 64
Warning (332049): Ignored set_output_delay at minimig_mist.sdc(64): Argument -reference_pin is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 64
Warning (332049): Ignored set_false_path at minimig_mist.sdc(77): Argument <to> is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 77
    Info (332050): set_false_path -to [get_ports HDMI_PCLK] File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 77
Warning (332174): Ignored filter at minimig_mist.sdc(79): SPDIF could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 79
Warning (332174): Ignored filter at minimig_mist.sdc(112): VideoStream:myvs|fetch_address[*] could not be matched with a clock or keeper or register or port or pin or cell or partition File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 112
Warning (332049): Ignored set_multicycle_path at minimig_mist.sdc(112): Argument <from> is not an object ID File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 112
    Info (332050): set_multicycle_path -from {VideoStream:myvs|fetch_address[*]} -to {sdram_ctrl:sdram|*} -setup -end 2 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 112
Warning (332049): Ignored set_multicycle_path at minimig_mist.sdc(113): Argument <from> is not an object ID File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 113
    Info (332050): set_multicycle_path -from {VideoStream:myvs|fetch_address[*]} -to {sdram_ctrl:sdram|*} -hold -end 1 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 113
Warning (332174): Ignored filter at minimig_mist.sdc(114): VideoStream:myvs|outptr[*] could not be matched with a clock or keeper or register or port or pin or cell or partition File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 114
Warning (332049): Ignored set_multicycle_path at minimig_mist.sdc(114): Argument <from> is not an object ID File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 114
    Info (332050): set_multicycle_path -from {VideoStream:myvs|outptr[*]} -to {sdram_ctrl:sdram|*} -setup -end 2 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 114
Warning (332049): Ignored set_multicycle_path at minimig_mist.sdc(115): Argument <from> is not an object ID File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 115
    Info (332050): set_multicycle_path -from {VideoStream:myvs|outptr[*]} -to {sdram_ctrl:sdram|*} -hold -end 1 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist.sdc Line: 115
Info (332104): Reading SDC File: '../mist/minimig_mist_sdram2.sdc'
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(1): QSCK could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 1
Warning (332049): Ignored create_clock at minimig_mist_sdram2.sdc(1): Argument <targets> is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 1
    Info (332050): create_clock -name {qspi_clk}  -period 41.666 -waveform { 20.8 41.666 } [get_ports {QSCK}] File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 1
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(3): qspi_clk could not be matched with a clock File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 3
Warning (332054): Assignment set_clock_groups is accepted but has some problems at minimig_mist_sdram2.sdc(3): Argument -group with value [get_clocks {qspi_clk}] contains zero elements File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 3
    Info (332050): set_clock_groups -exclusive -group [get_clocks {amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[*]}] -group [get_clocks {qspi_clk}] File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 3
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(9): SDRAM2_A[*] could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 9
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(9): SDRAM2_BA[*] could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 9
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(9): SDRAM2_CKE could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 9
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(9): SDRAM2_DQMH could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 9
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(9): SDRAM2_DQML could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 9
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(9): SDRAM2_DQ[*] could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 9
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(9): SDRAM2_nCAS could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 9
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(9): SDRAM2_nCS could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 9
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(9): SDRAM2_nRAS could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 9
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(9): SDRAM2_nWE could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 9
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(10): SDRAM2_DQ[*] could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 10
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(13): SDRAM2_CLK could not be matched with a port File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 13
Warning (332174): Ignored filter at minimig_mist_sdram2.sdc(13): amiga_clk2|amiga_clk_i|altpll_component|auto_generated|pll1|clk[0] could not be matched with a clock File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 13
Warning (332049): Ignored set_input_delay at minimig_mist_sdram2.sdc(13): Argument <targets> is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 13
    Info (332050): set_input_delay -clock $clk_sdram2 -reference_pin [get_ports SDRAM2_CLK] -max 6.4 $sdram2_inputs File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 13
Warning (332049): Ignored set_input_delay at minimig_mist_sdram2.sdc(13): Argument -clock is not an object ID File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 13
Warning (332049): Ignored set_input_delay at minimig_mist_sdram2.sdc(13): Argument -reference_pin is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 13
Warning (332049): Ignored set_input_delay at minimig_mist_sdram2.sdc(14): Argument <targets> is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 14
    Info (332050): set_input_delay -clock $clk_sdram2 -reference_pin [get_ports SDRAM2_CLK] -min 3.2 $sdram2_inputs File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 14
Warning (332049): Ignored set_input_delay at minimig_mist_sdram2.sdc(14): Argument -clock is not an object ID File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 14
Warning (332049): Ignored set_input_delay at minimig_mist_sdram2.sdc(14): Argument -reference_pin is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 14
Warning (332049): Ignored set_output_delay at minimig_mist_sdram2.sdc(17): Argument <targets> is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 17
    Info (332050): set_output_delay -clock $clk_sdram2 -reference_pin [get_ports SDRAM2_CLK] -max  1.5 $sdram2_outputs File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 17
Warning (332049): Ignored set_output_delay at minimig_mist_sdram2.sdc(17): Argument -clock is not an object ID File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 17
Warning (332049): Ignored set_output_delay at minimig_mist_sdram2.sdc(17): Argument -reference_pin is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 17
Warning (332049): Ignored set_output_delay at minimig_mist_sdram2.sdc(18): Argument <targets> is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 18
    Info (332050): set_output_delay -clock $clk_sdram2 -reference_pin [get_ports SDRAM2_CLK] -min -0.8 $sdram2_outputs File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 18
Warning (332049): Ignored set_output_delay at minimig_mist_sdram2.sdc(18): Argument -clock is not an object ID File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 18
Warning (332049): Ignored set_output_delay at minimig_mist_sdram2.sdc(18): Argument -reference_pin is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 18
Warning (332049): Ignored set_multicycle_path at minimig_mist_sdram2.sdc(20): Argument <from> is an empty collection File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 20
    Info (332050): set_multicycle_path -from [get_clocks $clk_sdram2] -to [get_clocks $clk_114] -setup 2 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/mist/minimig_mist_sdram2.sdc Line: 20
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: pll_inst|altpll_component|auto_generated|pll1|clk[0] was not created.
    Warning (332035): No clocks found on or feeding the specified source node: pll_inst|altpll_component|auto_generated|pll1|inclk[0]
Warning (332086): Ignoring clock spec: amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[0] Reason: Clock derived from ignored clock: pll_inst|altpll_component|auto_generated|pll1|clk[0].  Clock assignment is being ignored.
Warning (332086): Ignoring clock spec: amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[1] Reason: Clock derived from ignored clock: pll_inst|altpll_component|auto_generated|pll1|clk[0].  Clock assignment is being ignored.
Warning (332086): Ignoring clock spec: amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[2] Reason: Clock derived from ignored clock: pll_inst|altpll_component|auto_generated|pll1|clk[0].  Clock assignment is being ignored.
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_txd is being clocked by CLOCK_50
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 37.037
    Warning (332056): Node: amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 37.037
    Warning (332056): Node: amiga_clk|amiga_clk_i|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 37.037
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   37.037   pll_in_clk
    Info (332111):   41.666      spi_clk
Info (176353): Automatically promoted node amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 104
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G29
Info (176352): Promoted node amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C4 of PLL_1) File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 104
    Info (176355): Automatically promoted vidclkcntrl:vidclkcntrl|vidclkcntrl_altclkctrl_uhi:vidclkcntrl_altclkctrl_uhi_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G28 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/vidclkcntrl.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G26
Info (176352): Promoted node amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1) File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 104
    Info (176355): Automatically promoted vidclkcntrl:vidclkcntrl|vidclkcntrl_altclkctrl_uhi:vidclkcntrl_altclkctrl_uhi_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G28 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/vidclkcntrl.v Line: 81
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G25
Info (176353): Automatically promoted node clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_8) File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/clock27_altpll.v Line: 86
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node minimig:minimig|_cpu_reset~1  File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/minimig.v Line: 165
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node minimig:minimig|cart:CART1|active File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/cart.v Line: 81
        Info (176357): Destination node minimig:minimig|cart:CART1|stealth File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/cart.v Line: 74
        Info (176357): Destination node drivesounds:ds_inst|mem_req_i File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/drivesounds/drivesounds.vhd Line: 78
        Info (176357): Destination node minimig:minimig|cart:CART1|l_int7 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/cart.v Line: 80
        Info (176357): Destination node minimig:minimig|cart:CART1|int7 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/cart.v Line: 62
        Info (176357): Destination node drivesounds:ds_inst|\statemachine:playing[9]
        Info (176357): Destination node drivesounds:ds_inst|\statemachine:playing[10]
        Info (176357): Destination node drivesounds:ds_inst|\statemachine:playing[8]
        Info (176357): Destination node drivesounds:ds_inst|\statemachine:playing[11]
        Info (176357): Destination node drivesounds:ds_inst|\statemachine:playing[6]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node amiga_clk:amiga_clk|pll_reconfig_reset  File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/clock/amiga_clk.v Line: 98
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node amiga_clk:amiga_clk|amigaclk_pll_reconfig:amigaclk_pll_reconfig_i|amigaclk_pll_reconfig_pllrcfg_fj11:amigaclk_pll_reconfig_pllrcfg_fj11_component|areset_state~0 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amigaclk_pll_reconfig.v Line: 121
Info (176353): Automatically promoted node minimig:minimig|paula:PAULA1|paula_audio:ad1|paula_audio_channel:ach2|audio_state~14  File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/paula_audio_channel.v Line: 35
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_txd File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/paula_uart.v Line: 77
        Info (176357): Destination node minimig:minimig|agnus:AGNUS1|agnus_beamcounter:bc1|hbstrt_reg[0] File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/agnus_beamcounter.v Line: 227
        Info (176357): Destination node minimig:minimig|paula:PAULA1|adkcon[11] File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/paula.v Line: 197
        Info (176357): Destination node minimig:minimig|paula:PAULA1|paula_uart:pu1|tx_tbe File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/paula_uart.v Line: 77
        Info (176357): Destination node minimig:minimig|agnus:AGNUS1|agnus_copper:cp1|cdang File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/agnus_copper.v Line: 99
        Info (176357): Destination node minimig:minimig|agnus:AGNUS1|dmacon[7] File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/agnus.v Line: 289
        Info (176357): Destination node minimig:minimig|agnus:AGNUS1|dmacon[9] File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/agnus.v Line: 289
        Info (176357): Destination node minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|blt_state.BLT_D File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/agnus_blitter.v Line: 163
        Info (176357): Destination node minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|blt_state.BLT_A File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/agnus_blitter.v Line: 163
        Info (176357): Destination node minimig:minimig|agnus:AGNUS1|agnus_blitter:bl1|blt_state.BLT_F File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/minimig/agnus_blitter.v Line: 163
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 106 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 25 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 47 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 8 (unused VREF, 3.3V VCCIO, 5 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  66 pins available
        Info (176213): I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  55 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 39 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  69 pins available
        Info (176213): I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  2 pins available
Warning (15055): PLL "amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
    Info (15024): Input port INCLK[0] of node "amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1" is driven by clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated|wire_pll1_clk[0]~clkctrl which is OUTCLK output port of Clock control block type node clock27:pll_inst|altpll:altpll_component|clock27_altpll:auto_generated|wire_pll1_clk[0]~clkctrl File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
Warning (15058): PLL "amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
Warning (15064): PLL "amiga_clk:amiga_clk|amiga_clk_altera:amiga_clk_i|altpll:altpll_component|amiga_clk_altera_altpll:auto_generated|pll1" output port clk[0] feeds output pin "SDRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/db/amiga_clk_altera_altpll.v Line: 65
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:07
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUDIO_IN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_A[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_IE0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_IE1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_N41" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_N42" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_N43" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_N44" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_N45" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_N46" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_N47" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_N48" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_PAGE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_RFSH" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_RX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_RX2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_TX" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_TX2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_USER1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_USER2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_USER3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_USER5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_USER6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_USER7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nBUSAK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nBUSRQ" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nHALT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nINT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nIORQ" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nM1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nMREQ" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nNMI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nRD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nRESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nWAIT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "BUS_nWR" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "pll:pll|altpll:altpll_component" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:44
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:55
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X47_Y23 to location X58_Y33
Info (170194): Fitter routing operations ending: elapsed time is 00:00:36
Info (11888): Total time spent on timing analysis during the Fitter is 10.34 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:11
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 29 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK_32[0] uses I/O standard 3.3-V LVTTL at N26 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 20
    Info (169178): Pin CLOCK_32[1] uses I/O standard 3.3-V LVTTL at N25 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 20
    Info (169178): Pin CLOCK_27[0] uses I/O standard 3.3-V LVTTL at R25 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 21
    Info (169178): Pin CLOCK_27[1] uses I/O standard 3.3-V LVTTL at AC5 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 21
    Info (169178): Pin SDRAM_DQ[0] uses I/O standard 3.3-V LVTTL at B25 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[1] uses I/O standard 3.3-V LVTTL at B26 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[2] uses I/O standard 3.3-V LVTTL at C25 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[3] uses I/O standard 3.3-V LVTTL at C26 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[4] uses I/O standard 3.3-V LVTTL at D25 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[5] uses I/O standard 3.3-V LVTTL at D26 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[6] uses I/O standard 3.3-V LVTTL at E25 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[7] uses I/O standard 3.3-V LVTTL at E26 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[8] uses I/O standard 3.3-V LVTTL at H23 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[9] uses I/O standard 3.3-V LVTTL at G24 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[10] uses I/O standard 3.3-V LVTTL at G22 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[11] uses I/O standard 3.3-V LVTTL at F24 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[12] uses I/O standard 3.3-V LVTTL at F23 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[13] uses I/O standard 3.3-V LVTTL at E24 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[14] uses I/O standard 3.3-V LVTTL at D24 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SDRAM_DQ[15] uses I/O standard 3.3-V LVTTL at C24 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 54
    Info (169178): Pin SPI_DO uses I/O standard 3.3-V LVTTL at B23 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 96
    Info (169178): Pin SPI_SCK uses I/O standard 3.3-V LVTTL at C21 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 98
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at B14 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 23
    Info (169178): Pin SPI_SS2 uses I/O standard 3.3-V LVTTL at C10 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 99
    Info (169178): Pin SPI_SS3 uses I/O standard 3.3-V LVTTL at B9 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 100
    Info (169178): Pin SPI_DI uses I/O standard 3.3-V LVTTL at B22 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 97
    Info (169178): Pin SPI_SS4 uses I/O standard 3.3-V LVTTL at B21 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 102
    Info (169178): Pin UART_RX uses I/O standard 3.3-V LVTTL at AE5 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 29
    Info (169178): Pin MIDI_IN uses I/O standard 3.3-V LVTTL at C17 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 32
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Intel FPGA requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Intel recommends termination method as specified in the Application Note 447.
    Info (169178): Pin CONF_DATA0 uses I/O standard 3.3-V LVTTL at D6 File: F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/rtl/soc/minimig_mist_top.v Line: 110
Info (144001): Generated suppressed messages file F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/output_files/minimig_poseidon-ep4cgx150.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 159 warnings
    Info: Peak virtual memory: 6571 megabytes
    Info: Processing ended: Thu Feb 06 18:09:36 2025
    Info: Elapsed time: 00:03:07
    Info: Total CPU time (on all processors): 00:07:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/FPGA-POSEIDON-2025/MinimigAGA-MiST-TC64-master - Copy (2)/fpga/poseidon/output_files/minimig_poseidon-ep4cgx150.fit.smsg.


