# Inconsistencias del Vault - An√°lisis Completo

**Fecha**: 2025-12-13
**Revisi√≥n**: Completa de todas las conexiones entre componentes

---

## üîç METODOLOG√çA

Para cada conexi√≥n entre componentes A ‚Üí B:
1. Verificar que componente A documente la salida hacia B
2. Verificar que componente B documente la entrada desde A
3. Verificar que anchos de bits coincidan
4. Verificar que nombres de se√±ales sean consistentes

---

## ‚ùå INCONSISTENCIAS ENCONTRADAS

### 1. Branch Control ‚Üí Register File: SP_INCREMENT

**Problema**: Branch Control dice que env√≠a `SP_INCREMENT`, pero Register File NO lo documenta.

**Branch Control.md l√≠nea 100**:
```markdown
| `SP_INCREMENT` | 1 bit | [[Register File]] | Se√±al para SP += 4 (JR) |
```

**Register File.md**:
- ‚ùå NO documenta entrada `SP_INCREMENT`
- ‚úÖ PERO s√≠ documenta el mecanismo correcto (usar puertos normales)

**Soluci√≥n**: ELIMINAR `SP_INCREMENT` de Branch Control porque es INCORRECTO seg√∫n CORRECCIONES-CRITICAS-VAULT.md. SP se modifica usando:
- `WRITE_REG = 31`
- `WRITE_DATA = ALU_RESULT`
- `REG_WRITE = 1`

---

### 2. Data Path: Entradas mal documentadas

**Problema**: Data Path documenta entradas gen√©ricas sin especificar fuente real.

**Data Path.md l√≠neas 108-120 (tabla de entradas)**:
```markdown
| `LOAD_INST` | 1 bit | Control Unit | Cargar instrucci√≥n en IR |
| `REG_WRITE` | 1 bit | Control Unit | Enable escritura en Register File |
```

**Pero deber√≠a especificar**:
- `LOAD_I` (no `LOAD_INST`)
- Fuente expl√≠cita: "Control Unit"

**Inconsistencia adicional**: Data Path lista se√±ales que en realidad van a sus subcomponentes:
- `REG_WRITE` va a Register File (subcomponente), no directamente a Data Path
- `ALU_SRC` va a MUX ALU_B (subcomponente)

**Soluci√≥n**: Data Path debe documentar:
1. Entradas que ENTRAN al Data Path desde Control Unit/Memory Control
2. Conexiones INTERNAS entre subcomponentes en secci√≥n separada

---

### 3. Control Unit: Se√±ales de entrada/salida incompletas

**Problema**: Control Unit no documenta TODAS las se√±ales que genera.

**Control Unit.md l√≠neas 148-163**:
```markdown
### Hacia [[Data Path]]
| [[LOAD_I]] | 1 bit | Carga instrucci√≥n en [[Instruction Register]] |
| [[EXECUTE]] | 1 bit | Habilita ejecuci√≥n en [[Data Path]] |
```

**Falta documentar**:
- ‚ùå `EN` (Data Path Enable)
- ‚ùå `CLK_DP` (Clock del Data Path)
- ‚ùå Todas las se√±ales de control que realmente genera el Instruction Decoder, no el Control Unit

**Confusi√≥n**: El Vault confunde qu√© se√±ales genera Control Unit vs cu√°les genera Instruction Decoder.

**REALIDAD**:
- **Control Unit genera**: `LOAD_I`, `EXECUTE`, `START_MC`, `R/W`, `PUSH_LOAD`, `CLR`
- **Instruction Decoder genera**: `REG_WRITE`, `ALU_OP`, `ALU_SRC`, `REG_DST`, `MEM_READ`, `MEM_WRITE`, etc.

**Soluci√≥n**: Separar claramente se√±ales de Control Unit vs Instruction Decoder.

---

### 4. Memory Control ‚Üî Data Path: Se√±ales mal nombradas

**Problema**: Inconsistencia en nombres de se√±ales.

**Memory Control deber√≠a recibir**:
- `ADDRESS` (direcci√≥n efectiva calculada por ALU)
- `WRITE_DATA` (dato a escribir desde Register File)

**Pero Data Path no documenta estas salidas expl√≠citamente en su tabla principal**.

**Data Path.md l√≠neas 597-664** tiene la tabla completa de conexiones agregada recientemente, PERO:
- Est√° en secci√≥n separada
- No est√° en la tabla principal de "Salidas a Memory Control" (l√≠neas 138-144)

**Soluci√≥n**: Unificar las tablas de I/O principales con la tabla de conexiones completas.

---

### 5. Instruction Register ‚Üí Instruction Decoder: Nombre inconsistente

**Instruction Register.md l√≠nea 52**:
```markdown
| `INST_OUT` | 32 bits | [[Instruction Decoder]] | Instrucci√≥n hacia Decoder |
```

**Pero Instruction Decoder.md l√≠nea 81**:
```markdown
| `INSTRUCTION` | 32 bits | [[Instruction Register]] | Instrucci√≥n a decodificar |
```

**Problema**:
- Instruction Register llama a la salida `INST_OUT`
- Instruction Decoder llama a la entrada `INSTRUCTION`

**Soluci√≥n**: Unificar nombres. Usar `INSTRUCTION` (m√°s claro).

---

### 6. Program Counter ‚Üî Branch Control: Nombre inconsistente

**Program Counter.md l√≠nea 43**:
```markdown
| `NEXT_PC` | 32 bits | Pr√≥ximo valor del PC (desde [[Branch Control]]) |
```

**Branch Control.md l√≠nea 99**:
```markdown
| `PC_NEXT` | 32 bits | [[Program Counter]] | Siguiente valor de PC |
```

**Problema**:
- Program Counter espera `NEXT_PC`
- Branch Control genera `PC_NEXT`

**Soluci√≥n**: Unificar nombres. Usar `PC_NEXT` (consistente con convenci√≥n del Vault).

---

### 7. ALU ‚Üí Register File: Hi/Lo - Se√±ales incompletas en Register File

**ALU.md l√≠neas 44-46**:
```markdown
| `HI` | 32 bits | [[Register File]] | Parte alta (mult/div) |
| `LO` | 32 bits | [[Register File]] | Parte baja (mult/div) |
```

**Register File.md** (revisado recientemente) S√ç documenta:
```markdown
| `HI_IN` | 32 bits | [[ALU]] | Valor para Hi (MULT/DIV) |
| `LO_IN` | 32 bits | [[ALU]] | Valor para Lo (MULT/DIV) |
```

**Inconsistencia**:
- ALU llama a las salidas `HI` y `LO`
- Register File llama a las entradas `HI_IN` y `LO_IN`

**Soluci√≥n**: Clarificar que son la misma se√±al con nombres diferentes en cada extremo.

---

### 8. Instruction Decoder: Se√±ales que NO genera directamente

**Problema**: Instruction Decoder documenta se√±ales de control que en realidad requieren combinaci√≥n con Control Unit.

**Instruction Decoder.md l√≠neas 101-106**:
```markdown
| `REG_WRITE` | 1 bit | [[Register File]] | Enable escritura registro |
| `MEM_READ` | 1 bit | [[Memory Control]] | Leer memoria |
| `MEM_WRITE` | 1 bit | [[Memory Control]] | Escribir memoria |
```

**REALIDAD**: Estas se√±ales dependen de:
1. Instruction Decoder ‚Üí genera se√±al base seg√∫n opcode/funct
2. Control Unit ‚Üí activa/desactiva seg√∫n estado (no escribir durante FETCH, por ejemplo)

**Ejemplo**: `REG_WRITE` debe ser `REG_WRITE = (decoder_says_write) AND (state == EXECUTE) AND (!HALT)`

**Soluci√≥n**: Documentar que Instruction Decoder genera "se√±ales de control RAW" que Control Unit puede modificar seg√∫n estado.

---

### 9. Data Path: No documenta Memory Control como entrada

**Data Path.md l√≠neas 122-127**:
```markdown
### Entradas desde Memory Control
| `INSTRUCTION_IN` | 32 bits | Instrucci√≥n le√≠da de memoria |
| `MEMORY_DATA` | 32 bits | Dato le√≠do de memoria (LW) |
```

**Problema**: Estas se√±ales van a subcomponentes espec√≠ficos, no a "Data Path" como entidad:
- `INSTRUCTION_IN` ‚Üí Instruction Register
- `MEMORY_DATA` ‚Üí MUX Writeback ‚Üí Register File

**Data Path** es un contenedor de componentes, no un componente que recibe se√±ales directamente.

**Soluci√≥n**: Documentar claramente:
- "Entradas al Data Path" (se√±ales que cruzan la frontera)
- "Conexiones internas" (entre subcomponentes dentro del Data Path)

---

### 10. Branch Control: No documenta entrada PC_CURRENT

**Branch Control.md l√≠nea 84**:
```markdown
| `PC` | 32 bits | [[Program Counter]] | Program Counter actual |
```

**Pero deber√≠a ser**:
```markdown
| `PC_CURRENT` | 32 bits | [[Program Counter]] | Program Counter actual |
```

Para distinguirlo de `PC_NEXT` (salida).

**Soluci√≥n**: Renombrar a `PC_CURRENT` o `PC_IN` para claridad.

---

## üìä RESUMEN DE INCONSISTENCIAS POR TIPO

### Tipo 1: Se√±ales inexistentes (5 casos)
1. ‚ùå `SP_INCREMENT` (Branch Control ‚Üí Register File) - NO DEBE EXISTIR
2. ‚ùå `EN` desde Control Unit a Data Path - NO DOCUMENTADO
3. ‚ùå `CLK_DP` desde Control Unit a Data Path - NO DOCUMENTADO
4. ‚ùå Varias se√±ales de Instruction Decoder listadas en Control Unit

### Tipo 2: Nombres inconsistentes (5 casos)
1. `INST_OUT` vs `INSTRUCTION` (IR ‚Üí Decoder)
2. `NEXT_PC` vs `PC_NEXT` (Branch Control ‚Üí PC)
3. `HI`/`LO` vs `HI_IN`/`LO_IN` (ALU ‚Üí Register File)
4. `PC` vs `PC_CURRENT` (PC ‚Üí Branch Control)
5. `LOAD_INST` vs `LOAD_I` (Control Unit ‚Üí Data Path)

### Tipo 3: Estructura documental confusa (4 casos)
1. Data Path documenta se√±ales que van a subcomponentes
2. Control Unit vs Instruction Decoder - qui√©n genera qu√©
3. Se√±ales "raw" vs se√±ales "finales" con l√≥gica de Control Unit
4. Fronteras de componentes no claras (Data Path como contenedor)

---

## ‚úÖ PLAN DE CORRECCI√ìN

### Fase 1: Eliminar se√±ales incorrectas
- [ ] Eliminar `SP_INCREMENT` de Branch Control
- [ ] Documentar mecanismo correcto de SP en Branch Control (remitir a Register File)

### Fase 2: Unificar nombres de se√±ales
- [ ] `INST_OUT` ‚Üí `INSTRUCTION` (Instruction Register)
- [ ] `NEXT_PC` ‚Üí `PC_NEXT` (Program Counter)
- [ ] Documentar claramente aliases `HI`/`HI_IN`, `LO`/`LO_IN`
- [ ] `PC` ‚Üí `PC_CURRENT` (entrada de Branch Control)
- [ ] `LOAD_INST` ‚Üí `LOAD_I` (todos los archivos)

### Fase 3: Clarificar arquitectura
- [ ] Data Path: Separar "Entradas al contenedor" vs "Conexiones internas"
- [ ] Control Unit: Listar solo se√±ales que REALMENTE genera
- [ ] Instruction Decoder: Marcar se√±ales como "raw control signals"
- [ ] Todos los componentes: Tabla de I/O consistente con tabla de conexiones

### Fase 4: Crear matriz de verificaci√≥n
- [ ] Tabla bidireccional: Para cada se√±al A‚ÜíB, verificar que B‚ÜíA est√© documentado
- [ ] Script de validaci√≥n autom√°tica

---

## üéØ PRIORIDADES

**Prioridad 1 - CR√çTICO** (afecta implementaci√≥n):
1. Eliminar `SP_INCREMENT` (se√±al incorrecta)
2. Clarificar Control Unit vs Instruction Decoder (qui√©n genera qu√©)

**Prioridad 2 - IMPORTANTE** (confusi√≥n al leer):
3. Unificar nombres de se√±ales
4. Separar Data Path como contenedor vs componente

**Prioridad 3 - MEJORA** (completitud):
5. Documentar todas las se√±ales faltantes
6. Crear tabla de verificaci√≥n bidireccional

---

## üìù SIGUIENTE PASO

Corregir cada archivo del Vault seg√∫n este an√°lisis, empezando por:
1. Branch Control (eliminar SP_INCREMENT)
2. Register File (ya est√° correcto despu√©s de actualizaci√≥n reciente)
3. Control Unit (clarificar se√±ales que genera)
4. Instruction Decoder (marcar como "raw signals")
5. Data Path (reestructurar I/O)
