Fitter report for M4ToVGA_top
Sat Mar 13 20:48:05 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Mar 13 20:48:05 2021       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; M4ToVGA_top                                 ;
; Top-level Entity Name              ; M4ToVGA_top                                 ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 595 / 6,272 ( 9 % )                         ;
;     Total combinational functions  ; 495 / 6,272 ( 8 % )                         ;
;     Dedicated logic registers      ; 325 / 6,272 ( 5 % )                         ;
; Total registers                    ; 325                                         ;
; Total pins                         ; 49 / 92 ( 53 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 192,000 / 276,480 ( 69 % )                  ;
; Embedded Multiplier 9-bit elements ; 2 / 30 ( 7 % )                              ;
; Total PLLs                         ; 2 / 2 ( 100 % )                             ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 958 ) ; 0.00 % ( 0 / 958 )         ; 0.00 % ( 0 / 958 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 958 ) ; 0.00 % ( 0 / 958 )         ; 0.00 % ( 0 / 958 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 946 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/output_files/M4ToVGA_top.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 595 / 6,272 ( 9 % )        ;
;     -- Combinational with no register       ; 270                        ;
;     -- Register only                        ; 100                        ;
;     -- Combinational with a register        ; 225                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 177                        ;
;     -- 3 input functions                    ; 71                         ;
;     -- <=2 input functions                  ; 247                        ;
;     -- Register only                        ; 100                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 256                        ;
;     -- arithmetic mode                      ; 239                        ;
;                                             ;                            ;
; Total registers*                            ; 325 / 6,684 ( 5 % )        ;
;     -- Dedicated logic registers            ; 325 / 6,272 ( 5 % )        ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 56 / 392 ( 14 % )          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 49 / 92 ( 53 % )           ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; M9Ks                                        ; 24 / 30 ( 80 % )           ;
; Total block memory bits                     ; 192,000 / 276,480 ( 69 % ) ;
; Total block memory implementation bits      ; 221,184 / 276,480 ( 80 % ) ;
; Embedded Multiplier 9-bit elements          ; 2 / 30 ( 7 % )             ;
; PLLs                                        ; 2 / 2 ( 100 % )            ;
; Global signals                              ; 4                          ;
;     -- Global clocks                        ; 4 / 10 ( 40 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 2.6% / 2.4% / 2.9%         ;
; Peak interconnect usage (total/H/V)         ; 4.1% / 3.6% / 5.1%         ;
; Maximum fan-out                             ; 201                        ;
; Highest non-global fan-out                  ; 66                         ;
; Total fan-out                               ; 3163                       ;
; Average fan-out                             ; 3.03                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 595 / 6272 ( 9 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 270                ; 0                              ;
;     -- Register only                        ; 100                ; 0                              ;
;     -- Combinational with a register        ; 225                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 177                ; 0                              ;
;     -- 3 input functions                    ; 71                 ; 0                              ;
;     -- <=2 input functions                  ; 247                ; 0                              ;
;     -- Register only                        ; 100                ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 256                ; 0                              ;
;     -- arithmetic mode                      ; 239                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 325                ; 0                              ;
;     -- Dedicated logic registers            ; 325 / 6272 ( 5 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 56 / 392 ( 14 % )  ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 49                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 30 ( 7 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 192000             ; 0                              ;
; Total RAM block bits                        ; 221184             ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )      ; 2 / 2 ( 100 % )                ;
; M9K                                         ; 24 / 30 ( 80 % )   ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )    ; 2 / 12 ( 16 % )                ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 14                 ; 1                              ;
;     -- Registered Input Connections         ; 14                 ; 0                              ;
;     -- Output Connections                   ; 1                  ; 14                             ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 3220               ; 24                             ;
;     -- Registered Connections               ; 1617               ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 15                             ;
;     -- hard_block:auto_generated_inst       ; 15                 ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 16                 ; 1                              ;
;     -- Output Ports                         ; 33                 ; 1                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; BG_B           ; 126   ; 7        ; 16           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; BG_G           ; 128   ; 8        ; 16           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; BG_R           ; 132   ; 8        ; 13           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; FG_B           ; 135   ; 8        ; 11           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; FG_G           ; 137   ; 8        ; 7            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; FG_R           ; 141   ; 8        ; 5            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; H_0            ; 42    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; H_1            ; 44    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; H_2            ; 49    ; 3        ; 13           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; H_3            ; 51    ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; H_4            ; 53    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; H_5            ; 55    ; 4        ; 18           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; external_clock ; 23    ; 1        ; 0            ; 11           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; m4_hsync       ; 136   ; 8        ; 9            ; 24           ; 7            ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; m4_video       ; 129   ; 8        ; 16           ; 24           ; 21           ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; m4_vsync       ; 133   ; 8        ; 13           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LEDS0            ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDS1            ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDS2            ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDS3            ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDA[0]    ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDA[1]    ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDA[2]    ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDA[3]    ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDA[4]    ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDA[5]    ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDA[6]    ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDA[7]    ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDA[8]    ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDA[9]    ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDB[0]    ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDB[1]    ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDB[2]    ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDB[3]    ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDB[4]    ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDB[5]    ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDB[6]    ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDB[7]    ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDB[8]    ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OutputLEDB[9]    ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; synthetic_dotclk ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vb[0]            ; 34    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vb[1]            ; 39    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vg[0]            ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vg[1]            ; 46    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_hsync        ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_vsync        ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vr[0]            ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vr[1]            ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 0         ; no              ; no         ; no            ; no       ; Off          ; 3.0-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; OutputLEDB[9]           ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; OutputLEDB[8]           ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; OutputLEDB[7]           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; BG_R                    ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; m4_vsync                ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; FG_G                    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 11 ( 82 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 8 ( 13 % )   ; 3.0V          ; --           ;
; 3        ; 10 / 11 ( 91 % ) ; 3.0V          ; --           ;
; 4        ; 8 / 14 ( 57 % )  ; 3.3V          ; --           ;
; 5        ; 6 / 13 ( 46 % )  ; 3.3V          ; --           ;
; 6        ; 4 / 10 ( 40 % )  ; 3.0V          ; --           ;
; 7        ; 7 / 13 ( 54 % )  ; 3.3V          ; --           ;
; 8        ; 8 / 12 ( 67 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; LEDS0                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; LEDS1                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; LEDS2                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; LEDS3                                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; external_clock                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; vb[0]                                                     ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; vb[1]                                                     ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; H_0                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; vg[0]                                                     ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; H_1                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; vg[1]                                                     ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; H_2                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; vr[0]                                                     ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; H_3                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; vr[1]                                                     ; output ; 3.0-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; H_4                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; vga_hsync                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; H_5                                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; vga_vsync                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; OutputLEDA[9]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; OutputLEDA[8]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; OutputLEDA[7]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; OutputLEDA[6]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; OutputLEDA[5]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; OutputLEDA[4]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; OutputLEDA[3]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; OutputLEDA[2]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; OutputLEDA[1]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; OutputLEDA[0]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; OutputLEDB[9]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.0V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; OutputLEDB[8]                                             ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; OutputLEDB[7]                                             ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; OutputLEDB[6]                                             ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; OutputLEDB[5]                                             ; output ; 3.0-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; OutputLEDB[4]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; OutputLEDB[3]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; OutputLEDB[2]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; OutputLEDB[1]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; synthetic_dotclk                                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; OutputLEDB[0]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; BG_B                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; BG_G                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; m4_video                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; BG_R                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; m4_vsync                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; FG_B                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; m4_hsync                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; FG_G                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; FG_R                                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                     ;
+-------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+
; Name                          ; clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated|pll1            ; vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+
; SDC pin name                  ; inst19|altpll_component|auto_generated|pll1                                          ; inst12|altpll_component|auto_generated|pll1                              ;
; PLL mode                      ; No compensation                                                                      ; No compensation                                                          ;
; Compensate clock              ; --                                                                                   ; --                                                                       ;
; Compensated input/output pins ; --                                                                                   ; --                                                                       ;
; Switchover type               ; --                                                                                   ; --                                                                       ;
; Input frequency 0             ; 6.24 MHz                                                                             ; 50.0 MHz                                                                 ;
; Input frequency 1             ; --                                                                                   ; --                                                                       ;
; Nominal PFD frequency         ; 6.2 MHz                                                                              ; 10.0 MHz                                                                 ;
; Nominal VCO frequency         ; 399.4 MHz                                                                            ; 780.0 MHz                                                                ;
; VCO post scale K counter      ; 2                                                                                    ; --                                                                       ;
; VCO frequency control         ; Auto                                                                                 ; Auto                                                                     ;
; VCO phase shift step          ; 313 ps                                                                               ; 160 ps                                                                   ;
; VCO multiply                  ; --                                                                                   ; --                                                                       ;
; VCO divide                    ; --                                                                                   ; --                                                                       ;
; Freq min lock                 ; 5.4 MHz                                                                              ; 38.48 MHz                                                                ;
; Freq max lock                 ; 10.16 MHz                                                                            ; 83.36 MHz                                                                ;
; M VCO Tap                     ; 0                                                                                    ; 0                                                                        ;
; M Initial                     ; 1                                                                                    ; 1                                                                        ;
; M value                       ; 64                                                                                   ; 78                                                                       ;
; N value                       ; 1                                                                                    ; 5                                                                        ;
; Charge pump current           ; setting 1                                                                            ; setting 1                                                                ;
; Loop filter resistance        ; setting 16                                                                           ; setting 20                                                               ;
; Loop filter capacitance       ; setting 0                                                                            ; setting 0                                                                ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                                   ; 450 kHz to 590 kHz                                                       ;
; Bandwidth type                ; Medium                                                                               ; Medium                                                                   ;
; Real time reconfigurable      ; Off                                                                                  ; Off                                                                      ;
; Scan chain MIF file           ; --                                                                                   ; --                                                                       ;
; Preserve PLL counter order    ; Off                                                                                  ; Off                                                                      ;
; PLL location                  ; PLL_2                                                                                ; PLL_1                                                                    ;
; Inclk0 signal                 ; vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|wire_pll1_clk[0] ; external_clock                                                           ;
; Inclk1 signal                 ; --                                                                                   ; --                                                                       ;
; Inclk0 signal type            ; Global Clock                                                                         ; Dedicated Pin                                                            ;
; Inclk1 signal type            ; --                                                                                   ; --                                                                       ;
+-------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                  ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 64   ; 1   ; 399.36 MHz       ; 0 (0 ps)    ; 45.00 (313 ps)   ; 50/50      ; C0      ; Bypass        ; --         ; --            ; 1       ; 0       ; inst19|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|wire_pll1_clk[0]  ; clock0       ; 78   ; 625 ; 6.24 MHz         ; 0 (0 ps)    ; 0.36 (160 ps)    ; 50/50      ; C0      ; 125           ; 63/62 Odd  ; --            ; 1       ; 0       ; inst12|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                 ; Entity Name      ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; |M4ToVGA_top                                      ; 595 (2)     ; 325 (1)                   ; 0 (0)         ; 192000      ; 24   ; 2            ; 0       ; 1         ; 49   ; 0            ; 270 (1)      ; 100 (0)           ; 225 (1)          ; |M4ToVGA_top                                                                                                                                        ; M4ToVGA_top      ; work         ;
;    |MITI_PLL_Divider:inst15|                      ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 8 (8)            ; |M4ToVGA_top|MITI_PLL_Divider:inst15                                                                                                                ; MITI_PLL_Divider ; work         ;
;    |altddio:inst14|                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |M4ToVGA_top|altddio:inst14                                                                                                                         ; altddio          ; work         ;
;       |altddio_in:ALTDDIO_IN_component|           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |M4ToVGA_top|altddio:inst14|altddio_in:ALTDDIO_IN_component                                                                                         ; altddio_in       ; work         ;
;          |ddio_in_8hf:auto_generated|             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |M4ToVGA_top|altddio:inst14|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated                                                              ; ddio_in_8hf      ; work         ;
;    |clkstg2:inst19|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|clkstg2:inst19                                                                                                                         ; clkstg2          ; work         ;
;       |altpll:altpll_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|clkstg2:inst19|altpll:altpll_component                                                                                                 ; altpll           ; work         ;
;          |clkstg2_altpll:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated                                                                   ; clkstg2_altpll   ; work         ;
;    |framebuffer:inst1|                            ; 75 (0)      ; 10 (0)                    ; 0 (0)         ; 192000      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 4 (0)             ; 6 (0)            ; |M4ToVGA_top|framebuffer:inst1                                                                                                                      ; framebuffer      ; work         ;
;       |altsyncram:altsyncram_component|           ; 75 (0)      ; 10 (0)                    ; 0 (0)         ; 192000      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 4 (0)             ; 6 (0)            ; |M4ToVGA_top|framebuffer:inst1|altsyncram:altsyncram_component                                                                                      ; altsyncram       ; work         ;
;          |altsyncram_loj1:auto_generated|         ; 75 (9)      ; 10 (10)                   ; 0 (0)         ; 192000      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 4 (4)             ; 6 (0)            ; |M4ToVGA_top|framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated                                                       ; altsyncram_loj1  ; work         ;
;             |decode_4aa:rden_decode_b|            ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 2 (2)            ; |M4ToVGA_top|framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b                              ; decode_4aa       ; work         ;
;             |decode_bua:decode2|                  ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2                                    ; decode_bua       ; work         ;
;             |decode_bua:wren_decode_a|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:wren_decode_a                              ; decode_bua       ; work         ;
;             |mux_kob:mux3|                        ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 4 (4)            ; |M4ToVGA_top|framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|mux_kob:mux3                                          ; mux_kob          ; work         ;
;    |m4_input:inst10|                              ; 396 (369)   ; 241 (241)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 155 (128)    ; 81 (81)           ; 160 (160)        ; |M4ToVGA_top|m4_input:inst10                                                                                                                        ; m4_input         ; work         ;
;       |lpm_mult:Mult0|                            ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|m4_input:inst10|lpm_mult:Mult0                                                                                                         ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 27 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (13)      ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|m4_input:inst10|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|m4_input:inst10|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|m4_input:inst10|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub      ; work         ;
;                   |add_sub_ngh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|m4_input:inst10|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                      ; add_sub_ngh      ; work         ;
;                |mpar_add:sub_par_add|             ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|m4_input:inst10|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|m4_input:inst10|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub      ; work         ;
;                      |add_sub_rgh:auto_generated| ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|m4_input:inst10|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated ; add_sub_rgh      ; work         ;
;       |lpm_mult:Mult2|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|m4_input:inst10|lpm_mult:Mult2                                                                                                         ; lpm_mult         ; work         ;
;          |mult_rgt:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|m4_input:inst10|lpm_mult:Mult2|mult_rgt:auto_generated                                                                                 ; mult_rgt         ; work         ;
;    |vga_out:inst2|                                ; 107 (40)    ; 59 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (8)       ; 9 (9)             ; 50 (23)          ; |M4ToVGA_top|vga_out:inst2                                                                                                                          ; vga_out          ; work         ;
;       |hvsync_generator:hvsync|                   ; 41 (41)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 26 (26)          ; |M4ToVGA_top|vga_out:inst2|hvsync_generator:hvsync                                                                                                  ; hvsync_generator ; work         ;
;       |lpm_mult:Mult0|                            ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 1 (0)            ; |M4ToVGA_top|vga_out:inst2|lpm_mult:Mult0                                                                                                           ; lpm_mult         ; work         ;
;          |multcore:mult_core|                     ; 26 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (12)      ; 0 (0)             ; 1 (0)            ; |M4ToVGA_top|vga_out:inst2|lpm_mult:Mult0|multcore:mult_core                                                                                        ; multcore         ; work         ;
;             |mpar_add:padder|                     ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |M4ToVGA_top|vga_out:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                        ; mpar_add         ; work         ;
;                |lpm_add_sub:adder[0]|             ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|vga_out:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                   ; lpm_add_sub      ; work         ;
;                   |add_sub_ngh:auto_generated|    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|vga_out:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                        ; add_sub_ngh      ; work         ;
;                |mpar_add:sub_par_add|             ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; |M4ToVGA_top|vga_out:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                   ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; |M4ToVGA_top|vga_out:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                              ; lpm_add_sub      ; work         ;
;                      |add_sub_rgh:auto_generated| ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |M4ToVGA_top|vga_out:inst2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_rgh:auto_generated   ; add_sub_rgh      ; work         ;
;    |vgaclk:inst12|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|vgaclk:inst12                                                                                                                          ; vgaclk           ; work         ;
;       |altpll:altpll_component|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|vgaclk:inst12|altpll:altpll_component                                                                                                  ; altpll           ; work         ;
;          |vgaclk_altpll1:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |M4ToVGA_top|vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated                                                                    ; vgaclk_altpll1   ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; vga_vsync        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_hsync        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDS0            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDS1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDS2            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDS3            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; synthetic_dotclk ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDA[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDA[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDA[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDA[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDA[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDA[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDA[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDA[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDB[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDB[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDB[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDB[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDB[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDB[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDB[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDB[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDB[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OutputLEDB[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vb[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vb[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vg[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vg[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vr[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vr[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; m4_video         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; external_clock   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; m4_hsync         ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; BG_B             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FG_B             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FG_R             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FG_G             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BG_G             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BG_R             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; H_0              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; H_1              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; H_2              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; H_3              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; H_4              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; H_5              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; m4_vsync         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                        ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; m4_video                                                                                                ;                   ;         ;
;      - m4_input:inst10|leds3                                                                            ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[9]                                                                        ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[10]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[11]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[12]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[13]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[14]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[15]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[16]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[17]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[18]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[19]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[20]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[21]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[22]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[23]                                                                       ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[8]                                                                        ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[0]                                                                        ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[1]                                                                        ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[2]                                                                        ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[3]                                                                        ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[4]                                                                        ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[5]                                                                        ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[6]                                                                        ; 1                 ; 6       ;
;      - m4_input:inst10|memCtr[7]                                                                        ; 1                 ; 6       ;
;      - m4_input:inst10|INCounterY[4]~12                                                                 ; 1                 ; 6       ;
;      - m4_input:inst10|pixel_state                                                                      ; 1                 ; 6       ;
;      - m4_input:inst10|waddr[17]~5                                                                      ; 1                 ; 6       ;
;      - m4_input:inst10|dot_r2                                                                           ; 1                 ; 6       ;
;      - m4_input:inst10|oldlinectr[31]~2                                                                 ; 1                 ; 6       ;
;      - m4_input:inst10|INCounterY[0]~33                                                                 ; 1                 ; 6       ;
; external_clock                                                                                          ;                   ;         ;
; m4_hsync                                                                                                ;                   ;         ;
;      - m4_input:inst10|nextline_r2[0]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[1]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[2]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[3]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[4]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[5]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[6]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[7]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[8]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[9]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[10]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[11]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[12]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[13]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[14]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[15]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[16]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[17]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[18]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[19]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[20]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[21]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[22]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[23]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[24]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[25]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[26]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[27]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[28]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[29]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[30]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r2[31]                                                                  ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[1]                                                                    ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[2]                                                                    ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[3]                                                                    ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[4]                                                                    ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[5]                                                                    ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[6]                                                                    ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[7]                                                                    ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[8]                                                                    ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[9]                                                                    ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[10]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[11]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[12]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[13]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[14]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[15]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[16]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[17]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[18]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[19]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[20]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[21]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[22]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[23]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[24]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[25]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[26]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[27]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[28]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[29]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[30]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[31]                                                                   ; 1                 ; 0       ;
;      - m4_input:inst10|nextline_r[0]                                                                    ; 1                 ; 0       ;
;      - altddio:inst14|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
;      - altddio:inst14|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]~feeder ; 0                 ; 0       ;
; BG_B                                                                                                    ;                   ;         ;
;      - vga_out:inst2|bg_b_ff~feeder                                                                     ; 0                 ; 6       ;
; FG_B                                                                                                    ;                   ;         ;
;      - vga_out:inst2|fg_b_ff~feeder                                                                     ; 0                 ; 6       ;
; FG_R                                                                                                    ;                   ;         ;
;      - vga_out:inst2|fg_r_ff~feeder                                                                     ; 0                 ; 6       ;
; FG_G                                                                                                    ;                   ;         ;
;      - vga_out:inst2|fg_g_ff                                                                            ; 0                 ; 6       ;
; BG_G                                                                                                    ;                   ;         ;
;      - vga_out:inst2|bg_g_ff~feeder                                                                     ; 0                 ; 6       ;
; BG_R                                                                                                    ;                   ;         ;
;      - vga_out:inst2|bg_r_ff                                                                            ; 0                 ; 6       ;
; H_0                                                                                                     ;                   ;         ;
;      - m4_input:inst10|h5_r                                                                             ; 1                 ; 6       ;
; H_1                                                                                                     ;                   ;         ;
;      - m4_input:inst10|h4_r~feeder                                                                      ; 0                 ; 6       ;
; H_2                                                                                                     ;                   ;         ;
;      - m4_input:inst10|h3_r~feeder                                                                      ; 0                 ; 6       ;
; H_3                                                                                                     ;                   ;         ;
;      - m4_input:inst10|h2_r                                                                             ; 0                 ; 6       ;
; H_4                                                                                                     ;                   ;         ;
;      - m4_input:inst10|h1_r                                                                             ; 0                 ; 6       ;
; H_5                                                                                                     ;                   ;         ;
;      - m4_input:inst10|h0_r                                                                             ; 0                 ; 6       ;
; m4_vsync                                                                                                ;                   ;         ;
;      - m4_input:inst10|vsync_r2~feeder                                                                  ; 1                 ; 6       ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; MITI_PLL_Divider:inst15|always0~0                                                                                          ; LCCOMB_X8_Y23_N12  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; MITI_PLL_Divider:inst15|clk_out                                                                                            ; FF_X3_Y23_N25      ; 201     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated|wire_pll1_clk[0]                                      ; PLL_2              ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; external_clock                                                                                                             ; PIN_23             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode1005w[3]  ; LCCOMB_X26_Y10_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode743w[3]   ; LCCOMB_X26_Y10_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode760w[3]~0 ; LCCOMB_X26_Y10_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode770w[3]~0 ; LCCOMB_X26_Y10_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode780w[3]~0 ; LCCOMB_X26_Y10_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode790w[3]~1 ; LCCOMB_X26_Y10_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode800w[3]~0 ; LCCOMB_X26_Y10_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode810w[3]~0 ; LCCOMB_X26_Y10_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode820w[3]~0 ; LCCOMB_X26_Y10_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode842w[3]   ; LCCOMB_X18_Y10_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode853w[3]   ; LCCOMB_X18_Y10_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode863w[3]   ; LCCOMB_X18_Y10_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode873w[3]   ; LCCOMB_X18_Y10_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode883w[3]   ; LCCOMB_X18_Y10_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode893w[3]   ; LCCOMB_X18_Y10_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode903w[3]   ; LCCOMB_X18_Y10_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode913w[3]   ; LCCOMB_X18_Y10_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode934w[3]   ; LCCOMB_X26_Y10_N10 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode945w[3]   ; LCCOMB_X26_Y10_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode955w[3]   ; LCCOMB_X26_Y10_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode965w[3]   ; LCCOMB_X18_Y10_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode975w[3]   ; LCCOMB_X26_Y10_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode985w[3]   ; LCCOMB_X18_Y10_N26 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_4aa:rden_decode_b|w_anode995w[3]   ; LCCOMB_X26_Y10_N12 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode364w[3]         ; LCCOMB_X25_Y15_N20 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode381w[3]~0       ; LCCOMB_X25_Y15_N24 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode391w[3]~0       ; LCCOMB_X25_Y15_N18 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode401w[3]~0       ; LCCOMB_X25_Y15_N2  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode411w[3]~1       ; LCCOMB_X25_Y15_N28 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode421w[3]~0       ; LCCOMB_X25_Y15_N6  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode431w[3]~0       ; LCCOMB_X25_Y15_N30 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode441w[3]~0       ; LCCOMB_X25_Y15_N10 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode462w[3]         ; LCCOMB_X16_Y12_N2  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode473w[3]         ; LCCOMB_X16_Y12_N4  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode483w[3]         ; LCCOMB_X16_Y12_N18 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode493w[3]         ; LCCOMB_X16_Y12_N12 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode503w[3]         ; LCCOMB_X16_Y12_N14 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode513w[3]         ; LCCOMB_X16_Y12_N0  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode523w[3]         ; LCCOMB_X16_Y12_N26 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode533w[3]         ; LCCOMB_X16_Y12_N28 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode553w[3]         ; LCCOMB_X16_Y12_N16 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode564w[3]         ; LCCOMB_X16_Y12_N20 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode574w[3]         ; LCCOMB_X16_Y12_N10 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode584w[3]         ; LCCOMB_X16_Y12_N6  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode594w[3]         ; LCCOMB_X16_Y12_N8  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode604w[3]         ; LCCOMB_X16_Y12_N30 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode614w[3]         ; LCCOMB_X16_Y12_N24 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|decode_bua:decode2|w_anode624w[3]         ; LCCOMB_X16_Y12_N22 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; inst                                                                                                                       ; FF_X1_Y11_N15      ; 93      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; m4_hsync                                                                                                                   ; PIN_136            ; 66      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; m4_input:inst10|INCounterX[4]~30                                                                                           ; LCCOMB_X23_Y20_N22 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; m4_input:inst10|INCounterY[0]~33                                                                                           ; LCCOMB_X19_Y18_N22 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; m4_input:inst10|INCounterY[4]~12                                                                                           ; LCCOMB_X23_Y20_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; m4_input:inst10|highestDotCount[9]~1                                                                                       ; LCCOMB_X23_Y20_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; m4_input:inst10|hvalue[5]                                                                                                  ; FF_X24_Y18_N31     ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; m4_input:inst10|oldlinectr[31]~2                                                                                           ; LCCOMB_X19_Y18_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; m4_input:inst10|state_reg.MEMCLEAR                                                                                         ; FF_X19_Y18_N15     ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; m4_input:inst10|vsync_r                                                                                                    ; FF_X19_Y18_N31     ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; m4_input:inst10|waddr[17]~5                                                                                                ; LCCOMB_X19_Y18_N4  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; m4_video                                                                                                                   ; PIN_129            ; 31      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_out:inst2|hvsync_generator:hvsync|Equal0~2                                                                             ; LCCOMB_X14_Y9_N0   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_out:inst2|hvsync_generator:hvsync|inDisplayArea                                                                        ; FF_X12_Y9_N7       ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|wire_pll1_clk[0]                                       ; PLL_1              ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                  ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MITI_PLL_Divider:inst15|clk_out                                                       ; FF_X3_Y23_N25 ; 201     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2         ; 14      ; 1                                    ; Global Clock         ; GCLK8            ; --                        ;
; inst                                                                                  ; FF_X1_Y11_N15 ; 93      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|wire_pll1_clk[0]  ; PLL_1         ; 1       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                        ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; framebuffer:inst1|altsyncram:altsyncram_component|altsyncram_loj1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 192000       ; 1            ; 192000       ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 192000 ; 192000                      ; 1                           ; 192000                      ; 1                           ; 192000              ; 24   ; None ; M9K_X27_Y15_N0, M9K_X27_Y10_N0, M9K_X27_Y6_N0, M9K_X27_Y16_N0, M9K_X27_Y8_N0, M9K_X15_Y9_N0, M9K_X27_Y5_N0, M9K_X27_Y12_N0, M9K_X15_Y5_N0, M9K_X15_Y6_N0, M9K_X27_Y9_N0, M9K_X15_Y8_N0, M9K_X15_Y12_N0, M9K_X15_Y16_N0, M9K_X15_Y11_N0, M9K_X15_Y10_N0, M9K_X27_Y7_N0, M9K_X27_Y13_N0, M9K_X27_Y11_N0, M9K_X27_Y14_N0, M9K_X15_Y14_N0, M9K_X15_Y7_N0, M9K_X15_Y13_N0, M9K_X15_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; m4_input:inst10|lpm_mult:Mult2|mult_rgt:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    m4_input:inst10|lpm_mult:Mult2|mult_rgt:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y19_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,240 / 32,401 ( 4 % ) ;
; C16 interconnects     ; 39 / 1,326 ( 3 % )     ;
; C4 interconnects      ; 574 / 21,816 ( 3 % )   ;
; Direct links          ; 149 / 32,401 ( < 1 % ) ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 275 / 10,320 ( 3 % )   ;
; R24 interconnects     ; 31 / 1,289 ( 2 % )     ;
; R4 interconnects      ; 591 / 28,186 ( 2 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.63) ; Number of LABs  (Total = 56) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 12                           ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 4                            ;
; 15                                          ; 5                            ;
; 16                                          ; 24                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.13) ; Number of LABs  (Total = 56) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 38                           ;
; 1 Clock enable                     ; 16                           ;
; 1 Sync. clear                      ; 3                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.00) ; Number of LABs  (Total = 56) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 7                            ;
; 2                                            ; 5                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 4                            ;
; 15                                           ; 1                            ;
; 16                                           ; 6                            ;
; 17                                           ; 3                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 3                            ;
; 29                                           ; 2                            ;
; 30                                           ; 4                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.36) ; Number of LABs  (Total = 56) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 17                           ;
; 2                                               ; 3                            ;
; 3                                               ; 4                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 0                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 5                            ;
; 13                                              ; 4                            ;
; 14                                              ; 4                            ;
; 15                                              ; 2                            ;
; 16                                              ; 6                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.05) ; Number of LABs  (Total = 56) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 4                            ;
; 2                                           ; 10                           ;
; 3                                           ; 3                            ;
; 4                                           ; 4                            ;
; 5                                           ; 7                            ;
; 6                                           ; 4                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 6                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 1                            ;
; 17                                          ; 0                            ;
; 18                                          ; 2                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 2                            ;
; 22                                          ; 2                            ;
; 23                                          ; 2                            ;
; 24                                          ; 0                            ;
; 25                                          ; 1                            ;
; 26                                          ; 0                            ;
; 27                                          ; 1                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 0                            ;
; 32                                          ; 0                            ;
; 33                                          ; 0                            ;
; 34                                          ; 0                            ;
; 35                                          ; 0                            ;
; 36                                          ; 0                            ;
; 37                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 49        ; 0            ; 49        ; 0            ; 0            ; 49        ; 49        ; 0            ; 49        ; 49        ; 37           ; 0            ; 0            ; 0            ; 16           ; 37           ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 49        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 49           ; 0         ; 49           ; 49           ; 0         ; 0         ; 49           ; 0         ; 0         ; 12           ; 49           ; 49           ; 49           ; 33           ; 12           ; 49           ; 33           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ; 0         ; 49           ; 49           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; vga_vsync          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_hsync          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDS0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDS1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDS2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDS3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; synthetic_dotclk   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDA[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDA[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDA[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDA[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDA[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDA[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDA[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDA[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDA[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDA[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDB[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDB[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDB[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDB[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDB[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDB[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDB[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDB[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDB[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OutputLEDB[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vb[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vb[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vg[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vg[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vr[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vr[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_video           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; external_clock     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_hsync           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BG_B               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FG_B               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FG_R               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FG_G               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BG_G               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BG_R               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; H_0                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; H_1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; H_2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; H_3                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; H_4                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; H_5                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; m4_vsync           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                            ;
+-----------------+----------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                               ; Delay Added in ns ;
+-----------------+----------------------------------------------------+-------------------+
; I/O             ; inst19|altpll_component|auto_generated|pll1|clk[0] ; 16.5              ;
+-----------------+----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                   ;
+-----------------+-------------------------------------------------------------------------------------------+-------------------+
; Source Register ; Destination Register                                                                      ; Delay Added in ns ;
+-----------------+-------------------------------------------------------------------------------------------+-------------------+
; m4_hsync        ; altddio:inst14|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0] ; 8.348             ;
+-----------------+-------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "M4ToVGA_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/clkstg2_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 64, clock division of 1, and phase shift of 0 degrees (0 ps) for clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated|wire_pll1_clk[0] port File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/clkstg2_altpll.v Line: 44
Info (15535): Implemented PLL "vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|pll1" as Cyclone IV E PLL type File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/vgaclk_altpll1.v Line: 44
    Info (15099): Implementing clock multiplication of 78, clock division of 625, and phase shift of 0 degrees (0 ps) for vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|wire_pll1_clk[0] port File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/vgaclk_altpll1.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (15535): Implemented PLL "vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|pll1" as Cyclone IV E PLL type File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/vgaclk_altpll1.v Line: 44
    Info (15099): Implementing clock multiplication of 78, clock division of 625, and phase shift of 0 degrees (0 ps) for vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|wire_pll1_clk[0] port File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/vgaclk_altpll1.v Line: 44
Info (15535): Implemented PLL "clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/clkstg2_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 64, clock division of 1, and phase shift of 0 degrees (0 ps) for clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated|wire_pll1_clk[0] port File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/clkstg2_altpll.v Line: 44
Info (332104): Reading SDC File: 'M4ToVGA_top.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst19|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 64 -duty_cycle 50.00 -name {inst19|altpll_component|auto_generated|pll1|clk[0]} {inst19|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst12|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 625 -multiply_by 78 -duty_cycle 50.00 -name {inst12|altpll_component|auto_generated|pll1|clk[0]} {inst12|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: MITI_PLL_Divider:inst15|clk_out was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register m4_input:inst10|ledsreg[0] is being clocked by MITI_PLL_Divider:inst15|clk_out
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 external_clock
    Info (332111):   40.000         inst
    Info (332111):  160.256 inst12|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):    2.504 inst19|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):    1.000     m4_hsync
    Info (332111):    1.000     m4_video
Info (176353): Automatically promoted node clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2) File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/clkstg2_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/vgaclk_altpll1.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node MITI_PLL_Divider:inst15|clk_out  File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/miti_pll_divider.sv Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node synthetic_dotclk~output
Info (176353): Automatically promoted node inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node inst~0
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "altddio:inst14|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_h[0]" is constrained to location LAB_X9_Y23_N0 to improve DDIO timing File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/ddio_in_8hf.tdf Line: 33
    Info (176467): Node "altddio:inst14|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_cell_l[0]" is constrained to location LAB_X9_Y23_N0 to improve DDIO timing File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/ddio_in_8hf.tdf Line: 34
    Info (176467): Node "altddio:inst14|altddio_in:ALTDDIO_IN_component|ddio_in_8hf:auto_generated|input_latch_l[0]" is constrained to location LAB_X9_Y23_N0 to improve DDIO timing File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/ddio_in_8hf.tdf Line: 35
    Info (176467): Node "m4_hsync~input" is constrained to location IOIBUF_X9_Y24_N8 to improve DDIO timing
    Info (176467): Node "m4_hsync" is constrained to location PIN 136 to improve DDIO timing
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15056): PLL "clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated|pll1" input clock inclk[0] may have reduced jitter performance because it is fed by a non-dedicated input File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/clkstg2_altpll.v Line: 44
    Info (15024): Input port INCLK[0] of node "clkstg2:inst19|altpll:altpll_component|clkstg2_altpll:auto_generated|pll1" is driven by vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|wire_pll1_clk[0]~clkctrl which is OUTCLK output port of Clock control block type node vgaclk:inst12|altpll:altpll_component|vgaclk_altpll1:auto_generated|wire_pll1_clk[0]~clkctrl File: Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/db/clkstg2_altpll.v Line: 44
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.68 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/output_files/M4ToVGA_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5235 megabytes
    Info: Processing ended: Sat Mar 13 20:48:05 2021
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/Downloads/fpgaProjects/M4ToVGA_With_LeftRightOffset/M4ToVGA-1.1/output_files/M4ToVGA_top.fit.smsg.


