## Memorywall

### 概述

**存储器墙问题**是指当处理器的速度超过数据传入和传出内存系统的速度时，计算机架构中出现的一种现象。因此，处理器**必须等待从内存中获取数据**，这会降低其性能并限制其速度。

现代社会CPU与CPU芯片外的存储器之间的速度差距越来越大，其中一个造成差距的重要原因是芯片边界之外的通信带宽有限，又称为带宽墙。从1986年到2000年，CPU所提升速度的年变率达55%，存储器速度却只提高了10%。由此趋势可预料存储器延迟将成为电脑性能的巨大瓶颈。

CPU速度提升明显放缓，一部分原因是由于重大的物理屏障，一部分原因则是目前的CPU设计已经在某种意义上撞上了存储器墙。英特尔在一份2005年的文件中总结了这些原因：

> 首先，随着芯片几何尺寸缩小及时钟频率提高，晶体管漏电流会增加，导致超额的功耗和热量...其次，因为存储器的访问时间无法跟上时钟频率的成长，导致更高的主频速度所带来的优势被存储器的延迟抵消。第三，对于某些应用，随着处理器速度的提高（由于所谓的冯·诺依曼瓶颈），传统的序列架构变得越来越低效，进一步削弱了频率提高可带来的收益。此外，部分原因是由于固态组件内产生电感的方法受到限制，信号传输中的电阻-电容延迟（英语：RC_time_constant）会随着特征尺寸的缩小而增加，这就额外带来了频率增加也无法解决的瓶颈。

随着处理器变得更快、更强大，而内存速度却跟不上这些进步，内存墙问题变得越来越严重。这意味着即使处理器可以快速执行指令，它也会花费大量时间等待数据传入和传出内存。



### 解决方法

为了缓解这个问题，CPU具有特殊的高速缓存，它们虽小但速度非常快。它们是静态随机存取存储器(SRAM)，比主存储器快得多，但价格也贵得多。它们的目的是保存经常使用的小数据以便快速访问。首先，CPU尝试从L1缓存中读取数据，如果找不到，则检查L2缓存，依此类推。如果没有找到，它就会从主内存中读取。主内存是我们的 RAM，它是最大但同时也是最慢的

![img](assets/suD65Rs.png)

## Reliabilitywall

Programmability Wall（可编程性墙）用于描述在**硬件和软件之间的性能瓶颈**。尽管计算机硬件性能在不断提升，但由于**软件编写和优化的限制**，**系统性能增长的速度已经减慢**，从而产生了一种"墙"，在这一点上，软件的性能瓶颈变得比硬件更加显著。

"Programmability Wall" 的出现是因为在硬件技术的发展中，CPU和GPU的性能不断提高，但**编写高效的并行和多线程软件变得更加复杂**。软件工程师需要充分利用新的硬件特性来实现性能增益，但这需要更多的工作和复杂的编程技巧。因此，尽管硬件具有潜在的性能提升潜力，但软件的开发和优化变得更加困难，导致性能增长不再与硬件性能的增长同步。

为了克服 "Programmability Wall"，研究人员和工程师致力于开发更容易编程、更高级别的编程模型和工具，以帮助开发人员更好地利用现代计算机体系结构的性能潜力。此外，还在软件工程和编程教育领域进行了改进，以提高软件开发人员的能力，以便更好地应对这个挑战。



## Reliability Wall

Reliability Wall（可靠性墙）用于描述在设计和开发高度可靠性的计算机系统或设备时可能遇到的挑战和限制。这个概念强调了在提高系统可靠性方面可能会遇到的技术、工程和资源上的限制，类似于 "性能墙"（Performance Wall）。

在计算机系统中，可靠性是一个关键因素，特别是对于关键任务和安全关键系统，如航空航天、医疗设备、核能控制系统等。可靠性墙指的是在提高系统的可靠性方面，可能会遇到以下挑战和限制：

1. **成本**：提高系统可靠性通常需要更多的工程、设计和测试工作，这可能会导致更高的成本。在某些情况下，成本限制可能阻止了在可靠性方面采用更先进的技术或设计。
2. **复杂性**：增加系统可靠性通常需要增加复杂性，包括冗余组件、错误检测和纠正机制等。复杂性可能会增加系统的维护和管理难度。
3. **资源限制**：在某些情况下，可用的资源，如功耗、存储空间和计算能力，可能会限制可靠性增强的实施。
4. **时间**：提高系统可靠性可能需要更多的时间来进行测试、验证和审查，这可能会影响项目的交付时间表。
5. **技术限制**：某些系统或应用程序的可靠性要求可能无法通过当前的技术达到，因此可能需要等待新的技术进步。

克服可靠性墙通常需要综合考虑这些挑战，找到平衡点，以确保系统在可靠性和成本之间达到满意的水平。这涉及到在系统设计和开发中权衡各种因素，以满足特定应用程序的需求。