<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:52.2152</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.01.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0013300</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2024.08.07</openDate><openNumber>10-2024-0120552</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 실시예들은, 표시 장치에 관한 것으로서, 더욱 상세하게는, 다수의 신호 배선이 집적된 링크부에 저저항 금속을 포함하는 3중 배선 구조를 포함함으로써, 전류 밀도를 낮추어 표시 패널의 발열을 저감시킴으로써, 표시 패널의 발화(Pol-Melting) 현상을 방지할 수 있는 표시 장치를 제공할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 액티브 영역 및 상기 액티브 영역을 둘러싸는 넌-액티브 영역을 포함하는 기판;상기 기판의 제1 측면에 위치하고, 상기 넌-액티브 영역에 서로 이격하여 위치하는 복수의 회로필름;상기 넌-액티브 영역에서 상기 회로필름의 연결 배선과 연결되는 제1 링크부를 포함하고,상기 제1 링크부는,상기 기판 상에 배치되는 제1 금속층;상기 기판의 상면 및 상기 제1 금속층을 덮는 버퍼층;상기 버퍼층 상에 배치되는 게이트 절연막;상기 게이트 절연막 상에 배치되는 제1 신호 배선;상기 버퍼층의 상면 및 상기 제1 신호 배선을 덮는 평탄화층; 및상기 평탄화층 상에 배치되는 제1 링크 배선을 포함하고,상기 제1 링크 배선과 상기 제1 신호 배선, 상기 제1 신호 배선과 상기 제1 금속층은 각각 컨택홀을 통해 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 링크 배선은 투명 도전성 산화물층 및 상기 투명 도전성 산화물층 상에 배치된 보조 금속층을 포함하고,상기 평탄화층의 상면 및 상기 제1 링크 배선을 덮는 저온 패시베이션층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 투명 도전성 산화물층은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(ITZO), 인듐 갈륨 아연 산화물(IGZO), 아연 산화물(Zinc Oxide) 및 주석 산화물(Tin Oxide)로 이루어진 군에서 선택된 적어도 하나를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 보조 금속층은 은(Ag), 구리(Cu), 금(Au), 알루미늄(Al), 텅스텐(W), 아연(Zn), 니켈(Ni), 철(Fe), 백금(Pt), 납(Pb) 또는 이들의 합금으로 이루어진 군에서 선택된 적어도 하나를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 신호 배선은 구동 전압 배선인 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 측면과 평행하며, 상기 넌-액티브 영역에 배치되는 제1 바; 및상기 제1 바와 연결되는 제2 링크부;를 포함하고,상기 제2 링크부는,상기 기판 상에 배치되는 제2 금속층;상기 기판의 상면 및 상기 제2 금속층을 덮는 상기 버퍼층;상기 버퍼층 상에 배치되는 상기 게이트 절연막;상기 게이트 절연막 상에 배치되는 제2 신호 배선;상기 버퍼층의 상면 및 상기 제2 신호 배선을 덮는 상기 평탄화층; 및상기 평탄화층 상에 배치되는 제2 링크 배선을 포함하고,상기 제2 링크 배선과 상기 제2 신호 배선, 상기 제2 신호 배선과 상기 제2 금속층은 각각 컨택홀을 통해 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제2 링크 배선은 투명 도전성 산화물층 및 상기 투명 도전성 산화물층 상에 배치된 보조 금속층을 포함하고,상기 평탄화층의 상면 및 상기 제2 링크 배선을 덮는 저온 패시베이션층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제1 신호 배선의 제1 링크부 사이에 위치하는 전극 패턴; 및상기 전극 패턴과 연결되는 제3 링크부;를 포함하고,상기 제3 링크부는,상기 기판 상에 배치되는 제3 금속층;상기 제3 금속층 상에 배치되는 상기 버퍼층;상기 버퍼층 상에 배치되는 상기 게이트 절연막;상기 게이트 절연막 상에 배치되는 제3 신호 배선;상기 제3 신호 배선 상에 배치되는 상기 평탄화층; 및상기 평탄화층 상에 배치되는 제3 링크 배선을 포함하고,상기 제3 링크 배선과 상기 제3 신호 배선, 상기 제3 신호 배선과 상기 제3 금속층은 각각 컨택홀을 통해 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 전극 패턴과 상기 제3 신호배선은 일체로 형성되는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 제3 링크 배선은 투명 도전성 산화물층 및 상기 투명 도전성 산화물층 상에 배치된 보조 금속층을 포함하고,상기 제3 링크 배선 상에 배치되는 저온 패시베이션층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서,상기 전극 패턴은 공통전압을 인가하는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 액티브 영역에 배치되며, 발광 소자를 포함하는 서브 픽셀;상기 발광 소자와 연결되는 제4 링크부;를 포함하고,상기 제4 링크부는,상기 기판 상에 배치되는 제4 금속층;상기 제4 금속층 상에 배치되는 상기 버퍼층;상기 버퍼층 상에 배치되는 상기 게이트 절연막;상기 게이트 절연막 상에 배치되는 제4 신호 배선;상기 제4 신호 배선 상에 배치되는 상기 평탄화층; 및상기 평탄화층 상에 배치되는 제4 링크 배선을 포함하고,상기 제4 링크 배선과 상기 제4 신호 배선, 상기 제4 신호 배선과 상기 제4 금속층은 각각 컨택홀을 통해 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제4 링크 배선은 투명 도전성 산화물층 및 상기 투명 도전성 산화물층 상에 배치된 보조 금속층을 포함하고,상기 제4 링크 배선 상에 배치되는 저온 패시베이션층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제4 신호 배선은 구동 전압 배선인 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 넌-액티브 영역에 배치되며, 클럭 배선을 포함하는 클럭 배선부; 및상기 클럭 배선과 연결되는 제5 링크부;를 포함하고,상기 제5 링크부는,상기 기판 상에 배치되는 제5 금속층;상기 제5 금속층 상에 배치되는 상기 버퍼층;상기 버퍼층 상에 배치되는 상기 게이트 절연막;상기 게이트 절연막 상에 배치되는 제5 신호 배선;상기 제5 신호 배선 상에 배치되는 상기 평탄화층; 및상기 평탄화층 상에 배치되는 제5 링크 배선을 포함하고,상기 제5 링크 배선과 상기 제5 신호 배선, 상기 제5 신호 배선과 상기 제5 금속층은 각각 컨택홀을 통해 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 제5 링크 배선은 투명 도전성 산화물층 및 상기 투명 도전성 산화물층 상에 배치된 보조 금속층을 포함하고,상기 평탄화층의 상면 및 상기 제5 링크 배선을 덮는 저온 패시베이션층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서,상기 넌-액티브 영역에 배치되며, 박막 트랜지스터를 포함하는 게이트 구동 회로부; 및상기 박막 트랜지스터와 연결되는 게이트 전원 배선;을 포함하며,상기 게이트 구동 회로부는,상기 기판에 배치되는 상기 박막 트랜지스터;상기 박막 트랜지스터 상에 배치되는 상기 평탄화층; 및상기 평탄화층 상에 배치되는 상기 게이트 전원 배선을 포함하고상기 게이트 전원 배선과 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극은 전기적으로 연결되는 표시 장치. </claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 게이트 전원 배선은 투명 도전성 산화물층 및 상기 투명 도전성 산화물층 상에 배치된 보조 금속층을 포함하고,상기 평탄화층의 상면 및 상기 게이트 전원 배선을 덮는 저온 패시베이션층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 게이트 전원 배선은 게이트 구동 전압 배선 또는 게이트 기저 전압 배선인 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>LEE, Hyun Suk</engName><name>이현석</name></inventorInfo><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>BAN, Myung Ho</engName><name>반명호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.01.31</receiptDate><receiptNumber>1-1-2023-0116681-91</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230013300.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ecbc10ded52dd6883ba4091eabdae7014995e6fb0ffa76d3a41b9e9c78616ded5b8ffe02499e72be236f33c45132da38d4b25372afda1ba8</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf67d70c4d3c71093b0f1ed8c0c295dea36bb5520b82152455a69262d2e64efa117aa07b3de0604e23377a47287e6c6b1dd70bd4c80ec9d935</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>