TimeQuest Timing Analyzer report for A2D_test
Wed Apr 12 20:22:55 2017
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; A2D_test                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-4         ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 421.23 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.374 ; -39.671            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.464 ; -46.282               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.788 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -43.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                       ;
+--------+----------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.374 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.307      ;
; -1.374 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.307      ;
; -1.374 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.307      ;
; -1.374 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.307      ;
; -1.374 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.307      ;
; -1.374 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.307      ;
; -1.374 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.307      ;
; -1.374 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.307      ;
; -1.368 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.301      ;
; -1.368 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.301      ;
; -1.368 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.301      ;
; -1.368 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.301      ;
; -1.368 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.301      ;
; -1.368 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.301      ;
; -1.368 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.301      ;
; -1.368 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.301      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.363 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.295      ;
; -1.352 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.285      ;
; -1.352 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.285      ;
; -1.352 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.285      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.242 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.174      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.232 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.231 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.164      ;
; -1.231 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.164      ;
; -1.231 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.164      ;
; -1.221 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.154      ;
; -1.221 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.154      ;
; -1.221 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.154      ;
; -1.216 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.149      ;
; -1.216 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.149      ;
; -1.216 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.149      ;
; -1.216 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.149      ;
; -1.216 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.149      ;
; -1.216 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.149      ;
; -1.216 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.149      ;
; -1.216 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.149      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.187 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.119      ;
; -1.167 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.100      ;
; -1.167 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.100      ;
; -1.167 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.100      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
; -1.146 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.078      ;
+--------+----------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; chnnl[0]                                     ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.370 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.589      ;
; 0.372 ; reset_synch:iRST|q1                          ; reset_synch:iRST|rst_n                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.593      ;
; 0.373 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; rise_edge_detector:comb_3|Sig_FF1            ; rise_edge_detector:comb_3|Sig_FF2            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.377 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.596      ;
; 0.381 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.600      ;
; 0.391 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.610      ;
; 0.397 ; rise_edge_detector:comb_3|Sig_FF2            ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.617      ;
; 0.399 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.618      ;
; 0.399 ; rise_edge_detector:comb_3|Sig_FF2            ; rise_edge_detector:comb_3|Sig_FF3            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.619      ;
; 0.494 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.713      ;
; 0.509 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.729      ;
; 0.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.732      ;
; 0.549 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.552 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.772      ;
; 0.556 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.776      ;
; 0.556 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.776      ;
; 0.557 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.777      ;
; 0.558 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.560 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.570 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.575 ; rise_edge_detector:comb_3|Sig_FF3            ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.795      ;
; 0.578 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.798      ;
; 0.582 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.801      ;
; 0.639 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.858      ;
; 0.657 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.877      ;
; 0.698 ; rise_edge_detector:comb_3|Sig_FF2            ; strt_cnv                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.918      ;
; 0.703 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.923      ;
; 0.706 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.926      ;
; 0.709 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.928      ;
; 0.710 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.930      ;
; 0.711 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.931      ;
; 0.713 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.933      ;
; 0.718 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.937      ;
; 0.719 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.939      ;
; 0.723 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.942      ;
; 0.723 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.942      ;
; 0.724 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.943      ;
; 0.728 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.947      ;
; 0.760 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.980      ;
; 0.790 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.009      ;
; 0.790 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.009      ;
; 0.792 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.011      ;
; 0.806 ; rise_edge_detector:comb_3|Sig_FF3            ; strt_cnv                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.026      ;
; 0.807 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.027      ;
; 0.831 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.051      ;
; 0.831 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.051      ;
; 0.833 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.839 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.843 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.062      ;
; 0.843 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.062      ;
; 0.844 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.065      ;
; 0.847 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.067      ;
; 0.848 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.069      ;
; 0.851 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.071      ;
; 0.851 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.070      ;
; 0.861 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.864 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.083      ;
; 0.894 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.113      ;
; 0.911 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.131      ;
; 0.919 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.138      ;
; 0.922 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.141      ;
; 0.923 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.142      ;
; 0.931 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.150      ;
; 0.941 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.161      ;
; 0.943 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.163      ;
; 0.943 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.162      ;
; 0.945 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.164      ;
; 0.953 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.957 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.177      ;
; 0.959 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.179      ;
; 0.961 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.180      ;
; 0.963 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.182      ;
; 0.965 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.063      ; 1.185      ;
; 0.974 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.193      ;
; 0.991 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.211      ;
; 0.993 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.213      ;
; 1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.234      ;
; 1.030 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.249      ;
; 1.034 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.253      ;
; 1.035 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.254      ;
; 1.035 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.254      ;
; 1.035 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.254      ;
; 1.060 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.279      ;
; 1.065 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.284      ;
; 1.065 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.284      ;
; 1.065 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.284      ;
; 1.065 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.284      ;
; 1.065 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.284      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.464 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.500        ; -0.308     ; 1.651      ;
; -1.464 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.500        ; -0.308     ; 1.651      ;
; -1.464 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.500        ; -0.308     ; 1.651      ;
; -1.464 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.651      ;
; -1.464 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.500        ; -0.308     ; 1.651      ;
; -1.464 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.651      ;
; -1.464 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.500        ; -0.308     ; 1.651      ;
; -1.464 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; 0.500        ; -0.308     ; 1.651      ;
; -1.464 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.651      ;
; -1.464 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; 0.500        ; -0.308     ; 1.651      ;
; -1.464 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.500        ; -0.308     ; 1.651      ;
; -1.272 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.459      ;
; -1.272 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.500        ; -0.308     ; 1.459      ;
; -1.272 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.500        ; -0.308     ; 1.459      ;
; -1.272 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.500        ; -0.308     ; 1.459      ;
; -1.272 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.500        ; -0.308     ; 1.459      ;
; -1.272 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.500        ; -0.308     ; 1.459      ;
; -1.272 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.500        ; -0.308     ; 1.459      ;
; -1.272 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.500        ; -0.308     ; 1.459      ;
; -1.272 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.500        ; -0.308     ; 1.459      ;
; -1.272 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; 0.500        ; -0.308     ; 1.459      ;
; -1.260 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.446      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
; -1.246 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.432      ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.788 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; -0.500       ; -0.182     ; 1.283      ;
; 1.807 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.302      ;
; 1.811 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; -0.500       ; -0.182     ; 1.306      ;
; 1.811 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; -0.500       ; -0.182     ; 1.306      ;
; 1.811 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; -0.500       ; -0.182     ; 1.306      ;
; 1.811 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; -0.500       ; -0.182     ; 1.306      ;
; 1.811 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; -0.500       ; -0.182     ; 1.306      ;
; 1.811 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; -0.500       ; -0.182     ; 1.306      ;
; 1.811 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; -0.500       ; -0.182     ; 1.306      ;
; 1.811 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; -0.500       ; -0.182     ; 1.306      ;
; 1.811 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; -0.500       ; -0.182     ; 1.306      ;
; 1.811 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.306      ;
; 2.016 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; -0.500       ; -0.182     ; 1.511      ;
; 2.016 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; -0.500       ; -0.182     ; 1.511      ;
; 2.016 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; -0.500       ; -0.182     ; 1.511      ;
; 2.016 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.511      ;
; 2.016 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; -0.500       ; -0.182     ; 1.511      ;
; 2.016 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.511      ;
; 2.016 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; -0.500       ; -0.182     ; 1.511      ;
; 2.016 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; -0.500       ; -0.182     ; 1.511      ;
; 2.016 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; -0.500       ; -0.182     ; 1.511      ;
; 2.016 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; -0.500       ; -0.182     ; 1.511      ;
; 2.016 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; -0.500       ; -0.182     ; 1.511      ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 463.39 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.158 ; -32.549           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.278 ; -39.999              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.691 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -43.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+----------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.158 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.098      ;
; -1.158 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.098      ;
; -1.158 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.098      ;
; -1.158 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.098      ;
; -1.158 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.098      ;
; -1.158 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.098      ;
; -1.158 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.098      ;
; -1.158 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.098      ;
; -1.152 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.092      ;
; -1.152 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]    ; clk          ; clk         ; 1.000        ; -0.055     ; 2.092      ;
; -1.152 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.092      ;
; -1.152 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.092      ;
; -1.152 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.092      ;
; -1.152 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.092      ;
; -1.152 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.092      ;
; -1.152 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.092      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.137 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.077      ;
; -1.120 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.060      ;
; -1.120 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.060      ;
; -1.120 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.060      ;
; -1.025 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]    ; clk          ; clk         ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.965      ;
; -1.025 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.965      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.015 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.955      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -1.006 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.946      ;
; -0.998 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.938      ;
; -0.998 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.938      ;
; -0.998 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.938      ;
; -0.989 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.929      ;
; -0.989 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.929      ;
; -0.989 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.929      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.986 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.926      ;
; -0.971 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.911      ;
; -0.971 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.911      ;
; -0.971 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.911      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
; -0.936 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 1.876      ;
+--------+----------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; chnnl[0]                                     ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.329 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.528      ;
; 0.335 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.535      ;
; 0.339 ; rise_edge_detector:comb_3|Sig_FF1            ; rise_edge_detector:comb_3|Sig_FF2            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; reset_synch:iRST|q1                          ; reset_synch:iRST|rst_n                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.345 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.545      ;
; 0.347 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.547      ;
; 0.353 ; rise_edge_detector:comb_3|Sig_FF2            ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.553      ;
; 0.354 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.553      ;
; 0.362 ; rise_edge_detector:comb_3|Sig_FF2            ; rise_edge_detector:comb_3|Sig_FF3            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.562      ;
; 0.439 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.639      ;
; 0.460 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.659      ;
; 0.473 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.673      ;
; 0.494 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.693      ;
; 0.497 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.696      ;
; 0.501 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.510 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.514 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.517 ; rise_edge_detector:comb_3|Sig_FF3            ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.717      ;
; 0.519 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.521 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.571 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.770      ;
; 0.604 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.803      ;
; 0.645 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.844      ;
; 0.646 ; rise_edge_detector:comb_3|Sig_FF2            ; strt_cnv                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.846      ;
; 0.647 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.846      ;
; 0.647 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.846      ;
; 0.647 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.846      ;
; 0.649 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.849      ;
; 0.649 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.848      ;
; 0.650 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.850      ;
; 0.652 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.851      ;
; 0.656 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.855      ;
; 0.658 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.858      ;
; 0.659 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.859      ;
; 0.659 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.859      ;
; 0.692 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.891      ;
; 0.720 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.920      ;
; 0.720 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.920      ;
; 0.722 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.922      ;
; 0.737 ; rise_edge_detector:comb_3|Sig_FF3            ; strt_cnv                                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.937      ;
; 0.739 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.938      ;
; 0.743 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.942      ;
; 0.745 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.746 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.946      ;
; 0.746 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.746 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.752 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.754 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
; 0.758 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.761 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.767 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.768 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.967      ;
; 0.777 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.977      ;
; 0.778 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.978      ;
; 0.779 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.979      ;
; 0.794 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.993      ;
; 0.828 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.027      ;
; 0.829 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.028      ;
; 0.831 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.030      ;
; 0.835 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.034      ;
; 0.835 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.034      ;
; 0.835 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.034      ;
; 0.842 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.041      ;
; 0.842 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.041      ;
; 0.845 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.845 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.848 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.047      ;
; 0.850 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.855 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.054      ;
; 0.857 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.056      ;
; 0.860 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.059      ;
; 0.867 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.066      ;
; 0.894 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.093      ;
; 0.901 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.100      ;
; 0.911 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.110      ;
; 0.929 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.128      ;
; 0.930 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.129      ;
; 0.930 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.129      ;
; 0.932 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.131      ;
; 0.933 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.132      ;
; 0.952 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.151      ;
; 0.970 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.169      ;
; 0.970 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.169      ;
; 0.970 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.169      ;
; 0.970 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.169      ;
; 0.970 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.169      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                 ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.278 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.500        ; -0.296     ; 1.477      ;
; -1.278 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.500        ; -0.296     ; 1.477      ;
; -1.278 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.500        ; -0.296     ; 1.477      ;
; -1.278 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.477      ;
; -1.278 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.500        ; -0.296     ; 1.477      ;
; -1.278 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.477      ;
; -1.278 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.500        ; -0.296     ; 1.477      ;
; -1.278 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; 0.500        ; -0.296     ; 1.477      ;
; -1.278 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.477      ;
; -1.278 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; 0.500        ; -0.296     ; 1.477      ;
; -1.278 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.500        ; -0.296     ; 1.477      ;
; -1.094 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.293      ;
; -1.094 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.293      ;
; -1.094 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.293      ;
; -1.094 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.293      ;
; -1.094 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.293      ;
; -1.094 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.500        ; -0.296     ; 1.293      ;
; -1.094 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.500        ; -0.296     ; 1.293      ;
; -1.094 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.500        ; -0.296     ; 1.293      ;
; -1.094 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.500        ; -0.296     ; 1.293      ;
; -1.094 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.293      ;
; -1.091 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.289      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
; -1.070 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.269      ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                 ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.691 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.169      ;
; 1.706 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.184      ;
; 1.714 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.192      ;
; 1.714 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.192      ;
; 1.714 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.192      ;
; 1.714 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.192      ;
; 1.714 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.192      ;
; 1.714 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; -0.500       ; -0.186     ; 1.192      ;
; 1.714 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.192      ;
; 1.714 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.192      ;
; 1.714 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; -0.500       ; -0.186     ; 1.192      ;
; 1.714 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.192      ;
; 1.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; -0.500       ; -0.185     ; 1.383      ;
; 1.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; -0.500       ; -0.185     ; 1.383      ;
; 1.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; -0.500       ; -0.185     ; 1.383      ;
; 1.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.383      ;
; 1.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; -0.500       ; -0.185     ; 1.383      ;
; 1.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.383      ;
; 1.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; -0.500       ; -0.185     ; 1.383      ;
; 1.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; -0.500       ; -0.185     ; 1.383      ;
; 1.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.383      ;
; 1.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; -0.500       ; -0.185     ; 1.383      ;
; 1.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; -0.500       ; -0.185     ; 1.383      ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.331 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.315 ; -7.785            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.057 ; -33.889              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.613 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -54.146                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+----------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.315 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.265      ;
; -0.310 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.260      ;
; -0.291 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.291 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.291 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.291 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.291 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.291 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.291 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.291 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.285 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.235      ;
; -0.285 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.235      ;
; -0.285 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.235      ;
; -0.285 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.235      ;
; -0.285 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.235      ;
; -0.285 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.235      ;
; -0.285 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.235      ;
; -0.285 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.235      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.257 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.207      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.253 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.203      ;
; -0.252 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.202      ;
; -0.252 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.202      ;
; -0.252 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.202      ;
; -0.248 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.200 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.198 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.148      ;
; -0.198 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.148      ;
; -0.198 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.148      ;
; -0.198 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.148      ;
; -0.198 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.148      ;
; -0.198 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.148      ;
; -0.198 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.148      ;
; -0.198 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.148      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.195 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.145      ;
; -0.195 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.145      ;
+--------+----------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; chnnl[0]                                     ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; rise_edge_detector:comb_3|Sig_FF1            ; rise_edge_detector:comb_3|Sig_FF2            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; reset_synch:iRST|q1                          ; reset_synch:iRST|rst_n                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.194 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.196 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.201 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.208 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; rise_edge_detector:comb_3|Sig_FF2            ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.209 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; rise_edge_detector:comb_3|Sig_FF2            ; rise_edge_detector:comb_3|Sig_FF3            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.262 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.383      ;
; 0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.292 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.295 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.297 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.303 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.308 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; rise_edge_detector:comb_3|Sig_FF3            ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.311 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.341 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.462      ;
; 0.346 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.366 ; rise_edge_detector:comb_3|Sig_FF2            ; strt_cnv                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.369 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.370 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.491      ;
; 0.371 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.373 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.373 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.374 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.375 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.496      ;
; 0.375 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.496      ;
; 0.375 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.496      ;
; 0.376 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.497      ;
; 0.378 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.378 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.399 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.520      ;
; 0.419 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.540      ;
; 0.419 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.540      ;
; 0.421 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.542      ;
; 0.424 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.545      ;
; 0.429 ; rise_edge_detector:comb_3|Sig_FF3            ; strt_cnv                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.437 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.558      ;
; 0.438 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.559      ;
; 0.440 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.440 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.446 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.452 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.455 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.469 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.473 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.594      ;
; 0.477 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.598      ;
; 0.484 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.485 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.488 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.609      ;
; 0.490 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.611      ;
; 0.509 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.512 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.521 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.524 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.527 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.529 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.532 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.540 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.661      ;
; 0.546 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.667      ;
; 0.550 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.671      ;
; 0.551 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.672      ;
; 0.551 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.672      ;
; 0.559 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.680      ;
; 0.564 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.685      ;
; 0.564 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.685      ;
; 0.564 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.685      ;
; 0.564 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.685      ;
; 0.564 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.685      ;
; 0.564 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.685      ;
; 0.565 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.686      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                 ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.057 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.947      ;
; -1.057 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.947      ;
; -1.057 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.947      ;
; -1.057 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.947      ;
; -1.057 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.947      ;
; -1.057 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.947      ;
; -1.057 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.947      ;
; -1.057 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.947      ;
; -1.057 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.947      ;
; -1.057 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.947      ;
; -1.057 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.947      ;
; -0.936 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.826      ;
; -0.936 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.826      ;
; -0.936 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.826      ;
; -0.936 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.826      ;
; -0.936 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.826      ;
; -0.936 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.826      ;
; -0.936 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.826      ;
; -0.936 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.826      ;
; -0.936 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.826      ;
; -0.936 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.826      ;
; -0.929 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.819      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
; -0.921 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.811      ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                 ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.613 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.695      ;
; 1.621 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.703      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.624 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.706      ;
; 1.730 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; -0.500       ; -0.522     ; 0.812      ;
; 1.730 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; -0.500       ; -0.522     ; 0.812      ;
; 1.730 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.812      ;
; 1.730 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.812      ;
; 1.730 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.812      ;
; 1.730 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.812      ;
; 1.730 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.812      ;
; 1.730 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.812      ;
; 1.730 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.812      ;
; 1.730 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.812      ;
; 1.730 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.812      ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.575 ns




+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.374  ; 0.186 ; -1.464   ; 1.613   ; -3.000              ;
;  clk             ; -1.374  ; 0.186 ; -1.464   ; 1.613   ; -3.000              ;
; Design-wide TNS  ; -39.671 ; 0.0   ; -46.282  ; 0.0     ; -54.146             ;
;  clk             ; -39.671 ; 0.000 ; -46.282  ; 0.000   ; -54.146             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SS_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MOSI                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCLK                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; nxt_chnnl               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MISO                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 324      ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 324      ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 35       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 35       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nxt_chnnl  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nxt_chnnl  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition
    Info: Processing started: Wed Apr 12 20:22:53 2017
Info: Command: quartus_sta A2D_test -c A2D_test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A2D_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.374             -39.671 clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk 
Info (332146): Worst-case recovery slack is -1.464
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.464             -46.282 clk 
Info (332146): Worst-case removal slack is 1.788
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.788               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.158
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.158             -32.549 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 clk 
Info (332146): Worst-case recovery slack is -1.278
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.278             -39.999 clk 
Info (332146): Worst-case removal slack is 1.691
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.691               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.331 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.315
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.315              -7.785 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332146): Worst-case recovery slack is -1.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.057             -33.889 clk 
Info (332146): Worst-case removal slack is 1.613
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.613               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.146 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.575 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 663 megabytes
    Info: Processing ended: Wed Apr 12 20:22:55 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


