# Diseno_logico_tutorial_1
Kenneth Aaron Campos Rodr√≠guez
carnet---> 2021023141
Herramientos de codigo abierto para dise√±o digital utilizando fpga

---semana 2---

Date --> 12/08/2025


# Paso 1 ----> Instalacion de VS code

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/35c61694-ab98-4c33-8ead-aa086a83d917" />


# Paso 2  ----> Instalacion de liberias de Lushay Code.

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/757a80f9-0803-4e3f-88c4-c52f2debdea1" />

# Paso 3 ----> Instalacion de liberias de Verilog HDL

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/e27ed62c-3736-4ce5-83b3-62961f627ea7" />

# Paso 4 ----->  Instalacion de Make y editar variables de entorno

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/12cd1074-3f41-4742-9ddb-1c1a1ef8471a" />

# 2 Uso del toolchain para dise√±o en FPGA

Este proyecto utiliza una FPGA TangNano y est√° estructurado para facilitar el desarrollo, simulaci√≥n y carga de dise√±os digitales. A continuaci√≥n se describen los tipos de archivos necesarios y la jerarqu√≠a recomendada.

# üìÅ Tipos de Archivos

- **Archivos de dise√±o (`.v`, `.sv`)**  
  Contienen el c√≥digo RTL que ser√° sintetizado. Representan la l√≥gica del sistema.

- **Archivos de simulaci√≥n (`.v`, `.sv`)**  
  Incluyen los testbench para verificar el comportamiento del dise√±o mediante simulaci√≥n.

- **Archivo de constraints (`.cst`)**  
  Define la asignaci√≥n de se√±ales de entrada/salida del m√≥dulo top a los pines f√≠sicos de la FPGA TangNano.

- **Archivo Make (`Makefile`)**  
  Contiene comandos para automatizar etapas como s√≠ntesis, implementaci√≥n, simulaci√≥n y carga del dise√±o en la FPGA usando herramientas de c√≥digo abierto.
# 2.1 Inicializar la terminal del toolchain:

Primero que todo se debe ubicar el acceso a las herramientas.

Presione en FPGA Toolchain en la parte inferior derecha. Despu√©s presione en Open Terminal.

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/e1b67806-843e-4a66-8df2-098aff8c9dcb" />

Esto nos permitir√° ejecutar comandos personalizados para tener un control completo sobre nuestros dise√±os digitales. Adem√°s, podremos aprovechar los Makefiles como recetas automatizadas que simplifican y agilizan el flujo de trabajo.

Es importante haber iniciado una terminal compatible con OSS-CAD-Suite para utilizar estas herramientas correctamente.


<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/50c848dc-ce6e-4cd7-bcab-6a5d1d51eb1c" />

En esta terminal podremos hacer uso de las herramientas de s√≠ntesis, simulaci√≥n e implementaci√≥n.

Para comprobarlo ingrese el comando por ejemplo -----> yosys

##  yosys ejecuta la suite para s√≠ntesis y desarollo de Yosys.

<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/f1079ee2-ebeb-4645-93ff-71d34625e124" />

Para salir de la suite de Yosys ingrese el siguiente comando -----> exit

# 2.2 Uso b√°sico de la extensi√≥n con recetas:

El conjunto de herramientas incluye una gran variedad de comandos, opciones y banderas. No obstante, cubrir todos estos detalles excede el alcance de este tutorial. Por ello, se ha preparado una plantilla de receta que contiene todo lo necesario para desarrollar cualquier proyecto de forma estructurada.

Dentro de la carpeta `build` de los ejemplos, encontrar√°s un archivo `Makefile` que re√∫ne los comandos correspondientes a cada etapa del desarrollo. Al crear tus propios proyectos, se recomienda generar un `Makefile` personalizado en tu carpeta `build`, tomando como referencia las plantillas proporcionadas.

Para poner esto en pr√°ctica, accede a la carpeta `build` del ejemplo **BlinkyLed**. Puedes hacerlo utilizando el comando `cd`, que permite navegar hacia una ruta relativa desde tu ubicaci√≥n actual. En este caso, el comando ser√≠a:

Seguidamente, De la direcci√≥n actual (rojo) se sigue la ruta indicada por la direcci√≥n al destino (verde)

- Para la verificaci√≥n de los dise√±os y simulaci√≥n tenemos los siguientes comandos:

- Para ejecutar el testbench y simular el dise√±o, se√±alado en color morado------> **Make test** 

- Ejecutando este comando en la terminal, esto generar√° en la carpeta build un archivo .vcd que contiene las se√±ales simuladas en funci√≥n del tiempo que se marcan en color morado. Adem√°s se mostrar√° en la consola los resultados o tareas del testbench.


<img width="1067" height="386" alt="image" src="https://github.com/user-attachments/assets/d65d8930-b530-4d2f-ac24-98909aa3404b" />

# 2.3 Para visualizar los diagramas de tiempo con GTKwave ------> **Make wv**

Ejecute este comando en la terminal, esto abrir√° una ventana de gtkwave para visualizar las se√±ales en funci√≥n del tiempo.

<img width="793" height="508" alt="image" src="https://github.com/user-attachments/assets/ed2edd67-6a96-4af6-9f6c-7da7069b6d22" />


Haciendo click derecho sobre el elemento **blinky_led_tb**, luego **Recurse Import** y por √∫ltimo **Insert**. Con esto se a√±adir√°n las se√±ales.


<img width="640" height="480" alt="image" src="https://github.com/user-attachments/assets/6fefad90-f260-48d7-935e-4dd842fcaf49" />


## üõ†Ô∏è Navegaci√≥n y Comandos de Implementaci√≥n

Primero, me dirijo a la barra superior de herramientas del entorno. Desde ah√≠ puedo acceder al diagrama de tiempos, que me permite visualizar c√≥mo se comportan las se√±ales a lo largo del tiempo. Esta parte es clave para verificar que las transiciones ocurren en los momentos correctos y que no hay problemas de sincronizaci√≥n.

### ‚öôÔ∏è Implementaci√≥n F√≠sica: Paso a Paso

Una vez que tengo listo el dise√±o RTL, comienzo con la implementaci√≥n f√≠sica. Aqu√≠ te explico c√≥mo lo hago:

1. **Verificaci√≥n de Sintaxis**  
   Antes de sintetizar, siempre reviso que el c√≥digo est√© libre de errores. Esto lo hago ejecutando un comando que analiza la sintaxis del RTL. Si hay alg√∫n problema, lo corrijo antes de continuar.

2. **S√≠ntesis del Dise√±o**  
   Luego paso a la s√≠ntesis. En este paso, el c√≥digo RTL se transforma en una red l√≥gica que puede ser implementada f√≠sicamente en la FPGA. Aqu√≠ obtengo informaci√≥n sobre el uso de recursos, como LUTs, flip-flops, y bloques de memoria.

3. **Generaci√≥n del Bitstream**  
   Una vez sintetizado, genero el archivo de configuraci√≥n (bitstream) que ser√° cargado en la FPGA. Este archivo contiene toda la l√≥gica que defin√≠ en el dise√±o.

4. **Carga en la FPGA**  
   Finalmente, utilizo una herramienta de programaci√≥n para cargar el bitstream en la placa. Una vez cargado, puedo observar el comportamiento real del sistema y compararlo con las simulaciones.

#Utilizando comando ----> make synth


<img width="940" height="84" alt="image" src="https://github.com/user-attachments/assets/31db253a-cc67-4412-b6d3-e05f0c78ed92" />




Ejecutando este comando en la terminal, esto generar√° en la carpeta build un archivo .json con el dise√±o sintetizado y un logfile con la informaci√≥n del proceso de s√≠ntesis. Si existe un error de sintaxis o de dise√±o, ser√° reportado en este logfile.


## Para realizar el place and route del dise√±o sintetizado en la FPGA













