# ğŸ—ï¸ Tá»”NG Káº¾T KIáº¾N TRÃšC Há»† THá»NG ROTARY-ENCODER FSM CALC â€” PYNQ Z2 + 74HC595 + KY-040

## ğŸ“˜ Giá»›i thiá»‡u

Dá»± Ã¡n Rotary Encoder FSM Calculator lÃ  má»™t mini-project trÃªn FPGA board PYNQ Z2, káº¿t há»£p giá»¯a:

* Máº¡ch **KY-040 Rotary Encoder** (nháº­p dá»¯ liá»‡u vÃ  chá»n cháº¿ Ä‘á»™),
* Máº¡ch **4-digit 7-segment LED sá»­ dá»¥ng 74HC595**,
* VÃ  **FSM (Finite State Machine)** Ä‘iá»u khiá»ƒn logic hoáº¡t Ä‘á»™ng nhÆ° má»™t mÃ¡y tÃ­nh mini thá»±c hiá»‡n cÃ¡c phÃ©p toÃ¡n Ä‘Æ¡n giáº£n trÃªn FPGA.

Má»¥c tiÃªu cá»§a dá»± Ã¡n lÃ  rÃ¨n luyá»‡n ká»¹ nÄƒng thiáº¿t káº¿ há»‡ thá»‘ng sá»‘ báº±ng Verilog HDL, káº¿t há»£p cÃ¡c khá»‘i logic, giáº£i mÃ£, Ä‘áº¿m, quÃ©t hiá»ƒn thá»‹ vÃ  giao tiáº¿p tuáº§n tá»±.

## âš™ï¸ Cáº¥u trÃºc há»‡ thá»‘ng

### ğŸ”¹ Pháº§n cá»©ng

| ThÃ nh pháº§n                    | MÃ´ táº£                                                         | Ghi chÃº                           |
| ----------------------------- | ------------------------------------------------------------- | --------------------------------- |
| **PYNQ Z2 FPGA Board**        | Xá»­ lÃ½ toÃ n bá»™ logic, xung clock 100 MHz                       | Xilinx Zynq-7020                  |
| **KY-040 Rotary Encoder**     | Nháº­p giÃ¡ trá»‹ (A, B, opcode) vÃ  Ä‘iá»u hÆ°á»›ng giá»¯a cÃ¡c tráº¡ng thÃ¡i | Gá»“m 3 tÃ­n hiá»‡u chÃ­nh: CLK, DT, SW |
| **74HC595 Shift Register**    | Äiá»u khiá»ƒn 4-digit 7-seg (0.36 inch) qua giao tiáº¿p 3 dÃ¢y      | ChÃ¢n `SCLK`, `RCLK`, `DIO`        |
| **4-Digit 7-Segment Display** | Hiá»ƒn thá»‹ giÃ¡ trá»‹, kÃ½ hiá»‡u phÃ©p toÃ¡n vÃ  káº¿t quáº£                | Common Anode                    |

### ğŸ§© SÆ¡ Ä‘á»“ khá»‘i

```plaintext
                     +---------------------------+
                     |        PYNQ Z2 (FPGA)     |
                     |                           |
+----------------+   |  Rotary Decoder  â†’ A,B,Op |
| Rotary Encoder | â†’ |     FSM Controller        |
+----------------+   |          â†“                |
                     |     Display Driver        |
                     |  (74HC595 Serial Output)  |
                     +---------------------------+
                                â†“
                     +--------------------+
                     |  4-digit 7-seg LED |
                     +--------------------+
```

### ğŸ§  MÃ´ táº£ tráº¡ng thÃ¡i (FSM)

| Tráº¡ng thÃ¡i  | TÃªn         | MÃ´ táº£                                       | LED hiá»ƒn thá»‹     |
| ----------- | ----------- | ------------------------------------------- | ---------------- |
| **STATE 0** | Input_A     | Quay Encoder Ä‘á»ƒ nháº­p giÃ¡ trá»‹ `A` (0â€“9)      | Hiá»ƒn thá»‹ â€œA:xâ€   |
| **STATE 1** | Input_B     | Quay Encoder Ä‘á»ƒ nháº­p giÃ¡ trá»‹ `B` (0â€“9)      | Hiá»ƒn thá»‹ â€œB:yâ€   |
| **STATE 2** | Select_Op   | Quay Encoder Ä‘á»ƒ chá»n phÃ©p toÃ¡n (+, â€“, Ã—, Ã·) | Hiá»ƒn thá»‹ kÃ½ hiá»‡u |
| **STATE 3** | Show_Result | TÃ­nh toÃ¡n vÃ  hiá»ƒn thá»‹ káº¿t quáº£ `A âŠ— B`       | Hiá»ƒn thá»‹ â€œ=zâ€    |

> Nháº¥n nÃºt SW Ä‘á»ƒ chuyá»ƒn sang tráº¡ng thÃ¡i tiáº¿p theo hoáº·c reset vá» STATE 0.

### ğŸ”Œ Mapping tÃ­n hiá»‡u

#### KY-040 Rotary Encoder

| KY-040 Pin | FPGA Pin | MÃ´ táº£                    |
| ---------- | -------- | ------------------------ |
| +          | 3.3V     | Nguá»“n                    |
| GND        | GND      | Nguá»“n Ã¢m                 |
| CLK        | `Y14`     | Phase A                  |
| DT         | `T11`     | Phase B                  |
| SW         | `T10`     | NÃºt nháº¥n (opcode select) |

#### 74HC595 + 7-Seg

| ChÃ¢n  | FPGA Pin | MÃ´ táº£        |
| ----- | -------- | ------------ |
| DS    | `Y19`     | DIO (data)   |
| SH_CP | `Y16`     | SCLK (shift) |
| ST_CP | `Y17`     | RCLK (latch) |

### ğŸ§© Cáº¥u trÃºc mÃ£ nguá»“n

```
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ top_calculator.v     // Module top-level: káº¿t ná»‘i toÃ n há»‡ thá»‘ng
â”‚   â”œâ”€â”€ rotary_decoder.v     // Giáº£i mÃ£ KY-040 (A/B)
|   â”œâ”€â”€ button_debounce      // Chá»‘ng dá»™i nÃºt nháº¥n (SW)
â”‚   â”œâ”€â”€ fsm_controller.v     // FSM 4 tráº¡ng thÃ¡i (A, B, Op, Result)
â”‚   â”œâ”€â”€ alu_calc.v           // TÃ­nh toÃ¡n A âŠ— B
â”‚   â”œâ”€â”€ shift_74hc595.v      // Xuáº¥t dá»¯ liá»‡u serial ra LED 7-seg
â”‚   â”œâ”€â”€ digit_driver.v       // Äiá»u khiá»ƒn hiá»ƒn thá»‹ quÃ©t 4-digit
â”‚   â”œâ”€â”€ hex_to_7seg.v        // Giáº£i mÃ£ sá»‘ â†’ dáº¡ng 7-segment
â”‚   â””â”€â”€ Divided_1Hz.v        // Clock divider tá»« 100 MHz â†’ 1 Hz hoáº·c táº§n sá»‘ quÃ©t
```

## ğŸ§® NguyÃªn lÃ½ hoáº¡t Ä‘á»™ng

* **Khá»Ÿi Ä‘á»™ng**: Há»‡ thá»‘ng reset vá» `STATE 0`, giÃ¡ trá»‹ A = 0, B = 0.
* **Nháº­p A**: Quay encoder, giÃ¡ trá»‹ A thay Ä‘á»•i 0â€“9 â†’ hiá»ƒn thá»‹ â€œA:xâ€.
* **Nháº¥n SW**: Sang `STATE 1`, nháº­p B â†’ hiá»ƒn thá»‹ â€œB:yâ€.
* **Nháº¥n SW**: Sang `STATE 2`, chá»n phÃ©p toÃ¡n (`+, -, and, or`).
* **Nháº¥n SW**: Sang `STATE 3`, hiá»ƒn thá»‹ káº¿t quáº£ `=z`.
* **Nháº¥n SW láº§n ná»¯a**: Reset toÃ n bá»™ vÃ  trá»Ÿ vá» `STATE 0`.

## ğŸ’¡ Má»Ÿ rá»™ng

* Hiá»ƒn thá»‹ giÃ¡ trá»‹ Ã¢m hoáº·c sá»‘ nhiá»u chá»¯ sá»‘.
* LÆ°u A/B vÃ o BRAM hoáº·c giao tiáº¿p UART Ä‘á»ƒ debug.
* TÃ­ch há»£p module ALU tá»« bÃ i há»c VLSI/FPGA design.
* TÄƒng sá»‘ phÃ©p toÃ¡n (AND, OR, XOR).
* Giao tiáº¿p vá»›i mÃ n hÃ¬nh OLED thay cho LED 7-seg.

## ğŸ‘¨â€ğŸ’» TÃ¡c giáº£

```
Nguyá»…n Há»¯u HoÃ ng Kiá»‡t â€”
Sinh viÃªn chÆ°Æ¡ng trÃ¬nh Thiáº¿t Káº¿ Vi Máº¡ch BÃ¡n Dáº«n Quá»‘c Táº¿ FPT Jetking.
Má»¥c tiÃªu: phÃ¡t triá»ƒn ká»¹ nÄƒng thiáº¿t káº¿ há»‡ thá»‘ng nhÃºng vÃ  FPGA SoC (Zynq).
```
