<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1">
    <tool name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate">
      <a name="width" val="2"/>
    </tool>
    <tool lib="1" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(110,290)" to="(380,290)"/>
    <wire from="(210,220)" to="(210,270)"/>
    <wire from="(90,260)" to="(190,260)"/>
    <wire from="(200,240)" to="(200,350)"/>
    <wire from="(370,370)" to="(370,380)"/>
    <wire from="(180,450)" to="(380,450)"/>
    <wire from="(370,210)" to="(370,260)"/>
    <wire from="(440,300)" to="(560,300)"/>
    <wire from="(420,360)" to="(530,360)"/>
    <wire from="(90,380)" to="(370,380)"/>
    <wire from="(420,280)" to="(440,280)"/>
    <wire from="(190,260)" to="(190,430)"/>
    <wire from="(370,210)" to="(380,210)"/>
    <wire from="(230,260)" to="(230,340)"/>
    <wire from="(550,330)" to="(550,440)"/>
    <wire from="(90,400)" to="(180,400)"/>
    <wire from="(550,330)" to="(560,330)"/>
    <wire from="(90,240)" to="(200,240)"/>
    <wire from="(530,320)" to="(560,320)"/>
    <wire from="(530,200)" to="(530,290)"/>
    <wire from="(230,260)" to="(370,260)"/>
    <wire from="(90,340)" to="(230,340)"/>
    <wire from="(90,200)" to="(360,200)"/>
    <wire from="(200,350)" to="(380,350)"/>
    <wire from="(420,200)" to="(530,200)"/>
    <wire from="(640,310)" to="(670,310)"/>
    <wire from="(530,320)" to="(530,360)"/>
    <wire from="(440,280)" to="(440,300)"/>
    <wire from="(530,290)" to="(560,290)"/>
    <wire from="(110,290)" to="(110,360)"/>
    <wire from="(210,270)" to="(380,270)"/>
    <wire from="(360,190)" to="(360,200)"/>
    <wire from="(370,370)" to="(380,370)"/>
    <wire from="(90,360)" to="(110,360)"/>
    <wire from="(90,220)" to="(210,220)"/>
    <wire from="(180,400)" to="(180,450)"/>
    <wire from="(420,440)" to="(550,440)"/>
    <wire from="(360,190)" to="(380,190)"/>
    <wire from="(190,430)" to="(380,430)"/>
    <comp lib="0" loc="(670,310)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(420,440)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(90,340)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(90,240)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(404,77)" name="Text">
      <a name="text" val="exemplo 23"/>
    </comp>
    <comp lib="1" loc="(420,360)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(90,260)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(420,200)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(420,280)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(90,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(610,310)" name="OR Gate"/>
    <comp lib="1" loc="(640,310)" name="NOT Gate"/>
    <comp lib="0" loc="(90,360)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(90,400)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(407,47)" name="Text">
      <a name="text" val="Lucas Siqueira Chagas - 380783"/>
    </comp>
    <comp lib="0" loc="(90,380)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(90,220)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
