# 半导体制造中的多重曝光技术

## 定义与基本原理
多重曝光技术（Multiple Patterning）是一种在先进半导体制造中用于突破光刻机（Lithography）分辨率极限的工艺方法。其核心原理是通过将单一高密度图形拆分为多个低密度图形层，分次进行光刻和刻蚀，最终在晶圆上实现超出单次曝光分辨率限制的精细结构。该技术诞生于193nm浸没式光刻（Immersion Lithography）时代，是7nm至5nm工艺节点过渡期间的关键技术之一。

## 技术背景与发展需求
随着半导体器件尺寸的持续微缩，传统光刻技术面临物理极限挑战。根据瑞利判据（Rayleigh Criterion），光刻系统分辨率与曝光波长成正比，与数值孔径（NA）成反比。当特征尺寸（Feature Size）接近曝光波长（如193nm浸没式光刻）时，单次曝光无法满足分辨率要求。多重曝光技术通过以下两种主要方式实现尺寸突破：
1. **空间分割法**：将密集图形分解为多个稀疏图形组合
2. **工艺叠加法**：通过多次图形转移实现最终结构

## 主要实现形式
### 双重曝光/双重图形（Double Patterning）
最常见的多重曝光技术，主要分为：
- **LELE（Litho-Etch-Litho-Etch）**：两次完整的光刻-刻蚀循环
- **SADP（Self-Aligned Double Patterning）**：利用间隔层（Spacer）的自对准特性生成对称结构
- **LFLE（Litho-Freeze-Litho-Etch）**：首次曝光后通过化学处理"冻结"光刻胶图形

### 四重及以上曝光（Quadruple Patterning）
在5nm以下节点应用的进阶技术，包括：
- **SAQP（Self-Aligned Quadruple Patterning）**：通过两次间隔层沉积实现四倍图形密度
- **SALELE（Spacer-Assisted LELE）**：结合间隔层与常规光刻的混合方案

## 关键工艺挑战
1. **套刻精度（Overlay Accuracy）**：多次曝光间的图形对准误差需控制在3nm以内
2. **图形保真度（Pattern Fidelity）**：多次图形转移导致的边缘粗糙度（LER）累积
3. **工艺复杂性**：每增加一次曝光，晶圆循环时间（Cycle Time）延长30-50%
4. **成本控制**：采用多重曝光会使光刻成本占比升至芯片制造成本的40%以上

## 技术演进与替代方案
随着极紫外光刻（EUV Lithography）的成熟，多重曝光技术在7nm后工艺节点的应用逐渐减少。但EUV仍需要与多重曝光技术结合使用：
- **EUV+SADP**：用于最关键的金属层布线
- **混合光刻策略**：非关键层仍采用193nm多重曝光以降低成本
- **定向自组装（DSA）**：被视为潜在补充技术，但目前尚未实现量产

## 应用现状
截至2023年，全球主要晶圆厂在以下场景仍依赖多重曝光技术：
- 3D NAND存储器的阶梯接触结构
- DRAM电容器阵列的精细图形
- 逻辑芯片中高密度标准单元的实现
- 特殊器件结构如鳍式场效应管（FinFET）的密集排列