
# FPGA 设计总结
- [x] 多时钟域整理
- [ ] STA相关
  - [x] 基本约束
  - [ ] 多周期约束
- [x] 整理FSM部分

# Verilog HDL 语法总结
* 完结

# TCL 语法总结
- [ ] 列表
- [ ] 字典
- [ ] 流程控制
- [ ] 过程
- [ ] 命名空间
- [ ] 访问文件
- [ ] 进程间通信
- [ ] 错误与异常
- [ ] TCL 脚本库
- [ ] TCL 内部管理
- [ ] 历史

# System Verilog HDL 语法总结
- [ ] 接口: interface ... endinterface, modport, import, export, clocking ... endclocking, global, forkjoin
- [ ] class
- [ ] ...

