<stg><name>ma_unitdatax_request</name>


<trans_list>

<trans id="162" from="1" to="17">
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="163" from="1" to="2">
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="165" from="1" to="3">
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="167" from="1" to="16">
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_30" val="1"/>
</and_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="169" from="1" to="4">
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="164" from="2" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="166" from="3" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="170" from="4" to="5">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln35" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="171" from="4" to="6">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln35" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="173" from="5" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="175" from="6" to="14">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="176" from="6" to="12">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="177" from="6" to="10">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="178" from="6" to="7">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
<literal name="icmp_ln80" val="1"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="179" from="6" to="9">
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
<literal name="icmp_ln80" val="0"/>
</and_exp></or_exp>
</condition>
</trans>

<trans id="180" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="181" from="8" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="184" from="10" to="11">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="185" from="11" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="188" from="12" to="13">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="189" from="13" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="192" from="14" to="15">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="193" from="15" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="196" from="16" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="197" from="17" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="46" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %tx_power_lvl_read = call i4 @_ssdm_op_Read.ap_auto.i4(i4 %tx_power_lvl)

]]></Node>
<StgValue><ssdm name="tx_power_lvl_read"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="47" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
:1  %d_rate_read = call i7 @_ssdm_op_Read.ap_auto.i7(i7 %d_rate)

]]></Node>
<StgValue><ssdm name="d_rate_read"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="48" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:2  %c_identifier_channel = call i8 @_ssdm_op_Read.ap_auto.i8(i8 %c_identifier_channel_number)

]]></Node>
<StgValue><ssdm name="c_identifier_channel"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="49" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  %c_identifier_operati = call i8 @_ssdm_op_Read.ap_auto.i8(i8 %c_identifier_operating_class)

]]></Node>
<StgValue><ssdm name="c_identifier_operati"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="50" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4  %s_class_read = call i1 @_ssdm_op_Read.ap_auto.i1(i1 %s_class)

]]></Node>
<StgValue><ssdm name="s_class_read"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="51" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
:5  %up_read = call i4 @_ssdm_op_Read.ap_auto.i4(i4 %up)

]]></Node>
<StgValue><ssdm name="up_read"/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="52" bw="8" op_0_bw="64">
<![CDATA[
:6  %llc_data = alloca [70 x i8], align 16

]]></Node>
<StgValue><ssdm name="llc_data"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="53" bw="8" op_0_bw="64">
<![CDATA[
:7  %mac_data = alloca [100 x i8], align 16

]]></Node>
<StgValue><ssdm name="mac_data"/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="54" bw="1" op_0_bw="1" op_1_bw="4" op_2_bw="32">
<![CDATA[
:8  %tmp = call i1 @_ssdm_op_BitSelect.i1.i4.i32(i4 %up_read, i32 3)

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="55" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9  br i1 %tmp, label %1, label %2

]]></Node>
<StgValue><ssdm name="br_ln15"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %s_class_read, label %4, label %3

]]></Node>
<StgValue><ssdm name="br_ln19"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %icmp_ln23 = icmp eq i8 %c_identifier_operati, 17

]]></Node>
<StgValue><ssdm name="icmp_ln23"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:1  %icmp_ln23_1 = icmp eq i8 %c_identifier_channel, -78

]]></Node>
<StgValue><ssdm name="icmp_ln23_1"/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  %and_ln23 = and i1 %icmp_ln23, %icmp_ln23_1

]]></Node>
<StgValue><ssdm name="and_ln23"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %and_ln23, label %5, label %._crit_edge

]]></Node>
<StgValue><ssdm name="br_ln23"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
:0  %empty = icmp eq i7 %d_rate_read, 24

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
:1  %empty_12 = icmp eq i7 %d_rate_read, 12

]]></Node>
<StgValue><ssdm name="empty_12"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  %empty_13 = or i1 %empty_12, %empty

]]></Node>
<StgValue><ssdm name="empty_13"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
:3  %empty_14 = icmp eq i7 %d_rate_read, 6

]]></Node>
<StgValue><ssdm name="empty_14"/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:4  %empty_15 = or i1 %empty_14, %empty_13

]]></Node>
<StgValue><ssdm name="empty_15"/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %empty_15, label %._crit_edge5, label %._crit_edge2

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge5:0  %empty_16 = icmp eq i4 %tx_power_lvl_read, -1

]]></Node>
<StgValue><ssdm name="empty_16"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge5:1  %empty_17 = icmp eq i4 %tx_power_lvl_read, -2

]]></Node>
<StgValue><ssdm name="empty_17"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge5:2  %empty_18 = or i1 %empty_17, %empty_16

]]></Node>
<StgValue><ssdm name="empty_18"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge5:3  %empty_19 = icmp eq i4 %tx_power_lvl_read, -3

]]></Node>
<StgValue><ssdm name="empty_19"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge5:4  %empty_20 = or i1 %empty_19, %empty_18

]]></Node>
<StgValue><ssdm name="empty_20"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge5:5  %empty_21 = icmp eq i4 %tx_power_lvl_read, -4

]]></Node>
<StgValue><ssdm name="empty_21"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge5:6  %empty_22 = or i1 %empty_21, %empty_20

]]></Node>
<StgValue><ssdm name="empty_22"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge5:7  %empty_23 = icmp eq i4 %tx_power_lvl_read, -5

]]></Node>
<StgValue><ssdm name="empty_23"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge5:8  %empty_24 = or i1 %empty_23, %empty_22

]]></Node>
<StgValue><ssdm name="empty_24"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge5:9  %empty_25 = icmp eq i4 %tx_power_lvl_read, -6

]]></Node>
<StgValue><ssdm name="empty_25"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge5:10  %empty_26 = or i1 %empty_25, %empty_24

]]></Node>
<StgValue><ssdm name="empty_26"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge5:11  %empty_27 = icmp eq i4 %tx_power_lvl_read, -7

]]></Node>
<StgValue><ssdm name="empty_27"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge5:12  %empty_28 = or i1 %empty_27, %empty_26

]]></Node>
<StgValue><ssdm name="empty_28"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge5:13  %empty_29 = icmp eq i4 %tx_power_lvl_read, 0

]]></Node>
<StgValue><ssdm name="empty_29"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge5:14  %empty_30 = or i1 %empty_29, %empty_28

]]></Node>
<StgValue><ssdm name="empty_30"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge5:15  br i1 %empty_30, label %._crit_edge2, label %.preheader.preheader

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="0" op_0_bw="0">
<![CDATA[
.preheader.preheader:0  br label %.preheader

]]></Node>
<StgValue><ssdm name="br_ln35"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="56" st_id="2" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="59" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
:0  call fastcc void @ma_unitdatax_status_(i3 zeroext 2)

]]></Node>
<StgValue><ssdm name="call_ln20"/></StgValue>
</operation>

<operation id="57" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="60" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln21"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="58" st_id="3" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="67" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
._crit_edge:0  call fastcc void @ma_unitdatax_status_(i3 zeroext 3)

]]></Node>
<StgValue><ssdm name="call_ln24"/></StgValue>
</operation>

<operation id="59" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="68" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge:1  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln25"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="60" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="96" bw="7" op_0_bw="7" op_1_bw="0" op_2_bw="7" op_3_bw="0">
<![CDATA[
.preheader:0  %i_0 = phi i7 [ %i, %6 ], [ 0, %.preheader.preheader ]

]]></Node>
<StgValue><ssdm name="i_0"/></StgValue>
</operation>

<operation id="61" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="97" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader:1  %icmp_ln35 = icmp eq i7 %i_0, -58

]]></Node>
<StgValue><ssdm name="icmp_ln35"/></StgValue>
</operation>

<operation id="62" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="98" bw="32" op_0_bw="32" op_1_bw="64" op_2_bw="64" op_3_bw="64">
<![CDATA[
.preheader:2  %empty_31 = call i32 (...)* @_ssdm_op_SpecLoopTripCount(i64 70, i64 70, i64 70)

]]></Node>
<StgValue><ssdm name="empty_31"/></StgValue>
</operation>

<operation id="63" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="99" bw="7" op_0_bw="7" op_1_bw="7">
<![CDATA[
.preheader:3  %i = add i7 %i_0, 1

]]></Node>
<StgValue><ssdm name="i"/></StgValue>
</operation>

<operation id="64" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="100" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.preheader:4  br i1 %icmp_ln35, label %7, label %6

]]></Node>
<StgValue><ssdm name="br_ln35"/></StgValue>
</operation>

<operation id="65" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="64" op_0_bw="7">
<![CDATA[
:0  %zext_ln36 = zext i7 %i_0 to i64

]]></Node>
<StgValue><ssdm name="zext_ln36"/></StgValue>
</operation>

<operation id="66" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %data_addr = getelementptr [70 x i8]* %data, i64 0, i64 %zext_ln36

]]></Node>
<StgValue><ssdm name="data_addr"/></StgValue>
</operation>

<operation id="67" st_id="4" stage="2" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln35" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="8" op_0_bw="7">
<![CDATA[
:2  %data_load = load i8* %data_addr, align 1

]]></Node>
<StgValue><ssdm name="data_load"/></StgValue>
</operation>

<operation id="68" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="12" op_0_bw="12">
<![CDATA[
:0  %seq_number_load = load i12* @seq_number, align 2

]]></Node>
<StgValue><ssdm name="seq_number_load"/></StgValue>
</operation>

<operation id="69" st_id="4" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln35" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="12" op_3_bw="4" op_4_bw="8" op_5_bw="8">
<![CDATA[
:1  call fastcc void @compose_mac_frame([6 x i8]* byval %source_addr_mac, i12 zeroext %seq_number_load, i4 zeroext %up_read, [70 x i8]* %llc_data, [100 x i8]* %mac_data)

]]></Node>
<StgValue><ssdm name="call_ln39"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="70" st_id="5" stage="1" lat="2">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="104" bw="8" op_0_bw="7">
<![CDATA[
:2  %data_load = load i8* %data_addr, align 1

]]></Node>
<StgValue><ssdm name="data_load"/></StgValue>
</operation>

<operation id="71" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="105" bw="7" op_0_bw="8" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %llc_data_addr = getelementptr inbounds [70 x i8]* %llc_data, i64 0, i64 %zext_ln36

]]></Node>
<StgValue><ssdm name="llc_data_addr"/></StgValue>
</operation>

<operation id="72" st_id="5" stage="1" lat="1">
<core>RAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="106" bw="0" op_0_bw="8" op_1_bw="7">
<![CDATA[
:4  store i8 %data_load, i8* %llc_data_addr, align 1

]]></Node>
<StgValue><ssdm name="store_ln36"/></StgValue>
</operation>

<operation id="73" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="107" bw="0" op_0_bw="0">
<![CDATA[
:5  br label %.preheader

]]></Node>
<StgValue><ssdm name="br_ln35"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="74" st_id="6" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="110" bw="0" op_0_bw="0" op_1_bw="8" op_2_bw="12" op_3_bw="4" op_4_bw="8" op_5_bw="8">
<![CDATA[
:1  call fastcc void @compose_mac_frame([6 x i8]* byval %source_addr_mac, i12 zeroext %seq_number_load, i4 zeroext %up_read, [70 x i8]* %llc_data, [100 x i8]* %mac_data)

]]></Node>
<StgValue><ssdm name="call_ln39"/></StgValue>
</operation>

<operation id="75" st_id="6" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="111" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
:2  %add_ln41 = add i4 %up_read, -1

]]></Node>
<StgValue><ssdm name="add_ln41"/></StgValue>
</operation>

<operation id="76" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="112" bw="3" op_0_bw="3" op_1_bw="4" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %tmp_5 = call i3 @_ssdm_op_PartSelect.i3.i4.i32.i32(i4 %add_ln41, i32 1, i32 3)

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="77" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="113" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
:4  %icmp_ln41 = icmp eq i3 %tmp_5, 0

]]></Node>
<StgValue><ssdm name="icmp_ln41"/></StgValue>
</operation>

<operation id="78" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="114" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %icmp_ln41, label %8, label %12

]]></Node>
<StgValue><ssdm name="br_ln41"/></StgValue>
</operation>

<operation id="79" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %empty_32 = icmp eq i4 %up_read, 3

]]></Node>
<StgValue><ssdm name="empty_32"/></StgValue>
</operation>

<operation id="80" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:1  %empty_33 = icmp eq i4 %up_read, 0

]]></Node>
<StgValue><ssdm name="empty_33"/></StgValue>
</operation>

<operation id="81" st_id="6" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2  %empty_34 = or i1 %empty_33, %empty_32

]]></Node>
<StgValue><ssdm name="empty_34"/></StgValue>
</operation>

<operation id="82" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %empty_34, label %._crit_edge16, label %16

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="83" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="3" op_0_bw="4">
<![CDATA[
:0  %trunc_ln67 = trunc i4 %up_read to i3

]]></Node>
<StgValue><ssdm name="trunc_ln67"/></StgValue>
</operation>

<operation id="84" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
:1  %icmp_ln67 = icmp slt i3 %trunc_ln67, -2

]]></Node>
<StgValue><ssdm name="icmp_ln67"/></StgValue>
</operation>

<operation id="85" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %icmp_ln67, label %17, label %21

]]></Node>
<StgValue><ssdm name="br_ln67"/></StgValue>
</operation>

<operation id="86" st_id="6" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="4" op_0_bw="4" op_1_bw="4">
<![CDATA[
:0  %add_ln80 = add i4 %up_read, -6

]]></Node>
<StgValue><ssdm name="add_ln80"/></StgValue>
</operation>

<operation id="87" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="3" op_0_bw="3" op_1_bw="4" op_2_bw="32" op_3_bw="32">
<![CDATA[
:1  %tmp_6 = call i3 @_ssdm_op_PartSelect.i3.i4.i32.i32(i4 %add_ln80, i32 1, i32 3)

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="88" st_id="6" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
:2  %icmp_ln80 = icmp eq i3 %tmp_6, 0

]]></Node>
<StgValue><ssdm name="icmp_ln80"/></StgValue>
</operation>

<operation id="89" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3  br i1 %icmp_ln80, label %22, label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln80"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="90" st_id="7" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="130" bw="4" op_0_bw="4" op_1_bw="1" op_2_bw="2" op_3_bw="8" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="2" op_10_bw="3" op_11_bw="2" op_12_bw="8" op_13_bw="2" op_14_bw="2" op_15_bw="2" op_16_bw="2" op_17_bw="0" op_18_bw="0">
<![CDATA[
:0  %enqueue_res_vo = call fastcc i4 @enqueue_dequeue_fram(i1 false, i2 -1, [100 x i8]* %mac_data)

]]></Node>
<StgValue><ssdm name="enqueue_res_vo"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="91" st_id="8" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="130" bw="4" op_0_bw="4" op_1_bw="1" op_2_bw="2" op_3_bw="8" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="2" op_10_bw="3" op_11_bw="2" op_12_bw="8" op_13_bw="2" op_14_bw="2" op_15_bw="2" op_16_bw="2" op_17_bw="0" op_18_bw="0">
<![CDATA[
:0  %enqueue_res_vo = call fastcc i4 @enqueue_dequeue_fram(i1 false, i2 -1, [100 x i8]* %mac_data)

]]></Node>
<StgValue><ssdm name="enqueue_res_vo"/></StgValue>
</operation>

<operation id="92" st_id="8" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="131" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:1  %icmp_ln82 = icmp eq i4 %enqueue_res_vo, -2

]]></Node>
<StgValue><ssdm name="icmp_ln82"/></StgValue>
</operation>

<operation id="93" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %icmp_ln82, label %23, label %25

]]></Node>
<StgValue><ssdm name="br_ln82"/></StgValue>
</operation>

<operation id="94" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:0  %medium_state_read_3 = call i1 @_ssdm_op_Read.ap_auto.volatile.i1P(i1* %medium_state)

]]></Node>
<StgValue><ssdm name="medium_state_read_3"/></StgValue>
</operation>

<operation id="95" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %medium_state_read_3, label %._crit_edge20, label %24

]]></Node>
<StgValue><ssdm name="br_ln83"/></StgValue>
</operation>

<operation id="96" st_id="8" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln82" val="1"/>
<literal name="medium_state_read_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="10" op_0_bw="10" op_1_bw="10" op_2_bw="32">
<![CDATA[
:0  %tmp_i3 = call fastcc zeroext i10 @random_int_gen(i10 zeroext 15) nounwind

]]></Node>
<StgValue><ssdm name="tmp_i3"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="97" st_id="9" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
<literal name="icmp_ln80" val="1"/>
<literal name="icmp_ln82" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
:0  call fastcc void @ma_unitdatax_status_(i3 zeroext -3)

]]></Node>
<StgValue><ssdm name="call_ln90"/></StgValue>
</operation>

<operation id="98" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
<literal name="icmp_ln80" val="1"/>
<literal name="icmp_ln82" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln91"/></StgValue>
</operation>

<operation id="99" st_id="9" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
<literal name="icmp_ln80" val="1"/>
<literal name="icmp_ln82" val="1"/>
<literal name="medium_state_read_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="10" op_0_bw="10" op_1_bw="10" op_2_bw="32">
<![CDATA[
:0  %tmp_i3 = call fastcc zeroext i10 @random_int_gen(i10 zeroext 15) nounwind

]]></Node>
<StgValue><ssdm name="tmp_i3"/></StgValue>
</operation>

<operation id="100" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
<literal name="icmp_ln80" val="1"/>
<literal name="icmp_ln82" val="1"/>
<literal name="medium_state_read_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="10" op_1_bw="10">
<![CDATA[
:1  store i10 %tmp_i3, i10* @vo_backoff_counter, align 2

]]></Node>
<StgValue><ssdm name="store_ln328"/></StgValue>
</operation>

<operation id="101" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
<literal name="icmp_ln80" val="1"/>
<literal name="icmp_ln82" val="1"/>
<literal name="medium_state_read_3" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %._crit_edge20

]]></Node>
<StgValue><ssdm name="br_ln85"/></StgValue>
</operation>

<operation id="102" st_id="9" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
<literal name="icmp_ln80" val="1"/>
<literal name="icmp_ln82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
._crit_edge20:0  call fastcc void @ma_unitdatax_status_(i3 zeroext 0)

]]></Node>
<StgValue><ssdm name="call_ln86"/></StgValue>
</operation>

<operation id="103" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
<literal name="icmp_ln80" val="1"/>
<literal name="icmp_ln82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
._crit_edge20:1  %add_ln87 = add i12 %seq_number_load, 1

]]></Node>
<StgValue><ssdm name="add_ln87"/></StgValue>
</operation>

<operation id="104" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
<literal name="icmp_ln80" val="1"/>
<literal name="icmp_ln82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="12" op_1_bw="12" op_2_bw="12">
<![CDATA[
._crit_edge20:2  store i12 %add_ln87, i12* @seq_number, align 2

]]></Node>
<StgValue><ssdm name="store_ln87"/></StgValue>
</operation>

<operation id="105" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="0"/>
<literal name="icmp_ln80" val="1"/>
<literal name="icmp_ln82" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge20:3  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln88"/></StgValue>
</operation>

<operation id="106" st_id="9" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="1"/>
<literal name="icmp_ln69" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
:0  call fastcc void @ma_unitdatax_status_(i3 zeroext -3)

]]></Node>
<StgValue><ssdm name="call_ln77"/></StgValue>
</operation>

<operation id="107" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="1"/>
<literal name="icmp_ln69" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln78"/></StgValue>
</operation>

<operation id="108" st_id="9" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="1"/>
<literal name="icmp_ln69" val="1"/>
<literal name="medium_state_read_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="10" op_0_bw="10" op_1_bw="10" op_2_bw="32">
<![CDATA[
:1  %tmp_i2 = call fastcc zeroext i10 @random_int_gen(i10 zeroext %CW_vi_load) nounwind

]]></Node>
<StgValue><ssdm name="tmp_i2"/></StgValue>
</operation>

<operation id="109" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="1"/>
<literal name="icmp_ln69" val="1"/>
<literal name="medium_state_read_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="0" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  store i10 %tmp_i2, i10* @vi_backoff_counter, align 2

]]></Node>
<StgValue><ssdm name="store_ln339"/></StgValue>
</operation>

<operation id="110" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="1"/>
<literal name="icmp_ln69" val="1"/>
<literal name="medium_state_read_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge18

]]></Node>
<StgValue><ssdm name="br_ln72"/></StgValue>
</operation>

<operation id="111" st_id="9" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="1"/>
<literal name="icmp_ln69" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
._crit_edge18:0  call fastcc void @ma_unitdatax_status_(i3 zeroext 0)

]]></Node>
<StgValue><ssdm name="call_ln73"/></StgValue>
</operation>

<operation id="112" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="1"/>
<literal name="icmp_ln69" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
._crit_edge18:1  %add_ln74 = add i12 %seq_number_load, 1

]]></Node>
<StgValue><ssdm name="add_ln74"/></StgValue>
</operation>

<operation id="113" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="1"/>
<literal name="icmp_ln69" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="0" op_0_bw="12" op_1_bw="12" op_2_bw="12">
<![CDATA[
._crit_edge18:2  store i12 %add_ln74, i12* @seq_number, align 2

]]></Node>
<StgValue><ssdm name="store_ln74"/></StgValue>
</operation>

<operation id="114" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="0"/>
<literal name="icmp_ln67" val="1"/>
<literal name="icmp_ln69" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge18:3  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln75"/></StgValue>
</operation>

<operation id="115" st_id="9" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="1"/>
<literal name="icmp_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
:0  call fastcc void @ma_unitdatax_status_(i3 zeroext -3)

]]></Node>
<StgValue><ssdm name="call_ln64"/></StgValue>
</operation>

<operation id="116" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="1"/>
<literal name="icmp_ln56" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln65"/></StgValue>
</operation>

<operation id="117" st_id="9" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="1"/>
<literal name="icmp_ln56" val="1"/>
<literal name="medium_state_read_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="10" op_0_bw="10" op_1_bw="10" op_2_bw="32">
<![CDATA[
:1  %tmp_i1 = call fastcc zeroext i10 @random_int_gen(i10 zeroext %CW_be_load) nounwind

]]></Node>
<StgValue><ssdm name="tmp_i1"/></StgValue>
</operation>

<operation id="118" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="1"/>
<literal name="icmp_ln56" val="1"/>
<literal name="medium_state_read_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="0" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  store i10 %tmp_i1, i10* @be_backoff_counter, align 2

]]></Node>
<StgValue><ssdm name="store_ln350"/></StgValue>
</operation>

<operation id="119" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="1"/>
<literal name="icmp_ln56" val="1"/>
<literal name="medium_state_read_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge17

]]></Node>
<StgValue><ssdm name="br_ln59"/></StgValue>
</operation>

<operation id="120" st_id="9" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="1"/>
<literal name="icmp_ln56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
._crit_edge17:0  call fastcc void @ma_unitdatax_status_(i3 zeroext 0)

]]></Node>
<StgValue><ssdm name="call_ln60"/></StgValue>
</operation>

<operation id="121" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="1"/>
<literal name="icmp_ln56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
._crit_edge17:1  %add_ln61 = add i12 %seq_number_load, 1

]]></Node>
<StgValue><ssdm name="add_ln61"/></StgValue>
</operation>

<operation id="122" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="1"/>
<literal name="icmp_ln56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="0" op_0_bw="12" op_1_bw="12" op_2_bw="12">
<![CDATA[
._crit_edge17:2  store i12 %add_ln61, i12* @seq_number, align 2

]]></Node>
<StgValue><ssdm name="store_ln61"/></StgValue>
</operation>

<operation id="123" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="0"/>
<literal name="empty_34" val="1"/>
<literal name="icmp_ln56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge17:3  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln62"/></StgValue>
</operation>

<operation id="124" st_id="9" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="1"/>
<literal name="icmp_ln43" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
:0  call fastcc void @ma_unitdatax_status_(i3 zeroext -3)

]]></Node>
<StgValue><ssdm name="call_ln51"/></StgValue>
</operation>

<operation id="125" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="1"/>
<literal name="icmp_ln43" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln52"/></StgValue>
</operation>

<operation id="126" st_id="9" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="1"/>
<literal name="icmp_ln43" val="1"/>
<literal name="medium_state_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="10" op_0_bw="10" op_1_bw="10" op_2_bw="32">
<![CDATA[
:1  %tmp_i = call fastcc zeroext i10 @random_int_gen(i10 zeroext %CW_bk_load) nounwind

]]></Node>
<StgValue><ssdm name="tmp_i"/></StgValue>
</operation>

<operation id="127" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="1"/>
<literal name="icmp_ln43" val="1"/>
<literal name="medium_state_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="201" bw="0" op_0_bw="10" op_1_bw="10">
<![CDATA[
:2  store i10 %tmp_i, i10* @bk_backoff_counter, align 2

]]></Node>
<StgValue><ssdm name="store_ln361"/></StgValue>
</operation>

<operation id="128" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="1"/>
<literal name="icmp_ln43" val="1"/>
<literal name="medium_state_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="202" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %._crit_edge14

]]></Node>
<StgValue><ssdm name="br_ln46"/></StgValue>
</operation>

<operation id="129" st_id="9" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="1"/>
<literal name="icmp_ln43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="204" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
._crit_edge14:0  call fastcc void @ma_unitdatax_status_(i3 zeroext 0)

]]></Node>
<StgValue><ssdm name="call_ln47"/></StgValue>
</operation>

<operation id="130" st_id="9" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="1"/>
<literal name="icmp_ln43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="205" bw="12" op_0_bw="12" op_1_bw="12">
<![CDATA[
._crit_edge14:1  %add_ln48 = add i12 %seq_number_load, 1

]]></Node>
<StgValue><ssdm name="add_ln48"/></StgValue>
</operation>

<operation id="131" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="1"/>
<literal name="icmp_ln43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="206" bw="0" op_0_bw="12" op_1_bw="12" op_2_bw="12">
<![CDATA[
._crit_edge14:2  store i12 %add_ln48, i12* @seq_number, align 2

]]></Node>
<StgValue><ssdm name="store_ln48"/></StgValue>
</operation>

<operation id="132" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="s_class_read" val="1"/>
<literal name="and_ln23" val="1"/>
<literal name="empty_15" val="1"/>
<literal name="empty_30" val="0"/>
<literal name="icmp_ln41" val="1"/>
<literal name="icmp_ln43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="207" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge14:3  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln49"/></StgValue>
</operation>

<operation id="133" st_id="9" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="215" bw="0">
<![CDATA[
._crit_edge19:0  ret void

]]></Node>
<StgValue><ssdm name="ret_ln94"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="134" st_id="10" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="149" bw="4" op_0_bw="4" op_1_bw="1" op_2_bw="2" op_3_bw="8" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="2" op_10_bw="3" op_11_bw="2" op_12_bw="8" op_13_bw="2" op_14_bw="2" op_15_bw="2" op_16_bw="2" op_17_bw="0" op_18_bw="0">
<![CDATA[
:0  %enqueue_res_vi = call fastcc i4 @enqueue_dequeue_fram(i1 false, i2 -2, [100 x i8]* %mac_data)

]]></Node>
<StgValue><ssdm name="enqueue_res_vi"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="135" st_id="11" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="149" bw="4" op_0_bw="4" op_1_bw="1" op_2_bw="2" op_3_bw="8" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="2" op_10_bw="3" op_11_bw="2" op_12_bw="8" op_13_bw="2" op_14_bw="2" op_15_bw="2" op_16_bw="2" op_17_bw="0" op_18_bw="0">
<![CDATA[
:0  %enqueue_res_vi = call fastcc i4 @enqueue_dequeue_fram(i1 false, i2 -2, [100 x i8]* %mac_data)

]]></Node>
<StgValue><ssdm name="enqueue_res_vi"/></StgValue>
</operation>

<operation id="136" st_id="11" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="150" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:1  %icmp_ln69 = icmp eq i4 %enqueue_res_vi, -2

]]></Node>
<StgValue><ssdm name="icmp_ln69"/></StgValue>
</operation>

<operation id="137" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="151" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %icmp_ln69, label %18, label %20

]]></Node>
<StgValue><ssdm name="br_ln69"/></StgValue>
</operation>

<operation id="138" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln69" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:0  %medium_state_read_2 = call i1 @_ssdm_op_Read.ap_auto.volatile.i1P(i1* %medium_state)

]]></Node>
<StgValue><ssdm name="medium_state_read_2"/></StgValue>
</operation>

<operation id="139" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln69" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %medium_state_read_2, label %._crit_edge18, label %19

]]></Node>
<StgValue><ssdm name="br_ln70"/></StgValue>
</operation>

<operation id="140" st_id="11" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln69" val="1"/>
<literal name="medium_state_read_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="10" op_0_bw="10">
<![CDATA[
:0  %CW_vi_load = load i10* @CW_vi, align 2

]]></Node>
<StgValue><ssdm name="CW_vi_load"/></StgValue>
</operation>

<operation id="141" st_id="11" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln69" val="1"/>
<literal name="medium_state_read_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="10" op_0_bw="10" op_1_bw="10" op_2_bw="32">
<![CDATA[
:1  %tmp_i2 = call fastcc zeroext i10 @random_int_gen(i10 zeroext %CW_vi_load) nounwind

]]></Node>
<StgValue><ssdm name="tmp_i2"/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="142" st_id="12" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="169" bw="4" op_0_bw="4" op_1_bw="1" op_2_bw="2" op_3_bw="8" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="2" op_10_bw="3" op_11_bw="2" op_12_bw="8" op_13_bw="2" op_14_bw="2" op_15_bw="2" op_16_bw="2" op_17_bw="0" op_18_bw="0">
<![CDATA[
._crit_edge16:0  %enqueue_res_be = call fastcc i4 @enqueue_dequeue_fram(i1 false, i2 1, [100 x i8]* %mac_data)

]]></Node>
<StgValue><ssdm name="enqueue_res_be"/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="143" st_id="13" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="169" bw="4" op_0_bw="4" op_1_bw="1" op_2_bw="2" op_3_bw="8" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="2" op_10_bw="3" op_11_bw="2" op_12_bw="8" op_13_bw="2" op_14_bw="2" op_15_bw="2" op_16_bw="2" op_17_bw="0" op_18_bw="0">
<![CDATA[
._crit_edge16:0  %enqueue_res_be = call fastcc i4 @enqueue_dequeue_fram(i1 false, i2 1, [100 x i8]* %mac_data)

]]></Node>
<StgValue><ssdm name="enqueue_res_be"/></StgValue>
</operation>

<operation id="144" st_id="13" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="170" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
._crit_edge16:1  %icmp_ln56 = icmp eq i4 %enqueue_res_be, -2

]]></Node>
<StgValue><ssdm name="icmp_ln56"/></StgValue>
</operation>

<operation id="145" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="171" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge16:2  br i1 %icmp_ln56, label %13, label %15

]]></Node>
<StgValue><ssdm name="br_ln56"/></StgValue>
</operation>

<operation id="146" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:0  %medium_state_read_1 = call i1 @_ssdm_op_Read.ap_auto.volatile.i1P(i1* %medium_state)

]]></Node>
<StgValue><ssdm name="medium_state_read_1"/></StgValue>
</operation>

<operation id="147" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %medium_state_read_1, label %._crit_edge17, label %14

]]></Node>
<StgValue><ssdm name="br_ln57"/></StgValue>
</operation>

<operation id="148" st_id="13" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="1"/>
<literal name="medium_state_read_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="10" op_0_bw="10">
<![CDATA[
:0  %CW_be_load = load i10* @CW_be, align 2

]]></Node>
<StgValue><ssdm name="CW_be_load"/></StgValue>
</operation>

<operation id="149" st_id="13" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln56" val="1"/>
<literal name="medium_state_read_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="10" op_0_bw="10" op_1_bw="10" op_2_bw="32">
<![CDATA[
:1  %tmp_i1 = call fastcc zeroext i10 @random_int_gen(i10 zeroext %CW_be_load) nounwind

]]></Node>
<StgValue><ssdm name="tmp_i1"/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="150" st_id="14" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="189" bw="4" op_0_bw="4" op_1_bw="1" op_2_bw="2" op_3_bw="8" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="2" op_10_bw="3" op_11_bw="2" op_12_bw="8" op_13_bw="2" op_14_bw="2" op_15_bw="2" op_16_bw="2" op_17_bw="0" op_18_bw="0">
<![CDATA[
:0  %enqueue_res_bk = call fastcc i4 @enqueue_dequeue_fram(i1 false, i2 0, [100 x i8]* %mac_data)

]]></Node>
<StgValue><ssdm name="enqueue_res_bk"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="151" st_id="15" stage="1" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="189" bw="4" op_0_bw="4" op_1_bw="1" op_2_bw="2" op_3_bw="8" op_4_bw="3" op_5_bw="2" op_6_bw="3" op_7_bw="2" op_8_bw="3" op_9_bw="2" op_10_bw="3" op_11_bw="2" op_12_bw="8" op_13_bw="2" op_14_bw="2" op_15_bw="2" op_16_bw="2" op_17_bw="0" op_18_bw="0">
<![CDATA[
:0  %enqueue_res_bk = call fastcc i4 @enqueue_dequeue_fram(i1 false, i2 0, [100 x i8]* %mac_data)

]]></Node>
<StgValue><ssdm name="enqueue_res_bk"/></StgValue>
</operation>

<operation id="152" st_id="15" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="190" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
:1  %icmp_ln43 = icmp eq i4 %enqueue_res_bk, -2

]]></Node>
<StgValue><ssdm name="icmp_ln43"/></StgValue>
</operation>

<operation id="153" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="191" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:2  br i1 %icmp_ln43, label %9, label %11

]]></Node>
<StgValue><ssdm name="br_ln43"/></StgValue>
</operation>

<operation id="154" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="196" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:0  %medium_state_read = call i1 @_ssdm_op_Read.ap_auto.volatile.i1P(i1* %medium_state)

]]></Node>
<StgValue><ssdm name="medium_state_read"/></StgValue>
</operation>

<operation id="155" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln43" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %medium_state_read, label %._crit_edge14, label %10

]]></Node>
<StgValue><ssdm name="br_ln44"/></StgValue>
</operation>

<operation id="156" st_id="15" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln43" val="1"/>
<literal name="medium_state_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="199" bw="10" op_0_bw="10">
<![CDATA[
:0  %CW_bk_load = load i10* @CW_bk, align 2

]]></Node>
<StgValue><ssdm name="CW_bk_load"/></StgValue>
</operation>

<operation id="157" st_id="15" stage="2" lat="2">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln43" val="1"/>
<literal name="medium_state_read" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="200" bw="10" op_0_bw="10" op_1_bw="10" op_2_bw="32">
<![CDATA[
:1  %tmp_i = call fastcc zeroext i10 @random_int_gen(i10 zeroext %CW_bk_load) nounwind

]]></Node>
<StgValue><ssdm name="tmp_i"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="158" st_id="16" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="209" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
._crit_edge2:0  call fastcc void @ma_unitdatax_status_(i3 zeroext -4)

]]></Node>
<StgValue><ssdm name="call_ln28"/></StgValue>
</operation>

<operation id="159" st_id="16" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="210" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge2:1  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln29"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="160" st_id="17" stage="1" lat="1">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="212" bw="0" op_0_bw="0" op_1_bw="3" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="8" op_6_bw="8" op_7_bw="8">
<![CDATA[
:0  call fastcc void @ma_unitdatax_status_(i3 zeroext 1)

]]></Node>
<StgValue><ssdm name="call_ln16"/></StgValue>
</operation>

<operation id="161" st_id="17" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="213" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge19

]]></Node>
<StgValue><ssdm name="br_ln17"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
