INST:    1100 0000 0000 0001 lbi r0, 0x1
ARCH:    REG: 0 VALUE: 0x0001  
VERILOG: REG: 0 VALUE: 0x0001
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    1100 0001 0000 0010 lbi r1, 0x2
ARCH:    REG: 1 VALUE: 0x0002  
VERILOG: REG: 1 VALUE: 0x0002
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    1101 1001 0000 1000 add r2, r1, r0
ARCH:    REG: 2 VALUE: 0x0003  
VERILOG: REG: 2 VALUE: 0x0003
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    1101 1001 0000 1001 sub r2, r1, r0
ARCH:    REG: 2 VALUE: 0xffff  
VERILOG: REG: 2 VALUE: 0xffff
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    1101 1001 0000 1010 xor r2, r1, r0
ARCH:    REG: 2 VALUE: 0x0003  
VERILOG: REG: 2 VALUE: 0x0003
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    0000 1000 0000 0000 nop
INST:    1101 1001 0000 1011 andn r2, r1, r0
ARCH:    REG: 2 VALUE: 0x0002 ***DIFF***
VERILOG: REG: 2 VALUE: 0x0000
INST:    0000 0000 0000 0000 halt
FAIL: 1 differences
