{
  "module_name": "fsl_ifc.h",
  "hash_id": "fe6bf8061a6b4867c4984e061f3942e6a44d708f6e4b59370eb5339e50e57e7f",
  "original_prompt": "Ingested from linux-6.6.14/include/linux/fsl_ifc.h",
  "human_readable_source": " \n \n\n#ifndef __ASM_FSL_IFC_H\n#define __ASM_FSL_IFC_H\n\n#include <linux/compiler.h>\n#include <linux/types.h>\n#include <linux/io.h>\n\n#include <linux/of_platform.h>\n#include <linux/interrupt.h>\n\n \n#define FSL_IFC_BANK_COUNT 8\n\n#define FSL_IFC_VERSION_MASK\t0x0F0F0000\n#define FSL_IFC_VERSION_1_0_0\t0x01000000\n#define FSL_IFC_VERSION_1_1_0\t0x01010000\n#define FSL_IFC_VERSION_2_0_0\t0x02000000\n\n#define PGOFFSET_64K\t(64*1024)\n#define PGOFFSET_4K\t(4*1024)\n\n \n#define CSPR_BA\t\t\t\t0xFFFF0000\n#define CSPR_BA_SHIFT\t\t\t16\n#define CSPR_PORT_SIZE\t\t\t0x00000180\n#define CSPR_PORT_SIZE_SHIFT\t\t7\n \n#define CSPR_PORT_SIZE_8\t\t0x00000080\n \n#define CSPR_PORT_SIZE_16\t\t0x00000100\n \n#define CSPR_PORT_SIZE_32\t\t0x00000180\n \n#define CSPR_WP\t\t\t\t0x00000040\n#define CSPR_WP_SHIFT\t\t\t6\n \n#define CSPR_MSEL\t\t\t0x00000006\n#define CSPR_MSEL_SHIFT\t\t\t1\n \n#define CSPR_MSEL_NOR\t\t\t0x00000000\n \n#define CSPR_MSEL_NAND\t\t\t0x00000002\n \n#define CSPR_MSEL_GPCM\t\t\t0x00000004\n \n#define CSPR_V\t\t\t\t0x00000001\n#define CSPR_V_SHIFT\t\t\t0\n\n \n#define IFC_AMASK_MASK\t\t\t0xFFFF0000\n#define IFC_AMASK_SHIFT\t\t\t16\n#define IFC_AMASK(n)\t\t\t(IFC_AMASK_MASK << \\\n\t\t\t\t\t(__ilog2(n) - IFC_AMASK_SHIFT))\n\n \n \n#define CSOR_NAND_ECC_ENC_EN\t\t0x80000000\n#define CSOR_NAND_ECC_MODE_MASK\t\t0x30000000\n \n#define CSOR_NAND_ECC_MODE_4\t\t0x00000000\n \n#define CSOR_NAND_ECC_MODE_8\t\t0x10000000\n \n#define CSOR_NAND_ECC_DEC_EN\t\t0x04000000\n \n#define CSOR_NAND_RAL_MASK\t\t0x01800000\n#define CSOR_NAND_RAL_SHIFT\t\t20\n#define CSOR_NAND_RAL_1\t\t\t0x00000000\n#define CSOR_NAND_RAL_2\t\t\t0x00800000\n#define CSOR_NAND_RAL_3\t\t\t0x01000000\n#define CSOR_NAND_RAL_4\t\t\t0x01800000\n \n#define CSOR_NAND_PGS_MASK\t\t0x00180000\n#define CSOR_NAND_PGS_SHIFT\t\t16\n#define CSOR_NAND_PGS_512\t\t0x00000000\n#define CSOR_NAND_PGS_2K\t\t0x00080000\n#define CSOR_NAND_PGS_4K\t\t0x00100000\n#define CSOR_NAND_PGS_8K\t\t0x00180000\n \n#define CSOR_NAND_SPRZ_MASK\t\t0x0000E000\n#define CSOR_NAND_SPRZ_SHIFT\t\t13\n#define CSOR_NAND_SPRZ_16\t\t0x00000000\n#define CSOR_NAND_SPRZ_64\t\t0x00002000\n#define CSOR_NAND_SPRZ_128\t\t0x00004000\n#define CSOR_NAND_SPRZ_210\t\t0x00006000\n#define CSOR_NAND_SPRZ_218\t\t0x00008000\n#define CSOR_NAND_SPRZ_224\t\t0x0000A000\n#define CSOR_NAND_SPRZ_CSOR_EXT\t\t0x0000C000\n \n#define CSOR_NAND_PB_MASK\t\t0x00000700\n#define CSOR_NAND_PB_SHIFT\t\t8\n#define CSOR_NAND_PB(n)\t\t((__ilog2(n) - 5) << CSOR_NAND_PB_SHIFT)\n \n#define CSOR_NAND_TRHZ_MASK\t\t0x0000001C\n#define CSOR_NAND_TRHZ_SHIFT\t\t2\n#define CSOR_NAND_TRHZ_20\t\t0x00000000\n#define CSOR_NAND_TRHZ_40\t\t0x00000004\n#define CSOR_NAND_TRHZ_60\t\t0x00000008\n#define CSOR_NAND_TRHZ_80\t\t0x0000000C\n#define CSOR_NAND_TRHZ_100\t\t0x00000010\n \n#define CSOR_NAND_BCTLD\t\t\t0x00000001\n\n \n \n#define CSOR_NOR_ADM_SHFT_MODE_EN\t0x80000000\n \n#define CSOR_NOR_PGRD_EN\t\t0x10000000\n \n#define CSOR_NOR_AVD_TGL_PGM_EN\t\t0x01000000\n \n#define CSOR_NOR_ADM_MASK\t\t0x0003E000\n#define CSOR_NOR_ADM_SHIFT_SHIFT\t13\n#define CSOR_NOR_ADM_SHIFT(n)\t((n) << CSOR_NOR_ADM_SHIFT_SHIFT)\n \n#define CSOR_NOR_NOR_MODE_AYSNC_NOR\t0x00000000\n#define CSOR_NOR_NOR_MODE_AVD_NOR\t0x00000020\n \n#define CSOR_NOR_TRHZ_MASK\t\t0x0000001C\n#define CSOR_NOR_TRHZ_SHIFT\t\t2\n#define CSOR_NOR_TRHZ_20\t\t0x00000000\n#define CSOR_NOR_TRHZ_40\t\t0x00000004\n#define CSOR_NOR_TRHZ_60\t\t0x00000008\n#define CSOR_NOR_TRHZ_80\t\t0x0000000C\n#define CSOR_NOR_TRHZ_100\t\t0x00000010\n \n#define CSOR_NOR_BCTLD\t\t\t0x00000001\n\n \n \n#define CSOR_GPCM_GPMODE_NORMAL\t\t0x00000000\n \n#define CSOR_GPCM_GPMODE_ASIC\t\t0x80000000\n \n#define CSOR_GPCM_PARITY_EVEN\t\t0x40000000\n \n#define CSOR_GPCM_PAR_EN\t\t0x20000000\n \n#define CSOR_GPCM_GPTO_MASK\t\t0x0F000000\n#define CSOR_GPCM_GPTO_SHIFT\t\t24\n#define CSOR_GPCM_GPTO(n)\t((__ilog2(n) - 8) << CSOR_GPCM_GPTO_SHIFT)\n \n#define CSOR_GPCM_RGETA_EXT\t\t0x00080000\n \n#define CSOR_GPCM_WGETA_EXT\t\t0x00040000\n \n#define CSOR_GPCM_ADM_MASK\t\t0x0003E000\n#define CSOR_GPCM_ADM_SHIFT_SHIFT\t13\n#define CSOR_GPCM_ADM_SHIFT(n)\t((n) << CSOR_GPCM_ADM_SHIFT_SHIFT)\n \n#define CSOR_GPCM_GAPERRD_MASK\t\t0x00000180\n#define CSOR_GPCM_GAPERRD_SHIFT\t\t7\n#define CSOR_GPCM_GAPERRD(n)\t(((n) - 1) << CSOR_GPCM_GAPERRD_SHIFT)\n \n#define CSOR_GPCM_TRHZ_MASK\t\t0x0000001C\n#define CSOR_GPCM_TRHZ_20\t\t0x00000000\n#define CSOR_GPCM_TRHZ_40\t\t0x00000004\n#define CSOR_GPCM_TRHZ_60\t\t0x00000008\n#define CSOR_GPCM_TRHZ_80\t\t0x0000000C\n#define CSOR_GPCM_TRHZ_100\t\t0x00000010\n \n#define CSOR_GPCM_BCTLD\t\t\t0x00000001\n\n \n \n#define IFC_RB_STAT_READY_CS0\t\t0x80000000\n#define IFC_RB_STAT_READY_CS1\t\t0x40000000\n#define IFC_RB_STAT_READY_CS2\t\t0x20000000\n#define IFC_RB_STAT_READY_CS3\t\t0x10000000\n\n \n#define IFC_GCR_MASK\t\t\t0x8000F800\n \n#define IFC_GCR_SOFT_RST_ALL\t\t0x80000000\n \n#define IFC_GCR_TBCTL_TRN_TIME\t\t0x0000F800\n#define IFC_GCR_TBCTL_TRN_TIME_SHIFT\t11\n\n \n \n#define IFC_CM_EVTER_STAT_CSER\t\t0x80000000\n\n \n \n#define IFC_CM_EVTER_EN_CSEREN\t\t0x80000000\n\n \n \n#define IFC_CM_EVTER_INTR_EN_CSERIREN\t0x80000000\n\n \n \n#define IFC_CM_ERATTR0_ERTYP_READ\t0x80000000\n#define IFC_CM_ERATTR0_ERAID\t\t0x0FF00000\n#define IFC_CM_ERATTR0_ERAID_SHIFT\t20\n#define IFC_CM_ERATTR0_ESRCID\t\t0x0000FF00\n#define IFC_CM_ERATTR0_ESRCID_SHIFT\t8\n\n \n#define IFC_CCR_MASK\t\t\t0x0F0F8800\n \n#define IFC_CCR_CLK_DIV_MASK\t\t0x0F000000\n#define IFC_CCR_CLK_DIV_SHIFT\t\t24\n#define IFC_CCR_CLK_DIV(n)\t\t((n-1) << IFC_CCR_CLK_DIV_SHIFT)\n \n#define IFC_CCR_CLK_DLY_MASK\t\t0x000F0000\n#define IFC_CCR_CLK_DLY_SHIFT\t\t16\n#define IFC_CCR_CLK_DLY(n)\t\t((n) << IFC_CCR_CLK_DLY_SHIFT)\n \n#define IFC_CCR_INV_CLK_EN\t\t0x00008000\n \n#define IFC_CCR_FB_IFC_CLK_SEL\t\t0x00000800\n\n \n \n#define IFC_CSR_CLK_STAT_STABLE\t\t0x80000000\n\n \n \n \n#define IFC_NAND_NCFGR_BOOT\t\t0x80000000\n \n#define IFC_NAND_NCFGR_SRAM_INIT_EN\t0x20000000\n \n#define IFC_NAND_NCFGR_ADDR_MODE_RC0\t0x00000000\n \n#define IFC_NAND_NCFGR_ADDR_MODE_RC1\t0x00400000\n \n#define IFC_NAND_NCFGR_NUM_LOOP_MASK\t0x0000F000\n#define IFC_NAND_NCFGR_NUM_LOOP_SHIFT\t12\n#define IFC_NAND_NCFGR_NUM_LOOP(n)\t((n) << IFC_NAND_NCFGR_NUM_LOOP_SHIFT)\n \n#define IFC_NAND_NCFGR_NUM_WAIT_MASK\t0x000000FF\n#define IFC_NAND_NCFGR_NUM_WAIT_SHIFT\t0\n\n \n \n#define IFC_NAND_FCR0_CMD0\t\t0xFF000000\n#define IFC_NAND_FCR0_CMD0_SHIFT\t24\n#define IFC_NAND_FCR0_CMD1\t\t0x00FF0000\n#define IFC_NAND_FCR0_CMD1_SHIFT\t16\n#define IFC_NAND_FCR0_CMD2\t\t0x0000FF00\n#define IFC_NAND_FCR0_CMD2_SHIFT\t8\n#define IFC_NAND_FCR0_CMD3\t\t0x000000FF\n#define IFC_NAND_FCR0_CMD3_SHIFT\t0\n#define IFC_NAND_FCR1_CMD4\t\t0xFF000000\n#define IFC_NAND_FCR1_CMD4_SHIFT\t24\n#define IFC_NAND_FCR1_CMD5\t\t0x00FF0000\n#define IFC_NAND_FCR1_CMD5_SHIFT\t16\n#define IFC_NAND_FCR1_CMD6\t\t0x0000FF00\n#define IFC_NAND_FCR1_CMD6_SHIFT\t8\n#define IFC_NAND_FCR1_CMD7\t\t0x000000FF\n#define IFC_NAND_FCR1_CMD7_SHIFT\t0\n\n \n \n#define IFC_NAND_COL_MS\t\t\t0x80000000\n \n#define IFC_NAND_COL_CA_MASK\t\t0x00000FFF\n\n \n \n#define IFC_NAND_BC\t\t\t0x000001FF\n\n \n \n#define IFC_NAND_FIR0_OP0\t\t0xFC000000\n#define IFC_NAND_FIR0_OP0_SHIFT\t\t26\n#define IFC_NAND_FIR0_OP1\t\t0x03F00000\n#define IFC_NAND_FIR0_OP1_SHIFT\t\t20\n#define IFC_NAND_FIR0_OP2\t\t0x000FC000\n#define IFC_NAND_FIR0_OP2_SHIFT\t\t14\n#define IFC_NAND_FIR0_OP3\t\t0x00003F00\n#define IFC_NAND_FIR0_OP3_SHIFT\t\t8\n#define IFC_NAND_FIR0_OP4\t\t0x000000FC\n#define IFC_NAND_FIR0_OP4_SHIFT\t\t2\n#define IFC_NAND_FIR1_OP5\t\t0xFC000000\n#define IFC_NAND_FIR1_OP5_SHIFT\t\t26\n#define IFC_NAND_FIR1_OP6\t\t0x03F00000\n#define IFC_NAND_FIR1_OP6_SHIFT\t\t20\n#define IFC_NAND_FIR1_OP7\t\t0x000FC000\n#define IFC_NAND_FIR1_OP7_SHIFT\t\t14\n#define IFC_NAND_FIR1_OP8\t\t0x00003F00\n#define IFC_NAND_FIR1_OP8_SHIFT\t\t8\n#define IFC_NAND_FIR1_OP9\t\t0x000000FC\n#define IFC_NAND_FIR1_OP9_SHIFT\t\t2\n#define IFC_NAND_FIR2_OP10\t\t0xFC000000\n#define IFC_NAND_FIR2_OP10_SHIFT\t26\n#define IFC_NAND_FIR2_OP11\t\t0x03F00000\n#define IFC_NAND_FIR2_OP11_SHIFT\t20\n#define IFC_NAND_FIR2_OP12\t\t0x000FC000\n#define IFC_NAND_FIR2_OP12_SHIFT\t14\n#define IFC_NAND_FIR2_OP13\t\t0x00003F00\n#define IFC_NAND_FIR2_OP13_SHIFT\t8\n#define IFC_NAND_FIR2_OP14\t\t0x000000FC\n#define IFC_NAND_FIR2_OP14_SHIFT\t2\n\n \nenum ifc_nand_fir_opcodes {\n\tIFC_FIR_OP_NOP,\n\tIFC_FIR_OP_CA0,\n\tIFC_FIR_OP_CA1,\n\tIFC_FIR_OP_CA2,\n\tIFC_FIR_OP_CA3,\n\tIFC_FIR_OP_RA0,\n\tIFC_FIR_OP_RA1,\n\tIFC_FIR_OP_RA2,\n\tIFC_FIR_OP_RA3,\n\tIFC_FIR_OP_CMD0,\n\tIFC_FIR_OP_CMD1,\n\tIFC_FIR_OP_CMD2,\n\tIFC_FIR_OP_CMD3,\n\tIFC_FIR_OP_CMD4,\n\tIFC_FIR_OP_CMD5,\n\tIFC_FIR_OP_CMD6,\n\tIFC_FIR_OP_CMD7,\n\tIFC_FIR_OP_CW0,\n\tIFC_FIR_OP_CW1,\n\tIFC_FIR_OP_CW2,\n\tIFC_FIR_OP_CW3,\n\tIFC_FIR_OP_CW4,\n\tIFC_FIR_OP_CW5,\n\tIFC_FIR_OP_CW6,\n\tIFC_FIR_OP_CW7,\n\tIFC_FIR_OP_WBCD,\n\tIFC_FIR_OP_RBCD,\n\tIFC_FIR_OP_BTRD,\n\tIFC_FIR_OP_RDSTAT,\n\tIFC_FIR_OP_NWAIT,\n\tIFC_FIR_OP_WFR,\n\tIFC_FIR_OP_SBRD,\n\tIFC_FIR_OP_UA,\n\tIFC_FIR_OP_RB,\n};\n\n \n#define IFC_NAND_CSEL\t\t\t0x0C000000\n#define IFC_NAND_CSEL_SHIFT\t\t26\n#define IFC_NAND_CSEL_CS0\t\t0x00000000\n#define IFC_NAND_CSEL_CS1\t\t0x04000000\n#define IFC_NAND_CSEL_CS2\t\t0x08000000\n#define IFC_NAND_CSEL_CS3\t\t0x0C000000\n\n \n \n#define IFC_NAND_SEQ_STRT_FIR_STRT\t0x80000000\n \n#define IFC_NAND_SEQ_STRT_AUTO_ERS\t0x00800000\n \n#define IFC_NAND_SEQ_STRT_AUTO_PGM\t0x00100000\n \n#define IFC_NAND_SEQ_STRT_AUTO_CPB\t0x00020000\n \n#define IFC_NAND_SEQ_STRT_AUTO_RD\t0x00004000\n \n#define IFC_NAND_SEQ_STRT_AUTO_STAT_RD\t0x00000800\n\n \n \n#define IFC_NAND_EVTER_STAT_OPC\t\t0x80000000\n \n#define IFC_NAND_EVTER_STAT_FTOER\t0x08000000\n \n#define IFC_NAND_EVTER_STAT_WPER\t0x04000000\n \n#define IFC_NAND_EVTER_STAT_ECCER\t0x02000000\n \n#define IFC_NAND_EVTER_STAT_RCW_DN\t0x00008000\n \n#define IFC_NAND_EVTER_STAT_BOOT_DN\t0x00004000\n \n#define IFC_NAND_EVTER_STAT_BBI_SRCH_SE\t0x00000800\n\n \n#define PGRDCMPL_EVT_STAT_MASK\t\t0xFFFF0000\n \n#define PGRDCMPL_EVT_STAT_SECTION_SP(n)\t(1 << (31 - (n)))\n \n#define PGRDCMPL_EVT_STAT_LP_2K(n)\t(0xF << (28 - (n)*4))\n \n#define PGRDCMPL_EVT_STAT_LP_4K(n)\t(0xFF << (24 - (n)*8))\n\n \n \n#define IFC_NAND_EVTER_EN_OPC_EN\t0x80000000\n \n#define IFC_NAND_EVTER_EN_PGRDCMPL_EN\t0x20000000\n \n#define IFC_NAND_EVTER_EN_FTOER_EN\t0x08000000\n \n#define IFC_NAND_EVTER_EN_WPER_EN\t0x04000000\n \n#define IFC_NAND_EVTER_EN_ECCER_EN\t0x02000000\n\n \n \n#define IFC_NAND_EVTER_INTR_OPCIR_EN\t\t0x80000000\n \n#define IFC_NAND_EVTER_INTR_PGRDCMPLIR_EN\t0x20000000\n \n#define IFC_NAND_EVTER_INTR_FTOERIR_EN\t\t0x08000000\n \n#define IFC_NAND_EVTER_INTR_WPERIR_EN\t\t0x04000000\n \n#define IFC_NAND_EVTER_INTR_ECCERIR_EN\t\t0x02000000\n\n \n#define IFC_NAND_ERATTR0_MASK\t\t0x0C080000\n \n#define IFC_NAND_ERATTR0_ERCS_CS0\t0x00000000\n#define IFC_NAND_ERATTR0_ERCS_CS1\t0x04000000\n#define IFC_NAND_ERATTR0_ERCS_CS2\t0x08000000\n#define IFC_NAND_ERATTR0_ERCS_CS3\t0x0C000000\n \n#define IFC_NAND_ERATTR0_ERTTYPE_READ\t0x00080000\n\n \n \n#define IFC_NAND_NFSR_RS0\t\t0xFF000000\n \n#define IFC_NAND_NFSR_RS1\t\t0x00FF0000\n\n \n \n#define IFC_NAND_ECCSTAT0_ERRCNT_SECTOR0_MASK\t0x0F000000\n#define IFC_NAND_ECCSTAT0_ERRCNT_SECTOR0_SHIFT\t24\n#define IFC_NAND_ECCSTAT0_ERRCNT_SECTOR1_MASK\t0x000F0000\n#define IFC_NAND_ECCSTAT0_ERRCNT_SECTOR1_SHIFT\t16\n#define IFC_NAND_ECCSTAT0_ERRCNT_SECTOR2_MASK\t0x00000F00\n#define IFC_NAND_ECCSTAT0_ERRCNT_SECTOR2_SHIFT\t8\n#define IFC_NAND_ECCSTAT0_ERRCNT_SECTOR3_MASK\t0x0000000F\n#define IFC_NAND_ECCSTAT0_ERRCNT_SECTOR3_SHIFT\t0\n#define IFC_NAND_ECCSTAT1_ERRCNT_SECTOR4_MASK\t0x0F000000\n#define IFC_NAND_ECCSTAT1_ERRCNT_SECTOR4_SHIFT\t24\n#define IFC_NAND_ECCSTAT1_ERRCNT_SECTOR5_MASK\t0x000F0000\n#define IFC_NAND_ECCSTAT1_ERRCNT_SECTOR5_SHIFT\t16\n#define IFC_NAND_ECCSTAT1_ERRCNT_SECTOR6_MASK\t0x00000F00\n#define IFC_NAND_ECCSTAT1_ERRCNT_SECTOR6_SHIFT\t8\n#define IFC_NAND_ECCSTAT1_ERRCNT_SECTOR7_MASK\t0x0000000F\n#define IFC_NAND_ECCSTAT1_ERRCNT_SECTOR7_SHIFT\t0\n#define IFC_NAND_ECCSTAT2_ERRCNT_SECTOR8_MASK\t0x0F000000\n#define IFC_NAND_ECCSTAT2_ERRCNT_SECTOR8_SHIFT\t24\n#define IFC_NAND_ECCSTAT2_ERRCNT_SECTOR9_MASK\t0x000F0000\n#define IFC_NAND_ECCSTAT2_ERRCNT_SECTOR9_SHIFT\t16\n#define IFC_NAND_ECCSTAT2_ERRCNT_SECTOR10_MASK\t0x00000F00\n#define IFC_NAND_ECCSTAT2_ERRCNT_SECTOR10_SHIFT\t8\n#define IFC_NAND_ECCSTAT2_ERRCNT_SECTOR11_MASK\t0x0000000F\n#define IFC_NAND_ECCSTAT2_ERRCNT_SECTOR11_SHIFT\t0\n#define IFC_NAND_ECCSTAT3_ERRCNT_SECTOR12_MASK\t0x0F000000\n#define IFC_NAND_ECCSTAT3_ERRCNT_SECTOR12_SHIFT\t24\n#define IFC_NAND_ECCSTAT3_ERRCNT_SECTOR13_MASK\t0x000F0000\n#define IFC_NAND_ECCSTAT3_ERRCNT_SECTOR13_SHIFT\t16\n#define IFC_NAND_ECCSTAT3_ERRCNT_SECTOR14_MASK\t0x00000F00\n#define IFC_NAND_ECCSTAT3_ERRCNT_SECTOR14_SHIFT\t8\n#define IFC_NAND_ECCSTAT3_ERRCNT_SECTOR15_MASK\t0x0000000F\n#define IFC_NAND_ECCSTAT3_ERRCNT_SECTOR15_SHIFT\t0\n\n \n#define IFC_NAND_NCR_FTOCNT_MASK\t0x1E000000\n#define IFC_NAND_NCR_FTOCNT_SHIFT\t25\n#define IFC_NAND_NCR_FTOCNT(n)\t((_ilog2(n) - 8)  << IFC_NAND_NCR_FTOCNT_SHIFT)\n\n \n \n#define IFC_NAND_AUTOBOOT_TRGR_RCW_LD\t0x80000000\n \n#define IFC_NAND_AUTOBOOT_TRGR_BOOT_LD\t0x20000000\n\n \n \n#define IFC_NAND_MDR_RDATA0\t\t0xFF000000\n \n#define IFC_NAND_MDR_RDATA1\t\t0x00FF0000\n\n \n \n \n#define IFC_NOR_EVTER_STAT_OPC_NOR\t0x80000000\n \n#define IFC_NOR_EVTER_STAT_WPER\t\t0x04000000\n \n#define IFC_NOR_EVTER_STAT_STOER\t0x01000000\n\n \n \n#define IFC_NOR_EVTER_EN_OPCEN_NOR\t0x80000000\n \n#define IFC_NOR_EVTER_EN_WPEREN\t\t0x04000000\n \n#define IFC_NOR_EVTER_EN_STOEREN\t0x01000000\n\n \n \n#define IFC_NOR_EVTER_INTR_OPCEN_NOR\t0x80000000\n \n#define IFC_NOR_EVTER_INTR_WPEREN\t0x04000000\n \n#define IFC_NOR_EVTER_INTR_STOEREN\t0x01000000\n\n \n \n#define IFC_NOR_ERATTR0_ERSRCID\t\t0xFF000000\n \n#define IFC_NOR_ERATTR0_ERAID\t\t0x000FF000\n \n#define IFC_NOR_ERATTR0_ERCS_CS0\t0x00000000\n#define IFC_NOR_ERATTR0_ERCS_CS1\t0x00000010\n#define IFC_NOR_ERATTR0_ERCS_CS2\t0x00000020\n#define IFC_NOR_ERATTR0_ERCS_CS3\t0x00000030\n \n#define IFC_NOR_ERATTR0_ERTYPE_READ\t0x00000001\n\n \n#define IFC_NOR_ERATTR2_ER_NUM_PHASE_EXP\t0x000F0000\n#define IFC_NOR_ERATTR2_ER_NUM_PHASE_PER\t0x00000F00\n\n \n#define IFC_NORCR_MASK\t\t\t0x0F0F0000\n \n#define IFC_NORCR_NUM_PHASE_MASK\t0x0F000000\n#define IFC_NORCR_NUM_PHASE_SHIFT\t24\n#define IFC_NORCR_NUM_PHASE(n)\t((n-1) << IFC_NORCR_NUM_PHASE_SHIFT)\n \n#define IFC_NORCR_STOCNT_MASK\t\t0x000F0000\n#define IFC_NORCR_STOCNT_SHIFT\t\t16\n#define IFC_NORCR_STOCNT(n)\t((__ilog2(n) - 8) << IFC_NORCR_STOCNT_SHIFT)\n\n \n \n \n#define IFC_GPCM_EVTER_STAT_TOER\t0x04000000\n \n#define IFC_GPCM_EVTER_STAT_PER\t\t0x01000000\n\n \n \n#define IFC_GPCM_EVTER_EN_TOER_EN\t0x04000000\n \n#define IFC_GPCM_EVTER_EN_PER_EN\t0x01000000\n\n \n \n#define IFC_GPCM_EEIER_TOERIR_EN\t0x04000000\n \n#define IFC_GPCM_EEIER_PERIR_EN\t\t0x01000000\n\n \n \n#define IFC_GPCM_ERATTR0_ERSRCID\t0xFF000000\n \n#define IFC_GPCM_ERATTR0_ERAID\t\t0x000FF000\n \n#define IFC_GPCM_ERATTR0_ERCS_CS0\t0x00000000\n#define IFC_GPCM_ERATTR0_ERCS_CS1\t0x00000040\n#define IFC_GPCM_ERATTR0_ERCS_CS2\t0x00000080\n#define IFC_GPCM_ERATTR0_ERCS_CS3\t0x000000C0\n \n#define IFC_GPCM_ERATTR0_ERTYPE_READ\t0x00000001\n\n \n \n#define IFC_GPCM_ERATTR2_PERR_BEAT\t\t0x00000C00\n \n#define IFC_GPCM_ERATTR2_PERR_BYTE\t\t0x000000F0\n \n#define IFC_GPCM_ERATTR2_PERR_DATA_PHASE\t0x00000001\n\n \n#define IFC_GPCM_STAT_BSY\t\t0x80000000   \n\n \nstruct fsl_ifc_nand {\n\t__be32 ncfgr;\n\tu32 res1[0x4];\n\t__be32 nand_fcr0;\n\t__be32 nand_fcr1;\n\tu32 res2[0x8];\n\t__be32 row0;\n\tu32 res3;\n\t__be32 col0;\n\tu32 res4;\n\t__be32 row1;\n\tu32 res5;\n\t__be32 col1;\n\tu32 res6;\n\t__be32 row2;\n\tu32 res7;\n\t__be32 col2;\n\tu32 res8;\n\t__be32 row3;\n\tu32 res9;\n\t__be32 col3;\n\tu32 res10[0x24];\n\t__be32 nand_fbcr;\n\tu32 res11;\n\t__be32 nand_fir0;\n\t__be32 nand_fir1;\n\t__be32 nand_fir2;\n\tu32 res12[0x10];\n\t__be32 nand_csel;\n\tu32 res13;\n\t__be32 nandseq_strt;\n\tu32 res14;\n\t__be32 nand_evter_stat;\n\tu32 res15;\n\t__be32 pgrdcmpl_evt_stat;\n\tu32 res16[0x2];\n\t__be32 nand_evter_en;\n\tu32 res17[0x2];\n\t__be32 nand_evter_intr_en;\n\t__be32 nand_vol_addr_stat;\n\tu32 res18;\n\t__be32 nand_erattr0;\n\t__be32 nand_erattr1;\n\tu32 res19[0x10];\n\t__be32 nand_fsr;\n\tu32 res20;\n\t__be32 nand_eccstat[8];\n\tu32 res21[0x1c];\n\t__be32 nanndcr;\n\tu32 res22[0x2];\n\t__be32 nand_autoboot_trgr;\n\tu32 res23;\n\t__be32 nand_mdr;\n\tu32 res24[0x1C];\n\t__be32 nand_dll_lowcfg0;\n\t__be32 nand_dll_lowcfg1;\n\tu32 res25;\n\t__be32 nand_dll_lowstat;\n\tu32 res26[0x3c];\n};\n\n \nstruct fsl_ifc_nor {\n\t__be32 nor_evter_stat;\n\tu32 res1[0x2];\n\t__be32 nor_evter_en;\n\tu32 res2[0x2];\n\t__be32 nor_evter_intr_en;\n\tu32 res3[0x2];\n\t__be32 nor_erattr0;\n\t__be32 nor_erattr1;\n\t__be32 nor_erattr2;\n\tu32 res4[0x4];\n\t__be32 norcr;\n\tu32 res5[0xEF];\n};\n\n \nstruct fsl_ifc_gpcm {\n\t__be32 gpcm_evter_stat;\n\tu32 res1[0x2];\n\t__be32 gpcm_evter_en;\n\tu32 res2[0x2];\n\t__be32 gpcm_evter_intr_en;\n\tu32 res3[0x2];\n\t__be32 gpcm_erattr0;\n\t__be32 gpcm_erattr1;\n\t__be32 gpcm_erattr2;\n\t__be32 gpcm_stat;\n};\n\n \nstruct fsl_ifc_global {\n\t__be32 ifc_rev;\n\tu32 res1[0x2];\n\tstruct {\n\t\t__be32 cspr_ext;\n\t\t__be32 cspr;\n\t\tu32 res2;\n\t} cspr_cs[FSL_IFC_BANK_COUNT];\n\tu32 res3[0xd];\n\tstruct {\n\t\t__be32 amask;\n\t\tu32 res4[0x2];\n\t} amask_cs[FSL_IFC_BANK_COUNT];\n\tu32 res5[0xc];\n\tstruct {\n\t\t__be32 csor;\n\t\t__be32 csor_ext;\n\t\tu32 res6;\n\t} csor_cs[FSL_IFC_BANK_COUNT];\n\tu32 res7[0xc];\n\tstruct {\n\t\t__be32 ftim[4];\n\t\tu32 res8[0x8];\n\t} ftim_cs[FSL_IFC_BANK_COUNT];\n\tu32 res9[0x30];\n\t__be32 rb_stat;\n\t__be32 rb_map;\n\t__be32 wb_map;\n\t__be32 ifc_gcr;\n\tu32 res10[0x2];\n\t__be32 cm_evter_stat;\n\tu32 res11[0x2];\n\t__be32 cm_evter_en;\n\tu32 res12[0x2];\n\t__be32 cm_evter_intr_en;\n\tu32 res13[0x2];\n\t__be32 cm_erattr0;\n\t__be32 cm_erattr1;\n\tu32 res14[0x2];\n\t__be32 ifc_ccr;\n\t__be32 ifc_csr;\n\t__be32 ddr_ccr_low;\n};\n\n\nstruct fsl_ifc_runtime {\n\tstruct fsl_ifc_nand ifc_nand;\n\tstruct fsl_ifc_nor ifc_nor;\n\tstruct fsl_ifc_gpcm ifc_gpcm;\n};\n\nextern unsigned int convert_ifc_address(phys_addr_t addr_base);\nextern int fsl_ifc_find(phys_addr_t addr_base);\n\n \n\nstruct fsl_ifc_ctrl {\n\t \n\tstruct device\t\t\t*dev;\n\tstruct fsl_ifc_global __iomem\t*gregs;\n\tstruct fsl_ifc_runtime __iomem\t*rregs;\n\tint\t\t\t\tirq;\n\tint\t\t\t\tnand_irq;\n\tspinlock_t\t\t\tlock;\n\tvoid\t\t\t\t*nand;\n\tint\t\t\t\tversion;\n\tint\t\t\t\tbanks;\n\n\tu32 nand_stat;\n\twait_queue_head_t nand_wait;\n\tbool little_endian;\n};\n\nextern struct fsl_ifc_ctrl *fsl_ifc_ctrl_dev;\n\nstatic inline u32 ifc_in32(void __iomem *addr)\n{\n\tu32 val;\n\n\tif (fsl_ifc_ctrl_dev->little_endian)\n\t\tval = ioread32(addr);\n\telse\n\t\tval = ioread32be(addr);\n\n\treturn val;\n}\n\nstatic inline u16 ifc_in16(void __iomem *addr)\n{\n\tu16 val;\n\n\tif (fsl_ifc_ctrl_dev->little_endian)\n\t\tval = ioread16(addr);\n\telse\n\t\tval = ioread16be(addr);\n\n\treturn val;\n}\n\nstatic inline u8 ifc_in8(void __iomem *addr)\n{\n\treturn ioread8(addr);\n}\n\nstatic inline void ifc_out32(u32 val, void __iomem *addr)\n{\n\tif (fsl_ifc_ctrl_dev->little_endian)\n\t\tiowrite32(val, addr);\n\telse\n\t\tiowrite32be(val, addr);\n}\n\nstatic inline void ifc_out16(u16 val, void __iomem *addr)\n{\n\tif (fsl_ifc_ctrl_dev->little_endian)\n\t\tiowrite16(val, addr);\n\telse\n\t\tiowrite16be(val, addr);\n}\n\nstatic inline void ifc_out8(u8 val, void __iomem *addr)\n{\n\tiowrite8(val, addr);\n}\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}