
- načrtujemo po worst case načelu - vedno se pripravimo na najhujši primer
- če načrtujemo vezje, bomo vedno upoštevali npr. najpočasnejši preklopni čas

Vpliv povezovalnih žic:
- signal se po žicah širi s končno hitrostjo
- ne koncu žice se vhodni signal čez nekaj časa pokaže na izhodu (če ni odbojev in presluhov) - potovalni čas ($\tau = l \cdot \delta$)
-  $\delta \approx$ 5-7 $\frac{ns}{m}$
- povezava je "idelna", če velja:
	- $t_R, t_F >= 5 \cdot \tau$ (time rise in time fall, čas vzpona in čas padca), če to velja, potem zakasnitve premalo vplivajo na vezje, da bi nas zanimale
	- zanesljivost komunikacije izboljšamo tako, da zmanjšamo hitrost - vgrajeno v komunikacijskeh sisteme (npr. CanBus industrijska komunikacija malo bolj robustna na motnje)
	- CanBus:
		- industrija 1 Mb/s
		- avtomobili 125 kb/s - daljša $t_R$ in $t_F$
		-  $t_R$ in $t_F$ lahko nastavljamo aparaturno (dodamo upor), lahko pa je tudi programsko (spremenimo v software-u)
- če bo večji  $t_R$ in $t_F$, bo vezje bolj robustno (manj bodo zakasnitve vplivale, imamo lahko daljše žice, ker rabimo itak dolgo časa čakati na prehod signala iz 1 v 0 in obratno)
- če imamo slabo linijo, bo treba zmanjšati hitrost, da dobimo pravilne napetosti na sprejemniku

Razvoj tehnologije:
- neenakomeren razvoj
- število tranzistorjev: 
	- 1965 Moorov zakon (št. tranzistorjev se podvoji vsako leto)
	- 1975 popravek na 2 leti
	- 2015 Intel 2.5 let
	- zlagamo sloje enega na drugega, vertikalno zlagamo tranzistorje
	- razlike:
		- namen vezij - splošnonameski procesorji (CPE) imajo načeloma majšo gostoto (10-krat manj) tranzistorjev kot namenska vezja (flash)
- hitrost in poraba:
	- hitrost narašča linearno z zmanjševanjem "feature size"-a, ampak:
		- slabšanje lastnosti povezav
		- naraščanje dinamične porabe (CMOS ko preklapljamo vezje med stanji, se lahko zgodi, da sta oba tranzistoja odprta in dobimo tokovno špičko, statična poraba pa je praktično 0)
	- moč = $\alpha\cdot (frekvenca\_delovanja) \cdot (napetost)^2 \cdot (kapacitivno\_breme) = \alpha \cdot f \cdot v^2 \cdot c$
	- $\alpha$ = faktor aktivnosti:
		- CLK: $\alpha = 1$ (urin signal je najbolj aktiven, se največkrat preklaplja)
		- za ostale tipične signale: $\alpha \approx 0.1$
	- toplota, ki jo čip sprošča, ko ima večjo moč:
		- če uspemo znižati napajalno napetost, lahko kontroliramo dinamično moč
		- frekvenca še malo narašča, kapacitivno breme in $\alpha$ ostajata ista
		- trand padanja napajalne napetosti, da omejujemo rast dinamične porabe
	- primer:
		- ![500](../../Images2/Pasted%20image%2020241029114446.png)
		- največji vpliv ima napajalna napetost, ker je na kvadrat
- zmogljivost narašča vedno počasneje
- frekvenca in moč:
	- v 90-ih strmo narašča, potem pri okoli 3 GHz nimamo več cenovno sprejemnljivega načina hlajenja
	- 3,6 GHz power wall
	- 1982 do 2004:
		- 300-krat povečanje frekvence
		- 30-krat povečanje moči, ker smo toliko znižali napajalno napetost
- paralelizacija:
	- več jeder in več niti
	- če dodajamo več niti, dodamo 5% več elektronike, da dobimo 25% večji performance
	- cenovno najdražje so zgrešitve v predpomnilniku, ne pa cevovodne nevarnosti
	- niti so bolj neodvisne med sabo (če ena crkne, druga najbrž ne bo) in lahko potem ena nit zasede več procesorja kot druga - bolj izkoristimo eno jedro
	- cevovodno procesiranje:
		- procesor razdelimo na več neodvisnih stopenj in vsaka nekaj svojega dela
		- če porazdelimo delo na več vzporednih delov, lahko te elementi delajo počasneje in pri nižjih napajalnih napetosti - včasih bolj energijsko učinkovito, kot eno jedro
	- paralelizacija ni vedno trivialna za programerja, ker mora spremeniti program
	- paralelizcaija je danes edini realni način pohitritve računalnikov:
		- dobra plat: "2 jedri skupaj lahko porabita precej manj kot eno 2-krat hitrejše jedro" (ker spustimo frekvenco in napajalno napetost)
		- malo se poveča kapacitivna obremenitev (približno 2-krat)
		- napajalno napetost lahko spustimo na približno 60%
		- na koncu dobimo 40% dinamične porabe prvotnega vezja pri enaki zmogljivosti
		- ![400](../../Images2/Pasted%20image%2020241029120249.png)
		- primer cevovodno procesiranje:
			- ![400](../../Images2/Pasted%20image%2020241029120349.png)
			- 43% prvotne porabe
			- danes imamo več jeder in cevovodno procesiranje v vsakem jedru

### Mikroarhitekturni nivo računalnika

- mikroarhitektura
- organizacija - kako so deli (npr. ALU, registri ...) fizično izvedeni
- če optimiziramo kodo glede na izbran CPU, lahko dobimo veliko pohitritev

Kombinatorična logična vezja:
- nimajo pomnilnikov
- glede na stanje vshoda je enolično definirano stanje izhoda
- npr. seštevalnik
- nimajo nobenega notranjega stanja

Sekvenčna logična vezja:
- izhod je funkcija vhodov in notranjega stanja (pomnilnika)
- npr. flip flop, registri, števci
- ![400](../../Images2/Pasted%20image%2020241029123247.png)
- moramo vedeti, kdaj so izhodi v stabilnem stanju, da se lahko prepišejo v vhode drugih celic

Asinhronska digitalna vezja:
- prehod prek enih vrat je en propagacijski čas ($t_P$)
- če želimo vezje sinhronizirati z urinim signalom, rabimo počakati najdaljši $t_P$, ki ga ima to vezje
- primer sinhronsekga vezja:
	- ![400](../../Images2/Pasted%20image%2020241029123556.png)
	- prilagodimo se najpočasnejši veji, ko določamo urino periodo
	- urin signal je kompromis, ker so sinhronska vezja bolj enostavna
- naredimo npr. seštevanje v eni urini peridoi, množenje pa v več periodah, da nimamo zelo počasne ure
- za veje, ki štrlijo ven, jih probamo posebej premakniti, da se še vedno vse konča v eni urini periodi
- cevovod - če imamo več kompleksnih opravil, jih razdelimo, da se končajo v približno eni urini periodi
- ashinhronska vezja:
	- ločena obravnava posameznih vej
	- nimamo več urinega signala, ampak mora vsaka enota komunicirati z naslednjo (naredita handshake)
	- vsak par naprav neodvisno komunicira
	- - bolj kompleksno vezje, ker rabimo handshake (komunikacijo med vezji narediti); ker rabimo upoštevati različne zakasnitve
	- + lahko je hitreje, ker ne rabimo čakati do konca urine periode, da se gre naprej računati (lahko se tudi na sredini urine periode gre naprej)
	- + boljša poraba, ker gre vezje lahko v spanje, ko konča
	- ![350](../../Images2/Pasted%20image%2020241029124713.png)
- sinhronski pristop pripelje uro do vsake enote:
	- ![300](../../Images2/Pasted%20image%2020241029124730.png)
- kompleksnih procesorjev ne moremo asinhronsko narediti, ker bi bilo preveč kompleksno
- primer MIPS 3000 procesor: asinhronska izvedba je 4-krat hitrejša
- ARM: AMULET (asinhronski "ARM"), ni še dokončan