module Datamemory(

	input [7:0] A, WD, 
	output reg [7:0] RD,
	input WE, rst, clk
	
);

	//array 2d de memória
	//reg [7:0] memoria [7:0];
	// _ _ _ _ _ _ _ _ -> 2**8
	
	reg [7:0] memoria [255:0]; //8 bits de endereço 
	
	// ex.: memoria[x] retorna um vetor de 8 bits armazenado em x
	// ie 256 vetores de 8 bits
	// escrita
	always@(posedge clk or negedge rst) begin
	
	if(!rst)begin
		memoria[A] <= 8'b0;
		end
	else if (WE)begin
		memoria[A] <= WD [7:0];
	end
	
	end
	
	// leitura
	
	always@(*)begin
	
		RD = memoria[A];
	end
endmodule
