{"patent_id": "10-2024-0019783", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0147444", "출원번호": "10-2024-0019783", "발명의 명칭": "업데이트 셀과 이를 포함하는 뉴로모픽 회로 및 뉴로모픽 회로의 동작 방법", "출원인": "서울대학교산학협력단", "발명자": "김상범"}}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "업데이트 셀 어레이를 포함하고, 상기 업데이트 셀 어레이는 복수의 워드 라인; 상기 복수의 워드 라인과 교차하는 복수의 비트 라인; 및 상기복수의 워드 라인과 상기 복수의 비트 라인의 교차부들에 각각 배치된 복수의 업데이트 셀을 포함하고, 상기 업데이트 셀은, 제 1 전극과 제 2 전극을 포함하는 커패시터; 상기 제 2 전극에 연결된 제 1 노드, 상기 비트 라인에 연결된 제 2 노드 및 상기 워드 라인에 연결된 게이트를포함하는 스위칭 트랜지스터; 및 상기 커패시터에 연결되어 상기 커패시터를 충전(charging) 및 방전(discharging)시키기 위한 충방전 회로부를포함하는, 뉴로모픽 회로(neuromorphic circuit)."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 복수의 비트 라인 각각에 연결된 비교 회로부를 더 포함하고, 상기 비교 회로부는 양(+)의 임계 전압과 음(-)의 임계 전압을 기준으로 제 1 신호, 제 2 신호 및 제 3 신호를구분하여 출력하도록 구성된 뉴로모픽 회로."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서, 상기 충방전 회로부에 대하여, 양(+)의 전원 전압을 인가하기 위한 제 1 전원과 음(-)의 전원 전압을 인가하기위한 제 2 전원 및 상기 제 2 전극에 연결되는 연결 노드가 정의되는 뉴로모픽 회로."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서, 상기 충방전 회로부는, 상기 제 1 전원과 상기 연결 노드 사이에 직렬로 연결된 제 1 프로그래밍 트랜지스터 및 제 1 선택 트랜지스터,그리고 상기 제 2 전원과 상기 연결 노드 사이에 직렬로 연결된 제 2 프로그래밍 트랜지스터 및 제 2 선택 트랜지스터를 포함하는 뉴로모픽 회로."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 3 항에 있어서, 상기 충방전 회로부는, 상기 제 1 전원과 상기 연결 노드 사이에 연결된 제 1 프로그래밍 트랜지스터; 상기 제 2 전원과 상기 연결 노드 사이에 연결된 제 2 프로그래밍 트랜지스터; 상기 제 1 프로그래밍 트랜지스터의 게이트에 연결된 제 1 AND 게이트 회로 또는 제 1 NAND 게이트 회로; 및 상기 제 2 프로그래밍 트랜지스터의 게이트에 연결된 제 2 AND 게이트 회로 또는 제 2 NAND 게이트 회로를 포함하는 뉴로모픽 회로. 공개특허 10-2024-0147444-3-청구항 6 제 3 항에 있어서, 상기 충방전 회로부는, 상기 제 1 전원과 상기 연결 노드 사이에 연결된 제 1 프로그래밍 트랜지스터; 및 상기 제 2 전원과 상기 연결 노드 사이에 연결된 제 2 프로그래밍 트랜지스터를 포함하고, 상기 제 1 및 제 2 프로그래밍 트랜지스터 각각은 듀얼 게이트 구조 또는 더블 게이트 구조를 갖는 뉴로모픽 회로."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 3 항에 있어서, 상기 양(+)의 전원 전압 및 상기 음(-)의 전원 전압은 하나의 전원 공급부에 의해 공급되고, 상기 전원 공급부에 상기 제 1 및 제 2 전원의 기능이 포함되며, 상기 충방전 회로부는 상기 전원 공급부와 상기 연결 노드 사이에 직렬로 연결된 프로그래밍 트랜지스터 및 선택 트랜지스터를 포함하는 뉴로모픽 회로."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 3 항에 있어서, 상기 양(+)의 전원 전압 및 상기 음(-)의 전원 전압은 하나의 전원 공급부에 의해 공급되고, 상기 전원 공급부에 상기 제 1 및 제 2 전원의 기능이 포함되며, 상기 충방전 회로부는 상기 전원 공급부와 상기 연결 노드 사이에 연결된 프로그래밍 트랜지스터 및 상기 프로그래밍 트랜지스터의 게이트에 연결된 AND 게이트 회로 또는 NAND 게이트 회로를 포함하는 뉴로모픽 회로."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서, 상기 뉴로모픽 회로는 추론(inference) 셀 어레이를 더 포함하고, 상기 추론 셀 어레이는 복수의 제 1 배선; 상기 복수의 제 1 배선과 교차하는 복수의 제 2 배선; 및 상기 복수의 제 1 배선과 상기 복수의 제 2 배선의 교차부들에 각각 배치된 복수의 추론 셀을 포함하는 뉴로모픽 회로."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "복수의 워드 라인, 상기 복수의 워드 라인과 교차하는 복수의 비트 라인 및 상기 복수의 워드 라인과 상기 복수의 비트 라인의 교차부들에 각각 배치된 복수의 업데이트 셀을 포함하고, 상기 업데이트 셀은 제 1 전극과 제 2전극을 포함하는 커패시터 및 상기 제 2 전극에 연결된 제 1 노드, 상기 비트 라인에 연결된 제 2 노드 및 상기워드 라인에 연결된 게이트를 포함하는 스위칭 트랜지스터를 포함하는, 업데이트 셀 어레이; 상기 복수의 비트 라인 각각에 연결된 업데이트용 멀티플렉서; 및 상기 복수의 비트 라인 각각과 그에 대응하는 상기 업데이트용 멀티플렉서 사이에 연결된 제 1 스위치를 포함하는, 뉴로모픽 회로(neuromorphic circuit)."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서, 상기 복수의 비트 라인 각각에 연결된 것으로, 양(+)의 임계 전압과 음(-)의 임계 전압을 기준으로 제 1 신호,제 2 신호 및 제 3 신호를 구분하여 출력할 수 있는 비교 회로부; 및 상기 복수의 비트 라인 각각과 그에 대응하는 상기 비교 회로부 사이에 연결된 제 2 스위치를 더 포함하는 뉴로모픽 회로. 공개특허 10-2024-0147444-4-청구항 12 제 10 항에 있어서, 상기 업데이트용 멀티플렉서는, 강화(potentiation) 동작을 위해 양(+)의 전원 전압을 인가하기 위한 제 1 전원; 약화(depression) 동작을 위해 음(-)의 전원 전압을 인가하기 위한 제 2 전원; 및 업데이트 미실시를 위해 접지 전압을 인가하기 위한 접지 전원에 연결된 뉴로모픽 회로."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "뉴로모픽 회로의 동작 방법으로서, 상기 뉴로모픽 회로는, 복수의 워드 라인, 상기 복수의 워드 라인과 교차하는 복수의 비트 라인 및 상기 복수의 워드 라인과 상기 복수의 비트 라인의 교차부들에 각각 배치된 복수의 업데이트 셀을 포함하는 업데이트 셀 어레이, 및 상기 복수의 비트 라인 각각에 연결된 것으로, 양(+)의 임계 전압과 음(-)의 임계 전압을 기준으로 제 1 신호,제 2 신호 및 제 3 신호를 구분하여 출력할 수 있는 비교 회로부를 포함하고, 상기 동작 방법은 상기 업데이트 셀 어레이에 대한 읽기 동작을 수행하는 단계를 포함하고, 상기 읽기 동작을수행하는 단계는, 상기 복수의 워드 라인 중에서 선택된 워드 라인에 입력 신호를 인가하고, 상기 선택된 워드 라인에 연결된 제1 그룹의 업데이트 셀들에 대하여 상기 비교 회로부를 이용해서 상기 제 1 신호, 제 2 신호 및 제 3 신호를 구분하여 출력하는 단계를 포함하는, 뉴로모픽 회로의 동작 방법."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서, 상기 뉴로모픽 회로는 복수의 제 1 배선, 상기 복수의 제 1 배선과 교차하는 복수의 제 2 배선 및 상기 복수의제 1 배선과 상기 복수의 제 2 배선의 교차부들에 각각 배치된 복수의 추론 셀을 구비하는 추론 셀 어레이를 더포함하고, 상기 동작 방법은 상기 추론 셀 어레이에 대한 업데이트 동작을 수행하는 단계를 더 포함하고, 상기 업데이트동작을 수행하는 단계는, 상기 복수의 제 1 배선 중에서 선택된 제 1 배선에 입력 신호를 인가하고, 상기 선택된 제 1 배선에 연결된 제1 그룹의 추론 셀들에 대한 업데이트 동작을 수행하되, 상기 제 1 그룹의 업데이트 셀들 각각과 대응되는 위치에서 상기 제 1 신호, 제 2 신호 및 제 3 신호에 따라 상기 제 1 그룹의 추론 셀들에 대한 업데이트 동작을 수행하는 단계를 포함하는 뉴로모픽 회로의 동작 방법."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 14 항에 있어서, 상기 제 1 신호에 해당하는 추론 셀에 대해서는 1 스텝 강화(potentiation) 동작이 수행되고, 상기 제 2 신호에 해당하는 추론 셀에 대해서는 1 스텝 약화(depression) 동작이 수행되며, 상기 제 3 신호에 해당하는 추론 셀에 대해서는 업데이트 동작이 미수행되는 뉴로모픽 회로의 동작 방법."}
{"patent_id": "10-2024-0019783", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 14 항에 있어서, 상기 업데이트 셀 어레이에 대한 읽기 동작을 수행하는 단계는 상기 워드 라인들을 하나씩 선택하면서 반복 수행되고, 상기 추론 셀 어레이에 대한 업데이트 동작을 수행하는 단계는 상기 제 1 배선들을 하나씩 선택하면서 반복 수공개특허 10-2024-0147444-5-행되는 뉴로모픽 회로의 동작 방법."}
{"patent_id": "10-2024-0019783", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "업데이트 셀과 이를 포함하는 뉴로모픽 회로 및 뉴로모픽 회로의 동작 방법에 관해 개시되어 있다. 개시된 뉴로 모픽 회로는 업데이트 셀 어레이를 포함할 수 있고, 상기 업데이트 셀 어레이는 복수의 워드 라인, 상기 복수의 워드 라인과 교차하는 복수의 비트 라인, 및 상기 복수의 워드 라인과 상기 복수의 비트 라인의 교차부들에 각각 (뒷면에 계속)"}
{"patent_id": "10-2024-0019783", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전자 회로/소자와 그 동작 방법 및 전자 회로/소자를 포함하는 장치에 관한 것으로서, 더욱 상세하게 는 업데이트 셀과 이를 포함하는 뉴로모픽 회로 및 뉴로모픽 회로의 동작 방법에 관한 것이다."}
{"patent_id": "10-2024-0019783", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "트랜지스터의 스케일링 축소가 한계에 다다르면서, 기존의 폰 노이만(von Neumann) 방식의 컴퓨터 시스템 체계 의 한계를 극복할 수 있는 새로운 개념으로 뉴로모픽 컴퓨팅(neuromorphic computing) 시스템이 많은 관심을 받 고 있다. 뉴로모픽 컴퓨팅은 인간의 뇌를 하드웨어적으로 모방하여 인공지능 동작을 구현하는 것이다. 인간의 뇌가 매우 복잡한 기능을 수행하지만 소비하는 에너지는 20W 정도 밖에 되지 않는 것에 착안해, 뉴로모픽 컴퓨 팅은 인간의 뇌 구조 자체를 모방하여 기존 폰 노이만 방식 컴퓨팅보다 월등한 연상, 추론, 인식의 인공지능 동 작을 초 저전력으로 수행할 수 있다. 이러한 뉴로모픽 컴퓨팅을 동작하게 하는 뉴로모픽 시스템은 인간의 뇌와 마찬가지로 수많은 뉴런(뉴런 소자)과 시냅스(시냅스 소자)로 구성되며, 신호 처리와 전달을 위한 부가 회로를 포함한다. 시냅스는 뉴런들이 발현하는 스파이크(spike)의 상관 관계에 따라 그 연결 강도(weight)를 기억하고, 경우에 따라, 상기 연결 강도를 강화/ 증가(potentiation)와 억압/감소(depression) 과정을 통해 조정한다. 이때, 상기 연결 강도는 시냅스의 전기전 도도(conductance)로 표현될 수 있다. 시냅스 소자로는 RRAM(resistive random access memory) 또는 멤리스터 (memristor) 기반의 소자가 많이 연구되어 왔고, 최근에는 MOSFET(metal-oxide-semiconductor field-effect transistor) 기반의 시냅스 소자도 연구되고 있다. 그런데, 기존의 로우 비트(low bit) 소자만으로는 온-칩(on-chip) 학습(training)을 수행하기 어렵고, 아날로그 (analog) 소자의 경우 쓰기 노이즈(write noise)가 심하다는 문제가 있다. 따라서, 비교적 쓰기 노이즈(write noise)가 적은 커패시터 기반 소자를 활용해서 웨이트(weight) 업데이트(update)를 진행할 필요가 있다. 전하- 기반의(charge-based) 시냅틱 소자의 경우, 전류와 시간으로 가중치 가변이 가능하여, 선형성 및 대칭성 확보에 매우 유리하며 쓰기 노이즈(write noise)가 비교적 적은 장점이 있다. 또한, 하나의 레이어(layer)에 두 가지 어레이를 사용하는 기존의 여러 학습 방식의 경우, ADC(analog-to- digital converter)를 활용하여 하나의 어레이에 학습된 정보를 다른 어레이로 전달해야 한다. ADC의 경우, 뉴 로모픽 컴퓨팅(neuromorphic computing)에서 엄청난 에너지 소모 및 영역 오버헤드(area overhead)를 유발할 수 있다. 뉴로모픽 컴퓨팅에서 ADC가 차지하는 영역 오버헤드(area overhead)의 비중은 약 2/3 이상일 수 있고, ADC가 차지하는 전력 오버헤드(power overhead)의 비중은 약 3/4 이상일 수 있다. 따라서, ADC를 사용하지 않거 나 ADC의 구성을 크게 단순화함으로써, 면적 및 에너지적인 이점을 확보할 필요가 있다."}
{"patent_id": "10-2024-0019783", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적 과제는 에너지 효율적이고 노이즈 영향이 적으며 영역 오버헤드(area overhead)를 줄일 수 있는 업데이트 셀(update cell) 및 이를 포함하는 뉴로모픽 회로를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 쓰기 노이즈(write noise)가 적은 커패시터 기반 소자를 활용해 서 가중치(weight) 업데이트(update)를 진행할 수 있고, 아울러, 기존의 ADC가 아닌 작은 사이즈의 비교 회로부 를 활용하여 면적 및 에너지적인 이점을 얻을 수 있는 뉴로모픽 회로를 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 업데이트 셀 및 뉴로모픽 회로의 동작 방식 및 이를 적용 한 학습 방식을 제공하는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 전력 소모를 크게 줄일 수 있고 노이즈 영향이 적으며 영역 오버 헤드(area overhead)를 줄일 수 있는 뉴로모픽 회로의 동작 방법 및 이를 적용한 학습 방식을 제공하는데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다."}
{"patent_id": "10-2024-0019783", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따르면, 업데이트 셀 어레이를 포함하고, 상기 업데이트 셀 어레이는 복수의 워드 라인; 상기 복수의 워드 라인과 교차하는 복수의 비트 라인; 및 상기 복수의 워드 라인과 상기 복수의 비트 라인의 교 차부들에 각각 배치된 복수의 업데이트 셀을 포함하고, 상기 업데이트 셀은 제 1 전극과 제 2 전극을 포함하는 커패시터; 상기 제 2 전극에 연결된 제 1 노드, 상기 비트 라인에 연결된 제 2 노드 및 상기 워드 라인에 연결 된 게이트를 포함하는 스위칭 트랜지스터; 및 상기 커패시터에 연결되어 상기 커패시터를 충전(charging) 및 방 전(discharging)시키기 위한 충방전 회로부를 포함하는 뉴로모픽 회로(neuromorphic circuit)가 제공된다. 상기 복수의 비트 라인 각각에 연결된 비교 회로부가 더 구비될 수 있고, 상기 비교 회로부는 양(+)의 임계 전 압과 음(-)의 임계 전압을 기준으로 제 1 신호, 제 2 신호 및 제 3 신호를 구분하여 출력하도록 구성될 수 있다. 상기 충방전 회로부에 대하여, 양(+)의 전원 전압을 인가하기 위한 제 1 전원과 음(-)의 전원 전압을 인가하기 위한 제 2 전원 및 상기 제 2 전극에 연결되는 연결 노드가 정의될 수 있다. 상기 충방전 회로부는 상기 제 1 전원과 상기 연결 노드 사이에 직렬로 연결된 제 1 프로그래밍 트랜지스터 및 제 1 선택 트랜지스터, 그리고, 상기 제 2 전원과 상기 연결 노드 사이에 직렬로 연결된 제 2 프로그래밍 트랜 지스터 및 제 2 선택 트랜지스터를 포함할 수 있다. 상기 충방전 회로부는 상기 제 1 전원과 상기 연결 노드 사이에 연결된 제 1 프로그래밍 트랜지스터; 상기 제 2 전원과 상기 연결 노드 사이에 연결된 제 2 프로그래밍 트랜지스터; 상기 제 1 프로그래밍 트랜지스터의 게이트 에 연결된 제 1 AND 게이트 회로 또는 제 1 NAND 게이트 회로; 및 상기 제 2 프로그래밍 트랜지스터의 게이트에 연결된 제 2 AND 게이트 회로 또는 제 2 NAND 게이트 회로를 포함할 수 있다. 상기 충방전 회로부는 상기 제 1 전원과 상기 연결 노드 사이에 연결된 제 1 프로그래밍 트랜지스터; 및 상기 제 2 전원과 상기 연결 노드 사이에 연결된 제 2 프로그래밍 트랜지스터를 포함할 수 있고, 상기 제 1 및 제 2 프로그래밍 트랜지스터 각각은 듀얼 게이트 구조 또는 더블 게이트 구조를 가질 수 있다. 상기 양(+)의 전원 전압 및 상기 음(-)의 전원 전압은 하나의 전원 공급부에 의해 공급될 수 있고, 상기 전원 공급부에 상기 제 1 및 제 2 전원의 기능이 포함될 수 있으며, 상기 충방전 회로부는 상기 전원 공급부와 상기 연결 노드 사이에 직렬로 연결된 프로그래밍 트랜지스터 및 선택 트랜지스터를 포함할 수 있다. 상기 양(+)의 전원 전압 및 상기 음(-)의 전원 전압은 하나의 전원 공급부에 의해 공급될 수 있고, 상기 전원 공급부에 상기 제 1 및 제 2 전원의 기능이 포함될 수 있으며, 상기 충방전 회로부는 상기 전원 공급부와 상기 연결 노드 사이에 연결된 프로그래밍 트랜지스터 및 상기 프로그래밍 트랜지스터의 게이트에 연결된 AND 게이트 회로 또는 NAND 게이트 회로를 포함할 수 있다. 상기 뉴로모픽 회로는 추론(inference) 셀 어레이를 더 포함할 수 있고, 상기 추론 셀 어레이는 복수의 제 1 배 선; 상기 복수의 제 1 배선과 교차하는 복수의 제 2 배선; 및 상기 복수의 제 1 배선과 상기 복수의 제 2 배선 의 교차부들에 각각 배치된 복수의 추론 셀을 포함할 수 있다. 본 발명의 다른 실시예에 따르면, 복수의 워드 라인, 상기 복수의 워드 라인과 교차하는 복수의 비트 라인 및 상기 복수의 워드 라인과 상기 복수의 비트 라인의 교차부들에 각각 배치된 복수의 업데이트 셀을 포함하고, 상 기 업데이트 셀은 제 1 전극과 제 2 전극을 포함하는 커패시터 및 상기 제 2 전극에 연결된 제 1 노드, 상기 비 트 라인에 연결된 제 2 노드 및 상기 워드 라인에 연결된 게이트를 포함하는 스위칭 트랜지스터를 포함하는, 업 데이트 셀 어레이; 상기 복수의 비트 라인 각각에 연결된 업데이트용 멀티플렉서; 및 상기 복수의 비트 라인 각 각과 그에 대응하는 상기 업데이트용 멀티플렉서 사이에 연결된 제 1 스위치를 포함하는 뉴로모픽 회로 (neuromorphic circuit)가 제공된다. 상기 뉴로모픽 회로는 상기 복수의 비트 라인 각각에 연결된 것으로, 양(+)의 임계 전압과 음(-)의 임계 전압을 기준으로 제 1 신호, 제 2 신호 및 제 3 신호를 구분하여 출력할 수 있는 비교 회로부; 및 상기 복수의 비트 라 인 각각과 그에 대응하는 상기 비교 회로부 사이에 연결된 제 2 스위치를 더 포함할 수 있다. 상기 업데이트용 멀티플렉서는 강화(potentiation) 동작을 위해 양(+)의 전원 전압을 인가하기 위한 제 1 전원; 약화(depression) 동작을 위해 음(-)의 전원 전압을 인가하기 위한 제 2 전원; 및 업데이트 미실시를 위해 접지전압을 인가하기 위한 접지 전원에 연결될 수 있다. 본 발명의 다른 실시예에 따르면, 뉴로모픽 회로의 동작 방법으로서, 상기 뉴로모픽 회로는 복수의 워드 라인, 상기 복수의 워드 라인과 교차하는 복수의 비트 라인 및 상기 복수의 워드 라인과 상기 복수의 비트 라인의 교 차부들에 각각 배치된 복수의 업데이트 셀을 포함하는 업데이트 셀 어레이, 및 상기 복수의 비트 라인 각각에 연결된 것으로, 양(+)의 임계 전압과 음(-)의 임계 전압을 기준으로 제 1 신호, 제 2 신호 및 제 3 신호를 구분 하여 출력할 수 있는 비교 회로부를 포함하고, 상기 동작 방법은 상기 업데이트 셀 어레이에 대한 읽기 동작을 수행하는 단계를 포함하고, 상기 읽기 동작을 수행하는 단계는 상기 복수의 워드 라인 중에서 선택된 워드 라인 에 입력 신호를 인가하고, 상기 선택된 워드 라인에 연결된 제 1 그룹의 업데이트 셀들에 대하여 상기 비교 회 로부를 이용해서 상기 제 1 신호, 제 2 신호 및 제 3 신호를 구분하여 출력하는 단계를 포함하는 뉴로모픽 회로 의 동작 방법이 제공된다. 상기 뉴로모픽 회로는 복수의 제 1 배선, 상기 복수의 제 1 배선과 교차하는 복수의 제 2 배선 및 상기 복수의 제 1 배선과 상기 복수의 제 2 배선의 교차부들에 각각 배치된 복수의 추론 셀을 구비하는 추론 셀 어레이를 더 포함할 수 있고, 상기 동작 방법은 상기 추론 셀 어레이에 대한 업데이트 동작을 수행하는 단계를 더 포함할 수 있고, 상기 업데이트 동작을 수행하는 단계는 상기 복수의 제 1 배선 중에서 선택된 제 1 배선에 입력 신호를 인가하고, 상기 선택된 제 1 배선에 연결된 제 1 그룹의 추론 셀들에 대한 업데이트 동작을 수행하되, 상기 제 1 그룹의 업데이트 셀들 각각과 대응되는 위치에서 상기 제 1 신호, 제 2 신호 및 제 3 신호에 따라 상기 제 1 그룹의 추론 셀들에 대한 업데이트 동작을 수행하는 단계를 포함할 수 있다. 상기 제 1 신호에 해당하는 추론 셀에 대해서는 1 스텝 강화(potentiation) 동작이 수행될 수 있고, 상기 제 2 신호에 해당하는 추론 셀에 대해서는 1 스텝 약화(depression) 동작이 수행될 수 있으며, 상기 제 3 신호에 해 당하는 추론 셀에 대해서는 업데이트 동작이 미수행될 수 있다. 상기 업데이트 셀 어레이에 대한 읽기 동작을 수행하는 단계는 상기 워드 라인들을 하나씩 선택하면서 반복 수 행될 수 있고, 상기 추론 셀 어레이에 대한 업데이트 동작을 수행하는 단계는 상기 제 1 배선들을 하나씩 선택 하면서 반복 수행될 수 있다."}
{"patent_id": "10-2024-0019783", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 따르면, 에너지 효율적이고 노이즈 영향이 적으며 영역 오버헤드(area overhead)를 줄일 수 있는 업데이트 셀(update cell) 및 이를 포함하는 뉴로모픽 회로를 구현할 수 있다. 본 발명의 실시예들에 따르면, 쓰기 노이즈(write noise)가 적은 커패시터 기반 소자를 활용해서 가중치 업데이트를 진행할 수 있고, 아울러, 기존의 ADC가 아닌 작은 사이즈의 비교 회로부를 활용하여 면적 및 에너지적인 이점을 얻을 수 있는 뉴 로모픽 회로를 구현할 수 있다. 또한, 본 발명의 실시예들에 따르면, 전력 소모를 크게 줄일 수 있고 노이즈 영향이 적으며 영역 오버헤드(area overhead)를 줄일 수 있는 뉴로모픽 회로의 동작 방법 및 이를 적용한 학습 방식을 구현할 수 있다. 실시예들에 따른 뉴로모픽 회로의 동작 방법은 온-칩(on-chip) 학습에 유용하게 적용될 수 있다. 본 발명의 실시예들에 따르면, 우수한 성능을 갖고 면적 및 에너지적으로 상당한 이점을 갖는 뉴로모픽 장치(뉴 로모픽 시스템)를 구현할 수 있다."}
{"patent_id": "10-2024-0019783", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "그러나, 본 발명의 효과는 상기 효과들로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어 나지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2024-0019783", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하 게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있다. 본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태 를 포함할 수 있다. 또한, 본 명세서에서 사용되는 \"포함한다(comprise)\" 및/또는 \"포함하는(comprising)\"이라 는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이 상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 \"연결\"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다. 아울러, 본원 명세서에서 어떤 부재가 다른 부재 \"상에\" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용 어 \"및/또는\"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 \"약\", \"실질적으로\" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도 의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급 된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. 도 1은 본 발명의 일 실시예에 따른 업데이트 셀(update cell)(UC10) 및 이를 포함하는 뉴로모픽 회로 (neuromorphic circuit)를 보여주는 회로도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 뉴로모픽 회로는 업데이트 셀 어레이(UA10)를 포함할 수 있다. 업데 이트 셀 어레이(UA10)는 '업데이트 셀 어레이 회로' 또는 '업데이트 셀 어레이 소자'라고 할 수 있다. 업데이트 셀 어레이(UA10)는 추론 셀 어레이(inference cell array)를 업데이트(즉, 가중치 갱신)하는데 사용되는 소자일 수 있다. 업데이트 셀 어레이(UA10)는 복수의 워드 라인(WL), 상기 복수의 워드 라인(WL)과 교차하는 복수의 비트 라인 (BL), 및 상기 복수의 워드 라인(WL)과 상기 복수의 비트 라인(BL)의 교차부들에 각각 배치된 복수의 업데이트 셀(UC10)을 포함할 수 있다. 복수의 워드 라인(WL)은 WL1, WL2, …, WLn으로 표시된 워드 라인들을 포함할 수 있다. 복수의 비트 라인(BL)은 BL1, BL2, …, BLn으로 표시된 비트 라인들을 포함할 수 있다. 복수의 워드 라인 (WL)과 복수의 비트 라인(BL)의 개수는 같거나 다를 수도 있다. 업데이트 셀(UC10)은 커패시터(CP1), 커패시터(CP1)에 연결된 스위칭 트랜지스터(ST1), 및 커패시터(CP1)에 연 결되어 커패시터(CP1)를 충전(charging) 및 방전(discharging)시키기 위한 충방전 회로부(CD1)를 포함할 수 있 다. 커패시터(CP1)는 제 1 전극(E1)과 제 2 전극(E2)을 포함할 수 있다. 또한, 커패시터(CP1)는 제 1 전극(E1) 과 제 2 전극(E2) 사이에 배치된 유전층(즉, 커패시터 유전층)을 포함할 수 있다. 스위칭 트랜지스터(ST1)는 제 2 전극(E2)에 연결된 제 1 노드(N1), 비트 라인(BL)에 연결된 제 2 노드(N2) 및 워드 라인(WL)에 연결된 게이트 (G1)를 포함할 수 있다. 제 1 노드(N1)와 제 2 노드(N2)는 각각 드레인 및 소스이거나, 그 반대일 수 있다. 워 드 라인(WL)에 의해 게이트(G1)가 제어될 수 있다. 커패시터(CP1)의 제 1 전극(E1)은 접지될 수 있지만, 이에 제한되지 아니한다. 충방전 회로부(CD1)는 커패시터(CP1)의 충전 및 방전을 위한 회로부일 수 있다. 커패시터(CP1)에 저장되는 전하 의 양에 따라서 가중치가 결정될 수 있으므로, 충방전 회로부(CD1)는 업데이트 셀(UC10)의 가중치를 업데이트 하는 용도로 사용될 수 있다. 따라서, 충방전 회로부(CD1)는 '업데이트용 회로부'라고 할 수 있다. 충방전 회로 부(CD1)에 대하여, 양(+)의 전원 전압을 인가하기 위한 제 1 전원과 음(-)의 전원 전압을 인가하기 위한 제 2 전원, 및 커패시터(CP1)의 제 2 전극(E2)에 연결되는 연결 노드(CN1)가 정의될 수 있다. 충방전 회로부(CD1)가 가질 수 있는 구체적인 구성은 아래에서 도 2 내지 도 11c를 참조하여 상세히 설명하도록 한다. 본 발명의 실시예에 따른 업데이트 셀(UC10)은 쓰기 노이즈(write noise)가 적은 커패시터 기반의 소자일 수 있 다. 또한, 업데이트 셀(UC10)은 전하-기반(charge-based) 시냅스 소자라고 할 수 있다. 전하-기반 시냅스 소자 는 선형성 및 대칭성 확보에 유리하며 쓰기 노이즈가 적은 장점을 가질 수 있다. 본 발명의 실시예에 따르면, 쓰기 노이즈가 적은 커패시터 기반 소자를 활용해서 가중치 업데이트를 진행할 수 있다. 일 실시예에 따르면, 상기 뉴로모픽 회로는 복수의 비트 라인(BL) 각각에 연결된 비교 회로부(CC10)를 더 포함 할 수 있다. 비교 회로부(CC10)는 양(+)의 임계 전압(threshold voltage)과 음(-)의 임계 전압을 기준으로 제 1 신호, 제 2 신호 및 제 3 신호를 구분하여 출력하도록 구성될 수 있다. 비교 회로부(CC10)는 측정되는 전압의 크기를 양(+)의 임계 전압 및 음(-)의 임계 전압과 비교하여 출력 신호를 결정할 수 있고, 비교 결과에 따라서, 상기 제 1 신호, 제 2 신호 및 제 3 신호 중 어느 하나의 신호를 출력할 수 있다. 비교 회로부(CC10)는 측정되는 전압의 크기가 양(+)의 임계 전압 보다 크면 상기 제 1 신호를 출력할 수 있고, 측정되는 전압의 크기가 음(-)의 임계 전압 보다 작으면 상기 제 2 신호를 출력할 수 있으며, 측정되 는 전압의 크기가 양(+)의 임계 전압과 음(-)의 임계 전압 사이이면 상기 제 3 신호를 출력할 수 있다. 따라서, 상기 제 1 신호는 상위 신호일 수 있고, 상기 제 2 신호는 하위 신호일 수 있고, 상기 제 3 신호는 중간 신호일 수 있다. 예를 들어, 상기 제 1 신호는 +1에 대응하는 신호일 수 있고, 상기 제 2 신호는 -1에 대응하는 신호일 수 있고, 상기 제 3 신호는 0에 대응하는 신호일 수 있다. 일례에 따르면, 비교 회로부(CC10)는 양(+)의 임계 전압과 음(-)의 임계 전압을 기준으로 상기 제 1 신호, 제 2 신호 및 제 3 신호만 구분하여 출력하는 회로일 수 있다. 비교 회로부(CC10)는 양(+)의 임계 전압과 음(-)의 임계 전압을 구분함으로써 상위 신호, 중간 신호 및 하위 신 호를 구분하여 출력할 수 있는 회로일 수 있다. 다시 말해, 비교 회로부(CC10)는 양(+)의 임계 전압과 음(-)의 임계 전압을 구분함으로써 +1, 0, -1 신호를 구분하여 출력할 수 있는 회로일 수 있다. 비교 회로부(CC10)는, 예를 들어, 감지 증폭기(sense amplifier)(S/A), 2-비트 ADC(analog-to-digital converter), TCAM(ternarycontent-addressable memory) 등을 포함할 수 있다. 비교 회로부(CC10)는 감지 증폭기(S/A)이거나 이를 포함할 수 있고, 2-비트 ADC 이거나 이를 포함할 수 있고, 또는 TCAM 이거나 이를 포함할 수 있다. 그러나, 양(+)의 임 계 전압과 음(-)의 임계 전압을 구분할 수 있는 회로의 구체적인 종류는 전술한 바에 한정되지 않고, 다양하게 변화될 수 있다. 비교 회로부(CC10)의 구성은 기존 ADC(일반적인 ADC)에 비해 훨씬 단순하고 작은 면적을 차지 할 수 있으며 에너지 효율적일 수 있다. 비교 회로부(CC10)는 면적 및 에너지적 측면에서 상당한 이점을 가질 수 있다. 도 2 내지 도 5는 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여 주는 회로도이다. 도 2 내지 도 5를 참조하면, 본 발명의 실시예에 따른 업데이트 셀에 적용되는 충방전 회로부에 대하여, 양(+) 의 전원 전압을 인가하기 위한 제 1 전원과 음(-)의 전원 전압을 인가하기 위한 제 2 전원, 및 상기 커패시터 (도 1의 CP1)의 제 2 전극(도 1의 E2)에 연결되는 연결 노드(CN1)가 정의될 수 있다. 상기 양(+)의 전원 전압은 VDD 일 수 있고, 상기 음(-)의 전원 전압은 -VDD 일 수 있다. 상기 VDD와 -VDD의 절대값은 같을 수 있지만, 다 를 수도 있다. VDD와 -VDD 및 CN1의 표기는 도 6a 내지 도 11c에서도 동일하다. 상기 충방전 회로부는 상기 제 1 전원(즉, VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 직렬로 연결된 제 1 프로그래밍 트랜지스터(PT10) 및 제 1 선택 트랜지스터(AT10)를 포함할 수 있다. 또한, 상기 충방전 회로부는 상기 제 2 전원(즉, -VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 직렬로 연결된 제 2 프로그래밍 트랜지스 터(PT20) 및 제 2 선택 트랜지스터(AT20)를 포함할 수 있다. 제 1 프로그래밍 트랜지스터(PT10) 및 제 2 프로그 래밍 트랜지스터(PT20)는 가중치 갱신용으로 사용될 수 있다. 제 1 선택 트랜지스터(AT10) 및 제 2 선택 트랜지 스터(AT20)는 셀 선택을 위해 사용될 수 있다. 제 1 프로그래밍 트랜지스터(PT10)와 제 1 선택 트랜지스터 (AT10)의 위치는 서로 바뀔 수 있고, 이와 유사하게, 제 2 프로그래밍 트랜지스터(PT20)와 제 2 선택 트랜지스 터(AT20)의 위치는 서로 바뀔 수 있다. 도 2의 경우, 제 1 프로그래밍 트랜지스터(PT10) 및 제 1 선택 트랜지스터(AT10)는 P-형 트랜지스터일 수 있고, 제 2 프로그래밍 트랜지스터(PT20) 및 제 2 선택 트랜지스터(AT20)는 N-형 트랜지스터일 수 있다. 도 3의 경우, 제 1 프로그래밍 트랜지스터(PT10)는 P-형 트랜지스터일 수 있고, 제 1 선택 트랜지스터(AT10)와 제 2 프로그래밍 트랜지스터(PT20) 및 제 2 선택 트랜지스터(AT20)는 N-형 트랜지스터일 수 있다. 도 4의 경우, 제 1 프로그래밍 트랜지스터(PT10), 제 1 선택 트랜지스터(AT10), 제 2 프로그래밍 트랜지스터 (PT20) 및 제 2 선택 트랜지스터(AT20)는 N-형 트랜지스터일 수 있다. 도 5의 경우, 제 1 선택 트랜지스터(AT10)는 P-형 트랜지스터일 수 있고, 제 1 프로그래밍 트랜지스터(PT10)와 제 2 프로그래밍 트랜지스터(PT20) 및 제 2 선택 트랜지스터(AT20)는 N-형 트랜지스터일 수 있다. 도 6a 및 도 6b는 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여 주는 회로도이다. 도 6a를 참조하면, 충방전 회로부는 제 1 전원(즉, VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 연결된 제 1 프로그래밍 트랜지스터(PT12), 제 2 전원(즉, -VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 연결된 제 2 프 로그래밍 트랜지스터(PT22), 제 1 프로그래밍 트랜지스터(PT12)의 게이트에 연결된 제 1 AND 게이트 회로(AG1), 및 제 2 프로그래밍 트랜지스터(PT22)의 게이트에 연결된 제 2 AND 게이트 회로(AG2)를 포함할 수 있다. 제 1 AND 게이트 회로(AG1)의 출력단이 제 1 프로그래밍 트랜지스터(PT12)에 연결될 수 있고, 제 2 AND 게이트 회로 (AG2)의 출력단이 제 2 프로그래밍 트랜지스터(PT22)에 연결될 수 있다. 제 1 및 제 2 프로그래밍 트랜지스터 (PT12, PT22)는 업데이트용으로 사용될 수 있다. 제 1 및 제 2 AND 게이트 회로(AG1, AG2)는 셀 선택을 위해 사 용될 수 있다. 제 1 프로그래밍 트랜지스터(PT12)와 제 2 프로그래밍 트랜지스터(PT22)의 위치는 서로 바뀔 수 있다. 제 1 및 제 2 프로그래밍 트랜지스터(PT12, PT22)는 N-형 트랜지스터일 수 있다. 도 6b를 참조하면, 충방전 회로부는 제 1 전원(즉, VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 연결된 제 1 프로그래밍 트랜지스터(PT12), 제 2 전원(즉, -VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 연결된 제 2 프 로그래밍 트랜지스터(PT22), 제 1 프로그래밍 트랜지스터(PT12)의 게이트에 연결된 제 1 NAND 게이트 회로 (NG1), 및 제 2 프로그래밍 트랜지스터(PT22)의 게이트에 연결된 제 2 NAND 게이트 회로(NG2)를 포함할 수 있다. 제 1 NAND 게이트 회로(NG1)의 출력단이 제 1 프로그래밍 트랜지스터(PT12)에 연결될 수 있고, 제 2 NAND 게이트 회로(NG2)의 출력단이 제 2 프로그래밍 트랜지스터(PT22)에 연결될 수 있다. 제 1 및 제 2 프로그래밍 트랜지스터(PT12, PT22)는 업데이트용으로 사용될 수 있다. 제 1 및 제 2 NAND 게이트 회로(NG1, NG2)는 셀 선택을 위해 사용될 수 있다. 제 1 프로그래밍 트랜지스터(PT12)와 제 2 프로그래밍 트랜지스터(PT22)의 위치는 서로 바뀔 수 있다. 제 1 및 제 2 프로그래밍 트랜지스터(PT12, PT22)는 P-형 트랜지스터일 수 있다. 도 7은 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여주는 회로 도이다. 도 7을 참조하면, 충방전 회로부는 제 1 전원(즉, VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 연결된 제 1 프로그래밍 트랜지스터(PT12), 제 2 전원(즉, -VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 연결된 제 2 프 로그래밍 트랜지스터(PT22), 제 1 프로그래밍 트랜지스터(PT12)의 게이트에 연결된 NAND 게이트 회로(NG1), 및 제 2 프로그래밍 트랜지스터(PT22)의 게이트에 연결된 AND 게이트 회로(AG1)를 포함할 수 있다. 제 1 프로그래 밍 트랜지스터(PT12)는 P-형 트랜지스터일 수 있고, 제 2 프로그래밍 트랜지스터(PT22)는 N-형 트랜지스터일 수 있다. NAND 게이트 회로(NG1)의 출력단이 제 1 프로그래밍 트랜지스터(PT12)에 연결될 수 있고, AND 게이트 회 로(AG1)의 출력단이 제 2 프로그래밍 트랜지스터(PT22)에 연결될 수 있다. 제 1 및 제 2 프로그래밍 트랜지스터 (PT12, PT22)는 업데이트용으로 사용될 수 있다. NAND 게이트 회로(NG1) 및 AND 게이트 회로(AG1)는 셀 선택을 위해 사용될 수 있다. 제 1 프로그래밍 트랜지스터(PT12)와 제 2 프로그래밍 트랜지스터(PT22)의 위치는 서로 바뀔 수 있다. 또한, 도 7에서 제 1 프로그래밍 트랜지스터(PT12)가 N-형 트랜지스터이고, 제 2 프로그래밍 트랜지스터(PT22) 가 P-형 트랜지스터인 경우, 제 1 프로그래밍 트랜지스터(PT12)의 게이트에 AND 게이트 회로(AG1)의 출력단이 연결될 수 있고, 제 2 프로그래밍 트랜지스터(PT22)의 게이트에 NAND 게이트 회로(NG1)의 출력단이 연결될 수 있다. 도 8 및 도 9는 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여주 는 회로도이다. 도 8 및 도 9를 참조하면, 충방전 회로부는 제 1 전원(즉, VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 연결 된 제 1 프로그래밍 트랜지스터(PT13) 및 제 2 전원(즉, -VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 연결 된 제 2 프로그래밍 트랜지스터(PT23)를 포함할 수 있다. 제 1 및 제 2 프로그래밍 트랜지스터(PT13, PT23) 각 각은 듀얼 게이트 구조를 가질 수 있다. 즉, 제 1 및 제 2 프로그래밍 트랜지스터(PT13, PT23) 각각은 탑 게이 트 및 바텀 게이트를 포함할 수 있다. 제 1 프로그래밍 트랜지스터(PT13)의 두 개의 게이트 및 제 2 프로그래밍 트랜지스터(PT23)의 두 개의 게이트는 셀 선택을 위해 사용될 수 있다. 제 1 프로그래밍 트랜지스터(PT13)와 제 2 프로그래밍 트랜지스터(PT23)의 위치는 서로 바뀔 수 있다. 도 8의 실시예에서 제 1 프로그래밍 트랜지스터 (PT13)는 P-형 트랜지스터일 수 있고, 제 2 프로그래밍 트랜지스터(PT23)는 N-형 트랜지스터일 수 있다. 도 9의 실시예에서 제 1 및 제 2 프로그래밍 트랜지스터(PT13, PT23)는 N-형 트랜지스터일 수 있다. 도 10은 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여주는 회로 도이다. 도 10을 참조하면, 충방전 회로부는 제 1 전원(즉, VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 연결된 제 1 프로그래밍 트랜지스터(PT14) 및 제 2 전원(즉, -VDD를 인가하는 전원)과 연결 노드(CN1) 사이에 연결된 제 2 프로그래밍 트랜지스터(PT24)를 포함할 수 있다. 제 1 및 제 2 프로그래밍 트랜지스터(PT14, PT24) 각각은 더블 게이트 구조를 가질 수 있다. 즉, 제 1 및 제 2 프로그래밍 트랜지스터(PT14, PT24) 각각은 측방향으로 이격된 두 개의 게이트를 포함할 수 있다. 제 1 프로그래밍 트랜지스터(PT14)의 두 개의 게이트 및 제 2 프로그래밍 트 랜지스터(PT24)의 두 개의 게이트는 셀 선택을 위해 사용될 수 있다. 제 1 프로그래밍 트랜지스터(PT14)와 제 2 프로그래밍 트랜지스터(PT24)의 위치는 서로 바뀔 수 있다. 도 11a는 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여주는 회 로도이다. 도 11a를 참조하면, 양(+)의 전원 전압(즉, VDD) 및 음(-)의 전원 전압(즉, -VDD)은 하나의 전원 공급부(PS1)에 의해 공급될 수 있다. 이 경우, 전원 공급부(PS1)에 상기 양(+)의 전원 전압(즉, VDD)을 인가하는 제 1 전원의 기능 및 상기 음(-)의 전원 전압(즉, -VDD)을 인가하는 제 2 전원의 기능이 모두 포함될 수 있다. 전원 공급부 (PS1)는 멀티플렉서(multiplexer) 구성을 가질 수 있고, 전압 스위칭 기능을 가질 수 있다. 본 실시예에서 충 방전 회로부는 전원 공급부(PS1)와 연결 노드(CN1) 사이에 직렬로 연결된 프로그래밍 트랜지스터(PT15) 및 선택 트랜지스터(AT15)를 포함할 수 있다. 프로그래밍 트랜지스터(PT15)는 업데이트용으로 사용될 수 있고, 선택 트 랜지스터(AT15)는 셀 선택용으로 사용될 수 있다. 프로그래밍 트랜지스터(PT15)와 선택 트랜지스터(AT15)의 위치는 서로 바뀔 수 있다. 프로그래밍 트랜지스터(PT15) 및 선택 트랜지스터(AT15) 각각은 N-형 트랜지스터이거 나 P-형 트랜지스터일 수 있다. 도 11b는 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여주는 회 로도이다. 도 11b를 참조하면, 충방전 회로부는 전원 공급부(PS1)와 연결 노드(CN1) 사이에 연결된 프로그래밍 트랜지스터 (PT15)를 포함할 수 있다. 또한, 상기 충방전 회로부는 프로그래밍 트랜지스터(PT15)의 게이트에 연결된 AND 게 이트 회로(AG1)를 포함할 수 있다. AND 게이트 회로(AG1)의 출력단이 프로그래밍 트랜지스터(PT15)의 게이트에 연결될 수 있다. 프로그래밍 트랜지스터(PT15)는 N-형 트랜지스터일 수 있다. 프로그래밍 트랜지스터(PT15)는 업데이트용으로 사용될 수 있다. AND 게이트 회로(AG1)는 셀 선택을 위해 사용될 수 있다. 도 11c는 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여주는 회 로도이다. 도 11c를 참조하면, 충방전 회로부는 전원 공급부(PS1)와 연결 노드(CN1) 사이에 연결된 프로그래밍 트랜지스터 (PT15)를 포함할 수 있다. 또한, 상기 충방전 회로부는 프로그래밍 트랜지스터(PT15)의 게이트에 연결된 NAND 게이트 회로(NG1)를 포함할 수 있다. NAND 게이트 회로(NG1)의 출력단이 프로그래밍 트랜지스터(PT15)의 게이트 에 연결될 수 있다. 프로그래밍 트랜지스터(PT15)는 P-형 트랜지스터일 수 있다. 프로그래밍 트랜지스터(PT15) 는 업데이트용으로 사용될 수 있다. NAND 게이트 회로(NG1)는 셀 선택을 위해 사용될 수 있다. 그러나, 도 2 내지 도 11c를 참조하여 설명한 충방전 회로부의 구체적인 구성은 예시적인 것이고, 필요에 따라, 다양하게 변화될 수 있다. 일 실시예에 따르면, 상기 충방전 회로부에 대하여 양(+)의 전원 전압(예컨대, VDD)을 인가하기 위한 상기 제 1 전원과 음(-)의 전원 전압(예컨대, -VDD)을 인가하기 위한 상기 제 2 전원이 사용될 수 있다. 상기 제 2 전원은 접지 전원이 아닌 음(-)의 전원 전압(예컨대, -VDD)을 인가하는 전원일 수 있다. 이와 같이, VDD 및 -VDD를 사용하는 경우, 커패시터(CP1)의 전압(즉, Vcap)이 읽기 동작을 수행할 때마다 0V에 가까워지는 방향으로 변화될 수 있고, 이와 관련해서, 학습 과정에서 이점을 얻을 수 있다. 커패시터(CP1)에는 VDD 에서 -VDD 까지의 전하가 충전될 수 있는데, 읽기 동작을 수행할 때마다, 커패시터(CP1)와 비트 라인(BL) 사이에 전하 공유(charge sharing)가 발생할 수 있고, 그에 따라, 커패시터(CP1)의 전압(즉, Vcap)은 0V에 가까 워지는 값으로 수렴할 수 있다. 본 발명의 실시예에 따른 회로는 가중치가 음수부터 양수까지 표현될 수 있는 소자일 수 있다. 인공 지능 학습 과정에서 가중치는 0에 가까운 방향으로 정칙화(regularization)하는 것이 바 람직할 수 있다. 본 발명의 실시예에 따른 회로에서는 읽기 동작을 수행할 때마다 전하 공유에 의해서 커패시터 (CP1)의 전압이 0V에 가까워지는 값으로 수렴할 수 있으므로, 가중치는 0에 가까운 방향으로 정칙화 (regularization)되는 효과를 얻을 수 있다. 도 12는 본 발명의 일 실시예에 따른 뉴로모픽 회로에 적용될 수 있는 비교 회로부의 특성을 설명하기 위한 그 래프이다. 도 12를 참조하면, 본 발명의 실시예에 따른 뉴로모픽 회로는 비트 라인에 연결된 비교 회로부(도 1의 CC10)를 더 포함할 수 있다. 상기 비교 회로부는 양(+)의 임계 전압과 음(-)의 임계 전압을 기준으로 제 1 신호, 제 2 신호 및 제 3 신호를 구분하여 출력하도록 구성될 수 있다. 상기 비교 회로부는 측정되는 전압의 크기를 양(+) 의 임계 전압 및 음(-)의 임계 전압과 비교하여 출력 신호를 결정할 수 있고, 비교 결과에 따라서, 상기 제 1 신호, 제 2 신호 및 제 3 신호 중 어느 하나의 신호를 출력할 수 있다. 상기 비교 회로부는 측정되는 전압의 크 기가 양(+)의 임계 전압 보다 크면 상기 제 1 신호를 출력할 수 있고, 측정되는 전압의 크기가 음(-)의 임계 전 압 보다 작으면 상기 제 2 신호를 출력할 수 있으며, 측정되는 전압의 크기가 양(+)의 임계 전압과 음(-)의 임 계 전압 사이이면 상기 제 3 신호를 출력할 수 있다. 상기 제 1 신호는 상위 신호일 수 있고, 상기 제 2 신호는 하위 신호일 수 있고, 상기 제 3 신호는 중간 신호일 수 있다. 예를 들어, 상기 제 1 신호는 +1에 대응하는 신 호일 수 있고, 상기 제 2 신호는 -1에 대응하는 신호일 수 있고, 상기 제 3 신호는 0에 대응하는 신호일 수 있 다. 상기 비교 회로부는, 예를 들어, 감지 증폭기(sense amplifier)(S/A), 2-비트 ADC(analog-to-digital converter), TCAM(ternary content-addressable memory) 등을 포함할 수 있지만, 이에 제한되지 아니한다. 도 13은 본 발명의 일 실시예에 따른 뉴로모픽 회로에 적용될 수 있는 추론 셀 어레이(inference cell array)(NA10)를 보여주는 회로도이다. 도 13을 참조하면, 본 발명의 실시예에 따른 뉴로모픽 회로는 추론 셀 어레이(NA10)를 포함할 수 있다. 추론 셀 어레이(NA10)는 '추론 셀 어레이 회로' 또는 '추론 셀 어레이 소자'라고 할 수 있다. 추론 셀 어레이(NA10)는 상기 뉴로모픽 회로에서 실제 추론 기능을 수행하는 소자일 수 있다. 추론 셀 어레이(NA10)는 복수의 제 1 배선(FW), 상기 복수의 제 1 배선(FW)과 교차하는 복수의 제 2 배선(SW), 및 상기 복수의 제 1 배선(FW)과 상기 복수의 제 2 배선(SW)의 교차부들에 각각 배치된 복수의 추론 셀(NC10)을 포함할 수 있다. 복수의 제 1 배선(FW)은 FW1, FW2, …, FWn으로 표시된 제 1 배선들을 포함할 수 있다. 복수의 제 2 배선(SW)은 SW1, SW2, …, SWn으로 표시된 제 2 배선들을 포함할 수 있다. 복수의 제 1 배선(FW)과 복수의 제 2 배선(SW)의 개수는 같거나 다를 수도 있다. 추론 셀(NC10)은 '시냅스 셀' 또는 '시냅스 소자'라고 할 수 있다. 이런 점에서, 추론 셀 어레이(NA10)는 '시냅스 셀 어레이'라고 지칭할 수도 있다. 추론 셀(NC10)의 구성 은 특별히 제한되지 아니하며, 기존의 시냅스 셀은 어느 것이든 추론 셀(NC10)에 적용 가능할 수 있다. 상기 뉴로모픽 회로의 하나의 레이어(layer)는 상기 업데이트 셀 어레이(도 1의 UA10) 및 상기 추론 셀 어레이 (도 13의 NA10)를 포함할 수 있다. 업데이트 셀 어레이(UA10) 및 추론 셀 어레이(NA10)는 상호 전기적으로 연결 될 수 있다. 업데이트 셀 어레이(UA10)의 복수의 비트 라인(BL)과 추론 셀 어레이(NA10)의 복수의 제 2 배선 (SW)은 주변 회로를 통해서 연결될 수 있다. 또한, 업데이트 셀 어레이(UA10)의 복수의 워드 라인(WL)과 추론 셀 어레이(NA10)의 복수의 제 1 배선(FW)은 주변 회로를 통해서 연결될 수 있다. 업데이트 셀 어레이(UA10)와 추론 셀 어레이(NA10)는 동일한 어레이 사이즈를 가질 수 있다. 다시 말해, 복수의 업데이트 셀(UC10)의 개수와 복수의 추론 셀(NC10)의 개수는 동일할 수 있다. 상기 뉴로모픽 회로는 복수의 업데이트 셀 어레이(UA10) 및 복 수의 추론 셀 어레이(NA10)를 포함할 수 있다. 도 14는 본 발명의 일 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다. 본 실시예는 도 1에서 설명한 바와 같은 업데이트 셀 어레이(UA10)에 대한 동작 방법을 보여준다. 도 14를 참조하면, 본 발명의 실시예에 따른 뉴로모픽 회로의 동작 방법은 업데이트 셀 어레이(UA10)에 대한 읽 기 동작을 수행하는 단계를 포함할 수 있다. 상기 읽기 동작을 수행하는 단계는 복수의 워드 라인(WL) 중에서 선택된 워드 라인에 입력 신호를 인가하고, 상기 선택된 워드 라인에 연결된 제 1 그룹의 업데이트 셀들(UC10) 에 대하여 상기 비교 회로부(도 1의 CC10)를 이용해서 제 1 신호, 제 2 신호 및 제 3 신호를 구분하여 출력하는 단계를 포함할 수 있다. 하나의 선택된 워드 라인(예컨대, WL1)에 1에 해당하는 입력 신호(활성 전압 신호)를 인가하고, 나머지 워드 라 인에는 0에 해당하는 신호를 입력할 수 있다. 입력의 경우, 선택할 워드 라인(예컨대, WL1)에만 1에 해당하는 신호를 인가하고, 나머지 워드 라인에는 0에 해당하는 신호를 인가할 수 있다. 즉, 1 비트 입력 신호가 사용될 수 있다. 출력의 경우, 양(+)의 임계 전압과 음(-)의 임계 전압을 기준으로 제 1 신호, 제 2 신호 및 제 3 신호를 구분하 여 출력할 수 있는 상기 비교 회로부(도 1의 CC10)를 이용해서, 상기 제 1 그룹의 업데이트 셀들(UC10)에 대하 여 제 1 신호, 제 2 신호 및 제 3 신호를 구분하여 출력할 수 있다. 상기 제 1 신호, 제 2 신호 및 제 3 신호는 읽기 출력 신호라고 할 수 있다. 예를 들어, 상기 제 1 신호는 +1에 대응하는 신호일 수 있고, 상기 제 2 신호 는 -1에 대응하는 신호일 수 있고, 상기 제 3 신호는 0에 대응하는 신호일 수 있다. 도 15는 본 발명의 일 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다. 본 실시예는 도 13에서 설명한 바와 같은 추론 셀 어레이(NA10)에 대한 동작 방법을 보여준다. 도 15를 참조하면, 상기 뉴로모픽 회로의 동작 방법은 추론 셀 어레이(NA10)에 대한 업데이트 동작을 수행하는 단계를 포함할 수 있다. 상기 업데이트 동작을 수행하는 단계는 도 14에서 설명한 업데이트 셀 어레이(UA10)에 대한 읽기 동작을 수행하는 단계와 연계되어 수행될 수 있다. 상기 업데이트 동작을 수행하는 단계는 복수의 제 1 배선(FW) 중에서 선택된 제 1 배선에 입력 신호를 인가하고, 상기 선택된 제 1 배선에 연결된 제 1 그룹의 추 론 셀들(NC10)에 대한 업데이트 동작을 수행하되, 상기 제 1 그룹의 업데이트 셀들(UC10) 각각과 대응되는 위치 에서 상기 제 1 신호, 제 2 신호 및 제 3 신호에 따라 상기 제 1 그룹의 추론 셀들(NC10)에 대한 업데이트 동작 을 수행하는 단계를 포함할 수 있다. 예를 들어, 도 14에서 업데이트 셀 어레이(UA10)에서 선택된 워드 라인(예컨대, WL1)과 동일한 위치에 해당하는 제 1 배선(예컨대, FW1)을 선택하여 상기 선택된 제 1 배선(예컨대, FW1)에 연결된 제 1 그룹의 추론 셀들 (NC10)에 대한 업데이트 동작을 수행할 수 있다. 하나의 선택된 제 1 배선(예컨대, FW1)에 1에 해당하는 입력 신호(활성 전압 신호)를 인가하고, 나머지 제 1 배선에는 0에 해당하는 신호를 입력할 수 있다. 또한, 도 14에서 출력된 읽기 출력 신호들에 대응하는 신호들이 복수의 제 2 배선(SW)에 입력될 수 있다. 즉, 상기 제 1 신호, 제 2 신호 및 제 3 신호가 복수의 제 2 배선(SW)에 입력될 수 있다. 도 14에서 비트 라인(BL) 각각에서 출력되는 신호의 위치와 도 15에서 제 2 배선(SW) 각각에 입력되는 신호의 위치는 동일할 수 있다. 일 실시예에 따르면, 상기 제 1 신호에 해당하는 추론 셀(NC10)에 대해서는 1 스텝 강화(potentiation) 동작이 수행될 수 있고, 상기 제 2 신호에 해당하는 추론 셀(NC10)에 대해서는 1 스텝 약화(depression) 동작이 수행될 수 있으며, 상기 제 3 신호에 해당하는 추론 셀(NC10)에 대해서는 업데이트 동작이 미수행될 수 있다. 다시 말 해, 상기 제 1 신호에 해당하는 추론 셀(NC10)에 대해서는 1 스텝 양(+)의 방향으로의 가중치 업데이트가 수행 될 수 있고, 상기 제 2 신호에 해당하는 추론 셀(NC10)에 대해서는 1 스텝 음(-)의 방향으로의 가중치 업데이트 가 수행될 수 있으며, 상기 제 3 신호에 해당하는 추론 셀(NC10)에 대해서는 아무 동작(업데이트 동작)도 수행 되지 않을 수 있다. 도 14에서 설명한 업데이트 셀 어레이(UA10)에 대한 읽기 동작을 수행하는 단계는 상기 워드 라인들(WL)을 하나 씩 선택하면서 반복 수행될 수 있고, 도 15에서 설명한 추론 셀 어레이(NA10)에 대한 업데이트 동작을 수행하는 단계는 상기 제 1 배선들(FW)을 하나씩 선택하면서 반복 수행될 수 있다. 도 14의 읽기 동작과 도 15의 업데이 트 동작이 반복해서 수행될 수 있다. 워드 라인들(WL) 전체에 대한 읽기 동작 및 제 1 배선들(FW) 전체에 대한 업데이트 동작을 수행한 후, 이러한 과정을 다시 반복할 수 있다. 도 16은 본 발명의 일 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다. 도 16은 추론 셀 어레이(NA10)에 대한 읽기(read) 및 역전파(backpropagation)를 수행하는 과정을 보여준다. 도 16의 (A)는 정 방향으로의 읽기(추론) 동작을 보여주고, (B)는 역전파 동작을 보여준다. 도 16을 참조하면, 추론 셀 어레이(NA10)에 대한 읽기(read) 및 역전파(backpropagation)를 수행할 수 있다. 일반적인 방식과 유사하게, 추론(inference) 및 역전파(backpropagation)를 수행할 수 있다. 그리고, 해당 정보 를 바탕으로 업데이트 셀 어레이에 업데이트를 진행할 수 있다. 도 17은 본 발명의 일 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다. 도 17은 업데이 트 셀 어레이(UA10)에 대한 업데이트 동작을 보여준다. 도 17을 참조하면, 업데이트 셀 어레이(UA10)의 업데이트 과정을 확인할 수 있다. 상기 추론 셀 어레이(도 16의 NA10)에서 진행한 추론(inference) 및 역전파(backpropagation)를 바탕으로 얻은 x, d 값에 비례하게 펄스 (pulse)를 생성할 수 있다. 그리고, 펄스 오버랩(pulse overlap) 방식으로 완전-병렬 업데이트(fully-parallel update)를 진행할 수 있다. 상기 업데이트는 일반적인 RPU(resistive processing unit) 업데이트와 유사한 방 식으로 수행될 수 있다. 도 17에서와 같이 업데이트 셀 어레이(UA10)를 업데이트한 후에, 도 14 및 도 15에서 설명한 바와 같은 동작들 을 수행할 수 있다. 도 18은 본 발명의 일 실시예에서 제안된 업데이트 셀(update cell)과 학습 방식을 적용했을 때, 로우 비트 추 론 셀(low bit inference cell)로도 높은 학습도를 얻어낸 평가 결과를 보여주는 그래프이다. 도 19는 도 18의 결과를 얻는데 사용된 뉴로모픽 회로에 적용된 회로의 구성을 보여주는 회로도이다. 도 18을 참조하면, 추론 셀(inference cell)은 4 비트였고, 이때 사용된 업데이트 셀(update cell)은 비선형 용량성 소자(non-linear capacitive device)였다. 추론 정확도는 97.85% 정도로 매우 높게 나타났다. 여기서, 전하 공유(charge share) 비율은 20% 였고, 유지율(retention ratio)은 5e5 (즉, 5×105) 였다. 상기 전하 공유 (charge share) 비율은 읽을 때마다 커패시터에서 S.A.(sense amplifier) 라인 기생 커패시터에 공유되는 전하 의 비율을 의미한다. 상기 S.A.는 비교 회로부로 사용된 소자이다. 상기 유지율(retention ratio)은 리텐션 (retention)을 업데이트 기간(update period)으로 나눈 값을 의미한다. 도 19는 도 18의 결과를 얻는데 사용된 뉴로모픽 회로에 적용된 회로의 구성을 보여주는 회로도이다. 도 19를 참조하면, 도 1에서 설명한 바와 같은 회로의 구성이 적용되었으며, 이때, 충방전 회로부(CD1)로는 도 2의 회로가 적용되었다. 또한, 비교 회로부(CC10)로는 S.A.(sense amplifier)가 사용되었다. 그러나, 도 19의 회로 구성은 예시적인 것이고, 다양하게 변화될 수 있다. 본 발명의 실시예에 따르면, 온-칩(on-chip) 학습(training)을 위한 학습 방법 및 이에 적용될 수 있는 회로의 구성을 구현할 수 있다. 온-칩(on-chip) 학습에 있어서, 하나의 레이어(layer)에 두 개의 소자 어레이를 적용함으로써, 미니-배치 기반 업데이트(mini-batch based update)를 용이하게 구현할 수 있다. 온-칩(on-chip) 학습 (training)을 수행함으로써, 이와 관련된 다양한 이점 및 효과를 얻을 수 있다. 도 20은 본 발명의 다른 실시예에 따른 업데이트 셀(update cell)(UC11) 및 이를 포함하는 뉴로모픽 회로를 보 여주는 회로도이다. 도 20을 참조하면, 본 실시예에 따른 뉴로모픽 회로는 업데이트 셀 어레이(UA11)를 포함할 수 있다. 업데이트 셀 어레이(UA11)는 복수의 워드 라인(WL), 상기 복수의 워드 라인(WL)과 교차하는 복수의 비트 라인(BL), 및 상 기 복수의 워드 라인(WL)과 상기 복수의 비트 라인(BL)의 교차부들에 각각 배치된 복수의 업데이트 셀(UC11)을 포함할 수 있다. 복수의 워드 라인(WL)은 WL1, WL2, …, WLn으로 표시된 워드 라인들을 포함할 수 있다. 복수의 비트 라인(BL)은 BL1, BL2, …, BLn으로 표시된 비트 라인들을 포함할 수 있다. 복수의 워드 라인(WL)과 복수의 비트 라인(BL)의 개수는 같거나 다를 수도 있다. 업데이트 셀(UC11)은 커패시터(CP1) 및 커패시터(CP1)에 연결된 스위칭 트랜지스터(ST1)를 포함할 수 있다. 커 패시터(CP1)는 제 1 전극(E1)과 제 2 전극(E2)을 포함할 수 있다. 커패시터(CP1)는 제 1 전극(E1)과 제 2 전극 (E2) 사이에 배치된 유전층(즉, 커패시터 유전층)을 포함할 수 있다. 스위칭 트랜지스터(ST1)는 제 2 전극(E2) 에 연결된 제 1 노드(N1), 비트 라인(BL)에 연결된 제 2 노드(N2) 및 워드 라인(WL)에 연결된 게이트(G1)를 포 함할 수 있다. 제 1 노드(N1)와 제 2 노드(N2)는 각각 드레인 및 소스이거나, 그 반대일 수 있다. 워드 라인 (WL)에 의해 게이트(G1)가 제어될 수 있다. 커패시터(CP1)의 제 1 전극(E1)은 접지될 수 있지만, 이에 제한되지 아니한다. 상기 뉴로모픽 회로는 복수의 비트 라인(BL) 각각에 연결된 업데이트용 멀티플렉서(MP11)를 포함할 수 있다. 또 한, 상기 뉴로모픽 회로는 복수의 비트 라인(BL) 각각과 그에 대응하는 업데이트용 멀티플렉서(MP11) 사이에 연 결된 제 1 스위치(SH1)를 포함할 수 있다. 제 1 스위치(SH1)는 스위칭 소자(회로)일 수 있다. 제 1 스위치(SH 1)는 '업데이트 스위치'라고 할 수 있다. 일 실시예에 따르면, 업데이트용 멀티플렉서(MP11)는 강화(potentiation) 동작을 위해 양(+)의 전원 전압을 인 가하기 위한 제 1 전원, 약화(depression) 동작을 위해 음(-)의 전원 전압을 인가하기 위한 제 2 전원, 및 업데 이트 미실시를 위해 접지 전압을 인가하기 위한 접지 전원에 연결될 수 있다. 상기 양(+)의 전원 전압은 VDD 일 수 있고, 상기 음(-)의 전원 전압은 -VDD 일 수 있다. 상기 VDD와 -VDD의 절대값은 같을 수 있지만, 다를 수도 있다. 상기 접지 전압은 GND로 표기될 수 있다. 또한, 업데이트용 멀티플렉서(MP11)의 입력부로는 강화 (potentiation) 동작을 위한 신호, 약화(depression) 동작을 위한 신호 및 업데이트 미실시를 위한 신호가 입력 될 수 있다. 업데이트용 멀티플렉서(MP11)의 상기 입력부에 입력되는 신호에 따라서, 업데이트용 멀티플렉서 (MP11)는 상기 양(+)의 전원 전압(즉, VDD), 상기 음(-)의 전원 전압(즉, -VDD) 및 상기 접지 전압(즉, GND) 중 어느 하나를 해당 비트 라인(BL)을 통해서 업데이트 셀(UC11)에 인가할 수 있다. 일 실시예에 따르면, 상기 뉴로모픽 회로는 복수의 비트 라인(BL) 각각에 연결된 비교 회로부(CC11)를 더 포함 할 수 있다. 비교 회로부(CC11)는 양(+)의 임계 전압과 음(-)의 임계 전압을 기준으로 제 1 신호, 제 2 신호 및 제 3 신호를 구분하여 출력할 수 있는 회로일 수 있다. 비교 회로부(CC11)는 업데이트 셀(UC11)에 저장된 정보 를 읽는데 사용될 수 있다. 비교 회로부(CC11)는 도 1 및 도 12를 참조하여 설명한 비교 회로부(CC10)와 동일하 거나 유사한 회로일 수 있다. 또한, 상기 뉴로모픽 회로는 복수의 비트 라인(BL) 각각과 그에 대응하는 비교 회로부(CC11) 사이에 연결된 제 2 스위치(SH2)를 더 포함할 수 있다. 제 2 스위치(SH2)는 스위칭 소자(회로)일 수 있다. 제 2 스위치(SH2)는 '읽기 스위치'라고 할 수 있다. 일례에 따르면, 제 2 스위치(SH2)와 복수의 워드 라인(WL) 사이에 제 1 스위치(SH1)가 배치될 수 있다. 복수의 워드 라인(WL)과 업데이트용 멀티플렉서(MP11) 사이에 제 1 스위치(SH1)가 배치될 수 있다. 업데이트용 멀티플 렉서(MP11)와 비교 회로부(CC11) 사이에 제 1 스위치(SH1)와 제 2 스위치(SH2)가 배치될 수 있다. 또한, 비트 라인(BL)의 단부는 접지될 수 있다. 접지된 비트 라인(BL)의 단부와 제 2 스위치(SH2) 사이에서 비교 회로부 (CC11)가 비트 라인(BL)에 연결될 수 있다. 본 실시예에 따르면, 하나의 비트 라인(BL)에 연결된 업데이트용 멀티플렉서(MP11)와 비교 회로부(CC11)를 이용 해서, 업데이트와 읽기 동작을 모두 수행할 수 있다. 따라서, 업데이트 셀(UC11)의 구성이 단순화될 수 있고, 배선의 개수가 감소할 수 있다. 도시하지는 않았지만, 상기 뉴로모픽 회로는 추론 셀 어레이를 더 포함할 수 있고, 상기 추론 셀 어레이의 구성 은 도 13에서 설명한 바와 동일하거나 유사할 수 있다. 도 21은 본 발명의 다른 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다. 본 실시예는 도 20에서 설명한 바와 같은 업데이트 셀 어레이(UA11)에 대한 업데이트 방법을 보여준다. 도 21을 참조하면, 제 1 스위치(SH1)는 닫힐 수 있고, 제 2 스위치(SH2)는 개방될 수 있다. 복수의 워드 라인 (WL) 중 선택된 워드 라인(WL)에 입력 신호를 인가하고, 업데이트용 멀티플렉서(MP11)를 이용해서 양(+)의 전원 전압(즉, VDD), 음(-)의 전원 전압(즉, -VDD) 및 접지 전압(즉, GND) 중 어느 하나를 비트 라인(BL)을 통해서 업데이트 셀(UC11)에 인가할 수 있다. 이때, x 값에 비례하는 확률로 생성된 온 펄스(on pulse)를 선택된 워드 라인(WL)에 인가할 수 있고, d 값에 비례하는 확률로 생성된 펄스로 해당 비트 라인(BL)의 업데이트 스위치(즉, SH1)를 켜줄 수 있다. 업데이트용 멀티플렉서(MP11)는 강화(potentiation) 동작을 위해 양(+)의 전원 전압(즉, VDD)을 인가할 수 있고, 약화(depression) 동작을 위해 음(-)의 전원 전압(즉, -VDD)을 인가할 수 있고, 업데이 트 미실시를 위해 접지 전압(즉, GND)을 인가할 수 있다. 도 22는 본 발명의 다른 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다. 본 실시예는 도 20에서 설명한 바와 같은 업데이트 셀 어레이(UA11)에 대한 읽기 방법을 보여준다. 도 22를 참조하면, 제 2 스위치(SH2)는 닫힐 수 있고, 제 1 스위치(SH1)는 개방될 수 있다. 그리고, 도 14에서 설명한 바와 동일하거나 유사한 방식으로, 업데이트 셀 어레이(UA11)에 대한 읽기 동작을 수행할 수 있다. 이때, 비교 회로부(CC11)는 양(+)의 임계 전압과 음(-)의 임계 전압을 기준으로 제 1 신호, 제 2 신호 및 제 3 신호를 구분하여 출력할 수 있다. 또한, 도시하지는 않았지만, 추론 셀 어레이에 대한 업데이트 동작을 수행할 수 있다. 상기 추론 셀 어레이에 대한 업데이트 동작은 도 15에서 설명한 바와 동일하거나 유사할 수 있다. 이상에서 설명한 본 발명의 실시예들에 따르면, 에너지 효율적이고 노이즈 영향이 적으며 영역 오버헤드(area overhead)를 줄일 수 있는 업데이트 셀(update cell) 및 이를 포함하는 뉴로모픽 회로를 구현할 수 있다. 본 발 명의 실시예들에 따르면, 쓰기 노이즈(write noise)가 적은 커패시터 기반 소자를 활용해서 가중치 업데이트를 진행할 수 있고, 아울러, 기존의 ADC가 아닌 작은 사이즈의 비교 회로부를 활용하여 면적 및 에너지적인 이점을 얻을 수 있는 뉴로모픽 회로를 구현할 수 있다. 또한, 본 발명의 실시예들에 따르면, 전력 소모를 크게 줄일 수 있고 노이즈 영향이 적으며 영역 오버헤드(area overhead)를 줄일 수 있는 뉴로모픽 회로의 동작 방법 및 이를 적용한 학습 방식을 구현할 수 있다. 실시예들에 따른 뉴로모픽 회로의 동작 방법은 온-칩(on-chip) 학습에 유 용하게 적용될 수 있다. 본 발명의 실시예들에 따르면, 우수한 성능을 갖고 면적 및 에너지적으로 상당한 이점 을 갖는 뉴로모픽 장치(뉴로모픽 시스템)를 구현할 수 있다. 본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발 명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것 이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 22를 참조하여 설명한 실시예들에 따른 업 데이트 셀과 이를 포함하는 뉴로모픽 회로 및 뉴로모픽 회로의 동작 방법이, 본 발명의 기술적 사상이 벗어나지 않는 범위 내에서, 다양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다."}
{"patent_id": "10-2024-0019783", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 업데이트 셀(update cell) 및 이를 포함하는 뉴로모픽 회로(neuromorphic circuit)를 보여주는 회로도이다. 도 2 내지 도 5는 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여 주는 회로도이다. 도 6a 및 도 6b는 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여 주는 회로도이다. 도 7은 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여주는 회로도이다. 도 8 및 도 9는 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여주 는 회로도이다. 도 10은 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여주는 회로 도이다. 도 11a 내지 도 11c는 본 발명의 일 실시예에 따른 업데이트 셀에 적용될 수 있는 충방전 회로부를 예시적으로 보여주는 회로도이다. 도 12는 본 발명의 일 실시예에 따른 뉴로모픽 회로에 적용될 수 있는 비교 회로부의 특성을 설명하기 위한 그 래프이다. 도 13은 본 발명의 일 실시예에 따른 뉴로모픽 회로에 적용될 수 있는 추론 셀 어레이(inference cell array)를 보여주는 회로도이다. 도 14는 본 발명의 일 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다. 도 15는 본 발명의 일 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다. 도 16은 본 발명의 일 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다. 도 17은 본 발명의 일 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다. 도 18은 본 발명의 일 실시예에서 제안된 업데이트 셀(update cell)과 학습 방식을 적용했을 때, 로우 비트 추 론 셀(low bit inference cell)로도 높은 학습도를 얻어낸 평가 결과를 보여주는 그래프이다. 도 19는 도 18의 결과를 얻는데 사용된 뉴로모픽 회로에 적용된 회로의 구성을 보여주는 회로도이다. 도 20은 본 발명의 다른 실시예에 따른 업데이트 셀(update cell) 및 이를 포함하는 뉴로모픽 회로를 보여주는 회로도이다. 도 21은 본 발명의 다른 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다. 도 22는 본 발명의 다른 실시예에 따른 뉴로모픽 회로의 동작 방법을 설명하기 위한 회로도이다."}
