digraph "CFG for '_Z11matMultCUDAPKfiS0_iPfii' function" {
	label="CFG for '_Z11matMultCUDAPKfiS0_iPfii' function";

	Node0x5e82aa0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%7:\l  %8 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %9 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !4\l  %10 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %11 = shl i32 %10, 4\l  %12 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %13 = shl i32 %12, 4\l  %14 = icmp sgt i32 %6, 0\l  %15 = add nsw i32 %13, %9\l  br i1 %14, label %18, label %16\l|{<s0>T|<s1>F}}"];
	Node0x5e82aa0:s0 -> Node0x5e84cd0;
	Node0x5e82aa0:s1 -> Node0x5e84d60;
	Node0x5e84d60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#aec9fc70",label="{%16:\l16:                                               \l  %17 = add i32 %11, %8\l  br label %184\l}"];
	Node0x5e84d60 -> Node0x5e84fb0;
	Node0x5e84cd0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%18:\l18:                                               \l  %19 = mul nsw i32 %15, %1\l  %20 = add nsw i32 %19, %8\l  %21 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 %8\l  %22 = add i32 %11, %8\l  %23 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 %9, i32 %8\l  %24 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 0\l  %25 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 0, i32 %8\l  %26 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 1\l  %27 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 1, i32 %8\l  %28 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 2\l  %29 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 2, i32 %8\l  %30 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 3\l  %31 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 3, i32 %8\l  %32 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 4\l  %33 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 4, i32 %8\l  %34 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 5\l  %35 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 5, i32 %8\l  %36 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 6\l  %37 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 6, i32 %8\l  %38 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 7\l  %39 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 7, i32 %8\l  %40 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 8\l  %41 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 8, i32 %8\l  %42 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 9\l  %43 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 9, i32 %8\l  %44 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 10\l  %45 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 10, i32 %8\l  %46 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 11\l  %47 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 11, i32 %8\l  %48 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 12\l  %49 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 12, i32 %8\l  %50 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 13\l  %51 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 13, i32 %8\l  %52 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 14\l  %53 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 14, i32 %8\l  %54 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matA, i32 0, i32 %9, i32 15\l  %55 = getelementptr inbounds [16 x [16 x float]], [16 x [16 x float]]\l... addrspace(3)* @_ZZ11matMultCUDAPKfiS0_iPfiiE4matB, i32 0, i32 15, i32 %8\l  br label %56\l}"];
	Node0x5e84cd0 -> Node0x5e851f0;
	Node0x5e851f0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%56:\l56:                                               \l  %57 = phi float [ 0.000000e+00, %18 ], [ %181, %56 ]\l  %58 = phi float [ 0.000000e+00, %18 ], [ %179, %56 ]\l  %59 = phi i32 [ 0, %18 ], [ %182, %56 ]\l  %60 = add nsw i32 %20, %59\l  %61 = sext i32 %60 to i64\l  %62 = getelementptr inbounds float, float addrspace(1)* %0, i64 %61\l  %63 = load float, float addrspace(1)* %62, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  store float %63, float addrspace(3)* %21, align 4, !tbaa !5\l  %64 = add nuw nsw i32 %59, %9\l  %65 = mul nsw i32 %64, %3\l  %66 = add i32 %22, %65\l  %67 = sext i32 %66 to i64\l  %68 = getelementptr inbounds float, float addrspace(1)* %2, i64 %67\l  %69 = load float, float addrspace(1)* %68, align 4, !tbaa !5,\l... !amdgpu.noclobber !9\l  store float %69, float addrspace(3)* %23, align 4, !tbaa !5\l  fence syncscope(\"workgroup\") release\l  tail call void @llvm.amdgcn.s.barrier()\l  fence syncscope(\"workgroup\") acquire\l  %70 = load float, float addrspace(3)* %24, align 16, !tbaa !5\l  %71 = load float, float addrspace(3)* %25, align 4, !tbaa !5\l  %72 = fmul contract float %70, %71\l  %73 = fsub contract float %57, %72\l  %74 = fsub contract float %58, %73\l  %75 = fsub contract float %74, %58\l  %76 = fadd contract float %73, %75\l  %77 = load float, float addrspace(3)* %26, align 4, !tbaa !5\l  %78 = load float, float addrspace(3)* %27, align 4, !tbaa !5\l  %79 = fmul contract float %77, %78\l  %80 = fsub contract float %76, %79\l  %81 = fsub contract float %74, %80\l  %82 = fsub contract float %81, %74\l  %83 = fadd contract float %80, %82\l  %84 = load float, float addrspace(3)* %28, align 8, !tbaa !5\l  %85 = load float, float addrspace(3)* %29, align 4, !tbaa !5\l  %86 = fmul contract float %84, %85\l  %87 = fsub contract float %83, %86\l  %88 = fsub contract float %81, %87\l  %89 = fsub contract float %88, %81\l  %90 = fadd contract float %87, %89\l  %91 = load float, float addrspace(3)* %30, align 4, !tbaa !5\l  %92 = load float, float addrspace(3)* %31, align 4, !tbaa !5\l  %93 = fmul contract float %91, %92\l  %94 = fsub contract float %90, %93\l  %95 = fsub contract float %88, %94\l  %96 = fsub contract float %95, %88\l  %97 = fadd contract float %94, %96\l  %98 = load float, float addrspace(3)* %32, align 16, !tbaa !5\l  %99 = load float, float addrspace(3)* %33, align 4, !tbaa !5\l  %100 = fmul contract float %98, %99\l  %101 = fsub contract float %97, %100\l  %102 = fsub contract float %95, %101\l  %103 = fsub contract float %102, %95\l  %104 = fadd contract float %101, %103\l  %105 = load float, float addrspace(3)* %34, align 4, !tbaa !5\l  %106 = load float, float addrspace(3)* %35, align 4, !tbaa !5\l  %107 = fmul contract float %105, %106\l  %108 = fsub contract float %104, %107\l  %109 = fsub contract float %102, %108\l  %110 = fsub contract float %109, %102\l  %111 = fadd contract float %108, %110\l  %112 = load float, float addrspace(3)* %36, align 8, !tbaa !5\l  %113 = load float, float addrspace(3)* %37, align 4, !tbaa !5\l  %114 = fmul contract float %112, %113\l  %115 = fsub contract float %111, %114\l  %116 = fsub contract float %109, %115\l  %117 = fsub contract float %116, %109\l  %118 = fadd contract float %115, %117\l  %119 = load float, float addrspace(3)* %38, align 4, !tbaa !5\l  %120 = load float, float addrspace(3)* %39, align 4, !tbaa !5\l  %121 = fmul contract float %119, %120\l  %122 = fsub contract float %118, %121\l  %123 = fsub contract float %116, %122\l  %124 = fsub contract float %123, %116\l  %125 = fadd contract float %122, %124\l  %126 = load float, float addrspace(3)* %40, align 16, !tbaa !5\l  %127 = load float, float addrspace(3)* %41, align 4, !tbaa !5\l  %128 = fmul contract float %126, %127\l  %129 = fsub contract float %125, %128\l  %130 = fsub contract float %123, %129\l  %131 = fsub contract float %130, %123\l  %132 = fadd contract float %129, %131\l  %133 = load float, float addrspace(3)* %42, align 4, !tbaa !5\l  %134 = load float, float addrspace(3)* %43, align 4, !tbaa !5\l  %135 = fmul contract float %133, %134\l  %136 = fsub contract float %132, %135\l  %137 = fsub contract float %130, %136\l  %138 = fsub contract float %137, %130\l  %139 = fadd contract float %136, %138\l  %140 = load float, float addrspace(3)* %44, align 8, !tbaa !5\l  %141 = load float, float addrspace(3)* %45, align 4, !tbaa !5\l  %142 = fmul contract float %140, %141\l  %143 = fsub contract float %139, %142\l  %144 = fsub contract float %137, %143\l  %145 = fsub contract float %144, %137\l  %146 = fadd contract float %143, %145\l  %147 = load float, float addrspace(3)* %46, align 4, !tbaa !5\l  %148 = load float, float addrspace(3)* %47, align 4, !tbaa !5\l  %149 = fmul contract float %147, %148\l  %150 = fsub contract float %146, %149\l  %151 = fsub contract float %144, %150\l  %152 = fsub contract float %151, %144\l  %153 = fadd contract float %150, %152\l  %154 = load float, float addrspace(3)* %48, align 16, !tbaa !5\l  %155 = load float, float addrspace(3)* %49, align 4, !tbaa !5\l  %156 = fmul contract float %154, %155\l  %157 = fsub contract float %153, %156\l  %158 = fsub contract float %151, %157\l  %159 = fsub contract float %158, %151\l  %160 = fadd contract float %157, %159\l  %161 = load float, float addrspace(3)* %50, align 4, !tbaa !5\l  %162 = load float, float addrspace(3)* %51, align 4, !tbaa !5\l  %163 = fmul contract float %161, %162\l  %164 = fsub contract float %160, %163\l  %165 = fsub contract float %158, %164\l  %166 = fsub contract float %165, %158\l  %167 = fadd contract float %164, %166\l  %168 = load float, float addrspace(3)* %52, align 8, !tbaa !5\l  %169 = load float, float addrspace(3)* %53, align 4, !tbaa !5\l  %170 = fmul contract float %168, %169\l  %171 = fsub contract float %167, %170\l  %172 = fsub contract float %165, %171\l  %173 = fsub contract float %172, %165\l  %174 = fadd contract float %171, %173\l  %175 = load float, float addrspace(3)* %54, align 4, !tbaa !5\l  %176 = load float, float addrspace(3)* %55, align 4, !tbaa !5\l  %177 = fmul contract float %175, %176\l  %178 = fsub contract float %174, %177\l  %179 = fsub contract float %172, %178\l  %180 = fsub contract float %179, %172\l  %181 = fadd contract float %178, %180\l  fence syncscope(\"workgroup\") release\l  tail call void @llvm.amdgcn.s.barrier()\l  fence syncscope(\"workgroup\") acquire\l  %182 = add nuw nsw i32 %59, 16\l  %183 = icmp slt i32 %182, %6\l  br i1 %183, label %56, label %184, !llvm.loop !10\l|{<s0>T|<s1>F}}"];
	Node0x5e851f0:s0 -> Node0x5e851f0;
	Node0x5e851f0:s1 -> Node0x5e84fb0;
	Node0x5e84fb0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%184:\l184:                                              \l  %185 = phi i32 [ %17, %16 ], [ %22, %56 ]\l  %186 = phi float [ 0.000000e+00, %16 ], [ %179, %56 ]\l  %187 = mul nsw i32 %15, %5\l  %188 = add i32 %185, %187\l  %189 = sext i32 %188 to i64\l  %190 = getelementptr inbounds float, float addrspace(1)* %4, i64 %189\l  store float %186, float addrspace(1)* %190, align 4, !tbaa !5\l  ret void\l}"];
}
