TimeQuest Timing Analyzer report for Part3
Mon Mar 02 12:39:46 2015
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk27'
 12. Slow Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'clk27'
 14. Slow Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'clk27'
 16. Slow Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk27'
 27. Fast Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'
 28. Fast Model Hold: 'clk27'
 29. Fast Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'
 30. Fast Model Minimum Pulse Width: 'clk27'
 31. Fast Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Part3                                            ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C35F672C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+
; Clock Name                                 ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                       ; Targets                                        ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+
; clk27                                      ; Base      ; 37.037 ; 27.0 MHz  ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                              ; { clk27 }                                      ;
; inst22|divider|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000 ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; clk27  ; inst22|divider|altpll_component|pll|inclk[0] ; { inst22|divider|altpll_component|pll|clk[0] } ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+


+---------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                         ;
+-----------+-----------------+--------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                 ; Note ;
+-----------+-----------------+--------------------------------------------+------+
; 7.55 MHz  ; 7.55 MHz        ; clk27                                      ;      ;
; 44.69 MHz ; 44.69 MHz       ; inst22|divider|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow Model Setup Summary                                             ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; clk27                                      ; -95.435 ; -4581.163     ;
; inst22|divider|altpll_component|pll|clk[0] ; -4.801  ; -968.014      ;
+--------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Slow Model Hold Summary                                            ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; clk27                                      ; 0.049 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 0.710 ; 0.000         ;
+--------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk27                                      ; 16.018 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 17.918 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk27'                                                                                                                     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -95.435 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.058     ; 132.450    ;
; -95.410 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 132.433    ;
; -95.383 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 132.406    ;
; -95.329 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 132.352    ;
; -95.316 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.001      ; 132.390    ;
; -95.316 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.001      ; 132.390    ;
; -95.291 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.373    ;
; -95.291 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.373    ;
; -95.264 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.346    ;
; -95.264 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.346    ;
; -95.248 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.061     ; 132.260    ;
; -95.225 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 132.299    ;
; -95.225 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 132.299    ;
; -95.223 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.053     ; 132.243    ;
; -95.210 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.292    ;
; -95.210 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.292    ;
; -95.200 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.282    ;
; -95.200 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.282    ;
; -95.196 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.053     ; 132.216    ;
; -95.173 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.255    ;
; -95.173 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.255    ;
; -95.142 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.053     ; 132.162    ;
; -95.119 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.201    ;
; -95.119 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.201    ;
; -95.115 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.028     ; 132.160    ;
; -95.115 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.028     ; 132.160    ;
; -95.090 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 132.143    ;
; -95.090 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 132.143    ;
; -95.063 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 132.086    ;
; -95.063 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 132.116    ;
; -95.063 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 132.116    ;
; -95.009 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 132.062    ;
; -95.009 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 132.062    ;
; -94.958 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 131.981    ;
; -94.958 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 131.981    ;
; -94.944 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.026    ;
; -94.944 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 132.026    ;
; -94.876 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.053     ; 131.896    ;
; -94.853 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.935    ;
; -94.853 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.935    ;
; -94.846 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.058     ; 131.861    ;
; -94.839 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.921    ;
; -94.839 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.921    ;
; -94.839 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.921    ;
; -94.839 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.921    ;
; -94.834 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 131.857    ;
; -94.821 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 131.844    ;
; -94.794 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 131.817    ;
; -94.794 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 131.817    ;
; -94.771 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.053     ; 131.791    ;
; -94.771 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.053     ; 131.791    ;
; -94.748 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.830    ;
; -94.748 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.830    ;
; -94.748 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.830    ;
; -94.748 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.830    ;
; -94.743 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 131.796    ;
; -94.743 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 131.796    ;
; -94.741 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; -0.007     ; 131.807    ;
; -94.740 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 131.763    ;
; -94.716 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 131.790    ;
; -94.715 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.797    ;
; -94.715 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.797    ;
; -94.711 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 131.785    ;
; -94.709 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 131.732    ;
; -94.706 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 131.780    ;
; -94.706 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.001      ; 131.780    ;
; -94.706 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 131.729    ;
; -94.689 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 131.763    ;
; -94.686 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.768    ;
; -94.681 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.763    ;
; -94.681 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.763    ;
; -94.675 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.757    ;
; -94.675 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.757    ;
; -94.668 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.058     ; 131.683    ;
; -94.666 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; -0.007     ; 131.732    ;
; -94.659 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.741    ;
; -94.654 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.736    ;
; -94.654 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.736    ;
; -94.647 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.053     ; 131.667    ;
; -94.643 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.050     ; 131.666    ;
; -94.641 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; 0.001      ; 131.715    ;
; -94.638 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 131.691    ;
; -94.638 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 131.691    ;
; -94.638 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 131.691    ;
; -94.638 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.020     ; 131.691    ;
; -94.635 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 131.709    ;
; -94.624 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.706    ;
; -94.624 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.706    ;
; -94.616 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.050     ; 131.639    ;
; -94.615 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|extend[0]   ; clk27        ; clk27       ; 37.037       ; -0.007     ; 131.681    ;
; -94.614 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|b_inv       ; clk27        ; clk27       ; 37.037       ; -0.007     ; 131.680    ;
; -94.614 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|inc_select  ; clk27        ; clk27       ; 37.037       ; -0.007     ; 131.680    ;
; -94.614 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; 0.001      ; 131.688    ;
; -94.607 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.053     ; 131.627    ;
; -94.605 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.687    ;
; -94.600 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.682    ;
; -94.600 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.682    ;
; -94.590 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.672    ;
; -94.590 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.009      ; 131.672    ;
; -94.590 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|extend[0]   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 131.664    ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                                                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.801 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.277     ; 3.131      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.764 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.275     ; 3.096      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.756 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.273     ; 3.090      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.752 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.270     ; 3.089      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.598 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.280     ; 2.925      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.546 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.278     ; 2.875      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.519 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.271     ; 2.855      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.462 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.266     ; 2.803      ;
; -4.459 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.268     ; 2.798      ;
; -4.459 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.268     ; 2.798      ;
; -4.459 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.268     ; 2.798      ;
; -4.459 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.268     ; 2.798      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk27'                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.049 ; buffReg16:RB|output[2]                                                           ; buffReg16:RM|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.471      ; 0.786      ;
; 0.172 ; buffReg16:RB|output[1]                                                           ; buffReg16:RM|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.471      ; 0.909      ;
; 0.367 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk27        ; clk27       ; 0.000        ; 0.263      ; 0.896      ;
; 0.369 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk27        ; clk27       ; 0.000        ; 0.263      ; 0.898      ;
; 0.391 ; controlUnit2:inst2|j_sel                                                         ; controlUnit2:inst2|j_sel                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|shift_sel                                                     ; controlUnit2:inst2|shift_sel                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|mem_write                                                     ; controlUnit2:inst2|mem_write                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|ma_select                                                     ; controlUnit2:inst2|ma_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|ir_enable                                                     ; controlUnit2:inst2|ir_enable                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|rf_write                                                      ; controlUnit2:inst2|rf_write                                                      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|extend[0]                                                     ; controlUnit2:inst2|extend[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|b_inv                                                         ; controlUnit2:inst2|b_inv                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|inc_select                                                    ; controlUnit2:inst2|inc_select                                                    ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.520 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; buffReg16:RY|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.786      ;
; 0.523 ; buffReg16:RB|output[13]                                                          ; buffReg16:RM|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.789      ;
; 0.525 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; buffReg16:RY|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.791      ;
; 0.529 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; buffReg16:RB|output[7]                                                           ; buffReg16:RM|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.795      ;
; 0.533 ; buffReg16:RB|output[5]                                                           ; buffReg16:RM|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.799      ;
; 0.538 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.804      ;
; 0.633 ; buffReg16:RB|output[12]                                                          ; buffReg16:RM|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.899      ;
; 0.635 ; buffReg16:RB|output[8]                                                           ; buffReg16:RM|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.901      ;
; 0.636 ; buffReg16:RB|output[9]                                                           ; buffReg16:RM|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.902      ;
; 0.643 ; buffReg16:RB|output[4]                                                           ; buffReg16:RM|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.909      ;
; 0.656 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; buffReg16:RY|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.923      ;
; 0.717 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.007      ; 0.990      ;
; 0.733 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clk27        ; clk27       ; 0.000        ; 0.262      ; 1.261      ;
; 0.757 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk27        ; clk27       ; 0.000        ; 0.519      ; 1.542      ;
; 0.780 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; buffReg16:RY|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.046      ;
; 0.788 ; buffReg16:RB|output[3]                                                           ; buffReg16:RM|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.459      ; 1.513      ;
; 0.791 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; buffReg16:RY|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.057      ;
; 0.806 ; buffReg16:RB|output[0]                                                           ; buffReg16:RM|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.465      ; 1.537      ;
; 0.816 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.081      ;
; 0.825 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; buffReg16:RY|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.091      ;
; 0.845 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.111      ;
; 0.854 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.119      ;
; 0.981 ; buffReg16:RZ|output[12]                                                          ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.502      ; 1.749      ;
; 1.007 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; buffReg16:RY|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.010      ; 1.283      ;
; 1.015 ; buffReg16:RZ|output[14]                                                          ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.502      ; 1.783      ;
; 1.055 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; buffReg16:RY|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.321      ;
; 1.057 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; buffReg16:RY|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.323      ;
; 1.097 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.362      ;
; 1.103 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.368      ;
; 1.109 ; IR:inst18|output[12]                                                             ; controlUnit2:inst2|alu_op[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.154      ; 1.529      ;
; 1.112 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.384      ;
; 1.161 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clk27        ; clk27       ; 0.000        ; 0.010      ; 1.437      ;
; 1.163 ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; -0.029     ; 1.400      ;
; 1.173 ; IR:inst18|output[14]                                                             ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clk27        ; clk27       ; 0.000        ; 0.473      ; 1.912      ;
; 1.180 ; IR:inst18|output[7]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clk27        ; clk27       ; 0.000        ; 0.181      ; 1.627      ;
; 1.187 ; IR:inst18|output[4]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clk27        ; clk27       ; 0.000        ; 0.181      ; 1.634      ;
; 1.194 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk27        ; clk27       ; 0.000        ; 0.010      ; 1.470      ;
; 1.197 ; IR:inst18|output[8]                                                              ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.182      ; 1.645      ;
; 1.214 ; buffReg16:RB|output[6]                                                           ; buffReg16:RM|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.486      ;
; 1.244 ; IR:inst18|output[20]                                                             ; controlUnit2:inst2|c_select[0]                                                   ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.510      ;
; 1.261 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; -0.009     ; 1.518      ;
; 1.279 ; IR:inst18|output[20]                                                             ; controlUnit2:inst2|c_select[1]                                                   ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.545      ;
; 1.283 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[10]                                                             ; clk27        ; clk27       ; 0.000        ; -0.154     ; 1.395      ;
; 1.283 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[9]                                                              ; clk27        ; clk27       ; 0.000        ; -0.154     ; 1.395      ;
; 1.283 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[11]                                                             ; clk27        ; clk27       ; 0.000        ; -0.154     ; 1.395      ;
; 1.283 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[12]                                                             ; clk27        ; clk27       ; 0.000        ; -0.154     ; 1.395      ;
; 1.289 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 1.560      ;
; 1.290 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.562      ;
; 1.293 ; buffReg16:RB|output[11]                                                          ; buffReg16:RM|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.011      ; 1.570      ;
; 1.299 ; IR:inst18|output[15]                                                             ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; clk27        ; clk27       ; 0.000        ; 0.473      ; 2.038      ;
; 1.304 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; buffReg16:RY|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; -0.023     ; 1.547      ;
; 1.309 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; buffReg16:RY|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; 0.010      ; 1.585      ;
; 1.324 ; IR:inst18|output[12]                                                             ; buffReg16:RZ|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.154      ; 1.744      ;
; 1.326 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.007      ; 1.599      ;
; 1.339 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; -0.029     ; 1.576      ;
; 1.351 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; -0.031     ; 1.586      ;
; 1.352 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; -0.031     ; 1.587      ;
; 1.352 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; -0.031     ; 1.587      ;
; 1.354 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; -0.031     ; 1.589      ;
; 1.354 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; -0.005     ; 1.615      ;
; 1.362 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.012      ; 1.640      ;
; 1.367 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.012      ; 1.645      ;
; 1.370 ; controlUnit2:inst2|pc_select                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; clk27        ; clk27       ; 0.000        ; -0.001     ; 1.635      ;
; 1.372 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; -0.005     ; 1.633      ;
; 1.372 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; -0.005     ; 1.633      ;
; 1.375 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; -0.005     ; 1.636      ;
; 1.377 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; -0.031     ; 1.612      ;
; 1.377 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; -0.031     ; 1.612      ;
; 1.378 ; buffReg16:RB|output[10]                                                          ; buffReg16:RM|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.019      ; 1.663      ;
; 1.379 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; -0.005     ; 1.640      ;
; 1.379 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; -0.005     ; 1.640      ;
; 1.381 ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; -0.031     ; 1.616      ;
; 1.386 ; IR:inst18|output[9]                                                              ; buffReg16:RZ|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.153      ; 1.805      ;
; 1.388 ; controlUnit2:inst2|flag_enable                                                   ; PS:inst23|output[0]                                                              ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.660      ;
; 1.388 ; controlUnit2:inst2|flag_enable                                                   ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.660      ;
; 1.388 ; controlUnit2:inst2|flag_enable                                                   ; PS:inst23|output[3]                                                              ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.660      ;
; 1.388 ; controlUnit2:inst2|flag_enable                                                   ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.660      ;
; 1.392 ; buffReg16:RB|output[14]                                                          ; buffReg16:RM|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.015      ; 1.673      ;
; 1.396 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clk27        ; clk27       ; 0.000        ; 0.010      ; 1.672      ;
; 1.399 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clk27        ; clk27       ; 0.000        ; 0.022      ; 1.687      ;
; 1.407 ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 1.678      ;
; 1.408 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clk27        ; clk27       ; 0.000        ; 0.010      ; 1.684      ;
; 1.409 ; IR:inst18|output[13]                                                             ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; clk27        ; clk27       ; 0.000        ; 0.461      ; 2.136      ;
; 1.414 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[23]                                                             ; clk27        ; clk27       ; 0.000        ; -0.029     ; 1.651      ;
; 1.414 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[20]                                                             ; clk27        ; clk27       ; 0.000        ; -0.029     ; 1.651      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                    ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.710 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.975      ;
; 0.720 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.985      ;
; 0.750 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.017      ;
; 0.753 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.020      ;
; 0.801 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.067      ;
; 0.833 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.099      ;
; 0.835 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.843 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.109      ;
; 0.849 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.115      ;
; 0.857 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.122      ;
; 0.862 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.128      ;
; 0.872 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.137      ;
; 0.873 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.138      ;
; 0.874 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.141      ;
; 0.929 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.195      ;
; 0.947 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.212      ;
; 0.955 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.220      ;
; 0.979 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.246      ;
; 0.984 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.991 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 1.011 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.277      ;
; 1.017 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.284      ;
; 1.075 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.342      ;
; 1.076 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.341      ;
; 1.085 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.352      ;
; 1.092 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.359      ;
; 1.096 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.363      ;
; 1.098 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.363      ;
; 1.204 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.217 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.229 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.495      ;
; 1.231 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.497      ;
; 1.306 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.572      ;
; 1.374 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.640      ;
; 1.381 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.647      ;
; 1.388 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.654      ;
; 1.394 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.660      ;
; 1.396 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.662      ;
; 1.451 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.717      ;
; 1.452 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.718      ;
; 1.459 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.725      ;
; 1.460 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.469 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.475 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.511 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.777      ;
; 1.522 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.788      ;
; 1.530 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.531 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.797      ;
; 1.535 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.801      ;
; 1.536 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.802      ;
; 1.540 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.541 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.573 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.839      ;
; 1.591 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.857      ;
; 1.592 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.858      ;
; 1.593 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.859      ;
; 1.600 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.866      ;
; 1.602 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.868      ;
; 1.602 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.868      ;
; 1.602 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.868      ;
; 1.603 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.869      ;
; 1.604 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.870      ;
; 1.622 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.888      ;
; 1.648 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.914      ;
; 1.671 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.937      ;
; 1.671 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.937      ;
; 1.672 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.938      ;
; 1.695 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.695 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.700 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.966      ;
; 1.720 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.986      ;
; 1.744 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.010      ;
; 1.775 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.041      ;
; 1.777 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.043      ;
; 1.777 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.043      ;
; 1.779 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.045      ;
; 1.793 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.059      ;
; 1.813 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.079      ;
; 1.816 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.082      ;
; 1.856 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.122      ;
; 1.856 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.122      ;
; 1.861 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.127      ;
; 1.864 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.130      ;
; 1.901 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.167      ;
; 1.903 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.169      ;
; 1.909 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.175      ;
; 1.924 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.190      ;
; 1.933 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.199      ;
; 1.961 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.227      ;
; 1.970 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.236      ;
; 1.970 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.236      ;
; 1.973 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.239      ;
; 1.974 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.240      ;
; 1.975 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.241      ;
; 1.981 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.247      ;
; 1.987 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.253      ;
; 2.005 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.271      ;
; 2.029 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.295      ;
; 2.039 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.305      ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk27'                                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a21~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a22~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a23~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a6~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a7~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg2  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; Reset     ; clk27      ; 136.181 ; 136.181 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 4.914   ; 4.914   ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 4.035   ; 4.035   ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 4.445   ; 4.445   ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 4.389   ; 4.389   ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 3.816   ; 3.816   ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 4.079   ; 4.079   ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 4.322   ; 4.322   ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 4.158   ; 4.158   ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 4.636   ; 4.636   ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 4.914   ; 4.914   ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 4.461   ; 4.461   ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 5.147   ; 5.147   ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 3.794   ; 3.794   ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 4.634   ; 4.634   ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 4.509   ; 4.509   ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 5.147   ; 5.147   ; Fall       ; clk27           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -7.016 ; -7.016 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; -3.586 ; -3.586 ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; -3.805 ; -3.805 ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; -4.215 ; -4.215 ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; -4.159 ; -4.159 ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; -3.586 ; -3.586 ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; -3.849 ; -3.849 ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; -4.092 ; -4.092 ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; -3.928 ; -3.928 ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; -4.406 ; -4.406 ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; -4.684 ; -4.684 ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; -4.231 ; -4.231 ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -3.564 ; -3.564 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -3.564 ; -3.564 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -4.404 ; -4.404 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -4.279 ; -4.279 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -4.917 ; -4.917 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 8.458  ; 8.458  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 8.287  ; 8.287  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.428  ; 7.428  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 7.674  ; 7.674  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 7.865  ; 7.865  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 7.421  ; 7.421  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 8.437  ; 8.437  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 7.647  ; 7.647  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 7.417  ; 7.417  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 7.368  ; 7.368  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 7.384  ; 7.384  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 8.458  ; 8.458  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 8.364  ; 8.364  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 5.822  ; 5.822  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 6.582  ; 6.582  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 6.608  ; 6.608  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 6.105  ; 6.105  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 8.288  ; 8.288  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 8.070  ; 8.070  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 10.254 ; 10.254 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 8.311  ; 8.311  ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.144  ; 9.144  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 9.513  ; 9.513  ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 7.939  ; 7.939  ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 8.478  ; 8.478  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 10.254 ; 10.254 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 8.012  ; 8.012  ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 9.236  ; 9.236  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 8.029  ; 8.029  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 8.243  ; 8.243  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 7.221  ; 7.221  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 7.071  ; 7.071  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 8.066  ; 8.066  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 8.061  ; 8.061  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 8.026  ; 8.026  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 8.078  ; 8.078  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 7.986  ; 7.986  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 6.653  ; 6.653  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 6.637  ; 6.637  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 6.888  ; 6.888  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 6.407  ; 6.407  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.639  ; 7.639  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 6.383  ; 6.383  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 6.605  ; 6.605  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 6.873  ; 6.873  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 7.433  ; 7.433  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 7.337  ; 7.337  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 6.396  ; 6.396  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 7.608  ; 7.608  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 7.986  ; 7.986  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 7.318  ; 7.318  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 7.875  ; 7.875  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 6.835  ; 6.835  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 14.532 ; 14.532 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 11.396 ; 11.396 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 12.430 ; 12.430 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 11.956 ; 11.956 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 12.565 ; 12.565 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 11.112 ; 11.112 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 13.147 ; 13.147 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 11.582 ; 11.582 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 12.190 ; 12.190 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 12.926 ; 12.926 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 14.129 ; 14.129 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 13.579 ; 13.579 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 12.549 ; 12.549 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 13.304 ; 13.304 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 12.983 ; 12.983 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 12.879 ; 12.879 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 14.532 ; 14.532 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 7.845  ; 7.845  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 7.700  ; 7.700  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 7.640  ; 7.640  ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 14.682 ; 14.682 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 12.134 ; 12.134 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 12.499 ; 12.499 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 12.684 ; 12.684 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 13.092 ; 13.092 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 11.664 ; 11.664 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 13.423 ; 13.423 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 12.286 ; 12.286 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 12.736 ; 12.736 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 12.570 ; 12.570 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 13.702 ; 13.702 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 14.611 ; 14.611 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 13.155 ; 13.155 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 13.980 ; 13.980 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 13.866 ; 13.866 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 14.682 ; 14.682 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 14.612 ; 14.612 ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 16.949 ; 16.949 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 15.878 ; 15.878 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 16.949 ; 16.949 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 16.162 ; 16.162 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 15.709 ; 15.709 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 15.897 ; 15.897 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 15.870 ; 15.870 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 15.707 ; 15.707 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 16.125 ; 16.125 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 15.675 ; 15.675 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 15.678 ; 15.678 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 15.692 ; 15.692 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 15.680 ; 15.680 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 15.653 ; 15.653 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 16.125 ; 16.125 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 15.839 ; 15.839 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 15.979 ; 15.979 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 15.979 ; 15.979 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 15.442 ; 15.442 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 15.964 ; 15.964 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 15.414 ; 15.414 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 15.926 ; 15.926 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 15.463 ; 15.463 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 15.439 ; 15.439 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 16.255 ; 16.255 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 15.713 ; 15.713 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 15.680 ; 15.680 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 15.691 ; 15.691 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 15.769 ; 15.769 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 16.255 ; 16.255 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 15.793 ; 15.793 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 15.757 ; 15.757 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 16.310 ; 16.310 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 15.857 ; 15.857 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 16.310 ; 16.310 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 15.993 ; 15.993 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 15.335 ; 15.335 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 15.833 ; 15.833 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 15.322 ; 15.322 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 15.387 ; 15.387 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 15.660 ; 15.660 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 17.298 ; 17.298 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 15.855 ; 15.855 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 16.634 ; 16.634 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 15.667 ; 15.667 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 15.635 ; 15.635 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 15.638 ; 15.638 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 15.681 ; 15.681 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 16.166 ; 16.166 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 15.969 ; 15.969 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 15.953 ; 15.953 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 17.298 ; 17.298 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 11.883 ; 11.883 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 11.313 ; 11.313 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 10.246 ; 10.246 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 11.253 ; 11.253 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 11.028 ; 11.028 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 10.276 ; 10.276 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 9.804  ; 9.804  ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.479 ; 10.479 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 11.127 ; 11.127 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 10.245 ; 10.245 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 9.763  ; 9.763  ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 9.756  ; 9.756  ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 10.264 ; 10.264 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 9.509  ; 9.509  ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 9.731  ; 9.731  ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 9.737  ; 9.737  ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 9.752  ; 9.752  ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 10.334 ; 10.334 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 10.509 ; 10.509 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 10.881 ; 10.881 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 11.883 ; 11.883 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 10.571 ; 10.571 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 9.877  ; 9.877  ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 10.616 ; 10.616 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 10.489 ; 10.489 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 9.459  ; 9.459  ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 9.459  ; 9.459  ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 9.439  ; 9.439  ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 9.459  ; 9.459  ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 9.439  ; 9.439  ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 9.497  ; 9.497  ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 9.467  ; 9.467  ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 9.497  ; 9.497  ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 9.497  ; 9.497  ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 9.467  ; 9.467  ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 11.346 ; 11.346 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 11.346 ; 11.346 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 11.346 ; 11.346 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 11.058 ; 11.058 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 11.028 ; 11.028 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 11.058 ; 11.058 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 11.058 ; 11.058 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 11.028 ; 11.028 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 7.310  ; 7.310  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 10.787 ; 10.787 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 10.787 ; 10.787 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 10.787 ; 10.787 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 10.787 ; 10.787 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 10.787 ; 10.787 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 6.622  ; 6.622  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 5.822  ; 5.822  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 8.287  ; 8.287  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.428  ; 7.428  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 7.674  ; 7.674  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 7.865  ; 7.865  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 7.421  ; 7.421  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 8.437  ; 8.437  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 7.647  ; 7.647  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 7.417  ; 7.417  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 7.368  ; 7.368  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 7.384  ; 7.384  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 8.458  ; 8.458  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 8.364  ; 8.364  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 5.822  ; 5.822  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 6.582  ; 6.582  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 6.608  ; 6.608  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 6.105  ; 6.105  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 8.288  ; 8.288  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 8.070  ; 8.070  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 7.071  ; 7.071  ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 8.311  ; 8.311  ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.144  ; 9.144  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 9.513  ; 9.513  ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 7.939  ; 7.939  ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 8.478  ; 8.478  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 10.254 ; 10.254 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 8.012  ; 8.012  ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 9.236  ; 9.236  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 8.029  ; 8.029  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 8.243  ; 8.243  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 7.221  ; 7.221  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 7.071  ; 7.071  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 8.066  ; 8.066  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 8.061  ; 8.061  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 8.026  ; 8.026  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 8.078  ; 8.078  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 6.383  ; 6.383  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 6.653  ; 6.653  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 6.637  ; 6.637  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 6.888  ; 6.888  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 6.407  ; 6.407  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.639  ; 7.639  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 6.383  ; 6.383  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 6.605  ; 6.605  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 6.873  ; 6.873  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 7.433  ; 7.433  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 7.337  ; 7.337  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 6.396  ; 6.396  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 7.608  ; 7.608  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 7.986  ; 7.986  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 7.318  ; 7.318  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 7.875  ; 7.875  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 6.835  ; 6.835  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 7.209  ; 7.209  ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 8.158  ; 8.158  ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 9.389  ; 9.389  ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 8.059  ; 8.059  ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 9.193  ; 9.193  ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 8.534  ; 8.534  ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 9.029  ; 9.029  ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 8.818  ; 8.818  ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 8.254  ; 8.254  ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 8.789  ; 8.789  ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 10.150 ; 10.150 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 9.213  ; 9.213  ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 9.008  ; 9.008  ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 7.525  ; 7.525  ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 7.827  ; 7.827  ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 7.209  ; 7.209  ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 8.349  ; 8.349  ; Rise       ; clk27                                      ;
; V               ; clk27      ; 7.845  ; 7.845  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 7.700  ; 7.700  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 7.640  ; 7.640  ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 7.387  ; 7.387  ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 8.711  ; 8.711  ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 8.637  ; 8.637  ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 8.156  ; 8.156  ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 8.382  ; 8.382  ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 7.779  ; 7.779  ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 7.387  ; 7.387  ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 7.740  ; 7.740  ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 7.595  ; 7.595  ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 7.796  ; 7.796  ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 8.204  ; 8.204  ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 9.288  ; 9.288  ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 8.739  ; 8.739  ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 8.201  ; 8.201  ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 7.698  ; 7.698  ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 9.012  ; 9.012  ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 8.296  ; 8.296  ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 15.707 ; 15.707 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 15.878 ; 15.878 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 16.949 ; 16.949 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 16.162 ; 16.162 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 15.709 ; 15.709 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 15.897 ; 15.897 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 15.870 ; 15.870 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 15.707 ; 15.707 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 15.653 ; 15.653 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 15.675 ; 15.675 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 15.678 ; 15.678 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 15.692 ; 15.692 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 15.680 ; 15.680 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 15.653 ; 15.653 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 16.125 ; 16.125 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 15.839 ; 15.839 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 15.414 ; 15.414 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 15.979 ; 15.979 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 15.442 ; 15.442 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 15.964 ; 15.964 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 15.414 ; 15.414 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 15.926 ; 15.926 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 15.463 ; 15.463 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 15.439 ; 15.439 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 15.680 ; 15.680 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 15.713 ; 15.713 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 15.680 ; 15.680 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 15.691 ; 15.691 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 15.769 ; 15.769 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 16.255 ; 16.255 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 15.793 ; 15.793 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 15.757 ; 15.757 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 15.322 ; 15.322 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 15.857 ; 15.857 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 16.310 ; 16.310 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 15.993 ; 15.993 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 15.335 ; 15.335 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 15.833 ; 15.833 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 15.322 ; 15.322 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 15.387 ; 15.387 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 15.660 ; 15.660 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 15.635 ; 15.635 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 15.855 ; 15.855 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 16.634 ; 16.634 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 15.667 ; 15.667 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 15.635 ; 15.635 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 15.638 ; 15.638 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 15.681 ; 15.681 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 16.166 ; 16.166 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 15.969 ; 15.969 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 15.953 ; 15.953 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 17.298 ; 17.298 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 9.509  ; 9.509  ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 11.313 ; 11.313 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 10.246 ; 10.246 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 11.253 ; 11.253 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 11.028 ; 11.028 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 10.276 ; 10.276 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 9.804  ; 9.804  ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.479 ; 10.479 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 11.127 ; 11.127 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 10.245 ; 10.245 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 9.763  ; 9.763  ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 9.756  ; 9.756  ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 10.264 ; 10.264 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 9.509  ; 9.509  ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 9.731  ; 9.731  ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 9.737  ; 9.737  ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 9.752  ; 9.752  ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 10.334 ; 10.334 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 10.509 ; 10.509 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 10.881 ; 10.881 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 11.883 ; 11.883 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 10.571 ; 10.571 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 9.877  ; 9.877  ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 10.616 ; 10.616 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 10.489 ; 10.489 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 9.439  ; 9.439  ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 9.459  ; 9.459  ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 9.439  ; 9.439  ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 9.459  ; 9.459  ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 9.439  ; 9.439  ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 9.467  ; 9.467  ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 9.467  ; 9.467  ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 9.497  ; 9.497  ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 9.497  ; 9.497  ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 9.467  ; 9.467  ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 6.148  ; 6.148  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 6.168  ; 6.168  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 6.148  ; 6.148  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 6.168  ; 6.168  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 6.148  ; 6.148  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 6.241  ; 6.241  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 6.241  ; 6.241  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 6.271  ; 6.271  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 6.271  ; 6.271  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 6.241  ; 6.241  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 5.521  ; 5.521  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 5.984  ; 5.984  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 5.984  ; 5.984  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 5.984  ; 5.984  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 5.984  ; 5.984  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 5.984  ; 5.984  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 5.483  ; 5.483  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------------------------+
; Fast Model Setup Summary                                             ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; clk27                                      ; -23.841 ; -1097.636     ;
; inst22|divider|altpll_component|pll|clk[0] ; -1.345  ; -256.071      ;
+--------------------------------------------+---------+---------------+


+---------------------------------------------------------------------+
; Fast Model Hold Summary                                             ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk27                                      ; -0.203 ; -0.399        ;
; inst22|divider|altpll_component|pll|clk[0] ; 0.324  ; 0.000         ;
+--------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk27                                      ; 16.018 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 17.918 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk27'                                                                                                                     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -23.841 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.204     ; 60.706     ;
; -23.841 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.713     ;
; -23.824 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.696     ;
; -23.804 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.676     ;
; -23.729 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.206     ; 60.592     ;
; -23.729 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.199     ; 60.599     ;
; -23.712 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.199     ; 60.582     ;
; -23.692 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.199     ; 60.562     ;
; -23.688 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.560     ;
; -23.677 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.001      ; 60.747     ;
; -23.677 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.001      ; 60.747     ;
; -23.677 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.754     ;
; -23.677 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.754     ;
; -23.660 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.737     ;
; -23.660 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.737     ;
; -23.640 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.717     ;
; -23.640 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.717     ;
; -23.637 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 60.707     ;
; -23.637 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 60.707     ;
; -23.637 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.509     ;
; -23.637 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.714     ;
; -23.637 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.714     ;
; -23.620 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.492     ;
; -23.620 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.697     ;
; -23.620 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.697     ;
; -23.606 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.023     ; 60.652     ;
; -23.606 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.023     ; 60.652     ;
; -23.606 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.659     ;
; -23.606 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.659     ;
; -23.600 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.677     ;
; -23.600 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.677     ;
; -23.589 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.642     ;
; -23.589 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.642     ;
; -23.576 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.199     ; 60.446     ;
; -23.569 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.622     ;
; -23.569 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.622     ;
; -23.563 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.435     ;
; -23.546 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.204     ; 60.411     ;
; -23.546 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.418     ;
; -23.529 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.204     ; 60.394     ;
; -23.529 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.401     ;
; -23.529 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.401     ;
; -23.525 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.199     ; 60.395     ;
; -23.524 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.601     ;
; -23.524 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.601     ;
; -23.523 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.395     ;
; -23.512 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.384     ;
; -23.509 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.381     ;
; -23.508 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.199     ; 60.378     ;
; -23.505 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.377     ;
; -23.492 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.364     ;
; -23.484 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.561     ;
; -23.484 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.561     ;
; -23.473 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.550     ;
; -23.473 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.550     ;
; -23.471 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.343     ;
; -23.456 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.533     ;
; -23.456 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.533     ;
; -23.453 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.506     ;
; -23.453 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.506     ;
; -23.451 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.199     ; 60.321     ;
; -23.433 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.510     ;
; -23.433 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.510     ;
; -23.419 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 60.489     ;
; -23.419 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.001      ; 60.489     ;
; -23.419 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.496     ;
; -23.419 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.496     ;
; -23.416 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.493     ;
; -23.416 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.493     ;
; -23.411 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.199     ; 60.281     ;
; -23.409 ; controlUnit2:inst2|stage[11] ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.281     ;
; -23.402 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.455     ;
; -23.402 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.455     ;
; -23.402 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.479     ;
; -23.402 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.479     ;
; -23.399 ; controlUnit2:inst2|stage[10] ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.271     ;
; -23.399 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.476     ;
; -23.399 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.476     ;
; -23.393 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.199     ; 60.263     ;
; -23.393 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.265     ;
; -23.389 ; controlUnit2:inst2|stage[14] ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.261     ;
; -23.385 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.438     ;
; -23.385 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; -0.016     ; 60.438     ;
; -23.382 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.459     ;
; -23.382 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.459     ;
; -23.376 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.248     ;
; -23.372 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; -0.007     ; 60.434     ;
; -23.372 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.000      ; 60.441     ;
; -23.361 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; 0.001      ; 60.431     ;
; -23.361 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.438     ;
; -23.359 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.199     ; 60.229     ;
; -23.359 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.436     ;
; -23.359 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.436     ;
; -23.359 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.436     ;
; -23.359 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.436     ;
; -23.355 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.000      ; 60.424     ;
; -23.344 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|ir_enable   ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.421     ;
; -23.342 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.197     ; 60.214     ;
; -23.341 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.418     ;
; -23.341 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.008      ; 60.418     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                                                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.345 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.454     ; 1.532      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.323 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a5~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.452     ; 1.512      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.317 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.450     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.316 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a8~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.508      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.273 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.455     ; 1.459      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.258 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a16~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.458     ; 1.441      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.212 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a15~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.449     ; 1.404      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.177 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.445     ; 1.373      ;
; -1.175 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.447     ; 1.369      ;
; -1.175 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.447     ; 1.369      ;
; -1.175 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.447     ; 1.369      ;
; -1.175 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.447     ; 1.369      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk27'                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.203 ; buffReg16:RB|output[2]                                                           ; buffReg16:RM|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.442      ; 0.391      ;
; -0.118 ; buffReg16:RB|output[1]                                                           ; buffReg16:RM|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.442      ; 0.476      ;
; -0.040 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk27        ; clk27       ; 0.000        ; 0.357      ; 0.469      ;
; -0.038 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk27        ; clk27       ; 0.000        ; 0.357      ; 0.471      ;
; 0.102  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clk27        ; clk27       ; 0.000        ; 0.356      ; 0.610      ;
; 0.102  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk27        ; clk27       ; 0.000        ; 0.481      ; 0.735      ;
; 0.138  ; buffReg16:RB|output[3]                                                           ; buffReg16:RM|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.432      ; 0.722      ;
; 0.163  ; buffReg16:RB|output[0]                                                           ; buffReg16:RM|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.438      ; 0.753      ;
; 0.215  ; controlUnit2:inst2|j_sel                                                         ; controlUnit2:inst2|j_sel                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|shift_sel                                                     ; controlUnit2:inst2|shift_sel                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|mem_write                                                     ; controlUnit2:inst2|mem_write                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|ma_select                                                     ; controlUnit2:inst2|ma_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|ir_enable                                                     ; controlUnit2:inst2|ir_enable                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|rf_write                                                      ; controlUnit2:inst2|rf_write                                                      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|extend[0]                                                     ; controlUnit2:inst2|extend[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|b_inv                                                         ; controlUnit2:inst2|b_inv                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlUnit2:inst2|inc_select                                                    ; controlUnit2:inst2|inc_select                                                    ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.222  ; buffReg16:RZ|output[12]                                                          ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.464      ; 0.838      ;
; 0.240  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; buffReg16:RY|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; buffReg16:RB|output[13]                                                          ; buffReg16:RM|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; buffReg16:RZ|output[14]                                                          ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.464      ; 0.857      ;
; 0.242  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; buffReg16:RY|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; buffReg16:RB|output[7]                                                           ; buffReg16:RM|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; buffReg16:RB|output[5]                                                           ; buffReg16:RM|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.400      ;
; 0.283  ; IR:inst18|output[12]                                                             ; controlUnit2:inst2|alu_op[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.280      ; 0.715      ;
; 0.318  ; IR:inst18|output[8]                                                              ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.305      ; 0.775      ;
; 0.319  ; buffReg16:RB|output[12]                                                          ; buffReg16:RM|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.471      ;
; 0.321  ; buffReg16:RB|output[8]                                                           ; buffReg16:RM|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.473      ;
; 0.323  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; buffReg16:RY|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.475      ;
; 0.323  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.475      ;
; 0.323  ; buffReg16:RB|output[9]                                                           ; buffReg16:RM|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.475      ;
; 0.326  ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.006      ; 0.484      ;
; 0.326  ; buffReg16:RB|output[4]                                                           ; buffReg16:RM|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.478      ;
; 0.348  ; IR:inst18|output[14]                                                             ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clk27        ; clk27       ; 0.000        ; 0.441      ; 0.941      ;
; 0.357  ; IR:inst18|output[7]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clk27        ; clk27       ; 0.000        ; 0.304      ; 0.813      ;
; 0.359  ; IR:inst18|output[4]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clk27        ; clk27       ; 0.000        ; 0.304      ; 0.815      ;
; 0.359  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; buffReg16:RY|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.511      ;
; 0.366  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; buffReg16:RY|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.518      ;
; 0.375  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; buffReg16:RY|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.527      ;
; 0.380  ; IR:inst18|output[15]                                                             ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; clk27        ; clk27       ; 0.000        ; 0.441      ; 0.973      ;
; 0.400  ; IR:inst18|output[12]                                                             ; buffReg16:RZ|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.280      ; 0.832      ;
; 0.403  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.555      ;
; 0.407  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.001      ; 0.560      ;
; 0.414  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.566      ;
; 0.420  ; IR:inst18|output[9]                                                              ; buffReg16:RZ|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.280      ; 0.852      ;
; 0.421  ; IR:inst18|output[5]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clk27        ; clk27       ; 0.000        ; 0.327      ; 0.900      ;
; 0.459  ; IR:inst18|output[13]                                                             ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; clk27        ; clk27       ; 0.000        ; 0.429      ; 1.040      ;
; 0.459  ; IR:inst18|output[14]                                                             ; buffReg16:RZ|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.436      ; 1.047      ;
; 0.462  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; buffReg16:RY|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.009      ; 0.623      ;
; 0.493  ; IR:inst18|output[5]                                                              ; buffReg16:RZ|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.327      ; 0.972      ;
; 0.495  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; buffReg16:RY|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; buffReg16:RY|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.649      ;
; 0.502  ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.006      ; 0.660      ;
; 0.520  ; IR:inst18|output[6]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clk27        ; clk27       ; 0.000        ; 0.327      ; 0.999      ;
; 0.524  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.676      ;
; 0.542  ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; -0.024     ; 0.670      ;
; 0.550  ; buffReg16:RA|output[2]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clk27        ; clk27       ; 0.000        ; 0.445      ; 1.147      ;
; 0.554  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clk27        ; clk27       ; 0.000        ; 0.008      ; 0.714      ;
; 0.557  ; IR:inst18|output[20]                                                             ; controlUnit2:inst2|c_select[0]                                                   ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.709      ;
; 0.561  ; buffReg16:RB|output[6]                                                           ; buffReg16:RM|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.005      ; 0.718      ;
; 0.562  ; buffReg16:RZ|output[15]                                                          ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.457      ; 1.171      ;
; 0.562  ; buffReg16:RA|output[10]                                                          ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clk27        ; clk27       ; 0.000        ; 0.342      ; 1.056      ;
; 0.572  ; IR:inst18|output[20]                                                             ; controlUnit2:inst2|c_select[1]                                                   ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.724      ;
; 0.572  ; IR:inst18|output[10]                                                             ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clk27        ; clk27       ; 0.000        ; 0.291      ; 1.015      ;
; 0.578  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; -0.008     ; 0.722      ;
; 0.579  ; buffReg16:RA|output[3]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clk27        ; clk27       ; 0.000        ; 0.445      ; 1.176      ;
; 0.583  ; IR:inst18|output[14]                                                             ; PS:inst23|output[0]                                                              ; clk27        ; clk27       ; 0.000        ; 0.436      ; 1.171      ;
; 0.583  ; IR:inst18|output[14]                                                             ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.436      ; 1.171      ;
; 0.583  ; IR:inst18|output[14]                                                             ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.436      ; 1.171      ;
; 0.587  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; buffReg16:RY|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; 0.009      ; 0.748      ;
; 0.588  ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.006      ; 0.746      ;
; 0.590  ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk27        ; clk27       ; 0.000        ; 0.009      ; 0.751      ;
; 0.590  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.006      ; 0.748      ;
; 0.592  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 0.749      ;
; 0.592  ; buffReg16:RA|output[0]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clk27        ; clk27       ; 0.000        ; 0.445      ; 1.189      ;
; 0.593  ; buffReg16:RB|output[2]                                                           ; buffReg16:RZ|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.439      ; 1.184      ;
; 0.600  ; buffReg16:RB|output[0]                                                           ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.439      ; 1.191      ;
; 0.600  ; buffReg16:RA|output[11]                                                          ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; clk27        ; clk27       ; 0.000        ; 0.342      ; 1.094      ;
; 0.603  ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; buffReg16:RY|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; -0.019     ; 0.736      ;
; 0.611  ; IR:inst18|output[9]                                                              ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; clk27        ; clk27       ; 0.000        ; 0.291      ; 1.054      ;
; 0.615  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.012      ; 0.779      ;
; 0.616  ; buffReg16:RB|output[11]                                                          ; buffReg16:RM|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.011      ; 0.779      ;
; 0.618  ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.012      ; 0.782      ;
; 0.620  ; IR:inst18|output[15]                                                             ; buffReg16:RZ|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.435      ; 1.207      ;
; 0.622  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; -0.015     ; 0.759      ;
; 0.623  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; -0.015     ; 0.760      ;
; 0.624  ; buffReg16:RZ|output[13]                                                          ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.240      ; 1.016      ;
; 0.626  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; -0.015     ; 0.763      ;
; 0.627  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; -0.015     ; 0.764      ;
; 0.627  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; -0.015     ; 0.764      ;
; 0.627  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; -0.015     ; 0.764      ;
; 0.629  ; IR:inst18|output[6]                                                              ; buffReg16:RA|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; -0.015     ; 0.766      ;
; 0.629  ; controlUnit2:inst2|extend[0]                                                     ; buffReg16:RZ|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.020      ; 0.801      ;
; 0.630  ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; -0.006     ; 0.776      ;
; 0.632  ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; -0.006     ; 0.778      ;
; 0.633  ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; -0.024     ; 0.761      ;
; 0.635  ; IR:inst18|output[2]                                                              ; buffReg16:RB|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; -0.006     ; 0.781      ;
+--------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                    ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.324 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.475      ;
; 0.330 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.481      ;
; 0.346 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.499      ;
; 0.348 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.501      ;
; 0.358 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.369 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.410 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.562      ;
; 0.414 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.565      ;
; 0.414 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.566      ;
; 0.419 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.571      ;
; 0.423 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.576      ;
; 0.423 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.574      ;
; 0.424 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.575      ;
; 0.432 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.583      ;
; 0.433 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.584      ;
; 0.444 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.445 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.597      ;
; 0.447 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.600      ;
; 0.455 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.607      ;
; 0.472 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.625      ;
; 0.511 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.664      ;
; 0.511 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.662      ;
; 0.512 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.666      ;
; 0.515 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.668      ;
; 0.515 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.521 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.674      ;
; 0.521 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.672      ;
; 0.527 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.544 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.551 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.582 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.593 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.745      ;
; 0.604 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.606 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.622 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.638 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.639 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.639 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.640 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.641 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.648 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.660 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.663 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.815      ;
; 0.673 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.674 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.826      ;
; 0.675 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.678 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.830      ;
; 0.682 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.834      ;
; 0.683 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.835      ;
; 0.687 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.839      ;
; 0.695 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.847      ;
; 0.701 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.853      ;
; 0.709 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.861      ;
; 0.717 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.869      ;
; 0.728 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.880      ;
; 0.729 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.881      ;
; 0.737 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.889      ;
; 0.738 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.890      ;
; 0.738 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.890      ;
; 0.741 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.893      ;
; 0.746 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.898      ;
; 0.749 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.901      ;
; 0.753 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.753 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.766 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.768 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.769 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.921      ;
; 0.770 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.922      ;
; 0.779 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.931      ;
; 0.785 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.787 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.939      ;
; 0.788 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.940      ;
; 0.798 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.950      ;
; 0.801 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.953      ;
; 0.810 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.962      ;
; 0.811 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.963      ;
; 0.816 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.968      ;
; 0.817 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.969      ;
; 0.822 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.974      ;
; 0.836 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.988      ;
; 0.839 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.991      ;
; 0.847 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.999      ;
; 0.849 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.001      ;
; 0.865 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.017      ;
; 0.870 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.022      ;
; 0.870 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.022      ;
; 0.873 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.025      ;
; 0.875 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.027      ;
; 0.882 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.034      ;
; 0.885 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.037      ;
; 0.887 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.039      ;
; 0.890 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.042      ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk27'                                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a21~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a22~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a23~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a6~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a7~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg2  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; 63.013 ; 63.013 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 2.621  ; 2.621  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 2.190  ; 2.190  ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 2.398  ; 2.398  ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 2.366  ; 2.366  ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 2.050  ; 2.050  ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 2.221  ; 2.221  ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 2.331  ; 2.331  ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 2.268  ; 2.268  ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 2.515  ; 2.515  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 2.621  ; 2.621  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 2.404  ; 2.404  ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 2.855  ; 2.855  ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 2.029  ; 2.029  ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 2.545  ; 2.545  ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 2.472  ; 2.472  ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 2.855  ; 2.855  ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -3.585 ; -3.585 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; -1.930 ; -1.930 ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; -2.070 ; -2.070 ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; -2.278 ; -2.278 ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; -2.246 ; -2.246 ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; -1.930 ; -1.930 ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; -2.101 ; -2.101 ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; -2.211 ; -2.211 ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; -2.148 ; -2.148 ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; -2.395 ; -2.395 ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; -2.501 ; -2.501 ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; -2.284 ; -2.284 ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -1.909 ; -1.909 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -1.909 ; -1.909 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -2.425 ; -2.425 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -2.352 ; -2.352 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -2.735 ; -2.735 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 4.737 ; 4.737 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.503 ; 4.503 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.145 ; 4.145 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.262 ; 4.262 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 4.323 ; 4.323 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 4.131 ; 4.131 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 4.737 ; 4.737 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 4.235 ; 4.235 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 4.111 ; 4.111 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 4.099 ; 4.099 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 4.098 ; 4.098 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 4.638 ; 4.638 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 4.545 ; 4.545 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 3.142 ; 3.142 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 3.507 ; 3.507 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 3.520 ; 3.520 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.283 ; 3.283 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 4.509 ; 4.509 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 4.447 ; 4.447 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 5.461 ; 5.461 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 4.513 ; 4.513 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 4.846 ; 4.846 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 5.147 ; 5.147 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 4.359 ; 4.359 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.547 ; 4.547 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 5.461 ; 5.461 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 4.380 ; 4.380 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 5.089 ; 5.089 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.434 ; 4.434 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.525 ; 4.525 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.028 ; 4.028 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 3.963 ; 3.963 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.405 ; 4.405 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.427 ; 4.427 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.410 ; 4.410 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 4.435 ; 4.435 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 4.395 ; 4.395 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 3.775 ; 3.775 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 3.762 ; 3.762 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 3.877 ; 3.877 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 3.662 ; 3.662 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 4.211 ; 4.211 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 3.654 ; 3.654 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 3.754 ; 3.754 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 3.881 ; 3.881 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 4.141 ; 4.141 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 4.085 ; 4.085 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 3.669 ; 3.669 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 4.195 ; 4.195 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 4.395 ; 4.395 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 4.070 ; 4.070 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 4.366 ; 4.366 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 3.850 ; 3.850 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 7.089 ; 7.089 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 5.768 ; 5.768 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 6.163 ; 6.163 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 5.939 ; 5.939 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 6.208 ; 6.208 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 5.574 ; 5.574 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 6.469 ; 6.469 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 5.830 ; 5.830 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 6.030 ; 6.030 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 6.400 ; 6.400 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 7.039 ; 7.039 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 6.678 ; 6.678 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 6.220 ; 6.220 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 6.529 ; 6.529 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 6.423 ; 6.423 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 6.375 ; 6.375 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 7.089 ; 7.089 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 4.358 ; 4.358 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.264 ; 4.264 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 4.047 ; 4.047 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 7.258 ; 7.258 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 6.078 ; 6.078 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 6.192 ; 6.192 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 6.274 ; 6.274 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 6.437 ; 6.437 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 5.776 ; 5.776 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 6.570 ; 6.570 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 6.084 ; 6.084 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 6.228 ; 6.228 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 6.205 ; 6.205 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 6.726 ; 6.726 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 7.151 ; 7.151 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 6.457 ; 6.457 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 6.839 ; 6.839 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 6.815 ; 6.815 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 7.258 ; 7.258 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 7.197 ; 7.197 ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 8.814 ; 8.814 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 8.295 ; 8.295 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 8.814 ; 8.814 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 8.425 ; 8.425 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 8.221 ; 8.221 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 8.312 ; 8.312 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 8.283 ; 8.283 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 8.227 ; 8.227 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 8.390 ; 8.390 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 8.193 ; 8.193 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 8.210 ; 8.210 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 8.211 ; 8.211 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 8.207 ; 8.207 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 8.179 ; 8.179 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 8.390 ; 8.390 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 8.261 ; 8.261 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 8.364 ; 8.364 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 8.364 ; 8.364 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 8.109 ; 8.109 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 8.353 ; 8.353 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 8.078 ; 8.078 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 8.326 ; 8.326 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 8.125 ; 8.125 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 8.100 ; 8.100 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 8.495 ; 8.495 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 8.210 ; 8.210 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 8.208 ; 8.208 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 8.196 ; 8.196 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 8.266 ; 8.266 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 8.495 ; 8.495 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 8.289 ; 8.289 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 8.262 ; 8.262 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 8.453 ; 8.453 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.179 ; 8.179 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 8.453 ; 8.453 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 8.287 ; 8.287 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 7.932 ; 7.932 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.170 ; 8.170 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 7.919 ; 7.919 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 7.976 ; 7.976 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 8.154 ; 8.154 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 9.068 ; 9.068 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.276 ; 8.276 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 8.704 ; 8.704 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.185 ; 8.185 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 8.161 ; 8.161 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.163 ; 8.163 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.199 ; 8.199 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.429 ; 8.429 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.391 ; 8.391 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.377 ; 8.377 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 9.068 ; 9.068 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 6.768 ; 6.768 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 6.522 ; 6.522 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 5.983 ; 5.983 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 6.474 ; 6.474 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 6.342 ; 6.342 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 6.008 ; 6.008 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.794 ; 5.794 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 6.086 ; 6.086 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 6.435 ; 6.435 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 5.990 ; 5.990 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 5.758 ; 5.758 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 5.765 ; 5.765 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 6.005 ; 6.005 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 5.650 ; 5.650 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.744 ; 5.744 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.754 ; 5.754 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 5.764 ; 5.764 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 6.032 ; 6.032 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 6.147 ; 6.147 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.225 ; 6.225 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 6.768 ; 6.768 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 6.097 ; 6.097 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 5.798 ; 5.798 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 6.116 ; 6.116 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 6.133 ; 6.133 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 5.047 ; 5.047 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 5.047 ; 5.047 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 5.027 ; 5.027 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 5.047 ; 5.047 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 5.027 ; 5.027 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 5.072 ; 5.072 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 5.042 ; 5.042 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 5.072 ; 5.072 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 5.072 ; 5.072 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 5.042 ; 5.042 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 5.887 ; 5.887 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 5.887 ; 5.887 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 5.867 ; 5.867 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 5.887 ; 5.887 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 5.867 ; 5.867 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 5.741 ; 5.741 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 5.711 ; 5.711 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 5.741 ; 5.741 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 5.741 ; 5.741 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 5.711 ; 5.711 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 3.503 ; 3.503 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 5.616 ; 5.616 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 5.616 ; 5.616 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 5.616 ; 5.616 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 5.616 ; 5.616 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 5.616 ; 5.616 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 3.207 ; 3.207 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 3.142 ; 3.142 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.503 ; 4.503 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.145 ; 4.145 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.262 ; 4.262 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 4.323 ; 4.323 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 4.131 ; 4.131 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 4.737 ; 4.737 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 4.235 ; 4.235 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 4.111 ; 4.111 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 4.099 ; 4.099 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 4.098 ; 4.098 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 4.638 ; 4.638 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 4.545 ; 4.545 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 3.142 ; 3.142 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 3.507 ; 3.507 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 3.520 ; 3.520 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.283 ; 3.283 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 4.509 ; 4.509 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 4.447 ; 4.447 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 3.963 ; 3.963 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 4.513 ; 4.513 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 4.846 ; 4.846 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 5.147 ; 5.147 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 4.359 ; 4.359 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.547 ; 4.547 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 5.461 ; 5.461 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 4.380 ; 4.380 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 5.089 ; 5.089 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.434 ; 4.434 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.525 ; 4.525 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.028 ; 4.028 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 3.963 ; 3.963 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.405 ; 4.405 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.427 ; 4.427 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.410 ; 4.410 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 4.435 ; 4.435 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 3.654 ; 3.654 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 3.775 ; 3.775 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 3.762 ; 3.762 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 3.877 ; 3.877 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 3.662 ; 3.662 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 4.211 ; 4.211 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 3.654 ; 3.654 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 3.754 ; 3.754 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 3.881 ; 3.881 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 4.141 ; 4.141 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 4.085 ; 4.085 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 3.669 ; 3.669 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 4.195 ; 4.195 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 4.395 ; 4.395 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 4.070 ; 4.070 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 4.366 ; 4.366 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 3.850 ; 3.850 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 3.831 ; 3.831 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 4.459 ; 4.459 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 4.994 ; 4.994 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 4.378 ; 4.378 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 4.670 ; 4.670 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 4.595 ; 4.595 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 4.832 ; 4.832 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 4.550 ; 4.550 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 4.491 ; 4.491 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 4.720 ; 4.720 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 5.211 ; 5.211 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 4.922 ; 4.922 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 4.594 ; 4.594 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 3.939 ; 3.939 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 4.176 ; 4.176 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 3.831 ; 3.831 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 4.304 ; 4.304 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 4.358 ; 4.358 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.264 ; 4.264 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 4.047 ; 4.047 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 4.041 ; 4.041 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 4.512 ; 4.512 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 4.671 ; 4.671 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 4.257 ; 4.257 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 4.372 ; 4.372 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 4.267 ; 4.267 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 4.096 ; 4.096 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 4.248 ; 4.248 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 4.158 ; 4.158 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 4.255 ; 4.255 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 4.278 ; 4.278 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 4.891 ; 4.891 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 4.496 ; 4.496 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 4.220 ; 4.220 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 4.041 ; 4.041 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 4.714 ; 4.714 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 4.331 ; 4.331 ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 8.221 ; 8.221 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 8.295 ; 8.295 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 8.814 ; 8.814 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 8.425 ; 8.425 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 8.221 ; 8.221 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 8.312 ; 8.312 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 8.283 ; 8.283 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 8.227 ; 8.227 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 8.179 ; 8.179 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 8.193 ; 8.193 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 8.210 ; 8.210 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 8.211 ; 8.211 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 8.207 ; 8.207 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 8.179 ; 8.179 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 8.390 ; 8.390 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 8.261 ; 8.261 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 8.078 ; 8.078 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 8.364 ; 8.364 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 8.109 ; 8.109 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 8.353 ; 8.353 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 8.078 ; 8.078 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 8.326 ; 8.326 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 8.125 ; 8.125 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 8.100 ; 8.100 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 8.196 ; 8.196 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 8.210 ; 8.210 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 8.208 ; 8.208 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 8.196 ; 8.196 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 8.266 ; 8.266 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 8.495 ; 8.495 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 8.289 ; 8.289 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 8.262 ; 8.262 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 7.919 ; 7.919 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.179 ; 8.179 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 8.453 ; 8.453 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 8.287 ; 8.287 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 7.932 ; 7.932 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.170 ; 8.170 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 7.919 ; 7.919 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 7.976 ; 7.976 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 8.154 ; 8.154 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 8.161 ; 8.161 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.276 ; 8.276 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 8.704 ; 8.704 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.185 ; 8.185 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 8.161 ; 8.161 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.163 ; 8.163 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.199 ; 8.199 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.429 ; 8.429 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.391 ; 8.391 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.377 ; 8.377 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 9.068 ; 9.068 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 5.650 ; 5.650 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 6.522 ; 6.522 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 5.983 ; 5.983 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 6.474 ; 6.474 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 6.342 ; 6.342 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 6.008 ; 6.008 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.794 ; 5.794 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 6.086 ; 6.086 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 6.435 ; 6.435 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 5.990 ; 5.990 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 5.758 ; 5.758 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 5.765 ; 5.765 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 6.005 ; 6.005 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 5.650 ; 5.650 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.744 ; 5.744 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.754 ; 5.754 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 5.764 ; 5.764 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 6.032 ; 6.032 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 6.147 ; 6.147 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.225 ; 6.225 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 6.768 ; 6.768 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 6.097 ; 6.097 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 5.798 ; 5.798 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 6.116 ; 6.116 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 6.133 ; 6.133 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 5.027 ; 5.027 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 5.047 ; 5.047 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 5.027 ; 5.027 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 5.047 ; 5.047 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 5.027 ; 5.027 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 5.042 ; 5.042 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 5.042 ; 5.042 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 5.072 ; 5.072 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 5.072 ; 5.072 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 5.042 ; 5.042 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 2.938 ; 2.938 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 2.958 ; 2.958 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 2.938 ; 2.938 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 2.958 ; 2.958 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 2.938 ; 2.938 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 2.975 ; 2.975 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 2.975 ; 2.975 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 3.005 ; 3.005 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 3.005 ; 3.005 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 2.975 ; 2.975 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 2.778 ; 2.778 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 2.854 ; 2.854 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 2.854 ; 2.854 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 2.854 ; 2.854 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 2.854 ; 2.854 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 2.854 ; 2.854 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 2.759 ; 2.759 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+---------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                       ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                            ; -95.435   ; -0.203 ; N/A      ; N/A     ; 16.018              ;
;  clk27                                      ; -95.435   ; -0.203 ; N/A      ; N/A     ; 16.018              ;
;  inst22|divider|altpll_component|pll|clk[0] ; -4.801    ; 0.324  ; N/A      ; N/A     ; 17.918              ;
; Design-wide TNS                             ; -5549.177 ; -0.399 ; 0.0      ; 0.0     ; 0.0                 ;
;  clk27                                      ; -4581.163 ; -0.399 ; N/A      ; N/A     ; 0.000               ;
;  inst22|divider|altpll_component|pll|clk[0] ; -968.014  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------+-----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; Reset     ; clk27      ; 136.181 ; 136.181 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 4.914   ; 4.914   ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 4.035   ; 4.035   ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 4.445   ; 4.445   ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 4.389   ; 4.389   ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 3.816   ; 3.816   ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 4.079   ; 4.079   ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 4.322   ; 4.322   ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 4.158   ; 4.158   ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 4.636   ; 4.636   ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 4.914   ; 4.914   ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 4.461   ; 4.461   ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 5.147   ; 5.147   ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 3.794   ; 3.794   ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 4.634   ; 4.634   ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 4.509   ; 4.509   ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 5.147   ; 5.147   ; Fall       ; clk27           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -3.585 ; -3.585 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; -1.930 ; -1.930 ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; -2.070 ; -2.070 ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; -2.278 ; -2.278 ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; -2.246 ; -2.246 ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; -1.930 ; -1.930 ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; -2.101 ; -2.101 ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; -2.211 ; -2.211 ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; -2.148 ; -2.148 ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; -2.395 ; -2.395 ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; -2.501 ; -2.501 ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; -2.284 ; -2.284 ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -1.909 ; -1.909 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -1.909 ; -1.909 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -2.425 ; -2.425 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -2.352 ; -2.352 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -2.735 ; -2.735 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 8.458  ; 8.458  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 8.287  ; 8.287  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.428  ; 7.428  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 7.674  ; 7.674  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 7.865  ; 7.865  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 7.421  ; 7.421  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 8.437  ; 8.437  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 7.647  ; 7.647  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 7.417  ; 7.417  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 7.368  ; 7.368  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 7.384  ; 7.384  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 8.458  ; 8.458  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 8.364  ; 8.364  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 5.822  ; 5.822  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 6.582  ; 6.582  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 6.608  ; 6.608  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 6.105  ; 6.105  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 8.288  ; 8.288  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 8.070  ; 8.070  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 10.254 ; 10.254 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 8.311  ; 8.311  ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.144  ; 9.144  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 9.513  ; 9.513  ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 7.939  ; 7.939  ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 8.478  ; 8.478  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 10.254 ; 10.254 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 8.012  ; 8.012  ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 9.236  ; 9.236  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 8.029  ; 8.029  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 8.243  ; 8.243  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 7.221  ; 7.221  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 7.071  ; 7.071  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 8.066  ; 8.066  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 8.061  ; 8.061  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 8.026  ; 8.026  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 8.078  ; 8.078  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 7.986  ; 7.986  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 6.653  ; 6.653  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 6.637  ; 6.637  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 6.888  ; 6.888  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 6.407  ; 6.407  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.639  ; 7.639  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 6.383  ; 6.383  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 6.605  ; 6.605  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 6.873  ; 6.873  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 7.433  ; 7.433  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 7.337  ; 7.337  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 6.396  ; 6.396  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 7.608  ; 7.608  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 7.986  ; 7.986  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 7.318  ; 7.318  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 7.875  ; 7.875  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 6.835  ; 6.835  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 14.532 ; 14.532 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 11.396 ; 11.396 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 12.430 ; 12.430 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 11.956 ; 11.956 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 12.565 ; 12.565 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 11.112 ; 11.112 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 13.147 ; 13.147 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 11.582 ; 11.582 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 12.190 ; 12.190 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 12.926 ; 12.926 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 14.129 ; 14.129 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 13.579 ; 13.579 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 12.549 ; 12.549 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 13.304 ; 13.304 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 12.983 ; 12.983 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 12.879 ; 12.879 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 14.532 ; 14.532 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 7.845  ; 7.845  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 7.700  ; 7.700  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 7.640  ; 7.640  ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 14.682 ; 14.682 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 12.134 ; 12.134 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 12.499 ; 12.499 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 12.684 ; 12.684 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 13.092 ; 13.092 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 11.664 ; 11.664 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 13.423 ; 13.423 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 12.286 ; 12.286 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 12.736 ; 12.736 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 12.570 ; 12.570 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 13.702 ; 13.702 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 14.611 ; 14.611 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 13.155 ; 13.155 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 13.980 ; 13.980 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 13.866 ; 13.866 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 14.682 ; 14.682 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 14.612 ; 14.612 ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 16.949 ; 16.949 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 15.878 ; 15.878 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 16.949 ; 16.949 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 16.162 ; 16.162 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 15.709 ; 15.709 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 15.897 ; 15.897 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 15.870 ; 15.870 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 15.707 ; 15.707 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 16.125 ; 16.125 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 15.675 ; 15.675 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 15.678 ; 15.678 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 15.692 ; 15.692 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 15.680 ; 15.680 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 15.653 ; 15.653 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 16.125 ; 16.125 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 15.839 ; 15.839 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 15.979 ; 15.979 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 15.979 ; 15.979 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 15.442 ; 15.442 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 15.964 ; 15.964 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 15.414 ; 15.414 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 15.926 ; 15.926 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 15.463 ; 15.463 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 15.439 ; 15.439 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 16.255 ; 16.255 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 15.713 ; 15.713 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 15.680 ; 15.680 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 15.691 ; 15.691 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 15.769 ; 15.769 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 16.255 ; 16.255 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 15.793 ; 15.793 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 15.757 ; 15.757 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 16.310 ; 16.310 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 15.857 ; 15.857 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 16.310 ; 16.310 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 15.993 ; 15.993 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 15.335 ; 15.335 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 15.833 ; 15.833 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 15.322 ; 15.322 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 15.387 ; 15.387 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 15.660 ; 15.660 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 17.298 ; 17.298 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 15.855 ; 15.855 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 16.634 ; 16.634 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 15.667 ; 15.667 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 15.635 ; 15.635 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 15.638 ; 15.638 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 15.681 ; 15.681 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 16.166 ; 16.166 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 15.969 ; 15.969 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 15.953 ; 15.953 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 17.298 ; 17.298 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 11.883 ; 11.883 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 11.313 ; 11.313 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 10.246 ; 10.246 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 11.253 ; 11.253 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 11.028 ; 11.028 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 10.276 ; 10.276 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 9.804  ; 9.804  ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.479 ; 10.479 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 11.127 ; 11.127 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 10.245 ; 10.245 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 9.763  ; 9.763  ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 9.756  ; 9.756  ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 10.264 ; 10.264 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 9.509  ; 9.509  ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 9.731  ; 9.731  ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 9.737  ; 9.737  ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 9.752  ; 9.752  ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 10.334 ; 10.334 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 10.509 ; 10.509 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 10.881 ; 10.881 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 11.883 ; 11.883 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 10.571 ; 10.571 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 9.877  ; 9.877  ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 10.616 ; 10.616 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 10.489 ; 10.489 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 9.459  ; 9.459  ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 9.459  ; 9.459  ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 9.439  ; 9.439  ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 9.459  ; 9.459  ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 9.439  ; 9.439  ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 9.497  ; 9.497  ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 9.467  ; 9.467  ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 9.497  ; 9.497  ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 9.497  ; 9.497  ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 9.467  ; 9.467  ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 9.175  ; 9.175  ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 11.346 ; 11.346 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 11.346 ; 11.346 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 11.346 ; 11.346 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 11.058 ; 11.058 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 11.028 ; 11.028 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 11.058 ; 11.058 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 11.058 ; 11.058 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 11.028 ; 11.028 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 7.310  ; 7.310  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 10.787 ; 10.787 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 10.787 ; 10.787 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 10.787 ; 10.787 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 10.787 ; 10.787 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 10.787 ; 10.787 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 6.622  ; 6.622  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 3.142 ; 3.142 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.503 ; 4.503 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.145 ; 4.145 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.262 ; 4.262 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 4.323 ; 4.323 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 4.131 ; 4.131 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 4.737 ; 4.737 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 4.235 ; 4.235 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 4.111 ; 4.111 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 4.099 ; 4.099 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 4.098 ; 4.098 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 4.638 ; 4.638 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 4.545 ; 4.545 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 3.142 ; 3.142 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 3.507 ; 3.507 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 3.520 ; 3.520 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.283 ; 3.283 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 4.509 ; 4.509 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 4.447 ; 4.447 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 3.963 ; 3.963 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 4.513 ; 4.513 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 4.846 ; 4.846 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 5.147 ; 5.147 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 4.359 ; 4.359 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.547 ; 4.547 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 5.461 ; 5.461 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 4.380 ; 4.380 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 5.089 ; 5.089 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.434 ; 4.434 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.525 ; 4.525 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.028 ; 4.028 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 3.963 ; 3.963 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.405 ; 4.405 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.427 ; 4.427 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.410 ; 4.410 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 4.435 ; 4.435 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 3.654 ; 3.654 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 3.775 ; 3.775 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 3.762 ; 3.762 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 3.877 ; 3.877 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 3.662 ; 3.662 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 4.211 ; 4.211 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 3.654 ; 3.654 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 3.754 ; 3.754 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 3.881 ; 3.881 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 4.141 ; 4.141 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 4.085 ; 4.085 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 3.669 ; 3.669 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 4.195 ; 4.195 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 4.395 ; 4.395 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 4.070 ; 4.070 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 4.366 ; 4.366 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 3.850 ; 3.850 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 3.831 ; 3.831 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 4.459 ; 4.459 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 4.994 ; 4.994 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 4.378 ; 4.378 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 4.670 ; 4.670 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 4.595 ; 4.595 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 4.832 ; 4.832 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 4.550 ; 4.550 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 4.491 ; 4.491 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 4.720 ; 4.720 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 5.211 ; 5.211 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 4.922 ; 4.922 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 4.594 ; 4.594 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 3.939 ; 3.939 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 4.176 ; 4.176 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 3.831 ; 3.831 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 4.304 ; 4.304 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 4.358 ; 4.358 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.264 ; 4.264 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 4.047 ; 4.047 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 4.041 ; 4.041 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 4.512 ; 4.512 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 4.671 ; 4.671 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 4.257 ; 4.257 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 4.372 ; 4.372 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 4.267 ; 4.267 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 4.096 ; 4.096 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 4.248 ; 4.248 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 4.158 ; 4.158 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 4.255 ; 4.255 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 4.278 ; 4.278 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 4.891 ; 4.891 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 4.496 ; 4.496 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 4.220 ; 4.220 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 4.041 ; 4.041 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 4.714 ; 4.714 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 4.331 ; 4.331 ; Rise       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 8.221 ; 8.221 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 8.295 ; 8.295 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 8.814 ; 8.814 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 8.425 ; 8.425 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 8.221 ; 8.221 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 8.312 ; 8.312 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 8.283 ; 8.283 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 8.227 ; 8.227 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 8.179 ; 8.179 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 8.193 ; 8.193 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 8.210 ; 8.210 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 8.211 ; 8.211 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 8.207 ; 8.207 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 8.179 ; 8.179 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 8.390 ; 8.390 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 8.261 ; 8.261 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 8.078 ; 8.078 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 8.364 ; 8.364 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 8.109 ; 8.109 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 8.353 ; 8.353 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 8.078 ; 8.078 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 8.326 ; 8.326 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 8.125 ; 8.125 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 8.100 ; 8.100 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 8.196 ; 8.196 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 8.210 ; 8.210 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 8.208 ; 8.208 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 8.196 ; 8.196 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 8.266 ; 8.266 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 8.495 ; 8.495 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 8.289 ; 8.289 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 8.262 ; 8.262 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 7.919 ; 7.919 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.179 ; 8.179 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 8.453 ; 8.453 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 8.287 ; 8.287 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 7.932 ; 7.932 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.170 ; 8.170 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 7.919 ; 7.919 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 7.976 ; 7.976 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 8.154 ; 8.154 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 8.161 ; 8.161 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.276 ; 8.276 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 8.704 ; 8.704 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.185 ; 8.185 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 8.161 ; 8.161 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.163 ; 8.163 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.199 ; 8.199 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.429 ; 8.429 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.391 ; 8.391 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.377 ; 8.377 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 9.068 ; 9.068 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 5.650 ; 5.650 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 6.522 ; 6.522 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 5.983 ; 5.983 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 6.474 ; 6.474 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 6.342 ; 6.342 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 6.008 ; 6.008 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.794 ; 5.794 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 6.086 ; 6.086 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 6.435 ; 6.435 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 5.990 ; 5.990 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 5.758 ; 5.758 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 5.765 ; 5.765 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 6.005 ; 6.005 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 5.650 ; 5.650 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.744 ; 5.744 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.754 ; 5.754 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 5.764 ; 5.764 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 6.032 ; 6.032 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 6.147 ; 6.147 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.225 ; 6.225 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 6.768 ; 6.768 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 6.097 ; 6.097 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 5.798 ; 5.798 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 6.116 ; 6.116 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 6.133 ; 6.133 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 5.027 ; 5.027 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 5.047 ; 5.047 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 5.027 ; 5.027 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 5.047 ; 5.047 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 5.027 ; 5.027 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 5.042 ; 5.042 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 5.042 ; 5.042 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 5.072 ; 5.072 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 5.072 ; 5.072 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 5.042 ; 5.042 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 4.911 ; 4.911 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 2.938 ; 2.938 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 2.958 ; 2.958 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 2.938 ; 2.938 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 2.958 ; 2.958 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 2.938 ; 2.938 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 2.975 ; 2.975 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 2.975 ; 2.975 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 3.005 ; 3.005 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 3.005 ; 3.005 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 2.975 ; 2.975 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 2.778 ; 2.778 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 2.854 ; 2.854 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 2.854 ; 2.854 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 2.854 ; 2.854 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 2.854 ; 2.854 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 2.854 ; 2.854 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 2.759 ; 2.759 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; clk27                                      ; clk27                                      ; > 2147483647 ; 968      ; 8433     ; 24       ;
; clk27                                      ; inst22|divider|altpll_component|pll|clk[0] ; 0            ; 219      ; 0        ; 0        ;
; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; clk27                                      ; clk27                                      ; > 2147483647 ; 968      ; 8433     ; 24       ;
; clk27                                      ; inst22|divider|altpll_component|pll|clk[0] ; 0            ; 219      ; 0        ; 0        ;
; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 484   ; 484  ;
; Unconstrained Output Ports      ; 169   ; 169  ;
; Unconstrained Output Port Paths ; 2191  ; 2191 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Mon Mar 02 12:39:40 2015
Info: Command: quartus_sta project -c Part3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Part3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name clk27 clk27
    Info (332110): create_generated_clock -source {inst22|divider|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {inst22|divider|altpll_component|pll|clk[0]} {inst22|divider|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -95.435
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -95.435     -4581.163 clk27 
    Info (332119):    -4.801      -968.014 inst22|divider|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.049         0.000 clk27 
    Info (332119):     0.710         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.018
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.018         0.000 clk27 
    Info (332119):    17.918         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.841
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.841     -1097.636 clk27 
    Info (332119):    -1.345      -256.071 inst22|divider|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -0.203
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.203        -0.399 clk27 
    Info (332119):     0.324         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.018
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.018         0.000 clk27 
    Info (332119):    17.918         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 475 megabytes
    Info: Processing ended: Mon Mar 02 12:39:46 2015
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


