{"patent_id": "10-2020-0146327", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0136819", "출원번호": "10-2020-0146327", "발명의 명칭": "인터포저 구조 및 이를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "하상원"}}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "인터포저 구조에 있어서, 적어도 하나의 관통 홀을 포함하는 절연층;상기 절연층의 상단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는적어도 하나의 제1 개구를 포함하는 제1 솔더 레지스트층(solder resist layer);상기 절연층의 하단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는적어도 하나의 제2 개구를 포함하는 제2 솔더 레지스트층; 상기 적어도 하나의 관통 홀 내에 위치하는 적어도 하나의 도전성 비아(via), 상기 적어도 하나의 도전성 비아는, 상기 적어도 하나의 제1 개구 방향으로 돌출되어 형성되는 제1 돌출 부분(protruding portion) 및 상기 적어도 하나의 제2 개구 방향으로 돌출되어 형성되는 제2 돌출 부분을 포함함;상기 적어도 하나의 도전성 비아의 상기 제1 돌출 부분의 상단에 배치되는 제1 프리솔더(presolder); 및상기 적어도 하나의 도전성 비아의 상기 제2 돌출 부분의 하단에 배치되는 제2 프리솔더;를 포함하는, 인터포저구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "청구항 1에 있어서,상기 제1 돌출 부분은, 상기 절연층의 상기 상단면에서 상기 제1 솔더 레지스트층까지 돌출되어 형성되는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "청구항 2에 있어서,상기 제2 돌출 부분은,상기 절연층의 상기 하단면에서 상기 제2 솔더 레지스트층까지 돌출되어 형성되는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "청구항 1에 있어서,상기 적어도 하나의 관통 홀의 내부에 위치하고, 상기 적어도 하나의 도전성 비아의 외주면을 감싸도록 배치되는 도전성 패드;를 더 포함하는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "청구항 1에 있어서,상기 절연층의 측면의 적어도 일 영역에 위치하고, 상기 인터포저 구조를 전자기적으로 차폐하는 측면 도금부;를 더 포함하는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "청구항 1에 있어서,상기 적어도 하나의 도전성 비아는, 원기둥 형상으로 형성되는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "공개특허 10-2021-0136819-3-청구항 1에 있어서,상기 인터포저 구조의 상단에 배치되는 제1 인쇄 회로 기판; 및상기 인터포저 구조의 하단에 배치되는 제2 인쇄 회로 기판;을 더 포함하고,상기 제1 인쇄 회로 기판은 상기 적어도 하나의 도전성 비아를 통해 상기 제2 인쇄 회로 기판과 전기적으로 연결되는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "청구항 7에 있어서,상기 제1 인쇄 회로 기판은, 상기 제1 프리솔더를 통해 상기 인터포저 구조의 상단에 고정되고,상기 제2 인쇄 회로 기판은, 상기 제2 프리솔더를 통해 상기 인터포저 구조의 하단에 고정되는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "청구항 7에 있어서,상기 절연층은, 상기 인터포저 구조의 상단에서 봤을 때, 상기 제1 인쇄 회로 기판 또는 상기 제2 인쇄 회로 기판의 적어도 일 가장자지를 따라 형성되는 띠 형상으로 형성되는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "인터포저 구조에 있어서, 적어도 하나의 관통 홀 및 슬롯(slot)을 포함하는 절연층;상기 절연층의 상단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는적어도 하나의 제1 개구 및 상기 슬롯의 적어도 일 영역과 대응되는 영역에 형성되는 적어도 하나의 제2 개구를포함하는 제1 솔더 레지스트층;상기 절연층의 하단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는적어도 하나의 제3 개구 및 상기 슬롯의 적어도 일 영역과 대응되는 영역에 형성되는 적어도 하나의 제4 개구를포함하는 제2 솔더 레지스트층; 상기 적어도 하나의 관통 홀 내에 위치하고, 제1 높이를 갖도록 형성되는 제1 도전성 비아(via), 상기 제1 도전성 비아는, 상기 적어도 하나의 제1 개구 방향으로 돌출되어 형성되는 제1 돌출 부분 및 상기 적어도 하나의 제3 개구 방향으로 돌출되어 형성되는 제2 돌출 부분을 포함함;상기 슬롯 내에 위치하고, 상기 제1 높이보다 낮은 제2 높이를 갖도록 형성되는 제2 도전성 비아;상기 제1 도전성 비아와 상기 제2 도전성 비아의 상단에 배치되는 제1 프리솔더(presolder); 및상기 제1 도전성 비아와 상기 제2 도전성 비아의 하단에 배치되는 제2 프리솔더;를 포함하는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "청구항 10에 있어서,상기 제1 도전성 비아는, 원기둥 형상으로 형성되는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "청구항 10에 있어서,상기 제2 도전성 비아는, 상기 인터포저 구조의 상단에서 봤을 때, 지정된 길이를 갖는 바(bar) 형상으로 형성되는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "청구항 12에 있어서,공개특허 10-2021-0136819-4-상기 제2 도전성 비아는, 상기 인터포저 구조를 전자기적으로 차폐하는 그라운드(ground)로 동작하는, 인터포저구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "청구항 10에 있어서,상기 제2 도전성 비아는, 상기 절연층과 동일한 높이로 형성되는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "청구항 14에 있어서,상기 제1 도전성 비아의 상기 제1 돌출 부분은, 상기 절연층의 상기 상단면에서 상기 제1 솔더 레지스트층까지돌출되어 형성되고,상기 제1 도전성 비아의 상기 제2 돌출 부분은, 상기 절연층의 상기 하단면에서 상기 제2 솔더 레지스트층까지돌출되어 형성되는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "청구항 10에 있어서,상기 적어도 하나의 관통 홀의 내부에 위치하고, 상기 제1 도전성 비아의 외주면을 감싸도록 배치되는 제1 도전성 패드; 및상기 슬롯의 내부에 위치하고, 상기 제2 도전성 비아의 외주면을 감싸도록 배치되는 제2 도전성 패드;를 더 포함하는, 인터포저 구조."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "전자 장치에 있어서,제1 인쇄 회로 기판;상기 제1 인쇄 회로 기판과 이격되어, 상기 제1 인쇄 회로 기판의 적어도 일면을 마주보는 제2 인쇄 회로 기판;상기 제1 인쇄 회로 기판 또는 상기 제2 인쇄 회로 기판에 배치되는 적어도 하나의 전자 부품; 및상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판 사이에 위치하고, 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판 사이의 공간을 둘러싸도록 배치되는 인터포저;를 포함하고,상기 인터포저는,상기 제1 인쇄 회로 기판을 향하는 제1 면, 상기 제2 인쇄 회로 기판을 향하는 제 2 면을 포함하고, 상기 제1면과 상기 제2 면을 관통하여 형성되는 적어도 하나의 관통 홀을 포함하는 절연층;상기 절연층의 상기 제1 면의 적어도 일 영역에 배치되고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 제1 개구를 포함하는 제1 솔더 레지스트층;상기 절연층의 상기 제2 면의 적어도 일 영역에 배치되고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 제2 개구를 포함하는 제2 솔더 레지스트층; 및상기 적어도 하나의 관통 홀 내부에 위치하고, 상기 절연층의 상기 제1 면에서 상기 제1 솔더 레지스트층까지돌출되는 형성되는 제1 돌출 부분 및 상기 절연층의 상기 제2 면에서 상기 제2 솔더 레지스트층까지 돌출되어형성되는 제2 돌출 부분을 포함하는 제1 도전성 비아;를 포함하고,상기 제1 인쇄 회로 기판은 상기 제1 도전성 비아를 통해 상기 제2 인쇄 회로 기판과 전기적으로 연결되는, 전자 장치."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "청구항 17에 있어서,공개특허 10-2021-0136819-5-상기 인터포저는,상기 절연층의 상기 제1 면과 상기 제2 면을 관통하는 슬롯; 및상기 슬롯 내부에 위치하고, 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판을 전기적으로 연결하는 제2도전성 비아;를 더 포함하는, 전자 장치."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "청구항 18에 있어서,상기 제1 도전성 비아는, 원기둥 형상으로 형성되고,상기 제2 도전성 비아는, 상기 인터포저의 상단에서 봤을 때, 지정된 길이를 갖는 바(bar) 형상으로 형성되는,전자 장치."}
{"patent_id": "10-2020-0146327", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "청구항 19에 있어서,상기 제2 도전성 비아는, 상기 적어도 하나의 전자 부품을 전자기적으로 차폐하기 위한 그라운드로 동작하는,전자 장치."}
{"patent_id": "10-2020-0146327", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 인터포저 구조 및 이를 포함하는 전자 장치에 관한 것으로, 본 개시의 일 실시예에 따른 인터포저 구 조는, 적어도 하나의 관통 홀을 포함하는 절연층, 상기 절연층의 상단면의 적어도 일 영역에 위치하고, 상기 적 어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제1 개구를 포함하는 제1 솔더 레지스트층 (뒷면에 계속)"}
{"patent_id": "10-2020-0146327", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 다양한 실시예들은 인터포저 구조 및 이를 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2020-0146327", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치의 크기는 점차 소형화되고 있는 반면, 전자 장치의 기능은 다양해짐에 따라, 전자 장치의 다양한 기 능을 수행하기 위한 전자 부품들(예: 프로세서, 통신 회로 및/또는 메모리)이 고밀도로 배치될 수 있는 공간을 확보하는 것이 중요해지게 되었다. 최근에는, 전자 부품들이 배치될 수 있는 공간을 확보하기 위하여 인터포저(interposer)를 이용하여 복수의 인 쇄 회로 기판의 적층 구조를 형성하는 전자 장치가 증가하고 있다. 예를 들어, 전자 장치는 복수의 인쇄 회로 기판들을 적층하고, 인쇄 회로 기판들을 전기적으로 연결하기 위한 적어도 하나의 비아(via)를 포함하는 인터포 저를 적층된 인쇄 회로 기판들 사이에 배치함으로써, 전자 부품들이 배치될 수 있는 공간을 확보할 수 있다."}
{"patent_id": "10-2020-0146327", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "인터포저를 이용하여 복수의 인쇄 회로 기판들을 적층시키기 위해서는 인터포저의 상단 및/또는 하단에 복수의 인쇄 회로 기판들을 견고하게 고정시킬 필요성이 있다. 복수의 인쇄 회로 기판을 견고하게 고정시키기 위하여, 인터포저를 관통하는 적어도 하나의 비아의 상단 및/또 는 하단에 랜드(land)를 형성한 후, 랜드에 안착되는 프리솔더를 이용하여 복수의 인쇄 회로 기판들을 인터포저 에 고정(또는 \"솔더링(soldering)\")시키는 구조가 적용된 전자 장치가 점차 증가하게 되었다. 다만, 상술한 구조의 경우, 적어도 하나의 비아의 상단 및/또는 하단에 랜드가 형성될 수 있는 공간을 확보하기 위하여 비아 사이의 거리(pitch)를 지정된 거리 이상 이격시킬 필요성이 있다. 전자 부품들 사이의 전기적 연결 상태를 유지하기 위해서는 전자 부품들 사이의 거리도 비아 사이의 거리와 대응되도록 이격시켜야 해서, 상술한 구조가 적용된 전자 장치에서는 복수의 인쇄 회로 기판들에 전자 부품들을 고밀도로 실장하기는 어려울 수 있다. 또한, 기존의 인터포저는 인쇄 회로 기판(PCB: printed circuit board)에 형성된 홀(또는 \"비아 홀\") 내부를 1 차적으로 도금하고, 도금된 홀 내부를 유전체 물질(예: PSR 잉크(photo imageable solder resist mask ink))로 충진하여 비아(via)를 형성하고, 인쇄 회로 기판(PCB)의 상단면, 하단면 및/또는 측면을 2차적을 도금하여 랜드및 측면 도금부를 형성하는 과정을 통해 제조되는 것이 일반적이었다. 즉, 기존의 인터포저는 비아 형성을 위해 인쇄 회로 기판을 도금하는 과정 외에 랜드 형성을 위해 인쇄 회로 기판을 추가적으로 도금하는 과정을 통해 제 조됨에 따라, 제조 프로세스가 길어지고, 제조 원가가 증가하게 되었고, 그 결과 제조된 제품의 신뢰성이 떨어 지거나, 제조 공정에서 불량이 발생할 수 있었다. 본 개시는 인쇄 회로 기판(PCB)의 상단 및/또는 하단에 랜드(land)가 형성되지 않는 구조(또는 \"랜드리스 (landless) 구조\")가 적용함으로써, 전자 부품들의 고밀도 실장을 가능하게 할 뿐만 아니라, 제조 비용 및 제조 프로세서까지 줄일 수 있는 인터포저 구조 및 이를 포함하는 전자 장치를 제공하고자 한다. 본 개시에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또"}
{"patent_id": "10-2020-0146327", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 2, "content": "다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2020-0146327", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 실시예에 따른 인터포저 구조는, 적어도 하나의 관통 홀을 포함하는 절연층, 상기 절연층의 상단 면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제1 개구를 포함하는 제1 솔더 레지스트층(solder resist layer), 상기 절연층의 하단면의 적어도 일 영역에 위치하 고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제2 개구를 포함하는 제2 솔더 레 지스트층, 상기 적어도 하나의 관통 홀 내에 위치하는 적어도 하나의 도전성 비아(via), 상기 적어도 하나의 도 전성 비아는, 상기 적어도 하나의 제1 개구 방향으로 돌출되어 형성되는 제1 돌출 부분(protruding portion) 및 상기 적어도 하나의 제2 개구 방향으로 돌출되어 형성되는 제2 돌출 부분을 포함함, 상기 적어도 하나의 도전성 비아의 상기 제1 돌출 부분의 상단에 배치되는 제1 프리솔더(presolder) 및 상기 적어도 하나의 도전성 비아의 상기 제2 돌출 부분의 하단에 배치되는 제2 프리솔더를 포함할 수 있다. 본 개시의 다른 실시예에 따른 인터포저 구조는, 적어도 하나의 관통 홀 및 슬롯(slot)을 포함하는 절연층, 상 기 절연층의 상단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적 어도 하나의 제1 개구 및 상기 슬롯의 적어도 일 영역과 대응되는 영역에 형성되는 적어도 하나의 제2 개구를 포함하는 제1 솔더 레지스트층, 상기 절연층의 하단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제3 개구 및 상기 슬롯의 적어도 일 영역과 대응되는 영역에 형 성되는 적어도 하나의 제4 개구를 포함하는 제2 솔더 레지스트층, 상기 적어도 하나의 관통 홀 내에 위치하고, 제1 높이를 갖도록 형성되는 제1 도전성 비아(via), 상기 제1 도전성 비아는, 상기 적어도 하나의 제1 개구 방 향으로 돌출되어 형성되는 제1 돌출 부분 및 상기 적어도 하나의 제3 개구 방향으로 돌출되어 형성되는 제2 돌 출 부분을 포함함, 상기 슬롯 내에 위치하고, 상기 제1 높이보다 낮은 제2 높이를 갖도록 형성되는 제2 도전성 비아, 상기 제1 도전성 비아와 상기 제2 도전성 비아의 상단에 배치되는 제1 프리솔더(presolder) 및 상기 제1 도전성 비아와 상기 제2 도전성 비아의 하단에 배치되는 제2 프리솔더를 포함할 수 있다. 본 개시의 일 실시예에 따른 전자 장치는, 제1 인쇄 회로 기판, 상기 제1 인쇄 회로 기판과 이격되어, 상기 제1 인쇄 회로 기판의 적어도 일면을 마주보는 제2 인쇄 회로 기판, 상기 제1 인쇄 회로 기판 또는 상기 제2 인쇄 회로 기판에 배치되는 적어도 하나의 전자 부품 및 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판 사이에 위치하고, 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판 사이의 공간을 둘러싸도록 배치되는 인터포저를 포함하고, 상기 인터포저는, 상기 제1 인쇄 회로 기판을 향하는 제1 면, 상기 제2 인쇄 회로 기판을 향하는 제 2 면을 포함하고, 상기 제1 면과 상기 제2 면을 관통하여 형성되는 적어도 하나의 관통 홀을 포함하는 절연층. 상기 절연층의 상기 제1 면의 적어도 일 영역에 배치되고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성 되는 제1 개구를 포함하는 제1 솔더 레지스트층. 상기 절연층의 상기 제2 면의 적어도 일 영역에 배치되고, 상 기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 제2 개구를 포함하는 제2 솔더 레지스트층 및 상기 적어 도 하나의 관통 홀 내부에 위치하고, 상기 절연층의 상기 제1 면에서 상기 제1 솔더 레지스트층까지 돌출되는 형성되는 제1 돌출 부분 및 상기 절연층의 상기 제2 면에서 상기 제2 솔더 레지스트층까지 돌출되어 형성되는 제2 돌출 부분을 포함하는 제1 도전성 비아를 포함하고, 상기 제1 인쇄 회로 기판은 상기 제1 도전성 비아를 통 해 상기 제2 인쇄 회로 기판과 전기적으로 연결될 수 있다."}
{"patent_id": "10-2020-0146327", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 다양한 실시예에 따른 인터포저 구조는 랜드(land)를 형성하지 않음으로써, 도전성 비아 사이의 거리 (pitch)를 줄일 수 있으며, 그 결과 인터포저 구조의 상단 및/또는 하단에 배치되는 인쇄 회로 기판에 전자 부품들을 높은 밀도로 실장할 수 있다. 본 개시의 다양한 실시예에 따른 인터포저 구조는, 랜드(land)를 생성하기 위한 도금 공정을 생략할 수 있으므 로, 제조 비용을 줄일 수 있다. 본 개시의 다양한 실시예에 따른 인터포저 구조는, 제조 공정을 간략화(예: 측면 도금 공정 생략)할 수 있으므 로, 제조 효율을 향상시킬 수 있다."}
{"patent_id": "10-2020-0146327", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워 크)를 통하여 전자 장치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하 여 전자 장치 또는 서버와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하 여 전자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스 , 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈 , 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치 에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모 듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서 를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로 세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능이 수행되는 전자 장치 자 체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어,지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공 지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워 크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지 능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리 는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이 루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나들 (예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨 터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같 은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 도 2은, 일 실시예에 따른 전자 장치의 전면을 나타내는 사시도이고, 도 3는, 도 2의 전자 장치의 후면을 나타 내는 사시도이다. 도 2 및 도 3를 참조하면, 일 실시예에 따른 전자 장치는, 제1 면(또는 \"전면\")(210A), 제2 면(또는 \"후면\")(210B), 및 제1 면(210A)과 제2 면(210B) 사이의 공간을 둘러싸는 측면(또는 \"측벽\")(210C)을 포함하는 하우징을 포함할 수 있다. 다른 실시예(미도시)에서는, 하우징은, 도 2 및 도 3의 제1 면(210A), 제2 면(210B) 및 측면(210C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제1 면(210A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 실시예에 따라, 전면 플레이트는, 적어도 일측 단부(side edge portion)에서 제1 면(210A)으로부터 후면 플레이트 쪽으로 휘어져 심리스하게(seamless) 연장된 곡면 부분을 포함할 수 있다. 일 실시예에 따르면, 제2 면(210B)은 실질적으로 불투명한 후면 플레이트에 의하여 형성될 수 있다. 후면 플레이트는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸 (STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 실시예에 따라, 후면 플레이트는, 적어도 일측 단부에서 제2 면(210B)으로부터 전면 플레이트 쪽으로 휘어져 심리스하게 연장된 곡면 부분을 포함할 수 있다. 일 실시예에 따르면, 측면(210C)은, 전면 플레이트 및 후면 플레이트와 결합하며, 금속 및/또는 폴리 머를 포함하는 측면 부재(또는 \"브라켓\")에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트 및 측면 부재는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 디스플레이(예: 도 1의 디스플레이 모듈), 오디오 모듈 (예: 도 1의 오디오 모듈), 센서 모듈(미도시)(예: 도 1의 센서 모듈), 카메라 모듈(205, 212, 213, 214, 215)(예: 도 1의 카메라 모듈), 플래시, 키 입력 장치(예: 도 1의 입력 모듈) 및 커넥터 홀(예: 도 1의 연결 단자) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 전 자 장치는, 구성요소들 중 적어도 하나(예: 키 입력 장치)를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 예를 들어, 전자 장치는 도시되지 않은 센서 모듈을 포함할 수 있다. 예컨대, 전면 플레 이트가 제공하는 영역 내에는 근접 센서 또는 조도 센서와 같은 센서가 디스플레이에 통합되거나, 디 스플레이와 인접한 위치에 배치될 수 있다. 어떤 실시예에서, 전자 장치는 발광 소자를 더 포함할 수 있으며, 발광 소자는 전면 플레이트가 제공하는 영역 내에서 디스플레이와 인접한 위치에 배치될 수 있다. 발광 소자는, 예를 들어, 전자 장치의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시예에서는, 발광 소자는, 예를 들어, 카메라 모듈의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다. 디스플레이는, 예를 들어, 전면 플레이트의 상당 부분을 통하여 전자 장치의 외부로 보여질 수 있다. 어떤 실시예에서는, 디스플레이의 가장자리를 전면 플레이트의 인접한 외곽 형상(예: 곡면)과 대체로 동일하게 형성할 수 있다. 다른 실시예(미도시)에서는, 디스플레이가 노출되는 면적을 확장하기 위 하여, 디스플레이의 외곽과 전면 플레이트의 외곽간의 간격이 대체로 동일하게 형성될 수 있다. 다른 실시예(미도시)에서는, 디스플레이의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)를 형성하고, 상기 리세스 또는 상기 개구부(opening)와 정렬되는 다른 전자 부품, 예를 들어, 카메라 모듈(205, 또는 카메라 장치), 도시되지 않은 근접 센서 또는 조도 센서를 포함할 수 있다. 일 실시예에 따르면, 디스플레이의 하단 방향(예: -z축 방향)에 적어도 하나의 카메라 모듈(205, 212, 213, 214, 215)이 배치될 수 있다. 예를 들면, 제 1 카메라 모듈은 카메라 화각(FOV, field of view)에 대응하는 디스플레이의 적어도 일부 영역에 배치될 수 있다. 제1 카메라 장치가 카메라 화각(FOV)에 대응되는 디스플레이의 적어도 일부 영역에 배치됨에 따라, 제 1 카메라 모듈의 위치가 시각적으로 구별(또는 노출)되지 않을 수 있다. 일 실시예에 따르면, 디스플레이를 제1 면(210A)에서 볼 때, 제 1 카 메라 모듈은 디스플레이의 적어도 일부인, 카메라 화각(FOV)에 대응되는 부분에 배치되어, 외부로 시 각적으로 노출되지 않으면서, 외부 피사체의 이미지를 획득할 수 있다. 예를 들면, 제 1 카메라 장치는 디 스플레이 배면 카메라(UDC, under display camera)일 수 있다. 일 실시예에서, 전자 장치는, 슬라이딩 운동 가능하게 배치되어 화면(예: 디스플레이 영역)을 제공하는 디 스플레이(미도시)를 포함할 수 있다. 예를 들면, 전자 장치의 디스플레이 영역은, 시각적으로 노출되어 이 미지를 출력 가능하게 하는 영역일 수 있다. 일 예시에서, 전자 장치는 슬라이딩 플레이트(미도시)의 이동 또는 디스플레이의 이동에 따라 디스플레이 영역을 조절할 수 있다. 예를 들어, 전자 장치는, 전자 장치 의 적어도 일부(예: 하우징)가 적어도 부분적으로 슬라이딩 가능하게 동작함으로써, 디스플레이 영역 의 선택적인 확장을 도모할 수 있도록 구성되는 롤러블(rollable) 방식의 전자 장치를 포함할 수 있다. 상술한 디스플레이는, 예를 들어, 슬라이드 아웃 디스플레이(slide-out display) 또는 익스펜더블 디스플레이 (expandable display)로 지칭될 수도 있다. 다른 실시예(미도시)에서는, 디스플레이의 화면 표시 영역의 배면(예: 제2 면(210B))에, 카메라 모듈(예: 212, 213, 214, 215), 지문 센서, 및 플래시 중 적어도 하나 이상을 포함할 수 있다. 또 다른 실시예(미도 시)에서는, 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기 장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 일 실시예에서, 오디오 모듈은 마이크 홀 및/또는 스피커 홀을 포함할 수 있다. 마이크 홀은 외부의 소리 를 획득하기 위한 마이크가 내부에 배치될 수 있고, 어떤 실시예에서는 소리의 방향을 감지할 수 있도록 복수개 의 마이크가 배치될 수 있다. 어떤 실시예에서는 스피커 홀과 마이크 홀이 하나의 홀로 구현되거나, 스피 커 홀 없이 스피커가 포함될 수 있다(예: 피에조 스피커). 스피커 홀은, 외부 스피커 홀 및 통화용 리시버 홀을 포함할 수 있다. 일 실시예에서, 전자 장치는 도시되지 않은 센서 모듈을 포함함으로써, 내부의 작동 상태, 또는 외부의 환 경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은, 예를 들어, 하우징의 제1 면(210A)에 배치된 근접 센서, 디스플레이에 통합된 또는 인접하게 배치된 지문 센서, 및/또는 상기 하우 징의 제2 면(210B)에 배치된 생체 센서(예: HRM 센서)를 더 포함할 수 있다. 전자 장치는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다. 일 실시예에서, 카메라 모듈(205, 212, 213, 214, 215)은 전자 장치의 제1 면(210A)에 배치된 제1 카메라 모듈, 및 제2 면(210B)에 배치된 제2 카메라 모듈(212, 213, 214, 215)를 포함할 수 있다. 상술한 카메라 모듈들(205, 212, 213, 214, 215)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서 를 포함할 수 있다. 다른 실시예에서, 플래시는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들(적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들 이 전자 장치의 한 면에 배치될 수 있다. 일 실시예에서, 키 입력 장치는 하우징의 측면(210C)에 배치될 수 있다. 다른 실시예에서는, 전자 장 치는 상기 언급된 키 입력 장치 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치는 디스플레이 상에 소프트 키 등 다른 형태로 구현될 수 있다. 어떤 실시예에서, 키 입력 장치 는 하우징의 제2 면(210B)에 배치된 지문 센서의 적어도 일부를 포함할 수 있다.일 실시예에서, 커넥터 홀은 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터, 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있다. 예를 들어, 커넥터 홀은 USB 커넥터 또는 이어폰 잭을 포함할 수 있다. 일 실시예에서는, USB 커넥터와 이어폰 잭은 하나의 홀(예: 도 2, 도 3의 208)로 구현될 수도 있으며, 다른 실시예(미도시)에 따르면, 전자 장치는 별도의 커넥터 홀 없이 외부 전자 장치와 전력 및/또는 데이터를 송수신하거나, 오디오 신호를 송수신할 수도 있다. 도 4는, 일 실시예에 따른 전자 장치의 분해 사시도이다. 도 4을 참조하면, 일 실시예에 따른 전자 장치(예: 도 2, 도 3의 전자 장치)는, 전면 플레이트(미도 시)(예: 도 2의 전면 플레이트), 디스플레이(예: 도 2의 디스플레이), 측면 부재(예: 도 2, 도 3의 측면 부재), 인쇄 회로 기판 구조물(예: PCB(printed circuit board), FPCB(flexible PCB) 또는 RFPCB(rigid-flexible PCB)), 차폐 구조, 리어 케이스, 배터리 및/또는 후면 플레이 트를 포함할 수 있다. 다른 실시예(미도시)에 따르면, 전자 장치의 상술한 구성 요소들 중 적어도 하 나의 구성 요소(예: 차폐 구조, 리어 케이스)가 생략되거나, 다른 구성 요소가 추가될 수도 있다. 일 실시예에 따르면, 측면 부재는 디스플레이와 후면 플레이트 사이에 위치하며, 메탈 프레임 구조 및/또는 지지 부재를 포함할 수 있다. 일 예시에서, 측면 부재의 메탈 프레임 구조는 도전성 재질(예: 금속)로 형성되어, 전자 장치의 측면(예: 도 2의 측면(210C))을 형성할 수 있다. 예를 들어, 메탈 프레임 구조는 적어도 하나의 도전성 부 분 및/또는 적어도 하나의 도전성 부분을 절연시키는 적어도 하나의 비도전성 부분을 포함할 수 있다. 메탈 프 레임 구조의 적어도 하나의 도전성 부분은 지정된 주파수 대역의 RF 신호를 송신 및/또는 수신하는 안테나 방사체로 동작할 수 있다. 일 실시예에 따르면, 측면 부재의 일부, 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다. 예를 들어, 측면 부재의 일부, 또는 그 조합에 의하여 생성되는 공간의 적어도 일부에 안테나(또는 \"안테나 구 조\")(미도시)가 배치될 수 있다. 일 예시에서, 안테나는 적어도 하나의 방사 도체(또는 \"방사체\")를 포함할 수 있고, 인쇄 회로 기판 구조물에 배치된 통신 모듈(또는 \"무선 통신 회로\")(예: 도 1의 무선 통신 모듈 )로부터 급전(feeding)을 제공받아 무선 신호(또는 \"RF(radio frequency) 신호\")를 통신할 수 있다. 본 개시에서 통신은 무선 신호의 송신, 무선 신호의 수신 및/또는 무선 신호의 송신 및 수신 중 적어도 하나를 의 미할 수 있으며, 이하에서도 동일한 의미로 사용될 수 있다. 일 실시예에 따르면, 안테나는 수십 GHz 이상의 주파수 대역에서 무선 신호를 송신 및/또는 수신하도록 구성된 안테나일 수 있다. 예를 들어, 안테나는 밀리미터파(mmWave) 통신을 위한 안테나일 수 있다. 다른 실시예에 따 르면, 안테나는 상이한 복수의 주파수 대역에서 통신하기 위한 복수의 안테나를 포함할 수 있다. 예를 들어, 안 테나는 제1 주파수 대역(예: 약 10 GHz)에서 통신하기 위한 제1 안테나 및 제2 주파수 대역(예: 약 18 GHz)에서 통신하기 위한 제2 안테나를 포함할 수 있다. 다른 예시에서, 측면 부재의 지지 부재는 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성되어, 전자 부품들이 전자 장치 내에 배치될 수 있는 공간(또는 \"실장 공간\")을 제공할 수 있다. 예를 들어, 지 지 부재의 일면(예: 도 4의 +z 방향의 일면)에는 디스플레이가 배치되고, 지지 부재의 다른 일 면(예: 도 4의 -z 방향의 일면)에는 인쇄 회로 기판 구조물이 배치될 수 있다. 실시예에 따라, 지지 부재 는 메탈 프레임 구조와 연결되거나, 메탈 프레임 구조와 일체로 형성될 수 있다. 일 실시예에 따르면, 인쇄 회로 기판 구조물은 지지 부재의 적어도 일 영역에 배치될 수 있다. 본 개 시에서 인쇄 회로 기판 구조물은 복수의 인쇄 회로 기판들(331, 332)이 적층된 구조물을 의미할 수 있다. 예를 들어, 인쇄 회로 기판 구조물은 제1 인쇄 회로 기판, 제2 인쇄 회로 기판 및/또는 인터포 저(interposer)를 포함할 수 있다. 다른 예로, 인쇄 회로 기판 구조물은 제1 인쇄 회로 기판을 기준으로 인터포저, 제2 인쇄 회로 기판 순서로 적층된 구조물일 수 있다. 일 실시예에서, 제1 인쇄 회로 기판은 지지 부재의 적어도 일 영역에 배치될 수 있다. 다른 실시예에 서, 제2 인쇄 회로 기판은 제1 인쇄 회로 기판과 이격되어, 제1 인쇄 회로 기판을 기준으로 -z 방향 상에 위치할 수 있다. 예를 들어, 제2 인쇄 회로 기판은 제1 인쇄 회로 기판의 -z 방향을 향하 는 일면을 마주보도록 배치될 수 있다. 일 실시예에 따르면, 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로기판은 구부러지 않는 특성을 갖는 재질(예: FR4)로 형성되는 인쇄 회로 기판(PCB), 또는 구부러질 수 있 는 특성(또는 \"플렉서블(flexible) 특성\")을 갖는 연성 인쇄 회로 기판(FPCB: flexible printed circuit board)일 수 있다. 일 실시예에서, 인터포저는 제1 인쇄 회로 기판과 제2 인쇄 회로 기판 사이에 위치하여, 제1 인 쇄 회로 기판의 -z 방향 상에 위치하는 제2 인쇄 회로 기판을 지지할 수 있다. 예를 들어, 인터포저 는 제1 인쇄 회로 기판과 제2 인쇄 회로 기판 사이의 공간을 감싸도록 배치될 수 있다. 일 예시 에서, 인터포저는 적어도 하나의 측벽(side wall)을 포함하는 인쇄 회로 기판(미도시) 및/또는 인쇄 회로 기판의 적어도 일 영역을 관통하는 적어도 하나의 도전성 비아(via)(미도시)를 포함할 수 있다. 다른 예시에서, 제1 인쇄 회로 기판과 제2 인쇄 회로 기판는 인터포저의 적어도 하나의 도전성 비아를 통해 전 기적으로 연결될 수 있다. 일 실시예에 따르면, 인쇄 회로 기판 구조물을 구성하는 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기판에는 복수의 전자 부품들이 배치될 수 있다. 예를 들어, 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기판에는 프로세서(예: 도 1의 프로세서), 메모리(예: 도 1의 메모리), 및/또는 인터페이 스(예: 도 1의 인터페이스)가 배치될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로 세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이 스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치 를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다. 일 예시에서, 제1 인쇄 회로 기판에 배치되는 복수의 전자 부품들과 제2 인쇄 회로 기판에 배치되는 복수의 전자 부품들은 인터포저를 통해 전기적 및/또는 작동적으로 (operatively) 연결될 수 있다. 일 실시예에 따르면, 인쇄 회로 기판 구조물의 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기판(33 2)은 인쇄 회로 기판 구조물과 이격되어 배치된 제3 인쇄 회로 기판과 전기적으로 연결될 수 있다. 예를 들어, 인쇄 회로 기판 구조물의 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기판은 지지 부재의 일 영역(예: 도 4의 +y 방향의 영역)에 배치될 수 있으며, 제3 인쇄 회로 기판은 제1 인쇄 회 로 기판 및/또는 제2 인쇄 회로 기판과 이격된 지지 부재의 다른 영역(예: 도 4의 -y 방향의 영 역)에 배치될 수 있다. 일 예시에서, 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기판과 제3 인쇄 회 로 기판은 전기적 연결 부재를 통해 전기적으로 연결될 수 있다. 다른 예시에서, 전기적 연결 부재 는 지지 부재에 배치된 배터리를 가로질러 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기 판과 제3 인쇄 회로 기판을 전기적으로 연결할 수 있다. 예를 들어, 전기적 연결 부재는, 연성 인쇄 회로 기판(FPCB: flexible printed circuit board), 동축 케이블, B to B 커넥터((board to board connector) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에 따르면, 인쇄 회로 기판 구조물은 휘어지거나 또는 구부러지는(flexible) 특성을 가지는 영역 (이하 \"연성 영역(flexible area)\")을 포함할 수 있다. 일 예시에서, 연성 영역은, 베이스 필름(또는 기판) 및 동박 층을 포함할 수 있다. 예를 들어, 연성 영역은 폴리이미드(polyimide) 필름의 상단 또는 하단 중 적어도 한 영역의 적어도 일부에 적어도 하나의 동박(copper clad)이 적층된 연성 동박 적층필름(flexible copper clad layer: FCCL)일 수 있다. 일 실시예에 따르면, 인쇄 회로 기판 구조물의 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기판(33 2)은 인쇄 회로 기판 구조물과 이격되어 배치된 제4 인쇄 회로 기판(미도시)과 전기적으로 연결될 수 있다. 예를 들어, 제4 인쇄 회로 기판(미도시)은 가요성(flexible) 인쇄 회로 기판(또는 \"연성 인쇄 회로 기 판\") 유형의 무선 주파수 케이블(flexible printed circuit board type radio frequency cable, FRC)일 수 있 다. 일 실시예에서, 제4 인쇄 회로 기판은 지지 부재의 적어도 일부에 배치될 수 있다. 예를 들어, 제4 인 쇄 회로 기판은 지지 부재의 일 영역(예: 도 4의 +x 방향의 영역) 및/또는 다른 영역(예: 도 4의 -x 방향 의 영역)에 배치될 수 있다. 일 실시예에 따르면, 차폐 구조(또는 \"쉴드 캔(shield can)\")은 도전성 재질(예; 금속)으로 형성될 수 있 으며, 인쇄 회로 기판 구조물의 적어도 일 영역에 배치되어 인쇄 회로 기판 구조물에 배치된 복수의 전자 부품들을 전자기적으로 차폐할 수 있다. 일 예시에서, 차폐 구조는 인쇄 회로 기판 구조물의 제2 인쇄 회로 기판에 적어도 일부 배치될 수 있으며, 제2 인쇄 회로 기판에 배치되는 복수의 전자 부 품들을 전자기적으로 차폐할 수 있다. 일 실시예에 따르면, 리어 케이스는 인쇄 회로 기판 구조물의 -z 방향 상에 배치되어, 전자 장치 에 가해지는 외력으로부터 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기판과 제1 인쇄 회로 기 판 및/또는 제2 인쇄 회로 기판에 배치된 복수의 전자 부품들을 보호할 수 있다. 일 예시에서, 리어 케이스는 비도전성 재질(예: 플라스틱)으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 다른 실시예 (미도시)에 따른 전자 장치에서는 리어 케이스가 생략될 수도 있다. 일 실시예에 따르면, 배터리는 전자 장치 내부에 배치되어, 전자 장치의 적어도 하나의 구성 요 소에 전력을 공급할 수 있다, 배터리는, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 일 예시에서, 배터리는 지지 부재의 적어도 일 영역에 형성 된 배터리 홈(미도시) 내에 배치되어, 전자 장치의 구성 요소들에 전력을 공급할 수 있다. 일 실시예에 따 르면, 배터리는 전자 장치 내부에 일체로 배치될 수 있으나 이에 한정되는 것은 아니며, 다른 실시예 에 따른 배터리는 전자 장치와 탈부착 가능하게 배치될 수도 있다. 일 실시예에 따르면, 후면 플레이트는 전자 장치의 후면(예: 도 3의 제2 면(210B))을 형성할 수 있다. 후면 플레이트는 전자 장치의 내부 구성 요소들을 외부의 충격 또는 이물질의 유입으로부터 보 호할 수 있다. 도 5는, 일 실시예에 따른 인쇄 회로 기판 구조물의 분해도 및 결합도이다. 도 5는 도 4의 인쇄 회로 기판 구조물의 제1 인쇄 회로 기판, 제2 인쇄 회로 기판 및/또는 인터 포저가 분해된 상태 및 제1 인쇄 회로 기판, 제2 인쇄 회로 기판 및/또는 인터포저가 결합 된 상태를 도시한다. 도 5를 참조하면, 일 실시예에 따른 인쇄 회로 기판 구조물(예: 도 4의 인쇄 회로 기판 구조물)은, 제1 인쇄 회로 기판(예: 도 4의 제1 인쇄 회로 기판), 제2 인쇄 회로 기판(예: 도 4의 제2 인쇄 회로 기판) 및/또는 인터포저(예: 도 4의 인터포저)를 포함할 수 있다. 일 실시예에 따르면, 제1 인쇄 회로 기판은 +z 방향을 향하는 제1 면(331a) 및/또는 제1 면(331a)과 반대 방향을 향하는 제2 면(331b)을 포함할 수 있다. 일 예시에서, 제1 인쇄 회로 기판의 제1 면(331a) 또는 제 2 면(331b) 중 적어도 일면에는 적어도 하나의 전자 부품(미도시)이 배치될 수 있다. 예를 들어, 적어도 하나의 전자 부품은, 전자 장치의 운용에 필요한 프로세서(예: 도 1의 프로세서), 메모리(예: 도 1의 메모리 ), 통신 회로(예: 도 1의 통신 모듈) 또는 전력 관리 모듈(예: 도 1의 전력 관리 모듈) 중 적어 도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에 따르면, 제2 인쇄 회로 기판은 제1 인쇄 회로 기판으로부터 이격되어 배치될 수 있다. 예를 들어, 제2 인쇄 회로 기판은 제1 인쇄 회로 기판의 제1 면(331a) 상(예: 도 5의 +z 방향)에 배 치될 수 있다. 일 예시에서, 제2 인쇄 회로 기판은 +z 방향을 향하는 제3 면(332a) 및/또는 제3 면(332a) 과 반대 방향(예: 도 5의 -z 방향)을 향하고, 제1 인쇄 회로 기판의 제1 면(331a)의 적어도 일 영역을 마 주보는 제4 면(332b)을 포함할 수 있다. 다른 예시에서, 제2 인쇄 회로 기판의 제3 면(332a) 및/또는 제4 면(332b)에는 적어도 하나의 전자 부품(미도시)이 배치될 수 있다. 적어도 하나의 전자 부품은, 예를 들어, 프 로세서, 메모리, 통신 회로 또는 전력 관리 모듈 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니 다. 일 실시예에 따르면, 인터포저는 제1 인쇄 회로 기판과 제2 인쇄 회로 기판 사이에 위치하여, 제2 인쇄 회로 기판을 제1 인쇄 회로 기판 상(예: 도 5의 +z 방향)에 적층시킬 수 있다. 일 예시에서, 제1 인쇄 회로 기판의 제1 면(331a)의 적어도 일 영역에 인터포저의 하단면(340b)이 배치 되고, 인터포저의 상단면(340a)에는 제2 인쇄 회로 기판의 제4 면(332b)의 적어도 일 영역이 배치될 수 있다. 다른 예시에서, 제1 인쇄 회로 기판은 인터포저의 하단면(340b)에 고정되고, 제2 인쇄 회로 기판은 인터포저의 상단면(340a)에 고정될 수 있다. 예를 들어, 제1 인쇄 회로 기판의 제1 면 (331a)의 적어도 일 영역이 인터포저의 하단면(340b)에 솔더링(soldering)됨에 따라, 제1 인쇄 회로 기판 이 인터포저의 하단면(340b)에 고정될 수 있다. 다른 예로, 제2 인쇄 회로 기판의 제4 면(332 b)의 적어도 일 영역이 인터포저의 상단면(340a)에 솔더링됨에 따라, 제2 인쇄 회로 기판이 인터포저의 상단면(340a)에 고정될 수 있다. 일 실시예에 따르면, 인터포저는 절연층 및/또는 적어도 하나의 도전성 비아를 포함할 수 있다. 일 예시에서, 절연층은 적어도 하나의 측벽(side wall)을 포함하며, 제1 인쇄 회로 기판과 제2 인쇄 회로 기판 사이의 공간을 감싸도록 배치될 수 있다. 예를 들어, 절연층은 상단(예: 도 5의 +z 방향) 에서 봤을 때, 제1 인쇄 회로 기판 또는 제2 인쇄 회로 기판의 적어도 일 가장자리를 따라 형성되는 폐곡선(closed-curve)을 이루는 띠 형상으로 형성될 수 있다. 다만, 절연층의 형상은 상술한 실시예에 한 정되는 것은 아니다. 다른 실시예에 따르면, 절연층은 적어도 하나의 측벽의 일 지점과 다른 일 지점을 연 결하고, 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기판을 지지하는 격벽(341a)을 포함할 수도 있다. 다른 예시에서, 제1 인쇄 회로 기판 및/또는 제2 인쇄 회로 기판에 배치되는 적어도 하나의 전자 부 품들 중 일부는 상술한 절연층에 의해 감싸지도록 배치될 수 있다. 일 예시에서, 적어도 하나의 도전성 비아는 도전성 물질로 형성되고, 절연층의 적어도 일 영역을 관 통하여 배치될 수 있다. 다른 예시에서, 적어도 하나의 도전성 비아는 인터포저의 하단(예: 도 5의 -z 방향)에 배치되는 제1 인쇄 회로 기판과 인터포저의 상단(예: 도 5의 +z 방향)에 배치되는 제2 인 쇄 회로 기판을 전기적으로 연결할 수 있다. 예를 들어, 제1 인쇄 회로 기판의 제1 면(331a) 및/또는 제2 면(331b)에 배치되는 적어도 하나의 전자 부품은 적어도 하나의 도전성 비아를 통해 제2 인쇄 회로 기 판의 제3 면(332a) 및/또는 제4 면(332b)에 배치되는 적어도 하나의 전자 부품과 전기적으로 연결될 수 있 다. 도 6은, 일 실시예에 따른 인터포저 구조 및 인터포저 구조의 A 영역에 대한 확대도이고, 도 7은, 도 6의 인터 포저 구조를 I-I' 방향으로 절단한 단면도이다. 도 6에 도시된 인터포저 구조는 도 5의 제1 인쇄 회로 기 판과 제2 인쇄 회로 기판 사이에 배치되는 인터포저의 일 구조일 수 있다. 도 6 및 도 7을 참조하면, 일 실시예에 따른 인터포저 구조(또는 \"인쇄 회로 기판 구조(printed circuit board structure)\")는, 절연층(예: 도 5의 절연층), 적어도 하나의 솔더 레지스트층(또는 \"솔더 레 지스트(solder resist)\"), 적어도 하나의 도전성 비아(via)(예: 도 5의 적어도 하나의 도전성 비아 ) 및/또는 프리솔더(presolder)를 포함할 수 있다. 일 실시예에 따르면, 절연층은 비도전성 재질을 갖는 재질로 형성되고, 폐곡선 형태(closed-curve shape) 로 형성될 수 있다. 예를 들어, 절연층은 상단(예: 도 6의 +z 방향)에서 봤을 때, 폐곡선을 이루는 띠 형 상으로 형성될 수 있다. 일 실시예에서, 절연층은 폐곡선을 형성하고 지정된 두께를 갖는 적어도 하나의 측벽(side wall) 및/ 또는 절연층의 적어도 일 영역을 을 관통하는 적어도 하나의 관통 홀(또는 \"비아 홀\")을 포함할 수 있다. 일 예시에서, 적어도 하나의 측벽은 절연층의 적어도 일 측면을 형성할 수 있다. 다른 예시에 서, 적어도 하나의 관통 홀은 절연층의 측면과 이격된 절연층의 내부 영역의 적어도 일 영역에 형성될 수 있다. 예를 들어, 적어도 하나의 관통 홀은 절연층의 +z 방향을 향하는 일면에서 절연층 의 -z 방향을 향하는 일면까지 관통하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에 따르면, 적어도 하나의 솔더 레지스트층은 절연층의 상단면(410a) 및/또는 하단면(410 b)의 적어도 일 영역에 배치될 수 있다. 예를 들어, 적어도 하나의 솔더 레지스트층은 인터포저 구조(40 0)의 상단 및/또는 하단에 전자 부품(예: 도 5의 제1 인쇄 회로 기판, 제2 인쇄 회로 기판)을 솔더링 (soldering)(또는 \"납땜\")하는 과정에서 적어도 하나의 솔더 레지스트층이 배치된 절연층의 일 영역 에 납이 붙는 것을 방지할 수 있다. 일 실시예에 따르면, 적어도 하나의 솔더 레지스트층은 제1 솔더 레지스트층 및/또는 제2 솔더 레지 스트층을 포함할 수 있다. 일 예시에서, 제1 솔더 레지스트층은 절연층의 상단면(410a)의 적어 도 일 영역에 배치되어, 절연층의 상단면(410a)에 납이 붙는 것을 방지할 수 있다. 다른 예시에서, 제2 솔 더 레지스트층은 절연층의 하단면(410b)의 적어도 일 영역에 배치되어, 절연층의 하단면(410b) 에 납이 붙는 것을 방지할 수 있다. 일 예시에서, 제1 솔더 레지스트층은 절연층의 적어도 하나의 관통 홀과 대응되는 위치에 형성 되는 적어도 하나의 제1 개구(421a)를 포함할 수 있다. 예를 들어, 인터포저 구조의 상단(예: 도 7의 +z 방향)에서 봤을 때, 적어도 하나의 제1 개구(421a)의 적어도 일 영역은 적어도 하나의 관통 홀과 중첩되도 록 배치될 수 있다. 다른 예로, 적어도 하나의 제1 개구(421a)는 적어도 하나의 관통 홀보다 넓은 면적으 로 형성되어, 적어도 하나의 제1 개구(421a)의 외주면이 적어도 하나의 관통 홀의 외주면을 감쌀 수 있다. 적어도 하나의 제1 개구(421a)의 형상이 상술한 실시예에 한정되는 것은 아니며, 다른 실시예(미도시)에 따르면 적어도 하나의 제1 개구(421a)는 적어도 하나의 관통 홀보다 좁은 면적으로 형성되거나, 실질적으로 동일 한 면적으로 형성될 수도 있다. 일 예시에서, 제2 솔더 레지스트층은 절연층의 적어도 하나의 관통 홀과 대응되는 위치에 형성 되는 적어도 하나의 제2 개구(422a)를 포함할 수 있다. 예를 들어, 인터포저 구조의 하단(예: 도 7의 -z 방향)에서 봤을 때, 적어도 하나의 제2 개구(422a)의 적어도 일 영역은 적어도 하나의 관통 홀과 중첩되도 록 배치될 수 있다. 다른 예로, 적어도 하나의 제2 개구(422a)는 적어도 하나의 관통 홀보다 넓은 면적으 로 형성되어, 적어도 하나의 제2 개구(422a)의 외주면이 적어도 하나의 관통 홀의 외주면을 감쌀 수 있다. 적어도 하나의 제2 개구(422a)의 형상이 상술한 실시예에 한정되는 것은 아니며, 다른 실시예(미도시)에 따르면 적어도 하나의 제2 개구(422a)는 적어도 하나의 관통 홀보다 좁은 면적으로 형성되거나, 실질적으로 동일 한 면적으로 형성될 수도 있다. 또 다른 예로, 적어도 하나의 제2 개구(422a)는 제1 솔더 레지스트층의 적어도 하나의 제1 개구(421a)와 대응되는 위치에 형성될 수 있다. 일 예시에서, 제1 솔더 레지스트층에 형성된 적어도 하나의 제1 개구 (421a) 및/또는 제2 솔더 레지스트층에 형성된 적어도 하나의 제2 개구(422a)를 통해 절연층의 일부 영역 및/또는 적어도 하나의 도전성 비아의 일부 영역이 인터포저 구조의 외부로 노출될 수 있다. 일 실시예에 따르면, 적어도 하나의 도전성 비아는 절연층의 적어도 하나의 관통 홀 내부에 위 치할 수 있다. 적어도 하나의 도전성 비아는 도전성 물질(예: 금속)으로 형성되어, 인터포저 구조에 배치되는 전자 부품들을 전기적으로 연결할 수 있다. 예를 들어, 적어도 하나의 도전성 비아는 인터포저 구조의 상단에 배치되는 전자 부품(예: 도 5의 제1 인쇄 회로 기판)과 인터포저 구조의 하단에 배치되는 전자 부품(예: 도 5의 제2 인쇄 회로 기판)을 전기적으로 연결할 수 있다. 다른 예로, 적어도 하 나의 도전성 비아는 원기둥 형상(또는 \"홀 형상\")의 도전성 비아를 포함할 수 있으나, 이에 한정되는 것은 아니다. 일 예시에서, 적어도 하나의 도전성 비아는 절연층의 상단면(410a)으로부터 제1 솔더 레지스트층 의 적어도 하나의 제1 개구(421a)가 형성된 방향(예: 도 7의 +z 방향)으로 돌출되는 제1 돌출 부분 및/또는 절연층의 하단면(410b)에서 제2 솔더 레지스트층의 적어도 하나의 제2 개구(422a)가 형성된 방향(예: 도 7의 -z 방향)으로 돌출되는 제2 돌출 부분를 포함할 수 있다. 예를 들어, 적어도 하나의 도전 성 비아의 제1 돌출 부분은 절연층의 상단면(410a)에서 제1 솔더 레지스트층의 +z 방향을 향하는 일면까지 돌출될 수 있다. 다른 예로, 적어도 하나의 도전성 비아의 제2 돌출 부분은 절연층 의 하단면(410b)에서 제2 솔더 레지스트층의 -z 방향을 향하는 일면까지 돌출될 수 있다. 일 실시예에 따르면, 프리솔더는 인터포저 구조의 상단 영역(예: 도 7. 도 8의 +z 방향의 영역) 및/ 또는 하단 영역(예: 도 7. 도 8의 -z 방향의 영역)에 배치되어, 인터포저 구조의 상단 및/또는 하단에 배 치되는 전자 부품을 인터포저 구조에 고정시키는 역할을 수행할 수 있다. 일 실시예에서, 프리솔더는 제1 프리솔더 및/또는 제2 프리솔더를 포함할 수 있다. 일 예시에서, 제1 프리솔더는 제1 솔더 레지스트층의 적어도 하나의 제1 개구(421a)를 통해 인터포저 구 조의 외부에 노출되는 적어도 하나의 도전성 비아의 제1 돌출 부분에 배치될 수 있다. 예를 들 어, 제1 프리솔더는 제1 돌출 부분의 일단(예: 도 7의 +z 방향의 일단)에 안착되어, 절연층의 상단면(410a)의 일부 영역 및/또는 제1 돌출 부분의 일부 영역을 감싸도록 배치될 수 있다. 다른 예시에서, 제2 프리솔더는 제2 솔더 레지스트층의 적어도 하나의 제2 개구(422a)를 통해 인터포저 구 조의 외부에 노출되는 적어도 하나의 도전성 비아의 제2 돌출 부분에 배치될 수 있다. 예를 들 어, 제2 프리솔더는 제2 돌출 부분의 일단(예: 도 7의 -z 방향의 일단)에 안착되어, 절연층의 하단면(410b)의 일부 영역 및/또는 제2 돌출 부분의 일부 영역을 감싸도록 배치될 수 있다. 일 실시예에 따르면, 인터포저 구조는 제1 프리솔더 및/또는 제2 프리솔더를 통해 인터포저 구 조의 상단 및/또는 하단에 전자 부품들을 고정시킬 수 있다. 예를 들어, 인터포저 구조는 제1 프리솔 더에 열을 가해 인터포저 구조의 상단(예: 도 7의 +z 방향)에 제2 인쇄 회로 기판(예: 도 5의 제2 인쇄 회로 기판)을 솔더링시킬 수 있다. 다른 예로, 인터포저 구조는 제2 프리솔더에 열을 가해 인터포저 구조의 하단(예: 도 7의 -z 방향)에 제1 인쇄 회로 기판(예: 도 5의 제1 인쇄 회로 기판)를 솔더링시킬 수 있다. 일 실시예에 따르면, 인터포저 구조는 절연층을 기준으로 상단 방향 및/또는 하단 방향으로 돌출되는 제1 돌출 부분 및/또는 제2 돌출 부분을 포함하는 적어도 하나의 도전성 비아를 통해 랜드 (land)를 형성하지 않고도, 프리솔더가 안착될 수 있는 공간을 형성할 수 있다. 일 예시에서, 인터포저 구 조가 랜드(land)를 포함하지 않는 랜드리스(landless) 구조로 형성됨에 따라, 랜드가 형성되기 위한 공간 을 확보하기 위하여 도전성 비아 사이의 거리(pitch)(P1)를 지정된 거리 이상 이격시키지 않을 수 있다. 예를 들어, 랜드리스(landless) 구조를 갖는 상술한 인터포저 구조는 랜드를 포함하는 인터포저 구조에 비 해 도전성 비아 사이의 거리를 가깝게 형성할 수 있다. 일 실시예에 따르면, 인터포저 구조는 도전성 비아 사이의 거리(P1)를 가깝게 형성함으로써, 인터포저 구조의 상단 및/또는 하단에 배치되는 복수 의 인쇄 회로 기판들(예: 도 5의 제1 인쇄 회로 기판, 제2 인쇄 회로 기판)에 전자 부품들을 높은 밀 도로 배치 또는 실장할 수 있다. 일 실시예에 따르면, 인터포저 구조는 측면 도금부를 더 포함할 수 있다. 일 예시에서, 측면 도금부 는 절연층의 측면(410c)의 적어도 일 영역에 위치하여, 인터포저 구조를 전자기적으로 차폐할 수 있다. 본 개시에서 절연층의 측면(410c)은 절연층의 상단면(410a)과 하단면(410b) 사이에 위치하 여, 상단면(410a)과 하단면(410b) 사이의 공간을 감싸는 면을 의미할 수 있다. 예를 들어, 측면 도금부는 인터포저 구조 내부에서 발생되는 노이즈(예: 전자 부품들에서 발생되는 노이즈)가 인터포저 구조 외 부로 유출되는 것을 차폐하거나, 인터포저 구조의 외부에서 유입되는 노이즈를 차폐할 수 있다. 이하에서는, 도 8 및 도 9a 내지 도 9e를 참조하여, 일 실시예에 따른 인터포저 구조의 제조 공정에 대하 여 살펴보도록 한다. 도 8은, 일 실시예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다. 도 9a는, 일 실시예에 따라, 인 쇄 회로 기판에 적어도 하나의 관통 홀을 형성하는 동작을 설명하기 위한 도면이고, 도 9b는, 일 실시예에 따라, 적어도 하나의 관통 홀 내부에 전도성 물질을 충진하고, 인쇄 회로 기판을 평탄화하는 동작을 설명하기 위한 도면이며, 도 9c는, 일 실시예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이 고, 도 9d는, 일 실시예에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면에 솔더 레지스트층(solder resist layer)을 형성하는 동작을 설명하기 위한 도면이며, 도 9e는, 일 실시예에 따라, 프리솔더(presolder)를 형성하 는 동작을 설명하기 위한 도면이다. 도 9a 내지 도 9e는 인터포저 구조(또는 \"인쇄 회로 기판 구조\")의 일부 영역(예: 도 6의 A 영역))에 대한 제조 동작을 나타내며, 인터포저 구조의 다른 영역도 동일한 동작을 통해 제조될 수 있다. 이하에서, 도 8의 인터포 저 구조의 제조 동작을 설명함에 있어, 도 9a 내지 도 9e의 구성을 참고하여 설명하도록 한다. 도 8 및 도 9a를 참조하면, 일 실시예에 따른 인터포저 구조의 제조 동작은, 801 동작에서 인쇄 회로 기판(40 1)을 가공하여, 인쇄 회로 기판의 적어도 일 영역을 관통하는 적어도 하나의 관통 홀(또는 \"비아 홀\")(예: 도 7의 적어도 하나의 관통 홀)을 형성할 수 있다. 예를 들어, 인쇄 회로 기판은 절연층 (예: 도 7의 절연층) 및/또는 절연층의 상단면(410a)(예: 도 7의 상단면(410a))과 하단면 (410b)(예: 도 7의 하단면(410b))에 배치되는 구리 호일(또는 \"동박(copper clad)\")을 포함할 수 있으며, 적어도 하나의 관통 홀은 절연층 및 구리 호일의 적어도 일 영역을 관통할 수 있다. 일 실시예 에 따르면, 적어도 하나의 관통 홀은 인쇄 회로 기판의 적어도 일 영역을 드릴(drill) 가공하여 형성 될 수 있다. 다만, 드릴 가공은 적어도 하나의 관통 홀을 형성하는 가공 방식의 일 예시에서 불과하며, 다 른 실시예에 따르면, 적어도 하나의 관통 홀은 레이저 가공 또는 펀칭(punching) 가공을 통해 형성될 수도 있다. 도 8 및 도 9b를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 802 동작에서 인쇄 회로 기판(40 1)에 형성된 적어도 하나의 관통 홀 내부에 전도성 물질(또는 \"전도성 재료\")을 충진할 수 있다. 일 예시 에서, 802 동작은 홀 플러깅(hole plugging) 인쇄 기술을 통해 적어도 하나의 관통 홀 내부를 전도성 물질 으로 충진할 수 있으나, 적어도 하나의 관통 홀 내부를 전도성 물질으로 충진하는 방식은 상술한 실시예에 한정되는 것은 아니다. 다른 예시에서, 적어도 하나의 관통 홀 내부에 충진되는 전도성 물질은 구리(copper) 이외의 물질일 수 있다. 전도성 물질은, 예를 들어, 실버 페이스트(silver paste), 알루미늄 (aluminum), 실버-알루미늄(silver-aluminum), 카본 페이스트(carbon paster) 또는 CNT 페이스트(carbon nanotube paste) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에 따른 인터포저의 구조 제조 동작은, 803 동작에서 인쇄 회로 기판의 상단면 및/또는 하단면을 평탄화(또는 \"연마\")할 수 있다. 예를 들어, 802 동작에서 적어도 하나의 관통 홀 내부를 전도성 물질으로 충진하는 과정에서 인쇄 회로 기판의 상단 및/또는 하단 방향으로 돌출되는 영역이 형성될 수 있다. 일 실 시예에 따른 인터포저의 구조 제조 동작은, 803 동작을 통해 인쇄 회로 기판의 상단 및/또는 하단 방향으 로 돌출된 영역을 평탄화함으로써, 적어도 하나의 도전성 비아(예: 도 7의 도전성 비아)를 형성할 수 있다. 일 예시에서, 803 동작에서는 브러시 가공 또는 버프 가공(buffing)을 통해 인쇄 회로 기판의 상단 면 및/또는 하단면을 평탄화할 수 있다. 다른 예시에서, 803 동작에서는 폴리싱(polishing) 과정을 통해 인쇄 회로 기판의 상단면 및/또는 하단면을 평탄화할 수 있다. 예를 들어, 폴리싱 과정은 기계적 연마 또는 화 학적 기계 연마(CMP: chemical mechanical polishing) 중 적어도 하나를 포함할 수 있다. 도 8 및 도 9c를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 804 동작에서 인쇄 회로 기판(40 1)의 상단면 및/또는 하단면을 에칭(etching)하여, 절연층의 상단면과 하단면에 배치되는 구리 호일 을 제거할 수 있다. 일 예시에서, 적어도 하나의 도전성 비아는 구리 이외의 물질로 형성됨에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면을 에칭하는 과정에서 적어도 하나의 도전성 비아는 제거되지 않 을 수 있다. 다른 예시에서, 절연층의 상단면(410a)과 하단면(410b)에 배치되는 구리 호일이 제거됨 에 따라, 절연층의 상단면(410a) 및/또는 하단면(410b)으로부터 돌출되는 적어도 하나의 도전성 비아(43 0)의 일부 영역이 형성될 수 있다. 예를 들어, 804 동작에 의해 절연층의 상단면(410a)으로부터 +z 방향으 로 돌출되는 적어도 하나의 도전성 비아의 제1 돌출 부분(예: 도 7의 제1 돌출 부분) 및/또는 절연층의 하단면(410b)으로부터 -z 방향으로 돌출되는 적어도 하나의 도전성 비아의 제2 돌출 부분 (예: 도 7의 제2 돌출 부분)이 형성될 수 있다. 도 8 및 도 9d를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 805 동작에서 절연층의 상단 면(410a) 및/또는 하단면(410b)의 적어도 일 영역에 솔더 레지스트층(예: 도 7의 솔더 레지스트층)을 형성할 수 있다. 일 예시에서, 805 동작에서는 절연층의 상단면(410a) 및/또는 하단면(410b)의 적어도 하 나의 도전성 비아가 배치되는 영역을 제외한 영역에 솔더 레지스트 잉크(solder resist ink)를 도포한 후, 도포된 잉크에 UV(ultraviolet ray)를 가해 도포된 잉크를 경화시키는 공정을 통해 솔더 레지스트층을 형 성할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 805 동작을 통해 절연층의 상단면(410a)에는 제1 솔더 레지스트층(예: 도 7의 제1 솔더 레지스트층)이 형성될 수 있고, 절연층의 하단면(410b)에 는 제2 솔더 레지스트층(예: 도 7의 제2 솔더 레지스트층)이 형성될 수 있다. 다른 예로, 솔더 레지 스트 잉크가 도전성 비아가 배치된 영역을 제외한 영역에 도포됨에 따라, 제1 솔더 레지스트층의 적 어도 하나의 도전성 비아와 대응되는 영역에는 적어도 하나의 제1 개구(421a)(예: 도 7의 적어도 하나의 제1 개구(421a))가 형성될 수 있다. 이와 유사하게, 제2 솔더 레지스트층의 적어도 하나의 도전성 비아 와 대응되는 영역에는 적어도 하나의 제2 개구(422a)(예: 도 7의 적어도 하나의 제2 개구(422a))가 형성될 수 있다. 도 8 및 도 9e를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 806 동작에서 적어도 하나의 도전 성 비아의 제1 돌출 부분 및/또는 제2 돌출 부분에 프리솔더(presolder)(예: 도 7의 프리 솔더)를 형성할 수 있다. 일 예시에서, 806 동작을 통해 적어도 하나의 도전성 비아의 제1 돌출 부분 의 적어도 일 영역에는 제1 프리솔더가 형성되고, 적어도 하나의 도전성 비아의 제2 돌출 부분 의 적어도 일 영역에는 제2 프리솔더가 형성될 수 있다. 제1 프리솔더 및/또는 제2 프리솔더 는, 예를 들어, 메탈 마스크(metal mask)를 이용하여 제1 돌출 부분 및/또는 제2 돌출 부분에 솔더 크림(solder cream)(또는 \"솔더 페이스트(solder paste)\")을 도포 또는 스퀴즈(squeeze)한 후, 도포된 솔 더 크림을 용융 하는 과정(또는 \"리플로우(reflow) 공정\")을 거쳐 형성될 수 있으나, 이에 한정되는 것은 아니 다. 일 실시예에 따른 인터포저 구조의 제조 동작은 상술한 801 동작 내지 806 동작을 통해 프리솔더를 안착시 키기 위한 랜드(land)를 포함하지 않는 인터포저 구조를 제조할 수 있다. 도면 상에 도시되지 않았으나, 일 실시예에 따른 인터포저 구조의 제조 동작은, 절연층의 측면(예: 도 6의 측면(410c))의 적어도 영역에 인터포저 구조를 전자기적으로 차폐하기 위한 측면 도금부(예: 도 6의 측면 도금부)를 형성하는 동작 을 더 포함할 수 있다. 일 예시에서, 측면 도금부를 형성하는 동작은 절연층의 측면을 도금한 후, 측면 도금부가 형성될 절연층의 측면의 적어도 일 영역에 드라이 필름(dry film)을 부착하는 동작을 포함할 수 있 다. 다른 예시에서, 드라이 필름이 부착된 절연층의 측면의 적어도 일 영역을 노광, 현상, 에칭하는 공정 을 거친 후, 절연층에 부착된 드라이 필름을 박리함으로써, 절연층의 측면의 적어도 일 영역에 측면 도금부가 형성될 수 있다. 도 10은, 다른 실시예에 따른 인터포저 구조 및 인터포저 구조의 B 영역에 대한 확대도이다. 도 11a은, 도 10의 인터포저 구조를 I-I' 방향으로 절단한 단면도이고, 도 11b는, 도 10의 인터포저 구조를 II-II' 방향으로 절단 한 단면도이며, 도 11c는, 도 10의 인터포저 구조를 III-III' 방향으로 절단한 단면도이고, 도 11d는, 도 10의 인터포저 구조에서 솔더 레지스트층 및/또는 프리솔더가 제거된 상태를 나타내는 도면이다. 도 10에 도시된 인터포저 구조는 도 5의 제1 인쇄 회로 기판과 제2 인쇄 회로 기판 사이에 배치 되는 인터포저의 일 구조일 수 있다. 도 10, 도 11a, 도 11b, 도 11c 및 도 11d를 참조하면, 일 실시예에 따른 인터포저 구조(또는 \"인쇄 회로 기판 구조\")는, 절연층(예: 도 5의 절연층), 적어도 하나의 솔더 레지스트층(또는 \"솔더 레지스트 (solder resist)\"), 적어도 하나의 제1 도전성 비아(via), 적어도 하나의 제2 도전성 비아 및/ 또는 프리솔더(presolder)를 포함할 수 있다. 일 실시예에 따르면, 절연층은 비도전성 재질을 갖는 재질로 형성되고, 폐곡선 형태(closed-curve shape) 로 형성될 수 있다. 예를 들어, 절연층은 상단(예: 도 10의 +z 방향)에서 봤을 때, 폐곡선을 이루는 띠 형 상으로 형성될 수 있다. 일 실시예에서, 절연층은 폐곡선을 형성하고 지정된 두께를 갖는 적어도 하나의 측벽(side wall), 절 연층의 적어도 일 영역을 관통하는 적어도 하나의 관통 홀(또는 \"비아 홀\") 및/또는 절연층의 적어도 일 영역을 관통하는 슬롯(slot)을 포함할 수 있다. 일 예시에서, 적어도 하나의 측벽은 절연 층의 적어도 일 측면을 형성할 수 있다. 다른 예시에서, 적어도 하나의 관통 홀은 절연층의 측 면과 이격된 절연층의 내부 영역의 적어도 일 영역에 형성될 수 있다. 예를 들어, 적어도 하나의 관통 홀 은 절연층의 +z 방향을 향하는 일면에서 절연층의 -z 방향을 향하는 일면까지 관통하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 또 다른 예시에서, 슬롯은 절연층의 측면과 이격된 절연층 의 내부 영역의 적어도 일 영역에 형성될 수 있다. 예를 들어, 슬롯은 적어도 하나의 관통 홀과 실질적으로 동일 또는 유사하게, 절연층의 +z 방향을 향하는 일면에서 절연층의 -z 방향을 향하는 일 면까지 관통하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 일 예시에서, 슬롯은 적어도 하나의 관통 홀과 이격되어 배치될 수 있다. 다른 예시에서, 슬롯은 절연층의 상단(예: 도 11d의 +z 방향)에 서 봤을 때, 장방형의 바(bar) 형태로 형성될 수 있다. 예를 들어, 슬롯은 절연층의 상단에서 봤을 때, 직사각형 형상으로 형성될 수 있다. 다른 예로, 슬롯은 적어도 하나의 관통 홀보다 넓은 면적을 갖도록 형성될 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에 따르면, 적어도 하나의 솔더 레지스트층은 절연층의 상단면(510a) 및/또는 하단면(510 b)의 적어도 일 영역에 배치될 수 있다. 예를 들어, 적어도 하나의 솔더 레지스트층은 인터포저 구조(50 0)의 상단 및/또는 하단에 전자 부품(예: 도 5의 제1 인쇄 회로 기판, 제2 인쇄 회로 기판)을 솔더링 (soldering)(또는 \"납땜\")하는 과정에서 적어도 하나의 솔더 레지스트층이 배치된 절연층의 일 영역 에 납이 붙는 것을 방지할 수 있다. 일 실시예에 따르면, 적어도 하나의 솔더 레지스트층은 제1 솔더 레지스트층 및/또는 제2 솔더 레지 스트층을 포함할 수 있다. 일 예시에서, 제1 솔더 레지스트층은 절연층의 상단면(510a)의 적어 도 일 영역에 배치되어, 절연층의 상단면(510a)에 납이 붙는 것을 방지할 수 있다. 다른 예시에서, 제2 솔 더 레지스트층은 절연층의 하단면(510b)의 적어도 일 영역에 배치되어, 절연층의 하단면(510b) 에 납이 붙는 것을 방지할 수 있다. 일 예시에서, 제1 솔더 레지스트층은 절연층의 적어도 하나의 관통 홀과 대응되는 위치에 형성 되는 적어도 하나의 제1 개구(521a) 및/또는 슬롯(slot)의 적어도 일 영역과 대응되는 위치에 형성되는 적어도 하나의 제2 개구(521b)를 포함할 수 있다. 예를 들어, 인터포저 구조의 상단(예: 도 11a의 +z 방향)에서 봤을 때, 적어도 하나의 제1 개구(521a)의 적어도 일 영역은 적어도 하나의 관통 홀과 중첩되도록 배치될 수 있다. 다른 예로, 인터포저 구조의 상단에서 봤을 때, 적어도 하나의 제2 개구(521b)의 적어도 일 영역은 슬롯의 일 영역과 중첩되도록 배치될 수 있다. 일 예시에서, 제2 솔더 레지스트층은 절연층의 적어도 하나의 관통 홀과 대응되는 위치에 형성 되는 적어도 하나의 제3 개구(522a) 및/또는 절연층의 슬롯의 일 영역과 대응되는 위치에 형성되는 적어도 하나의 제4 개구(522b)를 포함할 수 있다. 예를 들어, 인터포저 구조의 하단(예: 도 11a의 -z 방향)에서 봤을 때, 적어도 하나의 제3 개구(522a)의 적어도 일 영역은 적어도 하나의 관통 홀과 중첩되도 록 배치될 수 있다. 다른 예로, 인터포저 구조의 하단에서 봤을 때, 적어도 하나의 제4 개구(522b)의 적어 도 일 영역은 슬롯의 일 영역과 중첩되도록 배치될 수 있다. 다른 예시에서, 적어도 하나의 제3 개구 (522a)는 제1 솔더 레지스트층의 적어도 하나의 제1 개구(521a)와 대응되는 위치에 형성될 수 있고, 적어 도 하나의 제4 개구(522b)는 제1 솔더 레지스트층의 적어도 하나의 제2 개구(522b)와 대응되는 위치에 형 성될 수 있다. 일 실시예에 따르면, 적어도 하나의 제1 도전성 비아는 절연층의 적어도 하나의 관통 홀 내부에 위치할 수 있다. 예를 들어, 적어도 하나의 제1 도전성 비아는 원기둥 형상(또는 \"홀 형상\")으로 형성될 수 있으나, 적어도 하나의 제1 도전성 비아의 형상이 상술한 실시예에 한정되는 것은 아니다. 일 예시에서, 적어도 하나의 제1 도전성 비아는 도전성 물질(예: 금속)으로 형성되어, 인터포저 구조의 상단(예: 도 10의 +z 방향) 및/또는 하단(예: 도 10의 -z 방향)에 배치되는 전자 부품들을 전기적으로 연결할 수 있다. 예를 들어, 적어도 하나의 제1 도전성 비아는 인터포저 구조의 하단(예: 도 10의 -z 방향) 에 배치되는 전자 부품(예: 도 5의 제1 인쇄 회로 기판)과 인터포저 구조의 상단(예: 도 10의 +z 방 향)에 배치되는 전자 부품(예: 도 5의 제2 인쇄 회로 기판)을 전기적으로 연결할 수 있다. 일 실시예에 따르면, 적어도 하나의 제2 도전성 비아는 절연층의 슬롯 내부에 위치할 수 있다. 예를 들어, 적어도 하나의 제2 도전성 비아는 지정된 길이 및/또는 두께를 갖는 장방형의 바(bar) 형상으 로 형성될 수 있으나, 적어도 하나의 제2 도전성 비아의 형상이 상술한 실시예에 한정되는 것은 아니다. 일 예시에서, 적어도 하나의 제2 도전성 비아는 도전성 물질으로 형성되어, 적어도 하나의 제1 도전성 비 아와 실질적으로 동일 또는 유사하게 인터포저 구조의 상단 및/또는 하단에 배치되는 전자 부품을 전 기적으로 연결할 수 있다. 다른 예시에서, 적어도 하나의 제2 도전성 비아는 전자 부품들을 전기적으로 연결할 수 있을 뿐만 아니라, 인터포저 구조를 전자기적으로 차폐하는 그라운드로 동작할 수 있다. 예를 들어, 적어도 하나의 제2 도전 성 비아는 적어도 하나의 제1 도전성 비아에 비해 상대적으로 넓은 면적으로 형성되어 그라운드로 동 작할 수 있으며, 인터포저 구조로 유입되거나, 인터포저 구조에서 유출되는 노이즈를 차폐할 수 있다. 또 다른 예시에서, 적어도 하나의 제2 도전성 비아는 절연층의 측면(510c)과 인접한 영역에 배 치되어, 인터포저 구조의 측면으로부터 유입되는 노이즈를 차폐하거나, 인터포저 구조 내부에서 측면 방향으로 유출되는 노이즈를 차폐할 수 있다. 일 실시예에 따른 인터포저 구조는, 적어도 하나의 제2 도전성 비아를 통해 절연층의 측면에 별 도의 도금부(예: 도 6의 측면 도금부)을 형성하지 않고도 외부에서 인터포저 구조로 유입되거나, 인 터포저 구조에서 외부로 유출되는 노이즈를 전자기적으로 차폐할 수 있다. 즉, 일 실시예에 따른 인터포저 구조는 전자 부품들을 전기적으로 연결하고, 적어도 하나의 제2 도전성 비아를 통해 도금부 제조 공 정을 생략할 수 있어, 제조 공정을 단순화하고, 제조 비용을 줄일 수 있다. 도 11a, 도 11b, 도 11c 및/또는 도 11d를 참조하면, 일 실시예에 따르면, 적어도 하나의 제1 도전성 비아(53 1)와 적어도 하나의 제2 도전성 비아는 서로 다른 높이를 갖도록 형성될 수 있다. 일 실시예에서, 적어도 하나의 제1 도전성 비아는 제1 높이(h1)를 갖도록 형성될 수 있으며, 적어도 하나의 제2 도전성 비아(53 2)는 제1 높이(h1)보다 낮은 제2 높이(h2)를 갖도록 형성될 수 있다. 예를 들어, 적어도 하나의 제2 도전성 비아 는 적어도 하나의 관통 홀에 비해 넓은 면적을 갖는 슬롯 내부에 형성됨에 따라, 적어도 하나의 제1 도전성 비아에 비해 낮은 높이로 형성될 수 있으며, 이에 대한 설명은 후술하도록 한다. 일 예시에서, 적어도 하나의 제1 도전성 비아는 절연층의 상단면(510a)으로부터 제1 솔더 레지스트층 의 적어도 하나의 제1 개구(521a)가 형성된 방향(예: 도 11c의 +z 방향)으로 돌출되는 제1 돌출 부분 (531a) 및/또는 절연층의 하단면(510b)에서 제2 솔더 레지스트층의 적어도 하나의 제3 개구(522a)가 형성된 방향(예: 도 11c의 -z 방향)으로 돌출되는 제2 돌출 부분(531b)를 포함할 수 있다. 예를 들어, 제1 돌출 부분(531a)은 절연층의 상단면(510a)에서 제1 솔더 레지스트층의 +z 방향을 향하는 일면까지 돌출될수 있다. 다른 예로, 제2 돌출 부분(531b)은 절연층의 하단면(510b)에서 제2 솔더 레지스트층의 -z 방향을 향하는 일면까지 돌출될 수 있다. 다른 예시에서, 적어도 하나의 제2 도전성 비아는 절연층과 실질적으로 동일한 높이로 형성될 수 있 다. 예를 들어, 절연층을 측면(예: 도 11c의 -y 방향)에서 봤을 때, 적어도 하나의 제2 도전성 비아 의 일단(예: 도 10의 +z 방향의 일단)은 절연층의 상단면(510a)과 동일선 상에 위치하고, 다른 일단(예: 도 10의 -z 방향의 일단)은 절연층의 하단면(510b)과 동일선 상에 위치할 수 있다. 다른 예로, 적어도 하 나의 제2 도전성 비아의 일부 영역은 제1 솔더 레지스트층의 제2 개구(521b) 및/또는 제2 솔더 레지 스트층의 제4 개구(522b)를 통해 인터포저 구조의 외부에 노출될 수 있다. 일 실시예에 따르면, 프리솔더는 인터포저 구조의 상단 영역(예: 도 10의 +z 방향의 영역) 및/또는 하단 영역(예: 도 10의 -z 방향의 영역)에 배치되어, 인터포저 구조의 상단 및/또는 하단에 배치되는 전자 부품을 인터포저 구조에 고정시키는 역할을 수행할 수 있다. 일 실시예에서, 프리솔더는 제1 프리솔더 및/또는 제2 프리솔더를 포함할 수 있다. 일 예시에서, 제1 프리솔더는 적어도 하나의 제1 개구(521a)를 통해 인터포저 구조의 외부에 노출되는 적어도 하나의 제1 도전성 비아의 제1 돌출 부분(531a) 및/또는 적어도 하나의 제2 개구(521b)를 통해 인 터포저 구조의 외부에 노출되는 적어도 하나의 제2 도전성 비아의 일 영역에 배치될 수 있다. 예를 들어, 제1 프리솔더는 제1 돌출 부분(531a)의 일단(예: 도 11c의 +z 방향의 일단) 및/또는 적어도 하나의 제2 도전성 비아의 일단(예: 도 11c의 +z 방향을 향하는 일단)에 안착될 수 있다. 다른 예시에서, 제2 프리솔더는 적어도 하나의 제3 개구(522a)를 통해 인터포저 구조의 외부에 노출 되는 적어도 하나의 제1 도전성 비아의 제2 돌출 부분(531b) 및/또는 적어도 하나의 제4 개구(522b)를 통 해 인터포저 구조의 외부로 노출되는 적어도 하나의 제2 도전성 비아의 일 영역에 배치될 수 있다. 예를 들어, 제2 프리솔더는 제2 돌출 부분(531b)의 다른 일단(예: 도 11c의 -z 방향의 일단) 및/또는 적어 도 하나의 제2 도전성 비아의 다른 일단(예: 도 11c의 -z 방향의 일단)에 안착될 수 있다. 일 실시예에 따르면, 인터포저 구조는 제1 프리솔더 및/또는 제2 프리솔더를 통해 인터포저 구 조의 상단 및/또는 하단에 전자 부품들을 고정시킬 수 있다. 예를 들어, 인터포저 구조는 제1 프리솔 더에 열을 가해 인터포저 구조의 상단(예: 도 10, 도 11c의 +z 방향)에 제2 인쇄 회로 기판(예: 도 5 의 제2 인쇄 회로 기판)을 솔더링시킬 수 있다. 다른 예로, 인터포저 구조는 제2 프리솔더에 열 을 가해 인터포저 구조의 하단(예: 도 10, 도 11c의 -z 방향)에 제1 인쇄 회로 기판(예: 도 5의 제1 인쇄 회로 기판)를 솔더링시킬 수 있다. 일 실시예에 따르면, 인터포저 구조는 제1 돌출 부분(531a) 및/또는 제2 돌출 부분(531b)을 포함하는 적어 도 하나의 제1 도전성 비아 및/또는 바(bar) 형태의 적어도 하나의 제2 도전성 비아를 통해 별도의 랜드(land)를 형성하지 않고도, 프리솔더가 안착될 수 있는 공간을 형성할 수 있다. 일 예시에서, 인터포 저 구조가 랜드(land)를 포함하지 않는 랜드리스(landless) 구조로 형성됨에 따라, 랜드가 형성되기 위한 공간을 확보하기 위하여 적어도 하나의 제1 도전성 비아와 적어도 하나의 제2 도전성 비아 사이의 거 리(pitch)(P2)를 지정된 거리 이상 이격시키지 않을 수 있다. 예를 들어, 랜드리스(landless) 구조를 갖는 상술 한 인터포저 구조는 랜드를 포함하는 인터포저 구조에 비해 적어도 하나의 제1 도전성 비아와 적어도 하나의 제2 도전성 비아 사이의 거리(P2)를 가깝게 형성할 수 있다. 일 실시예에 따르면, 인터포저 구조 는 적어도 하나의 제1 도전성 비아와 적어도 하나의 제2 도전성 비아 사이의 거리를 가깝게 형 성함으로써, 인터포저 구조의 상단 및/또는 하단에 배치되는 복수의 인쇄 회로 기판들(예: 도 5의 제1 인 쇄 회로 기판, 제2 인쇄 회로 기판)에 전자 부품들을 높은 밀도로 배치 또는 실장할 수 있다. 이하에서는, 도 12 및 도 13a 내지 도 13e를 참조하여, 일 실시예에 따른 인터포저 구조의 제조 공정에 대 하여 살펴보도록 한다. 도 12는, 다른 실시예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다. 도 13a는, 일 실시예에 따라, 인쇄 회로 기판에 적어도 하나의 관통 홀 및/또는 슬롯(slot)을 형성하는 동작을 설명하기 위한 도면이고, 도 13b는, 일 실시예에 따라, 적어도 하나의 관통 홀 및/또는 슬롯 내부에 전도성 물질을 충진하고, 인쇄 회로 기 판을 평탄화하는 동작을 설명하기 위한 도면이며, 도 13c는, 일 실시예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이고, 도 13d는, 일 실시예에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면에 솔더 레지스트층(solder resist layer)을 형성하는 동작을 설명하기 위한 도면이며, 도 13e는, 일 실 시예에 따라, 프리솔더(presolder)를 형성하는 동작을 설명하기 위한 도면이다. 도 13a 내지 도 13e는 인터포저 구조(또는 \"인쇄 회로 기판 구조\")의 일부 영역(예: 도 10의 B 영역))에 대한 제조 동작을 나타내며, 인터포저 구조의 다른 영역도 동일한 동작을 통해 제조될 수 있다. 이하에서, 도 12의 인터포저 구조의 제조 동작을 설명함에 있어, 도 13a 내지 도 13e의 구성을 참고하여 설명하도록 한다. 도 12 및 도 13a를 참조하면, 일 실시예에 따른 인터포저 구조의 제조 동작은, 1201 동작에서 인쇄 회로 기판 을 가공하여, 인쇄 회로 기판의 적어도 일 영역을 관통하는 적어도 하나의 관통 홀(또는 \"비아 홀\")(예: 도 11c의 적어도 하나의 관통 홀) 및/또는 슬롯(예: 도 11c의 슬롯)을 형성할 수 있다. 예를 들어, 인쇄 회로 기판은 절연층(예: 도 11a의 절연층) 및/또는 절연층의 상단 면(510a)(예: 도 11a의 상단면(510a))과 하단면(510b)(예: 도 11a의 하단면(510b))에 배치되는 구리 호일 (또는 \"동박(copper clad)\")을 포함할 수 있으며, 적어도 하나의 관통 홀은 절연층 및 구리 호 일의 적어도 일 영역을 관통할 수 있다. 일 실시예에 따르면, 적어도 하나의 관통 홀은 인쇄 회로 기 판의 적어도 일 영역을 드릴(drill) 가공하여 형성될 수 있다. 다만, 드릴 가공은 적어도 하나의 관통 홀 을 형성하는 가공 방식의 일 예시에서 불과하며, 다른 실시예에 따르면, 적어도 하나의 관통 홀은 레 이저 가공 또는 펀칭(punching) 가공을 통해 형성될 수도 있다. 일 실시예에 따르면, 슬롯은 적어도 하나 의 관통 홀에 비해 상대적으로 넓은 면적을 갖도록 형성되고, 적어도 하나의 관통 홀을 형성하는 가 공 방식과 실질적으로 동일 또는 유사한 방식으로 형성될 수 있다. 예를 들어, 슬롯은 복수의 드릴 가공, 복수의 펀칭 가공 또는 복수의 레이저 가공 중 적어도 하나의 가공 방식을 통해 형성될 수 있으나, 이에 한정되 는 것은 아니다. 도 12 및 도 13b를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 1202 동작에서 인쇄 회로 기판 에 형성된 적어도 하나의 관통 홀 및/또는 슬롯 내부에 전도성 물질을 충진할 수 있다. 일 예시 에서, 1202 동작은 홀 플러깅(hole plugging) 인쇄 기술을 통해 적어도 하나의 관통 홀 및/또는 슬롯 내부를 전도성 물질(또는 \"전도성 재료\")으로 충진할 수 있으나, 적어도 하나의 관통 홀 내부를 전도성 물 질으로 충진하는 방식은 상술한 실시예에 한정되는 것은 아니다. 다른 예시에서, 적어도 하나의 관통 홀 및/또는 슬롯 내부에 충진되는 전도성 물질은 구리(copper) 이외의 물질일 수 있다. 전도성 물질은, 예를 들어, 실버 페이스트(silver paste), 알루미늄(aluminum), 실버-알루미늄(silver-aluminum), 카본 페이스트 (carbon paster) 또는 CNT 페이스트(carbon nanotube paste) 중 적어도 하나를 포함할 수 있으나, 이에 한정되 는 것은 아니다. 일 실시예에 따른 인터포저의 구조 제조 동작은, 1203 동작에서 인쇄 회로 기판의 상단면 및/또는 하단면 을 평탄화(또는 \"연마\")할 수 있다. 예를 들어, 1202 동작에서 적어도 하나의 관통 홀 및/또는 슬롯 내부를 전도성 물질으로 충진하는 과정에서 인쇄 회로 기판의 상단 및/또는 하단 방향으로 돌출되는 영역 이 형성될 수 있다. 일 예시에서, 인쇄 회로 기판의 상단 및/또는 하단 방향으로 돌출되는 영역은 평탄화 과정을 통해 제거될 수 있다. 일 예시에서, 1203 동작에서는 브러시 가공 또는 버프 가공(buffing)을 통해 인쇄 회로 기판의 상단 면 및/또는 하단면을 평탄화할 수 있다. 다른 예시에서, 1203 동작에서는 폴리싱 (polishing) 과정을 통해 인쇄 회로 기판의 상단면 및/또는 하단면을 평탄화할 수 있다. 예를 들어, 폴리 싱 과정은 기계적 연마 또는 화학적 기계 연마(CMP: chemical mechanical polishing) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따르면, 1203 동작을 통해 인쇄 회로 기판의 상단 및/또는 하단 방향으로 돌출된 영역을 평탄 화함으로써, 적어도 하나의 제1 도전성 비아(예: 도 11a의 적어도 하나의 제1 도전성 비아) 및/또는 적어도 하나의 제2 도전성 비아(예: 도 11a의 적어도 하나의 제2 도전성 비아)가 형성될 수 있다. 1202 동작에서 적어도 하나의 제2 도전성 비아는 적어도 하나의 관통 홀에 비해 넓은 면적을 갖는 슬 롯에 전도성 물질이 충진되어 형성됨에 따라, 적어도 하나의 제2 도전성 비아는 적어도 하나의 제1 도전성 비아에 비해 상대적으로 낮은 높이를 갖도록 형성될 수 있다. 예를 들어, 적어도 하나의 제1 도전 성 비아는 제1 높이(h1)를 갖도록 형성되고, 적어도 하나의 제2 도전성 비아는 제1 높이(h1)보다 낮은 제2 높이(h2)를 갖도록 형성될 수 있다. 도 12 및 도 13c를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 1204 동작에서 인쇄 회로 기판 의 상단면 및/또는 하단면을 에칭(etching)하여, 절연층의 상단면과 하단면에 배치되는 구리 호일을 제거할 수 있다. 일 예시에서, 적어도 하나의 제1 도전성 비아 및/또는 적어도 하나의 제2 도전성 비아는 구리 이외의 물질로 형성됨에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면을 에칭하는 과 정에서 적어도 하나의 제1 도전성 비아 및/또는 적어도 하나의 제2 도전성 비아는 제거되지 않을 수 있다. 다른 예시에서, 절연층의 상단면(510a)과 하단면(510b)에 배치되는 구리 호일이 제거됨에 따라, 절연층의 상단면(510a) 및/또는 하단면(510b)으로부터 돌출되는 적어도 하나의 제1 도전성 비아 의 일부 영역이 형성될 수 있다. 예를 들어, 1204 동작에 의해 절연층의 상단면(510a)으로부터 +z 방 향으로 돌출되는 적어도 하나의 제1 도전성 비아의 제1 돌출 부분(531a)(예: 도 11c의 제1 돌출 부분 (531a)) 및/또는 절연층의 하단면(510b)으로부터 -z 방향으로 돌출되는 적어도 하나의 제1 도전성 비아 의 제2 돌출 부분(531b)(예: 도 11c의 제2 돌출 부분(531b))이 형성될 수 있다. 도 12 및 도 13d를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 1205 동작에서 절연층의 상 단면(510a) 및/또는 하단면(510b)의 적어도 일 영역에 솔더 레지스트층(예: 도 11a의 솔더 레지스트층 )을 형성할 수 있다. 일 예시에서, 1205 동작에서는 절연층의 상단면(510a) 및/또는 하단면(510b)의 적어도 하나의 제1 도전성 비아 및/또는 적어도 하나의 제2 도전성 비아의 일 영역을 제외한 영역에 솔더 레지스트 잉크(solder resist ink)를 도포한 후, 도포된 잉크에 UV(ultraviolet ray)를 가해 도포된 잉크 를 경화시키는 공정을 통해 솔더 레지스트층을 형성할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 1205 동작을 통해 절연층의 상단면(510a)에는 제1 솔더 레지스트층(예: 도 11a의 제1 솔더 레지스트 층)이 형성될 수 있고, 절연층의 하단면(510b)에는 제2 솔더 레지스트층(예: 도 11a의 제2 솔더 레지스트층)이 형성될 수 있다. 일 예시에서, 솔더 레지스트 잉크가 적어도 하나의 제1 도전성 비아 및/또는 적어도 하나의 제2 도전성 비 아의 일 영역을 제외한 영역에 도포됨에 따라, 제1 솔더 레지스트층에는 적어도 하나의 제1 개구 (521a) 및/또는 적어도 하나의 제2 개구(521b)가 형성되고, 제2 솔더 레지스트층에는 적어도 하나의 제3 개구(522a) 및/또는 적어도 하나의 제4 개구(522b)가 형성될 수 있다. 예를 들어, 제1 솔더 레지스트층의 적어도 하나의 제1 도전성 비아와 대응되는 영역에는 적어도 하나의 제1 개구(521a)가 형성되고, 적어도 하나의 제2 도전성 비아의 일 영역과 대응되는 영역에는 적어도 하나의 제2 개구(521b)가 형성될 수 있다. 다른 예로, 제2 솔더 레지스트층의 적어도 하나의 제1 도전성 비아와 대응되는 영역에는 적어도 하나 의 제3 개구(522a)가 형성되고, 적어도 하나의 제2 도전성 비아의 일 영역과 대응되는 영역에는 적어도 하 나의 제2 개구(522b)가 형성될 수 있다. 도 12 및 도 13e를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 1206 동작에서 적어도 하나의 제 1 도전성 비아 및/또는 적어도 하나의 제2 도전성 비아에 프리솔더(presolder)(예: 도 11a의 프리솔더)를 형성할 수 있다. 일 예시에서, 1206 동작을 통해 적어도 하나의 제1 도전성 비아의 제1 돌출 부분(531a) 및/또는 적어도 하나의 제2 도전성 비아의 일단(예: 도 13e의 +z 방향의 일단)의 적어도 일 영역에는 제1 프리솔더가 형성될 수 있다. 다른 예시에서, 적어도 하나의 제1 도전성 비아의 제2 돌출 부분(531b) 및/또는 적어도 하나의 제2 도전성 비아의 다른 일단(예: 도 13e의 -z 방향의 일단)의 적 어도 일 영역에는 제2 프리솔더가 형성될 수 있다. 일 예시에서, 제1 프리솔더는 적어도 하나의 제1 개구(521a) 및/또는 적어도 하나의 제2 개구(521b)를 통 해 외부로 노출되는 제1 돌출 부분(531a) 및/또는 적어도 하나의 제2 도전성 비아의 일 영역에 솔더 크림 (solder cream)(또는 \"솔더 페이스트(solder paste)\")을 도포 또는 스퀴즈(squeeze)한 후, 도포된 솔더 크림을 용융하는 과정(또는 \"리플로우(reflow) 공정\")을 거쳐 형성될 수 있으나, 이에 한정되는 것은 아니다. 다른 예 시에서, 제2 프리솔더는 적어도 하나의 제3 개구(522a) 및/또는 적어도 하나의 제4 개구(522b)를 통해 외 부로 노출되는 제2 돌출 부분(531b) 및/또는 적어도 하나의 제2 도전성 비아의 일 영역에 솔더 크림 (solder cream)을 도포한 후, 도포된 솔더 크림을 용융하는 과정을 거쳐 형성될 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에 따른 인터포저 구조의 제조 동작은 상술한 1201 동작 내지 1206 동작을 통해 프리솔더를 안착 시키기 위한 랜드(land)를 포함하지 않는 인터포저 구조를 제조할 수 있다. 도 14는, 또 다른 실시예에 따른 인터포저 구조 및 인터포저 구조의 C 영역에 대한 확대도이고, 도 15a는, 일 실시예에 따라, 도 14의 인터포저 구조를 I-I' 방향으로 절단한 단면도이며, 도 15b는, 다른 실시예에 따라, 도 14의 인터포저 구조를 I-I' 방향으로 절단한 단면도이다. 도 14에 도시된 인터포저 구조는 도 5의 제1 인쇄 회로 기판과 제2 인쇄 회로 기판 사이에 배치되는 인터포저의 일 구조일 수 있다. 도 14, 도 15a 및/또는 도 15b를 참조하면, 일 실시예에 따른 인터포저 구조(또는 \"인쇄 회로 기판 구 조\")는, 절연층(예: 도 5의 절연층), 적어도 하나의 솔더 레지스트층(또는 \"솔더 레지스트(solder resist)\"), 적어도 하나의 도전성 비아(via)(예: 도 5의 적어도 하나의 도전성 비아), 프리솔 더(presolder) 및/또는 도전성 패드를 포함할 수 있다. 일 실시예에 따른 인터포저 구조는 도 6 의 인터포저 구조 및/또는 도 10의 인터포저 구조에서 도전성 패드가 추가된 구조일 수 있다. 일 실시예에 따르면, 절연층은 비도전성 재질을 갖는 재질로 형성되고, 폐곡선 형태(closed-curve shape) 로 형성될 수 있다. 예를 들어, 절연층은 상단(예: 도 14의 +z 방향)에서 봤을 때, 폐곡선을 이루는 띠 형 상으로 형성될 수 있다. 일 예시에서, 절연층은 폐곡선을 형성하고 지정된 두께를 갖는 적어도 하나의 측 벽(side wall) 및/또는 절연층의 적어도 일 영역을 관통하는 적어도 하나의 관통 홀(또는 \"비아 홀\")을 포함할 수 있다. 일 예시에서, 적어도 하나의 측벽은 절연층의 적어도 일 측면을 형성할 수 있다. 다른 예시에서, 적어도 하나의 관통 홀은 절연층의 측면과 이격된 절연층의 내부 영역의 적어도 일 영역에 형성될 수 있다. 예를 들어, 적어도 하나의 관통 홀은 절연층의 +z 방향을 향하는 일면에서 절연층의 -z 방향을 향하는 일면까지 관통하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 다른 실시예(미도시)에 따르면, 절연층은 절연층의 적어도 일 영역을 관통하는 지정된 길이 및/또는 두께를 갖는 바(bar) 형태의 슬롯(미도시)(예: 도 10의 슬롯)을 더 포함할 수도 있다. 상술한 슬롯은 도 10의 슬롯과 실질적으로 동일 또는 유사할 수 있으며, 이하 중복되는 설명은 생략하도록 한다. 일 실시예에 따르면, 적어도 하나의 솔더 레지스트층은 절연층의 상단면(610a) 및/또는 하단면(610 b)의 적어도 일 영역에 배치될 수 있다. 예를 들어, 적어도 하나의 솔더 레지스트층은 인터포저 구조(60 0)의 상단 및/또는 하단에 전자 부품(예: 도 5의 제1 인쇄 회로 기판, 제2 인쇄 회로 기판)을 솔더링 (soldering)(또는 \"납땜\")하는 과정에서 적어도 하나의 솔더 레지스트층이 배치된 절연층의 일 영역 에 납이 붙는 것을 방지할 수 있다. 일 실시예에 따르면, 적어도 하나의 솔더 레지스트층은 제1 솔더 레지스트층 및/또는 제2 솔더 레지 스트층을 포함할 수 있다. 일 예시에서, 제1 솔더 레지스트층은 절연층의 상단면(610a)의 적어 도 일 영역에 배치되어, 절연층의 상단면(610a)에 납이 붙는 것을 방지할 수 있다. 다른 예시에서, 제2 솔 더 레지스트층은 절연층의 하단면(610b)의 적어도 일 영역에 배치되어, 절연층의 하단면(610b) 에 납이 붙는 것을 방지할 수 있다. 일 예시에서, 제1 솔더 레지스트층은 절연층의 적어도 하나의 관통 홀과 대응되는 위치에 형성 되는 적어도 하나의 제1 개구(621a)를 포함할 수 있다. 예를 들어, 인터포저 구조의 상단(예: 도 15a, 도 15b의 +z 방향)에서 봤을 때, 적어도 하나의 제1 개구(621a)의 적어도 일 영역은 적어도 하나의 관통 홀과 중첩되도록 배치될 수 있다. 다른 예로, 적어도 하나의 제1 개구(621a)는 적어도 하나의 관통 홀보다 넓은 면적으로 형성되어, 적어도 하나의 제1 개구(621a)의 외주면이 적어도 하나의 관통 홀의 외주면을 감쌀 수 있다. 적어도 하나의 제1 개구(621a)의 형상이 상술한 실시예에 한정되는 것은 아니며, 다른 실시예(미도시)에 따르면 적어도 하나의 제1 개구(621a)는 적어도 하나의 관통 홀보다 좁은 면적으로 형성되거나, 실질적으 로 동일한 면적으로 형성될 수도 있다. 일 예시에서, 제2 솔더 레지스트층은 절연층의 적어도 하나의 관통 홀과 대응되는 위치에 형성 되는 적어도 하나의 제2 개구(622a)를 포함할 수 있다. 예를 들어, 인터포저 구조의 하단(예: 도 15a, 도 15b의 -z 방향)에서 봤을 때, 적어도 하나의 제2 개구(622a)의 적어도 일 영역은 적어도 하나의 관통 홀과 중첩되도록 배치될 수 있다. 다른 예로, 적어도 하나의 제2 개구(622a)는 적어도 하나의 관통 홀보다 넓은 면적으로 형성되어, 적어도 하나의 제2 개구(622a)의 외주면이 적어도 하나의 관통 홀의 외주면을 감쌀 수 있다. 적어도 하나의 제2 개구(622a)의 형상이 상술한 실시예에 한정되는 것은 아니며, 다른 실시예(미도시)에 따르면 적어도 하나의 제2 개구(622a)는 적어도 하나의 관통 홀보다 좁은 면적으로 형성되거나, 실질적으 로 동일한 면적으로 형성될 수도 있다. 또 다른 예로, 적어도 하나의 제2 개구(622a)는 제1 솔더 레지스트층의 적어도 하나의 제1 개구(621a)와 대응되는 위치에 형성될 수 있다. 일 예시에서, 제1 솔더 레지스트층에 형성된 적어도 하나의 제1 개구 (621a) 및/또는 제2 솔더 레지스트층에 형성된 적어도 하나의 제2 개구(622a)를 통해 절연층의 일부 영역 및/또는 적어도 하나의 도전성 비아의 일부 영역이 인터포저 구조의 외부로 노출될 수 있다.일 실시예에 따르면, 적어도 하나의 도전성 비아는 절연층의 적어도 하나의 관통 홀 내부에 위 치할 수 있다. 적어도 하나의 도전성 비아는 도전성 물질(예: 금속)으로 형성되어, 인터포저 구조에 배치되는 전자 부품들을 전기적으로 연결할 수 있다. 예를 들어, 적어도 하나의 도전성 비아는 인터포저 구조의 하단(예: 도 14의 -z 방향)에 배치되는 전자 부품(예: 도 5의 제1 인쇄 회로 기판)과 인터포 저 구조의 상단(예: 도 14의 +z 방향)에 배치되는 전자 부품(예: 도 5의 제2 인쇄 회로 기판)을 전기 적으로 연결할 수 있다. 다른 예로, 적어도 하나의 도전성 비아는 원기둥 형상(또는 \"홀 형상\")의 도전성 비아(예: 도 11d의 적어도 하나의 제1 도전성 비아)를 포함할 수 있으나, 이에 한정되는 것은 아니다. 다 른 실시예(미도시)에 따르면, 적어도 하나의 도전성 비아는 슬롯 내부에 위치하고, 지정된 길이 및/또는 두께를 갖는 장방형의 바(bar) 형상의 도전성 비아(예: 도 11d의 적어도 하나의 제2 도전성 비아)를 포함 할 수도 있다. 일 예시에서, 적어도 하나의 도전성 비아는 절연층의 상단면(610a)으로부터 제1 솔더 레지스트층 의 적어도 하나의 제1 개구(621a)가 형성된 방향(예: 도 15a, 도 15b의 +z 방향)으로 돌출되는 제1 돌출 부분 및/또는 절연층의 하단면(610b)에서 제2 솔더 레지스트층의 적어도 하나의 제2 개구(622 a)가 형성된 방향(예: 도 15a, 도 15b의 -z 방향)으로 돌출되는 제2 돌출 부분를 포함할 수 있다. 예를 들 어, 적어도 하나의 도전성 비아의 제1 돌출 부분은 절연층의 상단면(610a)에서 제1 솔더 레지스 트층의 +z 방향을 향하는 일면까지 돌출될 수 있다. 다른 예로, 적어도 하나의 도전성 비아의 제2 돌 출 부분은 절연층의 하단면(610b)에서 제2 솔더 레지스트층의 -z 방향을 향하는 일면까지 돌출 될 수 있다. 일 실시예에 따르면, 도전성 패드는 절연층의 적어도 하나의 관통 홀 내부에 위치하여, 적어도 하나의 도전성 비아의 외주면을 감싸도록 배치될 있다. 일 예시에서, 도전성 패드는 적어도 하나의 관통 홀의 내측을 도금하여 형성될 수 있다. 다른 예시에서, 도전성 패드는 적어도 하나의 관통 홀 의 내측과 적어도 하나의 도전성 비아의 외주면 사이에 위치하여, 적어도 하나의 도전성 비아가 절연층에 견고하게 고정되도록 할 수 있다. 일 실시예에 따르면, 프리솔더는 인터포저 구조의 상단 영역(예: 도 15a, 도 15b의 +z 방향의 영역) 및/또는 하단 영역(예: 도 15a, 도 15b의 -z 방향의 영역)에 배치되어, 인터포저 구조의 상단 및/또는 하 단에 배치되는 전자 부품을 인터포저 구조에 고정시키는 역할을 수행할 수 있다. 일 실시예에서, 프리솔더는 제1 프리솔더 및/또는 제2 프리솔더를 포함할 수 있다. 일 예시에서, 제1 프리솔더는 제1 솔더 레지스트층의 적어도 하나의 제1 개구(621a)를 통해 인터포저 구 조의 외부에 노출되는 적어도 하나의 도전성 비아의 제1 돌출 부분에 배치될 수 있다. 예를 들 어, 제1 프리솔더는 제1 돌출 부분의 일단(예: 도 15a, 도 15b의 +z 방향의 일단)에 안착될 수 있다. 다른 예시에서, 제2 프리솔더는 제2 솔더 레지스트층의 적어도 하나의 제2 개구(622a)를 통해 인터포 저 구조의 외부에 노출되는 적어도 하나의 도전성 비아의 제2 돌출 부분에 배치될 수 있다. 예 를 들어, 제2 프리솔더는 제2 돌출 부분의 일단(예: 도 15a, 도 15b의 -z 방향의 일단)에 안착될 수 있다. 일 실시예에 따르면, 인터포저 구조는 제1 프리솔더 및/또는 제2 프리솔더를 통해 인터포저 구 조의 상단 및/또는 하단에 전자 부품들을 고정시킬 수 있다. 예를 들어, 인터포저 구조는 제1 프리솔 더에 열을 가해 인터포저 구조의 상단(예: 도 15a, 도 15b의 +z 방향)에 제2 인쇄 회로 기판(예: 도 5의 제2 인쇄 회로 기판)을 솔더링시킬 수 있다. 다른 예로, 인터포저 구조는 제2 프리솔더에 열을 가해 인터포저 구조의 하단(예: 도 15a, 도 15b의 -z 방향)에 제1 인쇄 회로 기판(예: 도 5의 제1 인 쇄 회로 기판)을 솔더링시킬 수 있다. 일 실시예에 따르면, 인터포저 구조는 절연층을 기준으로 상단 방향 및/또는 하단 방향으로 돌출되는 제1 돌출 부분 및/또는 제2 돌출 부분을 포함하는 적어도 하나의 도전성 비아를 통해 랜드 (land)를 형성하지 않고도, 프리솔더가 안착될 수 있는 공간을 형성할 수 있다. 일 예시에서, 인터포저 구 조가 랜드(land)를 포함하지 않는 랜드리스(landless) 구조로 형성됨에 따라, 랜드가 형성되기 위한 공간 을 확보하기 위하여 도전성 비아 사이의 거리(pitch)(P3)를 지정된 거리 이상 이격시키지 않을 수 있다. 예를 들어, 랜드리스(landless) 구조를 갖는 상술한 인터포저 구조는 랜드를 포함하는 인터포저 구조에 비 해 도전성 비아 사이의 거리를 가깝게 형성할 수 있다. 일 실시예에 따르면, 인터포저 구조는 도전성 비아 사이의 거리(P3)를 가깝게 형성함으로써, 인터포저 구조의 상단 및/또는 하단에 배치되는 복수의 인쇄 회로 기판들(예: 도 5의 제1 인쇄 회로 기판, 제2 인쇄 회로 기판)에 전자 부품들을 높은 밀 도로 배치 또는 실장할 수 있다. 도 15a를 참조하면, 일 실시예에 따르면, 인터포저 구조는 측면 도금부를 더 포함할 수 있다. 일 예 시에서, 측면 도금부는 절연층의 측면(610c)의 적어도 일 영역에 위치하여, 인터포저 구조를 전 자기적으로 차폐할 수 있다. 본 개시에서 절연층의 측면(610c)은 절연층의 상단면(610a)과 하단면 (610b) 사이에 위치하여, 상단면(610a)과 하단면(610b) 사이의 공간을 감싸는 면을 의미할 수 있다. 예를 들어, 측면 도금부는 인터포저 구조 내부에서 발생되는 노이즈(예: 전자 부품들에서 발생되는 노이즈)가 인 터포저 구조 외부로 유출되는 것을 차폐하거나, 인터포저 구조의 외부에서 유입되는 노이즈를 차폐할 수 있다. 도 15b를 참조하면, 다른 실시에예 따르면, 인터포저 구조는 인터포저 구조를 전자기적으로 차폐하기 위한 측면 도금부를 포함하지 않을 수 있다. 일 예시에서, 적어도 하나의 도전성 비아는 바(bar) 형상의 도전성 비아(예: 도 11d의 적어도 하나의 제2 도전성 비아)를 포함할 수 있으며, 바 형상의 도전성 비아는 지정된 길이 및/또는 두께를 갖도록 형성되어 그라운드(ground)로 동작할 수 있다. 다른 실시예에 따른 인터포 저 구조는 그라운드로 동작하는 바 형상의 도전성 비아를 통해 별도의 측면 도금부를 포함하지 않고도, 인 터포저 구조를 전자기적으로 차폐할 수 있다. 이하에서는, 도 16 및 도 17a 내지 도 17f를 참조하여, 일 실시예에 따른 인터포저 구조의 제조 공정에 대 하여 살펴보도록 한다. 도 16은, 또 다른 실시예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다. 도 17a는, 일 실시예에 따라, 인쇄 회로 기판에 적어도 하나의 관통 홀을 형성하는 동작을 설명하기 위한 도면 이다. 도 17b는, 일 실시예에 따라, 적어도 하나의 관통 홀 내부 및/또는 절연층의 측면을 도금하는 동작을 설 명하기 위한 도면이다. 도 17c는, 일 실시예에 따라, 적어도 하나의 관통 홀 내부에 전도성 물질을 충진하고, 인쇄 회로 기판을 평탄화하는 동작을 설명하기 위한 도면이다. 도 17d는, 일 실시예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이다. 도 17e는, 일 실시예에 따라, 인쇄 회로 기판의 상단면 및/ 또는 하단면에 솔더 레지스트층(solder resist layer)을 형성하는 동작을 설명하기 위한 도면이다. 도 17f는, 일 실시예에 따라, 프리솔더(presolder)를 형성하는 동작을 설명하기 위한 도면이다. 도 17a 내지 도 17e는 인터포저 구조(또는 \"인쇄 회로 기판 구조\")의 일부 영역(예: 도 14의 C 영역))에 대한 제조 동작을 나타내며, 인터포저 구조의 다른 영역도 동일한 동작을 통해 제조될 수 있다. 이하에서, 도 16의 인터포저 구조의 제조 동작을 설명함에 있어, 도 17a 내지 도 17e의 구성을 참고하여 설명하도록 한다. 도 16 및 도 17a를 참조하면, 일 실시예에 따른 인터포저 구조의 제조 동작은, 1601 동작에서 인쇄 회로 기판 을 가공하여, 인쇄 회로 기판의 적어도 일 영역을 관통하는 적어도 하나의 관통 홀(또는 \"비아 홀\")(예: 도 7의 적어도 하나의 관통 홀)을 형성할 수 있다. 예를 들어, 인쇄 회로 기판은 절연층 (예: 도 14의 절연층) 및/또는 절연층의 상단면(610a)(예: 도 14의 상단면(610a))과 하단면 (610b)(예: 도 14의 하단면(610b))에 배치되는 구리 호일(또는 \"동박(copper clad)\")을 포함할 수 있으며, 적어도 하나의 관통 홀은 절연층 및 구리 호일의 적어도 일 영역을 관통할 수 있다. 일 실시예에 따르면, 적어도 하나의 관통 홀은 인쇄 회로 기판의 적어도 일 영역을 드릴(drill) 가공하 여 형성될 수 있다. 다만, 드릴 가공은 적어도 하나의 관통 홀을 형성하는 가공 방식의 일 예시에서 불과 하며, 다른 실시예에 따르면, 적어도 하나의 관통 홀은 레이저 가공 또는 펀칭(punching) 가공을 통해 형 성될 수도 있다. 다른 실시예에 따르면, 인터포저 구조의 제조 동작은 1601 동작에서 적어도 하나의 관통 홀 및/또는 슬롯(예: 도 11d의 슬롯)을 형성할 수도 있다. 일 예시에서, 슬롯은 적어도 하나의 관통 홀 에 비해 넓은 면적을 갖도록 형성될 수 있다. 다른 예시에서, 슬롯은 적어도 하나의 관통 홀을 형성 하는 가공 방식과 실질적으로 동일 또는 유사한 방식으로 형성될 수 있다. 예를 들어, 슬롯은 복수의 드릴 가공, 복수의 펀칭 가공 또는 복수의 레이저 가공 중 적어도 하나의 가공 방식을 통해 형성될 수 있으나, 이에 한정되는 것은 아니다. 도 16 및 도 17b를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 1602 동작에서 인쇄 회로 기판 의 적어도 일 영역을 도금할 수 있다. 일 예시에서, 1602 동작에서 인쇄 회로 기판의 적어도 하나의관통 홀 내부 및/또는 인쇄 회로 기판의 측면의 적어도 일 영역을 도금할 수 있다. 상술한 1602 동작 을 통해 적어도 하나의 관통 홀 내부에 위치하는 도전성 패드(예: 도 15a, 도 15b의 도전성 패드 ) 및/또는 측면 도금부(예: 도 15a의 측면 도금부)가 형성될 수 있다. 측면 도금부의 형성 과정은, 예를 들어, 절연층의 측면을 도금한 후, 측면 도금부가 형성될 절연층의 측면의 적어도 일 영역에 드라이 필름(dry film)을 부착하는 동작을 포함할 수 있다. 다른 예시에서, 드라이 필름이 부착된 절연 층의 측면의 적어도 일 영역을 노광, 현상, 에칭하는 공정을 거친 후, 절연층에 부착된 드라이 필름 을 박리함으로써, 절연층의 측면의 적어도 일 영역에 측면 도금부가 형성될 수 있다. 다른 예시에서, 1602 동작에서 인쇄 회로 기판의 적어도 하나의 관통 홀 내부만을 도금하여, 측면 도금부를 형 성하지 않을 수도 있다. 도 16 및 도 17c를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 1603 동작에서 인쇄 회로 기판 에 형성된 적어도 하나의 관통 홀 내부에 전도성 물질(또는 \"전도성 재료\")을 충진할 수 있다. 일 예 시에서, 1603 동작은 홀 플러깅(hole plugging) 인쇄 기술을 통해 적어도 하나의 관통 홀 내부를 전도성 물질으로 충진할 수 있으나, 적어도 하나의 관통 홀 내부를 전도성 물질으로 충진하는 방식은 상술한 실시 예에 한정되는 것은 아니다. 다른 예시에서, 적어도 하나의 관통 홀 내부에 충진되는 전도성 물질은 구리 (copper) 이외의 물질일 수 있다. 전도성 물질은, 예를 들어, 실버 페이스트(silver paste), 알루미늄 (aluminum), 실버-알루미늄(silver-aluminum), 카본 페이스트(carbon paster) 또는 CNT 페이스트(carbon nanotube paste) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 도면 상에 도시되지 않았으 나, 1603 동작에서는 슬롯 내부를 전도성 물질으로 충진할 수도 있다. 일 실시예에 따른 인터포저의 구조 제조 동작은, 1604 동작에서 인쇄 회로 기판의 상단면 및/또는 하단면 을 평탄화(또는 \"연마\")할 수 있다. 예를 들어, 1603 동작에서 적어도 하나의 관통 홀 내부를 전도성 물질 으로 충진하는 과정에서 인쇄 회로 기판의 상단 및/또는 하단 방향으로 돌출되는 영역이 형성될 수 있다. 일 실시예에 따른 인터포저의 구조 제조 동작은, 1604 동작을 통해 인쇄 회로 기판의 상단 및/또는 하단 방향으로 돌출된 영역을 평탄화함으로써, 적어도 하나의 도전성 비아(예: 도 15a, 도 15b의 도전성 비아 )를 형성할 수 있다. 일 예시에서, 1604 동작에서는 브러시 가공 또는 버프 가공(buffing)을 통해 인쇄 회 로 기판의 상단 면 및/또는 하단면을 평탄화할 수 있다. 다른 예시에서, 1604 동작에서는 폴리싱 (polishing) 과정을 통해 인쇄 회로 기판의 상단면 및/또는 하단면을 평탄화할 수 있다. 예를 들어, 폴리 싱 과정은 기계적 연마 또는 화학적 기계 연마(CMP: chemical mechanical polishing) 중 적어도 하나를 포함할 수 있다. 도 16 및 도 17d를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 1605 동작에서 인쇄 회로 기판 의 상단면 및/또는 하단면을 에칭(etching)하여, 절연층의 상단면과 하단면에 배치되는 구리 호일 을 제거할 수 있다. 일 예시에서, 적어도 하나의 도전성 비아는 구리 이외의 물질로 형성됨에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면을 에칭하는 과정에서 적어도 하나의 도전성 비아는 제거되 지 않을 수 있다. 다른 예시에서, 절연층의 상단면(610a)과 하단면(610b)에 배치되는 구리 호일이 제 거됨에 따라, 절연층의 상단면(610a) 및/또는 하단면(610b)으로부터 돌출되는 적어도 하나의 도전성 비아 의 일부 영역이 형성될 수 있다. 예를 들어, 1605 동작에 의해 절연층의 상단면(610a)으로부터 +z 방 향으로 돌출되는 적어도 하나의 도전성 비아의 제1 돌출 부분(예: 도 15a, 도 15b의 제1 돌출 부분 ) 및/또는 절연층의 하단면(610b)으로부터 -z 방향으로 돌출되는 적어도 하나의 도전성 비아의 제2 돌출 부분(예: 도 15a, 도 15b의 제2 돌출 부분)이 형성될 수 있다. 도 16 및 도 17e를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 1606 동작에서 절연층의 상 단면(610a) 및/또는 하단면(610b)의 적어도 일 영역에 솔더 레지스트층(예: 도 15a, 도 15b의 솔더 레지스 트층)을 형성할 수 있다. 일 예시에서, 1606 동작에서는 절연층의 상단면(610a) 및/또는 하단면 (610b)의 적어도 하나의 도전성 비아가 배치되는 영역을 제외한 영역에 솔더 레지스트 잉크(solder resist ink)를 도포한 후, 도포된 잉크에 UV(ultraviolet ray)를 가해 도포된 잉크를 경화시키는 공정을 통해 솔더 레 지스트층을 형성할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 1605 동작을 통해 절연층의 상단면(610a)에는 제1 솔더 레지스트층(예: 도 15a, 도 15b의 제1 솔더 레지스트층)이 형성될 수 있 고, 절연층의 하단면(610b)에는 제2 솔더 레지스트층(예: 도 15a, 도 15b의 제2 솔더 레지스트층 )이 형성될 수 있다. 다른 예로, 솔더 레지스트 잉크가 도전성 비아가 배치된 영역을 제외한 영역에 도포됨에 따라, 제1 솔더 레지스트층의 적어도 하나의 도전성 비아와 대응되는 영역에는 적어도 하나 의 제1 개구(621a)(예: 도 15a, 도 15b의 적어도 하나의 제1 개구(621a))가 형성될 수 있다. 이와 유사하게, 제2 솔더 레지스트층의 적어도 하나의 도전성 비아와 대응되는 영역에는 적어도 하나의 제2 개구 (622a)(예: 도 15a, 도 15b의 적어도 하나의 제2 개구(622a))가 형성될 수 있다. 도 16 및 도 17f를 참조하면, 일 실시예에 따른 인터포저의 구조 제조 동작은, 1607 동작에서 적어도 하나의 도 전성 비아의 제1 돌출 부분 및/또는 제2 돌출 부분에 프리솔더(presolder)(예: 도 14의 프리솔더)를 형성할 수 있다. 일 예시에서, 1607 동작을 통해 적어도 하나의 도전성 비아의 제1 돌출 부분의 적어도 일 영역에는 제1 프리솔더가 형성되고, 적어도 하나의 도전성 비아의 제2 돌출 부분의 적어도 일 영역에는 제2 프리솔더가 형성될 수 있다. 제1 프리솔더 및/또는 제2 프리솔 더는, 예를 들어, 메탈 마스크(metal mask)를 이용하여 제1 돌출 부분 및/또는 제2 돌출 부분에 솔더 크림(solder cream)(또는 \"솔더 페이스트(solder paste)\")을 도포 또는 스퀴즈(squeeze)한 후, 도포된 솔 더 크림을 용융 하는 과정(또는 \"리플로우(reflow) 공정\")을 거쳐 형성될 수 있으나, 이에 한정되는 것은 아니 다. 일 실시예에 따른 인터포저 구조의 제조 동작은 상술한 1601 동작 내지 1607 동작을 통해 프리솔더를 안착시키기 위한 랜드(land)를 포함하지 않는 인터포저 구조를 제조할 수 있다. 본 개시의 인터포저 구조(400, 500, 600)는 절연층(341, 410, 510, 610), 제1 솔더 레지스트층(421, 521, 621)(solder resist layer), 제2 솔더 레지스트층(422, 522, 622), 적어도 하나의 도전성 비아(342, 430, 630)(via), 제1 프리솔더(441, 541, 641)(presolder) 및 제2 프리솔더(442, 542, 642)를 포함할 수 있다. 상기 절연층(341, 410, 510, 610)은 적어도 하나의 관통 홀을 포함할 수 있다. 상기 제1 솔더 레지스트층(421, 521, 621)은 상기 절연층(341, 410, 510, 610)의 상단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀 과 대응되는 영역에 형성되는 적어도 하나의 제1 개구(421a, 521a, 621a)를 포함할 수 있다. 상기 제2 솔더 레 지스트층(422, 522, 622)은 상기 절연층(341, 410, 510, 610)의 하단면의 적어도 일 영역에 위치하고, 상기 적 어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제2 개구(422, 521b, 522b, 622a)를 포함할 수 있다. 상기 적어도 하나의 도전성 비아(342, 430, 630)는 상기 적어도 하나의 관통 홀 내에 위치할 수 있다. 상 기 적어도 하나의 도전성 비아(342, 430, 630)는, 상기 적어도 하나의 제1 개구(421a, 521a, 621a) 방향으로 돌출되어 형성되는 제1 돌출 부분(431, 531a, 631)(protruding portion) 및 상기 적어도 하나의 제2 개구(422, 521b, 522b, 622a) 방향으로 돌출되어 형성되는 제2 돌출 부분(432, 531b, 632)을 포함할 수 있다. 상기 제1 프리솔더(441, 541, 641)는 상기 적어도 하나의 도전성 비아(342, 430, 630)의 상기 제1 돌출 부분(431, 531a, 631)의 상단에 배치될 수 있다. 상기 제2 프리솔더(442, 542, 642)는 상기 적어도 하나의 도전성 비아(342, 430, 630)의 상기 제2 돌출 부분(432, 531b, 632)의 하단에 배치될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 돌출 부분(431, 531a, 631)은, 상기 절연층(341, 410, 510, 610)의 상기 상단면에서 상기 제1 솔더 레지스트층(421, 521, 621)까지 돌출되어 형성될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 돌출 부분(432, 531b, 632)은, 상기 절연층(341, 410, 510, 610)의 상기 하단면에서 상기 제2 솔더 레지스트층(422, 522, 622)까지 돌출되어 형성될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)는 상기 적어도 하나의 관통 홀의 내부에 위치하고, 상기 적어도 하나 의 도전성 비아(342, 430, 630)의 외주면을 감싸도록 배치되는 도전성 패드를 더 포함할 수 있다. 본 개시의 인터포저 구조(400, 500, 600)는 상기 절연층(341, 410, 510, 610)의 측면의 적어도 일 영역에 위치 하고, 상기 인터포저 구조(400, 500, 600)를 전자기적으로 차폐하는 측면 도금부(450, 660)를 더 포함할 수 있 다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 적어도 하나의 도전성 비아(342, 430, 630)는, 원기둥 형상으 로 형성될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)는 상기 인터포저 구조(400, 500, 600)의 상단에 배치되는 제1 인쇄 회 로 기판 및 상기 인터포저 구조(400, 500, 600)의 하단에 배치되는 제2 인쇄 회로 기판을 더 포함할 수 있다. 상기 제1 인쇄 회로 기판은 상기 적어도 하나의 도전성 비아(342, 430, 630)를 통해 상기 제2 인 쇄 회로 기판과 전기적으로 연결될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 인쇄 회로 기판은, 상기 제1 프리솔더(441, 541, 641)를 통해 상기 인터포저 구조(400, 500, 600)의 상단에 고정될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 인쇄 회로 기판은, 상기 제2 프리솔더(442, 542, 642)를 통해 상기 인터포저 구조(400, 500, 600)의 하단에 고정될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 절연층(341, 410, 510, 610)은, 상기 인터포저 구조(400, 500, 600)의 상단에서 봤을 때, 상기 제1 인쇄 회로 기판 또는 상기 제2 인쇄 회로 기판의 적어도 일 가장자지를 따라 형성되는 띠 형상으로 형성될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)는 절연층(341, 410, 510, 610), 제1 솔더 레지스트층(421, 521, 621), 제2 솔더 레지스트층(422, 522, 622), 제1 도전성 비아(530, 531)(via), 제2 도전성 비아, 제1 프 리솔더(441, 541, 641)(presolder) 및 제2 프리솔더(442, 542, 642)를 포함할 수 있다. 상기 절연층(341, 410, 510, 610)은 적어도 하나의 관통 홀 및 슬롯(slot)을 포함할 수 있다. 상기 제1 솔더 레지스트층(421, 521, 621)은 상기 절연층(341, 410, 510, 610)의 상단면의 적어도 일 영역에 위치하고, 상기 적어도 하나의 관통 홀 과 대응되는 영역에 형성되는 적어도 하나의 제1 개구(421a, 521a, 621a) 및 상기 슬롯의 적어도 일 영역과 대 응되는 영역에 형성되는 적어도 하나의 제2 개구(422, 521b, 522b, 622a)를 포함할 수 있다. 상기 제2 솔더 레 지스트층(422, 522, 622)은 상기 절연층(341, 410, 510, 610)의 하단면의 적어도 일 영역에 위치하고, 상기 적 어도 하나의 관통 홀과 대응되는 영역에 형성되는 적어도 하나의 제3 개구 및 상기 슬롯의 적어도 일 영역과 대 응되는 영역에 형성되는 적어도 하나의 제4 개구를 포함할 수 있다. 상기 제1 도전성 비아(530, 531)는 상기 적 어도 하나의 관통 홀 내에 위치하고, 제1 높이를 갖도록 형성될 수 있다. 상기 제1 도전성 비아(530, 531)는 상 기 적어도 하나의 제1 개구(421a, 521a, 621a) 방향으로 돌출되어 형성되는 제1 돌출 부분(431, 531a, 631) 및 상기 적어도 하나의 제3 개구 방향으로 돌출되어 형성되는 제2 돌출 부분(432, 531b, 632)을 포함할 수 있다. 상기 제2 도전성 비아는 상기 슬롯 내에 위치하고, 상기 제1 높이보다 낮은 제2 높이를 갖도록 형성될 수 있다. 상기 제1 프리솔더(441, 541, 641)는 상기 제1 도전성 비아(530, 531)와 상기 제2 도전성 비아의 상단에 배치될 수 있다. 제2 프리솔더(442, 542, 642)는 상기 제1 도전성 비아(530, 531)와 상기 제2 도전성 비 아의 하단에 배치될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 도전성 비아(530, 531)는, 원기둥 형상으로 형성될 수 있 다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 도전성 비아는, 상기 인터포저 구조(400, 500, 60 0)의 상단에서 봤을 때, 지정된 길이를 갖는 바(bar) 형상으로 형성될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 도전성 비아는, 상기 인터포저 구조(400, 500, 60 0)를 전자기적으로 차폐하는 그라운드(ground)로 동작할 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 도전성 비아는, 상기 절연층(341, 410, 510, 610)과 동일한 높이로 형성될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 도전성 비아(530, 531)의 상기 제1 돌출 부분(431, 531a, 631)은, 상기 절연층(341, 410, 510, 610)의 상기 상단면에서 상기 제1 솔더 레지스트층(421, 521, 621)까지 돌출되어 형성될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 도전성 비아(530, 531)의 상기 제2 돌출 부분(432, 531b, 632)은, 상기 절연층(341, 410, 510, 610)의 상기 하단면에서 상기 제2 솔더 레지스트층(422, 522, 622)까지 돌출되어 형성될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)는 제1 도전성 패드 및 제2 도전성 패드를 더 포함할 수 있 다. 상기 제1 도전성 패드는 상기 적어도 하나의 관통 홀의 내부에 위치하고, 상기 제1 도전성 비아(530, 531)의 외주면을 감싸도록 배치될 수 있다. 상기 제2 도전성 패드는 상기 슬롯의 내부에 위치하고, 상기 제2 도전성 비아의 외주면을 감싸도록 배치될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)는 제1 인쇄 회로 기판, 제2 인쇄 회로 기판, 전자 부품, 및 인터포저를 포함할 수 있다. 상기 제2 인쇄 회로 기판은 상기 제1 인쇄 회로 기판과 이격되어 상기 제1 인쇄 회로 기판의 적어도 일면을 마주보게 배치될 수 있다. 상기 전자 부품은 상기 제1 인쇄 회로 기 판 또는 상기 제2 인쇄 회로 기판에 배치될 수 있다. 상기 인터포저는 상기 제1 인쇄 회로 기판(33 1)과 상기 제2 인쇄 회로 기판 사이에 위치하고, 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기 판 사이의 공간을 둘러싸도록 배치될 수 있다. 상기 인터포저는, 절연층(341, 410, 510, 610), 제1 솔더 레지스트층(421, 521, 621), 제2 솔더 레지스트층(422, 522, 622), 및 제1 도전성 비아(530, 531)를 포함할 수 있다. 상기 절연층(341, 410, 510, 610)은 상기 제1 인쇄 회로 기판을 향하는 제1 면, 상기 제2 인쇄 회로기판을 향하는 제 2 면을 포함하고, 상기 제1 면과 상기 제2 면을 관통하여 형성되는 적어도 하나의 관통 홀을 포함할 수 있다. 상기 제1 솔더 레지스트층(421, 521, 621)은 상기 절연층(341, 410, 510, 610)의 상기 제1 면의 적어도 일 영역에 배치되고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 제1 개구(421a, 521a, 621a)를 포함할 수 있다. 상기 제2 솔더 레지스트층(422, 522, 622)은 상기 절연층(341, 410, 510, 61 0)의 상기 제2 면의 적어도 일 영역에 배치되고, 상기 적어도 하나의 관통 홀과 대응되는 영역에 형성되는 제2 개구(422, 521b, 522b, 622a)를 포함할 수 있다. 상기 제1 도전성 비아(530, 531)는 상기 적어도 하나의 관통 홀 내부에 위치하고, 상기 절연층(341, 410, 510, 610)의 상기 제1 면에서 상기 제1 솔더 레지스트층(421, 521, 621)까지 돌출되는 형성되는 제1 돌출 부분(431, 531a, 631) 및 상기 절연층(341, 410, 510, 610)의 상기 제2 면에서 상기 제2 솔더 레지스트층(422, 522, 622)까지 돌출되어 형성되는 제2 돌출 부분(432, 531b, 632)을 포 함할 수 있다. 상기 제1 인쇄 회로 기판은 상기 제1 도전성 비아(530, 531)를 통해 상기 제2 인쇄 회로 기 판과 전기적으로 연결될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 인터포저는 상기 절연층(341, 410, 510, 610)의 상기 제1 면 과 상기 제2 면을 관통하는 슬롯 및 상기 슬롯 내부에 위치하고 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판을 전기적으로 연결하는 제2 도전성 비아를 더 포함할 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제1 도전성 비아(530, 531)는, 원기둥 형상으로 형성될 수 있 다. 상기 제2 도전성 비아는, 상기 인터포저의 상단에서 봤을 때, 지정된 길이를 갖는 바(bar) 형상으로 형성될 수 있다. 본 개시의 인터포저 구조(400, 500, 600)의 상기 제2 도전성 비아는, 상기 적어도 하나의 전자 부품을 전 자기적으로 차폐하기 위한 그라운드로 동작할 수 있다. 상술한 본 개시의 구체적인 실시예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라 도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다. 한편, 본 개시의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시 예에 국한되어 정해 져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한 다."}
{"patent_id": "10-2020-0146327", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 다양한 실시예들에 따른 네트워크 환경 내의 전자 장치의 블럭도이다. 도 2은, 일 실시예에 따른 전자 장치의 전면을 나타내는 사시도이다. 도 3는, 도 2의 전자 장치의 후면을 나타내는 사시도이다. 도 4는, 일 실시예에 따른 전자 장치의 분해 사시도이다. 도 5는, 일 실시예에 따른 인쇄 회로 기판 구조물의 분해도 및 결합도이다. 도 6은, 일 실시예에 따른 인터포저 구조 및 인터포저 구조의 A 영역에 대한 확대도이다. 도 7은, 도 6의 인터포저 구조를 I-I' 방향으로 절단한 단면도이다. 도 8은, 일 실시예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다. 도 9a는, 일 실시예에 따라, 인쇄 회로 기판에 적어도 하나의 관통 홀을 형성하는 동작을 설명하기 위한 도면이 다. 도 9b는, 일 실시예에 따라, 적어도 하나의 관통 홀 내부에 전도성 물질을 충진하고, 인쇄 회로 기판을 평탄화 하는 동작을 설명하기 위한 도면이다. 도 9c는, 일 실시예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이다. 도 9d는, 일 실시예에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면에 솔더 레지스트층(solder resist laye r)을 형성하는 동작을 설명하기 위한 도면이다. 도 9e는, 일 실시예에 따라, 프리솔더(presolder)를 형성하는 동작을 설명하기 위한 도면이다. 도 10은, 다른 실시예에 따른 인터포저 구조 및 인터포저 구조의 B 영역에 대한 확대도이다. 도 11a은, 도 10의 인터포저 구조를 I-I' 방향으로 절단한 단면도이다. 도 11b는, 도 10의 인터포저 구조를 II-II' 방향으로 절단한 단면도이다. 도 11c는, 도 10의 인터포저 구조를 III-III' 방향으로 절단한 단면도이다. 도 11d는, 도 10의 인터포저 구조에서 솔더 레지스트층 및/또는 프리솔더가 제거된 상태를 나타내는 도면이다. 도 12는, 다른 실시예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다. 도 13a는, 일 실시예에 따라, 인쇄 회로 기판에 적어도 하나의 관통 홀 및/또는 슬롯(slot)을 형성하는 동작을 설명하기 위한 도면이다. 도 13b는, 일 실시예에 따라, 적어도 하나의 관통 홀 및/또는 슬롯 내부에 전도성 물질을 충진하고, 인쇄 회로 기판을 평탄화하는 동작을 설명하기 위한 도면이다. 도 13c는, 일 실시예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이다. 도 13d는, 일 실시예에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면에 솔더 레지스트층(solder resist layer)을 형성하는 동작을 설명하기 위한 도면이다. 도 13e는, 일 실시예에 따라, 프리솔더(presolder)를 형성하는 동작을 설명하기 위한 도면이다. 도 14는, 또 다른 실시예에 따른 인터포저 구조 및 인터포저 구조의 C 영역에 대한 확대도이다. 도 15a는, 일 실시예에 따라, 도 14의 인터포저 구조를 I-I' 방향으로 절단한 단면도이다.도 15b는, 다른 실시예에 따라, 도 14의 인터포저 구조를 I-I' 방향으로 절단한 단면도이다. 도 16은, 또 다른 실시예에 따른 인터포저 구조의 제조 동작을 나타내는 순서도이다. 도 17a는, 일 실시예에 따라, 인쇄 회로 기판에 적어도 하나의 관통 홀을 형성하는 동작을 설명하기 위한 도면 이다. 도 17b는, 일 실시예에 따라, 적어도 하나의 관통 홀 내부 및/또는 절연층의 측면을 도금하는 동작을 설명하기 위한 도면이다. 도 17c는, 일 실시예에 따라, 적어도 하나의 관통 홀 내부에 전도성 물질을 충진하고, 인쇄 회로 기판을 평탄화 하는 동작을 설명하기 위한 도면이다. 도 17d는, 일 실시예에 따라, 인쇄 회로 기판을 에칭(etching)하는 동작을 설명하기 위한 도면이다. 도 17e는, 일 실시예에 따라, 인쇄 회로 기판의 상단면 및/또는 하단면에 솔더 레지스트층(solder resist layer)을 형성하는 동작을 설명하기 위한 도면이다. 도 17f는, 일 실시예에 따라, 프리솔더(presolder)를 형성하는 동작을 설명하기 위한 도면이다."}
