import comp from "E:/Github/FPGA/src/book/.vuepress/.temp/pages/chapter3.html.vue"
const data = JSON.parse("{\"path\":\"/chapter3.html\",\"title\":\"第3讲：数字系统设计方法学\",\"lang\":\"zh-CN\",\"frontmatter\":{\"gitInclude\":[],\"description\":\"第3讲：数字系统设计方法学 教学目标 掌握同步设计准则 理解时序路径分析方法 熟悉跨时钟域同步技术 了解低功耗设计策略 3.1 同步设计黄金准则 基本设计原则 单时钟域内使用同一时钟边沿 所有寄存器必须由复位信号初始化 避免使用组合逻辑反馈环路 时钟使能信号必须同步处理 时钟质量要求 3.2 时序路径分析 建立/保持时间公式 时序约束示例 3.3 跨时...\",\"head\":[[\"meta\",{\"property\":\"og:url\",\"content\":\"https://github.com/yourusername/fpga-book/chapter3.html\"}],[\"meta\",{\"property\":\"og:site_name\",\"content\":\"FPGA系统设计指南\"}],[\"meta\",{\"property\":\"og:title\",\"content\":\"第3讲：数字系统设计方法学\"}],[\"meta\",{\"property\":\"og:description\",\"content\":\"第3讲：数字系统设计方法学 教学目标 掌握同步设计准则 理解时序路径分析方法 熟悉跨时钟域同步技术 了解低功耗设计策略 3.1 同步设计黄金准则 基本设计原则 单时钟域内使用同一时钟边沿 所有寄存器必须由复位信号初始化 避免使用组合逻辑反馈环路 时钟使能信号必须同步处理 时钟质量要求 3.2 时序路径分析 建立/保持时间公式 时序约束示例 3.3 跨时...\"}],[\"meta\",{\"property\":\"og:type\",\"content\":\"article\"}],[\"meta\",{\"property\":\"og:locale\",\"content\":\"zh-CN\"}],[\"script\",{\"type\":\"application/ld+json\"},\"{\\\"@context\\\":\\\"https://schema.org\\\",\\\"@type\\\":\\\"Article\\\",\\\"headline\\\":\\\"第3讲：数字系统设计方法学\\\",\\\"image\\\":[\\\"\\\"],\\\"dateModified\\\":null,\\\"author\\\":[]}\"]]},\"headers\":[{\"level\":2,\"title\":\"教学目标\",\"slug\":\"教学目标\",\"link\":\"#教学目标\",\"children\":[]},{\"level\":2,\"title\":\"3.1 同步设计黄金准则\",\"slug\":\"_3-1-同步设计黄金准则\",\"link\":\"#_3-1-同步设计黄金准则\",\"children\":[{\"level\":3,\"title\":\"基本设计原则\",\"slug\":\"基本设计原则\",\"link\":\"#基本设计原则\",\"children\":[]},{\"level\":3,\"title\":\"时钟质量要求\",\"slug\":\"时钟质量要求\",\"link\":\"#时钟质量要求\",\"children\":[]}]},{\"level\":2,\"title\":\"3.2 时序路径分析\",\"slug\":\"_3-2-时序路径分析\",\"link\":\"#_3-2-时序路径分析\",\"children\":[{\"level\":3,\"title\":\"建立/保持时间公式\",\"slug\":\"建立-保持时间公式\",\"link\":\"#建立-保持时间公式\",\"children\":[]},{\"level\":3,\"title\":\"时序约束示例\",\"slug\":\"时序约束示例\",\"link\":\"#时序约束示例\",\"children\":[]}]},{\"level\":2,\"title\":\"3.3 跨时钟域同步\",\"slug\":\"_3-3-跨时钟域同步\",\"link\":\"#_3-3-跨时钟域同步\",\"children\":[{\"level\":3,\"title\":\"同步技术对比\",\"slug\":\"同步技术对比\",\"link\":\"#同步技术对比\",\"children\":[]},{\"level\":3,\"title\":\"异步FIFO结构\",\"slug\":\"异步fifo结构\",\"link\":\"#异步fifo结构\",\"children\":[]}]},{\"level\":2,\"title\":\"3.4 低功耗设计\",\"slug\":\"_3-4-低功耗设计\",\"link\":\"#_3-4-低功耗设计\",\"children\":[{\"level\":3,\"title\":\"功耗构成分析\",\"slug\":\"功耗构成分析\",\"link\":\"#功耗构成分析\",\"children\":[]},{\"level\":3,\"title\":\"时钟门控实现\",\"slug\":\"时钟门控实现\",\"link\":\"#时钟门控实现\",\"children\":[]}]}],\"readingTime\":{\"minutes\":1.35,\"words\":406},\"filePathRelative\":\"chapter3.md\",\"autoDesc\":true}")
export { comp, data }

if (import.meta.webpackHot) {
  import.meta.webpackHot.accept()
  if (__VUE_HMR_RUNTIME__.updatePageData) {
    __VUE_HMR_RUNTIME__.updatePageData(data)
  }
}

if (import.meta.hot) {
  import.meta.hot.accept(({ data }) => {
    __VUE_HMR_RUNTIME__.updatePageData(data)
  })
}
