Fitter report for exampleALU
Wed Apr 05 13:40:37 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Non-Global High Fan-Out Signals
 16. Fitter Device Options
 17. Operating Settings and Conditions
 18. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Failed - Wed Apr 05 13:40:37 2023               ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; exampleALU                                      ;
; Top-level Entity Name              ; blockdiagram                                    ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C6                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 118 / 4,608 ( 3 % )                             ;
;     Total combinational functions  ; 118 / 4,608 ( 3 % )                             ;
;     Dedicated logic registers      ; 0 / 4,608 ( 0 % )                               ;
; Total registers                    ; 0                                               ;
; Total pins                         ; 20 / 89 ( 22 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; SW[0]      ; PIN_N25       ; QSF Assignment ;
; Location ;                ;              ; SW[10]     ; PIN_N1        ; QSF Assignment ;
; Location ;                ;              ; SW[11]     ; PIN_P1        ; QSF Assignment ;
; Location ;                ;              ; SW[12]     ; PIN_P2        ; QSF Assignment ;
; Location ;                ;              ; SW[13]     ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; SW[14]     ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; SW[15]     ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; SW[1]      ; PIN_N26       ; QSF Assignment ;
; Location ;                ;              ; SW[2]      ; PIN_P25       ; QSF Assignment ;
; Location ;                ;              ; SW[3]      ; PIN_AE14      ; QSF Assignment ;
; Location ;                ;              ; SW[4]      ; PIN_AF14      ; QSF Assignment ;
; Location ;                ;              ; SW[5]      ; PIN_AD13      ; QSF Assignment ;
; Location ;                ;              ; SW[6]      ; PIN_AC13      ; QSF Assignment ;
; Location ;                ;              ; SW[7]      ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; SW[8]      ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; SW[9]      ; PIN_A13       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 118 / 4,608 ( 3 % ) ;
;     -- Combinational with no register       ; 118                 ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 0                   ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 55                  ;
;     -- 3 input functions                    ; 44                  ;
;     -- <=2 input functions                  ; 19                  ;
;     -- Register only                        ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 91                  ;
;     -- arithmetic mode                      ; 27                  ;
;                                             ;                     ;
; Total registers*                            ; 0 / 4,851 ( 0 % )   ;
;     -- Dedicated logic registers            ; 0 / 4,608 ( 0 % )   ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )     ;
;                                             ;                     ;
; Total LABs                                  ; Not available       ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 20 / 89 ( 22 % )    ;
;     -- Clock pins                           ; 0 / 4 ( 0 % )       ;
;                                             ;                     ;
; Global signals                              ; 0                   ;
; M4Ks                                        ; 0 / 26 ( 0 % )      ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % ) ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 0 / 8 ( 0 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )       ;
; CRC blocks                                  ; 0 / 1 ( 0 % )       ;
; Maximum fan-out                             ; 28                  ;
; Highest non-global fan-out                  ; 28                  ;
; Total fan-out                               ; 390                 ;
; Average fan-out                             ; 2.83                ;
+---------------------------------------------+---------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                          ;
+------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; SW0  ; Unassigned ; --       ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW1  ; Unassigned ; --       ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW11 ; Unassigned ; --       ; 27                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW12 ; Unassigned ; --       ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW13 ; Unassigned ; --       ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW14 ; Unassigned ; --       ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW2  ; Unassigned ; --       ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW3  ; Unassigned ; --       ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW4  ; Unassigned ; --       ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW5  ; Unassigned ; --       ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW6  ; Unassigned ; --       ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW7  ; Unassigned ; --       ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                    ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LEDR[0] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 19 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 23 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 23 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 24 ( 0 % ) ; 3.3V          ; --           ;
; Unknown  ; 20             ; --            ;              ;
+----------+----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 21         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                  ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |blockdiagram                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 20   ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |blockdiagram                                                                                                                        ; work         ;
;    |fourbitexampleALU:inst|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |blockdiagram|fourbitexampleALU:inst                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |blockdiagram|fourbitexampleALU:inst|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_tcm:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |blockdiagram|fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_7kh:divider| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |blockdiagram|fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider                       ; work         ;
;                |alt_u_div_gve:divider|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |blockdiagram|fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider ; work         ;
;       |lpm_mult:Mult0|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |blockdiagram|fourbitexampleALU:inst|lpm_mult:Mult0                                                                                  ; work         ;
;          |mult_14t:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |blockdiagram|fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated                                                          ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; LEDR[7] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0] ; Output   ; --            ; --            ; --                    ; --  ;
; SW14    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW11    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW13    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW12    ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW7     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW6     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW5     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW3     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW2     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW1     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW4     ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW0     ; Input    ; 0             ; 0             ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; SW14                ;                   ;         ;
; SW11                ;                   ;         ;
; SW13                ;                   ;         ;
; SW12                ;                   ;         ;
; SW7                 ;                   ;         ;
; SW6                 ;                   ;         ;
; SW5                 ;                   ;         ;
; SW3                 ;                   ;         ;
; SW2                 ;                   ;         ;
; SW1                 ;                   ;         ;
; SW4                 ;                   ;         ;
; SW0                 ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                             ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; SW5                                                                                                                                              ; 28      ;
; SW11                                                                                                                                             ; 27      ;
; SW7                                                                                                                                              ; 20      ;
; SW6                                                                                                                                              ; 19      ;
; SW4                                                                                                                                              ; 18      ;
; SW12                                                                                                                                             ; 18      ;
; SW2                                                                                                                                              ; 17      ;
; SW1                                                                                                                                              ; 16      ;
; SW3                                                                                                                                              ; 16      ;
; SW0                                                                                                                                              ; 15      ;
; SW13                                                                                                                                             ; 15      ;
; SW14                                                                                                                                             ; 9       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le4a[5]                                                                            ; 5       ;
; fourbitexampleALU:inst|Mux5~1                                                                                                                    ; 4       ;
; fourbitexampleALU:inst|Mux0~0                                                                                                                    ; 4       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_2_result_int[3]~6 ; 4       ;
; fourbitexampleALU:inst|Add1~8                                                                                                                    ; 4       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|cs2a[1]~0                                                                          ; 3       ;
; fourbitexampleALU:inst|Mux0~1                                                                                                                    ; 3       ;
; fourbitexampleALU:inst|Add0~0                                                                                                                    ; 3       ;
; fourbitexampleALU:inst|ALU_Result~3                                                                                                              ; 2       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[4]~2             ; 2       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[5]~1             ; 2       ;
; fourbitexampleALU:inst|Mux5~9                                                                                                                    ; 2       ;
; fourbitexampleALU:inst|Mux5~7                                                                                                                    ; 2       ;
; fourbitexampleALU:inst|ALU_Result~1                                                                                                              ; 2       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|selnose[5]~0              ; 2       ;
; fourbitexampleALU:inst|Mux5~2                                                                                                                    ; 2       ;
; fourbitexampleALU:inst|Mux3~0                                                                                                                    ; 2       ;
; fourbitexampleALU:inst|Mux4~9                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux4~8                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux7~7                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux7~6                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux7~5                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux7~4                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le3a[0]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le3a[1]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le4a[0]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le4a[1]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le5a[0]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le3a[2]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le3a[3]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le4a[2]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le3a[4]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le5a[1]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le4a[3]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le5a[2]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le4a[4]                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|le5a[3]                                                                            ; 1       ;
; fourbitexampleALU:inst|Mux7~3                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux7~2                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[8]~5             ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[9]~4             ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[10]~3            ; 1       ;
; fourbitexampleALU:inst|Mux7~1                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux0~11                                                                                                                   ; 1       ;
; fourbitexampleALU:inst|Mux0~10                                                                                                                   ; 1       ;
; fourbitexampleALU:inst|Mux0~9                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux0~8                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux0~7                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux7~0                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux0~6                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux0~5                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux0~4                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux6~6                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux6~5                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux6~4                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux6~3                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux6~2                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|selnose[10]               ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|StageOut[5]~0             ; 1       ;
; fourbitexampleALU:inst|Mux6~1                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|ALU_Result~2                                                                                                              ; 1       ;
; fourbitexampleALU:inst|Mux6~0                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux5~10                                                                                                                   ; 1       ;
; fourbitexampleALU:inst|Mux5~8                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux5~6                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux5~5                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux5~4                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|selnose[5]~1              ; 1       ;
; fourbitexampleALU:inst|Mux5~3                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|ALU_Result~0                                                                                                              ; 1       ;
; fourbitexampleALU:inst|Mux5~0                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux4~7                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux4~6                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux4~5                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux4~4                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux4~3                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux4~2                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux4~1                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux4~0                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux3~3                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux3~2                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux3~1                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux2~1                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux2~0                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux1~1                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux1~0                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux0~3                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Mux0~2                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_3_result_int[4]~8 ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_3_result_int[3]~7 ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_3_result_int[2]~5 ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_3_result_int[1]~3 ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_3_result_int[0]~1 ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_2_result_int[2]~5 ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_2_result_int[2]~4 ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_2_result_int[1]~3 ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_2_result_int[1]~2 ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_2_result_int[0]~1 ; 1       ;
; fourbitexampleALU:inst|lpm_divide:Div0|lpm_divide_tcm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_gve:divider|add_sub_2_result_int[0]~0 ; 1       ;
; fourbitexampleALU:inst|Add0~8                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add0~7                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add0~6                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add0~5                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add0~4                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add0~3                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add0~2                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add0~1                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add1~7                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add1~6                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add1~5                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add1~4                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add1~3                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add1~2                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add1~1                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|Add1~0                                                                                                                    ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~14                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~13                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~12                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~11                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~10                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~9                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~8                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~7                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~6                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~5                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~4                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~3                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~2                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~1                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_3~0                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_1~10                                                                            ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_1~9                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_1~8                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_1~7                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_1~6                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_1~5                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_1~4                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_1~3                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_1~2                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_1~1                                                                             ; 1       ;
; fourbitexampleALU:inst|lpm_mult:Mult0|mult_14t:auto_generated|op_1~0                                                                             ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP2C5T144C6 for design exampleALU
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Error (171016): Can't place node "LEDR[7]" -- illegal location assignment PIN_AC21
Error (171016): Can't place node "LEDR[6]" -- illegal location assignment PIN_AD21
Error (171016): Can't place node "LEDR[5]" -- illegal location assignment PIN_AD23
Error (171016): Can't place node "LEDR[4]" -- illegal location assignment PIN_AD22
Error (171016): Can't place node "LEDR[3]" -- illegal location assignment PIN_AC22
Error (171016): Can't place node "LEDR[2]" -- illegal location assignment PIN_AB21
Error (171016): Can't place node "LEDR[1]" -- illegal location assignment PIN_AF23
Error (171016): Can't place node "LEDR[0]" -- illegal location assignment PIN_AE23
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Error (171000): Can't fit design in device
Error: Quartus II 64-Bit Fitter was unsuccessful. 9 errors, 3 warnings
    Error: Peak virtual memory: 4744 megabytes
    Error: Processing ended: Wed Apr 05 13:40:37 2023
    Error: Elapsed time: 00:00:01
    Error: Total CPU time (on all processors): 00:00:01


