Timing Analyzer report for task
Sun Apr 03 04:33:52 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; task                                                    ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE10F17C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 191.86 MHz ; 191.86 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.212 ; -243.638           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.428 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -155.582                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                            ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.212 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.396     ; 4.817      ;
; -4.098 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.396     ; 4.703      ;
; -4.087 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.396     ; 4.692      ;
; -4.072 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.396     ; 4.677      ;
; -4.065 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.396     ; 4.670      ;
; -4.050 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.396     ; 4.655      ;
; -4.041 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.396     ; 4.646      ;
; -4.022 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.396     ; 4.627      ;
; -3.716 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.633      ;
; -3.716 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.633      ;
; -3.716 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.633      ;
; -3.716 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.633      ;
; -3.716 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.633      ;
; -3.716 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.633      ;
; -3.716 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.633      ;
; -3.716 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.633      ;
; -3.681 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.598      ;
; -3.681 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.598      ;
; -3.681 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.598      ;
; -3.681 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.598      ;
; -3.681 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.598      ;
; -3.681 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.598      ;
; -3.681 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.598      ;
; -3.681 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.598      ;
; -3.626 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.543      ;
; -3.626 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.543      ;
; -3.626 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.543      ;
; -3.626 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.543      ;
; -3.626 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.543      ;
; -3.626 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.543      ;
; -3.626 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.543      ;
; -3.626 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.543      ;
; -3.513 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.432      ;
; -3.512 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.431      ;
; -3.507 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.424      ;
; -3.507 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.424      ;
; -3.507 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.424      ;
; -3.507 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.424      ;
; -3.507 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.424      ;
; -3.507 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.424      ;
; -3.507 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.424      ;
; -3.507 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.424      ;
; -3.474 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.392      ;
; -3.473 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.391      ;
; -3.414 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.331      ;
; -3.414 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.331      ;
; -3.414 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.331      ;
; -3.414 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.331      ;
; -3.414 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.331      ;
; -3.414 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.331      ;
; -3.414 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.331      ;
; -3.414 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.331      ;
; -3.401 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                     ; uart_send:u_uart_send|tx_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.320      ;
; -3.401 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                     ; uart_send:u_uart_send|tx_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.320      ;
; -3.401 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                     ; uart_send:u_uart_send|tx_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.320      ;
; -3.384 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.302      ;
; -3.384 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.302      ;
; -3.384 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.302      ;
; -3.384 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.302      ;
; -3.384 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.302      ;
; -3.384 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.302      ;
; -3.384 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.302      ;
; -3.384 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.302      ;
; -3.370 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.287      ;
; -3.370 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.287      ;
; -3.370 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.287      ;
; -3.370 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.287      ;
; -3.370 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.287      ;
; -3.370 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.287      ;
; -3.370 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.287      ;
; -3.370 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.287      ;
; -3.365 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.284      ;
; -3.364 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.283      ;
; -3.351 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.268      ;
; -3.351 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.268      ;
; -3.351 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.268      ;
; -3.351 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.268      ;
; -3.351 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.268      ;
; -3.351 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.268      ;
; -3.351 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.268      ;
; -3.351 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.268      ;
; -3.351 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.270      ;
; -3.350 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.269      ;
; -3.343 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.261      ;
; -3.342 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[0]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.260      ;
; -3.342 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[4]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.260      ;
; -3.341 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[2]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.259      ;
; -3.339 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.257      ;
; -3.338 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.257      ;
; -3.337 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.256      ;
; -3.334 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.252      ;
; -3.312 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.230      ;
; -3.311 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.229      ;
; -3.299 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.217      ;
; -3.298 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.216      ;
; -3.241 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.160      ;
; -3.240 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.159      ;
; -3.231 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.150      ;
; -3.230 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.149      ;
; -3.230 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.147      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.428 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[6]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.481      ; 1.163      ;
; 0.432 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[4]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.481      ; 1.167      ;
; 0.441 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[5]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.481      ; 1.176      ;
; 0.453 ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_send:u_uart_send|tx_cnt[1]                                                                                                                              ; uart_send:u_uart_send|tx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_send:u_uart_send|tx_cnt[2]                                                                                                                              ; uart_send:u_uart_send|tx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_flag                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                              ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                              ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; uart_send:u_uart_send|tx_cnt[0]                                                                                                                              ; uart_send:u_uart_send|tx_cnt[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                                              ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.475 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[3]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.481      ; 1.210      ;
; 0.482 ; uart_recv:u_uart_recv|uart_data[0]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.484      ; 1.220      ;
; 0.484 ; uart_recv:u_uart_recv|uart_data[3]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.484      ; 1.222      ;
; 0.485 ; uart_recv:u_uart_recv|uart_data[6]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.484      ; 1.223      ;
; 0.507 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[0]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.403      ; 1.164      ;
; 0.542 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[1]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.403      ; 1.199      ;
; 0.578 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[2]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.403      ; 1.235      ;
; 0.592 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[4]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.403      ; 1.249      ;
; 0.641 ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.641 ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[4]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.643 ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[5]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.936      ;
; 0.644 ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[7]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.937      ;
; 0.684 ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[6]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.977      ;
; 0.685 ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.978      ;
; 0.686 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[6] ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.688 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[6]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[6]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.981      ;
; 0.693 ; uart_recv:u_uart_recv|uart_rxd_d0                                                                                                                            ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.986      ;
; 0.707 ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.000      ;
; 0.709 ; uart_recv:u_uart_recv|uart_data[4]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.484      ; 1.447      ;
; 0.709 ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.729 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.022      ;
; 0.732 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.025      ;
; 0.733 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.026      ;
; 0.744 ; uart_recv:u_uart_recv|uart_data[2]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.484      ; 1.482      ;
; 0.744 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[5] ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[3] ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.750 ; uart_recv:u_uart_recv|uart_data[7]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.484      ; 1.488      ;
; 0.761 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[5]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[5]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[3]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[3]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[3]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[3]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_send:u_uart_send|clk_cnt[1]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_send:u_uart_send|clk_cnt[5]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[5]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[5]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[1]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[1]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[1]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[1]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_send:u_uart_send|clk_cnt[2]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_send:u_uart_send|clk_cnt[6]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[2]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[2]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_send:u_uart_send|clk_cnt[4]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[4]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[4]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[2]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[2]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[4]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[4]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_send:u_uart_send|clk_cnt[8]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[6]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[6]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.060      ;
; 0.775 ; uart_recv:u_uart_recv|uart_data[5]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.483      ; 1.512      ;
; 0.780 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.073      ;
; 0.780 ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                            ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.073      ;
; 0.781 ; uart_send:u_uart_send|uart_en_d0                                                                                                                             ; uart_send:u_uart_send|tx_data[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.075      ;
; 0.781 ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                            ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.074      ;
; 0.784 ; uart_recv:u_uart_recv|uart_data[1]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.483      ; 1.521      ;
; 0.784 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.077      ;
; 0.785 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.078      ;
; 0.785 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.078      ;
; 0.786 ; uart_send:u_uart_send|clk_cnt[0]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.786 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.786 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.786 ; uart_send:u_uart_send|tx_cnt[1]                                                                                                                              ; uart_send:u_uart_send|tx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.787 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[0]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[0]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.787 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.787 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.787 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[0] ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 208.81 MHz ; 208.81 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.789 ; -219.884          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -155.582                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                            ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.789 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.444      ;
; -3.683 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.338      ;
; -3.674 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.329      ;
; -3.658 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.313      ;
; -3.648 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.303      ;
; -3.639 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.294      ;
; -3.626 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.281      ;
; -3.609 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.347     ; 4.264      ;
; -3.450 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.374      ;
; -3.450 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.374      ;
; -3.450 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.374      ;
; -3.450 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.374      ;
; -3.450 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.374      ;
; -3.450 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.374      ;
; -3.450 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.374      ;
; -3.450 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.374      ;
; -3.418 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.342      ;
; -3.418 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.342      ;
; -3.418 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.342      ;
; -3.418 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.342      ;
; -3.418 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.342      ;
; -3.418 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.342      ;
; -3.418 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.342      ;
; -3.418 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.342      ;
; -3.395 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.319      ;
; -3.395 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.319      ;
; -3.395 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.319      ;
; -3.395 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.319      ;
; -3.395 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.319      ;
; -3.395 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.319      ;
; -3.395 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.319      ;
; -3.395 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.319      ;
; -3.243 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.167      ;
; -3.243 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.167      ;
; -3.243 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.167      ;
; -3.243 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.167      ;
; -3.243 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.167      ;
; -3.243 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.167      ;
; -3.243 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.167      ;
; -3.243 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.167      ;
; -3.188 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.114      ;
; -3.188 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.114      ;
; -3.165 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.090      ;
; -3.164 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.089      ;
; -3.149 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.073      ;
; -3.149 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.073      ;
; -3.149 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.073      ;
; -3.149 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.073      ;
; -3.149 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.073      ;
; -3.149 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.073      ;
; -3.149 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.073      ;
; -3.149 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.073      ;
; -3.123 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                     ; uart_send:u_uart_send|tx_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.049      ;
; -3.123 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                     ; uart_send:u_uart_send|tx_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.049      ;
; -3.123 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                     ; uart_send:u_uart_send|tx_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.076     ; 4.049      ;
; -3.123 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.047      ;
; -3.123 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.047      ;
; -3.123 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.047      ;
; -3.123 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.047      ;
; -3.123 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.047      ;
; -3.123 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.047      ;
; -3.123 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.047      ;
; -3.123 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.047      ;
; -3.099 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.023      ;
; -3.099 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.023      ;
; -3.099 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.023      ;
; -3.099 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.023      ;
; -3.099 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.023      ;
; -3.099 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.023      ;
; -3.099 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.023      ;
; -3.099 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.023      ;
; -3.078 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.005      ;
; -3.078 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.005      ;
; -3.078 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.005      ;
; -3.078 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.005      ;
; -3.078 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.005      ;
; -3.078 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.005      ;
; -3.078 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.005      ;
; -3.078 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.005      ;
; -3.065 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.991      ;
; -3.065 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.991      ;
; -3.042 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[6]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.967      ;
; -3.042 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.968      ;
; -3.042 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.968      ;
; -3.042 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.967      ;
; -3.041 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.966      ;
; -3.041 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.966      ;
; -3.041 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.966      ;
; -3.040 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.965      ;
; -3.031 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.957      ;
; -3.031 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.957      ;
; -3.019 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.944      ;
; -3.018 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.943      ;
; -3.008 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.933      ;
; -3.007 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.077     ; 3.932      ;
; -2.997 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.923      ;
; -2.997 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.923      ;
; -2.993 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.917      ;
; -2.993 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.917      ;
; -2.993 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.917      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_send:u_uart_send|tx_cnt[1]                                                                                                                              ; uart_send:u_uart_send|tx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_send:u_uart_send|tx_cnt[2]                                                                                                                              ; uart_send:u_uart_send|tx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_flag                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                              ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                              ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.412 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[6]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.424      ; 1.066      ;
; 0.415 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[4]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.424      ; 1.069      ;
; 0.416 ; uart_send:u_uart_send|tx_cnt[0]                                                                                                                              ; uart_send:u_uart_send|tx_cnt[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                                              ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.420 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[5]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.424      ; 1.074      ;
; 0.453 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[3]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.424      ; 1.107      ;
; 0.455 ; uart_recv:u_uart_recv|uart_data[0]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.426      ; 1.111      ;
; 0.460 ; uart_recv:u_uart_recv|uart_data[3]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.426      ; 1.116      ;
; 0.460 ; uart_recv:u_uart_recv|uart_data[6]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.426      ; 1.116      ;
; 0.480 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[0]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.353      ; 1.063      ;
; 0.512 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[1]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.353      ; 1.095      ;
; 0.545 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[2]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.353      ; 1.128      ;
; 0.557 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[4]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.353      ; 1.140      ;
; 0.597 ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[4]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.865      ;
; 0.598 ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[5]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.867      ;
; 0.600 ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[7]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.868      ;
; 0.607 ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[6]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.874      ;
; 0.608 ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.615 ; uart_recv:u_uart_recv|uart_rxd_d0                                                                                                                            ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.883      ;
; 0.620 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[6] ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.887      ;
; 0.624 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[6]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[6]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.891      ;
; 0.625 ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.892      ;
; 0.627 ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.894      ;
; 0.646 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.649 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.917      ;
; 0.651 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.919      ;
; 0.657 ; uart_recv:u_uart_recv|uart_data[4]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.426      ; 1.313      ;
; 0.691 ; uart_recv:u_uart_recv|uart_data[2]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.426      ; 1.347      ;
; 0.692 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[3] ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[5] ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.696 ; uart_recv:u_uart_recv|uart_data[7]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.426      ; 1.352      ;
; 0.696 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.697 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.698 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.701 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.969      ;
; 0.705 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart_send:u_uart_send|clk_cnt[5]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; uart_send:u_uart_send|clk_cnt[1]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[5]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[5]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[3]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[3]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[5]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[5]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[3]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[3]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_send:u_uart_send|clk_cnt[6]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[1]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[1]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[1]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[1]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart_send:u_uart_send|clk_cnt[2]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; uart_send:u_uart_send|uart_en_d0                                                                                                                             ; uart_send:u_uart_send|tx_data[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[6]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[6]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_send:u_uart_send|clk_cnt[4]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[4]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[4]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[2]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[2]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_send:u_uart_send|clk_cnt[8]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[2]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[2]                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[4]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[4]                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.719 ; uart_recv:u_uart_recv|uart_data[5]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.425      ; 1.374      ;
; 0.723 ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                            ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.991      ;
; 0.724 ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                            ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.992      ;
; 0.728 ; uart_recv:u_uart_recv|uart_data[1]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.425      ; 1.383      ;
; 0.728 ; uart_send:u_uart_send|tx_cnt[1]                                                                                                                              ; uart_send:u_uart_send|tx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.996      ;
; 0.729 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.997      ;
; 0.730 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.998      ;
; 0.733 ; uart_send:u_uart_send|clk_cnt[0]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.733 ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                              ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.043 ; -47.859           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.143 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -107.555                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                            ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.043 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.178     ; 1.852      ;
; -0.990 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.178     ; 1.799      ;
; -0.987 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.178     ; 1.796      ;
; -0.984 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.178     ; 1.793      ;
; -0.983 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.930      ;
; -0.983 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.930      ;
; -0.983 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.930      ;
; -0.983 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.930      ;
; -0.983 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.930      ;
; -0.983 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.930      ;
; -0.983 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.930      ;
; -0.983 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.930      ;
; -0.981 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.928      ;
; -0.981 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.928      ;
; -0.981 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.928      ;
; -0.981 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.928      ;
; -0.981 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.928      ;
; -0.981 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.928      ;
; -0.981 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.928      ;
; -0.981 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.928      ;
; -0.976 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.178     ; 1.785      ;
; -0.973 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.920      ;
; -0.973 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.920      ;
; -0.973 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.920      ;
; -0.973 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.920      ;
; -0.973 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.920      ;
; -0.973 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.920      ;
; -0.973 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.920      ;
; -0.973 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.920      ;
; -0.970 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.178     ; 1.779      ;
; -0.964 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.178     ; 1.773      ;
; -0.963 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.910      ;
; -0.963 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.910      ;
; -0.963 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.910      ;
; -0.963 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.910      ;
; -0.963 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.910      ;
; -0.963 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.910      ;
; -0.963 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.910      ;
; -0.963 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                     ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.910      ;
; -0.961 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0 ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.178     ; 1.770      ;
; -0.916 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.865      ;
; -0.916 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.865      ;
; -0.908 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.856      ;
; -0.903 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.851      ;
; -0.899 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.846      ;
; -0.899 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.846      ;
; -0.899 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.846      ;
; -0.899 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.846      ;
; -0.899 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.846      ;
; -0.899 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.846      ;
; -0.899 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.846      ;
; -0.899 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.846      ;
; -0.878 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.825      ;
; -0.878 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.825      ;
; -0.878 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.825      ;
; -0.878 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.825      ;
; -0.878 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.825      ;
; -0.878 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.825      ;
; -0.878 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.825      ;
; -0.878 ; uart_send:u_uart_send|clk_cnt[7]                                                                                                                     ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.825      ;
; -0.855 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.804      ;
; -0.855 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.804      ;
; -0.847 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.795      ;
; -0.845 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.794      ;
; -0.845 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.794      ;
; -0.844 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.792      ;
; -0.844 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.792      ;
; -0.844 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.792      ;
; -0.844 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.792      ;
; -0.844 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.792      ;
; -0.844 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.792      ;
; -0.844 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.792      ;
; -0.844 ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                      ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.792      ;
; -0.842 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.790      ;
; -0.840 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.788      ;
; -0.840 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                     ; uart_send:u_uart_send|tx_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.790      ;
; -0.840 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                     ; uart_send:u_uart_send|tx_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.790      ;
; -0.840 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                     ; uart_send:u_uart_send|tx_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.790      ;
; -0.840 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.789      ;
; -0.840 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.789      ;
; -0.839 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[6]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.787      ;
; -0.838 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.786      ;
; -0.837 ; uart_recv:u_uart_recv|clk_cnt[12]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[4]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.785      ;
; -0.837 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.785      ;
; -0.837 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.786      ;
; -0.837 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.786      ;
; -0.832 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.780      ;
; -0.832 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.780      ;
; -0.829 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.776      ;
; -0.829 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.776      ;
; -0.829 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.776      ;
; -0.829 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.776      ;
; -0.829 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[4] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.776      ;
; -0.829 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.776      ;
; -0.829 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[6] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.776      ;
; -0.829 ; uart_send:u_uart_send|clk_cnt[14]                                                                                                                    ; uart_send:u_uart_send|tx_data[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.776      ;
; -0.829 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.777      ;
; -0.827 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                     ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.775      ;
; -0.824 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                    ; uart_recv:u_uart_recv|rxdata[7]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.772      ;
; -0.820 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                    ; uart_send:u_uart_send|tx_data[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.767      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.143 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[6]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.226      ; 0.473      ;
; 0.145 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[4]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.226      ; 0.475      ;
; 0.151 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[5]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.226      ; 0.481      ;
; 0.164 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[3]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_address_reg0         ; clk          ; clk         ; 0.000        ; 0.226      ; 0.494      ;
; 0.167 ; uart_recv:u_uart_recv|uart_data[0]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.223      ; 0.494      ;
; 0.170 ; uart_recv:u_uart_recv|uart_data[3]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.223      ; 0.497      ;
; 0.170 ; uart_recv:u_uart_recv|uart_data[6]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.223      ; 0.497      ;
; 0.186 ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[0]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.185      ; 0.475      ;
; 0.186 ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                              ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                              ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                              ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_send:u_uart_send|tx_cnt[1]                                                                                                                              ; uart_send:u_uart_send|tx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_send:u_uart_send|tx_cnt[2]                                                                                                                              ; uart_send:u_uart_send|tx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_flag                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                                              ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_send:u_uart_send|tx_cnt[0]                                                                                                                              ; uart_send:u_uart_send|tx_cnt[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.199 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[1]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.185      ; 0.488      ;
; 0.212 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[2]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.185      ; 0.501      ;
; 0.220 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[4]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~portb_address_reg0         ; clk          ; clk         ; 0.000        ; 0.185      ; 0.509      ;
; 0.251 ; uart_recv:u_uart_recv|rxdata[4]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[4]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.372      ;
; 0.252 ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[1]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[5]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; uart_recv:u_uart_recv|rxdata[7]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[7]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.375      ;
; 0.260 ; uart_recv:u_uart_recv|rxdata[6]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[6]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; uart_recv:u_uart_recv|rxdata[0]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[0]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.381      ;
; 0.263 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[6] ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.263 ; uart_recv:u_uart_recv|uart_rxd_d0                                                                                                                            ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.384      ;
; 0.265 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[6]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[6]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; uart_recv:u_uart_recv|rxdata[3]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[3]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; uart_recv:u_uart_recv|rxdata[2]                                                                                                                              ; uart_recv:u_uart_recv|uart_data[2]                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.270 ; uart_recv:u_uart_recv|uart_data[4]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.222      ; 0.596      ;
; 0.276 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.279 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_cnt[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; uart_send:u_uart_send|tx_flag                                                                                                                                ; uart_send:u_uart_send|tx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.282 ; uart_recv:u_uart_recv|uart_data[2]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.223      ; 0.609      ;
; 0.285 ; uart_recv:u_uart_recv|uart_data[7]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.222      ; 0.611      ;
; 0.294 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_cnt[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.297 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[5] ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[3] ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_cnt[2]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_cnt[3]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; uart_recv:u_uart_recv|uart_data[5]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.221      ; 0.627      ;
; 0.302 ; uart_recv:u_uart_recv|rx_flag                                                                                                                                ; uart_recv:u_uart_recv|rx_cnt[0]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[15]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[5]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[5]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[3]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[3]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[5]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[5]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[3]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[3]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_send:u_uart_send|clk_cnt[1]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_send:u_uart_send|clk_cnt[5]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[11]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[13]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[1]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[3]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[11]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[13]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[1]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[1]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_send:u_uart_send|uart_en_d0                                                                                                                             ; uart_send:u_uart_send|tx_data[5]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[6]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[6]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[1]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[1]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_send:u_uart_send|clk_cnt[6]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[9]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[6]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[7]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[9]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[2]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[2]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_send:u_uart_send|clk_cnt[2]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_send:u_uart_send|clk_cnt[4]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_send:u_uart_send|clk_cnt[8]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[2]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[4]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[8]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[14]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[4]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[4]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[2]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[2]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[4]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[4]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[10]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[12]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                            ; uart_recv:u_uart_recv|clk_cnt[10]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.312 ; uart_recv:u_uart_recv|uart_data[1]                                                                                                                           ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|altsyncram_mkm1:FIFOram|ram_block1a0~porta_datain_reg0          ; clk          ; clk         ; 0.000        ; 0.221      ; 0.637      ;
; 0.312 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|cntr_eo7:count_usedw|counter_reg_bit[0] ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                            ; uart_recv:u_uart_recv|rxdata[1]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; uart_recv:u_uart_recv|uart_rxd_d1                                                                                                                            ; uart_recv:u_uart_recv|rxdata[5]                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                            ; uart_send:u_uart_send|clk_cnt[15]                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[0]                        ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:rd_ptr_count|counter_reg_bit[0]                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; uart_send:u_uart_send|clk_cnt[0]                                                                                                                             ; uart_send:u_uart_send|clk_cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                             ; uart_recv:u_uart_recv|clk_cnt[0]                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[0]                              ; FIFO_ip:FIFO_ip_inst|scfifo:scfifo_component|scfifo_2431:auto_generated|a_dpfifo_9a31:dpfifo|cntr_2ob:wr_ptr|counter_reg_bit[0]                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.212   ; 0.143 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -4.212   ; 0.143 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -243.638 ; 0.0   ; 0.0      ; 0.0     ; -155.582            ;
;  clk             ; -243.638 ; 0.000 ; N/A      ; N/A     ; -155.582            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; seg_sel[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_sel[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_led[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_txd      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; res                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rxd                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; seg_sel[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; seg_sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg_sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg_sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg_sel[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg_sel[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg_sel[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg_led[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; seg_led[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1733     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1733     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 73    ; 73   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; res        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rxd   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_txd    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; res        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rxd   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_txd    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Sun Apr 03 04:33:50 2022
Info: Command: quartus_sta task -c task
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'task.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.212
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.212            -243.638 clk 
Info (332146): Worst-case hold slack is 0.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.428               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -155.582 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.789
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.789            -219.884 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -155.582 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.043
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.043             -47.859 clk 
Info (332146): Worst-case hold slack is 0.143
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.143               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -107.555 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4773 megabytes
    Info: Processing ended: Sun Apr 03 04:33:52 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


