Running: C:\Xilinx\14.7\ISE_DS\ISE\bin\nt64\unwrapped\fuse.exe -intstyle ise -incremental -o C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/TBProcesadorMonoCiclo_isim_beh.exe -prj C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/TBProcesadorMonoCiclo_beh.prj work.TBProcesadorMonoCiclo 
ISim P.20131013 (signature 0x7708f090)
Number of CPUs detected in this system: 8
Turning on mult-threading, number of parallel sub-compilation jobs: 16 
Determining compilation order of HDL files
Parsing VHDL file "C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/UnidadControl.vhd" into library work
Parsing VHDL file "C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/SEU.vhd" into library work
Parsing VHDL file "C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/RegisterFille.vhd" into library work
Parsing VHDL file "C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/NPC.vhd" into library work
Parsing VHDL file "C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/MUX.vhd" into library work
Parsing VHDL file "C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/MeomoriaInstrucciones.vhd" into library work
Parsing VHDL file "C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/ALU.vhd" into library work
Parsing VHDL file "C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/ADD.vhd" into library work
Parsing VHDL file "C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/PorcesadorMonoCiclo.vhd" into library work
Parsing VHDL file "C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/TBProcesadorMonoCiclo.vhd" into library work
Starting static elaboration
Completed static elaboration
Compiling package standard
Compiling package std_logic_1164
Compiling package std_logic_arith
Compiling package std_logic_unsigned
Compiling package textio
Compiling architecture aruitecturasumador of entity ADD [add_default]
Compiling architecture arquitecturanpc of entity NPC [npc_default]
Compiling architecture arquiterturameminstrucciones of entity MeomoriaInstrucciones [meomoriainstrucciones_default]
Compiling architecture arquitecturaunidadcontrol of entity UnidadControl [unidadcontrol_default]
Compiling architecture arquitecturaregisterfille of entity RegisterFille [registerfille_default]
Compiling architecture arquitecturamux of entity MUX [mux_default]
Compiling architecture arquitecturaseu of entity SEU [seu_default]
Compiling architecture arquitecturaalu of entity ALU [alu_default]
Compiling architecture arquitecturaprocesadormonociclo of entity PorcesadroMonoCiclo [porcesadromonociclo_default]
Compiling architecture behavior of entity tbprocesadormonociclo
Time Resolution for simulation is 1ps.
Compiled 24 VHDL Units
Built simulation executable C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/TBProcesadorMonoCiclo_isim_beh.exe
Fuse Memory Usage: 33504 KB
Fuse CPU Usage: 468 ms
