Fitter report for dnn
Sun Jul 14 11:02:15 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Sun Jul 14 11:02:15 2024           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                   ; dnn                                             ;
; Top-level Entity Name           ; dnn                                             ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 3,781 / 32,070 ( 12 % )                         ;
; Total registers                 ; 9770                                            ;
; Total pins                      ; 133 / 457 ( 29 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 2,911,360 / 4,065,280 ( 72 % )                  ;
; Total RAM Blocks                ; 361 / 397 ( 91 % )                              ;
; Total DSP Blocks                ; 3 / 87 ( 3 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 2 / 6 ( 33 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.38        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  13.9%      ;
;     Processor 3            ;  12.3%      ;
;     Processor 4            ;  12.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                                                                                                                                                                         ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component|altpll_80u:auto_generated|clk[0]~CLKENA0                                                                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                          ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                          ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                          ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                          ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                          ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                          ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                          ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                          ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a0                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a1                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a2                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a3                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a4                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a5                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a6                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a7                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a8                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a9                                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a10                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a11                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a12                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a13                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a15                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[12]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                          ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                        ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                        ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                        ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                        ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                        ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                        ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_dqm[0]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_dqm[1]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                               ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                               ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                               ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                               ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                               ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                               ; Q                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|read                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|av_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_full~DUPLICATE                                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~DUPLICATE                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]~DUPLICATE                                                                               ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                               ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                               ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                               ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                                               ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[5]~DUPLICATE                                                                               ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]~DUPLICATE                                                                               ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|internal_out_valid~DUPLICATE                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_valid                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|out_valid~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|wr_ptr[0]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|wr_ptr[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[7]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_avalon_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:word_copy_acc_0_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:word_copy_acc_0_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:dot_product_acc_0_avalon_master_agent|hold_waitrequest                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:dot_product_acc_0_avalon_master_agent|hold_waitrequest~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|read_accepted                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dot_product_acc_0_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dot_product_acc_0_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[23]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[23]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[28]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[28]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|byteen_reg[0]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|byteen_reg[0]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|count[0]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|count[0]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_mux_003:cmd_mux_003|saved_grant[0]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_mux_003:cmd_mux_003|saved_grant[0]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_mux_003:cmd_mux_004|saved_grant[1]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_mux_003:cmd_mux_004|saved_grant[1]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|active_addr[14]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|active_addr[14]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|dnn_accel_system_new_sdram_controller_0_input_efifo_module:the_dnn_accel_system_new_sdram_controller_0_input_efifo_module|entries[0]                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|dnn_accel_system_new_sdram_controller_0_input_efifo_module:the_dnn_accel_system_new_sdram_controller_0_input_efifo_module|entries[0]~DUPLICATE                                                                                                                                 ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|f_pop                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|f_pop~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|i_state.000                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|i_state.000~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|i_state.010                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|i_state.010~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|i_state.011                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|i_state.011~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|i_state.101                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|i_state.101~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|i_state.111                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|i_state.111~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|init_done                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|init_done~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_count[1]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_count[1]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_state.000000001~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[11]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|refresh_counter[11]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|D_iw[1]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|D_iw[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|D_iw[5]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|D_iw[5]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|D_iw[13]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|D_iw[13]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|D_iw[16]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[9]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[12]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[12]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[14]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[14]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[26]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[27]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[27]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[28]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[28]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[30]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_src1[16]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_src1[16]~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_src2[7]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_src2[7]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_src2[8]                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_src2[8]~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|F_pc[4]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|F_pc[4]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|R_logic_op[0]                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|R_logic_op[0]~DUPLICATE                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|W_alu_result[27]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|W_alu_result[27]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[5]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[1]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[1]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|d_byteenable[1]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|d_byteenable[1]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|d_write                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|d_write~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_oci_debug:the_dnn_accel_system_nios2_qsys_0_nios2_oci_debug|monitor_error                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_oci_debug:the_dnn_accel_system_nios2_qsys_0_nios2_oci_debug|monitor_error~DUPLICATE                                                                                        ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_oci_debug:the_dnn_accel_system_nios2_qsys_0_nios2_oci_debug|monitor_ready                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_oci_debug:the_dnn_accel_system_nios2_qsys_0_nios2_oci_debug|monitor_ready~DUPLICATE                                                                                        ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[5]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[5]~DUPLICATE                                                                                                 ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[9]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[9]~DUPLICATE                                                                                                 ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[10]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[10]~DUPLICATE                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[13]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[13]~DUPLICATE                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[14]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[14]~DUPLICATE                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[31]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[31]~DUPLICATE                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|waitrequest                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|waitrequest~DUPLICATE                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|read                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|read~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|writedata[1]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|writedata[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|writedata[5]                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|writedata[5]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_pio_0:pio_0|data_out[0]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_pio_0:pio_0|data_out[0]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|dnn_accel_system_pio_0:pio_0|data_out[6]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|dnn_accel_system_pio_0:pio_0|data_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|out_address_reg_b[1]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|out_address_reg_b[1]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|out_address_reg_b[3]                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|out_address_reg_b[3]~DUPLICATE                                                                                                                                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|xCounter[4]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|xCounter[4]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|xCounter[5]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|xCounter[5]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|xCounter[7]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|xCounter[7]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|yCounter[1]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|yCounter[1]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|yCounter[2]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|yCounter[2]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|yCounter[5]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|yCounter[5]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|yCounter[6]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|yCounter[6]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|dst_addr_reg[0]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|dst_addr_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|dst_addr_reg[3]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|dst_addr_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|dst_addr_reg[4]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|dst_addr_reg[4]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|dst_addr_reg[7]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|dst_addr_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|dst_addr_reg[9]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|dst_addr_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[4]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[10]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[10]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[13]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[13]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[21]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[21]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[25]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[25]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[28]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word_counter[28]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|slave_waitrequest                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|slave_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[0]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[0]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[2]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[3]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[6]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[9]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[9]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[11]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[11]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[12]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[12]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[13]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[13]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[14]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[14]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[17]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[17]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[20]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[20]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[21]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[21]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|state.COLLECT                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|state.COLLECT~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|state.RECORD_N                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; dnn_accel_system:sys|wordcopy:word_copy_acc_0|state.RECORD_N~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]~DUPLICATE                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]~DUPLICATE                          ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~DUPLICATE ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_22|dffs[1]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_22|dffs[1]~DUPLICATE                           ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_58|dffs[2]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_58|dffs[2]~DUPLICATE                           ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_91|dffs[2]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_91|dffs[2]~DUPLICATE                           ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_99|dffs[0]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_99|dffs[0]~DUPLICATE                           ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_136|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_136|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_159|dffs[2]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_159|dffs[2]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_160|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_160|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_207|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_207|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_233|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_233|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_236|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_236|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_243|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_243|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_263|dffs[2]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_263|dffs[2]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_295|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_295|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_347|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_347|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_379|dffs[1]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_379|dffs[1]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_392|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_392|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_400|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_400|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_443|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_443|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_445|dffs[2]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_445|dffs[2]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_466|dffs[2]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_466|dffs[2]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_475|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_475|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_506|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_506|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_521|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_521|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_575|dffs[1]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_575|dffs[1]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_575|dffs[2]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_575|dffs[2]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_596|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_596|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_597|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_597|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_607|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_607|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_610|dffs[2]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_610|dffs[2]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_625|dffs[1]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_625|dffs[1]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_628|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_628|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_631|dffs[1]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_631|dffs[1]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_656|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_656|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_695|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_695|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_726|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_726|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_741|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_741|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_800|dffs[1]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_800|dffs[1]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_801|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_801|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_804|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_804|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_821|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_821|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_823|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_823|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_835|dffs[1]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_835|dffs[1]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_877|dffs[1]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_877|dffs[1]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_877|dffs[2]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_877|dffs[2]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_912|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_912|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_939|dffs[2]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_939|dffs[2]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_942|dffs[2]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_942|dffs[2]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_955|dffs[0]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_955|dffs[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1005|dffs[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1005|dffs[1]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1013|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1013|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1043|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1043|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1073|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1073|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1077|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1077|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1085|dffs[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1085|dffs[1]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1140|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1140|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1145|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1145|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1145|dffs[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1145|dffs[1]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1157|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1157|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1158|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1158|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1160|dffs[2]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1160|dffs[2]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1188|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1188|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1226|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1226|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1249|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1249|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1255|dffs[2]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1255|dffs[2]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1264|dffs[2]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1264|dffs[2]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1273|dffs[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1273|dffs[1]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1291|dffs[2]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1291|dffs[2]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1302|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1302|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1360|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1360|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1377|dffs[2]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1377|dffs[2]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1404|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1404|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1407|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1407|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1443|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1443|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1445|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1445|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1455|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1455|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1463|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1463|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1487|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1487|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1496|dffs[2]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1496|dffs[2]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1498|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1498|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1505|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1505|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1525|dffs[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1525|dffs[1]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1558|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1558|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1579|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1579|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1596|dffs[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1596|dffs[1]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1605|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1605|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1611|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1611|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1634|dffs[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1634|dffs[0]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1682|dffs[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1682|dffs[1]~DUPLICATE                         ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[4]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[4]~DUPLICATE                                                                 ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[5]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[5]~DUPLICATE                                                                 ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_29i:auto_generated|counter_reg_bit[4]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_29i:auto_generated|counter_reg_bit[4]~DUPLICATE                                                                                ;                  ;                       ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[22]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[22]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                  ;
+-----------------------------+-----------------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                          ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-----------------------------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                                         ;              ; ADC_CS_N         ; PIN_AJ4       ; QSF Assignment             ;
; Location                    ;                                         ;              ; ADC_DIN          ; PIN_AK4       ; QSF Assignment             ;
; Location                    ;                                         ;              ; ADC_DOUT         ; PIN_AK3       ; QSF Assignment             ;
; Location                    ;                                         ;              ; ADC_SCLK         ; PIN_AK2       ; QSF Assignment             ;
; Location                    ;                                         ;              ; AUD_ADCDAT       ; PIN_K7        ; QSF Assignment             ;
; Location                    ;                                         ;              ; AUD_ADCLRCK      ; PIN_K8        ; QSF Assignment             ;
; Location                    ;                                         ;              ; AUD_BCLK         ; PIN_H7        ; QSF Assignment             ;
; Location                    ;                                         ;              ; AUD_DACDAT       ; PIN_J7        ; QSF Assignment             ;
; Location                    ;                                         ;              ; AUD_DACLRCK      ; PIN_H8        ; QSF Assignment             ;
; Location                    ;                                         ;              ; AUD_XCK          ; PIN_G7        ; QSF Assignment             ;
; Location                    ;                                         ;              ; CLOCK2_50        ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                                         ;              ; CLOCK3_50        ; PIN_Y26       ; QSF Assignment             ;
; Location                    ;                                         ;              ; CLOCK4_50        ; PIN_K14       ; QSF Assignment             ;
; Location                    ;                                         ;              ; FAN_CTRL         ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                                         ;              ; FPGA_I2C_SCLK    ; PIN_J12       ; QSF Assignment             ;
; Location                    ;                                         ;              ; FPGA_I2C_SDAT    ; PIN_K12       ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[0]        ; PIN_AC18      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[10]       ; PIN_AH18      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[11]       ; PIN_AH17      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[12]       ; PIN_AG16      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[13]       ; PIN_AE16      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[14]       ; PIN_AF16      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[15]       ; PIN_AG17      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[16]       ; PIN_AA18      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[17]       ; PIN_AA19      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[18]       ; PIN_AE17      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[19]       ; PIN_AC20      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[1]        ; PIN_Y17       ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[20]       ; PIN_AH19      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[21]       ; PIN_AJ20      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[22]       ; PIN_AH20      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[23]       ; PIN_AK21      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[24]       ; PIN_AD19      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[25]       ; PIN_AD20      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[26]       ; PIN_AE18      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[27]       ; PIN_AE19      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[28]       ; PIN_AF20      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[29]       ; PIN_AF21      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[2]        ; PIN_AD17      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[30]       ; PIN_AF19      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[31]       ; PIN_AG21      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[32]       ; PIN_AF18      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[33]       ; PIN_AG20      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[34]       ; PIN_AG18      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[35]       ; PIN_AJ21      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[3]        ; PIN_Y18       ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[4]        ; PIN_AK16      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[5]        ; PIN_AK18      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[6]        ; PIN_AK19      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[7]        ; PIN_AJ19      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[8]        ; PIN_AJ17      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_0[9]        ; PIN_AJ16      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[0]        ; PIN_AB17      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[10]       ; PIN_AG26      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[11]       ; PIN_AH24      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[12]       ; PIN_AH27      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[13]       ; PIN_AJ27      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[14]       ; PIN_AK29      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[15]       ; PIN_AK28      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[16]       ; PIN_AK27      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[17]       ; PIN_AJ26      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[18]       ; PIN_AK26      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[19]       ; PIN_AH25      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[1]        ; PIN_AA21      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[20]       ; PIN_AJ25      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[21]       ; PIN_AJ24      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[22]       ; PIN_AK24      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[23]       ; PIN_AG23      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[24]       ; PIN_AK23      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[25]       ; PIN_AH23      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[26]       ; PIN_AK22      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[27]       ; PIN_AJ22      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[28]       ; PIN_AH22      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[29]       ; PIN_AG22      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[2]        ; PIN_AB21      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[30]       ; PIN_AF24      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[31]       ; PIN_AF23      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[32]       ; PIN_AE22      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[33]       ; PIN_AD21      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[34]       ; PIN_AA20      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[35]       ; PIN_AC22      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[3]        ; PIN_AC23      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[4]        ; PIN_AD24      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[5]        ; PIN_AE23      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[6]        ; PIN_AE24      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[7]        ; PIN_AF25      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[8]        ; PIN_AF26      ; QSF Assignment             ;
; Location                    ;                                         ;              ; GPIO_1[9]        ; PIN_AG25      ; QSF Assignment             ;
; Location                    ;                                         ;              ; IRDA_RXD         ; PIN_AA30      ; QSF Assignment             ;
; Location                    ;                                         ;              ; IRDA_TXD         ; PIN_AB30      ; QSF Assignment             ;
; Location                    ;                                         ;              ; PS2_CLK          ; PIN_AD7       ; QSF Assignment             ;
; Location                    ;                                         ;              ; PS2_CLK2         ; PIN_AD9       ; QSF Assignment             ;
; Location                    ;                                         ;              ; PS2_DAT          ; PIN_AE7       ; QSF Assignment             ;
; Location                    ;                                         ;              ; PS2_DAT2         ; PIN_AE9       ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_CLK27         ; PIN_H15       ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_DATA[0]       ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_DATA[1]       ; PIN_B1        ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_DATA[2]       ; PIN_E2        ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_DATA[3]       ; PIN_B2        ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_DATA[4]       ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_DATA[5]       ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_DATA[6]       ; PIN_C2        ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_DATA[7]       ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_HS            ; PIN_A5        ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_RESET_N       ; PIN_F6        ; QSF Assignment             ;
; Location                    ;                                         ;              ; TD_VS            ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_B2_CLK       ; PIN_AF4       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_B2_DATA[0]   ; PIN_AH4       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_B2_DATA[1]   ; PIN_AH3       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_B2_DATA[2]   ; PIN_AJ2       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_B2_DATA[3]   ; PIN_AJ1       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_B2_DATA[4]   ; PIN_AH2       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_B2_DATA[5]   ; PIN_AG3       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_B2_DATA[6]   ; PIN_AG2       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_B2_DATA[7]   ; PIN_AG1       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_EMPTY        ; PIN_AF5       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_FULL         ; PIN_AG5       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_OE_N         ; PIN_AF6       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_RD_N         ; PIN_AG6       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_RESET_N      ; PIN_AG7       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_SCL          ; PIN_AG8       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_SDA          ; PIN_AF8       ; QSF Assignment             ;
; Location                    ;                                         ;              ; USB_WR_N         ; PIN_AH5       ; QSF Assignment             ;
; Location                    ;                                         ;              ; VGA_BLANK_N      ; PIN_F10       ; QSF Assignment             ;
; Location                    ;                                         ;              ; VGA_SYNC_N       ; PIN_C10       ; QSF Assignment             ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; dnn_accel_system_new_sdram_controller_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; dnn_accel_system_new_sdram_controller_0 ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-----------------------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14037 ) ; 0.00 % ( 0 / 14037 )       ; 0.00 % ( 0 / 14037 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14037 ) ; 0.00 % ( 0 / 14037 )       ; 0.00 % ( 0 / 14037 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:dot_acc          ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:dot_acc          ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4419 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 245 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:dot_acc          ; 0.00 % ( 0 / 9339 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 34 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/totally_legal_version_of_quartus/project/machine-learning/output_files/dnn.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,781 / 32,070        ; 12 %  ;
; ALMs needed [=A-B+C]                                        ; 3,781                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,400 / 32,070        ; 17 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,024                 ;       ;
;         [b] ALMs used for LUT logic                         ; 901                   ;       ;
;         [c] ALMs used for registers                         ; 3,475                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,629 / 32,070        ; 5 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 10 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 9                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 778 / 3,207           ; 24 %  ;
;     -- Logic LABs                                           ; 778                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,417                 ;       ;
;     -- 7 input functions                                    ; 9                     ;       ;
;     -- 6 input functions                                    ; 1,285                 ;       ;
;     -- 5 input functions                                    ; 456                   ;       ;
;     -- 4 input functions                                    ; 463                   ;       ;
;     -- <=3 input functions                                  ; 1,204                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 5,072                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 9,701                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 8,998 / 64,140        ; 14 %  ;
;         -- Secondary logic registers                        ; 703 / 64,140          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 9,470                 ;       ;
;         -- Routing optimization registers                   ; 231                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 133 / 457             ; 29 %  ;
;     -- Clock pins                                           ; 6 / 8                 ; 75 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
; I/O registers                                               ; 69                    ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 361 / 397             ; 91 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,911,360 / 4,065,280 ; 72 %  ;
; Total block memory implementation bits                      ; 3,696,640 / 4,065,280 ; 91 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 3 / 87                ; 3 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global signals                                              ; 6                     ;       ;
;     -- Global clocks                                        ; 5 / 16                ; 31 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.5% / 7.3% / 8.4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 32.9% / 31.8% / 41.7% ;       ;
; Maximum fan-out                                             ; 6776                  ;       ;
; Highest non-global fan-out                                  ; 3029                  ;       ;
; Total fan-out                                               ; 61297                 ;       ;
; Average fan-out                                             ; 3.24                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                          ;
+-------------------------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:dot_acc ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1340 / 32070 ( 4 % )  ; 94 / 32070 ( < 1 % )  ; 2348 / 32070 ( 7 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1340                  ; 94                    ; 2348                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1466 / 32070 ( 5 % )  ; 100 / 32070 ( < 1 % ) ; 3837 / 32070 ( 12 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 620                   ; 34                    ; 371                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 595                   ; 43                    ; 264                   ; 0                              ;
;         [c] ALMs used for registers                         ; 251                   ; 23                    ; 3202                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                     ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 135 / 32070 ( < 1 % ) ; 6 / 32070 ( < 1 % )   ; 1490 / 32070 ( 5 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 9 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )     ; 1 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                     ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                     ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 9                     ; 0                     ; 0                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                                             ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 220 / 3207 ( 7 % )    ; 19 / 3207 ( < 1 % )   ; 561 / 3207 ( 17 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 220                   ; 19                    ; 561                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2096                  ; 133                   ; 1188                  ; 0                              ;
;     -- 7 input functions                                    ; 7                     ; 2                     ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 367                   ; 25                    ; 893                   ; 0                              ;
;     -- 5 input functions                                    ; 337                   ; 26                    ; 93                    ; 0                              ;
;     -- 4 input functions                                    ; 411                   ; 22                    ; 30                    ; 0                              ;
;     -- <=3 input functions                                  ; 974                   ; 58                    ; 172                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 355                   ; 31                    ; 4686                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                       ;                       ;                                ;
;         -- Primary logic registers                          ; 1740 / 64140 ( 3 % )  ; 112 / 64140 ( < 1 % ) ; 7146 / 64140 ( 11 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 143 / 64140 ( < 1 % ) ; 10 / 64140 ( < 1 % )  ; 550 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                       ;                       ;                                ;
;         -- Design implementation registers                  ; 1755                  ; 112                   ; 7603                  ; 0                              ;
;         -- Routing optimization registers                   ; 128                   ; 10                    ; 93                    ; 0                              ;
;                                                             ;                       ;                       ;                       ;                                ;
;                                                             ;                       ;                       ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                                    ; 128                   ; 0                     ; 0                     ; 5                              ;
; I/O registers                                               ; 69                    ; 0                     ; 0                     ; 0                              ;
; Total block memory bits                                     ; 658560                ; 0                     ; 2252800               ; 0                              ;
; Total block memory implementation bits                      ; 880640                ; 0                     ; 2816000               ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 86 / 397 ( 21 % )     ; 0 / 397 ( 0 % )       ; 275 / 397 ( 69 % )    ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 3 / 87 ( 3 % )        ; 0 / 87 ( 0 % )        ; 0 / 87 ( 0 % )        ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )       ; 5 / 116 ( 4 % )                ;
; Double data rate I/O input circuitry                        ; 16 / 400 ( 4 % )      ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 37 / 400 ( 9 % )      ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )       ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 425 ( 3 % )      ; 0 / 425 ( 0 % )       ; 0 / 425 ( 0 % )       ; 0 / 425 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )        ; 4 / 54 ( 7 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )         ; 2 / 6 ( 33 % )                 ;
;                                                             ;                       ;                       ;                       ;                                ;
; Connections                                                 ;                       ;                       ;                       ;                                ;
;     -- Input Connections                                    ; 2346                  ; 185                   ; 9882                  ; 1                              ;
;     -- Registered Input Connections                         ; 2167                  ; 131                   ; 8478                  ; 0                              ;
;     -- Output Connections                                   ; 1124                  ; 706                   ; 35                    ; 10549                          ;
;     -- Registered Output Connections                        ; 728                   ; 706                   ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                       ;                                ;
; Internal Connections                                        ;                       ;                       ;                       ;                                ;
;     -- Total Connections                                    ; 20975                 ; 1716                  ; 45860                 ; 10658                          ;
;     -- Registered Connections                               ; 12540                 ; 1388                  ; 33304                 ; 0                              ;
;                                                             ;                       ;                       ;                       ;                                ;
; External Connections                                        ;                       ;                       ;                       ;                                ;
;     -- Top                                                  ; 32                    ; 204                   ; 1100                  ; 2134                           ;
;     -- sld_hub:auto_hub                                     ; 204                   ; 22                    ; 501                   ; 164                            ;
;     -- sld_signaltap:dot_acc                                ; 1100                  ; 501                   ; 64                    ; 8252                           ;
;     -- hard_block:auto_generated_inst                       ; 2134                  ; 164                   ; 8252                  ; 0                              ;
;                                                             ;                       ;                       ;                       ;                                ;
; Partition Interface                                         ;                       ;                       ;                       ;                                ;
;     -- Input Ports                                          ; 52                    ; 111                   ; 1719                  ; 6                              ;
;     -- Output Ports                                         ; 595                   ; 128                   ; 1115                  ; 15                             ;
;     -- Bidir Ports                                          ; 16                    ; 0                     ; 0                     ; 0                              ;
;                                                             ;                       ;                       ;                       ;                                ;
; Registered Ports                                            ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                     ; 758                   ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 68                    ; 1101                  ; 0                              ;
;                                                             ;                       ;                       ;                       ;                                ;
; Port Connectivity                                           ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                     ; 255                   ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 45                    ; 2                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                     ; 15                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 84                    ; 554                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 89                    ; 568                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 76                    ; 1103                  ; 0                              ;
+-------------------------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[3]   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------+
; DRAM_DQ[0]  ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe               ;
; DRAM_DQ[10] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10 ;
; DRAM_DQ[11] ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11 ;
; DRAM_DQ[12] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12 ;
; DRAM_DQ[13] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13 ;
; DRAM_DQ[14] ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14 ;
; DRAM_DQ[15] ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15 ;
; DRAM_DQ[1]  ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1  ;
; DRAM_DQ[2]  ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2  ;
; DRAM_DQ[3]  ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3  ;
; DRAM_DQ[4]  ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4  ;
; DRAM_DQ[5]  ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5  ;
; DRAM_DQ[6]  ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6  ;
; DRAM_DQ[7]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7  ;
; DRAM_DQ[8]  ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8  ;
; DRAM_DQ[9]  ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 44 / 48 ( 92 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 7 / 80 ( 9 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 27 / 80 ( 34 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; KEY[0]        ; Incomplete set of assignments ;
; KEY[1]        ; Incomplete set of assignments ;
; KEY[2]        ; Incomplete set of assignments ;
; SW[0]         ; Incomplete set of assignments ;
; SW[1]         ; Incomplete set of assignments ;
; SW[2]         ; Incomplete set of assignments ;
; SW[3]         ; Incomplete set of assignments ;
; SW[4]         ; Incomplete set of assignments ;
; SW[5]         ; Incomplete set of assignments ;
; SW[6]         ; Incomplete set of assignments ;
; SW[7]         ; Incomplete set of assignments ;
; SW[8]         ; Incomplete set of assignments ;
; SW[9]         ; Incomplete set of assignments ;
; LEDR[0]       ; Incomplete set of assignments ;
; LEDR[1]       ; Incomplete set of assignments ;
; LEDR[2]       ; Incomplete set of assignments ;
; LEDR[3]       ; Incomplete set of assignments ;
; LEDR[4]       ; Incomplete set of assignments ;
; LEDR[5]       ; Incomplete set of assignments ;
; LEDR[6]       ; Incomplete set of assignments ;
; LEDR[7]       ; Incomplete set of assignments ;
; LEDR[8]       ; Incomplete set of assignments ;
; LEDR[9]       ; Incomplete set of assignments ;
; VGA_R[0]      ; Incomplete set of assignments ;
; VGA_R[1]      ; Incomplete set of assignments ;
; VGA_R[2]      ; Incomplete set of assignments ;
; VGA_R[3]      ; Incomplete set of assignments ;
; VGA_R[4]      ; Incomplete set of assignments ;
; VGA_R[5]      ; Incomplete set of assignments ;
; VGA_R[6]      ; Incomplete set of assignments ;
; VGA_R[7]      ; Incomplete set of assignments ;
; VGA_G[0]      ; Incomplete set of assignments ;
; VGA_G[1]      ; Incomplete set of assignments ;
; VGA_G[2]      ; Incomplete set of assignments ;
; VGA_G[3]      ; Incomplete set of assignments ;
; VGA_G[4]      ; Incomplete set of assignments ;
; VGA_G[5]      ; Incomplete set of assignments ;
; VGA_G[6]      ; Incomplete set of assignments ;
; VGA_G[7]      ; Incomplete set of assignments ;
; VGA_B[0]      ; Incomplete set of assignments ;
; VGA_B[1]      ; Incomplete set of assignments ;
; VGA_B[2]      ; Incomplete set of assignments ;
; VGA_B[3]      ; Incomplete set of assignments ;
; VGA_B[4]      ; Incomplete set of assignments ;
; VGA_B[5]      ; Incomplete set of assignments ;
; VGA_B[6]      ; Incomplete set of assignments ;
; VGA_B[7]      ; Incomplete set of assignments ;
; VGA_HS        ; Incomplete set of assignments ;
; VGA_VS        ; Incomplete set of assignments ;
; VGA_CLK       ; Incomplete set of assignments ;
; DRAM_CLK      ; Incomplete set of assignments ;
; DRAM_CKE      ; Incomplete set of assignments ;
; DRAM_CAS_N    ; Incomplete set of assignments ;
; DRAM_RAS_N    ; Incomplete set of assignments ;
; DRAM_WE_N     ; Incomplete set of assignments ;
; DRAM_ADDR[0]  ; Incomplete set of assignments ;
; DRAM_ADDR[1]  ; Incomplete set of assignments ;
; DRAM_ADDR[2]  ; Incomplete set of assignments ;
; DRAM_ADDR[3]  ; Incomplete set of assignments ;
; DRAM_ADDR[4]  ; Incomplete set of assignments ;
; DRAM_ADDR[5]  ; Incomplete set of assignments ;
; DRAM_ADDR[6]  ; Incomplete set of assignments ;
; DRAM_ADDR[7]  ; Incomplete set of assignments ;
; DRAM_ADDR[8]  ; Incomplete set of assignments ;
; DRAM_ADDR[9]  ; Incomplete set of assignments ;
; DRAM_ADDR[10] ; Incomplete set of assignments ;
; DRAM_ADDR[11] ; Incomplete set of assignments ;
; DRAM_ADDR[12] ; Incomplete set of assignments ;
; DRAM_BA[0]    ; Incomplete set of assignments ;
; DRAM_BA[1]    ; Incomplete set of assignments ;
; DRAM_CS_N     ; Incomplete set of assignments ;
; DRAM_UDQM     ; Incomplete set of assignments ;
; DRAM_LDQM     ; Incomplete set of assignments ;
; HEX0[0]       ; Incomplete set of assignments ;
; HEX0[1]       ; Incomplete set of assignments ;
; HEX0[2]       ; Incomplete set of assignments ;
; HEX0[3]       ; Incomplete set of assignments ;
; HEX0[4]       ; Incomplete set of assignments ;
; HEX0[5]       ; Incomplete set of assignments ;
; HEX0[6]       ; Incomplete set of assignments ;
; HEX1[0]       ; Incomplete set of assignments ;
; HEX1[1]       ; Incomplete set of assignments ;
; HEX1[2]       ; Incomplete set of assignments ;
; HEX1[3]       ; Incomplete set of assignments ;
; HEX1[4]       ; Incomplete set of assignments ;
; HEX1[5]       ; Incomplete set of assignments ;
; HEX1[6]       ; Incomplete set of assignments ;
; HEX2[0]       ; Incomplete set of assignments ;
; HEX2[1]       ; Incomplete set of assignments ;
; HEX2[2]       ; Incomplete set of assignments ;
; HEX2[3]       ; Incomplete set of assignments ;
; HEX2[4]       ; Incomplete set of assignments ;
; HEX2[5]       ; Incomplete set of assignments ;
; HEX2[6]       ; Incomplete set of assignments ;
; HEX3[0]       ; Incomplete set of assignments ;
; HEX3[1]       ; Incomplete set of assignments ;
; HEX3[2]       ; Incomplete set of assignments ;
; HEX3[3]       ; Incomplete set of assignments ;
; HEX3[4]       ; Incomplete set of assignments ;
; HEX3[5]       ; Incomplete set of assignments ;
; HEX3[6]       ; Incomplete set of assignments ;
; HEX4[0]       ; Incomplete set of assignments ;
; HEX4[1]       ; Incomplete set of assignments ;
; HEX4[2]       ; Incomplete set of assignments ;
; HEX4[3]       ; Incomplete set of assignments ;
; HEX4[4]       ; Incomplete set of assignments ;
; HEX4[5]       ; Incomplete set of assignments ;
; HEX4[6]       ; Incomplete set of assignments ;
; HEX5[0]       ; Incomplete set of assignments ;
; HEX5[1]       ; Incomplete set of assignments ;
; HEX5[2]       ; Incomplete set of assignments ;
; HEX5[3]       ; Incomplete set of assignments ;
; HEX5[4]       ; Incomplete set of assignments ;
; HEX5[5]       ; Incomplete set of assignments ;
; HEX5[6]       ; Incomplete set of assignments ;
; DRAM_DQ[0]    ; Incomplete set of assignments ;
; DRAM_DQ[1]    ; Incomplete set of assignments ;
; DRAM_DQ[2]    ; Incomplete set of assignments ;
; DRAM_DQ[3]    ; Incomplete set of assignments ;
; DRAM_DQ[4]    ; Incomplete set of assignments ;
; DRAM_DQ[5]    ; Incomplete set of assignments ;
; DRAM_DQ[6]    ; Incomplete set of assignments ;
; DRAM_DQ[7]    ; Incomplete set of assignments ;
; DRAM_DQ[8]    ; Incomplete set of assignments ;
; DRAM_DQ[9]    ; Incomplete set of assignments ;
; DRAM_DQ[10]   ; Incomplete set of assignments ;
; DRAM_DQ[11]   ; Incomplete set of assignments ;
; DRAM_DQ[12]   ; Incomplete set of assignments ;
; DRAM_DQ[13]   ; Incomplete set of assignments ;
; DRAM_DQ[14]   ; Incomplete set of assignments ;
; DRAM_DQ[15]   ; Incomplete set of assignments ;
; CLOCK_50      ; Incomplete set of assignments ;
; KEY[3]        ; Incomplete set of assignments ;
+---------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+
;                                                                                                                                                                ;                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+
; dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                       ;                                                                                                  ;
;     -- PLL Type                                                                                                                                                ; Integer PLL                                                                                      ;
;     -- PLL Location                                                                                                                                            ; FRACTIONALPLL_X0_Y1_N0                                                                           ;
;     -- PLL Feedback clock type                                                                                                                                 ; none                                                                                             ;
;     -- PLL Bandwidth                                                                                                                                           ; Auto                                                                                             ;
;         -- PLL Bandwidth Range                                                                                                                                 ; 1200000 to 600000 Hz                                                                             ;
;     -- Reference Clock Frequency                                                                                                                               ; 50.0 MHz                                                                                         ;
;     -- Reference Clock Sourced by                                                                                                                              ; Dedicated Pin                                                                                    ;
;     -- PLL VCO Frequency                                                                                                                                       ; 500.0 MHz                                                                                        ;
;     -- PLL Operation Mode                                                                                                                                      ; Direct                                                                                           ;
;     -- PLL Freq Min Lock                                                                                                                                       ; 30.000000 MHz                                                                                    ;
;     -- PLL Freq Max Lock                                                                                                                                       ; 80.000000 MHz                                                                                    ;
;     -- PLL Enable                                                                                                                                              ; On                                                                                               ;
;     -- PLL Fractional Division                                                                                                                                 ; N/A                                                                                              ;
;     -- M Counter                                                                                                                                               ; 20                                                                                               ;
;     -- N Counter                                                                                                                                               ; 2                                                                                                ;
;     -- PLL Refclk Select                                                                                                                                       ;                                                                                                  ;
;             -- PLL Refclk Select Location                                                                                                                      ; PLLREFCLKSELECT_X0_Y7_N0                                                                         ;
;             -- PLL Reference Clock Input 0 source                                                                                                              ; clk_0                                                                                            ;
;             -- PLL Reference Clock Input 1 source                                                                                                              ; ref_clk1                                                                                         ;
;             -- ADJPLLIN source                                                                                                                                 ; N/A                                                                                              ;
;             -- CORECLKIN source                                                                                                                                ; N/A                                                                                              ;
;             -- IQTXRXCLKIN source                                                                                                                              ; N/A                                                                                              ;
;             -- PLLIQCLKIN source                                                                                                                               ; N/A                                                                                              ;
;             -- RXIQCLKIN source                                                                                                                                ; N/A                                                                                              ;
;             -- CLKIN(0) source                                                                                                                                 ; CLOCK_50~input                                                                                   ;
;             -- CLKIN(1) source                                                                                                                                 ; N/A                                                                                              ;
;             -- CLKIN(2) source                                                                                                                                 ; N/A                                                                                              ;
;             -- CLKIN(3) source                                                                                                                                 ; N/A                                                                                              ;
;     -- PLL Output Counter                                                                                                                                      ;                                                                                                  ;
;         -- dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                        ;                                                                                                  ;
;             -- Output Clock Frequency                                                                                                                          ; 50.0 MHz                                                                                         ;
;             -- Output Clock Location                                                                                                                           ; PLLOUTPUTCOUNTER_X0_Y7_N1                                                                        ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                          ; Off                                                                                              ;
;             -- Duty Cycle                                                                                                                                      ; 50.0000                                                                                          ;
;             -- Phase Shift                                                                                                                                     ; 0.000000 degrees                                                                                 ;
;             -- C Counter                                                                                                                                       ; 10                                                                                               ;
;             -- C Counter PH Mux PRST                                                                                                                           ; 0                                                                                                ;
;             -- C Counter PRST                                                                                                                                  ; 1                                                                                                ;
;         -- dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER                                        ;                                                                                                  ;
;             -- Output Clock Frequency                                                                                                                          ; 25.0 MHz                                                                                         ;
;             -- Output Clock Location                                                                                                                           ; PLLOUTPUTCOUNTER_X0_Y4_N1                                                                        ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                          ; Off                                                                                              ;
;             -- Duty Cycle                                                                                                                                      ; 50.0000                                                                                          ;
;             -- Phase Shift                                                                                                                                     ; 0.000000 degrees                                                                                 ;
;             -- C Counter                                                                                                                                       ; 20                                                                                               ;
;             -- C Counter PH Mux PRST                                                                                                                           ; 0                                                                                                ;
;             -- C Counter PRST                                                                                                                                  ; 1                                                                                                ;
;         -- dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER                                        ;                                                                                                  ;
;             -- Output Clock Frequency                                                                                                                          ; 50.0 MHz                                                                                         ;
;             -- Output Clock Location                                                                                                                           ; PLLOUTPUTCOUNTER_X0_Y8_N1                                                                        ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                          ; Off                                                                                              ;
;             -- Duty Cycle                                                                                                                                      ; 50.0000                                                                                          ;
;             -- Phase Shift                                                                                                                                     ; 306.000000 degrees                                                                               ;
;             -- C Counter                                                                                                                                       ; 10                                                                                               ;
;             -- C Counter PH Mux PRST                                                                                                                           ; 4                                                                                                ;
;             -- C Counter PRST                                                                                                                                  ; 9                                                                                                ;
;                                                                                                                                                                ;                                                                                                  ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                                                                                                  ;
;     -- PLL Type                                                                                                                                                ; Integer PLL                                                                                      ;
;     -- PLL Location                                                                                                                                            ; FRACTIONALPLL_X89_Y1_N0                                                                          ;
;     -- PLL Feedback clock type                                                                                                                                 ; Global Clock                                                                                     ;
;     -- PLL Bandwidth                                                                                                                                           ; Auto                                                                                             ;
;         -- PLL Bandwidth Range                                                                                                                                 ; 2100000 to 1400000 Hz                                                                            ;
;     -- Reference Clock Frequency                                                                                                                               ; 50.0 MHz                                                                                         ;
;     -- Reference Clock Sourced by                                                                                                                              ; Dedicated Pin                                                                                    ;
;     -- PLL VCO Frequency                                                                                                                                       ; 300.0 MHz                                                                                        ;
;     -- PLL Operation Mode                                                                                                                                      ; Normal                                                                                           ;
;     -- PLL Freq Min Lock                                                                                                                                       ; 50.000000 MHz                                                                                    ;
;     -- PLL Freq Max Lock                                                                                                                                       ; 133.333333 MHz                                                                                   ;
;     -- PLL Enable                                                                                                                                              ; On                                                                                               ;
;     -- PLL Fractional Division                                                                                                                                 ; N/A                                                                                              ;
;     -- M Counter                                                                                                                                               ; 12                                                                                               ;
;     -- N Counter                                                                                                                                               ; 2                                                                                                ;
;     -- PLL Refclk Select                                                                                                                                       ;                                                                                                  ;
;             -- PLL Refclk Select Location                                                                                                                      ; PLLREFCLKSELECT_X89_Y7_N0                                                                        ;
;             -- PLL Reference Clock Input 0 source                                                                                                              ; core_ref_clk                                                                                     ;
;             -- PLL Reference Clock Input 1 source                                                                                                              ; ref_clk1                                                                                         ;
;             -- ADJPLLIN source                                                                                                                                 ; N/A                                                                                              ;
;             -- CORECLKIN source                                                                                                                                ; dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ;
;             -- IQTXRXCLKIN source                                                                                                                              ; N/A                                                                                              ;
;             -- PLLIQCLKIN source                                                                                                                               ; N/A                                                                                              ;
;             -- RXIQCLKIN source                                                                                                                                ; N/A                                                                                              ;
;             -- CLKIN(0) source                                                                                                                                 ; N/A                                                                                              ;
;             -- CLKIN(1) source                                                                                                                                 ; N/A                                                                                              ;
;             -- CLKIN(2) source                                                                                                                                 ; N/A                                                                                              ;
;             -- CLKIN(3) source                                                                                                                                 ; N/A                                                                                              ;
;     -- PLL Output Counter                                                                                                                                      ;                                                                                                  ;
;         -- dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                                                                                                  ;
;             -- Output Clock Frequency                                                                                                                          ; 25.0 MHz                                                                                         ;
;             -- Output Clock Location                                                                                                                           ; PLLOUTPUTCOUNTER_X89_Y0_N1                                                                       ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                          ; Off                                                                                              ;
;             -- Duty Cycle                                                                                                                                      ; 50.0000                                                                                          ;
;             -- Phase Shift                                                                                                                                     ; 0.000000 degrees                                                                                 ;
;             -- C Counter                                                                                                                                       ; 12                                                                                               ;
;             -- C Counter PH Mux PRST                                                                                                                           ; 0                                                                                                ;
;             -- C Counter PRST                                                                                                                                  ; 1                                                                                                ;
;                                                                                                                                                                ;                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Entity Name                                                ; Library Name     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------+
; |dnn                                                                                                                                    ; 3781.0 (1.3)         ; 5400.0 (1.5)                     ; 1629.0 (0.2)                                      ; 10.0 (0.0)                       ; 0.0 (0.0)            ; 3417 (3)            ; 9701 (0)                  ; 69 (69)       ; 2911360           ; 361   ; 3          ; 133  ; 0            ; |dnn                                                                                                                                                                                                                                                                                                                                                                                                                                                ; dnn                                                        ; work             ;
;    |dnn_accel_system:sys|                                                                                                               ; 1337.9 (0.0)         ; 1463.0 (0.0)                     ; 133.8 (0.0)                                       ; 8.8 (0.0)                        ; 0.0 (0.0)            ; 2093 (0)            ; 1883 (0)                  ; 0 (0)         ; 658560            ; 86    ; 3          ; 0    ; 0            ; |dnn|dnn_accel_system:sys                                                                                                                                                                                                                                                                                                                                                                                                                           ; dnn_accel_system                                           ; dnn_accel_system ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                    ; altera_reset_controller                                    ; dnn_accel_system ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                         ; altera_reset_synchronizer                                  ; dnn_accel_system ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 4.3 (2.8)            ; 8.8 (5.3)                        ; 4.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                ; altera_reset_controller                                    ; dnn_accel_system ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.5 (0.5)            ; 2.0 (2.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                 ; altera_reset_synchronizer                                  ; dnn_accel_system ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                     ; altera_reset_synchronizer                                  ; dnn_accel_system ;
;       |dnn_accel_system_jtag_uart_0:jtag_uart_0|                                                                                        ; 65.3 (17.8)          ; 78.2 (19.9)                      ; 12.9 (2.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (35)            ; 116 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                                  ; dnn_accel_system_jtag_uart_0                               ; dnn_accel_system ;
;          |alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|                                                             ; 23.3 (23.3)          ; 31.6 (31.6)                      ; 8.4 (8.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                 ; alt_jtag_atlantic                                          ; work             ;
;          |dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|                                              ; 12.2 (0.0)           ; 14.2 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 28 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                  ; dnn_accel_system_jtag_uart_0_scfifo_r                      ; dnn_accel_system ;
;             |scfifo:rfifo|                                                                                                              ; 12.2 (0.0)           ; 14.2 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 28 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                     ; scfifo                                                     ; work             ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.2 (0.0)           ; 14.2 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 28 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                          ; scfifo_3291                                                ; work             ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.2 (0.0)           ; 14.2 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 28 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                     ; a_dpfifo_5771                                              ; work             ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.2 (3.2)            ; 8.2 (5.2)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (7)              ; 16 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                             ; a_fefifo_7cf                                               ; work             ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                        ; cntr_vg7                                                   ; work             ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                             ; altsyncram_7pu1                                            ; work             ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                               ; cntr_jgb                                                   ; work             ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                     ; cntr_jgb                                                   ; work             ;
;          |dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|                                              ; 12.1 (0.0)           ; 12.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                  ; dnn_accel_system_jtag_uart_0_scfifo_w                      ; dnn_accel_system ;
;             |scfifo:wfifo|                                                                                                              ; 12.1 (0.0)           ; 12.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                     ; scfifo                                                     ; work             ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.1 (0.0)           ; 12.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                          ; scfifo_3291                                                ; work             ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.1 (0.0)           ; 12.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                     ; a_dpfifo_5771                                              ; work             ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.1 (3.1)            ; 6.5 (3.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 9 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                             ; a_fefifo_7cf                                               ; work             ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                        ; cntr_vg7                                                   ; work             ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                             ; altsyncram_7pu1                                            ; work             ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                               ; cntr_jgb                                                   ; work             ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                     ; cntr_jgb                                                   ; work             ;
;       |dnn_accel_system_mm_interconnect_0:mm_interconnect_0|                                                                            ; 277.9 (0.0)          ; 298.3 (0.0)                      ; 20.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 463 (0)             ; 305 (0)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                      ; dnn_accel_system_mm_interconnect_0                         ; dnn_accel_system ;
;          |altera_avalon_sc_fifo:dot_product_acc_0_slave_agent_rsp_fifo|                                                                 ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:dot_product_acc_0_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                      ; dnn_accel_system ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                      ; dnn_accel_system ;
;          |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|                                                             ; 9.0 (9.0)            ; 10.3 (10.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                      ; dnn_accel_system ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                ; altsyncram                                                 ; work             ;
;                |altsyncram_40n1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated                                                                                                                                                                                                                                                 ; altsyncram_40n1                                            ; work             ;
;          |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|                                                               ; 35.5 (35.5)          ; 38.2 (38.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 65 (65)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                      ; dnn_accel_system ;
;          |altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_agent_rsp_fifo|                                                          ; 6.0 (6.0)            ; 7.0 (7.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                      ; dnn_accel_system ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                      ; dnn_accel_system ;
;          |altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|                                                                                ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                      ; dnn_accel_system ;
;          |altera_avalon_sc_fifo:vga_avalon_slave_0_agent_rsp_fifo|                                                                      ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                      ; dnn_accel_system ;
;          |altera_avalon_sc_fifo:word_copy_acc_0_slave_agent_rsp_fifo|                                                                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:word_copy_acc_0_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                      ; dnn_accel_system ;
;          |altera_merlin_master_agent:dot_product_acc_0_avalon_master_agent|                                                             ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:dot_product_acc_0_avalon_master_agent                                                                                                                                                                                                                                                                                                     ; altera_merlin_master_agent                                 ; dnn_accel_system ;
;          |altera_merlin_master_agent:word_copy_acc_0_avalon_master_1_1_agent|                                                           ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:word_copy_acc_0_avalon_master_1_1_agent                                                                                                                                                                                                                                                                                                   ; altera_merlin_master_agent                                 ; dnn_accel_system ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                                          ; 5.7 (5.7)            ; 6.0 (6.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                                                                  ; altera_merlin_master_translator                            ; dnn_accel_system ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                                                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_master_translator                            ; dnn_accel_system ;
;          |altera_merlin_slave_agent:dot_product_acc_0_slave_agent|                                                                      ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:dot_product_acc_0_slave_agent                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                  ; dnn_accel_system ;
;          |altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|                                                                    ; 7.4 (4.8)            ; 8.6 (5.6)                        ; 1.2 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (9)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                                  ; dnn_accel_system ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                              ; altera_merlin_burst_uncompressor                           ; dnn_accel_system ;
;          |altera_merlin_slave_agent:pio_0_s1_agent|                                                                                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_0_s1_agent                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                                  ; dnn_accel_system ;
;          |altera_merlin_slave_agent:vga_avalon_slave_0_agent|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_avalon_slave_0_agent                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                                  ; dnn_accel_system ;
;          |altera_merlin_slave_agent:word_copy_acc_0_slave_agent|                                                                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:word_copy_acc_0_slave_agent                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                                  ; dnn_accel_system ;
;          |altera_merlin_slave_translator:dot_product_acc_0_slave_translator|                                                            ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:dot_product_acc_0_slave_translator                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                             ; dnn_accel_system ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 8.8 (8.8)            ; 10.5 (10.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                             ; dnn_accel_system ;
;          |altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|                                                     ; 9.5 (9.5)            ; 11.5 (11.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                             ; dnn_accel_system ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                             ; dnn_accel_system ;
;          |altera_merlin_slave_translator:pio_0_s1_translator|                                                                           ; 4.0 (4.0)            ; 4.3 (4.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                             ; dnn_accel_system ;
;          |altera_merlin_slave_translator:vga_avalon_slave_0_translator|                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                             ; dnn_accel_system ;
;          |altera_merlin_slave_translator:word_copy_acc_0_slave_translator|                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:word_copy_acc_0_slave_translator                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                             ; dnn_accel_system ;
;          |altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|                                                      ; 34.6 (34.6)          ; 34.7 (34.7)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                              ; altera_merlin_width_adapter                                ; dnn_accel_system ;
;          |altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter|                                                      ; 17.7 (17.7)          ; 18.5 (18.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                              ; altera_merlin_width_adapter                                ; dnn_accel_system ;
;          |dnn_accel_system_mm_interconnect_0_cmd_demux_002:cmd_demux_002|                                                               ; 10.3 (10.3)          ; 12.0 (12.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_demux_002:cmd_demux_002                                                                                                                                                                                                                                                                                                       ; dnn_accel_system_mm_interconnect_0_cmd_demux_002           ; dnn_accel_system ;
;          |dnn_accel_system_mm_interconnect_0_cmd_demux_003:cmd_demux_003|                                                               ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_demux_003:cmd_demux_003                                                                                                                                                                                                                                                                                                       ; dnn_accel_system_mm_interconnect_0_cmd_demux_003           ; dnn_accel_system ;
;          |dnn_accel_system_mm_interconnect_0_cmd_demux_003:rsp_demux_003|                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_demux_003:rsp_demux_003                                                                                                                                                                                                                                                                                                       ; dnn_accel_system_mm_interconnect_0_cmd_demux_003           ; dnn_accel_system ;
;          |dnn_accel_system_mm_interconnect_0_cmd_demux_003:rsp_demux_004|                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_demux_003:rsp_demux_004                                                                                                                                                                                                                                                                                                       ; dnn_accel_system_mm_interconnect_0_cmd_demux_003           ; dnn_accel_system ;
;          |dnn_accel_system_mm_interconnect_0_cmd_mux:cmd_mux|                                                                           ; 24.8 (24.8)          ; 25.2 (25.2)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                   ; dnn_accel_system_mm_interconnect_0_cmd_mux                 ; dnn_accel_system ;
;          |dnn_accel_system_mm_interconnect_0_cmd_mux_003:cmd_mux_003|                                                                   ; 13.7 (13.7)          ; 14.9 (14.9)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_mux_003:cmd_mux_003                                                                                                                                                                                                                                                                                                           ; dnn_accel_system_mm_interconnect_0_cmd_mux_003             ; dnn_accel_system ;
;          |dnn_accel_system_mm_interconnect_0_cmd_mux_003:cmd_mux_004|                                                                   ; 19.8 (19.8)          ; 23.1 (23.1)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_cmd_mux_003:cmd_mux_004                                                                                                                                                                                                                                                                                                           ; dnn_accel_system_mm_interconnect_0_cmd_mux_003             ; dnn_accel_system ;
;          |dnn_accel_system_mm_interconnect_0_router_002:router_002|                                                                     ; 10.5 (10.5)          ; 11.3 (11.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_router_002:router_002                                                                                                                                                                                                                                                                                                             ; dnn_accel_system_mm_interconnect_0_router_002              ; dnn_accel_system ;
;          |dnn_accel_system_mm_interconnect_0_router_003:router_003|                                                                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_router_003:router_003                                                                                                                                                                                                                                                                                                             ; dnn_accel_system_mm_interconnect_0_router_003              ; dnn_accel_system ;
;          |dnn_accel_system_mm_interconnect_0_rsp_demux:rsp_demux|                                                                       ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                               ; dnn_accel_system_mm_interconnect_0_rsp_demux               ; dnn_accel_system ;
;          |dnn_accel_system_mm_interconnect_0_rsp_mux_002:rsp_mux_002|                                                                   ; 20.8 (20.8)          ; 21.3 (21.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_rsp_mux_002:rsp_mux_002                                                                                                                                                                                                                                                                                                           ; dnn_accel_system_mm_interconnect_0_rsp_mux_002             ; dnn_accel_system ;
;       |dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|                                                                  ; 146.8 (107.4)        ; 157.6 (112.9)                    ; 10.7 (5.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 231 (179)           ; 225 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0                                                                                                                                                                                                                                                                                                                                                            ; dnn_accel_system_new_sdram_controller_0                    ; dnn_accel_system ;
;          |dnn_accel_system_new_sdram_controller_0_input_efifo_module:the_dnn_accel_system_new_sdram_controller_0_input_efifo_module|    ; 39.4 (39.4)          ; 44.7 (44.7)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 93 (93)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|dnn_accel_system_new_sdram_controller_0_input_efifo_module:the_dnn_accel_system_new_sdram_controller_0_input_efifo_module                                                                                                                                                                                                                                  ; dnn_accel_system_new_sdram_controller_0_input_efifo_module ; dnn_accel_system ;
;       |dnn_accel_system_nios2_qsys_0:nios2_qsys_0|                                                                                      ; 429.9 (284.9)        ; 481.2 (310.4)                    ; 54.8 (28.5)                                       ; 3.5 (3.0)                        ; 0.0 (0.0)            ; 635 (468)           ; 615 (334)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                                                                ; dnn_accel_system_nios2_qsys_0                              ; dnn_accel_system ;
;          |dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|                                          ; 145.0 (30.0)         ; 170.8 (31.1)                     ; 26.3 (1.1)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 167 (7)             ; 281 (83)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci                                                                                                                                                                                                                                                                                            ; dnn_accel_system_nios2_qsys_0_nios2_oci                    ; dnn_accel_system ;
;             |dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|       ; 44.9 (0.0)           ; 59.8 (0.0)                       ; 14.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper                                                                                                                                                                        ; dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper    ; dnn_accel_system ;
;                |dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk|      ; 13.8 (12.5)          ; 23.5 (22.0)                      ; 9.7 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk                                                      ; dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk     ; dnn_accel_system ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                    ; work             ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                    ; work             ;
;                |dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|            ; 29.4 (29.1)          ; 34.4 (32.8)                      ; 5.1 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck                                                            ; dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck        ; dnn_accel_system ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                    ; work             ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 0.3 (0.3)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                    ; work             ;
;                |sld_virtual_jtag_basic:dnn_accel_system_nios2_qsys_0_jtag_debug_module_phy|                                             ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:dnn_accel_system_nios2_qsys_0_jtag_debug_module_phy                                                                                             ; sld_virtual_jtag_basic                                     ; work             ;
;             |dnn_accel_system_nios2_qsys_0_nios2_avalon_reg:the_dnn_accel_system_nios2_qsys_0_nios2_avalon_reg|                         ; 4.0 (4.0)            ; 5.1 (5.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_avalon_reg:the_dnn_accel_system_nios2_qsys_0_nios2_avalon_reg                                                                                                                                                                                          ; dnn_accel_system_nios2_qsys_0_nios2_avalon_reg             ; dnn_accel_system ;
;             |dnn_accel_system_nios2_qsys_0_nios2_oci_break:the_dnn_accel_system_nios2_qsys_0_nios2_oci_break|                           ; 8.7 (8.7)            ; 15.5 (15.5)                      ; 6.8 (6.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_oci_break:the_dnn_accel_system_nios2_qsys_0_nios2_oci_break                                                                                                                                                                                            ; dnn_accel_system_nios2_qsys_0_nios2_oci_break              ; dnn_accel_system ;
;             |dnn_accel_system_nios2_qsys_0_nios2_oci_debug:the_dnn_accel_system_nios2_qsys_0_nios2_oci_debug|                           ; 5.3 (4.8)            ; 5.7 (5.0)                        ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 11 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_oci_debug:the_dnn_accel_system_nios2_qsys_0_nios2_oci_debug                                                                                                                                                                                            ; dnn_accel_system_nios2_qsys_0_nios2_oci_debug              ; dnn_accel_system ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_oci_debug:the_dnn_accel_system_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                        ; altera_std_synchronizer                                    ; work             ;
;             |dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|                                 ; 52.1 (52.1)          ; 53.7 (53.7)                      ; 2.0 (2.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 78 (78)             ; 56 (56)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem                                                                                                                                                                                                  ; dnn_accel_system_nios2_qsys_0_nios2_ocimem                 ; dnn_accel_system ;
;                |dnn_accel_system_nios2_qsys_0_ociram_sp_ram_module:dnn_accel_system_nios2_qsys_0_ociram_sp_ram|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|dnn_accel_system_nios2_qsys_0_ociram_sp_ram_module:dnn_accel_system_nios2_qsys_0_ociram_sp_ram                                                                                                   ; dnn_accel_system_nios2_qsys_0_ociram_sp_ram_module         ; dnn_accel_system ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|dnn_accel_system_nios2_qsys_0_ociram_sp_ram_module:dnn_accel_system_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; altsyncram                                                 ; work             ;
;                      |altsyncram_0bg1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|dnn_accel_system_nios2_qsys_0_ociram_sp_ram_module:dnn_accel_system_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0bg1:auto_generated                                          ; altsyncram_0bg1                                            ; work             ;
;          |dnn_accel_system_nios2_qsys_0_register_bank_a_module:dnn_accel_system_nios2_qsys_0_register_bank_a|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_register_bank_a_module:dnn_accel_system_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                                                             ; dnn_accel_system_nios2_qsys_0_register_bank_a_module       ; dnn_accel_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_register_bank_a_module:dnn_accel_system_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                   ; altsyncram                                                 ; work             ;
;                |altsyncram_d4o1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_register_bank_a_module:dnn_accel_system_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_d4o1:auto_generated                                                                                                                                                                                                                    ; altsyncram_d4o1                                            ; work             ;
;          |dnn_accel_system_nios2_qsys_0_register_bank_b_module:dnn_accel_system_nios2_qsys_0_register_bank_b|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_register_bank_b_module:dnn_accel_system_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                                                             ; dnn_accel_system_nios2_qsys_0_register_bank_b_module       ; dnn_accel_system ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_register_bank_b_module:dnn_accel_system_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                   ; altsyncram                                                 ; work             ;
;                |altsyncram_e4o1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_register_bank_b_module:dnn_accel_system_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_e4o1:auto_generated                                                                                                                                                                                                                    ; altsyncram_e4o1                                            ; work             ;
;       |dnn_accel_system_onchip_memory2_0:onchip_memory2_0|                                                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                        ; dnn_accel_system_onchip_memory2_0                          ; dnn_accel_system ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                              ; altsyncram                                                 ; work             ;
;             |altsyncram_h8o1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_h8o1:auto_generated                                                                                                                                                                                                                                                                                                               ; altsyncram_h8o1                                            ; work             ;
;       |dnn_accel_system_pio_0:pio_0|                                                                                                    ; 6.7 (6.7)            ; 6.7 (6.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_pio_0:pio_0                                                                                                                                                                                                                                                                                                                                                                                              ; dnn_accel_system_pio_0                                     ; dnn_accel_system ;
;       |dnn_accel_system_pll_0:pll_0|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0                                                                                                                                                                                                                                                                                                                                                                                              ; dnn_accel_system_pll_0                                     ; dnn_accel_system ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                                      ; altera_pll                                                 ; work             ;
;       |dot:dot_product_acc_0|                                                                                                           ; 199.3 (188.5)        ; 218.0 (207.5)                    ; 22.0 (22.0)                                       ; 3.3 (3.0)                        ; 0.0 (0.0)            ; 297 (276)           ; 310 (310)                 ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dot:dot_product_acc_0                                                                                                                                                                                                                                                                                                                                                                                                     ; dot                                                        ; dnn_accel_system ;
;          |multiplier:multiplier_inst|                                                                                                   ; 10.8 (10.8)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|dot:dot_product_acc_0|multiplier:multiplier_inst                                                                                                                                                                                                                                                                                                                                                                          ; multiplier                                                 ; work             ;
;       |vga_avalon:vga|                                                                                                                  ; 71.5 (0.0)           ; 73.5 (0.0)                       ; 4.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 105 (0)             ; 41 (0)                    ; 0 (0)         ; 614400            ; 76    ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga                                                                                                                                                                                                                                                                                                                                                                                                            ; vga_avalon                                                 ; dnn_accel_system ;
;          |vga_adapter:vga|                                                                                                              ; 71.5 (0.0)           ; 73.5 (0.5)                       ; 4.0 (0.5)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 105 (1)             ; 41 (0)                    ; 0 (0)         ; 614400            ; 76    ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga                                                                                                                                                                                                                                                                                                                                                                                            ; vga_adapter                                                ; work             ;
;             |altsyncram:VideoMemory|                                                                                                    ; 30.3 (0.0)           ; 29.7 (0.0)                       ; 0.9 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 10 (0)                    ; 0 (0)         ; 614400            ; 76    ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                                 ; work             ;
;                |altsyncram_g7k1:auto_generated|                                                                                         ; 30.3 (2.6)           ; 29.7 (3.8)                       ; 0.9 (1.4)                                         ; 1.5 (0.2)                        ; 0.0 (0.0)            ; 34 (0)              ; 10 (10)                   ; 0 (0)         ; 614400            ; 76    ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated                                                                                                                                                                                                                                                                                                                                      ; altsyncram_g7k1                                            ; work             ;
;                   |decode_g2a:rden_decode_b|                                                                                            ; 5.1 (5.1)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_g2a:rden_decode_b                                                                                                                                                                                                                                                                                                             ; decode_g2a                                                 ; work             ;
;                   |decode_nma:decode2|                                                                                                  ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_nma:decode2                                                                                                                                                                                                                                                                                                                   ; decode_nma                                                 ; work             ;
;                   |mux_7hb:mux3|                                                                                                        ; 16.0 (16.0)          ; 14.8 (14.8)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|mux_7hb:mux3                                                                                                                                                                                                                                                                                                                         ; mux_7hb                                                    ; work             ;
;             |vga_address_translator:user_input_translator|                                                                              ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_address_translator:user_input_translator                                                                                                                                                                                                                                                                                                                                               ; vga_address_translator                                     ; work             ;
;             |vga_controller:controller|                                                                                                 ; 36.2 (31.8)          ; 38.3 (33.0)                      ; 2.6 (1.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 60 (49)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller                                                                                                                                                                                                                                                                                                                                                                  ; vga_controller                                             ; work             ;
;                |vga_address_translator:controller_translator|                                                                           ; 4.4 (4.4)            ; 5.3 (5.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|vga_address_translator:controller_translator                                                                                                                                                                                                                                                                                                                     ; vga_address_translator                                     ; work             ;
;             |vga_pll:mypll|                                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll                                                                                                                                                                                                                                                                                                                                                                              ; vga_pll                                                    ; work             ;
;                |altpll:altpll_component|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                      ; altpll                                                     ; work             ;
;                   |altpll_80u:auto_generated|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component|altpll_80u:auto_generated                                                                                                                                                                                                                                                                                                                            ; altpll_80u                                                 ; work             ;
;       |wordcopy:word_copy_acc_0|                                                                                                        ; 135.5 (135.5)        ; 138.2 (138.2)                    ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 218 (218)           ; 243 (243)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|dnn_accel_system:sys|wordcopy:word_copy_acc_0                                                                                                                                                                                                                                                                                                                                                                                                  ; wordcopy                                                   ; dnn_accel_system ;
;    |sld_hub:auto_hub|                                                                                                                   ; 94.0 (0.5)           ; 98.5 (0.5)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (1)             ; 122 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                               ; sld_hub                                                    ; altera_sld       ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 93.5 (0.0)           ; 98.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 122 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                               ; alt_sld_fab_with_jtag_input                                ; altera_sld       ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 93.5 (0.0)           ; 98.0 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 122 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                            ; alt_sld_fab                                                ; alt_sld_fab      ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 93.5 (2.0)           ; 98.0 (3.3)                       ; 4.5 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (1)             ; 122 (7)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                        ; alt_sld_fab_alt_sld_fab                                    ; alt_sld_fab      ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 91.5 (0.0)           ; 94.7 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (0)             ; 115 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                            ; alt_sld_fab_alt_sld_fab_sldfabric                          ; alt_sld_fab      ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 91.5 (66.5)          ; 94.7 (69.7)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (87)            ; 115 (81)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                               ; sld_jtag_hub                                               ; work             ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 14.3 (14.3)          ; 14.8 (14.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                       ; sld_rom_sr                                                 ; work             ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.2 (10.2)          ; 10.2 (10.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                     ; sld_shadow_jsm                                             ; altera_sld       ;
;    |sld_signaltap:dot_acc|                                                                                                              ; 2347.7 (248.0)       ; 3837.0 (405.7)                   ; 1490.5 (157.7)                                    ; 1.2 (0.1)                        ; 0.0 (0.0)            ; 1188 (2)            ; 7696 (1100)               ; 0 (0)         ; 2252800           ; 275   ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc                                                                                                                                                                                                                                                                                                                                                                                                                          ; sld_signaltap                                              ; work             ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 2099.7 (0.0)         ; 3431.3 (0.0)                     ; 1332.8 (0.0)                                      ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 1186 (0)            ; 6596 (0)                  ; 0 (0)         ; 2252800           ; 275   ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                                                    ; sld_signaltap_impl                                         ; work             ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 2099.7 (504.0)       ; 3431.3 (1380.7)                  ; 1332.8 (876.8)                                    ; 1.2 (0.1)                        ; 0.0 (0.0)            ; 1186 (69)           ; 6596 (2864)               ; 0 (0)         ; 2252800           ; 275   ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                             ; sld_signaltap_implb                                        ; work             ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 26.7 (26.2)          ; 32.2 (31.5)                      ; 6.5 (6.3)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                                              ; altdpram                                                   ; work             ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                                                          ; lpm_decode                                                 ; work             ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                                                                                                                                ; decode_vnf                                                 ; work             ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2252800           ; 275   ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                                             ; altsyncram                                                 ; work             ;
;                |altsyncram_3l84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2252800           ; 275   ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3l84:auto_generated                                                                                                                                                                                                                                                              ; altsyncram_3l84                                            ; work             ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                                              ; lpm_shiftreg                                               ; work             ;
;             |lpm_shiftreg:status_register|                                                                                              ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                                                ; lpm_shiftreg                                               ; work             ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 4.8 (4.8)            ; 7.3 (7.3)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                                                                     ; serial_crc_16                                              ; work             ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 45.5 (45.5)          ; 55.9 (55.9)                      ; 10.4 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (84)             ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                                                  ; sld_buffer_manager                                         ; work             ;
;             |sld_ela_control:ela_control|                                                                                               ; 1167.6 (0.3)         ; 1598.0 (0.3)                     ; 430.4 (0.0)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 940 (1)             ; 2906 (1)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                                                 ; sld_ela_control                                            ; work             ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|                                             ; 1164.8 (0.0)         ; 1590.5 (0.0)                     ; 425.8 (0.0)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 939 (0)             ; 2890 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                                                                                      ; sld_ela_trigger                                            ; work             ;
;                   |sld_ela_trigger_vdn:auto_generated|                                                                                  ; 1164.8 (0.0)         ; 1590.5 (0.0)                     ; 425.8 (0.0)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 939 (0)             ; 2890 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated                                                                                                                                                                                                   ; sld_ela_trigger_vdn                                        ; work             ;
;                      |sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|                                                                        ; 1164.8 (275.3)       ; 1590.5 (276.8)                   ; 425.8 (1.6)                                       ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 939 (550)           ; 2890 (1)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1                                                                                                                                                         ; sld_reserved_dnn_dot_acc_1_9d07                            ; work             ;
;                         |lpm_shiftreg:config_shiftreg_10|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_10                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1000|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1000                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1002|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1002                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1003|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1003                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1005|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1005                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1006|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1006                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1008|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1008                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1009|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1009                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1010|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1010                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1013|                                                                             ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1013                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1014|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1014                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1016|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1016                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1017|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1017                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1019|                                                                             ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1019                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_102|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_102                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1020|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1020                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1022|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1022                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1023|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1023                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1025|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1025                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1026|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1026                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1028|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1028                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1029|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1029                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_103|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_103                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1031|                                                                             ; 0.4 (0.4)            ; 1.5 (1.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1031                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1032|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1032                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1034|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1034                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1035|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1035                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1037|                                                                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1037                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1038|                                                                             ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1038                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1040|                                                                             ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1040                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1041|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1041                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1043|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1043                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1044|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1044                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1046|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1046                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1047|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1047                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1049|                                                                             ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1049                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_105|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_105                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1050|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1050                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1052|                                                                             ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1052                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1053|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1053                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1055|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1055                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1056|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1056                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1058|                                                                             ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1058                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1059|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1059                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_106|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_106                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1061|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1061                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1062|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1062                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1064|                                                                             ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1064                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1065|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1065                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1067|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1067                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1068|                                                                             ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1068                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1070|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1070                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1071|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1071                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1073|                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1073                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1074|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1074                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1076|                                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1076                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1077|                                                                             ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1077                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1079|                                                                             ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1079                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_108|                                                                              ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_108                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1080|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1080                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1082|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1082                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1083|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1083                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1085|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1085                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1086|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1086                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1088|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1088                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1089|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1089                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_109|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_109                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1091|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1091                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1092|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1092                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1094|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1094                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1095|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1095                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1097|                                                                             ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1097                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1098|                                                                             ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1098                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_11|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_11                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1100|                                                                             ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1100                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1101|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1101                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1103|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1103                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1104|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1104                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1106|                                                                             ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1106                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1107|                                                                             ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1107                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1109|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1109                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_111|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_111                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1110|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1110                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1112|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1112                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1113|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1113                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1115|                                                                             ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1115                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1116|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1116                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1118|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1118                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1119|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1119                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_112|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_112                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1121|                                                                             ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1121                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1122|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1122                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1124|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1124                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1125|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1125                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1127|                                                                             ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1127                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1128|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1128                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1130|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1130                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1131|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1131                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1133|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1133                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1134|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1134                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1136|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1136                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1137|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1137                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1139|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1139                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_114|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_114                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1140|                                                                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1140                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1142|                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1142                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1143|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1143                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1145|                                                                             ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1145                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1146|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1146                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1148|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1148                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1149|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1149                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_115|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_115                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1151|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1151                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1152|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1152                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1154|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1154                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1155|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1155                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1157|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1157                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1158|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1158                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1160|                                                                             ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1160                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1161|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1161                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1163|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1163                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1164|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1164                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1166|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1166                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1167|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1167                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1169|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1169                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_117|                                                                              ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_117                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1170|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1170                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1172|                                                                             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1172                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1173|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1173                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1175|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1175                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1176|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1176                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1178|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1178                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1179|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1179                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_118|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_118                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1181|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1181                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1182|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1182                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1184|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1184                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1185|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1185                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1187|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1187                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1188|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1188                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1190|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1190                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1191|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1191                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1193|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1193                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1194|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1194                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1196|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1196                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1197|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1197                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1199|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1199                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_120|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_120                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1200|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1200                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1202|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1202                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1203|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1203                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1204|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1204                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1207|                                                                             ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1207                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1208|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1208                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_121|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_121                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1210|                                                                             ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1210                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1211|                                                                             ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1211                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1213|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1213                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1214|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1214                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1216|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1216                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1217|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1217                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1219|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1219                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1220|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1220                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1222|                                                                             ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1222                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1223|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1223                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1225|                                                                             ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1225                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1226|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1226                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1228|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1228                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1229|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1229                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_123|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_123                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1231|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1231                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1232|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1232                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1234|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1234                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1235|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1235                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1237|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1237                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1238|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1238                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_124|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_124                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1240|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1240                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1241|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1241                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1243|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1243                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1244|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1244                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1246|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1246                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1247|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1247                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1249|                                                                             ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1249                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1250|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1250                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1252|                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1252                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1253|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1253                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1255|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1255                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1256|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1256                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1258|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1258                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1259|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1259                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_126|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_126                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1261|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1261                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1262|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1262                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1264|                                                                             ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1264                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1265|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1265                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1267|                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1267                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1268|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1268                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_127|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_127                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1270|                                                                             ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1270                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1271|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1271                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1273|                                                                             ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1273                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1274|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1274                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1276|                                                                             ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1276                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1277|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1277                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1279|                                                                             ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1279                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1280|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1280                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1282|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1282                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1283|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1283                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1285|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1285                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1286|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1286                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1288|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1288                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1289|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1289                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_129|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_129                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1291|                                                                             ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1291                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1292|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1292                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1294|                                                                             ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1294                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1295|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1295                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1297|                                                                             ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1297                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1298|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1298                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_13|                                                                               ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_13                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_130|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_130                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1300|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1300                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1301|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1301                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1302|                                                                             ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1302                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1305|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1305                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1306|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1306                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1308|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1308                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1309|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1309                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1311|                                                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1311                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1312|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1312                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1314|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1314                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1315|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1315                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1317|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1317                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1318|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1318                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_132|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_132                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1320|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1320                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1321|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1321                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1323|                                                                             ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1323                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1324|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1324                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1326|                                                                             ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1326                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1327|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1327                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1329|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1329                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_133|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_133                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1330|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1330                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1332|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1332                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1333|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1333                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1335|                                                                             ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1335                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1336|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1336                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1338|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1338                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1339|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1339                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1341|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1341                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1342|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1342                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1344|                                                                             ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1344                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1345|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1345                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1347|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1347                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1348|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1348                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_135|                                                                              ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_135                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1350|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1350                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1351|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1351                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1353|                                                                             ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1353                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1354|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1354                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1356|                                                                             ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1356                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1357|                                                                             ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1357                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1359|                                                                             ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1359                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_136|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_136                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1360|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1360                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1362|                                                                             ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1362                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1363|                                                                             ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1363                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1365|                                                                             ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1365                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1366|                                                                             ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1366                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1368|                                                                             ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1368                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1369|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1369                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1371|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1371                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1372|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1372                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1374|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1374                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1375|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1375                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1377|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1377                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1378|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1378                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_138|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_138                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1380|                                                                             ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1380                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1381|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1381                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1383|                                                                             ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1383                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1384|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1384                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1386|                                                                             ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1386                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1387|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1387                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1389|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1389                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_139|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_139                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1390|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1390                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1392|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1392                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1393|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1393                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1395|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1395                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1396|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1396                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1398|                                                                             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1398                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1399|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1399                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_14|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_14                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1400|                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1400                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1403|                                                                             ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1403                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1404|                                                                             ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1404                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1406|                                                                             ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1406                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1407|                                                                             ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1407                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1409|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1409                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_141|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_141                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1410|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1410                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1412|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1412                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1413|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1413                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1415|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1415                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1416|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1416                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1418|                                                                             ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1418                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1419|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1419                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_142|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_142                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1421|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1421                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1422|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1422                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1424|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1424                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1425|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1425                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1427|                                                                             ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1427                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1428|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1428                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1430|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1430                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1431|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1431                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1433|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1433                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1434|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1434                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1436|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1436                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1437|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1437                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1439|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1439                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_144|                                                                              ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_144                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1440|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1440                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1442|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1442                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1443|                                                                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1443                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1445|                                                                             ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1445                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1446|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1446                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1448|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1448                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1449|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1449                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_145|                                                                              ; -0.2 (-0.2)          ; 0.5 (0.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_145                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1451|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1451                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1452|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1452                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1454|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1454                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1455|                                                                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1455                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1457|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1457                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1458|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1458                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1460|                                                                             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1460                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1461|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1461                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1463|                                                                             ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1463                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1464|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1464                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1466|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1466                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1467|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1467                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1469|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1469                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_147|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_147                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1470|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1470                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1472|                                                                             ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1472                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1473|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1473                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1475|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1475                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1476|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1476                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1478|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1478                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1479|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1479                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_148|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_148                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1481|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1481                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1482|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1482                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1484|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1484                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1485|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1485                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1487|                                                                             ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1487                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1488|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1488                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1490|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1490                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1491|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1491                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1493|                                                                             ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1493                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1494|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1494                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1496|                                                                             ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1496                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1497|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1497                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1498|                                                                             ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1498                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_150|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_150                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1501|                                                                             ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1501                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1502|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1502                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1504|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1504                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1505|                                                                             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1505                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1507|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1507                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1508|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1508                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_151|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_151                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1510|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1510                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1511|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1511                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1513|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1513                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1514|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1514                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1516|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1516                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1517|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1517                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1519|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1519                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1520|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1520                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1522|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1522                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1523|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1523                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1525|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1525                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1526|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1526                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1528|                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1528                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1529|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1529                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_153|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_153                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1531|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1531                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1532|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1532                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1534|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1534                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1535|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1535                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1537|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1537                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1538|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1538                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_154|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_154                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1540|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1540                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1541|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1541                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1543|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1543                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1544|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1544                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1546|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1546                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1547|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1547                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1549|                                                                             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1549                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1550|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1550                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1552|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1552                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1553|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1553                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1555|                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1555                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1556|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1556                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1558|                                                                             ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1558                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1559|                                                                             ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1559                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_156|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_156                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1561|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1561                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1562|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1562                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1564|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1564                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1565|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1565                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1567|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1567                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1568|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1568                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_157|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_157                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1570|                                                                             ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1570                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1571|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1571                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1573|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1573                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1574|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1574                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1576|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1576                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1577|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1577                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1579|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1579                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1580|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1580                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1582|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1582                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1583|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1583                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1585|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1585                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1586|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1586                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1588|                                                                             ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1588                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1589|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1589                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_159|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_159                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1591|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1591                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1592|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1592                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1594|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1594                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1595|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1595                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1596|                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1596                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1598|                                                                             ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1598                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1599|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1599                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_16|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_16                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_160|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_160                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1601|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1601                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1602|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1602                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1604|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1604                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1605|                                                                             ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1605                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1607|                                                                             ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1607                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1608|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1608                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1610|                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1610                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1611|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1611                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1613|                                                                             ; -0.3 (-0.3)          ; 0.8 (0.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1613                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1614|                                                                             ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1614                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1616|                                                                             ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1616                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1617|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1617                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1619|                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1619                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_162|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_162                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1620|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1620                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1622|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1622                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1623|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1623                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1625|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1625                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1626|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1626                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1628|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1628                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1629|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1629                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_163|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_163                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1631|                                                                             ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1631                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1632|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1632                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1634|                                                                             ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1634                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1635|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1635                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1637|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1637                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1638|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1638                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1640|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1640                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1641|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1641                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1643|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1643                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1644|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1644                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1646|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1646                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1647|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1647                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1649|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1649                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_165|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_165                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1650|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1650                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1652|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1652                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1653|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1653                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1655|                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1655                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1656|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1656                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1658|                                                                             ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1658                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1659|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1659                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_166|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_166                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1661|                                                                             ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1661                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1662|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1662                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1664|                                                                             ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1664                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1665|                                                                             ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1665                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1667|                                                                             ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1667                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1668|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1668                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1670|                                                                             ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1670                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1671|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1671                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1673|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1673                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1674|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1674                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1676|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1676                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1677|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1677                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1679|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1679                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_168|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_168                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1680|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1680                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1682|                                                                             ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1682                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1683|                                                                             ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1683                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_1684|                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1684                                                                                                                       ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_169|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_169                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_17|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_17                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_171|                                                                              ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_171                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_172|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_172                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_174|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_174                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_175|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_175                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_177|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_177                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_178|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_178                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_180|                                                                              ; 0.6 (0.6)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_180                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_181|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_181                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_183|                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_183                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_184|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_184                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_186|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_186                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_187|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_187                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_189|                                                                              ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_189                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_19|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_19                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_190|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_190                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_192|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_192                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_193|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_193                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_195|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_195                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_196|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_196                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_197|                                                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_197                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_20|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_20                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_200|                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_200                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_201|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_201                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_203|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_203                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_204|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_204                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_206|                                                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_206                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_207|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_207                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_209|                                                                              ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_209                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_210|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_210                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_212|                                                                              ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_212                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_213|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_213                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_215|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_215                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_216|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_216                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_218|                                                                              ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_218                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_219|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_219                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_22|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_22                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_221|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_221                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_222|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_222                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_224|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_224                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_225|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_225                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_227|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_227                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_228|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_228                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_23|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_23                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_230|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_230                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_231|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_231                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_233|                                                                              ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_233                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_234|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_234                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_236|                                                                              ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_236                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_237|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_237                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_239|                                                                              ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_239                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_240|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_240                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_242|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_242                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_243|                                                                              ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_243                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_245|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_245                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_246|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_246                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_248|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_248                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_249|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_249                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_25|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_25                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_251|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_251                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_252|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_252                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_254|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_254                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_255|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_255                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_257|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_257                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_258|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_258                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_26|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_26                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_260|                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_260                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_261|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_261                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_263|                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_263                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_264|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_264                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_266|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_266                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_267|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_267                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_269|                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_269                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_270|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_270                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_272|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_272                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_273|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_273                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_275|                                                                              ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_275                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_276|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_276                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_278|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_278                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_279|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_279                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_28|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_28                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_281|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_281                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_282|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_282                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_284|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_284                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_285|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_285                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_287|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_287                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_288|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_288                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_29|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_29                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_290|                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_290                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_291|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_291                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_293|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_293                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_294|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_294                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_295|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_295                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_298|                                                                              ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_298                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_299|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_299                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_301|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_301                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_302|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_302                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_304|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_304                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_305|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_305                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_307|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_307                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_308|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_308                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_31|                                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_31                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_310|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_310                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_311|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_311                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_313|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_313                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_314|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_314                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_316|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_316                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_317|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_317                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_319|                                                                              ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_319                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_32|                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_32                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_320|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_320                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_322|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_322                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_323|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_323                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_325|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_325                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_326|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_326                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_328|                                                                              ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_328                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_329|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_329                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_331|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_331                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_332|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_332                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_334|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_334                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_335|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_335                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_337|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_337                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_338|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_338                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_34|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_34                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_340|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_340                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_341|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_341                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_343|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_343                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_344|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_344                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_346|                                                                              ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_346                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_347|                                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_347                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_349|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_349                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_35|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_35                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_350|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_350                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_352|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_352                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_353|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_353                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_355|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_355                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_356|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_356                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_358|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_358                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_359|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_359                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_361|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_361                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_362|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_362                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_364|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_364                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_365|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_365                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_367|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_367                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_368|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_368                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_37|                                                                               ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_37                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_370|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_370                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_371|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_371                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_373|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_373                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_374|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_374                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_376|                                                                              ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_376                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_377|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_377                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_379|                                                                              ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_379                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_38|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_38                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_380|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_380                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_382|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_382                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_383|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_383                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_385|                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_385                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_386|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_386                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_388|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_388                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_389|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_389                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_391|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_391                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_392|                                                                              ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_392                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_394|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_394                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_395|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_395                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_397|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_397                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_398|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_398                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_4|                                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_4                                                                                                                          ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_40|                                                                               ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_40                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_400|                                                                              ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_400                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_401|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_401                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_403|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_403                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_404|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_404                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_406|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_406                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_407|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_407                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_409|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_409                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_41|                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_41                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_410|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_410                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_412|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_412                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_413|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_413                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_415|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_415                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_416|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_416                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_418|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_418                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_419|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_419                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_421|                                                                              ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_421                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_422|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_422                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_424|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_424                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_425|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_425                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_427|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_427                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_428|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_428                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_43|                                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_43                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_430|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_430                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_431|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_431                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_433|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_433                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_434|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_434                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_436|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_436                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_437|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_437                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_439|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_439                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_44|                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_44                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_440|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_440                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_442|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_442                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_443|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_443                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_445|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_445                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_446|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_446                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_448|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_448                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_449|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_449                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_451|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_451                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_452|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_452                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_454|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_454                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_455|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_455                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_457|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_457                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_458|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_458                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_46|                                                                               ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_46                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_460|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_460                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_461|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_461                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_463|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_463                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_464|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_464                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_466|                                                                              ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_466                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_467|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_467                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_469|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_469                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_47|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_47                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_470|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_470                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_472|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_472                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_473|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_473                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_475|                                                                              ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_475                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_476|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_476                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_478|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_478                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_479|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_479                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_481|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_481                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_482|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_482                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_484|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_484                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_485|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_485                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_487|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_487                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_488|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_488                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_489|                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_489                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_49|                                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_49                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_492|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_492                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_493|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_493                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_495|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_495                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_496|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_496                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_498|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_498                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_499|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_499                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_5|                                                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_5                                                                                                                          ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_50|                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_50                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_501|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_501                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_502|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_502                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_504|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_504                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_505|                                                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_505                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_506|                                                                              ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_506                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_509|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_509                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_510|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_510                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_512|                                                                              ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_512                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_513|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_513                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_515|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_515                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_516|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_516                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_518|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_518                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_519|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_519                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_52|                                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_52                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_521|                                                                              ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_521                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_522|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_522                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_524|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_524                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_525|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_525                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_527|                                                                              ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_527                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_528|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_528                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_53|                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_53                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_530|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_530                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_531|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_531                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_533|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_533                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_534|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_534                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_536|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_536                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_537|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_537                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_539|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_539                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_540|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_540                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_542|                                                                              ; 0.7 (0.7)            ; 1.1 (1.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_542                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_543|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_543                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_545|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_545                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_546|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_546                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_548|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_548                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_549|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_549                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_55|                                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_55                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_551|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_551                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_552|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_552                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_554|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_554                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_555|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_555                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_557|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_557                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_558|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_558                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_56|                                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_56                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_560|                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_560                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_561|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_561                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_563|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_563                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_564|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_564                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_566|                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_566                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_567|                                                                              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_567                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_569|                                                                              ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_569                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_570|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_570                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_572|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_572                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_573|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_573                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_575|                                                                              ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_575                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_576|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_576                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_578|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_578                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_579|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_579                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_58|                                                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_58                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_581|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_581                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_582|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_582                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_584|                                                                              ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_584                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_585|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_585                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_587|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_587                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_588|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_588                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_59|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_59                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_590|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_590                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_591|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_591                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_593|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_593                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_594|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_594                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_596|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_596                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_597|                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_597                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_599|                                                                              ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_599                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_600|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_600                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_602|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_602                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_603|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_603                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_604|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_604                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_607|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_607                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_608|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_608                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_61|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_61                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_610|                                                                              ; -0.2 (-0.2)          ; 1.7 (1.7)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_610                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_611|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_611                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_613|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_613                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_614|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_614                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_616|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_616                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_617|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_617                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_619|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_619                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_62|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_62                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_620|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_620                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_622|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_622                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_623|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_623                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_625|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_625                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_626|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_626                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_628|                                                                              ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_628                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_629|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_629                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_631|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_631                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_632|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_632                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_634|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_634                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_635|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_635                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_637|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_637                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_638|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_638                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_64|                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_64                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_640|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_640                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_641|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_641                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_643|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_643                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_644|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_644                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_646|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_646                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_647|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_647                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_649|                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_649                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_65|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_65                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_650|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_650                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_652|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_652                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_653|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_653                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_655|                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_655                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_656|                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_656                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_658|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_658                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_659|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_659                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_661|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_661                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_662|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_662                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_664|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_664                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_665|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_665                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_667|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_667                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_668|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_668                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_67|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_67                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_670|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_670                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_671|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_671                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_673|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_673                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_674|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_674                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_676|                                                                              ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_676                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_677|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_677                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_679|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_679                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_68|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_68                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_680|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_680                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_682|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_682                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_683|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_683                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_685|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_685                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_686|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_686                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_688|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_688                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_689|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_689                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_691|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_691                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_692|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_692                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_694|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_694                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_695|                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_695                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_697|                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_697                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_698|                                                                              ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_698                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_7|                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_7                                                                                                                          ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_70|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_70                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_700|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_700                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_701|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_701                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_702|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_702                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_705|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_705                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_706|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_706                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_708|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_708                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_709|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_709                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_71|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_71                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_711|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_711                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_712|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_712                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_714|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_714                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_715|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_715                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_716|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_716                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_719|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_719                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_720|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_720                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_722|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_722                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_723|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_723                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_725|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_725                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_726|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_726                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_728|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_728                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_729|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_729                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_73|                                                                               ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_73                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_731|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_731                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_732|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_732                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_734|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_734                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_735|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_735                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_737|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_737                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_738|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_738                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_74|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_74                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_740|                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_740                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_741|                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_741                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_743|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_743                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_744|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_744                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_746|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_746                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_747|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_747                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_749|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_749                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_750|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_750                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_752|                                                                              ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_752                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_753|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_753                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_755|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_755                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_756|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_756                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_758|                                                                              ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_758                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_759|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_759                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_76|                                                                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_76                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_761|                                                                              ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_761                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_762|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_762                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_764|                                                                              ; 0.6 (0.6)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_764                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_765|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_765                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_767|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_767                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_768|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_768                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_77|                                                                               ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_77                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_770|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_770                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_771|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_771                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_773|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_773                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_774|                                                                              ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_774                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_776|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_776                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_777|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_777                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_779|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_779                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_780|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_780                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_782|                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_782                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_783|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_783                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_785|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_785                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_786|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_786                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_788|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_788                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_789|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_789                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_79|                                                                               ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_79                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_791|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_791                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_792|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_792                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_794|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_794                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_795|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_795                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_797|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_797                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_798|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_798                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_8|                                                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_8                                                                                                                          ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_80|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_80                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_800|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_800                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_801|                                                                              ; -0.2 (-0.2)          ; 0.5 (0.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_801                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_803|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_803                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_804|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_804                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_806|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_806                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_807|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_807                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_809|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_809                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_810|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_810                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_812|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_812                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_813|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_813                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_814|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_814                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_817|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_817                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_818|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_818                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_82|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_82                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_820|                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_820                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_821|                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_821                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_823|                                                                              ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_823                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_824|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_824                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_826|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_826                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_827|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_827                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_829|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_829                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_83|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_83                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_830|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_830                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_832|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_832                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_833|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_833                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_835|                                                                              ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_835                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_836|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_836                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_838|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_838                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_839|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_839                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_841|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_841                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_842|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_842                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_844|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_844                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_845|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_845                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_847|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_847                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_848|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_848                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_85|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_85                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_850|                                                                              ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_850                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_851|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_851                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_853|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_853                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_854|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_854                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_856|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_856                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_857|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_857                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_859|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_859                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_86|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_86                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_860|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_860                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_862|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_862                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_863|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_863                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_865|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_865                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_866|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_866                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_868|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_868                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_869|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_869                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_871|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_871                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_872|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_872                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_874|                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_874                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_875|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_875                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_877|                                                                              ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_877                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_878|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_878                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_88|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_88                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_880|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_880                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_881|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_881                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_883|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_883                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_884|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_884                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_886|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_886                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_887|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_887                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_889|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_889                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_89|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_89                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_890|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_890                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_892|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_892                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_893|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_893                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_895|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_895                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_896|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_896                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_898|                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_898                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_899|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_899                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_901|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_901                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_902|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_902                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_904|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_904                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_905|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_905                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_907|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_907                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_908|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_908                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_91|                                                                               ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_91                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_910|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_910                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_911|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_911                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_912|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_912                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_915|                                                                              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_915                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_916|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_916                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_918|                                                                              ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_918                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_919|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_919                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_92|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_92                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_921|                                                                              ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_921                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_922|                                                                              ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_922                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_924|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_924                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_925|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_925                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_927|                                                                              ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_927                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_928|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_928                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_930|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_930                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_931|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_931                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_933|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_933                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_934|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_934                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_936|                                                                              ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_936                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_937|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_937                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_939|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_939                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_94|                                                                               ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_94                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_940|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_940                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_942|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_942                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_943|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_943                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_945|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_945                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_946|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_946                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_948|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_948                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_949|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_949                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_95|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_95                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_951|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_951                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_952|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_952                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_954|                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_954                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_955|                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_955                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_957|                                                                              ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_957                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_958|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_958                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_960|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_960                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_961|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_961                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_963|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_963                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_964|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_964                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_966|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_966                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_967|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_967                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_969|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_969                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_97|                                                                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_97                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_970|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_970                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_972|                                                                              ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_972                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_973|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_973                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_975|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_975                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_976|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_976                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_978|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_978                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_979|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_979                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_98|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_98                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_981|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_981                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_982|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_982                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_984|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_984                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_985|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_985                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_987|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_987                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_988|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_988                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_99|                                                                               ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_99                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_990|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_990                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_991|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_991                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_993|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_993                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_994|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_994                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_996|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_996                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_997|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_997                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |lpm_shiftreg:config_shiftreg_999|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_999                                                                                                                        ; lpm_shiftreg                                               ; work             ;
;                         |sld_alt_reduction:unary_1|                                                                                     ; 18.2 (18.2)          ; 18.7 (18.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_1                                                                                                                               ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_100|                                                                                   ; 14.0 (14.0)          ; 14.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_100                                                                                                                             ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_1011|                                                                                  ; 25.7 (25.7)          ; 28.2 (28.2)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_1011                                                                                                                            ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_1205|                                                                                  ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_1205                                                                                                                            ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_1303|                                                                                  ; 13.8 (13.8)          ; 14.5 (14.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_1303                                                                                                                            ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_1401|                                                                                  ; 14.0 (14.0)          ; 14.1 (14.1)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_1401                                                                                                                            ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_1499|                                                                                  ; 14.0 (14.0)          ; 14.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_1499                                                                                                                            ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_198|                                                                                   ; 14.0 (14.0)          ; 15.7 (15.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_198                                                                                                                             ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_2|                                                                                     ; 14.0 (14.0)          ; 14.8 (14.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_2                                                                                                                               ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_296|                                                                                   ; 25.5 (25.5)          ; 25.5 (25.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_296                                                                                                                             ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_490|                                                                                   ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_490                                                                                                                             ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_507|                                                                                   ; 14.0 (14.0)          ; 14.8 (14.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_507                                                                                                                             ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_605|                                                                                   ; 14.0 (14.0)          ; 14.2 (14.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_605                                                                                                                             ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_703|                                                                                   ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_703                                                                                                                             ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_717|                                                                                   ; 13.8 (13.8)          ; 13.8 (13.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_717                                                                                                                             ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_815|                                                                                   ; 14.0 (14.0)          ; 14.1 (14.1)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_815                                                                                                                             ; sld_alt_reduction                                          ; work             ;
;                         |sld_alt_reduction:unary_913|                                                                                   ; 14.0 (14.0)          ; 14.2 (14.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_alt_reduction:unary_913                                                                                                                             ; sld_alt_reduction                                          ; work             ;
;                         |sld_mbpmg:mbpm_1001|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1001                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1001|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1004|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1004                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1004|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1007|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1007                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1007|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_101|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_101                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_101|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1012|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1012                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1012|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1015|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1015                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1015|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1018|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1018                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1018|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1021|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1021                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1021|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1024|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1024                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1024|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1027|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1027                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1027|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1030|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1030                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1030|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1033|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1033                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1033|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1036|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1036                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1036|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1039|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1039                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1039|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_104|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_104                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_104|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1042|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1042                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1042|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1045|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1045                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1045|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1048|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1048                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1048|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1051|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1051                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1051|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1054|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1054                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1054|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1057|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1057                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1057|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1060|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1060                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1060|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1063|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1063                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1063|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1066|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1066                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1066|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1069|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1069                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1069|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_107|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_107                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_107|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1072|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1072                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1072|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1075|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1075                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1075|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1078|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1078                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1078|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1081|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1081                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1081|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1084|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1084                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1084|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1087|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1087                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1087|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1090|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1090                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1090|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1093|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1093                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1093|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1096|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1096                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1096|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1099|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1099                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1099|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_110|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_110                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_110|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1102|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1102                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1102|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1105|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1105                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1105|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1108|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1108                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1108|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1111|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1111                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1111|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1114|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1114                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1114|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1117|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1117                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1117|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1120|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1120                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1120|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1123|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1123                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1123|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1126|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1126                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1126|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1129|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1129                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1129|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_113|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_113                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_113|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1132|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1132                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1132|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1135|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1135                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1135|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1138|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1138                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1138|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1141|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1141                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1141|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1144|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1144                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1144|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1147|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1147                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1147|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1150|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1150                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1150|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1153|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1153                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1153|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1156|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1156                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1156|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1159|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1159                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1159|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_116|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_116                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_116|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1162|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1162                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1162|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1165|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1165                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1165|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1168|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1168                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1168|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1171|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1171                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1171|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1174|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1174                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1174|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1177|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1177                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1177|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1180|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1180                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1180|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1183|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1183                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1183|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1186|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1186                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1186|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1189|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1189                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1189|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_119|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_119                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_119|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1192|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1192                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1192|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1195|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1195                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1195|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1198|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1198                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1198|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_12|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_12                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_12|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1201|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1201                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1201|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1206|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1206                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1206|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1209|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1209                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1209|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1212|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1212                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1212|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1215|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1215                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1215|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1218|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1218                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1218|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_122|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_122                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_122|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1221|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1221                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1221|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1224|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1224                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1224|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1227|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1227                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1227|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1230|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1230                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1230|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1233|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1233                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1233|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1236|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1236                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1236|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1239|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1239                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1239|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1242|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1242                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1242|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1245|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1245                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1245|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1248|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1248                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1248|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_125|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_125                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_125|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1251|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1251                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1251|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1254|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1254                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1254|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1257|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1257                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1257|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1260|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1260                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1260|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1263|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1263                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1263|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1266|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1266                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1266|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1269|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1269                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1269|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1272|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1272                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1272|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1275|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1275                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1275|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1278|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1278                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1278|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_128|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_128                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_128|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1281|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1281                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1281|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1284|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1284                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1284|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1287|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1287                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1287|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1290|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1290                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1290|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1293|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1293                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1293|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1296|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1296                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1296|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1299|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1299                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1299|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1304|                                                                                           ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1304                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1304|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1307|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1307                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1307|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_131|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_131                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_131|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1310|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1310                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1310|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1313|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1313                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1313|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1316|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1316                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1316|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1319|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1319                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1319|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1322|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1322                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1322|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1325|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1325                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1325|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1328|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1328                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1328|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1331|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1331                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1331|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1334|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1334                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1334|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1337|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1337                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1337|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_134|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_134                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_134|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1340|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1340                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1340|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1343|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1343                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1343|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1346|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1346                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1346|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1349|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1349                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1349|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1352|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1352                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1352|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1355|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1355                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1355|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1358|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1358                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1358|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1361|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1361                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1361|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1364|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1364                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1364|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1367|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1367                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1367|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_137|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_137                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_137|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1370|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1370                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1370|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1373|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1373                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1373|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1376|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1376                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1376|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1379|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1379                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1379|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1382|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1382                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1382|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1385|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1385                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1385|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1388|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1388                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1388|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1391|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1391                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1391|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1394|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1394                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1394|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1397|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1397                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1397|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_140|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_140                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_140|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1402|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1402                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1402|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1405|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1405                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1405|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1408|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1408                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1408|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1411|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1411                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1411|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1414|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1414                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1414|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1417|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1417                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1417|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1420|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1420                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1420|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1423|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1423                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1423|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1426|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1426                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1426|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1429|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1429                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1429|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_143|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_143                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_143|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1432|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1432                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1432|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1435|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1435                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1435|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1438|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1438                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1438|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1441|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1441                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1441|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1444|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1444                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1444|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1447|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1447                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1447|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1450|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1450                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1450|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1453|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1453                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1453|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1456|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1456                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1456|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1459|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1459                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1459|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_146|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_146                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_146|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1462|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1462                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1462|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1465|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1465                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1465|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1468|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1468                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1468|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1471|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1471                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1471|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1474|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1474                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1474|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1477|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1477                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1477|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1480|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1480                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1480|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1483|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1483                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1483|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1486|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1486                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1486|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1489|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1489                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1489|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_149|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_149                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_149|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1492|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1492                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1492|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1495|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1495                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1495|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_15|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_15                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_15|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1500|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1500                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1500|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1503|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1503                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1503|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1506|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1506                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1506|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1509|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1509                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1509|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1512|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1512                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1512|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1515|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1515                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1515|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1518|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1518                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1518|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_152|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_152                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_152|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1521|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1521                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1521|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1524|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1524                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1524|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1527|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1527                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1527|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1530|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1530                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1530|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1533|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1533                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1533|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1536|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1536                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1536|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1539|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1539                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1539|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1542|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1542                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1542|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1545|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1545                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1545|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1548|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1548                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1548|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_155|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_155                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_155|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1551|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1551                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1551|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1554|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1554                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1554|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1557|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1557                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1557|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1560|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1560                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1560|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1563|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1563                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1563|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1566|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1566                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1566|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1569|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1569                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1569|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1572|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1572                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1572|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1575|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1575                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1575|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1578|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1578                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1578|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_158|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_158                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_158|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1581|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1581                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1581|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1584|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1584                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1584|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1587|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1587                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1587|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1590|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1590                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1590|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1593|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1593                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1593|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1597|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1597                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1597|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1600|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1600                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1600|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1603|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1603                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1603|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1606|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1606                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1606|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1609|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1609                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1609|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_161|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_161                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_161|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1612|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1612                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1612|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1615|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1615                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1615|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1618|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1618                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1618|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1621|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1621                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1621|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1624|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1624                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1624|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1627|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1627                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1627|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1630|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1630                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1630|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1633|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1633                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1633|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1636|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1636                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1636|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1639|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1639                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1639|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_164|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_164                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_164|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1642|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1642                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1642|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1645|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1645                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1645|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1648|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1648                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1648|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1651|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1651                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1651|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1654|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1654                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1654|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1657|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1657                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1657|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1660|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1660                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1660|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1663|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1663                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1663|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1666|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1666                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1666|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1669|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1669                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1669|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_167|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_167                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_167|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1672|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1672                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1672|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1675|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1675                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1675|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1678|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1678                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1678|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_1681|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1681                                                                                                                                     ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_1681|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                               ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_170|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_170                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_170|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_173|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_173                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_173|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_176|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_176                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_176|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_179|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_179                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_179|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_18|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_18                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_18|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_182|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_182                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_182|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_185|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_185                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_185|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_188|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_188                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_188|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_191|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_191                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_191|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_194|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_194                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_194|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_199|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_199                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_199|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_202|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_202                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_202|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_205|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_205                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_205|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_208|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_208                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_208|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_21|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_21                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_21|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_211|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_211                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_211|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_214|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_214                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_214|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_217|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_217                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_217|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_220|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_220                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_220|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_223|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_223                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_223|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_226|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_226                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_226|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_229|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_229                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_229|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_232|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_232                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_232|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_235|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_235                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_235|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_238|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_238                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_238|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_24|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_24                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_24|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_241|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_241                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_241|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_244|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_244                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_244|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_247|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_247                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_247|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_250|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_250                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_250|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_253|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_253                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_253|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_256|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_256                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_256|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_259|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_259                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_259|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_262|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_262                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_262|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_265|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_265                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_265|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_268|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_268                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_268|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_27|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_27                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_27|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_271|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_271                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_271|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_274|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_274                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_274|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_277|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_277                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_277|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_280|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_280                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_280|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_283|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_283                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_283|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_286|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_286                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_286|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_289|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_289                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_289|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_292|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_292                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_292|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_297|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_297                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_297|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_3|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_3                                                                                                                                        ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_3|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                  ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_30|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_30                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_30|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_300|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_300                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_300|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_303|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_303                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_303|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_306|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_306                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_306|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_309|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_309                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_309|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_312|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_312                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_312|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_315|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_315                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_315|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_318|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_318                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_318|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_321|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_321                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_321|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_324|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_324                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_324|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_327|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_327                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_327|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_33|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_33                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_33|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_330|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_330                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_330|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_333|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_333                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_333|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_336|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_336                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_336|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_339|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_339                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_339|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_342|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_342                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_342|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_345|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_345                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_345|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_348|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_348                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_348|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_351|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_351                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_351|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_354|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_354                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_354|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_357|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_357                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_357|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_36|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_36                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_36|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_360|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_360                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_360|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_363|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_363                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_363|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_366|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_366                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_366|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_369|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_369                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_369|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_372|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_372                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_372|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_375|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_375                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_375|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_378|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_378                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_378|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_381|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_381                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_381|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_384|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_384                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_384|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_387|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_387                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_387|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_39|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_39                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_39|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_390|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_390                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_390|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_393|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_393                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_393|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_396|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_396                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_396|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_399|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_399                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_399|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_402|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_402                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_402|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_405|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_405                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_405|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_408|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_408                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_408|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_411|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_411                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_411|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_414|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_414                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_414|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_417|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_417                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_417|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_42|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_42                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_42|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_420|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_420                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_420|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_423|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_423                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_423|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_426|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_426                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_426|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_429|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_429                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_429|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_432|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_432                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_432|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_435|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_435                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_435|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_438|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_438                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_438|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_441|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_441                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_441|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_444|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_444                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_444|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_447|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_447                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_447|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_45|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_45                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_45|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_450|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_450                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_450|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_453|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_453                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_453|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_456|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_456                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_456|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_459|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_459                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_459|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_462|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_462                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_462|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_465|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_465                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_465|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_468|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_468                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_468|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_471|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_471                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_471|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_474|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_474                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_474|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_477|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_477                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_477|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_48|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_48                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_48|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_480|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_480                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_480|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_483|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_483                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_483|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_486|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_486                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_486|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_491|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_491                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_491|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_494|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_494                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_494|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_497|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_497                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_497|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_500|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_500                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_500|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_503|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_503                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_503|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_508|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_508                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_508|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_51|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_51                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_51|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_511|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_511                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_511|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_514|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_514                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_514|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_517|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_517                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_517|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_520|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_520                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_520|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_523|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_523                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_523|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_526|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_526                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_526|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_529|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_529                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_529|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_532|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_532                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_532|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_535|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_535                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_535|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_538|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_538                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_538|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_54|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_54                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_54|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_541|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_541                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_541|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_544|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_544                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_544|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_547|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_547                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_547|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_550|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_550                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_550|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_553|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_553                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_553|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_556|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_556                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_556|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_559|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_559                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_559|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_562|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_562                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_562|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_565|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_565                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_565|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_568|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_568                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_568|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_57|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_57                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_57|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_571|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_571                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_571|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_574|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_574                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_574|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_577|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_577                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_577|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_580|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_580                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_580|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_583|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_583                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_583|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_586|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_586                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_586|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_589|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_589                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_589|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_592|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_592                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_592|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_595|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_595                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_595|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_598|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_598                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_598|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_6|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_6                                                                                                                                        ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_6|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                  ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_60|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_60                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_60|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_601|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_601                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_601|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_606|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_606                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_606|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_609|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_609                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_609|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_612|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_612                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_612|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_615|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_615                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_615|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_618|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_618                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_618|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_621|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_621                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_621|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_624|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_624                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_624|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_627|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_627                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_627|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_63|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_63                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_63|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_630|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_630                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_630|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_633|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_633                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_633|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_636|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_636                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_636|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_639|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_639                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_639|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_642|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_642                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_642|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_645|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_645                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_645|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_648|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_648                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_648|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_651|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_651                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_651|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_654|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_654                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_654|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_657|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_657                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_657|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_66|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_66                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_66|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_660|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_660                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_660|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_663|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_663                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_663|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_666|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_666                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_666|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_669|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_669                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_669|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_672|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_672                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_672|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_675|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_675                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_675|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_678|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_678                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_678|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_681|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_681                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_681|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_684|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_684                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_684|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_687|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_687                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_687|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_69|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_69                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_69|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_690|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_690                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_690|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_693|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_693                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_693|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_696|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_696                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_696|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_699|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_699                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_699|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_704|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_704                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_704|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_707|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_707                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_707|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_710|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_710                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_710|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_713|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_713                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_713|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_718|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_718                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_718|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_72|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_72                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_72|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_721|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_721                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_721|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_724|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_724                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_724|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_727|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_727                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_727|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_730|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_730                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_730|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_733|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_733                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_733|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_736|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_736                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_736|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_739|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_739                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_739|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_742|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_742                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_742|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_745|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_745                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_745|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_748|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_748                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_748|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_75|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_75                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_75|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_751|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_751                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_751|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_754|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_754                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_754|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_757|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_757                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_757|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_760|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_760                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_760|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_763|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_763                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_763|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_766|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_766                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_766|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_769|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_769                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_769|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_772|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_772                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_772|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_775|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_775                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_775|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_778|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_778                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_778|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_78|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_78                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_78|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_781|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_781                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_781|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_784|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_784                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_784|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_787|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_787                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_787|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_790|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_790                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_790|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_793|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_793                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_793|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_796|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_796                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_796|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_799|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_799                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_799|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_802|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_802                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_802|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_805|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_805                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_805|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_808|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_808                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_808|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_81|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_81                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_81|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_811|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_811                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_811|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_816|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_816                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_816|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_819|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_819                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_819|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_822|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_822                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_822|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_825|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_825                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_825|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_828|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_828                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_828|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_831|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_831                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_831|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_834|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_834                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_834|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_837|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_837                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_837|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_84|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_84                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_84|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_840|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_840                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_840|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_843|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_843                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_843|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_846|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_846                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_846|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_849|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_849                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_849|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_852|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_852                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_852|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_855|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_855                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_855|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_858|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_858                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_858|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_861|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_861                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_861|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_864|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_864                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_864|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_867|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_867                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_867|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_87|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_87                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_87|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_870|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_870                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_870|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_873|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_873                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_873|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_876|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_876                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_876|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_879|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_879                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_879|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_882|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_882                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_882|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_885|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_885                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_885|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_888|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_888                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_888|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_891|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_891                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_891|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_894|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_894                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_894|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_897|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_897                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_897|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_9|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_9                                                                                                                                        ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_9|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                  ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_90|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_90                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_90|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_900|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_900                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_900|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_903|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_903                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_903|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_906|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_906                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_906|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_909|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_909                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_909|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_914|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_914                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_914|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_917|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_917                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_917|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_920|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_920                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_920|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_923|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_923                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_923|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_926|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_926                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_926|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_929|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_929                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_929|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_93|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_93                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_93|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_932|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_932                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_932|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_935|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_935                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_935|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_938|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_938                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_938|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_941|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_941                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_941|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_944|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_944                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_944|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_947|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_947                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_947|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_950|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_950                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_950|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_953|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_953                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_953|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_956|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_956                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_956|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_959|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_959                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_959|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_96|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_96                                                                                                                                       ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_96|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                 ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_962|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_962                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_962|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_965|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_965                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_965|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_968|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_968                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_968|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_971|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_971                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_971|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_974|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_974                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_974|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_977|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_977                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_977|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_980|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_980                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_980|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_983|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_983                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_983|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_986|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_986                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_986|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_989|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_989                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_989|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_992|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_992                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_992|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_995|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_995                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_995|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                         |sld_mbpmg:mbpm_998|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_998                                                                                                                                      ; sld_mbpmg                                                  ; work             ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|sld_mbpmg:mbpm_998|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                ; sld_sbpmg                                                  ; work             ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 0.5 (0.3)            ; 5.3 (0.3)                        ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                                                   ; sld_ela_trigger_flow_mgr                                   ; work             ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 0.2 (0.2)            ; 5.0 (5.0)                        ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                           ; lpm_shiftreg                                               ; work             ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 325.3 (7.3)          ; 328.5 (9.5)                      ; 3.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (12)             ; 631 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                                            ; sld_offload_buffer_mgr                                     ; work             ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 6.3 (0.0)            ; 7.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                                                  ; lpm_counter                                                ; work             ;
;                   |cntr_1ci:auto_generated|                                                                                             ; 6.3 (5.8)            ; 7.0 (6.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated                                                                                                                                                                          ; cntr_1ci                                                   ; work             ;
;                      |cmpr_pac:cmpr1|                                                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|cmpr_pac:cmpr1                                                                                                                                                           ; cmpr_pac                                                   ; work             ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                                                           ; lpm_counter                                                ; work             ;
;                   |cntr_82j:auto_generated|                                                                                             ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated                                                                                                                                                                                                   ; cntr_82j                                                   ; work             ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 3.7 (0.0)            ; 4.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                                                 ; lpm_counter                                                ; work             ;
;                   |cntr_29i:auto_generated|                                                                                             ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_29i:auto_generated                                                                                                                                                                                         ; cntr_29i                                                   ; work             ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                                                    ; lpm_counter                                                ; work             ;
;                   |cntr_kri:auto_generated|                                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                                                                                                                                            ; cntr_kri                                                   ; work             ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 12.0 (12.0)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                                                           ; lpm_shiftreg                                               ; work             ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 275.5 (275.5)        ; 275.5 (275.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 550 (550)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                                            ; lpm_shiftreg                                               ; work             ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 13.0 (13.0)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                                                         ; lpm_shiftreg                                               ; work             ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 13.5 (13.5)          ; 16.5 (16.5)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |dnn|sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                                                       ; sld_rom_sr                                                 ; work             ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; KEY[0]        ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; --   ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[0]                                                                                                                                                ;                   ;         ;
; KEY[1]                                                                                                                                                ;                   ;         ;
; KEY[2]                                                                                                                                                ;                   ;         ;
; SW[0]                                                                                                                                                 ;                   ;         ;
; SW[1]                                                                                                                                                 ;                   ;         ;
; SW[2]                                                                                                                                                 ;                   ;         ;
; SW[3]                                                                                                                                                 ;                   ;         ;
; SW[4]                                                                                                                                                 ;                   ;         ;
; SW[5]                                                                                                                                                 ;                   ;         ;
; SW[6]                                                                                                                                                 ;                   ;         ;
; SW[7]                                                                                                                                                 ;                   ;         ;
; SW[8]                                                                                                                                                 ;                   ;         ;
; SW[9]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                            ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                 ; 0                 ; 0       ;
; DRAM_DQ[1]                                                                                                                                            ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                 ; 0                 ; 0       ;
; DRAM_DQ[2]                                                                                                                                            ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                 ; 0                 ; 0       ;
; DRAM_DQ[3]                                                                                                                                            ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                 ; 0                 ; 0       ;
; DRAM_DQ[4]                                                                                                                                            ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                 ; 0                 ; 0       ;
; DRAM_DQ[5]                                                                                                                                            ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                 ; 0                 ; 0       ;
; DRAM_DQ[6]                                                                                                                                            ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                 ; 0                 ; 0       ;
; DRAM_DQ[7]                                                                                                                                            ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                 ; 0                 ; 0       ;
; DRAM_DQ[8]                                                                                                                                            ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                 ; 0                 ; 0       ;
; DRAM_DQ[9]                                                                                                                                            ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                 ; 0                 ; 0       ;
; DRAM_DQ[10]                                                                                                                                           ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                ; 0                 ; 0       ;
; DRAM_DQ[11]                                                                                                                                           ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                ; 0                 ; 0       ;
; DRAM_DQ[12]                                                                                                                                           ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                ; 0                 ; 0       ;
; DRAM_DQ[13]                                                                                                                                           ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                ; 0                 ; 0       ;
; DRAM_DQ[14]                                                                                                                                           ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                ; 0                 ; 0       ;
; DRAM_DQ[15]                                                                                                                                           ;                   ;         ;
;      - dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                ; 0                 ; 0       ;
; CLOCK_50                                                                                                                                              ;                   ;         ;
; KEY[3]                                                                                                                                                ;                   ;         ;
;      - dnn_accel_system:sys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 0       ;
;      - dnn_accel_system:sys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 0       ;
;      - dnn_accel_system:sys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 0       ;
;      - dnn_accel_system:sys|altera_reset_controller:rst_controller_001|merged_reset~0                                                                 ; 0                 ; 0       ;
;      - dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                       ; 0                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                             ; Location                   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; KEY[3]                                                                                                                                                                                                                                                                                                                                                                                                           ; PIN_Y16                    ; 5       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X0_Y2_N3              ; 3595    ; Clock                                   ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                     ; JTAG_X0_Y2_N3              ; 31      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|altera_reset_controller:rst_controller_001|merged_reset~0                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X10_Y6_N36         ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                                      ; FF_X10_Y6_N31              ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                                       ; FF_X10_Y6_N26              ; 508     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                   ; FF_X29_Y3_N41              ; 648     ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                           ; MLABCELL_X25_Y4_N54        ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y3_N21         ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|wdata[2]~0                                                                                                                                                                                                                                                                        ; LABCELL_X12_Y3_N57         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                   ; LABCELL_X12_Y3_N54         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                           ; LABCELL_X19_Y8_N48         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                           ; LABCELL_X18_Y9_N54         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X19_Y8_N54         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                            ; FF_X18_Y9_N29              ; 15      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X18_Y9_N51         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|rd_wfifo                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X25_Y4_N21        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                             ; FF_X19_Y8_N38              ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X17_Y9_N27         ; 14      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                  ; LABCELL_X27_Y9_N30         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y2_N54         ; 7       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                               ; LABCELL_X30_Y9_N15         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                               ; LABCELL_X30_Y9_N27         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                               ; LABCELL_X30_Y7_N6          ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                               ; LABCELL_X30_Y7_N27         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                               ; LABCELL_X30_Y7_N48         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                               ; LABCELL_X30_Y7_N12         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                               ; LABCELL_X31_Y7_N39         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem[0][61]                                                                                                                                                                                                                                                              ; FF_X29_Y9_N53              ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                             ; FF_X31_Y7_N26              ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[1]~4                                                                                                                                                                                                                                                           ; LABCELL_X31_Y7_N54         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                             ; FF_X31_Y7_N53              ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                             ; FF_X31_Y7_N50              ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                             ; FF_X31_Y7_N32              ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                             ; FF_X31_Y7_N35              ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                             ; FF_X31_Y7_N44              ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                      ; LABCELL_X22_Y5_N42         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y7_N54         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|comb~1                                                                                                                                                                                                                                                                       ; LABCELL_X27_Y9_N33         ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|byteen_reg[0]~0                                                                                                                                                                                                                                                ; LABCELL_X29_Y5_N9          ; 43      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                        ; FF_X33_Y6_N2               ; 70      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter|always10~1                                                                                                                                                                                                                                                     ; LABCELL_X30_Y9_N39         ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|dnn_accel_system_mm_interconnect_0_rsp_demux:rsp_demux|src0_valid~0                                                                                                                                                                                                                                                                    ; LABCELL_X27_Y9_N12         ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|WideOr16~0                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X28_Y1_N24        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|active_rnw~2                                                                                                                                                                                                                                                                                                                 ; LABCELL_X29_Y1_N33         ; 45      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|dnn_accel_system_new_sdram_controller_0_input_efifo_module:the_dnn_accel_system_new_sdram_controller_0_input_efifo_module|entry_0[43]~0                                                                                                                                                                                      ; LABCELL_X29_Y5_N42         ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|dnn_accel_system_new_sdram_controller_0_input_efifo_module:the_dnn_accel_system_new_sdram_controller_0_input_efifo_module|entry_1[43]~0                                                                                                                                                                                      ; LABCELL_X29_Y5_N3          ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]~1                                                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y1_N9          ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000                                                                                                                                                                                                                                                                                                            ; FF_X28_Y1_N14              ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                                                                                                                                                                                                            ; FF_X29_Y1_N52              ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X24_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X26_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X30_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X18_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X32_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X32_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X26_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X24_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X28_Y0_N39      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X28_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X30_Y0_N56      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X18_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y0_N62      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y0_N45      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y0_N79      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X34_Y0_N96      ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                                                                          ; FF_X22_Y7_N38              ; 52      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_alu_result~1                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X25_Y3_N15        ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                                                                       ; FF_X22_Y8_N5               ; 56      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_src1[0]~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X19_Y3_N3          ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                                                                                                          ; FF_X22_Y8_N50              ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|Equal0~0                                                                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y5_N36        ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|F_valid~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X23_Y8_N42         ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|R_ctrl_exception                                                                                                                                                                                                                                                                                                                                 ; FF_X15_Y7_N14              ; 19      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|R_src2_hi~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X19_Y5_N36         ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|R_src2_lo~0                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X19_Y5_N39         ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|R_src2_use_imm                                                                                                                                                                                                                                                                                                                                   ; FF_X22_Y7_N50              ; 34      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|W_rf_wren                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X21_Y7_N54        ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                                                                          ; FF_X22_Y8_N2               ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                                                              ; FF_X22_Y8_N44              ; 59      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[2]~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X23_Y10_N9         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X23_Y10_N42        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|av_ld_rshift8~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X23_Y10_N6         ; 16      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|address[8]                                                                                                                                                                                                                                                   ; FF_X18_Y5_N5               ; 35      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk|jxuir                  ; FF_X18_Y6_N2               ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a   ; LABCELL_X11_Y5_N48         ; 15      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; LABCELL_X18_Y6_N36         ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~1 ; LABCELL_X10_Y5_N9          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b   ; LABCELL_X10_Y5_N33         ; 40      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe      ; FF_X8_Y3_N32               ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[32]~14                    ; LABCELL_X12_Y6_N18         ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[32]~17                    ; LABCELL_X12_Y6_N15         ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[37]~22                    ; MLABCELL_X8_Y6_N18         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[6]~10                     ; MLABCELL_X8_Y3_N36         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[6]~9                      ; LABCELL_X13_Y3_N36         ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:dnn_accel_system_nios2_qsys_0_jtag_debug_module_phy|virtual_state_uir                                             ; LABCELL_X12_Y6_N48         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_avalon_reg:the_dnn_accel_system_nios2_qsys_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                            ; LABCELL_X17_Y6_N0          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_oci_break:the_dnn_accel_system_nios2_qsys_0_nios2_oci_break|break_readreg[25]~0                                                                                                                                          ; LABCELL_X18_Y6_N54         ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_oci_break:the_dnn_accel_system_nios2_qsys_0_nios2_oci_break|break_readreg[25]~1                                                                                                                                          ; LABCELL_X11_Y6_N33         ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[0]~0                                                                                                                                                       ; MLABCELL_X21_Y5_N3         ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[0]~1                                                                                                                                                       ; LABCELL_X10_Y5_N45         ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|ociram_reset_req                                                                                                                                                   ; MLABCELL_X15_Y5_N15        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|ociram_wr_en~0                                                                                                                                                     ; LABCELL_X10_Y5_N39         ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|hbreak_req~0                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X25_Y6_N24        ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_onchip_memory2_0:onchip_memory2_0|wren~1                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X23_Y8_N39         ; 4       ; Read enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_pio_0:pio_0|always0~1                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X27_Y8_N6          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                                         ; PLLOUTPUTCOUNTER_X0_Y7_N1  ; 6772    ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|Selector40~0                                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X37_Y9_N39         ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|WideOr9                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y13_N48       ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|always4~0                                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y13_N54       ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|always5~1                                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y13_N3        ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|always6~0                                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y13_N57       ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|if_addr_reg[29]~0                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X34_Y13_N0        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|slave_readdata[0]~0                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X33_Y16_N39        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|stable_counter[0]~1                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y13_N24       ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|state.START_READ_IF                                                                                                                                                                                                                                                                                                                                                   ; FF_X34_Y13_N29             ; 38      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|state~30                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y9_N12         ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|state~31                                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X29_Y9_N36         ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|dot:dot_product_acc_0|w_addr_reg[31]~0                                                                                                                                                                                                                                                                                                                                                      ; MLABCELL_X34_Y13_N21       ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_g2a:rden_decode_b|w_anode1000w[3]                                                                                                                                                                                                                                                               ; LABCELL_X70_Y21_N33        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_g2a:rden_decode_b|w_anode1011w[3]                                                                                                                                                                                                                                                               ; LABCELL_X70_Y21_N6         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_g2a:rden_decode_b|w_anode913w[3]                                                                                                                                                                                                                                                                ; LABCELL_X70_Y21_N9         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_g2a:rden_decode_b|w_anode930w[3]~0                                                                                                                                                                                                                                                              ; LABCELL_X70_Y21_N3         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_g2a:rden_decode_b|w_anode940w[3]~0                                                                                                                                                                                                                                                              ; LABCELL_X70_Y21_N27        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_g2a:rden_decode_b|w_anode950w[3]~0                                                                                                                                                                                                                                                              ; LABCELL_X70_Y21_N30        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_g2a:rden_decode_b|w_anode960w[3]~0                                                                                                                                                                                                                                                              ; LABCELL_X70_Y21_N54        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_g2a:rden_decode_b|w_anode970w[3]~0                                                                                                                                                                                                                                                              ; LABCELL_X70_Y21_N51        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_g2a:rden_decode_b|w_anode980w[3]~0                                                                                                                                                                                                                                                              ; LABCELL_X70_Y21_N18        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_g2a:rden_decode_b|w_anode990w[3]~0                                                                                                                                                                                                                                                              ; LABCELL_X70_Y21_N0         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_nma:decode2|w_anode731w[3]                                                                                                                                                                                                                                                                      ; LABCELL_X57_Y19_N15        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_nma:decode2|w_anode748w[3]                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y19_N45        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_nma:decode2|w_anode758w[3]                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y19_N42        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_nma:decode2|w_anode768w[3]                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y19_N30        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_nma:decode2|w_anode778w[3]                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y19_N54        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_nma:decode2|w_anode788w[3]                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y19_N48        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_nma:decode2|w_anode798w[3]                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y19_N33        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|decode_nma:decode2|w_anode808w[3]                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y19_N36        ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|Equal0~2                                                                                                                                                                                                                                                                                                                           ; LABCELL_X66_Y23_N51        ; 27      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_controller:controller|always1~2                                                                                                                                                                                                                                                                                                                          ; LABCELL_X67_Y23_N42        ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component|altpll_80u:auto_generated|clk[0]                                                                                                                                                                                                                                                                                       ; PLLOUTPUTCOUNTER_X89_Y0_N1 ; 117     ; Clock                                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|WideOr10                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X34_Y6_N39        ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|data_to_copy[0]~0                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y6_N33         ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|dst_addr_reg[22]~0                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y6_N24        ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|master_address[28]~0                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y5_N54         ; 24      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|n_word[0]~0                                                                                                                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y6_N21        ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|src_addr_reg[22]~0                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y6_N54        ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|state.INCREMENT                                                                                                                                                                                                                                                                                                                                                    ; FF_X33_Y6_N5               ; 103     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; dnn_accel_system:sys|wordcopy:word_copy_acc_0|state.SEND_DATA                                                                                                                                                                                                                                                                                                                                                    ; FF_X33_Y6_N50              ; 63      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                         ; FF_X4_Y4_N35               ; 88      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                                                                            ; MLABCELL_X3_Y4_N27         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                              ; LABCELL_X7_Y4_N6           ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                 ; FF_X7_Y4_N47               ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                                                 ; LABCELL_X4_Y4_N18          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                                                                                 ; LABCELL_X4_Y4_N9           ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~10                                                                                ; LABCELL_X4_Y4_N6           ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                                                   ; FF_X7_Y5_N44               ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                                                                                   ; FF_X7_Y5_N50               ; 282     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                                                                                   ; FF_X7_Y5_N56               ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~5                                                                                   ; MLABCELL_X6_Y4_N30         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]~6                                                                                   ; MLABCELL_X6_Y4_N0          ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1                                                                    ; MLABCELL_X3_Y4_N21         ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                                                      ; MLABCELL_X8_Y6_N24         ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                            ; MLABCELL_X6_Y4_N48         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                          ; LABCELL_X4_Y4_N12          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~8                                                                          ; LABCELL_X4_Y4_N15          ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~5                                                            ; MLABCELL_X3_Y4_N33         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~1                                                       ; MLABCELL_X3_Y4_N18         ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                              ; FF_X6_Y6_N14               ; 17      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                             ; FF_X7_Y6_N56               ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                              ; FF_X6_Y6_N56               ; 85      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                              ; FF_X3_Y4_N14               ; 77      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                       ; LABCELL_X7_Y6_N51          ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                             ; FF_X7_Y6_N2                ; 86      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                           ; MLABCELL_X3_Y4_N24         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                                                                                     ; LABCELL_X7_Y7_N54          ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                                                                                     ; LABCELL_X7_Y7_N27          ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                                                                      ; FF_X9_Y9_N29               ; 25      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                                                                         ; MLABCELL_X6_Y8_N33         ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                                                  ; MLABCELL_X6_Y7_N21         ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X4_Y8_N12          ; 33      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                                                                   ; LABCELL_X4_Y8_N57          ; 33      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                                                     ; FF_X10_Y7_N32              ; 3029    ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                                                                           ; LABCELL_X4_Y8_N39          ; 25      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena_pipe_reg[0]                                                                                                                                                                                                                                                                             ; FF_X7_Y7_N25               ; 277     ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]~1                                                                                                                                                                                                                                                             ; LABCELL_X4_Y8_N48          ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]~0                                                                                                                                                                                                                      ; MLABCELL_X6_Y7_N33         ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]~1                                                                                                                                                                                                                                                       ; LABCELL_X2_Y7_N36          ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[3]~0                                                                                                                                                                                                                                 ; MLABCELL_X6_Y7_N18         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~0                                                                                                                                                                                                                                                     ; MLABCELL_X6_Y7_N51         ; 38      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                                                                                               ; FF_X6_Y7_N31               ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                                                                     ; MLABCELL_X8_Y9_N15         ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                                                           ; LABCELL_X9_Y9_N57          ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|cout_actual                                                                                                                                ; LABCELL_X11_Y9_N0          ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_29i:auto_generated|cout_actual                                                                                                                                               ; MLABCELL_X8_Y9_N48         ; 6       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                                                                                  ; LABCELL_X9_Y9_N15          ; 1       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                                                            ; LABCELL_X9_Y9_N36          ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                                                                               ; LABCELL_X10_Y9_N48         ; 549     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                                                 ; LABCELL_X9_Y9_N30          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                                                                        ; LABCELL_X9_Y9_N12          ; 1       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                                                                     ; LABCELL_X9_Y9_N42          ; 6       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                                                                        ; LABCELL_X9_Y9_N18          ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~5                                                                                                                                                                                                                                                                            ; LABCELL_X4_Y6_N48          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~1                                                                                                                                                                                                                                                                       ; LABCELL_X4_Y6_N33          ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                                                                         ; LABCELL_X9_Y7_N24          ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[10]~0                                                                                                                                                                                                                                                                                         ; LABCELL_X4_Y8_N24          ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                                                                                        ; LABCELL_X4_Y8_N18          ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                                                                    ; LABCELL_X4_Y8_N9           ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                                             ; LABCELL_X4_Y8_N33          ; 2365    ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                         ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                 ; JTAG_X0_Y2_N3              ; 3595    ; Global Clock         ; GCLK1            ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                     ; PLLOUTPUTCOUNTER_X0_Y7_N1  ; 6772    ; Global Clock         ; GCLK6            ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]                                     ; PLLOUTPUTCOUNTER_X0_Y8_N1  ; 1       ; Global Clock         ; GCLK4            ; --                        ;
; dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]                                     ; PLLOUTPUTCOUNTER_X0_Y4_N1  ; 1       ; Global Clock         ; GCLK3            ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component|altpll_80u:auto_generated|clk[0]   ; PLLOUTPUTCOUNTER_X89_Y0_N1 ; 117     ; Global Clock         ; GCLK9            ; --                        ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component|altpll_80u:auto_generated|fb_clkin ; FRACTIONALPLL_X89_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                       ; 3029    ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                               ; 2365    ;
; dnn_accel_system:sys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                     ; 648     ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_shift_clk_ena_pipe_reg[0]                                                               ; 552     ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load ; 549     ;
; dnn_accel_system:sys|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                         ; 508     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                       ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_r:the_dnn_accel_system_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                      ; M10K_X14_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                         ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|dnn_accel_system_jtag_uart_0_scfifo_w:the_dnn_accel_system_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                      ; M10K_X26_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                         ;
; dnn_accel_system:sys|dnn_accel_system_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128     ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0     ; None                                                      ; M10K_X26_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|dnn_accel_system_nios2_qsys_0_ociram_sp_ram_module:dnn_accel_system_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0bg1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; dnn_accel_system_nios2_qsys_0_ociram_default_contents.mif ; M10K_X14_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_register_bank_a_module:dnn_accel_system_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_d4o1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; dnn_accel_system_nios2_qsys_0_rf_ram_a.mif                ; M10K_X26_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                                               ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_register_bank_b_module:dnn_accel_system_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_e4o1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; dnn_accel_system_nios2_qsys_0_rf_ram_b.mif                ; M10K_X26_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                                               ;
; dnn_accel_system:sys|dnn_accel_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_h8o1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768   ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; dnn_accel_system_onchip_memory2_0.hex                     ; M10K_X26_Y7_N0, M10K_X26_Y6_N0, M10K_X14_Y7_N0, M10K_X14_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 76800        ; 8            ; 76800        ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 614400  ; 76800                       ; 8                           ; 76800                       ; 8                           ; 614400              ; 76          ; 0     ; None                                                      ; M10K_X69_Y6_N0, M10K_X76_Y12_N0, M10K_X58_Y33_N0, M10K_X76_Y31_N0, M10K_X69_Y32_N0, M10K_X69_Y28_N0, M10K_X58_Y15_N0, M10K_X49_Y30_N0, M10K_X58_Y30_N0, M10K_X58_Y32_N0, M10K_X69_Y13_N0, M10K_X76_Y13_N0, M10K_X69_Y25_N0, M10K_X76_Y28_N0, M10K_X76_Y22_N0, M10K_X58_Y25_N0, M10K_X69_Y22_N0, M10K_X58_Y24_N0, M10K_X76_Y29_N0, M10K_X76_Y10_N0, M10K_X76_Y11_N0, M10K_X69_Y33_N0, M10K_X76_Y24_N0, M10K_X69_Y20_N0, M10K_X58_Y23_N0, M10K_X58_Y21_N0, M10K_X58_Y20_N0, M10K_X49_Y27_N0, M10K_X76_Y32_N0, M10K_X76_Y6_N0, M10K_X76_Y16_N0, M10K_X58_Y29_N0, M10K_X69_Y30_N0, M10K_X76_Y30_N0, M10K_X76_Y26_N0, M10K_X58_Y22_N0, M10K_X69_Y29_N0, M10K_X58_Y27_N0, M10K_X76_Y15_N0, M10K_X69_Y11_N0, M10K_X58_Y17_N0, M10K_X76_Y19_N0, M10K_X69_Y19_N0, M10K_X58_Y16_N0, M10K_X69_Y15_N0, M10K_X58_Y19_N0, M10K_X76_Y21_N0, M10K_X76_Y20_N0, M10K_X76_Y8_N0, M10K_X69_Y17_N0, M10K_X69_Y21_N0, M10K_X76_Y25_N0, M10K_X76_Y27_N0, M10K_X69_Y24_N0, M10K_X69_Y18_N0, M10K_X69_Y23_N0, M10K_X69_Y27_N0, M10K_X76_Y14_N0, M10K_X76_Y9_N0, M10K_X69_Y35_N0, M10K_X69_Y26_N0, M10K_X76_Y33_N0, M10K_X76_Y17_N0, M10K_X58_Y14_N0, M10K_X49_Y32_N0, M10K_X58_Y28_N0, M10K_X58_Y35_N0, M10K_X76_Y5_N0, M10K_X76_Y18_N0, M10K_X69_Y34_N0, M10K_X69_Y31_N0, M10K_X76_Y23_N0, M10K_X58_Y26_N0, M10K_X69_Y16_N0, M10K_X58_Y31_N0, M10K_X76_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3l84:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 550          ; 4096         ; 550          ; yes                    ; no                      ; yes                    ; no                      ; 2252800 ; 4096                        ; 550                         ; 4096                        ; 550                         ; 2252800             ; 275         ; 0     ; None                                                      ; M10K_X41_Y19_N0, M10K_X38_Y17_N0, M10K_X38_Y15_N0, M10K_X38_Y19_N0, M10K_X41_Y21_N0, M10K_X38_Y9_N0, M10K_X69_Y4_N0, M10K_X41_Y9_N0, M10K_X38_Y3_N0, M10K_X58_Y9_N0, M10K_X41_Y5_N0, M10K_X58_Y7_N0, M10K_X41_Y3_N0, M10K_X49_Y19_N0, M10K_X38_Y7_N0, M10K_X41_Y7_N0, M10K_X49_Y13_N0, M10K_X49_Y25_N0, M10K_X38_Y13_N0, M10K_X49_Y5_N0, M10K_X49_Y1_N0, M10K_X41_Y13_N0, M10K_X58_Y13_N0, M10K_X58_Y11_N0, M10K_X69_Y14_N0, M10K_X38_Y5_N0, M10K_X38_Y16_N0, M10K_X38_Y10_N0, M10K_X26_Y10_N0, M10K_X49_Y2_N0, M10K_X49_Y11_N0, M10K_X41_Y18_N0, M10K_X26_Y24_N0, M10K_X38_Y18_N0, M10K_X26_Y21_N0, M10K_X38_Y20_N0, M10K_X26_Y16_N0, M10K_X26_Y22_N0, M10K_X26_Y17_N0, M10K_X26_Y15_N0, M10K_X26_Y19_N0, M10K_X38_Y22_N0, M10K_X26_Y20_N0, M10K_X41_Y22_N0, M10K_X5_Y6_N0, M10K_X14_Y22_N0, M10K_X26_Y23_N0, M10K_X26_Y18_N0, M10K_X26_Y11_N0, M10K_X49_Y39_N0, M10K_X14_Y44_N0, M10K_X41_Y44_N0, M10K_X38_Y43_N0, M10K_X38_Y46_N0, M10K_X41_Y46_N0, M10K_X49_Y42_N0, M10K_X49_Y44_N0, M10K_X41_Y42_N0, M10K_X49_Y40_N0, M10K_X49_Y43_N0, M10K_X49_Y46_N0, M10K_X41_Y45_N0, M10K_X41_Y43_N0, M10K_X38_Y40_N0, M10K_X38_Y45_N0, M10K_X41_Y39_N0, M10K_X26_Y35_N0, M10K_X14_Y28_N0, M10K_X14_Y34_N0, M10K_X5_Y35_N0, M10K_X14_Y31_N0, M10K_X14_Y30_N0, M10K_X14_Y27_N0, M10K_X5_Y33_N0, M10K_X26_Y31_N0, M10K_X14_Y47_N0, M10K_X26_Y33_N0, M10K_X14_Y29_N0, M10K_X5_Y45_N0, M10K_X5_Y44_N0, M10K_X5_Y41_N0, M10K_X5_Y39_N0, M10K_X5_Y34_N0, M10K_X14_Y45_N0, M10K_X49_Y47_N0, M10K_X5_Y43_N0, M10K_X5_Y37_N0, M10K_X14_Y43_N0, M10K_X26_Y40_N0, M10K_X14_Y41_N0, M10K_X14_Y40_N0, M10K_X26_Y44_N0, M10K_X5_Y40_N0, M10K_X38_Y44_N0, M10K_X5_Y36_N0, M10K_X14_Y35_N0, M10K_X41_Y36_N0, M10K_X49_Y41_N0, M10K_X49_Y14_N0, M10K_X49_Y10_N0, M10K_X69_Y12_N0, M10K_X69_Y10_N0, M10K_X58_Y10_N0, M10K_X49_Y7_N0, M10K_X49_Y3_N0, M10K_X69_Y2_N0, M10K_X49_Y4_N0, M10K_X58_Y4_N0, M10K_X49_Y6_N0, M10K_X69_Y8_N0, M10K_X41_Y4_N0, M10K_X41_Y8_N0, M10K_X49_Y8_N0, M10K_X49_Y12_N0, M10K_X41_Y15_N0, M10K_X41_Y11_N0, M10K_X41_Y16_N0, M10K_X49_Y18_N0, M10K_X41_Y20_N0, M10K_X49_Y17_N0, M10K_X49_Y23_N0, M10K_X49_Y28_N0, M10K_X41_Y14_N0, M10K_X49_Y33_N0, M10K_X58_Y18_N0, M10K_X49_Y20_N0, M10K_X49_Y21_N0, M10K_X41_Y12_N0, M10K_X41_Y10_N0, M10K_X41_Y28_N0, M10K_X38_Y33_N0, M10K_X41_Y34_N0, M10K_X41_Y38_N0, M10K_X26_Y37_N0, M10K_X38_Y41_N0, M10K_X38_Y42_N0, M10K_X49_Y45_N0, M10K_X41_Y41_N0, M10K_X41_Y40_N0, M10K_X38_Y47_N0, M10K_X41_Y47_N0, M10K_X26_Y39_N0, M10K_X14_Y33_N0, M10K_X26_Y28_N0, M10K_X26_Y26_N0, M10K_X49_Y35_N0, M10K_X41_Y27_N0, M10K_X26_Y27_N0, M10K_X41_Y26_N0, M10K_X14_Y32_N0, M10K_X26_Y29_N0, M10K_X38_Y21_N0, M10K_X38_Y25_N0, M10K_X49_Y31_N0, M10K_X38_Y29_N0, M10K_X14_Y25_N0, M10K_X38_Y26_N0, M10K_X41_Y32_N0, M10K_X58_Y34_N0, M10K_X41_Y30_N0, M10K_X41_Y35_N0, M10K_X49_Y36_N0, M10K_X26_Y30_N0, M10K_X49_Y34_N0, M10K_X41_Y31_N0, M10K_X49_Y29_N0, M10K_X58_Y1_N0, M10K_X26_Y8_N0, M10K_X58_Y5_N0, M10K_X41_Y33_N0, M10K_X69_Y5_N0, M10K_X69_Y1_N0, M10K_X69_Y7_N0, M10K_X58_Y12_N0, M10K_X69_Y9_N0, M10K_X41_Y1_N0, M10K_X49_Y9_N0, M10K_X58_Y8_N0, M10K_X58_Y2_N0, M10K_X69_Y3_N0, M10K_X58_Y6_N0, M10K_X58_Y3_N0, M10K_X49_Y22_N0, M10K_X38_Y24_N0, M10K_X41_Y23_N0, M10K_X38_Y23_N0, M10K_X38_Y39_N0, M10K_X38_Y35_N0, M10K_X38_Y28_N0, M10K_X5_Y32_N0, M10K_X38_Y36_N0, M10K_X49_Y26_N0, M10K_X41_Y25_N0, M10K_X49_Y24_N0, M10K_X41_Y24_N0, M10K_X38_Y32_N0, M10K_X26_Y32_N0, M10K_X38_Y34_N0, M10K_X38_Y30_N0, M10K_X26_Y34_N0, M10K_X38_Y31_N0, M10K_X14_Y26_N0, M10K_X38_Y27_N0, M10K_X58_Y36_N0, M10K_X41_Y37_N0, M10K_X38_Y37_N0, M10K_X49_Y38_N0, M10K_X38_Y38_N0, M10K_X26_Y41_N0, M10K_X26_Y38_N0, M10K_X5_Y42_N0, M10K_X14_Y37_N0, M10K_X5_Y38_N0, M10K_X14_Y48_N0, M10K_X14_Y38_N0, M10K_X14_Y42_N0, M10K_X14_Y39_N0, M10K_X14_Y46_N0, M10K_X5_Y46_N0, M10K_X26_Y48_N0, M10K_X26_Y47_N0, M10K_X26_Y45_N0, M10K_X26_Y42_N0, M10K_X26_Y46_N0, M10K_X26_Y43_N0, M10K_X26_Y36_N0, M10K_X26_Y25_N0, M10K_X14_Y23_N0, M10K_X14_Y14_N0, M10K_X14_Y19_N0, M10K_X5_Y11_N0, M10K_X14_Y3_N0, M10K_X14_Y15_N0, M10K_X5_Y7_N0, M10K_X14_Y11_N0, M10K_X14_Y10_N0, M10K_X14_Y9_N0, M10K_X26_Y14_N0, M10K_X5_Y47_N0, M10K_X5_Y14_N0, M10K_X14_Y21_N0, M10K_X5_Y5_N0, M10K_X5_Y13_N0, M10K_X5_Y9_N0, M10K_X14_Y18_N0, M10K_X14_Y17_N0, M10K_X5_Y8_N0, M10K_X14_Y13_N0, M10K_X5_Y12_N0, M10K_X14_Y12_N0, M10K_X14_Y8_N0, M10K_X14_Y4_N0, M10K_X14_Y24_N0, M10K_X5_Y10_N0, M10K_X5_Y4_N0, M10K_X14_Y16_N0, M10K_X14_Y36_N0, M10K_X14_Y20_N0, M10K_X26_Y13_N0, M10K_X38_Y14_N0, M10K_X38_Y12_N0, M10K_X38_Y8_N0, M10K_X41_Y2_N0, M10K_X38_Y11_N0, M10K_X41_Y17_N0, M10K_X38_Y2_N0, M10K_X38_Y1_N0, M10K_X41_Y6_N0, M10K_X38_Y6_N0, M10K_X38_Y4_N0, M10K_X49_Y15_N0, M10K_X26_Y1_N0, M10K_X49_Y16_N0, M10K_X26_Y12_N0, M10K_X26_Y9_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 27x27               ; 3           ;
; Total number of DSP blocks      ; 3           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                            ; Mode              ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+---------------------------------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; dnn_accel_system:sys|dot:dot_product_acc_0|multiplier:multiplier_inst|Mult0~8   ; Independent 27x27 ; DSP_X20_Y16_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; dnn_accel_system:sys|dot:dot_product_acc_0|multiplier:multiplier_inst|Mult0~422 ; Independent 27x27 ; DSP_X20_Y18_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; dnn_accel_system:sys|dot:dot_product_acc_0|multiplier:multiplier_inst|Mult0~763 ; Independent 27x27 ; DSP_X20_Y14_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+---------------------------------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 22,678 / 289,320 ( 8 % )  ;
; C12 interconnects                           ; 566 / 13,420 ( 4 % )      ;
; C2 interconnects                            ; 9,371 / 119,108 ( 8 % )   ;
; C4 interconnects                            ; 5,813 / 56,300 ( 10 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,568 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 5 / 16 ( 31 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 4,538 / 84,580 ( 5 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 787 / 12,676 ( 6 % )      ;
; R14/C12 interconnect drivers                ; 1,004 / 20,720 ( 5 % )    ;
; R3 interconnects                            ; 10,571 / 130,992 ( 8 % )  ;
; R6 interconnects                            ; 15,477 / 266,960 ( 6 % )  ;
; Spine clocks                                ; 26 / 360 ( 7 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 133          ; 37           ; 133          ; 0            ; 0            ; 137       ; 133          ; 0            ; 137       ; 137       ; 0            ; 118          ; 0            ; 0            ; 0            ; 0            ; 118          ; 0            ; 0            ; 0            ; 0            ; 118          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 100          ; 4            ; 137          ; 137          ; 0         ; 4            ; 137          ; 0         ; 0         ; 137          ; 19           ; 137          ; 137          ; 137          ; 137          ; 19           ; 137          ; 137          ; 137          ; 137          ; 19           ; 137          ; 137          ; 137          ; 137          ; 137          ; 137          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                           ;
+------------------------------------------------------------------+------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                  ; Destination Clock(s)                                             ; Delay Added in ns ;
+------------------------------------------------------------------+------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                              ; altera_reserved_tck                                              ; 3826.5            ;
; sys|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; sys|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1529.7            ;
; altera_reserved_tck,I/O                                          ; altera_reserved_tck                                              ; 364.5             ;
+------------------------------------------------------------------+------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                ; Destination Register                                                                                                                                                                                                                                                                                                                                                                       ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                        ; 6.855             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                        ; 6.855             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                        ; 6.855             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                                                            ; 6.775             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                                                            ; 6.775             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo_bypass_reg                                                            ; 6.775             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                      ; 5.779             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                      ; 5.779             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                                                                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                      ; 5.779             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                      ; 5.779             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                      ; 5.779             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                      ; 5.779             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                      ; 5.779             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                             ; 5.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                             ; 5.723             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                   ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                             ; 5.723             ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                 ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                 ; 5.158             ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                     ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                 ; 5.158             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                 ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                 ; 5.158             ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                           ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                 ; 5.158             ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                        ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                 ; 5.158             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                        ; 4.595             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                        ; 4.583             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                        ; 4.554             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                                        ; 4.554             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|DRsize.100 ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[35] ; 4.423             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[36]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[35] ; 4.423             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                                                            ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[7]  ; 1.634             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1653|dffs[0]                                                               ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_1655|dffs[2]                                                           ; 1.333             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_649|dffs[2]                                                                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_649|dffs[1]                                                            ; 1.324             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                                                                                                                                                                                                     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                                                    ; 1.189             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_476|dffs[0]                                                                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_478|dffs[2]                                                            ; 1.168             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                                                                                                                                                                                                                         ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                                                                                    ; 1.158             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                                   ; 1.134             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                                                       ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                                                   ; 1.132             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                                   ; 1.130             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                                                       ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                                                   ; 1.130             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                ; 1.130             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                             ; 1.129             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                       ; 1.129             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[4]                                                                                                       ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[549]                                                                                                                                                              ; 1.126             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[35]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[35] ; 1.126             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                       ; 1.125             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[11]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[10] ; 1.119             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_674|dffs[0]                                                                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_vdn:auto_generated|sld_reserved_dnn_dot_acc_1_9d07:mgl_prim1|lpm_shiftreg:config_shiftreg_676|dffs[2]                                                            ; 1.116             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[11]                                                                                                                               ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3l84:auto_generated|ram_block1a459~portb_address_reg0                                                                                                                                                                        ; 1.113             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                             ; 1.113             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[1]                                                                                                                                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3l84:auto_generated|ram_block1a459~portb_address_reg0                                                                                                                                                                        ; 1.108             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                   ; 1.106             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                      ; 1.106             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                        ; 1.104             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[9]                                                                                                                                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3l84:auto_generated|ram_block1a459~portb_address_reg0                                                                                                                                                                        ; 1.097             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[0]                                                                                                                                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3l84:auto_generated|ram_block1a459~portb_address_reg0                                                                                                                                                                        ; 1.097             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                        ; 1.097             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                                                                             ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                                                                                                                        ; 1.095             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                                                       ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                                                   ; 1.095             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                ; 1.095             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|DRsize.000 ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[0]  ; 1.095             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                       ; 1.095             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                       ; 1.094             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                                                   ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                                                                               ; 1.093             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[37]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[36] ; 1.093             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                                                            ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                                                        ; 1.092             ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                     ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                 ; 1.088             ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                     ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                 ; 1.087             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[28]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[27] ; 1.086             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[24]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[23] ; 1.086             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[26]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[25] ; 1.086             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                        ; 1.085             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                                        ; 1.085             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                                        ; 1.085             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                                                                   ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                                                                               ; 1.083             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[8]                                                                                                                                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3l84:auto_generated|ram_block1a459~portb_address_reg0                                                                                                                                                                        ; 1.083             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[7]                                                                                                                                ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_3l84:auto_generated|ram_block1a459~portb_address_reg0                                                                                                                                                                        ; 1.083             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[9]      ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[8]  ; 1.083             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[13]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[12] ; 1.083             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[5]      ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[4]  ; 1.083             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|d_write                                                                                                                                                                                                                                                                                                                        ; dnn_accel_system:sys|dnn_accel_system_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_h8o1:auto_generated|ram_block1a6~porta_re_reg                                                                                                                                                                                                                                 ; 1.082             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                                                                            ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                                                                        ; 1.081             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                                                                            ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                                                                        ; 1.081             ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                        ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                    ; 1.081             ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                        ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                 ; 1.079             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[7]                                                                                                       ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[2]                                                                                                   ; 1.077             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[6]      ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[5]  ; 1.076             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                                                                        ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                                                                    ; 1.076             ;
; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                     ; dnn_accel_system:sys|dnn_accel_system_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:dnn_accel_system_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                 ; 1.076             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[27]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[26] ; 1.075             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                                       ; 1.074             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[30]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[29] ; 1.073             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                       ; 1.073             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[9]                                                                                                       ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[2]                                                                                                   ; 1.072             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[12]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[11] ; 1.071             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[14]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[13] ; 1.071             ;
; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[1]                                                                                                       ; sld_signaltap:dot_acc|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[2]                                                                                                   ; 1.071             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                      ; 1.070             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_ocimem:the_dnn_accel_system_nios2_qsys_0_nios2_ocimem|MonDReg[14]                                                                                                                                      ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[15] ; 1.069             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_nios2_oci_break:the_dnn_accel_system_nios2_qsys_0_nios2_oci_break|break_readreg[14]                                                                                                                          ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[15] ; 1.069             ;
; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[15]     ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[15] ; 1.069             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                 ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[15] ; 1.069             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                 ; dnn_accel_system:sys|dnn_accel_system_nios2_qsys_0:nios2_qsys_0|dnn_accel_system_nios2_qsys_0_nios2_oci:the_dnn_accel_system_nios2_qsys_0_nios2_oci|dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_wrapper|dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck:the_dnn_accel_system_nios2_qsys_0_jtag_debug_module_tck|sr[15] ; 1.069             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "dnn"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: C:/totally_legal_version_of_quartus/project/machine-learning/db/altpll_80u.tdf Line: 33
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|altsyncram:VideoMemory|altsyncram_g7k1:auto_generated|ram_block1a72" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X89_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component|altpll_80u:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 5 clocks (5 global)
    Info (11162): dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 7151 fanout uses global clock CLKCTRL_G6
    Info (11162): dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G3
    Info (11162): dnn_accel_system:sys|dnn_accel_system_pll_0:pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G4
    Info (11162): dnn_accel_system:sys|vga_avalon:vga|vga_adapter:vga|vga_pll:mypll|altpll:altpll_component|altpll_80u:auto_generated|clk[0]~CLKENA0 with 112 fanout uses global clock CLKCTRL_G9
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 3767 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '2022w1-lab4-update1/settings/timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {sys|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 10 -duty_cycle 50.00 -name {sys|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {sys|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {sys|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 10 -duty_cycle 50.00 -name {sys|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {sys|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {sys|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 20 -duty_cycle 50.00 -name {sys|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk} {sys|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {sys|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 10 -phase -54.00 -duty_cycle 50.00 -name {sys|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk} {sys|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {sys|vga|vga|mypll|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {sys|vga|vga|mypll|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]} {sys|vga|vga|mypll|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {sys|vga|vga|mypll|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 12 -duty_cycle 50.00 -name {sys|vga|vga|mypll|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk} {sys|vga|vga|mypll|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'dnn_accel_system/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'dnn_accel_system/synthesis/submodules/dnn_accel_system_nios2_qsys_0.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: sys|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: sys|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: sys|pll_0|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: sys|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: sys|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: sys|vga|vga|mypll|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: sys|vga|vga|mypll|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: sys|vga|vga|mypll|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: coreclkin  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 8 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
    Info (332111):    2.000 sys|pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   20.000 sys|pll_0|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   20.000 sys|pll_0|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   40.000 sys|pll_0|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.333 sys|vga|vga|mypll|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 sys|vga|vga|mypll|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 24 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 34 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FAN_CTRL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_EMPTY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_FULL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:20
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:26
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:17
Info (170193): Fitter routing operations beginning
Info (170089): 5e+03 ns of routing delay (approximately 2.7% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X11_Y11 to location X21_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:33
Info (11888): Total time spent on timing analysis during the Fitter is 31.94 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:37
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/totally_legal_version_of_quartus/project/machine-learning/output_files/dnn.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 135 warnings
    Info: Peak virtual memory: 7177 megabytes
    Info: Processing ended: Sun Jul 14 11:02:21 2024
    Info: Elapsed time: 00:03:18
    Info: Total CPU time (on all processors): 00:04:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/totally_legal_version_of_quartus/project/machine-learning/output_files/dnn.fit.smsg.


