# 先进制程芯片工艺中金属薄膜沉积设备应用与技术选择研究
## 1 先进制程演进对金属薄膜工艺的核心挑战与需求

随着半导体工艺节点不断向2纳米（2nm）及以下推进，芯片制造的核心逻辑已从单纯的晶体管尺寸微缩，转向晶体管架构、互连技术与系统级集成的协同革新。这一演进对金属薄膜沉积工艺提出了前所未有的、近乎物理极限的严苛要求。长期占据主流地位的铜互连技术，在纳米尺度下遭遇了根本性的性能瓶颈，而环绕栅极（GAA）晶体管、背面供电网络（BSPDN）等新架构的引入，则彻底重塑了薄膜沉积的技术范式与评价标准。本章旨在系统剖析这些由制程演进直接催生的核心挑战，并提炼出驱动下一代沉积设备技术选择的综合需求矩阵。

### 1.1 互连微缩瓶颈：从铜互连的物理极限到新材料探索

在先进逻辑芯片中，互连线承担着晶体管间的电气连接、电源分配及信号传输的核心功能，其性能直接决定了芯片的整体速度与功耗[^1]。自上世纪90年代末取代铝成为主流后，铜凭借其更低的体电阻率（1.68 μΩ·cm）和更高的抗电迁移能力，支撑了数十年的工艺演进[^1]。然而，当工艺节点微缩至10纳米以下时，铜互连的物理极限开始凸显，其电阻率呈现指数级上升，严重制约了芯片性能的进一步提升[^1]。

当前铜互连面临的核心挑战集中在三个方面：首先，**晶界散射效应加剧**。随着线宽减小，铜互连线中的晶粒尺寸随之变小，晶界密度增加，电子流动时受到的散射增强，导致电阻显著升高[^1]。其次，**扩散与腐蚀问题**。铜的电化学活性较强，易扩散至周围的电介质中造成电路失效，因此必须沉积防扩散层（阻挡层）和盖帽层进行保护，但这些辅助层本身会占据有限的沟槽空间并增加整体电阻[^1]。**第三，也是最根本的，是电阻尺寸效应（RSE）**。在10纳米线宽下，铜互连的有效电阻率可达块体材料的数十倍，且这一效应随工艺节点向2纳米及以下推进将愈发突出[^1]。

这些问题导致互连引起的电阻电容（RC）延迟在芯片总延迟中的占比持续增加，成为性能提升的关键瓶颈[^2]。行业共识指出，在3纳米节点之后，基于传统铜大马士革工艺的扩展将变得异常困难，RC延迟问题将更加棘手[^2]。因此，**探索新一代互连材料与集成技术，已成为半导体行业突破性能瓶颈的必然方向**。行业正在积极研发混合金属化、半金属嵌套等新方案，并积极评估钌（Ru）、钼（Mo）等新型金属材料的潜力，以替代或补充传统的铜互连[^2]。

### 1.2 晶体管架构革命：GAA结构对薄膜沉积的颠覆性要求

晶体管架构从鳍式场效应晶体管（FinFET）向环绕栅极（GAA）的演进，是2纳米节点的标志性变革。GAA结构，特别是纳米片（Nanosheet）形态，通过让栅极材料从四个方向环绕沟道，实现了对沟道电流更有效的控制，有助于进一步微缩尺寸并提升性能[^3][^4]。然而，这种三维纳米级复杂结构对薄膜沉积工艺提出了颠覆性的技术要求。

GAA纳米片晶体管要求在原子尺度上精确控制多层堆叠（如Si/SiGe超晶格），并对后续沉积的功能薄膜设定了极其严苛的指标[^5]：

| 核心要求维度 | 具体技术指标与挑战 |
| :--- | :--- |
| **原子级精度与均匀性** | 沉积的介电薄膜（如栅极侧墙隔离层）厚度偏差需控制在**±0.5埃（Å）以内**，并需在极高深宽比（>10:1）的纳米片间隙等复杂结构中实现**超过95%的保形覆盖**。传统沉积技术难以达成[^5]。 |
| **低热预算与材料兼容性** | 纳米片结构对高温敏感，后续工艺需在**低于400°C**的温度下完成高致密性薄膜沉积，以防止材料界面扩散导致电性能劣化。同时，工艺必须兼容新型金属栅极材料（如Ru、Mo）[^5]。 |
| **界面缺陷控制** | GAA结构沟道表面积大幅增大，要求薄膜的界面态密度（*D*<sub>it</sub>）低于**10<sup>10</sup> cm<sup>-2</sup>eV<sup>-1</sup>**，这需要精确优化沉积过程中的等离子体化学配比，以最小化悬挂键等缺陷[^5]。 |
| **应力工程能力** | 为提升载流子迁移率，需要对纳米片沟道施加可控应力。这就要求沉积设备能够支持应力可调（如压应力>1.5 GPa）的薄膜，且保证晶圆级均匀性优于**1%**[^5]。 

**原子层沉积（ALD）技术因其独特的逐层生长模式，能够提供近乎完美的台阶覆盖率和埃米级的厚度控制，成为满足GAA结构上述苛刻要求的唯一可行技术路径**[^6][^4]。例如，在沉积栅极介质或功函数金属层时，ALD技术能够确保薄膜均匀地包裹每一个纳米片的各个表面，这是传统物理气相沉积（PVD）或化学气相沉积（CVD）难以实现的。

### 1.3 系统级集成创新：背面供电（BSPDN）带来的工艺复杂性跃升

为应对互连电阻和功耗挑战，背面供电网络（BSPDN，或称背面功率传输）已成为2纳米及以下节点关键的集成技术创新。其核心思想是将供电网络从晶体管所在的芯片正面移至背面，使用略粗、电阻较小的线路专门传输电力，而正面则专注于信号传输[^7][^8]。

这种方法能带来显著收益：**功率损耗可减少30%以上**，同时为正面信号布线释放了宝贵的资源，减少了布线拥堵和噪声干扰，从而允许晶体管在更高频率下工作[^7]。然而，BSPDN的引入将工艺复杂性提升至新的高度。它要求对晶圆进行**极端减薄**，并在背面制造数百万个纳米级的硅通孔（TSV），最后将背面金属化层与正面晶体管结构进行高精度键合[^7]。这一系列步骤带来了晶圆变形、对准失真、热应力等一系列挑战。

对于薄膜沉积工艺而言，BSPDN意味着全新的约束和要求：
1.  **超薄、高完整性阻挡层**：在背面金属化中，需要沉积超薄的阻挡层以防止金属扩散，其厚度需控制在**20埃以下**，同时保持极低的缺陷密度[^5]。
2.  **工艺协同与集成度**：BSPDN的实现要求**薄膜沉积（如PECVD、ALD）、刻蚀、镀铜等设备工艺无缝集成**，形成一个高度协同的制造流程。任何环节的良率损失都会被放大，使得整体良率管理难度剧增[^5]。
3.  **新材料兼容性**：背面供电层可能需要集成新型低电阻率金属（如钌、钼），这要求沉积设备具备相应的工艺能力。

### 1.4 材料体系演进：从铜到钌钴、钼的金属化方案变革

为直接解决铜互连的电阻尺寸效应和集成难题，半导体行业正在加速引入新一代金属化材料，其中**钌钴（RuCo）二元金属衬垫**和**钼（Mo）** 是最受瞩目的方向。这不仅是材料的简单替换，更伴随着沉积化学和工艺技术的根本性变革。

*   **钌钴（RuCo）衬垫技术**：应用材料公司推出的集成材料解决方案（IMS），首次在大规模生产中采用钌（Ru）与钴（Co）配对，形成超薄的二元金属衬垫[^9][^10][^11]。该技术将衬垫厚度减少了**33%至2纳米**，通过改善表面性能，实现了无空隙的铜粘附和回流，最终使互连布线电阻降低**25%**[^9][^10][^11]。所有领先的逻辑芯片制造商已采用该技术用于3纳米芯片生产，并计划延伸至2纳米节点[^9][^10]。
*   **钼（Mo）金属化**：钼在先进存储器和逻辑器件中展现出巨大潜力。其关键优势在于，与钨（W）不同，**钼不需要额外的粘合层或阻挡层来防止电流泄漏**，这极大地简化了工艺步骤，有望降低成本[^12]。数据显示，采用钼金属化的3D NAND芯片，其导线电阻可比传统钨工艺降低**55%**，芯片运行速度提升**18%**，功耗下降**25%**[^13]。然而，钼的沉积，特别是通过ALD工艺，面临重大挑战：需要**高温（约650°C）**、先进的反应器设计、精确的晶圆温度控制，以及固态钼前驱体的稳定输送[^14][^12]。

**这些材料变革清晰地表明，下一代金属薄膜沉积设备必须不仅是“沉积工具”，更是“材料工程平台”**，能够灵活适应全新的前驱体化学、精确控制极端工艺条件，并实现新材料与现有集成流程的无缝融合。

### 1.5 需求归纳：驱动薄膜沉积设备技术选择的综合挑战矩阵

综合上述分析，先进制程对金属薄膜沉积工艺的要求已演变成一个多维度的、相互关联的**综合挑战矩阵**。任何设备技术的评估与选择，都必须在此矩阵框架内权衡其能力。该矩阵可归纳为以下五个核心维度：

1.  **原子级精度与三维保形性**：这是应对GAA纳米片、高深宽比通孔等纳米尺度三维结构的首要要求。设备必须能够在原子层尺度精确控制薄膜厚度（埃级均匀性），并在任意复杂形状表面实现接近100%的保形覆盖，避免产生空隙或过薄区域。
2.  **极端工艺窗口控制**：包括**低热预算**（通常<400°C）以保护热敏感结构；**低损伤沉积**以避免等离子体对脆弱界面的轰击损伤；以及**可控的薄膜应力**以优化器件性能。
3.  **先进材料兼容性与集成能力**：设备需支持沉积新一代金属材料（如Ru、Mo、Co及其合金）和介质材料，并确保薄膜具有低电阻率、高纯度及优异的界面特性。同时，工艺必须能与刻蚀、化学机械平坦化（CMP）等后续步骤高度协同，满足BSPDN等复杂集成方案的需求。
4.  **量产级均匀性与稳定性**：在整片300毫米晶圆上，薄膜的厚度、成分、应力等关键参数的均匀性必须达到极高水准（如<1%）。设备需要具备卓越的颗粒控制能力、前驱体输送稳定性以及长时间的工艺稳定性，以保障高良率和低成本。
5.  **技术演进与成本效益的平衡**：在满足前沿技术指标的同时，设备需要具备合理的吞吐量、较低的维护成本和较高的可靠性。技术路线需具备向更小节点（如埃米时代）扩展的潜力，保护制造商的投资。

**此需求矩阵标志着金属薄膜沉积已从辅助性工艺转变为决定芯片性能、功耗和可靠性的关键赋能环节。** 它清晰地指向了下一代沉积设备的发展方向：即从单一功能的工具，向具备原子级控制能力、多工艺集成、智能监控与优化功能的“材料工程系统”演进。后续章节对各类沉积设备的分析，将紧密围绕其满足此需求矩阵的能力展开。

## 2 物理气相沉积在先进金属化中的主导角色与应用分析

物理气相沉积技术，特别是其核心工艺——溅射沉积，自集成电路诞生以来便一直是金属薄膜沉积的基石。在先进制程演进至2纳米及以下节点的今天，尽管面临原子级精度和极端三维结构填充的新挑战，PVD凭借其在高沉积速率、优异薄膜附着力、良好工艺成熟度及成本效益方面的固有优势，依然在芯片制造的金属化流程中扮演着不可替代的主导角色。本章将系统剖析PVD的技术原理与分类，深入其在铜大马士革工艺中沉积关键薄膜的核心应用，并探讨其面向新材料与集成需求的拓展与挑战，最终明确其在先进制程综合需求矩阵中的定位。

### 2.1 PVD技术原理、分类及其在半导体金属化中的基础定位

物理气相沉积是一类完全基于物理过程的薄膜沉积技术，其核心特征在于材料仅发生形态改变，不涉及化学反应[^15]。在半导体制造领域，**溅射沉积是PVD最核心、应用最广泛的工艺**[^16]。

溅射沉积的基本原理是在真空腔室内，通过电场加速惰性气体（通常为氩气）离子，形成高能粒子流轰击由目标材料制成的“靶材”表面[^17]。通过动量传递，靶材表面的原子或分子获得足够能量，克服晶格结合能而逸出（溅射），随后在电场作用或自由运动下飞向基底（晶圆）表面，沉积形成致密的薄膜[^16][^17]。溅射原子通常携带1-10 eV的较高能量，这有助于其在基底表面迁移并形成强化学键合，从而**赋予薄膜优异的附着力**，其结合强度通常优于真空蒸镀技术[^16][^17]。

根据设备电源类型和磁场配置，溅射沉积主要分为以下几类，以适应不同的材料与工艺需求：

| 技术类型 | 核心原理与特点 | 适用靶材类型 | 在半导体制造中的主要角色 |
| :--- | :--- | :--- | :--- |
| **直流溅射** | 采用直流电源维持辉光放电，通过直流电场加速离子轰击靶材。结构简单，但沉积速率相对较低[^17][^18]。 | 导电材料（如金属）[^16][^18] | 用于沉积常规金属薄膜。 |
| **射频溅射** | 采用13.56 MHz射频电源，通过高频交变电场激发等离子体并产生自偏压效应，实现对绝缘靶材的持续轰击[^17][^18]。 | 绝缘材料（如氧化物、氮化物陶瓷）[^16][^18] | 扩展了PVD技术对化合物材料的沉积能力。 |
| **磁控溅射** | 在靶材表面施加正交电磁场（磁场强度通常100-500 Gauss），约束电子运动路径，大幅提高气体离化率（可达5%-6%）和等离子体密度[^17]。这是**2024年技术改进的重点**，能显著提升沉积速率和薄膜均匀性，同时降低基片工作温度[^16][^19]。 | 金属、合金、陶瓷等，适用范围最广[^17]。 | 成为当前高性能、大面积镀膜的主流选择，广泛应用于导电层、阻挡层沉积。 |
| **反应溅射** | 在溅射过程中通入氧气、氮气等活性气体，使从金属靶材溅射出的原子在沉积过程中与之发生反应，从而直接沉积出氧化物、氮化物等化合物薄膜（如TiO₂、AlN、TiN）[^16][^17][^18]。 | 金属靶材，通过反应气体生成化合物。 | 用于制备氮化钛硬掩膜、氮化钛耐磨涂层等关键薄膜。 |

PVD工艺全程在高真空或低气压环境（通常0.1-10 Pa）下进行，这有效减少了气体杂质对薄膜纯度的影响[^17][^19]。由于其工艺特性，PVD被**确立为半导体制造中沉积金属互连层、电极材料、阻挡层及种子层的基石性技术**[^16][^15]。它能够处理包括高熔点金属（如钨、钽）在内的广泛材料，并适应一定复杂形状基底的均匀镀膜需求，为后续更精密的薄膜沉积和工艺集成提供了可靠的基础[^16][^17]。

### 2.2 铜大马士革工艺中的PVD核心应用：阻挡层与种子层沉积

在先进逻辑芯片的制造中，铜大马士革工艺是构建互连线的核心。而PVD技术，尤其是磁控溅射，在其中扮演着至关重要的角色，主要用于沉积**阻挡层**和**铜种子层**，这是确保互连电性能、可靠性和良率的关键步骤[^15][^20]。

**首先，PVD是沉积铜扩散阻挡层无可争议的核心技术。** 资料明确指出，**在22纳米和14纳米工艺节点，PVD仍是阻挡层沉积的核心技术**[^20]。这一定位源于PVD沉积阻挡层（如氮化钽TaN）所具备的综合性优势：
1.  **工艺成熟性与量产经济性**：PVD设备成熟稳定，沉积TaN薄膜（厚度2-5纳米）的速率可达10 nm/min，非常适合大规模量产[^20]。更重要的是，与原子层沉积相比，PVD**无需使用碳基前驱体，从根本上避免了薄膜中的碳残留问题**，从而保障了薄膜的纯度和电学性能[^20]。经济性上，资料显示其单次工艺成本比ALD技术低30%以上[^20]。
2.  **通过工艺创新提升覆盖能力**：为应对高深宽比互连结构的覆盖挑战，PVD发展出了关键的**再溅射工艺**。该工艺在沉积TaN薄膜后，使用能量较低的氩离子（<50 eV）轰击薄膜表面，将沉积在通孔底部的TaN材料重新溅射并重新分布到侧壁上[^20]。这一技术能显著提升薄膜在复杂结构中的覆盖率，例如在32纳米节点，可使通孔侧壁的TaN覆盖率提升40%，对于深宽比大于5:1的结构尤为有效[^20]。

**其次，PVD是沉积铜电镀种子层的标准工艺。** 在沉积阻挡层之后，需要一层薄而连续的铜膜作为后续电镀填充的导电基底，即铜种子层[^15][^20]。PVD因其能够沉积高纯度、高导电性的铜膜，且与电镀工艺衔接顺畅，成为沉积该种子层的首选技术[^15]。

然而，PVD在阻挡层/种子层沉积中的应用也面临其物理原理带来的固有局限。资料指出，**当线宽缩小至10纳米以下时，PVD的台阶覆盖率（通常不足50%）难以满足需求**[^20]。这是因为在极端高深宽比的纳米级沟槽和通孔中，溅射原子的“视线沉积”特性会导致侧壁底部和孔洞底部的覆盖不足，可能形成空洞或过薄的区域，影响互连的可靠性和电阻[^20][^21]。这一局限性正是驱动在更先进节点引入ALD等技术进行互补或替代的根本原因。

### 2.3 面向新材料与集成需求的PVD应用拓展：Al互连、Co衬垫与挑战

除了在铜互连中的核心作用，PVD技术也在持续拓展其应用边界，以适应之前章节所述的新材料体系（如钴、钌钴合金）和传统优势领域。

**在铝互连与焊盘沉积方面，PVD保持着传统优势。** 对于110纳米及以上技术节点的芯片，或者芯片上用于与外部电路键合的大型焊盘，铝（Al）及其合金仍是重要的互连材料[^22]。PVD被广泛用于沉积这些铝互连层和铝焊盘，因其工艺成熟，能够提供**良好的附着力、较高的沉积速率和优异的薄膜纯度**，满足导电和可靠性的要求[^15][^18]。

**在钴衬垫等新材料沉积中，PVD展现出应用潜力。** 随着互连尺寸微缩，钴（Co）因其较低的电阻尺寸效应和良好的铜粘附性，被探索作为衬垫或局部互连材料[^17]。PVD能够沉积高纯度的钴薄膜，其良好的附着力特性有利于作为衬垫层改善后续金属的粘附与生长。对于更先进的钌钴（RuCo）二元金属衬垫方案，虽然具体沉积工艺可能涉及更复杂的共溅射或反应溅射，但PVD技术平台在沉积金属合金方面具备基础能力。

**在应对复杂三维结构时，PVD的台阶覆盖能力面临考验。** 参考资料专门指出，台阶覆盖能力是评价半导体薄膜沉积质量的核心指标[^21]。在PVD技术内部比较，溅射法因其溅射原子具有更广的角分度和更大的动量，其台阶覆盖能力优于蒸发法[^21]。通过优化沉积角度、衬底旋转等方式，可以进一步提升对特定三维结构的覆盖均匀性[^21]。然而，**当面对GAA晶体管纳米片侧壁、BSPDN中超高深宽比硅通孔等极端纳米结构时，PVD即便通过再溅射等改良技术，也难以实现ALD所能达到的近乎完美的保形性**。这是由PVD的物理气相传输机制决定的，使其在“原子级精度与三维保形性”这一先进制程关键需求维度上存在能力边界。

### 2.4 PVD的技术优势矩阵与在先进制程中的角色总结

综合以上分析，可以构建出PVD技术在应对先进制程金属化需求矩阵时的能力图谱。

**PVD已验证的核心优势包括：**
1.  **高沉积速率与卓越的量产经济性**：基于其物理溅射原理，PVD能够实现较高的薄膜生长速率（如TaN阻挡层达10 nm/min），设备成熟度高，单次工艺成本显著低于ALD等替代技术，非常适合于对产能和成本敏感的大规模制造环节[^20]。
2.  **优异的薄膜附着力与高纯度**：高能溅射粒子在基底表面形成强键合，使薄膜附着力突出；高真空环境避免了前驱体化学反应可能引入的杂质，特别适合沉积超纯金属薄膜[^16][^17][^18]。
3.  **对中等复杂度三维结构具备良好的台阶覆盖能力**：通过磁控溅射、反应溅射以及再溅射等工艺创新，PVD能够有效改善薄膜在具有一定深宽比（如5:1）的互连结构中的覆盖均匀性，满足多数现有量产节点的需求[^20][^21]。
4.  **相对较低的工艺热预算**：磁控溅射等技术可将基片温度控制在200°C以下，适用于对温度敏感的部分集成步骤[^19]。

**PVD面临的主要挑战在于：**
其在**原子级厚度控制**和**极端高深宽比（>10:1）纳米结构的完美保形性**方面存在物理原理上的局限[^20][^21]。这使得它在面对2纳米及以下节点的GAA栅极环绕沉积、超薄连续阻挡层等应用时，需要与ALD等技术协同。

**结论：** 在先进制程芯片工艺中，物理气相沉积设备，特别是磁控溅射系统，被广泛应用于沉积多种关键的金属薄膜。**其主导角色体现在作为铜大马士革工艺中阻挡层（如TaN、TiN）和铜种子层沉积的基石技术，同时也是沉积铝互连/焊盘、钴衬垫等金属薄膜的主力设备。** 选择PVD的核心原因在于其能够完美平衡**高沉积速率、强薄膜附着力、良好工艺可控性以及优异的量产经济性**，这些特性使其在满足先进制程对生产率、可靠性和成本效益的综合需求方面，依然具有不可替代性。它与后续章节将讨论的ALD等技术并非简单的替代关系，而是构成了优势互补、协同集成的金属薄膜沉积技术体系。

## 3 化学气相沉积与选择性沉积技术的互补性应用

在先进制程芯片的金属化工艺中，化学气相沉积及其衍生技术扮演着与物理气相沉积（PVD）和原子层沉积（ALD）互补且不可或缺的角色。随着制程节点进入2纳米及以下，芯片结构日益复杂，对薄膜的保形性、填充能力及新材料兼容性提出了前所未有的要求。CVD技术凭借其基于化学反应的沉积机制，在沉积特定金属薄膜，尤其是应对高深宽比结构和实现优异材料性能方面，展现出独特优势。本章将系统剖析CVD的技术原理与边界，深入探讨其在钨接触栓塞、钴互连/接触、钌衬垫/电极等关键应用中的主导或重要地位，并重点阐述选择性沉积技术如何通过工艺简化实现突破性价值，从而与PVD、ALD共同构成满足先进制程综合需求矩阵的完整技术体系。

### 3.1 CVD技术原理、分类及其与ALD的本质差异界定

化学气相沉积是一种通过气态前驱体在基底表面发生化学反应，生成固态产物并沉积形成薄膜的技术[^23]。与基于物理过程的PVD不同，CVD的核心在于化学反应，这使其在薄膜成分调控、结晶质量和覆盖能力上具有独特优势。

**CVD的工艺机制本质上是连续的气相或气固界面反应。** 在典型的CVD系统中，多种气态前驱体按特定比例混合后连续通入反应腔，在高温、等离子体或光辐射等能量源的激发下，发生分解、化合或置换反应，生成的固态物质沉积在晶圆表面，而气态副产物则被抽走[^24]。以硅外延生长为例，硅烷（SiH₄）在高温（800-1100℃）下热分解生成硅原子并沉积为单晶薄膜[^24]。这种连续反应机制使得薄膜生长随时间线性累积，因此**CVD通常具有较高的沉积速率，范围在1至100纳米/分钟之间**，远高于ALD[^24]。

与ALD的自限制分步反应机制相比，CVD的连续反应特性带来了显著的技术差异与应用边界。首先，在**控制精度**方面，CVD的薄膜厚度由反应时间、前驱体流量、温度等参数共同决定，其控制精度通常为纳米级，而ALD凭借其循环次数与厚度的线性关系，可实现埃米级（±0.1纳米）的精确控制[^24]。其次，在**三维结构覆盖**方面，CVD反应可能不仅在基底表面发生，还会在气相中提前进行（均相反应），生成的纳米颗粒可能随机沉积，导致薄膜缺陷[^24]。更重要的是，在高深宽比结构（如深沟槽）中，CVD容易产生“阴影效应”：沟槽顶部因前驱体优先到达和沉积而形成堵塞，而底部则因前驱体供应不足导致生长缓慢甚至无法填充[^24]。相比之下，ALD的自限制表面反应特性使其能够在任意复杂三维结构上实现近乎完美的保形覆盖。

尽管如此，CVD技术自身也具备一系列关键优势，支撑其在半导体制造中的广泛应用：
*   **高温结晶优势**：CVD通常在700°C至1200°C的较高温度下进行沉积[^23]。高温环境促进了沉积原子的充分扩散，有助于形成**高质量的结晶结构**，这对于提升薄膜的电学性能和可靠性至关重要，例如在生长高质量的外延层时[^23]。
*   **强附着力与致密性**：CVD形成的薄膜通常具有良好的致密性和附着力[^23]。致密的结构能有效阻挡杂质扩散，而强附着力确保了薄膜在后续工艺中的稳定性。
*   **大面积均匀沉积**：CVD技术能够在大尺寸晶圆上实现高度均匀的薄膜沉积，这对于保证整片晶圆上器件性能的一致性至关重要[^23]。
*   **灵活的成分调控**：通过精细调节反应气体的种类、比例、温度及压力，可以精确控制薄膜的化学成分和性能，从而制备出满足多样化需求的薄膜材料[^23]。

在半导体制造的“加法工艺”中，薄膜沉积用于交替堆叠绝缘介质和金属导电膜[^25]。CVD技术，特别是其在沉积介质薄膜（如氧化硅、氮化硅）方面的广泛应用[^25]，与PVD在金属沉积方面的优势形成了功能互补。**因此，CVD在先进制程中的定位是：作为沉积特定金属及金属化合物薄膜（如钨、特定条件下的钴、硅化物）的主力技术之一，尤其适用于对沉积速率、薄膜结晶质量有较高要求，且结构深宽比并非极端苛刻的场景。** 它与PVD、ALD共同构成了一个功能互补、协同集成的技术生态，而非简单的替代关系。

### 3.2 钨接触栓塞的CVD主导地位与填充能力验证

在先进逻辑和存储芯片的制造中，钨（W）因其低电阻率（约5.6 μΩ·cm）、高熔点（3422℃）和优异的阶梯覆盖能力，长期以来一直是填充接触孔和通孔（即接触栓塞）的首选材料[^26]。**化学气相沉积是沉积钨接触栓塞的绝对主导技术**，这一地位在制程微缩至5纳米及以下节点后不仅没有动摇，反而因技术革新而得到加强。

**CVD钨技术能够满足先进制程对接触栓塞低电阻、高可靠性和完美填充的严苛要求。** 其工艺通常以六氟化钨（WF₆）和氢气（H₂）或硅烷（SiH₄）作为前驱体，通过化学反应在孔洞内沉积钨。随着制程节点不断微缩，接触孔的尺寸减小、深宽比增大，对填充技术提出了更高要求。数据显示，**在5纳米及以下制程中，CVD钨薄膜的用量增加了40%**，并且对所用钨靶材（用于生产前驱体）的纯度要求提升至6N级别（99.9999%）[^26]。这直接反映了在先进节点，CVD钨工艺的复杂性和重要性同步提升，以满足更精细结构和高纯度的需求。

CVD钨填充的核心优势在于其卓越的**台阶覆盖与填充能力**。与PVD的“视线沉积”相比，CVD的气相反应物能够通过扩散进入高深宽比结构的深处，并在整个表面发生反应，从而实现均匀的薄膜生长和良好的孔洞填充，避免产生空隙。这种能力对于确保接触电阻的均匀性和互连可靠性至关重要。

然而，传统CVD钨工艺面临一个根本性瓶颈：为了确保钨与周围介质（如二氧化硅）的良好粘附并防止钨扩散，需要在沉积钨之前先沉积一层粘附/阻挡层（如TiN）和一层成核层。在纳米级孔洞中，这些辅助层会占据宝贵的导电空间。资料指出，在传统工艺中，**阻挡层和成核层可能占据通孔容积的75%之多**，严重限制了有效导电截面积，导致电阻升高[^26]。

**选择性钨沉积技术的出现，是CVD领域的一项革命性突破，直接解决了上述瓶颈。** 以应用材料公司推出的Endura® Volta™选择性钨化学气相沉积系统为例[^26]。该系统能够在通孔中**直接选择性地沉积钨，完全不需要传统的粘附阻挡层和成核层**[^26]。其原理是利用钨前驱体（如WF₆）与特定基底材料（如硅、金属硅化物）表面的化学活性差异，使钨的沉积反应只发生在目标区域（孔底接触面），而不会在介电质的侧壁上发生。这一技术突破带来了多重收益：
1.  **极大增加导电体积**：去除了占据大部分空间的阻挡/成核层，使得钨能够几乎完全填充通孔，显著降低了接触电阻。
2.  **简化工艺流程**：减少了至少两个关键工艺步骤（阻挡层和成核层沉积），降低了工艺复杂性和制造成本。
3.  **延续微缩能力**：解决了因辅助层过厚而限制节点微缩的物理瓶颈，使晶体管及其互连能够继续向5纳米、3纳米及以下节点推进[^26]。

性能数据进一步支撑了钨在先进互连中的优势。在7纳米及以下制程中，采用钨塞（Tungsten Plug）替代铜用于某些局部互连，可以**使电阻率降低15%，电迁移寿命延长3倍**[^26]。**因此，选择CVD（包括选择性CVD）技术沉积钨接触栓塞，根本原因在于其无与伦比的高深宽比填充能力、工艺成熟度，以及通过选择性沉积等技术革新后所带来的电阻降低和工艺简化效应，完美契合了先进制程对互连可靠性和持续微缩的需求。**

### 3.3 钴互连与接触的CVD/ALD工艺选择与材料特性驱动

钴（Co）作为一种关键过渡金属，在10纳米以下先进制程中扮演着日益重要的角色，主要用于源漏极金属接触和局部互连层。其应用主要由其优异的材料特性驱动，而具体选择CVD还是ALD工艺，则取决于具体的应用场景、结构特征和对工艺参数的权衡。

**钴的材料特性是其被选用的根本原因：** 钴具有较低的电阻率（约6.24 μΩ·cm），低于钛（42 μΩ·cm），与钨（5.6 μΩ·cm）相当[^27]；其**抗电迁移性能**显著优于铜和铝，能在高电流密度下保持结构稳定[^27]；此外，钴与硅具有良好的界面兼容性，可通过退火形成低电阻的硅化钴（CoSi₂，电阻率~15 μΩ·cm），相比传统的TiSi₂，在纳米尺度下电阻可降低约30%[^27]。

**在源漏极金属接触（形成CoSi₂）方面，CVD和ALD都是可行的工艺选项。** CVD工艺通常利用钴前驱体（如Co₂(CO)₈）在氢气氛围下高温热分解来沉积钴薄膜[^27]。这种方法的优势在于沉积速率相对较快。沉积完成后，通过快速热退火（RTA，400-600°C）使钴与硅衬底反应形成CoSi₂接触层[^27]。

**然而，在10纳米以下节点，尤其是面对极高深宽比（如40:1）的纳米级接触孔或通孔填充时，原子层沉积（ALD）技术往往成为更优或必需的选择。** ALD钴工艺通过交替通入钴前驱体（如CoCp(CO)₂）和还原剂（如H₂），逐层沉积，其**精度极高（±0.1 nm）**，能够实现原子级均匀的薄膜[^27]。这种自限制的生长模式确保了在极其狭窄和深邃的孔洞内也能实现无空隙的完美保形填充，这是传统CVD难以做到的。例如，在台积电7纳米FinFET工艺中，用于填充源漏极区域纳米级接触孔（直径<20 nm）的钴，就是采用ALD工艺沉积的[^27]。**但ALD的缺点是沉积速率慢（约0.1 nm/cycle）**，这会影响生产效率[^27]。

除了作为接触材料，钴还被探索用于局部互连层，作为铜或钨的替代或补充。在10纳米以下节点，钴通过ALD填充高深宽比通孔，可以避免铜电镀工艺中常见的“空隙缺陷”问题[^27]。此外，钴薄膜本身可以充当铜的扩散阻挡层，从而有可能替代传统的TaN/Ta/TiN多层结构，起到简化工艺步骤的作用[^27]。

**综上所述，对于钴薄膜的沉积，工艺选择（CVD vs. ALD）是一个基于性能、结构和产能的权衡过程：**
*   **当结构深宽比极高、对填充完整性和厚度均匀性有原子级要求时（如GAA晶体管纳米片侧壁接触、先进节点接触孔），ALD因其无与伦比的保形性和精度成为首选，尽管其速率较慢。**
*   **当对沉积速率要求较高、且结构复杂度相对较低时，CVD是一个经济高效的选择。**
*   **驱动选择的核心因素不仅是设备本身，更是钴材料所具备的低电阻、强抗电迁移和良好界面特性，这些特性使其能够解决先进制程中铜互连的可靠性瓶颈和接触电阻难题。**

### 3.4 钌衬垫与电极沉积中的前驱体创新与CVD/ALD协同

钌（Ru）及其合金（如RuCo）作为新一代互连衬垫、栅电极和电容器电极材料，受到半导体产业的高度关注。其优势在于电阻率较低、抗电迁移性好，且在某些情况下无需额外的扩散阻挡层。然而，钌的沉积，特别是实现高质量、低电阻的薄膜，高度依赖于前驱体化学和沉积工艺的突破。在这一领域，CVD和ALD技术协同发展，共同推动着钌的集成应用。

**前驱体化学的创新是解锁高性能钌CVD/ALD工艺的关键。** 传统的钌前驱体往往面临蒸汽压低、热稳定性差或成膜纯度不高等问题。资料[^28]介绍了一种名为TRuST的新型液态钌前驱体，它代表了前驱体开发的重要方向。TRuST前驱体实现了**蒸汽压力较以往液体钌前驱体提高约100倍**，这意味着它在室温下更容易汽化，输送更稳定，有利于改善成膜速度和大面积均匀性[^28]。此外，该前驱体分子较小，对基底表面的吸附效率高，并能提供**出色的台阶覆盖性**，使其能在微细的高深宽比结构中均匀成膜[^28]。

**在沉积工艺方面，为了获得更高质量的钌薄膜，先进的ALD技术展示了精细的工艺控制能力。** 资料[^28]提及了一种使用TRuST前驱体的两步ALD工艺：第一阶段使用氢气（H₂）进行成膜，可以降低基底表面的氧化风险；第二阶段使用氧气（O₂）进行成膜，有助于实现更高纯度的钌沉积。通过这种氢/氧两段ALD工艺，能够实现**防止基底氧化、质量更高且电阻更低的较薄钌薄膜**[^28]。这种对反应氛围的精确控制，凸显了ALD在界面工程和薄膜质量调控方面的优势。

对于CVD工艺，高蒸汽压的前驱体（如TRuST）同样能带来益处，通过提高前驱体输运效率，可以在相对较低的温度下实现更快的沉积速率和良好的薄膜特性，例如形成低电阻的钌膜[^28]。

**在应用层面，钌及其合金正被用于解决先进互连的瓶颈。** 如第一章所述，应用材料公司推出的集成材料解决方案（IMS）采用了钌钴（RuCo）二元金属作为超薄衬垫。这种衬垫将厚度减少至2纳米，并通过改善表面性能，实现了更佳的铜粘附和更低的互连电阻[^26]。沉积此类合金薄膜可能需要基于CVD或ALD的共沉积技术。此外，钌因其功函数可调、热稳定性好，也被研究用于晶体管的栅电极或DRAM电容器的电极[^28]。

**因此，在钌薄膜的沉积中，CVD和ALD的选择与协同取决于具体需求：CVD可能更适合需要较高沉积速率的厚膜沉积或对生产效率要求高的环节；而ALD则在需要超薄、均匀、低缺陷密度且对界面控制要求极高的应用（如作为超薄衬垫、栅极功函数层）中更具优势。** 两者的共同基础是高性能前驱体的开发，这直接决定了成膜质量、电阻率和工艺可行性。

### 3.5 选择性沉积技术的突破性价值与工艺简化效应

选择性化学气相沉积（Selective CVD）作为CVD技术的一个重要衍生分支，在先进制程，特别是2纳米及以下节点，展现出革命性的应用价值。它并非简单地沉积薄膜，而是通过精确的化学设计，使薄膜材料**只沉积在晶圆表面的特定区域**，而其他区域则保持洁净。这种能力为解决纳米尺度互连集成中的根本性难题提供了全新路径。

**选择性沉积技术的核心突破性价值在于其极致的工艺简化效应。** 如前文3.2节所述，应用材料公司的Endura® Volta™选择性钨CVD系统是一个典范[^26]。该系统通过在通孔底部裸露的硅或金属硅化物表面直接沉积钨，而完全不在介电质侧壁上成膜，从而**彻底摒弃了传统的粘附层和阻挡层**[^26]。这一变革直接解决了因辅助层占据过多空间而限制导电截面积的瓶颈。传统工艺中，这些辅助层可能占据高达**75%的通孔容积**，而选择性沉积技术几乎将全部空间留给低电阻的钨，从而**显著降低了接触电阻，并使得互连结构的持续微缩成为可能**[^26]。

**这项技术的工作原理依赖于前驱体与不同表面材料之间的化学反应活性差异。** 特定的钨前驱体（如WF₆）与硅、钴硅化物或某些金属表面具有较高的反应活性，能够发生还原沉积反应；而对于二氧化硅、氮化硅等介电质表面，在相同的工艺条件下反应活性极低或几乎不发生反应。通过精确调控反应温度、压力和气体成分，可以实现这种区域选择性的最大化。

选择性沉积技术的优势远不止于钨接触。其理念和类似的技术正被探索用于其他金属和材料体系，例如选择性沉积钴、钌等，用于形成接触或局部互连。这为未来更复杂的集成方案提供了可能。

**在先进制程的综合需求矩阵中，选择性沉积技术提供了独特的价值维度：**
1.  **性能增益**：通过增加有效导电材料体积，直接降低RC延迟，提升芯片速度和能效。
2.  **工艺集成简化**：减少工艺步骤，降低热预算和工艺复杂度，提高总体良率。
3.  **延续摩尔定律**：突破了由多层薄膜堆叠带来的物理微缩极限，为器件尺寸的进一步缩小扫清障碍。

**因此，选择性CVD技术与常规CVD、PVD及ALD形成了强大的互补关系。** 常规CVD和PVD提供大面积、高效率的薄膜沉积；ALD提供原子级精度和完美保形性；而选择性CVD则提供了在特定区域进行材料增材制造的精准能力。在先进制程的集成方案中，工程师可以根据不同功能层和结构的需求，灵活选择和组合这些技术。例如，可能采用PVD沉积初始种子层，再用ALD沉积超薄阻挡层，最后用选择性CVD填充主体金属；或者，在允许的情况下，直接采用选择性CVD一步完成填充，实现最大程度的简化。**这种基于不同技术优势的协同集成策略，是应对未来埃米时代芯片制造极端复杂性的必然方向。**

## 4 原子层沉积：实现原子级精度与超薄连续膜的关键

随着半导体工艺节点演进至7纳米及以下，晶体管架构（如环绕栅极GAA）与互连结构（如背面供电网络BSPDN）的复杂性与微缩程度达到了前所未有的水平。这要求金属薄膜沉积技术必须具备在极端三维纳米结构上实现原子级厚度控制、完美保形覆盖以及超低缺陷密度的能力。在此背景下，原子层沉积技术凭借其独特的“自限制”逐层生长机制，从众多沉积技术中脱颖而出，成为应对第一章所述“综合挑战矩阵”中“原子级精度与三维保形性”这一首要需求的关键使能技术。本章将系统验证ALD在沉积氮化钛（TiN）阻挡层、钌（Ru）、钴（Co）等关键金属薄膜中的核心作用，剖析其技术原理与性能优势，并探讨其与PVD、CVD技术的互补协同关系。

### 4.1 ALD技术原理与自限制生长机制

原子层沉积是一种基于顺序、自限制表面化学反应的薄膜制备技术，其核心原理与化学气相沉积（CVD）存在本质差异。CVD依赖于气相前驱体在基底表面的连续化学反应，沉积速率高但厚度控制精度为纳米级，且在高深宽比结构中易产生填充不均问题[^29]。与之相对，ALD工艺通过将两种或多种气相前驱体脉冲交替地通入反应腔，使其在沉积基体上发生化学吸附并完成反应，每个前驱体脉冲之间需用惰性气体进行吹扫以清除多余的反应物和副产物[^30]。由于前驱体分子只能在具有特定活性官能团的基底表面发生单层饱和吸附，一旦表面被完全覆盖，反应即自动停止，这种特性被称为“自限制生长”[^31][^32]。

**自限制生长机制是ALD实现埃米级（Å）厚度精确控制的理论基石。** 通过精确控制工艺循环的次数，即可直接、线性地控制薄膜的最终厚度，理论上每个循环沉积一个原子层[^30][^33]。这种逐层生长的特性，使得ALD能够在原子尺度上精确调控物质的成分和形貌[^34]。与CVD的连续反应不同，ALD的分步、自限制反应使其对生长温度不敏感，拥有很宽的温度窗口，从而能够适应不同温度环境下的薄膜制备，包括对热敏感的材料[^33]。例如，PICOSUN™ R-200高级型ALD设备的工艺温度范围在50°C至500°C之间[^35]，而东京电子（TEL）的TRIASe+ EX-II TiN设备的工艺温度窗口为150-400°C[^36]。这种**低温工艺兼容性**使其能够满足先进制程中低热预算的刚性约束。

在材料适用性方面，ALD技术展现出广泛的潜力，能够沉积氧化物、氮化物、硫化物、氟化物以及多种金属单质和化合物[^31][^34][^33]。这使其能够灵活应对先进材料体系的集成需求，例如用于金属栅极的TiN、Ru[^36][^33]，用于互连衬垫的Co、RuCo合金[^37]，以及用于电极材料的Pt等[^34]。**因此，ALD的技术边界由其自限制反应机制界定，其核心价值在于将沉积工艺从传统的“微米/纳米级加工”提升至“原子级材料工程”的层面**，为满足先进制程对薄膜精度、均匀性和复杂结构适应性的极端要求提供了根本性的解决方案。

### 4.2 应对极端三维结构：完美台阶覆盖与保形性验证

先进制程中，GAA晶体管的纳米片侧壁、高深宽比通孔及硅通孔（TSV）等结构，对薄膜沉积的台阶覆盖与保形性提出了近乎物理极限的挑战。物理气相沉积（PVD）因其“视线沉积”特性，在10纳米以下线宽的极高深宽比结构中台阶覆盖率通常不足50%，难以实现无缺陷填充[^1]。与此形成鲜明对比的是，原子层沉积凭借其表面化学吸附机制，在此方面展现出绝对优势。

**TEL TRIASe+ EX-II TiN ALD设备的量化性能参数，为ALD的完美保形性提供了直接证据。** 该设备专为7纳米及以下先进制程设计，其技术规格明确显示，在深宽比高达50:1的极端结构中，所沉积薄膜的台阶覆盖率超过95%[^36]。这一数据实证了ALD在应对第一章“综合挑战矩阵”中“原子级精度与三维保形性”维度的卓越能力。其背后的机理在于，ALD的前驱体分子能够通过气相扩散进入任何狭窄、深邃的结构内部，并在整个暴露表面发生均匀的化学吸附，从而实现逐层的共形生长，不受几何形状限制[^32][^33]。

这种优异的保形性直接转化为高质量的薄膜特性。资料指出，ALD技术能够制造**高精度、无针孔的原子尺度薄膜**，沉积材料均匀地分散在基底表面，且沉积层与基底间存在强烈的相互作用[^31][^32]。无针孔意味着薄膜具有优异的致密性和隔离性，这对于作为扩散阻挡层或栅极介质层至关重要，能有效防止金属原子扩散或电流泄漏[^32]。在复杂的三维纳米结构（如MEMS、纳米线）周围和内部实现保形沉积，是ALD的独特优势，使其成为制造这些先进器件的关键技术[^34]。**因此，当芯片结构从二维平面转向三维立体，特征尺寸进入纳米乃至埃米尺度时，ALD因其固有的完美台阶覆盖能力，成为满足GAA、BSPDN等新架构沉积需求的必选技术。**

### 4.3 超薄连续膜沉积：原子级厚度控制与界面工程

除了应对复杂三维结构，先进制程的另一核心需求是沉积超薄（1-100纳米）、连续且具备优异电学性能的薄膜，特别是用于阻挡金属扩散的TiN/TaN层，以及用于调节晶体管阈值电压的Ru、Co、Pt等金属栅电极或功函数材料。ALD技术在此领域的价值体现在其无与伦比的厚度控制精度、均匀性以及对界面状态的精细调控能力。

首先，在**厚度控制与均匀性**方面，ALD展现了量产级别的精度。以TRIASe+ EX-II TiN设备为例，其膜厚控制范围在1-100纳米之间，并具备原子级精度控制能力；在单片300毫米晶圆上，薄膜的片内均匀性可达±1%（3σ），片间均匀性为±2%[^36]。这种埃米级的均匀性对于确保数十亿个晶体管性能的一致性至关重要。Synopsys的研究员Victor Moroz指出，在全包围栅极（gate-all-around）等复杂结构中，即使ALD厚度出现微小变化，也会影响静电控制或引入漏电路径[^38]。

其次，在**薄膜电学性能**方面，ALD沉积的薄膜往往优于传统工艺。资料明确指出，TRIASe+ EX-II TiN设备沉积的TiN薄膜电阻率低于200 μΩ·cm，**优于传统的PVD工艺**[^36]。低电阻率直接有助于降低互连的RC延迟，提升芯片性能。同时，ALD被广泛应用于制造高质量的绝缘层和导电层，从而有效提高晶体管性能[^31]。在半导体工业中，随着器件尺寸接近原子尺度，ALD的埃级厚度控制对于高介电常数栅极介质、间隔层、衬垫层、成核层和功函数材料等都变得不可或缺[^38]。

再者，对于**钌（Ru）等新兴电极材料**，ALD通过前驱体创新和工艺优化实现了突破。研究表明，通过开发新型液态钌前驱体（如TRuST），并采用氢/氧两段ALD工艺，可以在防止基底氧化的同时，沉积出纯度更高、电阻更低的超薄钌薄膜[^33]。这种对前驱体化学和反应氛围的精确控制，是ALD进行**原子级界面工程**的核心体现。洁净、可控的界面对于降低接触电阻、提升器件可靠性和长期稳定性具有决定性作用[^39]。**因此，选择ALD沉积超薄关键金属薄膜，根本原因在于其能够将“厚度控制”、“薄膜质量”和“界面工程”这三个相互关联的苛刻要求，通过一套基于自限制反应的工艺体系同时实现。**

### 4.4 选择性原子层沉积：工艺简化的革命性路径

随着集成度不断提高，光刻对准误差、边缘放置误差以及因多层薄膜堆叠带来的工艺复杂性，成为制约先进制程良率和性能提升的瓶颈。在此背景下，选择性原子层沉积（Selective ALD, S-ALD）作为ALD技术的前沿分支，展现出通过“固有选择性”实现工艺步骤革命性简化的巨大潜力，完美响应了BSPDN等复杂集成方案对“工艺协同与集成度”的迫切需求。

华中科技大学陈蓉教授团队在《Nature Communications》上发表的研究，为S-ALD的价值提供了权威例证[^40]。该团队开发了一种基于“氧化还原耦合”的固有选择性ALD方法，成功实现了氧化钽（Ta₂O₅）薄膜在图案化Cu/SiO₂基底上的自对准沉积。其工艺选择性接近100%，在介电质（SiO₂）生长区膜厚达到5纳米，而在非生长区金属铜表面完全无生长，且有效抑制了薄膜的横向扩展[^40]。这项技术的突破性在于，它**无需在非生长区制备和去除额外的阻挡层（如自组装分子层）**，实现了全气相工艺流程，从而更加简洁与可靠[^40]。

这与第三章讨论的应用材料选择性钨CVD技术有异曲同工之妙，两者都旨在通过区域选择性沉积来简化工艺、提升性能。但S-ALD在**原子级精度**方面更具优势，其自限制生长机制能够确保在选定区域实现埃米级精度的薄膜沉积，这对于纳米级间距的结构至关重要。该技术对于芯片先进制程的意义重大，能够在**减少边缘对准误差、提升制程良率**等方面提供优势[^40]。研究团队正致力于将这一方法扩展至芯片制造的各层对准工艺，形成完整的工艺包，并在国家重点研发计划支持下开发专用设备，推进产业化落地[^40]。**这表明，S-ALD不仅是当前解决工艺复杂性的有力工具，更是面向未来埃米时代，实现更高精度、更简化集成的关键技术发展方向之一。**

### 4.5 ALD的技术优势矩阵与协同定位

基于前述分析，可以系统性地构建原子层沉积技术在应对先进制程“综合挑战矩阵”中的能力图谱，并明确其在整个金属薄膜沉积技术生态中的协同定位。

**ALD已验证的核心优势矩阵如下：**

| 优势维度 | 具体表现与资料支撑 | 对应的核心挑战（第一章） |
| :--- | :--- | :--- |
| **原子级厚度控制与均匀性** | 厚度控制精度达±0.1Å，片内均匀性±1%[^36]。循环次数与膜厚线性相关，实现埃米级控制[^30]。 | 原子级精度与三维保形性 |
| **极端高深宽比结构的完美保形性** | 台阶覆盖率>95%@50:1深宽比[^36]。可在复杂三维结构上实现均匀、无针孔沉积[^31][^32]。 | 原子级精度与三维保形性 |
| **低热预算与优异界面控制** | 工艺温度窗口宽，典型范围150-400°C[^36]，可低至50°C[^35]。通过前驱体和工艺调控实现洁净、低缺陷界面[^33]。 | 极端工艺窗口控制、先进材料兼容性 |
| **低缺陷密度与高薄膜质量** | 形成致密无孔薄膜，电阻率优于传统PVD[^36]。用于制造高质量导电/绝缘层[^31]。 | 量产级均匀性与稳定性 |

**同时，必须正视ALD的固有挑战：** 其主要局限在于**沉积速率较慢**。资料指出，ALD在“层积速率方面有一定局限性”[^31]。例如，典型TiN的ALD沉积速率在0.5-2 Å/循环[^36]，远低于PVD或CVD的纳米/分钟量级。这直接影响设备吞吐量和生产成本，使其在大面积厚膜沉积中经济性不佳。

**因此，ALD与PVD、CVD并非简单的替代关系，而是构成优势互补、协同集成的技术体系：**
*   **与PVD的协同**：ALD并非全面取代PVD。PVD在沉积速率、附着力、量产经济性方面仍有不可替代的优势，是沉积铜种子层、铝互连等薄膜的主力。**ALD的作用在于弥补PVD在“超薄（<2nm）”、“极端高深宽比（>10:1）”和“完美保形性”方面的能力边界**。例如，在GAA栅极堆叠或超薄阻挡层沉积中，ALD成为必选技术。
*   **与CVD的协同**：在沉积钴、钌等材料时，CVD和ALD存在工艺选择权衡。CVD沉积速率快，适合对产能要求高的环节；而ALD在需要超薄、均匀、低缺陷密度及精细界面控制的场景中更具优势。选择性沉积领域，S-ALD与选择性CVD共同为工艺简化提供解决方案。

**结论：** 在先进制程芯片工艺中，原子层沉积设备被专门用于沉积对厚度均匀性、台阶覆盖率和界面质量要求极高的关键金属薄膜，主要包括**氮化钛（TiN）、氮化钽（TaN）等超薄扩散阻挡层**，以及**钌（Ru）、钴（Co）、铂（Pt）等金属栅电极、功函数材料或衬垫层**[^36][^34][^33]。选择ALD的根本原因在于，其独特的自限制逐层生长机制，使其成为目前唯一能够同时满足**埃米级厚度控制、极端三维结构完美保形性、低温工艺兼容性以及超低缺陷密度**这四项苛刻要求的技术。尽管存在沉积速率慢的局限，但ALD通过与其他沉积技术的协同，已成为推动2纳米及以下节点持续微缩和性能飞跃的关键赋能者。

## 5 电子束蒸发与分子束外延在特定金属沉积中的利基应用

在先进制程芯片的金属化技术体系中，物理气相沉积（PVD）、化学气相沉积（CVD）及其衍生技术（如原子层沉积，ALD）构成了满足高产量、复杂集成需求的主流工艺平台。然而，在追求极致薄膜纯度、原子级界面控制以及特定前沿材料集成的场景下，电子束蒸发（EBE）与分子束外延（MBE）这两种高精度物理沉积技术，凭借其独特的技术优势，占据着不可或缺的补充性地位。本章将系统剖析EBE与MBE的技术原理与核心优势，明确界定它们在沉积特定金属薄膜时的应用场景，并通过与主流技术的对比，深入分析其“利基”定位的根本原因——即其提供的高纯度、低损伤沉积能力，与大规模量产所要求的经济性、高吞吐量及工艺兼容性之间存在的固有矛盾。

### 5.1 电子束蒸发的技术原理与特定金属沉积优势

电子束蒸发是物理气相沉积技术的一种，其核心原理是利用高能电子束直接轰击置于水冷铜坩埚内的金属靶材，使靶材局部受热达到蒸发或升华温度，产生的金属蒸气原子在高真空环境中直线运动，最终凝结在温度较低的衬底（如硅片）表面形成金属薄膜[^41]。这一技术机制决定了其在特定金属沉积领域的独特优势。

**首先，电子束蒸发能够实现高纯度金属薄膜的沉积。** 与传统的电阻加热蒸发方式相比，电子束蒸发具有显著优势。电阻加热蒸发过程中，加热坩埚的材料（如氧化铝）易与待沉积的金属（如铝）发生反应，从而引入钠离子等杂质污染[^41]。而电子束蒸发装置中，金属靶材被放置在惰性材料（如石墨）制成的坩埚内，高能电子束仅轰击金属块本身实现加热，**有效避免了金属与坩埚壁的直接反应，大幅减少了杂质引入**，因此可制备出高纯度的金属薄膜[^41]。同时，该工艺在**高真空环境**下进行，典型设备的极限真空度可达2×10⁻⁷ Torr（约2.67×10⁻⁵ Pa），这进一步减少了残余气体分子对薄膜的污染，保障了薄膜的纯净度[^42]。

**其次，电子束蒸发工艺具有低热预算的特性。** 在沉积过程中，基板（衬底）通常被独立加热以优化薄膜附着力，但其加热温度通常控制在较低范围，例如最高250°C，控温精度可达±1°C[^43][^42]。这种相对较低的工艺温度使其适用于对热敏感的材料或器件结构，符合先进集成中低热预算的约束。

**再者，电子束蒸发设备具备多材料连续沉积的便利性。** 典型的电子束蒸发台设计有多个坩埚（如6个或8个），可预先装载不同的金属材料（如Ti、Al、Ni、Au、Pt、Ag、Mo、Ge等），在一次工艺循环中依次或选择性地蒸镀，实现多层金属薄膜的连续制备，这特别适用于需要复杂金属堆叠的研究或小批量生产[^43][^44]。

**然而，电子束蒸发技术也存在明确的局限性，这直接限制了其在先进互连等主流应用中的使用。** 最主要的局限在于其**台阶覆盖能力差**。由于蒸发出的金属原子沿直线运动，在遇到深宽比大于1的沟槽或通孔结构时，难以在侧壁底部有效沉积，无法形成连续薄膜，容易产生空隙[^41]。此外，与溅射等PVD技术相比，电子束蒸发沉积的薄膜**附着力相对较弱**，均匀性控制难度较大，尤其对于复杂形状的基片[^45]。正因如此，在超大规模集成电路（ULSI）制造中，蒸发工艺已逐渐被台阶覆盖能力和间隙填充能力更优的溅射工艺所取代[^41]。

基于上述优势与局限，电子束蒸发在先进制程中找到了其特定的应用场景。它被广泛应用于沉积**铝（Al）、金（Au）、铂（Pt）、银（Ag）、钛（Ti）、镍（Ni）** 等金属薄膜[^43][^44]。这些薄膜主要用于**微机电系统（MEMS）器件的导电层、光学镀膜（如反射镜涂层）、以及特定半导体工艺中的键合焊盘**[^42][^45]。特别值得注意的是，电子束蒸发因其工艺特性，**特别适用于需要“剥离”（Lift-Off）工艺的Ⅲ-Ⅴ族化合物半导体（如砷化镓晶圆）制造**[^42]。在剥离工艺中，先定义图形化的光刻胶，再沉积金属，最后溶解光刻胶以去除其上多余的金属，电子束蒸发的“视线沉积”特性在此场景下反而成为优势。

### 5.2 分子束外延的原子级控制与前沿材料集成能力

分子束外延是一种在**超高真空**环境下，通过精确控制的原子束或分子束，在单晶衬底上**逐层生长**单晶薄膜的外延技术[^46]。由美国贝尔实验室卓以和团队于1970年代初开发，MBE的核心在于其动力学生长过程，能够实现普通热平衡生长方法难以制备的薄膜结构[^46]。

**MBE技术的核心优势源于其独特的工作机制与系统配置，具体体现在以下几个维度：**

1.  **原子级精度的厚度与成分控制**：MBE的生长速率极慢，约为1微米/小时，相当于每秒生长约一个单原子层[^46][^47]。这种缓慢的、受控的分子束流，结合机械快门的瞬时开关，使得研究人员能够以**亚原子级别的精度**精确控制每层薄膜的厚度和化学成分[^45]。这是实现**超晶格、量子阱、量子点**等具有陡峭界面和周期性显微结构材料的关键[^46][^47]。
2.  **超高真空与极低的非故意掺杂**：MBE系统工作在**10⁻¹² Torr**量级的超高真空环境下[^46][^48]。如此极端的真空条件，结合液氮冷却的低温屏蔽板，能够有效捕获腔体内的污染物，**极大降低了外延生长过程中杂质的非故意掺杂**，从而生长出晶体完整性好、纯度极高的外延层[^47][^48]。
3.  **低生长温度与抑制界面互扩散**：MBE的外延生长温度相对较低，这**有效降低了因热膨胀引起的晶格失配效应，并显著抑制了衬底杂质向外延层的扩散以及界面原子的相互扩散**，有利于形成原子级锐利的异质界面[^46][^47]。
4.  **原位实时监测与调控**：MBE系统通常配备反射高能电子衍射仪（RHEED）、束流监测系统、质谱仪等原位监测装置，可以在生长过程中实时监控表面结构、成分和生长速率，并据此调整工艺参数，实现生长过程的精确优化[^46][^49]。

**这些技术优势使MBE在沉积特定金属及化合物薄膜时具有不可替代的价值，尤其是在前沿研究领域。** MBE不仅用于生长III-V族（如GaAs、GaN）、II-VI族半导体化合物，还可用于制备**金属膜、超导膜及介质膜**[^47][^48]。一个最具代表性的前沿应用是构建**二维半导体材料的高质量金属接触**。

南京大学王欣然、李卫胜团队与合作者的突破性工作为此提供了有力证据[^50][^51]。该团队创新性地利用**分子束外延技术，在二硫化钼（MoS₂）上外延生长了锑（Sb）(0112)单晶薄膜作为接触电极**。与传统电子束蒸镀方法可能产生的多晶相、小晶畴相比，MBE技术实现了**几乎单一取向（纯度97.2%）、晶畴尺寸提升两个数量级**的锑晶体薄膜，并与MoS₂形成了**原子级锐利的界面**[^50]。这一高质量的接触界面，基于轨道杂化增强的载流子注入机制，成功在**接触长度小于20纳米**的条件下，实现了**低于100 Ω·μm（甚至达到42 Ω·μm）** 的超低接触电阻，满足了国际器件与系统路线图（IRDS）对1纳米节点晶体管的要求[^50][^51]。这项成果深刻表明，**MBE在实现原子级界面工程、构建超低电阻欧姆接触方面具有无可比拟的优势，是探索后摩尔时代新型半导体材料（如二维材料）器件集成路径的关键工具**[^51]。

### 5.3 应用场景对比：利基定位与主流工艺的兼容性分析

为了清晰界定电子束蒸发与分子束外延在先进制程金属化技术体系中的位置，必须将其应用场景与之前章节详述的PVD、CVD、ALD等主流技术进行系统性对比。这种对比揭示了EBE和MBE明确的“利基”属性——它们服务于特定、高要求的应用，而非大规模量产的主流需求。

下表综合参考资料信息，对EBE、MBE与主流沉积技术的核心应用场景进行了归纳与对比：

| 技术类型 | 典型沉积金属薄膜 | 核心应用场景（利基/主流） | 选择该技术的关键原因 |
| :--- | :--- | :--- | :--- |
| **电子束蒸发 (EBE)** | Al, Au, Pt, Ag, Ti, Ni, NiCr, Mo, Ge等[^43][^44] | **利基应用**：MEMS器件导电层；光学薄膜（反射镜、装饰涂层）；Ⅲ-Ⅴ族化合物半导体的剥离（Lift-Off）工艺；特定键合焊盘；科研实验新材料开发[^42][^45]。 | 薄膜纯度高（避免坩埚污染）；工艺温度较低；设备相对简单，适合多材料连续蒸镀；特别适配剥离工艺的“视线沉积”特性。 |
| **分子束外延 (MBE)** | III-V族/II-VI族化合物半导体中的金属组分；用于二维材料（如MoS₂）接触的Sb、Sc等金属或半金属；超导薄膜（如铝结、镍基超导膜）[^46][^47][^50]。 | **利基应用**：高质量半导体外延层生长（用于高性能激光器、HEMT等）；量子器件（量子点、量子阱）制备；二维材料晶体管原子级界面金属接触集成；新型超导材料与器件研究[^47][^50][^51]。 | 原子级厚度与成分控制；界面陡峭、互扩散极低；薄膜纯度高、缺陷密度低；具备原位监测与实时调控能力。 |
| **物理气相沉积 (PVD)** | Cu种子层， Ti/TiN/TaN阻挡层， Al互连/焊盘， Co衬垫层等。 | **主流应用**：铜大马士革工艺中的阻挡层与种子层；传统铝互连；中等复杂度结构的金属覆盖。 | 沉积速率高、附着力强、工艺成熟、成本效益优，满足大规模量产对产能和经济性的核心要求。 |
| **化学气相沉积 (CVD) / 原子层沉积 (ALD)** | W接触栓塞， Co互连/接触， Ru/RuCo衬垫/电极， TiN/TaN超薄阻挡层等。 | **主流/关键应用**：高深宽比接触孔/通孔填充（W）；超薄连续阻挡层与功函数金属层（ALD）；选择性沉积以简化工艺。 | CVD钨填充能力卓越；ALD提供原子级精度、完美保形性与优异界面控制，是应对GAA、BSPDN等新架构苛刻要求的必需技术。 |

**EBE与MBE应用范围受限的核心原因，在参考资料中有明确指向，主要归结为与主流CMOS制造逻辑的三大冲突：**

1.  **极低的产能（吞吐量）**：这是最根本的限制。MBE的生长速率约为1微米/小时，对于需要数百纳米厚度的薄膜，沉积时间长达数十小时，**完全无法匹配晶圆厂每小时处理数十片甚至上百片晶圆的产能要求**[^46][^45]。EBE虽然沉积速率相对较高，但其通常用于单片或小批量处理，同样不具备大规模量产的经济性。
2.  **高昂的成本**：MBE和高端EBE设备结构复杂，对**超高真空系统**（如分子泵、低温泵）的要求极高，导致设备购置成本和日常维护费用远超主流的PVD或ALD设备[^45][^52]。资料明确指出，MBE“设备和工艺成本高，技术复杂，通常应用于实验室和高附加值产品的生产，难以规模化应用”[^45]。
3.  **与主流工艺集成的兼容性挑战**：EBE的台阶覆盖能力差，无法满足先进节点高深宽比互连结构的沉积需求[^41]。MBE虽然能提供极致纯净的界面，但其超高的工艺标准（真空度、洁净度）和极慢的沉积速度，与需要快速循环、集群化作业、多工艺步骤紧密协同的现代晶圆厂生产线模式难以兼容。

**因此，EBE和MBE的“利基”定位，是由其技术特性与应用场景的“特异性”共同决定的。** 它们并非用于构建芯片中数以亿计的标准互连，而是专注于那些对材料纯度、界面质量或特殊结构有极端要求的“关键少数”环节，尤其是在前沿科学研究、特种器件（如光电、量子、射频器件）开发以及某些无法用主流技术实现的特定工艺步骤中。

### 5.4 技术选择权衡：高纯度优势与量产经济性的根本矛盾

在先进制程芯片金属化的宏大技术图景中，选择或放弃某种沉积技术，本质上是一场基于“综合需求矩阵”的精密权衡。对于电子束蒸发和分子束外延而言，其技术选择逻辑深刻揭示了半导体制造业中一个永恒的矛盾：**追求极致材料性能与满足大规模量产经济性之间的根本冲突。**

**一方面，EBE/MBE提供的独特价值是明确且不可替代的。** 这种价值根植于它们所能实现的物理极限：
*   **EBE**通过避免坩埚污染和维持高真空，提供了**极高纯度的金属薄膜**。这对于某些对金属杂质极度敏感的应用至关重要，例如某些高性能传感器或特定光学元件[^41]。
*   **MBE**则更进一步，通过原子束流的精确控制与超高真空环境，实现了**原子级精度的界面控制、极低的缺陷密度以及近乎完美的晶体质量**[^46][^47]。正如南京大学团队在二维MoS₂晶体管上的工作所证明的，这种能力对于突破接触电阻的量子极限、解锁新型半导体材料的器件潜力具有决定性意义[^50][^51]。在研发量子点激光器、高电子迁移率晶体管（HEMT）、超导量子比特等前沿器件时，MBE往往是材料制备的唯一可行选择。

**另一方面，这些技术优势的代价是与量产核心需求的直接冲突。** 之前章节建立的“综合需求矩阵”不仅包含“原子级精度”和“材料兼容性”，更强调“量产级均匀性与稳定性”以及“技术演进与成本效益的平衡”[^41]。正是在后两个维度上，EBE和MBE面临严峻挑战：
1.  **吞吐量（Throughput）的鸿沟**：芯片制造是规模经济的典范。一台主流PVD或ALD设备可能需要每小时处理超过50片晶圆才能保证生产线的经济性。**MBE的生长速率（~1 μm/h）使其吞吐量低了数个数量级**，根本无法融入这样的生产节奏[^46][^45]。即使对于EBE，其单腔室、顺序处理的模式也限制了产能的进一步提升。
2.  **成本效益（Cost of Ownership, CoO）的考量**：半导体设备投资巨大，其价值需要通过分摊到海量芯片中来体现。资料明确指出，MBE“设备和工艺成本高”，因此其应用被限定在“实验室和高附加值产品”[^45][^52]。对于逻辑芯片这类追求每晶体管成本持续下降的产品，采用MBE进行大规模金属化在经济学上是不可行的。
3.  **工艺集成复杂度的提升**：现代芯片制造是数百个步骤的精密舞蹈。BSPDN等新架构要求沉积、刻蚀、平坦化、键合等工艺高度协同。EBE和MBE作为独立的、通常非集群化的设备，在**与产线上其他工具进行自动化物料传输、工艺参数匹配和良率协同管理方面，面临更大的整合难度**。

**因此，技术选择的最终结论是一个清晰的二分法：**
*   **在追求极致性能、探索材料物理极限、或制造特种器件的研发与早期应用阶段**，当薄膜纯度、界面质量或特殊晶体结构成为性能的压倒性决定因素时，EBE或MBE的技术优势使其成为必选甚至唯一选择。此时，对产能和成本的容忍度较高。
*   **在面向消费电子、数据中心等市场的大规模逻辑芯片制造中**，当需要平衡性能、功耗、面积、成本和良率（即PPAC）时，**PVD、CVD和ALD构成的成熟、高效、可扩展的技术组合**是满足“综合需求矩阵”的唯一可行路径。EBE和MBE的固有局限使其无法胜任主力角色。

**这种“利基”与“主流”的共生关系，恰恰体现了半导体技术生态的健全与多样性。** EBE和MBE作为探索未来的“精密手术刀”，不断开拓材料与器件的边界，其研究成果常常会反哺主流技术，催生新的工艺理念或材料方案（例如，对超低接触电阻机制的理解可能启发新的ALD前驱体设计）。而主流量产技术则负责将这些前沿突破，以经济可行的方式集成到数十亿人使用的芯片之中。两者共同推动着微电子工业向埃米时代持续迈进。

## 6 技术选择的多维度比较与协同集成策略

在深入剖析了物理气相沉积（PVD）、化学气相沉积（CVD）、原子层沉积（ALD）、电子束蒸发（EBE）及分子束外延（MBE）各项技术的原理、核心应用与内在局限后，一个清晰的图景已然呈现：在先进制程芯片的金属化工艺中，不存在一种“全能”的沉积技术。取而代之的，是一个基于不同技术优势、针对特定应用场景进行精密匹配与协同集成的复杂技术生态系统。本章旨在系统性地构建这一生态系统的全景视图，通过多维度对比明确各项技术的能力边界，并提炼出基于“综合挑战矩阵”进行理性选择与优化组合的策略框架，从而回答在追求极致性能、可靠性与经济性的平衡中，如何为不同的金属薄膜生长任务匹配合适的“工具”。

### 6.1 薄膜性能与工艺能力的多维度对比矩阵

为了客观评估各项沉积技术在应对先进制程核心挑战时的能力，本节构建一个综合对比矩阵。该矩阵严格依据之前章节（第二至五章）提供的量化数据与定性分析，从薄膜性能、工艺能力、生产效益三个核心维度进行系统梳理，旨在清晰界定每项技术的优势区与能力边界。

| 技术维度 | 物理气相沉积 (PVD，溅射) | 化学气相沉积 (CVD) | 原子层沉积 (ALD) | 电子束蒸发 (EBE) | 分子束外延 (MBE) |
| :--- | :--- | :--- | :--- | :--- | :--- |
| **薄膜性能** | | | | | |
| *电阻率控制* | 良好，可沉积低电阻率金属（如Cu、Al）[^1]。 | 良好，如CVD-W电阻率约5.6 μΩ·cm[^1]。 | 优异，薄膜致密，电阻率可控性高，如ALD TiN电阻率<200 μΩ·cm，优于传统PVD[^1]。 | 良好，可获得高纯度、低电阻金属膜[^1]。 | 极佳，能实现原子级锐利界面，接触电阻极低（如Sb接触低至42 Ω·μm）[^1]。 |
| *薄膜致密性/纯度* | 高（高真空下进行），附着力强[^1]。 | 高，能形成致密薄膜[^1]。 | **极佳**，自限制反应形成无针孔致密膜，缺陷密度低[^1]。 | **极高**，高真空环境避免污染，水冷坩埚防止杂质引入[^1]。 | **极致**，超高真空环境（~10⁻¹⁰ Torr）最小化非故意掺杂，晶体完整性好[^1]。 |
| *典型金属薄膜* | Cu种子层、Ti/TiN/TaN阻挡层、Al互连、Co衬垫[^1]。 | W栓塞、Co互连、Ru电极/衬垫[^1]。 | Ru/Co/Pt电极、超薄TiN/TaN阻挡层[^1]。 | Ti、Al、Au、Pt、Ag等金属[^1]。 | III-V族化合物（GaAs）、Sb单晶膜、超晶格、量子结构[^1]。 |
| **工艺能力** | | | | | |
| *工艺温度* | 较低（磁控溅射可<200℃），热预算小[^1]。 | 通常较高，取决于前驱体[^1]。 | 通常较低，存在“ALD窗口”（如150-400°C），热损伤小[^1]。 | 对基底热损伤较低（基板温度通常≤250°C）[^1]。 | 生长温度显著低于其他外延方法，利于形成陡峭界面[^1]。 |
| *均匀性与精度* | 良好（磁控溅射优化后）[^1]。 | 良好[^1]。 | **极佳**，片内均匀性可达±1%，厚度控制达埃级（Å）[^1]。 | 一般，膜厚均匀性通常在±5%以内，对复杂基片差[^1]。 | **极佳**，可实现原子级精度的均匀生长[^1]。 |
| *台阶覆盖/保形性* | 一般至良好。传统PVD对高深宽比（>10:1）结构覆盖不足；离子化PVD和再溅射技术可改善[^1]。 | 良好至优异。CVD-W保形性优；但传统CVD在极高深宽比下可能有“阴影效应”[^1]。 | **卓越**，自限制反应确保在高深宽比（如50:1）结构中保形性>95%[^1]。 | **差**，直线运动为主，难以覆盖复杂三维结构侧壁和底部[^1]。 | **极佳**，可实现原子级逐层外延，完美覆盖复杂结构[^1]。 |
| *高深宽比填充能力* | 有限，易产生空洞或不连续[^1]。 | **良好**（如CVD-W），选择性CVD（如选择性W）是有效方案[^1]。 | **卓越**，ALD（如ALD Co）可实现纳米级高深宽比通孔的无缺陷填充[^1]。 | 几乎无填充能力[^1]。 | 具备填充能力，但更侧重于高质量外延层的精确生长[^1]。 |
| **生产效益** | | | | | |
| *沉积速率/吞吐量* | 中至高（磁控溅射速率较高，如TaN阻挡层达10 nm/min）[^1]。 | **高**，适合大面积、较厚薄膜的规模化生产[^1]。 | **低**，沉积速率慢（如TiN ALD约0.5-2 Å/cycle），是主要产能瓶颈[^1]。 | 高，沉积速率快[^1]。 | **极低**，典型速率约1微米/小时，生产效率低[^1]。 |
| *设备与工艺成本* | 较高（需高真空系统），但成熟且适合量产，单次工艺成本通常低于ALD[^1]。 | 较高，但技术成熟，综合成本通常低于ALD[^1]。 | **很高**，设备复杂，前驱体昂贵，工艺成本高[^1]。 | 中等，设备相对简单[^1]。 | **极高**，系统复杂，需超高真空和原位监测，维护成本高昂[^1]。 |
| *量产适用性* | **高**，是当前产线金属化（如阻挡层、种子层）的主流技术[^1]。 | **高**，广泛用于W栓塞等量产工艺[^1]。 | **中（特定环节）**，在需要超薄、保形膜的关键步骤（如高k介质、超薄阻挡层）中不可或缺，但受限于速率和成本[^1]。 | **低**，在先进制程中已被溅射取代，多用于科研、MEMS或特定图形化工艺（如Lift-Off）[^1]。 | **极低**，主要用于实验室研发、小批量高附加值产品（如量子器件、特种激光器），难以大规模集成电路量产[^1]。 |

**核心洞察与能力边界界定：**

*   **ALD**：**其核心优势在于无与伦比的“原子级精度与三维保形性”**，这是应对GAA纳米片、超高深宽比通孔等极端结构的唯一可行技术路径。其代价是沉积速率慢和成本高，因此定位为**关键性能层的“精密手术刀”**。
*   **PVD**：**其核心优势在于“量产经济性”与“强附着力”的完美平衡**。高沉积速率、成熟的工艺和良好的薄膜性能，使其成为铜大马士革工艺中阻挡层、种子层以及铝互连等**主流金属薄膜沉积的基石**。其能力边界在于对原子级超薄和极端保形性需求的满足不足。
*   **CVD**：**其核心优势在于“卓越的填充能力”与“工艺简化潜力”**。CVD钨是接触孔填充的绝对主导技术，而选择性CVD（如Endura Volta）通过消除阻挡/粘附层，实现了工艺步骤的革命性简化，直接提升了性能和微缩能力。
*   **EBE与MBE**：**其核心优势在于“极致纯度”与“原子级界面控制”**。EBE提供高纯度金属膜，MBE则能生长近乎完美的单晶异质结构。然而，它们与量产需求存在根本矛盾：**极低的吞吐量、高昂的成本以及与主流CMOS工艺集成的复杂性**，使其严格限定于**前沿研发与特种高附加值器件的“利基”领域**。

### 6.2 基于应用场景与结构需求的技术选择逻辑

技术选择的本质，是将具体的“应用需求画像”与上述“技术能力图谱”进行精准匹配。决策逻辑并非寻求单一最优解，而是根据金属层的功能、所处的结构环境以及性能优先级，选择最合适的“专家”。

1.  **铜互连大马士革工艺中的阻挡层与种子层：选择PVD**
    *   **需求画像**：需要高沉积速率以满足产能；薄膜必须具有强附着力以确保电镀铜的可靠性；需要一定的台阶覆盖能力（深宽比通常<10:1）；成本敏感。
    *   **选择逻辑**：PVD（磁控溅射）完美匹配上述需求。其高沉积速率（如TaN达10 nm/min）和成熟的量产经济性是ALD无法比拟的；其溅射粒子的高能量带来优异附着力；通过**再溅射工艺**可有效改善对中等高深宽比结构的覆盖[^1]。尽管在更先进节点其保形性不足，但在22/14nm等节点，它仍是无可争议的核心技术。

2.  **GAA栅极堆叠、超薄连续阻挡层（<2nm）：选择ALD**
    *   **需求画像**：原子级厚度控制（均匀性±1%）；在复杂三维纳米片侧壁实现近乎完美的保形覆盖（>95%）；低热预算（<400°C）；低缺陷密度。
    *   **选择逻辑**：这是ALD的“主场”。其自限制生长机制是唯一能同时满足埃级精度和极端保形性要求的技术。PVD的视线沉积和CVD可能的气相反应均无法在此类结构上实现连续无缺陷的薄膜。因此，对于GAA的栅介质、功函数金属层，以及防止铜扩散的超薄TaN/TiN阻挡层，**ALD成为必选甚至唯一选择**[^1]。

3.  **高深宽比接触孔/通孔填充（如W栓塞）：选择CVD**
    *   **需求画像**：无空隙完美填充极高深宽比（>10:1）的孔洞；低电阻率；高可靠性。
    *   **选择逻辑**：CVD钨凭借其气相反应物优异的扩散能力和表面反应特性，在填充能力上具有传统PVD和EBE无法比拟的优势。更革命性的是**选择性CVD钨技术**（如Endura Volta），它通过化学设计使钨只沉积在孔底，**彻底摒弃了占据75%容积的阻挡/粘附层**，极大降低了接触电阻并简化了工艺，是应对先进节点接触电阻挑战的关键突破[^1]。

4.  **钴互连/接触、钌衬垫/电极：在CVD与ALD间权衡**
    *   **需求画像**：材料特性驱动（钴的抗电迁移性、钌的低电阻且无需额外阻挡层的潜力）；可能面临高深宽比结构；对界面质量有要求。
    *   **选择逻辑**：此处需根据**结构深宽比和产能要求**进行权衡。对于深宽比极高、对厚度均匀性和界面有原子级要求的场景（如GAA侧壁接触），**ALD是首选**，尽管其速率慢。对于结构相对简单或对沉积速率要求高的厚膜沉积，**CVD是更经济高效的选择**。对于钌，高性能前驱体（如TRuST）的开发使得通过ALD实现高质量、低电阻超薄膜成为可能[^1]。

5.  **MEMS器件、光学镀膜、特定剥离工艺：选择EBE**
    *   **需求画像**：对金属薄膜纯度要求高；工艺温度低；基片结构相对简单或专门采用剥离（Lift-Off）图形化工艺。
    *   **选择逻辑**：EBE的高纯度优势（避免坩埚污染）和“视线沉积”特性，使其特别适合MEMS、光学涂层以及Ⅲ-Ⅴ族化合物半导体制造中的剥离工艺。在这些领域，其台阶覆盖差的缺点不构成主要障碍，反而在剥离工艺中成为优势[^1]。

6.  **二维材料金属接触、量子器件、特种化合物半导体：选择MBE**
    *   **需求画像**：追求原子级锐利的异质界面；极低的非故意掺杂；制备超晶格、量子阱等精密结构。
    *   **选择逻辑**：当器件性能由界面物理极限决定时，MBE的原子级控制能力无可替代。例如，在二硫化钼上外延生长锑单晶接触，实现了42 Ω·μm的超低接触电阻，这为探索后摩尔时代新材料器件指明了方向[^1]。但其极低的吞吐量和超高成本，决定了它只能是前沿研究的工具，而非量产主力。

### 6.3 协同集成策略：构建优势互补的工艺组合

在先进芯片的制造流程中，单一技术难以胜任所有任务。更优的策略是**将不同技术进行序列化或集群化集成，构建优势互补的工艺组合**，以系统性优化性能、良率和成本。

1.  **先进互连的“组合拳”策略**：
    一个典型的先进互连金属化流程可能集成多种技术：首先，采用**PVD**沉积一层薄薄的粘附层（如Ti），利用其强附着力为后续薄膜打下基础。接着，使用**ALD**沉积超薄（如2nm）且保形的TaN/TiN扩散阻挡层，确保在极高深宽比结构中无缺陷覆盖。然后，再用**PVD**沉积铜种子层，为后续电镀提供导电通路。最后，通过**电化学电镀（ECD）** 填充主体铜。这种“PVD+ALD+PVD+ECD”的组合，充分发挥了PVD的经济性与附着力、ALD的精度与保形性，以及电镀的高效填充能力。

2.  **接触孔工艺的“简化与强化”策略**：
    传统接触孔工艺“PVD阻挡层 + ALD成核层 + CVD钨填充”正在被**选择性CVD钨**技术颠覆。应用材料的Endura Volta系统能够一步选择性地在孔底沉积钨，完全省去了前两步，实现了工艺的极致简化。这不仅降低了成本和周期时间，更因增加了钨的填充体积而直接降低了电阻。这体现了通过技术创新，用一步“智能”沉积替代多步“堆叠”沉积的集成思路。

3.  **集群化与原位工艺序列的价值**：
    将PVD、ALD、CVD等模块集成到一个集群化设备中，允许晶圆在超高真空环境下在不同工艺腔室间传输，**避免了暴露大气带来的界面污染和氧化**。这对于沉积超薄、对界面敏感的多层膜结构（如金属栅极堆叠）至关重要。原位序列还能减少颗粒污染，降低整体热预算，并提升生产效率。

**协同集成的核心思想是：让每种技术在其最擅长的环节发挥作用，通过精密的工艺编排，实现“1+1>2”的整体效益。** ALD确保关键界面的质量，PVD/CVD保障主体沉积的效率和成本，选择性沉积技术则致力于简化流程、突破集成瓶颈。

### 6.4 技术演进路线与成本效益的综合权衡

技术选择不仅是对当前能力的静态评估，更需考量其未来演进潜力与全生命周期的成本效益。

*   **技术演进路线**：
    *   **ALD与选择性沉积是延续摩尔定律的关键驱动力**。随着节点进入2nm及以下，对原子级精度和工艺简化的需求只会更加强烈。**选择性原子层沉积（S-ALD）** 因其固有的自对准能力，在减少边缘放置误差、提升良率方面展现出巨大潜力，是未来工艺集成的重点发展方向[^1]。
    *   **PVD与CVD通过持续创新巩固主流地位**。PVD通过高功率脉冲磁控溅射（HiPIMS）等技术提高离化率，改善薄膜质量和台阶覆盖；CVD则不断优化前驱体化学和工艺窗口，以兼容新材料并提升选择性沉积的性能。
    *   **EBE与MBE聚焦前沿探索，成果反哺主流**。它们虽难成为量产主力，但其在探索新型材料（如二维材料、拓扑材料）和极限界面物理方面的突破，常常为下一代主流技术（如新型ALD前驱体、接触工程方案）指明方向。

*   **成本效益（Cost of Ownership, CoO）综合权衡**：
    决策必须基于全生命周期成本分析，而不仅仅是设备单价。关键因素包括：
    1.  **设备投资与折旧**：ALD和MBE设备通常最昂贵。
    2.  **单次工艺成本**：ALD的前驱体成本极高，是其应用的主要限制；而PVD/CVD的耗材（靶材、气体）成本相对成熟可控。
    3.  **吞吐量（Wafer Per Hour, WPH）**：这直接决定了每片晶圆的加工成本。PVD和CVD的高吞吐量是其经济性的基石，而ALD和MBE的低吞吐量意味着高昂的均摊成本。
    4.  **维护与良率影响**：复杂的设备可能需要更频繁的维护。更重要的是，技术选择直接影响产品良率。例如，在关键层引入ALD虽然单次成本高，但可能通过提升器件性能和可靠性，带来整体良率和产品价值的跃升，从而在经济上更为合理。

**最终的决策框架是一个动态模型**：它需要将具体的**技术需求**（源自芯片设计、架构与材料）、**技术能力**（当前与演进中的）、**成本结构**（CoO）以及**市场与商业目标**（性能、功耗、上市时间、成本）进行多维度的综合权衡。在先进制程中，**“性能优先”的关键层（如栅极、超薄阻挡层）倾向于采用高精度但高成本的ALD；而“成本与产能优先”的大面积金属层（如互连种子层、厚金属）则继续由成熟的PVD/CVD主导**。EBE和MBE则服务于特定的性能“尖峰”需求或长远的技术储备。这种分层化、协同化的技术采用策略，是半导体产业在摩尔定律的深水区持续航行的智慧结晶。

## 7 面向埃米时代的技术挑战与沉积设备演进趋势

随着半导体工艺节点从2纳米向1纳米及以下的埃米时代迈进，芯片性能的提升已无法再单纯依赖传统尺寸微缩。晶体管架构的立体化（如全环绕栅极GAA）、互连系统的革新（如背面供电网络BSPDN）以及基础材料的变革（如二维半导体），共同将金属薄膜沉积工艺推向了物理与工程的极限。本章基于前述章节对各类沉积设备当前角色的分析，结合参考资料中关于前沿技术动向的论述，系统展望在埃米尺度下金属薄膜沉积面临的全新挑战，并预测驱动下一代沉积设备技术演进的核心趋势。

### 7.1 埃米尺度互连与3D集成的极限挑战

当互连结构的特征尺寸进入1纳米及以下的埃米尺度时，其面临的挑战已从传统的工艺优化，演变为对物理定律和集成能力的根本性考验。这些挑战具体体现在尺寸极限、结构复杂性与系统热管理三个相互关联的维度。

首先，**互连尺寸的微缩已逼近原子尺度，导致电阻尺寸效应（RSE）和材料纯净度要求达到极致**。上海市科学技术委员会的研发指南为这一挑战提供了明确的量化基准：面向3纳米及以下节点的金属互连，需实现“线间距小于12纳米、通孔深宽比超过7:1”，同时要求沉积金属的“电阻率与体材料接近（且<10 μΩ·cm）”且“杂质水平<0.5 at%”[^53]。这意味着，在仅由数十个原子构成的导电通道中，任何界面散射或微量杂质（如卤素污染）都会导致电阻的灾难性上升。传统的体材料电阻率概念在此尺度下几乎失效，沉积技术必须实现近乎完美的原子排列和界面洁净度，以逼近材料的本征导电性能。

其次，**三维晶体管架构（如GAA）对薄膜的保形性（共形性）提出了原子级均匀性的绝对要求**。Synopsys公司的研究员Victor Moroz指出，在GAA纳米片晶体管中，相邻沟道之间的物理空间仅剩约10到11纳米。在这一狭小空间内，必须从两侧“共形地沉积介质层”，每侧厚度约2.5纳米，之后才能在仅剩的5到6纳米间隙内沉积金属栅极[^38]。**任何原子层沉积（ALD）厚度的微小变化，都会影响静电控制或引入漏电路径，这些缺陷在数十亿个晶体管中累积，将直接导致芯片失效**[^38]。这标志着沉积工艺从追求“均匀”升级为追求“原子级完美”，任何非保形沉积都将无法构建出功能正常的器件。

再者，**系统级3D集成（如晶圆级3D堆叠）和背面供电网络（BSPDN）的全面实施，将工艺复杂度和协同性提升至前所未有的高度**。英特尔在IEDM 2023上展示的成果揭示了这一趋势：其实现了结合背面供电和直接背面触点的3D堆叠CMOS晶体管，并将栅极间距微缩至60纳米[^54]。这种集成方式意味着金属薄膜沉积不再是一个孤立的步骤。为了实现背面供电，工艺序列涉及晶圆正面晶体管制造、晶圆键合、极端减薄（至10微米以下）、从背面进行高深宽比纳米硅通孔（TSV）刻蚀与金属填充，以及最终的背面金属化[^55]。这要求**沉积设备必须与刻蚀、键合、化学机械平坦化（CMP）等工艺在纳米级精度上实现“无缝”协同**。任何步骤间的对准误差、界面污染或应力失配，都会在后续3D堆叠中被放大，导致整体良率崩塌。

最后，上述3D复杂结构带来了严峻的**热管理挑战**。硅衬底的大幅减薄使得器件的热阻增加，而高密度3D堆叠则进一步阻碍了热量的纵向耗散，导致“自热效应”加剧[^55]。沉积的金属薄膜本身既是导热通道，也可能是热源。因此，下一代沉积技术不仅需要关注薄膜的电学性能（电阻率），还必须协同优化其热学性能（热导率）以及与周围介质的热匹配，这对沉积材料的本征性质和界面工程提出了双重苛刻要求。

### 7.2 新材料体系驱动的沉积化学与界面革命

为突破埃米尺度下的性能瓶颈，半导体行业正在积极引入全新的材料体系。这些新材料在带来性能跃升希望的同时，也从根本上颠覆了传统沉积技术的化学基础与工艺范式，引发了一场沉积化学与界面工程的革命。

**新型低电阻金属与合金的引入，对前驱体化学和工艺控制提出了极限要求。** 参考资料明确指出，元素周期表中约75%到80%的元素已被应用于半导体领域，且许多通过ALD技术沉积[^38]。上海市科委的指南将“铜、钴、钌及新型互连材料”并列作为研发对象[^53]。以钌（Ru）为例，其作为衬垫或电极材料，有望在无需额外阻挡层的情况下实现低电阻互连。然而，实现这一潜力的前提是沉积出高纯度、低缺陷的钌薄膜。这催生了前驱体化学的创新，例如开发出蒸汽压比传统液体前驱体提高约100倍的TRuST等新型液态钌前驱体，以实现更稳定输送和更优的台阶覆盖性[^38]。同时，工艺控制必须极其精细，例如采用氢/氧两段ALD工艺来防止基底氧化并获得更低电阻的薄膜[^38]。**“杂质水平<0.5 at%”和“无卤素污染”的指标，意味着沉积过程必须完全摒弃可能引入碳、氧、卤素等杂质的前驱体或反应氛围，推动沉积化学向“超净”方向演进**[^53]。

**二维半导体通道材料（如MoS₂、硒化铟）的集成，对金属接触界面质量提出了原子级敏感度的要求。** 二维材料因其原子级厚度和独特的电学性质被视为后摩尔时代的关键，但其成功集成极度依赖于高质量的金属接触。参考资料显示，北京大学与麻省理工学院合作团队攻克了硒化铟半导体晶圆级集成的难题，而北京科技大学团队则通过“二维Czochralski（2DCZ）”方法生长出厘米级、无晶界的高质量单晶MoS₂[^56][^57]。这些材料对接触界面极为敏感：传统蒸镀或溅射产生的多晶接触、界面缺陷或费米钉扎效应会导致接触电阻极高，成为性能瓶颈。相反，研究表明，利用分子束外延（MBE）在二硫化钼上外延生长锑（Sb）单晶电极，可以形成原子级锐利的界面，实现接触长度小于20纳米时低于100 Ω·μm的超低接触电阻，满足1纳米节点的要求[^58]。**这揭示了一个根本矛盾：实现极限性能需要MBE级的界面控制，但MBE的极低吞吐量无法满足量产需求。** 因此，驱动沉积技术演进的核心方向之一，是发展能够以接近量产效率实现“类MBE”质量界面的新型ALD或低温CVD工艺。

**二维金属材料的出现，开辟了全新的柔性、透明电极沉积应用场景。** 中国科学家在《自然材料》上报道了成功制备厚度仅0.3纳米、透光率达97%、导电性优异的二维金属材料[^59]。这种材料像保鲜膜般柔软，能承受超过10万次弯折，在柔性显示、可穿戴电子和新型电池电极领域潜力巨大。这为沉积设备带来了全新挑战：首先，需要在柔性聚合物等热敏感基底上实现**低温（甚至室温）沉积**，以避免基底变形或降解；其次，必须精确控制沉积过程中的**薄膜本征应力**，确保其在反复弯折下不开裂、不剥离；最后，要在大面积非刚性衬底上实现**纳米级厚度均匀性和成分一致性**。这些要求远远超出了传统硅基硬质衬底上的沉积规范，将推动沉积设备在衬底处理、温度控制、应力实时监测与补偿等方面进行创新。

### 7.3 原子级精度沉积技术的演进与创新方向

面对埃米尺度的极端挑战和新材料体系的集成需求，以原子层沉积（ALD）为核心的高精度沉积技术必须持续演进。其创新方向正从单一的薄膜生长能力，向选择性、低温化、电化学以及系统级智能集成等维度深度拓展。

**选择性原子层沉积（Area-Selective ALD, AS-ALD）正从辅助技术演变为简化工艺、提升良率的关键使能技术。** 随着BSPDN和3D堆叠的引入，芯片制造中的光刻对准误差（Edge Placement Error, EPE）管理变得极其困难且成本高昂。AS-ALD通过“固有选择性”，使薄膜材料仅沉积在预设的图案化区域（如通孔底部），而完全避开非目标区域（如介电质侧壁）。这种技术能**显著减少甚至消除对复杂多重光刻和刻蚀步骤的依赖，从根本上简化工艺流程，降低成本，并提升套刻精度和整体良率**[^38]。其价值类似于应用材料公司推出的选择性钨CVD技术，但ALD能提供更优的原子级精度。尽管本次参考资料未详述具体AS-ALD研究，但行业共识是，开发具有高选择比、无缺陷转移且与量产节奏兼容的AS-ALD工艺及专用设备，是应对未来集成复杂性的必由之路。

**低温与电化学原子层沉积（EC-ALD）成为应对热敏感集成和新材料兼容性的必然路径。** 上海市科委的研发指南明确将“3 nm及以下节点金属互连电化学原子层沉积技术”列为重点方向[^53]。这一定位具有深刻意义：EC-ALD利用电化学表面反应实现金属离子的逐层还原沉积，其优势在于**工艺温度可以显著低于传统热ALD或CVD**。这对于集成热预算敏感的存储单元（如DRAM电容器）、背面供电网络中的低温背面金属化、以及在柔性基底上沉积功能薄膜至关重要。同时，EC-ALD通常能获得纯度更高、结晶性更好的金属薄膜，有助于实现“电阻率与体材料接近”的终极目标。因此，发展稳定、可控、适用于多种金属的EC-ALD工艺及反应器，是沉积设备演进的重要前沿。

**沉积设备平台正向高度集群化、智能化与材料工程系统演进。** 应对3D集成和原子级工艺控制，单点优化的沉积设备已不足以胜任。未来趋势是发展**集成化设备集群**，将ALD、CVD、刻蚀、表面处理乃至原位计量模块集成在同一个超高真空平台内，实现多工艺步骤的无污染、纳米精度衔接[^54]。更重要的是，**智能化与数字孪生技术**将深度融入设备系统。正如Lam Research旗下Semiverse Solutions的总经理Joseph Ervin所言，利用仿真模拟薄膜沉积过程，并结合机器学习高效探索更大的工艺设计空间，可以大幅缩短研发周期，更快地找到解决方案[^38]。下一代沉积设备将不仅仅是执行工艺的“工具”，而是具备实时数据采集、工艺模型预测、自适应参数调整和预测性维护能力的“材料工程智能系统”。这将使制造商能够管理埃米时代极端的工艺窗口，在性能、良率和成本之间实现动态最优平衡。

综上所述，埃米时代的金属薄膜沉积技术，正站在一个从“精密制造”迈向“原子级材料工程”的关键转折点。挑战虽严峻，但通过持续的技术创新与系统级集成，沉积设备将继续作为支撑摩尔定律向前延伸的关键基石。

# 参考内容如下：
[^1]:[铜互连工艺,面临挑战](https://www.jiemian.com/article/13716219.html)
[^2]:[突破2nm障碍](https://www.163.com/dy/article/G3OFK05Q05118748.html)
[^3]:[台积电的真正瓶颈](https://36kr.com/p/3627284731446275)
[^4]:[2025尖端半导体技术现状汇总:2nm,CFET,2D材料...... ](https://mp.weixin.qq.com/s?__biz=MjM5MTIwMjY1Mg==&mid=2650059931&idx=1&sn=5adb52513c41f9bf17d67aeefbaafa17&chksm=bfdfb9a2c9bb52df20ef14baecbe22c0b61eb6abb04ce140a81570d3dd684342663371ff4468&scene=27)
[^5]:[$拓荆科技(SH688072)$ 以下是针对 台积电 2nm GAA工艺对PECVD等薄膜设备的需求分析及国内外龙头企业... - 雪球](https://xueqiu.com/9491528598/345476331)
[^6]:[微导纳米:ALD技术可满足复杂栅极结构中薄膜沉积的要求](https://baijiahao.baidu.com/s?id=1792225950502632389&wfr=spider&for=pc)
[^7]:[在2nm节点实现背面供电技术的挑战](https://www.eepw.com.cn/article/202403/455962.htm)
[^8]:[背面供电设计驱动CPU创新](https://www.thepaper.cn/newsDetail_forward_31917370)
[^9]:[应用材料突破性铜布线解决方案,可解决2纳米芯片工艺难题!](https://cloud.tencent.com/developer/news/1600954)
[^10]:[《应用材料公司推出全新布线技术拓展铜芯片布线到2nm节点及以上》](https://www.las.ac.cn/front/product/detail?id=c4f85740e560286d77c8a37d38a33a9f)
[^11]:[铜互连,挺进1nm](https://www.163.com/dy/article/K4BHRST30511CPMT.html)
[^12]:[字线金属化 – 过渡到钼](https://www.lamresearch.com/zh-hans/products/our-solutions/metallization/)
[^13]:[钨时代终结!全球首台钼原子层沉积设备亮相,2nm芯片成本直降30%](https://baijiahao.baidu.com/s?id=1832458136184423262&wfr=spider&for=pc)
[^14]:[ALTUS系列產品](https://www.lamresearch.com/zh-hant/product/altus-product-family/)
[^15]:[芯片制造:薄膜工艺 ](https://mp.weixin.qq.com/s?__biz=MzI1OTExNzkzNw==&mid=2650475547&idx=2&sn=37ef07fa9d533d10ca576a3c61201c39&chksm=f34bc28ee17c9a2a0419cb2264ca89b1a6716e4bd1468f87d88a9478825bbbbf4df6de8aca88&scene=27)
[^16]:[溅射沉积](https://baike.baidu.com/item/溅射沉积/9063880)
[^17]:[溅射镀](https://baike.baidu.com/item/溅射镀/19173521)
[^18]:[从基础原理到产业实践|PVD镀膜技术的工艺流程与应用亮点](https://cloud.tencent.com/developer/news/1916462)
[^19]:[物理气相沉积技术](https://baike.baidu.com/item/物理气相沉积技术/15678973)
[^20]:[芯片制造中的阻挡层沉积技术介绍](https://www.elecfans.com/d/6575735.html)
[^21]:[台阶覆盖](https://baike.baidu.com/item/台阶覆盖/53650428)
[^22]:[半导体靶材,如何左右7nm以下制程?](https://baijiahao.baidu.com/s?id=1846678376011550692&wfr=spider&for=pc)
[^23]:[一文读懂PVD和CVD:半导体薄膜沉积关键技术](https://baijiahao.baidu.com/s?id=1824807873675765795&wfr=spider&for=pc)
[^24]:[ALD 与 CVD 的区别:从工艺到应用的深度剖析](https://www.technol.cn/nd.jsp?id=48)
[^25]:[芯片制造的核心工艺:一文看懂薄膜沉积](https://guba.eastmoney.com/news,gssz,1186380307.html?jumph5=1)
[^26]:[钨在芯片领域的市场规模与增长前景?](https://xueqiu.com/1510221208/366497014)
[^27]:[芯片制造中的钴(Co) ](https://mp.weixin.qq.com/s?__biz=MzI1OTExNzkzNw==&mid=2650479291&idx=2&sn=23f911711a2d104cecb24758714ee152&chksm=f36badbe75c7d28fd9d7e8766a292b5e098102836b8e42eda39c82cdb1183fe6f58cc94a6f2a&scene=27)
[^28]:[CVD / ALD 用贵金属前驱物](https://www.tanaka.com.cn/products/detail/mocvo-ald/)
[^29]:[浅谈薄膜沉积介绍](https://baijiahao.baidu.com/s?id=1808984966106815557&wfr=spider&for=pc)
[^30]:[ALD/MLD 工艺及应用研究 ](https://ald.fudan.edu.cn/index/yjfx.htm)
[^31]:[科研干货 | 高质量镀膜的神奇技术——原子层沉积(ALD)值得收藏!](https://mp.weixin.qq.com/s?__biz=MzIyNDczNDgwMg==&mid=2247515643&idx=1&sn=5f29a0bafe6a6e87fc84cab4f85fbec2&chksm=e9e97766d088125d0ba11d0e8ca1aae7f1e8f8a60e019019911be18be3d39982e9ef2f994ad8&scene=27)
[^32]:[技术前沿:原子层沉积](https://baijiahao.baidu.com/s?id=1821493537719116182&wfr=spider&for=pc)
[^33]:[浅谈ALD在半导体先进制程的应用 ](https://m.elecfans.com/article/1578017.html)
[^34]:[原子层沉积ALD技术应用一览:微纳电子、电池能源、航空航天等 助力你的科研之路! ](https://mp.weixin.qq.com/s?__biz=MzIyNDczNDgwMg==&mid=2247514992&idx=1&sn=cb6d249834221a53ed7a25b741d348dc&chksm=e95f8309ce83c3d0512b39b3dc44f7f029676761b932d616074ba5037b1e62aada7b2a8546d2&scene=27)
[^35]:[科研干货 | 高精度薄膜沉积技术(ALD)欢迎预约送样](https://mp.weixin.qq.com/s?__biz=MzIyNDczNDgwMg==&mid=2247515804&idx=1&sn=f2cfc864791a62efbf1c8d145755260c&chksm=e9445017b5f31a6b2a1acb511a8134c8365e307cda5dd9f4b80cce0e63e3ed8c8c8d2dc482a6&scene=27)
[^36]:[TRIASe+ EX-II TiN 半导体原子层沉积(ALD)设备机架、零部件制造](http://www.zihejx.com/?list_168/3538.html)
[^37]:[微导纳米研究报告:ALD+CVD双轮驱动,薄膜新贵大有可为](https://baijiahao.baidu.com/s?id=1789931032100128253&wfr=spider&for=pc)
[^38]:[原子层沉积技术,至关重要](https://news.qq.com/rain/a/20260124A02HYN00)
[^39]:[半导体阻挡层薄膜材料注意事项:工艺优化与质量控制全解析 ](https://news.sohu.com/a/920605422_122053459)
[^40]:[科学家开发原子沉积技术,提升集成电路自对准工艺制造效率与精度](https://baijiahao.baidu.com/s?id=1773159005086206065&wfr=spider&for=pc)
[^41]:[金属淀积工艺](https://mp.weixin.qq.com/s?__biz=MzI1OTExNzkzNw==&mid=2650482204&idx=1&sn=c539d46b8c215edb5bc42a61cdf2f7e5&chksm=f348c8dfa54481553a898c79d2f4ae9686f8e6ca4af4658f41776b292845912044912e063245&scene=27)
[^42]:[电子束蒸发台](https://baike.baidu.com/item/电子束蒸发台/55436731)
[^43]:[电子束蒸发台](https://gjjcxyjy.ncut.edu.cn/info/1037/1084.htm)
[^44]:[供应电子束蒸发镀膜系统-Au, Pd, Al, Mo, Ni, NiCr, Ti, Ge-金属膜蒸镀](https://cwopto.cn.china.cn/supply/3160163430.html)
[^45]:[薄膜沉积方式的深度解读,各大工艺优缺点对比,高效选择技术路径](https://baijiahao.baidu.com/s?id=1814761002570388910&wfr=spider&for=pc)
[^46]:[分子束外延](https://baike.baidu.com/item/分子束外延/6925547)
[^47]:[一文了解分子束外延(MBE)技术](https://mp.weixin.qq.com/s?__biz=MzI1OTExNzkzNw==&mid=2650465793&idx=1&sn=4eb95e92d6a36377ed5c7c3d14cba4bd&chksm=f273801fc50409093c11660b5c328dc44d8ad5d8b94f63dff2ced61f73002a3bcb499d63a6cb&scene=27)
[^48]:[一文了解薄膜制备分子束外延(MBE)技术](https://mp.weixin.qq.com/s?__biz=MzI1OTExNzkzNw==&mid=2650480919&idx=1&sn=3584ed7e80a4c4d3644cfedd74e70509&chksm=f36acbf1fbf48a88439915662c1fa17bbb5441c379937882804eddd6f3ccf5dc121906d14a81&scene=27)
[^49]:[对比分子束外延(MBE)与金属有机化学气相外延(MOCVD)技术 ](http://www.iawbs.com/portal.php?mod=view&aid=3568)
[^50]:[锑晶体接触技术突破二维半导体器件尺寸微缩瓶颈](https://scit.nju.edu.cn/3e/8d/c10927a802445/page.htm)
[^51]:[东南大学王金兰、马亮团队《Nature》 发文揭示金属和二维半导体接触与调控机制](https://www.nsfc.gov.cn/csc/20340/20343/64374/index.html)
[^52]:[薄膜沉积方式三大技术,精确控制、均匀成膜,应用领域全面覆盖](https://cloud.tencent.com/developer/news/1869899)
[^53]:[上海市财政科技投入信息管理平台](https://czkj.sheic.org.cn/czkjtr/detail.jsp?pgid=453&colid=99)
[^54]:[英特尔IEDM2023:3D堆叠/背面供电/背面触点/DrGaN助力摩尔定律推进](https://cloud.tencent.com/developer/article/2369709)
[^55]:[芯片Backside Power Technology介绍](https://mp.weixin.qq.com/s?__biz=MzI1OTExNzkzNw==&mid=2650482455&idx=3&sn=69ab90e1854b7393f4d48bc54077136e&chksm=f3f5a1190f38ee5d53761970f3439f0fe8bbc3bff2498894a08d3611246f87e02ee4e9b32271&scene=27)
[^56]:[九年科研马拉松,中国团队突破黄金半导体集成瓶颈](https://baijiahao.baidu.com/s?id=1852896716267488205&wfr=spider&for=pc)
[^57]:[Nature Materials,北科大在二维半导体领域取得新突破!](http://baijiahao.baidu.com/s?id=1821182949175450157&wfr=spider&for=pc)
[^58]:[重磅!1纳米以下制程获重大突破](https://www.thepaper.cn/newsDetail_forward_12718123)
[^59]:[振奋!中国科学家在三维世界,造出二维金属,单兵机甲或横空出世](https://baijiahao.baidu.com/s?id=1826637484826462122&wfr=spider&for=pc)
