Fitter report for clock
Fri Jul 07 11:38:57 2023
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Input Pins
  6. Output Pins
  7. All Package Pins
  8. Control Signals
  9. Global & Other Fast Signals
 10. Cascade Chains
 11. Non-Global High Fan-Out Signals
 12. Peripheral Signals
 13. LAB
 14. Local Routing Interconnect
 15. LAB External Interconnect
 16. Row Interconnect
 17. LAB Column Interconnect
 18. LAB Column Interconnect
 19. Fitter Resource Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pin-Out File
 23. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Fri Jul 07 11:38:57 2023         ;
; Quartus II Version    ; 6.0 Build 202 06/20/2006 SP 1 SJ Full Version ;
; Revision Name         ; clock                                         ;
; Top-level Entity Name ; clock                                         ;
; Family                ; ACEX1K                                        ;
; Device                ; EP1K30TC144-3                                 ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 289 / 1,728 ( 17 % )                          ;
; Total pins            ; 57 / 102 ( 56 % )                             ;
; Total memory bits     ; 0 / 24,576 ( 0 % )                            ;
; Total PLLs            ; 0                                             ;
+-----------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EP1K30TC144-3      ;                    ;
; Fitter Effort                                              ; Standard Fit       ; Auto Fit           ;
; Use smart compilation                                      ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                          ;
+-------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name              ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+-------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; clk               ; 131   ; --  ; 23   ; 12      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_m0_2           ; 27    ;  E  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_m0_8           ; 30    ;  F  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_h1_2           ; 19    ;  D  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_h0_2           ; 9     ;  B  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_h1_1           ; 18    ;  C  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_m0_1           ; 26    ;  E  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_m1_8           ; 37    ; --  ; 35   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_s0_1           ; 38    ; --  ; 34   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; alarm             ; 55    ; --  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; start             ; 126   ; --  ; --   ; 4       ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; countdown         ; 125   ; --  ; --   ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; timeset           ; 54    ; --  ; --   ; 48      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; timeset_countdown ; 56    ; --  ; --   ; 25      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_s0_2           ; 39    ; --  ; 33   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_s0_8           ; 43    ; --  ; 30   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_s0_4           ; 41    ; --  ; 31   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_s1_1           ; 44    ; --  ; 29   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_s1_2           ; 46    ; --  ; 27   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_s1_8           ; 48    ; --  ; 24   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_s1_4           ; 47    ; --  ; 25   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_m0_4           ; 29    ;  E  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_h1_4           ; 21    ;  D  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_h1_8           ; 23    ;  D  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_h0_8           ; 17    ;  C  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_h0_4           ; 13    ;  C  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_h0_1           ; 8     ;  A  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_m1_4           ; 36    ; --  ; 36   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_m1_1           ; 32    ;  F  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; in_m1_2           ; 33    ;  F  ; --   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; reset             ; 135   ; --  ; 29   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+-------------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                            ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name     ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; light    ; 95    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s0_1     ; 81    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s0_2     ; 80    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s0_8     ; 83    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s0_4     ; 86    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s1_1     ; 88    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s1_2     ; 87    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s1_8     ; 90    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; s1_4     ; 91    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; m0_1     ; 68    ; --  ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; m0_2     ; 67    ; --  ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; m0_8     ; 69    ; --  ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; m0_4     ; 70    ; --  ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; h1_1     ; 62    ; --  ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; h1_2     ; 63    ; --  ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; h1_4     ; 64    ; --  ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; h1_8     ; 65    ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; h0_8     ; 60    ; --  ; 15   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; h0_4     ; 59    ; --  ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; h0_2     ; 51    ; --  ; 20   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; h0_1     ; 49    ; --  ; 21   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; m1_8     ; 78    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; m1_4     ; 79    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; m1_1     ; 73    ; --  ; 1    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; m1_2     ; 72    ; --  ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; pin_name ; 92    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+------------------------------------------+
; All Package Pins                         ;
+-------+-------------------+--------------+
; Pin # ; Usage             ; I/O Standard ;
+-------+-------------------+--------------+
; 1     ; #TCK              ;              ;
; 2     ; ^CONF_DONE        ;              ;
; 3     ; ^nCEO             ;              ;
; 4     ; #TDO              ;              ;
; 5     ; VCC_IO            ;              ;
; 6     ; GND_INT           ;              ;
; 7     ; GND*              ;              ;
; 8     ; in_h0_1           ; LVTTL/LVCMOS ;
; 9     ; in_h0_2           ; LVTTL/LVCMOS ;
; 10    ; GND*              ;              ;
; 11    ; GND*              ;              ;
; 12    ; GND*              ;              ;
; 13    ; in_h0_4           ; LVTTL/LVCMOS ;
; 14    ; GND*              ;              ;
; 15    ; GND_INT           ;              ;
; 16    ; VCC_INT           ;              ;
; 17    ; in_h0_8           ; LVTTL/LVCMOS ;
; 18    ; in_h1_1           ; LVTTL/LVCMOS ;
; 19    ; in_h1_2           ; LVTTL/LVCMOS ;
; 20    ; GND*              ;              ;
; 21    ; in_h1_4           ; LVTTL/LVCMOS ;
; 22    ; GND*              ;              ;
; 23    ; in_h1_8           ; LVTTL/LVCMOS ;
; 24    ; VCC_IO            ;              ;
; 25    ; GND_INT           ;              ;
; 26    ; in_m0_1           ; LVTTL/LVCMOS ;
; 27    ; in_m0_2           ; LVTTL/LVCMOS ;
; 28    ; GND*              ;              ;
; 29    ; in_m0_4           ; LVTTL/LVCMOS ;
; 30    ; in_m0_8           ; LVTTL/LVCMOS ;
; 31    ; GND*              ;              ;
; 32    ; in_m1_1           ; LVTTL/LVCMOS ;
; 33    ; in_m1_2           ; LVTTL/LVCMOS ;
; 34    ; #TMS              ;              ;
; 35    ; ^nSTATUS          ;              ;
; 36    ; in_m1_4           ; LVTTL/LVCMOS ;
; 37    ; in_m1_8           ; LVTTL/LVCMOS ;
; 38    ; in_s0_1           ; LVTTL/LVCMOS ;
; 39    ; in_s0_2           ; LVTTL/LVCMOS ;
; 40    ; GND_INT           ;              ;
; 41    ; in_s0_4           ; LVTTL/LVCMOS ;
; 42    ; GND*              ;              ;
; 43    ; in_s0_8           ; LVTTL/LVCMOS ;
; 44    ; in_s1_1           ; LVTTL/LVCMOS ;
; 45    ; VCC_IO            ;              ;
; 46    ; in_s1_2           ; LVTTL/LVCMOS ;
; 47    ; in_s1_4           ; LVTTL/LVCMOS ;
; 48    ; in_s1_8           ; LVTTL/LVCMOS ;
; 49    ; h0_1              ; LVTTL/LVCMOS ;
; 50    ; VCC_INT           ;              ;
; 51    ; h0_2              ; LVTTL/LVCMOS ;
; 52    ; GND_INT           ;              ;
; 53    ; VCC_CKLK          ;              ;
; 54    ; timeset           ; LVTTL/LVCMOS ;
; 55    ; alarm             ; LVTTL/LVCMOS ;
; 56    ; timeset_countdown ; LVTTL/LVCMOS ;
; 57    ; GND_CKLK          ;              ;
; 58    ; GND_INT           ;              ;
; 59    ; h0_4              ; LVTTL/LVCMOS ;
; 60    ; h0_8              ; LVTTL/LVCMOS ;
; 61    ; VCC_IO            ;              ;
; 62    ; h1_1              ; LVTTL/LVCMOS ;
; 63    ; h1_2              ; LVTTL/LVCMOS ;
; 64    ; h1_4              ; LVTTL/LVCMOS ;
; 65    ; h1_8              ; LVTTL/LVCMOS ;
; 66    ; GND_INT           ;              ;
; 67    ; m0_2              ; LVTTL/LVCMOS ;
; 68    ; m0_1              ; LVTTL/LVCMOS ;
; 69    ; m0_8              ; LVTTL/LVCMOS ;
; 70    ; m0_4              ; LVTTL/LVCMOS ;
; 71    ; VCC_IO            ;              ;
; 72    ; m1_2              ; LVTTL/LVCMOS ;
; 73    ; m1_1              ; LVTTL/LVCMOS ;
; 74    ; ^nCONFIG          ;              ;
; 75    ; VCC_INT           ;              ;
; 76    ; ^MSEL1            ;              ;
; 77    ; ^MSEL0            ;              ;
; 78    ; m1_8              ; LVTTL/LVCMOS ;
; 79    ; m1_4              ; LVTTL/LVCMOS ;
; 80    ; s0_2              ; LVTTL/LVCMOS ;
; 81    ; s0_1              ; LVTTL/LVCMOS ;
; 82    ; GND*              ;              ;
; 83    ; s0_8              ; LVTTL/LVCMOS ;
; 84    ; GND_INT           ;              ;
; 85    ; VCC_INT           ;              ;
; 86    ; s0_4              ; LVTTL/LVCMOS ;
; 87    ; s1_2              ; LVTTL/LVCMOS ;
; 88    ; s1_1              ; LVTTL/LVCMOS ;
; 89    ; GND*              ;              ;
; 90    ; s1_8              ; LVTTL/LVCMOS ;
; 91    ; s1_4              ; LVTTL/LVCMOS ;
; 92    ; pin_name          ; LVTTL/LVCMOS ;
; 93    ; GND_INT           ;              ;
; 94    ; VCC_IO            ;              ;
; 95    ; light             ; LVTTL/LVCMOS ;
; 96    ; GND*              ;              ;
; 97    ; GND*              ;              ;
; 98    ; GND*              ;              ;
; 99    ; GND*              ;              ;
; 100   ; GND*              ;              ;
; 101   ; GND*              ;              ;
; 102   ; GND*              ;              ;
; 103   ; VCC_INT           ;              ;
; 104   ; GND_INT           ;              ;
; 105   ; #TDI              ;              ;
; 106   ; ^nCE              ;              ;
; 107   ; ^DCLK             ;              ;
; 108   ; ^DATA0            ;              ;
; 109   ; GND*              ;              ;
; 110   ; GND*              ;              ;
; 111   ; GND*              ;              ;
; 112   ; GND*              ;              ;
; 113   ; GND*              ;              ;
; 114   ; GND*              ;              ;
; 115   ; VCC_IO            ;              ;
; 116   ; GND*              ;              ;
; 117   ; GND*              ;              ;
; 118   ; GND*              ;              ;
; 119   ; GND*              ;              ;
; 120   ; GND*              ;              ;
; 121   ; GND*              ;              ;
; 122   ; GND*              ;              ;
; 123   ; GND_INT           ;              ;
; 124   ; GND+              ;              ;
; 125   ; countdown         ; LVTTL/LVCMOS ;
; 126   ; start             ; LVTTL/LVCMOS ;
; 127   ; VCC_INT           ;              ;
; 128   ; GND*              ;              ;
; 129   ; GND_INT           ;              ;
; 130   ; GND*              ;              ;
; 131   ; clk               ; LVTTL/LVCMOS ;
; 132   ; GND*              ;              ;
; 133   ; GND*              ;              ;
; 134   ; VCC_IO            ;              ;
; 135   ; reset             ; LVTTL/LVCMOS ;
; 136   ; GND*              ;              ;
; 137   ; GND*              ;              ;
; 138   ; GND*              ;              ;
; 139   ; GND_INT           ;              ;
; 140   ; GND*              ;              ;
; 141   ; GND*              ;              ;
; 142   ; GND*              ;              ;
; 143   ; GND*              ;              ;
; 144   ; GND*              ;              ;
+-------+-------------------+--------------+


+---------------------------------------------------------------------------------------------+
; Control Signals                                                                             ;
+-----------------------------------+---------+---------+----------------------+--------------+
; Name                              ; Pin #   ; Fan-Out ; Usage                ; Global Usage ;
+-----------------------------------+---------+---------+----------------------+--------------+
; inst117                           ; LC8_E3  ; 2       ; Clock                ; Non-global   ;
; clk                               ; 131     ; 12      ; Clock                ; Non-global   ;
; startmod:inst220|inst3            ; LC2_E2  ; 1       ; Clock                ; Non-global   ;
; startmod:inst220|74193:inst|50~22 ; LC4_E3  ; 3       ; Clock                ; Non-global   ;
; startmod:inst220|74193:inst|6~4   ; LC2_E3  ; 1       ; Clock                ; Non-global   ;
; inst9                             ; LC2_B36 ; 5       ; Clock                ; Non-global   ;
; inst61                            ; LC8_B36 ; 4       ; Clock                ; Non-global   ;
; 74192:inst58|77                   ; LC1_A10 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst58|100                  ; LC6_A10 ; 1       ; Clock                ; Non-global   ;
; 74192:inst58|21~2                 ; LC2_A10 ; 1       ; Clock                ; Non-global   ;
; 74192:inst58|73                   ; LC7_A10 ; 1       ; Clock                ; Non-global   ;
; 74192:inst11|94                   ; LC4_C5  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst11|53                   ; LC6_C6  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst65|94                   ; LC3_E13 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst65|53                   ; LC4_E13 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst11|92                   ; LC5_C6  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst11|55                   ; LC7_C6  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst65|92                   ; LC2_E6  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst65|55                   ; LC3_E6  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst3|94                    ; LC5_B7  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst3|53                    ; LC6_B7  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst70|94                   ; LC3_B11 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst70|53                   ; LC8_B11 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst69|94                   ; LC4_B3  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst69|53                   ; LC8_B3  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst13|94                   ; LC3_B34 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst13|53                   ; LC2_B34 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst70|95                   ; LC2_B3  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst70|52                   ; LC3_B3  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst3|95                    ; LC6_B12 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst3|52                    ; LC8_B12 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst11|95                   ; LC5_C4  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst11|52                   ; LC6_C4  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst65|95                   ; LC4_E14 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst65|52                   ; LC8_E14 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst2|92                    ; LC7_C34 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst2|55                    ; LC8_C34 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst66|92                   ; LC3_E10 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst66|55                   ; LC4_E10 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst|95                     ; LC4_B26 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst|52                     ; LC5_B26 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst59|95                   ; LC1_E11 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst59|52                   ; LC3_E11 ; 1       ; Async. load          ; Non-global   ;
; inst64                            ; LC1_B35 ; 5       ; Clock / Async. clear ; Internal     ;
; start                             ; 126     ; 4       ; Async. clear         ; Pin          ;
; inst226                           ; LC3_E3  ; 1       ; Async. clear         ; Non-global   ;
; inst17                            ; LC4_B36 ; 1       ; Clock                ; Non-global   ;
; 74192:inst11|93                   ; LC2_E17 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst11|54                   ; LC3_E17 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst2|93                    ; LC3_C31 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst2|54                    ; LC4_C31 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst2|94                    ; LC1_C31 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst2|53                    ; LC2_C24 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst2|52                    ; LC2_C21 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst2|95                    ; LC1_C20 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst1|92                    ; LC3_C4  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst1|55                    ; LC2_C4  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst1|93                    ; LC4_C4  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst1|54                    ; LC1_C4  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst1|95                    ; LC3_C3  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst1|52                    ; LC4_C3  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst1|94                    ; LC2_C3  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst1|53                    ; LC1_C3  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst3|92                    ; LC5_B35 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst3|55                    ; LC7_B35 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst13|92                   ; LC5_B34 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst13|55                   ; LC6_B34 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst13|95                   ; LC4_B34 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst13|52                   ; LC1_B34 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst|94                     ; LC1_B29 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst|53                     ; LC3_B29 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst|93                     ; LC3_B28 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst|54                     ; LC4_B28 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst|92                     ; LC1_B27 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst|55                     ; LC2_B27 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst13|93                   ; LC4_B25 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst13|54                   ; LC5_B25 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst3|93                    ; LC3_B10 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst3|54                    ; LC4_B10 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst59|94                   ; LC2_E22 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst65|93                   ; LC4_E17 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst60|95                   ; LC2_E15 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst60|52~20                ; LC7_E15 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst60|93                   ; LC4_E15 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst60|54~18                ; LC5_E15 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst59|93                   ; LC1_E13 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst59|92                   ; LC2_E4  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst69|95                   ; LC1_B22 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst69|92                   ; LC1_B21 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst69|93                   ; LC1_B20 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst70|92                   ; LC2_B9  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst70|93                   ; LC2_B2  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst59|53                   ; LC3_E22 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst59|55                   ; LC3_E4  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst59|54                   ; LC7_E16 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst60|94                   ; LC2_E9  ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst60|53                   ; LC3_E9  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst60|92                   ; LC6_E18 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst60|55                   ; LC7_E18 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst65|54                   ; LC5_E17 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst70|54                   ; LC3_B2  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst70|55                   ; LC1_B9  ; 1       ; Async. load          ; Non-global   ;
; 74192:inst69|55                   ; LC3_B21 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst69|54                   ; LC3_B20 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst69|52                   ; LC3_B22 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst66|94                   ; LC5_E10 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst66|53                   ; LC2_E10 ; 1       ; Async. load          ; Non-global   ;
; 74194:inst115|41                  ; LC4_A3  ; 2       ; Async. clear         ; Non-global   ;
; startmod:inst220|74193:inst|22~22 ; LC1_B15 ; 1       ; Clock                ; Non-global   ;
; 74192:inst2|25                    ; LC4_C35 ; 6       ; Clock                ; Non-global   ;
; inst32                            ; LC7_C33 ; 14      ; Clock                ; Non-global   ;
; 74192:inst2|100~24                ; LC6_C34 ; 1       ; Clock                ; Non-global   ;
; 74192:inst2|51                    ; LC3_C34 ; 1       ; Clock                ; Non-global   ;
; 74192:inst66|22                   ; LC7_E1  ; 1       ; Clock                ; Non-global   ;
; 74192:inst66|71                   ; LC5_E1  ; 1       ; Clock                ; Non-global   ;
; 74192:inst60|71~39                ; LC5_E7  ; 2       ; Clock                ; Non-global   ;
; 74192:inst|73                     ; LC7_B26 ; 1       ; Clock                ; Non-global   ;
; 74192:inst|76                     ; LC8_B26 ; 2       ; Clock                ; Non-global   ;
; 74192:inst|100                    ; LC1_B28 ; 1       ; Clock                ; Non-global   ;
; 74192:inst|51~11                  ; LC3_B26 ; 2       ; Clock                ; Non-global   ;
; 74192:inst1|73                    ; LC4_C13 ; 1       ; Clock                ; Non-global   ;
; 74192:inst1|100~24                ; LC2_C13 ; 1       ; Clock                ; Non-global   ;
; 74192:inst1|51                    ; LC3_C13 ; 1       ; Clock                ; Non-global   ;
; inst18                            ; LC2_C33 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst11|76                   ; LC1_C33 ; 1       ; Clock                ; Non-global   ;
; 74192:inst11|73                   ; LC4_C7  ; 1       ; Clock                ; Non-global   ;
; 74192:inst11|100                  ; LC2_C7  ; 1       ; Clock                ; Non-global   ;
; 74192:inst59|74                   ; LC4_E16 ; 1       ; Clock                ; Non-global   ;
; 74192:inst59|22~23                ; LC3_E16 ; 4       ; Clock                ; Non-global   ;
; 74192:inst59|71                   ; LC6_E16 ; 1       ; Clock                ; Non-global   ;
; 74192:inst66|95                   ; LC6_E10 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst66|52~25                ; LC7_E10 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst66|93                   ; LC7_E12 ; 1       ; Async. clear         ; Non-global   ;
; 74192:inst66|54~26                ; LC8_E12 ; 1       ; Async. load          ; Non-global   ;
; 74192:inst60|71                   ; LC7_E7  ; 1       ; Clock                ; Non-global   ;
; 74192:inst59|28                   ; LC2_E18 ; 2       ; Clock                ; Non-global   ;
; 74192:inst60|22~26                ; LC3_E18 ; 1       ; Clock                ; Non-global   ;
; 74192:inst60|28                   ; LC1_E18 ; 3       ; Clock                ; Non-global   ;
; 74192:inst13|77                   ; LC3_B12 ; 2       ; Clock                ; Non-global   ;
; 74192:inst13|73                   ; LC2_B12 ; 1       ; Clock                ; Non-global   ;
; 74192:inst69|28                   ; LC7_B19 ; 4       ; Clock                ; Non-global   ;
; 74192:inst69|71                   ; LC2_B19 ; 1       ; Clock                ; Non-global   ;
; 74192:inst69|71~32                ; LC8_B19 ; 1       ; Clock                ; Non-global   ;
; 74192:inst69|22                   ; LC1_B19 ; 1       ; Clock                ; Non-global   ;
; 74192:inst65|71~39                ; LC5_E14 ; 2       ; Clock                ; Non-global   ;
; 74192:inst65|22~24                ; LC7_E14 ; 4       ; Clock                ; Non-global   ;
; 74192:inst1|25                    ; LC1_C13 ; 6       ; Clock                ; Non-global   ;
; inst31                            ; LC1_B36 ; 16      ; Clock                ; Non-global   ;
; 74192:inst11|51~9                 ; LC1_C7  ; 1       ; Clock                ; Non-global   ;
; 74192:inst65|28                   ; LC3_E1  ; 4       ; Clock                ; Non-global   ;
; 74192:inst66|28                   ; LC5_E8  ; 1       ; Clock                ; Non-global   ;
; 74192:inst66|71~32                ; LC2_E8  ; 1       ; Clock                ; Non-global   ;
; 74192:inst65|71                   ; LC6_E14 ; 1       ; Clock                ; Non-global   ;
; 74192:inst13|100                  ; LC1_B25 ; 1       ; Clock                ; Non-global   ;
; 74192:inst3|73                    ; LC4_B7  ; 1       ; Clock                ; Non-global   ;
; 74192:inst3|51                    ; LC2_B7  ; 1       ; Clock                ; Non-global   ;
; 74192:inst3|100~24                ; LC8_B7  ; 1       ; Clock                ; Non-global   ;
; 74192:inst70|74                   ; LC3_B1  ; 1       ; Clock                ; Non-global   ;
; 74192:inst70|71                   ; LC2_B1  ; 1       ; Clock                ; Non-global   ;
; 74192:inst70|22                   ; LC1_B1  ; 1       ; Clock                ; Non-global   ;
; 74192:inst13|51~9                 ; LC3_B25 ; 2       ; Clock                ; Non-global   ;
; inst68~108                        ; LC8_B1  ; 1       ; Clock                ; Non-global   ;
; 74192:inst2|73                    ; LC2_C34 ; 1       ; Clock                ; Non-global   ;
; inst20                            ; LC5_B36 ; 2       ; Async. clear         ; Non-global   ;
+-----------------------------------+---------+---------+----------------------+--------------+


+------------------------------------------------+
; Global & Other Fast Signals                    ;
+-------------------+---------+---------+--------+
; Name              ; Pin #   ; Fan-Out ; Global ;
+-------------------+---------+---------+--------+
; alarm             ; 55      ; 1       ; no     ;
; inst64            ; LC1_B35 ; 5       ; yes    ;
; start             ; 126     ; 4       ; yes    ;
; countdown         ; 125     ; 8       ; no     ;
; timeset           ; 54      ; 48      ; no     ;
; timeset_countdown ; 56      ; 25      ; no     ;
+-------------------+---------+---------+--------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 4     ;
; 3      ; 1     ;
+--------+-------+


+---------------------------------------------+
; Non-Global High Fan-Out Signals             ;
+-----------------------------------+---------+
; Name                              ; Fan-Out ;
+-----------------------------------+---------+
; timeset                           ; 48      ;
; 74192:inst70|53~23                ; 40      ;
; inst4~77                          ; 35      ;
; startmod:inst220|74193:inst|28~22 ; 35      ;
; inst177~171                       ; 26      ;
; timeset_countdown                 ; 25      ;
; inst23~56                         ; 16      ;
; inst31~7                          ; 16      ;
; inst32~7                          ; 14      ;
; clk                               ; 12      ;
; startmod:inst220|74193:inst|26~51 ; 9       ;
; startmod:inst220|74193:inst|24~44 ; 9       ;
; 74192:inst66|26~14                ; 9       ;
; 74192:inst11|26~7                 ; 9       ;
; 74192:inst11|23~7                 ; 8       ;
; 74192:inst|26~7                   ; 8       ;
; startmod:inst220|74193:inst|25~44 ; 8       ;
; startmod:inst220|74193:inst|23~44 ; 8       ;
; countdown                         ; 8       ;
; 74192:inst65|23~14                ; 8       ;
; inst156~60                        ; 8       ;
; 74192:inst59|23~14                ; 7       ;
; 74192:inst13|23~7                 ; 7       ;
; 74192:inst59|26~14                ; 7       ;
; 74192:inst|23~7                   ; 7       ;
; 74192:inst13|26~7                 ; 7       ;
; 74192:inst69|25~7                 ; 7       ;
; 74192:inst69|24~7                 ; 7       ;
; 74192:inst69|23~7                 ; 6       ;
; 74192:inst59|25~14                ; 6       ;
; 74192:inst1|23~10                 ; 6       ;
; 74192:inst2|25~7                  ; 6       ;
; 74192:inst66|25~14                ; 6       ;
; 74192:inst58|26~2                 ; 6       ;
; 74192:inst2|23~10                 ; 6       ;
; 74192:inst70|26~7                 ; 6       ;
; 74192:inst3|23~10                 ; 6       ;
; 74192:inst65|25~14                ; 6       ;
; 74192:inst60|23~14                ; 6       ;
; 74192:inst3|25~7                  ; 6       ;
; 74192:inst1|25~7                  ; 6       ;
; 74192:inst65|26~14                ; 6       ;
; 74192:inst59|24~14                ; 5       ;
; in_h1_1                           ; 5       ;
; inst157~46                        ; 5       ;
; 74192:inst60|25~14                ; 5       ;
; inst9~9                           ; 5       ;
; in_h0_2                           ; 5       ;
; 74192:inst60|26~14                ; 5       ;
; in_h1_2                           ; 5       ;
+-----------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                          ;
+-------------------+---------+----------------------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source  ; Usage                ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+---------+----------------------+-----------------+---------------------------+----------+
; inst64            ; LC1_B35 ; Clock / Async. clear ; no              ; yes                       ; +ve      ;
+-------------------+---------+----------------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 149            ;
; 1                        ; 15             ;
; 2                        ; 4              ;
; 3                        ; 12             ;
; 4                        ; 7              ;
; 5                        ; 6              ;
; 6                        ; 0              ;
; 7                        ; 12             ;
; 8                        ; 11             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 159            ;
; 1                           ; 10             ;
; 2                           ; 6              ;
; 3                           ; 24             ;
; 4                           ; 8              ;
; 5                           ; 9              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 149            ;
; 1                          ; 3              ;
; 2                          ; 0              ;
; 3                          ; 9              ;
; 4                          ; 7              ;
; 5                          ; 7              ;
; 6                          ; 10             ;
; 7                          ; 8              ;
; 8                          ; 6              ;
; 9                          ; 3              ;
; 10                         ; 2              ;
; 11                         ; 6              ;
; 12                         ; 4              ;
; 13                         ; 0              ;
; 14                         ; 0              ;
; 15                         ; 0              ;
; 16                         ; 2              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  3 / 144 ( 2 % )    ;  3 / 72 ( 4 % )             ;  0 / 72 ( 0 % )              ;
;  B    ;  65 / 144 ( 45 % )  ;  22 / 72 ( 31 % )           ;  27 / 72 ( 38 % )            ;
;  C    ;  24 / 144 ( 17 % )  ;  23 / 72 ( 32 % )           ;  12 / 72 ( 17 % )            ;
;  D    ;  3 / 144 ( 2 % )    ;  3 / 72 ( 4 % )             ;  0 / 72 ( 0 % )              ;
;  E    ;  45 / 144 ( 31 % )  ;  38 / 72 ( 53 % )           ;  1 / 72 ( 1 % )              ;
;  F    ;  7 / 144 ( 5 % )    ;  3 / 72 ( 4 % )             ;  1 / 72 ( 1 % )              ;
; Total ;  147 / 864 ( 17 % ) ;  92 / 432 ( 21 % )          ;  41 / 432 ( 9 % )            ;
+-------+---------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  4 / 24 ( 17 % )   ;
; 2     ;  3 / 24 ( 13 % )   ;
; 3     ;  5 / 24 ( 21 % )   ;
; 4     ;  2 / 24 ( 8 % )    ;
; 5     ;  2 / 24 ( 8 % )    ;
; 6     ;  4 / 24 ( 17 % )   ;
; 7     ;  5 / 24 ( 21 % )   ;
; 8     ;  4 / 24 ( 17 % )   ;
; 9     ;  2 / 24 ( 8 % )    ;
; 10    ;  2 / 24 ( 8 % )    ;
; 11    ;  4 / 24 ( 17 % )   ;
; 12    ;  4 / 24 ( 17 % )   ;
; 13    ;  2 / 24 ( 8 % )    ;
; 14    ;  2 / 24 ( 8 % )    ;
; 15    ;  5 / 24 ( 21 % )   ;
; 16    ;  5 / 24 ( 21 % )   ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  2 / 24 ( 8 % )    ;
; 19    ;  0 / 24 ( 0 % )    ;
; 20    ;  2 / 24 ( 8 % )    ;
; 21    ;  2 / 24 ( 8 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  1 / 24 ( 4 % )    ;
; 24    ;  1 / 24 ( 4 % )    ;
; 25    ;  2 / 24 ( 8 % )    ;
; 26    ;  2 / 24 ( 8 % )    ;
; 27    ;  1 / 24 ( 4 % )    ;
; 28    ;  2 / 24 ( 8 % )    ;
; 29    ;  3 / 24 ( 13 % )   ;
; 30    ;  1 / 24 ( 4 % )    ;
; 31    ;  2 / 24 ( 8 % )    ;
; 32    ;  2 / 24 ( 8 % )    ;
; 33    ;  5 / 24 ( 21 % )   ;
; 34    ;  1 / 24 ( 4 % )    ;
; 35    ;  4 / 24 ( 17 % )   ;
; 36    ;  6 / 24 ( 25 % )   ;
; Total ;  94 / 864 ( 11 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+--------------------------------------------------------+
; Fitter Resource Usage Summary                          ;
+-----------------------------------+--------------------+
; Resource                          ; Usage              ;
+-----------------------------------+--------------------+
; Registers                         ; 62 / 1,728 ( 4 % ) ;
; Total LABs                        ; 0 / 216 ( 0 % )    ;
; Logic elements in carry chains    ; 0                  ;
; User inserted logic elements      ; 0                  ;
; I/O pins                          ; 57 / 102 ( 56 % )  ;
;     -- Clock pins                 ; 2                  ;
;     -- Dedicated input pins       ; 4 / 4 ( 100 % )    ;
; Global signals                    ; 2                  ;
; EABs                              ; 0 / 6 ( 0 % )      ;
; Total memory bits                 ; 0 / 24,576 ( 0 % ) ;
; Total RAM block bits              ; 0 / 24,576 ( 0 % ) ;
; Maximum fan-out node              ; timeset            ;
; Maximum fan-out                   ; 48                 ;
; Highest non-global fan-out signal ; timeset            ;
; Highest non-global fan-out        ; 48                 ;
; Total fan-out                     ; 1031               ;
; Average fan-out                   ; 2.98               ;
+-----------------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                  ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------+
; |clock                     ; 289 (66)    ; 62           ; 0           ; 57   ; 227 (62)     ; 1 (1)             ; 61 (3)           ; 0 (0)           ; 0 (0)      ; |clock                             ;
;    |74192:inst11|          ; 17 (17)     ; 4            ; 0           ; 0    ; 13 (13)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst11                ;
;    |74192:inst13|          ; 16 (16)     ; 4            ; 0           ; 0    ; 12 (12)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst13                ;
;    |74192:inst1|           ; 16 (16)     ; 4            ; 0           ; 0    ; 12 (12)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst1                 ;
;    |74192:inst2|           ; 16 (16)     ; 4            ; 0           ; 0    ; 12 (12)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst2                 ;
;    |74192:inst3|           ; 16 (16)     ; 4            ; 0           ; 0    ; 12 (12)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst3                 ;
;    |74192:inst58|          ; 9 (9)       ; 4            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst58                ;
;    |74192:inst59|          ; 17 (17)     ; 4            ; 0           ; 0    ; 13 (13)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst59                ;
;    |74192:inst60|          ; 18 (18)     ; 4            ; 0           ; 0    ; 14 (14)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst60                ;
;    |74192:inst65|          ; 17 (17)     ; 4            ; 0           ; 0    ; 13 (13)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst65                ;
;    |74192:inst66|          ; 19 (19)     ; 4            ; 0           ; 0    ; 15 (15)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst66                ;
;    |74192:inst69|          ; 18 (18)     ; 4            ; 0           ; 0    ; 14 (14)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst69                ;
;    |74192:inst70|          ; 17 (17)     ; 4            ; 0           ; 0    ; 13 (13)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst70                ;
;    |74192:inst|            ; 16 (16)     ; 4            ; 0           ; 0    ; 12 (12)      ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|74192:inst                  ;
;    |74194:inst115|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clock|74194:inst115               ;
;    |74194:inst154|         ; 1 (1)       ; 1            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |clock|74194:inst154               ;
;    |startmod:inst220|      ; 9 (1)       ; 4            ; 0           ; 0    ; 5 (1)        ; 0 (0)             ; 4 (0)            ; 0 (0)           ; 0 (0)      ; |clock|startmod:inst220            ;
;       |74193:inst|         ; 8 (8)       ; 4            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |clock|startmod:inst220|74193:inst ;
+----------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------+
; Delay Chain Summary                        ;
+-------------------+----------+-------------+
; Name              ; Pin Type ; Pad to Core ;
+-------------------+----------+-------------+
; clk               ; Input    ; ON          ;
; in_m0_2           ; Input    ; ON          ;
; in_m0_8           ; Input    ; ON          ;
; in_h1_2           ; Input    ; ON          ;
; in_h0_2           ; Input    ; ON          ;
; in_h1_1           ; Input    ; ON          ;
; in_m0_1           ; Input    ; ON          ;
; in_m1_8           ; Input    ; ON          ;
; in_s0_1           ; Input    ; ON          ;
; alarm             ; Input    ; ON          ;
; start             ; Input    ; OFF         ;
; countdown         ; Input    ; ON          ;
; timeset           ; Input    ; OFF         ;
; timeset_countdown ; Input    ; OFF         ;
; in_s0_2           ; Input    ; ON          ;
; in_s0_8           ; Input    ; ON          ;
; in_s0_4           ; Input    ; ON          ;
; in_s1_1           ; Input    ; ON          ;
; in_s1_2           ; Input    ; ON          ;
; in_s1_8           ; Input    ; ON          ;
; in_s1_4           ; Input    ; ON          ;
; in_m0_4           ; Input    ; ON          ;
; in_h1_4           ; Input    ; ON          ;
; in_h1_8           ; Input    ; ON          ;
; in_h0_8           ; Input    ; ON          ;
; in_h0_4           ; Input    ; ON          ;
; in_h0_1           ; Input    ; ON          ;
; in_m1_4           ; Input    ; ON          ;
; in_m1_1           ; Input    ; ON          ;
; in_m1_2           ; Input    ; ON          ;
; reset             ; Input    ; ON          ;
; light             ; Output   ; OFF         ;
; s0_1              ; Output   ; OFF         ;
; s0_2              ; Output   ; OFF         ;
; s0_8              ; Output   ; OFF         ;
; s0_4              ; Output   ; OFF         ;
; s1_1              ; Output   ; OFF         ;
; s1_2              ; Output   ; OFF         ;
; s1_8              ; Output   ; OFF         ;
; s1_4              ; Output   ; OFF         ;
; m0_1              ; Output   ; OFF         ;
; m0_2              ; Output   ; OFF         ;
; m0_8              ; Output   ; OFF         ;
; m0_4              ; Output   ; OFF         ;
; h1_1              ; Output   ; OFF         ;
; h1_2              ; Output   ; OFF         ;
; h1_4              ; Output   ; OFF         ;
; h1_8              ; Output   ; OFF         ;
; h0_8              ; Output   ; OFF         ;
; h0_4              ; Output   ; OFF         ;
; h0_2              ; Output   ; OFF         ;
; h0_1              ; Output   ; OFF         ;
; m1_8              ; Output   ; OFF         ;
; m1_4              ; Output   ; OFF         ;
; m1_1              ; Output   ; OFF         ;
; m1_2              ; Output   ; OFF         ;
; pin_name          ; Output   ; OFF         ;
+-------------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Personal/clock_test/clock.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Jul 07 11:38:56 2023
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off clock -c clock
Info: Selected device EP1K30TC144-3 for design "clock"
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "in" is assigned to location or region, but does not exist in design
    Warning: Node "in_countdown" is assigned to location or region, but does not exist in design
    Warning: Node "init" is assigned to location or region, but does not exist in design
    Warning: Node "mode" is assigned to location or region, but does not exist in design
    Warning: Node "timing" is assigned to location or region, but does not exist in design
Info: Started fitting attempt 1 on Fri Jul 07 2023 at 11:38:56
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Processing ended: Fri Jul 07 11:38:57 2023
    Info: Elapsed time: 00:00:01


