<div align="center">
    <img src="https://capsule-render.vercel.app/api?type=wave&color=gradient&height=180&text=미래에%20도전하는%20Hwan&animation=twinkling&fontColor=000000&fontSize=70" />
</div>

<br>

# 👋 안녕하세요!  

**저는 반도체·전자장비 분야에서 9년 이상의 경력을 보유한 엔지니어로,  
설계, 품질보증, 고객 기술지원 경험을 바탕으로 기술적 이해와 고객사 대응 역량을 겸비하여,  
FAE(Field Application Engineer) 및 기술영업 부서에서 기술과 사업을 연결하는 브리지 역할을 목표로 합니다.** 

---

## 🏢 경력 요약
- 총 경력: **9년 1개월**   

### ㈜무한테크 (2013.12 ~ 2016.02, 2년 3개월)  
**전자 · 기술생산직 사원/팀원**  
- CAR Audio Test Jig 회로 설계 및 제품 성능 검증 수행  
- Multi Aging 검사 시스템 제작 및 시험 테스트 환경 구축  
- 자동차 전장부품 품질 검사 및 고객사 CS 대응  
- 해외/국내 고객 품질검증 대응, 글로벌 고객사 Set-Up 및 기술지원  

---

### ㈜피에스디이 (2017.12 ~ 2020.11, 3년)  
**반도체 · 품질경영/품질관리/영업 주임**  
- 반도체 공정 장비 고객사 Audit 및 ISO 심사 대응, 기술 문서 작성  
- 공정 불량품 분석 및 검사 장비 BOX 신규 시제품 기획·지원  
- 고객사 품질평가 대응 및 장비 사양 변경 검토/설명 지원  
- 반도체 장비 품질 검사 및 신사업 장비 추진  

---

### ㈜고려이엠씨 (2020.11 ~ 2021.11, 1년 1개월)  
**설계개발팀 주임**  
- 전장 BOX 장치 설계 및 AutoCAD 기반 기구물 2D 설계  
- 신사업 장비 품질 보증팀 소속 트러블슈팅 및 브리핑 진행  
- 2차전지 자동화 라인 전장박스 개발 Team 프로젝트 참여  

---

### ㈜SIMTECH (2021.11 ~ 2025.01, 3년 3개월)  
**반도체 · 연구소/CS 주임**  
- Interface Board, Display Test Jig Board, LED Driver 회로 설계  
- Pattern Generator 검사 장비 기술지원 및 프로젝트 관리  
- Aging System Project 검증 및 제작 참여  
- 신규 시스템 및 불량 품목 고객사 기술 대응  

---

## 📚 교육 및 학습
- **AI 시스템 반도체 설계 교육 (이수 중)**  
  대한상공회의소 서울기술교육센터 (2025.03 ~ 진행 중)  
  - AI 반도체 구조 및 설계 이론 학습  
  - Verilog 기반 SoC 및 AI 가속기 설계 실습  
  - FPGA 활용 프로토타입 제작  
  - ARM architecture 

---

## 📫 Contact
- GitHub: [https://github.com/sundaah](https://github.com/sundaah)    
- LinkedIn: [링크](https://www.linkedin.com/in/%ED%99%98-%EC%9E%A5-63a7a07a/)

---

## 🚀 Tech Stack 🚀

<table>
  <tr>
    <td align="center" width="180"><strong>Languages</strong></td>
    <td>
      <img src="https://img.shields.io/badge/C-A8B9CC?style=for-the-badge&logo=c&logoColor=white"/>
      <img src="https://img.shields.io/badge/Python-3776AB?style=for-the-badge&logo=python&logoColor=white"/>
      <img src="https://img.shields.io/badge/Verilog-90C0DE?style=for-the-badge"/>
      <img src="https://img.shields.io/badge/SystemVerilog-77A651?style=for-the-badge"/>
      <img src="https://img.shields.io/badge/Markdown-000000?style=for-the-badge&logo=markdown&logoColor=white"/>
    </td>
  </tr>
  <tr>
    <td align="center"><strong>MCU</strong></td>
    <td>
      <img src="https://img.shields.io/badge/AVR-E34F26?style=for-the-badge&logo=microchip-technology&logoColor=white"/>
      <img src="https://img.shields.io/badge/STM-E34F26?style=for-the-badge&logo=microchip-technology&logoColor=blue"/>
    </td>
  </tr>
  <tr>
    <td align="center"><strong>AP</strong></td>
    <td>
      <img src="https://img.shields.io/badge/Raspberry%20Pi-A22846?style=for-the-badge&logo=raspberry-pi&logoColor=white"/>
    </td>
  </tr>
  <tr>
    <td align="center"><strong>IDE</strong></td>
    <td>
      <img src="https://img.shields.io/badge/Vivado-8E2285?style=for-the-badge&logo=xilinx&logoColor=white"/>
      <img src="https://img.shields.io/badge/Visual%20Studio%20Code-007ACC?style=for-the-badge&logo=visual-studio-code&logoColor=white"/>
      <img src="https://img.shields.io/badge/Visual%20Studio-5C2D91?style=for-the-badge&logo=visual-studio&logoColor=white"/>
    </td>
  </tr>
  <tr>
    <td align="center"><strong>EDA Tools</strong></td>
    <td>
      <img src="https://img.shields.io/badge/VCS-00A652?style=for-the-badge&logo=synopsys&logoColor=white"/>
      <img src="https://img.shields.io/badge/Verdi-00A652?style=for-the-badge&logo=synopsys&logoColor=white"/>
      <img src="https://img.shields.io/badge/OrCAD-CC0000?style=for-the-badge&logo=orcid&logoColor=white"/>
      <img src="https://img.shields.io/badge/AutoCAD-EE1C25?style=for-the-badge&logo=autodesk&logoColor=white"/>
      <img src="https://img.shields.io/badge/EPLAN-0078D7?style=for-the-badge"/>
      <img src="https://img.shields.io/badge/PADS-006699?style=for-the-badge"/>
    </td>
  </tr>
  <tr>
    <td align="center"><strong>Version Control</strong></td>
    <td>
      <img src="https://img.shields.io/badge/Git-F05032?style=for-the-badge&logo=git&logoColor=white"/>
      <img src="https://img.shields.io/badge/GitHub-181717?style=for-the-badge&logo=github&logoColor=white"/>
    </td>
  </tr>
  <tr>
    <td align="center"><strong>Operating System</strong></td>
    <td>
      <img src="https://img.shields.io/badge/Linux-FCC624?style=for-the-badge&logo=linux&logoColor=black"/>
      <img src="https://img.shields.io/badge/Ubuntu-E95420?style=for-the-badge&logo=ubuntu&logoColor=white"/>
      <img src="https://img.shields.io/badge/CentOS-22225B?style=for-the-badge&logo=centos&logoColor=white"/>
      <img src="https://img.shields.io/badge/Windows-0078D6?style=for-the-badge&logo=windows&logoColor=white"/>
    </td>
  </tr>
  <tr>
    <td align="center"><strong>Office</strong></td>
    <td>
      <img src="https://img.shields.io/badge/Microsoft%20Excel-217346?style=for-the-badge&logo=microsoft-excel&logoColor=white"/>
      <img src="https://img.shields.io/badge/Microsoft%20Word-2B579A?style=for-the-badge&logo=microsoft-word&logoColor=white"/>
      <img src="https://img.shields.io/badge/Microsoft%20PowerPoint-B7472A?style=for-the-badge&logo=microsoft-powerpoint&logoColor=white"/>
      <img src="https://img.shields.io/badge/Microsoft%20Office-D83B01?style=for-the-badge&logo=microsoft-office&logoColor=white"/>
    </td>
  </tr>
  <tr>
    <td align="center"><strong>Frameworks, Platforms<br/>and Libraries</strong></td>
    <td>
      <img src="https://img.shields.io/badge/Anaconda-44A833?style=for-the-badge&logo=anaconda&logoColor=white"/>
      <img src="https://img.shields.io/badge/OpenCV-5C3EE8?style=for-the-badge&logo=opencv&logoColor=white"/>
    </td>
  </tr>
</table>

---

## 🏅 Stats

Verilog        ████████████████░░ 30.0%
C              ████████░░░░░░░░░ 14.0%
Python         ████████░░░░░░░░░ 14.0%
SystemVerilog  ████████░░░░░░░░░ 14.0%
Markdown       ████████░░░░░░░░░ 14.0%
Go             ████████░░░░░░░░░ 14.0%

