# FPGA_SOC_Testloop
使用 HLS 進行 IP設計，封裝和整合 SOC 系統


![螢幕擷取畫面 2022-08-08 153031](https://user-images.githubusercontent.com/21367375/183364627-683c8ceb-6b46-4949-93d1-28bb333a8ed4.png)

![螢幕擷取畫面 2022-08-08 153752](https://user-images.githubusercontent.com/21367375/183365060-6bfc6f25-1772-4888-be46-fa567f252325.png)

![螢幕擷取畫面 2022-08-08 153815](https://user-images.githubusercontent.com/21367375/183365078-5a4c678e-7fbe-4b9d-ba4e-ddcb00e07885.png)
