verilog程序文件夹：

comment：确实漂亮，可以借鉴

/doc        存放设计文档
/fpga       存放与FPGA实现相关的代码
/src        存放RTL代码
/sw         存放软件设计项目
/syn        存放综合相关的脚本
/sim        仿真
    /scripts        存放仿真相关的脚本
    /simlib         存放仿真要用到的库
    /testbench      存放仿真要用到的testbench
    /testcase       存放仿真要用到的testcase
    /work           仿真使用的工作路径，本地仿真脚本
readme.md


另外一个版本(通用语言)：

/bin        
/demo       
/doc
/include
/lib

