	Links: [[Semestre 7]]
___

# Temario
## Teoría
- [[Sistemas Digitales y VLSI]]
- Diseño e implementación de máquinas de estado finito (FSM)
	- [[Autómata Abstracto]]
		- [[Modelo de Mealy]]
		- [[Modelo de Moore]]
			- [[Modelo de Medvedev]]
	- [[Representaciones de una Máquina de Estados]]
		- [[Cartas ASM]]
	- [[Definir comportamiento de una Máquina de Estados]]

	- [[Minimización de Estados]]
	- [[Asignación de Estados y Selección de Flip-Flop]]

- Ejemplos Diseño de Sistemas:
	- [[Sistema de control de un semáforo]]
	- [[Sistema de un contador up-down]]
	- [[Sistema de un microondas]]
	- [[Sistema Control de Avance de un Tren]]

- [[Procedimiento de Diseño en VHDL]]
- [[Diseño de Máquinas de Estados Finitos Usando Memorias]]
- [[Arquitecturas de Dispositivos Logicos Programables]]

- [[Flip-Flops]]
___
## VHDL
- [[Historia y Niveles de Abstracción]]
- [[Metodologías Top-Down y Bottom-Up]]
- **Lenguaje VHDL**
	- [[Estructura Básica de un Programa]]
	- [[Elementos Sintácticos de VHDL]]
	- [[Tipos de Datos]]
	- [[Expresiones, Operadores y Asignaciones]]
	- [[Subprogramas]]
	- [[Manejo de Archivos]]
	- [[Síntesis de Circuitos en VHDL]]

___
## [[Universidad/Semestre 7/VLSI/Proyecto|Proyecto]]

icad -contaduria / trabajo social