
DS18B20_ReadRom.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000022  00800100  0000031c  000003b0  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000031c  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000001  00800122  00800122  000003d2  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000003d2  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000404  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000048  00000000  00000000  00000444  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000c3d  00000000  00000000  0000048c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000007b4  00000000  00000000  000010c9  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000056d  00000000  00000000  0000187d  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000ac  00000000  00000000  00001dec  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000041c  00000000  00000000  00001e98  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000688  00000000  00000000  000022b4  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000050  00000000  00000000  0000293c  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 53 00 	jmp	0xa6	; 0xa6 <__vector_14>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	ec e1       	ldi	r30, 0x1C	; 28
  7c:	f3 e0       	ldi	r31, 0x03	; 3
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a2 32       	cpi	r26, 0x22	; 34
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a2 e2       	ldi	r26, 0x22	; 34
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a3 32       	cpi	r26, 0x23	; 35
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 34 01 	call	0x268	; 0x268 <main>
  9e:	0c 94 8c 01 	jmp	0x318	; 0x318 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <__vector_14>:
							 0x00, 0x80, 0x00, 0x0C, 0x4C, 0x44, 0x08, 0x08};
unsigned char hex = 1;
unsigned char zahl = 0;
	
ISR(TIMER0_COMPA_vect)
{
  a6:	1f 92       	push	r1
  a8:	0f 92       	push	r0
  aa:	0f b6       	in	r0, 0x3f	; 63
  ac:	0f 92       	push	r0
  ae:	11 24       	eor	r1, r1
  b0:	2f 93       	push	r18
  b2:	3f 93       	push	r19
  b4:	8f 93       	push	r24
  b6:	9f 93       	push	r25
  b8:	ef 93       	push	r30
  ba:	ff 93       	push	r31
	static unsigned char stelle = 0x10;	//PD4 -> Einerstelle
	unsigned char zind;
	PORTD = PORTD & 0xCF;				//PD4 = PD5 = 0
  bc:	8b b1       	in	r24, 0x0b	; 11
  be:	8f 7c       	andi	r24, 0xCF	; 207
  c0:	8b b9       	out	0x0b, r24	; 11
	if(stelle == 0x10)
  c2:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__data_start>
  c6:	80 31       	cpi	r24, 0x10	; 16
  c8:	c9 f4       	brne	.+50     	; 0xfc <__vector_14+0x56>
	{	
		if(hex)
  ca:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <hex>
  ce:	88 23       	and	r24, r24
  d0:	21 f0       	breq	.+8      	; 0xda <__vector_14+0x34>
			zind = zahl & 0x0F;
  d2:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <__data_end>
  d6:	8f 70       	andi	r24, 0x0F	; 15
  d8:	23 c0       	rjmp	.+70     	; 0x120 <__vector_14+0x7a>
		else
			zind = zahl % 10;
  da:	20 91 22 01 	lds	r18, 0x0122	; 0x800122 <__data_end>
  de:	8d ec       	ldi	r24, 0xCD	; 205
  e0:	28 9f       	mul	r18, r24
  e2:	81 2d       	mov	r24, r1
  e4:	11 24       	eor	r1, r1
  e6:	86 95       	lsr	r24
  e8:	86 95       	lsr	r24
  ea:	86 95       	lsr	r24
  ec:	88 0f       	add	r24, r24
  ee:	98 2f       	mov	r25, r24
  f0:	99 0f       	add	r25, r25
  f2:	99 0f       	add	r25, r25
  f4:	89 0f       	add	r24, r25
  f6:	28 1b       	sub	r18, r24
  f8:	82 2f       	mov	r24, r18
  fa:	12 c0       	rjmp	.+36     	; 0x120 <__vector_14+0x7a>
	}	
	else
	{
		if(hex)
  fc:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <hex>
 100:	88 23       	and	r24, r24
 102:	29 f0       	breq	.+10     	; 0x10e <__vector_14+0x68>
			zind = zahl >> 4;
 104:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <__data_end>
 108:	82 95       	swap	r24
 10a:	8f 70       	andi	r24, 0x0F	; 15
 10c:	09 c0       	rjmp	.+18     	; 0x120 <__vector_14+0x7a>
		else
			zind = zahl / 10;
 10e:	80 91 22 01 	lds	r24, 0x0122	; 0x800122 <__data_end>
 112:	9d ec       	ldi	r25, 0xCD	; 205
 114:	89 9f       	mul	r24, r25
 116:	81 2d       	mov	r24, r1
 118:	11 24       	eor	r1, r1
 11a:	86 95       	lsr	r24
 11c:	86 95       	lsr	r24
 11e:	86 95       	lsr	r24
	}	
	PORTB = (PORTB & 0xF0) | zifferB[zind];
 120:	25 b1       	in	r18, 0x05	; 5
 122:	90 e0       	ldi	r25, 0x00	; 0
 124:	20 7f       	andi	r18, 0xF0	; 240
 126:	fc 01       	movw	r30, r24
 128:	ee 5e       	subi	r30, 0xEE	; 238
 12a:	fe 4f       	sbci	r31, 0xFE	; 254
 12c:	30 81       	ld	r19, Z
 12e:	23 2b       	or	r18, r19
 130:	25 b9       	out	0x05, r18	; 5
	PORTD = (PORTD & 0x33) | zifferD[zind];		
 132:	2b b1       	in	r18, 0x0b	; 11
 134:	23 73       	andi	r18, 0x33	; 51
 136:	fc 01       	movw	r30, r24
 138:	ee 5f       	subi	r30, 0xFE	; 254
 13a:	fe 4f       	sbci	r31, 0xFE	; 254
 13c:	90 81       	ld	r25, Z
 13e:	82 2f       	mov	r24, r18
 140:	89 2b       	or	r24, r25
 142:	8b b9       	out	0x0b, r24	; 11
	PORTD = PORTD | stelle;				//Anoden fuer aktuelle Stelle ein
 144:	9b b1       	in	r25, 0x0b	; 11
 146:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__data_start>
 14a:	89 2b       	or	r24, r25
 14c:	8b b9       	out	0x0b, r24	; 11
	stelle = stelle ^ 0x30;				//Bit 4 und 5 von stelle invertieren
 14e:	90 91 00 01 	lds	r25, 0x0100	; 0x800100 <__data_start>
 152:	80 e3       	ldi	r24, 0x30	; 48
 154:	89 27       	eor	r24, r25
 156:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__data_start>
}
 15a:	ff 91       	pop	r31
 15c:	ef 91       	pop	r30
 15e:	9f 91       	pop	r25
 160:	8f 91       	pop	r24
 162:	3f 91       	pop	r19
 164:	2f 91       	pop	r18
 166:	0f 90       	pop	r0
 168:	0f be       	out	0x3f, r0	; 63
 16a:	0f 90       	pop	r0
 16c:	1f 90       	pop	r1
 16e:	18 95       	reti

00000170 <Disp_init>:

void Disp_init()
{
	DDRB = DDRB | 0x0F;				//PB3..PB0 Ausgaenge fuer Segmente
 170:	84 b1       	in	r24, 0x04	; 4
 172:	8f 60       	ori	r24, 0x0F	; 15
 174:	84 b9       	out	0x04, r24	; 4
	DDRD = DDRD | 0xFC;				//PD7..PD2 Ausgaenge fuer Segmente und Stellen
 176:	8a b1       	in	r24, 0x0a	; 10
 178:	8c 6f       	ori	r24, 0xFC	; 252
 17a:	8a b9       	out	0x0a, r24	; 10
	TCCR0A = 2;						//normal port operation, CTC mode: TOP = OCR0A; Anzeige-Multiplex
 17c:	82 e0       	ldi	r24, 0x02	; 2
 17e:	84 bd       	out	0x24, r24	; 36
	OCR0A = 77;						//15625 Hz / 78 = ca. 200 Hz fuer Anzeige-Multiplex
 180:	9d e4       	ldi	r25, 0x4D	; 77
 182:	97 bd       	out	0x27, r25	; 39
	TIMSK0 = 0x02;					//Freigabe "Compare Match A"-Interrupt
 184:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__DATA_REGION_ORIGIN__+0xe>
	TCCR0B = 5;						//Takt = Systemtakt / 1024 = 15625 Hz
 188:	85 e0       	ldi	r24, 0x05	; 5
 18a:	85 bd       	out	0x25, r24	; 37
	sei();							//Interrupts allgemein freigeben
 18c:	78 94       	sei
 18e:	08 95       	ret

00000190 <reset>:

uint8_t reset()
{
	uint8_t r = 0;

	cli();
 190:	f8 94       	cli
	PORTB &= ~oneWire;				//oneWire: 0
 192:	2c 98       	cbi	0x05, 4	; 5
	sei();
 194:	78 94       	sei
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 196:	8f e7       	ldi	r24, 0x7F	; 127
 198:	97 e0       	ldi	r25, 0x07	; 7
 19a:	01 97       	sbiw	r24, 0x01	; 1
 19c:	f1 f7       	brne	.-4      	; 0x19a <reset+0xa>
 19e:	00 c0       	rjmp	.+0      	; 0x1a0 <reset+0x10>
 1a0:	00 00       	nop

	_delay_us(480);

	cli();
 1a2:	f8 94       	cli
	PORTB |= oneWire;				//oneWire: 1
 1a4:	2c 9a       	sbi	0x05, 4	; 5
	sei();
 1a6:	78 94       	sei

	DDRB &= ~oneWire;				//oneWire = Eingang
 1a8:	24 98       	cbi	0x04, 4	; 4
 1aa:	e7 e1       	ldi	r30, 0x17	; 23
 1ac:	f1 e0       	ldi	r31, 0x01	; 1
 1ae:	31 97       	sbiw	r30, 0x01	; 1
 1b0:	f1 f7       	brne	.-4      	; 0x1ae <reset+0x1e>
 1b2:	00 c0       	rjmp	.+0      	; 0x1b4 <reset+0x24>
 1b4:	00 00       	nop

	_delay_us(70);

	r = (PINB & oneWire);			//oneWire: Lesen
 1b6:	83 b1       	in	r24, 0x03	; 3

	DDRB |= oneWire;				//oneWire = Ausgang
 1b8:	24 9a       	sbi	0x04, 4	; 4
 1ba:	e7 e6       	ldi	r30, 0x67	; 103
 1bc:	f6 e0       	ldi	r31, 0x06	; 6
 1be:	31 97       	sbiw	r30, 0x01	; 1
 1c0:	f1 f7       	brne	.-4      	; 0x1be <reset+0x2e>
 1c2:	00 c0       	rjmp	.+0      	; 0x1c4 <reset+0x34>
 1c4:	00 00       	nop

	_delay_us(410);

	return r;
}
 1c6:	80 71       	andi	r24, 0x10	; 16
 1c8:	08 95       	ret

000001ca <write>:


void write(int data)
{
 1ca:	28 e0       	ldi	r18, 0x08	; 8
 1cc:	30 e0       	ldi	r19, 0x00	; 0
	for(int i = 0; i < 8; i++)
	{
		if (data & 1)
 1ce:	80 ff       	sbrs	r24, 0
 1d0:	11 c0       	rjmp	.+34     	; 0x1f4 <write+0x2a>
		{
			cli();
 1d2:	f8 94       	cli
			PORTB &= ~oneWire;						//oneWire: 0
 1d4:	2c 98       	cbi	0x05, 4	; 5
			sei();
 1d6:	78 94       	sei
 1d8:	45 e3       	ldi	r20, 0x35	; 53
 1da:	4a 95       	dec	r20
 1dc:	f1 f7       	brne	.-4      	; 0x1da <write+0x10>
 1de:	00 00       	nop

			_delay_us(10);

			cli();
 1e0:	f8 94       	cli
			PORTB |= oneWire;						//oneWire: 1
 1e2:	2c 9a       	sbi	0x05, 4	; 5
			sei();
 1e4:	78 94       	sei
 1e6:	e7 ec       	ldi	r30, 0xC7	; 199
 1e8:	f0 e0       	ldi	r31, 0x00	; 0
 1ea:	31 97       	sbiw	r30, 0x01	; 1
 1ec:	f1 f7       	brne	.-4      	; 0x1ea <write+0x20>
 1ee:	00 c0       	rjmp	.+0      	; 0x1f0 <write+0x26>
 1f0:	00 00       	nop
 1f2:	0c c0       	rjmp	.+24     	; 0x20c <write+0x42>

			_delay_us(50);
			} else {
			cli();
 1f4:	f8 94       	cli
			PORTB &= ~oneWire;						//oneWire: 0
 1f6:	2c 98       	cbi	0x05, 4	; 5
			sei();
 1f8:	78 94       	sei
 1fa:	ef ee       	ldi	r30, 0xEF	; 239
 1fc:	f0 e0       	ldi	r31, 0x00	; 0
 1fe:	31 97       	sbiw	r30, 0x01	; 1
 200:	f1 f7       	brne	.-4      	; 0x1fe <write+0x34>
 202:	00 c0       	rjmp	.+0      	; 0x204 <write+0x3a>
 204:	00 00       	nop

			_delay_us(60);

			cli();
 206:	f8 94       	cli
			PORTB |= oneWire;						//oneWire: 1
 208:	2c 9a       	sbi	0x05, 4	; 5
			sei();
 20a:	78 94       	sei
 20c:	f5 e3       	ldi	r31, 0x35	; 53
 20e:	fa 95       	dec	r31
 210:	f1 f7       	brne	.-4      	; 0x20e <write+0x44>
 212:	00 00       	nop
		}
		_delay_us(10);

		data >>= 1;
 214:	95 95       	asr	r25
 216:	87 95       	ror	r24
 218:	21 50       	subi	r18, 0x01	; 1
 21a:	31 09       	sbc	r19, r1
}


void write(int data)
{
	for(int i = 0; i < 8; i++)
 21c:	c1 f6       	brne	.-80     	; 0x1ce <write+0x4>
		}
		_delay_us(10);

		data >>= 1;
	}
}
 21e:	08 95       	ret

00000220 <read>:


uint8_t read()
{
 220:	28 e0       	ldi	r18, 0x08	; 8
	uint8_t r = 0;
 222:	80 e0       	ldi	r24, 0x00	; 0
	uint8_t data = 0;

	for(uint8_t i = 0; i < 8; i++)
	{
		r >>= 1;
 224:	86 95       	lsr	r24

		cli();
 226:	f8 94       	cli
		PORTB &= ~oneWire;							//oneWire: 0
 228:	2c 98       	cbi	0x05, 4	; 5
		sei();
 22a:	78 94       	sei
 22c:	90 e2       	ldi	r25, 0x20	; 32
 22e:	9a 95       	dec	r25
 230:	f1 f7       	brne	.-4      	; 0x22e <read+0xe>
		_delay_us(6);

		cli();
 232:	f8 94       	cli
		PORTB |= oneWire;							//oneWire: 1
 234:	2c 9a       	sbi	0x05, 4	; 5
		sei();
 236:	78 94       	sei
 238:	e0 e3       	ldi	r30, 0x30	; 48
 23a:	ea 95       	dec	r30
 23c:	f1 f7       	brne	.-4      	; 0x23a <read+0x1a>
		_delay_us(9);

		DDRB &= ~oneWire;							//oneWire = Eingang
 23e:	24 98       	cbi	0x04, 4	; 4

		data +=  (PINB & oneWire);					//oneWire: Lesen
 240:	93 b1       	in	r25, 0x03	; 3

		data <<= 3;
		r |= data;
 242:	90 71       	andi	r25, 0x10	; 16
 244:	99 0f       	add	r25, r25
 246:	99 0f       	add	r25, r25
 248:	99 0f       	add	r25, r25
 24a:	89 2b       	or	r24, r25
 24c:	eb ed       	ldi	r30, 0xDB	; 219
 24e:	f0 e0       	ldi	r31, 0x00	; 0
 250:	31 97       	sbiw	r30, 0x01	; 1
 252:	f1 f7       	brne	.-4      	; 0x250 <read+0x30>
 254:	00 c0       	rjmp	.+0      	; 0x256 <read+0x36>
 256:	00 00       	nop

		_delay_us(55);
		data = 0;

		DDRB |= oneWire;							//oneWire = Ausgang
 258:	24 9a       	sbi	0x04, 4	; 4
 25a:	f5 e3       	ldi	r31, 0x35	; 53
 25c:	fa 95       	dec	r31
 25e:	f1 f7       	brne	.-4      	; 0x25c <read+0x3c>
 260:	00 00       	nop
 262:	21 50       	subi	r18, 0x01	; 1
uint8_t read()
{
	uint8_t r = 0;
	uint8_t data = 0;

	for(uint8_t i = 0; i < 8; i++)
 264:	f9 f6       	brne	.-66     	; 0x224 <read+0x4>
		DDRB |= oneWire;							//oneWire = Ausgang
		_delay_us(10);
	}

	return r;
}
 266:	08 95       	ret

00000268 <main>:


int main(void)
{
 268:	cf 93       	push	r28
 26a:	df 93       	push	r29
 26c:	cd b7       	in	r28, 0x3d	; 61
 26e:	de b7       	in	r29, 0x3e	; 62
 270:	28 97       	sbiw	r28, 0x08	; 8
 272:	0f b6       	in	r0, 0x3f	; 63
 274:	f8 94       	cli
 276:	de bf       	out	0x3e, r29	; 62
 278:	0f be       	out	0x3f, r0	; 63
 27a:	cd bf       	out	0x3d, r28	; 61
	Disp_init();
 27c:	0e 94 b8 00 	call	0x170	; 0x170 <Disp_init>
	hex = 1;
 280:	81 e0       	ldi	r24, 0x01	; 1
 282:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <hex>
	
	DDRB |= oneWire;								//oneWire = Ausgang
 286:	24 9a       	sbi	0x04, 4	; 4
 288:	6e 01       	movw	r12, r28
 28a:	29 e0       	ldi	r18, 0x09	; 9
 28c:	c2 0e       	add	r12, r18
 28e:	d1 1c       	adc	r13, r1
		for (uint8_t i = 0; i < 8; i++)
		{
			zahl = adress[i];
			_delay_ms(800);
			
			zahl = 0x88;
 290:	0f 2e       	mov	r0, r31
 292:	f8 e8       	ldi	r31, 0x88	; 136
 294:	bf 2e       	mov	r11, r31
 296:	f0 2d       	mov	r31, r0
	
	uint8_t adress[8];
	
    while (1) 
    {
		reset();
 298:	0e 94 c8 00 	call	0x190	; 0x190 <reset>
		write(readRom);
 29c:	83 e3       	ldi	r24, 0x33	; 51
 29e:	90 e0       	ldi	r25, 0x00	; 0
 2a0:	0e 94 e5 00 	call	0x1ca	; 0x1ca <write>
 2a4:	8e 01       	movw	r16, r28
 2a6:	0f 5f       	subi	r16, 0xFF	; 255
 2a8:	1f 4f       	sbci	r17, 0xFF	; 255
 2aa:	78 01       	movw	r14, r16
		
		//Lesen der Adresse
		for (uint8_t i = 0; i < 8; i++)
		{
			adress[i] = read();
 2ac:	0e 94 10 01 	call	0x220	; 0x220 <read>
 2b0:	f7 01       	movw	r30, r14
 2b2:	81 93       	st	Z+, r24
 2b4:	7f 01       	movw	r14, r30
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 2b6:	8f e3       	ldi	r24, 0x3F	; 63
 2b8:	9c e9       	ldi	r25, 0x9C	; 156
 2ba:	01 97       	sbiw	r24, 0x01	; 1
 2bc:	f1 f7       	brne	.-4      	; 0x2ba <main+0x52>
 2be:	00 c0       	rjmp	.+0      	; 0x2c0 <main+0x58>
 2c0:	00 00       	nop
    {
		reset();
		write(readRom);
		
		//Lesen der Adresse
		for (uint8_t i = 0; i < 8; i++)
 2c2:	ce 16       	cp	r12, r30
 2c4:	df 06       	cpc	r13, r31
 2c6:	91 f7       	brne	.-28     	; 0x2ac <main+0x44>
		}
		
		//Ausgabe der Adresse
		for (uint8_t i = 0; i < 8; i++)
		{
			zahl = adress[i];
 2c8:	f8 01       	movw	r30, r16
 2ca:	81 91       	ld	r24, Z+
 2cc:	8f 01       	movw	r16, r30
 2ce:	80 93 22 01 	sts	0x0122, r24	; 0x800122 <__data_end>
 2d2:	ff ef       	ldi	r31, 0xFF	; 255
 2d4:	2f e0       	ldi	r18, 0x0F	; 15
 2d6:	87 e2       	ldi	r24, 0x27	; 39
 2d8:	f1 50       	subi	r31, 0x01	; 1
 2da:	20 40       	sbci	r18, 0x00	; 0
 2dc:	80 40       	sbci	r24, 0x00	; 0
 2de:	e1 f7       	brne	.-8      	; 0x2d8 <main+0x70>
 2e0:	00 c0       	rjmp	.+0      	; 0x2e2 <main+0x7a>
 2e2:	00 00       	nop
			_delay_ms(800);
			
			zahl = 0x88;
 2e4:	b0 92 22 01 	sts	0x0122, r11	; 0x800122 <__data_end>
 2e8:	9f ef       	ldi	r25, 0xFF	; 255
 2ea:	e0 e7       	ldi	r30, 0x70	; 112
 2ec:	f2 e0       	ldi	r31, 0x02	; 2
 2ee:	91 50       	subi	r25, 0x01	; 1
 2f0:	e0 40       	sbci	r30, 0x00	; 0
 2f2:	f0 40       	sbci	r31, 0x00	; 0
 2f4:	e1 f7       	brne	.-8      	; 0x2ee <main+0x86>
 2f6:	00 c0       	rjmp	.+0      	; 0x2f8 <main+0x90>
 2f8:	00 00       	nop
			adress[i] = read();
			_delay_ms(10);
		}
		
		//Ausgabe der Adresse
		for (uint8_t i = 0; i < 8; i++)
 2fa:	0c 15       	cp	r16, r12
 2fc:	1d 05       	cpc	r17, r13
 2fe:	21 f7       	brne	.-56     	; 0x2c8 <main+0x60>
			
			zahl = 0x88;
			_delay_ms(50);
		}
		
		zahl = 00;
 300:	10 92 22 01 	sts	0x0122, r1	; 0x800122 <__data_end>
 304:	2f ef       	ldi	r18, 0xFF	; 255
 306:	87 e8       	ldi	r24, 0x87	; 135
 308:	93 e1       	ldi	r25, 0x13	; 19
 30a:	21 50       	subi	r18, 0x01	; 1
 30c:	80 40       	sbci	r24, 0x00	; 0
 30e:	90 40       	sbci	r25, 0x00	; 0
 310:	e1 f7       	brne	.-8      	; 0x30a <main+0xa2>
 312:	00 c0       	rjmp	.+0      	; 0x314 <main+0xac>
 314:	00 00       	nop
 316:	c0 cf       	rjmp	.-128    	; 0x298 <main+0x30>

00000318 <_exit>:
 318:	f8 94       	cli

0000031a <__stop_program>:
 31a:	ff cf       	rjmp	.-2      	; 0x31a <__stop_program>
