//===- TableGen'erated file -------------------------------------*- C++ -*-===//
//
// Target Register Enum Values
//
// Automatically generated file, do not edit!
//
//===----------------------------------------------------------------------===//

namespace llvm {

namespace X86 {
  enum {
    NoRegister,
    AH, 	// 1
    AL, 	// 2
    AX, 	// 3
    BH, 	// 4
    BL, 	// 5
    BP, 	// 6
    BPL, 	// 7
    BX, 	// 8
    CH, 	// 9
    CL, 	// 10
    CS, 	// 11
    CX, 	// 12
    DH, 	// 13
    DI, 	// 14
    DIL, 	// 15
    DL, 	// 16
    DR0, 	// 17
    DR1, 	// 18
    DR2, 	// 19
    DR3, 	// 20
    DR4, 	// 21
    DR5, 	// 22
    DR6, 	// 23
    DR7, 	// 24
    DS, 	// 25
    DX, 	// 26
    EAX, 	// 27
    EBP, 	// 28
    EBX, 	// 29
    ECR0, 	// 30
    ECR1, 	// 31
    ECR2, 	// 32
    ECR3, 	// 33
    ECR4, 	// 34
    ECR5, 	// 35
    ECR6, 	// 36
    ECR7, 	// 37
    ECX, 	// 38
    EDI, 	// 39
    EDX, 	// 40
    EFLAGS, 	// 41
    EIP, 	// 42
    ES, 	// 43
    ESI, 	// 44
    ESP, 	// 45
    FP0, 	// 46
    FP1, 	// 47
    FP2, 	// 48
    FP3, 	// 49
    FP4, 	// 50
    FP5, 	// 51
    FP6, 	// 52
    FS, 	// 53
    GS, 	// 54
    IP, 	// 55
    MM0, 	// 56
    MM1, 	// 57
    MM2, 	// 58
    MM3, 	// 59
    MM4, 	// 60
    MM5, 	// 61
    MM6, 	// 62
    MM7, 	// 63
    R10, 	// 64
    R10B, 	// 65
    R10D, 	// 66
    R10W, 	// 67
    R11, 	// 68
    R11B, 	// 69
    R11D, 	// 70
    R11W, 	// 71
    R12, 	// 72
    R12B, 	// 73
    R12D, 	// 74
    R12W, 	// 75
    R13, 	// 76
    R13B, 	// 77
    R13D, 	// 78
    R13W, 	// 79
    R14, 	// 80
    R14B, 	// 81
    R14D, 	// 82
    R14W, 	// 83
    R15, 	// 84
    R15B, 	// 85
    R15D, 	// 86
    R15W, 	// 87
    R8, 	// 88
    R8B, 	// 89
    R8D, 	// 90
    R8W, 	// 91
    R9, 	// 92
    R9B, 	// 93
    R9D, 	// 94
    R9W, 	// 95
    RAX, 	// 96
    RBP, 	// 97
    RBX, 	// 98
    RCR0, 	// 99
    RCR1, 	// 100
    RCR2, 	// 101
    RCR3, 	// 102
    RCR4, 	// 103
    RCR5, 	// 104
    RCR6, 	// 105
    RCR7, 	// 106
    RCR8, 	// 107
    RCX, 	// 108
    RDI, 	// 109
    RDX, 	// 110
    RIP, 	// 111
    RSI, 	// 112
    RSP, 	// 113
    SI, 	// 114
    SIL, 	// 115
    SP, 	// 116
    SPL, 	// 117
    SS, 	// 118
    ST0, 	// 119
    ST1, 	// 120
    ST2, 	// 121
    ST3, 	// 122
    ST4, 	// 123
    ST5, 	// 124
    ST6, 	// 125
    ST7, 	// 126
    XMM0, 	// 127
    XMM1, 	// 128
    XMM10, 	// 129
    XMM11, 	// 130
    XMM12, 	// 131
    XMM13, 	// 132
    XMM14, 	// 133
    XMM15, 	// 134
    XMM2, 	// 135
    XMM3, 	// 136
    XMM4, 	// 137
    XMM5, 	// 138
    XMM6, 	// 139
    XMM7, 	// 140
    XMM8, 	// 141
    XMM9, 	// 142
    YMM0, 	// 143
    YMM1, 	// 144
    YMM10, 	// 145
    YMM11, 	// 146
    YMM12, 	// 147
    YMM13, 	// 148
    YMM14, 	// 149
    YMM15, 	// 150
    YMM2, 	// 151
    YMM3, 	// 152
    YMM4, 	// 153
    YMM5, 	// 154
    YMM6, 	// 155
    YMM7, 	// 156
    YMM8, 	// 157
    YMM9, 	// 158
    NUM_TARGET_REGS 	// 159
  };
}
} // End llvm namespace 
