System_Verilog_Workshop/
├── 01_synthesizable_rtl/
│   ├── basic_cells/
│   ├── fifos/
│   ├── cdc/
│   ├── arbiters/
│   └── fsm/
├── 02_bus_protocols/
│   ├── axi/
│   ├── apb/
│   └── ahb/
├── 03_memory_systems/
├── 04_assertions/
│   ├── immediate/
│   ├── concurrent/
│   └── formal_properties/
├── 05_verification/
│   ├── uvm_basics/
│   ├── constrained_random/
│   ├── coverage/
│   └── scoreboards/
├── 06_advanced_sv_features/
├── 07_dpi_integration/
├── 08_low_power/
├── 09_formal_verification/
└── 10_common_blocks/