# Evidencia 2 - Parte 1  
## Comunicaci√≥n serial asincr√≥nica RS-232 y dise√±o de UART

---

## üìò Introducci√≥n

Esta evidencia tiene como objetivo explorar los fundamentos y el dise√±o de un sistema de comunicaci√≥n serial asincr√≥nica utilizando el est√°ndar RS-232, implementando un Receptor-Transmisor As√≠ncrono Universal (UART). Esta primera parte se centra en el an√°lisis te√≥rico, la comprensi√≥n t√©cnica y el desarrollo inicial de los m√≥dulos UART mediante m√°quinas de estados finitos (FSM).

---

## üìå Descripci√≥n del problema

El desaf√≠o consiste en implementar un sistema de transmisi√≥n y recepci√≥n de datos compatible con el est√°ndar RS-232. Este protocolo transmite datos de 7 u 8 bits con detecci√≥n de errores por paridad. Para lograr esto, es necesario comprender e implementar un UART que funcione correctamente a nivel digital, manejando tanto los estados del transmisor como del receptor.

---

## üß† Desarrollo de la propuesta de soluci√≥n

1. **Investigaci√≥n t√©cnica**:
   - Estudio del funcionamiento del UART, incluyendo se√±ales, registros y flujo de datos.
   - An√°lisis del est√°ndar RS-232: niveles de voltaje, configuraci√≥n de pines y estructura del paquete de datos.

2. **Dise√±o del UART**:
   - Implementaci√≥n de FSMs para el m√≥dulo transmisor y el m√≥dulo receptor.
   - Descripci√≥n del comportamiento de cada estado en los FSMs.
   - Codificaci√≥n en Verilog con estructuras claras y legibles.

3. **Buenas pr√°cticas**:
   - Todo el c√≥digo es original.
   - Comentarios y encabezados descriptivos en cada archivo.

---

## üß™ Simulaciones

Se incluyen simulaciones de comportamiento que validan:
- La correcta transmisi√≥n de un byte con bit de inicio y final.
- La recepci√≥n sin errores de los datos transmitidos.
- La sincronizaci√≥n entre transmisor y receptor bajo condiciones ideales.

(Los resultados de simulaci√≥n ser√°n detallados en el informe escrito junto con capturas de pantalla y an√°lisis de se√±ales temporales.)

---

## ‚úÖ Conclusiones

El dise√±o e implementaci√≥n inicial del UART permite comprender de manera estructurada la l√≥gica detr√°s de la transmisi√≥n asincr√≥nica de datos. El uso de m√°quinas de estados facilita una arquitectura clara, escalable y verificable del sistema. Esta fase sienta las bases para una implementaci√≥n robusta y funcional en hardware real.

---

## üìö Referencias

- Documentaci√≥n oficial del est√°ndar RS-232.
- Apuntes y material de clase.
- Libros de texto sobre dise√±o digital con Verilog.
- Recursos acad√©micos sobre UART y FSMs.

---

## üìé Ap√©ndice

El c√≥digo fuente en Verilog se encuentra en los archivos adjuntos:  
`uart_tx.v`  
`uart_rx.v`
`uart_top.v`

---
