20 <- 0
setchip(1)
20 <- 0
setchip(0)
21 <- 0
setchip(1)
21 <- 0
setchip(0)
22 <- 0
setchip(1)
22 <- 0
setchip(0)
23 <- 0
setchip(1)
23 <- 0
setchip(0)
24 <- 0
setchip(1)
24 <- 0
setchip(0)
25 <- 0
setchip(1)
25 <- 0
setchip(0)
26 <- 0
setchip(1)
26 <- 0
setchip(0)
27 <- 0
setchip(1)
27 <- 0
setchip(0)
28 <- 0
setchip(1)
28 <- 0
setchip(0)
29 <- 0
setchip(1)
29 <- 0
setchip(0)
2a <- 0
setchip(1)
2a <- 0
setchip(0)
2b <- 0
setchip(1)
2b <- 0
setchip(0)
2c <- 0
setchip(1)
2c <- 0
setchip(0)
2d <- 0
setchip(1)
2d <- 0
setchip(0)
2e <- 0
setchip(1)
2e <- 0
setchip(0)
2f <- 0
setchip(1)
2f <- 0
setchip(0)
30 <- 0
setchip(1)
30 <- 0
setchip(0)
31 <- 0
setchip(1)
31 <- 0
setchip(0)
32 <- 0
setchip(1)
32 <- 0
setchip(0)
33 <- 0
setchip(1)
33 <- 0
setchip(0)
34 <- 0
setchip(1)
34 <- 0
setchip(0)
35 <- 0
setchip(1)
35 <- 0
setchip(0)
36 <- 0
setchip(1)
36 <- 0
setchip(0)
37 <- 0
setchip(1)
37 <- 0
setchip(0)
38 <- 0
setchip(1)
38 <- 0
setchip(0)
39 <- 0
setchip(1)
39 <- 0
setchip(0)
3a <- 0
setchip(1)
3a <- 0
setchip(0)
3b <- 0
setchip(1)
3b <- 0
setchip(0)
3c <- 0
setchip(1)
3c <- 0
setchip(0)
3d <- 0
setchip(1)
3d <- 0
setchip(0)
3e <- 0
setchip(1)
3e <- 0
setchip(0)
3f <- 0
setchip(1)
3f <- 0
setchip(0)
40 <- 0
setchip(1)
40 <- 0
setchip(0)
41 <- 0
setchip(1)
41 <- 0
setchip(0)
42 <- 0
setchip(1)
42 <- 0
setchip(0)
43 <- 0
setchip(1)
43 <- 0
setchip(0)
44 <- 0
setchip(1)
44 <- 0
setchip(0)
45 <- 0
setchip(1)
45 <- 0
setchip(0)
46 <- 0
setchip(1)
46 <- 0
setchip(0)
47 <- 0
setchip(1)
47 <- 0
setchip(0)
48 <- 0
setchip(1)
48 <- 0
setchip(0)
49 <- 0
setchip(1)
49 <- 0
setchip(0)
4a <- 0
setchip(1)
4a <- 0
setchip(0)
4b <- 0
setchip(1)
4b <- 0
setchip(0)
4c <- 0
setchip(1)
4c <- 0
setchip(0)
4d <- 0
setchip(1)
4d <- 0
setchip(0)
4e <- 0
setchip(1)
4e <- 0
setchip(0)
4f <- 0
setchip(1)
4f <- 0
setchip(0)
50 <- 0
setchip(1)
50 <- 0
setchip(0)
51 <- 0
setchip(1)
51 <- 0
setchip(0)
52 <- 0
setchip(1)
52 <- 0
setchip(0)
53 <- 0
setchip(1)
53 <- 0
setchip(0)
54 <- 0
setchip(1)
54 <- 0
setchip(0)
55 <- 0
setchip(1)
55 <- 0
setchip(0)
56 <- 0
setchip(1)
56 <- 0
setchip(0)
57 <- 0
setchip(1)
57 <- 0
setchip(0)
58 <- 0
setchip(1)
58 <- 0
setchip(0)
59 <- 0
setchip(1)
59 <- 0
setchip(0)
5a <- 0
setchip(1)
5a <- 0
setchip(0)
5b <- 0
setchip(1)
5b <- 0
setchip(0)
5c <- 0
setchip(1)
5c <- 0
setchip(0)
5d <- 0
setchip(1)
5d <- 0
setchip(0)
5e <- 0
setchip(1)
5e <- 0
setchip(0)
5f <- 0
setchip(1)
5f <- 0
setchip(0)
60 <- ff
setchip(1)
60 <- ff
setchip(0)
61 <- ff
setchip(1)
61 <- ff
setchip(0)
62 <- ff
setchip(1)
62 <- ff
setchip(0)
63 <- ff
setchip(1)
63 <- ff
setchip(0)
64 <- ff
setchip(1)
64 <- ff
setchip(0)
65 <- ff
setchip(1)
65 <- ff
setchip(0)
66 <- ff
setchip(1)
66 <- ff
setchip(0)
67 <- ff
setchip(1)
67 <- ff
setchip(0)
68 <- ff
setchip(1)
68 <- ff
setchip(0)
69 <- ff
setchip(1)
69 <- ff
setchip(0)
6a <- ff
setchip(1)
6a <- ff
setchip(0)
6b <- ff
setchip(1)
6b <- ff
setchip(0)
6c <- ff
setchip(1)
6c <- ff
setchip(0)
6d <- ff
setchip(1)
6d <- ff
setchip(0)
6e <- ff
setchip(1)
6e <- ff
setchip(0)
6f <- ff
setchip(1)
6f <- ff
setchip(0)
70 <- ff
setchip(1)
70 <- ff
setchip(0)
71 <- ff
setchip(1)
71 <- ff
setchip(0)
72 <- ff
setchip(1)
72 <- ff
setchip(0)
73 <- ff
setchip(1)
73 <- ff
setchip(0)
74 <- ff
setchip(1)
74 <- ff
setchip(0)
75 <- ff
setchip(1)
75 <- ff
setchip(0)
76 <- ff
setchip(1)
76 <- ff
setchip(0)
77 <- ff
setchip(1)
77 <- ff
setchip(0)
78 <- ff
setchip(1)
78 <- ff
setchip(0)
79 <- ff
setchip(1)
79 <- ff
setchip(0)
7a <- ff
setchip(1)
7a <- ff
setchip(0)
7b <- ff
setchip(1)
7b <- ff
setchip(0)
7c <- ff
setchip(1)
7c <- ff
setchip(0)
7d <- ff
setchip(1)
7d <- ff
setchip(0)
7e <- ff
setchip(1)
7e <- ff
setchip(0)
7f <- ff
setchip(1)
7f <- ff
setchip(0)
80 <- ff
setchip(1)
80 <- ff
setchip(0)
81 <- ff
setchip(1)
81 <- ff
setchip(0)
82 <- ff
setchip(1)
82 <- ff
setchip(0)
83 <- ff
setchip(1)
83 <- ff
setchip(0)
84 <- ff
setchip(1)
84 <- ff
setchip(0)
85 <- ff
setchip(1)
85 <- ff
setchip(0)
86 <- ff
setchip(1)
86 <- ff
setchip(0)
87 <- ff
setchip(1)
87 <- ff
setchip(0)
88 <- ff
setchip(1)
88 <- ff
setchip(0)
89 <- ff
setchip(1)
89 <- ff
setchip(0)
8a <- ff
setchip(1)
8a <- ff
setchip(0)
8b <- ff
setchip(1)
8b <- ff
setchip(0)
8c <- ff
setchip(1)
8c <- ff
setchip(0)
8d <- ff
setchip(1)
8d <- ff
setchip(0)
8e <- ff
setchip(1)
8e <- ff
setchip(0)
8f <- ff
setchip(1)
8f <- ff
setchip(0)
90 <- ff
setchip(1)
90 <- ff
setchip(0)
91 <- ff
setchip(1)
91 <- ff
setchip(0)
92 <- ff
setchip(1)
92 <- ff
setchip(0)
93 <- ff
setchip(1)
93 <- ff
setchip(0)
94 <- ff
setchip(1)
94 <- ff
setchip(0)
95 <- ff
setchip(1)
95 <- ff
setchip(0)
96 <- ff
setchip(1)
96 <- ff
setchip(0)
97 <- ff
setchip(1)
97 <- ff
setchip(0)
98 <- ff
setchip(1)
98 <- ff
setchip(0)
99 <- ff
setchip(1)
99 <- ff
setchip(0)
9a <- ff
setchip(1)
9a <- ff
setchip(0)
9b <- ff
setchip(1)
9b <- ff
setchip(0)
9c <- ff
setchip(1)
9c <- ff
setchip(0)
9d <- ff
setchip(1)
9d <- ff
setchip(0)
9e <- ff
setchip(1)
9e <- ff
setchip(0)
9f <- ff
setchip(1)
9f <- ff
setchip(0)
a0 <- 0
setchip(1)
a0 <- 0
setchip(0)
a1 <- 0
setchip(1)
a1 <- 0
setchip(0)
a2 <- 0
setchip(1)
a2 <- 0
setchip(0)
a3 <- 0
setchip(1)
a3 <- 0
setchip(0)
a4 <- 0
setchip(1)
a4 <- 0
setchip(0)
a5 <- 0
setchip(1)
a5 <- 0
setchip(0)
a6 <- 0
setchip(1)
a6 <- 0
setchip(0)
a7 <- 0
setchip(1)
a7 <- 0
setchip(0)
a8 <- 0
setchip(1)
a8 <- 0
setchip(0)
a9 <- 0
setchip(1)
a9 <- 0
setchip(0)
aa <- 0
setchip(1)
aa <- 0
setchip(0)
ab <- 0
setchip(1)
ab <- 0
setchip(0)
ac <- 0
setchip(1)
ac <- 0
setchip(0)
ad <- 0
setchip(1)
ad <- 0
setchip(0)
ae <- 0
setchip(1)
ae <- 0
setchip(0)
af <- 0
setchip(1)
af <- 0
setchip(0)
b0 <- 0
setchip(1)
b0 <- 0
setchip(0)
b1 <- 0
setchip(1)
b1 <- 0
setchip(0)
b2 <- 0
setchip(1)
b2 <- 0
setchip(0)
b3 <- 0
setchip(1)
b3 <- 0
setchip(0)
b4 <- 0
setchip(1)
b4 <- 0
setchip(0)
b5 <- 0
setchip(1)
b5 <- 0
setchip(0)
b6 <- 0
setchip(1)
b6 <- 0
setchip(0)
b7 <- 0
setchip(1)
b7 <- 0
setchip(0)
b8 <- 0
setchip(1)
b8 <- 0
setchip(0)
b9 <- 0
setchip(1)
b9 <- 0
setchip(0)
ba <- 0
setchip(1)
ba <- 0
setchip(0)
bb <- 0
setchip(1)
bb <- 0
setchip(0)
bc <- 0
setchip(1)
bc <- 0
setchip(0)
bd <- 0
setchip(1)
bd <- 0
setchip(0)
be <- 0
setchip(1)
be <- 0
setchip(0)
bf <- 0
setchip(1)
bf <- 0
setchip(0)
c0 <- 0
setchip(1)
c0 <- 0
setchip(0)
c1 <- 0
setchip(1)
c1 <- 0
setchip(0)
c2 <- 0
setchip(1)
c2 <- 0
setchip(0)
c3 <- 0
setchip(1)
c3 <- 0
setchip(0)
c4 <- 0
setchip(1)
c4 <- 0
setchip(0)
c5 <- 0
setchip(1)
c5 <- 0
setchip(0)
c6 <- 0
setchip(1)
c6 <- 0
setchip(0)
c7 <- 0
setchip(1)
c7 <- 0
setchip(0)
c8 <- 0
setchip(1)
c8 <- 0
setchip(0)
c9 <- 0
setchip(1)
c9 <- 0
setchip(0)
ca <- 0
setchip(1)
ca <- 0
setchip(0)
cb <- 0
setchip(1)
cb <- 0
setchip(0)
cc <- 0
setchip(1)
cc <- 0
setchip(0)
cd <- 0
setchip(1)
cd <- 0
setchip(0)
ce <- 0
setchip(1)
ce <- 0
setchip(0)
cf <- 0
setchip(1)
cf <- 0
setchip(0)
d0 <- 0
setchip(1)
d0 <- 0
setchip(0)
d1 <- 0
setchip(1)
d1 <- 0
setchip(0)
d2 <- 0
setchip(1)
d2 <- 0
setchip(0)
d3 <- 0
setchip(1)
d3 <- 0
setchip(0)
d4 <- 0
setchip(1)
d4 <- 0
setchip(0)
d5 <- 0
setchip(1)
d5 <- 0
setchip(0)
d6 <- 0
setchip(1)
d6 <- 0
setchip(0)
d7 <- 0
setchip(1)
d7 <- 0
setchip(0)
d8 <- 0
setchip(1)
d8 <- 0
setchip(0)
d9 <- 0
setchip(1)
d9 <- 0
setchip(0)
da <- 0
setchip(1)
da <- 0
setchip(0)
db <- 0
setchip(1)
db <- 0
setchip(0)
dc <- 0
setchip(1)
dc <- 0
setchip(0)
dd <- 0
setchip(1)
dd <- 0
setchip(0)
de <- 0
setchip(1)
de <- 0
setchip(0)
df <- 0
setchip(1)
df <- 0
setchip(0)
e0 <- 0
setchip(1)
e0 <- 0
setchip(0)
e1 <- 0
setchip(1)
e1 <- 0
setchip(0)
e2 <- 0
setchip(1)
e2 <- 0
setchip(0)
e3 <- 0
setchip(1)
e3 <- 0
setchip(0)
e4 <- 0
setchip(1)
e4 <- 0
setchip(0)
e5 <- 0
setchip(1)
e5 <- 0
setchip(0)
e6 <- 0
setchip(1)
e6 <- 0
setchip(0)
e7 <- 0
setchip(1)
e7 <- 0
setchip(0)
e8 <- 0
setchip(1)
e8 <- 0
setchip(0)
e9 <- 0
setchip(1)
e9 <- 0
setchip(0)
ea <- 0
setchip(1)
ea <- 0
setchip(0)
eb <- 0
setchip(1)
eb <- 0
setchip(0)
ec <- 0
setchip(1)
ec <- 0
setchip(0)
ed <- 0
setchip(1)
ed <- 0
setchip(0)
ee <- 0
setchip(1)
ee <- 0
setchip(0)
ef <- 0
setchip(1)
ef <- 0
setchip(0)
f0 <- 0
setchip(1)
f0 <- 0
setchip(0)
f1 <- 0
setchip(1)
f1 <- 0
setchip(0)
f2 <- 0
setchip(1)
f2 <- 0
setchip(0)
f3 <- 0
setchip(1)
f3 <- 0
setchip(0)
f4 <- 0
setchip(1)
f4 <- 0
setchip(0)
f5 <- 0
setchip(1)
f5 <- 0
setchip(0)
1 <- 20
8 <- 0
bd <- 0
setchip(1)
4 <- 0
5 <- 1
setchip(0)
b0 <- 0
b3 <- 0
b1 <- 0
b4 <- 0
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 0
b5 <- 0
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 0
b3 <- 0
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 0
b4 <- 0
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 0
b5 <- 0
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 20
setchip(1)
c6 <- 10
33 <- 60
53 <- 17
73 <- 1f
93 <- 2
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
setchip(0)
33 <- 60
53 <- 17
73 <- 1f
93 <- 1
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
b6 <- 0
setchip(1)
b6 <- 0
setchip(0)
a6 <- ad
setchip(1)
a6 <- b3
setchip(0)
b6 <- 35
setchip(1)
b6 <- 35
setchip(0)
c7 <- 20
setchip(1)
c7 <- 10
34 <- 60
54 <- 17
74 <- 1f
94 <- 2
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
setchip(0)
34 <- 60
54 <- 17
74 <- 1f
94 <- 1
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
b7 <- 0
setchip(1)
b7 <- 0
setchip(0)
a7 <- ff
setchip(1)
a7 <- 5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 36
setchip(0)
c8 <- 20
setchip(1)
c8 <- 10
35 <- 60
55 <- 17
75 <- 1f
95 <- 2
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
setchip(0)
35 <- 60
55 <- 17
75 <- 1f
95 <- 1
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
b8 <- 0
setchip(1)
b8 <- 0
setchip(0)
a8 <- 84
setchip(1)
a8 <- 8a
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
setchip(0)
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
setchip(0)
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
setchip(0)
b0 <- 0
b3 <- 0
b1 <- 0
b4 <- 0
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 20
setchip(1)
c6 <- 10
33 <- 60
53 <- 17
73 <- 1f
93 <- 2
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
setchip(0)
33 <- 60
53 <- 17
73 <- 1f
93 <- 1
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
a6 <- ad
setchip(1)
a6 <- b3
setchip(0)
b6 <- 35
setchip(1)
b6 <- 35
setchip(0)
c7 <- 20
setchip(1)
c7 <- 10
34 <- 60
54 <- 17
74 <- 1f
94 <- 2
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
setchip(0)
34 <- 60
54 <- 17
74 <- 1f
94 <- 1
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
a7 <- ff
setchip(1)
a7 <- 5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 36
setchip(0)
c8 <- 20
setchip(1)
c8 <- 10
35 <- 60
55 <- 17
75 <- 1f
95 <- 2
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
setchip(0)
35 <- 60
55 <- 17
75 <- 1f
95 <- 1
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 84
setchip(1)
a8 <- 8a
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
setchip(0)
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 0
b4 <- 0
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
setchip(0)
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
setchip(0)
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
b0 <- 0
b3 <- 0
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 20
setchip(1)
c6 <- 10
33 <- 60
53 <- 17
73 <- 1f
93 <- 2
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
setchip(0)
33 <- 60
53 <- 17
73 <- 1f
93 <- 1
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
a6 <- ad
setchip(1)
a6 <- b3
setchip(0)
b6 <- 35
setchip(1)
b6 <- 35
setchip(0)
c7 <- 20
setchip(1)
c7 <- 10
34 <- 60
54 <- 17
74 <- 1f
94 <- 2
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
setchip(0)
34 <- 60
54 <- 17
74 <- 1f
94 <- 1
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
a7 <- ff
setchip(1)
a7 <- 5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 36
setchip(0)
c8 <- 20
setchip(1)
c8 <- 10
35 <- 60
55 <- 17
75 <- 1f
95 <- 2
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
setchip(0)
35 <- 60
55 <- 17
75 <- 1f
95 <- 1
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 84
setchip(1)
a8 <- 8a
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
r50.00
r50.00
r50.00
r50.00
r50.00
setchip(0)
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 31
b4 <- 31
r50.00
r50.00
r50.00
r50.00
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
setchip(0)
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- 81
a4 <- 82
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- 81
a4 <- 82
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
r50.00
r50.00
r50.00
r50.00
r50.00
setchip(0)
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
r50.00
r50.00
r50.00
setchip(0)
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 0
b3 <- 0
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 20
setchip(1)
c6 <- 10
33 <- 60
53 <- 17
73 <- 1f
93 <- 2
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
setchip(0)
33 <- 60
53 <- 17
73 <- 1f
93 <- 1
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
a6 <- ad
setchip(1)
a6 <- b3
setchip(0)
b6 <- 35
setchip(1)
b6 <- 35
setchip(0)
c7 <- 20
setchip(1)
c7 <- 10
34 <- 60
54 <- 17
74 <- 1f
94 <- 2
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
setchip(0)
34 <- 60
54 <- 17
74 <- 1f
94 <- 1
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
a7 <- ff
setchip(1)
a7 <- 5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 36
setchip(0)
c8 <- 20
setchip(1)
c8 <- 10
35 <- 60
55 <- 17
75 <- 1f
95 <- 2
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
setchip(0)
35 <- 60
55 <- 17
75 <- 1f
95 <- 1
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 84
setchip(1)
a8 <- 8a
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
r50.00
r50.00
r50.00
setchip(0)
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
4b <- 37
43 <- 36
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 19
b4 <- 19
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- 81
a4 <- 82
b1 <- 39
b4 <- 39
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- 81
a4 <- 82
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 37
43 <- 36
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
r50.00
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
setchip(0)
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- ae
a5 <- ae
b2 <- 26
b5 <- 26
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- ae
a5 <- ae
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 20
setchip(1)
c6 <- 10
33 <- 60
53 <- 17
73 <- 1f
93 <- 2
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
setchip(0)
33 <- 60
53 <- 17
73 <- 1f
93 <- 1
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
a6 <- ad
setchip(1)
a6 <- b3
setchip(0)
b6 <- 35
setchip(1)
b6 <- 35
setchip(0)
c7 <- 20
setchip(1)
c7 <- 10
34 <- 60
54 <- 17
74 <- 1f
94 <- 2
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
setchip(0)
34 <- 60
54 <- 17
74 <- 1f
94 <- 1
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
a7 <- ff
setchip(1)
a7 <- 5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 36
setchip(0)
c8 <- 20
setchip(1)
c8 <- 10
35 <- 60
55 <- 17
75 <- 1f
95 <- 2
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
setchip(0)
35 <- 60
55 <- 17
75 <- 1f
95 <- 1
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- ab
setchip(1)
a8 <- b1
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
r50.00
r50.00
setchip(0)
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 3a
b4 <- 3a
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 3a
b4 <- 3a
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- 2
a4 <- 3
b1 <- 3a
b4 <- 3a
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 2
a4 <- 3
b1 <- 3a
b4 <- 3a
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 16
b4 <- 16
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
b2 <- 6
b5 <- 6
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- 81
a4 <- 82
b1 <- 39
b4 <- 39
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- 81
a4 <- 82
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 6
b5 <- 6
a2 <- ae
a5 <- ae
b2 <- 26
b5 <- 26
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- ae
a5 <- ae
b2 <- 2e
b5 <- 2e
setchip(0)
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 37
43 <- 36
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
b2 <- 6
b5 <- 6
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- e
b5 <- e
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 37
43 <- 36
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 6
b5 <- 6
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- e
b5 <- e
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 20
setchip(1)
c6 <- 10
33 <- 60
53 <- 17
73 <- 1f
93 <- 2
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
setchip(0)
33 <- 60
53 <- 17
73 <- 1f
93 <- 1
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
a6 <- 3e
setchip(1)
a6 <- 44
setchip(0)
b6 <- 36
setchip(1)
b6 <- 36
setchip(0)
c7 <- 20
setchip(1)
c7 <- 10
34 <- 60
54 <- 17
74 <- 1f
94 <- 2
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
setchip(0)
34 <- 60
54 <- 17
74 <- 1f
94 <- 1
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
a7 <- ab
setchip(1)
a7 <- b1
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c8 <- 20
setchip(1)
c8 <- 10
35 <- 60
55 <- 17
75 <- 1f
95 <- 2
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
setchip(0)
35 <- 60
55 <- 17
75 <- 1f
95 <- 1
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- ad
setchip(1)
a8 <- b3
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
r50.00
r50.00
r50.00
setchip(0)
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
4b <- 37
43 <- 36
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 19
b4 <- 19
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
b2 <- a
b5 <- a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- e5
a4 <- e6
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- e5
a4 <- e6
b1 <- 35
b4 <- 35
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- 81
a4 <- 82
b1 <- 39
b4 <- 39
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- 81
a4 <- 82
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a1 <- 81
a4 <- 82
b1 <- 35
b4 <- 35
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
b6 <- 16
setchip(1)
b6 <- 16
a7 <- a9
b7 <- 35
setchip(0)
a7 <- a3
b7 <- 35
setchip(1)
a8 <- 3
b8 <- 36
setchip(0)
a8 <- fd
b8 <- 35
r50.00
setchip(1)
a7 <- f9
b7 <- 35
setchip(0)
a7 <- f3
b7 <- 35
setchip(1)
a8 <- 53
b8 <- 36
setchip(0)
a8 <- 4d
b8 <- 36
r50.00
setchip(1)
a7 <- 5
b7 <- 36
setchip(0)
a7 <- ff
b7 <- 35
setchip(1)
a8 <- a3
b8 <- 36
setchip(0)
a8 <- 9d
b8 <- 36
r50.00
setchip(1)
a7 <- 5
b7 <- 36
setchip(0)
a7 <- ff
b7 <- 35
setchip(1)
a8 <- b1
b8 <- 36
setchip(0)
a8 <- ab
b8 <- 36
r50.00
4b <- 37
43 <- 36
r50.00
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- b0
a4 <- b1
b1 <- 39
b4 <- 39
r50.00
r50.00
a1 <- b0
a4 <- b1
b1 <- 35
b4 <- 35
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 15
b4 <- 15
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
r50.00
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
r50.00
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 87
a4 <- 88
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 41
a4 <- 42
b1 <- 32
b4 <- 32
b2 <- a
b5 <- a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- df
b4 <- 35
a1 <- de
b1 <- 35
r50.00
a1 <- 41
a4 <- 42
b1 <- 32
b4 <- 32
a4 <- 88
b4 <- 32
a1 <- 87
b1 <- 32
r50.00
a4 <- 88
b4 <- 32
a1 <- 87
b1 <- 32
r50.00
a4 <- 88
b4 <- 32
a1 <- 87
b1 <- 32
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a1 <- 41
a4 <- 42
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 41
a4 <- 42
b1 <- 32
b4 <- 32
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 41
a4 <- 42
b1 <- 32
b4 <- 32
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 16
c4 <- 24
2c <- 42
4c <- 40
6c <- c4
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f4
89 <- fa
e9 <- 6
24 <- 2
44 <- 40
64 <- f3
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f3
81 <- da
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
a4 <- e6
b4 <- 31
a1 <- e5
b1 <- 31
r50.00
a4 <- e6
b4 <- 31
a1 <- e5
b1 <- 31
r50.00
a4 <- e6
b4 <- 31
a1 <- e5
b1 <- 31
r50.00
a4 <- e6
b4 <- 31
a1 <- e5
b1 <- 31
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 20
setchip(1)
c6 <- 10
33 <- 60
53 <- 17
73 <- 1f
93 <- 2
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
setchip(0)
33 <- 60
53 <- 17
73 <- 1f
93 <- 1
f3 <- 0
30 <- 0
50 <- 17
70 <- 12
90 <- f0
f0 <- 7
b6 <- 16
setchip(1)
b6 <- 16
setchip(0)
a6 <- ad
setchip(1)
a6 <- b3
setchip(0)
b6 <- 35
setchip(1)
b6 <- 35
setchip(0)
c7 <- 20
setchip(1)
c7 <- 10
34 <- 60
54 <- 17
74 <- 1f
94 <- 2
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
setchip(0)
34 <- 60
54 <- 17
74 <- 1f
94 <- 1
f4 <- 0
31 <- 0
51 <- 17
71 <- 12
91 <- f0
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
a7 <- ff
setchip(1)
a7 <- 5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 36
setchip(0)
c8 <- 20
setchip(1)
c8 <- 10
35 <- 60
55 <- 17
75 <- 1f
95 <- 2
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
setchip(0)
35 <- 60
55 <- 17
75 <- 1f
95 <- 1
f5 <- 0
32 <- 0
52 <- 17
72 <- 12
92 <- f0
f2 <- 7
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 84
setchip(1)
a8 <- 8a
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
r50.00
r50.00
r50.00
setchip(0)
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
4b <- 37
43 <- 36
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
r50.00
setchip(0)
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
4b <- 37
43 <- 36
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
4b <- 37
43 <- 36
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
r50.00
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
4b <- 1f
43 <- 1a
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
4b <- 1f
43 <- 1a
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 16
c3 <- 24
2b <- 42
4b <- 40
6b <- c4
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f4
88 <- fa
e8 <- 6
23 <- 2
43 <- 40
63 <- f3
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f3
80 <- da
e0 <- 6
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
r50.00
setchip(0)
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
r50.00
a1 <- 2
a4 <- 3
b1 <- 32
b4 <- 32
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
r50.00
a1 <- 2
a4 <- 3
b1 <- 36
b4 <- 36
setchip(1)
4 <- 0
setchip(0)
c1 <- 2c
c4 <- 1c
2c <- 1
4c <- 0
6c <- f4
8c <- 56
ec <- 0
29 <- 2
49 <- 0
69 <- f6
89 <- 57
e9 <- 3
24 <- 1
44 <- 0
64 <- f4
84 <- 56
e4 <- 0
21 <- 1
41 <- 0
61 <- f6
81 <- 57
e1 <- 3
b1 <- 16
b4 <- 16
a1 <- b0
a4 <- b0
b1 <- 35
b4 <- 35
a4 <- 60
b4 <- 35
a1 <- 60
b1 <- 35
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
a4 <- 68
b4 <- 32
a1 <- 68
b1 <- 32
r50.00
a4 <- 18
b4 <- 32
a1 <- 18
b1 <- 32
r50.00
a4 <- c8
b4 <- 31
a1 <- c8
b1 <- 31
r50.00
b1 <- 11
b4 <- 11
a4 <- 78
b4 <- 11
a1 <- 78
b1 <- 11
r50.00
a4 <- a8
b4 <- e
a1 <- a8
b1 <- e
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
a4 <- 80
b4 <- e
a1 <- 80
b1 <- e
r50.00
a4 <- 58
b4 <- e
a1 <- 58
b1 <- e
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
setchip(1)
4 <- 0
setchip(0)
c2 <- 2c
c5 <- 1c
2d <- 1
4d <- 0
6d <- f4
8d <- 56
ed <- 0
2a <- 2
4a <- 0
6a <- f6
8a <- 57
ea <- 3
25 <- 1
45 <- 0
65 <- f4
85 <- 56
e5 <- 0
22 <- 1
42 <- 0
62 <- f6
82 <- 57
e2 <- 3
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 35
b5 <- 35
a4 <- 30
b4 <- e
a1 <- 30
b1 <- e
a5 <- 60
b5 <- 35
a2 <- 60
b2 <- 35
r50.00
a4 <- 8
b4 <- e
a1 <- 8
b1 <- e
a5 <- 68
b5 <- 32
a2 <- 68
b2 <- 32
r50.00
a4 <- f4
b4 <- d
a1 <- f4
b1 <- d
a5 <- 18
b5 <- 32
a2 <- 18
b2 <- 32
r50.00
a4 <- e0
b4 <- d
a1 <- e0
b1 <- d
a5 <- c8
b5 <- 31
a2 <- c8
b2 <- 31
r50.00
a4 <- cc
b4 <- d
a1 <- cc
b1 <- d
a5 <- 78
b5 <- 31
a2 <- 78
b2 <- 31
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
a4 <- b8
b4 <- d
a1 <- b8
b1 <- d
a5 <- a8
b5 <- 2e
a2 <- a8
b2 <- 2e
r50.00
a4 <- a4
b4 <- d
a1 <- a4
b1 <- d
a5 <- 80
b5 <- 2e
a2 <- 80
b2 <- 2e
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
a4 <- 9a
b4 <- d
a1 <- 9a
b1 <- d
a5 <- 58
b5 <- 2e
a2 <- 58
b2 <- 2e
r50.00
b2 <- e
b5 <- e
a4 <- 90
b4 <- d
a1 <- 90
b1 <- d
a5 <- 30
b5 <- e
a2 <- 30
b2 <- e
r50.00
a4 <- 86
b4 <- d
a1 <- 86
b1 <- d
a5 <- 8
b5 <- e
a2 <- 8
b2 <- e
r50.00
a4 <- 7c
b4 <- d
a1 <- 7c
b1 <- d
a5 <- f4
b5 <- d
a2 <- f4
b2 <- d
r50.00
a4 <- 72
b4 <- d
a1 <- 72
b1 <- d
a5 <- e0
b5 <- d
a2 <- e0
b2 <- d
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
a4 <- 6a
b4 <- d
a1 <- 6a
b1 <- d
a5 <- cc
b5 <- d
a2 <- cc
b2 <- d
r50.00
a4 <- 62
b4 <- d
a1 <- 62
b1 <- d
a5 <- b8
b5 <- d
a2 <- b8
b2 <- d
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
a4 <- 5a
b4 <- d
a1 <- 5a
b1 <- d
a5 <- a4
b5 <- d
a2 <- a4
b2 <- d
r50.00
a4 <- aa
b4 <- a
a1 <- aa
b1 <- a
a5 <- 9a
b5 <- d
a2 <- 9a
b2 <- d
r50.00
setchip(1)
4 <- 0
setchip(0)
c1 <- 2c
c4 <- 1c
2c <- 1
4c <- 0
6c <- f4
8c <- 56
ec <- 0
29 <- 2
49 <- 0
69 <- f6
89 <- 57
e9 <- 3
24 <- 1
44 <- 0
64 <- f4
84 <- 56
e4 <- 0
21 <- 1
41 <- 0
61 <- f6
81 <- 57
e1 <- 3
b1 <- a
b4 <- a
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
a4 <- b2
b4 <- 31
a1 <- b2
b1 <- 31
a5 <- 90
b5 <- d
a2 <- 90
b2 <- d
r50.00
a4 <- 62
b4 <- 31
a1 <- 62
b1 <- 31
a5 <- 86
b5 <- d
a2 <- 86
b2 <- d
r50.00
a4 <- 6a
b4 <- 2e
a1 <- 6a
b1 <- 2e
a5 <- 7c
b5 <- d
a2 <- 7c
b2 <- d
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
a4 <- 1a
b4 <- 2e
a1 <- 1a
b1 <- 2e
a5 <- 72
b5 <- d
a2 <- 72
b2 <- d
r50.00
a4 <- ca
b4 <- 2d
a1 <- ca
b1 <- 2d
a5 <- 6a
b5 <- d
a2 <- 6a
b2 <- d
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
a4 <- a2
b4 <- 2d
a1 <- a2
b1 <- 2d
a5 <- 62
b5 <- d
a2 <- 62
b2 <- d
r50.00
a4 <- 7a
b4 <- 2d
a1 <- 7a
b1 <- 2d
a5 <- 5a
b5 <- d
a2 <- 5a
b2 <- d
r50.00
a4 <- aa
b4 <- 2a
a1 <- aa
b1 <- 2a
a5 <- aa
b5 <- a
a2 <- aa
b2 <- a
r50.00
setchip(1)
4 <- 0
setchip(0)
c2 <- 2c
c5 <- 1c
2d <- 1
4d <- 0
6d <- f4
8d <- 56
ed <- 0
2a <- 2
4a <- 0
6a <- f6
8a <- 57
ea <- 3
25 <- 1
45 <- 0
65 <- f4
85 <- 56
e5 <- 0
22 <- 1
42 <- 0
62 <- f6
82 <- 57
e2 <- 3
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 32
b5 <- 32
a4 <- 82
b4 <- 2a
a1 <- 82
b1 <- 2a
a5 <- b2
b5 <- 31
a2 <- b2
b2 <- 31
r50.00
a4 <- 5a
b4 <- 2a
a1 <- 5a
b1 <- 2a
a5 <- 62
b5 <- 31
a2 <- 62
b2 <- 31
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
a4 <- 46
b4 <- 2a
a1 <- 46
b1 <- 2a
a5 <- 6a
b5 <- 2e
a2 <- 6a
b2 <- 2e
r50.00
a4 <- 32
b4 <- 2a
a1 <- 32
b1 <- 2a
a5 <- 1a
b5 <- 2e
a2 <- 1a
b2 <- 2e
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
b1 <- a
b4 <- a
a4 <- 1e
b4 <- a
a1 <- 1e
b1 <- a
a5 <- ca
b5 <- 2d
a2 <- ca
b2 <- 2d
r50.00
a4 <- a
b4 <- a
a1 <- a
b1 <- a
a5 <- a2
b5 <- 2d
a2 <- a2
b2 <- 2d
r50.00
a4 <- f6
b4 <- 9
a1 <- f6
b1 <- 9
a5 <- 7a
b5 <- 2d
a2 <- 7a
b2 <- 2d
r50.00
a4 <- ec
b4 <- 9
a1 <- ec
b1 <- 9
a5 <- aa
b5 <- 2a
a2 <- aa
b2 <- 2a
r50.00
a4 <- e2
b4 <- 9
a1 <- e2
b1 <- 9
a5 <- 82
b5 <- 2a
a2 <- 82
b2 <- 2a
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
a4 <- d8
b4 <- 9
a1 <- d8
b1 <- 9
a5 <- 5a
b5 <- 2a
a2 <- 5a
b2 <- 2a
r50.00
a4 <- ce
b4 <- 9
a1 <- ce
b1 <- 9
a5 <- 46
b5 <- 2a
a2 <- 46
b2 <- 2a
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
a4 <- c4
b4 <- 9
a1 <- c4
b1 <- 9
a5 <- 32
b5 <- 2a
a2 <- 32
b2 <- 2a
r50.00
a4 <- bc
b4 <- 9
a1 <- bc
b1 <- 9
a5 <- 1e
b5 <- 2a
a2 <- 1e
b2 <- 2a
r50.00
a4 <- b4
b4 <- 9
a1 <- b4
b1 <- 9
a5 <- a
b5 <- 2a
a2 <- a
b2 <- 2a
r50.00
a4 <- ac
b4 <- 9
a1 <- ac
b1 <- 9
a5 <- f6
b5 <- 29
a2 <- f6
b2 <- 29
r50.00
a4 <- a4
b4 <- 9
a1 <- a4
b1 <- 9
a5 <- ec
b5 <- 29
a2 <- ec
b2 <- 29
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
setchip(1)
4 <- 0
setchip(0)
c1 <- 2c
c4 <- 1c
2c <- 1
4c <- 0
6c <- f4
8c <- 56
ec <- 0
29 <- 2
49 <- 0
69 <- f6
89 <- 57
e9 <- 3
24 <- 1
44 <- 0
64 <- f4
84 <- 56
e4 <- 0
21 <- 1
41 <- 0
61 <- f6
81 <- 57
e1 <- 3
b1 <- 9
b4 <- 9
a1 <- 41
a4 <- 41
b1 <- 2e
b4 <- 2e
b2 <- 9
b5 <- 9
a4 <- f1
b4 <- 2d
a1 <- f1
b1 <- 2d
a5 <- e2
b5 <- 9
a2 <- e2
b2 <- 9
r50.00
a4 <- a1
b4 <- 2d
a1 <- a1
b1 <- 2d
a5 <- d8
b5 <- 9
a2 <- d8
b2 <- 9
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
a4 <- a9
b4 <- 2a
a1 <- a9
b1 <- 2a
a5 <- ce
b5 <- 9
a2 <- ce
b2 <- 9
r50.00
a4 <- 59
b4 <- 2a
a1 <- 59
b1 <- 2a
a5 <- c4
b5 <- 9
a2 <- c4
b2 <- 9
r50.00
a4 <- 9
b4 <- 2a
a1 <- 9
b1 <- 2a
a5 <- bc
b5 <- 9
a2 <- bc
b2 <- 9
r50.00
a4 <- e1
b4 <- 29
a1 <- e1
b1 <- 29
a5 <- b4
b5 <- 9
a2 <- b4
b2 <- 9
r50.00
a4 <- b9
b4 <- 29
a1 <- b9
b1 <- 29
a5 <- ac
b5 <- 9
a2 <- ac
b2 <- 9
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
a4 <- 91
b4 <- 29
a1 <- 91
b1 <- 29
a5 <- a4
b5 <- 9
a2 <- a4
b2 <- 9
r50.00
a4 <- 69
b4 <- 29
a1 <- 69
b1 <- 29
a5 <- 9c
b5 <- 9
a2 <- 9c
b2 <- 9
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
a4 <- 99
b4 <- 26
a1 <- 99
b1 <- 26
a5 <- 98
b5 <- 9
a2 <- 98
b2 <- 9
r50.00
a4 <- 85
b4 <- 26
a1 <- 85
b1 <- 26
a5 <- 94
b5 <- 9
a2 <- 94
b2 <- 9
r50.00
a4 <- 71
b4 <- 26
a1 <- 71
b1 <- 26
a5 <- 90
b5 <- 9
a2 <- 90
b2 <- 9
r50.00
c6 <- 1e
setchip(1)
c6 <- 2e
33 <- f
53 <- 0
73 <- 61
93 <- f2
f3 <- 2
30 <- f
50 <- 0
70 <- f0
90 <- f1
f0 <- 0
setchip(0)
33 <- d
53 <- 0
73 <- 62
93 <- f2
f3 <- 2
30 <- f
50 <- 0
70 <- f1
90 <- f1
f0 <- 0
b6 <- 15
setchip(1)
b6 <- 15
setchip(0)
a6 <- ae
setchip(1)
a6 <- ae
setchip(0)
b6 <- 3e
setchip(1)
b6 <- 3e
setchip(0)
a4 <- 5d
b4 <- 26
a1 <- 5d
b1 <- 26
a5 <- 8c
b5 <- 9
a2 <- 8c
b2 <- 9
r50.00
a4 <- 49
b4 <- 26
a1 <- 49
b1 <- 26
a5 <- 88
b5 <- 9
a2 <- 88
b2 <- 9
r50.00
a0 <- b0
a3 <- b1
b0 <- 35
b3 <- 35
a4 <- 35
b4 <- 26
a1 <- 35
b1 <- 26
a5 <- 86
b5 <- 9
a2 <- 86
b2 <- 9
r50.00
a4 <- 2b
b4 <- 26
a1 <- 2b
b1 <- 26
a5 <- 84
b5 <- 9
a2 <- 84
b2 <- 9
r50.00
a0 <- b0
a3 <- b1
b0 <- 31
b3 <- 31
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 6
b4 <- 6
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- a
b5 <- a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- a
b5 <- a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- a
b5 <- a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- a
b5 <- a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- a
b5 <- a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- a
b5 <- a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- a
b5 <- a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- a
b5 <- a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
53 <- 10
setchip(0)
53 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
53 <- c
setchip(0)
53 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
53 <- 8
setchip(0)
53 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
53 <- 4
setchip(0)
53 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
53 <- 0
setchip(0)
53 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
53 <- 5
setchip(0)
53 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
53 <- a
setchip(0)
53 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
53 <- f
setchip(0)
53 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
53 <- 14
setchip(0)
53 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- 1e
setchip(1)
b6 <- 1e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 16
setchip(0)
a7 <- 97
setchip(1)
a7 <- 9a
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 9f
b7 <- 31
setchip(0)
a7 <- 9c
b7 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- a4
b7 <- 31
setchip(0)
a7 <- a1
b7 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- ae
b7 <- 31
setchip(0)
a7 <- ab
b7 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 62
setchip(1)
a7 <- 65
setchip(0)
b7 <- 2e
setchip(1)
b7 <- 2e
54 <- 10
setchip(0)
54 <- 10
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 97
setchip(1)
a8 <- 9a
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 6a
b7 <- 2e
setchip(0)
a7 <- 67
b7 <- 2e
setchip(1)
a8 <- 9f
b8 <- 31
setchip(0)
a8 <- 9c
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 6f
b7 <- 2e
setchip(0)
a7 <- 6c
b7 <- 2e
setchip(1)
a8 <- a4
b8 <- 31
setchip(0)
a8 <- a1
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 74
b7 <- 2e
setchip(0)
a7 <- 71
b7 <- 2e
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 79
b7 <- 2e
setchip(0)
a7 <- 76
b7 <- 2e
setchip(1)
a8 <- ae
b8 <- 31
setchip(0)
a8 <- ab
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 7e
b7 <- e
setchip(0)
a7 <- 7b
b7 <- e
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 83
b7 <- e
setchip(0)
a7 <- 80
b7 <- e
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 88
b7 <- e
setchip(0)
a7 <- 85
b7 <- e
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 89
b7 <- e
setchip(0)
a7 <- 86
b7 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 2d
setchip(1)
b7 <- 2d
54 <- 10
setchip(0)
54 <- 10
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 62
setchip(1)
a8 <- 65
setchip(0)
b8 <- 2e
setchip(1)
b8 <- 2e
55 <- 1a
setchip(0)
55 <- 1a
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- ec
b7 <- 2d
setchip(0)
a7 <- e9
b7 <- 2d
setchip(1)
a8 <- 6a
b8 <- 2e
setchip(0)
a8 <- 67
b8 <- 2e
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- f1
b7 <- 2d
setchip(0)
a7 <- ee
b7 <- 2d
setchip(1)
a8 <- 6f
b8 <- 2e
setchip(0)
a8 <- 6c
b8 <- 2e
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- f6
b7 <- 2d
setchip(0)
a7 <- f3
b7 <- 2d
setchip(1)
a8 <- 74
b8 <- 2e
setchip(0)
a8 <- 71
b8 <- 2e
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- fb
b7 <- 2d
setchip(0)
a7 <- f8
b7 <- 2d
setchip(1)
a8 <- 79
b8 <- 2e
setchip(0)
a8 <- 76
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
b7 <- d
setchip(1)
b7 <- d
setchip(0)
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 0
b7 <- e
setchip(0)
a7 <- fd
b7 <- d
setchip(1)
a8 <- 7e
b8 <- e
setchip(0)
a8 <- 7b
b8 <- e
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 4
b7 <- e
setchip(0)
a7 <- 1
b7 <- e
setchip(1)
a8 <- 83
b8 <- e
setchip(0)
a8 <- 80
b8 <- e
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a8 <- 88
b8 <- e
setchip(0)
a8 <- 85
b8 <- e
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a8 <- 89
b8 <- e
setchip(0)
a8 <- 86
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- c9
setchip(1)
a7 <- cc
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 2d
setchip(1)
b8 <- 2d
55 <- 1a
setchip(0)
55 <- 1a
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- d1
b7 <- 31
setchip(0)
a7 <- ce
b7 <- 31
setchip(1)
a8 <- ec
b8 <- 2d
setchip(0)
a8 <- e9
b8 <- 2d
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- d6
b7 <- 31
setchip(0)
a7 <- d3
b7 <- 31
setchip(1)
a8 <- f1
b8 <- 2d
setchip(0)
a8 <- ee
b8 <- 2d
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- db
b7 <- 31
setchip(0)
a7 <- d8
b7 <- 31
setchip(1)
a8 <- f6
b8 <- 2d
setchip(0)
a8 <- f3
b8 <- 2d
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- e0
b7 <- 31
setchip(0)
a7 <- dd
b7 <- 31
setchip(1)
a8 <- fb
b8 <- 2d
setchip(0)
a8 <- f8
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
b8 <- d
setchip(1)
b8 <- d
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a8 <- 0
b8 <- e
setchip(0)
a8 <- fd
b8 <- d
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- 4
b8 <- e
setchip(0)
a8 <- 1
b8 <- e
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 6a
setchip(1)
a7 <- 6d
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
54 <- 10
setchip(0)
54 <- 10
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- c9
setchip(1)
a8 <- cc
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 72
b7 <- 31
setchip(0)
a7 <- 6f
b7 <- 31
setchip(1)
a8 <- d1
b8 <- 31
setchip(0)
a8 <- ce
b8 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 77
b7 <- 31
setchip(0)
a7 <- 74
b7 <- 31
setchip(1)
a8 <- d6
b8 <- 31
setchip(0)
a8 <- d3
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 7c
b7 <- 31
setchip(0)
a7 <- 79
b7 <- 31
setchip(1)
a8 <- db
b8 <- 31
setchip(0)
a8 <- d8
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- e0
b8 <- 31
setchip(0)
a8 <- dd
b8 <- 31
r50.00
4b <- 37
43 <- 36
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- 11
setchip(0)
a7 <- 80
b7 <- 11
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- 11
setchip(0)
a7 <- 80
b7 <- 11
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 62
setchip(1)
a7 <- 65
setchip(0)
b7 <- 2e
setchip(1)
b7 <- 2e
54 <- 10
setchip(0)
54 <- 10
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 6a
setchip(1)
a8 <- 6d
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
55 <- 1a
setchip(0)
55 <- 1a
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 6a
b7 <- 2e
setchip(0)
a7 <- 67
b7 <- 2e
setchip(1)
a8 <- 72
b8 <- 31
setchip(0)
a8 <- 6f
b8 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 6f
b7 <- 2e
setchip(0)
a7 <- 6c
b7 <- 2e
setchip(1)
a8 <- 77
b8 <- 31
setchip(0)
a8 <- 74
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 74
b7 <- 2e
setchip(0)
a7 <- 71
b7 <- 2e
setchip(1)
a8 <- 7c
b8 <- 31
setchip(0)
a8 <- 79
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 79
b7 <- 2e
setchip(0)
a7 <- 76
b7 <- 2e
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b7 <- e
setchip(1)
b7 <- e
setchip(0)
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 7e
b7 <- e
setchip(0)
a7 <- 7b
b7 <- e
setchip(1)
a8 <- 83
b8 <- 11
setchip(0)
a8 <- 80
b8 <- 11
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 83
b7 <- e
setchip(0)
a7 <- 80
b7 <- e
setchip(1)
a8 <- 83
b8 <- 11
setchip(0)
a8 <- 80
b8 <- 11
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 88
b7 <- e
setchip(0)
a7 <- 85
b7 <- e
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 89
b7 <- e
setchip(0)
a7 <- 86
b7 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- c9
setchip(1)
a7 <- cc
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 62
setchip(1)
a8 <- 65
setchip(0)
b8 <- 2e
setchip(1)
b8 <- 2e
55 <- 1a
setchip(0)
55 <- 1a
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- d1
b7 <- 31
setchip(0)
a7 <- ce
b7 <- 31
setchip(1)
a8 <- 6a
b8 <- 2e
setchip(0)
a8 <- 67
b8 <- 2e
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- d6
b7 <- 31
setchip(0)
a7 <- d3
b7 <- 31
setchip(1)
a8 <- 6f
b8 <- 2e
setchip(0)
a8 <- 6c
b8 <- 2e
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- db
b7 <- 31
setchip(0)
a7 <- d8
b7 <- 31
setchip(1)
a8 <- 74
b8 <- 2e
setchip(0)
a8 <- 71
b8 <- 2e
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- e0
b7 <- 31
setchip(0)
a7 <- dd
b7 <- 31
setchip(1)
a8 <- 79
b8 <- 2e
setchip(0)
a8 <- 76
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a7 <- f9
b7 <- 31
setchip(0)
a7 <- f6
b7 <- 31
setchip(1)
a8 <- 7e
b8 <- e
setchip(0)
a8 <- 7b
b8 <- e
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a7 <- fb
b7 <- 31
setchip(0)
a7 <- f8
b7 <- 31
setchip(1)
a8 <- 83
b8 <- e
setchip(0)
a8 <- 80
b8 <- e
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- f6
b7 <- 31
setchip(0)
a7 <- f3
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 88
b8 <- e
setchip(0)
a8 <- 85
b8 <- e
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 89
b8 <- e
setchip(0)
a8 <- 86
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- c9
setchip(1)
a8 <- cc
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a8 <- d1
b8 <- 31
setchip(0)
a8 <- ce
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- fa
b7 <- 31
setchip(0)
a7 <- f7
b7 <- 31
setchip(1)
a8 <- d6
b8 <- 31
setchip(0)
a8 <- d3
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- f5
b7 <- 31
setchip(0)
a7 <- f2
b7 <- 31
setchip(1)
a8 <- db
b8 <- 31
setchip(0)
a8 <- d8
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- f0
b7 <- 31
setchip(0)
a7 <- ed
b7 <- 31
setchip(1)
a8 <- e0
b8 <- 31
setchip(0)
a8 <- dd
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- eb
b7 <- 31
setchip(0)
a7 <- e8
b7 <- 31
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
setchip(1)
a8 <- f9
b8 <- 31
setchip(0)
a8 <- f6
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- fa
b7 <- 31
setchip(0)
a7 <- f7
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
setchip(1)
a8 <- fb
b8 <- 31
setchip(0)
a8 <- f8
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- f6
b8 <- 31
setchip(0)
a8 <- f3
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- fa
b8 <- 31
setchip(0)
a8 <- f7
b8 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- f5
b8 <- 31
setchip(0)
a8 <- f2
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- f0
b8 <- 31
setchip(0)
a8 <- ed
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- eb
b8 <- 31
setchip(0)
a8 <- e8
b8 <- 31
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- fa
b8 <- 31
setchip(0)
a8 <- f7
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 5
b7 <- 32
setchip(0)
a7 <- 2
b7 <- 32
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 6
b7 <- 32
setchip(0)
a7 <- 3
b7 <- 32
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 5
b7 <- 32
setchip(0)
a7 <- 2
b7 <- 32
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 3
b7 <- 32
setchip(0)
a7 <- 0
b7 <- 32
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 1
b7 <- 32
setchip(0)
a7 <- fe
b7 <- 31
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 3
b7 <- 32
setchip(0)
a7 <- 0
b7 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 5
b7 <- 32
setchip(0)
a7 <- 2
b7 <- 32
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
setchip(1)
a8 <- 5
b8 <- 32
setchip(0)
a8 <- 2
b8 <- 32
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 5
b7 <- 32
setchip(0)
a7 <- 2
b7 <- 32
setchip(1)
a8 <- 6
b8 <- 32
setchip(0)
a8 <- 3
b8 <- 32
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 3
b7 <- 32
setchip(0)
a7 <- 0
b7 <- 32
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 1
b7 <- 32
setchip(0)
a7 <- fe
b7 <- 31
setchip(1)
a8 <- 5
b8 <- 32
setchip(0)
a8 <- 2
b8 <- 32
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 3
b8 <- 32
setchip(0)
a8 <- 0
b8 <- 32
r50.00
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
setchip(1)
a8 <- 1
b8 <- 32
setchip(0)
a8 <- fe
b8 <- 31
r50.00
setchip(1)
a7 <- a
b7 <- 32
setchip(0)
a7 <- 7
b7 <- 32
setchip(1)
a8 <- 3
b8 <- 32
setchip(0)
a8 <- 0
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 6
b7 <- 32
setchip(0)
a7 <- 3
b7 <- 32
setchip(1)
a8 <- 5
b8 <- 32
setchip(0)
a8 <- 2
b8 <- 32
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 2
b7 <- 32
setchip(0)
a7 <- ff
b7 <- 31
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- fe
b7 <- 31
setchip(0)
a7 <- fb
b7 <- 31
setchip(1)
a8 <- 5
b8 <- 32
setchip(0)
a8 <- 2
b8 <- 32
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 2
b7 <- 32
setchip(0)
a7 <- ff
b7 <- 31
setchip(1)
a8 <- 3
b8 <- 32
setchip(0)
a8 <- 0
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 6
b7 <- 32
setchip(0)
a7 <- 3
b7 <- 32
setchip(1)
a8 <- 1
b8 <- 32
setchip(0)
a8 <- fe
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- a
b7 <- 32
setchip(0)
a7 <- 7
b7 <- 32
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 6
b7 <- 32
setchip(0)
a7 <- 3
b7 <- 32
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 2
b7 <- 32
setchip(0)
a7 <- ff
b7 <- 31
setchip(1)
a8 <- a
b8 <- 32
setchip(0)
a8 <- 7
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- fe
b7 <- 31
setchip(0)
a7 <- fb
b7 <- 31
setchip(1)
a8 <- 6
b8 <- 32
setchip(0)
a8 <- 3
b8 <- 32
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 3
b7 <- 32
setchip(0)
a7 <- 0
b7 <- 32
setchip(1)
a8 <- 2
b8 <- 32
setchip(0)
a8 <- ff
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 8
b7 <- 32
setchip(0)
a7 <- 5
b7 <- 32
setchip(1)
a8 <- fe
b8 <- 31
setchip(0)
a8 <- fb
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- d
b7 <- 32
setchip(0)
a7 <- a
b7 <- 32
setchip(1)
a8 <- 2
b8 <- 32
setchip(0)
a8 <- ff
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
setchip(1)
a8 <- 6
b8 <- 32
setchip(0)
a8 <- 3
b8 <- 32
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 1
b7 <- 32
setchip(0)
a7 <- fe
b7 <- 31
setchip(1)
a8 <- a
b8 <- 32
setchip(0)
a8 <- 7
b8 <- 32
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- fb
b7 <- 31
setchip(0)
a7 <- f8
b7 <- 31
setchip(1)
a8 <- 6
b8 <- 32
setchip(0)
a8 <- 3
b8 <- 32
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 1
b7 <- 32
setchip(0)
a7 <- fe
b7 <- 31
setchip(1)
a8 <- 2
b8 <- 32
setchip(0)
a8 <- ff
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
setchip(1)
a8 <- fe
b8 <- 31
setchip(0)
a8 <- fb
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- d
b7 <- 32
setchip(0)
a7 <- a
b7 <- 32
setchip(1)
a8 <- 3
b8 <- 32
setchip(0)
a8 <- 0
b8 <- 32
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
setchip(1)
a8 <- 8
b8 <- 32
setchip(0)
a8 <- 5
b8 <- 32
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 1
b7 <- 32
setchip(0)
a7 <- fe
b7 <- 31
setchip(1)
a8 <- d
b8 <- 32
setchip(0)
a8 <- a
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- fb
b7 <- 31
setchip(0)
a7 <- f8
b7 <- 31
setchip(1)
a7 <- d3
b7 <- 31
setchip(0)
a7 <- d0
b7 <- 31
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- d9
b7 <- 31
setchip(0)
a7 <- d6
b7 <- 31
setchip(1)
a7 <- b1
b7 <- 31
setchip(0)
a7 <- ae
b7 <- 31
setchip(1)
a8 <- 1
b8 <- 32
setchip(0)
a8 <- fe
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- b7
b7 <- 31
setchip(0)
a7 <- b4
b7 <- 31
setchip(1)
a7 <- 8f
b7 <- 31
setchip(0)
a7 <- 8c
b7 <- 31
setchip(1)
a8 <- fb
b8 <- 31
setchip(0)
a8 <- f8
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 95
b7 <- 31
setchip(0)
a7 <- 92
b7 <- 31
setchip(1)
a7 <- 6d
b7 <- 31
setchip(0)
a7 <- 6a
b7 <- 31
setchip(1)
a8 <- 1
b8 <- 32
setchip(0)
a8 <- fe
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 67
b7 <- 31
setchip(0)
a7 <- 64
b7 <- 31
setchip(1)
a7 <- 97
b7 <- 2e
setchip(0)
a7 <- 94
b7 <- 2e
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 91
b7 <- 2e
setchip(0)
a7 <- 8e
b7 <- 2e
setchip(1)
a7 <- 69
b7 <- 2e
setchip(0)
a7 <- 66
b7 <- 2e
setchip(1)
a8 <- d
b8 <- 32
setchip(0)
a8 <- a
b8 <- 32
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 63
b7 <- 2e
setchip(0)
a7 <- 60
b7 <- 2e
setchip(1)
a7 <- 3b
b7 <- 2e
setchip(0)
a7 <- 38
b7 <- 2e
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 41
b7 <- 2e
setchip(0)
a7 <- 3e
b7 <- 2e
setchip(1)
a7 <- 19
b7 <- 2e
setchip(0)
a7 <- 16
b7 <- 2e
setchip(1)
a8 <- 1
b8 <- 32
setchip(0)
a8 <- fe
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 1f
b7 <- 2e
setchip(0)
a7 <- 1c
b7 <- 2e
setchip(1)
a7 <- f7
b7 <- 2d
setchip(0)
a7 <- f4
b7 <- 2d
setchip(1)
a8 <- fb
b8 <- 31
setchip(0)
a8 <- f8
b8 <- 31
setchip(1)
a8 <- d3
b8 <- 31
setchip(0)
a8 <- d0
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- fd
b7 <- 2d
setchip(0)
a7 <- fa
b7 <- 2d
setchip(1)
a7 <- d5
b7 <- 2d
setchip(0)
a7 <- d2
b7 <- 2d
setchip(1)
a8 <- d9
b8 <- 31
setchip(0)
a8 <- d6
b8 <- 31
setchip(1)
a8 <- b1
b8 <- 31
setchip(0)
a8 <- ae
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- cf
b7 <- 2d
setchip(0)
a7 <- cc
b7 <- 2d
setchip(1)
a7 <- a7
b7 <- 2d
setchip(0)
a7 <- a4
b7 <- 2d
setchip(1)
a8 <- b7
b8 <- 31
setchip(0)
a8 <- b4
b8 <- 31
setchip(1)
a8 <- 8f
b8 <- 31
setchip(0)
a8 <- 8c
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- a1
b7 <- 2d
setchip(0)
a7 <- 9e
b7 <- 2d
setchip(1)
a7 <- 79
b7 <- 2d
setchip(0)
a7 <- 76
b7 <- 2d
setchip(1)
a8 <- 95
b8 <- 31
setchip(0)
a8 <- 92
b8 <- 31
setchip(1)
a8 <- 6d
b8 <- 31
setchip(0)
a8 <- 6a
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- d
setchip(1)
b7 <- d
setchip(0)
a7 <- 1f
setchip(1)
a7 <- 22
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 27
b7 <- 32
setchip(0)
a7 <- 24
b7 <- 32
setchip(1)
a7 <- 3b
b7 <- 32
setchip(0)
a7 <- 38
b7 <- 32
setchip(1)
a8 <- 67
b8 <- 31
setchip(0)
a8 <- 64
b8 <- 31
setchip(1)
a8 <- 97
b8 <- 2e
setchip(0)
a8 <- 94
b8 <- 2e
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a7 <- 54
b7 <- 32
setchip(0)
a7 <- 51
b7 <- 32
setchip(1)
a8 <- 91
b8 <- 2e
setchip(0)
a8 <- 8e
b8 <- 2e
setchip(1)
a8 <- 69
b8 <- 2e
setchip(0)
a8 <- 66
b8 <- 2e
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 59
b7 <- 32
setchip(0)
a7 <- 56
b7 <- 32
setchip(1)
a7 <- 6d
b7 <- 32
setchip(0)
a7 <- 6a
b7 <- 32
setchip(1)
a8 <- 63
b8 <- 2e
setchip(0)
a8 <- 60
b8 <- 2e
setchip(1)
a8 <- 3b
b8 <- 2e
setchip(0)
a8 <- 38
b8 <- 2e
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 68
b7 <- 32
setchip(0)
a7 <- 65
b7 <- 32
setchip(1)
a7 <- 7c
b7 <- 32
setchip(0)
a7 <- 79
b7 <- 32
setchip(1)
a8 <- 41
b8 <- 2e
setchip(0)
a8 <- 3e
b8 <- 2e
setchip(1)
a8 <- 19
b8 <- 2e
setchip(0)
a8 <- 16
b8 <- 2e
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 77
b7 <- 32
setchip(0)
a7 <- 74
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
setchip(1)
a8 <- 1f
b8 <- 2e
setchip(0)
a8 <- 1c
b8 <- 2e
setchip(1)
a8 <- f7
b8 <- 2d
setchip(0)
a8 <- f4
b8 <- 2d
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 84
b7 <- 32
setchip(0)
a7 <- 81
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
setchip(1)
a8 <- fd
b8 <- 2d
setchip(0)
a8 <- fa
b8 <- 2d
setchip(1)
a8 <- d5
b8 <- 2d
setchip(0)
a8 <- d2
b8 <- 2d
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 84
b7 <- 32
setchip(0)
a7 <- 81
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
setchip(1)
a8 <- cf
b8 <- 2d
setchip(0)
a8 <- cc
b8 <- 2d
setchip(1)
a8 <- a7
b8 <- 2d
setchip(0)
a8 <- a4
b8 <- 2d
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 84
b7 <- 32
setchip(0)
a7 <- 81
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
setchip(1)
a8 <- a1
b8 <- 2d
setchip(0)
a8 <- 9e
b8 <- 2d
setchip(1)
a8 <- 79
b8 <- 2d
setchip(0)
a8 <- 76
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 1f
setchip(1)
a7 <- 22
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- d
setchip(1)
b8 <- d
setchip(0)
a8 <- 1f
setchip(1)
a8 <- 22
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 27
b7 <- 32
setchip(0)
a7 <- 24
b7 <- 32
setchip(1)
a8 <- 27
b8 <- 32
setchip(0)
a8 <- 24
b8 <- 32
setchip(1)
a8 <- 3b
b8 <- 32
setchip(0)
a8 <- 38
b8 <- 32
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 2c
b7 <- 32
setchip(0)
a7 <- 29
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
setchip(1)
a8 <- 54
b8 <- 32
setchip(0)
a8 <- 51
b8 <- 32
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 31
b7 <- 32
setchip(0)
a7 <- 2e
b7 <- 32
setchip(1)
a8 <- 59
b8 <- 32
setchip(0)
a8 <- 56
b8 <- 32
setchip(1)
a8 <- 6d
b8 <- 32
setchip(0)
a8 <- 6a
b8 <- 32
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 36
b7 <- 32
setchip(0)
a7 <- 33
b7 <- 32
setchip(1)
a8 <- 68
b8 <- 32
setchip(0)
a8 <- 65
b8 <- 32
setchip(1)
a8 <- 7c
b8 <- 32
setchip(0)
a8 <- 79
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 3b
b7 <- 32
setchip(0)
a7 <- 38
b7 <- 32
setchip(1)
a8 <- 77
b8 <- 32
setchip(0)
a8 <- 74
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 84
b8 <- 32
setchip(0)
a8 <- 81
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 84
b8 <- 32
setchip(0)
a8 <- 81
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 84
b8 <- 32
setchip(0)
a8 <- 81
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 1f
setchip(1)
a8 <- 22
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- 43
b7 <- 12
setchip(0)
a7 <- 40
b7 <- 12
setchip(1)
a8 <- 27
b8 <- 32
setchip(0)
a8 <- 24
b8 <- 32
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a8 <- 2c
b8 <- 32
setchip(0)
a8 <- 29
b8 <- 32
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a8 <- 31
b8 <- 32
setchip(0)
a8 <- 2e
b8 <- 32
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a8 <- 36
b8 <- 32
setchip(0)
a8 <- 33
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a8 <- 3b
b8 <- 32
setchip(0)
a8 <- 38
b8 <- 32
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 1f
setchip(1)
a7 <- 22
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 27
b7 <- 32
setchip(0)
a7 <- 24
b7 <- 32
setchip(1)
a8 <- 43
b8 <- 12
setchip(0)
a8 <- 40
b8 <- 12
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 2c
b7 <- 32
setchip(0)
a7 <- 29
b7 <- 32
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 31
b7 <- 32
setchip(0)
a7 <- 2e
b7 <- 32
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 36
b7 <- 32
setchip(0)
a7 <- 33
b7 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 3b
b7 <- 32
setchip(0)
a7 <- 38
b7 <- 32
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
r50.00
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
r50.00
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 1f
setchip(1)
a8 <- 22
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 43
b7 <- 12
setchip(0)
a7 <- 40
b7 <- 12
setchip(1)
a8 <- 27
b8 <- 32
setchip(0)
a8 <- 24
b8 <- 32
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a8 <- 2c
b8 <- 32
setchip(0)
a8 <- 29
b8 <- 32
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a8 <- 31
b8 <- 32
setchip(0)
a8 <- 2e
b8 <- 32
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a8 <- 36
b8 <- 32
setchip(0)
a8 <- 33
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a8 <- 3b
b8 <- 32
setchip(0)
a8 <- 38
b8 <- 32
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- ec
b7 <- 31
setchip(0)
a7 <- e9
b7 <- 31
setchip(1)
a8 <- 43
b8 <- 12
setchip(0)
a8 <- 40
b8 <- 12
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- f1
b7 <- 31
setchip(0)
a7 <- ee
b7 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- f6
b7 <- 31
setchip(0)
a7 <- f3
b7 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- fb
b7 <- 31
setchip(0)
a7 <- f8
b7 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 0
b7 <- 32
setchip(0)
a7 <- fd
b7 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- ec
b7 <- 31
setchip(0)
a7 <- e9
b7 <- 31
setchip(1)
a7 <- 0
b7 <- 32
setchip(0)
a7 <- fd
b7 <- 31
setchip(1)
a8 <- ec
b8 <- 31
setchip(0)
a8 <- e9
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 5
b7 <- 32
setchip(0)
a7 <- 2
b7 <- 32
setchip(1)
a7 <- 19
b7 <- 32
setchip(0)
a7 <- 16
b7 <- 32
setchip(1)
a8 <- f1
b8 <- 31
setchip(0)
a8 <- ee
b8 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 1e
b7 <- 32
setchip(0)
a7 <- 1b
b7 <- 32
setchip(1)
a7 <- 32
b7 <- 32
setchip(0)
a7 <- 2f
b7 <- 32
setchip(1)
a8 <- f6
b8 <- 31
setchip(0)
a8 <- f3
b8 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 2d
b7 <- 32
setchip(0)
a7 <- 2a
b7 <- 32
setchip(1)
a7 <- 41
b7 <- 32
setchip(0)
a7 <- 3e
b7 <- 32
setchip(1)
a8 <- fb
b8 <- 31
setchip(0)
a8 <- f8
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 3c
b7 <- 32
setchip(0)
a7 <- 39
b7 <- 32
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 0
b8 <- 32
setchip(0)
a8 <- fd
b8 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 3e
b7 <- 32
setchip(0)
a7 <- 3b
b7 <- 32
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 3e
b7 <- 32
setchip(0)
a7 <- 3b
b7 <- 32
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 3e
b7 <- 32
setchip(0)
a7 <- 3b
b7 <- 32
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 3e
b7 <- 32
setchip(0)
a7 <- 3b
b7 <- 32
setchip(1)
a8 <- ec
b8 <- 31
setchip(0)
a8 <- e9
b8 <- 31
setchip(1)
a8 <- 0
b8 <- 32
setchip(0)
a8 <- fd
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 39
b7 <- 32
setchip(0)
a7 <- 36
b7 <- 32
setchip(1)
a8 <- 5
b8 <- 32
setchip(0)
a8 <- 2
b8 <- 32
setchip(1)
a8 <- 19
b8 <- 32
setchip(0)
a8 <- 16
b8 <- 32
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 34
b7 <- 32
setchip(0)
a7 <- 31
b7 <- 32
setchip(1)
a8 <- 1e
b8 <- 32
setchip(0)
a8 <- 1b
b8 <- 32
setchip(1)
a8 <- 32
b8 <- 32
setchip(0)
a8 <- 2f
b8 <- 32
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 2f
b7 <- 32
setchip(0)
a7 <- 2c
b7 <- 32
setchip(1)
a8 <- 2d
b8 <- 32
setchip(0)
a8 <- 2a
b8 <- 32
setchip(1)
a8 <- 41
b8 <- 32
setchip(0)
a8 <- 3e
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 2a
b7 <- 32
setchip(0)
a7 <- 27
b7 <- 32
setchip(1)
a7 <- 3e
b7 <- 32
setchip(0)
a7 <- 3b
b7 <- 32
setchip(1)
a8 <- 3c
b8 <- 32
setchip(0)
a8 <- 39
b8 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 39
b7 <- 32
setchip(0)
a7 <- 36
b7 <- 32
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 3e
b8 <- 32
setchip(0)
a8 <- 3b
b8 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 3e
b7 <- 32
setchip(0)
a7 <- 3b
b7 <- 32
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 3e
b8 <- 32
setchip(0)
a8 <- 3b
b8 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 3e
b8 <- 32
setchip(0)
a8 <- 3b
b8 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- 3e
b8 <- 32
setchip(0)
a8 <- 3b
b8 <- 32
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- 39
b8 <- 32
setchip(0)
a8 <- 36
b8 <- 32
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- 34
b8 <- 32
setchip(0)
a8 <- 31
b8 <- 32
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- 2f
b8 <- 32
setchip(0)
a8 <- 2c
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- 2a
b8 <- 32
setchip(0)
a8 <- 27
b8 <- 32
setchip(1)
a8 <- 3e
b8 <- 32
setchip(0)
a8 <- 3b
b8 <- 32
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- 39
b8 <- 32
setchip(0)
a8 <- 36
b8 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- 3e
b8 <- 32
setchip(0)
a8 <- 3b
b8 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 44
b7 <- 32
setchip(0)
a7 <- 41
b7 <- 32
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 45
b7 <- 32
setchip(0)
a7 <- 42
b7 <- 32
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 44
b7 <- 32
setchip(0)
a7 <- 41
b7 <- 32
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 42
b7 <- 32
setchip(0)
a7 <- 3f
b7 <- 32
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 42
b7 <- 32
setchip(0)
a7 <- 3f
b7 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 44
b7 <- 32
setchip(0)
a7 <- 41
b7 <- 32
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 44
b8 <- 32
setchip(0)
a8 <- 41
b8 <- 32
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 44
b7 <- 32
setchip(0)
a7 <- 41
b7 <- 32
setchip(1)
a8 <- 45
b8 <- 32
setchip(0)
a8 <- 42
b8 <- 32
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 42
b7 <- 32
setchip(0)
a7 <- 3f
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 44
b8 <- 32
setchip(0)
a8 <- 41
b8 <- 32
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 42
b8 <- 32
setchip(0)
a8 <- 3f
b8 <- 32
r50.00
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
setchip(1)
a7 <- 49
b7 <- 32
setchip(0)
a7 <- 46
b7 <- 32
setchip(1)
a8 <- 42
b8 <- 32
setchip(0)
a8 <- 3f
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 45
b7 <- 32
setchip(0)
a7 <- 42
b7 <- 32
setchip(1)
a8 <- 44
b8 <- 32
setchip(0)
a8 <- 41
b8 <- 32
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 41
b7 <- 32
setchip(0)
a7 <- 3e
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 3d
b7 <- 32
setchip(0)
a7 <- 3a
b7 <- 32
setchip(1)
a8 <- 44
b8 <- 32
setchip(0)
a8 <- 41
b8 <- 32
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 41
b7 <- 32
setchip(0)
a7 <- 3e
b7 <- 32
setchip(1)
a8 <- 42
b8 <- 32
setchip(0)
a8 <- 3f
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 45
b7 <- 32
setchip(0)
a7 <- 42
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 49
b7 <- 32
setchip(0)
a7 <- 46
b7 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 45
b7 <- 32
setchip(0)
a7 <- 42
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 41
b7 <- 32
setchip(0)
a7 <- 3e
b7 <- 32
setchip(1)
a8 <- 49
b8 <- 32
setchip(0)
a8 <- 46
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 3d
b7 <- 32
setchip(0)
a7 <- 3a
b7 <- 32
setchip(1)
a8 <- 45
b8 <- 32
setchip(0)
a8 <- 42
b8 <- 32
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 42
b7 <- 32
setchip(0)
a7 <- 3f
b7 <- 32
setchip(1)
a8 <- 41
b8 <- 32
setchip(0)
a8 <- 3e
b8 <- 32
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 47
b7 <- 32
setchip(0)
a7 <- 44
b7 <- 32
setchip(1)
a8 <- 3d
b8 <- 32
setchip(0)
a8 <- 3a
b8 <- 32
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 41
b8 <- 32
setchip(0)
a8 <- 3e
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 45
b8 <- 32
setchip(0)
a8 <- 42
b8 <- 32
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 49
b8 <- 32
setchip(0)
a8 <- 46
b8 <- 32
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 45
b8 <- 32
setchip(0)
a8 <- 42
b8 <- 32
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 41
b8 <- 32
setchip(0)
a8 <- 3e
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3d
b8 <- 32
setchip(0)
a8 <- 3a
b8 <- 32
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 42
b8 <- 32
setchip(0)
a8 <- 3f
b8 <- 32
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 47
b8 <- 32
setchip(0)
a8 <- 44
b8 <- 32
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- e1
b7 <- 31
setchip(0)
a7 <- de
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
setchip(1)
a7 <- e1
b7 <- 31
setchip(0)
a7 <- de
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
setchip(1)
a7 <- ed
b7 <- 31
setchip(0)
a7 <- ea
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 97
setchip(1)
a7 <- 9a
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 9f
b7 <- 31
setchip(0)
a7 <- 9c
b7 <- 31
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- a4
b7 <- 31
setchip(0)
a7 <- a1
b7 <- 31
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- ae
b7 <- 31
setchip(0)
a7 <- ab
b7 <- 31
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- e1
b8 <- 31
setchip(0)
a8 <- de
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a8 <- e1
b8 <- 31
setchip(0)
a8 <- de
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a8 <- ed
b8 <- 31
setchip(0)
a8 <- ea
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 97
setchip(1)
a8 <- 9a
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a8 <- 9f
b8 <- 31
setchip(0)
a8 <- 9c
b8 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a8 <- a4
b8 <- 31
setchip(0)
a8 <- a1
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a8 <- ae
b8 <- 31
setchip(0)
a8 <- ab
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
r50.00
4b <- 1f
43 <- 1a
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 6a
setchip(1)
a7 <- 6d
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 72
b7 <- 31
setchip(0)
a7 <- 6f
b7 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 77
b7 <- 31
setchip(0)
a7 <- 74
b7 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 7c
b7 <- 31
setchip(0)
a7 <- 79
b7 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 31
setchip(0)
a7 <- 80
b7 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 31
setchip(0)
a7 <- 80
b7 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 6a
setchip(1)
a8 <- 6d
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- 72
b8 <- 31
setchip(0)
a8 <- 6f
b8 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- 77
b8 <- 31
setchip(0)
a8 <- 74
b8 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- 7c
b8 <- 31
setchip(0)
a8 <- 79
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- 83
b8 <- 31
setchip(0)
a8 <- 80
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- 83
b8 <- 31
setchip(0)
a8 <- 80
b8 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 84
b7 <- 31
setchip(0)
a7 <- 81
b7 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 85
b7 <- 31
setchip(0)
a7 <- 82
b7 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 84
b7 <- 31
setchip(0)
a7 <- 81
b7 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 82
b7 <- 31
setchip(0)
a7 <- 7f
b7 <- 31
r50.00
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
r50.00
setchip(1)
a7 <- 82
b7 <- 31
setchip(0)
a7 <- 7f
b7 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 84
b7 <- 31
setchip(0)
a7 <- 81
b7 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 84
b8 <- 31
setchip(0)
a8 <- 81
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 84
b7 <- 31
setchip(0)
a7 <- 81
b7 <- 31
setchip(1)
a8 <- 85
b8 <- 31
setchip(0)
a8 <- 82
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 82
b7 <- 31
setchip(0)
a7 <- 7f
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 84
b8 <- 31
setchip(0)
a8 <- 81
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- 31
setchip(0)
a7 <- 80
b7 <- 31
setchip(1)
a8 <- 82
b8 <- 31
setchip(0)
a8 <- 7f
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 31
setchip(0)
a7 <- 86
b7 <- 31
setchip(1)
a8 <- 82
b8 <- 31
setchip(0)
a8 <- 7f
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 85
b7 <- 31
setchip(0)
a7 <- 82
b7 <- 31
setchip(1)
a8 <- 84
b8 <- 31
setchip(0)
a8 <- 81
b8 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 7d
b7 <- 31
setchip(0)
a7 <- 7a
b7 <- 31
setchip(1)
a8 <- 84
b8 <- 31
setchip(0)
a8 <- 81
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- 82
b8 <- 31
setchip(0)
a8 <- 7f
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 85
b7 <- 31
setchip(0)
a7 <- 82
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 89
b7 <- 31
setchip(0)
a7 <- 86
b7 <- 31
setchip(1)
a8 <- 83
b8 <- 31
setchip(0)
a8 <- 80
b8 <- 31
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 85
b7 <- 31
setchip(0)
a7 <- 82
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- 89
b8 <- 31
setchip(0)
a8 <- 86
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 7d
b7 <- 31
setchip(0)
a7 <- 7a
b7 <- 31
setchip(1)
a8 <- 85
b8 <- 31
setchip(0)
a8 <- 82
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 82
b7 <- 31
setchip(0)
a7 <- 7f
b7 <- 31
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 87
b7 <- 31
setchip(0)
a7 <- 84
b7 <- 31
setchip(1)
a8 <- 7d
b8 <- 31
setchip(0)
a8 <- 7a
b8 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 85
b8 <- 31
setchip(0)
a8 <- 82
b8 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 89
b8 <- 31
setchip(0)
a8 <- 86
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 31
setchip(0)
a7 <- 77
b7 <- 31
setchip(1)
a8 <- 85
b8 <- 31
setchip(0)
a8 <- 82
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 7d
b8 <- 31
setchip(0)
a8 <- 7a
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 82
b8 <- 31
setchip(0)
a8 <- 7f
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 87
b8 <- 31
setchip(0)
a8 <- 84
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 31
setchip(0)
a7 <- 77
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 7a
b8 <- 31
setchip(0)
a8 <- 77
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 7a
b7 <- 31
setchip(0)
a7 <- 77
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 7a
b8 <- 31
setchip(0)
a8 <- 77
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 7a
b7 <- 31
setchip(0)
a7 <- 77
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 7a
b8 <- 31
setchip(0)
a8 <- 77
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 7a
b7 <- 31
setchip(0)
a7 <- 77
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 7a
b8 <- 31
setchip(0)
a8 <- 77
b8 <- 31
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 7a
b7 <- 31
setchip(0)
a7 <- 77
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 7a
b8 <- 31
setchip(0)
a8 <- 77
b8 <- 31
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 7a
b7 <- 31
setchip(0)
a7 <- 77
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 7a
b8 <- 31
setchip(0)
a8 <- 77
b8 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 62
setchip(1)
a7 <- 65
setchip(0)
b7 <- 2e
setchip(1)
b7 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 6a
b7 <- 2e
setchip(0)
a7 <- 67
b7 <- 2e
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 6f
b7 <- 2e
setchip(0)
a7 <- 6c
b7 <- 2e
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 74
b7 <- 2e
setchip(0)
a7 <- 71
b7 <- 2e
setchip(1)
a8 <- 7a
b8 <- 31
setchip(0)
a8 <- 77
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 79
b7 <- 2e
setchip(0)
a7 <- 76
b7 <- 2e
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 7e
b7 <- 2e
setchip(0)
a7 <- 7b
b7 <- 2e
setchip(1)
a7 <- 74
b7 <- 2e
setchip(0)
a7 <- 71
b7 <- 2e
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 79
b7 <- 2e
setchip(0)
a7 <- 76
b7 <- 2e
setchip(1)
a7 <- 6f
b7 <- 2e
setchip(0)
a7 <- 6c
b7 <- 2e
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 74
b7 <- 2e
setchip(0)
a7 <- 71
b7 <- 2e
setchip(1)
a7 <- 6a
b7 <- 2e
setchip(0)
a7 <- 67
b7 <- 2e
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 6f
b7 <- 2e
setchip(0)
a7 <- 6c
b7 <- 2e
setchip(1)
a7 <- 65
b7 <- 2e
setchip(0)
a7 <- 62
b7 <- 2e
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 62
setchip(1)
a8 <- 65
setchip(0)
b8 <- 2e
setchip(1)
b8 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 6a
b7 <- 2e
setchip(0)
a7 <- 67
b7 <- 2e
setchip(1)
a7 <- 60
b7 <- 2e
setchip(0)
a7 <- 5d
b7 <- 2e
setchip(1)
a8 <- 6a
b8 <- 2e
setchip(0)
a8 <- 67
b8 <- 2e
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 65
b7 <- 2e
setchip(0)
a7 <- 62
b7 <- 2e
setchip(1)
a7 <- 5b
b7 <- 2e
setchip(0)
a7 <- 58
b7 <- 2e
setchip(1)
a8 <- 6f
b8 <- 2e
setchip(0)
a8 <- 6c
b8 <- 2e
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 60
b7 <- 2e
setchip(0)
a7 <- 5d
b7 <- 2e
setchip(1)
a7 <- 56
b7 <- 2e
setchip(0)
a7 <- 53
b7 <- 2e
setchip(1)
a8 <- 74
b8 <- 2e
setchip(0)
a8 <- 71
b8 <- 2e
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 5b
b7 <- 2e
setchip(0)
a7 <- 58
b7 <- 2e
setchip(1)
a7 <- 51
b7 <- 2e
setchip(0)
a7 <- 4e
b7 <- 2e
setchip(1)
a8 <- 79
b8 <- 2e
setchip(0)
a8 <- 76
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 56
b7 <- 2e
setchip(0)
a7 <- 53
b7 <- 2e
setchip(1)
a7 <- 4c
b7 <- 2e
setchip(0)
a7 <- 49
b7 <- 2e
setchip(1)
a8 <- 7e
b8 <- 2e
setchip(0)
a8 <- 7b
b8 <- 2e
setchip(1)
a8 <- 74
b8 <- 2e
setchip(0)
a8 <- 71
b8 <- 2e
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 51
b7 <- 2e
setchip(0)
a7 <- 4e
b7 <- 2e
setchip(1)
a7 <- 47
b7 <- 2e
setchip(0)
a7 <- 44
b7 <- 2e
setchip(1)
a8 <- 79
b8 <- 2e
setchip(0)
a8 <- 76
b8 <- 2e
setchip(1)
a8 <- 6f
b8 <- 2e
setchip(0)
a8 <- 6c
b8 <- 2e
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 4c
b7 <- 2e
setchip(0)
a7 <- 49
b7 <- 2e
setchip(1)
a7 <- 43
b7 <- 2e
setchip(0)
a7 <- 40
b7 <- 2e
setchip(1)
a8 <- 74
b8 <- 2e
setchip(0)
a8 <- 71
b8 <- 2e
setchip(1)
a8 <- 6a
b8 <- 2e
setchip(0)
a8 <- 67
b8 <- 2e
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 43
b7 <- 2e
setchip(0)
a7 <- 40
b7 <- 2e
setchip(1)
a8 <- 6f
b8 <- 2e
setchip(0)
a8 <- 6c
b8 <- 2e
setchip(1)
a8 <- 65
b8 <- 2e
setchip(0)
a8 <- 62
b8 <- 2e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a8 <- 6a
b8 <- 2e
setchip(0)
a8 <- 67
b8 <- 2e
setchip(1)
a8 <- 60
b8 <- 2e
setchip(0)
a8 <- 5d
b8 <- 2e
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a8 <- 65
b8 <- 2e
setchip(0)
a8 <- 62
b8 <- 2e
setchip(1)
a8 <- 5b
b8 <- 2e
setchip(0)
a8 <- 58
b8 <- 2e
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a8 <- 60
b8 <- 2e
setchip(0)
a8 <- 5d
b8 <- 2e
setchip(1)
a8 <- 56
b8 <- 2e
setchip(0)
a8 <- 53
b8 <- 2e
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a8 <- 5b
b8 <- 2e
setchip(0)
a8 <- 58
b8 <- 2e
setchip(1)
a8 <- 51
b8 <- 2e
setchip(0)
a8 <- 4e
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a8 <- 56
b8 <- 2e
setchip(0)
a8 <- 53
b8 <- 2e
setchip(1)
a8 <- 4c
b8 <- 2e
setchip(0)
a8 <- 49
b8 <- 2e
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a8 <- 51
b8 <- 2e
setchip(0)
a8 <- 4e
b8 <- 2e
setchip(1)
a8 <- 47
b8 <- 2e
setchip(0)
a8 <- 44
b8 <- 2e
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a8 <- 4c
b8 <- 2e
setchip(0)
a8 <- 49
b8 <- 2e
setchip(1)
a8 <- 43
b8 <- 2e
setchip(0)
a8 <- 40
b8 <- 2e
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a8 <- 43
b8 <- 2e
setchip(0)
a8 <- 40
b8 <- 2e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 4d
b7 <- 2e
setchip(0)
a7 <- 4a
b7 <- 2e
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 4e
b7 <- 2e
setchip(0)
a7 <- 4b
b7 <- 2e
setchip(1)
a7 <- 58
b7 <- 2e
setchip(0)
a7 <- 55
b7 <- 2e
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 59
b7 <- 2e
setchip(0)
a7 <- 56
b7 <- 2e
setchip(1)
a7 <- 63
b7 <- 2e
setchip(0)
a7 <- 60
b7 <- 2e
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 64
b7 <- 2e
setchip(0)
a7 <- 61
b7 <- 2e
setchip(1)
a7 <- 6e
b7 <- 2e
setchip(0)
a7 <- 6b
b7 <- 2e
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 6c
b7 <- 2e
setchip(0)
a7 <- 69
b7 <- 2e
setchip(1)
a7 <- 76
b7 <- 2e
setchip(0)
a7 <- 73
b7 <- 2e
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 74
b7 <- 2e
setchip(0)
a7 <- 71
b7 <- 2e
setchip(1)
a7 <- 7e
b7 <- 2e
setchip(0)
a7 <- 7b
b7 <- 2e
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 7c
b7 <- 2e
setchip(0)
a7 <- 79
b7 <- 2e
setchip(1)
a7 <- 86
b7 <- 2e
setchip(0)
a7 <- 83
b7 <- 2e
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 8b
b7 <- 2e
setchip(0)
a7 <- 88
b7 <- 2e
setchip(1)
a8 <- 4d
b8 <- 2e
setchip(0)
a8 <- 4a
b8 <- 2e
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 8d
b7 <- 2e
setchip(0)
a7 <- 8a
b7 <- 2e
setchip(1)
a8 <- 4e
b8 <- 2e
setchip(0)
a8 <- 4b
b8 <- 2e
setchip(1)
a8 <- 58
b8 <- 2e
setchip(0)
a8 <- 55
b8 <- 2e
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 8b
b7 <- 2e
setchip(0)
a7 <- 88
b7 <- 2e
setchip(1)
a8 <- 59
b8 <- 2e
setchip(0)
a8 <- 56
b8 <- 2e
setchip(1)
a8 <- 63
b8 <- 2e
setchip(0)
a8 <- 60
b8 <- 2e
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 64
b8 <- 2e
setchip(0)
a8 <- 61
b8 <- 2e
setchip(1)
a8 <- 6e
b8 <- 2e
setchip(0)
a8 <- 6b
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 87
b7 <- 2e
setchip(0)
a7 <- 84
b7 <- 2e
setchip(1)
a8 <- 6c
b8 <- 2e
setchip(0)
a8 <- 69
b8 <- 2e
setchip(1)
a8 <- 76
b8 <- 2e
setchip(0)
a8 <- 73
b8 <- 2e
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 8a
b7 <- 2e
setchip(0)
a7 <- 87
b7 <- 2e
setchip(1)
a8 <- 74
b8 <- 2e
setchip(0)
a8 <- 71
b8 <- 2e
setchip(1)
a8 <- 7e
b8 <- 2e
setchip(0)
a8 <- 7b
b8 <- 2e
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 8d
b7 <- 2e
setchip(0)
a7 <- 8a
b7 <- 2e
setchip(1)
a8 <- 7c
b8 <- 2e
setchip(0)
a8 <- 79
b8 <- 2e
setchip(1)
a8 <- 86
b8 <- 2e
setchip(0)
a8 <- 83
b8 <- 2e
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 90
b7 <- 2e
setchip(0)
a7 <- 8d
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- 8c
b7 <- 2e
setchip(0)
a7 <- 89
b7 <- 2e
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 8b
b8 <- 2e
setchip(0)
a8 <- 88
b8 <- 2e
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 85
b7 <- 2e
setchip(0)
a7 <- 82
b7 <- 2e
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 8d
b8 <- 2e
setchip(0)
a8 <- 8a
b8 <- 2e
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 85
b7 <- 2e
setchip(0)
a7 <- 82
b7 <- 2e
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 8b
b8 <- 2e
setchip(0)
a8 <- 88
b8 <- 2e
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 8d
b7 <- 2e
setchip(0)
a7 <- 8a
b7 <- 2e
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 8d
b7 <- 2e
setchip(0)
a7 <- 8a
b7 <- 2e
setchip(1)
a8 <- 87
b8 <- 2e
setchip(0)
a8 <- 84
b8 <- 2e
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 91
b7 <- 2e
setchip(0)
a7 <- 8e
b7 <- 2e
setchip(1)
a8 <- 8a
b8 <- 2e
setchip(0)
a8 <- 87
b8 <- 2e
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 8d
b7 <- 2e
setchip(0)
a7 <- 8a
b7 <- 2e
setchip(1)
a8 <- 8d
b8 <- 2e
setchip(0)
a8 <- 8a
b8 <- 2e
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 90
b8 <- 2e
setchip(0)
a8 <- 8d
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 85
b7 <- 2e
setchip(0)
a7 <- 82
b7 <- 2e
setchip(1)
a8 <- 8c
b8 <- 2e
setchip(0)
a8 <- 89
b8 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 8a
b7 <- 2e
setchip(0)
a7 <- 87
b7 <- 2e
setchip(1)
a8 <- 85
b8 <- 2e
setchip(0)
a8 <- 82
b8 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 85
b8 <- 2e
setchip(0)
a8 <- 82
b8 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 8d
b8 <- 2e
setchip(0)
a8 <- 8a
b8 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8d
b8 <- 2e
setchip(0)
a8 <- 8a
b8 <- 2e
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 91
b8 <- 2e
setchip(0)
a8 <- 8e
b8 <- 2e
r50.00
setchip(1)
a7 <- 82
b7 <- 2e
setchip(0)
a7 <- 7f
b7 <- 2e
setchip(1)
a8 <- 8d
b8 <- 2e
setchip(0)
a8 <- 8a
b8 <- 2e
r50.00
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 85
b8 <- 2e
setchip(0)
a8 <- 82
b8 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 8a
b8 <- 2e
setchip(0)
a8 <- 87
b8 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 82
b7 <- 2e
setchip(0)
a7 <- 7f
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 82
b8 <- 2e
setchip(0)
a8 <- 7f
b8 <- 2e
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 82
b7 <- 2e
setchip(0)
a7 <- 7f
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 82
b8 <- 2e
setchip(0)
a8 <- 7f
b8 <- 2e
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 82
b7 <- 2e
setchip(0)
a7 <- 7f
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 82
b8 <- 2e
setchip(0)
a8 <- 7f
b8 <- 2e
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 82
b7 <- 2e
setchip(0)
a7 <- 7f
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 82
b8 <- 2e
setchip(0)
a8 <- 7f
b8 <- 2e
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 82
b7 <- 2e
setchip(0)
a7 <- 7f
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 82
b8 <- 2e
setchip(0)
a8 <- 7f
b8 <- 2e
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 82
b7 <- 2e
setchip(0)
a7 <- 7f
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 82
b8 <- 2e
setchip(0)
a8 <- 7f
b8 <- 2e
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 82
b7 <- 2e
setchip(0)
a7 <- 7f
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 82
b8 <- 2e
setchip(0)
a8 <- 7f
b8 <- 2e
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 82
b7 <- 2e
setchip(0)
a7 <- 7f
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 82
b8 <- 2e
setchip(0)
a8 <- 7f
b8 <- 2e
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 82
b7 <- 2e
setchip(0)
a7 <- 7f
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 82
b8 <- 2e
setchip(0)
a8 <- 7f
b8 <- 2e
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 82
b7 <- 2e
setchip(0)
a7 <- 7f
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 82
b8 <- 2e
setchip(0)
a8 <- 7f
b8 <- 2e
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 94
b7 <- 2e
setchip(0)
a7 <- 91
b7 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
setchip(1)
a7 <- 8e
b7 <- 2e
setchip(0)
a7 <- 8b
b7 <- 2e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 82
b7 <- e
setchip(0)
a7 <- 7f
b7 <- e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 88
b7 <- e
setchip(0)
a7 <- 85
b7 <- e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 8e
b7 <- e
setchip(0)
a7 <- 8b
b7 <- e
setchip(1)
a8 <- 82
b8 <- 2e
setchip(0)
a8 <- 7f
b8 <- 2e
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 94
b7 <- e
setchip(0)
a7 <- 91
b7 <- e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 8e
b7 <- e
setchip(0)
a7 <- 8b
b7 <- e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 88
b7 <- e
setchip(0)
a7 <- 85
b7 <- e
setchip(1)
a8 <- 94
b8 <- 2e
setchip(0)
a8 <- 91
b8 <- 2e
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 82
b7 <- e
setchip(0)
a7 <- 7f
b7 <- e
setchip(1)
a8 <- 8e
b8 <- 2e
setchip(0)
a8 <- 8b
b8 <- 2e
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 88
b7 <- e
setchip(0)
a7 <- 85
b7 <- e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 8e
b7 <- e
setchip(0)
a7 <- 8b
b7 <- e
setchip(1)
a8 <- 82
b8 <- e
setchip(0)
a8 <- 7f
b8 <- e
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 94
b7 <- e
setchip(0)
a7 <- 91
b7 <- e
setchip(1)
a8 <- 88
b8 <- e
setchip(0)
a8 <- 85
b8 <- e
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 8e
b7 <- e
setchip(0)
a7 <- 8b
b7 <- e
setchip(1)
a8 <- 8e
b8 <- e
setchip(0)
a8 <- 8b
b8 <- e
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 88
b7 <- e
setchip(0)
a7 <- 85
b7 <- e
setchip(1)
a8 <- 94
b8 <- e
setchip(0)
a8 <- 91
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 82
b7 <- e
setchip(0)
a7 <- 7f
b7 <- e
setchip(1)
a8 <- 8e
b8 <- e
setchip(0)
a8 <- 8b
b8 <- e
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 88
b7 <- e
setchip(0)
a7 <- 85
b7 <- e
setchip(1)
a8 <- 88
b8 <- e
setchip(0)
a8 <- 85
b8 <- e
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 8e
b7 <- e
setchip(0)
a7 <- 8b
b7 <- e
setchip(1)
a8 <- 82
b8 <- e
setchip(0)
a8 <- 7f
b8 <- e
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 94
b7 <- e
setchip(0)
a7 <- 91
b7 <- e
setchip(1)
a8 <- 88
b8 <- e
setchip(0)
a8 <- 85
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- 6a
setchip(1)
a7 <- 6d
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 72
b7 <- 31
setchip(0)
a7 <- 6f
b7 <- 31
setchip(1)
a8 <- 8e
b8 <- e
setchip(0)
a8 <- 8b
b8 <- e
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 77
b7 <- 31
setchip(0)
a7 <- 74
b7 <- 31
setchip(1)
a8 <- 94
b8 <- e
setchip(0)
a8 <- 91
b8 <- e
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 7c
b7 <- 31
setchip(0)
a7 <- 79
b7 <- 31
setchip(1)
a8 <- 8e
b8 <- e
setchip(0)
a8 <- 8b
b8 <- e
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- 88
b8 <- e
setchip(0)
a8 <- 85
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 31
setchip(0)
a7 <- 80
b7 <- 31
setchip(1)
a8 <- 82
b8 <- e
setchip(0)
a8 <- 7f
b8 <- e
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 31
setchip(0)
a7 <- 80
b7 <- 31
setchip(1)
a8 <- 88
b8 <- e
setchip(0)
a8 <- 85
b8 <- e
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a8 <- 8e
b8 <- e
setchip(0)
a8 <- 8b
b8 <- e
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a8 <- 94
b8 <- e
setchip(0)
a8 <- 91
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- 6a
setchip(1)
a8 <- 6d
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a8 <- 72
b8 <- 31
setchip(0)
a8 <- 6f
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a8 <- 77
b8 <- 31
setchip(0)
a8 <- 74
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a8 <- 7c
b8 <- 31
setchip(0)
a8 <- 79
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a8 <- 83
b8 <- 31
setchip(0)
a8 <- 80
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a8 <- 83
b8 <- 31
setchip(0)
a8 <- 80
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 84
b7 <- 31
setchip(0)
a7 <- 81
b7 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 85
b7 <- 31
setchip(0)
a7 <- 82
b7 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 84
b7 <- 31
setchip(0)
a7 <- 81
b7 <- 31
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 82
b7 <- 31
setchip(0)
a7 <- 7f
b7 <- 31
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 82
b7 <- 31
setchip(0)
a7 <- 7f
b7 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 84
b7 <- 31
setchip(0)
a7 <- 81
b7 <- 31
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 84
b8 <- 31
setchip(0)
a8 <- 81
b8 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 84
b7 <- 31
setchip(0)
a7 <- 81
b7 <- 31
setchip(1)
a8 <- 85
b8 <- 31
setchip(0)
a8 <- 82
b8 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 82
b7 <- 31
setchip(0)
a7 <- 7f
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 84
b8 <- 31
setchip(0)
a8 <- 81
b8 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 83
b7 <- 31
setchip(0)
a7 <- 80
b7 <- 31
setchip(1)
a8 <- 82
b8 <- 31
setchip(0)
a8 <- 7f
b8 <- 31
r50.00
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
setchip(1)
a7 <- 89
b7 <- 31
setchip(0)
a7 <- 86
b7 <- 31
setchip(1)
a8 <- 82
b8 <- 31
setchip(0)
a8 <- 7f
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 85
b7 <- 31
setchip(0)
a7 <- 82
b7 <- 31
setchip(1)
a8 <- 84
b8 <- 31
setchip(0)
a8 <- 81
b8 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 7d
b7 <- 31
setchip(0)
a7 <- 7a
b7 <- 31
setchip(1)
a8 <- 84
b8 <- 31
setchip(0)
a8 <- 81
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- 82
b8 <- 31
setchip(0)
a8 <- 7f
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 85
b7 <- 31
setchip(0)
a7 <- 82
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 31
setchip(0)
a7 <- 86
b7 <- 31
setchip(1)
a8 <- 83
b8 <- 31
setchip(0)
a8 <- 80
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 85
b7 <- 31
setchip(0)
a7 <- 82
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- 89
b8 <- 31
setchip(0)
a8 <- 86
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 7d
b7 <- 31
setchip(0)
a7 <- 7a
b7 <- 31
setchip(1)
a8 <- 85
b8 <- 31
setchip(0)
a8 <- 82
b8 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 82
b7 <- 31
setchip(0)
a7 <- 7f
b7 <- 31
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 87
b7 <- 31
setchip(0)
a7 <- 84
b7 <- 31
setchip(1)
a8 <- 7d
b8 <- 31
setchip(0)
a8 <- 7a
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 85
b8 <- 31
setchip(0)
a8 <- 82
b8 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 89
b8 <- 31
setchip(0)
a8 <- 86
b8 <- 31
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 7a
b7 <- 31
setchip(0)
a7 <- 77
b7 <- 31
setchip(1)
a8 <- 85
b8 <- 31
setchip(0)
a8 <- 82
b8 <- 31
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 7d
b8 <- 31
setchip(0)
a8 <- 7a
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 82
b8 <- 31
setchip(0)
a8 <- 7f
b8 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 87
b8 <- 31
setchip(0)
a8 <- 84
b8 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 31
setchip(0)
a7 <- 77
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 7a
b8 <- 31
setchip(0)
a8 <- 77
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 31
setchip(0)
a7 <- 77
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 7a
b8 <- 31
setchip(0)
a8 <- 77
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 31
setchip(0)
a7 <- 89
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 31
setchip(0)
a7 <- 83
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 31
setchip(0)
a7 <- 7d
b7 <- 31
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- c9
setchip(1)
a7 <- cc
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- d1
b7 <- 31
setchip(0)
a7 <- ce
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- d6
b7 <- 31
setchip(0)
a7 <- d3
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- db
b7 <- 31
setchip(0)
a7 <- d8
b7 <- 31
setchip(1)
a8 <- 7a
b8 <- 31
setchip(0)
a8 <- 77
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- e0
b7 <- 31
setchip(0)
a7 <- dd
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 8c
b8 <- 31
setchip(0)
a8 <- 89
b8 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 86
b8 <- 31
setchip(0)
a8 <- 83
b8 <- 31
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 80
b8 <- 31
setchip(0)
a8 <- 7d
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- c9
setchip(1)
a8 <- cc
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- d1
b8 <- 31
setchip(0)
a8 <- ce
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- d6
b8 <- 31
setchip(0)
a8 <- d3
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- db
b8 <- 31
setchip(0)
a8 <- d8
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e0
b8 <- 31
setchip(0)
a8 <- dd
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- e8
b7 <- 31
setchip(0)
a7 <- e5
b7 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- e9
b7 <- 31
setchip(0)
a7 <- e6
b7 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- ea
b7 <- 31
setchip(0)
a7 <- e7
b7 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- e8
b7 <- 31
setchip(0)
a7 <- e5
b7 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- e6
b7 <- 31
setchip(0)
a7 <- e3
b7 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- e4
b7 <- 31
setchip(0)
a7 <- e1
b7 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- e6
b7 <- 31
setchip(0)
a7 <- e3
b7 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- e8
b7 <- 31
setchip(0)
a7 <- e5
b7 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- ea
b7 <- 31
setchip(0)
a7 <- e7
b7 <- 31
setchip(1)
a8 <- e8
b8 <- 31
setchip(0)
a8 <- e5
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- e8
b7 <- 31
setchip(0)
a7 <- e5
b7 <- 31
setchip(1)
a8 <- e9
b8 <- 31
setchip(0)
a8 <- e6
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- e6
b7 <- 31
setchip(0)
a7 <- e3
b7 <- 31
setchip(1)
a8 <- ea
b8 <- 31
setchip(0)
a8 <- e7
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- e4
b7 <- 31
setchip(0)
a7 <- e1
b7 <- 31
setchip(1)
a8 <- e8
b8 <- 31
setchip(0)
a8 <- e5
b8 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e6
b8 <- 31
setchip(0)
a8 <- e3
b8 <- 31
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- ea
b7 <- 31
setchip(0)
a7 <- e7
b7 <- 31
setchip(1)
a8 <- e4
b8 <- 31
setchip(0)
a8 <- e1
b8 <- 31
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- ed
b7 <- 31
setchip(0)
a7 <- ea
b7 <- 31
setchip(1)
a8 <- e6
b8 <- 31
setchip(0)
a8 <- e3
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- e9
b7 <- 31
setchip(0)
a7 <- e6
b7 <- 31
setchip(1)
a8 <- e8
b8 <- 31
setchip(0)
a8 <- e5
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a8 <- ea
b8 <- 31
setchip(0)
a8 <- e7
b8 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- e1
b7 <- 31
setchip(0)
a7 <- de
b7 <- 31
setchip(1)
a8 <- e8
b8 <- 31
setchip(0)
a8 <- e5
b8 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a8 <- e6
b8 <- 31
setchip(0)
a8 <- e3
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- e9
b7 <- 31
setchip(0)
a7 <- e6
b7 <- 31
setchip(1)
a8 <- e4
b8 <- 31
setchip(0)
a8 <- e1
b8 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- ed
b7 <- 31
setchip(0)
a7 <- ea
b7 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- e9
b7 <- 31
setchip(0)
a7 <- e6
b7 <- 31
setchip(1)
a8 <- ea
b8 <- 31
setchip(0)
a8 <- e7
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a8 <- ed
b8 <- 31
setchip(0)
a8 <- ea
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- e1
b7 <- 11
setchip(0)
a7 <- de
b7 <- 11
setchip(1)
a8 <- e9
b8 <- 31
setchip(0)
a8 <- e6
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- e6
b7 <- 11
setchip(0)
a7 <- e3
b7 <- 11
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- eb
b7 <- 11
setchip(0)
a7 <- e8
b7 <- 11
setchip(1)
a8 <- e1
b8 <- 31
setchip(0)
a8 <- de
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- f0
b7 <- 11
setchip(0)
a7 <- ed
b7 <- 11
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- ea
b7 <- 11
setchip(0)
a7 <- e7
b7 <- 11
setchip(1)
a8 <- e9
b8 <- 31
setchip(0)
a8 <- e6
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- e4
b7 <- 11
setchip(0)
a7 <- e1
b7 <- 11
setchip(1)
a8 <- ed
b8 <- 31
setchip(0)
a8 <- ea
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- de
b7 <- 11
setchip(0)
a7 <- db
b7 <- 11
setchip(1)
a8 <- e9
b8 <- 31
setchip(0)
a8 <- e6
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- e4
b7 <- 11
setchip(0)
a7 <- e1
b7 <- 11
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- b7
b7 <- 31
setchip(0)
a7 <- b4
b7 <- 31
setchip(1)
a7 <- c1
b7 <- 31
setchip(0)
a7 <- be
b7 <- 31
setchip(1)
a8 <- e1
b8 <- 11
setchip(0)
a8 <- de
b8 <- 11
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- c6
b7 <- 31
setchip(0)
a7 <- c3
b7 <- 31
setchip(1)
a7 <- d0
b7 <- 31
setchip(0)
a7 <- cd
b7 <- 31
setchip(1)
a8 <- e6
b8 <- 11
setchip(0)
a8 <- e3
b8 <- 11
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- d5
b7 <- 31
setchip(0)
a7 <- d2
b7 <- 31
setchip(1)
a7 <- df
b7 <- 31
setchip(0)
a7 <- dc
b7 <- 31
setchip(1)
a8 <- eb
b8 <- 11
setchip(0)
a8 <- e8
b8 <- 11
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- da
b7 <- 31
setchip(0)
a7 <- d7
b7 <- 31
setchip(1)
a7 <- e4
b7 <- 31
setchip(0)
a7 <- e1
b7 <- 31
setchip(1)
a8 <- f0
b8 <- 11
setchip(0)
a8 <- ed
b8 <- 11
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- df
b7 <- 31
setchip(0)
a7 <- dc
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- ea
b8 <- 11
setchip(0)
a8 <- e7
b8 <- 11
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e4
b8 <- 11
setchip(0)
a8 <- e1
b8 <- 11
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- de
b8 <- 11
setchip(0)
a8 <- db
b8 <- 11
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e4
b8 <- 11
setchip(0)
a8 <- e1
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a8 <- b7
b8 <- 31
setchip(0)
a8 <- b4
b8 <- 31
setchip(1)
a8 <- c1
b8 <- 31
setchip(0)
a8 <- be
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- dd
b7 <- 31
setchip(0)
a7 <- da
b7 <- 31
setchip(1)
a8 <- c6
b8 <- 31
setchip(0)
a8 <- c3
b8 <- 31
setchip(1)
a8 <- d0
b8 <- 31
setchip(0)
a8 <- cd
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- d8
b7 <- 31
setchip(0)
a7 <- d5
b7 <- 31
setchip(1)
a8 <- d5
b8 <- 31
setchip(0)
a8 <- d2
b8 <- 31
setchip(1)
a8 <- df
b8 <- 31
setchip(0)
a8 <- dc
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- d3
b7 <- 31
setchip(0)
a7 <- d0
b7 <- 31
setchip(1)
a8 <- da
b8 <- 31
setchip(0)
a8 <- d7
b8 <- 31
setchip(1)
a8 <- e4
b8 <- 31
setchip(0)
a8 <- e1
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- ce
b7 <- 31
setchip(0)
a7 <- cb
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- df
b8 <- 31
setchip(0)
a8 <- dc
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a8 <- dd
b8 <- 31
setchip(0)
a8 <- da
b8 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a8 <- d8
b8 <- 31
setchip(0)
a8 <- d5
b8 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a8 <- d3
b8 <- 31
setchip(0)
a8 <- d0
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a8 <- ce
b8 <- 31
setchip(0)
a8 <- cb
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- ec
b7 <- 31
setchip(0)
a7 <- e9
b7 <- 31
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- f1
b7 <- 31
setchip(0)
a7 <- ee
b7 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- f6
b7 <- 31
setchip(0)
a7 <- f3
b7 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- fb
b7 <- 31
setchip(0)
a7 <- f8
b7 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 0
b7 <- 32
setchip(0)
a7 <- fd
b7 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a8 <- ec
b8 <- 31
setchip(0)
a8 <- e9
b8 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a8 <- f1
b8 <- 31
setchip(0)
a8 <- ee
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a8 <- f6
b8 <- 31
setchip(0)
a8 <- f3
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a8 <- fb
b8 <- 31
setchip(0)
a8 <- f8
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a8 <- 0
b8 <- 32
setchip(0)
a8 <- fd
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 6a
setchip(1)
a7 <- 6d
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 72
b7 <- 31
setchip(0)
a7 <- 6f
b7 <- 31
setchip(1)
a7 <- 7c
b7 <- 31
setchip(0)
a7 <- 79
b7 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a7 <- 8b
b7 <- 31
setchip(0)
a7 <- 88
b7 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 90
b7 <- 31
setchip(0)
a7 <- 8d
b7 <- 31
setchip(1)
a7 <- 9a
b7 <- 31
setchip(0)
a7 <- 97
b7 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 95
b7 <- 31
setchip(0)
a7 <- 92
b7 <- 31
setchip(1)
a7 <- 9f
b7 <- 31
setchip(0)
a7 <- 9c
b7 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 9a
b7 <- 31
setchip(0)
a7 <- 97
b7 <- 31
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- ad
b7 <- 31
setchip(0)
a7 <- aa
b7 <- 31
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- ad
b7 <- 31
setchip(0)
a7 <- aa
b7 <- 31
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- ad
b7 <- 31
setchip(0)
a7 <- aa
b7 <- 31
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 6a
setchip(1)
a8 <- 6d
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- ad
b7 <- 31
setchip(0)
a7 <- aa
b7 <- 31
setchip(1)
a8 <- 72
b8 <- 31
setchip(0)
a8 <- 6f
b8 <- 31
setchip(1)
a8 <- 7c
b8 <- 31
setchip(0)
a8 <- 79
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- a8
b7 <- 31
setchip(0)
a7 <- a5
b7 <- 31
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
setchip(1)
a8 <- 8b
b8 <- 31
setchip(0)
a8 <- 88
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- a3
b7 <- 31
setchip(0)
a7 <- a0
b7 <- 31
setchip(1)
a8 <- 90
b8 <- 31
setchip(0)
a8 <- 8d
b8 <- 31
setchip(1)
a8 <- 9a
b8 <- 31
setchip(0)
a8 <- 97
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 9e
b7 <- 31
setchip(0)
a7 <- 9b
b7 <- 31
setchip(1)
a8 <- 95
b8 <- 31
setchip(0)
a8 <- 92
b8 <- 31
setchip(1)
a8 <- 9f
b8 <- 31
setchip(0)
a8 <- 9c
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 99
b7 <- 31
setchip(0)
a7 <- 96
b7 <- 31
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- 9a
b8 <- 31
setchip(0)
a8 <- 97
b8 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- ad
b7 <- 31
setchip(0)
a7 <- aa
b7 <- 31
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- ad
b8 <- 31
setchip(0)
a8 <- aa
b8 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- ad
b7 <- 31
setchip(0)
a7 <- aa
b7 <- 31
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- ad
b8 <- 31
setchip(0)
a8 <- aa
b8 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- ad
b8 <- 31
setchip(0)
a8 <- aa
b8 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- ad
b8 <- 31
setchip(0)
a8 <- aa
b8 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- a8
b8 <- 31
setchip(0)
a8 <- a5
b8 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- a3
b8 <- 31
setchip(0)
a8 <- a0
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- 9e
b8 <- 31
setchip(0)
a8 <- 9b
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- 99
b8 <- 31
setchip(0)
a8 <- 96
b8 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- ad
b8 <- 31
setchip(0)
a8 <- aa
b8 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- ad
b8 <- 31
setchip(0)
a8 <- aa
b8 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- b3
b7 <- 31
setchip(0)
a7 <- b0
b7 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- b4
b7 <- 31
setchip(0)
a7 <- b1
b7 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- b3
b7 <- 31
setchip(0)
a7 <- b0
b7 <- 31
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- b1
b7 <- 31
setchip(0)
a7 <- ae
b7 <- 31
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- b1
b7 <- 31
setchip(0)
a7 <- ae
b7 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- b3
b7 <- 31
setchip(0)
a7 <- b0
b7 <- 31
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b3
b8 <- 31
setchip(0)
a8 <- b0
b8 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- b3
b7 <- 31
setchip(0)
a7 <- b0
b7 <- 31
setchip(1)
a8 <- b4
b8 <- 31
setchip(0)
a8 <- b1
b8 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- b1
b7 <- 31
setchip(0)
a7 <- ae
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- b3
b8 <- 31
setchip(0)
a8 <- b0
b8 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- b1
b8 <- 31
setchip(0)
a8 <- ae
b8 <- 31
r50.00
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
setchip(1)
a7 <- b8
b7 <- 31
setchip(0)
a7 <- b5
b7 <- 31
setchip(1)
a8 <- b1
b8 <- 31
setchip(0)
a8 <- ae
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- b4
b7 <- 31
setchip(0)
a7 <- b1
b7 <- 31
setchip(1)
a8 <- b3
b8 <- 31
setchip(0)
a8 <- b0
b8 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- b0
b7 <- 31
setchip(0)
a7 <- ad
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- ac
b7 <- 31
setchip(0)
a7 <- a9
b7 <- 31
setchip(1)
a8 <- b3
b8 <- 31
setchip(0)
a8 <- b0
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- b0
b7 <- 31
setchip(0)
a7 <- ad
b7 <- 31
setchip(1)
a8 <- b1
b8 <- 31
setchip(0)
a8 <- ae
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- b4
b7 <- 31
setchip(0)
a7 <- b1
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- b8
b7 <- 31
setchip(0)
a7 <- b5
b7 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- b4
b7 <- 31
setchip(0)
a7 <- b1
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- b0
b7 <- 31
setchip(0)
a7 <- ad
b7 <- 31
setchip(1)
a8 <- b8
b8 <- 31
setchip(0)
a8 <- b5
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- ac
b7 <- 31
setchip(0)
a7 <- a9
b7 <- 31
setchip(1)
a8 <- b4
b8 <- 31
setchip(0)
a8 <- b1
b8 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- b1
b7 <- 31
setchip(0)
a7 <- ae
b7 <- 31
setchip(1)
a8 <- b0
b8 <- 31
setchip(0)
a8 <- ad
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- b6
b7 <- 31
setchip(0)
a7 <- b3
b7 <- 31
setchip(1)
a8 <- ac
b8 <- 31
setchip(0)
a8 <- a9
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- b0
b8 <- 31
setchip(0)
a8 <- ad
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b4
b8 <- 31
setchip(0)
a8 <- b1
b8 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- b8
b8 <- 31
setchip(0)
a8 <- b5
b8 <- 31
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b4
b8 <- 31
setchip(0)
a8 <- b1
b8 <- 31
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- b0
b8 <- 31
setchip(0)
a8 <- ad
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- ac
b8 <- 31
setchip(0)
a8 <- a9
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- b1
b8 <- 31
setchip(0)
a8 <- ae
b8 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b6
b8 <- 31
setchip(0)
a8 <- b3
b8 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- 11
setchip(0)
a7 <- b8
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 11
setchip(0)
a7 <- a6
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- 11
setchip(0)
a7 <- b8
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 11
setchip(0)
a7 <- a6
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- bb
b7 <- 11
setchip(0)
a7 <- b8
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- a9
b7 <- 11
setchip(0)
a7 <- a6
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- bb
b7 <- 11
setchip(0)
a7 <- b8
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- a9
b7 <- 11
setchip(0)
a7 <- a6
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- bb
b7 <- 11
setchip(0)
a7 <- b8
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- a9
b7 <- 11
setchip(0)
a7 <- a6
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
setchip(1)
a7 <- bb
b7 <- 11
setchip(0)
a7 <- b8
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- a9
b7 <- 11
setchip(0)
a7 <- a6
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- 11
setchip(0)
a7 <- b8
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 11
setchip(0)
a7 <- a6
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- bb
b7 <- 11
setchip(0)
a7 <- b8
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- a9
b7 <- 11
setchip(0)
a7 <- a6
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 11
setchip(0)
a7 <- b8
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 11
setchip(0)
a7 <- a6
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 11
setchip(0)
a7 <- b8
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 11
setchip(0)
a7 <- a6
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 11
setchip(0)
a7 <- b8
b7 <- 11
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 11
setchip(0)
a7 <- b2
b7 <- 11
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- af
b7 <- 11
setchip(0)
a7 <- ac
b7 <- 11
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 97
setchip(1)
a7 <- 9a
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 9f
b7 <- 31
setchip(0)
a7 <- 9c
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- a4
b7 <- 31
setchip(0)
a7 <- a1
b7 <- 31
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 11
setchip(0)
a8 <- a6
b8 <- 11
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- ae
b7 <- 31
setchip(0)
a7 <- ab
b7 <- 31
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 11
setchip(0)
a8 <- b8
b8 <- 11
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- b5
b8 <- 11
setchip(0)
a8 <- b2
b8 <- 11
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a8 <- af
b8 <- 11
setchip(0)
a8 <- ac
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 62
setchip(1)
a7 <- 65
setchip(0)
b7 <- 2e
setchip(1)
b7 <- 2e
54 <- 10
setchip(0)
54 <- 10
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 97
setchip(1)
a8 <- 9a
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 6a
b7 <- 2e
setchip(0)
a7 <- 67
b7 <- 2e
setchip(1)
a8 <- 9f
b8 <- 31
setchip(0)
a8 <- 9c
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 6f
b7 <- 2e
setchip(0)
a7 <- 6c
b7 <- 2e
setchip(1)
a8 <- a4
b8 <- 31
setchip(0)
a8 <- a1
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 74
b7 <- 2e
setchip(0)
a7 <- 71
b7 <- 2e
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 79
b7 <- 2e
setchip(0)
a7 <- 76
b7 <- 2e
setchip(1)
a8 <- ae
b8 <- 31
setchip(0)
a8 <- ab
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 7e
b7 <- e
setchip(0)
a7 <- 7b
b7 <- e
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 83
b7 <- e
setchip(0)
a7 <- 80
b7 <- e
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 88
b7 <- e
setchip(0)
a7 <- 85
b7 <- e
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 89
b7 <- e
setchip(0)
a7 <- 86
b7 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 2d
setchip(1)
b7 <- 2d
54 <- 10
setchip(0)
54 <- 10
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 62
setchip(1)
a8 <- 65
setchip(0)
b8 <- 2e
setchip(1)
b8 <- 2e
55 <- 1a
setchip(0)
55 <- 1a
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- ec
b7 <- 2d
setchip(0)
a7 <- e9
b7 <- 2d
setchip(1)
a8 <- 6a
b8 <- 2e
setchip(0)
a8 <- 67
b8 <- 2e
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- f1
b7 <- 2d
setchip(0)
a7 <- ee
b7 <- 2d
setchip(1)
a8 <- 6f
b8 <- 2e
setchip(0)
a8 <- 6c
b8 <- 2e
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- f6
b7 <- 2d
setchip(0)
a7 <- f3
b7 <- 2d
setchip(1)
a8 <- 74
b8 <- 2e
setchip(0)
a8 <- 71
b8 <- 2e
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- fb
b7 <- 2d
setchip(0)
a7 <- f8
b7 <- 2d
setchip(1)
a8 <- 79
b8 <- 2e
setchip(0)
a8 <- 76
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
b7 <- d
setchip(1)
b7 <- d
setchip(0)
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 0
b7 <- e
setchip(0)
a7 <- fd
b7 <- d
setchip(1)
a8 <- 7e
b8 <- e
setchip(0)
a8 <- 7b
b8 <- e
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 4
b7 <- e
setchip(0)
a7 <- 1
b7 <- e
setchip(1)
a8 <- 83
b8 <- e
setchip(0)
a8 <- 80
b8 <- e
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a8 <- 88
b8 <- e
setchip(0)
a8 <- 85
b8 <- e
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a8 <- 89
b8 <- e
setchip(0)
a8 <- 86
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- c9
setchip(1)
a7 <- cc
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 2d
setchip(1)
b8 <- 2d
55 <- 1a
setchip(0)
55 <- 1a
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- d1
b7 <- 31
setchip(0)
a7 <- ce
b7 <- 31
setchip(1)
a8 <- ec
b8 <- 2d
setchip(0)
a8 <- e9
b8 <- 2d
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- d6
b7 <- 31
setchip(0)
a7 <- d3
b7 <- 31
setchip(1)
a8 <- f1
b8 <- 2d
setchip(0)
a8 <- ee
b8 <- 2d
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- db
b7 <- 31
setchip(0)
a7 <- d8
b7 <- 31
setchip(1)
a8 <- f6
b8 <- 2d
setchip(0)
a8 <- f3
b8 <- 2d
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- e0
b7 <- 31
setchip(0)
a7 <- dd
b7 <- 31
setchip(1)
a8 <- fb
b8 <- 2d
setchip(0)
a8 <- f8
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
b8 <- d
setchip(1)
b8 <- d
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a8 <- 0
b8 <- e
setchip(0)
a8 <- fd
b8 <- d
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- 4
b8 <- e
setchip(0)
a8 <- 1
b8 <- e
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 6a
setchip(1)
a7 <- 6d
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
54 <- 10
setchip(0)
54 <- 10
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- c9
setchip(1)
a8 <- cc
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 72
b7 <- 31
setchip(0)
a7 <- 6f
b7 <- 31
setchip(1)
a8 <- d1
b8 <- 31
setchip(0)
a8 <- ce
b8 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 77
b7 <- 31
setchip(0)
a7 <- 74
b7 <- 31
setchip(1)
a8 <- d6
b8 <- 31
setchip(0)
a8 <- d3
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 7c
b7 <- 31
setchip(0)
a7 <- 79
b7 <- 31
setchip(1)
a8 <- db
b8 <- 31
setchip(0)
a8 <- d8
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- e0
b8 <- 31
setchip(0)
a8 <- dd
b8 <- 31
r50.00
4b <- 37
43 <- 36
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- 11
setchip(0)
a7 <- 80
b7 <- 11
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- 11
setchip(0)
a7 <- 80
b7 <- 11
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 62
setchip(1)
a7 <- 65
setchip(0)
b7 <- 2e
setchip(1)
b7 <- 2e
54 <- 10
setchip(0)
54 <- 10
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 6a
setchip(1)
a8 <- 6d
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
55 <- 1a
setchip(0)
55 <- 1a
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 6a
b7 <- 2e
setchip(0)
a7 <- 67
b7 <- 2e
setchip(1)
a8 <- 72
b8 <- 31
setchip(0)
a8 <- 6f
b8 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 6f
b7 <- 2e
setchip(0)
a7 <- 6c
b7 <- 2e
setchip(1)
a8 <- 77
b8 <- 31
setchip(0)
a8 <- 74
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 74
b7 <- 2e
setchip(0)
a7 <- 71
b7 <- 2e
setchip(1)
a8 <- 7c
b8 <- 31
setchip(0)
a8 <- 79
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 79
b7 <- 2e
setchip(0)
a7 <- 76
b7 <- 2e
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b7 <- e
setchip(1)
b7 <- e
setchip(0)
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 7e
b7 <- e
setchip(0)
a7 <- 7b
b7 <- e
setchip(1)
a8 <- 83
b8 <- 11
setchip(0)
a8 <- 80
b8 <- 11
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 83
b7 <- e
setchip(0)
a7 <- 80
b7 <- e
setchip(1)
a8 <- 83
b8 <- 11
setchip(0)
a8 <- 80
b8 <- 11
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 88
b7 <- e
setchip(0)
a7 <- 85
b7 <- e
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 89
b7 <- e
setchip(0)
a7 <- 86
b7 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- c9
setchip(1)
a7 <- cc
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 62
setchip(1)
a8 <- 65
setchip(0)
b8 <- 2e
setchip(1)
b8 <- 2e
55 <- 1a
setchip(0)
55 <- 1a
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- d1
b7 <- 31
setchip(0)
a7 <- ce
b7 <- 31
setchip(1)
a8 <- 6a
b8 <- 2e
setchip(0)
a8 <- 67
b8 <- 2e
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- d6
b7 <- 31
setchip(0)
a7 <- d3
b7 <- 31
setchip(1)
a8 <- 6f
b8 <- 2e
setchip(0)
a8 <- 6c
b8 <- 2e
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- db
b7 <- 31
setchip(0)
a7 <- d8
b7 <- 31
setchip(1)
a8 <- 74
b8 <- 2e
setchip(0)
a8 <- 71
b8 <- 2e
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- e0
b7 <- 31
setchip(0)
a7 <- dd
b7 <- 31
setchip(1)
a8 <- 79
b8 <- 2e
setchip(0)
a8 <- 76
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a7 <- f9
b7 <- 31
setchip(0)
a7 <- f6
b7 <- 31
setchip(1)
a8 <- 7e
b8 <- e
setchip(0)
a8 <- 7b
b8 <- e
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a7 <- fb
b7 <- 31
setchip(0)
a7 <- f8
b7 <- 31
setchip(1)
a8 <- 83
b8 <- e
setchip(0)
a8 <- 80
b8 <- e
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- f6
b7 <- 31
setchip(0)
a7 <- f3
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 88
b8 <- e
setchip(0)
a8 <- 85
b8 <- e
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 89
b8 <- e
setchip(0)
a8 <- 86
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- c9
setchip(1)
a8 <- cc
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a8 <- d1
b8 <- 31
setchip(0)
a8 <- ce
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- fa
b7 <- 31
setchip(0)
a7 <- f7
b7 <- 31
setchip(1)
a8 <- d6
b8 <- 31
setchip(0)
a8 <- d3
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- f5
b7 <- 31
setchip(0)
a7 <- f2
b7 <- 31
setchip(1)
a8 <- db
b8 <- 31
setchip(0)
a8 <- d8
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- f0
b7 <- 31
setchip(0)
a7 <- ed
b7 <- 31
setchip(1)
a8 <- e0
b8 <- 31
setchip(0)
a8 <- dd
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- eb
b7 <- 31
setchip(0)
a7 <- e8
b7 <- 31
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
setchip(1)
a8 <- f9
b8 <- 31
setchip(0)
a8 <- f6
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- fa
b7 <- 31
setchip(0)
a7 <- f7
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
setchip(1)
a8 <- fb
b8 <- 31
setchip(0)
a8 <- f8
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- f6
b8 <- 31
setchip(0)
a8 <- f3
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- fa
b8 <- 31
setchip(0)
a8 <- f7
b8 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- f5
b8 <- 31
setchip(0)
a8 <- f2
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- f0
b8 <- 31
setchip(0)
a8 <- ed
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- eb
b8 <- 31
setchip(0)
a8 <- e8
b8 <- 31
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- fa
b8 <- 31
setchip(0)
a8 <- f7
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 5
b7 <- 32
setchip(0)
a7 <- 2
b7 <- 32
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 6
b7 <- 32
setchip(0)
a7 <- 3
b7 <- 32
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 5
b7 <- 32
setchip(0)
a7 <- 2
b7 <- 32
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 3
b7 <- 32
setchip(0)
a7 <- 0
b7 <- 32
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 1
b7 <- 32
setchip(0)
a7 <- fe
b7 <- 31
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 3
b7 <- 32
setchip(0)
a7 <- 0
b7 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 5
b7 <- 32
setchip(0)
a7 <- 2
b7 <- 32
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
setchip(1)
a8 <- 5
b8 <- 32
setchip(0)
a8 <- 2
b8 <- 32
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 5
b7 <- 32
setchip(0)
a7 <- 2
b7 <- 32
setchip(1)
a8 <- 6
b8 <- 32
setchip(0)
a8 <- 3
b8 <- 32
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 3
b7 <- 32
setchip(0)
a7 <- 0
b7 <- 32
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 1
b7 <- 32
setchip(0)
a7 <- fe
b7 <- 31
setchip(1)
a8 <- 5
b8 <- 32
setchip(0)
a8 <- 2
b8 <- 32
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 3
b8 <- 32
setchip(0)
a8 <- 0
b8 <- 32
r50.00
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
setchip(1)
a8 <- 1
b8 <- 32
setchip(0)
a8 <- fe
b8 <- 31
r50.00
setchip(1)
a7 <- a
b7 <- 32
setchip(0)
a7 <- 7
b7 <- 32
setchip(1)
a8 <- 3
b8 <- 32
setchip(0)
a8 <- 0
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 6
b7 <- 32
setchip(0)
a7 <- 3
b7 <- 32
setchip(1)
a8 <- 5
b8 <- 32
setchip(0)
a8 <- 2
b8 <- 32
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 2
b7 <- 32
setchip(0)
a7 <- ff
b7 <- 31
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- fe
b7 <- 31
setchip(0)
a7 <- fb
b7 <- 31
setchip(1)
a8 <- 5
b8 <- 32
setchip(0)
a8 <- 2
b8 <- 32
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 2
b7 <- 32
setchip(0)
a7 <- ff
b7 <- 31
setchip(1)
a8 <- 3
b8 <- 32
setchip(0)
a8 <- 0
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 6
b7 <- 32
setchip(0)
a7 <- 3
b7 <- 32
setchip(1)
a8 <- 1
b8 <- 32
setchip(0)
a8 <- fe
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- a
b7 <- 32
setchip(0)
a7 <- 7
b7 <- 32
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 6
b7 <- 32
setchip(0)
a7 <- 3
b7 <- 32
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 2
b7 <- 32
setchip(0)
a7 <- ff
b7 <- 31
setchip(1)
a8 <- a
b8 <- 32
setchip(0)
a8 <- 7
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- fe
b7 <- 31
setchip(0)
a7 <- fb
b7 <- 31
setchip(1)
a8 <- 6
b8 <- 32
setchip(0)
a8 <- 3
b8 <- 32
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 3
b7 <- 32
setchip(0)
a7 <- 0
b7 <- 32
setchip(1)
a8 <- 2
b8 <- 32
setchip(0)
a8 <- ff
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 8
b7 <- 32
setchip(0)
a7 <- 5
b7 <- 32
setchip(1)
a8 <- fe
b8 <- 31
setchip(0)
a8 <- fb
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- d
b7 <- 32
setchip(0)
a7 <- a
b7 <- 32
setchip(1)
a8 <- 2
b8 <- 32
setchip(0)
a8 <- ff
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
setchip(1)
a8 <- 6
b8 <- 32
setchip(0)
a8 <- 3
b8 <- 32
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 1
b7 <- 32
setchip(0)
a7 <- fe
b7 <- 31
setchip(1)
a8 <- a
b8 <- 32
setchip(0)
a8 <- 7
b8 <- 32
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- fb
b7 <- 31
setchip(0)
a7 <- f8
b7 <- 31
setchip(1)
a8 <- 6
b8 <- 32
setchip(0)
a8 <- 3
b8 <- 32
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 1
b7 <- 32
setchip(0)
a7 <- fe
b7 <- 31
setchip(1)
a8 <- 2
b8 <- 32
setchip(0)
a8 <- ff
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
setchip(1)
a8 <- fe
b8 <- 31
setchip(0)
a8 <- fb
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- d
b7 <- 32
setchip(0)
a7 <- a
b7 <- 32
setchip(1)
a8 <- 3
b8 <- 32
setchip(0)
a8 <- 0
b8 <- 32
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 7
b7 <- 32
setchip(0)
a7 <- 4
b7 <- 32
setchip(1)
a8 <- 8
b8 <- 32
setchip(0)
a8 <- 5
b8 <- 32
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 1
b7 <- 32
setchip(0)
a7 <- fe
b7 <- 31
setchip(1)
a8 <- d
b8 <- 32
setchip(0)
a8 <- a
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- fb
b7 <- 31
setchip(0)
a7 <- f8
b7 <- 31
setchip(1)
a7 <- d3
b7 <- 31
setchip(0)
a7 <- d0
b7 <- 31
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- d9
b7 <- 31
setchip(0)
a7 <- d6
b7 <- 31
setchip(1)
a7 <- b1
b7 <- 31
setchip(0)
a7 <- ae
b7 <- 31
setchip(1)
a8 <- 1
b8 <- 32
setchip(0)
a8 <- fe
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- b7
b7 <- 31
setchip(0)
a7 <- b4
b7 <- 31
setchip(1)
a7 <- 8f
b7 <- 31
setchip(0)
a7 <- 8c
b7 <- 31
setchip(1)
a8 <- fb
b8 <- 31
setchip(0)
a8 <- f8
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 95
b7 <- 31
setchip(0)
a7 <- 92
b7 <- 31
setchip(1)
a7 <- 6d
b7 <- 31
setchip(0)
a7 <- 6a
b7 <- 31
setchip(1)
a8 <- 1
b8 <- 32
setchip(0)
a8 <- fe
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 67
b7 <- 31
setchip(0)
a7 <- 64
b7 <- 31
setchip(1)
a7 <- 97
b7 <- 2e
setchip(0)
a7 <- 94
b7 <- 2e
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 91
b7 <- 2e
setchip(0)
a7 <- 8e
b7 <- 2e
setchip(1)
a7 <- 69
b7 <- 2e
setchip(0)
a7 <- 66
b7 <- 2e
setchip(1)
a8 <- d
b8 <- 32
setchip(0)
a8 <- a
b8 <- 32
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 63
b7 <- 2e
setchip(0)
a7 <- 60
b7 <- 2e
setchip(1)
a7 <- 3b
b7 <- 2e
setchip(0)
a7 <- 38
b7 <- 2e
setchip(1)
a8 <- 7
b8 <- 32
setchip(0)
a8 <- 4
b8 <- 32
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 41
b7 <- 2e
setchip(0)
a7 <- 3e
b7 <- 2e
setchip(1)
a7 <- 19
b7 <- 2e
setchip(0)
a7 <- 16
b7 <- 2e
setchip(1)
a8 <- 1
b8 <- 32
setchip(0)
a8 <- fe
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 1f
b7 <- 2e
setchip(0)
a7 <- 1c
b7 <- 2e
setchip(1)
a7 <- f7
b7 <- 2d
setchip(0)
a7 <- f4
b7 <- 2d
setchip(1)
a8 <- fb
b8 <- 31
setchip(0)
a8 <- f8
b8 <- 31
setchip(1)
a8 <- d3
b8 <- 31
setchip(0)
a8 <- d0
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- fd
b7 <- 2d
setchip(0)
a7 <- fa
b7 <- 2d
setchip(1)
a7 <- d5
b7 <- 2d
setchip(0)
a7 <- d2
b7 <- 2d
setchip(1)
a8 <- d9
b8 <- 31
setchip(0)
a8 <- d6
b8 <- 31
setchip(1)
a8 <- b1
b8 <- 31
setchip(0)
a8 <- ae
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- cf
b7 <- 2d
setchip(0)
a7 <- cc
b7 <- 2d
setchip(1)
a7 <- a7
b7 <- 2d
setchip(0)
a7 <- a4
b7 <- 2d
setchip(1)
a8 <- b7
b8 <- 31
setchip(0)
a8 <- b4
b8 <- 31
setchip(1)
a8 <- 8f
b8 <- 31
setchip(0)
a8 <- 8c
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- a1
b7 <- 2d
setchip(0)
a7 <- 9e
b7 <- 2d
setchip(1)
a7 <- 79
b7 <- 2d
setchip(0)
a7 <- 76
b7 <- 2d
setchip(1)
a8 <- 95
b8 <- 31
setchip(0)
a8 <- 92
b8 <- 31
setchip(1)
a8 <- 6d
b8 <- 31
setchip(0)
a8 <- 6a
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- d
setchip(1)
b7 <- d
setchip(0)
a7 <- 1f
setchip(1)
a7 <- 22
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 27
b7 <- 32
setchip(0)
a7 <- 24
b7 <- 32
setchip(1)
a7 <- 3b
b7 <- 32
setchip(0)
a7 <- 38
b7 <- 32
setchip(1)
a8 <- 67
b8 <- 31
setchip(0)
a8 <- 64
b8 <- 31
setchip(1)
a8 <- 97
b8 <- 2e
setchip(0)
a8 <- 94
b8 <- 2e
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a7 <- 54
b7 <- 32
setchip(0)
a7 <- 51
b7 <- 32
setchip(1)
a8 <- 91
b8 <- 2e
setchip(0)
a8 <- 8e
b8 <- 2e
setchip(1)
a8 <- 69
b8 <- 2e
setchip(0)
a8 <- 66
b8 <- 2e
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 59
b7 <- 32
setchip(0)
a7 <- 56
b7 <- 32
setchip(1)
a7 <- 6d
b7 <- 32
setchip(0)
a7 <- 6a
b7 <- 32
setchip(1)
a8 <- 63
b8 <- 2e
setchip(0)
a8 <- 60
b8 <- 2e
setchip(1)
a8 <- 3b
b8 <- 2e
setchip(0)
a8 <- 38
b8 <- 2e
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 68
b7 <- 32
setchip(0)
a7 <- 65
b7 <- 32
setchip(1)
a7 <- 7c
b7 <- 32
setchip(0)
a7 <- 79
b7 <- 32
setchip(1)
a8 <- 41
b8 <- 2e
setchip(0)
a8 <- 3e
b8 <- 2e
setchip(1)
a8 <- 19
b8 <- 2e
setchip(0)
a8 <- 16
b8 <- 2e
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 77
b7 <- 32
setchip(0)
a7 <- 74
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
setchip(1)
a8 <- 1f
b8 <- 2e
setchip(0)
a8 <- 1c
b8 <- 2e
setchip(1)
a8 <- f7
b8 <- 2d
setchip(0)
a8 <- f4
b8 <- 2d
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 84
b7 <- 32
setchip(0)
a7 <- 81
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
setchip(1)
a8 <- fd
b8 <- 2d
setchip(0)
a8 <- fa
b8 <- 2d
setchip(1)
a8 <- d5
b8 <- 2d
setchip(0)
a8 <- d2
b8 <- 2d
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 84
b7 <- 32
setchip(0)
a7 <- 81
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
setchip(1)
a8 <- cf
b8 <- 2d
setchip(0)
a8 <- cc
b8 <- 2d
setchip(1)
a8 <- a7
b8 <- 2d
setchip(0)
a8 <- a4
b8 <- 2d
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 84
b7 <- 32
setchip(0)
a7 <- 81
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
setchip(1)
a8 <- a1
b8 <- 2d
setchip(0)
a8 <- 9e
b8 <- 2d
setchip(1)
a8 <- 79
b8 <- 2d
setchip(0)
a8 <- 76
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 1f
setchip(1)
a7 <- 22
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- d
setchip(1)
b8 <- d
setchip(0)
a8 <- 1f
setchip(1)
a8 <- 22
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 27
b7 <- 32
setchip(0)
a7 <- 24
b7 <- 32
setchip(1)
a8 <- 27
b8 <- 32
setchip(0)
a8 <- 24
b8 <- 32
setchip(1)
a8 <- 3b
b8 <- 32
setchip(0)
a8 <- 38
b8 <- 32
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 2c
b7 <- 32
setchip(0)
a7 <- 29
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
setchip(1)
a8 <- 54
b8 <- 32
setchip(0)
a8 <- 51
b8 <- 32
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 31
b7 <- 32
setchip(0)
a7 <- 2e
b7 <- 32
setchip(1)
a8 <- 59
b8 <- 32
setchip(0)
a8 <- 56
b8 <- 32
setchip(1)
a8 <- 6d
b8 <- 32
setchip(0)
a8 <- 6a
b8 <- 32
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 36
b7 <- 32
setchip(0)
a7 <- 33
b7 <- 32
setchip(1)
a8 <- 68
b8 <- 32
setchip(0)
a8 <- 65
b8 <- 32
setchip(1)
a8 <- 7c
b8 <- 32
setchip(0)
a8 <- 79
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 3b
b7 <- 32
setchip(0)
a7 <- 38
b7 <- 32
setchip(1)
a8 <- 77
b8 <- 32
setchip(0)
a8 <- 74
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 84
b8 <- 32
setchip(0)
a8 <- 81
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 84
b8 <- 32
setchip(0)
a8 <- 81
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 84
b8 <- 32
setchip(0)
a8 <- 81
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 1f
setchip(1)
a8 <- 22
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- 43
b7 <- 12
setchip(0)
a7 <- 40
b7 <- 12
setchip(1)
a8 <- 27
b8 <- 32
setchip(0)
a8 <- 24
b8 <- 32
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a8 <- 2c
b8 <- 32
setchip(0)
a8 <- 29
b8 <- 32
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a8 <- 31
b8 <- 32
setchip(0)
a8 <- 2e
b8 <- 32
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a8 <- 36
b8 <- 32
setchip(0)
a8 <- 33
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a8 <- 3b
b8 <- 32
setchip(0)
a8 <- 38
b8 <- 32
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 1f
setchip(1)
a7 <- 22
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 27
b7 <- 32
setchip(0)
a7 <- 24
b7 <- 32
setchip(1)
a8 <- 43
b8 <- 12
setchip(0)
a8 <- 40
b8 <- 12
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 2c
b7 <- 32
setchip(0)
a7 <- 29
b7 <- 32
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 31
b7 <- 32
setchip(0)
a7 <- 2e
b7 <- 32
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 36
b7 <- 32
setchip(0)
a7 <- 33
b7 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 3b
b7 <- 32
setchip(0)
a7 <- 38
b7 <- 32
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
r50.00
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
r50.00
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 1f
setchip(1)
a8 <- 22
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 43
b7 <- 12
setchip(0)
a7 <- 40
b7 <- 12
setchip(1)
a8 <- 27
b8 <- 32
setchip(0)
a8 <- 24
b8 <- 32
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a8 <- 2c
b8 <- 32
setchip(0)
a8 <- 29
b8 <- 32
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a8 <- 31
b8 <- 32
setchip(0)
a8 <- 2e
b8 <- 32
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a8 <- 36
b8 <- 32
setchip(0)
a8 <- 33
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a8 <- 3b
b8 <- 32
setchip(0)
a8 <- 38
b8 <- 32
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 62
setchip(1)
a7 <- 65
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 6a
b7 <- 32
setchip(0)
a7 <- 67
b7 <- 32
setchip(1)
a8 <- 43
b8 <- 12
setchip(0)
a8 <- 40
b8 <- 12
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 6f
b7 <- 32
setchip(0)
a7 <- 6c
b7 <- 32
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 74
b7 <- 32
setchip(0)
a7 <- 71
b7 <- 32
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 79
b7 <- 32
setchip(0)
a7 <- 76
b7 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 7e
b7 <- 32
setchip(0)
a7 <- 7b
b7 <- 32
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 83
b7 <- 32
setchip(0)
a7 <- 80
b7 <- 32
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 88
b7 <- 32
setchip(0)
a7 <- 85
b7 <- 32
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 62
setchip(1)
a8 <- 65
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 89
b7 <- 12
setchip(0)
a7 <- 86
b7 <- 12
setchip(1)
a8 <- 6a
b8 <- 32
setchip(0)
a8 <- 67
b8 <- 32
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a8 <- 6f
b8 <- 32
setchip(0)
a8 <- 6c
b8 <- 32
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a8 <- 74
b8 <- 32
setchip(0)
a8 <- 71
b8 <- 32
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a8 <- 79
b8 <- 32
setchip(0)
a8 <- 76
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a8 <- 7e
b8 <- 32
setchip(0)
a8 <- 7b
b8 <- 32
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a8 <- 83
b8 <- 32
setchip(0)
a8 <- 80
b8 <- 32
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a8 <- 88
b8 <- 32
setchip(0)
a8 <- 85
b8 <- 32
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 8e
b7 <- 32
setchip(0)
a7 <- 8b
b7 <- 32
setchip(1)
a7 <- a2
b7 <- 32
setchip(0)
a7 <- 9f
b7 <- 32
setchip(1)
a8 <- 89
b8 <- 12
setchip(0)
a8 <- 86
b8 <- 12
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- a7
b7 <- 32
setchip(0)
a7 <- a4
b7 <- 32
setchip(1)
a7 <- 63
b7 <- 35
setchip(0)
a7 <- 60
b7 <- 35
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 68
b7 <- 35
setchip(0)
a7 <- 65
b7 <- 35
setchip(1)
a7 <- 7c
b7 <- 35
setchip(0)
a7 <- 79
b7 <- 35
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 77
b7 <- 35
setchip(0)
a7 <- 74
b7 <- 35
setchip(1)
a7 <- 8b
b7 <- 35
setchip(0)
a7 <- 88
b7 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 7e
b7 <- 35
setchip(0)
a7 <- 7b
b7 <- 35
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 7e
b7 <- 35
setchip(0)
a7 <- 7b
b7 <- 35
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 7e
b7 <- 35
setchip(0)
a7 <- 7b
b7 <- 35
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 7e
b7 <- 35
setchip(0)
a7 <- 7b
b7 <- 35
setchip(1)
a8 <- 8e
b8 <- 32
setchip(0)
a8 <- 8b
b8 <- 32
setchip(1)
a8 <- a2
b8 <- 32
setchip(0)
a8 <- 9f
b8 <- 32
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 79
b7 <- 35
setchip(0)
a7 <- 76
b7 <- 35
setchip(1)
a8 <- a7
b8 <- 32
setchip(0)
a8 <- a4
b8 <- 32
setchip(1)
a8 <- 63
b8 <- 35
setchip(0)
a8 <- 60
b8 <- 35
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 74
b7 <- 35
setchip(0)
a7 <- 71
b7 <- 35
setchip(1)
a8 <- 68
b8 <- 35
setchip(0)
a8 <- 65
b8 <- 35
setchip(1)
a8 <- 7c
b8 <- 35
setchip(0)
a8 <- 79
b8 <- 35
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 6f
b7 <- 35
setchip(0)
a7 <- 6c
b7 <- 35
setchip(1)
a8 <- 77
b8 <- 35
setchip(0)
a8 <- 74
b8 <- 35
setchip(1)
a8 <- 8b
b8 <- 35
setchip(0)
a8 <- 88
b8 <- 35
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 6a
b7 <- 35
setchip(0)
a7 <- 67
b7 <- 35
setchip(1)
a7 <- 7e
b7 <- 35
setchip(0)
a7 <- 7b
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 79
b7 <- 35
setchip(0)
a7 <- 76
b7 <- 35
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
setchip(1)
a8 <- 7e
b8 <- 35
setchip(0)
a8 <- 7b
b8 <- 35
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 7e
b7 <- 35
setchip(0)
a7 <- 7b
b7 <- 35
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
setchip(1)
a8 <- 7e
b8 <- 35
setchip(0)
a8 <- 7b
b8 <- 35
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
setchip(1)
a8 <- 7e
b8 <- 35
setchip(0)
a8 <- 7b
b8 <- 35
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a8 <- 7e
b8 <- 35
setchip(0)
a8 <- 7b
b8 <- 35
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a8 <- 79
b8 <- 35
setchip(0)
a8 <- 76
b8 <- 35
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a8 <- 74
b8 <- 35
setchip(0)
a8 <- 71
b8 <- 35
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a8 <- 6f
b8 <- 35
setchip(0)
a8 <- 6c
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a8 <- 6a
b8 <- 35
setchip(0)
a8 <- 67
b8 <- 35
setchip(1)
a8 <- 7e
b8 <- 35
setchip(0)
a8 <- 7b
b8 <- 35
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a8 <- 79
b8 <- 35
setchip(0)
a8 <- 76
b8 <- 35
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a8 <- 7e
b8 <- 35
setchip(0)
a8 <- 7b
b8 <- 35
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 84
b7 <- 35
setchip(0)
a7 <- 81
b7 <- 35
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 85
b7 <- 35
setchip(0)
a7 <- 82
b7 <- 35
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 84
b7 <- 35
setchip(0)
a7 <- 81
b7 <- 35
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 82
b7 <- 35
setchip(0)
a7 <- 7f
b7 <- 35
r50.00
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
r50.00
setchip(1)
a7 <- 82
b7 <- 35
setchip(0)
a7 <- 7f
b7 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 84
b7 <- 35
setchip(0)
a7 <- 81
b7 <- 35
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 84
b8 <- 35
setchip(0)
a8 <- 81
b8 <- 35
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 84
b7 <- 35
setchip(0)
a7 <- 81
b7 <- 35
setchip(1)
a8 <- 85
b8 <- 35
setchip(0)
a8 <- 82
b8 <- 35
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 82
b7 <- 35
setchip(0)
a7 <- 7f
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 84
b8 <- 35
setchip(0)
a8 <- 81
b8 <- 35
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
setchip(1)
a8 <- 82
b8 <- 35
setchip(0)
a8 <- 7f
b8 <- 35
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 35
setchip(0)
a7 <- 86
b7 <- 35
setchip(1)
a8 <- 82
b8 <- 35
setchip(0)
a8 <- 7f
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 85
b7 <- 35
setchip(0)
a7 <- 82
b7 <- 35
setchip(1)
a8 <- 84
b8 <- 35
setchip(0)
a8 <- 81
b8 <- 35
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 81
b7 <- 35
setchip(0)
a7 <- 7e
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 7d
b7 <- 35
setchip(0)
a7 <- 7a
b7 <- 35
setchip(1)
a8 <- 84
b8 <- 35
setchip(0)
a8 <- 81
b8 <- 35
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 81
b7 <- 35
setchip(0)
a7 <- 7e
b7 <- 35
setchip(1)
a8 <- 82
b8 <- 35
setchip(0)
a8 <- 7f
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 85
b7 <- 35
setchip(0)
a7 <- 82
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 89
b7 <- 35
setchip(0)
a7 <- 86
b7 <- 35
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 85
b7 <- 35
setchip(0)
a7 <- 82
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 81
b7 <- 35
setchip(0)
a7 <- 7e
b7 <- 35
setchip(1)
a8 <- 89
b8 <- 35
setchip(0)
a8 <- 86
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 7d
b7 <- 35
setchip(0)
a7 <- 7a
b7 <- 35
setchip(1)
a8 <- 85
b8 <- 35
setchip(0)
a8 <- 82
b8 <- 35
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 82
b7 <- 35
setchip(0)
a7 <- 7f
b7 <- 35
setchip(1)
a8 <- 81
b8 <- 35
setchip(0)
a8 <- 7e
b8 <- 35
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 87
b7 <- 35
setchip(0)
a7 <- 84
b7 <- 35
setchip(1)
a8 <- 7d
b8 <- 35
setchip(0)
a8 <- 7a
b8 <- 35
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 81
b8 <- 35
setchip(0)
a8 <- 7e
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 85
b8 <- 35
setchip(0)
a8 <- 82
b8 <- 35
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 89
b8 <- 35
setchip(0)
a8 <- 86
b8 <- 35
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 85
b8 <- 35
setchip(0)
a8 <- 82
b8 <- 35
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 81
b8 <- 35
setchip(0)
a8 <- 7e
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7d
b8 <- 35
setchip(0)
a8 <- 7a
b8 <- 35
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 82
b8 <- 35
setchip(0)
a8 <- 7f
b8 <- 35
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 87
b8 <- 35
setchip(0)
a8 <- 84
b8 <- 35
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- c9
setchip(1)
a7 <- cc
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- d1
b7 <- 35
setchip(0)
a7 <- ce
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- d6
b7 <- 35
setchip(0)
a7 <- d3
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- db
b7 <- 35
setchip(0)
a7 <- d8
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- e0
b7 <- 35
setchip(0)
a7 <- dd
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- e5
b7 <- 35
setchip(0)
a7 <- e2
b7 <- 35
setchip(1)
a7 <- 4
b7 <- 36
setchip(0)
a7 <- 1
b7 <- 36
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 35
setchip(0)
a7 <- e4
b7 <- 35
setchip(1)
a7 <- 4
b7 <- 36
setchip(0)
a7 <- 1
b7 <- 36
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 35
setchip(0)
a7 <- fc
b7 <- 35
setchip(1)
a7 <- 4
b7 <- 36
setchip(0)
a7 <- 1
b7 <- 36
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 35
setchip(0)
a7 <- fc
b7 <- 35
setchip(1)
a7 <- 4
b7 <- 36
setchip(0)
a7 <- 1
b7 <- 36
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- c9
setchip(1)
a8 <- cc
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 35
setchip(0)
a7 <- fc
b7 <- 35
setchip(1)
a7 <- e7
b7 <- 35
setchip(0)
a7 <- e4
b7 <- 35
setchip(1)
a8 <- d1
b8 <- 35
setchip(0)
a8 <- ce
b8 <- 35
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 35
setchip(0)
a7 <- e4
b7 <- 35
setchip(1)
a8 <- d6
b8 <- 35
setchip(0)
a8 <- d3
b8 <- 35
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 35
setchip(0)
a7 <- e4
b7 <- 35
setchip(1)
a8 <- db
b8 <- 35
setchip(0)
a8 <- d8
b8 <- 35
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 35
setchip(0)
a7 <- e4
b7 <- 35
setchip(1)
a8 <- e0
b8 <- 35
setchip(0)
a8 <- dd
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a8 <- e5
b8 <- 35
setchip(0)
a8 <- e2
b8 <- 35
setchip(1)
a8 <- 4
b8 <- 36
setchip(0)
a8 <- 1
b8 <- 36
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a8 <- e7
b8 <- 35
setchip(0)
a8 <- e4
b8 <- 35
setchip(1)
a8 <- 4
b8 <- 36
setchip(0)
a8 <- 1
b8 <- 36
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a8 <- ff
b8 <- 35
setchip(0)
a8 <- fc
b8 <- 35
setchip(1)
a8 <- 4
b8 <- 36
setchip(0)
a8 <- 1
b8 <- 36
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a8 <- ff
b8 <- 35
setchip(0)
a8 <- fc
b8 <- 35
setchip(1)
a8 <- 4
b8 <- 36
setchip(0)
a8 <- 1
b8 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a8 <- ff
b8 <- 35
setchip(0)
a8 <- fc
b8 <- 35
setchip(1)
a8 <- e7
b8 <- 35
setchip(0)
a8 <- e4
b8 <- 35
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a8 <- e7
b8 <- 35
setchip(0)
a8 <- e4
b8 <- 35
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a8 <- e7
b8 <- 35
setchip(0)
a8 <- e4
b8 <- 35
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a8 <- e7
b8 <- 35
setchip(0)
a8 <- e4
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- c9
setchip(1)
a7 <- cc
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- d1
b7 <- 35
setchip(0)
a7 <- ce
b7 <- 35
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- d6
b7 <- 35
setchip(0)
a7 <- d3
b7 <- 35
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- db
b7 <- 35
setchip(0)
a7 <- d8
b7 <- 35
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- e0
b7 <- 35
setchip(0)
a7 <- dd
b7 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- e5
b7 <- 35
setchip(0)
a7 <- e2
b7 <- 35
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- e7
b7 <- 35
setchip(0)
a7 <- e4
b7 <- 35
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- c9
setchip(1)
a8 <- cc
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a8 <- d1
b8 <- 35
setchip(0)
a8 <- ce
b8 <- 35
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a8 <- d6
b8 <- 35
setchip(0)
a8 <- d3
b8 <- 35
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a8 <- db
b8 <- 35
setchip(0)
a8 <- d8
b8 <- 35
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a8 <- e0
b8 <- 35
setchip(0)
a8 <- dd
b8 <- 35
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a8 <- e5
b8 <- 35
setchip(0)
a8 <- e2
b8 <- 35
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a8 <- e7
b8 <- 35
setchip(0)
a8 <- e4
b8 <- 35
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 97
setchip(1)
a7 <- 9a
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 9f
b7 <- 35
setchip(0)
a7 <- 9c
b7 <- 35
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- a4
b7 <- 35
setchip(0)
a7 <- a1
b7 <- 35
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- a9
b7 <- 35
setchip(0)
a7 <- a6
b7 <- 35
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- ae
b7 <- 35
setchip(0)
a7 <- ab
b7 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- b2
b7 <- 35
setchip(0)
a7 <- af
b7 <- 35
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- b2
b7 <- 35
setchip(0)
a7 <- af
b7 <- 35
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 97
setchip(1)
a8 <- 9a
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a8 <- 9f
b8 <- 35
setchip(0)
a8 <- 9c
b8 <- 35
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a8 <- a4
b8 <- 35
setchip(0)
a8 <- a1
b8 <- 35
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a8 <- a9
b8 <- 35
setchip(0)
a8 <- a6
b8 <- 35
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a8 <- ae
b8 <- 35
setchip(0)
a8 <- ab
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a8 <- b2
b8 <- 35
setchip(0)
a8 <- af
b8 <- 35
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a8 <- b2
b8 <- 35
setchip(0)
a8 <- af
b8 <- 35
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 97
setchip(1)
a7 <- 9a
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 9f
b7 <- 35
setchip(0)
a7 <- 9c
b7 <- 35
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- a4
b7 <- 35
setchip(0)
a7 <- a1
b7 <- 35
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 35
setchip(0)
a7 <- a6
b7 <- 35
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- ae
b7 <- 35
setchip(0)
a7 <- ab
b7 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- b2
b7 <- 35
setchip(0)
a7 <- af
b7 <- 35
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- b2
b7 <- 35
setchip(0)
a7 <- af
b7 <- 35
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 97
setchip(1)
a8 <- 9a
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- 9f
b8 <- 35
setchip(0)
a8 <- 9c
b8 <- 35
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- a4
b8 <- 35
setchip(0)
a8 <- a1
b8 <- 35
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- a9
b8 <- 35
setchip(0)
a8 <- a6
b8 <- 35
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- ae
b8 <- 35
setchip(0)
a8 <- ab
b8 <- 35
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- b2
b8 <- 35
setchip(0)
a8 <- af
b8 <- 35
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- b2
b8 <- 35
setchip(0)
a8 <- af
b8 <- 35
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 6a
setchip(1)
a7 <- 6d
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 72
b7 <- 35
setchip(0)
a7 <- 6f
b7 <- 35
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 77
b7 <- 35
setchip(0)
a7 <- 74
b7 <- 35
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 7c
b7 <- 35
setchip(0)
a7 <- 79
b7 <- 35
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 81
b7 <- 35
setchip(0)
a7 <- 7e
b7 <- 35
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 6a
setchip(1)
a8 <- 6d
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a8 <- 72
b8 <- 35
setchip(0)
a8 <- 6f
b8 <- 35
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a8 <- 77
b8 <- 35
setchip(0)
a8 <- 74
b8 <- 35
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a8 <- 7c
b8 <- 35
setchip(0)
a8 <- 79
b8 <- 35
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a8 <- 81
b8 <- 35
setchip(0)
a8 <- 7e
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 6a
setchip(1)
a7 <- 6d
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 72
b7 <- 35
setchip(0)
a7 <- 6f
b7 <- 35
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 77
b7 <- 35
setchip(0)
a7 <- 74
b7 <- 35
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 7c
b7 <- 35
setchip(0)
a7 <- 79
b7 <- 35
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 81
b7 <- 35
setchip(0)
a7 <- 7e
b7 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 6a
setchip(1)
a8 <- 6d
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a8 <- 72
b8 <- 35
setchip(0)
a8 <- 6f
b8 <- 35
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a8 <- 77
b8 <- 35
setchip(0)
a8 <- 74
b8 <- 35
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a8 <- 7c
b8 <- 35
setchip(0)
a8 <- 79
b8 <- 35
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a8 <- 81
b8 <- 35
setchip(0)
a8 <- 7e
b8 <- 35
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 1f
setchip(1)
a7 <- 22
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 27
b7 <- 32
setchip(0)
a7 <- 24
b7 <- 32
setchip(1)
a7 <- 3b
b7 <- 32
setchip(0)
a7 <- 38
b7 <- 32
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a7 <- 54
b7 <- 32
setchip(0)
a7 <- 51
b7 <- 32
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 59
b7 <- 32
setchip(0)
a7 <- 56
b7 <- 32
setchip(1)
a7 <- 6d
b7 <- 32
setchip(0)
a7 <- 6a
b7 <- 32
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 68
b7 <- 32
setchip(0)
a7 <- 65
b7 <- 32
setchip(1)
a7 <- 7c
b7 <- 32
setchip(0)
a7 <- 79
b7 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 77
b7 <- 32
setchip(0)
a7 <- 74
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 84
b7 <- 32
setchip(0)
a7 <- 81
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 84
b7 <- 32
setchip(0)
a7 <- 81
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 84
b7 <- 32
setchip(0)
a7 <- 81
b7 <- 32
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 1f
setchip(1)
a8 <- 22
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 84
b7 <- 12
setchip(0)
a7 <- 81
b7 <- 12
setchip(1)
a8 <- 27
b8 <- 32
setchip(0)
a8 <- 24
b8 <- 32
setchip(1)
a8 <- 3b
b8 <- 32
setchip(0)
a8 <- 38
b8 <- 32
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 7f
b7 <- 12
setchip(0)
a7 <- 7c
b7 <- 12
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
setchip(1)
a8 <- 54
b8 <- 32
setchip(0)
a8 <- 51
b8 <- 32
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 12
setchip(0)
a7 <- 77
b7 <- 12
setchip(1)
a8 <- 59
b8 <- 32
setchip(0)
a8 <- 56
b8 <- 32
setchip(1)
a8 <- 6d
b8 <- 32
setchip(0)
a8 <- 6a
b8 <- 32
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 75
b7 <- 12
setchip(0)
a7 <- 72
b7 <- 12
setchip(1)
a8 <- 68
b8 <- 32
setchip(0)
a8 <- 65
b8 <- 32
setchip(1)
a8 <- 7c
b8 <- 32
setchip(0)
a8 <- 79
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 70
b7 <- 12
setchip(0)
a7 <- 6d
b7 <- 12
setchip(1)
a8 <- 77
b8 <- 32
setchip(0)
a8 <- 74
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 6b
b7 <- 12
setchip(0)
a7 <- 68
b7 <- 12
setchip(1)
a8 <- 84
b8 <- 32
setchip(0)
a8 <- 81
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 66
b7 <- 12
setchip(0)
a7 <- 63
b7 <- 12
setchip(1)
a8 <- 84
b8 <- 32
setchip(0)
a8 <- 81
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a8 <- 84
b8 <- 32
setchip(0)
a8 <- 81
b8 <- 32
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 1f
setchip(1)
a7 <- 22
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
setchip(1)
a7 <- 27
b7 <- 32
setchip(0)
a7 <- 24
b7 <- 32
setchip(1)
a8 <- 84
b8 <- 12
setchip(0)
a8 <- 81
b8 <- 12
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
setchip(1)
a7 <- 2c
b7 <- 32
setchip(0)
a7 <- 29
b7 <- 32
setchip(1)
a8 <- 7f
b8 <- 12
setchip(0)
a8 <- 7c
b8 <- 12
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
setchip(1)
a7 <- 31
b7 <- 32
setchip(0)
a7 <- 2e
b7 <- 32
setchip(1)
a8 <- 7a
b8 <- 12
setchip(0)
a8 <- 77
b8 <- 12
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
setchip(1)
a7 <- 36
b7 <- 32
setchip(0)
a7 <- 33
b7 <- 32
setchip(1)
a8 <- 75
b8 <- 12
setchip(0)
a8 <- 72
b8 <- 12
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 3b
b7 <- 32
setchip(0)
a7 <- 38
b7 <- 32
setchip(1)
a8 <- 70
b8 <- 12
setchip(0)
a8 <- 6d
b8 <- 12
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 6b
b8 <- 12
setchip(0)
a8 <- 68
b8 <- 12
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 66
b8 <- 12
setchip(0)
a8 <- 63
b8 <- 12
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 1f
setchip(1)
a8 <- 22
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 27
b8 <- 32
setchip(0)
a8 <- 24
b8 <- 32
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- 2c
b8 <- 32
setchip(0)
a8 <- 29
b8 <- 32
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- 31
b8 <- 32
setchip(0)
a8 <- 2e
b8 <- 32
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- 36
b8 <- 32
setchip(0)
a8 <- 33
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- 3b
b8 <- 32
setchip(0)
a8 <- 38
b8 <- 32
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 44
b7 <- 32
setchip(0)
a7 <- 41
b7 <- 32
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 45
b7 <- 32
setchip(0)
a7 <- 42
b7 <- 32
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 44
b7 <- 32
setchip(0)
a7 <- 41
b7 <- 32
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 42
b7 <- 32
setchip(0)
a7 <- 3f
b7 <- 32
r50.00
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
r50.00
setchip(1)
a7 <- 42
b7 <- 32
setchip(0)
a7 <- 3f
b7 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 44
b7 <- 32
setchip(0)
a7 <- 41
b7 <- 32
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 44
b8 <- 32
setchip(0)
a8 <- 41
b8 <- 32
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 44
b7 <- 32
setchip(0)
a7 <- 41
b7 <- 32
setchip(1)
a8 <- 45
b8 <- 32
setchip(0)
a8 <- 42
b8 <- 32
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 42
b7 <- 32
setchip(0)
a7 <- 3f
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 44
b8 <- 32
setchip(0)
a8 <- 41
b8 <- 32
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 42
b8 <- 32
setchip(0)
a8 <- 3f
b8 <- 32
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 49
b7 <- 32
setchip(0)
a7 <- 46
b7 <- 32
setchip(1)
a8 <- 42
b8 <- 32
setchip(0)
a8 <- 3f
b8 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 45
b7 <- 32
setchip(0)
a7 <- 42
b7 <- 32
setchip(1)
a8 <- 44
b8 <- 32
setchip(0)
a8 <- 41
b8 <- 32
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 41
b7 <- 32
setchip(0)
a7 <- 3e
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 3d
b7 <- 32
setchip(0)
a7 <- 3a
b7 <- 32
setchip(1)
a8 <- 44
b8 <- 32
setchip(0)
a8 <- 41
b8 <- 32
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 41
b7 <- 32
setchip(0)
a7 <- 3e
b7 <- 32
setchip(1)
a8 <- 42
b8 <- 32
setchip(0)
a8 <- 3f
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 45
b7 <- 32
setchip(0)
a7 <- 42
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 49
b7 <- 32
setchip(0)
a7 <- 46
b7 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 45
b7 <- 32
setchip(0)
a7 <- 42
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 41
b7 <- 32
setchip(0)
a7 <- 3e
b7 <- 32
setchip(1)
a8 <- 49
b8 <- 32
setchip(0)
a8 <- 46
b8 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 3d
b7 <- 32
setchip(0)
a7 <- 3a
b7 <- 32
setchip(1)
a8 <- 45
b8 <- 32
setchip(0)
a8 <- 42
b8 <- 32
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 42
b7 <- 32
setchip(0)
a7 <- 3f
b7 <- 32
setchip(1)
a8 <- 41
b8 <- 32
setchip(0)
a8 <- 3e
b8 <- 32
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 47
b7 <- 32
setchip(0)
a7 <- 44
b7 <- 32
setchip(1)
a8 <- 3d
b8 <- 32
setchip(0)
a8 <- 3a
b8 <- 32
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 41
b8 <- 32
setchip(0)
a8 <- 3e
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 45
b8 <- 32
setchip(0)
a8 <- 42
b8 <- 32
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 49
b8 <- 32
setchip(0)
a8 <- 46
b8 <- 32
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 45
b8 <- 32
setchip(0)
a8 <- 42
b8 <- 32
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 41
b8 <- 32
setchip(0)
a8 <- 3e
b8 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3d
b8 <- 32
setchip(0)
a8 <- 3a
b8 <- 32
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 42
b8 <- 32
setchip(0)
a8 <- 3f
b8 <- 32
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 47
b8 <- 32
setchip(0)
a8 <- 44
b8 <- 32
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 4c
b7 <- 32
setchip(0)
a7 <- 49
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 3a
b7 <- 32
setchip(0)
a7 <- 37
b7 <- 32
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 40
b7 <- 32
setchip(0)
a7 <- 3d
b7 <- 32
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- 46
b7 <- 32
setchip(0)
a7 <- 43
b7 <- 32
setchip(1)
a7 <- 1e
b7 <- 32
setchip(0)
a7 <- 1b
b7 <- 32
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 24
b7 <- 32
setchip(0)
a7 <- 21
b7 <- 32
setchip(1)
a7 <- fc
b7 <- 31
setchip(0)
a7 <- f9
b7 <- 31
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- f6
b7 <- 31
setchip(0)
a7 <- f3
b7 <- 31
setchip(1)
a7 <- ce
b7 <- 31
setchip(0)
a7 <- cb
b7 <- 31
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- c8
b7 <- 31
setchip(0)
a7 <- c5
b7 <- 31
setchip(1)
a7 <- a0
b7 <- 31
setchip(0)
a7 <- 9d
b7 <- 31
setchip(1)
a8 <- 4c
b8 <- 32
setchip(0)
a8 <- 49
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 9a
b7 <- 31
setchip(0)
a7 <- 97
b7 <- 31
setchip(1)
a7 <- 72
b7 <- 31
setchip(0)
a7 <- 6f
b7 <- 31
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 78
b7 <- 31
setchip(0)
a7 <- 75
b7 <- 31
setchip(1)
a7 <- a8
b7 <- 2e
setchip(0)
a7 <- a5
b7 <- 2e
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- ae
b7 <- 2e
setchip(0)
a7 <- ab
b7 <- 2e
setchip(1)
a7 <- 86
b7 <- 2e
setchip(0)
a7 <- 83
b7 <- 2e
setchip(1)
a8 <- 3a
b8 <- 32
setchip(0)
a8 <- 37
b8 <- 32
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 8c
b7 <- 2e
setchip(0)
a7 <- 89
b7 <- 2e
setchip(1)
a7 <- 64
b7 <- 2e
setchip(0)
a7 <- 61
b7 <- 2e
setchip(1)
a8 <- 40
b8 <- 32
setchip(0)
a8 <- 3d
b8 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 5e
b7 <- 2e
setchip(0)
a7 <- 5b
b7 <- 2e
setchip(1)
a7 <- 36
b7 <- 2e
setchip(0)
a7 <- 33
b7 <- 2e
setchip(1)
a8 <- 46
b8 <- 32
setchip(0)
a8 <- 43
b8 <- 32
setchip(1)
a8 <- 1e
b8 <- 32
setchip(0)
a8 <- 1b
b8 <- 32
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 30
b7 <- 2e
setchip(0)
a7 <- 2d
b7 <- 2e
setchip(1)
a7 <- 8
b7 <- 2e
setchip(0)
a7 <- 5
b7 <- 2e
setchip(1)
a8 <- 24
b8 <- 32
setchip(0)
a8 <- 21
b8 <- 32
setchip(1)
a8 <- fc
b8 <- 31
setchip(0)
a8 <- f9
b8 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 2
b7 <- 2e
setchip(0)
a7 <- ff
b7 <- 2d
setchip(1)
a7 <- da
b7 <- 2d
setchip(0)
a7 <- d7
b7 <- 2d
setchip(1)
a8 <- f6
b8 <- 31
setchip(0)
a8 <- f3
b8 <- 31
setchip(1)
a8 <- ce
b8 <- 31
setchip(0)
a8 <- cb
b8 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- e0
b7 <- 2d
setchip(0)
a7 <- dd
b7 <- 2d
setchip(1)
a7 <- b8
b7 <- 2d
setchip(0)
a7 <- b5
b7 <- 2d
setchip(1)
a8 <- c8
b8 <- 31
setchip(0)
a8 <- c5
b8 <- 31
setchip(1)
a8 <- a0
b8 <- 31
setchip(0)
a8 <- 9d
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- be
b7 <- 2d
setchip(0)
a7 <- bb
b7 <- 2d
setchip(1)
a7 <- 96
b7 <- 2d
setchip(0)
a7 <- 93
b7 <- 2d
setchip(1)
a8 <- 9a
b8 <- 31
setchip(0)
a8 <- 97
b8 <- 31
setchip(1)
a8 <- 72
b8 <- 31
setchip(0)
a8 <- 6f
b8 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 9c
b7 <- 2d
setchip(0)
a7 <- 99
b7 <- 2d
setchip(1)
a7 <- 74
b7 <- 2d
setchip(0)
a7 <- 71
b7 <- 2d
setchip(1)
a8 <- 78
b8 <- 31
setchip(0)
a8 <- 75
b8 <- 31
setchip(1)
a8 <- a8
b8 <- 2e
setchip(0)
a8 <- a5
b8 <- 2e
r50.00
setchip(1)
a7 <- 6e
b7 <- 2d
setchip(0)
a7 <- 6b
b7 <- 2d
setchip(1)
a7 <- 9e
b7 <- 2a
setchip(0)
a7 <- 9b
b7 <- 2a
setchip(1)
a8 <- ae
b8 <- 2e
setchip(0)
a8 <- ab
b8 <- 2e
setchip(1)
a8 <- 86
b8 <- 2e
setchip(0)
a8 <- 83
b8 <- 2e
r50.00
setchip(1)
a7 <- 98
b7 <- 2a
setchip(0)
a7 <- 95
b7 <- 2a
setchip(1)
a7 <- 70
b7 <- 2a
setchip(0)
a7 <- 6d
b7 <- 2a
setchip(1)
a8 <- 8c
b8 <- 2e
setchip(0)
a8 <- 89
b8 <- 2e
setchip(1)
a8 <- 64
b8 <- 2e
setchip(0)
a8 <- 61
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- a
setchip(1)
b7 <- a
setchip(0)
a7 <- 62
setchip(1)
a7 <- 65
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 6a
b7 <- 32
setchip(0)
a7 <- 67
b7 <- 32
setchip(1)
a8 <- 5e
b8 <- 2e
setchip(0)
a8 <- 5b
b8 <- 2e
setchip(1)
a8 <- 36
b8 <- 2e
setchip(0)
a8 <- 33
b8 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 6f
b7 <- 32
setchip(0)
a7 <- 6c
b7 <- 32
setchip(1)
a8 <- 30
b8 <- 2e
setchip(0)
a8 <- 2d
b8 <- 2e
setchip(1)
a8 <- 8
b8 <- 2e
setchip(0)
a8 <- 5
b8 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 74
b7 <- 32
setchip(0)
a7 <- 71
b7 <- 32
setchip(1)
a8 <- 2
b8 <- 2e
setchip(0)
a8 <- ff
b8 <- 2d
setchip(1)
a8 <- da
b8 <- 2d
setchip(0)
a8 <- d7
b8 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 79
b7 <- 32
setchip(0)
a7 <- 76
b7 <- 32
setchip(1)
a8 <- e0
b8 <- 2d
setchip(0)
a8 <- dd
b8 <- 2d
setchip(1)
a8 <- b8
b8 <- 2d
setchip(0)
a8 <- b5
b8 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 7e
b7 <- 32
setchip(0)
a7 <- 7b
b7 <- 32
setchip(1)
a8 <- be
b8 <- 2d
setchip(0)
a8 <- bb
b8 <- 2d
setchip(1)
a8 <- 96
b8 <- 2d
setchip(0)
a8 <- 93
b8 <- 2d
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- 32
setchip(0)
a7 <- 80
b7 <- 32
setchip(1)
a8 <- 9c
b8 <- 2d
setchip(0)
a8 <- 99
b8 <- 2d
setchip(1)
a8 <- 74
b8 <- 2d
setchip(0)
a8 <- 71
b8 <- 2d
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 88
b7 <- 32
setchip(0)
a7 <- 85
b7 <- 32
setchip(1)
a8 <- 6e
b8 <- 2d
setchip(0)
a8 <- 6b
b8 <- 2d
setchip(1)
a8 <- 9e
b8 <- 2a
setchip(0)
a8 <- 9b
b8 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 32
setchip(0)
a7 <- 86
b7 <- 32
setchip(1)
a8 <- 98
b8 <- 2a
setchip(0)
a8 <- 95
b8 <- 2a
setchip(1)
a8 <- 70
b8 <- 2a
setchip(0)
a8 <- 6d
b8 <- 2a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- a
setchip(1)
b8 <- a
setchip(0)
a8 <- 62
setchip(1)
a8 <- 65
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 12
setchip(0)
a7 <- 86
b7 <- 12
setchip(1)
a8 <- 6a
b8 <- 32
setchip(0)
a8 <- 67
b8 <- 32
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a8 <- 6f
b8 <- 32
setchip(0)
a8 <- 6c
b8 <- 32
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a8 <- 74
b8 <- 32
setchip(0)
a8 <- 71
b8 <- 32
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a8 <- 79
b8 <- 32
setchip(0)
a8 <- 76
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a8 <- 7e
b8 <- 32
setchip(0)
a8 <- 7b
b8 <- 32
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a8 <- 83
b8 <- 32
setchip(0)
a8 <- 80
b8 <- 32
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a8 <- 88
b8 <- 32
setchip(0)
a8 <- 85
b8 <- 32
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a8 <- 89
b8 <- 32
setchip(0)
a8 <- 86
b8 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 6a
setchip(1)
a7 <- 6d
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 72
b7 <- 35
setchip(0)
a7 <- 6f
b7 <- 35
setchip(1)
a8 <- 89
b8 <- 12
setchip(0)
a8 <- 86
b8 <- 12
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 77
b7 <- 35
setchip(0)
a7 <- 74
b7 <- 35
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 7c
b7 <- 35
setchip(0)
a7 <- 79
b7 <- 35
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 81
b7 <- 35
setchip(0)
a7 <- 7e
b7 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 6a
setchip(1)
a8 <- 6d
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a8 <- 72
b8 <- 35
setchip(0)
a8 <- 6f
b8 <- 35
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a8 <- 77
b8 <- 35
setchip(0)
a8 <- 74
b8 <- 35
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a8 <- 7c
b8 <- 35
setchip(0)
a8 <- 79
b8 <- 35
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a8 <- 81
b8 <- 35
setchip(0)
a8 <- 7e
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 84
b7 <- 35
setchip(0)
a7 <- 81
b7 <- 35
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 85
b7 <- 35
setchip(0)
a7 <- 82
b7 <- 35
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 84
b7 <- 35
setchip(0)
a7 <- 81
b7 <- 35
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 82
b7 <- 35
setchip(0)
a7 <- 7f
b7 <- 35
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 82
b7 <- 35
setchip(0)
a7 <- 7f
b7 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 84
b7 <- 35
setchip(0)
a7 <- 81
b7 <- 35
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 84
b8 <- 35
setchip(0)
a8 <- 81
b8 <- 35
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 84
b7 <- 35
setchip(0)
a7 <- 81
b7 <- 35
setchip(1)
a8 <- 85
b8 <- 35
setchip(0)
a8 <- 82
b8 <- 35
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 82
b7 <- 35
setchip(0)
a7 <- 7f
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 84
b8 <- 35
setchip(0)
a8 <- 81
b8 <- 35
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 83
b7 <- 35
setchip(0)
a7 <- 80
b7 <- 35
setchip(1)
a8 <- 82
b8 <- 35
setchip(0)
a8 <- 7f
b8 <- 35
r50.00
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
setchip(1)
a7 <- 89
b7 <- 35
setchip(0)
a7 <- 86
b7 <- 35
setchip(1)
a8 <- 82
b8 <- 35
setchip(0)
a8 <- 7f
b8 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 85
b7 <- 35
setchip(0)
a7 <- 82
b7 <- 35
setchip(1)
a8 <- 84
b8 <- 35
setchip(0)
a8 <- 81
b8 <- 35
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 81
b7 <- 35
setchip(0)
a7 <- 7e
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 7d
b7 <- 35
setchip(0)
a7 <- 7a
b7 <- 35
setchip(1)
a8 <- 84
b8 <- 35
setchip(0)
a8 <- 81
b8 <- 35
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 81
b7 <- 35
setchip(0)
a7 <- 7e
b7 <- 35
setchip(1)
a8 <- 82
b8 <- 35
setchip(0)
a8 <- 7f
b8 <- 35
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 85
b7 <- 35
setchip(0)
a7 <- 82
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 35
setchip(0)
a7 <- 86
b7 <- 35
setchip(1)
a8 <- 83
b8 <- 35
setchip(0)
a8 <- 80
b8 <- 35
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 85
b7 <- 35
setchip(0)
a7 <- 82
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 81
b7 <- 35
setchip(0)
a7 <- 7e
b7 <- 35
setchip(1)
a8 <- 89
b8 <- 35
setchip(0)
a8 <- 86
b8 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 7d
b7 <- 35
setchip(0)
a7 <- 7a
b7 <- 35
setchip(1)
a8 <- 85
b8 <- 35
setchip(0)
a8 <- 82
b8 <- 35
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 82
b7 <- 35
setchip(0)
a7 <- 7f
b7 <- 35
setchip(1)
a8 <- 81
b8 <- 35
setchip(0)
a8 <- 7e
b8 <- 35
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 87
b7 <- 35
setchip(0)
a7 <- 84
b7 <- 35
setchip(1)
a8 <- 7d
b8 <- 35
setchip(0)
a8 <- 7a
b8 <- 35
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 81
b8 <- 35
setchip(0)
a8 <- 7e
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 85
b8 <- 35
setchip(0)
a8 <- 82
b8 <- 35
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 89
b8 <- 35
setchip(0)
a8 <- 86
b8 <- 35
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 85
b8 <- 35
setchip(0)
a8 <- 82
b8 <- 35
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 81
b8 <- 35
setchip(0)
a8 <- 7e
b8 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7d
b8 <- 35
setchip(0)
a8 <- 7a
b8 <- 35
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 82
b8 <- 35
setchip(0)
a8 <- 7f
b8 <- 35
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 87
b8 <- 35
setchip(0)
a8 <- 84
b8 <- 35
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 8c
b7 <- 35
setchip(0)
a7 <- 89
b7 <- 35
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 86
b7 <- 35
setchip(0)
a7 <- 83
b7 <- 35
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- c9
setchip(1)
a7 <- cc
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- d1
b7 <- 31
setchip(0)
a7 <- ce
b7 <- 31
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- d6
b7 <- 31
setchip(0)
a7 <- d3
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- db
b7 <- 31
setchip(0)
a7 <- d8
b7 <- 31
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- e0
b7 <- 31
setchip(0)
a7 <- dd
b7 <- 31
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 8c
b8 <- 35
setchip(0)
a8 <- 89
b8 <- 35
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 86
b8 <- 35
setchip(0)
a8 <- 83
b8 <- 35
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- c9
setchip(1)
a8 <- cc
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- d1
b8 <- 31
setchip(0)
a8 <- ce
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- d6
b8 <- 31
setchip(0)
a8 <- d3
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- db
b8 <- 31
setchip(0)
a8 <- d8
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e0
b8 <- 31
setchip(0)
a8 <- dd
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- e8
b7 <- 31
setchip(0)
a7 <- e5
b7 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- e9
b7 <- 31
setchip(0)
a7 <- e6
b7 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- ea
b7 <- 31
setchip(0)
a7 <- e7
b7 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- e8
b7 <- 31
setchip(0)
a7 <- e5
b7 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- e6
b7 <- 31
setchip(0)
a7 <- e3
b7 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- e4
b7 <- 31
setchip(0)
a7 <- e1
b7 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- e6
b7 <- 31
setchip(0)
a7 <- e3
b7 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- e8
b7 <- 31
setchip(0)
a7 <- e5
b7 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- ea
b7 <- 31
setchip(0)
a7 <- e7
b7 <- 31
setchip(1)
a8 <- e8
b8 <- 31
setchip(0)
a8 <- e5
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- e8
b7 <- 31
setchip(0)
a7 <- e5
b7 <- 31
setchip(1)
a8 <- e9
b8 <- 31
setchip(0)
a8 <- e6
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- e6
b7 <- 31
setchip(0)
a7 <- e3
b7 <- 31
setchip(1)
a8 <- ea
b8 <- 31
setchip(0)
a8 <- e7
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- e4
b7 <- 31
setchip(0)
a7 <- e1
b7 <- 31
setchip(1)
a8 <- e8
b8 <- 31
setchip(0)
a8 <- e5
b8 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e6
b8 <- 31
setchip(0)
a8 <- e3
b8 <- 31
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- ea
b7 <- 31
setchip(0)
a7 <- e7
b7 <- 31
setchip(1)
a8 <- e4
b8 <- 31
setchip(0)
a8 <- e1
b8 <- 31
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- ed
b7 <- 31
setchip(0)
a7 <- ea
b7 <- 31
setchip(1)
a8 <- e6
b8 <- 31
setchip(0)
a8 <- e3
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- e9
b7 <- 31
setchip(0)
a7 <- e6
b7 <- 31
setchip(1)
a8 <- e8
b8 <- 31
setchip(0)
a8 <- e5
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a8 <- ea
b8 <- 31
setchip(0)
a8 <- e7
b8 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- e1
b7 <- 31
setchip(0)
a7 <- de
b7 <- 31
setchip(1)
a8 <- e8
b8 <- 31
setchip(0)
a8 <- e5
b8 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a8 <- e6
b8 <- 31
setchip(0)
a8 <- e3
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- e9
b7 <- 31
setchip(0)
a7 <- e6
b7 <- 31
setchip(1)
a8 <- e4
b8 <- 31
setchip(0)
a8 <- e1
b8 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- ed
b7 <- 31
setchip(0)
a7 <- ea
b7 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- e9
b7 <- 31
setchip(0)
a7 <- e6
b7 <- 31
setchip(1)
a8 <- ea
b8 <- 31
setchip(0)
a8 <- e7
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- e5
b7 <- 31
setchip(0)
a7 <- e2
b7 <- 31
setchip(1)
a8 <- ed
b8 <- 31
setchip(0)
a8 <- ea
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- e1
b7 <- 11
setchip(0)
a7 <- de
b7 <- 11
setchip(1)
a8 <- e9
b8 <- 31
setchip(0)
a8 <- e6
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- e6
b7 <- 11
setchip(0)
a7 <- e3
b7 <- 11
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- eb
b7 <- 11
setchip(0)
a7 <- e8
b7 <- 11
setchip(1)
a8 <- e1
b8 <- 31
setchip(0)
a8 <- de
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- f0
b7 <- 11
setchip(0)
a7 <- ed
b7 <- 11
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- ea
b7 <- 11
setchip(0)
a7 <- e7
b7 <- 11
setchip(1)
a8 <- e9
b8 <- 31
setchip(0)
a8 <- e6
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- e4
b7 <- 11
setchip(0)
a7 <- e1
b7 <- 11
setchip(1)
a8 <- ed
b8 <- 31
setchip(0)
a8 <- ea
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- de
b7 <- 11
setchip(0)
a7 <- db
b7 <- 11
setchip(1)
a8 <- e9
b8 <- 31
setchip(0)
a8 <- e6
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- e4
b7 <- 11
setchip(0)
a7 <- e1
b7 <- 11
setchip(1)
a8 <- e5
b8 <- 31
setchip(0)
a8 <- e2
b8 <- 31
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- b7
b7 <- 31
setchip(0)
a7 <- b4
b7 <- 31
setchip(1)
a7 <- c1
b7 <- 31
setchip(0)
a7 <- be
b7 <- 31
setchip(1)
a8 <- e1
b8 <- 11
setchip(0)
a8 <- de
b8 <- 11
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- c6
b7 <- 31
setchip(0)
a7 <- c3
b7 <- 31
setchip(1)
a7 <- d0
b7 <- 31
setchip(0)
a7 <- cd
b7 <- 31
setchip(1)
a8 <- e6
b8 <- 11
setchip(0)
a8 <- e3
b8 <- 11
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- d5
b7 <- 31
setchip(0)
a7 <- d2
b7 <- 31
setchip(1)
a7 <- df
b7 <- 31
setchip(0)
a7 <- dc
b7 <- 31
setchip(1)
a8 <- eb
b8 <- 11
setchip(0)
a8 <- e8
b8 <- 11
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- da
b7 <- 31
setchip(0)
a7 <- d7
b7 <- 31
setchip(1)
a7 <- e4
b7 <- 31
setchip(0)
a7 <- e1
b7 <- 31
setchip(1)
a8 <- f0
b8 <- 11
setchip(0)
a8 <- ed
b8 <- 11
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- df
b7 <- 31
setchip(0)
a7 <- dc
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- ea
b8 <- 11
setchip(0)
a8 <- e7
b8 <- 11
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e4
b8 <- 11
setchip(0)
a8 <- e1
b8 <- 11
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- de
b8 <- 11
setchip(0)
a8 <- db
b8 <- 11
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e4
b8 <- 11
setchip(0)
a8 <- e1
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a8 <- b7
b8 <- 31
setchip(0)
a8 <- b4
b8 <- 31
setchip(1)
a8 <- c1
b8 <- 31
setchip(0)
a8 <- be
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- dd
b7 <- 31
setchip(0)
a7 <- da
b7 <- 31
setchip(1)
a8 <- c6
b8 <- 31
setchip(0)
a8 <- c3
b8 <- 31
setchip(1)
a8 <- d0
b8 <- 31
setchip(0)
a8 <- cd
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- d8
b7 <- 31
setchip(0)
a7 <- d5
b7 <- 31
setchip(1)
a8 <- d5
b8 <- 31
setchip(0)
a8 <- d2
b8 <- 31
setchip(1)
a8 <- df
b8 <- 31
setchip(0)
a8 <- dc
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- d3
b7 <- 31
setchip(0)
a7 <- d0
b7 <- 31
setchip(1)
a8 <- da
b8 <- 31
setchip(0)
a8 <- d7
b8 <- 31
setchip(1)
a8 <- e4
b8 <- 31
setchip(0)
a8 <- e1
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- ce
b7 <- 31
setchip(0)
a7 <- cb
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- df
b8 <- 31
setchip(0)
a8 <- dc
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a8 <- dd
b8 <- 31
setchip(0)
a8 <- da
b8 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a8 <- d8
b8 <- 31
setchip(0)
a8 <- d5
b8 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a8 <- d3
b8 <- 31
setchip(0)
a8 <- d0
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a8 <- ce
b8 <- 31
setchip(0)
a8 <- cb
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- ec
b7 <- 31
setchip(0)
a7 <- e9
b7 <- 31
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- f1
b7 <- 31
setchip(0)
a7 <- ee
b7 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- f6
b7 <- 31
setchip(0)
a7 <- f3
b7 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- fb
b7 <- 31
setchip(0)
a7 <- f8
b7 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 0
b7 <- 32
setchip(0)
a7 <- fd
b7 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a8 <- ec
b8 <- 31
setchip(0)
a8 <- e9
b8 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a8 <- f1
b8 <- 31
setchip(0)
a8 <- ee
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a8 <- f6
b8 <- 31
setchip(0)
a8 <- f3
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a8 <- fb
b8 <- 31
setchip(0)
a8 <- f8
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a8 <- 0
b8 <- 32
setchip(0)
a8 <- fd
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- ec
b7 <- 31
setchip(0)
a7 <- e9
b7 <- 31
setchip(1)
a7 <- f6
b7 <- 31
setchip(0)
a7 <- f3
b7 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- fb
b7 <- 31
setchip(0)
a7 <- f8
b7 <- 31
setchip(1)
a7 <- 5
b7 <- 32
setchip(0)
a7 <- 2
b7 <- 32
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- a
b7 <- 32
setchip(0)
a7 <- 7
b7 <- 32
setchip(1)
a7 <- 14
b7 <- 32
setchip(0)
a7 <- 11
b7 <- 32
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- f
b7 <- 32
setchip(0)
a7 <- c
b7 <- 32
setchip(1)
a7 <- 19
b7 <- 32
setchip(0)
a7 <- 16
b7 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 14
b7 <- 32
setchip(0)
a7 <- 11
b7 <- 32
setchip(1)
a7 <- 28
b7 <- 32
setchip(0)
a7 <- 25
b7 <- 32
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 23
b7 <- 32
setchip(0)
a7 <- 20
b7 <- 32
setchip(1)
a7 <- 37
b7 <- 32
setchip(0)
a7 <- 34
b7 <- 32
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 32
b7 <- 32
setchip(0)
a7 <- 2f
b7 <- 32
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 3e
b7 <- 32
setchip(0)
a7 <- 3b
b7 <- 32
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 3e
b7 <- 32
setchip(0)
a7 <- 3b
b7 <- 32
setchip(1)
a8 <- ec
b8 <- 31
setchip(0)
a8 <- e9
b8 <- 31
setchip(1)
a8 <- f6
b8 <- 31
setchip(0)
a8 <- f3
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 39
b7 <- 32
setchip(0)
a7 <- 36
b7 <- 32
setchip(1)
a8 <- fb
b8 <- 31
setchip(0)
a8 <- f8
b8 <- 31
setchip(1)
a8 <- 5
b8 <- 32
setchip(0)
a8 <- 2
b8 <- 32
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 34
b7 <- 32
setchip(0)
a7 <- 31
b7 <- 32
setchip(1)
a8 <- a
b8 <- 32
setchip(0)
a8 <- 7
b8 <- 32
setchip(1)
a8 <- 14
b8 <- 32
setchip(0)
a8 <- 11
b8 <- 32
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 2f
b7 <- 32
setchip(0)
a7 <- 2c
b7 <- 32
setchip(1)
a8 <- f
b8 <- 32
setchip(0)
a8 <- c
b8 <- 32
setchip(1)
a8 <- 19
b8 <- 32
setchip(0)
a8 <- 16
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 2a
b7 <- 32
setchip(0)
a7 <- 27
b7 <- 32
setchip(1)
a7 <- 3e
b7 <- 32
setchip(0)
a7 <- 3b
b7 <- 32
setchip(1)
a8 <- 14
b8 <- 32
setchip(0)
a8 <- 11
b8 <- 32
setchip(1)
a8 <- 28
b8 <- 32
setchip(0)
a8 <- 25
b8 <- 32
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 39
b7 <- 32
setchip(0)
a7 <- 36
b7 <- 32
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 23
b8 <- 32
setchip(0)
a8 <- 20
b8 <- 32
setchip(1)
a8 <- 37
b8 <- 32
setchip(0)
a8 <- 34
b8 <- 32
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 3e
b7 <- 32
setchip(0)
a7 <- 3b
b7 <- 32
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 32
b8 <- 32
setchip(0)
a8 <- 2f
b8 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 32
setchip(0)
a7 <- 40
b7 <- 32
setchip(1)
a8 <- 3e
b8 <- 32
setchip(0)
a8 <- 3b
b8 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- 3e
b8 <- 32
setchip(0)
a8 <- 3b
b8 <- 32
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- 39
b8 <- 32
setchip(0)
a8 <- 36
b8 <- 32
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- 34
b8 <- 32
setchip(0)
a8 <- 31
b8 <- 32
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- 2f
b8 <- 32
setchip(0)
a8 <- 2c
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- 2a
b8 <- 32
setchip(0)
a8 <- 27
b8 <- 32
setchip(1)
a8 <- 3e
b8 <- 32
setchip(0)
a8 <- 3b
b8 <- 32
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- 39
b8 <- 32
setchip(0)
a8 <- 36
b8 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- 3e
b8 <- 32
setchip(0)
a8 <- 3b
b8 <- 32
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 32
setchip(0)
a8 <- 40
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 1b
b7 <- 32
setchip(0)
a7 <- 18
b7 <- 32
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- f3
b7 <- 31
setchip(0)
a7 <- f0
b7 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- cb
b7 <- 31
setchip(0)
a7 <- c8
b7 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- a3
b7 <- 31
setchip(0)
a7 <- a0
b7 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 7b
b7 <- 31
setchip(0)
a7 <- 78
b7 <- 31
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- ab
b7 <- 2e
setchip(0)
a7 <- a8
b7 <- 2e
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 5b
b7 <- 2e
setchip(0)
a7 <- 58
b7 <- 2e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- ec
b7 <- 31
setchip(0)
a7 <- e9
b7 <- 31
setchip(1)
a8 <- 1b
b8 <- 32
setchip(0)
a8 <- 18
b8 <- 32
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- f1
b7 <- 31
setchip(0)
a7 <- ee
b7 <- 31
setchip(1)
a8 <- f3
b8 <- 31
setchip(0)
a8 <- f0
b8 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- f6
b7 <- 31
setchip(0)
a7 <- f3
b7 <- 31
setchip(1)
a8 <- cb
b8 <- 31
setchip(0)
a8 <- c8
b8 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- fb
b7 <- 31
setchip(0)
a7 <- f8
b7 <- 31
setchip(1)
a8 <- a3
b8 <- 31
setchip(0)
a8 <- a0
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 0
b7 <- 32
setchip(0)
a7 <- fd
b7 <- 31
setchip(1)
a8 <- 7b
b8 <- 31
setchip(0)
a8 <- 78
b8 <- 31
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a8 <- ab
b8 <- 2e
setchip(0)
a8 <- a8
b8 <- 2e
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a8 <- 5b
b8 <- 2e
setchip(0)
a8 <- 58
b8 <- 2e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a8 <- ec
b8 <- 31
setchip(0)
a8 <- e9
b8 <- 31
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a8 <- f1
b8 <- 31
setchip(0)
a8 <- ee
b8 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a8 <- f6
b8 <- 31
setchip(0)
a8 <- f3
b8 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a8 <- fb
b8 <- 31
setchip(0)
a8 <- f8
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a8 <- 0
b8 <- 32
setchip(0)
a8 <- fd
b8 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- b7
b7 <- 31
setchip(0)
a7 <- b4
b7 <- 31
setchip(1)
a7 <- c1
b7 <- 31
setchip(0)
a7 <- be
b7 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- c6
b7 <- 31
setchip(0)
a7 <- c3
b7 <- 31
setchip(1)
a7 <- d0
b7 <- 31
setchip(0)
a7 <- cd
b7 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- d5
b7 <- 31
setchip(0)
a7 <- d2
b7 <- 31
setchip(1)
a7 <- df
b7 <- 31
setchip(0)
a7 <- dc
b7 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- da
b7 <- 31
setchip(0)
a7 <- d7
b7 <- 31
setchip(1)
a7 <- e4
b7 <- 31
setchip(0)
a7 <- e1
b7 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- df
b7 <- 31
setchip(0)
a7 <- dc
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a8 <- b7
b8 <- 31
setchip(0)
a8 <- b4
b8 <- 31
setchip(1)
a8 <- c1
b8 <- 31
setchip(0)
a8 <- be
b8 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- dd
b7 <- 31
setchip(0)
a7 <- da
b7 <- 31
setchip(1)
a8 <- c6
b8 <- 31
setchip(0)
a8 <- c3
b8 <- 31
setchip(1)
a8 <- d0
b8 <- 31
setchip(0)
a8 <- cd
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- d8
b7 <- 31
setchip(0)
a7 <- d5
b7 <- 31
setchip(1)
a8 <- d5
b8 <- 31
setchip(0)
a8 <- d2
b8 <- 31
setchip(1)
a8 <- df
b8 <- 31
setchip(0)
a8 <- dc
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- d3
b7 <- 31
setchip(0)
a7 <- d0
b7 <- 31
setchip(1)
a8 <- da
b8 <- 31
setchip(0)
a8 <- d7
b8 <- 31
setchip(1)
a8 <- e4
b8 <- 31
setchip(0)
a8 <- e1
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- ce
b7 <- 31
setchip(0)
a7 <- cb
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- df
b8 <- 31
setchip(0)
a8 <- dc
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- e2
b7 <- 31
setchip(0)
a7 <- df
b7 <- 31
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- e7
b7 <- 31
setchip(0)
a7 <- e4
b7 <- 31
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 6a
setchip(1)
a7 <- 6d
setchip(0)
b7 <- 31
setchip(1)
b7 <- 31
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 72
b7 <- 31
setchip(0)
a7 <- 6f
b7 <- 31
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 77
b7 <- 31
setchip(0)
a7 <- 74
b7 <- 31
setchip(1)
a8 <- dd
b8 <- 31
setchip(0)
a8 <- da
b8 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 7c
b7 <- 31
setchip(0)
a7 <- 79
b7 <- 31
setchip(1)
a8 <- d8
b8 <- 31
setchip(0)
a8 <- d5
b8 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- d3
b8 <- 31
setchip(0)
a8 <- d0
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 31
setchip(0)
a7 <- 80
b7 <- 31
setchip(1)
a8 <- ce
b8 <- 31
setchip(0)
a8 <- cb
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 31
setchip(0)
a7 <- 80
b7 <- 31
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a8 <- e2
b8 <- 31
setchip(0)
a8 <- df
b8 <- 31
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a8 <- e7
b8 <- 31
setchip(0)
a8 <- e4
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 6a
setchip(1)
a8 <- 6d
setchip(0)
b8 <- 31
setchip(1)
b8 <- 31
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- 72
b8 <- 31
setchip(0)
a8 <- 6f
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- ad
b7 <- 31
setchip(0)
a7 <- aa
b7 <- 31
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- 77
b8 <- 31
setchip(0)
a8 <- 74
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- ad
b7 <- 31
setchip(0)
a7 <- aa
b7 <- 31
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- 7c
b8 <- 31
setchip(0)
a8 <- 79
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- ad
b7 <- 31
setchip(0)
a7 <- aa
b7 <- 31
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- ad
b7 <- 31
setchip(0)
a7 <- aa
b7 <- 31
setchip(1)
a8 <- 83
b8 <- 31
setchip(0)
a8 <- 80
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- a8
b7 <- 31
setchip(0)
a7 <- a5
b7 <- 31
setchip(1)
a8 <- 83
b8 <- 31
setchip(0)
a8 <- 80
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- a3
b7 <- 31
setchip(0)
a7 <- a0
b7 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- ad
b8 <- 31
setchip(0)
a8 <- aa
b8 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- ad
b8 <- 31
setchip(0)
a8 <- aa
b8 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- ad
b8 <- 31
setchip(0)
a8 <- aa
b8 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- ad
b8 <- 31
setchip(0)
a8 <- aa
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- a8
b8 <- 31
setchip(0)
a8 <- a5
b8 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- a3
b8 <- 31
setchip(0)
a8 <- a0
b8 <- 31
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- b3
b7 <- 31
setchip(0)
a7 <- b0
b7 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- b4
b7 <- 31
setchip(0)
a7 <- b1
b7 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- b3
b7 <- 31
setchip(0)
a7 <- b0
b7 <- 31
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- b1
b7 <- 31
setchip(0)
a7 <- ae
b7 <- 31
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- b1
b7 <- 31
setchip(0)
a7 <- ae
b7 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- b3
b7 <- 31
setchip(0)
a7 <- b0
b7 <- 31
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b3
b8 <- 31
setchip(0)
a8 <- b0
b8 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- b3
b7 <- 31
setchip(0)
a7 <- b0
b7 <- 31
setchip(1)
a8 <- b4
b8 <- 31
setchip(0)
a8 <- b1
b8 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- b1
b7 <- 31
setchip(0)
a7 <- ae
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- b3
b8 <- 31
setchip(0)
a8 <- b0
b8 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- b2
b7 <- 31
setchip(0)
a7 <- af
b7 <- 31
setchip(1)
a8 <- b1
b8 <- 31
setchip(0)
a8 <- ae
b8 <- 31
r50.00
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
setchip(1)
a7 <- b8
b7 <- 31
setchip(0)
a7 <- b5
b7 <- 31
setchip(1)
a8 <- b1
b8 <- 31
setchip(0)
a8 <- ae
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- b4
b7 <- 31
setchip(0)
a7 <- b1
b7 <- 31
setchip(1)
a8 <- b3
b8 <- 31
setchip(0)
a8 <- b0
b8 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- b0
b7 <- 31
setchip(0)
a7 <- ad
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- ac
b7 <- 31
setchip(0)
a7 <- a9
b7 <- 31
setchip(1)
a8 <- b3
b8 <- 31
setchip(0)
a8 <- b0
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- b0
b7 <- 31
setchip(0)
a7 <- ad
b7 <- 31
setchip(1)
a8 <- b1
b8 <- 31
setchip(0)
a8 <- ae
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- b4
b7 <- 31
setchip(0)
a7 <- b1
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- b8
b7 <- 31
setchip(0)
a7 <- b5
b7 <- 31
setchip(1)
a8 <- b2
b8 <- 31
setchip(0)
a8 <- af
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- b4
b7 <- 31
setchip(0)
a7 <- b1
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- b0
b7 <- 31
setchip(0)
a7 <- ad
b7 <- 31
setchip(1)
a8 <- b8
b8 <- 31
setchip(0)
a8 <- b5
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- ac
b7 <- 31
setchip(0)
a7 <- a9
b7 <- 31
setchip(1)
a8 <- b4
b8 <- 31
setchip(0)
a8 <- b1
b8 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- b1
b7 <- 31
setchip(0)
a7 <- ae
b7 <- 31
setchip(1)
a8 <- b0
b8 <- 31
setchip(0)
a8 <- ad
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- b6
b7 <- 31
setchip(0)
a7 <- b3
b7 <- 31
setchip(1)
a8 <- ac
b8 <- 31
setchip(0)
a8 <- a9
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- b0
b8 <- 31
setchip(0)
a8 <- ad
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b4
b8 <- 31
setchip(0)
a8 <- b1
b8 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- b8
b8 <- 31
setchip(0)
a8 <- b5
b8 <- 31
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b4
b8 <- 31
setchip(0)
a8 <- b1
b8 <- 31
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- b0
b8 <- 31
setchip(0)
a8 <- ad
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- ac
b8 <- 31
setchip(0)
a8 <- a9
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- b1
b8 <- 31
setchip(0)
a8 <- ae
b8 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b6
b8 <- 31
setchip(0)
a8 <- b3
b8 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 31
setchip(0)
a7 <- a6
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- af
b7 <- 31
setchip(0)
a7 <- ac
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- bb
b7 <- 31
setchip(0)
a7 <- b8
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- 31
setchip(0)
a7 <- b2
b7 <- 31
setchip(1)
a7 <- ab
b7 <- 31
setchip(0)
a7 <- a8
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- a5
b7 <- 31
setchip(0)
a7 <- a2
b7 <- 31
setchip(1)
a7 <- 9b
b7 <- 31
setchip(0)
a7 <- 98
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 95
b7 <- 31
setchip(0)
a7 <- 92
b7 <- 31
setchip(1)
a7 <- 8b
b7 <- 31
setchip(0)
a7 <- 88
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 91
b7 <- 31
setchip(0)
a7 <- 8e
b7 <- 31
setchip(1)
a7 <- 87
b7 <- 31
setchip(0)
a7 <- 84
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 8d
b7 <- 31
setchip(0)
a7 <- 8a
b7 <- 31
setchip(1)
a7 <- 83
b7 <- 31
setchip(0)
a7 <- 80
b7 <- 31
setchip(1)
a8 <- a9
b8 <- 31
setchip(0)
a8 <- a6
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 31
setchip(0)
a7 <- 86
b7 <- 31
setchip(1)
a7 <- 7f
b7 <- 31
setchip(0)
a7 <- 7c
b7 <- 31
setchip(1)
a8 <- af
b8 <- 31
setchip(0)
a8 <- ac
b8 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 79
b7 <- 31
setchip(0)
a7 <- 76
b7 <- 31
setchip(1)
a7 <- 6f
b7 <- 31
setchip(0)
a7 <- 6c
b7 <- 31
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 69
b7 <- 31
setchip(0)
a7 <- 66
b7 <- 31
setchip(1)
a7 <- 5f
b7 <- 31
setchip(0)
a7 <- 5c
b7 <- 31
setchip(1)
a8 <- bb
b8 <- 31
setchip(0)
a8 <- b8
b8 <- 31
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 59
b7 <- 31
setchip(0)
a7 <- 56
b7 <- 31
setchip(1)
a7 <- a7
b7 <- 2e
setchip(0)
a7 <- a4
b7 <- 2e
setchip(1)
a8 <- b5
b8 <- 31
setchip(0)
a8 <- b2
b8 <- 31
setchip(1)
a8 <- ab
b8 <- 31
setchip(0)
a8 <- a8
b8 <- 31
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- ad
b7 <- 2e
setchip(0)
a7 <- aa
b7 <- 2e
setchip(1)
a7 <- a3
b7 <- 2e
setchip(0)
a7 <- a0
b7 <- 2e
setchip(1)
a8 <- a5
b8 <- 31
setchip(0)
a8 <- a2
b8 <- 31
setchip(1)
a8 <- 9b
b8 <- 31
setchip(0)
a8 <- 98
b8 <- 31
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- 2e
setchip(0)
a7 <- a6
b7 <- 2e
setchip(1)
a7 <- 9f
b7 <- 2e
setchip(0)
a7 <- 9c
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 31
setchip(0)
a8 <- 92
b8 <- 31
setchip(1)
a8 <- 8b
b8 <- 31
setchip(0)
a8 <- 88
b8 <- 31
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- a5
b7 <- 2e
setchip(0)
a7 <- a2
b7 <- 2e
setchip(1)
a7 <- 9b
b7 <- 2e
setchip(0)
a7 <- 98
b7 <- 2e
setchip(1)
a8 <- 91
b8 <- 31
setchip(0)
a8 <- 8e
b8 <- 31
setchip(1)
a8 <- 87
b8 <- 31
setchip(0)
a8 <- 84
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a7 <- 8b
b7 <- 2e
setchip(0)
a7 <- 88
b7 <- 2e
setchip(1)
a8 <- 8d
b8 <- 31
setchip(0)
a8 <- 8a
b8 <- 31
setchip(1)
a8 <- 83
b8 <- 31
setchip(0)
a8 <- 80
b8 <- 31
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 85
b7 <- 2e
setchip(0)
a7 <- 82
b7 <- 2e
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 31
setchip(0)
a8 <- 86
b8 <- 31
setchip(1)
a8 <- 7f
b8 <- 31
setchip(0)
a8 <- 7c
b8 <- 31
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 79
b8 <- 31
setchip(0)
a8 <- 76
b8 <- 31
setchip(1)
a8 <- 6f
b8 <- 31
setchip(0)
a8 <- 6c
b8 <- 31
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 69
b8 <- 31
setchip(0)
a8 <- 66
b8 <- 31
setchip(1)
a8 <- 5f
b8 <- 31
setchip(0)
a8 <- 5c
b8 <- 31
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 59
b8 <- 31
setchip(0)
a8 <- 56
b8 <- 31
setchip(1)
a8 <- a7
b8 <- 2e
setchip(0)
a8 <- a4
b8 <- 2e
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- ad
b8 <- 2e
setchip(0)
a8 <- aa
b8 <- 2e
setchip(1)
a8 <- a3
b8 <- 2e
setchip(0)
a8 <- a0
b8 <- 2e
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- a9
b8 <- 2e
setchip(0)
a8 <- a6
b8 <- 2e
setchip(1)
a8 <- 9f
b8 <- 2e
setchip(0)
a8 <- 9c
b8 <- 2e
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- a5
b8 <- 2e
setchip(0)
a8 <- a2
b8 <- 2e
setchip(1)
a8 <- 9b
b8 <- 2e
setchip(0)
a8 <- 98
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
setchip(1)
a8 <- 8b
b8 <- 2e
setchip(0)
a8 <- 88
b8 <- 2e
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 85
b8 <- 2e
setchip(0)
a8 <- 82
b8 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 89
b7 <- 2e
setchip(0)
a7 <- 86
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
setchip(1)
a7 <- 8f
b7 <- 2e
setchip(0)
a7 <- 8c
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
setchip(1)
a7 <- 95
b7 <- 2e
setchip(0)
a7 <- 92
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 8f
b7 <- e
setchip(0)
a7 <- 8c
b7 <- e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 89
b7 <- e
setchip(0)
a7 <- 86
b7 <- e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 83
b7 <- e
setchip(0)
a7 <- 80
b7 <- e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 89
b7 <- e
setchip(0)
a7 <- 86
b7 <- e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 8f
b7 <- e
setchip(0)
a7 <- 8c
b7 <- e
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 95
b7 <- e
setchip(0)
a7 <- 92
b7 <- e
setchip(1)
a8 <- 89
b8 <- 2e
setchip(0)
a8 <- 86
b8 <- 2e
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 8f
b7 <- e
setchip(0)
a7 <- 8c
b7 <- e
setchip(1)
a8 <- 8f
b8 <- 2e
setchip(0)
a8 <- 8c
b8 <- 2e
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 89
b7 <- e
setchip(0)
a7 <- 86
b7 <- e
setchip(1)
a8 <- 95
b8 <- 2e
setchip(0)
a8 <- 92
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 83
b7 <- e
setchip(0)
a7 <- 80
b7 <- e
setchip(1)
a8 <- 8f
b8 <- e
setchip(0)
a8 <- 8c
b8 <- e
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 89
b7 <- e
setchip(0)
a7 <- 86
b7 <- e
setchip(1)
a8 <- 89
b8 <- e
setchip(0)
a8 <- 86
b8 <- e
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 8f
b7 <- e
setchip(0)
a7 <- 8c
b7 <- e
setchip(1)
a8 <- 83
b8 <- e
setchip(0)
a8 <- 80
b8 <- e
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 95
b7 <- e
setchip(0)
a7 <- 92
b7 <- e
setchip(1)
a8 <- 89
b8 <- e
setchip(0)
a8 <- 86
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 8f
b7 <- e
setchip(0)
a7 <- 8c
b7 <- e
setchip(1)
a8 <- 8f
b8 <- e
setchip(0)
a8 <- 8c
b8 <- e
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 89
b7 <- e
setchip(0)
a7 <- 86
b7 <- e
setchip(1)
a8 <- 95
b8 <- e
setchip(0)
a8 <- 92
b8 <- e
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 83
b7 <- e
setchip(0)
a7 <- 80
b7 <- e
setchip(1)
a8 <- 8f
b8 <- e
setchip(0)
a8 <- 8c
b8 <- e
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 89
b7 <- e
setchip(0)
a7 <- 86
b7 <- e
setchip(1)
a8 <- 89
b8 <- e
setchip(0)
a8 <- 86
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- 1f
setchip(1)
a7 <- 22
setchip(0)
b7 <- 2e
setchip(1)
b7 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 27
b7 <- 2e
setchip(0)
a7 <- 24
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- e
setchip(0)
a8 <- 80
b8 <- e
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 2c
b7 <- 2e
setchip(0)
a7 <- 29
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- e
setchip(0)
a8 <- 86
b8 <- e
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 31
b7 <- 2e
setchip(0)
a7 <- 2e
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- e
setchip(0)
a8 <- 8c
b8 <- e
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 36
b7 <- 2e
setchip(0)
a7 <- 33
b7 <- 2e
setchip(1)
a8 <- 95
b8 <- e
setchip(0)
a8 <- 92
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 3b
b7 <- 2e
setchip(0)
a7 <- 38
b7 <- 2e
setchip(1)
a8 <- 8f
b8 <- e
setchip(0)
a8 <- 8c
b8 <- e
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 2e
setchip(0)
a7 <- 3d
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- e
setchip(0)
a8 <- 86
b8 <- e
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 2e
setchip(0)
a7 <- 40
b7 <- 2e
setchip(1)
a8 <- 83
b8 <- e
setchip(0)
a8 <- 80
b8 <- e
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 2e
setchip(0)
a7 <- 40
b7 <- 2e
setchip(1)
a8 <- 89
b8 <- e
setchip(0)
a8 <- 86
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- 1f
setchip(1)
a8 <- 22
setchip(0)
b8 <- 2e
setchip(1)
b8 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 2e
setchip(0)
a7 <- 40
b7 <- 2e
setchip(1)
a8 <- 27
b8 <- 2e
setchip(0)
a8 <- 24
b8 <- 2e
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a8 <- 2c
b8 <- 2e
setchip(0)
a8 <- 29
b8 <- 2e
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a8 <- 31
b8 <- 2e
setchip(0)
a8 <- 2e
b8 <- 2e
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a8 <- 36
b8 <- 2e
setchip(0)
a8 <- 33
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a8 <- 3b
b8 <- 2e
setchip(0)
a8 <- 38
b8 <- 2e
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a8 <- 40
b8 <- 2e
setchip(0)
a8 <- 3d
b8 <- 2e
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a8 <- 43
b8 <- 2e
setchip(0)
a8 <- 40
b8 <- 2e
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a8 <- 43
b8 <- 2e
setchip(0)
a8 <- 40
b8 <- 2e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 2e
setchip(0)
a8 <- 40
b8 <- 2e
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 44
b7 <- 2e
setchip(0)
a7 <- 41
b7 <- 2e
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 45
b7 <- 2e
setchip(0)
a7 <- 42
b7 <- 2e
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 46
b7 <- 2e
setchip(0)
a7 <- 43
b7 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 44
b7 <- 2e
setchip(0)
a7 <- 41
b7 <- 2e
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 42
b7 <- 2e
setchip(0)
a7 <- 3f
b7 <- 2e
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 40
b7 <- 2e
setchip(0)
a7 <- 3d
b7 <- 2e
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 42
b7 <- 2e
setchip(0)
a7 <- 3f
b7 <- 2e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 44
b7 <- 2e
setchip(0)
a7 <- 41
b7 <- 2e
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 46
b7 <- 2e
setchip(0)
a7 <- 43
b7 <- 2e
setchip(1)
a8 <- 44
b8 <- 2e
setchip(0)
a8 <- 41
b8 <- 2e
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- 44
b7 <- 2e
setchip(0)
a7 <- 41
b7 <- 2e
setchip(1)
a8 <- 45
b8 <- 2e
setchip(0)
a8 <- 42
b8 <- 2e
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- 42
b7 <- 2e
setchip(0)
a7 <- 3f
b7 <- 2e
setchip(1)
a8 <- 46
b8 <- 2e
setchip(0)
a8 <- 43
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 40
b7 <- 2e
setchip(0)
a7 <- 3d
b7 <- 2e
setchip(1)
a8 <- 44
b8 <- 2e
setchip(0)
a8 <- 41
b8 <- 2e
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 43
b7 <- 2e
setchip(0)
a7 <- 40
b7 <- 2e
setchip(1)
a8 <- 42
b8 <- 2e
setchip(0)
a8 <- 3f
b8 <- 2e
r50.00
setchip(1)
a7 <- 46
b7 <- 2e
setchip(0)
a7 <- 43
b7 <- 2e
setchip(1)
a8 <- 40
b8 <- 2e
setchip(0)
a8 <- 3d
b8 <- 2e
r50.00
setchip(1)
a7 <- 49
b7 <- 2e
setchip(0)
a7 <- 46
b7 <- 2e
setchip(1)
a8 <- 42
b8 <- 2e
setchip(0)
a8 <- 3f
b8 <- 2e
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 45
b7 <- 2e
setchip(0)
a7 <- 42
b7 <- 2e
setchip(1)
a8 <- 44
b8 <- 2e
setchip(0)
a8 <- 41
b8 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 41
b7 <- 2e
setchip(0)
a7 <- 3e
b7 <- 2e
setchip(1)
a8 <- 46
b8 <- 2e
setchip(0)
a8 <- 43
b8 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 3d
b7 <- 2e
setchip(0)
a7 <- 3a
b7 <- 2e
setchip(1)
a8 <- 44
b8 <- 2e
setchip(0)
a8 <- 41
b8 <- 2e
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 41
b7 <- 2e
setchip(0)
a7 <- 3e
b7 <- 2e
setchip(1)
a8 <- 42
b8 <- 2e
setchip(0)
a8 <- 3f
b8 <- 2e
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 45
b7 <- 2e
setchip(0)
a7 <- 42
b7 <- 2e
setchip(1)
a8 <- 40
b8 <- 2e
setchip(0)
a8 <- 3d
b8 <- 2e
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 49
b7 <- 2e
setchip(0)
a7 <- 46
b7 <- 2e
setchip(1)
a8 <- 43
b8 <- 2e
setchip(0)
a8 <- 40
b8 <- 2e
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 45
b7 <- 2e
setchip(0)
a7 <- 42
b7 <- 2e
setchip(1)
a8 <- 46
b8 <- 2e
setchip(0)
a8 <- 43
b8 <- 2e
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 41
b7 <- 2e
setchip(0)
a7 <- 3e
b7 <- 2e
setchip(1)
a8 <- 49
b8 <- 2e
setchip(0)
a8 <- 46
b8 <- 2e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 3d
b7 <- 2e
setchip(0)
a7 <- 3a
b7 <- 2e
setchip(1)
a8 <- 45
b8 <- 2e
setchip(0)
a8 <- 42
b8 <- 2e
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 42
b7 <- 2e
setchip(0)
a7 <- 3f
b7 <- 2e
setchip(1)
a8 <- 41
b8 <- 2e
setchip(0)
a8 <- 3e
b8 <- 2e
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 47
b7 <- 2e
setchip(0)
a7 <- 44
b7 <- 2e
setchip(1)
a8 <- 3d
b8 <- 2e
setchip(0)
a8 <- 3a
b8 <- 2e
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 4c
b7 <- 2e
setchip(0)
a7 <- 49
b7 <- 2e
setchip(1)
a8 <- 41
b8 <- 2e
setchip(0)
a8 <- 3e
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 46
b7 <- 2e
setchip(0)
a7 <- 43
b7 <- 2e
setchip(1)
a8 <- 45
b8 <- 2e
setchip(0)
a8 <- 42
b8 <- 2e
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 40
b7 <- 2e
setchip(0)
a7 <- 3d
b7 <- 2e
setchip(1)
a8 <- 49
b8 <- 2e
setchip(0)
a8 <- 46
b8 <- 2e
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 3a
b7 <- 2e
setchip(0)
a7 <- 37
b7 <- 2e
setchip(1)
a8 <- 45
b8 <- 2e
setchip(0)
a8 <- 42
b8 <- 2e
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 40
b7 <- 2e
setchip(0)
a7 <- 3d
b7 <- 2e
setchip(1)
a8 <- 41
b8 <- 2e
setchip(0)
a8 <- 3e
b8 <- 2e
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 2e
setchip(0)
a7 <- 43
b7 <- 2e
setchip(1)
a8 <- 3d
b8 <- 2e
setchip(0)
a8 <- 3a
b8 <- 2e
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 4c
b7 <- 2e
setchip(0)
a7 <- 49
b7 <- 2e
setchip(1)
a8 <- 42
b8 <- 2e
setchip(0)
a8 <- 3f
b8 <- 2e
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 2e
setchip(0)
a7 <- 43
b7 <- 2e
setchip(1)
a8 <- 47
b8 <- 2e
setchip(0)
a8 <- 44
b8 <- 2e
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 2e
setchip(0)
a7 <- 3d
b7 <- 2e
setchip(1)
a8 <- 4c
b8 <- 2e
setchip(0)
a8 <- 49
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 3a
b7 <- 2e
setchip(0)
a7 <- 37
b7 <- 2e
setchip(1)
a8 <- 46
b8 <- 2e
setchip(0)
a8 <- 43
b8 <- 2e
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 2e
setchip(0)
a7 <- 3d
b7 <- 2e
setchip(1)
a8 <- 40
b8 <- 2e
setchip(0)
a8 <- 3d
b8 <- 2e
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 2e
setchip(0)
a7 <- 43
b7 <- 2e
setchip(1)
a8 <- 3a
b8 <- 2e
setchip(0)
a8 <- 37
b8 <- 2e
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 4c
b7 <- 2e
setchip(0)
a7 <- 49
b7 <- 2e
setchip(1)
a8 <- 40
b8 <- 2e
setchip(0)
a8 <- 3d
b8 <- 2e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 2e
setchip(0)
a7 <- 43
b7 <- 2e
setchip(1)
a8 <- 46
b8 <- 2e
setchip(0)
a8 <- 43
b8 <- 2e
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 2e
setchip(0)
a7 <- 3d
b7 <- 2e
setchip(1)
a8 <- 4c
b8 <- 2e
setchip(0)
a8 <- 49
b8 <- 2e
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 3a
b7 <- 2e
setchip(0)
a7 <- 37
b7 <- 2e
setchip(1)
a8 <- 46
b8 <- 2e
setchip(0)
a8 <- 43
b8 <- 2e
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 2e
setchip(0)
a7 <- 3d
b7 <- 2e
setchip(1)
a8 <- 40
b8 <- 2e
setchip(0)
a8 <- 3d
b8 <- 2e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 2e
setchip(0)
a7 <- 43
b7 <- 2e
setchip(1)
a8 <- 3a
b8 <- 2e
setchip(0)
a8 <- 37
b8 <- 2e
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 4c
b7 <- 2e
setchip(0)
a7 <- 49
b7 <- 2e
setchip(1)
a8 <- 40
b8 <- 2e
setchip(0)
a8 <- 3d
b8 <- 2e
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 46
b7 <- 2e
setchip(0)
a7 <- 43
b7 <- 2e
setchip(1)
a8 <- 46
b8 <- 2e
setchip(0)
a8 <- 43
b8 <- 2e
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 2e
setchip(0)
a7 <- 3d
b7 <- 2e
setchip(1)
a8 <- 4c
b8 <- 2e
setchip(0)
a8 <- 49
b8 <- 2e
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- c9
setchip(1)
a7 <- cc
setchip(0)
b7 <- 2d
setchip(1)
b7 <- 2d
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- d1
b7 <- 2d
setchip(0)
a7 <- ce
b7 <- 2d
setchip(1)
a8 <- 46
b8 <- 2e
setchip(0)
a8 <- 43
b8 <- 2e
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- d6
b7 <- 2d
setchip(0)
a7 <- d3
b7 <- 2d
setchip(1)
a8 <- 40
b8 <- 2e
setchip(0)
a8 <- 3d
b8 <- 2e
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- db
b7 <- 2d
setchip(0)
a7 <- d8
b7 <- 2d
setchip(1)
a8 <- 3a
b8 <- 2e
setchip(0)
a8 <- 37
b8 <- 2e
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- e0
b7 <- 2d
setchip(0)
a7 <- dd
b7 <- 2d
setchip(1)
a8 <- 40
b8 <- 2e
setchip(0)
a8 <- 3d
b8 <- 2e
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- e5
b7 <- 2d
setchip(0)
a7 <- e2
b7 <- 2d
setchip(1)
a7 <- 3
b7 <- 2e
setchip(0)
a7 <- 0
b7 <- 2e
setchip(1)
a8 <- 46
b8 <- 2e
setchip(0)
a8 <- 43
b8 <- 2e
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 2d
setchip(0)
a7 <- e4
b7 <- 2d
setchip(1)
a7 <- 4
b7 <- 2e
setchip(0)
a7 <- 1
b7 <- 2e
setchip(1)
a8 <- 4c
b8 <- 2e
setchip(0)
a8 <- 49
b8 <- 2e
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 2d
setchip(0)
a7 <- fc
b7 <- 2d
setchip(1)
a7 <- 4
b7 <- 2e
setchip(0)
a7 <- 1
b7 <- 2e
setchip(1)
a8 <- 46
b8 <- 2e
setchip(0)
a8 <- 43
b8 <- 2e
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 2d
setchip(0)
a7 <- fc
b7 <- 2d
setchip(1)
a7 <- 4
b7 <- 2e
setchip(0)
a7 <- 1
b7 <- 2e
setchip(1)
a8 <- 40
b8 <- 2e
setchip(0)
a8 <- 3d
b8 <- 2e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- c9
setchip(1)
a8 <- cc
setchip(0)
b8 <- 2d
setchip(1)
b8 <- 2d
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- ff
b7 <- 2d
setchip(0)
a7 <- fc
b7 <- 2d
setchip(1)
a8 <- d1
b8 <- 2d
setchip(0)
a8 <- ce
b8 <- 2d
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- fa
b7 <- 2d
setchip(0)
a7 <- f7
b7 <- 2d
setchip(1)
a8 <- d6
b8 <- 2d
setchip(0)
a8 <- d3
b8 <- 2d
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- f5
b7 <- 2d
setchip(0)
a7 <- f2
b7 <- 2d
setchip(1)
a8 <- db
b8 <- 2d
setchip(0)
a8 <- d8
b8 <- 2d
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- f0
b7 <- 2d
setchip(0)
a7 <- ed
b7 <- 2d
setchip(1)
a8 <- e0
b8 <- 2d
setchip(0)
a8 <- dd
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- eb
b7 <- 2d
setchip(0)
a7 <- e8
b7 <- 2d
setchip(1)
a7 <- 4
b7 <- 2e
setchip(0)
a7 <- 1
b7 <- 2e
setchip(1)
a8 <- e5
b8 <- 2d
setchip(0)
a8 <- e2
b8 <- 2d
setchip(1)
a8 <- 3
b8 <- 2e
setchip(0)
a8 <- 0
b8 <- 2e
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- ff
b7 <- 2d
setchip(0)
a7 <- fc
b7 <- 2d
setchip(1)
a7 <- 4
b7 <- 2e
setchip(0)
a7 <- 1
b7 <- 2e
setchip(1)
a8 <- e7
b8 <- 2d
setchip(0)
a8 <- e4
b8 <- 2d
setchip(1)
a8 <- 4
b8 <- 2e
setchip(0)
a8 <- 1
b8 <- 2e
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- ff
b7 <- 2d
setchip(0)
a7 <- fc
b7 <- 2d
setchip(1)
a7 <- 4
b7 <- 2e
setchip(0)
a7 <- 1
b7 <- 2e
setchip(1)
a8 <- ff
b8 <- 2d
setchip(0)
a8 <- fc
b8 <- 2d
setchip(1)
a8 <- 4
b8 <- 2e
setchip(0)
a8 <- 1
b8 <- 2e
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 4
b7 <- 2e
setchip(0)
a7 <- 1
b7 <- 2e
setchip(1)
a8 <- ff
b8 <- 2d
setchip(0)
a8 <- fc
b8 <- 2d
setchip(1)
a8 <- 4
b8 <- 2e
setchip(0)
a8 <- 1
b8 <- 2e
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a8 <- ff
b8 <- 2d
setchip(0)
a8 <- fc
b8 <- 2d
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a8 <- fa
b8 <- 2d
setchip(0)
a8 <- f7
b8 <- 2d
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a8 <- f5
b8 <- 2d
setchip(0)
a8 <- f2
b8 <- 2d
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a8 <- f0
b8 <- 2d
setchip(0)
a8 <- ed
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a8 <- eb
b8 <- 2d
setchip(0)
a8 <- e8
b8 <- 2d
setchip(1)
a8 <- 4
b8 <- 2e
setchip(0)
a8 <- 1
b8 <- 2e
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a8 <- ff
b8 <- 2d
setchip(0)
a8 <- fc
b8 <- 2d
setchip(1)
a8 <- 4
b8 <- 2e
setchip(0)
a8 <- 1
b8 <- 2e
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a8 <- ff
b8 <- 2d
setchip(0)
a8 <- fc
b8 <- 2d
setchip(1)
a8 <- 4
b8 <- 2e
setchip(0)
a8 <- 1
b8 <- 2e
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a8 <- 4
b8 <- 2e
setchip(0)
a8 <- 1
b8 <- 2e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- c9
setchip(1)
a7 <- cc
setchip(0)
b7 <- 2d
setchip(1)
b7 <- 2d
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- d1
b7 <- 2d
setchip(0)
a7 <- ce
b7 <- 2d
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- d6
b7 <- 2d
setchip(0)
a7 <- d3
b7 <- 2d
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- db
b7 <- 2d
setchip(0)
a7 <- d8
b7 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- e0
b7 <- 2d
setchip(0)
a7 <- dd
b7 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- e5
b7 <- 2d
setchip(0)
a7 <- e2
b7 <- 2d
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 2d
setchip(0)
a7 <- e4
b7 <- 2d
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- c9
setchip(1)
a8 <- cc
setchip(0)
b8 <- 2d
setchip(1)
b8 <- 2d
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a8 <- d1
b8 <- 2d
setchip(0)
a8 <- ce
b8 <- 2d
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a8 <- d6
b8 <- 2d
setchip(0)
a8 <- d3
b8 <- 2d
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a8 <- db
b8 <- 2d
setchip(0)
a8 <- d8
b8 <- 2d
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a8 <- e0
b8 <- 2d
setchip(0)
a8 <- dd
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a8 <- e5
b8 <- 2d
setchip(0)
a8 <- e2
b8 <- 2d
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a8 <- e7
b8 <- 2d
setchip(0)
a8 <- e4
b8 <- 2d
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 36
setchip(1)
c7 <- 36
34 <- e1
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- 21
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
setchip(0)
34 <- 21
54 <- 2
74 <- a1
94 <- 17
f4 <- 0
31 <- e1
51 <- 17
71 <- f1
91 <- 55
f1 <- 7
b7 <- d
setchip(1)
b7 <- d
setchip(0)
a7 <- 97
setchip(1)
a7 <- 9a
setchip(0)
b7 <- 2d
setchip(1)
b7 <- 2d
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a7 <- 9f
b7 <- 2d
setchip(0)
a7 <- 9c
b7 <- 2d
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- a4
b7 <- 2d
setchip(0)
a7 <- a1
b7 <- 2d
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- ae
b7 <- 2d
setchip(0)
a7 <- ab
b7 <- 2d
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- b2
b7 <- 2d
setchip(0)
a7 <- af
b7 <- 2d
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- b2
b7 <- 2d
setchip(0)
a7 <- af
b7 <- 2d
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 26
setchip(1)
c8 <- 26
35 <- e1
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- 21
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
setchip(0)
35 <- 21
55 <- f
75 <- 71
95 <- 17
f5 <- 0
32 <- e1
52 <- 17
72 <- f1
92 <- 55
f2 <- 7
b8 <- d
setchip(1)
b8 <- d
setchip(0)
a8 <- 97
setchip(1)
a8 <- 9a
setchip(0)
b8 <- 2d
setchip(1)
b8 <- 2d
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a8 <- 9f
b8 <- 2d
setchip(0)
a8 <- 9c
b8 <- 2d
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a8 <- a4
b8 <- 2d
setchip(0)
a8 <- a1
b8 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a8 <- ae
b8 <- 2d
setchip(0)
a8 <- ab
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a8 <- b2
b8 <- 2d
setchip(0)
a8 <- af
b8 <- 2d
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a8 <- b2
b8 <- 2d
setchip(0)
a8 <- af
b8 <- 2d
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- b3
b7 <- 2d
setchip(0)
a7 <- b0
b7 <- 2d
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- b4
b7 <- 2d
setchip(0)
a7 <- b1
b7 <- 2d
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- b3
b7 <- 2d
setchip(0)
a7 <- b0
b7 <- 2d
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- b1
b7 <- 2d
setchip(0)
a7 <- ae
b7 <- 2d
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- b1
b7 <- 2d
setchip(0)
a7 <- ae
b7 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- b3
b7 <- 2d
setchip(0)
a7 <- b0
b7 <- 2d
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b3
b8 <- 2d
setchip(0)
a8 <- b0
b8 <- 2d
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- b3
b7 <- 2d
setchip(0)
a7 <- b0
b7 <- 2d
setchip(1)
a8 <- b4
b8 <- 2d
setchip(0)
a8 <- b1
b8 <- 2d
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- b1
b7 <- 2d
setchip(0)
a7 <- ae
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- b3
b8 <- 2d
setchip(0)
a8 <- b0
b8 <- 2d
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- b2
b7 <- 2d
setchip(0)
a7 <- af
b7 <- 2d
setchip(1)
a8 <- b1
b8 <- 2d
setchip(0)
a8 <- ae
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b8
b7 <- 2d
setchip(0)
a7 <- b5
b7 <- 2d
setchip(1)
a8 <- b1
b8 <- 2d
setchip(0)
a8 <- ae
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b4
b7 <- 2d
setchip(0)
a7 <- b1
b7 <- 2d
setchip(1)
a8 <- b3
b8 <- 2d
setchip(0)
a8 <- b0
b8 <- 2d
r50.00
setchip(1)
a7 <- b0
b7 <- 2d
setchip(0)
a7 <- ad
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- ac
b7 <- 2d
setchip(0)
a7 <- a9
b7 <- 2d
setchip(1)
a8 <- b3
b8 <- 2d
setchip(0)
a8 <- b0
b8 <- 2d
r50.00
setchip(1)
a7 <- b0
b7 <- 2d
setchip(0)
a7 <- ad
b7 <- 2d
setchip(1)
a8 <- b1
b8 <- 2d
setchip(0)
a8 <- ae
b8 <- 2d
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- b4
b7 <- 2d
setchip(0)
a7 <- b1
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b8
b7 <- 2d
setchip(0)
a7 <- b5
b7 <- 2d
setchip(1)
a8 <- b2
b8 <- 2d
setchip(0)
a8 <- af
b8 <- 2d
r50.00
setchip(1)
a7 <- b4
b7 <- 2d
setchip(0)
a7 <- b1
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- b0
b7 <- 2d
setchip(0)
a7 <- ad
b7 <- 2d
setchip(1)
a8 <- b8
b8 <- 2d
setchip(0)
a8 <- b5
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- ac
b7 <- 2d
setchip(0)
a7 <- a9
b7 <- 2d
setchip(1)
a8 <- b4
b8 <- 2d
setchip(0)
a8 <- b1
b8 <- 2d
r50.00
setchip(1)
a7 <- b1
b7 <- 2d
setchip(0)
a7 <- ae
b7 <- 2d
setchip(1)
a8 <- b0
b8 <- 2d
setchip(0)
a8 <- ad
b8 <- 2d
r50.00
setchip(1)
a7 <- b6
b7 <- 2d
setchip(0)
a7 <- b3
b7 <- 2d
setchip(1)
a8 <- ac
b8 <- 2d
setchip(0)
a8 <- a9
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- b0
b8 <- 2d
setchip(0)
a8 <- ad
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b4
b8 <- 2d
setchip(0)
a8 <- b1
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- b8
b8 <- 2d
setchip(0)
a8 <- b5
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b4
b8 <- 2d
setchip(0)
a8 <- b1
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- b0
b8 <- 2d
setchip(0)
a8 <- ad
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- ac
b8 <- 2d
setchip(0)
a8 <- a9
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- b1
b8 <- 2d
setchip(0)
a8 <- ae
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b6
b8 <- 2d
setchip(0)
a8 <- b3
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 3
setchip(0)
54 <- 3
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 4
setchip(0)
54 <- 4
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 11
setchip(0)
55 <- 11
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 5
setchip(0)
54 <- 5
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 12
setchip(0)
55 <- 12
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 6
setchip(0)
54 <- 6
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 12
setchip(0)
55 <- 12
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 7
setchip(0)
54 <- 7
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 13
setchip(0)
55 <- 13
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 8
setchip(0)
54 <- 8
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 9
setchip(0)
54 <- 9
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 15
setchip(0)
55 <- 15
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- a
setchip(0)
54 <- a
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 15
setchip(0)
55 <- 15
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- b
setchip(0)
54 <- b
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 16
setchip(0)
55 <- 16
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- c
setchip(0)
54 <- c
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 17
setchip(0)
55 <- 17
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- d
setchip(0)
54 <- d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 18
setchip(0)
55 <- 18
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- e
setchip(0)
54 <- e
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 18
setchip(0)
55 <- 18
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- f
setchip(0)
54 <- f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 19
setchip(0)
55 <- 19
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 10
setchip(0)
54 <- 10
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 1a
setchip(0)
55 <- 1a
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 11
setchip(0)
54 <- 11
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 1b
setchip(0)
55 <- 1b
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 12
setchip(0)
54 <- 12
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 1b
setchip(0)
55 <- 1b
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 13
setchip(0)
54 <- 13
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 1c
setchip(0)
55 <- 1c
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 14
setchip(0)
54 <- 14
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 1d
setchip(0)
55 <- 1d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 15
setchip(0)
54 <- 15
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 1e
setchip(0)
55 <- 1e
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 16
setchip(0)
54 <- 16
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 1e
setchip(0)
55 <- 1e
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 17
setchip(0)
54 <- 17
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 1f
setchip(0)
55 <- 1f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 17
setchip(0)
54 <- 17
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 20
setchip(0)
55 <- 20
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 18
setchip(0)
54 <- 18
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 21
setchip(0)
55 <- 21
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 19
setchip(0)
54 <- 19
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 21
setchip(0)
55 <- 21
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 1a
setchip(0)
54 <- 1a
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 22
setchip(0)
55 <- 22
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 1b
setchip(0)
54 <- 1b
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 23
setchip(0)
55 <- 23
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 1c
setchip(0)
54 <- 1c
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 24
setchip(0)
55 <- 24
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 1d
setchip(0)
54 <- 1d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 24
setchip(0)
55 <- 24
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 1e
setchip(0)
54 <- 1e
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 25
setchip(0)
55 <- 25
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 1f
setchip(0)
54 <- 1f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 26
setchip(0)
55 <- 26
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 20
setchip(0)
54 <- 20
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 27
setchip(0)
55 <- 27
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 21
setchip(0)
54 <- 21
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 27
setchip(0)
55 <- 27
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 22
setchip(0)
54 <- 22
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 28
setchip(0)
55 <- 28
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 23
setchip(0)
54 <- 23
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 29
setchip(0)
55 <- 29
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 24
setchip(0)
54 <- 24
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 2a
setchip(0)
55 <- 2a
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 25
setchip(0)
54 <- 25
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 2a
setchip(0)
55 <- 2a
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 26
setchip(0)
54 <- 26
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 2b
setchip(0)
55 <- 2b
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 27
setchip(0)
54 <- 27
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 2c
setchip(0)
55 <- 2c
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 28
setchip(0)
54 <- 28
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 2d
setchip(0)
55 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 29
setchip(0)
54 <- 29
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 2d
setchip(0)
55 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 2a
setchip(0)
54 <- 2a
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 2e
setchip(0)
55 <- 2e
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 2b
setchip(0)
54 <- 2b
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 2f
setchip(0)
55 <- 2f
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 2b
setchip(0)
54 <- 2b
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 30
setchip(0)
55 <- 30
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 2c
setchip(0)
54 <- 2c
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 30
setchip(0)
55 <- 30
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 2d
setchip(0)
54 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 31
setchip(0)
55 <- 31
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 2e
setchip(0)
54 <- 2e
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 32
setchip(0)
55 <- 32
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 2f
setchip(0)
54 <- 2f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 33
setchip(0)
55 <- 33
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 30
setchip(0)
54 <- 30
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 33
setchip(0)
55 <- 33
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 31
setchip(0)
54 <- 31
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 34
setchip(0)
55 <- 34
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 32
setchip(0)
54 <- 32
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 35
setchip(0)
55 <- 35
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 33
setchip(0)
54 <- 33
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 36
setchip(0)
55 <- 36
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 34
setchip(0)
54 <- 34
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 36
setchip(0)
55 <- 36
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 35
setchip(0)
54 <- 35
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 37
setchip(0)
55 <- 37
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 36
setchip(0)
54 <- 36
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 38
setchip(0)
55 <- 38
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 37
setchip(0)
54 <- 37
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 39
setchip(0)
55 <- 39
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 38
setchip(0)
54 <- 38
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 39
setchip(0)
55 <- 39
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 39
setchip(0)
54 <- 39
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3a
setchip(0)
55 <- 3a
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3a
setchip(0)
54 <- 3a
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 3b
setchip(0)
55 <- 3b
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 3b
setchip(0)
54 <- 3b
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3c
setchip(0)
55 <- 3c
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3c
setchip(0)
54 <- 3c
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3c
setchip(0)
55 <- 3c
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 3d
setchip(0)
54 <- 3d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3d
setchip(0)
55 <- 3d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3e
setchip(0)
54 <- 3e
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3e
setchip(0)
55 <- 3e
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c1 <- 2c
c4 <- 1c
2c <- 1
4c <- 0
6c <- f4
8c <- 56
ec <- 0
29 <- 2
49 <- 0
69 <- f6
89 <- 57
e9 <- 3
24 <- 1
44 <- 0
64 <- f4
84 <- 56
e4 <- 0
21 <- 1
41 <- 0
61 <- f6
81 <- 57
e1 <- 3
b1 <- a
b4 <- a
a1 <- b0
a4 <- b0
b1 <- 35
b4 <- 35
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 2c
setchip(1)
c6 <- 1c
33 <- 1
53 <- 0
73 <- f4
93 <- 56
f3 <- 0
30 <- 2
50 <- 0
70 <- f6
90 <- 57
f0 <- 3
setchip(0)
33 <- 1
53 <- 0
73 <- f4
93 <- 56
f3 <- 0
30 <- 1
50 <- 0
70 <- f6
90 <- 57
f0 <- 3
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- b0
setchip(1)
a6 <- b0
setchip(0)
b6 <- 35
setchip(1)
b6 <- 35
53 <- 22
setchip(0)
53 <- 22
a4 <- 60
b4 <- 35
a1 <- 60
b1 <- 35
setchip(1)
a6 <- 60
b6 <- 35
setchip(0)
a6 <- 60
b6 <- 35
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
a4 <- 68
b4 <- 32
a1 <- 68
b1 <- 32
setchip(1)
a6 <- 68
b6 <- 32
setchip(0)
a6 <- 68
b6 <- 32
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
a4 <- 18
b4 <- 32
a1 <- 18
b1 <- 32
setchip(1)
a6 <- 18
b6 <- 32
setchip(0)
a6 <- 18
b6 <- 32
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
a4 <- c8
b4 <- 31
a1 <- c8
b1 <- 31
setchip(1)
a6 <- c8
b6 <- 31
setchip(0)
a6 <- c8
b6 <- 31
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 1f
43 <- 1a
a4 <- 78
b4 <- 31
a1 <- 78
b1 <- 31
setchip(1)
a6 <- 78
b6 <- 31
setchip(0)
a6 <- 78
b6 <- 31
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
a4 <- a8
b4 <- 2e
a1 <- a8
b1 <- 2e
setchip(1)
a6 <- a8
b6 <- 2e
setchip(0)
a6 <- a8
b6 <- 2e
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a4 <- 80
b4 <- 2e
a1 <- 80
b1 <- 2e
setchip(1)
a6 <- 80
b6 <- 2e
setchip(0)
a6 <- 80
b6 <- 2e
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
a4 <- 58
b4 <- 2e
a1 <- 58
b1 <- 2e
setchip(1)
a6 <- 58
b6 <- 2e
setchip(0)
a6 <- 58
b6 <- 2e
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 30
b4 <- 2e
a1 <- 30
b1 <- 2e
setchip(1)
a6 <- 30
b6 <- 2e
setchip(0)
a6 <- 30
b6 <- 2e
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
a4 <- 8
b4 <- 2e
a1 <- 8
b1 <- 2e
setchip(1)
a6 <- 8
b6 <- 2e
setchip(0)
a6 <- 8
b6 <- 2e
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
a4 <- f4
b4 <- 2d
a1 <- f4
b1 <- 2d
setchip(1)
a6 <- f4
b6 <- 2d
setchip(0)
a6 <- f4
b6 <- 2d
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
a4 <- e0
b4 <- 2d
a1 <- e0
b1 <- 2d
setchip(1)
a6 <- e0
b6 <- 2d
setchip(0)
a6 <- e0
b6 <- 2d
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 2d
a1 <- cc
b1 <- 2d
setchip(1)
a6 <- cc
b6 <- 2d
setchip(0)
a6 <- cc
b6 <- 2d
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
r50.00
a4 <- b8
b4 <- 2d
a1 <- b8
b1 <- 2d
setchip(1)
a6 <- b8
b6 <- 2d
setchip(0)
a6 <- b8
b6 <- 2d
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
r50.00
a4 <- a4
b4 <- 2d
a1 <- a4
b1 <- 2d
setchip(1)
a6 <- a4
b6 <- 2d
setchip(0)
a6 <- a4
b6 <- 2d
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
r50.00
a4 <- 9a
b4 <- 2d
a1 <- 9a
b1 <- 2d
setchip(1)
a6 <- 9a
b6 <- 2d
setchip(0)
a6 <- 9a
b6 <- 2d
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
a8 <- bb
b8 <- 2d
setchip(0)
a8 <- b8
b8 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c1 <- 2c
c4 <- 1c
2c <- 1
4c <- 0
6c <- f4
8c <- 56
ec <- 0
29 <- 2
49 <- 0
69 <- f6
89 <- 57
e9 <- 3
24 <- 1
44 <- 0
64 <- f4
84 <- 56
e4 <- 0
21 <- 1
41 <- 0
61 <- f6
81 <- 57
e1 <- 3
b1 <- d
b4 <- d
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 2c
setchip(1)
c6 <- 1c
33 <- 1
53 <- 0
73 <- f4
93 <- 56
f3 <- 0
30 <- 2
50 <- 0
70 <- f6
90 <- 57
f0 <- 3
setchip(0)
33 <- 1
53 <- 0
73 <- f4
93 <- 56
f3 <- 0
30 <- 1
50 <- 0
70 <- f6
90 <- 57
f0 <- 3
b6 <- d
setchip(1)
b6 <- d
setchip(0)
a6 <- 2
setchip(1)
a6 <- 2
setchip(0)
b6 <- 32
setchip(1)
b6 <- 32
53 <- 18
setchip(0)
53 <- 18
a4 <- b2
b4 <- 31
a1 <- b2
b1 <- 31
setchip(1)
a6 <- b2
b6 <- 31
setchip(0)
a6 <- b2
b6 <- 31
setchip(1)
a7 <- a9
b7 <- 2d
setchip(0)
a7 <- a6
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- b5
b8 <- 2d
setchip(0)
a8 <- b2
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
a4 <- 62
b4 <- 31
a1 <- 62
b1 <- 31
setchip(1)
a6 <- 62
b6 <- 31
setchip(0)
a6 <- 62
b6 <- 31
setchip(1)
a7 <- af
b7 <- 2d
setchip(0)
a7 <- ac
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
a4 <- 6a
b4 <- 2e
a1 <- 6a
b1 <- 2e
setchip(1)
a6 <- 6a
b6 <- 2e
setchip(0)
a6 <- 6a
b6 <- 2e
setchip(1)
a7 <- b5
b7 <- 2d
setchip(0)
a7 <- b2
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- a9
b8 <- 2d
setchip(0)
a8 <- a6
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
a4 <- 1a
b4 <- 2e
a1 <- 1a
b1 <- 2e
setchip(1)
a6 <- 1a
b6 <- 2e
setchip(0)
a6 <- 1a
b6 <- 2e
setchip(1)
a7 <- bb
b7 <- 2d
setchip(0)
a7 <- b8
b7 <- 2d
setchip(1)
54 <- 3f
setchip(0)
54 <- 3f
setchip(1)
a8 <- af
b8 <- 2d
setchip(0)
a8 <- ac
b8 <- 2d
setchip(1)
55 <- 3f
setchip(0)
55 <- 3f
r50.00
4b <- 1f
43 <- 1a
b7 <- d
setchip(1)
b7 <- d
setchip(0)
b8 <- d
setchip(1)
b8 <- d
setchip(0)
a4 <- ca
b4 <- 2d
a1 <- ca
b1 <- 2d
setchip(1)
a6 <- ca
b6 <- 2d
setchip(0)
a6 <- ca
b6 <- 2d
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
setchip(1)
a8 <- b5
b8 <- d
setchip(0)
a8 <- b2
b8 <- d
r50.00
a4 <- a2
b4 <- 2d
a1 <- a2
b1 <- 2d
setchip(1)
a6 <- a2
b6 <- 2d
setchip(0)
a6 <- a2
b6 <- 2d
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
setchip(1)
a8 <- bb
b8 <- d
setchip(0)
a8 <- b8
b8 <- d
r50.00
a4 <- 7a
b4 <- 2d
a1 <- 7a
b1 <- 2d
setchip(1)
a6 <- 7a
b6 <- 2d
setchip(0)
a6 <- 7a
b6 <- 2d
setchip(1)
a7 <- a9
b7 <- d
setchip(0)
a7 <- a6
b7 <- d
setchip(1)
a8 <- b5
b8 <- d
setchip(0)
a8 <- b2
b8 <- d
r50.00
a4 <- aa
b4 <- 2a
a1 <- aa
b1 <- 2a
setchip(1)
a6 <- aa
b6 <- 2a
setchip(0)
a6 <- aa
b6 <- 2a
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
setchip(1)
a8 <- af
b8 <- d
setchip(0)
a8 <- ac
b8 <- d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a4 <- 82
b4 <- 2a
a1 <- 82
b1 <- 2a
setchip(1)
a6 <- 82
b6 <- 2a
setchip(0)
a6 <- 82
b6 <- 2a
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
setchip(1)
a8 <- a9
b8 <- d
setchip(0)
a8 <- a6
b8 <- d
r50.00
a4 <- 5a
b4 <- 2a
a1 <- 5a
b1 <- 2a
setchip(1)
a6 <- 5a
b6 <- 2a
setchip(0)
a6 <- 5a
b6 <- 2a
setchip(1)
a7 <- bb
b7 <- d
setchip(0)
a7 <- b8
b7 <- d
setchip(1)
a8 <- af
b8 <- d
setchip(0)
a8 <- ac
b8 <- d
r50.00
a4 <- 46
b4 <- 2a
a1 <- 46
b1 <- 2a
setchip(1)
a6 <- 46
b6 <- 2a
setchip(0)
a6 <- 46
b6 <- 2a
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
setchip(1)
a8 <- b5
b8 <- d
setchip(0)
a8 <- b2
b8 <- d
r50.00
a4 <- 32
b4 <- 2a
a1 <- 32
b1 <- 2a
setchip(1)
a6 <- 32
b6 <- 2a
setchip(0)
a6 <- 32
b6 <- 2a
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
setchip(1)
a8 <- bb
b8 <- d
setchip(0)
a8 <- b8
b8 <- d
r50.00
4b <- 37
43 <- 36
a4 <- 1e
b4 <- 2a
a1 <- 1e
b1 <- 2a
setchip(1)
a6 <- 1e
b6 <- 2a
setchip(0)
a6 <- 1e
b6 <- 2a
setchip(1)
a7 <- a9
b7 <- d
setchip(0)
a7 <- a6
b7 <- d
setchip(1)
a8 <- b5
b8 <- d
setchip(0)
a8 <- b2
b8 <- d
r50.00
a4 <- a
b4 <- 2a
a1 <- a
b1 <- 2a
setchip(1)
a6 <- a
b6 <- 2a
setchip(0)
a6 <- a
b6 <- 2a
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
setchip(1)
a8 <- af
b8 <- d
setchip(0)
a8 <- ac
b8 <- d
r50.00
a4 <- f6
b4 <- 29
a1 <- f6
b1 <- 29
setchip(1)
a6 <- f6
b6 <- 29
setchip(0)
a6 <- f6
b6 <- 29
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
setchip(1)
a8 <- a9
b8 <- d
setchip(0)
a8 <- a6
b8 <- d
r50.00
a4 <- ec
b4 <- 29
a1 <- ec
b1 <- 29
setchip(1)
a6 <- ec
b6 <- 29
setchip(0)
a6 <- ec
b6 <- 29
setchip(1)
a7 <- bb
b7 <- d
setchip(0)
a7 <- b8
b7 <- d
setchip(1)
a8 <- af
b8 <- d
setchip(0)
a8 <- ac
b8 <- d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- e2
b4 <- 29
a1 <- e2
b1 <- 29
setchip(1)
a6 <- e2
b6 <- 29
setchip(0)
a6 <- e2
b6 <- 29
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
setchip(1)
a8 <- b5
b8 <- d
setchip(0)
a8 <- b2
b8 <- d
r50.00
a4 <- d8
b4 <- 29
a1 <- d8
b1 <- 29
setchip(1)
a6 <- d8
b6 <- 29
setchip(0)
a6 <- d8
b6 <- 29
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
setchip(1)
a8 <- bb
b8 <- d
setchip(0)
a8 <- b8
b8 <- d
r50.00
a4 <- ce
b4 <- 29
a1 <- ce
b1 <- 29
setchip(1)
a6 <- ce
b6 <- 29
setchip(0)
a6 <- ce
b6 <- 29
setchip(1)
a7 <- a9
b7 <- d
setchip(0)
a7 <- a6
b7 <- d
setchip(1)
a8 <- b5
b8 <- d
setchip(0)
a8 <- b2
b8 <- d
r50.00
a4 <- c4
b4 <- 29
a1 <- c4
b1 <- 29
setchip(1)
a6 <- c4
b6 <- 29
setchip(0)
a6 <- c4
b6 <- 29
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
setchip(1)
a8 <- af
b8 <- d
setchip(0)
a8 <- ac
b8 <- d
r50.00
4b <- 1f
43 <- 1a
a4 <- bc
b4 <- 29
a1 <- bc
b1 <- 29
setchip(1)
a6 <- bc
b6 <- 29
setchip(0)
a6 <- bc
b6 <- 29
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
setchip(1)
a8 <- a9
b8 <- d
setchip(0)
a8 <- a6
b8 <- d
r50.00
a4 <- b4
b4 <- 29
a1 <- b4
b1 <- 29
setchip(1)
a6 <- b4
b6 <- 29
setchip(0)
a6 <- b4
b6 <- 29
setchip(1)
a7 <- bb
b7 <- d
setchip(0)
a7 <- b8
b7 <- d
setchip(1)
a8 <- af
b8 <- d
setchip(0)
a8 <- ac
b8 <- d
r50.00
a4 <- ac
b4 <- 29
a1 <- ac
b1 <- 29
setchip(1)
a6 <- ac
b6 <- 29
setchip(0)
a6 <- ac
b6 <- 29
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
setchip(1)
a8 <- b5
b8 <- d
setchip(0)
a8 <- b2
b8 <- d
r50.00
a4 <- a4
b4 <- 29
a1 <- a4
b1 <- 29
setchip(1)
a6 <- a4
b6 <- 29
setchip(0)
a6 <- a4
b6 <- 29
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
setchip(1)
a8 <- bb
b8 <- d
setchip(0)
a8 <- b8
b8 <- d
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c1 <- 2c
c4 <- 1c
2c <- 1
4c <- 0
6c <- f4
8c <- 56
ec <- 0
29 <- 2
49 <- 0
69 <- f6
89 <- 57
e9 <- 3
24 <- 1
44 <- 0
64 <- f4
84 <- 56
e4 <- 0
21 <- 1
41 <- 0
61 <- f6
81 <- 57
e1 <- 3
b1 <- 9
b4 <- 9
a1 <- 41
a4 <- 41
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 2c
setchip(1)
c6 <- 1c
33 <- 1
53 <- 0
73 <- f4
93 <- 56
f3 <- 0
30 <- 2
50 <- 0
70 <- f6
90 <- 57
f0 <- 3
setchip(0)
33 <- 1
53 <- 0
73 <- f4
93 <- 56
f3 <- 0
30 <- 1
50 <- 0
70 <- f6
90 <- 57
f0 <- 3
b6 <- 9
setchip(1)
b6 <- 9
setchip(0)
a6 <- 41
setchip(1)
a6 <- 41
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
53 <- e
setchip(0)
53 <- e
a4 <- f1
b4 <- 2d
a1 <- f1
b1 <- 2d
setchip(1)
a6 <- f1
b6 <- 2d
setchip(0)
a6 <- f1
b6 <- 2d
setchip(1)
a7 <- a9
b7 <- d
setchip(0)
a7 <- a6
b7 <- d
setchip(1)
a8 <- b5
b8 <- d
setchip(0)
a8 <- b2
b8 <- d
r50.00
a4 <- a1
b4 <- 2d
a1 <- a1
b1 <- 2d
setchip(1)
a6 <- a1
b6 <- 2d
setchip(0)
a6 <- a1
b6 <- 2d
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
setchip(1)
a8 <- af
b8 <- d
setchip(0)
a8 <- ac
b8 <- d
r50.00
a4 <- a9
b4 <- 2a
a1 <- a9
b1 <- 2a
setchip(1)
a6 <- a9
b6 <- 2a
setchip(0)
a6 <- a9
b6 <- 2a
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
setchip(1)
a8 <- a9
b8 <- d
setchip(0)
a8 <- a6
b8 <- d
r50.00
a4 <- 59
b4 <- 2a
a1 <- 59
b1 <- 2a
setchip(1)
a6 <- 59
b6 <- 2a
setchip(0)
a6 <- 59
b6 <- 2a
setchip(1)
a7 <- bb
b7 <- d
setchip(0)
a7 <- b8
b7 <- d
setchip(1)
a8 <- af
b8 <- d
setchip(0)
a8 <- ac
b8 <- d
r50.00
4b <- 1f
43 <- 1a
a4 <- 9
b4 <- 2a
a1 <- 9
b1 <- 2a
setchip(1)
a6 <- 9
b6 <- 2a
setchip(0)
a6 <- 9
b6 <- 2a
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
setchip(1)
a8 <- b5
b8 <- d
setchip(0)
a8 <- b2
b8 <- d
r50.00
a4 <- e1
b4 <- 29
a1 <- e1
b1 <- 29
setchip(1)
a6 <- e1
b6 <- 29
setchip(0)
a6 <- e1
b6 <- 29
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
setchip(1)
a8 <- bb
b8 <- d
setchip(0)
a8 <- b8
b8 <- d
r50.00
a4 <- b9
b4 <- 29
a1 <- b9
b1 <- 29
setchip(1)
a6 <- b9
b6 <- 29
setchip(0)
a6 <- b9
b6 <- 29
setchip(1)
a7 <- a9
b7 <- d
setchip(0)
a7 <- a6
b7 <- d
setchip(1)
a8 <- b5
b8 <- d
setchip(0)
a8 <- b2
b8 <- d
r50.00
a4 <- 91
b4 <- 29
a1 <- 91
b1 <- 29
setchip(1)
a6 <- 91
b6 <- 29
setchip(0)
a6 <- 91
b6 <- 29
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
setchip(1)
a8 <- af
b8 <- d
setchip(0)
a8 <- ac
b8 <- d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 69
b4 <- 29
a1 <- 69
b1 <- 29
setchip(1)
a6 <- 69
b6 <- 29
setchip(0)
a6 <- 69
b6 <- 29
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
setchip(1)
a8 <- a9
b8 <- d
setchip(0)
a8 <- a6
b8 <- d
r50.00
a4 <- 99
b4 <- 26
a1 <- 99
b1 <- 26
setchip(1)
a6 <- 99
b6 <- 26
setchip(0)
a6 <- 99
b6 <- 26
setchip(1)
a7 <- bb
b7 <- d
setchip(0)
a7 <- b8
b7 <- d
setchip(1)
a8 <- af
b8 <- d
setchip(0)
a8 <- ac
b8 <- d
r50.00
a4 <- 85
b4 <- 26
a1 <- 85
b1 <- 26
setchip(1)
a6 <- 85
b6 <- 26
setchip(0)
a6 <- 85
b6 <- 26
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
setchip(1)
a8 <- b5
b8 <- d
setchip(0)
a8 <- b2
b8 <- d
r50.00
a4 <- 71
b4 <- 26
a1 <- 71
b1 <- 26
setchip(1)
a6 <- 71
b6 <- 26
setchip(0)
a6 <- 71
b6 <- 26
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
setchip(1)
a8 <- bb
b8 <- d
setchip(0)
a8 <- b8
b8 <- d
r50.00
4b <- 1f
43 <- 1a
c8 <- 1e
setchip(1)
c8 <- 2e
35 <- f
55 <- 0
75 <- 61
95 <- f2
f5 <- 2
32 <- f
52 <- 0
72 <- f0
92 <- f1
f2 <- 0
setchip(0)
35 <- d
55 <- 0
75 <- 62
95 <- f2
f5 <- 2
32 <- f
52 <- 0
72 <- f1
92 <- f1
f2 <- 0
b8 <- d
setchip(1)
b8 <- d
setchip(0)
a8 <- ae
setchip(1)
a8 <- ae
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- 5d
b4 <- 26
a1 <- 5d
b1 <- 26
setchip(1)
a6 <- 5d
b6 <- 26
setchip(0)
a6 <- 5d
b6 <- 26
setchip(1)
a7 <- a9
b7 <- d
setchip(0)
a7 <- a6
b7 <- d
r50.00
a4 <- 49
b4 <- 26
a1 <- 49
b1 <- 26
setchip(1)
a6 <- 49
b6 <- 26
setchip(0)
a6 <- 49
b6 <- 26
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
r50.00
a4 <- 35
b4 <- 26
a1 <- 35
b1 <- 26
setchip(1)
a6 <- 35
b6 <- 26
setchip(0)
a6 <- 35
b6 <- 26
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
r50.00
a4 <- 2b
b4 <- 26
a1 <- 2b
b1 <- 26
setchip(1)
a6 <- 2b
b6 <- 26
setchip(0)
a6 <- 2b
b6 <- 26
setchip(1)
a7 <- bb
b7 <- d
setchip(0)
a7 <- b8
b7 <- d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 6
b4 <- 6
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- 6
setchip(1)
b6 <- 6
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- d
setchip(1)
b7 <- d
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- a9
b7 <- d
setchip(0)
a7 <- a6
b7 <- d
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- bb
b7 <- d
setchip(0)
a7 <- b8
b7 <- d
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- b5
b7 <- d
setchip(0)
a7 <- b2
b7 <- d
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- af
b7 <- d
setchip(0)
a7 <- ac
b7 <- d
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- d
setchip(1)
b7 <- d
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
a5 <- c4
b5 <- 29
a2 <- c4
b2 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
a5 <- d8
b5 <- 29
a2 <- d8
b2 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
a5 <- ec
b5 <- 29
a2 <- ec
b2 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
a5 <- 0
b5 <- 2a
a2 <- 0
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
a5 <- 14
b5 <- 2a
a2 <- 14
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
a5 <- 28
b5 <- 2a
a2 <- 28
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
a5 <- 3c
b5 <- 2a
a2 <- 3c
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
a5 <- 50
b5 <- 2a
a2 <- 50
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
a5 <- 64
b5 <- 2a
a2 <- 64
b2 <- 2a
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
a5 <- 78
b5 <- 2a
a2 <- 78
b2 <- 2a
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
a5 <- 8c
b5 <- 2a
a2 <- 8c
b2 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
a5 <- a0
b5 <- 2a
a2 <- a0
b2 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 5c
b5 <- 2d
a2 <- 5c
b2 <- 2d
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 70
b5 <- 2d
a2 <- 70
b2 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 84
b5 <- 2d
a2 <- 84
b2 <- 2d
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 98
b5 <- 2d
a2 <- 98
b2 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
a5 <- ac
b5 <- 2d
a2 <- ac
b2 <- 2d
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
b8 <- 1e
setchip(1)
b8 <- 1e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1e
setchip(1)
b8 <- 1e
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 5d
setchip(0)
55 <- 55
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 5d
setchip(0)
55 <- 55
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
a5 <- c4
b5 <- 29
a2 <- c4
b2 <- 29
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
a5 <- d8
b5 <- 29
a2 <- d8
b2 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
a5 <- ec
b5 <- 29
a2 <- ec
b2 <- 29
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
a5 <- 0
b5 <- 2a
a2 <- 0
b2 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
a5 <- 14
b5 <- 2a
a2 <- 14
b2 <- 2a
r50.00
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
a5 <- 28
b5 <- 2a
a2 <- 28
b2 <- 2a
r50.00
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
a5 <- 3c
b5 <- 2a
a2 <- 3c
b2 <- 2a
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
a5 <- 50
b5 <- 2a
a2 <- 50
b2 <- 2a
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
a5 <- 64
b5 <- 2a
a2 <- 64
b2 <- 2a
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
a5 <- 78
b5 <- 2a
a2 <- 78
b2 <- 2a
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
a5 <- 8c
b5 <- 2a
a2 <- 8c
b2 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
a5 <- a0
b5 <- 2a
a2 <- a0
b2 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 5c
b5 <- 2d
a2 <- 5c
b2 <- 2d
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 70
b5 <- 2d
a2 <- 70
b2 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 84
b5 <- 2d
a2 <- 84
b2 <- 2d
r50.00
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 98
b5 <- 2d
a2 <- 98
b2 <- 2d
r50.00
4b <- 1f
43 <- 1a
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
a5 <- ac
b5 <- 2d
a2 <- ac
b2 <- 2d
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
55 <- 5d
setchip(0)
55 <- 55
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1e
setchip(1)
b7 <- 1e
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
55 <- 5d
setchip(0)
55 <- 55
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1e
setchip(1)
b8 <- 1e
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
54 <- 44
setchip(0)
54 <- 44
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
54 <- 40
setchip(0)
54 <- 40
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
55 <- 56
setchip(0)
55 <- 4d
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
54 <- 44
setchip(0)
54 <- 44
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1e
setchip(1)
b7 <- 1e
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
55 <- 53
setchip(0)
55 <- 49
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
54 <- 44
setchip(0)
54 <- 44
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
55 <- 56
setchip(0)
55 <- 4d
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1e
setchip(1)
b8 <- 1e
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
55 <- 6b
setchip(0)
55 <- 66
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 44
setchip(0)
54 <- 44
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
55 <- 6b
setchip(0)
55 <- 66
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
54 <- 40
setchip(0)
54 <- 40
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1e
setchip(1)
b7 <- 1e
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
54 <- 44
setchip(0)
54 <- 44
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
55 <- 64
setchip(0)
55 <- 5e
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 44
setchip(0)
54 <- 44
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1e
setchip(1)
b8 <- 1e
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
55 <- 56
setchip(0)
55 <- 4d
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 56
setchip(0)
55 <- 4d
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
r50.00
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
r50.00
setchip(0)
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- ae
setchip(1)
a7 <- af
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 44
setchip(0)
54 <- 44
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a7 <- ae
setchip(1)
a7 <- af
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- ae
setchip(1)
a8 <- ae
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 56
setchip(0)
55 <- 4d
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a8 <- ae
setchip(1)
a8 <- ae
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 44
setchip(0)
54 <- 44
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
55 <- 56
setchip(0)
55 <- 4d
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
r50.00
setchip(0)
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3e
setchip(1)
b7 <- 3e
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1e
setchip(1)
b7 <- 1e
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1e
setchip(1)
b8 <- 1e
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
55 <- 5d
setchip(0)
55 <- 55
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a8 <- e5
setchip(1)
a8 <- e5
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
r50.00
setchip(0)
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
r50.00
setchip(0)
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
55 <- 5d
setchip(0)
55 <- 55
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 4e
setchip(0)
54 <- 4e
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
55 <- 5d
setchip(0)
55 <- 55
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a8 <- 81
setchip(1)
a8 <- 81
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- 87
setchip(1)
a8 <- 87
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a8 <- 41
setchip(1)
a8 <- 41
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 1
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a8 <- 2
setchip(1)
a8 <- 2
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 14
setchip(1)
c8 <- 16
35 <- 1
55 <- 53
75 <- c5
95 <- fa
f5 <- 6
32 <- 1
52 <- 40
72 <- fa
92 <- fa
f2 <- 7
setchip(0)
35 <- 3
55 <- 49
75 <- f5
95 <- fa
f5 <- 6
32 <- 80
52 <- 4d
72 <- f5
92 <- fa
f2 <- 5
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4c <- 4
44 <- 4
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 1f
43 <- 1a
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 29
a1 <- a6
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 9e
b4 <- 29
a1 <- 9e
b1 <- 29
r50.00
a4 <- 96
b4 <- 29
a1 <- 96
b1 <- 29
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 8e
b4 <- 29
a1 <- 8e
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 29
a1 <- 8a
b1 <- 29
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 86
b4 <- 29
a1 <- 86
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 82
b4 <- 29
a1 <- 82
b1 <- 29
r50.00
a4 <- 7e
b4 <- 29
a1 <- 7e
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 29
a1 <- 7c
b1 <- 29
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 7a
b4 <- 29
a1 <- 7a
b1 <- 29
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 78
b4 <- 29
a1 <- 78
b1 <- 29
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 76
b4 <- 29
a1 <- 76
b1 <- 29
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 29
a1 <- 75
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 74
b4 <- 29
a1 <- 74
b1 <- 29
r50.00
a4 <- 73
b4 <- 29
a1 <- 73
b1 <- 29
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 72
b4 <- 29
a1 <- 72
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
r50.00
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a8 <- b0
setchip(1)
a8 <- b0
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- f1
b7 <- 35
setchip(0)
a7 <- ee
b7 <- 35
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- fb
b7 <- 35
setchip(0)
a7 <- f8
b7 <- 35
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 4
b7 <- 36
setchip(0)
a7 <- 1
b7 <- 36
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 4
b7 <- 36
setchip(0)
a7 <- 1
b7 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a8 <- f1
b8 <- 35
setchip(0)
a8 <- ee
b8 <- 35
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a8 <- fb
b8 <- 35
setchip(0)
a8 <- f8
b8 <- 35
r50.00
setchip(1)
a8 <- 4
b8 <- 36
setchip(0)
a8 <- 1
b8 <- 36
r50.00
setchip(1)
a8 <- 4
b8 <- 36
setchip(0)
a8 <- 1
b8 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 5
b7 <- 36
setchip(0)
a7 <- 2
b7 <- 36
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 6
b7 <- 36
setchip(0)
a7 <- 3
b7 <- 36
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 7
b7 <- 36
setchip(0)
a7 <- 4
b7 <- 36
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 5
b7 <- 36
setchip(0)
a7 <- 2
b7 <- 36
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 3
b7 <- 36
setchip(0)
a7 <- 0
b7 <- 36
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 1
b7 <- 36
setchip(0)
a7 <- fe
b7 <- 35
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 3
b7 <- 36
setchip(0)
a7 <- 0
b7 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 5
b7 <- 36
setchip(0)
a7 <- 2
b7 <- 36
setchip(1)
a7 <- d3
b7 <- 35
setchip(0)
a7 <- d0
b7 <- 35
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- d5
b7 <- 35
setchip(0)
a7 <- d2
b7 <- 35
setchip(1)
a7 <- a3
b7 <- 35
setchip(0)
a7 <- a0
b7 <- 35
setchip(1)
a8 <- 5
b8 <- 36
setchip(0)
a8 <- 2
b8 <- 36
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- a1
b7 <- 35
setchip(0)
a7 <- 9e
b7 <- 35
setchip(1)
a7 <- 6f
b7 <- 35
setchip(0)
a7 <- 6c
b7 <- 35
setchip(1)
a8 <- 6
b8 <- 36
setchip(0)
a8 <- 3
b8 <- 36
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 6d
b7 <- 35
setchip(0)
a7 <- 6a
b7 <- 35
setchip(1)
a7 <- 93
b7 <- 32
setchip(0)
a7 <- 90
b7 <- 32
setchip(1)
a8 <- 7
b8 <- 36
setchip(0)
a8 <- 4
b8 <- 36
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 91
b7 <- 32
setchip(0)
a7 <- 8e
b7 <- 32
setchip(1)
a7 <- 5f
b7 <- 32
setchip(0)
a7 <- 5c
b7 <- 32
setchip(1)
a8 <- 5
b8 <- 36
setchip(0)
a8 <- 2
b8 <- 36
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 62
b7 <- 32
setchip(0)
a7 <- 5f
b7 <- 32
setchip(1)
a7 <- 30
b7 <- 32
setchip(0)
a7 <- 2d
b7 <- 32
setchip(1)
a8 <- 3
b8 <- 36
setchip(0)
a8 <- 0
b8 <- 36
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 33
b7 <- 32
setchip(0)
a7 <- 30
b7 <- 32
setchip(1)
a7 <- 1
b7 <- 32
setchip(0)
a7 <- fe
b7 <- 31
setchip(1)
a8 <- 1
b8 <- 36
setchip(0)
a8 <- fe
b8 <- 35
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 4
b7 <- 32
setchip(0)
a7 <- 1
b7 <- 32
setchip(1)
a7 <- d2
b7 <- 31
setchip(0)
a7 <- cf
b7 <- 31
setchip(1)
a8 <- 3
b8 <- 36
setchip(0)
a8 <- 0
b8 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- ce
b7 <- 11
setchip(0)
a7 <- cb
b7 <- 11
setchip(1)
a8 <- 5
b8 <- 36
setchip(0)
a8 <- 2
b8 <- 36
setchip(1)
a8 <- d3
b8 <- 35
setchip(0)
a8 <- d0
b8 <- 35
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- ca
b7 <- 11
setchip(0)
a7 <- c7
b7 <- 11
setchip(1)
a8 <- d5
b8 <- 35
setchip(0)
a8 <- d2
b8 <- 35
setchip(1)
a8 <- a3
b8 <- 35
setchip(0)
a8 <- a0
b8 <- 35
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- c6
b7 <- 11
setchip(0)
a7 <- c3
b7 <- 11
setchip(1)
a8 <- a1
b8 <- 35
setchip(0)
a8 <- 9e
b8 <- 35
setchip(1)
a8 <- 6f
b8 <- 35
setchip(0)
a8 <- 6c
b8 <- 35
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- ca
b7 <- 11
setchip(0)
a7 <- c7
b7 <- 11
setchip(1)
a8 <- 6d
b8 <- 35
setchip(0)
a8 <- 6a
b8 <- 35
setchip(1)
a8 <- 93
b8 <- 32
setchip(0)
a8 <- 90
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- ce
b7 <- 11
setchip(0)
a7 <- cb
b7 <- 11
setchip(1)
a8 <- 91
b8 <- 32
setchip(0)
a8 <- 8e
b8 <- 32
setchip(1)
a8 <- 5f
b8 <- 32
setchip(0)
a8 <- 5c
b8 <- 32
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- d2
b7 <- 11
setchip(0)
a7 <- cf
b7 <- 11
setchip(1)
a8 <- 62
b8 <- 32
setchip(0)
a8 <- 5f
b8 <- 32
setchip(1)
a8 <- 30
b8 <- 32
setchip(0)
a8 <- 2d
b8 <- 32
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- ce
b7 <- 11
setchip(0)
a7 <- cb
b7 <- 11
setchip(1)
a8 <- 33
b8 <- 32
setchip(0)
a8 <- 30
b8 <- 32
setchip(1)
a8 <- 1
b8 <- 32
setchip(0)
a8 <- fe
b8 <- 31
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- ca
b7 <- 11
setchip(0)
a7 <- c7
b7 <- 11
setchip(1)
a8 <- 4
b8 <- 32
setchip(0)
a8 <- 1
b8 <- 32
setchip(1)
a8 <- d2
b8 <- 31
setchip(0)
a8 <- cf
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a8 <- ce
b8 <- 11
setchip(0)
a8 <- cb
b8 <- 11
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a8 <- ca
b8 <- 11
setchip(0)
a8 <- c7
b8 <- 11
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a8 <- c6
b8 <- 11
setchip(0)
a8 <- c3
b8 <- 11
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a8 <- ca
b8 <- 11
setchip(0)
a8 <- c7
b8 <- 11
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a8 <- ce
b8 <- 11
setchip(0)
a8 <- cb
b8 <- 11
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a8 <- d2
b8 <- 11
setchip(0)
a8 <- cf
b8 <- 11
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a8 <- ce
b8 <- 11
setchip(0)
a8 <- cb
b8 <- 11
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a8 <- ca
b8 <- 11
setchip(0)
a8 <- c7
b8 <- 11
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
a5 <- c4
b5 <- 29
a2 <- c4
b2 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
a5 <- d8
b5 <- 29
a2 <- d8
b2 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
a5 <- ec
b5 <- 29
a2 <- ec
b2 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
a5 <- 0
b5 <- 2a
a2 <- 0
b2 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
a5 <- 14
b5 <- 2a
a2 <- 14
b2 <- 2a
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
a5 <- 28
b5 <- 2a
a2 <- 28
b2 <- 2a
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
a5 <- 3c
b5 <- 2a
a2 <- 3c
b2 <- 2a
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
a5 <- 50
b5 <- 2a
a2 <- 50
b2 <- 2a
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
a5 <- 64
b5 <- 2a
a2 <- 64
b2 <- 2a
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
a5 <- 78
b5 <- 2a
a2 <- 78
b2 <- 2a
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
a5 <- 8c
b5 <- 2a
a2 <- 8c
b2 <- 2a
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
a5 <- a0
b5 <- 2a
a2 <- a0
b2 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 5c
b5 <- 2d
a2 <- 5c
b2 <- 2d
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 70
b5 <- 2d
a2 <- 70
b2 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 84
b5 <- 2d
a2 <- 84
b2 <- 2d
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 98
b5 <- 2d
a2 <- 98
b2 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
a5 <- ac
b5 <- 2d
a2 <- ac
b2 <- 2d
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 57
b7 <- 32
setchip(0)
a7 <- 54
b7 <- 32
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 25
b7 <- 32
setchip(0)
a7 <- 22
b7 <- 32
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- f3
b7 <- 31
setchip(0)
a7 <- f0
b7 <- 31
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- c1
b7 <- 31
setchip(0)
a7 <- be
b7 <- 31
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 8f
b7 <- 31
setchip(0)
a7 <- 8c
b7 <- 31
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 5d
b7 <- 31
setchip(0)
a7 <- 5a
b7 <- 31
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 83
b7 <- 2e
setchip(0)
a7 <- 80
b7 <- 2e
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 51
b7 <- 2e
setchip(0)
a7 <- 4e
b7 <- 2e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- 57
b8 <- 32
setchip(0)
a8 <- 54
b8 <- 32
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- 25
b8 <- 32
setchip(0)
a8 <- 22
b8 <- 32
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- f3
b8 <- 31
setchip(0)
a8 <- f0
b8 <- 31
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- c1
b8 <- 31
setchip(0)
a8 <- be
b8 <- 31
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- 8f
b8 <- 31
setchip(0)
a8 <- 8c
b8 <- 31
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- 5d
b8 <- 31
setchip(0)
a8 <- 5a
b8 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- 83
b8 <- 2e
setchip(0)
a8 <- 80
b8 <- 2e
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a8 <- 51
b8 <- 2e
setchip(0)
a8 <- 4e
b8 <- 2e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- 52
b7 <- e
setchip(0)
a7 <- 4f
b7 <- e
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- 53
b7 <- e
setchip(0)
a7 <- 50
b7 <- e
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- 54
b7 <- e
setchip(0)
a7 <- 51
b7 <- e
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 52
b7 <- e
setchip(0)
a7 <- 4f
b7 <- e
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 50
b7 <- e
setchip(0)
a7 <- 4d
b7 <- e
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 4e
b7 <- e
setchip(0)
a7 <- 4b
b7 <- e
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 50
b7 <- e
setchip(0)
a7 <- 4d
b7 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a8 <- 52
b8 <- e
setchip(0)
a8 <- 4f
b8 <- e
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a8 <- 53
b8 <- e
setchip(0)
a8 <- 50
b8 <- e
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a8 <- 54
b8 <- e
setchip(0)
a8 <- 51
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a7 <- 18
b7 <- 36
setchip(0)
a7 <- 15
b7 <- 36
setchip(1)
a8 <- 52
b8 <- e
setchip(0)
a8 <- 4f
b8 <- e
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a7 <- 2c
b7 <- 36
setchip(0)
a7 <- 29
b7 <- 36
setchip(1)
a8 <- 50
b8 <- e
setchip(0)
a8 <- 4d
b8 <- e
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a7 <- 40
b7 <- 36
setchip(0)
a7 <- 3d
b7 <- 36
setchip(1)
a8 <- 4e
b8 <- e
setchip(0)
a8 <- 4b
b8 <- e
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
setchip(1)
a8 <- 50
b8 <- e
setchip(0)
a8 <- 4d
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a8 <- 18
b8 <- 36
setchip(0)
a8 <- 15
b8 <- 36
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a8 <- 2c
b8 <- 36
setchip(0)
a8 <- 29
b8 <- 36
r50.00
setchip(1)
a8 <- 40
b8 <- 36
setchip(0)
a8 <- 3d
b8 <- 36
r50.00
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 18
b7 <- 36
setchip(0)
a7 <- 15
b7 <- 36
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 2c
b7 <- 36
setchip(0)
a7 <- 29
b7 <- 36
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 40
b7 <- 36
setchip(0)
a7 <- 3d
b7 <- 36
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a8 <- 18
b8 <- 36
setchip(0)
a8 <- 15
b8 <- 36
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a8 <- 2c
b8 <- 36
setchip(0)
a8 <- 29
b8 <- 36
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a8 <- 40
b8 <- 36
setchip(0)
a8 <- 3d
b8 <- 36
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a7 <- 18
b7 <- 36
setchip(0)
a7 <- 15
b7 <- 36
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a7 <- 2c
b7 <- 36
setchip(0)
a7 <- 29
b7 <- 36
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a7 <- 40
b7 <- 36
setchip(0)
a7 <- 3d
b7 <- 36
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a7 <- 2f
b7 <- 36
setchip(0)
a7 <- 2c
b7 <- 36
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a7 <- 1b
b7 <- 36
setchip(0)
a7 <- 18
b7 <- 36
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a7 <- 7
b7 <- 36
setchip(0)
a7 <- 4
b7 <- 36
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a7 <- 4
b7 <- 36
setchip(0)
a7 <- 1
b7 <- 36
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
setchip(1)
a8 <- 18
b8 <- 36
setchip(0)
a8 <- 15
b8 <- 36
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
setchip(1)
a8 <- 2c
b8 <- 36
setchip(0)
a8 <- 29
b8 <- 36
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
setchip(1)
a8 <- 40
b8 <- 36
setchip(0)
a8 <- 3d
b8 <- 36
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a8 <- 2f
b8 <- 36
setchip(0)
a8 <- 2c
b8 <- 36
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a8 <- 1b
b8 <- 36
setchip(0)
a8 <- 18
b8 <- 36
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a8 <- 7
b8 <- 36
setchip(0)
a8 <- 4
b8 <- 36
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a8 <- 4
b8 <- 36
setchip(0)
a8 <- 1
b8 <- 36
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 94
b7 <- 35
setchip(0)
a7 <- 91
b7 <- 35
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- 76
b7 <- 35
setchip(0)
a7 <- 73
b7 <- 35
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 58
b7 <- 35
setchip(0)
a7 <- 55
b7 <- 35
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 92
b7 <- 32
setchip(0)
a7 <- 8f
b7 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 74
b7 <- 32
setchip(0)
a7 <- 71
b7 <- 32
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- 56
b7 <- 32
setchip(0)
a7 <- 53
b7 <- 32
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- 38
b7 <- 32
setchip(0)
a7 <- 35
b7 <- 32
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 1a
b7 <- 32
setchip(0)
a7 <- 17
b7 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a8 <- 94
b8 <- 35
setchip(0)
a8 <- 91
b8 <- 35
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a8 <- 76
b8 <- 35
setchip(0)
a8 <- 73
b8 <- 35
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a8 <- 58
b8 <- 35
setchip(0)
a8 <- 55
b8 <- 35
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a8 <- 92
b8 <- 32
setchip(0)
a8 <- 8f
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a8 <- 74
b8 <- 32
setchip(0)
a8 <- 71
b8 <- 32
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a8 <- 56
b8 <- 32
setchip(0)
a8 <- 53
b8 <- 32
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a8 <- 38
b8 <- 32
setchip(0)
a8 <- 35
b8 <- 32
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a8 <- 1a
b8 <- 32
setchip(0)
a8 <- 17
b8 <- 32
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a7 <- 1b
b7 <- 12
setchip(0)
a7 <- 18
b7 <- 12
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a7 <- 1c
b7 <- 12
setchip(0)
a7 <- 19
b7 <- 12
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a7 <- 1d
b7 <- 12
setchip(0)
a7 <- 1a
b7 <- 12
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a7 <- 1b
b7 <- 12
setchip(0)
a7 <- 18
b7 <- 12
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a7 <- 19
b7 <- 12
setchip(0)
a7 <- 16
b7 <- 12
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a7 <- 17
b7 <- 12
setchip(0)
a7 <- 14
b7 <- 12
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a7 <- 19
b7 <- 12
setchip(0)
a7 <- 16
b7 <- 12
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 1b
b7 <- 12
setchip(0)
a7 <- 18
b7 <- 12
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 1d
b7 <- 12
setchip(0)
a7 <- 1a
b7 <- 12
setchip(1)
a8 <- 1b
b8 <- 12
setchip(0)
a8 <- 18
b8 <- 12
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 1b
b7 <- 12
setchip(0)
a7 <- 18
b7 <- 12
setchip(1)
a8 <- 1c
b8 <- 12
setchip(0)
a8 <- 19
b8 <- 12
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 19
b7 <- 12
setchip(0)
a7 <- 16
b7 <- 12
setchip(1)
a8 <- 1d
b8 <- 12
setchip(0)
a8 <- 1a
b8 <- 12
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 17
b7 <- 12
setchip(0)
a7 <- 14
b7 <- 12
setchip(1)
a8 <- 1b
b8 <- 12
setchip(0)
a8 <- 18
b8 <- 12
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 1a
b7 <- 12
setchip(0)
a7 <- 17
b7 <- 12
setchip(1)
a8 <- 19
b8 <- 12
setchip(0)
a8 <- 16
b8 <- 12
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 1d
b7 <- 12
setchip(0)
a7 <- 1a
b7 <- 12
setchip(1)
a8 <- 17
b8 <- 12
setchip(0)
a8 <- 14
b8 <- 12
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 20
b7 <- 12
setchip(0)
a7 <- 1d
b7 <- 12
setchip(1)
a8 <- 19
b8 <- 12
setchip(0)
a8 <- 16
b8 <- 12
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- 1b
b8 <- 12
setchip(0)
a8 <- 18
b8 <- 12
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- 1d
b8 <- 12
setchip(0)
a8 <- 1a
b8 <- 12
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- 1b
b8 <- 12
setchip(0)
a8 <- 18
b8 <- 12
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- 19
b8 <- 12
setchip(0)
a8 <- 16
b8 <- 12
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- fb
b7 <- 35
setchip(0)
a7 <- f8
b7 <- 35
setchip(1)
a8 <- 17
b8 <- 12
setchip(0)
a8 <- 14
b8 <- 12
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- 4
b7 <- 36
setchip(0)
a7 <- 1
b7 <- 36
setchip(1)
a8 <- 1a
b8 <- 12
setchip(0)
a8 <- 17
b8 <- 12
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- 4
b7 <- 36
setchip(0)
a7 <- 1
b7 <- 36
setchip(1)
a8 <- 1d
b8 <- 12
setchip(0)
a8 <- 1a
b8 <- 12
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 4
b7 <- 36
setchip(0)
a7 <- 1
b7 <- 36
setchip(1)
a8 <- 20
b8 <- 12
setchip(0)
a8 <- 1d
b8 <- 12
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a7 <- f0
b7 <- 35
setchip(0)
a7 <- ed
b7 <- 35
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 35
setchip(0)
a7 <- e4
b7 <- 35
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 35
setchip(0)
a7 <- e4
b7 <- 35
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a7 <- e7
b7 <- 35
setchip(0)
a7 <- e4
b7 <- 35
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
a8 <- fb
b8 <- 35
setchip(0)
a8 <- f8
b8 <- 35
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
a8 <- 4
b8 <- 36
setchip(0)
a8 <- 1
b8 <- 36
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
a8 <- 4
b8 <- 36
setchip(0)
a8 <- 1
b8 <- 36
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
a8 <- 4
b8 <- 36
setchip(0)
a8 <- 1
b8 <- 36
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
a8 <- f0
b8 <- 35
setchip(0)
a8 <- ed
b8 <- 35
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
a8 <- e7
b8 <- 35
setchip(0)
a8 <- e4
b8 <- 35
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
a8 <- e7
b8 <- 35
setchip(0)
a8 <- e4
b8 <- 35
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
a8 <- e7
b8 <- 35
setchip(0)
a8 <- e4
b8 <- 35
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 18
b7 <- 36
setchip(0)
a7 <- 15
b7 <- 36
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 2c
b7 <- 36
setchip(0)
a7 <- 29
b7 <- 36
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 36
setchip(0)
a7 <- 3d
b7 <- 36
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 54
b7 <- 36
setchip(0)
a7 <- 51
b7 <- 36
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- 18
b8 <- 36
setchip(0)
a8 <- 15
b8 <- 36
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- 2c
b8 <- 36
setchip(0)
a8 <- 29
b8 <- 36
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- 40
b8 <- 36
setchip(0)
a8 <- 3d
b8 <- 36
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- 54
b8 <- 36
setchip(0)
a8 <- 51
b8 <- 36
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 18
b7 <- 36
setchip(0)
a7 <- 15
b7 <- 36
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 2c
b7 <- 36
setchip(0)
a7 <- 29
b7 <- 36
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 40
b7 <- 36
setchip(0)
a7 <- 3d
b7 <- 36
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 54
b7 <- 36
setchip(0)
a7 <- 51
b7 <- 36
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a8 <- 18
b8 <- 36
setchip(0)
a8 <- 15
b8 <- 36
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a8 <- 2c
b8 <- 36
setchip(0)
a8 <- 29
b8 <- 36
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a8 <- 40
b8 <- 36
setchip(0)
a8 <- 3d
b8 <- 36
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a8 <- 54
b8 <- 36
setchip(0)
a8 <- 51
b8 <- 36
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
setchip(1)
a7 <- 57
b7 <- 36
setchip(0)
a7 <- 54
b7 <- 36
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
setchip(1)
a7 <- 25
b7 <- 36
setchip(0)
a7 <- 22
b7 <- 36
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
setchip(1)
a7 <- f3
b7 <- 35
setchip(0)
a7 <- f0
b7 <- 35
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
setchip(1)
a7 <- c1
b7 <- 35
setchip(0)
a7 <- be
b7 <- 35
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
a7 <- 8f
b7 <- 35
setchip(0)
a7 <- 8c
b7 <- 35
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
a7 <- 5d
b7 <- 35
setchip(0)
a7 <- 5a
b7 <- 35
r50.00
setchip(1)
a7 <- 83
b7 <- 32
setchip(0)
a7 <- 80
b7 <- 32
r50.00
setchip(1)
a7 <- 51
b7 <- 32
setchip(0)
a7 <- 4e
b7 <- 32
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a8 <- 57
b8 <- 36
setchip(0)
a8 <- 54
b8 <- 36
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a8 <- 25
b8 <- 36
setchip(0)
a8 <- 22
b8 <- 36
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a8 <- f3
b8 <- 35
setchip(0)
a8 <- f0
b8 <- 35
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a8 <- c1
b8 <- 35
setchip(0)
a8 <- be
b8 <- 35
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a8 <- 8f
b8 <- 35
setchip(0)
a8 <- 8c
b8 <- 35
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a8 <- 5d
b8 <- 35
setchip(0)
a8 <- 5a
b8 <- 35
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a8 <- 83
b8 <- 32
setchip(0)
a8 <- 80
b8 <- 32
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a8 <- 51
b8 <- 32
setchip(0)
a8 <- 4e
b8 <- 32
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
setchip(1)
a7 <- 57
b7 <- 36
setchip(0)
a7 <- 54
b7 <- 36
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
setchip(1)
a7 <- 6b
b7 <- 36
setchip(0)
a7 <- 68
b7 <- 36
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
setchip(1)
a7 <- 7f
b7 <- 36
setchip(0)
a7 <- 7c
b7 <- 36
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
setchip(1)
a7 <- 93
b7 <- 36
setchip(0)
a7 <- 90
b7 <- 36
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
a7 <- 89
b7 <- 36
setchip(0)
a7 <- 86
b7 <- 36
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
a7 <- 89
b7 <- 36
setchip(0)
a7 <- 86
b7 <- 36
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
a7 <- 89
b7 <- 36
setchip(0)
a7 <- 86
b7 <- 36
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
a7 <- 89
b7 <- 36
setchip(0)
a7 <- 86
b7 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 75
b7 <- 36
setchip(0)
a7 <- 72
b7 <- 36
setchip(1)
a8 <- 57
b8 <- 36
setchip(0)
a8 <- 54
b8 <- 36
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 61
b7 <- 36
setchip(0)
a7 <- 5e
b7 <- 36
setchip(1)
a8 <- 6b
b8 <- 36
setchip(0)
a8 <- 68
b8 <- 36
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 4d
b7 <- 36
setchip(0)
a7 <- 4a
b7 <- 36
setchip(1)
a8 <- 7f
b8 <- 36
setchip(0)
a8 <- 7c
b8 <- 36
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 43
b7 <- 36
setchip(0)
a7 <- 40
b7 <- 36
setchip(1)
a8 <- 93
b8 <- 36
setchip(0)
a8 <- 90
b8 <- 36
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a8 <- 89
b8 <- 36
setchip(0)
a8 <- 86
b8 <- 36
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a8 <- 89
b8 <- 36
setchip(0)
a8 <- 86
b8 <- 36
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a8 <- 89
b8 <- 36
setchip(0)
a8 <- 86
b8 <- 36
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a8 <- 89
b8 <- 36
setchip(0)
a8 <- 86
b8 <- 36
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a8 <- 75
b8 <- 36
setchip(0)
a8 <- 72
b8 <- 36
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a8 <- 61
b8 <- 36
setchip(0)
a8 <- 5e
b8 <- 36
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a8 <- 4d
b8 <- 36
setchip(0)
a8 <- 4a
b8 <- 36
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a8 <- 43
b8 <- 36
setchip(0)
a8 <- 40
b8 <- 36
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 32
setchip(1)
b8 <- 32
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 12
setchip(1)
b8 <- 12
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4c <- 4
44 <- 4
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 1f
43 <- 1a
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 80
b7 <- 35
setchip(0)
a7 <- 7d
b7 <- 35
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- a6
b7 <- 32
setchip(0)
a7 <- a3
b7 <- 32
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 74
b7 <- 32
setchip(0)
a7 <- 71
b7 <- 32
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 42
b7 <- 32
setchip(0)
a7 <- 3f
b7 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
a7 <- 10
b7 <- 32
setchip(0)
a7 <- d
b7 <- 32
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
a7 <- de
b7 <- 31
setchip(0)
a7 <- db
b7 <- 31
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
a7 <- ac
b7 <- 31
setchip(0)
a7 <- a9
b7 <- 31
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
a7 <- 7a
b7 <- 31
setchip(0)
a7 <- 77
b7 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 11
setchip(1)
b7 <- 11
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a8 <- 80
b8 <- 35
setchip(0)
a8 <- 7d
b8 <- 35
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a8 <- a6
b8 <- 32
setchip(0)
a8 <- a3
b8 <- 32
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a8 <- 74
b8 <- 32
setchip(0)
a8 <- 71
b8 <- 32
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a8 <- 42
b8 <- 32
setchip(0)
a8 <- 3f
b8 <- 32
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a8 <- 10
b8 <- 32
setchip(0)
a8 <- d
b8 <- 32
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a8 <- de
b8 <- 31
setchip(0)
a8 <- db
b8 <- 31
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a8 <- ac
b8 <- 31
setchip(0)
a8 <- a9
b8 <- 31
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a8 <- 7a
b8 <- 31
setchip(0)
a8 <- 77
b8 <- 31
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 11
setchip(1)
b8 <- 11
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- a6
b4 <- 29
a1 <- a6
b1 <- 29
r50.00
a4 <- 9e
b4 <- 29
a1 <- 9e
b1 <- 29
r50.00
a4 <- 96
b4 <- 29
a1 <- 96
b1 <- 29
r50.00
a4 <- 8e
b4 <- 29
a1 <- 8e
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 29
a1 <- 8a
b1 <- 29
r50.00
a4 <- 86
b4 <- 29
a1 <- 86
b1 <- 29
r50.00
a4 <- 82
b4 <- 29
a1 <- 82
b1 <- 29
r50.00
a4 <- 7e
b4 <- 29
a1 <- 7e
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 7c
b4 <- 29
a1 <- 7c
b1 <- 29
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 7a
b4 <- 29
a1 <- 7a
b1 <- 29
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 78
b4 <- 29
a1 <- 78
b1 <- 29
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 76
b4 <- 29
a1 <- 76
b1 <- 29
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 29
a1 <- 75
b1 <- 29
r50.00
a4 <- 74
b4 <- 29
a1 <- 74
b1 <- 29
r50.00
a4 <- 73
b4 <- 29
a1 <- 73
b1 <- 29
r50.00
a4 <- 72
b4 <- 29
a1 <- 72
b1 <- 29
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
a7 <- 80
b7 <- 39
setchip(0)
a7 <- 7d
b7 <- 39
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
a7 <- a6
b7 <- 36
setchip(0)
a7 <- a3
b7 <- 36
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
a7 <- 74
b7 <- 36
setchip(0)
a7 <- 71
b7 <- 36
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
a7 <- 42
b7 <- 36
setchip(0)
a7 <- 3f
b7 <- 36
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
a7 <- 10
b7 <- 36
setchip(0)
a7 <- d
b7 <- 36
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
a7 <- de
b7 <- 35
setchip(0)
a7 <- db
b7 <- 35
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
a7 <- ac
b7 <- 35
setchip(0)
a7 <- a9
b7 <- 35
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
a7 <- 7a
b7 <- 35
setchip(0)
a7 <- 77
b7 <- 35
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
a7 <- 4d
b7 <- 36
setchip(0)
a7 <- 4a
b7 <- 36
setchip(1)
a8 <- 80
b8 <- 39
setchip(0)
a8 <- 7d
b8 <- 39
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
a7 <- 57
b7 <- 36
setchip(0)
a7 <- 54
b7 <- 36
setchip(1)
a8 <- a6
b8 <- 36
setchip(0)
a8 <- a3
b8 <- 36
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
a7 <- 61
b7 <- 36
setchip(0)
a7 <- 5e
b7 <- 36
setchip(1)
a8 <- 74
b8 <- 36
setchip(0)
a8 <- 71
b8 <- 36
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
a7 <- 6b
b7 <- 36
setchip(0)
a7 <- 68
b7 <- 36
setchip(1)
a8 <- 42
b8 <- 36
setchip(0)
a8 <- 3f
b8 <- 36
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
a7 <- 89
b7 <- 36
setchip(0)
a7 <- 86
b7 <- 36
setchip(1)
a8 <- 10
b8 <- 36
setchip(0)
a8 <- d
b8 <- 36
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
a7 <- 89
b7 <- 36
setchip(0)
a7 <- 86
b7 <- 36
setchip(1)
a8 <- de
b8 <- 35
setchip(0)
a8 <- db
b8 <- 35
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
a7 <- 89
b7 <- 36
setchip(0)
a7 <- 86
b7 <- 36
setchip(1)
a8 <- ac
b8 <- 35
setchip(0)
a8 <- a9
b8 <- 35
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
a7 <- 89
b7 <- 36
setchip(0)
a7 <- 86
b7 <- 36
setchip(1)
a8 <- 7a
b8 <- 35
setchip(0)
a8 <- 77
b8 <- 35
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
a8 <- 4d
b8 <- 36
setchip(0)
a8 <- 4a
b8 <- 36
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
a8 <- 57
b8 <- 36
setchip(0)
a8 <- 54
b8 <- 36
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
a8 <- 61
b8 <- 36
setchip(0)
a8 <- 5e
b8 <- 36
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
a8 <- 6b
b8 <- 36
setchip(0)
a8 <- 68
b8 <- 36
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
setchip(1)
a8 <- 89
b8 <- 36
setchip(0)
a8 <- 86
b8 <- 36
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
setchip(1)
a8 <- 89
b8 <- 36
setchip(0)
a8 <- 86
b8 <- 36
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
setchip(1)
a8 <- 89
b8 <- 36
setchip(0)
a8 <- 86
b8 <- 36
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
setchip(1)
a8 <- 89
b8 <- 36
setchip(0)
a8 <- 86
b8 <- 36
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
a7 <- 25
b7 <- 3a
setchip(0)
a7 <- 22
b7 <- 3a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
a7 <- 7
b7 <- 3a
setchip(0)
a7 <- 4
b7 <- 3a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
a7 <- 4
b7 <- 3a
setchip(0)
a7 <- 1
b7 <- 3a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
a7 <- 4
b7 <- 3a
setchip(0)
a7 <- 1
b7 <- 3a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 17
setchip(0)
54 <- 18
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
a8 <- 25
b8 <- 3a
setchip(0)
a8 <- 22
b8 <- 3a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
a8 <- 7
b8 <- 3a
setchip(0)
a8 <- 4
b8 <- 3a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
a8 <- 4
b8 <- 3a
setchip(0)
a8 <- 1
b8 <- 3a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
a8 <- 4
b8 <- 3a
setchip(0)
a8 <- 1
b8 <- 3a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 1f
setchip(0)
55 <- 20
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 17
setchip(0)
54 <- 18
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 1f
setchip(0)
55 <- 20
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
54 <- 17
setchip(0)
54 <- 18
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 39
setchip(1)
b8 <- 39
55 <- 1f
setchip(0)
55 <- 20
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- ad
setchip(1)
a7 <- b0
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 17
setchip(0)
54 <- 18
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 19
setchip(1)
b8 <- 19
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- ad
setchip(1)
a8 <- b0
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 1f
setchip(0)
55 <- 20
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- ad
setchip(1)
a7 <- b0
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 17
setchip(0)
54 <- 18
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- ad
setchip(1)
a8 <- b0
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 1f
setchip(0)
55 <- 20
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 17
setchip(0)
54 <- 18
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 86
setchip(1)
a7 <- 89
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 1f
setchip(0)
55 <- 20
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 40
setchip(1)
a7 <- 43
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- f
setchip(0)
54 <- 11
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 86
setchip(1)
a8 <- 89
setchip(0)
b8 <- 3a
setchip(1)
b8 <- 3a
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1a
setchip(1)
b8 <- 1a
setchip(0)
a8 <- 40
setchip(1)
a8 <- 43
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 18
setchip(0)
55 <- 1a
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- b
setchip(0)
54 <- d
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 15
setchip(0)
55 <- 17
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- 1
setchip(1)
a7 <- 4
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- b
setchip(0)
54 <- d
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 80
setchip(1)
a7 <- 83
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- 1
setchip(1)
a8 <- 4
setchip(0)
b8 <- 36
setchip(1)
b8 <- 36
55 <- 15
setchip(0)
55 <- 17
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
r50.00
r50.00
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- e4
setchip(1)
a7 <- e7
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- b
setchip(0)
54 <- d
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 16
setchip(1)
b8 <- 16
setchip(0)
a8 <- 80
setchip(1)
a8 <- 83
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- e4
setchip(1)
a8 <- e7
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
55 <- 15
setchip(0)
55 <- 17
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 3d
setchip(1)
b7 <- 3d
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 34
34 <- 40
54 <- b
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- d
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- 1d
setchip(1)
b7 <- 1d
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 15
setchip(1)
b8 <- 15
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 3d
setchip(1)
b8 <- 3d
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c8 <- 34
setchip(1)
c8 <- 24
35 <- 40
55 <- 15
75 <- f0
95 <- f8
f5 <- 6
32 <- 0
52 <- 81
72 <- 61
92 <- e1
f2 <- 6
setchip(0)
35 <- 40
55 <- 17
75 <- f0
95 <- f8
f5 <- 6
32 <- 1
52 <- 46
72 <- 81
92 <- e1
f2 <- 6
b8 <- 1d
setchip(1)
b8 <- 1d
setchip(0)
a8 <- af
setchip(1)
a8 <- b2
setchip(0)
b8 <- 35
setchip(1)
b8 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c1 <- 34
c4 <- 34
2c <- 40
4c <- b
6c <- f0
8c <- f8
ec <- 6
29 <- 0
49 <- 81
69 <- 61
89 <- e1
e9 <- 6
24 <- 40
44 <- d
64 <- f0
84 <- f8
e4 <- 6
21 <- 1
41 <- 46
61 <- 81
81 <- e1
e1 <- 6
b1 <- a
b4 <- a
a1 <- af
a4 <- b2
b1 <- 35
b4 <- 35
4c <- 2f
44 <- 30
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
r50.00
r50.00
r50.00
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- 94
b7 <- 35
setchip(0)
a7 <- 91
b7 <- 35
r50.00
setchip(1)
a7 <- 95
b7 <- 35
setchip(0)
a7 <- 92
b7 <- 35
setchip(1)
a7 <- 77
b7 <- 35
setchip(0)
a7 <- 74
b7 <- 35
r50.00
setchip(1)
a7 <- 78
b7 <- 35
setchip(0)
a7 <- 75
b7 <- 35
setchip(1)
a7 <- 5a
b7 <- 35
setchip(0)
a7 <- 57
b7 <- 35
r50.00
setchip(1)
a7 <- 5b
b7 <- 35
setchip(0)
a7 <- 58
b7 <- 35
setchip(1)
a7 <- 95
b7 <- 32
setchip(0)
a7 <- 92
b7 <- 32
r50.00
4b <- 37
43 <- 36
setchip(1)
a7 <- 93
b7 <- 32
setchip(0)
a7 <- 90
b7 <- 32
setchip(1)
a7 <- 75
b7 <- 32
setchip(0)
a7 <- 72
b7 <- 32
r50.00
setchip(1)
a7 <- 73
b7 <- 32
setchip(0)
a7 <- 70
b7 <- 32
setchip(1)
a7 <- 55
b7 <- 32
setchip(0)
a7 <- 52
b7 <- 32
r50.00
setchip(1)
a7 <- 53
b7 <- 32
setchip(0)
a7 <- 50
b7 <- 32
setchip(1)
a7 <- 35
b7 <- 32
setchip(0)
a7 <- 32
b7 <- 32
r50.00
setchip(1)
a7 <- 37
b7 <- 32
setchip(0)
a7 <- 34
b7 <- 32
setchip(1)
a7 <- 19
b7 <- 32
setchip(0)
a7 <- 16
b7 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
a7 <- 1b
b7 <- 32
setchip(0)
a7 <- 18
b7 <- 32
setchip(1)
a7 <- fd
b7 <- 31
setchip(0)
a7 <- fa
b7 <- 31
setchip(1)
a8 <- 94
b8 <- 35
setchip(0)
a8 <- 91
b8 <- 35
r50.00
setchip(1)
a7 <- ff
b7 <- 31
setchip(0)
a7 <- fc
b7 <- 31
setchip(1)
a7 <- e1
b7 <- 31
setchip(0)
a7 <- de
b7 <- 31
setchip(1)
a8 <- 95
b8 <- 35
setchip(0)
a8 <- 92
b8 <- 35
setchip(1)
a8 <- 77
b8 <- 35
setchip(0)
a8 <- 74
b8 <- 35
r50.00
setchip(1)
a7 <- df
b7 <- 31
setchip(0)
a7 <- dc
b7 <- 31
setchip(1)
a7 <- c1
b7 <- 31
setchip(0)
a7 <- be
b7 <- 31
setchip(1)
a8 <- 78
b8 <- 35
setchip(0)
a8 <- 75
b8 <- 35
setchip(1)
a8 <- 5a
b8 <- 35
setchip(0)
a8 <- 57
b8 <- 35
r50.00
setchip(1)
a7 <- bf
b7 <- 31
setchip(0)
a7 <- bc
b7 <- 31
setchip(1)
a7 <- a1
b7 <- 31
setchip(0)
a7 <- 9e
b7 <- 31
setchip(1)
a8 <- 5b
b8 <- 35
setchip(0)
a8 <- 58
b8 <- 35
setchip(1)
a8 <- 95
b8 <- 32
setchip(0)
a8 <- 92
b8 <- 32
r50.00
4b <- 1f
43 <- 1a
setchip(1)
a7 <- 9f
b7 <- 31
setchip(0)
a7 <- 9c
b7 <- 31
setchip(1)
a7 <- 81
b7 <- 31
setchip(0)
a7 <- 7e
b7 <- 31
setchip(1)
a8 <- 93
b8 <- 32
setchip(0)
a8 <- 90
b8 <- 32
setchip(1)
a8 <- 75
b8 <- 32
setchip(0)
a8 <- 72
b8 <- 32
r50.00
setchip(1)
a7 <- 84
b7 <- 31
setchip(0)
a7 <- 81
b7 <- 31
setchip(1)
a7 <- 66
b7 <- 31
setchip(0)
a7 <- 63
b7 <- 31
setchip(1)
a8 <- 73
b8 <- 32
setchip(0)
a8 <- 70
b8 <- 32
setchip(1)
a8 <- 55
b8 <- 32
setchip(0)
a8 <- 52
b8 <- 32
r50.00
setchip(1)
a7 <- 69
b7 <- 31
setchip(0)
a7 <- 66
b7 <- 31
setchip(1)
a7 <- a3
b7 <- 2e
setchip(0)
a7 <- a0
b7 <- 2e
setchip(1)
a8 <- 53
b8 <- 32
setchip(0)
a8 <- 50
b8 <- 32
setchip(1)
a8 <- 35
b8 <- 32
setchip(0)
a8 <- 32
b8 <- 32
r50.00
setchip(1)
a7 <- a6
b7 <- 2e
setchip(0)
a7 <- a3
b7 <- 2e
setchip(1)
a7 <- 88
b7 <- 2e
setchip(0)
a7 <- 85
b7 <- 2e
setchip(1)
a8 <- 37
b8 <- 32
setchip(0)
a8 <- 34
b8 <- 32
setchip(1)
a8 <- 19
b8 <- 32
setchip(0)
a8 <- 16
b8 <- 32
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 34
setchip(1)
c7 <- 24
34 <- 40
54 <- 15
74 <- f0
94 <- f8
f4 <- 6
31 <- 0
51 <- 81
71 <- 61
91 <- e1
f1 <- 6
setchip(0)
34 <- 40
54 <- 17
74 <- f0
94 <- f8
f4 <- 6
31 <- 1
51 <- 46
71 <- 81
91 <- e1
f1 <- 6
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- af
setchip(1)
a7 <- b2
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 32
setchip(0)
54 <- 33
setchip(1)
a8 <- 1b
b8 <- 32
setchip(0)
a8 <- 18
b8 <- 32
setchip(1)
a8 <- fd
b8 <- 31
setchip(0)
a8 <- fa
b8 <- 31
r50.00
a4 <- b3
b4 <- 35
a1 <- b0
b1 <- 35
setchip(1)
a8 <- ff
b8 <- 31
setchip(0)
a8 <- fc
b8 <- 31
setchip(1)
a8 <- e1
b8 <- 31
setchip(0)
a8 <- de
b8 <- 31
r50.00
a4 <- b4
b4 <- 35
a1 <- b1
b1 <- 35
setchip(1)
a8 <- df
b8 <- 31
setchip(0)
a8 <- dc
b8 <- 31
setchip(1)
a8 <- c1
b8 <- 31
setchip(0)
a8 <- be
b8 <- 31
r50.00
a4 <- b5
b4 <- 35
a1 <- b2
b1 <- 35
setchip(1)
a8 <- bf
b8 <- 31
setchip(0)
a8 <- bc
b8 <- 31
setchip(1)
a8 <- a1
b8 <- 31
setchip(0)
a8 <- 9e
b8 <- 31
r50.00
4b <- 1f
43 <- 1a
a4 <- b3
b4 <- 35
a1 <- b0
b1 <- 35
setchip(1)
a8 <- 9f
b8 <- 31
setchip(0)
a8 <- 9c
b8 <- 31
setchip(1)
a8 <- 81
b8 <- 31
setchip(0)
a8 <- 7e
b8 <- 31
r50.00
a4 <- b1
b4 <- 35
a1 <- ae
b1 <- 35
setchip(1)
a8 <- 84
b8 <- 31
setchip(0)
a8 <- 81
b8 <- 31
setchip(1)
a8 <- 66
b8 <- 31
setchip(0)
a8 <- 63
b8 <- 31
r50.00
a4 <- af
b4 <- 35
a1 <- ac
b1 <- 35
setchip(1)
a8 <- 69
b8 <- 31
setchip(0)
a8 <- 66
b8 <- 31
setchip(1)
a8 <- a3
b8 <- 2e
setchip(0)
a8 <- a0
b8 <- 2e
r50.00
a4 <- b1
b4 <- 35
a1 <- ae
b1 <- 35
setchip(1)
a8 <- a6
b8 <- 2e
setchip(0)
a8 <- a3
b8 <- 2e
setchip(1)
a8 <- 88
b8 <- 2e
setchip(0)
a8 <- 85
b8 <- 2e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a4 <- b3
b4 <- 35
a1 <- b0
b1 <- 35
a4 <- 95
b4 <- 35
a1 <- 92
b1 <- 35
setchip(1)
a8 <- 84
b8 <- e
setchip(0)
a8 <- 81
b8 <- e
r50.00
a4 <- 97
b4 <- 35
a1 <- 94
b1 <- 35
a4 <- 79
b4 <- 35
a1 <- 76
b1 <- 35
setchip(1)
a8 <- 80
b8 <- e
setchip(0)
a8 <- 7d
b8 <- e
r50.00
a4 <- 77
b4 <- 35
a1 <- 74
b1 <- 35
a4 <- 59
b4 <- 35
a1 <- 56
b1 <- 35
setchip(1)
a8 <- 7c
b8 <- e
setchip(0)
a8 <- 79
b8 <- e
r50.00
a4 <- af
b4 <- 32
a1 <- ac
b1 <- 32
a4 <- 91
b4 <- 32
a1 <- 8e
b1 <- 32
setchip(1)
a8 <- 80
b8 <- e
setchip(0)
a8 <- 7d
b8 <- e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 8f
b4 <- 32
a1 <- 8c
b1 <- 32
a4 <- 71
b4 <- 32
a1 <- 6e
b1 <- 32
setchip(1)
a8 <- 84
b8 <- e
setchip(0)
a8 <- 81
b8 <- e
r50.00
a4 <- 74
b4 <- 32
a1 <- 71
b1 <- 32
a4 <- 56
b4 <- 32
a1 <- 53
b1 <- 32
setchip(1)
a8 <- 88
b8 <- e
setchip(0)
a8 <- 85
b8 <- e
r50.00
a4 <- 59
b4 <- 32
a1 <- 56
b1 <- 32
a4 <- 3b
b4 <- 32
a1 <- 38
b1 <- 32
setchip(1)
a8 <- 84
b8 <- e
setchip(0)
a8 <- 81
b8 <- e
r50.00
a4 <- 3e
b4 <- 32
a1 <- 3b
b1 <- 32
a4 <- 20
b4 <- 32
a1 <- 1d
b1 <- 32
setchip(1)
a8 <- 80
b8 <- e
setchip(0)
a8 <- 7d
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 1c
b4 <- 32
a1 <- 19
b1 <- 32
a4 <- fe
b4 <- 31
a1 <- fb
b1 <- 31
setchip(1)
a8 <- 7c
b8 <- e
setchip(0)
a8 <- 79
b8 <- e
r50.00
a4 <- fa
b4 <- 31
a1 <- f7
b1 <- 31
a4 <- dc
b4 <- 31
a1 <- d9
b1 <- 31
setchip(1)
a8 <- 81
b8 <- e
setchip(0)
a8 <- 7e
b8 <- e
r50.00
a4 <- d8
b4 <- 31
a1 <- d5
b1 <- 31
a4 <- ba
b4 <- 31
a1 <- b7
b1 <- 31
setchip(1)
a8 <- 86
b8 <- e
setchip(0)
a8 <- 83
b8 <- e
r50.00
a4 <- be
b4 <- 31
a1 <- bb
b1 <- 31
a4 <- a0
b4 <- 31
a1 <- 9d
b1 <- 31
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- a4
b4 <- 31
a1 <- a1
b1 <- 31
a4 <- 86
b4 <- 31
a1 <- 83
b1 <- 31
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8a
b4 <- 31
a1 <- 87
b1 <- 31
a4 <- 6c
b4 <- 31
a1 <- 69
b1 <- 31
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 68
b4 <- 31
a1 <- 65
b1 <- 31
a4 <- a2
b4 <- 2e
a1 <- 9f
b1 <- 2e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 9e
b4 <- 2e
a1 <- 9b
b1 <- 2e
a4 <- 80
b4 <- 2e
a1 <- 7d
b1 <- 2e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
b1 <- e
b4 <- e
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- e
a1 <- 79
b1 <- e
setchip(1)
a7 <- 94
b7 <- 35
setchip(0)
a7 <- 91
b7 <- 35
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 81
b4 <- e
a1 <- 7e
b1 <- e
setchip(1)
a7 <- 76
b7 <- 35
setchip(0)
a7 <- 73
b7 <- 35
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 86
b4 <- e
a1 <- 83
b1 <- e
setchip(1)
a7 <- 58
b7 <- 35
setchip(0)
a7 <- 55
b7 <- 35
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 92
b7 <- 32
setchip(0)
a7 <- 8f
b7 <- 32
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 74
b7 <- 32
setchip(0)
a7 <- 71
b7 <- 32
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 56
b7 <- 32
setchip(0)
a7 <- 53
b7 <- 32
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 38
b7 <- 32
setchip(0)
a7 <- 35
b7 <- 32
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 1a
b7 <- 32
setchip(0)
a7 <- 17
b7 <- 32
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- fc
b7 <- 31
setchip(0)
a7 <- f9
b7 <- 31
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- fd
b7 <- 31
setchip(0)
a7 <- fa
b7 <- 31
setchip(1)
a7 <- df
b7 <- 31
setchip(0)
a7 <- dc
b7 <- 31
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- e0
b7 <- 31
setchip(0)
a7 <- dd
b7 <- 31
setchip(1)
a7 <- c2
b7 <- 31
setchip(0)
a7 <- bf
b7 <- 31
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- c3
b7 <- 31
setchip(0)
a7 <- c0
b7 <- 31
setchip(1)
a7 <- a5
b7 <- 31
setchip(0)
a7 <- a2
b7 <- 31
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- a3
b7 <- 31
setchip(0)
a7 <- a0
b7 <- 31
setchip(1)
a7 <- 85
b7 <- 31
setchip(0)
a7 <- 82
b7 <- 31
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 83
b7 <- 31
setchip(0)
a7 <- 80
b7 <- 31
setchip(1)
a7 <- 65
b7 <- 31
setchip(0)
a7 <- 62
b7 <- 31
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 63
b7 <- 31
setchip(0)
a7 <- 60
b7 <- 31
setchip(1)
a7 <- 9d
b7 <- 2e
setchip(0)
a7 <- 9a
b7 <- 2e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 9f
b7 <- 2e
setchip(0)
a7 <- 9c
b7 <- 2e
setchip(1)
a7 <- 81
b7 <- 2e
setchip(0)
a7 <- 7e
b7 <- 2e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 83
b7 <- e
setchip(0)
a7 <- 80
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 83
b7 <- e
setchip(0)
a7 <- 80
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 81
b7 <- e
setchip(0)
a7 <- 7e
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 82
b7 <- e
setchip(0)
a7 <- 7f
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 88
b7 <- e
setchip(0)
a7 <- 85
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 84
b7 <- e
setchip(0)
a7 <- 81
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 80
b7 <- e
setchip(0)
a7 <- 7d
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 7c
b7 <- e
setchip(0)
a7 <- 79
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 80
b7 <- e
setchip(0)
a7 <- 7d
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 84
b7 <- e
setchip(0)
a7 <- 81
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 88
b7 <- e
setchip(0)
a7 <- 85
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 84
b7 <- e
setchip(0)
a7 <- 81
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 80
b7 <- e
setchip(0)
a7 <- 7d
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 7c
b7 <- e
setchip(0)
a7 <- 79
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 81
b7 <- e
setchip(0)
a7 <- 7e
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 86
b7 <- e
setchip(0)
a7 <- 83
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- ca
a3 <- ca
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- ca
a5 <- ca
b2 <- 29
b5 <- 29
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 79
b7 <- e
setchip(0)
a7 <- 76
b7 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a7 <- 7f
b7 <- e
setchip(0)
a7 <- 7c
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a7 <- 85
b7 <- e
setchip(0)
a7 <- 82
b7 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a7 <- 8b
b7 <- e
setchip(0)
a7 <- 88
b7 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- e
setchip(1)
b7 <- e
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 2
a3 <- 2
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ca
a3 <- ca
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ca
a5 <- ca
b2 <- 29
b5 <- 29
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ca
a3 <- ca
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 87
a3 <- 87
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 87
a3 <- 87
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 87
a3 <- 87
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 87
a3 <- 87
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 87
a3 <- 87
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 87
a3 <- 87
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 87
a3 <- 87
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 87
a3 <- 87
b0 <- 22
b3 <- 22
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 87
a3 <- 87
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 2
a3 <- 2
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 2
a3 <- 2
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 81
a3 <- 81
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 81
a3 <- 81
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
c0 <- 16
c3 <- 24
2b <- 41
4b <- 40
6b <- c5
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f5
88 <- fa
e8 <- 6
23 <- 1
43 <- 40
63 <- f5
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f5
80 <- fa
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
4 <- 0
c1 <- 16
c4 <- 24
2c <- 41
4c <- 40
6c <- c5
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f5
89 <- fa
e9 <- 6
24 <- 1
44 <- 40
64 <- f5
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f5
81 <- fa
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 81
a3 <- 81
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 81
a3 <- 81
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 81
a3 <- 81
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
c0 <- 16
c3 <- 24
2b <- 41
4b <- 40
6b <- c5
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f5
88 <- fa
e8 <- 6
23 <- 1
43 <- 40
63 <- f5
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f5
80 <- fa
e0 <- 6
b0 <- 15
b3 <- 15
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
4 <- 0
c1 <- 16
c4 <- 24
2c <- 41
4c <- 40
6c <- c5
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f5
89 <- fa
e9 <- 6
24 <- 1
44 <- 40
64 <- f5
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f5
81 <- fa
e1 <- 6
b1 <- 16
b4 <- 16
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 37
43 <- 36
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 81
a3 <- 81
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 81
a3 <- 81
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a0 <- 81
a3 <- 81
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
c0 <- 16
c3 <- 24
2b <- 41
4b <- 40
6b <- c5
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f5
88 <- fa
e8 <- 6
23 <- 1
43 <- 40
63 <- f5
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f5
80 <- fa
e0 <- 6
b0 <- 15
b3 <- 15
a0 <- 2
a3 <- 3
b0 <- 36
b3 <- 36
4 <- 0
c1 <- 16
c4 <- 24
2c <- 41
4c <- 40
6c <- c5
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f5
89 <- fa
e9 <- 6
24 <- 1
44 <- 40
64 <- f5
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f5
81 <- fa
e1 <- 6
b1 <- 16
b4 <- 16
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
4b <- 1f
43 <- 1a
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 3a
b3 <- 3a
a1 <- 87
a4 <- 88
b1 <- 3a
b4 <- 3a
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a0 <- 81
a3 <- 81
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 36
c3 <- 2e
2b <- 0
4b <- 0
6b <- f1
8b <- f7
eb <- 0
28 <- 0
48 <- 0
68 <- e2
88 <- f0
e8 <- 6
23 <- 0
43 <- 0
63 <- f5
83 <- fc
e3 <- 6
20 <- 1
40 <- 0
60 <- e7
80 <- fc
e0 <- 7
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
b1 <- e
b4 <- e
b2 <- d
b5 <- d
setchip(1)
b0 <- 1a
b3 <- 1a
b1 <- 1a
b4 <- 1a
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 16
b3 <- 16
a1 <- 87
a4 <- 88
b1 <- 16
b4 <- 16
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 1a
b3 <- 1a
a1 <- 87
a4 <- 88
b1 <- 1a
b4 <- 1a
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 16
b3 <- 16
a1 <- 87
a4 <- 88
b1 <- 16
b4 <- 16
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
c0 <- 16
c3 <- 24
2b <- 41
4b <- 40
6b <- c5
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f5
88 <- fa
e8 <- 6
23 <- 1
43 <- 40
63 <- f5
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f5
80 <- fa
e0 <- 6
b0 <- 16
b3 <- 16
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
4b <- 4e
43 <- 4e
4 <- 0
c1 <- 16
c4 <- 24
2c <- 41
4c <- 40
6c <- c5
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f5
89 <- fa
e9 <- 6
24 <- 1
44 <- 40
64 <- f5
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f5
81 <- fa
e1 <- 6
b1 <- 16
b4 <- 16
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
4c <- 4e
44 <- 4e
4 <- 0
c2 <- 16
c5 <- 24
2d <- 41
4d <- 40
6d <- c5
8d <- fa
ed <- 6
2a <- 40
4a <- 42
6a <- f5
8a <- fa
ea <- 6
25 <- 1
45 <- 40
65 <- f5
85 <- fa
e5 <- 6
22 <- 80
42 <- 49
62 <- f5
82 <- fa
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
4d <- 4e
45 <- 4e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
a2 <- 81
a5 <- 82
b2 <- 39
b5 <- 39
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
a2 <- 81
a5 <- 82
b2 <- 39
b5 <- 39
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
c0 <- 16
c3 <- 24
2b <- 41
4b <- 40
6b <- c5
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f5
88 <- fa
e8 <- 6
23 <- 1
43 <- 40
63 <- f5
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f5
80 <- fa
e0 <- 6
b0 <- 15
b3 <- 15
a0 <- 2
a3 <- 3
b0 <- 36
b3 <- 36
4b <- 4e
43 <- 4e
4 <- 0
c1 <- 16
c4 <- 24
2c <- 41
4c <- 40
6c <- c5
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f5
89 <- fa
e9 <- 6
24 <- 1
44 <- 40
64 <- f5
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f5
81 <- fa
e1 <- 6
b1 <- 16
b4 <- 16
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
4c <- 4e
44 <- 4e
4 <- 0
c2 <- 16
c5 <- 24
2d <- 41
4d <- 40
6d <- c5
8d <- fa
ed <- 6
2a <- 40
4a <- 42
6a <- f5
8a <- fa
ea <- 6
25 <- 1
45 <- 40
65 <- f5
85 <- fa
e5 <- 6
22 <- 80
42 <- 49
62 <- f5
82 <- fa
e2 <- 6
b2 <- 15
b5 <- 15
a2 <- 87
a5 <- 88
b2 <- 32
b5 <- 32
4d <- 4e
45 <- 4e
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 3a
b3 <- 3a
a1 <- 87
a4 <- 88
b1 <- 3a
b4 <- 3a
a2 <- 87
a5 <- 88
b2 <- 36
b5 <- 36
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
b0 <- 1a
b3 <- 1a
b1 <- 1a
b4 <- 1a
b2 <- 16
b5 <- 16
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 16
b3 <- 16
a1 <- 87
a4 <- 88
b1 <- 16
b4 <- 16
a2 <- 87
a5 <- 88
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 1a
b3 <- 1a
a1 <- 87
a4 <- 88
b1 <- 1a
b4 <- 1a
a2 <- 87
a5 <- 88
b2 <- 16
b5 <- 16
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 16
b3 <- 16
a1 <- 87
a4 <- 88
b1 <- 16
b4 <- 16
a2 <- 87
a5 <- 88
b2 <- 12
b5 <- 12
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
c0 <- 16
c3 <- 24
2b <- 41
4b <- 40
6b <- c5
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f5
88 <- fa
e8 <- 6
23 <- 1
43 <- 40
63 <- f5
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f5
80 <- fa
e0 <- 6
b0 <- 16
b3 <- 16
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
4b <- 62
43 <- 62
4 <- 0
c1 <- 16
c4 <- 24
2c <- 41
4c <- 40
6c <- c5
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f5
89 <- fa
e9 <- 6
24 <- 1
44 <- 40
64 <- f5
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f5
81 <- fa
e1 <- 6
b1 <- 16
b4 <- 16
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
4c <- 62
44 <- 62
4 <- 0
c2 <- 16
c5 <- 24
2d <- 41
4d <- 40
6d <- c5
8d <- fa
ed <- 6
2a <- 40
4a <- 42
6a <- f5
8a <- fa
ea <- 6
25 <- 1
45 <- 40
65 <- f5
85 <- fa
e5 <- 6
22 <- 80
42 <- 49
62 <- f5
82 <- fa
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
4d <- 62
45 <- 62
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
a2 <- 81
a5 <- 82
b2 <- 39
b5 <- 39
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
a2 <- 81
a5 <- 82
b2 <- 39
b5 <- 39
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
c0 <- 16
c3 <- 24
2b <- 41
4b <- 40
6b <- c5
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f5
88 <- fa
e8 <- 6
23 <- 1
43 <- 40
63 <- f5
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f5
80 <- fa
e0 <- 6
b0 <- 15
b3 <- 15
a0 <- 2
a3 <- 3
b0 <- 36
b3 <- 36
4b <- 62
43 <- 62
4 <- 0
c1 <- 16
c4 <- 24
2c <- 41
4c <- 40
6c <- c5
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f5
89 <- fa
e9 <- 6
24 <- 1
44 <- 40
64 <- f5
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f5
81 <- fa
e1 <- 6
b1 <- 16
b4 <- 16
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
4c <- 62
44 <- 62
4 <- 0
c2 <- 16
c5 <- 24
2d <- 41
4d <- 40
6d <- c5
8d <- fa
ed <- 6
2a <- 40
4a <- 42
6a <- f5
8a <- fa
ea <- 6
25 <- 1
45 <- 40
65 <- f5
85 <- fa
e5 <- 6
22 <- 80
42 <- 49
62 <- f5
82 <- fa
e2 <- 6
b2 <- 15
b5 <- 15
a2 <- 87
a5 <- 88
b2 <- 32
b5 <- 32
4d <- 62
45 <- 62
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 3a
b3 <- 3a
a1 <- 87
a4 <- 88
b1 <- 3a
b4 <- 3a
a2 <- 87
a5 <- 88
b2 <- 36
b5 <- 36
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b0 <- 9
b3 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 34
c5 <- 34
2d <- 40
4d <- b
6d <- f0
8d <- f8
ed <- 6
2a <- 0
4a <- 81
6a <- 61
8a <- e1
ea <- 6
25 <- 40
45 <- d
65 <- f0
85 <- f8
e5 <- 6
22 <- 1
42 <- 46
62 <- 81
82 <- e1
e2 <- 6
b2 <- d
b5 <- d
a2 <- 80
a5 <- 83
b2 <- 2d
b5 <- 2d
setchip(1)
b0 <- 1a
b3 <- 1a
b1 <- 1a
b4 <- 1a
b2 <- 16
b5 <- 16
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 16
b3 <- 16
a1 <- 87
a4 <- 88
b1 <- 16
b4 <- 16
a2 <- 87
a5 <- 88
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 1a
b3 <- 1a
a1 <- 87
a4 <- 88
b1 <- 1a
b4 <- 1a
a2 <- 87
a5 <- 88
b2 <- 16
b5 <- 16
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 16
b3 <- 16
a1 <- 87
a4 <- 88
b1 <- 16
b4 <- 16
a2 <- 87
a5 <- 88
b2 <- 12
b5 <- 12
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 16
c3 <- 24
2b <- 41
4b <- 40
6b <- c5
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f5
88 <- fa
e8 <- 6
23 <- 1
43 <- 40
63 <- f5
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f5
80 <- fa
e0 <- 6
b0 <- 16
b3 <- 16
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
4b <- 6c
43 <- 6c
4 <- 0
c1 <- 16
c4 <- 24
2c <- 41
4c <- 40
6c <- c5
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f5
89 <- fa
e9 <- 6
24 <- 1
44 <- 40
64 <- f5
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f5
81 <- fa
e1 <- 6
b1 <- 16
b4 <- 16
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
4c <- 6c
44 <- 6c
4 <- 0
c2 <- 16
c5 <- 24
2d <- 41
4d <- 40
6d <- c5
8d <- fa
ed <- 6
2a <- 40
4a <- 42
6a <- f5
8a <- fa
ea <- 6
25 <- 1
45 <- 40
65 <- f5
85 <- fa
e5 <- 6
22 <- 80
42 <- 49
62 <- f5
82 <- fa
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
4d <- 6c
45 <- 6c
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
a2 <- 81
a5 <- 82
b2 <- 39
b5 <- 39
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 34
c5 <- 34
2d <- 40
4d <- b
6d <- f0
8d <- f8
ed <- 6
2a <- 0
4a <- 81
6a <- 61
8a <- e1
ea <- 6
25 <- 40
45 <- d
65 <- f0
85 <- f8
e5 <- 6
22 <- 1
42 <- 46
62 <- 81
82 <- e1
e2 <- 6
b2 <- d
b5 <- d
a2 <- 80
a5 <- 83
b2 <- 31
b5 <- 31
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
a2 <- 81
a5 <- 82
b2 <- 39
b5 <- 39
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b2 <- 11
b5 <- 11
setchip(1)
4 <- 0
c0 <- 16
c3 <- 24
2b <- 41
4b <- 40
6b <- c5
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f5
88 <- fa
e8 <- 6
23 <- 1
43 <- 40
63 <- f5
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f5
80 <- fa
e0 <- 6
b0 <- 15
b3 <- 15
a0 <- 2
a3 <- 3
b0 <- 36
b3 <- 36
4b <- 6c
43 <- 6c
4 <- 0
c1 <- 16
c4 <- 24
2c <- 41
4c <- 40
6c <- c5
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f5
89 <- fa
e9 <- 6
24 <- 1
44 <- 40
64 <- f5
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f5
81 <- fa
e1 <- 6
b1 <- 16
b4 <- 16
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
4c <- 6c
44 <- 6c
4 <- 0
c2 <- 16
c5 <- 24
2d <- 41
4d <- 40
6d <- c5
8d <- fa
ed <- 6
2a <- 40
4a <- 42
6a <- f5
8a <- fa
ea <- 6
25 <- 1
45 <- 40
65 <- f5
85 <- fa
e5 <- 6
22 <- 80
42 <- 49
62 <- f5
82 <- fa
e2 <- 6
b2 <- 15
b5 <- 15
a2 <- 87
a5 <- 88
b2 <- 32
b5 <- 32
4d <- 6c
45 <- 6c
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 3a
b3 <- 3a
a1 <- 87
a4 <- 88
b1 <- 3a
b4 <- 3a
a2 <- 87
a5 <- 88
b2 <- 36
b5 <- 36
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
b7 <- 19
setchip(1)
b7 <- 19
b0 <- 1a
b3 <- 1a
b1 <- 1a
b4 <- 1a
b2 <- 16
b5 <- 16
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 16
b3 <- 16
a1 <- 87
a4 <- 88
b1 <- 16
b4 <- 16
a2 <- 87
a5 <- 88
b2 <- 12
b5 <- 12
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 1a
b3 <- 1a
a1 <- 87
a4 <- 88
b1 <- 1a
b4 <- 1a
a2 <- 87
a5 <- 88
b2 <- 16
b5 <- 16
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 16
b3 <- 16
a1 <- 87
a4 <- 88
b1 <- 16
b4 <- 16
a2 <- 87
a5 <- 88
b2 <- 12
b5 <- 12
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c2 <- 34
c5 <- 34
2d <- 40
4d <- b
6d <- f0
8d <- f8
ed <- 6
2a <- 0
4a <- 81
6a <- 61
8a <- e1
ea <- 6
25 <- 40
45 <- d
65 <- f0
85 <- f8
e5 <- 6
22 <- 1
42 <- 46
62 <- 81
82 <- e1
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 40
a5 <- 43
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 16
c3 <- 24
2b <- 41
4b <- 40
6b <- c5
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f5
88 <- fa
e8 <- 6
23 <- 1
43 <- 40
63 <- f5
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f5
80 <- fa
e0 <- 6
b0 <- 16
b3 <- 16
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
4b <- 76
43 <- 76
4 <- 0
c1 <- 16
c4 <- 24
2c <- 41
4c <- 40
6c <- c5
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f5
89 <- fa
e9 <- 6
24 <- 1
44 <- 40
64 <- f5
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f5
81 <- fa
e1 <- 6
b1 <- 16
b4 <- 16
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
4c <- 76
44 <- 76
4 <- 0
c2 <- 16
c5 <- 24
2d <- 41
4d <- 40
6d <- c5
8d <- fa
ed <- 6
2a <- 40
4a <- 42
6a <- f5
8a <- fa
ea <- 6
25 <- 1
45 <- 40
65 <- f5
85 <- fa
e5 <- 6
22 <- 80
42 <- 49
62 <- f5
82 <- fa
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
4d <- 76
45 <- 76
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
a2 <- 81
a5 <- 82
b2 <- 39
b5 <- 39
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 39
b3 <- 39
a1 <- 41
a4 <- 42
b1 <- 3a
b4 <- 3a
a2 <- 81
a5 <- 82
b2 <- 39
b5 <- 39
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 8b
b8 <- e
setchip(0)
a8 <- 88
b8 <- e
r50.00
setchip(1)
a0 <- e5
a3 <- e6
b0 <- 35
b3 <- 35
a1 <- 41
a4 <- 42
b1 <- 36
b4 <- 36
a2 <- 81
a5 <- 82
b2 <- 35
b5 <- 35
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c2 <- 34
c5 <- 34
2d <- 40
4d <- b
6d <- f0
8d <- f8
ed <- 6
2a <- 0
4a <- 81
6a <- 61
8a <- e1
ea <- 6
25 <- 40
45 <- d
65 <- f0
85 <- f8
e5 <- 6
22 <- 1
42 <- 46
62 <- 81
82 <- e1
e2 <- 6
b2 <- a
b5 <- a
a2 <- 86
a5 <- 89
b2 <- 2a
b5 <- 2a
setchip(1)
4 <- 0
c0 <- 16
c3 <- 24
2b <- 41
4b <- 40
6b <- c5
8b <- fa
eb <- 6
28 <- 40
48 <- 42
68 <- f5
88 <- fa
e8 <- 6
23 <- 1
43 <- 40
63 <- f5
83 <- fa
e3 <- 6
20 <- 80
40 <- 49
60 <- f5
80 <- fa
e0 <- 6
b0 <- 15
b3 <- 15
a0 <- 2
a3 <- 3
b0 <- 36
b3 <- 36
4b <- 76
43 <- 76
4 <- 0
c1 <- 16
c4 <- 24
2c <- 41
4c <- 40
6c <- c5
8c <- fa
ec <- 6
29 <- 40
49 <- 42
69 <- f5
89 <- fa
e9 <- 6
24 <- 1
44 <- 40
64 <- f5
84 <- fa
e4 <- 6
21 <- 80
41 <- 49
61 <- f5
81 <- fa
e1 <- 6
b1 <- 16
b4 <- 16
a1 <- 87
a4 <- 88
b1 <- 36
b4 <- 36
4c <- 76
44 <- 76
4 <- 0
c2 <- 16
c5 <- 24
2d <- 41
4d <- 40
6d <- c5
8d <- fa
ed <- 6
2a <- 40
4a <- 42
6a <- f5
8a <- fa
ea <- 6
25 <- 1
45 <- 40
65 <- f5
85 <- fa
e5 <- 6
22 <- 80
42 <- 49
62 <- f5
82 <- fa
e2 <- 6
b2 <- 15
b5 <- 15
a2 <- 87
a5 <- 88
b2 <- 32
b5 <- 32
4d <- 76
45 <- 76
setchip(0)
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 85
b8 <- e
setchip(0)
a8 <- 82
b8 <- e
r50.00
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
setchip(1)
a8 <- 79
b8 <- e
setchip(0)
a8 <- 76
b8 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
setchip(1)
a8 <- 7f
b8 <- e
setchip(0)
a8 <- 7c
b8 <- e
r50.00
c8 <- 1e
setchip(1)
c8 <- 2e
35 <- f
55 <- 0
75 <- 61
95 <- f2
f5 <- 2
32 <- f
52 <- 0
72 <- f0
92 <- f1
f2 <- 0
setchip(0)
35 <- d
55 <- 0
75 <- 62
95 <- f2
f5 <- 2
32 <- f
52 <- 0
72 <- f1
92 <- f1
f2 <- 0
b8 <- e
setchip(1)
b8 <- e
setchip(0)
a8 <- ae
setchip(1)
a8 <- ae
setchip(0)
b8 <- 3e
setchip(1)
b8 <- 3e
setchip(0)
a4 <- 79
b4 <- e
a1 <- 76
b1 <- e
r50.00
a4 <- 7f
b4 <- e
a1 <- 7c
b1 <- e
r50.00
a4 <- 85
b4 <- e
a1 <- 82
b1 <- e
r50.00
setchip(1)
a0 <- 2
a3 <- 3
b0 <- 3a
b3 <- 3a
a1 <- 87
a4 <- 88
b1 <- 3a
b4 <- 3a
a2 <- 87
a5 <- 88
b2 <- 36
b5 <- 36
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 8b
b4 <- e
a1 <- 88
b1 <- e
r50.00
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 9
b3 <- 9
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- e
b4 <- e
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 1a
b3 <- 1a
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 1a
b4 <- 1a
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 16
b5 <- 16
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
a5 <- c4
b5 <- 29
a2 <- c4
b2 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
a5 <- d8
b5 <- 29
a2 <- d8
b2 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
a5 <- ec
b5 <- 29
a2 <- ec
b2 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
a5 <- 0
b5 <- 2a
a2 <- 0
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
a5 <- 14
b5 <- 2a
a2 <- 14
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
a5 <- 28
b5 <- 2a
a2 <- 28
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
a5 <- 3c
b5 <- 2a
a2 <- 3c
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
a5 <- 50
b5 <- 2a
a2 <- 50
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
a5 <- 64
b5 <- 2a
a2 <- 64
b2 <- 2a
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
a5 <- 78
b5 <- 2a
a2 <- 78
b2 <- 2a
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
a5 <- 8c
b5 <- 2a
a2 <- 8c
b2 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
a5 <- a0
b5 <- 2a
a2 <- a0
b2 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 5c
b5 <- 2d
a2 <- 5c
b2 <- 2d
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 70
b5 <- 2d
a2 <- 70
b2 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 84
b5 <- 2d
a2 <- 84
b2 <- 2d
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 98
b5 <- 2d
a2 <- 98
b2 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
a5 <- ac
b5 <- 2d
a2 <- ac
b2 <- 2d
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
a5 <- c4
b5 <- 29
a2 <- c4
b2 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
a5 <- d8
b5 <- 29
a2 <- d8
b2 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
a5 <- ec
b5 <- 29
a2 <- ec
b2 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
a5 <- 0
b5 <- 2a
a2 <- 0
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
a5 <- 14
b5 <- 2a
a2 <- 14
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
a5 <- 28
b5 <- 2a
a2 <- 28
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
a5 <- 3c
b5 <- 2a
a2 <- 3c
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
a5 <- 50
b5 <- 2a
a2 <- 50
b2 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
a5 <- 64
b5 <- 2a
a2 <- 64
b2 <- 2a
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
a5 <- 78
b5 <- 2a
a2 <- 78
b2 <- 2a
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
a5 <- 8c
b5 <- 2a
a2 <- 8c
b2 <- 2a
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
a5 <- a0
b5 <- 2a
a2 <- a0
b2 <- 2a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 5c
b5 <- 2d
a2 <- 5c
b2 <- 2d
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 70
b5 <- 2d
a2 <- 70
b2 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 84
b5 <- 2d
a2 <- 84
b2 <- 2d
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 98
b5 <- 2d
a2 <- 98
b2 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
a5 <- ac
b5 <- 2d
a2 <- ac
b2 <- 2d
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
a5 <- b0
b5 <- 2d
a2 <- b0
b2 <- 2d
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 81
a3 <- 81
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- 81
b5 <- 2d
a2 <- 81
b2 <- 2d
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 81
a5 <- 81
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
a5 <- b0
b5 <- 29
a2 <- b0
b2 <- 29
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 1
b3 <- 1
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- 9
b5 <- 9
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 11
b3 <- 11
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 41
a5 <- 41
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- 41
a3 <- 41
b0 <- 32
b3 <- 32
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- b0
a5 <- b0
b2 <- 31
b5 <- 31
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- 41
a3 <- 41
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 81
a5 <- 81
b2 <- 2d
b5 <- 2d
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- 41
a3 <- 41
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- 12
b3 <- 12
b1 <- e
b4 <- e
b2 <- 11
b5 <- 11
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- 41
a3 <- 41
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- d
b5 <- d
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- 12
b3 <- 12
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- e
b4 <- e
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 11
b5 <- 11
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- d
b5 <- d
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
b1 <- 9
b4 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 12
b4 <- 12
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- ae
a5 <- ae
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 87
a5 <- 87
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 3e
c4 <- 3e
2c <- 1
4c <- 0
6c <- f3
8c <- 16
ec <- 0
29 <- 2
49 <- 0
69 <- f3
89 <- 15
e9 <- 3
24 <- 1
44 <- 0
64 <- f3
84 <- 15
e4 <- 0
21 <- 81
41 <- 0
61 <- f3
81 <- 4
e1 <- 3
b1 <- a
b4 <- a
a1 <- ae
a4 <- ae
b1 <- 2e
b4 <- 2e
setchip(1)
4 <- 0
c0 <- 10
c3 <- 20
2b <- 10
4b <- 48
6b <- 20
8b <- f7
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f7
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f7
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f7
e0 <- 6
b0 <- e
b3 <- e
a0 <- ae
a3 <- ae
b0 <- 2e
b3 <- 2e
4 <- 0
c1 <- 10
c4 <- 20
2c <- 10
4c <- 48
6c <- 20
8c <- f7
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f7
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f7
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f7
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- e5
a4 <- e5
b1 <- 31
b4 <- 31
4 <- 0
c2 <- 10
c5 <- 20
2d <- 10
4d <- 48
6d <- 20
8d <- f7
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f7
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f7
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f7
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 41
a5 <- 41
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- 2e
a1 <- 5e
b1 <- 2e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- e
b4 <- 2e
a1 <- e
b1 <- 2e
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a4 <- be
b4 <- 2d
a1 <- be
b1 <- 2d
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 6e
b4 <- 2d
a1 <- 6e
b1 <- 2d
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 9e
b4 <- 2a
a1 <- 9e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 76
b4 <- 2a
a1 <- 76
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 4e
b4 <- 2a
a1 <- 4e
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 26
b4 <- 2a
a1 <- 26
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 12
b4 <- 2a
a1 <- 12
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- fe
b4 <- 29
a1 <- fe
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- ea
b4 <- 29
a1 <- ea
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- d6
b4 <- 29
a1 <- d6
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- cc
b4 <- 29
a1 <- cc
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- c2
b4 <- 29
a1 <- c2
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- b8
b4 <- 29
a1 <- b8
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- ae
b4 <- 29
a1 <- ae
b1 <- 29
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- ae
a3 <- ae
b0 <- 2a
b3 <- 2a
4b <- b
43 <- 3
b1 <- 9
b4 <- 9
setchip(1)
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- 2
a5 <- 2
b2 <- 2a
b5 <- 2a
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- a6
b4 <- 9
a1 <- a6
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
a4 <- 9e
b4 <- 9
a1 <- 9e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 96
b4 <- 9
a1 <- 96
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 8e
b4 <- 9
a1 <- 8e
b1 <- 9
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 8a
b4 <- 9
a1 <- 8a
b1 <- 9
r50.00
a4 <- 86
b4 <- 9
a1 <- 86
b1 <- 9
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 82
b4 <- 9
a1 <- 82
b1 <- 9
r50.00
a4 <- 7e
b4 <- 9
a1 <- 7e
b1 <- 9
r50.00
a0 <- ae
a3 <- ae
b0 <- 26
b3 <- 26
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 7c
b4 <- 9
a1 <- 7c
b1 <- 9
r50.00
a4 <- 7a
b4 <- 9
a1 <- 7a
b1 <- 9
r50.00
a4 <- 78
b4 <- 9
a1 <- 78
b1 <- 9
r50.00
a4 <- 76
b4 <- 9
a1 <- 76
b1 <- 9
r50.00
4b <- 1f
43 <- 1a
setchip(1)
b0 <- e
b3 <- e
b1 <- 11
b4 <- 11
b2 <- 12
b5 <- 12
setchip(0)
a4 <- 75
b4 <- 9
a1 <- 75
b1 <- 9
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 74
b4 <- 9
a1 <- 74
b1 <- 9
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a4 <- 73
b4 <- 9
a1 <- 73
b1 <- 9
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 72
b4 <- 9
a1 <- 72
b1 <- 9
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- ae
a3 <- ae
b0 <- 22
b3 <- 22
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c0 <- 10
c3 <- 2a
2b <- c6
4b <- b
6b <- 82
8b <- f4
eb <- 6
28 <- 42
48 <- 0
68 <- 24
88 <- f3
e8 <- 3
23 <- 1
43 <- 3
63 <- f2
83 <- f3
e3 <- 0
20 <- 1
40 <- 3
60 <- e2
80 <- f4
e0 <- 4
b0 <- 2
b3 <- 2
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
setchip(1)
4 <- 0
setchip(0)
c1 <- 35
c4 <- 34
2c <- 0
4c <- 0
6c <- f1
8c <- fa
ec <- 0
29 <- 2
49 <- 0
69 <- fa
89 <- fa
e9 <- 0
24 <- 0
44 <- 0
64 <- f1
84 <- fa
e4 <- 0
21 <- 0
41 <- 0
61 <- f1
81 <- fa
e1 <- 0
b1 <- 9
b4 <- 9
a1 <- ad
a4 <- b0
b1 <- 2a
b4 <- 2a
b2 <- a
b5 <- a
setchip(1)
4 <- 0
c0 <- 14
c3 <- 24
2b <- 10
4b <- 48
6b <- 20
8b <- f2
eb <- 5
28 <- 1
48 <- 4a
68 <- 10
88 <- f1
e8 <- 6
23 <- 10
43 <- 48
63 <- 20
83 <- f2
e3 <- 5
20 <- 1
40 <- 45
60 <- 10
80 <- f1
e0 <- 6
b0 <- e
b3 <- e
a0 <- b0
a3 <- b0
b0 <- 31
b3 <- 31
4 <- 0
c1 <- 14
c4 <- 24
2c <- 10
4c <- 48
6c <- 20
8c <- f2
ec <- 5
29 <- 1
49 <- 4a
69 <- 10
89 <- f1
e9 <- 6
24 <- 10
44 <- 48
64 <- 20
84 <- f2
e4 <- 5
21 <- 1
41 <- 45
61 <- 10
81 <- f1
e1 <- 6
b1 <- 11
b4 <- 11
a1 <- 2
a4 <- 2
b1 <- 32
b4 <- 32
4 <- 0
c2 <- 14
c5 <- 24
2d <- 10
4d <- 48
6d <- 20
8d <- f2
ed <- 5
2a <- 1
4a <- 4a
6a <- 10
8a <- f1
ea <- 6
25 <- 10
45 <- 48
65 <- 20
85 <- f2
e5 <- 5
22 <- 1
42 <- 45
62 <- 10
82 <- f1
e2 <- 6
b2 <- 12
b5 <- 12
a2 <- 87
a5 <- 87
b2 <- 32
b5 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- a8
b4 <- 2a
a1 <- a5
b1 <- 2a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a4 <- a0
b4 <- 2a
a1 <- 9d
b1 <- 2a
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
a4 <- 98
b4 <- 2a
a1 <- 95
b1 <- 2a
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a4 <- 90
b4 <- 2a
a1 <- 8d
b1 <- 2a
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a4 <- 88
b4 <- 2a
a1 <- 85
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 80
b4 <- 2a
a1 <- 7d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a4 <- 7c
b4 <- 2a
a1 <- 79
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 78
b4 <- 2a
a1 <- 75
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- a
b5 <- a
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
a4 <- 74
b4 <- 2a
a1 <- 71
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 70
b4 <- 2a
a1 <- 6d
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 6c
b4 <- 2a
a1 <- 69
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 68
b4 <- 2a
a1 <- 65
b1 <- 2a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
b1 <- a
b4 <- a
a4 <- 66
b4 <- a
a1 <- 63
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 64
b4 <- a
a1 <- 61
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 62
b4 <- a
a1 <- 5f
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
setchip(0)
a4 <- 60
b4 <- a
a1 <- 5d
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 5e
b4 <- a
a1 <- 5b
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5c
b4 <- a
a1 <- 59
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5b
b4 <- a
a1 <- 58
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a4 <- 5a
b4 <- a
a1 <- 57
b1 <- a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a4 <- 59
b4 <- a
a1 <- 56
b1 <- a
r50.00
a4 <- 58
b4 <- a
a1 <- 55
b1 <- a
r50.00
a4 <- 57
b4 <- a
a1 <- 54
b1 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
a4 <- 56
b4 <- a
a1 <- 53
b1 <- a
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
setchip(0)
a4 <- 55
b4 <- a
a1 <- 52
b1 <- a
r50.00
a4 <- 54
b4 <- a
a1 <- 51
b1 <- a
r50.00
a4 <- 53
b4 <- a
a1 <- 50
b1 <- a
r50.00
a4 <- 52
b4 <- a
a1 <- 4f
b1 <- a
r50.00
4b <- 1f
43 <- 1a
a4 <- 51
b4 <- a
a1 <- 4e
b1 <- a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a4 <- 50
b4 <- a
a1 <- 4d
b1 <- a
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
4 <- 0
setchip(0)
c2 <- 36
c5 <- 2e
2d <- 0
4d <- 0
6d <- f1
8d <- f7
ed <- 0
2a <- 0
4a <- 0
6a <- e2
8a <- f0
ea <- 6
25 <- 0
45 <- 0
65 <- f5
85 <- fc
e5 <- 6
22 <- 1
42 <- 0
62 <- e7
82 <- fc
e2 <- 7
b2 <- 9
b5 <- 9
a2 <- b0
a5 <- b0
b2 <- 29
b5 <- 29
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
r50.00
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
r50.00
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
55 <- f
setchip(0)
55 <- f
r50.00
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
setchip(0)
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
54 <- 5d
setchip(0)
54 <- 55
b2 <- 9
b5 <- 9
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
r50.00
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
r50.00
r50.00
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c6 <- 1e
setchip(1)
c6 <- 14
33 <- 1
53 <- 3
73 <- ff
93 <- 9
f3 <- 0
30 <- 3
50 <- 0
70 <- ff
90 <- 3
f0 <- 0
setchip(0)
33 <- 3
53 <- 0
73 <- ef
93 <- 27
f3 <- 2
30 <- a
50 <- 0
70 <- ef
90 <- 6
f0 <- 4
b6 <- e
setchip(1)
b6 <- e
setchip(0)
a6 <- aa
setchip(1)
a6 <- b3
setchip(0)
b6 <- 2e
setchip(1)
b6 <- 2e
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b1
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e6
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 3
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a7 <- b0
setchip(1)
a7 <- b0
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- e5
setchip(1)
a7 <- e5
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 2
setchip(1)
a7 <- 2
setchip(0)
b7 <- 3a
setchip(1)
b7 <- 3a
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 1a
setchip(1)
b7 <- 1a
setchip(0)
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a7 <- 81
setchip(1)
a7 <- 82
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 19
setchip(1)
b7 <- 19
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 15
setchip(1)
b7 <- 15
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 15
setchip(1)
b7 <- 15
setchip(0)
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
r50.00
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
a7 <- 41
setchip(1)
a7 <- 42
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
setchip(0)
c7 <- 16
setchip(1)
c7 <- 24
34 <- 41
54 <- 40
74 <- c5
94 <- fa
f4 <- 6
31 <- 40
51 <- 42
71 <- f5
91 <- fa
f1 <- 6
setchip(0)
34 <- 1
54 <- 40
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 49
71 <- f5
91 <- fa
f1 <- 6
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 88
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 72
setchip(0)
54 <- 6f
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 5d
setchip(0)
54 <- 55
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 5d
setchip(0)
54 <- 55
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 79
setchip(0)
54 <- 77
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 72
setchip(0)
54 <- 6f
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 72
setchip(0)
54 <- 6f
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 7c
setchip(0)
54 <- 7b
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 79
setchip(0)
54 <- 77
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 79
setchip(0)
54 <- 77
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 7e
setchip(0)
54 <- 7e
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 7c
setchip(0)
54 <- 7b
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 7c
setchip(0)
54 <- 7b
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 16
setchip(1)
b7 <- 16
setchip(0)
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 35
setchip(1)
b7 <- 35
54 <- 7f
setchip(0)
54 <- 7f
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 81
setchip(1)
a7 <- 81
setchip(0)
b7 <- 39
setchip(1)
b7 <- 39
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 19
setchip(1)
b7 <- 19
setchip(0)
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 7e
setchip(0)
54 <- 7e
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 7e
setchip(0)
54 <- 7e
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 16
setchip(1)
b7 <- 16
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 7f
setchip(0)
54 <- 7f
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 41
setchip(1)
a7 <- 41
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
c7 <- 14
setchip(1)
c7 <- 16
34 <- 1
54 <- 53
74 <- c5
94 <- fa
f4 <- 6
31 <- 1
51 <- 40
71 <- fa
91 <- fa
f1 <- 7
setchip(0)
34 <- 3
54 <- 49
74 <- f5
94 <- fa
f4 <- 6
31 <- 80
51 <- 4d
71 <- f5
91 <- fa
f1 <- 5
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 32
setchip(1)
b7 <- 32
54 <- 7f
setchip(0)
54 <- 7f
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 36
setchip(1)
b7 <- 36
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b7 <- 16
setchip(1)
b7 <- 16
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 29
b3 <- 29
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
r50.00
r50.00
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 25
b3 <- 25
4b <- b
43 <- 3
r50.00
r50.00
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- f
setchip(0)
55 <- f
r50.00
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 21
b3 <- 21
4b <- 1f
43 <- 1a
b0 <- 1
b3 <- 1
b1 <- a
b4 <- a
b2 <- 9
b5 <- 9
setchip(1)
b0 <- 11
b3 <- 11
b1 <- 12
b4 <- 12
b2 <- 12
b5 <- 12
setchip(0)
b6 <- e
setchip(1)
b6 <- e
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
setchip(0)
b8 <- 1e
setchip(1)
b8 <- 1e
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 9
b3 <- 9
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
r50.00
r50.00
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
setchip(0)
4b <- 1f
43 <- 1a
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 1
b3 <- 1
4b <- 1f
43 <- 1a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 9
b3 <- 9
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 1
b3 <- 1
4b <- 1f
43 <- 1a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 9
b3 <- 9
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
r50.00
r50.00
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 1
b3 <- 1
4b <- 1f
43 <- 1a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- c
setchip(0)
55 <- c
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 9
b3 <- 9
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
r50.00
r50.00
r50.00
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 1
b3 <- 1
4b <- 1f
43 <- 1a
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 9
b3 <- 9
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
r50.00
r50.00
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
r50.00
r50.00
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- a
setchip(0)
55 <- a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- f
setchip(0)
55 <- f
r50.00
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 1
b3 <- 1
4b <- 1f
43 <- 1a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
setchip(1)
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 9
b3 <- 9
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
r50.00
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
r50.00
r50.00
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
setchip(0)
4b <- 1f
43 <- 1a
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 1
b3 <- 1
4b <- 1f
43 <- 1a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
setchip(1)
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 9
b3 <- 9
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
r50.00
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
r50.00
setchip(1)
55 <- a
setchip(0)
55 <- a
r50.00
setchip(1)
55 <- f
setchip(0)
55 <- f
r50.00
setchip(1)
55 <- 14
setchip(0)
55 <- 14
r50.00
a0 <- b0
a3 <- b0
b0 <- 1
b3 <- 1
4b <- 1f
43 <- 1a
setchip(1)
55 <- 10
setchip(0)
55 <- 10
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- c
setchip(0)
55 <- c
r50.00
setchip(1)
55 <- 8
setchip(0)
55 <- 8
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 4
setchip(0)
55 <- 4
r50.00
4b <- 37
43 <- 36
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
a0 <- b0
a3 <- b0
b0 <- 9
b3 <- 9
4b <- b
43 <- 3
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
setchip(1)
55 <- 0
setchip(0)
55 <- 0
r50.00
4b <- 1f
43 <- 1a
r50.00
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 16
setchip(1)
b7 <- 16
r50.00
r50.00
setchip(0)
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
setchip(0)
a0 <- b0
a3 <- b0
b0 <- 5
b3 <- 5
4b <- b
43 <- 3
a7 <- 87
setchip(1)
a7 <- 87
setchip(0)
b7 <- 12
setchip(1)
b7 <- 12
r50.00
r50.00
r50.00
r50.00
setchip(0)
4b <- 1f
43 <- 1a
setchip(1)
55 <- 5
setchip(0)
55 <- 5
