`default_nettype none

module thinpad_top(
    input wire clk_50M,           //50MHz æ—¶é’Ÿè¾“å…¥
    input wire reset_btn,         //BTN6æ‰‹åŠ¨å¤ä½æŒ‰é’®å¼?å…³ï¼Œå¸¦æ¶ˆæŠ–ç”µè·¯ï¼ŒæŒ‰ä¸‹æ—¶ä¸º1
    input  wire[31:0] dip_sw,     //32ä½æ‹¨ç å¼€å…³ï¼Œæ‹¨åˆ°â€œONâ€æ—¶ä¸?1
    output wire[15:0] leds       //16ä½LEDï¼Œè¾“å‡ºæ—¶1ç‚¹äº®	
);

/* =========== Demo code begin =========== */


wire inst_sram_wen;
wire[31:0] inst_sram_addr;
wire[31:0] inst_sram_wdata;
wire[31:0] inst_sram_rdata;
wire       data_sram_wen;
wire[31:0] data_sram_addr;
wire[31:0] data_sram_wdata;
wire[31:0] data_sram_rdata;

inst_ram inst_ram
(
    .clk   (clk_50M             ),   
    .we    (inst_sram_wen       ),   
    .a     (inst_sram_addr[17:2]),   
    .d     (inst_sram_wdata     ),   
    .spo   (inst_sram_rdata     )   
);

mycpu_top mycpu_top
(
     .clk(clk_50M),
     .resetn(~reset_btn),
     .inst_sram_wen(inst_sram_wen),
     .inst_sram_addr(inst_sram_addr),
     .inst_sram_wdata(inst_sram_wdata),
     .inst_sram_rdata(inst_sram_rdata),	
	 .data_sram_wen(data_sram_wen),
	 .data_sram_addr(data_sram_addr),
	 .data_sram_wdata(data_sram_wdata),
	 .data_sram_rdata({24'b0,dip_sw[7:0]})
);

confreg confreg
( 
     .clk(clk_50M),
     .reset(reset_btn),
     .conf_wen(data_sram_wen),
     .conf_wdata(data_sram_wdata[15:0]),
	 .leds(leds)
);	 

endmodule
