<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:17:09.179</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7024268</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>커패시터들의 어레이, 메모리 셀들의 어레이, 및 커패시터들의 어레이 형성에 사용되는 방법</inventionTitle><inventionTitleEng>ARRAY OF CAPACITORS, ARRAY OF MEMORY CELLS, AND METHODS USED IN FORMING AN ARRAY OF CAPACITORS</inventionTitleEng><openDate>2025.09.05</openDate><openNumber>10-2025-0133323</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.07.18</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/68</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 커패시터들의 어레이를 형성하는 방법은 희생 재료 내로 그리고 희생 재료의 상단과 하단 사이에 있는 절연 재료를 통해 수평 이격 개구들을 형성하는 단계 - 절연 재료는 적어도 주로 SiN, SiBN, 및 SiCN 중 적어도 하나를 포함하고, 수평 이격 개구들을 갖는 절연 재료는 절연성 수평 격자를 포함함 -; 개구들 내에서 그리고 희생 재료 바로 상부에 절연 라이닝을 증착하는 단계 - 라이닝은 적어도 주로 SiO 및 SiON 중 적어도 하나를 포함함 -; 증착 동안, 라이닝을 질소-함유 플라즈마에 간헐적으로 노출시키는 단계; 개별 개구들 내에 개별적으로 있는 제1 커패시터 전극들을 개구들에 있는 라이닝 상부에 측방향으로 형성하는 단계; 희생 재료를 제거하고 커패시터 절연체가 제1 커패시터 전극들 및 격자 상부에 형성하는 단계; 및 제2 커패시터 전극 재료를 커패시터 절연체 상부에 형성하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.07.18</internationOpenDate><internationOpenNumber>WO2024151576</internationOpenNumber><internationalApplicationDate>2024.01.09</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/010796</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 커패시터들의 어레이 형성에 사용되는 방법으로서, 희생 재료 내로 그리고 희생 재료의 상단과 하단 사이에 있는 절연 재료를 통해 수평 이격 개구들을 형성하는 단계 - 상기 절연 재료는 적어도 주로 질화규소, 붕질화규소, 및 탄질화규소 중 적어도 하나를 포함하고, 상기 이격 개구들을 갖는 절연 재료는 절연성 수평 격자를 포함함 -; 상기 수평 이격 개구들 내에서 그리고 상기 희생 재료 바로 상부에 절연 라이닝을 증착하는 단계 - 상기 절연 라이닝은 적어도 주로 산화규소 및 산질화규소 중 적어도 하나를 포함함 -; 상기 증착하는 단계 동안, 절연 라이닝을 질소-함유 플라즈마에 간헐적으로 노출시키는 단계; 상기 개별 수평 이격 개구들 내에 개별적으로 있는 제1 커패시터 전극들을 수평 이격 개구들에 있는 절연 라이닝 상부에 측방향으로 형성하는 단계; 상기 희생 재료를 제거하고 커패시터 절연체를 제1 커패시터 전극들 및 절연성 수평 격자 상부에 형성하는 단계; 및 제2 커패시터 전극 재료를 상기 커패시터 절연체 상부에 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 간헐적으로 노출시키는 단계는 절연 라이닝이, 동일한 증착 조건들 하에서 그러나 간헐적으로 노출시키는 것과 다른 경우에 발생하는 것보다 희생 재료 바로 위에 덜 증착되게 하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 질소-함유 플라즈마는 N2, NH3, NF3, 및 NOx 중 적어도 하나로부터 유도되는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 절연 재료 및 상기 절연성 수평 격자는 적어도 주로 질화규소를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 절연 재료 및 상기 절연성 수평 격자는 적어도 주로 붕질화규소를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 절연 재료 및 상기 절연성 수평 격자는 적어도 주로 탄질화규소를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 탄질화규소의 탄소 함량은 0.1 원자 퍼센트 내지 30.0 원자 퍼센트인, 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 탄질화규소의 탄소 함량은 5.0 원자 퍼센트 내지 7.0 원자 퍼센트인, 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 절연 재료 및 상기 절연성 수평 격자는 적어도 주로 질화규소, 붕질화규소, 및 탄질화규소 중 적어도 2개를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 절연 라이닝은 적어도 주로 산화규소를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 절연 라이닝은 적어도 주로 산질화규소를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 절연 라이닝은 상기 절연성 수평 격자 옆에 증착되지 않는, 방법.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 절연 라이닝은 상기 절연성 수평 격자 옆에 증착되는, 방법.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 상기 커패시터 절연체를 형성하기 전에 절연 라이닝 모두를 제거하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 상기 절연성 수평 격자는 탄소를 포함하는 - 상기 절연성 수평 격자는 제1 커패시터 전극들의 측방향으로 원위의(distal) 개별 전극보다 제1 커패시터 전극들의 바로 측방향으로 인접한 개별 전극에서, 만약 있다면, 더 적은 탄소를 가짐 -, 방법.</claim></claimInfo><claimInfo><claim>16. 커패시터들의 어레이로서, 제1 커패시터 전극, 제2 커패시터 전극, 및 상기 제1 커패시터 전극과 상기 제2 커패시터 전극 사이의 커패시터 절연체를 개별적으로 포함하는 복수의 커패시터들; 상기 개별 커패시터들의 상단과 하단 사이의 복수의 커패시터들 사이에 있는 절연성 수평 격자 - 상기 커패시터 절연체는 바로 수평으로 인접한 커패시터들 사이의 상기 절연성 수평 격자 바로 위 및 바로 아래에 있음 -; 및탄소를 포함하는 절연성 수평 격자 - 상기 절연성 수평 격자는 제1 커패시터 전극들의 측방향으로 원위의(distal) 개별 전극보다 제1 커패시터 전극들의 바로 측방향으로 인접한 개별 전극에서, 만약 있다면, 더 적은 탄소를 가짐 - 를 포함하는, 어레이.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 개별 제1 커패시터 전극들에 바로 측방향으로 인접한 상기 절연성 수평 격자는 탄소가 없는, 어레이.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서, 상기 개별 제1 커패시터 전극들에 바로 측방향으로 인접한 상기 절연성 수평 격자는 1 x 1012 atoms/cm3 초과의 탄소를 포함하는, 어레이.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 개별 제1 커패시터 전극들에 바로 측방향으로 인접한 상기 절연성 수평 격자는 그로부터 측방향으로 원위의(distal) 절연성 수평 격자의 탄소 원자 퍼센트보다 10.0 원자 퍼센트 내지 90.0 원자 퍼센트 더 적은 탄소를 포함하는, 어레이.</claim></claimInfo><claimInfo><claim>20. 트랜지스터 상부에 커패시터를 개별적으로 포함하는 메모리 셀들의 어레이로서, 트랜지스터들의 행들 및 열들 - 게이트라인은 개별 행들을 따라 다수의 트랜지스터들을 상호 연결하고, 디지트라인은 개별 열들을 따라 다수의 트랜지스터들을 상호 연결하고, 상기 트랜지스터들은 한 쌍의 소스/드레인 영역들을 개별적으로 포함하고, 상기 쌍의 소스/드레인 영역들 중 하나는 개별 디지트라인들과 전기적으로 결합되고, 상기 쌍의 소스/드레인 영역들 중 다른 하나는 트랜지스터들 상부에 있는 복수의 커패시터들 중 하나의 제1 커패시터 전극과 전기적으로 결합됨 -; 상기 제 1 커패시터 전극, 제 2 커패시터 전극, 및 상기 제 1 커패시터 전극과 상기 제 2 커패시터 전극 사이의 커패시터 절연체를 개별적으로 포함하는 상기 복수의 커패시터들; 상기 개별 커패시터들의 상단과 하단 사이의 상기 복수의 커패시터들 사이에 있는 절연성 수평 격자 - 상기 커패시터 절연체는 바로 수평으로 인접한 커패시터들 사이의 절연성 수평 격자 바로 위 및 바로 아래에 있음 -; 및 탄소를 포함하는 상기 절연성 수평 격자 - 상기 절연성 수평 격자는 제1 커패시터 전극들의 측방향으로 원위의(distal) 개별 전극보다 제1 커패시터 전극들의 바로 측방향으로 인접한 개별 전극에서, 만약 있다면, 더 적은 탄소를 가짐 -;를 포함하는, 어레이.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 ****...</address><code> </code><country>미국</country><engName>GREENLEE, Jordan, D.</engName><name>그린리, 조던, 디.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****, ...</address><code> </code><country>이탈리아</country><engName>GOTTI, Andrea</engName><name>고티, 안드레아</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****, ...</address><code> </code><country>캐나다</country><engName>MCSHANNON, David</engName><name>맥섀넌, 데이비드</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****, ...</address><code> </code><country>이탈리아</country><engName>BORSARI, Silvia</engName><name>보르사리, 실비아</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.01.11</priorityApplicationDate><priorityApplicationNumber>63/438,304</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.07.18</receiptDate><receiptNumber>1-1-2025-0816754-24</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.08.12</receiptDate><receiptNumber>1-5-2025-0136858-06</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.13</receiptDate><receiptNumber>1-1-2025-0920841-61</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257024268.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9318c3eaa83b55144c3ad19d5d7c6f9753d4e572c9fb90e32b9f116f294b19395e4172f86e24c1c3550d9108b9b8885e23580f56675728ab04</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1c0dddddfc53afeb634d8dd573afdd9532d5ccbdcadf9fa4b4e601eb66d616aee12b6c07fd8fceb52d600645e10d9e40cbb49b6302f12cc3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>