# ITEC402 / 종합설계프로젝트2 / 2020년도 / 2학기 / 심재훈
## 현재 진행 중인 프로젝트로 in memory computing SRAM system을 구현하는 것이 목표임
## cadence virtuoso, mentor calibre를 통해 full-custom design & DRC, LVS, PEX를 진행함.
## 1학기 과제와 달리 회로에 대한 LAYOUT이 추가되었음.

### 현재 진행 중인 프로젝트의 일부 자료
![image](https://user-images.githubusercontent.com/58419421/99418970-ef093000-293e-11eb-8883-44d36e23cb40.png)
![image](https://user-images.githubusercontent.com/58419421/99418978-f29cb700-293e-11eb-8da5-88fd6e556e26.png)
![image](https://user-images.githubusercontent.com/58419421/99419006-f7616b00-293e-11eb-9444-165916b06284.png)
![image](https://user-images.githubusercontent.com/58419421/99419065-0a743b00-293f-11eb-9d70-326909f6b050.png)
![image](https://user-images.githubusercontent.com/58419421/99419077-0cd69500-293f-11eb-93b7-1ba7a239193a.png)
![image](https://user-images.githubusercontent.com/58419421/99419046-034d2d00-293f-11eb-86ed-dcc7b1c346c9.png)
![image](https://user-images.githubusercontent.com/58419421/99419125-19f38400-293f-11eb-93d0-01c032a34c16.png)
