

================================================================
== Vivado HLS Report for 'kernel'
================================================================
* Date:           Tue Aug 18 18:31:14 2020

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        benchmark.prj
* Solution:       solution1
* Product family: zynquplus
* Target device:  xczu3eg-sbva484-1-e


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   7.00|     6.121|        0.88|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  3305|  3305|  3305|  3305|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------+-----+-----+----------+-----------+-----------+------+----------+
        |                 |  Latency  | Iteration|  Initiation Interval  | Trip |          |
        |    Loop Name    | min | max |  Latency |  achieved |   target  | Count| Pipelined|
        +-----------------+-----+-----+----------+-----------+-----------+------+----------+
        |- Loop 1         |  528|  528|        66|          -|          -|     8|    no    |
        | + Loop 1.1      |   64|   64|         8|          -|          -|     8|    no    |
        |- Loop 2         |  876|  876|       219|          -|          -|     4|    no    |
        | + Loop 2.1      |  108|  108|        27|          -|          -|     4|    no    |
        |  ++ Loop 2.1.1  |   12|   12|         3|          -|          -|     4|    no    |
        |  ++ Loop 2.1.2  |   12|   12|         3|          -|          -|     4|    no    |
        | + Loop 2.2      |  108|  108|        27|          -|          -|     4|    no    |
        |  ++ Loop 2.2.1  |   12|   12|         3|          -|          -|     4|    no    |
        |  ++ Loop 2.2.2  |   12|   12|         3|          -|          -|     4|    no    |
        |- Loop 3         |  876|  876|       219|          -|          -|     4|    no    |
        | + Loop 3.1      |  108|  108|        27|          -|          -|     4|    no    |
        |  ++ Loop 3.1.1  |   12|   12|         3|          -|          -|     4|    no    |
        |  ++ Loop 3.1.2  |   12|   12|         3|          -|          -|     4|    no    |
        | + Loop 3.2      |  108|  108|        27|          -|          -|     4|    no    |
        |  ++ Loop 3.2.1  |   12|   12|         3|          -|          -|     4|    no    |
        |  ++ Loop 3.2.2  |   12|   12|         3|          -|          -|     4|    no    |
        |- Loop 4         |  876|  876|       219|          -|          -|     4|    no    |
        | + Loop 4.1      |  108|  108|        27|          -|          -|     4|    no    |
        |  ++ Loop 4.1.1  |   12|   12|         3|          -|          -|     4|    no    |
        |  ++ Loop 4.1.2  |   12|   12|         3|          -|          -|     4|    no    |
        | + Loop 4.2      |  108|  108|        27|          -|          -|     4|    no    |
        |  ++ Loop 4.2.1  |   12|   12|         3|          -|          -|     4|    no    |
        |  ++ Loop 4.2.2  |   12|   12|         3|          -|          -|     4|    no    |
        |- Loop 5         |  144|  144|        18|          -|          -|     8|    no    |
        | + Loop 5.1      |   16|   16|         2|          -|          -|     8|    no    |
        +-----------------+-----+-----+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|     72|       0|   3011|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        0|      -|      36|     40|    -|
|Memory           |       28|      -|       0|      0|    0|
|Multiplexer      |        -|      -|       -|   1647|    -|
|Register         |        -|      -|     846|      -|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |       28|     72|     882|   4698|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      432|    360|  141120|  70560|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        6|     20|   ~0   |      6|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +------------------------+----------------------+---------+-------+----+----+-----+
    |        Instance        |        Module        | BRAM_18K| DSP48E| FF | LUT| URAM|
    +------------------------+----------------------+---------+-------+----+----+-----+
    |kernel_control_s_axi_U  |kernel_control_s_axi  |        0|      0|  36|  40|    0|
    +------------------------+----------------------+---------+-------+----+----+-----+
    |Total                   |                      |        0|      0|  36|  40|    0|
    +------------------------+----------------------+---------+-------+----+----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +-----------+----------------+---------+---+----+-----+------+-----+------+-------------+
    |   Memory  |     Module     | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------+----------------+---------+---+----+-----+------+-----+------+-------------+
    |E_0_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |E_0_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |E_1_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |E_1_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |A_0_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |A_0_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |A_1_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |A_1_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |B_0_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |B_0_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |B_1_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |B_1_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |F_0_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |F_0_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |F_1_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |F_1_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |C_0_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |C_0_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |C_1_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |C_1_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |D_0_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |D_0_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |D_1_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |D_1_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |G_0_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |G_0_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |G_1_0_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    |G_1_1_V_U  |kernel_E_0_0_V  |        1|  0|   0|    0|    16|   32|     1|          512|
    +-----------+----------------+---------+---+----+-----+------+-----+------+-------------+
    |Total      |                |       28|  0|   0|    0|   448|  896|    28|        14336|
    +-----------+----------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------+----------+-------+---+----+------------+------------+
    |        Variable Name       | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------+----------+-------+---+----+------------+------------+
    |mul_ln209_10_fu_2501_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_11_fu_2507_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_12_fu_2380_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_13_fu_2386_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_14_fu_2945_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_15_fu_2951_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_16_fu_2824_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_17_fu_2830_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_18_fu_2147_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_19_fu_2153_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_1_fu_1852_p2      |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_20_fu_2591_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_21_fu_2597_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_22_fu_3035_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_23_fu_3041_p2     |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_2_fu_2290_p2      |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_3_fu_2296_p2      |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_4_fu_2734_p2      |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_5_fu_2740_p2      |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_6_fu_2057_p2      |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_7_fu_2063_p2      |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_8_fu_1936_p2      |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_9_fu_1942_p2      |     *    |      3|  0|  20|          32|          32|
    |mul_ln209_fu_1846_p2        |     *    |      3|  0|  20|          32|          32|
    |add_ln100_1_fu_2939_p2      |     +    |      0|  0|  12|           4|           2|
    |add_ln100_2_fu_2812_p2      |     +    |      0|  0|  12|           4|           2|
    |add_ln100_3_fu_3023_p2      |     +    |      0|  0|  12|           4|           2|
    |add_ln100_fu_2728_p2        |     +    |      0|  0|  12|           4|           2|
    |add_ln215_10_fu_2461_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_11_fu_2484_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_12_fu_2334_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_13_fu_2357_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_14_fu_2101_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_15_fu_2124_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_16_fu_2905_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_17_fu_2928_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_18_fu_2778_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_19_fu_2801_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_1_fu_1829_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln215_20_fu_2545_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_21_fu_2568_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_22_fu_2989_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_23_fu_3012_p2     |     +    |      0|  0|  15|           6|           6|
    |add_ln215_2_fu_2250_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln215_3_fu_2273_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln215_4_fu_2017_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln215_5_fu_2040_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln215_6_fu_1890_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln215_7_fu_1913_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln215_8_fu_2694_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln215_9_fu_2717_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln215_fu_1806_p2        |     +    |      0|  0|  15|           6|           6|
    |add_ln321_1_fu_1691_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln321_2_fu_1775_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln321_3_fu_2219_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln321_4_fu_1980_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln321_5_fu_2663_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln321_6_fu_2424_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln321_7_fu_3131_p2      |     +    |      0|  0|  15|           8|           8|
    |add_ln321_8_fu_3154_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln321_9_fu_2868_p2      |     +    |      0|  0|  15|           6|           6|
    |add_ln321_fu_1657_p2        |     +    |      0|  0|  15|           8|           8|
    |add_ln57_fu_1991_p2         |     +    |      0|  0|  12|           4|           2|
    |add_ln60_1_fu_2141_p2       |     +    |      0|  0|  12|           4|           2|
    |add_ln60_fu_1930_p2         |     +    |      0|  0|  12|           4|           2|
    |add_ln65_1_fu_2051_p2       |     +    |      0|  0|  12|           4|           2|
    |add_ln65_2_fu_1924_p2       |     +    |      0|  0|  12|           4|           2|
    |add_ln65_3_fu_2135_p2       |     +    |      0|  0|  12|           4|           2|
    |add_ln65_fu_1840_p2         |     +    |      0|  0|  12|           4|           2|
    |add_ln700_10_fu_2513_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_11_fu_2519_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_12_fu_2392_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_13_fu_2398_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_14_fu_2159_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_15_fu_2963_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_16_fu_2165_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_17_fu_2842_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_18_fu_2957_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_19_fu_2836_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_1_fu_1864_p2      |     +    |      0|  0|  32|          32|          32|
    |add_ln700_20_fu_2603_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_21_fu_2609_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_22_fu_3047_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_23_fu_3053_p2     |     +    |      0|  0|  32|          32|          32|
    |add_ln700_2_fu_2302_p2      |     +    |      0|  0|  32|          32|          32|
    |add_ln700_3_fu_2308_p2      |     +    |      0|  0|  32|          32|          32|
    |add_ln700_4_fu_2069_p2      |     +    |      0|  0|  32|          32|          32|
    |add_ln700_5_fu_2752_p2      |     +    |      0|  0|  32|          32|          32|
    |add_ln700_6_fu_2075_p2      |     +    |      0|  0|  32|          32|          32|
    |add_ln700_7_fu_1948_p2      |     +    |      0|  0|  32|          32|          32|
    |add_ln700_8_fu_1954_p2      |     +    |      0|  0|  32|          32|          32|
    |add_ln700_9_fu_2746_p2      |     +    |      0|  0|  32|          32|          32|
    |add_ln700_fu_1858_p2        |     +    |      0|  0|  32|          32|          32|
    |add_ln74_fu_2435_p2         |     +    |      0|  0|  12|           4|           2|
    |add_ln77_1_fu_2585_p2       |     +    |      0|  0|  12|           4|           2|
    |add_ln77_fu_2374_p2         |     +    |      0|  0|  12|           4|           2|
    |add_ln82_1_fu_2495_p2       |     +    |      0|  0|  12|           4|           2|
    |add_ln82_2_fu_2368_p2       |     +    |      0|  0|  12|           4|           2|
    |add_ln82_3_fu_2579_p2       |     +    |      0|  0|  12|           4|           2|
    |add_ln82_fu_2284_p2         |     +    |      0|  0|  12|           4|           2|
    |add_ln92_fu_2879_p2         |     +    |      0|  0|  12|           4|           2|
    |add_ln95_1_fu_3029_p2       |     +    |      0|  0|  12|           4|           2|
    |add_ln95_fu_2818_p2         |     +    |      0|  0|  12|           4|           2|
    |i_1_fu_3065_p2              |     +    |      0|  0|  12|           4|           1|
    |i_fu_1597_p2                |     +    |      0|  0|  12|           4|           1|
    |j_1_fu_1647_p2              |     +    |      0|  0|  12|           4|           1|
    |j_fu_3121_p2                |     +    |      0|  0|  12|           4|           1|
    |and_ln321_1_fu_3205_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln321_fu_3201_p2        |    and   |      0|  0|   2|           1|           1|
    |icmp_ln100_1_fu_2885_p2     |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln100_2_fu_2758_p2     |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln100_3_fu_2969_p2     |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln100_fu_2674_p2       |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln110_fu_3059_p2       |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln113_fu_3115_p2       |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln41_fu_1591_p2        |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln44_fu_1641_p2        |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln57_fu_1727_p2        |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln60_1_fu_1960_p2      |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln60_fu_1755_p2        |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln65_1_fu_1997_p2      |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln65_2_fu_1870_p2      |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln65_3_fu_2081_p2      |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln65_fu_1786_p2        |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln74_fu_2171_p2        |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln77_1_fu_2404_p2      |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln77_fu_2199_p2        |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln82_1_fu_2441_p2      |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln82_2_fu_2314_p2      |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln82_3_fu_2525_p2      |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln82_fu_2230_p2        |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln92_fu_2615_p2        |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln95_1_fu_2848_p2      |   icmp   |      0|  0|  11|           4|           5|
    |icmp_ln95_fu_2643_p2        |   icmp   |      0|  0|  11|           4|           5|
    |A_int_V_d0                  |  select  |      0|  0|  32|           1|          32|
    |B_int_V_d0                  |  select  |      0|  0|  32|           1|          32|
    |C_int_V_d0                  |  select  |      0|  0|  32|           1|          32|
    |D_int_V_d0                  |  select  |      0|  0|  32|           1|          32|
    |E_int_V_d0                  |  select  |      0|  0|  32|           1|          32|
    |F_int_V_d0                  |  select  |      0|  0|  32|           1|          32|
    |G_int_V_d0                  |  select  |      0|  0|  32|           1|          32|
    |select_ln321_10_fu_3289_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln321_12_fu_3305_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln321_13_fu_3313_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln321_15_fu_3329_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln321_16_fu_3337_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln321_18_fu_3353_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln321_19_fu_3361_p3  |  select  |      0|  0|  32|           1|          32|
    |select_ln321_1_fu_3217_p3   |  select  |      0|  0|  32|           1|          32|
    |select_ln321_3_fu_3233_p3   |  select  |      0|  0|  32|           1|          32|
    |select_ln321_4_fu_3241_p3   |  select  |      0|  0|  32|           1|          32|
    |select_ln321_6_fu_3257_p3   |  select  |      0|  0|  32|           1|          32|
    |select_ln321_7_fu_3265_p3   |  select  |      0|  0|  32|           1|          32|
    |select_ln321_9_fu_3281_p3   |  select  |      0|  0|  32|           1|          32|
    |select_ln321_fu_3209_p3     |  select  |      0|  0|  32|           1|          32|
    |xor_ln321_fu_3109_p2        |    xor   |      0|  0|   2|           1|           2|
    +----------------------------+----------+-------+---+----+------------+------------+
    |Total                       |          |     72|  0|3011|        1968|        2591|
    +----------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +----------------------+-----+-----------+-----+-----------+
    |         Name         | LUT | Input Size| Bits| Total Bits|
    +----------------------+-----+-----------+-----+-----------+
    |A_0_0_V_address0      |   27|          5|    4|         20|
    |A_0_1_V_address0      |   27|          5|    4|         20|
    |A_1_0_V_address0      |   27|          5|    4|         20|
    |A_1_1_V_address0      |   27|          5|    4|         20|
    |A_int_V_address0      |   15|          3|    6|         18|
    |B_0_0_V_address0      |   27|          5|    4|         20|
    |B_0_1_V_address0      |   27|          5|    4|         20|
    |B_1_0_V_address0      |   27|          5|    4|         20|
    |B_1_1_V_address0      |   27|          5|    4|         20|
    |B_int_V_address0      |   15|          3|    6|         18|
    |C_0_0_V_address0      |   27|          5|    4|         20|
    |C_0_1_V_address0      |   27|          5|    4|         20|
    |C_1_0_V_address0      |   27|          5|    4|         20|
    |C_1_1_V_address0      |   27|          5|    4|         20|
    |C_int_V_address0      |   15|          3|    6|         18|
    |D_0_0_V_address0      |   27|          5|    4|         20|
    |D_0_1_V_address0      |   27|          5|    4|         20|
    |D_1_0_V_address0      |   27|          5|    4|         20|
    |D_1_1_V_address0      |   27|          5|    4|         20|
    |D_int_V_address0      |   15|          3|    6|         18|
    |E_0_0_V_address0      |   38|          7|    4|         28|
    |E_0_0_V_d0            |   21|          4|   32|        128|
    |E_0_1_V_address0      |   33|          6|    4|         24|
    |E_0_1_V_d0            |   21|          4|   32|        128|
    |E_1_0_V_address0      |   38|          7|    4|         28|
    |E_1_0_V_d0            |   21|          4|   32|        128|
    |E_1_1_V_address0      |   33|          6|    4|         24|
    |E_1_1_V_d0            |   21|          4|   32|        128|
    |E_int_V_address0      |   15|          3|    6|         18|
    |F_0_0_V_address0      |   38|          7|    4|         28|
    |F_0_0_V_d0            |   21|          4|   32|        128|
    |F_0_1_V_address0      |   33|          6|    4|         24|
    |F_0_1_V_d0            |   21|          4|   32|        128|
    |F_1_0_V_address0      |   38|          7|    4|         28|
    |F_1_0_V_d0            |   21|          4|   32|        128|
    |F_1_1_V_address0      |   33|          6|    4|         24|
    |F_1_1_V_d0            |   21|          4|   32|        128|
    |F_int_V_address0      |   15|          3|    6|         18|
    |G_0_0_V_address0      |   27|          5|    4|         20|
    |G_0_0_V_d0            |   21|          4|   32|        128|
    |G_0_1_V_address0      |   21|          4|    4|         16|
    |G_0_1_V_d0            |   21|          4|   32|        128|
    |G_1_0_V_address0      |   27|          5|    4|         20|
    |G_1_0_V_d0            |   21|          4|   32|        128|
    |G_1_1_V_address0      |   21|          4|    4|         16|
    |G_1_1_V_d0            |   21|          4|   32|        128|
    |G_int_V_address0      |   15|          3|    6|         18|
    |ap_NS_fsm             |  253|         59|    1|         59|
    |i28_0_0_reg_1329      |    9|          2|    4|          8|
    |i30_0_0_reg_1409      |    9|          2|    4|          8|
    |i34_0_0_reg_1489      |    9|          2|    4|          8|
    |i38_0_reg_1569        |    9|          2|    4|          8|
    |i_0_reg_1307          |    9|          2|    4|          8|
    |j29_0_0_0_reg_1341    |    9|          2|    4|          8|
    |j29_0_1_0_reg_1375    |    9|          2|    4|          8|
    |j31_0_0_0_reg_1421    |    9|          2|    4|          8|
    |j31_0_1_0_reg_1455    |    9|          2|    4|          8|
    |j35_0_0_0_reg_1501    |    9|          2|    4|          8|
    |j35_0_1_0_reg_1535    |    9|          2|    4|          8|
    |j39_0_reg_1580        |    9|          2|    4|          8|
    |j_0_reg_1318          |    9|          2|    4|          8|
    |k32_0_0_0_0_reg_1433  |    9|          2|    4|          8|
    |k32_0_0_1_0_reg_1444  |    9|          2|    4|          8|
    |k32_0_1_0_0_reg_1467  |    9|          2|    4|          8|
    |k32_0_1_1_0_reg_1478  |    9|          2|    4|          8|
    |k36_0_0_0_0_reg_1513  |    9|          2|    4|          8|
    |k36_0_0_1_0_reg_1524  |    9|          2|    4|          8|
    |k36_0_1_0_0_reg_1547  |    9|          2|    4|          8|
    |k36_0_1_1_0_reg_1558  |    9|          2|    4|          8|
    |k_0_0_0_0_reg_1353    |    9|          2|    4|          8|
    |k_0_0_1_0_reg_1364    |    9|          2|    4|          8|
    |k_0_1_0_0_reg_1387    |    9|          2|    4|          8|
    |k_0_1_1_0_reg_1398    |    9|          2|    4|          8|
    +----------------------+-----+-----------+-----+-----------+
    |Total                 | 1647|        328|  639|       2521|
    +----------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------+----+----+-----+-----------+
    |           Name          | FF | LUT| Bits| Const Bits|
    +-------------------------+----+----+-----+-----------+
    |A_0_0_V_addr_1_reg_3451  |   4|   0|    4|          0|
    |A_0_1_V_addr_1_reg_3456  |   4|   0|    4|          0|
    |A_1_0_V_addr_reg_3461    |   4|   0|    4|          0|
    |A_1_1_V_addr_reg_3466    |   4|   0|    4|          0|
    |A_int_V_addr_reg_3412    |   6|   0|    6|          0|
    |B_0_0_V_addr_2_reg_3471  |   4|   0|    4|          0|
    |B_0_1_V_addr_2_reg_3476  |   4|   0|    4|          0|
    |B_1_0_V_addr_2_reg_3481  |   4|   0|    4|          0|
    |B_1_1_V_addr_2_reg_3486  |   4|   0|    4|          0|
    |B_int_V_addr_reg_3417    |   6|   0|    6|          0|
    |C_0_0_V_addr_3_reg_3511  |   4|   0|    4|          0|
    |C_0_1_V_addr_3_reg_3516  |   4|   0|    4|          0|
    |C_1_0_V_addr_3_reg_3521  |   4|   0|    4|          0|
    |C_1_1_V_addr_3_reg_3526  |   4|   0|    4|          0|
    |C_int_V_addr_reg_3427    |   6|   0|    6|          0|
    |D_0_0_V_addr_3_reg_3531  |   4|   0|    4|          0|
    |D_0_1_V_addr_3_reg_3536  |   4|   0|    4|          0|
    |D_1_0_V_addr_3_reg_3541  |   4|   0|    4|          0|
    |D_1_1_V_addr_3_reg_3546  |   4|   0|    4|          0|
    |D_int_V_addr_reg_3432    |   6|   0|    6|          0|
    |E_0_0_V_addr_1_reg_3593  |   4|   0|    4|          0|
    |E_0_1_V_addr_1_reg_3598  |   4|   0|    4|          0|
    |E_1_0_V_addr_1_reg_3683  |   4|   0|    4|          0|
    |E_1_1_V_addr_2_reg_3688  |   4|   0|    4|          0|
    |F_0_0_V_addr_3_reg_3491  |   4|   0|    4|          0|
    |F_0_0_V_addr_reg_3791    |   4|   0|    4|          0|
    |F_0_1_V_addr_3_reg_3496  |   4|   0|    4|          0|
    |F_0_1_V_addr_reg_3796    |   4|   0|    4|          0|
    |F_1_0_V_addr_3_reg_3501  |   4|   0|    4|          0|
    |F_1_0_V_addr_reg_3881    |   4|   0|    4|          0|
    |F_1_1_V_addr_3_reg_3506  |   4|   0|    4|          0|
    |F_1_1_V_addr_reg_3886    |   4|   0|    4|          0|
    |F_int_V_addr_reg_3422    |   6|   0|    6|          0|
    |G_0_0_V_addr_2_reg_3551  |   4|   0|    4|          0|
    |G_0_0_V_addr_reg_3989    |   4|   0|    4|          0|
    |G_0_1_V_addr_2_reg_3556  |   4|   0|    4|          0|
    |G_0_1_V_addr_reg_3994    |   4|   0|    4|          0|
    |G_1_0_V_addr_2_reg_3561  |   4|   0|    4|          0|
    |G_1_0_V_addr_reg_4079    |   4|   0|    4|          0|
    |G_1_1_V_addr_2_reg_3566  |   4|   0|    4|          0|
    |G_1_1_V_addr_reg_4084    |   4|   0|    4|          0|
    |G_int_V_addr_reg_3437    |   6|   0|    6|          0|
    |add_ln100_1_reg_4117     |   4|   0|    4|          0|
    |add_ln100_2_reg_4055     |   4|   0|    4|          0|
    |add_ln100_3_reg_4150     |   4|   0|    4|          0|
    |add_ln100_reg_4022       |   4|   0|    4|          0|
    |add_ln321_1_reg_3446     |   6|   0|    6|          0|
    |add_ln321_7_reg_4208     |   8|   0|    8|          0|
    |add_ln65_1_reg_3721      |   4|   0|    4|          0|
    |add_ln65_2_reg_3659      |   4|   0|    4|          0|
    |add_ln65_3_reg_3754      |   4|   0|    4|          0|
    |add_ln65_reg_3626        |   4|   0|    4|          0|
    |add_ln700_11_reg_3924    |  32|   0|   32|          0|
    |add_ln700_13_reg_3867    |  32|   0|   32|          0|
    |add_ln700_15_reg_4122    |  32|   0|   32|          0|
    |add_ln700_16_reg_3764    |  32|   0|   32|          0|
    |add_ln700_17_reg_4065    |  32|   0|   32|          0|
    |add_ln700_1_reg_3631     |  32|   0|   32|          0|
    |add_ln700_21_reg_3962    |  32|   0|   32|          0|
    |add_ln700_23_reg_4160    |  32|   0|   32|          0|
    |add_ln700_3_reg_3829     |  32|   0|   32|          0|
    |add_ln700_5_reg_4027     |  32|   0|   32|          0|
    |add_ln700_6_reg_3726     |  32|   0|   32|          0|
    |add_ln700_8_reg_3669     |  32|   0|   32|          0|
    |add_ln82_1_reg_3919      |   4|   0|    4|          0|
    |add_ln82_2_reg_3857      |   4|   0|    4|          0|
    |add_ln82_3_reg_3952      |   4|   0|    4|          0|
    |add_ln82_reg_3824        |   4|   0|    4|          0|
    |ap_CS_fsm                |  58|   0|   58|          0|
    |i28_0_0_reg_1329         |   4|   0|    4|          0|
    |i30_0_0_reg_1409         |   4|   0|    4|          0|
    |i34_0_0_reg_1489         |   4|   0|    4|          0|
    |i38_0_reg_1569           |   4|   0|    4|          0|
    |i_0_reg_1307             |   4|   0|    4|          0|
    |i_1_reg_4168             |   4|   0|    4|          0|
    |i_reg_3380               |   4|   0|    4|          0|
    |j29_0_0_0_reg_1341       |   4|   0|    4|          0|
    |j29_0_1_0_reg_1375       |   4|   0|    4|          0|
    |j31_0_0_0_reg_1421       |   4|   0|    4|          0|
    |j31_0_1_0_reg_1455       |   4|   0|    4|          0|
    |j35_0_0_0_reg_1501       |   4|   0|    4|          0|
    |j35_0_1_0_reg_1535       |   4|   0|    4|          0|
    |j39_0_reg_1580           |   4|   0|    4|          0|
    |j_0_reg_1318             |   4|   0|    4|          0|
    |j_1_reg_3402             |   4|   0|    4|          0|
    |j_reg_4203               |   4|   0|    4|          0|
    |k32_0_0_0_0_reg_1433     |   4|   0|    4|          0|
    |k32_0_0_1_0_reg_1444     |   4|   0|    4|          0|
    |k32_0_1_0_0_reg_1467     |   4|   0|    4|          0|
    |k32_0_1_1_0_reg_1478     |   4|   0|    4|          0|
    |k36_0_0_0_0_reg_1513     |   4|   0|    4|          0|
    |k36_0_0_1_0_reg_1524     |   4|   0|    4|          0|
    |k36_0_1_0_0_reg_1547     |   4|   0|    4|          0|
    |k36_0_1_1_0_reg_1558     |   4|   0|    4|          0|
    |k_0_0_0_0_reg_1353       |   4|   0|    4|          0|
    |k_0_0_1_0_reg_1364       |   4|   0|    4|          0|
    |k_0_1_0_0_reg_1387       |   4|   0|    4|          0|
    |k_0_1_1_0_reg_1398       |   4|   0|    4|          0|
    |trunc_ln321_1_reg_3442   |   1|   0|    1|          0|
    |trunc_ln321_2_reg_4178   |   1|   0|    1|          0|
    |trunc_ln321_3_reg_4213   |   1|   0|    1|          0|
    |trunc_ln321_reg_3390     |   1|   0|    1|          0|
    |xor_ln321_reg_4195       |   1|   0|    1|          0|
    |zext_ln321_11_reg_4173   |   4|   0|    8|          4|
    |zext_ln321_12_reg_4190   |   3|   0|    6|          3|
    |zext_ln321_13_reg_3983   |   3|   0|    6|          3|
    |zext_ln321_15_reg_3875   |   3|   0|    6|          3|
    |zext_ln321_21_reg_4073   |   3|   0|    6|          3|
    |zext_ln321_5_reg_3587    |   3|   0|    6|          3|
    |zext_ln321_7_reg_3785    |   3|   0|    6|          3|
    |zext_ln321_9_reg_3677    |   3|   0|    6|          3|
    |zext_ln321_reg_3385      |   4|   0|    8|          4|
    |zext_ln44_reg_3394       |   3|   0|    6|          3|
    |zext_ln60_reg_3574       |   3|   0|    6|          3|
    |zext_ln77_reg_3772       |   3|   0|    6|          3|
    |zext_ln95_reg_3970       |   3|   0|    6|          3|
    +-------------------------+----+----+-----+-----------+
    |Total                    | 846|   0|  887|         41|
    +-------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------------------+-----+-----+------------+--------------+--------------+
|s_axi_control_AWVALID  |  in |    1|    s_axi   |    control   |  return void |
|s_axi_control_AWREADY  | out |    1|    s_axi   |    control   |  return void |
|s_axi_control_AWADDR   |  in |    4|    s_axi   |    control   |  return void |
|s_axi_control_WVALID   |  in |    1|    s_axi   |    control   |  return void |
|s_axi_control_WREADY   | out |    1|    s_axi   |    control   |  return void |
|s_axi_control_WDATA    |  in |   32|    s_axi   |    control   |  return void |
|s_axi_control_WSTRB    |  in |    4|    s_axi   |    control   |  return void |
|s_axi_control_ARVALID  |  in |    1|    s_axi   |    control   |  return void |
|s_axi_control_ARREADY  | out |    1|    s_axi   |    control   |  return void |
|s_axi_control_ARADDR   |  in |    4|    s_axi   |    control   |  return void |
|s_axi_control_RVALID   | out |    1|    s_axi   |    control   |  return void |
|s_axi_control_RREADY   |  in |    1|    s_axi   |    control   |  return void |
|s_axi_control_RDATA    | out |   32|    s_axi   |    control   |  return void |
|s_axi_control_RRESP    | out |    2|    s_axi   |    control   |  return void |
|s_axi_control_BVALID   | out |    1|    s_axi   |    control   |  return void |
|s_axi_control_BREADY   |  in |    1|    s_axi   |    control   |  return void |
|s_axi_control_BRESP    | out |    2|    s_axi   |    control   |  return void |
|ap_clk                 |  in |    1| ap_ctrl_hs |    kernel    | return value |
|ap_rst_n               |  in |    1| ap_ctrl_hs |    kernel    | return value |
|interrupt              | out |    1| ap_ctrl_hs |    kernel    | return value |
|E_int_V_address0       | out |    6|  ap_memory |    E_int_V   |     array    |
|E_int_V_ce0            | out |    1|  ap_memory |    E_int_V   |     array    |
|E_int_V_we0            | out |    1|  ap_memory |    E_int_V   |     array    |
|E_int_V_d0             | out |   32|  ap_memory |    E_int_V   |     array    |
|E_int_V_q0             |  in |   32|  ap_memory |    E_int_V   |     array    |
|A_int_V_address0       | out |    6|  ap_memory |    A_int_V   |     array    |
|A_int_V_ce0            | out |    1|  ap_memory |    A_int_V   |     array    |
|A_int_V_we0            | out |    1|  ap_memory |    A_int_V   |     array    |
|A_int_V_d0             | out |   32|  ap_memory |    A_int_V   |     array    |
|A_int_V_q0             |  in |   32|  ap_memory |    A_int_V   |     array    |
|B_int_V_address0       | out |    6|  ap_memory |    B_int_V   |     array    |
|B_int_V_ce0            | out |    1|  ap_memory |    B_int_V   |     array    |
|B_int_V_we0            | out |    1|  ap_memory |    B_int_V   |     array    |
|B_int_V_d0             | out |   32|  ap_memory |    B_int_V   |     array    |
|B_int_V_q0             |  in |   32|  ap_memory |    B_int_V   |     array    |
|F_int_V_address0       | out |    6|  ap_memory |    F_int_V   |     array    |
|F_int_V_ce0            | out |    1|  ap_memory |    F_int_V   |     array    |
|F_int_V_we0            | out |    1|  ap_memory |    F_int_V   |     array    |
|F_int_V_d0             | out |   32|  ap_memory |    F_int_V   |     array    |
|F_int_V_q0             |  in |   32|  ap_memory |    F_int_V   |     array    |
|C_int_V_address0       | out |    6|  ap_memory |    C_int_V   |     array    |
|C_int_V_ce0            | out |    1|  ap_memory |    C_int_V   |     array    |
|C_int_V_we0            | out |    1|  ap_memory |    C_int_V   |     array    |
|C_int_V_d0             | out |   32|  ap_memory |    C_int_V   |     array    |
|C_int_V_q0             |  in |   32|  ap_memory |    C_int_V   |     array    |
|D_int_V_address0       | out |    6|  ap_memory |    D_int_V   |     array    |
|D_int_V_ce0            | out |    1|  ap_memory |    D_int_V   |     array    |
|D_int_V_we0            | out |    1|  ap_memory |    D_int_V   |     array    |
|D_int_V_d0             | out |   32|  ap_memory |    D_int_V   |     array    |
|D_int_V_q0             |  in |   32|  ap_memory |    D_int_V   |     array    |
|G_int_V_address0       | out |    6|  ap_memory |    G_int_V   |     array    |
|G_int_V_ce0            | out |    1|  ap_memory |    G_int_V   |     array    |
|G_int_V_we0            | out |    1|  ap_memory |    G_int_V   |     array    |
|G_int_V_d0             | out |   32|  ap_memory |    G_int_V   |     array    |
|G_int_V_q0             |  in |   32|  ap_memory |    G_int_V   |     array    |
+-----------------------+-----+-----+------------+--------------+--------------+

