Fitter report for processor
Mon Apr 15 10:17:49 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 15 10:17:49 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; processor                                       ;
; Top-level Entity Name              ; processor                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,115 / 33,216 ( 3 % )                          ;
;     Total combinational functions  ; 1,098 / 33,216 ( 3 % )                          ;
;     Dedicated logic registers      ; 116 / 33,216 ( < 1 % )                          ;
; Total registers                    ; 116                                             ;
; Total pins                         ; 131 / 475 ( 28 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 2,048 / 483,840 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 1 / 70 ( 1 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                ; Destination Port ; Destination Port Name ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------+------------------+-----------------------+
; datapath:DPTH|register_bank:ABCD|BRy[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component|mult_a8n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[0] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|register_bank:ABCD|BRy[0]~_Duplicate_1                                            ; REGOUT           ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component|mult_a8n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[1] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|register_bank:ABCD|BRy[1]~_Duplicate_1                                            ; REGOUT           ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component|mult_a8n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[2] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|register_bank:ABCD|BRy[2]~_Duplicate_1                                            ; REGOUT           ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component|mult_a8n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[3] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|register_bank:ABCD|BRy[3]~_Duplicate_1                                            ; REGOUT           ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component|mult_a8n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[4] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|register_bank:ABCD|BRy[4]~_Duplicate_1                                            ; REGOUT           ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component|mult_a8n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[5] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|register_bank:ABCD|BRy[5]~_Duplicate_1                                            ; REGOUT           ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[6] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component|mult_a8n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[6] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|register_bank:ABCD|BRy[6]~_Duplicate_1                                            ; REGOUT           ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[7] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component|mult_a8n:auto_generated|mac_mult1 ; DATAA            ;                       ;
; datapath:DPTH|register_bank:ABCD|BRy[7] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; datapath:DPTH|register_bank:ABCD|BRy[7]~_Duplicate_1                                            ; REGOUT           ;                       ;
+-----------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1363 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1363 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1360    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/luiz/Documents/projects/ELE1717/processor/output_files/processor.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,115 / 33,216 ( 3 % )    ;
;     -- Combinational with no register       ; 999                       ;
;     -- Register only                        ; 17                        ;
;     -- Combinational with a register        ; 99                        ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 790                       ;
;     -- 3 input functions                    ; 211                       ;
;     -- <=2 input functions                  ; 97                        ;
;     -- Register only                        ; 17                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1051                      ;
;     -- arithmetic mode                      ; 47                        ;
;                                             ;                           ;
; Total registers*                            ; 116 / 34,593 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 116 / 33,216 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 78 / 2,076 ( 4 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 131 / 475 ( 28 % )        ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )            ;
;                                             ;                           ;
; Global signals                              ; 5                         ;
; M4Ks                                        ; 1 / 105 ( < 1 % )         ;
; Total block memory bits                     ; 2,048 / 483,840 ( < 1 % ) ;
; Total block memory implementation bits      ; 4,608 / 483,840 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 1 / 70 ( 1 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 5 / 16 ( 31 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%              ;
; Peak interconnect usage (total/H/V)         ; 12% / 12% / 13%           ;
; Maximum fan-out                             ; 173                       ;
; Highest non-global fan-out                  ; 173                       ;
; Total fan-out                               ; 4431                      ;
; Average fan-out                             ; 3.23                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1115 / 33216 ( 3 % )  ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 999                   ; 0                              ;
;     -- Register only                        ; 17                    ; 0                              ;
;     -- Combinational with a register        ; 99                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 790                   ; 0                              ;
;     -- 3 input functions                    ; 211                   ; 0                              ;
;     -- <=2 input functions                  ; 97                    ; 0                              ;
;     -- Register only                        ; 17                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1051                  ; 0                              ;
;     -- arithmetic mode                      ; 47                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 116                   ; 0                              ;
;     -- Dedicated logic registers            ; 116 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 78 / 2076 ( 4 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 131                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 70 ( 1 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 2048                  ; 0                              ;
; Total RAM block bits                        ; 4608                  ; 0                              ;
; M4K                                         ; 1 / 105 ( < 1 % )     ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 5 / 20 ( 25 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 4484                  ; 0                              ;
;     -- Registered Connections               ; 1520                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 12                    ; 0                              ;
;     -- Output Ports                         ; 119                   ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; address_b[0] ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; address_b[1] ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; address_b[2] ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; address_b[3] ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; address_b[4] ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; address_b[5] ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; address_b[6] ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; address_b[7] ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; b_bs         ; G26   ; 5        ; 65           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk          ; D13   ; 3        ; 31           ; 36           ; 3           ; 15                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; r            ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; wren_b       ; W2    ; 1        ; 0            ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                        ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; C                    ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Z                    ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[0]              ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[1]              ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[2]              ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[3]              ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[4]              ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[5]              ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[6]              ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[0]              ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[1]              ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[2]              ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[3]              ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[4]              ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[5]              ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[6]              ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[0]              ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[1]              ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[2]              ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[3]              ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[4]              ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[5]              ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[6]              ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[0]              ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[1]              ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[2]              ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[3]              ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[4]              ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[5]              ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[6]              ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[0]              ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[1]              ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[2]              ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[3]              ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[4]              ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[5]              ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[6]              ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; t_AB_RegX[0]         ; D16   ; 4        ; 40           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_AB_RegX[1]         ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_AB_Reg[0]          ; B15   ; 4        ; 37           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_AB_Reg[1]          ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_Aa[0]              ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; t_Aa[1]              ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; t_Aa[2]              ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; t_Aa[3]              ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; t_Aa[4]              ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; t_Aa[5]              ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; t_Aa[6]              ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; t_Aa[7]              ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; t_Da[0]              ; A19   ; 4        ; 53           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_Da[1]              ; M22   ; 5        ; 65           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_Da[2]              ; N18   ; 5        ; 65           ; 29           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_Da[3]              ; K25   ; 5        ; 65           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_Da[4]              ; L24   ; 5        ; 65           ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_Da[5]              ; G25   ; 5        ; 65           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_Da[6]              ; H19   ; 5        ; 65           ; 26           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_Da[7]              ; N20   ; 5        ; 65           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_OP_sel[0]          ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_OP_sel[1]          ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_OP_sel[2]          ; H16   ; 4        ; 42           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_OP_sel[3]          ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_W_wr               ; K19   ; 5        ; 65           ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_Wa                 ; A20   ; 4        ; 55           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_c                  ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_clk_d              ; M20   ; 5        ; 65           ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_count_PC           ; G18   ; 4        ; 50           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_count_SP           ; K22   ; 5        ; 65           ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_mem[0]             ; F16   ; 4        ; 44           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_mem[1]             ; K24   ; 5        ; 65           ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_mem[2]             ; G23   ; 5        ; 65           ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_mem[3]             ; G24   ; 5        ; 65           ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_mem[4]             ; J25   ; 5        ; 65           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_mem[5]             ; D19   ; 4        ; 53           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_mem[6]             ; K21   ; 5        ; 65           ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_mem[7]             ; L21   ; 5        ; 65           ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op1_ld             ; N23   ; 5        ; 65           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op1_out[0]         ; A18   ; 4        ; 46           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op1_out[1]         ; J23   ; 5        ; 65           ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op1_out[2]         ; M19   ; 5        ; 65           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op1_out[3]         ; L23   ; 5        ; 65           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op1_out[4]         ; L25   ; 5        ; 65           ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op1_out[5]         ; H25   ; 5        ; 65           ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op1_out[6]         ; L19   ; 5        ; 65           ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op1_out[7]         ; M21   ; 5        ; 65           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op2_ld             ; M25   ; 5        ; 65           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op2_out[0]         ; K18   ; 5        ; 65           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op2_out[1]         ; J24   ; 5        ; 65           ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op2_out[2]         ; C17   ; 4        ; 46           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op2_out[3]         ; M23   ; 5        ; 65           ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op2_out[4]         ; G15   ; 4        ; 44           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op2_out[5]         ; J26   ; 5        ; 65           ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op2_out[6]         ; B18   ; 4        ; 46           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op2_out[7]         ; L20   ; 5        ; 65           ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op_ld              ; D17   ; 4        ; 46           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op_out[0]          ; M24   ; 5        ; 65           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op_out[1]          ; N24   ; 5        ; 65           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op_out[2]          ; G16   ; 4        ; 44           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op_out[3]          ; H23   ; 5        ; 65           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op_out[4]          ; F18   ; 4        ; 50           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op_out[5]          ; J17   ; 4        ; 48           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op_out[6]          ; F17   ; 4        ; 48           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_op_out[7]          ; H17   ; 4        ; 48           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_push_pop           ; B20   ; 4        ; 55           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_MUX_ABCD[0]    ; C21   ; 4        ; 63           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_MUX_ABCD[1]    ; C25   ; 5        ; 65           ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_MUX_ABCD_IN[0] ; B17   ; 4        ; 42           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_MUX_ABCD_IN[1] ; F15   ; 4        ; 44           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_MUX_Da[0]      ; H24   ; 5        ; 65           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_MUX_Da[1]      ; C19   ; 4        ; 53           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_MUX_MEM[0]     ; H26   ; 5        ; 65           ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_MUX_MEM[1]     ; B19   ; 4        ; 53           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_MUX_MEM[2]     ; G17   ; 4        ; 48           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_MUX_ULA[0]     ; K26   ; 5        ; 65           ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_MUX_ULA[1]     ; D18   ; 4        ; 50           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_PC[0]          ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_PC[1]          ; E18   ; 4        ; 50           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_SP[0]          ; K23   ; 5        ; 65           ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_sel_SP[1]          ; AF6   ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; t_z                  ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 64 ( 13 % )  ; 3.3V          ; --           ;
; 2        ; 2 / 59 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 36 / 58 ( 62 % ) ; 3.3V          ; --           ;
; 5        ; 41 / 65 ( 63 % ) ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 12 / 58 ( 21 % ) ; 3.3V          ; --           ;
; 8        ; 10 / 56 ( 18 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; t_OP_sel[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; t_op1_out[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 394        ; 4        ; t_Da[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 390        ; 4        ; t_Wa                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; hex1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; hex1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; hex3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; hex3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; hex0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; t_Aa[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; hex2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; hex1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; hex2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; hex2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; hex0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; address_b[6]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; t_Aa[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; t_Aa[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; hex2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; hex2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; hex0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; address_b[5]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; t_Aa[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; t_Aa[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; t_Aa[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; hex0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; address_b[3]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; C                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; t_Aa[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; t_sel_SP[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; hex0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; address_b[4]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; Z                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; t_Aa[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; r                                        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; t_AB_Reg[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; t_z                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; t_sel_MUX_ABCD_IN[0]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; t_op2_out[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 393        ; 4        ; t_sel_MUX_MEM[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 389        ; 4        ; t_push_pop                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; address_b[7]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; t_AB_RegX[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; t_AB_Reg[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; t_op2_out[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; t_sel_MUX_Da[1]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; t_sel_MUX_ABCD[0]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; t_sel_MUX_ABCD[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; t_OP_sel[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; t_AB_RegX[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; t_op_ld                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; t_sel_MUX_ULA[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 392        ; 4        ; t_mem[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; t_OP_sel[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; t_sel_PC[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; t_sel_MUX_ABCD_IN[1]                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; t_mem[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; t_op_out[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 398        ; 4        ; t_op_out[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; t_c                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; t_op2_out[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; t_op_out[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; t_sel_MUX_MEM[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 397        ; 4        ; t_count_PC                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; t_mem[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G24      ; 345        ; 5        ; t_mem[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G25      ; 343        ; 5        ; t_Da[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G26      ; 342        ; 5        ; b_bs                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; t_sel_PC[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; t_OP_sel[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; t_op_out[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; t_Da[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; t_op_out[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H24      ; 340        ; 5        ; t_sel_MUX_Da[0]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 337        ; 5        ; t_op1_out[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H26      ; 336        ; 5        ; t_sel_MUX_MEM[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; t_op_out[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; t_op1_out[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J24      ; 338        ; 5        ; t_op2_out[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J25      ; 327        ; 5        ; t_mem[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 326        ; 5        ; t_op2_out[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; t_op2_out[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 333        ; 5        ; t_W_wr                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; t_mem[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 344        ; 5        ; t_count_SP                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K23      ; 331        ; 5        ; t_sel_SP[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 330        ; 5        ; t_mem[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K25      ; 321        ; 5        ; t_Da[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 320        ; 5        ; t_sel_MUX_ULA[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; t_op1_out[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 328        ; 5        ; t_op2_out[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 329        ; 5        ; t_mem[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; t_op1_out[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 324        ; 5        ; t_Da[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 323        ; 5        ; t_op1_out[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; t_op1_out[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 316        ; 5        ; t_clk_d                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 314        ; 5        ; t_op1_out[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 319        ; 5        ; t_Da[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 318        ; 5        ; t_op2_out[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 313        ; 5        ; t_op_out[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 312        ; 5        ; t_op2_ld                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; t_Da[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; t_Da[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; t_op1_ld                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 310        ; 5        ; t_op_out[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 309        ; 5        ; address_b[0]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; address_b[1]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; address_b[2]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; hex4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; hex4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; hex4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; hex4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; hex4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; hex4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; hex4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; hex3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; hex0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; hex0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; hex1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; hex1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; hex2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; wren_b                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; hex1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; hex3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; hex1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; hex3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; hex2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; hex3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; hex3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                          ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; |processor                                      ; 1115 (3)    ; 116 (0)                   ; 0 (0)         ; 2048        ; 1    ; 1            ; 1       ; 0         ; 131  ; 0            ; 999 (3)      ; 17 (0)            ; 99 (0)           ; |processor                                                                                                   ; work         ;
;    |BINBCD16:BINBDC|                            ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |processor|BINBCD16:BINBDC                                                                                   ; work         ;
;       |ADD3:add10|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processor|BINBCD16:BINBDC|ADD3:add10                                                                        ; work         ;
;       |ADD3:add11|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processor|BINBCD16:BINBDC|ADD3:add11                                                                        ; work         ;
;       |ADD3:add12|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processor|BINBCD16:BINBDC|ADD3:add12                                                                        ; work         ;
;       |ADD3:add22|                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processor|BINBCD16:BINBDC|ADD3:add22                                                                        ; work         ;
;       |ADD3:add8|                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |processor|BINBCD16:BINBDC|ADD3:add8                                                                         ; work         ;
;       |ADD3:add9|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |processor|BINBCD16:BINBDC|ADD3:add9                                                                         ; work         ;
;    |control_block:ctr|                          ; 721 (721)   ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 672 (672)    ; 0 (0)             ; 49 (49)          ; |processor|control_block:ctr                                                                                 ; work         ;
;    |datapath:DPTH|                              ; 373 (0)     ; 88 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 284 (0)      ; 17 (0)            ; 72 (0)           ; |processor|datapath:DPTH                                                                                     ; work         ;
;       |B_ULA:LULA|                              ; 181 (153)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 175 (149)    ; 0 (0)             ; 6 (4)            ; |processor|datapath:DPTH|B_ULA:LULA                                                                          ; work         ;
;          |add:adder|                            ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 2 (0)            ; |processor|datapath:DPTH|B_ULA:LULA|add:adder                                                                ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component| ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 2 (0)            ; |processor|datapath:DPTH|B_ULA:LULA|add:adder|lpm_add_sub:LPM_ADD_SUB_component                              ; work         ;
;                |add_sub_61h:auto_generated|     ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 2 (2)            ; |processor|datapath:DPTH|B_ULA:LULA|add:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated   ; work         ;
;          |add:inc|                              ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|B_ULA:LULA|add:inc                                                                  ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component| ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|B_ULA:LULA|add:inc|lpm_add_sub:LPM_ADD_SUB_component                                ; work         ;
;                |add_sub_61h:auto_generated|     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|B_ULA:LULA|add:inc|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated     ; work         ;
;          |mul:mult|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|B_ULA:LULA|mul:mult                                                                 ; work         ;
;             |lpm_mult:lpm_mult_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component                                     ; work         ;
;                |mult_a8n:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component|mult_a8n:auto_generated             ; work         ;
;       |PC:ProCnt|                               ; 24 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 8 (0)            ; |processor|datapath:DPTH|PC:ProCnt                                                                           ; work         ;
;          |add:PC_adder|                         ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|PC:ProCnt|add:PC_adder                                                              ; work         ;
;             |lpm_add_sub:LPM_ADD_SUB_component| ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|PC:ProCnt|add:PC_adder|lpm_add_sub:LPM_ADD_SUB_component                            ; work         ;
;                |add_sub_61h:auto_generated|     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|PC:ProCnt|add:PC_adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated ; work         ;
;          |mux1:PC_mux|                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |processor|datapath:DPTH|PC:ProCnt|mux1:PC_mux                                                               ; work         ;
;          |reg:PC_reg|                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|datapath:DPTH|PC:ProCnt|reg:PC_reg                                                                ; work         ;
;       |SP:Stack|                                ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |processor|datapath:DPTH|SP:Stack                                                                            ; work         ;
;          |reg:SP_reg|                           ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |processor|datapath:DPTH|SP:Stack|reg:SP_reg                                                                 ; work         ;
;       |mux1:MUX_ABCD_IN|                        ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |processor|datapath:DPTH|mux1:MUX_ABCD_IN                                                                    ; work         ;
;       |mux1:MUX_Da|                             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|mux1:MUX_Da                                                                         ; work         ;
;       |mux1:MUX_ULA|                            ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|mux1:MUX_ULA                                                                        ; work         ;
;       |mux2:MUX_MEM|                            ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |processor|datapath:DPTH|mux2:MUX_MEM                                                                        ; work         ;
;       |reg:op1|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |processor|datapath:DPTH|reg:op1                                                                             ; work         ;
;       |reg:op2|                                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |processor|datapath:DPTH|reg:op2                                                                             ; work         ;
;       |reg:op|                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |processor|datapath:DPTH|reg:op                                                                              ; work         ;
;       |register_bank:ABCD|                      ; 64 (64)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 14 (14)           ; 34 (34)          ; |processor|datapath:DPTH|register_bank:ABCD                                                                  ; work         ;
;    |ffd:filiC|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |processor|ffd:filiC                                                                                         ; work         ;
;    |ffd:fili|                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |processor|ffd:fili                                                                                          ; work         ;
;    |ram:ram1|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|ram:ram1                                                                                          ; work         ;
;       |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|ram:ram1|altsyncram:altsyncram_component                                                          ; work         ;
;          |altsyncram_7l82:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |processor|ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated                           ; work         ;
;    |seg7:disp1|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |processor|seg7:disp1                                                                                        ; work         ;
;    |seg7:disp2|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |processor|seg7:disp2                                                                                        ; work         ;
;    |seg7:disp3|                                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |processor|seg7:disp3                                                                                        ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+----------------------+----------+---------------+---------------+-----------------------+-----+
; Name                 ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------------+----------+---------------+---------------+-----------------------+-----+
; b_bs                 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; wren_b               ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; C                    ; Output   ; --            ; --            ; --                    ; --  ;
; Z                    ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[2]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[3]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[4]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[5]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[6]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[2]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[3]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[4]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[5]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[6]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[2]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[3]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[4]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[5]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[6]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[2]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[3]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[4]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[5]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[6]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[2]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[3]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[4]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[5]              ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[6]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_op_out[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_op_out[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_op_out[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_op_out[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_op_out[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_op_out[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_op_out[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_op_out[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_op_ld              ; Output   ; --            ; --            ; --                    ; --  ;
; t_op1_out[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op1_out[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op1_out[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op1_out[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op1_out[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op1_out[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op1_out[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op1_out[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op1_ld             ; Output   ; --            ; --            ; --                    ; --  ;
; t_op2_out[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op2_out[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op2_out[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op2_out[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op2_out[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op2_out[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op2_out[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op2_out[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_op2_ld             ; Output   ; --            ; --            ; --                    ; --  ;
; t_Aa[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Aa[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Aa[2]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Aa[3]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Aa[4]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Aa[5]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Aa[6]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Aa[7]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Da[0]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Da[1]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Da[2]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Da[3]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Da[4]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Da[5]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Da[6]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_Da[7]              ; Output   ; --            ; --            ; --                    ; --  ;
; t_mem[0]             ; Output   ; --            ; --            ; --                    ; --  ;
; t_mem[1]             ; Output   ; --            ; --            ; --                    ; --  ;
; t_mem[2]             ; Output   ; --            ; --            ; --                    ; --  ;
; t_mem[3]             ; Output   ; --            ; --            ; --                    ; --  ;
; t_mem[4]             ; Output   ; --            ; --            ; --                    ; --  ;
; t_mem[5]             ; Output   ; --            ; --            ; --                    ; --  ;
; t_mem[6]             ; Output   ; --            ; --            ; --                    ; --  ;
; t_mem[7]             ; Output   ; --            ; --            ; --                    ; --  ;
; t_Wa                 ; Output   ; --            ; --            ; --                    ; --  ;
; t_clk_d              ; Output   ; --            ; --            ; --                    ; --  ;
; t_z                  ; Output   ; --            ; --            ; --                    ; --  ;
; t_c                  ; Output   ; --            ; --            ; --                    ; --  ;
; t_count_PC           ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_PC[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_PC[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_count_SP           ; Output   ; --            ; --            ; --                    ; --  ;
; t_push_pop           ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_SP[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_SP[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_OP_sel[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_OP_sel[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_OP_sel[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_OP_sel[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_AB_Reg[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_AB_Reg[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; t_AB_RegX[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_AB_RegX[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; t_W_wr               ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_MUX_ABCD[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_MUX_ABCD[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_MUX_ABCD_IN[0] ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_MUX_ABCD_IN[1] ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_MUX_Da[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_MUX_Da[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_MUX_ULA[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_MUX_ULA[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_MUX_MEM[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_MUX_MEM[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; t_sel_MUX_MEM[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; clk                  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; address_b[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; address_b[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; address_b[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; address_b[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; address_b[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; address_b[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; address_b[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; address_b[7]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; r                    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+----------------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; b_bs                ;                   ;         ;
; wren_b              ;                   ;         ;
; clk                 ;                   ;         ;
; address_b[0]        ;                   ;         ;
; address_b[1]        ;                   ;         ;
; address_b[2]        ;                   ;         ;
; address_b[3]        ;                   ;         ;
; address_b[4]        ;                   ;         ;
; address_b[5]        ;                   ;         ;
; address_b[6]        ;                   ;         ;
; address_b[7]        ;                   ;         ;
; r                   ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                          ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                         ; PIN_D13            ; 15      ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                         ; PIN_D13            ; 80      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; comb                                        ; LCCOMB_X40_Y23_N22 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; comb~3                                      ; LCCOMB_X40_Y23_N12 ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; control_block:ctr|Selector12~2              ; LCCOMB_X49_Y22_N22 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control_block:ctr|Selector33~2              ; LCCOMB_X46_Y27_N12 ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; control_block:ctr|Selector4~15              ; LCCOMB_X46_Y27_N18 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; control_block:ctr|count_SP~2                ; LCCOMB_X46_Y26_N28 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control_block:ctr|sel_SP[0]~2               ; LCCOMB_X51_Y25_N28 ; 9       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; control_block:ctr|y_present.OPR             ; LCFF_X47_Y27_N17   ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; control_block:ctr|y_present.OPR2            ; LCFF_X48_Y27_N3    ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; control_block:ctr|y_present.search          ; LCFF_X47_Y27_N1    ; 12      ; Clock        ; no     ; --                   ; --               ; --                        ;
; datapath:DPTH|register_bank:ABCD|Decoder0~0 ; LCCOMB_X44_Y25_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:DPTH|register_bank:ABCD|Decoder0~1 ; LCCOMB_X44_Y25_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:DPTH|register_bank:ABCD|Decoder0~2 ; LCCOMB_X43_Y25_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:DPTH|register_bank:ABCD|Decoder0~3 ; LCCOMB_X44_Y25_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; r                                           ; PIN_B13            ; 26      ; Async. clear ; yes    ; Global Clock         ; GCLK10           ; --                        ;
+---------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                           ;
+----------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                             ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clk                              ; PIN_D13            ; 80      ; Global Clock         ; GCLK11           ; --                        ;
; control_block:ctr|Selector4~15   ; LCCOMB_X46_Y27_N18 ; 8       ; Global Clock         ; GCLK5            ; --                        ;
; control_block:ctr|y_present.OPR  ; LCFF_X47_Y27_N17   ; 8       ; Global Clock         ; GCLK6            ; --                        ;
; control_block:ctr|y_present.OPR2 ; LCFF_X48_Y27_N3    ; 8       ; Global Clock         ; GCLK4            ; --                        ;
; r                                ; PIN_B13            ; 26      ; Global Clock         ; GCLK10           ; --                        ;
+----------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                          ;
+----------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------+---------+
; datapath:DPTH|reg:op|DOUT[3]                                                                                   ; 173     ;
; datapath:DPTH|reg:op|DOUT[4]                                                                                   ; 163     ;
; datapath:DPTH|reg:op|DOUT[2]                                                                                   ; 151     ;
; datapath:DPTH|reg:op|DOUT[1]                                                                                   ; 125     ;
; datapath:DPTH|reg:op|DOUT[0]                                                                                   ; 114     ;
; datapath:DPTH|reg:op|DOUT[5]                                                                                   ; 109     ;
; datapath:DPTH|reg:op|DOUT[6]                                                                                   ; 107     ;
; datapath:DPTH|reg:op|DOUT[7]                                                                                   ; 50      ;
; control_block:ctr|process_1~4                                                                                  ; 30      ;
; control_block:ctr|y_present.ADD2                                                                               ; 29      ;
; control_block:ctr|process_1~5                                                                                  ; 26      ;
; datapath:DPTH|mux1:MUX_ULA|result[0]~14                                                                        ; 25      ;
; control_block:ctr|Selector37~2                                                                                 ; 23      ;
; control_block:ctr|Selector41~2                                                                                 ; 22      ;
; control_block:ctr|Selector18~10                                                                                ; 21      ;
; control_block:ctr|Selector17~10                                                                                ; 21      ;
; control_block:ctr|clk_d~2                                                                                      ; 21      ;
; control_block:ctr|Selector42~10                                                                                ; 19      ;
; control_block:ctr|y_present.STK                                                                                ; 19      ;
; datapath:DPTH|B_ULA:LULA|add_contr~0                                                                           ; 18      ;
; control_block:ctr|Selector40~1                                                                                 ; 18      ;
; datapath:DPTH|mux1:MUX_ULA|result[1]~17                                                                        ; 18      ;
; control_block:ctr|y_present.ADD                                                                                ; 18      ;
; control_block:ctr|y_present.STK2                                                                               ; 17      ;
; datapath:DPTH|register_bank:ABCD|BRy[7]~_Duplicate_1                                                           ; 15      ;
; datapath:DPTH|register_bank:ABCD|BRy[6]~_Duplicate_1                                                           ; 15      ;
; datapath:DPTH|register_bank:ABCD|BRy[1]~_Duplicate_1                                                           ; 15      ;
; datapath:DPTH|register_bank:ABCD|BRy[0]~_Duplicate_1                                                           ; 15      ;
; clk                                                                                                            ; 14      ;
; control_block:ctr|Selector38~9                                                                                 ; 14      ;
; control_block:ctr|Equal0~57                                                                                    ; 14      ;
; datapath:DPTH|mux1:MUX_ULA|result[7]~11                                                                        ; 14      ;
; datapath:DPTH|register_bank:ABCD|BRy[5]~_Duplicate_1                                                           ; 14      ;
; datapath:DPTH|register_bank:ABCD|BRy[3]~_Duplicate_1                                                           ; 14      ;
; datapath:DPTH|register_bank:ABCD|BRy[2]~_Duplicate_1                                                           ; 14      ;
; control_block:ctr|Selector35~0                                                                                 ; 13      ;
; control_block:ctr|Selector36~5                                                                                 ; 13      ;
; control_block:ctr|Selector29~0                                                                                 ; 13      ;
; control_block:ctr|Selector30~20                                                                                ; 13      ;
; control_block:ctr|Selector14~20                                                                                ; 13      ;
; control_block:ctr|Selector15~159                                                                               ; 13      ;
; control_block:ctr|Selector12~3                                                                                 ; 13      ;
; control_block:ctr|Selector28~5                                                                                 ; 13      ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~9                                                                         ; 13      ;
; control_block:ctr|Selector31~5                                                                                 ; 13      ;
; control_block:ctr|Selector32~2                                                                                 ; 13      ;
; datapath:DPTH|register_bank:ABCD|BRy[4]~_Duplicate_1                                                           ; 13      ;
; control_block:ctr|Selector23~44                                                                                ; 13      ;
; control_block:ctr|Selector25~111                                                                               ; 13      ;
; control_block:ctr|Equal0~34                                                                                    ; 13      ;
; control_block:ctr|y_present.MOV2                                                                               ; 13      ;
; control_block:ctr|sel_PC~0                                                                                     ; 13      ;
; control_block:ctr|y_present.STK3                                                                               ; 13      ;
; ~GND                                                                                                           ; 12      ;
; control_block:ctr|clk_d~45                                                                                     ; 12      ;
; control_block:ctr|Selector39~1                                                                                 ; 12      ;
; control_block:ctr|Selector25~123                                                                               ; 12      ;
; control_block:ctr|Equal0~33                                                                                    ; 12      ;
; control_block:ctr|Selector25~61                                                                                ; 12      ;
; control_block:ctr|Selector30~2                                                                                 ; 12      ;
; control_block:ctr|Selector25~22                                                                                ; 12      ;
; control_block:ctr|y_present.search                                                                             ; 12      ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~8                                                                         ; 11      ;
; control_block:ctr|y_present.ADD3                                                                               ; 11      ;
; control_block:ctr|Equal0~36                                                                                    ; 11      ;
; control_block:ctr|y_present.MOV                                                                                ; 11      ;
; ffd:fili|qs                                                                                                    ; 11      ;
; control_block:ctr|Selector15~55                                                                                ; 10      ;
; control_block:ctr|WideOr22~0                                                                                   ; 10      ;
; control_block:ctr|Selector23~39                                                                                ; 10      ;
; control_block:ctr|sel_MUX_MEM~4                                                                                ; 10      ;
; ffd:filiC|qs                                                                                                   ; 10      ;
; control_block:ctr|Selector15~68                                                                                ; 9       ;
; control_block:ctr|sel_SP[0]~2                                                                                  ; 9       ;
; control_block:ctr|push_pop~0                                                                                   ; 9       ;
; control_block:ctr|count_SP~2                                                                                   ; 9       ;
; control_block:ctr|Selector12~2                                                                                 ; 9       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~7                                                                         ; 9       ;
; datapath:DPTH|mux1:MUX_ULA|result[2]~1                                                                         ; 9       ;
; control_block:ctr|clk_d~9                                                                                      ; 9       ;
; control_block:ctr|Selector16~4                                                                                 ; 9       ;
; control_block:ctr|y_present.JMP2                                                                               ; 9       ;
; control_block:ctr|Selector25~42                                                                                ; 9       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_a[1]                                 ; 9       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_a[2]                                 ; 9       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_a[3]                                 ; 9       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_a[4]                                 ; 9       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_a[5]                                 ; 9       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_a[6]                                 ; 9       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_a[7]                                 ; 9       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_a[0]                                 ; 9       ;
; datapath:DPTH|register_bank:ABCD|Decoder0~3                                                                    ; 8       ;
; datapath:DPTH|register_bank:ABCD|Decoder0~2                                                                    ; 8       ;
; datapath:DPTH|register_bank:ABCD|Decoder0~1                                                                    ; 8       ;
; datapath:DPTH|register_bank:ABCD|Decoder0~0                                                                    ; 8       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~6                                                                         ; 8       ;
; datapath:DPTH|mux1:MUX_ULA|result[6]~9                                                                         ; 8       ;
; datapath:DPTH|mux1:MUX_ULA|result[5]~7                                                                         ; 8       ;
; datapath:DPTH|mux1:MUX_ULA|result[3]~3                                                                         ; 8       ;
; control_block:ctr|Selector24~8                                                                                 ; 8       ;
; control_block:ctr|Selector18~2                                                                                 ; 8       ;
; control_block:ctr|Equal0~58                                                                                    ; 7       ;
; datapath:DPTH|B_ULA:LULA|ShiftRight0~0                                                                         ; 7       ;
; datapath:DPTH|mux1:MUX_ULA|result[4]~5                                                                         ; 7       ;
; control_block:ctr|Selector30~3                                                                                 ; 7       ;
; control_block:ctr|Selector25~122                                                                               ; 7       ;
; control_block:ctr|Equal0~47                                                                                    ; 7       ;
; control_block:ctr|clk_d~5                                                                                      ; 7       ;
; control_block:ctr|Equal0~41                                                                                    ; 7       ;
; control_block:ctr|sel_PC~1                                                                                     ; 7       ;
; control_block:ctr|y_present.JMP                                                                                ; 7       ;
; control_block:ctr|Selector23~37                                                                                ; 7       ;
; control_block:ctr|clk_d~3                                                                                      ; 7       ;
; control_block:ctr|sel_MUX_MEM~6                                                                                ; 7       ;
; control_block:ctr|sel_MUX_MEM~5                                                                                ; 7       ;
; control_block:ctr|Equal0~32                                                                                    ; 7       ;
; datapath:DPTH|reg:op2|DOUT[1]                                                                                  ; 7       ;
; datapath:DPTH|reg:op2|DOUT[0]                                                                                  ; 7       ;
; BINBCD16:BINBDC|ADD3:add22|ADD3_out[1]~2                                                                       ; 7       ;
; BINBCD16:BINBDC|ADD3:add12|ADD3_out[3]~3                                                                       ; 7       ;
; BINBCD16:BINBDC|ADD3:add22|ADD3_out[0]~1                                                                       ; 7       ;
; BINBCD16:BINBDC|ADD3:add12|ADD3_out[1]~2                                                                       ; 7       ;
; BINBCD16:BINBDC|ADD3:add12|ADD3_out[0]~0                                                                       ; 7       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_b[5]                                 ; 7       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_b[6]                                 ; 7       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_b[7]                                 ; 7       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_b[0]                                 ; 7       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~92                                                                        ; 6       ;
; control_block:ctr|count_SP~4                                                                                   ; 6       ;
; control_block:ctr|Equal0~54                                                                                    ; 6       ;
; control_block:ctr|Selector15~158                                                                               ; 6       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~29                                                                        ; 6       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~27                                                                        ; 6       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~26                                                                        ; 6       ;
; control_block:ctr|Selector24~6                                                                                 ; 6       ;
; control_block:ctr|y_present.EXE                                                                                ; 6       ;
; control_block:ctr|Selector23~120                                                                               ; 6       ;
; control_block:ctr|Selector23~95                                                                                ; 6       ;
; control_block:ctr|Selector23~42                                                                                ; 6       ;
; control_block:ctr|clk_d~4                                                                                      ; 6       ;
; control_block:ctr|Equal0~43                                                                                    ; 6       ;
; control_block:ctr|Selector25~96                                                                                ; 6       ;
; control_block:ctr|Equal0~39                                                                                    ; 6       ;
; control_block:ctr|Selector25~69                                                                                ; 6       ;
; control_block:ctr|Equal0~37                                                                                    ; 6       ;
; control_block:ctr|Selector25~31                                                                                ; 6       ;
; control_block:ctr|Selector25~28                                                                                ; 6       ;
; control_block:ctr|Selector25~21                                                                                ; 6       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_b[3]                                 ; 6       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_b[4]                                 ; 6       ;
; BINBCD16:BINBDC|ADD3:add11|ADD3_out[3]~3                                                                       ; 5       ;
; BINBCD16:BINBDC|ADD3:add10|ADD3_out[3]~3                                                                       ; 5       ;
; BINBCD16:BINBDC|ADD3:add8|ADD3_out[3]~0                                                                        ; 5       ;
; BINBCD16:BINBDC|ADD3:add9|ADD3_out[3]~3                                                                        ; 5       ;
; control_block:ctr|Equal0~55                                                                                    ; 5       ;
; control_block:ctr|Selector34~11                                                                                ; 5       ;
; control_block:ctr|Selector14~19                                                                                ; 5       ;
; control_block:ctr|Selector15~149                                                                               ; 5       ;
; control_block:ctr|Selector15~93                                                                                ; 5       ;
; control_block:ctr|Selector15~91                                                                                ; 5       ;
; control_block:ctr|Selector15~75                                                                                ; 5       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~37                                                                        ; 5       ;
; control_block:ctr|clk_d~10                                                                                     ; 5       ;
; control_block:ctr|Selector43~8                                                                                 ; 5       ;
; control_block:ctr|Selector19~0                                                                                 ; 5       ;
; control_block:ctr|Selector20~1                                                                                 ; 5       ;
; control_block:ctr|Selector21~1                                                                                 ; 5       ;
; control_block:ctr|Selector22~1                                                                                 ; 5       ;
; control_block:ctr|Selector23~123                                                                               ; 5       ;
; control_block:ctr|y_present.MOV3                                                                               ; 5       ;
; control_block:ctr|y_present.decoding                                                                           ; 5       ;
; control_block:ctr|OP_sel~12                                                                                    ; 5       ;
; control_block:ctr|Selector25~73                                                                                ; 5       ;
; control_block:ctr|Selector25~68                                                                                ; 5       ;
; control_block:ctr|Equal0~38                                                                                    ; 5       ;
; control_block:ctr|Equal0~35                                                                                    ; 5       ;
; BINBCD16:BINBDC|ADD3:add22|ADD3_out[2]~0                                                                       ; 5       ;
; BINBCD16:BINBDC|ADD3:add12|ADD3_out[2]~1                                                                       ; 5       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_b[2]                                 ; 5       ;
; control_block:ctr|Equal0~59                                                                                    ; 4       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[7]~15                                                                    ; 4       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[6]~13                                                                    ; 4       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[5]~11                                                                    ; 4       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[4]~9                                                                     ; 4       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[3]~7                                                                     ; 4       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[2]~5                                                                     ; 4       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[1]~3                                                                     ; 4       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[0]~1                                                                     ; 4       ;
; control_block:ctr|process_1~17                                                                                 ; 4       ;
; control_block:ctr|W_wr~7                                                                                       ; 4       ;
; control_block:ctr|W_wr~6                                                                                       ; 4       ;
; control_block:ctr|Selector15~64                                                                                ; 4       ;
; control_block:ctr|Selector15~63                                                                                ; 4       ;
; control_block:ctr|Selector15~52                                                                                ; 4       ;
; control_block:ctr|Selector15~47                                                                                ; 4       ;
; control_block:ctr|Selector15~46                                                                                ; 4       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~20                                                                        ; 4       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~19                                                                        ; 4       ;
; control_block:ctr|OP_sel~30                                                                                    ; 4       ;
; control_block:ctr|clk_d~43                                                                                     ; 4       ;
; control_block:ctr|Selector34~0                                                                                 ; 4       ;
; datapath:DPTH|mux1:MUX_ULA|result[1]~15                                                                        ; 4       ;
; datapath:DPTH|mux1:MUX_ULA|result[2]~0                                                                         ; 4       ;
; control_block:ctr|clk_d~13                                                                                     ; 4       ;
; control_block:ctr|clk_d~12                                                                                     ; 4       ;
; control_block:ctr|Equal0~51                                                                                    ; 4       ;
; control_block:ctr|WideOr6~2                                                                                    ; 4       ;
; control_block:ctr|Selector23~75                                                                                ; 4       ;
; control_block:ctr|Equal0~49                                                                                    ; 4       ;
; control_block:ctr|Selector23~49                                                                                ; 4       ;
; control_block:ctr|Wa~0                                                                                         ; 4       ;
; control_block:ctr|Selector26~6                                                                                 ; 4       ;
; control_block:ctr|Selector25~119                                                                               ; 4       ;
; control_block:ctr|Selector25~80                                                                                ; 4       ;
; control_block:ctr|Selector25~62                                                                                ; 4       ;
; control_block:ctr|Selector25~33                                                                                ; 4       ;
; control_block:ctr|Selector25~32                                                                                ; 4       ;
; control_block:ctr|y_present.OPR2                                                                               ; 4       ;
; control_block:ctr|y_present.OPR                                                                                ; 4       ;
; datapath:DPTH|reg:op1|DOUT[1]                                                                                  ; 4       ;
; datapath:DPTH|reg:op1|DOUT[0]                                                                                  ; 4       ;
; BINBCD16:BINBDC|ADD3:add11|ADD3_out[1]~2                                                                       ; 4       ;
; BINBCD16:BINBDC|ADD3:add11|ADD3_out[2]~1                                                                       ; 4       ;
; BINBCD16:BINBDC|ADD3:add11|ADD3_out[0]~0                                                                       ; 4       ;
; BINBCD16:BINBDC|ADD3:add10|ADD3_out[1]~2                                                                       ; 4       ;
; BINBCD16:BINBDC|ADD3:add10|ADD3_out[2]~1                                                                       ; 4       ;
; BINBCD16:BINBDC|ADD3:add10|ADD3_out[0]~0                                                                       ; 4       ;
; BINBCD16:BINBDC|ADD3:add9|ADD3_out[1]~2                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add9|ADD3_out[2]~1                                                                        ; 4       ;
; BINBCD16:BINBDC|ADD3:add9|ADD3_out[0]~0                                                                        ; 4       ;
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|q_b[1]                                 ; 4       ;
; control_block:ctr|process_1~24                                                                                 ; 3       ;
; control_block:ctr|process_1~23                                                                                 ; 3       ;
; control_block:ctr|Selector15~163                                                                               ; 3       ;
; control_block:ctr|Equal0~61                                                                                    ; 3       ;
; control_block:ctr|Selector23~124                                                                               ; 3       ;
; control_block:ctr|sel_MUX_MEM~34                                                                               ; 3       ;
; control_block:ctr|sel_MUX_MEM~33                                                                               ; 3       ;
; control_block:ctr|Equal0~56                                                                                    ; 3       ;
; control_block:ctr|Selector30~21                                                                                ; 3       ;
; control_block:ctr|process_1~22                                                                                 ; 3       ;
; control_block:ctr|Selector1~0                                                                                  ; 3       ;
; control_block:ctr|Selector30~8                                                                                 ; 3       ;
; control_block:ctr|count_SP~3                                                                                   ; 3       ;
; control_block:ctr|Selector15~143                                                                               ; 3       ;
; control_block:ctr|sel_PC~8                                                                                     ; 3       ;
; control_block:ctr|Selector15~113                                                                               ; 3       ;
; control_block:ctr|Selector15~78                                                                                ; 3       ;
; control_block:ctr|Selector15~65                                                                                ; 3       ;
; control_block:ctr|Selector15~48                                                                                ; 3       ;
; datapath:DPTH|B_ULA:LULA|Equal0~0                                                                              ; 3       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~14                                                                        ; 3       ;
; control_block:ctr|OP_sel~25                                                                                    ; 3       ;
; control_block:ctr|clk_d~44                                                                                     ; 3       ;
; control_block:ctr|Selector41~1                                                                                 ; 3       ;
; control_block:ctr|W_wr~2                                                                                       ; 3       ;
; control_block:ctr|clk_d~42                                                                                     ; 3       ;
; control_block:ctr|clk_d~20                                                                                     ; 3       ;
; control_block:ctr|Equal0~50                                                                                    ; 3       ;
; datapath:DPTH|register_bank:ABCD|BRx[7]                                                                        ; 3       ;
; datapath:DPTH|register_bank:ABCD|BRx[6]                                                                        ; 3       ;
; datapath:DPTH|register_bank:ABCD|BRx[5]                                                                        ; 3       ;
; datapath:DPTH|register_bank:ABCD|BRx[4]                                                                        ; 3       ;
; datapath:DPTH|register_bank:ABCD|BRx[3]                                                                        ; 3       ;
; datapath:DPTH|register_bank:ABCD|BRx[2]                                                                        ; 3       ;
; datapath:DPTH|register_bank:ABCD|BRx[1]                                                                        ; 3       ;
; datapath:DPTH|register_bank:ABCD|BRx[0]                                                                        ; 3       ;
; control_block:ctr|Wa~1                                                                                         ; 3       ;
; datapath:DPTH|PC:ProCnt|reg:PC_reg|DOUT[7]                                                                     ; 3       ;
; datapath:DPTH|PC:ProCnt|reg:PC_reg|DOUT[6]                                                                     ; 3       ;
; datapath:DPTH|PC:ProCnt|reg:PC_reg|DOUT[5]                                                                     ; 3       ;
; datapath:DPTH|PC:ProCnt|reg:PC_reg|DOUT[4]                                                                     ; 3       ;
; datapath:DPTH|PC:ProCnt|reg:PC_reg|DOUT[3]                                                                     ; 3       ;
; datapath:DPTH|PC:ProCnt|reg:PC_reg|DOUT[2]                                                                     ; 3       ;
; control_block:ctr|y_present.OPR_2                                                                              ; 3       ;
; control_block:ctr|y_present.STK4                                                                               ; 3       ;
; control_block:ctr|Selector23~88                                                                                ; 3       ;
; control_block:ctr|Selector23~47                                                                                ; 3       ;
; datapath:DPTH|PC:ProCnt|reg:PC_reg|DOUT[1]                                                                     ; 3       ;
; datapath:DPTH|PC:ProCnt|reg:PC_reg|DOUT[0]                                                                     ; 3       ;
; control_block:ctr|sel_PC~2                                                                                     ; 3       ;
; control_block:ctr|sel_MUX_MEM~20                                                                               ; 3       ;
; control_block:ctr|sel_MUX_MEM~18                                                                               ; 3       ;
; control_block:ctr|Selector18~3                                                                                 ; 3       ;
; control_block:ctr|Selector25~108                                                                               ; 3       ;
; control_block:ctr|Selector23~38                                                                                ; 3       ;
; control_block:ctr|Selector15~40                                                                                ; 3       ;
; control_block:ctr|Selector25~71                                                                                ; 3       ;
; control_block:ctr|Selector25~43                                                                                ; 3       ;
; control_block:ctr|Selector25~30                                                                                ; 3       ;
; control_block:ctr|Selector25~29                                                                                ; 3       ;
; control_block:ctr|Selector25~25                                                                                ; 3       ;
; control_block:ctr|Selector25~19                                                                                ; 3       ;
; datapath:DPTH|reg:op1|DOUT[7]                                                                                  ; 3       ;
; datapath:DPTH|reg:op1|DOUT[6]                                                                                  ; 3       ;
; datapath:DPTH|reg:op1|DOUT[5]                                                                                  ; 3       ;
; datapath:DPTH|reg:op1|DOUT[4]                                                                                  ; 3       ;
; datapath:DPTH|reg:op1|DOUT[3]                                                                                  ; 3       ;
; datapath:DPTH|reg:op1|DOUT[2]                                                                                  ; 3       ;
; datapath:DPTH|SP:Stack|reg:SP_reg|DOUT[7]                                                                      ; 3       ;
; datapath:DPTH|SP:Stack|reg:SP_reg|DOUT[6]                                                                      ; 3       ;
; datapath:DPTH|SP:Stack|reg:SP_reg|DOUT[5]                                                                      ; 3       ;
; datapath:DPTH|SP:Stack|reg:SP_reg|DOUT[4]                                                                      ; 3       ;
; datapath:DPTH|SP:Stack|reg:SP_reg|DOUT[3]                                                                      ; 3       ;
; datapath:DPTH|SP:Stack|reg:SP_reg|DOUT[2]                                                                      ; 3       ;
; datapath:DPTH|SP:Stack|reg:SP_reg|DOUT[1]                                                                      ; 3       ;
; datapath:DPTH|SP:Stack|reg:SP_reg|DOUT[0]                                                                      ; 3       ;
; datapath:DPTH|mux1:MUX_ULA|result[2]~1_wirecell                                                                ; 2       ;
; datapath:DPTH|mux1:MUX_ULA|result[1]~17_wirecell                                                               ; 2       ;
; control_block:ctr|const2[7]                                                                                    ; 2       ;
; control_block:ctr|const2[6]                                                                                    ; 2       ;
; control_block:ctr|const2[5]                                                                                    ; 2       ;
; control_block:ctr|const2[4]                                                                                    ; 2       ;
; control_block:ctr|const2[3]                                                                                    ; 2       ;
; control_block:ctr|const2[2]                                                                                    ; 2       ;
; control_block:ctr|const2[1]                                                                                    ; 2       ;
; control_block:ctr|const2[0]                                                                                    ; 2       ;
; control_block:ctr|Selector23~137                                                                               ; 2       ;
; seg7:disp3|SD~22                                                                                               ; 2       ;
; control_block:ctr|Selector15~25                                                                                ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~93                                                                        ; 2       ;
; control_block:ctr|y_next~4                                                                                     ; 2       ;
; control_block:ctr|Equal0~60                                                                                    ; 2       ;
; control_block:ctr|OP_sel~34                                                                                    ; 2       ;
; control_block:ctr|Selector43~10                                                                                ; 2       ;
; control_block:ctr|Selector15~160                                                                               ; 2       ;
; control_block:ctr|Selector23~131                                                                               ; 2       ;
; control_block:ctr|Selector23~129                                                                               ; 2       ;
; control_block:ctr|Selector23~127                                                                               ; 2       ;
; control_block:ctr|Selector25~133                                                                               ; 2       ;
; datapath:DPTH|register_bank:ABCD|Mux0~1                                                                        ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[3][7]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[0][7]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[2][7]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[1][7]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|Mux1~1                                                                        ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[3][6]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[0][6]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[1][6]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[2][6]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|Mux2~1                                                                        ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[3][5]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[0][5]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[2][5]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[1][5]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|Mux3~1                                                                        ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[3][4]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[0][4]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[1][4]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[2][4]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|Mux4~1                                                                        ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[3][3]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[0][3]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[2][3]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[1][3]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|Mux5~1                                                                        ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[3][2]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[0][2]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[1][2]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[2][2]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|Mux6~1                                                                        ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[3][1]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[0][1]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[2][1]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[1][1]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|Mux7~1                                                                        ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[3][0]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[0][0]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[1][0]                                                                    ; 2       ;
; datapath:DPTH|register_bank:ABCD|data[2][0]                                                                    ; 2       ;
; control_block:ctr|process_1~20                                                                                 ; 2       ;
; control_block:ctr|process_1~15                                                                                 ; 2       ;
; control_block:ctr|Selector2~0                                                                                  ; 2       ;
; control_block:ctr|process_1~9                                                                                  ; 2       ;
; control_block:ctr|sel_PC~9                                                                                     ; 2       ;
; control_block:ctr|W_wr~9                                                                                       ; 2       ;
; control_block:ctr|W_wr~8                                                                                       ; 2       ;
; control_block:ctr|Selector30~19                                                                                ; 2       ;
; control_block:ctr|Selector30~16                                                                                ; 2       ;
; control_block:ctr|Selector30~14                                                                                ; 2       ;
; control_block:ctr|Selector30~13                                                                                ; 2       ;
; control_block:ctr|Selector30~6                                                                                 ; 2       ;
; control_block:ctr|Selector15~147                                                                               ; 2       ;
; control_block:ctr|Selector15~144                                                                               ; 2       ;
; control_block:ctr|Selector15~125                                                                               ; 2       ;
; control_block:ctr|Selector15~123                                                                               ; 2       ;
; control_block:ctr|Selector15~118                                                                               ; 2       ;
; control_block:ctr|Selector15~117                                                                               ; 2       ;
; control_block:ctr|Selector15~114                                                                               ; 2       ;
; control_block:ctr|Selector15~109                                                                               ; 2       ;
; control_block:ctr|Selector15~106                                                                               ; 2       ;
; control_block:ctr|Selector15~104                                                                               ; 2       ;
; control_block:ctr|Selector15~102                                                                               ; 2       ;
; control_block:ctr|Selector15~101                                                                               ; 2       ;
; control_block:ctr|Selector15~94                                                                                ; 2       ;
; control_block:ctr|sel_MUX_ABCD_IN~0                                                                            ; 2       ;
; control_block:ctr|Selector15~92                                                                                ; 2       ;
; control_block:ctr|Selector15~90                                                                                ; 2       ;
; control_block:ctr|Selector15~89                                                                                ; 2       ;
; control_block:ctr|Selector15~88                                                                                ; 2       ;
; control_block:ctr|Selector15~86                                                                                ; 2       ;
; control_block:ctr|Selector15~74                                                                                ; 2       ;
; control_block:ctr|Selector15~73                                                                                ; 2       ;
; control_block:ctr|Selector15~72                                                                                ; 2       ;
; control_block:ctr|Selector15~67                                                                                ; 2       ;
; control_block:ctr|Selector15~57                                                                                ; 2       ;
; control_block:ctr|Selector15~56                                                                                ; 2       ;
; control_block:ctr|Selector15~53                                                                                ; 2       ;
; control_block:ctr|Selector15~50                                                                                ; 2       ;
; control_block:ctr|Selector15~49                                                                                ; 2       ;
; control_block:ctr|Selector12~1                                                                                 ; 2       ;
; datapath:DPTH|B_ULA:LULA|C~8                                                                                   ; 2       ;
; datapath:DPTH|B_ULA:LULA|Z~8                                                                                   ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~90                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[3]~83                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~76                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~75                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~70                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~69                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[1]~66                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftLeft0~9                                                                          ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftRight0~9                                                                         ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftRight0~8                                                                         ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftRight0~7                                                                         ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULA~4                                                                             ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[0]~57                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[0]~53                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftRight0~6                                                                         ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~47                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftLeft0~8                                                                          ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftLeft0~7                                                                          ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftLeft0~6                                                                          ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[6]~38                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULA~2                                                                             ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[6]~34                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftLeft0~3                                                                          ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftRight0~5                                                                         ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~28                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftRight0~4                                                                         ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[4]~25                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~24                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[4]~21                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~16                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~15                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftLeft0~2                                                                          ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~12                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftLeft0~1                                                                          ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftLeft0~0                                                                          ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[4]~10                                                                        ; 2       ;
; datapath:DPTH|B_ULA:LULA|out_ULA~0                                                                             ; 2       ;
; control_block:ctr|OP_sel~15                                                                                    ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftRight0~3                                                                         ; 2       ;
; datapath:DPTH|B_ULA:LULA|ShiftRight0~2                                                                         ; 2       ;
; control_block:ctr|sel_PC~7                                                                                     ; 2       ;
; control_block:ctr|sel_PC~4                                                                                     ; 2       ;
; control_block:ctr|clk_d~31                                                                                     ; 2       ;
; control_block:ctr|clk_d~28                                                                                     ; 2       ;
; control_block:ctr|clk_d~22                                                                                     ; 2       ;
; control_block:ctr|clk_d~19                                                                                     ; 2       ;
; control_block:ctr|clk_d~18                                                                                     ; 2       ;
; control_block:ctr|clk_d~17                                                                                     ; 2       ;
; control_block:ctr|clk_d~16                                                                                     ; 2       ;
; control_block:ctr|clk_d~15                                                                                     ; 2       ;
; control_block:ctr|Selector43~7                                                                                 ; 2       ;
; control_block:ctr|clk_d~8                                                                                      ; 2       ;
; control_block:ctr|Selector33~2                                                                                 ; 2       ;
; datapath:DPTH|mux1:MUX_Da|result[7]~15                                                                         ; 2       ;
; datapath:DPTH|mux1:MUX_Da|result[6]~13                                                                         ; 2       ;
; datapath:DPTH|mux1:MUX_Da|result[5]~11                                                                         ; 2       ;
; datapath:DPTH|mux1:MUX_Da|result[4]~9                                                                          ; 2       ;
; datapath:DPTH|mux1:MUX_Da|result[3]~7                                                                          ; 2       ;
; datapath:DPTH|mux1:MUX_Da|result[2]~5                                                                          ; 2       ;
; datapath:DPTH|mux1:MUX_Da|result[1]~3                                                                          ; 2       ;
; datapath:DPTH|mux1:MUX_Da|result[0]~1                                                                          ; 2       ;
; datapath:DPTH|mux2:MUX_MEM|result[7]~31                                                                        ; 2       ;
; datapath:DPTH|mux2:MUX_MEM|result[6]~27                                                                        ; 2       ;
; datapath:DPTH|mux2:MUX_MEM|result[5]~23                                                                        ; 2       ;
; datapath:DPTH|mux2:MUX_MEM|result[4]~19                                                                        ; 2       ;
; datapath:DPTH|mux2:MUX_MEM|result[3]~15                                                                        ; 2       ;
; datapath:DPTH|mux2:MUX_MEM|result[2]~11                                                                        ; 2       ;
; control_block:ctr|Selector24~2                                                                                 ; 2       ;
; control_block:ctr|Selector24~1                                                                                 ; 2       ;
; control_block:ctr|WideOr6~1                                                                                    ; 2       ;
; control_block:ctr|y_present.start                                                                              ; 2       ;
; control_block:ctr|y_present.OPR_1                                                                              ; 2       ;
; control_block:ctr|y_present.HLT                                                                                ; 2       ;
; control_block:ctr|y_present.search2                                                                            ; 2       ;
; control_block:ctr|y_present.JMP3                                                                               ; 2       ;
; control_block:ctr|Selector23~101                                                                               ; 2       ;
; control_block:ctr|Selector15~43                                                                                ; 2       ;
; control_block:ctr|Selector23~93                                                                                ; 2       ;
; control_block:ctr|Selector23~92                                                                                ; 2       ;
; control_block:ctr|sel_MUX_MEM~31                                                                               ; 2       ;
; control_block:ctr|sel_MUX_MEM~30                                                                               ; 2       ;
; control_block:ctr|Selector23~55                                                                                ; 2       ;
; control_block:ctr|Selector23~53                                                                                ; 2       ;
; control_block:ctr|Selector23~52                                                                                ; 2       ;
; control_block:ctr|Selector23~48                                                                                ; 2       ;
; control_block:ctr|Selector23~45                                                                                ; 2       ;
; control_block:ctr|Selector23~41                                                                                ; 2       ;
; datapath:DPTH|mux2:MUX_MEM|result[1]~7                                                                         ; 2       ;
; control_block:ctr|Selector25~121                                                                               ; 2       ;
; control_block:ctr|const~1                                                                                      ; 2       ;
; datapath:DPTH|mux2:MUX_MEM|result[0]~3                                                                         ; 2       ;
; control_block:ctr|Selector31~2                                                                                 ; 2       ;
; control_block:ctr|sel_MUX_MEM~29                                                                               ; 2       ;
; control_block:ctr|Selector25~120                                                                               ; 2       ;
; control_block:ctr|Equal0~48                                                                                    ; 2       ;
; control_block:ctr|sel_MUX_MEM~28                                                                               ; 2       ;
; control_block:ctr|sel_MUX_MEM~25                                                                               ; 2       ;
; control_block:ctr|sel_PC~3                                                                                     ; 2       ;
; control_block:ctr|sel_MUX_MEM~21                                                                               ; 2       ;
; control_block:ctr|Equal0~46                                                                                    ; 2       ;
; control_block:ctr|sel_MUX_MEM~11                                                                               ; 2       ;
; control_block:ctr|sel_MUX_MEM~8                                                                                ; 2       ;
; control_block:ctr|Equal0~45                                                                                    ; 2       ;
; control_block:ctr|Equal0~44                                                                                    ; 2       ;
; control_block:ctr|Selector23~40                                                                                ; 2       ;
; control_block:ctr|Selector15~41                                                                                ; 2       ;
; control_block:ctr|Selector25~109                                                                               ; 2       ;
; control_block:ctr|Selector25~107                                                                               ; 2       ;
; control_block:ctr|Selector25~105                                                                               ; 2       ;
; control_block:ctr|Selector25~104                                                                               ; 2       ;
; control_block:ctr|Selector25~103                                                                               ; 2       ;
; control_block:ctr|Equal0~40                                                                                    ; 2       ;
; control_block:ctr|Selector25~95                                                                                ; 2       ;
; control_block:ctr|Selector25~91                                                                                ; 2       ;
; control_block:ctr|Selector26~0                                                                                 ; 2       ;
; control_block:ctr|Selector25~65                                                                                ; 2       ;
; control_block:ctr|Selector25~64                                                                                ; 2       ;
; control_block:ctr|Selector25~60                                                                                ; 2       ;
; control_block:ctr|Selector25~58                                                                                ; 2       ;
; control_block:ctr|Selector25~56                                                                                ; 2       ;
; control_block:ctr|Selector25~55                                                                                ; 2       ;
; control_block:ctr|Selector25~54                                                                                ; 2       ;
; control_block:ctr|Selector25~50                                                                                ; 2       ;
; control_block:ctr|Selector25~47                                                                                ; 2       ;
; control_block:ctr|Selector25~46                                                                                ; 2       ;
; control_block:ctr|Selector25~41                                                                                ; 2       ;
; control_block:ctr|Selector25~40                                                                                ; 2       ;
; control_block:ctr|Selector25~35                                                                                ; 2       ;
; control_block:ctr|Selector25~27                                                                                ; 2       ;
; control_block:ctr|Selector25~23                                                                                ; 2       ;
; control_block:ctr|Selector25~20                                                                                ; 2       ;
; control_block:ctr|const~0                                                                                      ; 2       ;
; datapath:DPTH|reg:op2|DOUT[7]                                                                                  ; 2       ;
; datapath:DPTH|reg:op2|DOUT[6]                                                                                  ; 2       ;
; datapath:DPTH|reg:op2|DOUT[5]                                                                                  ; 2       ;
; datapath:DPTH|reg:op2|DOUT[4]                                                                                  ; 2       ;
; datapath:DPTH|reg:op2|DOUT[3]                                                                                  ; 2       ;
; datapath:DPTH|reg:op2|DOUT[2]                                                                                  ; 2       ;
; seg7:disp3|SD~21                                                                                               ; 2       ;
; datapath:DPTH|B_ULA:LULA|add:inc|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated|result_int[9]~18 ; 2       ;
; address_b[7]                                                                                                   ; 1       ;
; address_b[6]                                                                                                   ; 1       ;
; address_b[5]                                                                                                   ; 1       ;
; address_b[4]                                                                                                   ; 1       ;
; address_b[3]                                                                                                   ; 1       ;
; address_b[2]                                                                                                   ; 1       ;
; address_b[1]                                                                                                   ; 1       ;
; address_b[0]                                                                                                   ; 1       ;
; comb                                                                                                           ; 1       ;
; control_block:ctr|y_present.search~0                                                                           ; 1       ;
; control_block:ctr|Selector23~136                                                                               ; 1       ;
; control_block:ctr|sel_MUX_ULA~2                                                                                ; 1       ;
; control_block:ctr|sel_MUX_ULA~1                                                                                ; 1       ;
; control_block:ctr|Selector15~167                                                                               ; 1       ;
; control_block:ctr|Selector15~166                                                                               ; 1       ;
; seg7:disp3|SD~12                                                                                               ; 1       ;
; seg7:disp3|SD~23                                                                                               ; 1       ;
; seg7:disp3|SD~3                                                                                                ; 1       ;
; control_block:ctr|Selector4~3                                                                                  ; 1       ;
; control_block:ctr|Selector4~16                                                                                 ; 1       ;
; control_block:ctr|Selector14~21                                                                                ; 1       ;
; control_block:ctr|Selector15~165                                                                               ; 1       ;
; control_block:ctr|Selector42~11                                                                                ; 1       ;
; control_block:ctr|Selector42~6                                                                                 ; 1       ;
; control_block:ctr|Selector42~5                                                                                 ; 1       ;
; control_block:ctr|Selector23~135                                                                               ; 1       ;
; control_block:ctr|Selector23~36                                                                                ; 1       ;
; control_block:ctr|Selector15~164                                                                               ; 1       ;
; control_block:ctr|OP_sel~37                                                                                    ; 1       ;
; control_block:ctr|Selector23~134                                                                               ; 1       ;
; control_block:ctr|Selector36~6                                                                                 ; 1       ;
; control_block:ctr|W_wr~11                                                                                      ; 1       ;
; control_block:ctr|OP_sel~36                                                                                    ; 1       ;
; control_block:ctr|Selector15~162                                                                               ; 1       ;
; control_block:ctr|Selector15~161                                                                               ; 1       ;
; control_block:ctr|OP_sel~35                                                                                    ; 1       ;
; control_block:ctr|OP_sel~33                                                                                    ; 1       ;
; control_block:ctr|Selector38~8                                                                                 ; 1       ;
; control_block:ctr|Selector31~6                                                                                 ; 1       ;
; control_block:ctr|Selector23~133                                                                               ; 1       ;
; control_block:ctr|Selector23~132                                                                               ; 1       ;
; control_block:ctr|Selector23~130                                                                               ; 1       ;
; control_block:ctr|Selector23~128                                                                               ; 1       ;
; control_block:ctr|Selector23~126                                                                               ; 1       ;
; control_block:ctr|Selector23~125                                                                               ; 1       ;
; control_block:ctr|Selector18~11                                                                                ; 1       ;
; control_block:ctr|Selector17~11                                                                                ; 1       ;
; control_block:ctr|Selector25~132                                                                               ; 1       ;
; control_block:ctr|Selector25~131                                                                               ; 1       ;
; control_block:ctr|Selector25~130                                                                               ; 1       ;
; control_block:ctr|Selector25~129                                                                               ; 1       ;
; control_block:ctr|Selector25~128                                                                               ; 1       ;
; control_block:ctr|Selector25~127                                                                               ; 1       ;
; control_block:ctr|Selector25~126                                                                               ; 1       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[7]~14                                                                    ; 1       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[6]~12                                                                    ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[6]~91                                                                        ; 1       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[5]~10                                                                    ; 1       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[4]~8                                                                     ; 1       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[3]~6                                                                     ; 1       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[2]~4                                                                     ; 1       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[1]~2                                                                     ; 1       ;
; datapath:DPTH|mux1:MUX_ABCD_IN|result[0]~0                                                                     ; 1       ;
; comb~3                                                                                                         ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux8~1                                                                        ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux8~0                                                                        ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux9~1                                                                        ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux9~0                                                                        ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux10~1                                                                       ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux10~0                                                                       ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux11~1                                                                       ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux11~0                                                                       ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux12~1                                                                       ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux12~0                                                                       ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux13~1                                                                       ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux13~0                                                                       ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux14~1                                                                       ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux14~0                                                                       ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux15~1                                                                       ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux15~0                                                                       ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[7]~15                                                               ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[7]~14                                                               ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux0~0                                                                        ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[6]~13                                                               ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[6]~12                                                               ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux1~0                                                                        ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[5]~11                                                               ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[5]~10                                                               ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux2~0                                                                        ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[4]~9                                                                ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[4]~8                                                                ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux3~0                                                                        ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[3]~7                                                                ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[3]~6                                                                ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux4~0                                                                        ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[2]~5                                                                ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[2]~4                                                                ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux5~0                                                                        ; 1       ;
; control_block:ctr|Selector2~3                                                                                  ; 1       ;
; control_block:ctr|Selector2~2                                                                                  ; 1       ;
; control_block:ctr|Selector2~1                                                                                  ; 1       ;
; control_block:ctr|y_next.RET~1                                                                                 ; 1       ;
; control_block:ctr|y_next.RET~0                                                                                 ; 1       ;
; control_block:ctr|WideOr1                                                                                      ; 1       ;
; control_block:ctr|y_present.HLT~0                                                                              ; 1       ;
; control_block:ctr|Selector0~0                                                                                  ; 1       ;
; control_block:ctr|Selector3~0                                                                                  ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[1]~3                                                                ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[1]~2                                                                ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux6~0                                                                        ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[0]~1                                                                ; 1       ;
; datapath:DPTH|PC:ProCnt|mux1:PC_mux|result[0]~0                                                                ; 1       ;
; datapath:DPTH|register_bank:ABCD|Mux7~0                                                                        ; 1       ;
; control_block:ctr|y_next.JMP~0                                                                                 ; 1       ;
; control_block:ctr|y_next.MOV~0                                                                                 ; 1       ;
; control_block:ctr|y_next.ADD~1                                                                                 ; 1       ;
; control_block:ctr|y_next.ADD~0                                                                                 ; 1       ;
; control_block:ctr|process_1~21                                                                                 ; 1       ;
; control_block:ctr|process_1~19                                                                                 ; 1       ;
; control_block:ctr|process_1~18                                                                                 ; 1       ;
; control_block:ctr|y_next.STK~0                                                                                 ; 1       ;
; control_block:ctr|process_1~16                                                                                 ; 1       ;
; control_block:ctr|Selector1~1                                                                                  ; 1       ;
; control_block:ctr|process_1~14                                                                                 ; 1       ;
; control_block:ctr|process_1~13                                                                                 ; 1       ;
; control_block:ctr|process_1~12                                                                                 ; 1       ;
; control_block:ctr|process_1~11                                                                                 ; 1       ;
; control_block:ctr|process_1~10                                                                                 ; 1       ;
; control_block:ctr|y_next~3                                                                                     ; 1       ;
; control_block:ctr|y_next.OPR~0                                                                                 ; 1       ;
; control_block:ctr|process_1~8                                                                                  ; 1       ;
; control_block:ctr|process_1~7                                                                                  ; 1       ;
; control_block:ctr|process_1~6                                                                                  ; 1       ;
; control_block:ctr|y_next~2                                                                                     ; 1       ;
; control_block:ctr|sel_MUX_ABCD_IN~8                                                                            ; 1       ;
; control_block:ctr|Selector36~4                                                                                 ; 1       ;
; control_block:ctr|sel_MUX_ABCD_IN~7                                                                            ; 1       ;
; control_block:ctr|sel_MUX_ABCD_IN~6                                                                            ; 1       ;
; control_block:ctr|W_wr~10                                                                                      ; 1       ;
; control_block:ctr|Selector36~3                                                                                 ; 1       ;
; control_block:ctr|sel_MUX_ABCD_IN~5                                                                            ; 1       ;
; control_block:ctr|sel_MUX_ABCD_IN~4                                                                            ; 1       ;
; control_block:ctr|sel_MUX_ABCD_IN~3                                                                            ; 1       ;
; control_block:ctr|sel_MUX_ABCD_IN~2                                                                            ; 1       ;
; control_block:ctr|sel_MUX_ABCD_IN~1                                                                            ; 1       ;
; control_block:ctr|Selector36~2                                                                                 ; 1       ;
; control_block:ctr|Selector34~10                                                                                ; 1       ;
; control_block:ctr|Selector34~9                                                                                 ; 1       ;
; control_block:ctr|Selector34~8                                                                                 ; 1       ;
; control_block:ctr|Selector34~7                                                                                 ; 1       ;
; control_block:ctr|Selector34~6                                                                                 ; 1       ;
; control_block:ctr|Selector34~5                                                                                 ; 1       ;
; control_block:ctr|W_wr~5                                                                                       ; 1       ;
; control_block:ctr|W_wr~4                                                                                       ; 1       ;
; control_block:ctr|W_wr~3                                                                                       ; 1       ;
; control_block:ctr|Selector34~4                                                                                 ; 1       ;
; control_block:ctr|Selector34~3                                                                                 ; 1       ;
; control_block:ctr|Selector34~2                                                                                 ; 1       ;
; control_block:ctr|Selector34~1                                                                                 ; 1       ;
; control_block:ctr|Selector30~18                                                                                ; 1       ;
; control_block:ctr|Selector30~17                                                                                ; 1       ;
; control_block:ctr|Selector30~15                                                                                ; 1       ;
; control_block:ctr|Selector30~12                                                                                ; 1       ;
; control_block:ctr|Selector30~11                                                                                ; 1       ;
; control_block:ctr|Selector30~10                                                                                ; 1       ;
; control_block:ctr|Selector30~9                                                                                 ; 1       ;
; control_block:ctr|Selector30~7                                                                                 ; 1       ;
; control_block:ctr|Selector30~5                                                                                 ; 1       ;
; control_block:ctr|Selector30~4                                                                                 ; 1       ;
; control_block:ctr|Selector14~18                                                                                ; 1       ;
; control_block:ctr|Selector15~157                                                                               ; 1       ;
; control_block:ctr|Selector15~156                                                                               ; 1       ;
; control_block:ctr|Selector15~155                                                                               ; 1       ;
; control_block:ctr|Selector15~154                                                                               ; 1       ;
; control_block:ctr|Selector15~153                                                                               ; 1       ;
; control_block:ctr|Selector15~152                                                                               ; 1       ;
; control_block:ctr|Selector15~151                                                                               ; 1       ;
; control_block:ctr|Selector15~150                                                                               ; 1       ;
; control_block:ctr|Selector15~148                                                                               ; 1       ;
; control_block:ctr|Selector15~146                                                                               ; 1       ;
; control_block:ctr|Selector15~145                                                                               ; 1       ;
; control_block:ctr|Selector15~142                                                                               ; 1       ;
; control_block:ctr|Selector15~141                                                                               ; 1       ;
; control_block:ctr|Selector15~140                                                                               ; 1       ;
; control_block:ctr|Selector15~139                                                                               ; 1       ;
; control_block:ctr|Selector15~138                                                                               ; 1       ;
; control_block:ctr|Selector15~137                                                                               ; 1       ;
; control_block:ctr|Selector15~136                                                                               ; 1       ;
; control_block:ctr|Selector15~135                                                                               ; 1       ;
; control_block:ctr|Selector15~134                                                                               ; 1       ;
; control_block:ctr|Selector15~133                                                                               ; 1       ;
; control_block:ctr|Selector15~132                                                                               ; 1       ;
; control_block:ctr|Selector15~131                                                                               ; 1       ;
; control_block:ctr|Selector15~130                                                                               ; 1       ;
; control_block:ctr|Selector15~129                                                                               ; 1       ;
; control_block:ctr|Selector15~128                                                                               ; 1       ;
; control_block:ctr|Selector15~127                                                                               ; 1       ;
; control_block:ctr|Selector15~126                                                                               ; 1       ;
; control_block:ctr|Selector15~124                                                                               ; 1       ;
; control_block:ctr|Selector15~122                                                                               ; 1       ;
; control_block:ctr|Selector15~121                                                                               ; 1       ;
; control_block:ctr|Selector15~120                                                                               ; 1       ;
; control_block:ctr|Selector15~119                                                                               ; 1       ;
; control_block:ctr|Selector15~116                                                                               ; 1       ;
; control_block:ctr|Selector15~115                                                                               ; 1       ;
; control_block:ctr|Selector15~112                                                                               ; 1       ;
; control_block:ctr|Selector15~111                                                                               ; 1       ;
; control_block:ctr|Selector15~110                                                                               ; 1       ;
; control_block:ctr|Selector15~108                                                                               ; 1       ;
; control_block:ctr|Selector15~107                                                                               ; 1       ;
; control_block:ctr|Selector15~105                                                                               ; 1       ;
; control_block:ctr|Selector15~103                                                                               ; 1       ;
; control_block:ctr|Selector15~100                                                                               ; 1       ;
; control_block:ctr|Selector15~99                                                                                ; 1       ;
; control_block:ctr|Selector15~98                                                                                ; 1       ;
; control_block:ctr|Selector15~97                                                                                ; 1       ;
; control_block:ctr|Selector15~96                                                                                ; 1       ;
; control_block:ctr|Selector15~95                                                                                ; 1       ;
; control_block:ctr|Selector15~87                                                                                ; 1       ;
; control_block:ctr|Selector15~85                                                                                ; 1       ;
; control_block:ctr|Selector15~84                                                                                ; 1       ;
; control_block:ctr|Selector15~83                                                                                ; 1       ;
; control_block:ctr|Selector15~82                                                                                ; 1       ;
; control_block:ctr|Selector15~81                                                                                ; 1       ;
; control_block:ctr|Selector15~80                                                                                ; 1       ;
; control_block:ctr|Selector15~79                                                                                ; 1       ;
; control_block:ctr|Selector15~77                                                                                ; 1       ;
; control_block:ctr|Selector15~76                                                                                ; 1       ;
; control_block:ctr|Selector15~71                                                                                ; 1       ;
; control_block:ctr|Selector15~70                                                                                ; 1       ;
; control_block:ctr|Selector15~69                                                                                ; 1       ;
; control_block:ctr|Selector15~66                                                                                ; 1       ;
; control_block:ctr|Equal0~53                                                                                    ; 1       ;
; control_block:ctr|Selector15~62                                                                                ; 1       ;
; control_block:ctr|Selector15~61                                                                                ; 1       ;
; control_block:ctr|Selector15~60                                                                                ; 1       ;
; control_block:ctr|Selector15~59                                                                                ; 1       ;
; control_block:ctr|Selector15~58                                                                                ; 1       ;
; control_block:ctr|Selector15~54                                                                                ; 1       ;
; control_block:ctr|Selector15~51                                                                                ; 1       ;
; control_block:ctr|Selector15~45                                                                                ; 1       ;
; control_block:ctr|Selector15~44                                                                                ; 1       ;
; control_block:ctr|Equal17~1                                                                                    ; 1       ;
; control_block:ctr|Equal17~0                                                                                    ; 1       ;
; control_block:ctr|sel_SP[0]~1                                                                                  ; 1       ;
; control_block:ctr|sel_SP~0                                                                                     ; 1       ;
; control_block:ctr|Selector28~4                                                                                 ; 1       ;
; control_block:ctr|Selector28~3                                                                                 ; 1       ;
; control_block:ctr|Selector28~2                                                                                 ; 1       ;
; control_block:ctr|Selector28~1                                                                                 ; 1       ;
; control_block:ctr|Selector28~0                                                                                 ; 1       ;
; control_block:ctr|Selector12~0                                                                                 ; 1       ;
; datapath:DPTH|B_ULA:LULA|C~7                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|C~6                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|C~5                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|C~4                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|C~3                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|C~2                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|C~1                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|C~0                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|Z~7                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~89                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~88                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~87                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~86                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~85                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~84                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULA~7                                                                             ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[3]~82                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[3]~81                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[3]~80                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[3]~79                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|ShiftRight0~10                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[3]~78                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[3]~77                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULA~6                                                                             ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~74                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~73                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~72                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~71                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~68                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[2]~67                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULA~5                                                                             ; 1       ;
; datapath:DPTH|B_ULA:LULA|Z~6                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|Z~5                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|Z~4                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|Z~3                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|Z~2                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|Z~1                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[1]~65                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[1]~64                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[1]~63                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[1]~62                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[1]~61                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[1]~60                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[1]~59                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[1]~58                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULA~3                                                                             ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[0]~56                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[0]~55                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[0]~54                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[0]~52                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[0]~51                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[0]~50                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[0]~49                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[0]~48                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|Z~0                                                                                   ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~46                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~45                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~44                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~43                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~42                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|ShiftLeft0~5                                                                          ; 1       ;
; datapath:DPTH|B_ULA:LULA|ShiftLeft0~4                                                                          ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~41                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~40                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[7]~39                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|add:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated|_~7            ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[6]~36                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[6]~35                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULA~1                                                                             ; 1       ;
; datapath:DPTH|B_ULA:LULA|add:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated|_~6            ; 1       ;
; datapath:DPTH|B_ULA:LULA|add:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated|_~5            ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[6]~33                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[6]~32                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[6]~31                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[6]~30                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[4]~23                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[4]~22                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[4]~18                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[4]~17                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[5]~13                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|out_ULAM[4]~11                                                                        ; 1       ;
; datapath:DPTH|B_ULA:LULA|add:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated|_~4            ; 1       ;
; datapath:DPTH|B_ULA:LULA|add:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated|_~3            ; 1       ;
; datapath:DPTH|B_ULA:LULA|add:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated|_~2            ; 1       ;
; datapath:DPTH|B_ULA:LULA|add:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated|_~1            ; 1       ;
; datapath:DPTH|B_ULA:LULA|add:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_61h:auto_generated|_~0            ; 1       ;
; control_block:ctr|OP_sel~32                                                                                    ; 1       ;
; control_block:ctr|OP_sel~31                                                                                    ; 1       ;
; control_block:ctr|OP_sel~29                                                                                    ; 1       ;
; control_block:ctr|OP_sel~28                                                                                    ; 1       ;
; control_block:ctr|OP_sel~27                                                                                    ; 1       ;
; control_block:ctr|Selector39~0                                                                                 ; 1       ;
; control_block:ctr|OP_sel~26                                                                                    ; 1       ;
; control_block:ctr|OP_sel~24                                                                                    ; 1       ;
; control_block:ctr|OP_sel~23                                                                                    ; 1       ;
; control_block:ctr|OP_sel~22                                                                                    ; 1       ;
; control_block:ctr|OP_sel~21                                                                                    ; 1       ;
; control_block:ctr|OP_sel~20                                                                                    ; 1       ;
; control_block:ctr|OP_sel~19                                                                                    ; 1       ;
; control_block:ctr|Selector41~0                                                                                 ; 1       ;
; control_block:ctr|Selector42~9                                                                                 ; 1       ;
; control_block:ctr|OP_sel~18                                                                                    ; 1       ;
; control_block:ctr|OP_sel~17                                                                                    ; 1       ;
; control_block:ctr|OP_sel~16                                                                                    ; 1       ;
; control_block:ctr|OP_sel~14                                                                                    ; 1       ;
; control_block:ctr|OP_sel~13                                                                                    ; 1       ;
; control_block:ctr|Selector40~0                                                                                 ; 1       ;
; datapath:DPTH|B_ULA:LULA|ShiftRight0~1                                                                         ; 1       ;
; datapath:DPTH|mux1:MUX_ULA|result[1]~16                                                                        ; 1       ;
; datapath:DPTH|mux1:MUX_ULA|result[0]~13                                                                        ; 1       ;
; datapath:DPTH|mux1:MUX_ULA|result[0]~12                                                                        ; 1       ;
; datapath:DPTH|mux1:MUX_ULA|result[7]~10                                                                        ; 1       ;
; datapath:DPTH|mux1:MUX_ULA|result[6]~8                                                                         ; 1       ;
; datapath:DPTH|mux1:MUX_ULA|result[5]~6                                                                         ; 1       ;
; datapath:DPTH|mux1:MUX_ULA|result[4]~4                                                                         ; 1       ;
; datapath:DPTH|mux1:MUX_ULA|result[3]~2                                                                         ; 1       ;
; control_block:ctr|Selector37~1                                                                                 ; 1       ;
; control_block:ctr|Selector37~0                                                                                 ; 1       ;
; control_block:ctr|sel_MUX_ULA~0                                                                                ; 1       ;
; control_block:ctr|Selector25~125                                                                               ; 1       ;
; control_block:ctr|Selector38~7                                                                                 ; 1       ;
; control_block:ctr|Selector38~6                                                                                 ; 1       ;
; control_block:ctr|sel_PC~6                                                                                     ; 1       ;
; control_block:ctr|sel_PC~5                                                                                     ; 1       ;
; control_block:ctr|sel_MUX_MEM~32                                                                               ; 1       ;
; control_block:ctr|Selector38~5                                                                                 ; 1       ;
; control_block:ctr|Selector38~4                                                                                 ; 1       ;
; control_block:ctr|Selector43~9                                                                                 ; 1       ;
; control_block:ctr|clk_d~41                                                                                     ; 1       ;
; control_block:ctr|clk_d~40                                                                                     ; 1       ;
; control_block:ctr|clk_d~39                                                                                     ; 1       ;
; control_block:ctr|clk_d~38                                                                                     ; 1       ;
; control_block:ctr|clk_d~37                                                                                     ; 1       ;
; control_block:ctr|clk_d~36                                                                                     ; 1       ;
; control_block:ctr|clk_d~35                                                                                     ; 1       ;
; control_block:ctr|clk_d~34                                                                                     ; 1       ;
; control_block:ctr|clk_d~33                                                                                     ; 1       ;
; control_block:ctr|clk_d~32                                                                                     ; 1       ;
; control_block:ctr|clk_d~30                                                                                     ; 1       ;
; control_block:ctr|clk_d~29                                                                                     ; 1       ;
; control_block:ctr|clk_d~27                                                                                     ; 1       ;
; control_block:ctr|clk_d~26                                                                                     ; 1       ;
; control_block:ctr|clk_d~25                                                                                     ; 1       ;
; control_block:ctr|clk_d~24                                                                                     ; 1       ;
; control_block:ctr|clk_d~23                                                                                     ; 1       ;
; control_block:ctr|clk_d~21                                                                                     ; 1       ;
; control_block:ctr|clk_d~14                                                                                     ; 1       ;
; control_block:ctr|clk_d~11                                                                                     ; 1       ;
; control_block:ctr|Equal0~52                                                                                    ; 1       ;
; control_block:ctr|Selector43~6                                                                                 ; 1       ;
; control_block:ctr|Selector43~5                                                                                 ; 1       ;
; control_block:ctr|Selector43~4                                                                                 ; 1       ;
; control_block:ctr|clk_d~7                                                                                      ; 1       ;
; control_block:ctr|clk_d~6                                                                                      ; 1       ;
; control_block:ctr|Selector33~1                                                                                 ; 1       ;
; control_block:ctr|Selector33~0                                                                                 ; 1       ;
; datapath:DPTH|mux1:MUX_Da|result[7]~14                                                                         ; 1       ;
; datapath:DPTH|mux1:MUX_Da|result[6]~12                                                                         ; 1       ;
; datapath:DPTH|mux1:MUX_Da|result[5]~10                                                                         ; 1       ;
; datapath:DPTH|mux1:MUX_Da|result[4]~8                                                                          ; 1       ;
; datapath:DPTH|mux1:MUX_Da|result[3]~6                                                                          ; 1       ;
; datapath:DPTH|mux1:MUX_Da|result[2]~4                                                                          ; 1       ;
; datapath:DPTH|mux1:MUX_Da|result[1]~2                                                                          ; 1       ;
; datapath:DPTH|mux1:MUX_Da|result[0]~0                                                                          ; 1       ;
; control_block:ctr|Selector31~4                                                                                 ; 1       ;
; control_block:ctr|Selector31~3                                                                                 ; 1       ;
; control_block:ctr|Selector32~1                                                                                 ; 1       ;
; control_block:ctr|Selector32~0                                                                                 ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[7]~30                                                                        ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[7]~29                                                                        ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[7]~28                                                                        ; 1       ;
; control_block:ctr|Selector24~9                                                                                 ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[6]~26                                                                        ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[6]~25                                                                        ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[6]~24                                                                        ; 1       ;
; control_block:ctr|Selector20~0                                                                                 ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[5]~22                                                                        ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[5]~21                                                                        ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[5]~20                                                                        ; 1       ;
; control_block:ctr|Selector21~0                                                                                 ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[4]~18                                                                        ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[4]~17                                                                        ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[4]~16                                                                        ; 1       ;
; control_block:ctr|Selector22~0                                                                                 ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[3]~14                                                                        ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[3]~13                                                                        ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[3]~12                                                                        ; 1       ;
; control_block:ctr|Selector23~122                                                                               ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[2]~10                                                                        ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[2]~9                                                                         ; 1       ;
; datapath:DPTH|mux2:MUX_MEM|result[2]~8                                                                         ; 1       ;
; control_block:ctr|Selector24~7                                                                                 ; 1       ;
; control_block:ctr|Selector23~121                                                                               ; 1       ;
; control_block:ctr|Selector24~5                                                                                 ; 1       ;
; control_block:ctr|Selector24~4                                                                                 ; 1       ;
+----------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+-------------+----------------------+-----------------+-----------------+
; Name                                                                               ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF     ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+-------------+----------------------+-----------------+-----------------+
; ram:ram1|altsyncram:altsyncram_component|altsyncram_7l82:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; ram.mif ; M4K_X52_Y23 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                               ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component|mult_a8n:auto_generated|result[0]    ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    datapath:DPTH|B_ULA:LULA|mul:mult|lpm_mult:lpm_mult_component|mult_a8n:auto_generated|mac_mult1 ;                           ; DSPMULT_X39_Y23_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,127 / 94,460 ( 2 % ) ;
; C16 interconnects           ; 37 / 3,315 ( 1 % )     ;
; C4 interconnects            ; 1,416 / 60,840 ( 2 % ) ;
; Direct links                ; 214 / 94,460 ( < 1 % ) ;
; Global clocks               ; 5 / 16 ( 31 % )        ;
; Local interconnects         ; 682 / 33,216 ( 2 % )   ;
; R24 interconnects           ; 51 / 3,091 ( 2 % )     ;
; R4 interconnects            ; 1,659 / 81,294 ( 2 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.29) ; Number of LABs  (Total = 78) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 5                            ;
; 12                                          ; 3                            ;
; 13                                          ; 3                            ;
; 14                                          ; 5                            ;
; 15                                          ; 2                            ;
; 16                                          ; 54                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.81) ; Number of LABs  (Total = 78) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 8                            ;
; 1 Clock                            ; 29                           ;
; 1 Clock enable                     ; 11                           ;
; 2 Clock enables                    ; 7                            ;
; 2 Clocks                           ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.53) ; Number of LABs  (Total = 78) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 3                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 3                            ;
; 16                                           ; 30                           ;
; 17                                           ; 6                            ;
; 18                                           ; 6                            ;
; 19                                           ; 5                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.76) ; Number of LABs  (Total = 78) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 4                            ;
; 5                                               ; 3                            ;
; 6                                               ; 10                           ;
; 7                                               ; 8                            ;
; 8                                               ; 7                            ;
; 9                                               ; 12                           ;
; 10                                              ; 5                            ;
; 11                                              ; 7                            ;
; 12                                              ; 2                            ;
; 13                                              ; 4                            ;
; 14                                              ; 6                            ;
; 15                                              ; 2                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.88) ; Number of LABs  (Total = 78) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 4                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 3                            ;
; 18                                           ; 4                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 4                            ;
; 25                                           ; 2                            ;
; 26                                           ; 5                            ;
; 27                                           ; 7                            ;
; 28                                           ; 6                            ;
; 29                                           ; 4                            ;
; 30                                           ; 5                            ;
; 31                                           ; 8                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                     ;
+------------------------------------+------------------------------------------+-------------------+
; Source Clock(s)                    ; Destination Clock(s)                     ; Delay Added in ns ;
+------------------------------------+------------------------------------------+-------------------+
; control_block:ctr|y_present.search ; control_block:ctr|y_present.ERRO         ; 20.2              ;
; control_block:ctr|y_present.search ; clk,control_block:ctr|y_present.ERRO,I/O ; 4.2               ;
; clk                                ; clk,control_block:ctr|y_present.ERRO,I/O ; 3.7               ;
+------------------------------------+------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                         ;
+-------------------------------------+-----------------------------+-------------------+
; Source Register                     ; Destination Register        ; Delay Added in ns ;
+-------------------------------------+-----------------------------+-------------------+
; datapath:DPTH|reg:op|DOUT[5]        ; control_block:ctr|const2[0] ; 4.567             ;
; datapath:DPTH|reg:op|DOUT[3]        ; control_block:ctr|const2[0] ; 4.522             ;
; datapath:DPTH|reg:op|DOUT[4]        ; control_block:ctr|const2[0] ; 4.520             ;
; datapath:DPTH|reg:op|DOUT[0]        ; control_block:ctr|const2[0] ; 4.294             ;
; datapath:DPTH|reg:op|DOUT[2]        ; control_block:ctr|const2[0] ; 4.128             ;
; datapath:DPTH|reg:op|DOUT[1]        ; control_block:ctr|const2[0] ; 4.124             ;
; datapath:DPTH|reg:op|DOUT[6]        ; control_block:ctr|const2[0] ; 4.124             ;
; datapath:DPTH|reg:op|DOUT[7]        ; control_block:ctr|const2[0] ; 4.124             ;
; control_block:ctr|y_present.start   ; t_c                         ; 0.895             ;
; control_block:ctr|y_present.EXE     ; t_c                         ; 0.731             ;
; control_block:ctr|y_present.STK5    ; t_c                         ; 0.542             ;
; control_block:ctr|y_present.OPR_1   ; t_c                         ; 0.519             ;
; control_block:ctr|y_present.RET     ; t_c                         ; 0.498             ;
; control_block:ctr|y_present.HLT     ; t_c                         ; 0.486             ;
; control_block:ctr|y_present.OPR_2   ; t_c                         ; 0.329             ;
; control_block:ctr|y_present.search2 ; t_c                         ; 0.143             ;
+-------------------------------------+-----------------------------+-------------------+
Note: This table only shows the top 16 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "processor"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 75 pins of 131 total pins
    Info (169086): Pin wren_b not assigned to an exact location on the device
    Info (169086): Pin t_op_out[0] not assigned to an exact location on the device
    Info (169086): Pin t_op_out[1] not assigned to an exact location on the device
    Info (169086): Pin t_op_out[2] not assigned to an exact location on the device
    Info (169086): Pin t_op_out[3] not assigned to an exact location on the device
    Info (169086): Pin t_op_out[4] not assigned to an exact location on the device
    Info (169086): Pin t_op_out[5] not assigned to an exact location on the device
    Info (169086): Pin t_op_out[6] not assigned to an exact location on the device
    Info (169086): Pin t_op_out[7] not assigned to an exact location on the device
    Info (169086): Pin t_op_ld not assigned to an exact location on the device
    Info (169086): Pin t_op1_out[0] not assigned to an exact location on the device
    Info (169086): Pin t_op1_out[1] not assigned to an exact location on the device
    Info (169086): Pin t_op1_out[2] not assigned to an exact location on the device
    Info (169086): Pin t_op1_out[3] not assigned to an exact location on the device
    Info (169086): Pin t_op1_out[4] not assigned to an exact location on the device
    Info (169086): Pin t_op1_out[5] not assigned to an exact location on the device
    Info (169086): Pin t_op1_out[6] not assigned to an exact location on the device
    Info (169086): Pin t_op1_out[7] not assigned to an exact location on the device
    Info (169086): Pin t_op1_ld not assigned to an exact location on the device
    Info (169086): Pin t_op2_out[0] not assigned to an exact location on the device
    Info (169086): Pin t_op2_out[1] not assigned to an exact location on the device
    Info (169086): Pin t_op2_out[2] not assigned to an exact location on the device
    Info (169086): Pin t_op2_out[3] not assigned to an exact location on the device
    Info (169086): Pin t_op2_out[4] not assigned to an exact location on the device
    Info (169086): Pin t_op2_out[5] not assigned to an exact location on the device
    Info (169086): Pin t_op2_out[6] not assigned to an exact location on the device
    Info (169086): Pin t_op2_out[7] not assigned to an exact location on the device
    Info (169086): Pin t_op2_ld not assigned to an exact location on the device
    Info (169086): Pin t_Da[0] not assigned to an exact location on the device
    Info (169086): Pin t_Da[1] not assigned to an exact location on the device
    Info (169086): Pin t_Da[2] not assigned to an exact location on the device
    Info (169086): Pin t_Da[3] not assigned to an exact location on the device
    Info (169086): Pin t_Da[4] not assigned to an exact location on the device
    Info (169086): Pin t_Da[5] not assigned to an exact location on the device
    Info (169086): Pin t_Da[6] not assigned to an exact location on the device
    Info (169086): Pin t_Da[7] not assigned to an exact location on the device
    Info (169086): Pin t_mem[0] not assigned to an exact location on the device
    Info (169086): Pin t_mem[1] not assigned to an exact location on the device
    Info (169086): Pin t_mem[2] not assigned to an exact location on the device
    Info (169086): Pin t_mem[3] not assigned to an exact location on the device
    Info (169086): Pin t_mem[4] not assigned to an exact location on the device
    Info (169086): Pin t_mem[5] not assigned to an exact location on the device
    Info (169086): Pin t_mem[6] not assigned to an exact location on the device
    Info (169086): Pin t_mem[7] not assigned to an exact location on the device
    Info (169086): Pin t_Wa not assigned to an exact location on the device
    Info (169086): Pin t_clk_d not assigned to an exact location on the device
    Info (169086): Pin t_z not assigned to an exact location on the device
    Info (169086): Pin t_c not assigned to an exact location on the device
    Info (169086): Pin t_count_PC not assigned to an exact location on the device
    Info (169086): Pin t_sel_PC[0] not assigned to an exact location on the device
    Info (169086): Pin t_sel_PC[1] not assigned to an exact location on the device
    Info (169086): Pin t_count_SP not assigned to an exact location on the device
    Info (169086): Pin t_push_pop not assigned to an exact location on the device
    Info (169086): Pin t_sel_SP[0] not assigned to an exact location on the device
    Info (169086): Pin t_sel_SP[1] not assigned to an exact location on the device
    Info (169086): Pin t_OP_sel[0] not assigned to an exact location on the device
    Info (169086): Pin t_OP_sel[1] not assigned to an exact location on the device
    Info (169086): Pin t_OP_sel[2] not assigned to an exact location on the device
    Info (169086): Pin t_OP_sel[3] not assigned to an exact location on the device
    Info (169086): Pin t_AB_Reg[0] not assigned to an exact location on the device
    Info (169086): Pin t_AB_Reg[1] not assigned to an exact location on the device
    Info (169086): Pin t_AB_RegX[0] not assigned to an exact location on the device
    Info (169086): Pin t_AB_RegX[1] not assigned to an exact location on the device
    Info (169086): Pin t_W_wr not assigned to an exact location on the device
    Info (169086): Pin t_sel_MUX_ABCD[0] not assigned to an exact location on the device
    Info (169086): Pin t_sel_MUX_ABCD[1] not assigned to an exact location on the device
    Info (169086): Pin t_sel_MUX_ABCD_IN[0] not assigned to an exact location on the device
    Info (169086): Pin t_sel_MUX_ABCD_IN[1] not assigned to an exact location on the device
    Info (169086): Pin t_sel_MUX_Da[0] not assigned to an exact location on the device
    Info (169086): Pin t_sel_MUX_Da[1] not assigned to an exact location on the device
    Info (169086): Pin t_sel_MUX_ULA[0] not assigned to an exact location on the device
    Info (169086): Pin t_sel_MUX_ULA[1] not assigned to an exact location on the device
    Info (169086): Pin t_sel_MUX_MEM[0] not assigned to an exact location on the device
    Info (169086): Pin t_sel_MUX_MEM[1] not assigned to an exact location on the device
    Info (169086): Pin t_sel_MUX_MEM[2] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control_block:ctr|y_present.start
        Info (176357): Destination node control_block:ctr|y_present.search2
        Info (176357): Destination node control_block:ctr|y_present.STK5
        Info (176357): Destination node control_block:ctr|y_present.MOV
        Info (176357): Destination node control_block:ctr|y_present.ADD2
        Info (176357): Destination node control_block:ctr|y_present.ADD3
        Info (176357): Destination node control_block:ctr|y_present.HLT
        Info (176357): Destination node control_block:ctr|y_present.OPR_1
        Info (176357): Destination node control_block:ctr|y_present.OPR_2
        Info (176357): Destination node control_block:ctr|y_present.RET
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node control_block:ctr|Selector4~15 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node control_block:ctr|y_present.OPR 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control_block:ctr|Selector24~0
        Info (176357): Destination node control_block:ctr|y_present.OPR_1
        Info (176357): Destination node control_block:ctr|Selector12~0
        Info (176357): Destination node t_op1_ld
Info (176353): Automatically promoted node control_block:ctr|y_present.OPR2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control_block:ctr|Selector24~0
        Info (176357): Destination node control_block:ctr|Selector12~0
        Info (176357): Destination node control_block:ctr|Selector3~0
        Info (176357): Destination node t_op2_ld
Info (176353): Automatically promoted node r (placed in PIN B13 (CLK8, LVDSCLK4n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 8 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 75 (unused VREF, 3.3V VCCIO, 1 input, 74 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  54 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  47 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X44_Y24 to location X54_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.09 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 119 output pins without output pin load capacitance assignment
    Info (306007): Pin "C" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Z" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op_ld" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op1_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op1_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op1_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op1_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op1_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op1_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op1_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op1_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op1_ld" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op2_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op2_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op2_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op2_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op2_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op2_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op2_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op2_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_op2_ld" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Aa[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Aa[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Aa[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Aa[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Aa[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Aa[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Aa[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Aa[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Da[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Da[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Da[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Da[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Da[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Da[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Da[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Da[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_mem[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_mem[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_mem[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_mem[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_mem[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_mem[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_mem[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_mem[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_Wa" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_clk_d" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_z" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_c" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_count_PC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_PC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_PC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_count_SP" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_push_pop" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_SP[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_SP[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_OP_sel[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_OP_sel[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_OP_sel[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_OP_sel[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_AB_Reg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_AB_Reg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_AB_RegX[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_AB_RegX[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_W_wr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_MUX_ABCD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_MUX_ABCD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_MUX_ABCD_IN[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_MUX_ABCD_IN[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_MUX_Da[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_MUX_Da[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_MUX_ULA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_MUX_ULA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_MUX_MEM[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_MUX_MEM[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "t_sel_MUX_MEM[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/luiz/Documents/projects/ELE1717/processor/output_files/processor.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 734 megabytes
    Info: Processing ended: Mon Apr 15 10:17:49 2019
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/luiz/Documents/projects/ELE1717/processor/output_files/processor.fit.smsg.


