+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|DFF_TEMPORARY_STORING_READ                                            ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|SHIFT_REGISTER_BLOCK                                                  ; 22    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|RX_FSM_BLOCK                                                          ; 16    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|FIFO_READ_MEMORY_BLOCK                                                ; 29    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|D_FLIPFLOP_12BITS_FOR_TEMP_STORE                                      ; 15    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|RECEIVE_FIFO_BLOCK|COMPARE_5BITS_BLOCK                                ; 12    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|RECEIVE_FIFO_BLOCK                                                    ; 5     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|UART_START_BIT_DETECT_BLOCK                                           ; 24    ; 0              ; 14           ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|TX_FIFO_BLOCK                                                         ; 16    ; 0              ; 2            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|SHIFT_REGISTER_TX_BLOCK                                               ; 17    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|DFF_TEMPORARY_STORING_WRITE                                           ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|TX_FSM_BLOCK                                                          ; 14    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|BAUD_RATE_GENERATOR_BLOCK                                             ; 17    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|CUSTOM_FSM_WR_RD_BLOCK                                                ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|TRANSFER_VALID_BLOCK                                                  ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|CTRL_INTERFACE_SIGNAL_BLOCK                                           ; 42    ; 16             ; 22           ; 16             ; 24     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|APB_INTERFACE_BLOCK|OR_GATE_BLOCK_2                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|APB_INTERFACE_BLOCK|OR_GATE_BLOCK_1                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|APB_INTERFACE_BLOCK|BAUD_RATE_DIVISOR_BLOCK                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK|APB_INTERFACE_BLOCK                                                   ; 55    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|APB_UART_BLOCK                                                                       ; 69    ; 0              ; 0            ; 0              ; 54     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|AHB_APB_BRIDGE|D_FF_PWDATA_BLOCK                                                     ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|AHB_APB_BRIDGE|D_FF_PSELX_BLOCK                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|AHB_APB_BRIDGE|D_FF_PADDR_BLOCK                                                      ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|AHB_APB_BRIDGE|ENCODER_METHOD_ADDRESS_BLOCK                                          ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|AHB_APB_BRIDGE|D_FF_PWRITE                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|AHB_APB_BRIDGE|D_FF_PENABLE                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|AHB_APB_BRIDGE|RDATA_BLOCK                                                           ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|AHB_APB_BRIDGE|ENCODER_DATA_LENGTH_BLOCK                                             ; 2     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|AHB_APB_BRIDGE|State_machine                                                         ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK|AHB_APB_BRIDGE                                                                       ; 77    ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; AHB_APB_UART_BLOCK                                                                                      ; 88    ; 50             ; 0            ; 50             ; 91     ; 50              ; 50            ; 50              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|stage_rst_instance                                                                  ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|fwr_inst                                                                            ; 38    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|WB_instance|select_inst                                                             ; 98    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|WB_instance                                                                         ; 98    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|MEM_instance|dmem_inst|STORE_DAT                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|MEM_instance|dmem_inst|LOAD_DAT                                                     ; 37    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|MEM_instance|dmem_inst                                                              ; 107   ; 0              ; 0            ; 0              ; 384    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|MEM_instance                                                                        ; 151   ; 2              ; 0            ; 2              ; 491    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|select_inst                                                    ; 324   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|sra_select                              ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|over_select|over_select                 ; 65    ; 64             ; 0            ; 64             ; 32     ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|over_select                             ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|srl_select                              ; 65    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|sll_select                              ; 65    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[30].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[29].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[28].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[27].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[26].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[25].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[24].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[23].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[22].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[21].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[20].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[19].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[18].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[17].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[16].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[15].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[14].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[13].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[12].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[11].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[10].slave_inst ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[9].slave_inst  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[8].slave_inst  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[7].slave_inst  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[6].slave_inst  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[5].slave_inst  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[4].slave_inst  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[3].slave_inst  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[2].slave_inst  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[1].slave_inst  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|gen_compare32[0].slave_inst  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst|master_inst                  ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst|check_inst                              ; 64    ; 32             ; 0            ; 32             ; 3      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|result_inst                                         ; 129   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sra_inst|shift16_inst                               ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sra_inst|shift8_inst                                ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sra_inst|shift4_inst                                ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sra_inst|shift2_inst                                ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sra_inst|shift1_inst                                ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sra_inst|select_shift16                             ; 65    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sra_inst|select_shift8                              ; 65    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sra_inst|select_shift4                              ; 65    ; 8              ; 0            ; 8              ; 32     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sra_inst|select_shift2                              ; 65    ; 4              ; 0            ; 4              ; 32     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sra_inst|select_shift1                              ; 65    ; 2              ; 0            ; 2              ; 32     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sra_inst                                            ; 64    ; 0              ; 27           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|srl_inst|shift16_inst                               ; 65    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|srl_inst|shift8_inst                                ; 65    ; 8              ; 0            ; 8              ; 32     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|srl_inst|shift4_inst                                ; 65    ; 4              ; 0            ; 4              ; 32     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|srl_inst|shift2_inst                                ; 65    ; 2              ; 0            ; 2              ; 32     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|srl_inst|shift1_inst                                ; 65    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|srl_inst                                            ; 64    ; 0              ; 27           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sll_inst|shift16_inst                               ; 65    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sll_inst|shift8_inst                                ; 65    ; 8              ; 0            ; 8              ; 32     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sll_inst|shift4_inst                                ; 65    ; 4              ; 0            ; 4              ; 32     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sll_inst|shift2_inst                                ; 65    ; 2              ; 0            ; 2              ; 32     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sll_inst|shift1_inst                                ; 65    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp|sll_inst                                            ; 64    ; 0              ; 27           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|shift_comp                                                     ; 64    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|and_func|and_inst                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|and_func                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|or_func|or_inst                                                ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|or_func                                                        ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|xor_func|xor_inst                                              ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|xor_func                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[30].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[29].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[28].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[27].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[26].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[25].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[24].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[23].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[22].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[21].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[20].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[19].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[18].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[17].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[16].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[15].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[14].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[13].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[12].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[11].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[10].slave_inst           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[9].slave_inst            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[8].slave_inst            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[7].slave_inst            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[6].slave_inst            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[5].slave_inst            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[4].slave_inst            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[3].slave_inst            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[2].slave_inst            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[1].slave_inst            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|gen_compare32[0].slave_inst            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst|master_inst                            ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func|comparator_inst                                        ; 64    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sl_func                                                        ; 64    ; 62             ; 0            ; 62             ; 64     ; 62              ; 62            ; 62              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|adder_inst                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[30].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[29].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[28].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[27].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[26].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[25].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[24].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[23].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[22].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[21].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[20].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[19].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[18].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[17].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[16].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[15].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[14].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[13].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[12].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[11].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[10].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[9].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[8].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[7].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[6].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[5].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[4].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[3].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[2].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[1].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst|gen_fulladder32_low[0].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|add_inst                                              ; 65    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func|inv_inst                                              ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|sub_func                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|adder_inst                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[30].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[29].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[28].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[27].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[26].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[25].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[24].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[23].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[22].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[21].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[20].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[19].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[18].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[17].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[16].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[15].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[14].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[13].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[12].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[11].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[10].fulladder_inst_0     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[9].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[8].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[7].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[6].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[5].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[4].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[3].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[2].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[1].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst|gen_fulladder32_low[0].fulladder_inst_0      ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func|add_inst                                              ; 65    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst|add_func                                                       ; 64    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|alu_inst                                                                ; 68    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|sel_forwardB_inst                                                       ; 98    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|sel_forwardA_inst                                                       ; 98    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|select_b_inst                                                           ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|select_a_inst                                                           ; 98    ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[29].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[28].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[27].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[26].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[25].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[24].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[23].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[22].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[21].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[20].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[19].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[18].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[17].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[16].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[15].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[14].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[13].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[12].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[11].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[10].slave_inst                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[9].slave_inst                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[8].slave_inst                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[7].slave_inst                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[6].slave_inst                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[5].slave_inst                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[4].slave_inst                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[3].slave_inst                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[2].slave_inst                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[1].slave_inst                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|gen_compare32[0].slave_inst                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed|master_inst                                             ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Signed                                                         ; 62    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[30].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[29].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[28].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[27].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[26].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[25].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[24].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[23].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[22].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[21].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[20].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[19].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[18].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[17].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[16].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[15].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[14].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[13].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[12].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[11].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[10].slave_inst                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[9].slave_inst                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[8].slave_inst                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[7].slave_inst                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[6].slave_inst                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[5].slave_inst                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[4].slave_inst                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[3].slave_inst                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[2].slave_inst                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[1].slave_inst                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|gen_compare32[0].slave_inst                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned|master_inst                                           ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst|Unsigned                                                       ; 64    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance|brc_inst                                                                ; 65    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|EX_instance                                                                         ; 330   ; 0              ; 0            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|ID_instance|ctr_inst                                                                ; 11    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|ID_instance|imm_inst|Comp2|IMM0                                                     ; 10    ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|ID_instance|imm_inst|Comp2                                                          ; 15    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|ID_instance|imm_inst|Comp1                                                          ; 10    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|ID_instance|imm_inst                                                                ; 30    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|ID_instance|sel_rd_inst2                                                            ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|ID_instance|sel_rd_inst1                                                            ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|ID_instance|regfile_inst                                                            ; 50    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|ID_instance                                                                         ; 140   ; 0              ; 0            ; 0              ; 216    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|i_inst                                                                  ; 33    ; 0              ; 19           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|Mux_br_sel                                                              ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|adder_inst                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[30].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[29].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[28].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[27].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[26].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[25].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[24].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[23].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[22].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[21].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[20].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[19].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[18].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[17].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[16].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[15].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[14].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[13].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[12].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[11].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[10].fulladder_inst_0                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[9].fulladder_inst_0                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[8].fulladder_inst_0                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[7].fulladder_inst_0                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[6].fulladder_inst_0                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[5].fulladder_inst_0                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[4].fulladder_inst_0                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[3].fulladder_inst_0                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[2].fulladder_inst_0                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[1].fulladder_inst_0                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst|gen_fulladder32_low[0].fulladder_inst_0                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|FA_inst                                                                 ; 65    ; 33             ; 0            ; 33             ; 32     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance|PC_inst                                                                 ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2|IF_instance                                                                         ; 38    ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PIPELINE_RISCV_MOD2                                                                                     ; 34    ; 27             ; 0            ; 27             ; 384    ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MUX_SELECT_HEX_DISPLAYMENT                                                                              ; 65    ; 24             ; 0            ; 24             ; 32     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
