
////////////////////////////////////////////////////////////////////////////////////////
                                       CELLO V2.1                                       
              temp_1b7b1829cfb74a02869bcd79705ce4d5 + Bth1C1G1T1.UCF.json               
////////////////////////////////////////////////////////////////////////////////////////

new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_1b7b1829cfb74a02869bcd79705ce4d5
verilog: temp_1b7b1829cfb74a02869bcd79705ce4d5.v
v_loc: /home/lexo/Desktop/Practica/App/library/verilogs/temp_1b7b1829cfb74a02869bcd79705ce4d5.v
new_in: /home/lexo/Desktop/Practica/App/library/verilogs
new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_1b7b1829cfb74a02869bcd79705ce4d5



////////////////////////////////////////////////////////////////////////////////////////
                                 End of Logic Synthesis                                 
////////////////////////////////////////////////////////////////////////////////////////



∫ *** DEBUG *** ∫ Ports ['0', 2, 2] not used in any cell (gate).



∫ *** DEBUG *** ∫ Ports ['0', 2, 2] not used in any cell (gate).

Cello object deleted...

Archivo Verilog temporal eliminado: temp_1b7b1829cfb74a02869bcd79705ce4d5.v
Archivo Verilog temporal creado: temp_b1041ad6ab8f4205b42cd5d0ed18b01e.v
