# 锁存器/触发器

## 锁存器/触发器的概念
### 关于锁存器和触发器的解释：
**第一类解释：**
锁存器是一种**对脉冲电平**（也就是0或者1）敏感的存储单元电路，而触发器是一种**对脉冲边沿**（即上升沿或者下降沿）敏感的存储电路。

**第二类解释：**
"触发器" 泛指一类电路结构, 它可以由触发信号(如: 时钟, 置位, 复位等) 改变输出状态, 并保持这个状态直到下一个或另一个触发信号来到时, 触发信号可以用电平或边沿操作。

"锁存器"是触发器的一种应用类型。强调的是通过触发信号（如时钟）锁存数据输入位。

**第三类解释：**
锁存器是一种脉冲电平敏感的存储单元。最主要的特点是具有使能性的锁存电平功能，即在使能信号有效时，可以锁住输出信号保持不变，而在使能信号失效时，输出与输入相同，等效于一个输出缓冲器。

触发器又叫双稳态触发器，随着输入的变化，输出会产生对应的变化。它通常是由至少两个相同的门电路构成的具有反馈性质的组合逻辑电路。应用中为了使触发过程容易控制，而做成由时钟触发控制的时序逻辑电路。

常见的有SR触发器，D触发器，JK触发器。触发器通常有两种状态，保持态和转化态，分别对应两种输入情况，在保持态下输出会维持在当前状态不改变，而在转化态下输出会按规律顺序改变。

## 触发器分类
**按触发方式分类：**
1. 基本触发器
2. 钟控触发器
3. 主从触发器
4. 边沿触发器
**按逻辑功能分类：**
1. RS触发器
2. D触发器
3. JK触发器
4. T触发器
5. T'触发器

## 基本触发器
电平触发
### RS基本触发器
基本的RS触发器是由两个与非门，或 两个或非门组成。
使用电平控制，
关键点：
1. S'，和R'都是低电平有效，S=SET（Set Q），R=Reset（Reset Q）
2. 以Q作为输出状态，Q'是Q的反相。
3. 与非门：00保持，或非门：11保持

## 钟控触发器
受到时钟信号控制的触发器
### 钟控RS触发器
基于RS触发器，增加了一个时钟位CP
S'=(CP * S)'
R'=(CP * R)'
1. 时钟=0：保持状态
2. 时钟=1：开始转换状态
3. R和S变成高电平有效
空翻现象：当CP=1的时候，R和S本应该保持不变，但是却发生了多次的改变。

### 钟控D触发器
D触发器是基于钟控RS触发器的基础上进行改进的。
本来钟控RS触发器需要两个引脚（R和S）来决定状态，D触发器把R和S，变成了一个引脚，叫做D。
D触发器，把S变成D，R变成D'，则Q=D
就可以产生三种状态：
1. CP=0：保持状态
2. CP=1, D=0：Q=0
2. CP=1, D=1：Q=1

可见D触发器使用起来更方便一些，但是少了CP=1的时候的保持态，所以如果要在CP=1的时候依然保持，则D需要保持不变。

## 主从触发器
主从JK触发器，是CP在下降沿时封锁输入信号，并读取已在CP经上升沿后存储进主存储器的输入状态。
### 主从RS触发器
使用了两个钟控RS触发器，形成一主，一从的触发器。
其中，从触发器的CP是主触发器CP的反相，即CP'
当主触发器是`状态转换态`的时候，从触发器是`状态保持态`
当主触发器是`状态保持态`的时候，从触发器是`状态转换态`
由此，解决了RS触发器的空翻问题。
状态方程：$Q_{n+1} = S + RQ_n$
约束方程：$RS = 0$，即R=1 S=1没有意义，不允许用。

其实，这个状态，就是边沿触发模式。
当且仅当，CP从高电平跳变到低电平（即下降沿）的时候，状态才能发生改变。
1. `下降沿触发`也叫`正脉冲触发`
2. `边沿触发`也叫做`延迟触发`

可见，主从RS触发器已经很好了，但是依然有一个问题，就是要求RS=1

### 主从JK触发器
主从JK触发器在主从RS触发器的基础上，取消了RS触发器要求RS=1的约束条件。

原理：
$S=J\bar{Q}$
$R=KQ$
因为$Q$和$\bar{Q}$是反相的，所以和J，K相与后，可以确保S和R一定满足RS=0。

那么就可以实现以下：
当边沿触发的时候：
1. J=0，K=0，保持
2. J=0，K=1，置0
3. J=1，K=0，置1
4. J=1，K=1，翻转

### 主从D触发器
根据基本触发器改进成钟控D触发器的思想，
我们只需要把主从RS触发器的R和S进行反相一下，即可得到主从D触发器。

因为主从JK触发器的J和K具有翻转功能，所以我们不对JK触发器为基础改造成D触发器，否则丢失JK触发器的意义。

## 边沿触发器
边沿触发器就是仅在下降沿那一瞬间，状态才会更新，其他均为封锁状态，所以比较稳定。
使用CMOS传输门的主从结构实现的边沿触发器具有结构简单，便于大规模继承的优点。
而且边沿触发应用范围更加广泛，所以现在大部分用到的触发器都是边沿触发器，其中边沿D触发器用到最多，FPGA当中都是边沿D触发器。
电路实现方式：
1. CMOS传输门采用主从结构实现
2. 利用维持阻塞结构实现
3. 利用逻辑门传输延迟时间实现

### 边沿D触发器
用CMOS传输门的主从结构实现边沿D触发器和主从RS触发器的基本思想相同。
不同的是，采用CMOS传输门的主从结构是**上升沿触发**。
当CP=0，主触发器解锁，从触发器锁定。
当CP=1，主触发器锁定，从触发器解锁。
**解锁**：该触发器的输出值等于前级输出值（即输入值）
**锁定**：前级输出值无法影响触发器的输出值
其使用方法和D触发器一样。

> CMOS传输门
> CMOS传输门是有一个NMOS管和一个PMOS管，两个管子的**源极和漏极**连接而成。
> 由C控制，C表示NMOS的栅极，C'表示PMOS的栅极。所以可以实现，当C=1，C'=0，两个MOS都导通，传输门打开，数据是**双向传输**，当C=0，C'=1，则传输门关闭。
> 不过，C也可能不是连接到NMOS的栅极，具体看原理图是高电平有效还是低电平有效，有效表示导通。

### 带异步置位复位的D触发器
