
\subsection{Grundlagen des IC- und VLSI-Designs}

\begin{figure}[h!]
    \centering
     \includegraphics[width=0.5\textwidth]{figures/4004.jpg}
    \caption{erster digital entwickelter IC, Intel 4004}
    \label{Intel 4004}
\end{figure}

Integrierte Schaltungen (Integrated Circuits, ICs) sind Grundlage moderner Elektronik,
 welche uns überall im Alltag begegnet. 
 Sie ermöglichen die Funktionalität von Computern, 
 Smartphones und einer Vielzahl weiterer Systeme. 
 Ein IC ist hierbei im Wesentlichen eine Ansammlung von elektronischen Bauelementen - wie Transistoren, Widerständen und Kondensatoren - 
 die auf einem einzigen Halbleiterchip integriert sind. 
 Eben diese Integration erlaubt eine kompakte Bauweise, 
 hohe Leistungsfähigkeit und geringe Kosten.

Mit der zunehmenden Miniaturisierung und steigenden Anforderungen an Rechenleistung entwickelte sich das VLSI-Design (Very Large-Scale Integration) zu einer Schlüssel\-technologie. VLSI bezeichnet die Integration von Millionen bis Milliarden Transistoren auf einem einzigen Chip. Diese hohe Integrationsdichte ermöglicht nicht nur leistungsstarke Prozessoren und Speicher, sondern auch energieeffiziente Lösungen für mobile und eingebettete Systeme. Die Komplexität solcher Designs erfordert den Einsatz spezialisierter Methoden und Werkzeuge, um sowohl Funktionalität als auch Zuverlässigkeit und Herstellbarkeit sicherzustellen.

Die Entwicklung integrierter Schaltungen erfolgt heute in einem strukturierten Design-Flow, der sowohl Hardwarebeschreibung als auch automatisierte Werkzeuge umfasst. Typischerweise beginnt der Prozess mit der Spezifikation der gewünschten Funktionalität, gefolgt von der Beschreibung in Hardwarebeschreibungssprachen wie VHDL oder Verilog. Anschließend wird das Design durch Synthese in eine Netzliste überführt, die die logische Struktur der Schaltung beschreibt.

Darauf folgt die Place-and-Route-Phase, in der die logischen Elemente physisch auf dem Chip angeordnet und die Verbindungen hergestellt werden. Moderne Tools berück\-sichtigen dabei Aspekte wie Timing, Leistungsaufnahme und Flächenoptimierung. Nach umfangreichen Verifikations- und Signoff-Schritten (Simulation, Timing-Analyse, DRC und LVS) wird das finale Layout als GDSII-Datei an die Fertigung übergeben.

Dieser Flow wird heute stark durch EDA-Tools (Electronic Design Automation) und Methoden wie Design-for-Test, Low-Power-Optimierung sowie IP-Reuse unterstützt, um die Komplexität beherrschbar zu machen und die Time-to-Market zu verkürzen.

\subsection{Startpunkt des Design-Flows}

Wie in Abbildung~\ref{Design-Flow} dargestellt, lässt sich der gesamte IC-Designprozess grob in zwei Hauptbereiche unterteilen: das \textbf{Frontend} und das \textbf{Backend}.  
Das Frontend umfasst die frühen Phasen wie Systemspezifikation, Architekturdesign sowie das funktionale und logische Design. Hier wird die gewünschte Funktionalität des Chips beschrieben und in einer Hardwarebeschreibungssprache (z.\,B. VHDL oder Verilog) modelliert. Anschließend erfolgt die \textbf{Synthese}, bei der diese abstrakte Beschreibung in eine Gate-Level-Netzliste überführt wird. Diese Netzliste bildet die logische Struktur der Schaltung auf Basis standardisierter Zellen aus der verwendeten Technologie-Bibliothek.

Das Backend beginnt dort, wo die logische Beschreibung vorliegt und in eine physische Implementierung überführt werden muss. Der Ausgangspunkt unseres Backend-Designprozesses ist daher eine vollständig verifizierte Gate-Level-Netzliste, die aus der Synthesephase stammt. Sie enthält alle funktionalen Informationen und die logischen Verbindungen, jedoch noch keine physische Anordnung der Komponenten auf dem Chip.

Neben der Netzliste liegen zu diesem Zeitpunkt auch die relevanten Design-Constraints vor. Dazu gehören unter anderem Timing-Anforderungen, Vorgaben zur Leistungsaufnahme sowie Flächenbeschränkungen. Diese Randbedingungen sind entscheidend, um die physische Implementierung so zu gestalten, dass die funktionalen und technologischen Spezifikationen eingehalten werden.

Damit ist die Ausgangslage klar definiert: eine funktional korrekte, technologiegebundene Netzliste sowie die zugehörigen Constraints, die im weiteren Verlauf des Backend-Flows berücksichtigt werden müssen.

\begin{figure}[h!]
    \centering
    \begin{tikzpicture}[
        scale=0.7,
        transform shape,
        node distance=0.5cm,
        >=Stealth,
        rednode/.style={
            rectangle, draw=red!60, fill=red!5, very thick,
            minimum width=5cm, minimum height=1cm
        },
        bluenode/.style={
            rectangle, draw=blue!60, fill=blue!5, very thick,
            minimum width=5cm, minimum height=1cm
        },
        smallbluenode/.style={
            rectangle, draw=blue!60, fill=blue!5, very thick,
            minimum width=5cm
        },
        whitenode/.style={
            rectangle, draw=black!60, fill=white!5, very thick,
            minimum width=5cm, minimum height=1cm
        }
    ]
        \node[rednode, align=center] (system) {Systemspezifikation \\ und Architekturdesign};
        \node[rednode, below=of system, align=center] (func) {Funktionales Design \\ und Logisches Design};
        \node[bluenode, below=of func] (circuit) {Synthese};
        \node[bluenode, below=of circuit, align=center] (physical) {Physikalische \\ Implementierung};
        \node[whitenode, below=of physical, align=center] (verify) {Physikalische Verifikation\\ und Signoff};
        \node[whitenode, below=of verify] (fabrication) {Fabrikation};

        % Right column nodes
        %\node[smallbluenode, right=of func, xshift=3cm] (partitioning) {Partitioning};
        %\node[smallbluenode, below=of partitioning] (planning) {Floorplanning};
        %\node[smallbluenode, right=of circuit, xshift=3cm, yshift=2cm] (planning){Design Planning};
        %\node[smallbluenode, below=of planning] (placement) {Placement};
        %\node[smallbluenode, below=of placement] (clock) {Clock-Tree-Synthese};
        %\node[smallbluenode, below=of clock] (routing) {Routing};
        %\node[smallbluenode, below=of routing] (timing) {Timing Closure};
        \node[smallbluenode, right=of physical, xshift=3cm] (clock) {Clock-Tree-Synthese};
        \node[smallbluenode, above=of clock] (placement) {Placement};
        \node[smallbluenode, above=of placement] (planning){Design Planning};
        \node[smallbluenode, below=of clock] (routing) {Routing};
        \node[smallbluenode, below=of routing] (timing) {Signoff};

        % Connections
        \draw[->] (system) -- (func);
        \draw[->] (func) -- (circuit);
        \draw[->] (circuit) -- (physical);
        \draw[->] (physical) -- (verify);
        \draw[->] (verify) -- (fabrication);

        %\draw[dashed, -] (physical.north east) -- (partitioning.north west);
        \draw[dashed, -] (physical.north east) -- (planning.north west);
        \draw[dashed, -] (physical.south east) -- (timing.south west);
        %\draw[->] (partitioning) -- (planning);
        \draw[->] (planning) -- (placement);
        \draw[->] (placement) -- (clock);
        \draw[->] (clock) -- (routing);
        \draw[->] (routing) -- (timing);
    \end{tikzpicture}
    \caption{Allgemeiner Design-Flow beim IC-Design}
    \label{Design-Flow}
\end{figure}