PORTS_PER_ASIC,VAR_0
RP2_FPGA_CTL0,VAR_1
RP2_FPGA_CTL1,VAR_2
RP2_IRQ_MASK,VAR_3
RP2_IRQ_MASK_EN_m,VAR_4
rp2_reset_asic,FUNC_0
writel,FUNC_1
rp2_init_card,FUNC_2
card,VAR_5
