# lab01- sumador 
laboratorio 01 introducci贸n a HDL

Estudiante:

Ruben Dario Ramos Ipia

# Introducci贸n
En este primer laboratorio se trabaja en la implementaci贸n de un full adder y su uso para un sumador de 4 bits, usando el framework quartus.

# Objetivos
* Conocer el framework de trabajo de la FPGA y Git Hub.

* Iniciar en el lenguaje de verilog.

# Desarrollo

## Sumador 1 Bit.

Se implemento el codigo para un sumador de 1 bit (full adder) de la siguiente manera:

![Simulaci贸n_Funcional](https://github.com/unal-edigital1-lab/lab00-rdramosip/blob/branch_name/sumador_primitivo.png)





