-- Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
-- --------------------------------------------------------------------------------
-- Tool Version: Vivado v.2019.1 (win64) Build 2552052 Fri May 24 14:49:42 MDT 2019
-- Date        : Fri Oct 18 21:10:11 2019
-- Host        : DESKTOP-SP15L6C running 64-bit major release  (build 9200)
-- Command     : write_vhdl -force -mode funcsim
--               C:/Users/uldrensov/Desktop/COMPE470L_WEEK6/COMPE470L_WEEK6.srcs/sources_1/bd/design_1/ip/design_1_DIGITAL_CLOCK_0_1/design_1_DIGITAL_CLOCK_0_1_sim_netlist.vhdl
-- Design      : design_1_DIGITAL_CLOCK_0_1
-- Purpose     : This VHDL netlist is a functional simulation representation of the design and should not be modified or
--               synthesized. This netlist cannot be used for SDF annotated simulation.
-- Device      : xc7z007sclg225-1
-- --------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity design_1_DIGITAL_CLOCK_0_1_DIGITAL_CLOCK is
  port (
    ARDUINO_IO0 : out STD_LOGIC;
    ARDUINO_IO1 : out STD_LOGIC;
    ARDUINO_IO2 : out STD_LOGIC;
    ARDUINO_IO3 : out STD_LOGIC;
    ARDUINO_IO4 : out STD_LOGIC;
    ARDUINO_IO5 : out STD_LOGIC;
    ARDUINO_IO6 : out STD_LOGIC;
    ARDUINO_IO7 : out STD_LOGIC;
    PL_LED_R : out STD_LOGIC;
    PL_LED_G : out STD_LOGIC;
    ARDUINO_IO8 : out STD_LOGIC;
    ARDUINO_IO9 : out STD_LOGIC;
    ARDUINO_IO10 : out STD_LOGIC;
    O : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \min_cd_reg[4]_0\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1233_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    \min_cd_reg[1]_0\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    CO : out STD_LOGIC_VECTOR ( 0 to 0 );
    \min_cd_reg[4]_1\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    \hour_al_reg[1]_0\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \hour_al_reg[1]_1\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1580_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    \hour_al_reg[1]_2\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \hour_al_reg[1]_3\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    \hour_al_reg[2]_0\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    \hour_reg[1]_0\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \hour_reg[1]_1\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1026_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    \hour_reg[1]_2\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \hour_reg[1]_3\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    \hour_reg[3]_0\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_1089_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    \sec_cd_reg[2]_0\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \sec_cd_reg[4]_0\ : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_1076_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    \sec_cd_reg[2]_1\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \sec_cd_reg[2]_2\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_1451_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    \min_al_reg[1]_0\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \min_al_reg[5]_0\ : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_1438_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    \min_al_reg[1]_1\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \min_al_reg[2]_0\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    \min_al_reg[2]_1\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_890_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    \min_reg[2]_0\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \min_reg[5]_0\ : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_877_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    \min_reg[2]_1\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \min_reg[1]_0\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    \min_reg[1]_1\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO11 : out STD_LOGIC;
    ARDUINO_IO0_reg_i_83_0 : out STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_96 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_165_0 : out STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_178 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_369_0 : out STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_382 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_57_0 : out STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_70_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_110_0 : out STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_123_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_254_0 : out STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_267_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    \min_cd_reg[3]_0\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \min_cd_reg[4]_2\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_932_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_642_0 : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_635_0 : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1768_0 : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1507_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_1205_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_895_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_592_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_336_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_336_1 : out STD_LOGIC_VECTOR ( 1 downto 0 );
    \hour_al_reg[3]_0\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \hour_al_reg[1]_4\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1295_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_993_0 : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_986_0 : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1964_0 : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1805_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_1552_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_1258_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_945_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_647_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_647_1 : out STD_LOGIC_VECTOR ( 1 downto 0 );
    \hour_reg[2]_0\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    \hour_reg[1]_4\ : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_718_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_436_0 : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_429_0 : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1602_0 : out STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1308_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_998_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_681_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_387_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_187_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_187_1 : out STD_LOGIC_VECTOR ( 1 downto 0 );
    \sec_cd_reg[2]_3\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    \sec_cd_reg[4]_1\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    \sec_cd_reg[2]_4\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    \sec_cd_reg[2]_5\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    \sec_cd_reg[4]_2\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    \sec_cd_reg[2]_6\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_770_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_500_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_1639_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_1353_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_1048_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_731_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_441_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_221_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    \min_al_reg[1]_2\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    \min_al_reg[5]_1\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    \min_al_reg[1]_3\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    \min_al_reg[5]_2\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    \min_al_reg[1]_4\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_1133_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_844_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_1892_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_1690_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_1410_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_1094_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_785_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_505_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    \min_reg[1]_2\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    \min_reg[5]_1\ : out STD_LOGIC_VECTOR ( 1 downto 0 );
    \min_reg[1]_3\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    \min_reg[5]_2\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    \min_reg[1]_4\ : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_577_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_331_0 : out STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_1456_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_1148_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_849_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_539_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_272_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_132_0 : out STD_LOGIC_VECTOR ( 3 downto 0 );
    CLK : in STD_LOGIC;
    ARDUINO_A0 : in STD_LOGIC;
    ARDUINO_IO12 : in STD_LOGIC;
    ARDUINO_A1 : in STD_LOGIC;
    ARDUINO_A2 : in STD_LOGIC;
    ARDUINO_IO0_reg_i_4_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_13_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_38_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_4_1 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_11_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_36_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    S : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_352_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    DI : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_170_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_78_0 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_78_1 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_78_2 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_162 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1220_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_916_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_605_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_347_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_166_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_77_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_38_1 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1826_0 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_663_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_663_1 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_374_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_182_0 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_182_1 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_182_2 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_366 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1567_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1279_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_958_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_658_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_370_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_181_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_99_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1329_0 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_203_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_203_1 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_88_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_35_0 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_35_1 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_35_2 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_80 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1013_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_702_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_400_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_198_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_84_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_34_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_13_1 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1374_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1374_1 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_1068_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_1068_1 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_764_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_237_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_237_1 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_115_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_115_1 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_1063_0 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_752_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_455_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_232_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_111_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_51_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_36_1 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1711_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1711_1 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_1430_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_1430_1 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_1127_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_521_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_521_1 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_259_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_259_1 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_1425_0 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_1115_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_799_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_516_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_255_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_126_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_97_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1169_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_1169_1 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_869_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_869_1 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_572_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_148_0 : in STD_LOGIC_VECTOR ( 2 downto 0 );
    ARDUINO_IO0_reg_i_148_1 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_62_0 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_62_1 : in STD_LOGIC_VECTOR ( 0 to 0 );
    ARDUINO_IO0_reg_i_864_0 : in STD_LOGIC_VECTOR ( 1 downto 0 );
    ARDUINO_IO0_reg_i_560_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_286_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_143_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_58_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_26_0 : in STD_LOGIC_VECTOR ( 3 downto 0 );
    ARDUINO_IO0_reg_i_11_1 : in STD_LOGIC_VECTOR ( 2 downto 0 )
  );
  attribute ORIG_REF_NAME : string;
  attribute ORIG_REF_NAME of design_1_DIGITAL_CLOCK_0_1_DIGITAL_CLOCK : entity is "DIGITAL_CLOCK";
end design_1_DIGITAL_CLOCK_0_1_DIGITAL_CLOCK;

architecture STRUCTURE of design_1_DIGITAL_CLOCK_0_1_DIGITAL_CLOCK is
  signal ARDUINO_IO0_reg_i_1000_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1001_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1002_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1003_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1004_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1005_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1006_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1007_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1008_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1008_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1008_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1008_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1008_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1008_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1008_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1008_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1009_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_100_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1010_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1011_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1012_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1013_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1013_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1013_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1013_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1018_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1018_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1018_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1018_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1019_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_101_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1020_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1021_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1022_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1023_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1024_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1025_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1026_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1026_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1027_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1028_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1029_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_102_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1030_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1030_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1030_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1030_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1030_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1030_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1030_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1031_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1032_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1033_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1034_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1035_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1035_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1035_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1035_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1035_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1035_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1035_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1035_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1036_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1037_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1038_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1039_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1039_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1039_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1039_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1039_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_103_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1040_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1041_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1042_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1043_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1044_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1044_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1044_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1044_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1045_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1046_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1047_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1048_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1048_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1049_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1049_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1049_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1049_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1049_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1049_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1049_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1049_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_104_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1050_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1051_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1052_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1053_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1054_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1055_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1056_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1057_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1058_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1058_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1058_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1058_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1058_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1058_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1058_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1058_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1059_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_105_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1060_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1061_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1062_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1063_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1063_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1063_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1063_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1068_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1068_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1068_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1068_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1069_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_106_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1070_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1071_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1072_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1073_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1074_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1075_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1076_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1076_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1077_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1077_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1077_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1077_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1077_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1077_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1077_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1077_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1078_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1079_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1080_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1081_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1082_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1082_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1082_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1082_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1082_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1082_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1083_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1084_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1085_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1086_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1087_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1088_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1089_0\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal ARDUINO_IO0_reg_i_1089_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1089_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1089_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1089_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_108_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_108_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_108_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_108_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1090_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1090_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1090_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1090_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1091_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1092_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1093_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1094_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1094_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1095_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1096_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1097_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1098_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1099_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_109_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_10_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1100_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1101_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1101_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1101_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1101_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1101_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1101_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1101_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1101_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1102_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1103_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1104_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1105_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1106_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1107_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1108_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1109_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_110_0\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal ARDUINO_IO0_reg_i_110_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_110_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_110_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_110_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_110_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_110_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_110_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_110_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1110_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1110_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1110_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1110_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1110_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1110_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1110_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1110_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1111_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1112_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1113_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1114_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1115_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1115_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1115_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1115_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_111_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_111_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_111_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_111_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1120_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1121_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1122_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1126_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1127_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1127_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1127_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1127_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1128_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1129_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1130_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1131_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1132_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1133_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1134_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1134_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1134_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1134_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1135_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1136_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1137_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1138_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1139_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1140_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1141_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1142_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1142_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1142_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1142_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1144_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1144_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1144_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1144_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1145_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1146_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1147_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1148_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1148_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1149_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1149_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1149_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1149_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1149_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1149_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1149_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1149_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1150_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1151_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1152_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1153_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1154_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1155_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1156_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1157_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1158_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1158_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1158_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1158_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1158_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1158_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1158_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1158_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1159_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_115_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_115_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_115_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_115_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1160_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1161_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1162_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1163_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1164_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1164_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1164_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1164_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1169_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1169_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1169_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1169_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_116_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1170_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1173_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1174_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1175_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1177_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1178_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1178_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1178_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1178_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1178_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1178_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1179_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_117_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1180_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1181_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1182_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1183_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1184_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1185_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1186_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1186_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1186_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1186_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1187_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1188_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1189_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_118_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1190_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1191_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1192_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1193_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1193_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1193_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1193_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1194_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1195_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1196_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1197_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1198_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1199_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_119_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_11_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1200_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1201_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1201_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1201_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1201_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1202_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1203_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1204_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1205_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1205_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1206_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1206_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1206_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1206_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1206_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1206_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1206_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1206_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1207_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1208_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1209_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_120_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1210_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1211_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1212_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1213_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1214_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1215_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1215_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1215_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1215_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1215_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1215_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1215_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1215_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1216_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1217_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1218_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1219_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_121_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1220_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1220_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1220_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1220_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1225_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1225_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1225_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1225_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1226_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1227_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1228_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1229_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_122_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1230_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1231_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1232_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1233_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1233_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1234_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1235_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1236_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1237_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1237_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1237_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1237_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1237_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1237_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1237_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1238_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1239_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_123_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_123_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1240_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1241_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1242_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1243_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1243_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1243_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1243_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1243_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1243_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1243_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1243_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1244_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1245_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1246_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1247_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1248_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1248_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1248_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1248_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1248_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1249_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1250_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1251_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1252_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1253_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1254_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1254_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1254_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1254_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1255_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1256_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1257_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1258_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1258_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1259_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_125_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1260_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1261_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1262_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1263_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1264_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1265_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1265_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1265_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1265_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1265_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1265_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1265_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1265_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1266_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1267_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1268_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1269_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_126_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_126_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_126_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1270_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1271_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1272_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1273_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1274_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1274_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1274_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1274_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1274_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1274_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1274_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1274_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1275_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1276_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1277_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1278_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1279_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1279_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1279_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1279_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_127_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_127_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_127_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_127_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1284_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1285_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1286_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_128_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_128_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_128_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_128_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1290_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1291_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1291_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1291_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1291_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1292_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1293_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1294_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1295_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1296_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1296_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1296_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1296_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1297_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1298_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1299_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_129_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_12_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1300_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1301_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1301_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1301_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1301_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1301_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1301_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1302_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1302_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1302_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1302_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1303_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1303_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1303_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1304_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1304_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1304_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1304_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1305_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1306_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1307_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1308_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1308_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1309_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1309_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1309_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1309_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1309_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1309_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1309_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1309_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_130_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1310_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1311_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1312_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1313_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1314_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1315_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1316_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1317_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1318_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1318_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1318_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1318_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1318_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1318_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1318_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1318_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1319_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_131_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1320_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1321_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1322_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1323_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1324_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1324_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1324_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1324_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1329_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1329_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1329_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1329_n_3 : STD_LOGIC;
  signal \^arduino_io0_reg_i_132_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_132_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1330_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1331_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1332_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1333_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1334_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1335_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1336_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1337_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1338_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1339_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_133_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1340_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1341_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1341_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1341_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1341_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1342_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1343_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1344_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1345_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1346_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1347_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1348_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1349_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1349_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1349_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1349_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_134_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_134_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_134_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_134_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_134_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_134_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_134_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_134_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1350_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1351_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1352_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1353_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1353_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1354_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1354_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1354_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1354_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1354_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1354_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1354_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1354_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1355_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1356_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1357_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1358_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1359_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_135_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1360_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1361_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1362_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1363_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1363_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1363_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1363_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1363_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1363_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1363_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1363_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1364_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1365_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1366_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1367_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1368_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1369_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1369_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1369_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1369_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_136_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1374_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1374_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1374_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1374_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1375_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1378_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1379_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_137_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1380_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1382_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1383_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1383_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1383_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1383_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1383_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1383_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1384_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1385_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1386_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1387_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1388_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1389_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_138_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1390_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1391_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1391_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1391_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1391_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1392_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1393_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1394_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1395_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1396_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1397_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1398_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1398_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1398_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1398_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1399_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_139_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_13_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1400_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1401_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1402_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1403_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1404_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1405_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1406_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1406_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1406_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1406_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1407_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1408_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1409_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_140_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1410_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1410_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1411_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1411_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1411_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1411_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1411_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1411_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1411_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1411_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1412_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1413_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1414_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1415_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1416_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1417_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1418_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1419_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_141_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1420_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1420_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1420_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1420_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1420_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1420_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1420_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1420_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1421_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1422_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1423_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1424_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1425_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1425_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1425_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1425_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_142_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1430_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1430_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1430_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1430_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1431_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1432_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1433_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1434_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1435_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1436_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1437_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1438_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1438_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1439_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1439_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1439_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1439_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1439_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1439_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1439_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1439_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_143_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_143_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_143_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_143_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1440_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1441_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1442_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1443_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1444_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1444_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1444_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1444_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1444_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1444_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1445_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1446_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1447_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1448_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1449_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1450_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1451_0\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal ARDUINO_IO0_reg_i_1451_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1451_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1451_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1451_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1452_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1452_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1452_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1452_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1452_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1452_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1452_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1452_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1453_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1454_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1455_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1456_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1456_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1457_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1458_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1459_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1460_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1461_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1462_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1463_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1464_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1465_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1465_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1465_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1465_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1465_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1465_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1465_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1465_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1466_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1467_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1468_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1469_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1470_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1471_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1471_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1471_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1471_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1472_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1473_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1476_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1477_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1478_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1478_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1478_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1478_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1479_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1480_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1482_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1483_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1484_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1485_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1487_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1488_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1489_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_148_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_148_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_148_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_148_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1490_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1491_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1492_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1493_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1494_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1495_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1496_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1497_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1498_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1499_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_149_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_14_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1500_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1501_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1502_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1503_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1503_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1503_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1503_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1504_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1505_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1506_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1507_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1507_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1508_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1508_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1508_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1508_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1508_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1508_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1508_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1508_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1509_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1510_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1511_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1512_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1513_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1514_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1515_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1516_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1517_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1517_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1517_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1517_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1517_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1517_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1517_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1517_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1518_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1519_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_151_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1520_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1521_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1522_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1523_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1523_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1523_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1523_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1528_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1528_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1528_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1528_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1529_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_152_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1530_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1531_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1532_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1533_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1534_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1535_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1536_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1537_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1538_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1539_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_153_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1540_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1540_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1540_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1540_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1541_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1542_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1543_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1544_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1545_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1546_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1547_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1548_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1548_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1548_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1548_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1549_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_154_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1550_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1551_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1552_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1552_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1553_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1553_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1553_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1553_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1553_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1553_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1553_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1553_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1554_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1555_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1556_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1557_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1558_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1559_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_155_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1560_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1561_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1562_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1562_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1562_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1562_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1562_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1562_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1562_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1562_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1563_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1564_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1565_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1566_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1567_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1567_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1567_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1567_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_156_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1572_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1572_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1572_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1572_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1573_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1574_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1575_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1576_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1577_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1578_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1579_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_157_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_157_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_157_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_157_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_157_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_157_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_157_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_157_n_7 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1580_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1580_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1581_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1582_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1583_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1584_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1584_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1584_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1584_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1584_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1584_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1584_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1585_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1586_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1587_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1588_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1589_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1589_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1589_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1589_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1589_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1589_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1589_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1589_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_158_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_158_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_158_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_158_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_158_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1590_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1591_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1592_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1593_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1593_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1593_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1593_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1593_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1594_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1595_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1596_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1597_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1598_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1598_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1598_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1598_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1598_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1598_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1598_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1599_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_159_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_159_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_159_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_159_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_159_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_159_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_159_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_159_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_15_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1600_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1601_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1602_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal ARDUINO_IO0_reg_i_1602_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1603_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1604_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1605_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1606_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1607_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1608_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1609_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_160_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_160_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_160_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_160_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_160_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_160_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1610_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1611_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1611_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1611_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1611_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1611_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1611_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1611_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1611_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1612_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1613_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1614_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1615_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1616_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1617_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1617_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1617_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1617_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1618_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_161_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_161_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_161_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_161_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_161_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_161_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_161_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1622_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1623_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1623_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1623_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1623_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1624_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1625_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1626_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1627_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1628_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1629_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1630_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1631_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1632_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1633_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1634_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1635_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1635_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1635_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1635_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1635_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1635_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1635_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1635_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1636_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1637_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1638_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1639_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1639_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_163_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_163_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_163_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_163_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1640_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1641_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1642_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1643_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1644_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1645_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1646_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1647_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1648_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1648_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1648_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1648_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1648_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1648_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1648_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1648_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1649_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_164_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1650_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1651_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1652_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1653_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1654_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1654_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1654_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1654_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1655_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1656_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1659_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_165_0\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal ARDUINO_IO0_reg_i_165_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_165_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_165_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_165_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_165_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_165_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_165_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_165_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1660_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1661_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1661_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1661_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1661_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1662_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1663_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1665_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1666_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1667_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1668_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_166_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_166_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_166_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_166_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1670_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1671_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1672_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1673_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1674_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1675_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1676_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1677_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1678_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1679_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1680_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1681_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1682_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1683_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1684_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1685_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1686_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1686_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1686_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1686_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1687_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1688_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1689_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1690_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1690_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1691_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1691_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1691_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1691_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1691_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1691_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1691_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1691_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1692_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1693_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1694_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1695_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1696_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1697_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1698_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1699_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_16_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1700_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1700_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1700_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1700_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1700_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1700_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1700_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1700_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1701_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1702_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1703_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1704_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1705_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1706_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1706_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1706_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1706_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_170_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_170_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_170_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_170_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1711_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1711_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1711_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1711_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1712_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1715_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1716_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1717_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1719_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1720_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1720_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1720_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1720_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1720_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1720_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1721_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1722_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1723_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1724_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1725_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1726_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1727_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1728_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1728_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1728_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1728_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1729_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1730_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1731_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1732_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1733_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1734_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1735_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1735_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1735_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1735_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1736_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1737_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1738_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1739_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1740_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1741_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1742_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1743_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1744_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1745_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1746_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1747_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1748_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1749_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1750_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1751_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1752_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1753_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1754_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1755_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1756_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1757_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1758_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1759_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_175_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1763_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1764_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1764_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1764_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1764_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1764_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1764_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1764_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1765_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1766_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1767_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1768_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal ARDUINO_IO0_reg_i_1768_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1769_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1770_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1771_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1772_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1773_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1774_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1775_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1776_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1777_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1777_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1777_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1777_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1777_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1777_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1777_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1777_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1778_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1779_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_178\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1780_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1781_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1782_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1783_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1783_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1783_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1783_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1784_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1788_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1789_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1789_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1789_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1789_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1790_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1791_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1792_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1793_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1794_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1795_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1796_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1797_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1798_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1799_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_17_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1800_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1801_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1801_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1801_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1801_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1802_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1803_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1804_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1805_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1805_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1806_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1806_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1806_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1806_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1806_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1806_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1806_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1806_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1807_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1808_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1809_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_180_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1810_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1811_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1812_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1813_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1814_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1815_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1815_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1815_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1815_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1815_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1815_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1815_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1815_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1816_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1817_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1818_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1819_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_181_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_181_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_181_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1820_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1821_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1821_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1821_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1821_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1826_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1826_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1826_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1826_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1827_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1828_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1829_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_182_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_182_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_182_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_182_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1830_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1831_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1832_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1833_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1834_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1835_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1836_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1837_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1838_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1838_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1838_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1838_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1839_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_183_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_183_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_183_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_183_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1840_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1841_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1842_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1843_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1844_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1845_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1846_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1847_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1848_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1849_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_184_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1850_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1851_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1852_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1853_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1854_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1855_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1856_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1857_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1858_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1859_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_185_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1860_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1861_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1862_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1863_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1866_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1867_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1868_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1869_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_186_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1870_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1871_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1872_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1873_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1874_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1875_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1876_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1877_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1878_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1879_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_187_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \^arduino_io0_reg_i_187_1\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal ARDUINO_IO0_reg_i_187_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1880_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1881_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1882_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1883_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1887_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1888_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1888_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1888_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1888_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1888_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1888_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1888_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1888_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1889_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_188_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1890_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1891_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1892_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_1892_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1893_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1894_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1895_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1896_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1897_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1898_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1899_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_189_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_189_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_189_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_189_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_189_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_189_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_189_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_189_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_18_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1900_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1901_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1901_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1901_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1901_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1901_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1901_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1901_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1901_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1902_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1903_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1904_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1905_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1906_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1907_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1907_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1907_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1907_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1908_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1909_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_190_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1912_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1913_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1914_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1914_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1914_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1914_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1915_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1916_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1918_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1919_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_191_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1920_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1921_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1923_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1924_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1925_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1926_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1927_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1928_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1929_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_192_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1930_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1931_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1932_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1933_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1934_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1935_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1936_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1937_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1938_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1939_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_193_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1940_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1941_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1942_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1943_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1944_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1945_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1946_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1947_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1948_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1949_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_194_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1950_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1951_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1952_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1953_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1954_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1955_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1956_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1959_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_195_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1960_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1960_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1960_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1960_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1960_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1960_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1960_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1961_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1962_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1963_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_1964_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal ARDUINO_IO0_reg_i_1964_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1965_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1966_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1967_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1968_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1969_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_196_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1970_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1971_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1972_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1973_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1973_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1973_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1973_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1973_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1973_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1973_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1973_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1974_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1975_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1976_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1977_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1978_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1979_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1979_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1979_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1979_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_197_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1980_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1984_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1985_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1985_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1985_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1985_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1986_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1987_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1988_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1989_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_198_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_198_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_198_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_198_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1990_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1991_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1992_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1993_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1994_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1995_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1996_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1997_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1998_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1999_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_19_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2000_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2001_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2002_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2003_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2004_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2005_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2006_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2007_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2008_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2009_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2010_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2011_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2012_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2013_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2017_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2018_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2019_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2020_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2021_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2022_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2023_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2024_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2025_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2026_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2027_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2028_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2029_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2030_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2031_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2032_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2033_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2034_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2035_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2038_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_203_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_203_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_203_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_203_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_206_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_207_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_20_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_210_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_211_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_212_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_212_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_212_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_213_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_213_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_213_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_214_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_214_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_214_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_214_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_214_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_215_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_215_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_215_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_215_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_216_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_216_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_216_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_216_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_216_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_217_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_217_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_217_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_217_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_218_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_219_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_21_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_220_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_221_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_221_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_222_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_223_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_223_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_223_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_223_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_223_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_223_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_223_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_223_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_224_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_225_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_226_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_227_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_228_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_229_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_22_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_230_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_231_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_232_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_232_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_232_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_232_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_237_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_237_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_237_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_237_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_238_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_23_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_240_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_241_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_242_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_243_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_244_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_245_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_246_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_246_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_246_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_246_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_246_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_246_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_246_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_246_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_247_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_247_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_247_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_247_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_247_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_248_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_248_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_248_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_248_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_248_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_248_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_248_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_248_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_249_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_249_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_249_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_249_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_249_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_249_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_250_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_250_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_250_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_250_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_250_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_250_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_250_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_252_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_252_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_252_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_252_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_253_n_7 : STD_LOGIC;
  signal \^arduino_io0_reg_i_254_0\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal ARDUINO_IO0_reg_i_254_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_254_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_254_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_254_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_254_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_254_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_254_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_254_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_255_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_255_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_255_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_255_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_259_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_259_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_259_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_259_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_25_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_260_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_261_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_262_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_263_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_264_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_265_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_266_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_267_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_267_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_268_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_268_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_268_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_268_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_269_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_26_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_26_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_26_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_270_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_271_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_272_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_272_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_273_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_274_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_274_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_274_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_274_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_274_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_274_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_274_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_274_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_275_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_276_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_276_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_276_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_276_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_276_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_276_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_276_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_276_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_277_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_278_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_279_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_27_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_27_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_27_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_27_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_280_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_281_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_282_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_283_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_284_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_285_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_285_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_285_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_285_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_285_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_285_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_285_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_285_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_286_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_286_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_286_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_286_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_28_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_291_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_291_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_291_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_291_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_292_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_293_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_295_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_296_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_297_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_298_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_29_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_300_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_301_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_301_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_301_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_301_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_301_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_301_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_301_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_302_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_303_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_304_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_305_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_306_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_307_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_308_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_309_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_30_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_310_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_310_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_310_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_310_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_310_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_310_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_311_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_312_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_313_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_314_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_315_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_316_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_317_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_318_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_319_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_31_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_320_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_321_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_322_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_323_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_324_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_325_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_326_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_327_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_328_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_329_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_330_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_331_0\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal ARDUINO_IO0_reg_i_331_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_332_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_332_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_332_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_332_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_333_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_334_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_335_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_336_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \^arduino_io0_reg_i_336_1\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal ARDUINO_IO0_reg_i_336_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_337_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_338_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_338_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_338_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_338_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_338_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_338_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_338_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_338_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_339_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_33_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_340_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_341_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_342_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_343_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_344_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_345_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_346_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_347_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_347_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_347_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_347_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_34_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_34_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_34_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_352_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_352_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_352_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_352_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_355_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_356_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_359_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_35_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_35_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_35_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_35_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_360_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_361_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_361_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_361_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_362_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_362_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_362_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_363_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_363_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_363_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_363_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_363_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_364_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_364_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_364_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_364_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_365_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_365_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_365_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_365_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_365_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_367_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_367_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_367_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_367_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_368_n_7 : STD_LOGIC;
  signal \^arduino_io0_reg_i_369_0\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal ARDUINO_IO0_reg_i_369_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_369_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_369_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_369_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_369_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_369_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_369_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_369_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_36_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_370_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_370_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_370_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_370_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_374_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_374_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_374_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_374_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_379_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_37_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_382\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_383_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_383_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_383_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_383_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_384_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_385_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_386_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_387_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_387_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_388_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_388_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_388_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_388_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_388_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_388_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_388_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_388_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_389_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_38_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_390_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_390_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_390_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_390_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_390_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_390_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_390_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_390_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_391_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_392_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_393_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_394_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_395_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_396_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_397_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_398_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_399_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_399_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_399_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_399_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_399_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_399_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_399_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_399_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_39_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_3_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_400_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_400_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_400_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_400_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_405_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_405_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_405_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_405_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_406_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_407_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_409_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_40_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_410_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_411_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_412_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_414_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_414_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_414_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_414_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_414_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_414_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_414_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_415_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_416_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_417_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_418_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_419_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_41_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_420_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_421_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_421_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_421_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_421_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_421_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_421_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_422_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_423_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_424_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_425_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_426_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_427_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_428_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_429_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_42_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_430_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_431_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_432_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_433_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_434_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_435_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_436_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal ARDUINO_IO0_reg_i_436_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_437_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_437_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_437_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_437_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_438_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_439_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_43_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_440_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_441_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_441_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_442_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_442_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_442_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_442_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_442_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_442_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_442_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_442_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_443_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_444_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_445_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_445_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_445_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_445_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_445_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_445_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_445_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_445_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_446_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_447_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_448_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_449_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_44_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_450_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_451_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_452_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_453_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_454_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_454_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_454_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_454_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_454_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_454_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_454_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_454_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_455_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_455_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_455_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_455_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_45_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_460_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_460_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_460_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_460_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_461_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_462_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_465_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_466_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_467_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_469_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_46_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_470_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_470_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_470_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_470_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_470_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_470_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_470_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_471_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_472_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_473_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_474_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_475_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_476_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_477_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_478_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_479_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_479_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_479_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_479_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_479_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_479_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_47_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_480_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_481_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_482_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_483_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_484_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_485_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_486_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_487_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_488_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_489_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_48_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_490_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_491_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_492_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_493_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_494_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_495_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_496_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_497_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_498_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_499_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_4_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_500_0\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal ARDUINO_IO0_reg_i_500_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_501_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_501_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_501_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_501_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_502_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_503_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_504_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_505_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_505_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_506_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_507_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_507_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_507_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_507_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_507_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_507_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_507_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_507_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_508_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_509_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_50_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_510_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_511_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_512_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_513_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_514_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_515_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_516_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_516_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_516_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_516_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_51_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_51_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_51_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_521_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_521_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_521_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_521_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_522_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_524_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_525_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_526_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_527_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_528_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_529_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_52_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_52_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_52_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_52_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_530_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_530_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_530_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_530_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_530_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_530_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_530_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_530_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_531_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_531_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_531_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_531_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_531_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_532_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_532_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_532_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_532_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_532_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_532_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_532_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_532_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_533_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_533_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_533_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_533_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_533_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_533_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_534_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_534_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_534_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_534_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_534_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_534_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_534_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_535_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_535_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_535_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_535_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_536_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_537_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_538_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_539_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_539_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_53_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_540_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_541_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_542_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_543_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_544_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_545_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_546_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_546_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_546_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_546_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_546_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_546_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_546_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_546_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_547_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_548_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_549_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_550_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_551_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_552_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_553_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_554_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_555_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_555_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_555_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_555_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_555_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_555_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_555_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_555_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_556_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_557_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_558_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_559_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_55_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_55_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_55_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_55_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_560_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_560_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_560_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_560_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_565_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_566_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_567_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_56_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_571_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_572_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_572_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_572_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_572_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_573_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_574_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_575_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_576_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_577_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_578_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_578_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_578_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_578_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_579_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_57_0\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal ARDUINO_IO0_reg_i_57_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_57_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_57_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_57_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_57_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_57_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_57_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_57_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_580_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_581_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_582_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_583_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_584_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_585_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_586_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_586_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_586_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_586_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_588_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_588_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_588_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_588_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_589_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_58_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_58_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_58_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_58_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_590_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_591_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_592_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_592_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_593_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_593_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_593_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_593_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_593_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_593_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_593_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_593_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_594_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_595_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_595_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_595_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_595_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_595_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_595_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_595_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_595_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_596_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_597_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_598_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_599_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_5_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_600_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_601_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_602_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_603_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_604_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_604_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_604_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_604_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_604_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_604_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_604_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_604_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_605_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_605_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_605_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_605_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_610_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_610_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_610_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_610_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_611_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_612_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_614_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_615_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_616_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_617_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_619_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_619_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_619_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_619_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_619_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_619_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_619_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_620_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_621_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_622_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_623_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_624_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_625_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_626_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_626_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_626_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_626_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_626_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_626_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_627_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_628_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_629_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_62_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_62_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_62_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_62_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_630_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_631_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_632_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_633_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_634_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_635_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_636_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_637_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_638_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_639_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_63_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_640_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_641_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_642_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal ARDUINO_IO0_reg_i_642_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_643_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_643_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_643_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_643_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_644_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_645_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_646_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_647_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \^arduino_io0_reg_i_647_1\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal ARDUINO_IO0_reg_i_647_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_648_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_649_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_649_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_649_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_649_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_649_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_649_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_649_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_649_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_64_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_650_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_651_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_652_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_653_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_654_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_655_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_656_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_657_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_658_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_658_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_658_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_658_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_65_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_663_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_663_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_663_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_663_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_666_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_667_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_66_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_670_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_671_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_672_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_672_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_672_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_673_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_673_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_673_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_674_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_674_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_674_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_674_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_674_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_675_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_675_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_675_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_675_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_676_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_676_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_676_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_676_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_676_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_677_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_677_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_677_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_677_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_678_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_679_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_67_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_680_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_681_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_681_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_682_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_683_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_684_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_685_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_686_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_687_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_688_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_688_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_688_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_688_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_688_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_688_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_688_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_688_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_689_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_68_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_690_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_691_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_692_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_693_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_694_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_695_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_696_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_697_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_697_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_697_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_697_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_697_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_697_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_697_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_697_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_698_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_699_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_69_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_6_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_700_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_701_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_702_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_702_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_702_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_702_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_707_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_708_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_709_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_70_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_70_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_713_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_714_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_714_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_714_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_714_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_715_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_716_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_717_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_718_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_719_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_719_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_719_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_719_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_71_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_720_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_721_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_722_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_723_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_724_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_724_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_724_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_724_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_724_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_724_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_725_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_725_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_725_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_725_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_726_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_726_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_726_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_727_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_727_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_727_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_727_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_728_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_729_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_72_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_730_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_731_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_731_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_732_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_733_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_734_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_735_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_736_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_737_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_738_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_738_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_738_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_738_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_738_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_738_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_738_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_738_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_739_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_73_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_740_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_741_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_742_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_743_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_744_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_745_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_746_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_747_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_747_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_747_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_747_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_747_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_747_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_747_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_747_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_748_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_749_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_74_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_750_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_751_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_752_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_752_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_752_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_752_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_757_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_758_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_759_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_763_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_764_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_764_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_764_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_764_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_765_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_766_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_767_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_768_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_769_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_76_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_770_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_771_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_771_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_771_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_771_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_772_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_773_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_774_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_775_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_776_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_777_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_778_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_779_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_779_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_779_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_779_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_77_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_77_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_77_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_781_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_781_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_781_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_781_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_782_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_783_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_784_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_785_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_785_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_786_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_787_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_787_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_787_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_787_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_787_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_787_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_787_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_787_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_788_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_789_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_789_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_789_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_789_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_789_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_789_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_789_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_789_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_78_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_78_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_78_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_78_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_790_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_791_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_792_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_793_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_794_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_795_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_796_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_797_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_798_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_798_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_798_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_798_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_798_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_798_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_798_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_798_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_799_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_799_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_799_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_799_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_79_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_7_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_804_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_804_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_804_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_804_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_805_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_806_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_808_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_809_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_810_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_811_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_813_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_814_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_814_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_814_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_814_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_814_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_814_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_814_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_815_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_816_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_817_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_818_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_819_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_81_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_81_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_81_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_81_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_820_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_821_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_822_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_823_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_823_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_823_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_823_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_823_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_823_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_824_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_825_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_826_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_827_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_828_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_829_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_82_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_830_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_831_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_832_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_833_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_834_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_835_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_836_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_837_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_838_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_839_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_83_0\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal ARDUINO_IO0_reg_i_83_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_83_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_83_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_83_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_83_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_83_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_83_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_83_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_840_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_841_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_842_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_843_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_844_0\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal ARDUINO_IO0_reg_i_844_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_845_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_845_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_845_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_845_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_846_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_847_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_848_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_849_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_849_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_84_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_84_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_84_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_84_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_850_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_850_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_850_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_850_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_850_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_850_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_850_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_850_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_851_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_852_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_853_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_854_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_855_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_856_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_857_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_858_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_859_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_859_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_859_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_859_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_859_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_859_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_859_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_859_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_860_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_861_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_862_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_863_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_864_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_864_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_864_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_864_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_869_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_869_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_869_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_869_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_870_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_871_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_872_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_873_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_874_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_875_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_876_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_877_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_877_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_878_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_878_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_878_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_878_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_878_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_878_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_878_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_878_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_879_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_880_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_881_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_882_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_883_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_883_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_883_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_883_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_883_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_883_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_884_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_885_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_886_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_887_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_888_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_889_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_88_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_88_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_88_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_88_n_3 : STD_LOGIC;
  signal \^arduino_io0_reg_i_890_0\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal ARDUINO_IO0_reg_i_890_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_890_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_890_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_890_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_891_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_891_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_891_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_891_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_892_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_893_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_894_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_895_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_895_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_896_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_897_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_898_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_899_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_8_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_900_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_901_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_902_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_902_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_902_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_902_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_902_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_902_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_902_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_902_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_903_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_904_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_905_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_906_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_907_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_908_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_909_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_910_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_911_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_911_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_911_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_911_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_911_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_911_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_911_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_911_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_912_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_913_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_914_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_915_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_916_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_916_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_916_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_916_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_921_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_922_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_923_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_927_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_928_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_928_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_928_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_928_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_929_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_930_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_931_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_932_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_933_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_933_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_933_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_933_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_934_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_935_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_936_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_937_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_938_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_938_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_938_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_938_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_938_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_938_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_939_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_939_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_939_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_939_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_93_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_940_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_940_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_940_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_941_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_941_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_941_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_941_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_942_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_943_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_944_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_945_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_945_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_946_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_946_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_946_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_946_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_946_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_946_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_946_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_946_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_947_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_948_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_948_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_948_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_948_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_948_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_948_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_948_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_948_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_949_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_950_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_951_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_952_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_953_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_954_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_955_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_956_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_957_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_957_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_957_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_957_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_957_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_957_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_957_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_957_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_958_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_958_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_958_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_958_n_3 : STD_LOGIC;
  signal \^arduino_io0_reg_i_96\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_963_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_963_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_963_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_963_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_964_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_965_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_967_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_968_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_969_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_970_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_972_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_972_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_972_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_972_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_972_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_972_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_972_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_973_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_974_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_975_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_976_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_977_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_978_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_978_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_978_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_978_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_978_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_978_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_979_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_97_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_980_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_981_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_982_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_983_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_984_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_985_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_986_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_987_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_988_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_989_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_98_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_990_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_991_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_992_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_993_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal ARDUINO_IO0_reg_i_993_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_994_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_994_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_994_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_994_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_995_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_996_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_997_n_0 : STD_LOGIC;
  signal \^arduino_io0_reg_i_998_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal ARDUINO_IO0_reg_i_998_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_999_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_999_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_999_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_999_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_999_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_999_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_999_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_999_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_99_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_9_n_0 : STD_LOGIC;
  signal ARDUINO_IO1_reg_i_1_n_0 : STD_LOGIC;
  signal ARDUINO_IO2_reg_i_1_n_0 : STD_LOGIC;
  signal ARDUINO_IO3_reg_i_1_n_0 : STD_LOGIC;
  signal ARDUINO_IO4_reg_i_1_n_0 : STD_LOGIC;
  signal ARDUINO_IO5_reg_i_1_n_0 : STD_LOGIC;
  signal ARDUINO_IO6_reg_i_1_n_0 : STD_LOGIC;
  signal \^arduino_io7\ : STD_LOGIC;
  signal ARDUINO_IO7_i_1_n_0 : STD_LOGIC;
  signal \^co\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal \^o\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^pl_led_g\ : STD_LOGIC;
  signal PL_LED_G_i_1_n_0 : STD_LOGIC;
  signal PL_LED_G_i_2_n_0 : STD_LOGIC;
  signal \^pl_led_r\ : STD_LOGIC;
  signal PL_LED_R_i_1_n_0 : STD_LOGIC;
  signal al_active_i_1_n_0 : STD_LOGIC;
  signal al_active_i_2_n_0 : STD_LOGIC;
  signal al_active_reg_n_0 : STD_LOGIC;
  signal beep0 : STD_LOGIC;
  signal \beep[0]_i_12_n_0\ : STD_LOGIC;
  signal \beep[0]_i_13_n_0\ : STD_LOGIC;
  signal \beep[0]_i_14_n_0\ : STD_LOGIC;
  signal \beep[0]_i_3_n_0\ : STD_LOGIC;
  signal \beep[0]_i_8_n_0\ : STD_LOGIC;
  signal \beep[0]_i_9_n_0\ : STD_LOGIC;
  signal beep_reg : STD_LOGIC_VECTOR ( 22 downto 0 );
  signal \beep_reg[0]_i_10_n_0\ : STD_LOGIC;
  signal \beep_reg[0]_i_10_n_1\ : STD_LOGIC;
  signal \beep_reg[0]_i_10_n_2\ : STD_LOGIC;
  signal \beep_reg[0]_i_10_n_3\ : STD_LOGIC;
  signal \beep_reg[0]_i_10_n_4\ : STD_LOGIC;
  signal \beep_reg[0]_i_10_n_5\ : STD_LOGIC;
  signal \beep_reg[0]_i_10_n_6\ : STD_LOGIC;
  signal \beep_reg[0]_i_10_n_7\ : STD_LOGIC;
  signal \beep_reg[0]_i_11_n_3\ : STD_LOGIC;
  signal \beep_reg[0]_i_11_n_6\ : STD_LOGIC;
  signal \beep_reg[0]_i_11_n_7\ : STD_LOGIC;
  signal \beep_reg[0]_i_2_n_0\ : STD_LOGIC;
  signal \beep_reg[0]_i_2_n_1\ : STD_LOGIC;
  signal \beep_reg[0]_i_2_n_2\ : STD_LOGIC;
  signal \beep_reg[0]_i_2_n_3\ : STD_LOGIC;
  signal \beep_reg[0]_i_2_n_4\ : STD_LOGIC;
  signal \beep_reg[0]_i_2_n_5\ : STD_LOGIC;
  signal \beep_reg[0]_i_2_n_6\ : STD_LOGIC;
  signal \beep_reg[0]_i_2_n_7\ : STD_LOGIC;
  signal \beep_reg[0]_i_4_n_0\ : STD_LOGIC;
  signal \beep_reg[0]_i_4_n_1\ : STD_LOGIC;
  signal \beep_reg[0]_i_4_n_2\ : STD_LOGIC;
  signal \beep_reg[0]_i_4_n_3\ : STD_LOGIC;
  signal \beep_reg[0]_i_4_n_4\ : STD_LOGIC;
  signal \beep_reg[0]_i_4_n_5\ : STD_LOGIC;
  signal \beep_reg[0]_i_4_n_6\ : STD_LOGIC;
  signal \beep_reg[0]_i_4_n_7\ : STD_LOGIC;
  signal \beep_reg[0]_i_5_n_0\ : STD_LOGIC;
  signal \beep_reg[0]_i_5_n_1\ : STD_LOGIC;
  signal \beep_reg[0]_i_5_n_2\ : STD_LOGIC;
  signal \beep_reg[0]_i_5_n_3\ : STD_LOGIC;
  signal \beep_reg[0]_i_5_n_4\ : STD_LOGIC;
  signal \beep_reg[0]_i_5_n_5\ : STD_LOGIC;
  signal \beep_reg[0]_i_5_n_6\ : STD_LOGIC;
  signal \beep_reg[0]_i_5_n_7\ : STD_LOGIC;
  signal \beep_reg[0]_i_6_n_0\ : STD_LOGIC;
  signal \beep_reg[0]_i_6_n_1\ : STD_LOGIC;
  signal \beep_reg[0]_i_6_n_2\ : STD_LOGIC;
  signal \beep_reg[0]_i_6_n_3\ : STD_LOGIC;
  signal \beep_reg[0]_i_6_n_4\ : STD_LOGIC;
  signal \beep_reg[0]_i_6_n_5\ : STD_LOGIC;
  signal \beep_reg[0]_i_6_n_6\ : STD_LOGIC;
  signal \beep_reg[0]_i_6_n_7\ : STD_LOGIC;
  signal \beep_reg[0]_i_7_n_0\ : STD_LOGIC;
  signal \beep_reg[0]_i_7_n_1\ : STD_LOGIC;
  signal \beep_reg[0]_i_7_n_2\ : STD_LOGIC;
  signal \beep_reg[0]_i_7_n_3\ : STD_LOGIC;
  signal \beep_reg[0]_i_7_n_4\ : STD_LOGIC;
  signal \beep_reg[0]_i_7_n_5\ : STD_LOGIC;
  signal \beep_reg[0]_i_7_n_6\ : STD_LOGIC;
  signal \beep_reg[0]_i_7_n_7\ : STD_LOGIC;
  signal \beep_reg[12]_i_1_n_0\ : STD_LOGIC;
  signal \beep_reg[12]_i_1_n_1\ : STD_LOGIC;
  signal \beep_reg[12]_i_1_n_2\ : STD_LOGIC;
  signal \beep_reg[12]_i_1_n_3\ : STD_LOGIC;
  signal \beep_reg[12]_i_1_n_4\ : STD_LOGIC;
  signal \beep_reg[12]_i_1_n_5\ : STD_LOGIC;
  signal \beep_reg[12]_i_1_n_6\ : STD_LOGIC;
  signal \beep_reg[12]_i_1_n_7\ : STD_LOGIC;
  signal \beep_reg[16]_i_1_n_0\ : STD_LOGIC;
  signal \beep_reg[16]_i_1_n_1\ : STD_LOGIC;
  signal \beep_reg[16]_i_1_n_2\ : STD_LOGIC;
  signal \beep_reg[16]_i_1_n_3\ : STD_LOGIC;
  signal \beep_reg[16]_i_1_n_4\ : STD_LOGIC;
  signal \beep_reg[16]_i_1_n_5\ : STD_LOGIC;
  signal \beep_reg[16]_i_1_n_6\ : STD_LOGIC;
  signal \beep_reg[16]_i_1_n_7\ : STD_LOGIC;
  signal \beep_reg[20]_i_1_n_2\ : STD_LOGIC;
  signal \beep_reg[20]_i_1_n_3\ : STD_LOGIC;
  signal \beep_reg[20]_i_1_n_5\ : STD_LOGIC;
  signal \beep_reg[20]_i_1_n_6\ : STD_LOGIC;
  signal \beep_reg[20]_i_1_n_7\ : STD_LOGIC;
  signal \beep_reg[4]_i_1_n_0\ : STD_LOGIC;
  signal \beep_reg[4]_i_1_n_1\ : STD_LOGIC;
  signal \beep_reg[4]_i_1_n_2\ : STD_LOGIC;
  signal \beep_reg[4]_i_1_n_3\ : STD_LOGIC;
  signal \beep_reg[4]_i_1_n_4\ : STD_LOGIC;
  signal \beep_reg[4]_i_1_n_5\ : STD_LOGIC;
  signal \beep_reg[4]_i_1_n_6\ : STD_LOGIC;
  signal \beep_reg[4]_i_1_n_7\ : STD_LOGIC;
  signal \beep_reg[8]_i_1_n_0\ : STD_LOGIC;
  signal \beep_reg[8]_i_1_n_1\ : STD_LOGIC;
  signal \beep_reg[8]_i_1_n_2\ : STD_LOGIC;
  signal \beep_reg[8]_i_1_n_3\ : STD_LOGIC;
  signal \beep_reg[8]_i_1_n_4\ : STD_LOGIC;
  signal \beep_reg[8]_i_1_n_5\ : STD_LOGIC;
  signal \beep_reg[8]_i_1_n_6\ : STD_LOGIC;
  signal \beep_reg[8]_i_1_n_7\ : STD_LOGIC;
  signal bounceCLK : STD_LOGIC;
  signal bounceCLK_i_1_n_0 : STD_LOGIC;
  signal cd_WE : STD_LOGIC;
  signal cd_WE_i_1_n_0 : STD_LOGIC;
  signal cd_active_i_1_n_0 : STD_LOGIC;
  signal cd_active_reg_n_0 : STD_LOGIC;
  signal clear : STD_LOGIC;
  signal \colontick[0]_i_12_n_0\ : STD_LOGIC;
  signal \colontick[0]_i_13_n_0\ : STD_LOGIC;
  signal \colontick[0]_i_14_n_0\ : STD_LOGIC;
  signal \colontick[0]_i_1_n_0\ : STD_LOGIC;
  signal \colontick[0]_i_3_n_0\ : STD_LOGIC;
  signal \colontick[0]_i_6_n_0\ : STD_LOGIC;
  signal \colontick[0]_i_7_n_0\ : STD_LOGIC;
  signal colontick_reg : STD_LOGIC_VECTOR ( 25 downto 0 );
  signal \colontick_reg[0]_i_10_n_0\ : STD_LOGIC;
  signal \colontick_reg[0]_i_10_n_1\ : STD_LOGIC;
  signal \colontick_reg[0]_i_10_n_2\ : STD_LOGIC;
  signal \colontick_reg[0]_i_10_n_3\ : STD_LOGIC;
  signal \colontick_reg[0]_i_10_n_4\ : STD_LOGIC;
  signal \colontick_reg[0]_i_10_n_5\ : STD_LOGIC;
  signal \colontick_reg[0]_i_10_n_6\ : STD_LOGIC;
  signal \colontick_reg[0]_i_10_n_7\ : STD_LOGIC;
  signal \colontick_reg[0]_i_11_n_0\ : STD_LOGIC;
  signal \colontick_reg[0]_i_11_n_1\ : STD_LOGIC;
  signal \colontick_reg[0]_i_11_n_2\ : STD_LOGIC;
  signal \colontick_reg[0]_i_11_n_3\ : STD_LOGIC;
  signal \colontick_reg[0]_i_11_n_4\ : STD_LOGIC;
  signal \colontick_reg[0]_i_11_n_5\ : STD_LOGIC;
  signal \colontick_reg[0]_i_11_n_6\ : STD_LOGIC;
  signal \colontick_reg[0]_i_11_n_7\ : STD_LOGIC;
  signal \colontick_reg[0]_i_15_n_7\ : STD_LOGIC;
  signal \colontick_reg[0]_i_2_n_0\ : STD_LOGIC;
  signal \colontick_reg[0]_i_2_n_1\ : STD_LOGIC;
  signal \colontick_reg[0]_i_2_n_2\ : STD_LOGIC;
  signal \colontick_reg[0]_i_2_n_3\ : STD_LOGIC;
  signal \colontick_reg[0]_i_2_n_4\ : STD_LOGIC;
  signal \colontick_reg[0]_i_2_n_5\ : STD_LOGIC;
  signal \colontick_reg[0]_i_2_n_6\ : STD_LOGIC;
  signal \colontick_reg[0]_i_2_n_7\ : STD_LOGIC;
  signal \colontick_reg[0]_i_4_n_0\ : STD_LOGIC;
  signal \colontick_reg[0]_i_4_n_1\ : STD_LOGIC;
  signal \colontick_reg[0]_i_4_n_2\ : STD_LOGIC;
  signal \colontick_reg[0]_i_4_n_3\ : STD_LOGIC;
  signal \colontick_reg[0]_i_4_n_4\ : STD_LOGIC;
  signal \colontick_reg[0]_i_4_n_5\ : STD_LOGIC;
  signal \colontick_reg[0]_i_4_n_6\ : STD_LOGIC;
  signal \colontick_reg[0]_i_4_n_7\ : STD_LOGIC;
  signal \colontick_reg[0]_i_5_n_0\ : STD_LOGIC;
  signal \colontick_reg[0]_i_5_n_1\ : STD_LOGIC;
  signal \colontick_reg[0]_i_5_n_2\ : STD_LOGIC;
  signal \colontick_reg[0]_i_5_n_3\ : STD_LOGIC;
  signal \colontick_reg[0]_i_5_n_4\ : STD_LOGIC;
  signal \colontick_reg[0]_i_5_n_5\ : STD_LOGIC;
  signal \colontick_reg[0]_i_5_n_6\ : STD_LOGIC;
  signal \colontick_reg[0]_i_5_n_7\ : STD_LOGIC;
  signal \colontick_reg[0]_i_8_n_0\ : STD_LOGIC;
  signal \colontick_reg[0]_i_8_n_1\ : STD_LOGIC;
  signal \colontick_reg[0]_i_8_n_2\ : STD_LOGIC;
  signal \colontick_reg[0]_i_8_n_3\ : STD_LOGIC;
  signal \colontick_reg[0]_i_8_n_4\ : STD_LOGIC;
  signal \colontick_reg[0]_i_8_n_5\ : STD_LOGIC;
  signal \colontick_reg[0]_i_8_n_6\ : STD_LOGIC;
  signal \colontick_reg[0]_i_8_n_7\ : STD_LOGIC;
  signal \colontick_reg[0]_i_9_n_0\ : STD_LOGIC;
  signal \colontick_reg[0]_i_9_n_1\ : STD_LOGIC;
  signal \colontick_reg[0]_i_9_n_2\ : STD_LOGIC;
  signal \colontick_reg[0]_i_9_n_3\ : STD_LOGIC;
  signal \colontick_reg[0]_i_9_n_4\ : STD_LOGIC;
  signal \colontick_reg[0]_i_9_n_5\ : STD_LOGIC;
  signal \colontick_reg[0]_i_9_n_6\ : STD_LOGIC;
  signal \colontick_reg[0]_i_9_n_7\ : STD_LOGIC;
  signal \colontick_reg[12]_i_1_n_0\ : STD_LOGIC;
  signal \colontick_reg[12]_i_1_n_1\ : STD_LOGIC;
  signal \colontick_reg[12]_i_1_n_2\ : STD_LOGIC;
  signal \colontick_reg[12]_i_1_n_3\ : STD_LOGIC;
  signal \colontick_reg[12]_i_1_n_4\ : STD_LOGIC;
  signal \colontick_reg[12]_i_1_n_5\ : STD_LOGIC;
  signal \colontick_reg[12]_i_1_n_6\ : STD_LOGIC;
  signal \colontick_reg[12]_i_1_n_7\ : STD_LOGIC;
  signal \colontick_reg[16]_i_1_n_0\ : STD_LOGIC;
  signal \colontick_reg[16]_i_1_n_1\ : STD_LOGIC;
  signal \colontick_reg[16]_i_1_n_2\ : STD_LOGIC;
  signal \colontick_reg[16]_i_1_n_3\ : STD_LOGIC;
  signal \colontick_reg[16]_i_1_n_4\ : STD_LOGIC;
  signal \colontick_reg[16]_i_1_n_5\ : STD_LOGIC;
  signal \colontick_reg[16]_i_1_n_6\ : STD_LOGIC;
  signal \colontick_reg[16]_i_1_n_7\ : STD_LOGIC;
  signal \colontick_reg[20]_i_1_n_0\ : STD_LOGIC;
  signal \colontick_reg[20]_i_1_n_1\ : STD_LOGIC;
  signal \colontick_reg[20]_i_1_n_2\ : STD_LOGIC;
  signal \colontick_reg[20]_i_1_n_3\ : STD_LOGIC;
  signal \colontick_reg[20]_i_1_n_4\ : STD_LOGIC;
  signal \colontick_reg[20]_i_1_n_5\ : STD_LOGIC;
  signal \colontick_reg[20]_i_1_n_6\ : STD_LOGIC;
  signal \colontick_reg[20]_i_1_n_7\ : STD_LOGIC;
  signal \colontick_reg[24]_i_1_n_3\ : STD_LOGIC;
  signal \colontick_reg[24]_i_1_n_6\ : STD_LOGIC;
  signal \colontick_reg[24]_i_1_n_7\ : STD_LOGIC;
  signal \colontick_reg[4]_i_1_n_0\ : STD_LOGIC;
  signal \colontick_reg[4]_i_1_n_1\ : STD_LOGIC;
  signal \colontick_reg[4]_i_1_n_2\ : STD_LOGIC;
  signal \colontick_reg[4]_i_1_n_3\ : STD_LOGIC;
  signal \colontick_reg[4]_i_1_n_4\ : STD_LOGIC;
  signal \colontick_reg[4]_i_1_n_5\ : STD_LOGIC;
  signal \colontick_reg[4]_i_1_n_6\ : STD_LOGIC;
  signal \colontick_reg[4]_i_1_n_7\ : STD_LOGIC;
  signal \colontick_reg[8]_i_1_n_0\ : STD_LOGIC;
  signal \colontick_reg[8]_i_1_n_1\ : STD_LOGIC;
  signal \colontick_reg[8]_i_1_n_2\ : STD_LOGIC;
  signal \colontick_reg[8]_i_1_n_3\ : STD_LOGIC;
  signal \colontick_reg[8]_i_1_n_4\ : STD_LOGIC;
  signal \colontick_reg[8]_i_1_n_5\ : STD_LOGIC;
  signal \colontick_reg[8]_i_1_n_6\ : STD_LOGIC;
  signal \colontick_reg[8]_i_1_n_7\ : STD_LOGIC;
  signal \debounce[0]_i_11_n_0\ : STD_LOGIC;
  signal \debounce[0]_i_12_n_0\ : STD_LOGIC;
  signal \debounce[0]_i_13_n_0\ : STD_LOGIC;
  signal \debounce[0]_i_1_n_0\ : STD_LOGIC;
  signal \debounce[0]_i_3_n_0\ : STD_LOGIC;
  signal \debounce[0]_i_7_n_0\ : STD_LOGIC;
  signal \debounce[0]_i_8_n_0\ : STD_LOGIC;
  signal debounce_reg : STD_LOGIC_VECTOR ( 22 downto 0 );
  signal \debounce_reg[0]_i_10_n_0\ : STD_LOGIC;
  signal \debounce_reg[0]_i_10_n_1\ : STD_LOGIC;
  signal \debounce_reg[0]_i_10_n_2\ : STD_LOGIC;
  signal \debounce_reg[0]_i_10_n_3\ : STD_LOGIC;
  signal \debounce_reg[0]_i_10_n_4\ : STD_LOGIC;
  signal \debounce_reg[0]_i_10_n_5\ : STD_LOGIC;
  signal \debounce_reg[0]_i_10_n_6\ : STD_LOGIC;
  signal \debounce_reg[0]_i_10_n_7\ : STD_LOGIC;
  signal \debounce_reg[0]_i_14_n_0\ : STD_LOGIC;
  signal \debounce_reg[0]_i_14_n_1\ : STD_LOGIC;
  signal \debounce_reg[0]_i_14_n_2\ : STD_LOGIC;
  signal \debounce_reg[0]_i_14_n_3\ : STD_LOGIC;
  signal \debounce_reg[0]_i_14_n_4\ : STD_LOGIC;
  signal \debounce_reg[0]_i_14_n_5\ : STD_LOGIC;
  signal \debounce_reg[0]_i_14_n_6\ : STD_LOGIC;
  signal \debounce_reg[0]_i_14_n_7\ : STD_LOGIC;
  signal \debounce_reg[0]_i_2_n_0\ : STD_LOGIC;
  signal \debounce_reg[0]_i_2_n_1\ : STD_LOGIC;
  signal \debounce_reg[0]_i_2_n_2\ : STD_LOGIC;
  signal \debounce_reg[0]_i_2_n_3\ : STD_LOGIC;
  signal \debounce_reg[0]_i_2_n_4\ : STD_LOGIC;
  signal \debounce_reg[0]_i_2_n_5\ : STD_LOGIC;
  signal \debounce_reg[0]_i_2_n_6\ : STD_LOGIC;
  signal \debounce_reg[0]_i_2_n_7\ : STD_LOGIC;
  signal \debounce_reg[0]_i_4_n_0\ : STD_LOGIC;
  signal \debounce_reg[0]_i_4_n_1\ : STD_LOGIC;
  signal \debounce_reg[0]_i_4_n_2\ : STD_LOGIC;
  signal \debounce_reg[0]_i_4_n_3\ : STD_LOGIC;
  signal \debounce_reg[0]_i_4_n_4\ : STD_LOGIC;
  signal \debounce_reg[0]_i_4_n_5\ : STD_LOGIC;
  signal \debounce_reg[0]_i_4_n_6\ : STD_LOGIC;
  signal \debounce_reg[0]_i_4_n_7\ : STD_LOGIC;
  signal \debounce_reg[0]_i_5_n_0\ : STD_LOGIC;
  signal \debounce_reg[0]_i_5_n_1\ : STD_LOGIC;
  signal \debounce_reg[0]_i_5_n_2\ : STD_LOGIC;
  signal \debounce_reg[0]_i_5_n_3\ : STD_LOGIC;
  signal \debounce_reg[0]_i_5_n_4\ : STD_LOGIC;
  signal \debounce_reg[0]_i_5_n_5\ : STD_LOGIC;
  signal \debounce_reg[0]_i_5_n_6\ : STD_LOGIC;
  signal \debounce_reg[0]_i_5_n_7\ : STD_LOGIC;
  signal \debounce_reg[0]_i_6_n_0\ : STD_LOGIC;
  signal \debounce_reg[0]_i_6_n_1\ : STD_LOGIC;
  signal \debounce_reg[0]_i_6_n_2\ : STD_LOGIC;
  signal \debounce_reg[0]_i_6_n_3\ : STD_LOGIC;
  signal \debounce_reg[0]_i_6_n_4\ : STD_LOGIC;
  signal \debounce_reg[0]_i_6_n_5\ : STD_LOGIC;
  signal \debounce_reg[0]_i_6_n_6\ : STD_LOGIC;
  signal \debounce_reg[0]_i_6_n_7\ : STD_LOGIC;
  signal \debounce_reg[0]_i_9_n_3\ : STD_LOGIC;
  signal \debounce_reg[0]_i_9_n_6\ : STD_LOGIC;
  signal \debounce_reg[0]_i_9_n_7\ : STD_LOGIC;
  signal \debounce_reg[12]_i_1_n_0\ : STD_LOGIC;
  signal \debounce_reg[12]_i_1_n_1\ : STD_LOGIC;
  signal \debounce_reg[12]_i_1_n_2\ : STD_LOGIC;
  signal \debounce_reg[12]_i_1_n_3\ : STD_LOGIC;
  signal \debounce_reg[12]_i_1_n_4\ : STD_LOGIC;
  signal \debounce_reg[12]_i_1_n_5\ : STD_LOGIC;
  signal \debounce_reg[12]_i_1_n_6\ : STD_LOGIC;
  signal \debounce_reg[12]_i_1_n_7\ : STD_LOGIC;
  signal \debounce_reg[16]_i_1_n_0\ : STD_LOGIC;
  signal \debounce_reg[16]_i_1_n_1\ : STD_LOGIC;
  signal \debounce_reg[16]_i_1_n_2\ : STD_LOGIC;
  signal \debounce_reg[16]_i_1_n_3\ : STD_LOGIC;
  signal \debounce_reg[16]_i_1_n_4\ : STD_LOGIC;
  signal \debounce_reg[16]_i_1_n_5\ : STD_LOGIC;
  signal \debounce_reg[16]_i_1_n_6\ : STD_LOGIC;
  signal \debounce_reg[16]_i_1_n_7\ : STD_LOGIC;
  signal \debounce_reg[20]_i_1_n_2\ : STD_LOGIC;
  signal \debounce_reg[20]_i_1_n_3\ : STD_LOGIC;
  signal \debounce_reg[20]_i_1_n_5\ : STD_LOGIC;
  signal \debounce_reg[20]_i_1_n_6\ : STD_LOGIC;
  signal \debounce_reg[20]_i_1_n_7\ : STD_LOGIC;
  signal \debounce_reg[4]_i_1_n_0\ : STD_LOGIC;
  signal \debounce_reg[4]_i_1_n_1\ : STD_LOGIC;
  signal \debounce_reg[4]_i_1_n_2\ : STD_LOGIC;
  signal \debounce_reg[4]_i_1_n_3\ : STD_LOGIC;
  signal \debounce_reg[4]_i_1_n_4\ : STD_LOGIC;
  signal \debounce_reg[4]_i_1_n_5\ : STD_LOGIC;
  signal \debounce_reg[4]_i_1_n_6\ : STD_LOGIC;
  signal \debounce_reg[4]_i_1_n_7\ : STD_LOGIC;
  signal \debounce_reg[8]_i_1_n_0\ : STD_LOGIC;
  signal \debounce_reg[8]_i_1_n_1\ : STD_LOGIC;
  signal \debounce_reg[8]_i_1_n_2\ : STD_LOGIC;
  signal \debounce_reg[8]_i_1_n_3\ : STD_LOGIC;
  signal \debounce_reg[8]_i_1_n_4\ : STD_LOGIC;
  signal \debounce_reg[8]_i_1_n_5\ : STD_LOGIC;
  signal \debounce_reg[8]_i_1_n_6\ : STD_LOGIC;
  signal \debounce_reg[8]_i_1_n_7\ : STD_LOGIC;
  signal digit : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \digit[0]_i_1_n_0\ : STD_LOGIC;
  signal \digit[1]_i_1_n_0\ : STD_LOGIC;
  signal \hour[0]_i_1_n_0\ : STD_LOGIC;
  signal \hour[1]_i_1_n_0\ : STD_LOGIC;
  signal \hour[1]_i_2_n_0\ : STD_LOGIC;
  signal \hour[1]_i_3_n_0\ : STD_LOGIC;
  signal \hour[2]_i_1_n_0\ : STD_LOGIC;
  signal \hour[2]_i_2_n_0\ : STD_LOGIC;
  signal \hour[2]_i_3_n_0\ : STD_LOGIC;
  signal \hour[2]_i_4_n_0\ : STD_LOGIC;
  signal \hour[3]_i_1_n_0\ : STD_LOGIC;
  signal \hour[3]_i_2_n_0\ : STD_LOGIC;
  signal \hour[4]_i_1_n_0\ : STD_LOGIC;
  signal \hour[4]_i_2_n_0\ : STD_LOGIC;
  signal \hour_al[0]_i_1_n_0\ : STD_LOGIC;
  signal \hour_al[1]_i_1_n_0\ : STD_LOGIC;
  signal \hour_al[2]_i_1_n_0\ : STD_LOGIC;
  signal \hour_al[3]_i_1_n_0\ : STD_LOGIC;
  signal \hour_al[4]_i_1_n_0\ : STD_LOGIC;
  signal \hour_al[4]_i_2_n_0\ : STD_LOGIC;
  signal \^hour_al_reg[1]_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^hour_al_reg[1]_1\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^hour_al_reg[1]_2\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^hour_al_reg[1]_3\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal \^hour_al_reg[2]_0\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \^hour_al_reg[3]_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \hour_al_reg_n_0_[0]\ : STD_LOGIC;
  signal \hour_al_reg_n_0_[1]\ : STD_LOGIC;
  signal \hour_al_reg_n_0_[2]\ : STD_LOGIC;
  signal \hour_al_reg_n_0_[3]\ : STD_LOGIC;
  signal \hour_al_reg_n_0_[4]\ : STD_LOGIC;
  signal \^hour_reg[1]_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^hour_reg[1]_1\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^hour_reg[1]_2\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^hour_reg[1]_3\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal \^hour_reg[2]_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^hour_reg[3]_0\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal hour_set : STD_LOGIC;
  signal \hour_set[0]_i_1_n_0\ : STD_LOGIC;
  signal \hour_set[1]_i_1_n_0\ : STD_LOGIC;
  signal \hour_set[2]_i_1_n_0\ : STD_LOGIC;
  signal \hour_set[3]_i_1_n_0\ : STD_LOGIC;
  signal \hour_set[4]_i_1_n_0\ : STD_LOGIC;
  signal \hour_set[4]_i_2_n_0\ : STD_LOGIC;
  signal \hour_set[4]_i_3_n_0\ : STD_LOGIC;
  signal \hour_set_reg_n_0_[0]\ : STD_LOGIC;
  signal \hour_set_reg_n_0_[1]\ : STD_LOGIC;
  signal \hour_set_reg_n_0_[2]\ : STD_LOGIC;
  signal \hour_set_reg_n_0_[3]\ : STD_LOGIC;
  signal \hour_set_reg_n_0_[4]\ : STD_LOGIC;
  signal \interval[0]_i_10_n_0\ : STD_LOGIC;
  signal \interval[0]_i_12_n_0\ : STD_LOGIC;
  signal \interval[0]_i_3_n_0\ : STD_LOGIC;
  signal \interval[0]_i_4_n_0\ : STD_LOGIC;
  signal \interval[0]_i_7_n_0\ : STD_LOGIC;
  signal interval_reg : STD_LOGIC_VECTOR ( 18 downto 0 );
  signal \interval_reg[0]_i_11_n_0\ : STD_LOGIC;
  signal \interval_reg[0]_i_11_n_1\ : STD_LOGIC;
  signal \interval_reg[0]_i_11_n_2\ : STD_LOGIC;
  signal \interval_reg[0]_i_11_n_3\ : STD_LOGIC;
  signal \interval_reg[0]_i_11_n_4\ : STD_LOGIC;
  signal \interval_reg[0]_i_11_n_5\ : STD_LOGIC;
  signal \interval_reg[0]_i_11_n_6\ : STD_LOGIC;
  signal \interval_reg[0]_i_11_n_7\ : STD_LOGIC;
  signal \interval_reg[0]_i_2_n_0\ : STD_LOGIC;
  signal \interval_reg[0]_i_2_n_1\ : STD_LOGIC;
  signal \interval_reg[0]_i_2_n_2\ : STD_LOGIC;
  signal \interval_reg[0]_i_2_n_3\ : STD_LOGIC;
  signal \interval_reg[0]_i_2_n_4\ : STD_LOGIC;
  signal \interval_reg[0]_i_2_n_5\ : STD_LOGIC;
  signal \interval_reg[0]_i_2_n_6\ : STD_LOGIC;
  signal \interval_reg[0]_i_2_n_7\ : STD_LOGIC;
  signal \interval_reg[0]_i_5_n_0\ : STD_LOGIC;
  signal \interval_reg[0]_i_5_n_1\ : STD_LOGIC;
  signal \interval_reg[0]_i_5_n_2\ : STD_LOGIC;
  signal \interval_reg[0]_i_5_n_3\ : STD_LOGIC;
  signal \interval_reg[0]_i_5_n_4\ : STD_LOGIC;
  signal \interval_reg[0]_i_5_n_5\ : STD_LOGIC;
  signal \interval_reg[0]_i_5_n_6\ : STD_LOGIC;
  signal \interval_reg[0]_i_5_n_7\ : STD_LOGIC;
  signal \interval_reg[0]_i_6_n_0\ : STD_LOGIC;
  signal \interval_reg[0]_i_6_n_1\ : STD_LOGIC;
  signal \interval_reg[0]_i_6_n_2\ : STD_LOGIC;
  signal \interval_reg[0]_i_6_n_3\ : STD_LOGIC;
  signal \interval_reg[0]_i_6_n_4\ : STD_LOGIC;
  signal \interval_reg[0]_i_6_n_5\ : STD_LOGIC;
  signal \interval_reg[0]_i_6_n_6\ : STD_LOGIC;
  signal \interval_reg[0]_i_6_n_7\ : STD_LOGIC;
  signal \interval_reg[0]_i_8_n_0\ : STD_LOGIC;
  signal \interval_reg[0]_i_8_n_1\ : STD_LOGIC;
  signal \interval_reg[0]_i_8_n_2\ : STD_LOGIC;
  signal \interval_reg[0]_i_8_n_3\ : STD_LOGIC;
  signal \interval_reg[0]_i_8_n_4\ : STD_LOGIC;
  signal \interval_reg[0]_i_8_n_5\ : STD_LOGIC;
  signal \interval_reg[0]_i_8_n_6\ : STD_LOGIC;
  signal \interval_reg[0]_i_8_n_7\ : STD_LOGIC;
  signal \interval_reg[0]_i_9_n_3\ : STD_LOGIC;
  signal \interval_reg[0]_i_9_n_6\ : STD_LOGIC;
  signal \interval_reg[0]_i_9_n_7\ : STD_LOGIC;
  signal \interval_reg[12]_i_1_n_0\ : STD_LOGIC;
  signal \interval_reg[12]_i_1_n_1\ : STD_LOGIC;
  signal \interval_reg[12]_i_1_n_2\ : STD_LOGIC;
  signal \interval_reg[12]_i_1_n_3\ : STD_LOGIC;
  signal \interval_reg[12]_i_1_n_4\ : STD_LOGIC;
  signal \interval_reg[12]_i_1_n_5\ : STD_LOGIC;
  signal \interval_reg[12]_i_1_n_6\ : STD_LOGIC;
  signal \interval_reg[12]_i_1_n_7\ : STD_LOGIC;
  signal \interval_reg[16]_i_1_n_2\ : STD_LOGIC;
  signal \interval_reg[16]_i_1_n_3\ : STD_LOGIC;
  signal \interval_reg[16]_i_1_n_5\ : STD_LOGIC;
  signal \interval_reg[16]_i_1_n_6\ : STD_LOGIC;
  signal \interval_reg[16]_i_1_n_7\ : STD_LOGIC;
  signal \interval_reg[4]_i_1_n_0\ : STD_LOGIC;
  signal \interval_reg[4]_i_1_n_1\ : STD_LOGIC;
  signal \interval_reg[4]_i_1_n_2\ : STD_LOGIC;
  signal \interval_reg[4]_i_1_n_3\ : STD_LOGIC;
  signal \interval_reg[4]_i_1_n_4\ : STD_LOGIC;
  signal \interval_reg[4]_i_1_n_5\ : STD_LOGIC;
  signal \interval_reg[4]_i_1_n_6\ : STD_LOGIC;
  signal \interval_reg[4]_i_1_n_7\ : STD_LOGIC;
  signal \interval_reg[8]_i_1_n_0\ : STD_LOGIC;
  signal \interval_reg[8]_i_1_n_1\ : STD_LOGIC;
  signal \interval_reg[8]_i_1_n_2\ : STD_LOGIC;
  signal \interval_reg[8]_i_1_n_3\ : STD_LOGIC;
  signal \interval_reg[8]_i_1_n_4\ : STD_LOGIC;
  signal \interval_reg[8]_i_1_n_5\ : STD_LOGIC;
  signal \interval_reg[8]_i_1_n_6\ : STD_LOGIC;
  signal \interval_reg[8]_i_1_n_7\ : STD_LOGIC;
  signal min : STD_LOGIC_VECTOR ( 5 downto 0 );
  signal \min[0]_i_1_n_0\ : STD_LOGIC;
  signal \min[0]_i_2_n_0\ : STD_LOGIC;
  signal \min[1]_i_1_n_0\ : STD_LOGIC;
  signal \min[1]_i_2_n_0\ : STD_LOGIC;
  signal \min[1]_i_3_n_0\ : STD_LOGIC;
  signal \min[1]_i_4_n_0\ : STD_LOGIC;
  signal \min[2]_i_1_n_0\ : STD_LOGIC;
  signal \min[2]_i_2_n_0\ : STD_LOGIC;
  signal \min[3]_i_1_n_0\ : STD_LOGIC;
  signal \min[3]_i_2_n_0\ : STD_LOGIC;
  signal \min[4]_i_1_n_0\ : STD_LOGIC;
  signal \min[4]_i_2_n_0\ : STD_LOGIC;
  signal \min[4]_i_3_n_0\ : STD_LOGIC;
  signal \min[4]_i_4_n_0\ : STD_LOGIC;
  signal \min[5]_i_10_n_0\ : STD_LOGIC;
  signal \min[5]_i_12_n_0\ : STD_LOGIC;
  signal \min[5]_i_1_n_0\ : STD_LOGIC;
  signal \min[5]_i_2_n_0\ : STD_LOGIC;
  signal \min[5]_i_3_n_0\ : STD_LOGIC;
  signal \min[5]_i_4_n_0\ : STD_LOGIC;
  signal \min[5]_i_5_n_0\ : STD_LOGIC;
  signal \min[5]_i_6_n_0\ : STD_LOGIC;
  signal \min[5]_i_7_n_0\ : STD_LOGIC;
  signal \min[5]_i_8_n_0\ : STD_LOGIC;
  signal \min[5]_i_9_n_0\ : STD_LOGIC;
  signal \min_al[0]_i_1_n_0\ : STD_LOGIC;
  signal \min_al[1]_i_1_n_0\ : STD_LOGIC;
  signal \min_al[2]_i_1_n_0\ : STD_LOGIC;
  signal \min_al[3]_i_1_n_0\ : STD_LOGIC;
  signal \min_al[4]_i_1_n_0\ : STD_LOGIC;
  signal \min_al[5]_i_1_n_0\ : STD_LOGIC;
  signal \min_al[5]_i_2_n_0\ : STD_LOGIC;
  signal \min_al[5]_i_3_n_0\ : STD_LOGIC;
  signal \min_al[5]_i_4_n_0\ : STD_LOGIC;
  signal \^min_al_reg[1]_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^min_al_reg[1]_1\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^min_al_reg[1]_2\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal \^min_al_reg[1]_4\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal \^min_al_reg[2]_0\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \^min_al_reg[2]_1\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \^min_al_reg[5]_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \^min_al_reg[5]_1\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \^min_al_reg[5]_2\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal \min_al_reg_n_0_[0]\ : STD_LOGIC;
  signal \min_al_reg_n_0_[1]\ : STD_LOGIC;
  signal \min_al_reg_n_0_[2]\ : STD_LOGIC;
  signal \min_al_reg_n_0_[3]\ : STD_LOGIC;
  signal \min_al_reg_n_0_[4]\ : STD_LOGIC;
  signal \min_al_reg_n_0_[5]\ : STD_LOGIC;
  signal min_cd : STD_LOGIC_VECTOR ( 4 downto 0 );
  signal \min_cd[0]_i_1_n_0\ : STD_LOGIC;
  signal \min_cd[1]_i_1_n_0\ : STD_LOGIC;
  signal \min_cd[1]_i_2_n_0\ : STD_LOGIC;
  signal \min_cd[1]_i_3_n_0\ : STD_LOGIC;
  signal \min_cd[2]_i_1_n_0\ : STD_LOGIC;
  signal \min_cd[2]_i_2_n_0\ : STD_LOGIC;
  signal \min_cd[2]_i_3_n_0\ : STD_LOGIC;
  signal \min_cd[3]_i_1_n_0\ : STD_LOGIC;
  signal \min_cd[3]_i_2_n_0\ : STD_LOGIC;
  signal \min_cd[4]_i_1_n_0\ : STD_LOGIC;
  signal \min_cd[4]_i_2_n_0\ : STD_LOGIC;
  signal \min_cd[4]_i_3_n_0\ : STD_LOGIC;
  signal \min_cd[4]_i_4_n_0\ : STD_LOGIC;
  signal \^min_cd_reg[1]_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^min_cd_reg[3]_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^min_cd_reg[4]_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^min_cd_reg[4]_1\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal min_cd_set1_in : STD_LOGIC_VECTOR ( 4 to 4 );
  signal \min_cd_set[0]_i_1_n_0\ : STD_LOGIC;
  signal \min_cd_set[1]_i_1_n_0\ : STD_LOGIC;
  signal \min_cd_set[2]_i_1_n_0\ : STD_LOGIC;
  signal \min_cd_set[3]_i_1_n_0\ : STD_LOGIC;
  signal \min_cd_set[4]_i_1_n_0\ : STD_LOGIC;
  signal \min_cd_set[4]_i_3_n_0\ : STD_LOGIC;
  signal \min_cd_set_reg_n_0_[0]\ : STD_LOGIC;
  signal \min_cd_set_reg_n_0_[1]\ : STD_LOGIC;
  signal \min_cd_set_reg_n_0_[2]\ : STD_LOGIC;
  signal \min_cd_set_reg_n_0_[3]\ : STD_LOGIC;
  signal \min_cd_set_reg_n_0_[4]\ : STD_LOGIC;
  signal \^min_reg[1]_0\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \^min_reg[1]_1\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \^min_reg[1]_2\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal \^min_reg[1]_4\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal \^min_reg[2]_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^min_reg[2]_1\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^min_reg[5]_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \^min_reg[5]_1\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \^min_reg[5]_2\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal \min_reg[5]_i_11_n_0\ : STD_LOGIC;
  signal \min_reg[5]_i_11_n_1\ : STD_LOGIC;
  signal \min_reg[5]_i_11_n_2\ : STD_LOGIC;
  signal \min_reg[5]_i_11_n_3\ : STD_LOGIC;
  signal \min_reg[5]_i_11_n_4\ : STD_LOGIC;
  signal \min_reg[5]_i_11_n_5\ : STD_LOGIC;
  signal \min_reg[5]_i_11_n_6\ : STD_LOGIC;
  signal \min_reg[5]_i_11_n_7\ : STD_LOGIC;
  signal \min_set[0]_i_1_n_0\ : STD_LOGIC;
  signal \min_set[1]_i_1_n_0\ : STD_LOGIC;
  signal \min_set[2]_i_1_n_0\ : STD_LOGIC;
  signal \min_set[3]_i_1_n_0\ : STD_LOGIC;
  signal \min_set[4]_i_1_n_0\ : STD_LOGIC;
  signal \min_set[5]_i_1_n_0\ : STD_LOGIC;
  signal \min_set[5]_i_3_n_0\ : STD_LOGIC;
  signal \min_set[5]_i_4_n_0\ : STD_LOGIC;
  signal \min_set[5]_i_5_n_0\ : STD_LOGIC;
  signal \min_set[5]_i_6_n_0\ : STD_LOGIC;
  signal \min_set_reg_n_0_[0]\ : STD_LOGIC;
  signal \min_set_reg_n_0_[1]\ : STD_LOGIC;
  signal \min_set_reg_n_0_[2]\ : STD_LOGIC;
  signal \min_set_reg_n_0_[3]\ : STD_LOGIC;
  signal \min_set_reg_n_0_[4]\ : STD_LOGIC;
  signal \min_set_reg_n_0_[5]\ : STD_LOGIC;
  signal mode : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \mode_reg_n_0_[0]\ : STD_LOGIC;
  signal \mode_reg_n_0_[1]\ : STD_LOGIC;
  signal pressed0 : STD_LOGIC;
  signal pressed1 : STD_LOGIC;
  signal pressed10 : STD_LOGIC;
  signal pressed2 : STD_LOGIC;
  signal pressed3 : STD_LOGIC;
  signal ring : STD_LOGIC;
  signal ring_i_10_n_0 : STD_LOGIC;
  signal ring_i_11_n_0 : STD_LOGIC;
  signal ring_i_12_n_0 : STD_LOGIC;
  signal ring_i_13_n_0 : STD_LOGIC;
  signal ring_i_14_n_0 : STD_LOGIC;
  signal ring_i_15_n_0 : STD_LOGIC;
  signal ring_i_16_n_0 : STD_LOGIC;
  signal ring_i_17_n_0 : STD_LOGIC;
  signal ring_i_18_n_0 : STD_LOGIC;
  signal ring_i_19_n_0 : STD_LOGIC;
  signal ring_i_1_n_0 : STD_LOGIC;
  signal ring_i_20_n_0 : STD_LOGIC;
  signal ring_i_21_n_0 : STD_LOGIC;
  signal ring_i_22_n_0 : STD_LOGIC;
  signal ring_i_2_n_0 : STD_LOGIC;
  signal ring_i_3_n_0 : STD_LOGIC;
  signal ring_i_4_n_0 : STD_LOGIC;
  signal ring_i_5_n_0 : STD_LOGIC;
  signal ring_i_6_n_0 : STD_LOGIC;
  signal ring_i_7_n_0 : STD_LOGIC;
  signal ring_i_8_n_0 : STD_LOGIC;
  signal ring_i_9_n_0 : STD_LOGIC;
  signal \sec_cd[0]_i_1_n_0\ : STD_LOGIC;
  signal \sec_cd[0]_i_2_n_0\ : STD_LOGIC;
  signal \sec_cd[1]_i_1_n_0\ : STD_LOGIC;
  signal \sec_cd[1]_i_2_n_0\ : STD_LOGIC;
  signal \sec_cd[2]_i_1_n_0\ : STD_LOGIC;
  signal \sec_cd[2]_i_2_n_0\ : STD_LOGIC;
  signal \sec_cd[2]_i_3_n_0\ : STD_LOGIC;
  signal \sec_cd[3]_i_1_n_0\ : STD_LOGIC;
  signal \sec_cd[4]_i_1_n_0\ : STD_LOGIC;
  signal \sec_cd[4]_i_2_n_0\ : STD_LOGIC;
  signal \sec_cd[5]_i_1_n_0\ : STD_LOGIC;
  signal \sec_cd[5]_i_2_n_0\ : STD_LOGIC;
  signal \^sec_cd_reg[2]_0\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^sec_cd_reg[2]_1\ : STD_LOGIC_VECTOR ( 2 downto 0 );
  signal \^sec_cd_reg[2]_2\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \^sec_cd_reg[2]_3\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal \^sec_cd_reg[2]_6\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal \^sec_cd_reg[4]_0\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \^sec_cd_reg[4]_1\ : STD_LOGIC_VECTOR ( 1 downto 0 );
  signal \^sec_cd_reg[4]_2\ : STD_LOGIC_VECTOR ( 0 to 0 );
  signal sec_cd_set : STD_LOGIC_VECTOR ( 5 downto 0 );
  signal sec_cd_set0_in : STD_LOGIC_VECTOR ( 4 downto 0 );
  signal \sec_cd_set[4]_i_1_n_0\ : STD_LOGIC;
  signal \sec_cd_set[5]_i_1_n_0\ : STD_LOGIC;
  signal \sec_cd_set[5]_i_2_n_0\ : STD_LOGIC;
  signal \sec_cd_set[5]_i_3_n_0\ : STD_LOGIC;
  signal sel0 : STD_LOGIC_VECTOR ( 4 downto 0 );
  signal \sel0__0\ : STD_LOGIC_VECTOR ( 5 downto 0 );
  signal sel_i_1_n_0 : STD_LOGIC;
  signal sel_reg_n_0 : STD_LOGIC;
  signal set_WE_i_1_n_0 : STD_LOGIC;
  signal set_WE_reg_n_0 : STD_LOGIC;
  signal tick20 : STD_LOGIC;
  signal \tick2[0]_i_10_n_0\ : STD_LOGIC;
  signal \tick2[0]_i_11_n_0\ : STD_LOGIC;
  signal \tick2[0]_i_14_n_0\ : STD_LOGIC;
  signal \tick2[0]_i_16_n_0\ : STD_LOGIC;
  signal \tick2[0]_i_18_n_0\ : STD_LOGIC;
  signal \tick2[0]_i_1_n_0\ : STD_LOGIC;
  signal \tick2[0]_i_4_n_0\ : STD_LOGIC;
  signal \tick2[0]_i_5_n_0\ : STD_LOGIC;
  signal \tick2[0]_i_6_n_0\ : STD_LOGIC;
  signal tick2_reg : STD_LOGIC_VECTOR ( 26 downto 0 );
  signal \tick2_reg[0]_i_12_n_0\ : STD_LOGIC;
  signal \tick2_reg[0]_i_12_n_1\ : STD_LOGIC;
  signal \tick2_reg[0]_i_12_n_2\ : STD_LOGIC;
  signal \tick2_reg[0]_i_12_n_3\ : STD_LOGIC;
  signal \tick2_reg[0]_i_12_n_4\ : STD_LOGIC;
  signal \tick2_reg[0]_i_12_n_5\ : STD_LOGIC;
  signal \tick2_reg[0]_i_12_n_6\ : STD_LOGIC;
  signal \tick2_reg[0]_i_12_n_7\ : STD_LOGIC;
  signal \tick2_reg[0]_i_13_n_0\ : STD_LOGIC;
  signal \tick2_reg[0]_i_13_n_1\ : STD_LOGIC;
  signal \tick2_reg[0]_i_13_n_2\ : STD_LOGIC;
  signal \tick2_reg[0]_i_13_n_3\ : STD_LOGIC;
  signal \tick2_reg[0]_i_13_n_4\ : STD_LOGIC;
  signal \tick2_reg[0]_i_13_n_5\ : STD_LOGIC;
  signal \tick2_reg[0]_i_13_n_6\ : STD_LOGIC;
  signal \tick2_reg[0]_i_13_n_7\ : STD_LOGIC;
  signal \tick2_reg[0]_i_15_n_0\ : STD_LOGIC;
  signal \tick2_reg[0]_i_15_n_1\ : STD_LOGIC;
  signal \tick2_reg[0]_i_15_n_2\ : STD_LOGIC;
  signal \tick2_reg[0]_i_15_n_3\ : STD_LOGIC;
  signal \tick2_reg[0]_i_15_n_4\ : STD_LOGIC;
  signal \tick2_reg[0]_i_15_n_5\ : STD_LOGIC;
  signal \tick2_reg[0]_i_15_n_6\ : STD_LOGIC;
  signal \tick2_reg[0]_i_15_n_7\ : STD_LOGIC;
  signal \tick2_reg[0]_i_17_n_3\ : STD_LOGIC;
  signal \tick2_reg[0]_i_17_n_6\ : STD_LOGIC;
  signal \tick2_reg[0]_i_17_n_7\ : STD_LOGIC;
  signal \tick2_reg[0]_i_3_n_0\ : STD_LOGIC;
  signal \tick2_reg[0]_i_3_n_1\ : STD_LOGIC;
  signal \tick2_reg[0]_i_3_n_2\ : STD_LOGIC;
  signal \tick2_reg[0]_i_3_n_3\ : STD_LOGIC;
  signal \tick2_reg[0]_i_3_n_4\ : STD_LOGIC;
  signal \tick2_reg[0]_i_3_n_5\ : STD_LOGIC;
  signal \tick2_reg[0]_i_3_n_6\ : STD_LOGIC;
  signal \tick2_reg[0]_i_3_n_7\ : STD_LOGIC;
  signal \tick2_reg[0]_i_7_n_0\ : STD_LOGIC;
  signal \tick2_reg[0]_i_7_n_1\ : STD_LOGIC;
  signal \tick2_reg[0]_i_7_n_2\ : STD_LOGIC;
  signal \tick2_reg[0]_i_7_n_3\ : STD_LOGIC;
  signal \tick2_reg[0]_i_7_n_4\ : STD_LOGIC;
  signal \tick2_reg[0]_i_7_n_5\ : STD_LOGIC;
  signal \tick2_reg[0]_i_7_n_6\ : STD_LOGIC;
  signal \tick2_reg[0]_i_7_n_7\ : STD_LOGIC;
  signal \tick2_reg[0]_i_8_n_0\ : STD_LOGIC;
  signal \tick2_reg[0]_i_8_n_1\ : STD_LOGIC;
  signal \tick2_reg[0]_i_8_n_2\ : STD_LOGIC;
  signal \tick2_reg[0]_i_8_n_3\ : STD_LOGIC;
  signal \tick2_reg[0]_i_8_n_4\ : STD_LOGIC;
  signal \tick2_reg[0]_i_8_n_5\ : STD_LOGIC;
  signal \tick2_reg[0]_i_8_n_6\ : STD_LOGIC;
  signal \tick2_reg[0]_i_8_n_7\ : STD_LOGIC;
  signal \tick2_reg[0]_i_9_n_0\ : STD_LOGIC;
  signal \tick2_reg[0]_i_9_n_1\ : STD_LOGIC;
  signal \tick2_reg[0]_i_9_n_2\ : STD_LOGIC;
  signal \tick2_reg[0]_i_9_n_3\ : STD_LOGIC;
  signal \tick2_reg[0]_i_9_n_4\ : STD_LOGIC;
  signal \tick2_reg[0]_i_9_n_5\ : STD_LOGIC;
  signal \tick2_reg[0]_i_9_n_6\ : STD_LOGIC;
  signal \tick2_reg[0]_i_9_n_7\ : STD_LOGIC;
  signal \tick2_reg[12]_i_1_n_0\ : STD_LOGIC;
  signal \tick2_reg[12]_i_1_n_1\ : STD_LOGIC;
  signal \tick2_reg[12]_i_1_n_2\ : STD_LOGIC;
  signal \tick2_reg[12]_i_1_n_3\ : STD_LOGIC;
  signal \tick2_reg[12]_i_1_n_4\ : STD_LOGIC;
  signal \tick2_reg[12]_i_1_n_5\ : STD_LOGIC;
  signal \tick2_reg[12]_i_1_n_6\ : STD_LOGIC;
  signal \tick2_reg[12]_i_1_n_7\ : STD_LOGIC;
  signal \tick2_reg[16]_i_1_n_0\ : STD_LOGIC;
  signal \tick2_reg[16]_i_1_n_1\ : STD_LOGIC;
  signal \tick2_reg[16]_i_1_n_2\ : STD_LOGIC;
  signal \tick2_reg[16]_i_1_n_3\ : STD_LOGIC;
  signal \tick2_reg[16]_i_1_n_4\ : STD_LOGIC;
  signal \tick2_reg[16]_i_1_n_5\ : STD_LOGIC;
  signal \tick2_reg[16]_i_1_n_6\ : STD_LOGIC;
  signal \tick2_reg[16]_i_1_n_7\ : STD_LOGIC;
  signal \tick2_reg[20]_i_1_n_0\ : STD_LOGIC;
  signal \tick2_reg[20]_i_1_n_1\ : STD_LOGIC;
  signal \tick2_reg[20]_i_1_n_2\ : STD_LOGIC;
  signal \tick2_reg[20]_i_1_n_3\ : STD_LOGIC;
  signal \tick2_reg[20]_i_1_n_4\ : STD_LOGIC;
  signal \tick2_reg[20]_i_1_n_5\ : STD_LOGIC;
  signal \tick2_reg[20]_i_1_n_6\ : STD_LOGIC;
  signal \tick2_reg[20]_i_1_n_7\ : STD_LOGIC;
  signal \tick2_reg[24]_i_1_n_2\ : STD_LOGIC;
  signal \tick2_reg[24]_i_1_n_3\ : STD_LOGIC;
  signal \tick2_reg[24]_i_1_n_5\ : STD_LOGIC;
  signal \tick2_reg[24]_i_1_n_6\ : STD_LOGIC;
  signal \tick2_reg[24]_i_1_n_7\ : STD_LOGIC;
  signal \tick2_reg[4]_i_1_n_0\ : STD_LOGIC;
  signal \tick2_reg[4]_i_1_n_1\ : STD_LOGIC;
  signal \tick2_reg[4]_i_1_n_2\ : STD_LOGIC;
  signal \tick2_reg[4]_i_1_n_3\ : STD_LOGIC;
  signal \tick2_reg[4]_i_1_n_4\ : STD_LOGIC;
  signal \tick2_reg[4]_i_1_n_5\ : STD_LOGIC;
  signal \tick2_reg[4]_i_1_n_6\ : STD_LOGIC;
  signal \tick2_reg[4]_i_1_n_7\ : STD_LOGIC;
  signal \tick2_reg[8]_i_1_n_0\ : STD_LOGIC;
  signal \tick2_reg[8]_i_1_n_1\ : STD_LOGIC;
  signal \tick2_reg[8]_i_1_n_2\ : STD_LOGIC;
  signal \tick2_reg[8]_i_1_n_3\ : STD_LOGIC;
  signal \tick2_reg[8]_i_1_n_4\ : STD_LOGIC;
  signal \tick2_reg[8]_i_1_n_5\ : STD_LOGIC;
  signal \tick2_reg[8]_i_1_n_6\ : STD_LOGIC;
  signal \tick2_reg[8]_i_1_n_7\ : STD_LOGIC;
  signal \tick[0]_i_12_n_0\ : STD_LOGIC;
  signal \tick[0]_i_15_n_0\ : STD_LOGIC;
  signal \tick[0]_i_16_n_0\ : STD_LOGIC;
  signal \tick[0]_i_17_n_0\ : STD_LOGIC;
  signal \tick[0]_i_1_n_0\ : STD_LOGIC;
  signal \tick[0]_i_2_n_0\ : STD_LOGIC;
  signal \tick[0]_i_4_n_0\ : STD_LOGIC;
  signal \tick[0]_i_5_n_0\ : STD_LOGIC;
  signal \tick[0]_i_6_n_0\ : STD_LOGIC;
  signal \tick[0]_i_7_n_0\ : STD_LOGIC;
  signal tick_reg : STD_LOGIC_VECTOR ( 26 downto 0 );
  signal \tick_reg[0]_i_10_n_0\ : STD_LOGIC;
  signal \tick_reg[0]_i_10_n_1\ : STD_LOGIC;
  signal \tick_reg[0]_i_10_n_2\ : STD_LOGIC;
  signal \tick_reg[0]_i_10_n_3\ : STD_LOGIC;
  signal \tick_reg[0]_i_10_n_4\ : STD_LOGIC;
  signal \tick_reg[0]_i_10_n_5\ : STD_LOGIC;
  signal \tick_reg[0]_i_10_n_6\ : STD_LOGIC;
  signal \tick_reg[0]_i_10_n_7\ : STD_LOGIC;
  signal \tick_reg[0]_i_11_n_3\ : STD_LOGIC;
  signal \tick_reg[0]_i_11_n_6\ : STD_LOGIC;
  signal \tick_reg[0]_i_11_n_7\ : STD_LOGIC;
  signal \tick_reg[0]_i_13_n_0\ : STD_LOGIC;
  signal \tick_reg[0]_i_13_n_1\ : STD_LOGIC;
  signal \tick_reg[0]_i_13_n_2\ : STD_LOGIC;
  signal \tick_reg[0]_i_13_n_3\ : STD_LOGIC;
  signal \tick_reg[0]_i_13_n_4\ : STD_LOGIC;
  signal \tick_reg[0]_i_13_n_5\ : STD_LOGIC;
  signal \tick_reg[0]_i_13_n_6\ : STD_LOGIC;
  signal \tick_reg[0]_i_13_n_7\ : STD_LOGIC;
  signal \tick_reg[0]_i_14_n_0\ : STD_LOGIC;
  signal \tick_reg[0]_i_14_n_1\ : STD_LOGIC;
  signal \tick_reg[0]_i_14_n_2\ : STD_LOGIC;
  signal \tick_reg[0]_i_14_n_3\ : STD_LOGIC;
  signal \tick_reg[0]_i_14_n_4\ : STD_LOGIC;
  signal \tick_reg[0]_i_14_n_5\ : STD_LOGIC;
  signal \tick_reg[0]_i_14_n_6\ : STD_LOGIC;
  signal \tick_reg[0]_i_14_n_7\ : STD_LOGIC;
  signal \tick_reg[0]_i_3_n_0\ : STD_LOGIC;
  signal \tick_reg[0]_i_3_n_1\ : STD_LOGIC;
  signal \tick_reg[0]_i_3_n_2\ : STD_LOGIC;
  signal \tick_reg[0]_i_3_n_3\ : STD_LOGIC;
  signal \tick_reg[0]_i_3_n_4\ : STD_LOGIC;
  signal \tick_reg[0]_i_3_n_5\ : STD_LOGIC;
  signal \tick_reg[0]_i_3_n_6\ : STD_LOGIC;
  signal \tick_reg[0]_i_3_n_7\ : STD_LOGIC;
  signal \tick_reg[0]_i_8_n_0\ : STD_LOGIC;
  signal \tick_reg[0]_i_8_n_1\ : STD_LOGIC;
  signal \tick_reg[0]_i_8_n_2\ : STD_LOGIC;
  signal \tick_reg[0]_i_8_n_3\ : STD_LOGIC;
  signal \tick_reg[0]_i_8_n_4\ : STD_LOGIC;
  signal \tick_reg[0]_i_8_n_5\ : STD_LOGIC;
  signal \tick_reg[0]_i_8_n_6\ : STD_LOGIC;
  signal \tick_reg[0]_i_8_n_7\ : STD_LOGIC;
  signal \tick_reg[0]_i_9_n_0\ : STD_LOGIC;
  signal \tick_reg[0]_i_9_n_1\ : STD_LOGIC;
  signal \tick_reg[0]_i_9_n_2\ : STD_LOGIC;
  signal \tick_reg[0]_i_9_n_3\ : STD_LOGIC;
  signal \tick_reg[0]_i_9_n_4\ : STD_LOGIC;
  signal \tick_reg[0]_i_9_n_5\ : STD_LOGIC;
  signal \tick_reg[0]_i_9_n_6\ : STD_LOGIC;
  signal \tick_reg[0]_i_9_n_7\ : STD_LOGIC;
  signal \tick_reg[12]_i_1_n_0\ : STD_LOGIC;
  signal \tick_reg[12]_i_1_n_1\ : STD_LOGIC;
  signal \tick_reg[12]_i_1_n_2\ : STD_LOGIC;
  signal \tick_reg[12]_i_1_n_3\ : STD_LOGIC;
  signal \tick_reg[12]_i_1_n_4\ : STD_LOGIC;
  signal \tick_reg[12]_i_1_n_5\ : STD_LOGIC;
  signal \tick_reg[12]_i_1_n_6\ : STD_LOGIC;
  signal \tick_reg[12]_i_1_n_7\ : STD_LOGIC;
  signal \tick_reg[16]_i_1_n_0\ : STD_LOGIC;
  signal \tick_reg[16]_i_1_n_1\ : STD_LOGIC;
  signal \tick_reg[16]_i_1_n_2\ : STD_LOGIC;
  signal \tick_reg[16]_i_1_n_3\ : STD_LOGIC;
  signal \tick_reg[16]_i_1_n_4\ : STD_LOGIC;
  signal \tick_reg[16]_i_1_n_5\ : STD_LOGIC;
  signal \tick_reg[16]_i_1_n_6\ : STD_LOGIC;
  signal \tick_reg[16]_i_1_n_7\ : STD_LOGIC;
  signal \tick_reg[20]_i_1_n_0\ : STD_LOGIC;
  signal \tick_reg[20]_i_1_n_1\ : STD_LOGIC;
  signal \tick_reg[20]_i_1_n_2\ : STD_LOGIC;
  signal \tick_reg[20]_i_1_n_3\ : STD_LOGIC;
  signal \tick_reg[20]_i_1_n_4\ : STD_LOGIC;
  signal \tick_reg[20]_i_1_n_5\ : STD_LOGIC;
  signal \tick_reg[20]_i_1_n_6\ : STD_LOGIC;
  signal \tick_reg[20]_i_1_n_7\ : STD_LOGIC;
  signal \tick_reg[24]_i_1_n_2\ : STD_LOGIC;
  signal \tick_reg[24]_i_1_n_3\ : STD_LOGIC;
  signal \tick_reg[24]_i_1_n_5\ : STD_LOGIC;
  signal \tick_reg[24]_i_1_n_6\ : STD_LOGIC;
  signal \tick_reg[24]_i_1_n_7\ : STD_LOGIC;
  signal \tick_reg[4]_i_1_n_0\ : STD_LOGIC;
  signal \tick_reg[4]_i_1_n_1\ : STD_LOGIC;
  signal \tick_reg[4]_i_1_n_2\ : STD_LOGIC;
  signal \tick_reg[4]_i_1_n_3\ : STD_LOGIC;
  signal \tick_reg[4]_i_1_n_4\ : STD_LOGIC;
  signal \tick_reg[4]_i_1_n_5\ : STD_LOGIC;
  signal \tick_reg[4]_i_1_n_6\ : STD_LOGIC;
  signal \tick_reg[4]_i_1_n_7\ : STD_LOGIC;
  signal \tick_reg[8]_i_1_n_0\ : STD_LOGIC;
  signal \tick_reg[8]_i_1_n_1\ : STD_LOGIC;
  signal \tick_reg[8]_i_1_n_2\ : STD_LOGIC;
  signal \tick_reg[8]_i_1_n_3\ : STD_LOGIC;
  signal \tick_reg[8]_i_1_n_4\ : STD_LOGIC;
  signal \tick_reg[8]_i_1_n_5\ : STD_LOGIC;
  signal \tick_reg[8]_i_1_n_6\ : STD_LOGIC;
  signal \tick_reg[8]_i_1_n_7\ : STD_LOGIC;
  signal timeout_i_1_n_0 : STD_LOGIC;
  signal timeout_reg_n_0 : STD_LOGIC;
  signal NLW_ARDUINO_IO0_reg_i_1013_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1018_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1030_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1039_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_1063_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1068_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_109_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_109_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_111_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1115_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1134_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1141_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_1141_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1142_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_1142_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_1143_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_1143_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_115_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1164_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1169_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1178_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1186_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1193_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_1220_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1225_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1237_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1248_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_125_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_125_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_126_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_126_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1279_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1296_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1301_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_1301_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_1302_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_1302_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_1303_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_1303_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_1324_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1329_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1341_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1369_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1374_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1383_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1391_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1398_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_1425_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_143_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1430_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1471_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1478_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_148_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1523_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1528_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1540_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1567_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1572_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_158_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_158_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_1584_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1593_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_160_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1617_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1623_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_164_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_164_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_1654_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_166_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1661_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_170_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1706_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1711_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1720_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1728_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1735_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_1783_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1789_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_180_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_180_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_181_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_181_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1821_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1826_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1838_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_1907_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1914_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1979_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_198_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_1985_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_203_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_212_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_212_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_213_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_213_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_215_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_232_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_237_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_247_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_247_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_249_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_25_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_25_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_253_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_253_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_255_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_259_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_26_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_26_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_273_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_273_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_275_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_275_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_286_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_291_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_33_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_33_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_34_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_34_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_347_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_352_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_361_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_361_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_362_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_362_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_364_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_368_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_368_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_370_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_374_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_389_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_389_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_400_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_405_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_443_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_443_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_444_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_444_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_455_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_460_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_50_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_50_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_51_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_51_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_516_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_521_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_531_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_531_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_533_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_56_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_56_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_560_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_578_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_58_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_585_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_585_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_586_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_586_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_587_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_587_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_594_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_594_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_605_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_610_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_62_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_658_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_663_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_672_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_672_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_673_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_673_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_675_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_702_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_719_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_724_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_724_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_725_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_725_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_726_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_726_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_752_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_76_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_76_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_77_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_77_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_771_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_778_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_778_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_779_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_779_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_780_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_780_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_786_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_786_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_788_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_788_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_799_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_804_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_82_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_82_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_84_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_864_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_869_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_88_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_916_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_933_O_UNCONNECTED : STD_LOGIC_VECTOR ( 0 to 0 );
  signal NLW_ARDUINO_IO0_reg_i_938_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_938_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_939_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_939_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal NLW_ARDUINO_IO0_reg_i_940_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 2 to 2 );
  signal NLW_ARDUINO_IO0_reg_i_940_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_947_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_947_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal NLW_ARDUINO_IO0_reg_i_958_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal NLW_ARDUINO_IO0_reg_i_963_O_UNCONNECTED : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_beep_reg[0]_i_11_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_beep_reg[0]_i_11_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal \NLW_beep_reg[20]_i_1_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal \NLW_beep_reg[20]_i_1_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 to 3 );
  signal \NLW_colontick_reg[0]_i_15_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 0 );
  signal \NLW_colontick_reg[0]_i_15_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_colontick_reg[24]_i_1_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_colontick_reg[24]_i_1_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal \NLW_debounce_reg[0]_i_9_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_debounce_reg[0]_i_9_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal \NLW_debounce_reg[20]_i_1_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal \NLW_debounce_reg[20]_i_1_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 to 3 );
  signal \NLW_interval_reg[0]_i_9_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_interval_reg[0]_i_9_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal \NLW_interval_reg[16]_i_1_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal \NLW_interval_reg[16]_i_1_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 to 3 );
  signal \NLW_tick2_reg[0]_i_17_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_tick2_reg[0]_i_17_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal \NLW_tick2_reg[24]_i_1_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal \NLW_tick2_reg[24]_i_1_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 to 3 );
  signal \NLW_tick_reg[0]_i_11_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 1 );
  signal \NLW_tick_reg[0]_i_11_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal \NLW_tick_reg[24]_i_1_CO_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 downto 2 );
  signal \NLW_tick_reg[24]_i_1_O_UNCONNECTED\ : STD_LOGIC_VECTOR ( 3 to 3 );
  attribute XILINX_LEGACY_PRIM : string;
  attribute XILINX_LEGACY_PRIM of ARDUINO_IO0_reg : label is "LD";
  attribute SOFT_HLUTNM : string;
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_1 : label is "soft_lutpair26";
  attribute HLUTNM : string;
  attribute HLUTNM of ARDUINO_IO0_reg_i_1000 : label is "lutpair116";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1001 : label is "lutpair115";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1002 : label is "lutpair114";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1003 : label is "lutpair113";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1004 : label is "lutpair117";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1005 : label is "lutpair116";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1006 : label is "lutpair115";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1007 : label is "lutpair114";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1011 : label is "lutpair97";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1019 : label is "lutpair93";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1020 : label is "lutpair92";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1021 : label is "lutpair91";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1022 : label is "lutpair90";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1024 : label is "lutpair93";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1025 : label is "lutpair92";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1026 : label is "lutpair91";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1050 : label is "lutpair165";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1051 : label is "lutpair164";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1052 : label is "lutpair163";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1053 : label is "lutpair162";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1054 : label is "lutpair166";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1055 : label is "lutpair165";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1056 : label is "lutpair164";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1057 : label is "lutpair163";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_106 : label is "soft_lutpair25";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1061 : label is "lutpair143";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1069 : label is "lutpair138";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1070 : label is "lutpair137";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1071 : label is "lutpair136";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1072 : label is "lutpair135";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1073 : label is "lutpair139";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1074 : label is "lutpair138";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1075 : label is "lutpair137";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1076 : label is "lutpair136";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1096 : label is "lutpair186";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1102 : label is "lutpair203";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1103 : label is "lutpair202";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1104 : label is "lutpair201";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1105 : label is "lutpair200";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1106 : label is "lutpair204";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1107 : label is "lutpair203";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1108 : label is "lutpair202";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1109 : label is "lutpair201";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_1128 : label is "soft_lutpair23";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1129 : label is "lutpair182";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1150 : label is "lutpair244";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1151 : label is "lutpair243";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1152 : label is "lutpair242";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1153 : label is "lutpair241";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1154 : label is "lutpair245";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1155 : label is "lutpair244";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1156 : label is "lutpair243";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1157 : label is "lutpair242";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1159 : label is "lutpair224";
  attribute HLUTNM of ARDUINO_IO0_reg_i_116 : label is "lutpair153";
  attribute HLUTNM of ARDUINO_IO0_reg_i_117 : label is "lutpair152";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1170 : label is "lutpair217";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1173 : label is "lutpair214";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1174 : label is "lutpair218";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1175 : label is "lutpair217";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1177 : label is "lutpair215";
  attribute HLUTNM of ARDUINO_IO0_reg_i_118 : label is "lutpair151";
  attribute HLUTNM of ARDUINO_IO0_reg_i_119 : label is "lutpair150";
  attribute HLUTNM of ARDUINO_IO0_reg_i_120 : label is "lutpair154";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1207 : label is "lutpair30";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1208 : label is "lutpair29";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1209 : label is "lutpair28";
  attribute HLUTNM of ARDUINO_IO0_reg_i_121 : label is "lutpair153";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1210 : label is "lutpair27";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1211 : label is "lutpair31";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1212 : label is "lutpair30";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1213 : label is "lutpair29";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1214 : label is "lutpair28";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1218 : label is "lutpair11";
  attribute HLUTNM of ARDUINO_IO0_reg_i_122 : label is "lutpair152";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1226 : label is "lutpair7";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1227 : label is "lutpair6";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1228 : label is "lutpair5";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1229 : label is "lutpair4";
  attribute HLUTNM of ARDUINO_IO0_reg_i_123 : label is "lutpair151";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1231 : label is "lutpair7";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1232 : label is "lutpair6";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1233 : label is "lutpair5";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1259 : label is "lutpair54";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1266 : label is "lutpair77";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1267 : label is "lutpair76";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1268 : label is "lutpair75";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1269 : label is "lutpair74";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1270 : label is "lutpair78";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1271 : label is "lutpair77";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1272 : label is "lutpair76";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1273 : label is "lutpair75";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1310 : label is "lutpair112";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1311 : label is "lutpair111";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1312 : label is "lutpair110";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1313 : label is "lutpair109";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1314 : label is "lutpair113";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1315 : label is "lutpair112";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1316 : label is "lutpair111";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1317 : label is "lutpair110";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1319 : label is "lutpair95";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1330 : label is "lutpair89";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1331 : label is "lutpair88";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1332 : label is "lutpair87";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1334 : label is "lutpair90";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1335 : label is "lutpair89";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1336 : label is "lutpair88";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1337 : label is "lutpair87";
  attribute HLUTNM of ARDUINO_IO0_reg_i_135 : label is "lutpair260";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1355 : label is "lutpair161";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1356 : label is "lutpair160";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1357 : label is "lutpair159";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1358 : label is "lutpair158";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1359 : label is "lutpair162";
  attribute HLUTNM of ARDUINO_IO0_reg_i_136 : label is "lutpair259";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1360 : label is "lutpair161";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1361 : label is "lutpair160";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1362 : label is "lutpair159";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1364 : label is "lutpair141";
  attribute HLUTNM of ARDUINO_IO0_reg_i_137 : label is "lutpair258";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1375 : label is "lutpair134";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1378 : label is "lutpair131";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1379 : label is "lutpair135";
  attribute HLUTNM of ARDUINO_IO0_reg_i_138 : label is "lutpair257";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1380 : label is "lutpair134";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1382 : label is "lutpair132";
  attribute HLUTNM of ARDUINO_IO0_reg_i_140 : label is "lutpair260";
  attribute HLUTNM of ARDUINO_IO0_reg_i_141 : label is "lutpair259";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1412 : label is "lutpair199";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1413 : label is "lutpair198";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1414 : label is "lutpair197";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1415 : label is "lutpair196";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1416 : label is "lutpair200";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1417 : label is "lutpair199";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1418 : label is "lutpair198";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1419 : label is "lutpair197";
  attribute HLUTNM of ARDUINO_IO0_reg_i_142 : label is "lutpair258";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1423 : label is "lutpair186";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1431 : label is "lutpair181";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1432 : label is "lutpair180";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1433 : label is "lutpair179";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1434 : label is "lutpair178";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1435 : label is "lutpair182";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1436 : label is "lutpair181";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1437 : label is "lutpair180";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1438 : label is "lutpair179";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1457 : label is "lutpair240";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1458 : label is "lutpair239";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1459 : label is "lutpair238";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1460 : label is "lutpair237";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1461 : label is "lutpair241";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1462 : label is "lutpair240";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1463 : label is "lutpair239";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1464 : label is "lutpair238";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1466 : label is "lutpair225";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1467 : label is "lutpair224";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1468 : label is "lutpair225";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1480 : label is "lutpair213";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1483 : label is "lutpair214";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1485 : label is "lutpair213";
  attribute HLUTNM of ARDUINO_IO0_reg_i_149 : label is "lutpair232";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1509 : label is "lutpair26";
  attribute HLUTNM of ARDUINO_IO0_reg_i_151 : label is "lutpair230";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1510 : label is "lutpair25";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1511 : label is "lutpair24";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1512 : label is "lutpair23";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1513 : label is "lutpair27";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1514 : label is "lutpair26";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1515 : label is "lutpair25";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1516 : label is "lutpair24";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1518 : label is "lutpair9";
  attribute HLUTNM of ARDUINO_IO0_reg_i_152 : label is "lutpair229";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1529 : label is "lutpair3";
  attribute HLUTNM of ARDUINO_IO0_reg_i_153 : label is "lutpair233";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1530 : label is "lutpair2";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1531 : label is "lutpair1";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1533 : label is "lutpair4";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1534 : label is "lutpair3";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1535 : label is "lutpair2";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1536 : label is "lutpair1";
  attribute HLUTNM of ARDUINO_IO0_reg_i_154 : label is "lutpair232";
  attribute HLUTNM of ARDUINO_IO0_reg_i_155 : label is "lutpair231";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1554 : label is "lutpair73";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1555 : label is "lutpair72";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1556 : label is "lutpair71";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1557 : label is "lutpair70";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1558 : label is "lutpair74";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1559 : label is "lutpair73";
  attribute HLUTNM of ARDUINO_IO0_reg_i_156 : label is "lutpair230";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1560 : label is "lutpair72";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1561 : label is "lutpair71";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1565 : label is "lutpair54";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1573 : label is "lutpair50";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1574 : label is "lutpair49";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1575 : label is "lutpair48";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1576 : label is "lutpair47";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1578 : label is "lutpair50";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1579 : label is "lutpair49";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1580 : label is "lutpair48";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_16 : label is "soft_lutpair19";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1603 : label is "lutpair108";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1604 : label is "lutpair107";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1605 : label is "lutpair106";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1606 : label is "lutpair105";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1607 : label is "lutpair109";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1608 : label is "lutpair108";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1609 : label is "lutpair107";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1610 : label is "lutpair106";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1612 : label is "lutpair96";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1613 : label is "lutpair95";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1614 : label is "lutpair96";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1626 : label is "lutpair86";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1631 : label is "lutpair86";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1640 : label is "lutpair157";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1641 : label is "lutpair156";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1642 : label is "lutpair155";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1643 : label is "lutpair154";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1644 : label is "lutpair158";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1645 : label is "lutpair157";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1646 : label is "lutpair156";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1647 : label is "lutpair155";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1649 : label is "lutpair142";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1650 : label is "lutpair141";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1651 : label is "lutpair142";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1663 : label is "lutpair130";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1666 : label is "lutpair131";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1668 : label is "lutpair130";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1692 : label is "lutpair195";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1693 : label is "lutpair194";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1694 : label is "lutpair193";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1695 : label is "lutpair192";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1696 : label is "lutpair196";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1697 : label is "lutpair195";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1698 : label is "lutpair194";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1699 : label is "lutpair193";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1701 : label is "lutpair184";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1716 : label is "lutpair178";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1747 : label is "lutpair223";
  attribute HLUTNM of ARDUINO_IO0_reg_i_175 : label is "lutpair19";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1769 : label is "lutpair22";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1770 : label is "lutpair21";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1771 : label is "lutpair20";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1772 : label is "lutpair19";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1773 : label is "lutpair23";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1774 : label is "lutpair22";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1775 : label is "lutpair21";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1776 : label is "lutpair20";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1778 : label is "lutpair10";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1779 : label is "lutpair9";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1780 : label is "lutpair10";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1792 : label is "lutpair0";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1797 : label is "lutpair0";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1807 : label is "lutpair69";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1808 : label is "lutpair68";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1809 : label is "lutpair67";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1810 : label is "lutpair66";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1811 : label is "lutpair70";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1812 : label is "lutpair69";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1813 : label is "lutpair68";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1814 : label is "lutpair67";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1816 : label is "lutpair52";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1827 : label is "lutpair46";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1828 : label is "lutpair45";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1829 : label is "lutpair44";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1831 : label is "lutpair47";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1832 : label is "lutpair46";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1833 : label is "lutpair45";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1834 : label is "lutpair44";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1850 : label is "lutpair94";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1871 : label is "lutpair140";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1893 : label is "lutpair191";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1894 : label is "lutpair190";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1895 : label is "lutpair189";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1896 : label is "lutpair188";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1897 : label is "lutpair192";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1898 : label is "lutpair191";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1899 : label is "lutpair190";
  attribute HLUTNM of ARDUINO_IO0_reg_i_190 : label is "lutpair128";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1900 : label is "lutpair189";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1902 : label is "lutpair185";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1903 : label is "lutpair184";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1904 : label is "lutpair185";
  attribute HLUTNM of ARDUINO_IO0_reg_i_191 : label is "lutpair127";
  attribute HLUTNM of ARDUINO_IO0_reg_i_192 : label is "lutpair126";
  attribute HLUTNM of ARDUINO_IO0_reg_i_193 : label is "lutpair125";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1943 : label is "lutpair8";
  attribute HLUTNM of ARDUINO_IO0_reg_i_195 : label is "lutpair128";
  attribute HLUTNM of ARDUINO_IO0_reg_i_196 : label is "lutpair127";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1965 : label is "lutpair65";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1966 : label is "lutpair64";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1967 : label is "lutpair63";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1968 : label is "lutpair62";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1969 : label is "lutpair66";
  attribute HLUTNM of ARDUINO_IO0_reg_i_197 : label is "lutpair126";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1970 : label is "lutpair65";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1971 : label is "lutpair64";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1972 : label is "lutpair63";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1974 : label is "lutpair53";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1975 : label is "lutpair52";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1976 : label is "lutpair53";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1988 : label is "lutpair43";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1993 : label is "lutpair43";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_2 : label is "soft_lutpair38";
  attribute HLUTNM of ARDUINO_IO0_reg_i_2001 : label is "lutpair183";
  attribute HLUTNM of ARDUINO_IO0_reg_i_2022 : label is "lutpair51";
  attribute HLUTNM of ARDUINO_IO0_reg_i_210 : label is "lutpair99";
  attribute HLUTNM of ARDUINO_IO0_reg_i_224 : label is "lutpair177";
  attribute HLUTNM of ARDUINO_IO0_reg_i_225 : label is "lutpair176";
  attribute HLUTNM of ARDUINO_IO0_reg_i_226 : label is "lutpair175";
  attribute HLUTNM of ARDUINO_IO0_reg_i_227 : label is "lutpair174";
  attribute HLUTNM of ARDUINO_IO0_reg_i_229 : label is "lutpair177";
  attribute HLUTNM of ARDUINO_IO0_reg_i_230 : label is "lutpair176";
  attribute HLUTNM of ARDUINO_IO0_reg_i_231 : label is "lutpair175";
  attribute HLUTNM of ARDUINO_IO0_reg_i_238 : label is "lutpair149";
  attribute HLUTNM of ARDUINO_IO0_reg_i_240 : label is "lutpair147";
  attribute HLUTNM of ARDUINO_IO0_reg_i_241 : label is "lutpair146";
  attribute HLUTNM of ARDUINO_IO0_reg_i_242 : label is "lutpair150";
  attribute HLUTNM of ARDUINO_IO0_reg_i_243 : label is "lutpair149";
  attribute HLUTNM of ARDUINO_IO0_reg_i_244 : label is "lutpair148";
  attribute HLUTNM of ARDUINO_IO0_reg_i_245 : label is "lutpair147";
  attribute HLUTNM of ARDUINO_IO0_reg_i_260 : label is "lutpair187";
  attribute HLUTNM of ARDUINO_IO0_reg_i_264 : label is "lutpair188";
  attribute HLUTNM of ARDUINO_IO0_reg_i_265 : label is "lutpair187";
  attribute HLUTNM of ARDUINO_IO0_reg_i_277 : label is "lutpair256";
  attribute HLUTNM of ARDUINO_IO0_reg_i_278 : label is "lutpair255";
  attribute HLUTNM of ARDUINO_IO0_reg_i_279 : label is "lutpair254";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_28 : label is "soft_lutpair13";
  attribute HLUTNM of ARDUINO_IO0_reg_i_280 : label is "lutpair253";
  attribute HLUTNM of ARDUINO_IO0_reg_i_281 : label is "lutpair257";
  attribute HLUTNM of ARDUINO_IO0_reg_i_282 : label is "lutpair256";
  attribute HLUTNM of ARDUINO_IO0_reg_i_283 : label is "lutpair255";
  attribute HLUTNM of ARDUINO_IO0_reg_i_284 : label is "lutpair254";
  attribute HLUTNM of ARDUINO_IO0_reg_i_293 : label is "lutpair228";
  attribute HLUTNM of ARDUINO_IO0_reg_i_296 : label is "lutpair229";
  attribute HLUTNM of ARDUINO_IO0_reg_i_298 : label is "lutpair228";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_300 : label is "soft_lutpair13";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_302 : label is "soft_lutpair16";
  attribute HLUTNM of ARDUINO_IO0_reg_i_317 : label is "lutpair223";
  attribute HLUTNM of ARDUINO_IO0_reg_i_339 : label is "lutpair42";
  attribute HLUTNM of ARDUINO_IO0_reg_i_340 : label is "lutpair41";
  attribute HLUTNM of ARDUINO_IO0_reg_i_341 : label is "lutpair40";
  attribute HLUTNM of ARDUINO_IO0_reg_i_342 : label is "lutpair39";
  attribute HLUTNM of ARDUINO_IO0_reg_i_344 : label is "lutpair42";
  attribute HLUTNM of ARDUINO_IO0_reg_i_345 : label is "lutpair41";
  attribute HLUTNM of ARDUINO_IO0_reg_i_346 : label is "lutpair40";
  attribute HLUTNM of ARDUINO_IO0_reg_i_359 : label is "lutpair13";
  attribute HLUTNM of ARDUINO_IO0_reg_i_379 : label is "lutpair62";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_39 : label is "soft_lutpair16";
  attribute HLUTNM of ARDUINO_IO0_reg_i_391 : label is "lutpair124";
  attribute HLUTNM of ARDUINO_IO0_reg_i_392 : label is "lutpair123";
  attribute HLUTNM of ARDUINO_IO0_reg_i_393 : label is "lutpair122";
  attribute HLUTNM of ARDUINO_IO0_reg_i_394 : label is "lutpair121";
  attribute HLUTNM of ARDUINO_IO0_reg_i_395 : label is "lutpair125";
  attribute HLUTNM of ARDUINO_IO0_reg_i_396 : label is "lutpair124";
  attribute HLUTNM of ARDUINO_IO0_reg_i_397 : label is "lutpair123";
  attribute HLUTNM of ARDUINO_IO0_reg_i_398 : label is "lutpair122";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_40 : label is "soft_lutpair18";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_41 : label is "soft_lutpair21";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_415 : label is "soft_lutpair15";
  attribute HLUTNM of ARDUINO_IO0_reg_i_425 : label is "lutpair94";
  attribute HLUTNM of ARDUINO_IO0_reg_i_446 : label is "lutpair173";
  attribute HLUTNM of ARDUINO_IO0_reg_i_447 : label is "lutpair172";
  attribute HLUTNM of ARDUINO_IO0_reg_i_448 : label is "lutpair171";
  attribute HLUTNM of ARDUINO_IO0_reg_i_449 : label is "lutpair170";
  attribute HLUTNM of ARDUINO_IO0_reg_i_450 : label is "lutpair174";
  attribute HLUTNM of ARDUINO_IO0_reg_i_451 : label is "lutpair173";
  attribute HLUTNM of ARDUINO_IO0_reg_i_452 : label is "lutpair172";
  attribute HLUTNM of ARDUINO_IO0_reg_i_453 : label is "lutpair171";
  attribute HLUTNM of ARDUINO_IO0_reg_i_462 : label is "lutpair145";
  attribute HLUTNM of ARDUINO_IO0_reg_i_465 : label is "lutpair146";
  attribute HLUTNM of ARDUINO_IO0_reg_i_467 : label is "lutpair145";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_469 : label is "soft_lutpair10";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_471 : label is "soft_lutpair10";
  attribute HLUTNM of ARDUINO_IO0_reg_i_486 : label is "lutpair140";
  attribute HLUTNM of ARDUINO_IO0_reg_i_508 : label is "lutpair211";
  attribute HLUTNM of ARDUINO_IO0_reg_i_509 : label is "lutpair210";
  attribute HLUTNM of ARDUINO_IO0_reg_i_510 : label is "lutpair209";
  attribute HLUTNM of ARDUINO_IO0_reg_i_511 : label is "lutpair208";
  attribute HLUTNM of ARDUINO_IO0_reg_i_513 : label is "lutpair211";
  attribute HLUTNM of ARDUINO_IO0_reg_i_514 : label is "lutpair210";
  attribute HLUTNM of ARDUINO_IO0_reg_i_515 : label is "lutpair209";
  attribute HLUTNM of ARDUINO_IO0_reg_i_541 : label is "lutpair226";
  attribute HLUTNM of ARDUINO_IO0_reg_i_547 : label is "lutpair252";
  attribute HLUTNM of ARDUINO_IO0_reg_i_548 : label is "lutpair251";
  attribute HLUTNM of ARDUINO_IO0_reg_i_549 : label is "lutpair250";
  attribute HLUTNM of ARDUINO_IO0_reg_i_550 : label is "lutpair249";
  attribute HLUTNM of ARDUINO_IO0_reg_i_551 : label is "lutpair253";
  attribute HLUTNM of ARDUINO_IO0_reg_i_552 : label is "lutpair252";
  attribute HLUTNM of ARDUINO_IO0_reg_i_553 : label is "lutpair251";
  attribute HLUTNM of ARDUINO_IO0_reg_i_554 : label is "lutpair250";
  attribute HLUTNM of ARDUINO_IO0_reg_i_573 : label is "lutpair222";
  attribute HLUTNM of ARDUINO_IO0_reg_i_596 : label is "lutpair38";
  attribute HLUTNM of ARDUINO_IO0_reg_i_597 : label is "lutpair37";
  attribute HLUTNM of ARDUINO_IO0_reg_i_598 : label is "lutpair36";
  attribute HLUTNM of ARDUINO_IO0_reg_i_599 : label is "lutpair35";
  attribute HLUTNM of ARDUINO_IO0_reg_i_600 : label is "lutpair39";
  attribute HLUTNM of ARDUINO_IO0_reg_i_601 : label is "lutpair38";
  attribute HLUTNM of ARDUINO_IO0_reg_i_602 : label is "lutpair37";
  attribute HLUTNM of ARDUINO_IO0_reg_i_603 : label is "lutpair36";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_620 : label is "soft_lutpair27";
  attribute HLUTNM of ARDUINO_IO0_reg_i_63 : label is "lutpair236";
  attribute HLUTNM of ARDUINO_IO0_reg_i_631 : label is "lutpair8";
  attribute HLUTNM of ARDUINO_IO0_reg_i_64 : label is "lutpair235";
  attribute HLUTNM of ARDUINO_IO0_reg_i_65 : label is "lutpair234";
  attribute HLUTNM of ARDUINO_IO0_reg_i_650 : label is "lutpair85";
  attribute HLUTNM of ARDUINO_IO0_reg_i_651 : label is "lutpair84";
  attribute HLUTNM of ARDUINO_IO0_reg_i_652 : label is "lutpair83";
  attribute HLUTNM of ARDUINO_IO0_reg_i_653 : label is "lutpair82";
  attribute HLUTNM of ARDUINO_IO0_reg_i_655 : label is "lutpair85";
  attribute HLUTNM of ARDUINO_IO0_reg_i_656 : label is "lutpair84";
  attribute HLUTNM of ARDUINO_IO0_reg_i_657 : label is "lutpair83";
  attribute HLUTNM of ARDUINO_IO0_reg_i_66 : label is "lutpair233";
  attribute HLUTNM of ARDUINO_IO0_reg_i_67 : label is "lutpair237";
  attribute HLUTNM of ARDUINO_IO0_reg_i_670 : label is "lutpair56";
  attribute HLUTNM of ARDUINO_IO0_reg_i_68 : label is "lutpair236";
  attribute HLUTNM of ARDUINO_IO0_reg_i_682 : label is "lutpair97";
  attribute HLUTNM of ARDUINO_IO0_reg_i_689 : label is "lutpair120";
  attribute HLUTNM of ARDUINO_IO0_reg_i_69 : label is "lutpair235";
  attribute HLUTNM of ARDUINO_IO0_reg_i_690 : label is "lutpair119";
  attribute HLUTNM of ARDUINO_IO0_reg_i_691 : label is "lutpair118";
  attribute HLUTNM of ARDUINO_IO0_reg_i_692 : label is "lutpair117";
  attribute HLUTNM of ARDUINO_IO0_reg_i_693 : label is "lutpair121";
  attribute HLUTNM of ARDUINO_IO0_reg_i_694 : label is "lutpair120";
  attribute HLUTNM of ARDUINO_IO0_reg_i_695 : label is "lutpair119";
  attribute HLUTNM of ARDUINO_IO0_reg_i_696 : label is "lutpair118";
  attribute HLUTNM of ARDUINO_IO0_reg_i_70 : label is "lutpair234";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_71 : label is "soft_lutpair18";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_72 : label is "soft_lutpair21";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_73 : label is "soft_lutpair27";
  attribute HLUTNM of ARDUINO_IO0_reg_i_732 : label is "lutpair143";
  attribute HLUTNM of ARDUINO_IO0_reg_i_739 : label is "lutpair169";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_74 : label is "soft_lutpair29";
  attribute HLUTNM of ARDUINO_IO0_reg_i_740 : label is "lutpair168";
  attribute HLUTNM of ARDUINO_IO0_reg_i_741 : label is "lutpair167";
  attribute HLUTNM of ARDUINO_IO0_reg_i_742 : label is "lutpair166";
  attribute HLUTNM of ARDUINO_IO0_reg_i_743 : label is "lutpair170";
  attribute HLUTNM of ARDUINO_IO0_reg_i_744 : label is "lutpair169";
  attribute HLUTNM of ARDUINO_IO0_reg_i_745 : label is "lutpair168";
  attribute HLUTNM of ARDUINO_IO0_reg_i_746 : label is "lutpair167";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_765 : label is "soft_lutpair8";
  attribute HLUTNM of ARDUINO_IO0_reg_i_766 : label is "lutpair139";
  attribute HLUTNM of ARDUINO_IO0_reg_i_790 : label is "lutpair207";
  attribute HLUTNM of ARDUINO_IO0_reg_i_791 : label is "lutpair206";
  attribute HLUTNM of ARDUINO_IO0_reg_i_792 : label is "lutpair205";
  attribute HLUTNM of ARDUINO_IO0_reg_i_793 : label is "lutpair204";
  attribute HLUTNM of ARDUINO_IO0_reg_i_794 : label is "lutpair208";
  attribute HLUTNM of ARDUINO_IO0_reg_i_795 : label is "lutpair207";
  attribute HLUTNM of ARDUINO_IO0_reg_i_796 : label is "lutpair206";
  attribute HLUTNM of ARDUINO_IO0_reg_i_797 : label is "lutpair205";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_813 : label is "soft_lutpair20";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_815 : label is "soft_lutpair20";
  attribute HLUTNM of ARDUINO_IO0_reg_i_830 : label is "lutpair183";
  attribute HLUTNM of ARDUINO_IO0_reg_i_851 : label is "lutpair248";
  attribute HLUTNM of ARDUINO_IO0_reg_i_852 : label is "lutpair247";
  attribute HLUTNM of ARDUINO_IO0_reg_i_853 : label is "lutpair246";
  attribute HLUTNM of ARDUINO_IO0_reg_i_854 : label is "lutpair245";
  attribute HLUTNM of ARDUINO_IO0_reg_i_855 : label is "lutpair249";
  attribute HLUTNM of ARDUINO_IO0_reg_i_856 : label is "lutpair248";
  attribute HLUTNM of ARDUINO_IO0_reg_i_857 : label is "lutpair247";
  attribute HLUTNM of ARDUINO_IO0_reg_i_858 : label is "lutpair246";
  attribute HLUTNM of ARDUINO_IO0_reg_i_862 : label is "lutpair226";
  attribute HLUTNM of ARDUINO_IO0_reg_i_870 : label is "lutpair221";
  attribute HLUTNM of ARDUINO_IO0_reg_i_871 : label is "lutpair220";
  attribute HLUTNM of ARDUINO_IO0_reg_i_872 : label is "lutpair219";
  attribute HLUTNM of ARDUINO_IO0_reg_i_873 : label is "lutpair218";
  attribute HLUTNM of ARDUINO_IO0_reg_i_874 : label is "lutpair222";
  attribute HLUTNM of ARDUINO_IO0_reg_i_875 : label is "lutpair221";
  attribute HLUTNM of ARDUINO_IO0_reg_i_876 : label is "lutpair220";
  attribute HLUTNM of ARDUINO_IO0_reg_i_877 : label is "lutpair219";
  attribute HLUTNM of ARDUINO_IO0_reg_i_896 : label is "lutpair11";
  attribute HLUTNM of ARDUINO_IO0_reg_i_903 : label is "lutpair34";
  attribute HLUTNM of ARDUINO_IO0_reg_i_904 : label is "lutpair33";
  attribute HLUTNM of ARDUINO_IO0_reg_i_905 : label is "lutpair32";
  attribute HLUTNM of ARDUINO_IO0_reg_i_906 : label is "lutpair31";
  attribute HLUTNM of ARDUINO_IO0_reg_i_907 : label is "lutpair35";
  attribute HLUTNM of ARDUINO_IO0_reg_i_908 : label is "lutpair34";
  attribute HLUTNM of ARDUINO_IO0_reg_i_909 : label is "lutpair33";
  attribute HLUTNM of ARDUINO_IO0_reg_i_910 : label is "lutpair32";
  attribute HLUTNM of ARDUINO_IO0_reg_i_93 : label is "lutpair105";
  attribute HLUTNM of ARDUINO_IO0_reg_i_949 : label is "lutpair81";
  attribute HLUTNM of ARDUINO_IO0_reg_i_950 : label is "lutpair80";
  attribute HLUTNM of ARDUINO_IO0_reg_i_951 : label is "lutpair79";
  attribute HLUTNM of ARDUINO_IO0_reg_i_952 : label is "lutpair78";
  attribute HLUTNM of ARDUINO_IO0_reg_i_953 : label is "lutpair82";
  attribute HLUTNM of ARDUINO_IO0_reg_i_954 : label is "lutpair81";
  attribute HLUTNM of ARDUINO_IO0_reg_i_955 : label is "lutpair80";
  attribute HLUTNM of ARDUINO_IO0_reg_i_956 : label is "lutpair79";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_973 : label is "soft_lutpair29";
  attribute SOFT_HLUTNM of ARDUINO_IO0_reg_i_98 : label is "soft_lutpair25";
  attribute HLUTNM of ARDUINO_IO0_reg_i_982 : label is "lutpair51";
  attribute SOFT_HLUTNM of ARDUINO_IO10_INST_0 : label is "soft_lutpair43";
  attribute SOFT_HLUTNM of ARDUINO_IO11_INST_0 : label is "soft_lutpair43";
  attribute XILINX_LEGACY_PRIM of ARDUINO_IO1_reg : label is "LD";
  attribute SOFT_HLUTNM of ARDUINO_IO1_reg_i_1 : label is "soft_lutpair38";
  attribute XILINX_LEGACY_PRIM of ARDUINO_IO2_reg : label is "LD";
  attribute SOFT_HLUTNM of ARDUINO_IO2_reg_i_1 : label is "soft_lutpair34";
  attribute XILINX_LEGACY_PRIM of ARDUINO_IO3_reg : label is "LD";
  attribute SOFT_HLUTNM of ARDUINO_IO3_reg_i_1 : label is "soft_lutpair26";
  attribute XILINX_LEGACY_PRIM of ARDUINO_IO4_reg : label is "LD";
  attribute SOFT_HLUTNM of ARDUINO_IO4_reg_i_1 : label is "soft_lutpair34";
  attribute XILINX_LEGACY_PRIM of ARDUINO_IO5_reg : label is "LD";
  attribute SOFT_HLUTNM of ARDUINO_IO5_reg_i_1 : label is "soft_lutpair30";
  attribute XILINX_LEGACY_PRIM of ARDUINO_IO6_reg : label is "LD";
  attribute SOFT_HLUTNM of ARDUINO_IO6_reg_i_1 : label is "soft_lutpair30";
  attribute SOFT_HLUTNM of ARDUINO_IO8_INST_0 : label is "soft_lutpair42";
  attribute SOFT_HLUTNM of ARDUINO_IO9_INST_0 : label is "soft_lutpair42";
  attribute SOFT_HLUTNM of PL_LED_G_i_2 : label is "soft_lutpair37";
  attribute SOFT_HLUTNM of al_active_i_2 : label is "soft_lutpair28";
  attribute SOFT_HLUTNM of cd_WE_i_1 : label is "soft_lutpair31";
  attribute SOFT_HLUTNM of \digit[0]_i_1\ : label is "soft_lutpair41";
  attribute SOFT_HLUTNM of \digit[1]_i_1\ : label is "soft_lutpair41";
  attribute SOFT_HLUTNM of \hour[1]_i_2\ : label is "soft_lutpair1";
  attribute SOFT_HLUTNM of \hour[2]_i_4\ : label is "soft_lutpair39";
  attribute SOFT_HLUTNM of \hour[4]_i_1\ : label is "soft_lutpair2";
  attribute SOFT_HLUTNM of \hour_al[0]_i_1\ : label is "soft_lutpair19";
  attribute SOFT_HLUTNM of \hour_al[1]_i_1\ : label is "soft_lutpair35";
  attribute SOFT_HLUTNM of \hour_al[2]_i_1\ : label is "soft_lutpair35";
  attribute SOFT_HLUTNM of \hour_al[3]_i_1\ : label is "soft_lutpair17";
  attribute SOFT_HLUTNM of \hour_al[4]_i_2\ : label is "soft_lutpair17";
  attribute SOFT_HLUTNM of \hour_set[2]_i_1\ : label is "soft_lutpair6";
  attribute SOFT_HLUTNM of \hour_set[3]_i_1\ : label is "soft_lutpair6";
  attribute SOFT_HLUTNM of \hour_set[4]_i_3\ : label is "soft_lutpair39";
  attribute SOFT_HLUTNM of \min[1]_i_3\ : label is "soft_lutpair2";
  attribute SOFT_HLUTNM of \min[4]_i_4\ : label is "soft_lutpair24";
  attribute SOFT_HLUTNM of \min[5]_i_2\ : label is "soft_lutpair0";
  attribute SOFT_HLUTNM of \min[5]_i_8\ : label is "soft_lutpair24";
  attribute SOFT_HLUTNM of \min_al[0]_i_1\ : label is "soft_lutpair33";
  attribute SOFT_HLUTNM of \min_al[1]_i_1\ : label is "soft_lutpair33";
  attribute SOFT_HLUTNM of \min_al[5]_i_4\ : label is "soft_lutpair23";
  attribute SOFT_HLUTNM of \min_cd[2]_i_2\ : label is "soft_lutpair14";
  attribute SOFT_HLUTNM of \min_cd[3]_i_2\ : label is "soft_lutpair14";
  attribute SOFT_HLUTNM of \min_cd_set[1]_i_1\ : label is "soft_lutpair12";
  attribute SOFT_HLUTNM of \min_cd_set[2]_i_1\ : label is "soft_lutpair12";
  attribute SOFT_HLUTNM of \min_set[1]_i_1\ : label is "soft_lutpair36";
  attribute SOFT_HLUTNM of \min_set[2]_i_1\ : label is "soft_lutpair9";
  attribute SOFT_HLUTNM of \min_set[3]_i_1\ : label is "soft_lutpair9";
  attribute SOFT_HLUTNM of \min_set[5]_i_3\ : label is "soft_lutpair5";
  attribute SOFT_HLUTNM of \min_set[5]_i_4\ : label is "soft_lutpair5";
  attribute SOFT_HLUTNM of \min_set[5]_i_5\ : label is "soft_lutpair36";
  attribute SOFT_HLUTNM of \min_set[5]_i_6\ : label is "soft_lutpair11";
  attribute SOFT_HLUTNM of \mode[1]_i_1\ : label is "soft_lutpair28";
  attribute SOFT_HLUTNM of ring_i_13 : label is "soft_lutpair1";
  attribute SOFT_HLUTNM of ring_i_17 : label is "soft_lutpair15";
  attribute SOFT_HLUTNM of ring_i_19 : label is "soft_lutpair11";
  attribute SOFT_HLUTNM of ring_i_21 : label is "soft_lutpair3";
  attribute SOFT_HLUTNM of ring_i_22 : label is "soft_lutpair4";
  attribute SOFT_HLUTNM of ring_i_4 : label is "soft_lutpair37";
  attribute SOFT_HLUTNM of \sec_cd[0]_i_2\ : label is "soft_lutpair40";
  attribute SOFT_HLUTNM of \sec_cd[1]_i_2\ : label is "soft_lutpair40";
  attribute SOFT_HLUTNM of \sec_cd[2]_i_2\ : label is "soft_lutpair22";
  attribute SOFT_HLUTNM of \sec_cd[4]_i_2\ : label is "soft_lutpair22";
  attribute SOFT_HLUTNM of \sec_cd_set[1]_i_1\ : label is "soft_lutpair32";
  attribute SOFT_HLUTNM of \sec_cd_set[2]_i_1\ : label is "soft_lutpair7";
  attribute SOFT_HLUTNM of \sec_cd_set[3]_i_1\ : label is "soft_lutpair7";
  attribute SOFT_HLUTNM of \sec_cd_set[5]_i_2\ : label is "soft_lutpair8";
  attribute SOFT_HLUTNM of \sec_cd_set[5]_i_3\ : label is "soft_lutpair32";
  attribute SOFT_HLUTNM of set_WE_i_1 : label is "soft_lutpair31";
  attribute SOFT_HLUTNM of \tick[0]_i_4\ : label is "soft_lutpair3";
  attribute SOFT_HLUTNM of \tick[0]_i_5\ : label is "soft_lutpair4";
  attribute SOFT_HLUTNM of timeout_i_1 : label is "soft_lutpair0";
begin
  ARDUINO_IO0_reg_i_1026_0(3 downto 0) <= \^arduino_io0_reg_i_1026_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1048_0(3 downto 0) <= \^arduino_io0_reg_i_1048_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1076_0(3 downto 0) <= \^arduino_io0_reg_i_1076_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1089_0(0) <= \^arduino_io0_reg_i_1089_0\(0);
  ARDUINO_IO0_reg_i_1094_0(3 downto 0) <= \^arduino_io0_reg_i_1094_0\(3 downto 0);
  ARDUINO_IO0_reg_i_110_0(1 downto 0) <= \^arduino_io0_reg_i_110_0\(1 downto 0);
  ARDUINO_IO0_reg_i_1148_0(3 downto 0) <= \^arduino_io0_reg_i_1148_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1205_0(3 downto 0) <= \^arduino_io0_reg_i_1205_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1233_0(3 downto 0) <= \^arduino_io0_reg_i_1233_0\(3 downto 0);
  ARDUINO_IO0_reg_i_123_0(3 downto 0) <= \^arduino_io0_reg_i_123_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1258_0(3 downto 0) <= \^arduino_io0_reg_i_1258_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1308_0(3 downto 0) <= \^arduino_io0_reg_i_1308_0\(3 downto 0);
  ARDUINO_IO0_reg_i_132_0(3 downto 0) <= \^arduino_io0_reg_i_132_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1353_0(3 downto 0) <= \^arduino_io0_reg_i_1353_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1410_0(3 downto 0) <= \^arduino_io0_reg_i_1410_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1438_0(3 downto 0) <= \^arduino_io0_reg_i_1438_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1451_0(0) <= \^arduino_io0_reg_i_1451_0\(0);
  ARDUINO_IO0_reg_i_1456_0(3 downto 0) <= \^arduino_io0_reg_i_1456_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1507_0(3 downto 0) <= \^arduino_io0_reg_i_1507_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1552_0(3 downto 0) <= \^arduino_io0_reg_i_1552_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1580_0(3 downto 0) <= \^arduino_io0_reg_i_1580_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1602_0(2 downto 0) <= \^arduino_io0_reg_i_1602_0\(2 downto 0);
  ARDUINO_IO0_reg_i_1639_0(3 downto 0) <= \^arduino_io0_reg_i_1639_0\(3 downto 0);
  ARDUINO_IO0_reg_i_165_0(1 downto 0) <= \^arduino_io0_reg_i_165_0\(1 downto 0);
  ARDUINO_IO0_reg_i_1690_0(3 downto 0) <= \^arduino_io0_reg_i_1690_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1768_0(2 downto 0) <= \^arduino_io0_reg_i_1768_0\(2 downto 0);
  ARDUINO_IO0_reg_i_178(3 downto 0) <= \^arduino_io0_reg_i_178\(3 downto 0);
  ARDUINO_IO0_reg_i_1805_0(3 downto 0) <= \^arduino_io0_reg_i_1805_0\(3 downto 0);
  ARDUINO_IO0_reg_i_187_0(3 downto 0) <= \^arduino_io0_reg_i_187_0\(3 downto 0);
  ARDUINO_IO0_reg_i_187_1(1 downto 0) <= \^arduino_io0_reg_i_187_1\(1 downto 0);
  ARDUINO_IO0_reg_i_1892_0(3 downto 0) <= \^arduino_io0_reg_i_1892_0\(3 downto 0);
  ARDUINO_IO0_reg_i_1964_0(2 downto 0) <= \^arduino_io0_reg_i_1964_0\(2 downto 0);
  ARDUINO_IO0_reg_i_221_0(3 downto 0) <= \^arduino_io0_reg_i_221_0\(3 downto 0);
  ARDUINO_IO0_reg_i_254_0(1 downto 0) <= \^arduino_io0_reg_i_254_0\(1 downto 0);
  ARDUINO_IO0_reg_i_267_0(3 downto 0) <= \^arduino_io0_reg_i_267_0\(3 downto 0);
  ARDUINO_IO0_reg_i_272_0(3 downto 0) <= \^arduino_io0_reg_i_272_0\(3 downto 0);
  ARDUINO_IO0_reg_i_331_0(0) <= \^arduino_io0_reg_i_331_0\(0);
  ARDUINO_IO0_reg_i_336_0(3 downto 0) <= \^arduino_io0_reg_i_336_0\(3 downto 0);
  ARDUINO_IO0_reg_i_336_1(1 downto 0) <= \^arduino_io0_reg_i_336_1\(1 downto 0);
  ARDUINO_IO0_reg_i_369_0(1 downto 0) <= \^arduino_io0_reg_i_369_0\(1 downto 0);
  ARDUINO_IO0_reg_i_382(3 downto 0) <= \^arduino_io0_reg_i_382\(3 downto 0);
  ARDUINO_IO0_reg_i_387_0(3 downto 0) <= \^arduino_io0_reg_i_387_0\(3 downto 0);
  ARDUINO_IO0_reg_i_436_0(2 downto 0) <= \^arduino_io0_reg_i_436_0\(2 downto 0);
  ARDUINO_IO0_reg_i_441_0(3 downto 0) <= \^arduino_io0_reg_i_441_0\(3 downto 0);
  ARDUINO_IO0_reg_i_500_0(0) <= \^arduino_io0_reg_i_500_0\(0);
  ARDUINO_IO0_reg_i_505_0(3 downto 0) <= \^arduino_io0_reg_i_505_0\(3 downto 0);
  ARDUINO_IO0_reg_i_539_0(3 downto 0) <= \^arduino_io0_reg_i_539_0\(3 downto 0);
  ARDUINO_IO0_reg_i_57_0(1 downto 0) <= \^arduino_io0_reg_i_57_0\(1 downto 0);
  ARDUINO_IO0_reg_i_592_0(3 downto 0) <= \^arduino_io0_reg_i_592_0\(3 downto 0);
  ARDUINO_IO0_reg_i_642_0(2 downto 0) <= \^arduino_io0_reg_i_642_0\(2 downto 0);
  ARDUINO_IO0_reg_i_647_0(3 downto 0) <= \^arduino_io0_reg_i_647_0\(3 downto 0);
  ARDUINO_IO0_reg_i_647_1(1 downto 0) <= \^arduino_io0_reg_i_647_1\(1 downto 0);
  ARDUINO_IO0_reg_i_681_0(3 downto 0) <= \^arduino_io0_reg_i_681_0\(3 downto 0);
  ARDUINO_IO0_reg_i_70_0(3 downto 0) <= \^arduino_io0_reg_i_70_0\(3 downto 0);
  ARDUINO_IO0_reg_i_731_0(3 downto 0) <= \^arduino_io0_reg_i_731_0\(3 downto 0);
  ARDUINO_IO0_reg_i_785_0(3 downto 0) <= \^arduino_io0_reg_i_785_0\(3 downto 0);
  ARDUINO_IO0_reg_i_83_0(1 downto 0) <= \^arduino_io0_reg_i_83_0\(1 downto 0);
  ARDUINO_IO0_reg_i_844_0(0) <= \^arduino_io0_reg_i_844_0\(0);
  ARDUINO_IO0_reg_i_849_0(3 downto 0) <= \^arduino_io0_reg_i_849_0\(3 downto 0);
  ARDUINO_IO0_reg_i_877_0(3 downto 0) <= \^arduino_io0_reg_i_877_0\(3 downto 0);
  ARDUINO_IO0_reg_i_890_0(0) <= \^arduino_io0_reg_i_890_0\(0);
  ARDUINO_IO0_reg_i_895_0(3 downto 0) <= \^arduino_io0_reg_i_895_0\(3 downto 0);
  ARDUINO_IO0_reg_i_945_0(3 downto 0) <= \^arduino_io0_reg_i_945_0\(3 downto 0);
  ARDUINO_IO0_reg_i_96(3 downto 0) <= \^arduino_io0_reg_i_96\(3 downto 0);
  ARDUINO_IO0_reg_i_993_0(2 downto 0) <= \^arduino_io0_reg_i_993_0\(2 downto 0);
  ARDUINO_IO0_reg_i_998_0(3 downto 0) <= \^arduino_io0_reg_i_998_0\(3 downto 0);
  ARDUINO_IO7 <= \^arduino_io7\;
  CO(0) <= \^co\(0);
  O(2 downto 0) <= \^o\(2 downto 0);
  PL_LED_G <= \^pl_led_g\;
  PL_LED_R <= \^pl_led_r\;
  \hour_al_reg[1]_0\(2 downto 0) <= \^hour_al_reg[1]_0\(2 downto 0);
  \hour_al_reg[1]_1\(2 downto 0) <= \^hour_al_reg[1]_1\(2 downto 0);
  \hour_al_reg[1]_2\(2 downto 0) <= \^hour_al_reg[1]_2\(2 downto 0);
  \hour_al_reg[1]_3\(0) <= \^hour_al_reg[1]_3\(0);
  \hour_al_reg[2]_0\(1 downto 0) <= \^hour_al_reg[2]_0\(1 downto 0);
  \hour_al_reg[3]_0\(2 downto 0) <= \^hour_al_reg[3]_0\(2 downto 0);
  \hour_reg[1]_0\(2 downto 0) <= \^hour_reg[1]_0\(2 downto 0);
  \hour_reg[1]_1\(2 downto 0) <= \^hour_reg[1]_1\(2 downto 0);
  \hour_reg[1]_2\(2 downto 0) <= \^hour_reg[1]_2\(2 downto 0);
  \hour_reg[1]_3\(0) <= \^hour_reg[1]_3\(0);
  \hour_reg[2]_0\(2 downto 0) <= \^hour_reg[2]_0\(2 downto 0);
  \hour_reg[3]_0\(1 downto 0) <= \^hour_reg[3]_0\(1 downto 0);
  \min_al_reg[1]_0\(2 downto 0) <= \^min_al_reg[1]_0\(2 downto 0);
  \min_al_reg[1]_1\(2 downto 0) <= \^min_al_reg[1]_1\(2 downto 0);
  \min_al_reg[1]_2\(0) <= \^min_al_reg[1]_2\(0);
  \min_al_reg[1]_4\(0) <= \^min_al_reg[1]_4\(0);
  \min_al_reg[2]_0\(1 downto 0) <= \^min_al_reg[2]_0\(1 downto 0);
  \min_al_reg[2]_1\(1 downto 0) <= \^min_al_reg[2]_1\(1 downto 0);
  \min_al_reg[5]_0\(3 downto 0) <= \^min_al_reg[5]_0\(3 downto 0);
  \min_al_reg[5]_1\(1 downto 0) <= \^min_al_reg[5]_1\(1 downto 0);
  \min_al_reg[5]_2\(0) <= \^min_al_reg[5]_2\(0);
  \min_cd_reg[1]_0\(2 downto 0) <= \^min_cd_reg[1]_0\(2 downto 0);
  \min_cd_reg[3]_0\(2 downto 0) <= \^min_cd_reg[3]_0\(2 downto 0);
  \min_cd_reg[4]_0\(2 downto 0) <= \^min_cd_reg[4]_0\(2 downto 0);
  \min_cd_reg[4]_1\(1 downto 0) <= \^min_cd_reg[4]_1\(1 downto 0);
  \min_reg[1]_0\(1 downto 0) <= \^min_reg[1]_0\(1 downto 0);
  \min_reg[1]_1\(1 downto 0) <= \^min_reg[1]_1\(1 downto 0);
  \min_reg[1]_2\(0) <= \^min_reg[1]_2\(0);
  \min_reg[1]_4\(0) <= \^min_reg[1]_4\(0);
  \min_reg[2]_0\(2 downto 0) <= \^min_reg[2]_0\(2 downto 0);
  \min_reg[2]_1\(2 downto 0) <= \^min_reg[2]_1\(2 downto 0);
  \min_reg[5]_0\(3 downto 0) <= \^min_reg[5]_0\(3 downto 0);
  \min_reg[5]_1\(1 downto 0) <= \^min_reg[5]_1\(1 downto 0);
  \min_reg[5]_2\(0) <= \^min_reg[5]_2\(0);
  \sec_cd_reg[2]_0\(2 downto 0) <= \^sec_cd_reg[2]_0\(2 downto 0);
  \sec_cd_reg[2]_1\(2 downto 0) <= \^sec_cd_reg[2]_1\(2 downto 0);
  \sec_cd_reg[2]_2\(1 downto 0) <= \^sec_cd_reg[2]_2\(1 downto 0);
  \sec_cd_reg[2]_3\(0) <= \^sec_cd_reg[2]_3\(0);
  \sec_cd_reg[2]_6\(0) <= \^sec_cd_reg[2]_6\(0);
  \sec_cd_reg[4]_0\(3 downto 0) <= \^sec_cd_reg[4]_0\(3 downto 0);
  \sec_cd_reg[4]_1\(1 downto 0) <= \^sec_cd_reg[4]_1\(1 downto 0);
  \sec_cd_reg[4]_2\(0) <= \^sec_cd_reg[4]_2\(0);
ARDUINO_IO0_reg: unisim.vcomponents.LDCE
    generic map(
      INIT => '0'
    )
        port map (
      CLR => '0',
      D => ARDUINO_IO0_reg_i_1_n_0,
      G => ARDUINO_IO0_reg_i_2_n_0,
      GE => '1',
      Q => ARDUINO_IO0
    );
ARDUINO_IO0_reg_i_1: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4004"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_3_n_0,
      I1 => ARDUINO_IO0_reg_i_4_n_0,
      I2 => ARDUINO_IO0_reg_i_5_n_0,
      I3 => ARDUINO_IO0_reg_i_6_n_0,
      O => ARDUINO_IO0_reg_i_1_n_0
    );
ARDUINO_IO0_reg_i_10: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BBBBBBB8888888B8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_31_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => ARDUINO_IO0_reg_i_4_0(1),
      I3 => \^arduino_io0_reg_i_83_0\(1),
      I4 => ARDUINO_IO0_reg_i_34_n_1,
      I5 => \^arduino_io0_reg_i_96\(1),
      O => ARDUINO_IO0_reg_i_10_n_0
    );
ARDUINO_IO0_reg_i_100: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FE02"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_36_0(0),
      I1 => \^arduino_io0_reg_i_254_0\(1),
      I2 => ARDUINO_IO0_reg_i_126_n_1,
      I3 => \^arduino_io0_reg_i_267_0\(0),
      O => ARDUINO_IO0_reg_i_100_n_0
    );
ARDUINO_IO0_reg_i_1000: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1008_n_5,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1000_n_0
    );
ARDUINO_IO0_reg_i_1001: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1008_n_6,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1001_n_0
    );
ARDUINO_IO0_reg_i_1002: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1008_n_7,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1002_n_0
    );
ARDUINO_IO0_reg_i_1003: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1318_n_4,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1003_n_0
    );
ARDUINO_IO0_reg_i_1004: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1008_n_4,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1000_n_0,
      O => ARDUINO_IO0_reg_i_1004_n_0
    );
ARDUINO_IO0_reg_i_1005: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1008_n_5,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1001_n_0,
      O => ARDUINO_IO0_reg_i_1005_n_0
    );
ARDUINO_IO0_reg_i_1006: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1008_n_6,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1002_n_0,
      O => ARDUINO_IO0_reg_i_1006_n_0
    );
ARDUINO_IO0_reg_i_1007: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1008_n_7,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1003_n_0,
      O => ARDUINO_IO0_reg_i_1007_n_0
    );
ARDUINO_IO0_reg_i_1008: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1318_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1008_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1008_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1008_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1008_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_682_n_0,
      DI(2) => ARDUINO_IO0_reg_i_682_n_0,
      DI(1) => ARDUINO_IO0_reg_i_682_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1319_n_0,
      O(3) => ARDUINO_IO0_reg_i_1008_n_4,
      O(2) => ARDUINO_IO0_reg_i_1008_n_5,
      O(1) => ARDUINO_IO0_reg_i_1008_n_6,
      O(0) => ARDUINO_IO0_reg_i_1008_n_7,
      S(3) => ARDUINO_IO0_reg_i_1320_n_0,
      S(2) => ARDUINO_IO0_reg_i_1321_n_0,
      S(1) => ARDUINO_IO0_reg_i_1322_n_0,
      S(0) => ARDUINO_IO0_reg_i_1323_n_0
    );
ARDUINO_IO0_reg_i_1009: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1009_n_0
    );
ARDUINO_IO0_reg_i_101: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FE02"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_38_0(0),
      I1 => \^arduino_io0_reg_i_369_0\(1),
      I2 => ARDUINO_IO0_reg_i_181_n_1,
      I3 => \^arduino_io0_reg_i_382\(0),
      O => ARDUINO_IO0_reg_i_101_n_0
    );
ARDUINO_IO0_reg_i_1010: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1010_n_0
    );
ARDUINO_IO0_reg_i_1011: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_725_n_1,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_724_n_0,
      I3 => ARDUINO_IO0_reg_i_682_n_0,
      O => ARDUINO_IO0_reg_i_1011_n_0
    );
ARDUINO_IO0_reg_i_1012: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_1,
      I2 => ARDUINO_IO0_reg_i_724_n_0,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1012_n_0
    );
ARDUINO_IO0_reg_i_1013: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1324_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1013_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1013_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1013_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1013_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_1308_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1013_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_702_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_1018: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1329_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1018_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1018_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1018_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1018_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1330_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1331_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1332_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1333_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1018_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1334_n_0,
      S(2) => ARDUINO_IO0_reg_i_1335_n_0,
      S(1) => ARDUINO_IO0_reg_i_1336_n_0,
      S(0) => ARDUINO_IO0_reg_i_1337_n_0
    );
ARDUINO_IO0_reg_i_1019: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_724_n_5,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      O => ARDUINO_IO0_reg_i_1019_n_0
    );
ARDUINO_IO0_reg_i_102: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FE02"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_36_0(2),
      I1 => \^arduino_io0_reg_i_254_0\(1),
      I2 => ARDUINO_IO0_reg_i_126_n_1,
      I3 => \^arduino_io0_reg_i_267_0\(2),
      O => ARDUINO_IO0_reg_i_102_n_0
    );
ARDUINO_IO0_reg_i_1020: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_724_n_6,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      O => ARDUINO_IO0_reg_i_1020_n_0
    );
ARDUINO_IO0_reg_i_1021: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_724_n_7,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      O => ARDUINO_IO0_reg_i_1021_n_0
    );
ARDUINO_IO0_reg_i_1022: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1030_n_4,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      O => ARDUINO_IO0_reg_i_1022_n_0
    );
ARDUINO_IO0_reg_i_1023: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1019_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1023_n_0
    );
ARDUINO_IO0_reg_i_1024: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_724_n_5,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_1020_n_0,
      O => ARDUINO_IO0_reg_i_1024_n_0
    );
ARDUINO_IO0_reg_i_1025: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_724_n_6,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_1021_n_0,
      O => ARDUINO_IO0_reg_i_1025_n_0
    );
ARDUINO_IO0_reg_i_1026: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_724_n_7,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_1022_n_0,
      O => ARDUINO_IO0_reg_i_1026_n_0
    );
ARDUINO_IO0_reg_i_1027: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(3),
      I2 => sel0(4),
      I3 => sel0(2),
      O => ARDUINO_IO0_reg_i_1027_n_0
    );
ARDUINO_IO0_reg_i_1028: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_1028_n_0
    );
ARDUINO_IO0_reg_i_1029: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_1029_n_0
    );
ARDUINO_IO0_reg_i_103: unisim.vcomponents.LUT5
    generic map(
      INIT => X"EC7E3793"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[2]\,
      I2 => \min_al_reg_n_0_[5]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_103_n_0
    );
ARDUINO_IO0_reg_i_1030: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1030_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1030_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1030_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1030_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"10",
      DI(1) => ARDUINO_IO0_reg_i_1338_n_0,
      DI(0) => '1',
      O(3) => ARDUINO_IO0_reg_i_1030_n_4,
      O(2) => ARDUINO_IO0_reg_i_1030_n_5,
      O(1) => ARDUINO_IO0_reg_i_1030_n_6,
      O(0) => NLW_ARDUINO_IO0_reg_i_1030_O_UNCONNECTED(0),
      S(3 downto 2) => B"11",
      S(1) => ARDUINO_IO0_reg_i_1339_n_0,
      S(0) => ARDUINO_IO0_reg_i_1340_n_0
    );
ARDUINO_IO0_reg_i_1031: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(3),
      I2 => sel0(4),
      I3 => sel0(2),
      O => ARDUINO_IO0_reg_i_1031_n_0
    );
ARDUINO_IO0_reg_i_1032: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_1032_n_0
    );
ARDUINO_IO0_reg_i_1033: unisim.vcomponents.LUT4
    generic map(
      INIT => X"810F"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(2),
      I2 => sel0(4),
      I3 => sel0(3),
      O => ARDUINO_IO0_reg_i_1033_n_0
    );
ARDUINO_IO0_reg_i_1034: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_1034_n_0
    );
ARDUINO_IO0_reg_i_1035: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1341_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1035_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1035_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1035_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1035_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1342_n_0,
      DI(2 downto 1) => B"11",
      DI(0) => ARDUINO_IO0_reg_i_1343_n_0,
      O(3) => ARDUINO_IO0_reg_i_1035_n_4,
      O(2) => ARDUINO_IO0_reg_i_1035_n_5,
      O(1) => ARDUINO_IO0_reg_i_1035_n_6,
      O(0) => ARDUINO_IO0_reg_i_1035_n_7,
      S(3) => ARDUINO_IO0_reg_i_1344_n_0,
      S(2) => ARDUINO_IO0_reg_i_1345_n_0,
      S(1 downto 0) => B"11"
    );
ARDUINO_IO0_reg_i_1036: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(3),
      I2 => sel0(4),
      I3 => sel0(2),
      O => ARDUINO_IO0_reg_i_1036_n_0
    );
ARDUINO_IO0_reg_i_1037: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_1037_n_0
    );
ARDUINO_IO0_reg_i_1038: unisim.vcomponents.LUT4
    generic map(
      INIT => X"810F"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(2),
      I2 => sel0(4),
      I3 => sel0(3),
      O => ARDUINO_IO0_reg_i_1038_n_0
    );
ARDUINO_IO0_reg_i_1039: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1039_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1039_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1039_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1039_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"10",
      DI(1) => ARDUINO_IO0_reg_i_1346_n_0,
      DI(0) => '1',
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_1039_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_1039_n_7,
      S(3 downto 2) => B"11",
      S(1) => ARDUINO_IO0_reg_i_1347_n_0,
      S(0) => ARDUINO_IO0_reg_i_1348_n_0
    );
ARDUINO_IO0_reg_i_104: unisim.vcomponents.LUT5
    generic map(
      INIT => X"DF24B2DF"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_104_n_0
    );
ARDUINO_IO0_reg_i_1040: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(3),
      I2 => sel0(4),
      I3 => sel0(2),
      O => ARDUINO_IO0_reg_i_1040_n_0
    );
ARDUINO_IO0_reg_i_1041: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_1041_n_0
    );
ARDUINO_IO0_reg_i_1042: unisim.vcomponents.LUT4
    generic map(
      INIT => X"810F"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(2),
      I2 => sel0(4),
      I3 => sel0(3),
      O => ARDUINO_IO0_reg_i_1042_n_0
    );
ARDUINO_IO0_reg_i_1043: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_1043_n_0
    );
ARDUINO_IO0_reg_i_1044: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1349_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1044_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1044_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1044_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1044_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_738_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1049_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1049_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1049_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_1353_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1350_n_0,
      S(2) => ARDUINO_IO0_reg_i_1351_n_0,
      S(1) => ARDUINO_IO0_reg_i_1352_n_0,
      S(0) => ARDUINO_IO0_reg_i_1353_n_0
    );
ARDUINO_IO0_reg_i_1045: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_445_n_7,
      I1 => ARDUINO_IO0_reg_i_738_n_5,
      O => ARDUINO_IO0_reg_i_1045_n_0
    );
ARDUINO_IO0_reg_i_1046: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_738_n_4,
      I1 => ARDUINO_IO0_reg_i_738_n_6,
      O => ARDUINO_IO0_reg_i_1046_n_0
    );
ARDUINO_IO0_reg_i_1047: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_738_n_5,
      I1 => ARDUINO_IO0_reg_i_738_n_7,
      O => ARDUINO_IO0_reg_i_1047_n_0
    );
ARDUINO_IO0_reg_i_1048: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_738_n_6,
      I1 => ARDUINO_IO0_reg_i_1049_n_4,
      O => ARDUINO_IO0_reg_i_1048_n_0
    );
ARDUINO_IO0_reg_i_1049: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1354_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1049_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1049_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1049_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1049_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1355_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1356_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1357_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1358_n_0,
      O(3) => ARDUINO_IO0_reg_i_1049_n_4,
      O(2) => ARDUINO_IO0_reg_i_1049_n_5,
      O(1) => ARDUINO_IO0_reg_i_1049_n_6,
      O(0) => ARDUINO_IO0_reg_i_1049_n_7,
      S(3) => ARDUINO_IO0_reg_i_1359_n_0,
      S(2) => ARDUINO_IO0_reg_i_1360_n_0,
      S(1) => ARDUINO_IO0_reg_i_1361_n_0,
      S(0) => ARDUINO_IO0_reg_i_1362_n_0
    );
ARDUINO_IO0_reg_i_105: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FE02"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_38_0(2),
      I1 => \^arduino_io0_reg_i_369_0\(1),
      I2 => ARDUINO_IO0_reg_i_181_n_1,
      I3 => \^arduino_io0_reg_i_382\(2),
      O => ARDUINO_IO0_reg_i_105_n_0
    );
ARDUINO_IO0_reg_i_1050: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1058_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_1050_n_0
    );
ARDUINO_IO0_reg_i_1051: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1058_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_1051_n_0
    );
ARDUINO_IO0_reg_i_1052: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1058_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_1052_n_0
    );
ARDUINO_IO0_reg_i_1053: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1363_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_1053_n_0
    );
ARDUINO_IO0_reg_i_1054: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1058_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1050_n_0,
      O => ARDUINO_IO0_reg_i_1054_n_0
    );
ARDUINO_IO0_reg_i_1055: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1058_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1051_n_0,
      O => ARDUINO_IO0_reg_i_1055_n_0
    );
ARDUINO_IO0_reg_i_1056: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1058_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1052_n_0,
      O => ARDUINO_IO0_reg_i_1056_n_0
    );
ARDUINO_IO0_reg_i_1057: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1058_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1053_n_0,
      O => ARDUINO_IO0_reg_i_1057_n_0
    );
ARDUINO_IO0_reg_i_1058: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1363_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1058_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1058_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1058_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1058_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_732_n_0,
      DI(2) => ARDUINO_IO0_reg_i_732_n_0,
      DI(1) => ARDUINO_IO0_reg_i_732_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1364_n_0,
      O(3) => ARDUINO_IO0_reg_i_1058_n_4,
      O(2) => ARDUINO_IO0_reg_i_1058_n_5,
      O(1) => ARDUINO_IO0_reg_i_1058_n_6,
      O(0) => ARDUINO_IO0_reg_i_1058_n_7,
      S(3) => ARDUINO_IO0_reg_i_1365_n_0,
      S(2) => ARDUINO_IO0_reg_i_1366_n_0,
      S(1) => ARDUINO_IO0_reg_i_1367_n_0,
      S(0) => ARDUINO_IO0_reg_i_1368_n_0
    );
ARDUINO_IO0_reg_i_1059: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1059_n_0
    );
ARDUINO_IO0_reg_i_106: unisim.vcomponents.LUT4
    generic map(
      INIT => X"F24F"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[1]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_106_n_0
    );
ARDUINO_IO0_reg_i_1060: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1060_n_0
    );
ARDUINO_IO0_reg_i_1061: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_779_n_0,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_778_n_3,
      I3 => ARDUINO_IO0_reg_i_732_n_0,
      O => ARDUINO_IO0_reg_i_1061_n_0
    );
ARDUINO_IO0_reg_i_1062: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_779_n_0,
      I2 => ARDUINO_IO0_reg_i_778_n_3,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1062_n_0
    );
ARDUINO_IO0_reg_i_1063: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1369_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1063_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1063_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1063_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1063_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_1353_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_1639_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1063_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_752_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_1068: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1374_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1068_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1068_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1068_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1068_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1375_n_0,
      DI(2 downto 1) => ARDUINO_IO0_reg_i_1068_1(1 downto 0),
      DI(0) => ARDUINO_IO0_reg_i_1378_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1068_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1379_n_0,
      S(2) => ARDUINO_IO0_reg_i_1380_n_0,
      S(1) => ARDUINO_IO0_reg_i_764_0(0),
      S(0) => ARDUINO_IO0_reg_i_1382_n_0
    );
ARDUINO_IO0_reg_i_1069: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1077_n_5,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      O => ARDUINO_IO0_reg_i_1069_n_0
    );
ARDUINO_IO0_reg_i_1070: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1077_n_6,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      O => ARDUINO_IO0_reg_i_1070_n_0
    );
ARDUINO_IO0_reg_i_1071: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1077_n_7,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      O => ARDUINO_IO0_reg_i_1071_n_0
    );
ARDUINO_IO0_reg_i_1072: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1383_n_4,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      O => ARDUINO_IO0_reg_i_1072_n_0
    );
ARDUINO_IO0_reg_i_1073: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1077_n_4,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => ARDUINO_IO0_reg_i_1069_n_0,
      O => ARDUINO_IO0_reg_i_1073_n_0
    );
ARDUINO_IO0_reg_i_1074: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1077_n_5,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => ARDUINO_IO0_reg_i_1070_n_0,
      O => ARDUINO_IO0_reg_i_1074_n_0
    );
ARDUINO_IO0_reg_i_1075: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1077_n_6,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => ARDUINO_IO0_reg_i_1071_n_0,
      O => ARDUINO_IO0_reg_i_1075_n_0
    );
ARDUINO_IO0_reg_i_1076: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1077_n_7,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => ARDUINO_IO0_reg_i_1072_n_0,
      O => ARDUINO_IO0_reg_i_1076_n_0
    );
ARDUINO_IO0_reg_i_1077: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1383_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1077_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1077_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1077_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1077_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1384_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1385_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1386_n_0,
      DI(0) => '0',
      O(3) => ARDUINO_IO0_reg_i_1077_n_4,
      O(2) => ARDUINO_IO0_reg_i_1077_n_5,
      O(1) => ARDUINO_IO0_reg_i_1077_n_6,
      O(0) => ARDUINO_IO0_reg_i_1077_n_7,
      S(3) => ARDUINO_IO0_reg_i_1387_n_0,
      S(2) => ARDUINO_IO0_reg_i_1388_n_0,
      S(1) => ARDUINO_IO0_reg_i_1389_n_0,
      S(0) => ARDUINO_IO0_reg_i_1390_n_0
    );
ARDUINO_IO0_reg_i_1078: unisim.vcomponents.LUT5
    generic map(
      INIT => X"44CB4D8B"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      I4 => \sel0__0\(1),
      O => ARDUINO_IO0_reg_i_1078_n_0
    );
ARDUINO_IO0_reg_i_1079: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1079_n_0
    );
ARDUINO_IO0_reg_i_108: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_217_n_0,
      CO(3) => ARDUINO_IO0_reg_i_108_n_0,
      CO(2) => ARDUINO_IO0_reg_i_108_n_1,
      CO(1) => ARDUINO_IO0_reg_i_108_n_2,
      CO(0) => ARDUINO_IO0_reg_i_108_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_109_n_7,
      DI(2) => ARDUINO_IO0_reg_i_110_n_4,
      DI(1) => ARDUINO_IO0_reg_i_110_n_5,
      DI(0) => ARDUINO_IO0_reg_i_110_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_221_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_218_n_0,
      S(2) => ARDUINO_IO0_reg_i_219_n_0,
      S(1) => ARDUINO_IO0_reg_i_220_n_0,
      S(0) => ARDUINO_IO0_reg_i_221_n_0
    );
ARDUINO_IO0_reg_i_1080: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1080_n_0
    );
ARDUINO_IO0_reg_i_1081: unisim.vcomponents.LUT5
    generic map(
      INIT => X"C7C31CC7"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1081_n_0
    );
ARDUINO_IO0_reg_i_1082: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1391_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1082_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1082_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1082_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1082_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1392_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1393_n_0,
      DI(1) => '1',
      DI(0) => ARDUINO_IO0_reg_i_1394_n_0,
      O(3) => ARDUINO_IO0_reg_i_1082_n_4,
      O(2) => ARDUINO_IO0_reg_i_1082_n_5,
      O(1 downto 0) => \^sec_cd_reg[2]_2\(1 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1395_n_0,
      S(2) => ARDUINO_IO0_reg_i_1396_n_0,
      S(1) => '1',
      S(0) => ARDUINO_IO0_reg_i_1397_n_0
    );
ARDUINO_IO0_reg_i_1083: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => \sel0__0\(4),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1083_n_0
    );
ARDUINO_IO0_reg_i_1084: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1084_n_0
    );
ARDUINO_IO0_reg_i_1085: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F8FCF3F8"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1085_n_0
    );
ARDUINO_IO0_reg_i_1086: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1086_n_0
    );
ARDUINO_IO0_reg_i_1087: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FE0500FF"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(3),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1087_n_0
    );
ARDUINO_IO0_reg_i_1088: unisim.vcomponents.LUT5
    generic map(
      INIT => X"C8C1F3B3"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(1),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1088_n_0
    );
ARDUINO_IO0_reg_i_1089: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1398_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1089_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1089_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1089_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1089_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1399_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1400_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1401_n_0,
      DI(0) => '0',
      O(3 downto 0) => \^sec_cd_reg[4]_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1402_n_0,
      S(2) => ARDUINO_IO0_reg_i_1403_n_0,
      S(1) => ARDUINO_IO0_reg_i_1404_n_0,
      S(0) => ARDUINO_IO0_reg_i_1405_n_0
    );
ARDUINO_IO0_reg_i_109: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_110_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_109_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_109_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_109_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_222_n_0
    );
ARDUINO_IO0_reg_i_1090: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1406_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1090_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1090_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1090_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1090_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_789_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1101_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1101_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1101_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_1410_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1407_n_0,
      S(2) => ARDUINO_IO0_reg_i_1408_n_0,
      S(1) => ARDUINO_IO0_reg_i_1409_n_0,
      S(0) => ARDUINO_IO0_reg_i_1410_n_0
    );
ARDUINO_IO0_reg_i_1091: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_507_n_7,
      I1 => ARDUINO_IO0_reg_i_789_n_5,
      O => ARDUINO_IO0_reg_i_1091_n_0
    );
ARDUINO_IO0_reg_i_1092: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_789_n_4,
      I1 => ARDUINO_IO0_reg_i_789_n_6,
      O => ARDUINO_IO0_reg_i_1092_n_0
    );
ARDUINO_IO0_reg_i_1093: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_789_n_5,
      I1 => ARDUINO_IO0_reg_i_789_n_7,
      O => ARDUINO_IO0_reg_i_1093_n_0
    );
ARDUINO_IO0_reg_i_1094: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_789_n_6,
      I1 => ARDUINO_IO0_reg_i_1101_n_4,
      O => ARDUINO_IO0_reg_i_1094_n_0
    );
ARDUINO_IO0_reg_i_1095: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1095_n_0
    );
ARDUINO_IO0_reg_i_1096: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1142_n_0,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1141_n_3,
      O => ARDUINO_IO0_reg_i_1096_n_0
    );
ARDUINO_IO0_reg_i_1097: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1097_n_0
    );
ARDUINO_IO0_reg_i_1098: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1098_n_0
    );
ARDUINO_IO0_reg_i_1099: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1099_n_0
    );
ARDUINO_IO0_reg_i_11: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BBBBBBB8888888B8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_36_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => ARDUINO_IO0_reg_i_4_1(3),
      I3 => \^arduino_io0_reg_i_57_0\(1),
      I4 => ARDUINO_IO0_reg_i_26_n_1,
      I5 => \^arduino_io0_reg_i_70_0\(3),
      O => ARDUINO_IO0_reg_i_11_n_0
    );
ARDUINO_IO0_reg_i_110: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_223_n_0,
      CO(3) => ARDUINO_IO0_reg_i_110_n_0,
      CO(2) => ARDUINO_IO0_reg_i_110_n_1,
      CO(1) => ARDUINO_IO0_reg_i_110_n_2,
      CO(0) => ARDUINO_IO0_reg_i_110_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_224_n_0,
      DI(2) => ARDUINO_IO0_reg_i_225_n_0,
      DI(1) => ARDUINO_IO0_reg_i_226_n_0,
      DI(0) => ARDUINO_IO0_reg_i_227_n_0,
      O(3) => ARDUINO_IO0_reg_i_110_n_4,
      O(2) => ARDUINO_IO0_reg_i_110_n_5,
      O(1) => ARDUINO_IO0_reg_i_110_n_6,
      O(0) => ARDUINO_IO0_reg_i_110_n_7,
      S(3) => ARDUINO_IO0_reg_i_228_n_0,
      S(2) => ARDUINO_IO0_reg_i_229_n_0,
      S(1) => ARDUINO_IO0_reg_i_230_n_0,
      S(0) => ARDUINO_IO0_reg_i_231_n_0
    );
ARDUINO_IO0_reg_i_1100: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1100_n_0
    );
ARDUINO_IO0_reg_i_1101: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1411_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1101_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1101_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1101_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1101_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1412_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1413_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1414_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1415_n_0,
      O(3) => ARDUINO_IO0_reg_i_1101_n_4,
      O(2) => ARDUINO_IO0_reg_i_1101_n_5,
      O(1) => ARDUINO_IO0_reg_i_1101_n_6,
      O(0) => ARDUINO_IO0_reg_i_1101_n_7,
      S(3) => ARDUINO_IO0_reg_i_1416_n_0,
      S(2) => ARDUINO_IO0_reg_i_1417_n_0,
      S(1) => ARDUINO_IO0_reg_i_1418_n_0,
      S(0) => ARDUINO_IO0_reg_i_1419_n_0
    );
ARDUINO_IO0_reg_i_1102: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1110_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1102_n_0
    );
ARDUINO_IO0_reg_i_1103: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1110_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1103_n_0
    );
ARDUINO_IO0_reg_i_1104: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1110_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1104_n_0
    );
ARDUINO_IO0_reg_i_1105: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1420_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1105_n_0
    );
ARDUINO_IO0_reg_i_1106: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_531_n_0,
      I1 => ARDUINO_IO0_reg_i_788_n_3,
      I2 => ARDUINO_IO0_reg_i_1110_n_4,
      I3 => ARDUINO_IO0_reg_i_1102_n_0,
      O => ARDUINO_IO0_reg_i_1106_n_0
    );
ARDUINO_IO0_reg_i_1107: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1110_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1103_n_0,
      O => ARDUINO_IO0_reg_i_1107_n_0
    );
ARDUINO_IO0_reg_i_1108: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1110_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1104_n_0,
      O => ARDUINO_IO0_reg_i_1108_n_0
    );
ARDUINO_IO0_reg_i_1109: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1110_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1105_n_0,
      O => ARDUINO_IO0_reg_i_1109_n_0
    );
ARDUINO_IO0_reg_i_111: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_232_n_0,
      CO(3) => ARDUINO_IO0_reg_i_111_n_0,
      CO(2) => ARDUINO_IO0_reg_i_111_n_1,
      CO(1) => ARDUINO_IO0_reg_i_111_n_2,
      CO(0) => ARDUINO_IO0_reg_i_111_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_221_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_441_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_111_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_51_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_1110: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1420_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1110_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1110_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1110_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1110_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1096_n_0,
      O(3) => ARDUINO_IO0_reg_i_1110_n_4,
      O(2) => ARDUINO_IO0_reg_i_1110_n_5,
      O(1) => ARDUINO_IO0_reg_i_1110_n_6,
      O(0) => ARDUINO_IO0_reg_i_1110_n_7,
      S(3) => ARDUINO_IO0_reg_i_1421_n_0,
      S(2) => ARDUINO_IO0_reg_i_1422_n_0,
      S(1) => ARDUINO_IO0_reg_i_1423_n_0,
      S(0) => ARDUINO_IO0_reg_i_1424_n_0
    );
ARDUINO_IO0_reg_i_1111: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1111_n_0
    );
ARDUINO_IO0_reg_i_1112: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1112_n_0
    );
ARDUINO_IO0_reg_i_1113: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1113_n_0
    );
ARDUINO_IO0_reg_i_1114: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1114_n_0
    );
ARDUINO_IO0_reg_i_1115: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1425_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1115_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1115_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1115_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1115_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_1410_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_1690_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1115_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_799_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_1120: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1438_0\(2),
      I1 => \^min_al_reg[1]_1\(2),
      O => ARDUINO_IO0_reg_i_1120_n_0
    );
ARDUINO_IO0_reg_i_1121: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1438_0\(1),
      I1 => \^min_al_reg[1]_1\(1),
      O => ARDUINO_IO0_reg_i_1121_n_0
    );
ARDUINO_IO0_reg_i_1122: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1438_0\(0),
      I1 => \^min_al_reg[1]_1\(0),
      O => ARDUINO_IO0_reg_i_1122_n_0
    );
ARDUINO_IO0_reg_i_1126: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1438_0\(0),
      I1 => \^min_al_reg[1]_1\(0),
      O => ARDUINO_IO0_reg_i_1126_n_0
    );
ARDUINO_IO0_reg_i_1127: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1430_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1127_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1127_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1127_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1127_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1431_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1432_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1433_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1434_n_0,
      O(3 downto 0) => \^arduino_io0_reg_i_1438_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1435_n_0,
      S(2) => ARDUINO_IO0_reg_i_1436_n_0,
      S(1) => ARDUINO_IO0_reg_i_1437_n_0,
      S(0) => ARDUINO_IO0_reg_i_1438_n_0
    );
ARDUINO_IO0_reg_i_1128: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4DF3"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_1128_n_0
    );
ARDUINO_IO0_reg_i_1129: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1439_n_4,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      O => ARDUINO_IO0_reg_i_1129_n_0
    );
ARDUINO_IO0_reg_i_1130: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1130_n_0
    );
ARDUINO_IO0_reg_i_1131: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1131_n_0
    );
ARDUINO_IO0_reg_i_1132: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1132_n_0
    );
ARDUINO_IO0_reg_i_1133: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1129_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1133_n_0
    );
ARDUINO_IO0_reg_i_1134: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1134_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1134_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1134_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1134_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1440_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^min_al_reg[1]_1\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_1134_O_UNCONNECTED(0),
      S(3) => ARDUINO_IO0_reg_i_1441_n_0,
      S(2) => ARDUINO_IO0_reg_i_1442_n_0,
      S(1) => ARDUINO_IO0_reg_i_1443_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_1135: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F3E0E3E0"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1135_n_0
    );
ARDUINO_IO0_reg_i_1136: unisim.vcomponents.LUT5
    generic map(
      INIT => X"039C0318"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1136_n_0
    );
ARDUINO_IO0_reg_i_1137: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0F030F73"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1137_n_0
    );
ARDUINO_IO0_reg_i_1138: unisim.vcomponents.LUT5
    generic map(
      INIT => X"2CCFCDCF"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1138_n_0
    );
ARDUINO_IO0_reg_i_1139: unisim.vcomponents.LUT5
    generic map(
      INIT => X"DC333D43"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1139_n_0
    );
ARDUINO_IO0_reg_i_1140: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F3FF37FF"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1140_n_0
    );
ARDUINO_IO0_reg_i_1141: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1439_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_1141_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_1141_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1141_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => B"0001"
    );
ARDUINO_IO0_reg_i_1142: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1444_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1142_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_1142_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_1142_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1142_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => ARDUINO_IO0_reg_i_1445_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1446_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1447_n_0,
      O(3) => NLW_ARDUINO_IO0_reg_i_1142_O_UNCONNECTED(3),
      O(2 downto 1) => \^min_al_reg[5]_1\(1 downto 0),
      O(0) => ARDUINO_IO0_reg_i_1142_n_7,
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1448_n_0,
      S(1) => ARDUINO_IO0_reg_i_1449_n_0,
      S(0) => ARDUINO_IO0_reg_i_1450_n_0
    );
ARDUINO_IO0_reg_i_1143: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1451_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_1143_CO_UNCONNECTED(3 downto 1),
      CO(0) => \^arduino_io0_reg_i_1451_0\(0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1143_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => B"0001"
    );
ARDUINO_IO0_reg_i_1144: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1452_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1144_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1144_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1144_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1144_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_850_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1149_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1149_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1149_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_1456_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1453_n_0,
      S(2) => ARDUINO_IO0_reg_i_1454_n_0,
      S(1) => ARDUINO_IO0_reg_i_1455_n_0,
      S(0) => ARDUINO_IO0_reg_i_1456_n_0
    );
ARDUINO_IO0_reg_i_1145: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_546_n_7,
      I1 => ARDUINO_IO0_reg_i_850_n_5,
      O => ARDUINO_IO0_reg_i_1145_n_0
    );
ARDUINO_IO0_reg_i_1146: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_850_n_4,
      I1 => ARDUINO_IO0_reg_i_850_n_6,
      O => ARDUINO_IO0_reg_i_1146_n_0
    );
ARDUINO_IO0_reg_i_1147: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_850_n_5,
      I1 => ARDUINO_IO0_reg_i_850_n_7,
      O => ARDUINO_IO0_reg_i_1147_n_0
    );
ARDUINO_IO0_reg_i_1148: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_850_n_6,
      I1 => ARDUINO_IO0_reg_i_1149_n_4,
      O => ARDUINO_IO0_reg_i_1148_n_0
    );
ARDUINO_IO0_reg_i_1149: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_27_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1149_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1149_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1149_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1149_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1457_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1458_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1459_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1460_n_0,
      O(3) => ARDUINO_IO0_reg_i_1149_n_4,
      O(2) => ARDUINO_IO0_reg_i_1149_n_5,
      O(1) => ARDUINO_IO0_reg_i_1149_n_6,
      O(0) => ARDUINO_IO0_reg_i_1149_n_7,
      S(3) => ARDUINO_IO0_reg_i_1461_n_0,
      S(2) => ARDUINO_IO0_reg_i_1462_n_0,
      S(1) => ARDUINO_IO0_reg_i_1463_n_0,
      S(0) => ARDUINO_IO0_reg_i_1464_n_0
    );
ARDUINO_IO0_reg_i_115: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_237_n_0,
      CO(3) => ARDUINO_IO0_reg_i_115_n_0,
      CO(2) => ARDUINO_IO0_reg_i_115_n_1,
      CO(1) => ARDUINO_IO0_reg_i_115_n_2,
      CO(0) => ARDUINO_IO0_reg_i_115_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_238_n_0,
      DI(2) => ARDUINO_IO0_reg_i_115_1(0),
      DI(1) => ARDUINO_IO0_reg_i_240_n_0,
      DI(0) => ARDUINO_IO0_reg_i_241_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_115_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_242_n_0,
      S(2) => ARDUINO_IO0_reg_i_243_n_0,
      S(1) => ARDUINO_IO0_reg_i_244_n_0,
      S(0) => ARDUINO_IO0_reg_i_245_n_0
    );
ARDUINO_IO0_reg_i_1150: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1158_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_1150_n_0
    );
ARDUINO_IO0_reg_i_1151: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1158_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_1151_n_0
    );
ARDUINO_IO0_reg_i_1152: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1158_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_1152_n_0
    );
ARDUINO_IO0_reg_i_1153: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1465_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_1153_n_0
    );
ARDUINO_IO0_reg_i_1154: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1158_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_1150_n_0,
      O => ARDUINO_IO0_reg_i_1154_n_0
    );
ARDUINO_IO0_reg_i_1155: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1158_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_1151_n_0,
      O => ARDUINO_IO0_reg_i_1155_n_0
    );
ARDUINO_IO0_reg_i_1156: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1158_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_1152_n_0,
      O => ARDUINO_IO0_reg_i_1156_n_0
    );
ARDUINO_IO0_reg_i_1157: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1158_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_1153_n_0,
      O => ARDUINO_IO0_reg_i_1157_n_0
    );
ARDUINO_IO0_reg_i_1158: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1465_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1158_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1158_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1158_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1158_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1466_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1466_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1159_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1159_n_0,
      O(3) => ARDUINO_IO0_reg_i_1158_n_4,
      O(2) => ARDUINO_IO0_reg_i_1158_n_5,
      O(1) => ARDUINO_IO0_reg_i_1158_n_6,
      O(0) => ARDUINO_IO0_reg_i_1158_n_7,
      S(3) => ARDUINO_IO0_reg_i_1467_n_0,
      S(2) => ARDUINO_IO0_reg_i_1468_n_0,
      S(1) => ARDUINO_IO0_reg_i_1469_n_0,
      S(0) => ARDUINO_IO0_reg_i_1470_n_0
    );
ARDUINO_IO0_reg_i_1159: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_586_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_1159_n_0
    );
ARDUINO_IO0_reg_i_116: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_246_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_248_n_5,
      O => ARDUINO_IO0_reg_i_116_n_0
    );
ARDUINO_IO0_reg_i_1160: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_586_n_0,
      I2 => \^arduino_io0_reg_i_890_0\(0),
      I3 => ARDUINO_IO0_reg_i_585_n_3,
      O => ARDUINO_IO0_reg_i_1160_n_0
    );
ARDUINO_IO0_reg_i_1161: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_586_n_0,
      I2 => ARDUINO_IO0_reg_i_585_n_3,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_1161_n_0
    );
ARDUINO_IO0_reg_i_1162: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_586_n_0,
      I2 => ARDUINO_IO0_reg_i_585_n_3,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_1162_n_0
    );
ARDUINO_IO0_reg_i_1163: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1159_n_0,
      I1 => ARDUINO_IO0_reg_i_586_n_0,
      I2 => \^arduino_io0_reg_i_890_0\(0),
      I3 => ARDUINO_IO0_reg_i_585_n_3,
      O => ARDUINO_IO0_reg_i_1163_n_0
    );
ARDUINO_IO0_reg_i_1164: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1471_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1164_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1164_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1164_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1164_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_1456_0\(1 downto 0),
      DI(1) => ARDUINO_IO0_reg_i_1472_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1473_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1164_O_UNCONNECTED(3 downto 0),
      S(3 downto 2) => ARDUINO_IO0_reg_i_864_0(1 downto 0),
      S(1) => ARDUINO_IO0_reg_i_1476_n_0,
      S(0) => ARDUINO_IO0_reg_i_1477_n_0
    );
ARDUINO_IO0_reg_i_1169: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1478_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1169_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1169_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1169_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1169_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1479_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1480_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1169_1(0),
      DI(0) => ARDUINO_IO0_reg_i_1482_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1169_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1483_n_0,
      S(2) => ARDUINO_IO0_reg_i_1484_n_0,
      S(1) => ARDUINO_IO0_reg_i_1485_n_0,
      S(0) => ARDUINO_IO0_reg_i_869_0(0)
    );
ARDUINO_IO0_reg_i_117: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_246_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_248_n_6,
      O => ARDUINO_IO0_reg_i_117_n_0
    );
ARDUINO_IO0_reg_i_1170: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1178_n_5,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      O => ARDUINO_IO0_reg_i_1170_n_0
    );
ARDUINO_IO0_reg_i_1173: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_586_n_7,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_302_n_0,
      O => ARDUINO_IO0_reg_i_1173_n_0
    );
ARDUINO_IO0_reg_i_1174: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1178_n_4,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => ARDUINO_IO0_reg_i_1170_n_0,
      O => ARDUINO_IO0_reg_i_1174_n_0
    );
ARDUINO_IO0_reg_i_1175: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1178_n_5,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => ARDUINO_IO0_reg_i_869_1(1),
      O => ARDUINO_IO0_reg_i_1175_n_0
    );
ARDUINO_IO0_reg_i_1177: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => \^min_reg[5]_1\(0),
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => \^min_reg[1]_2\(0),
      I3 => ARDUINO_IO0_reg_i_1173_n_0,
      O => ARDUINO_IO0_reg_i_1177_n_0
    );
ARDUINO_IO0_reg_i_1178: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1178_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1178_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1178_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1178_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1487_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1488_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1489_n_0,
      DI(0) => '1',
      O(3) => ARDUINO_IO0_reg_i_1178_n_4,
      O(2) => ARDUINO_IO0_reg_i_1178_n_5,
      O(1) => \min_reg[1]_3\(0),
      O(0) => NLW_ARDUINO_IO0_reg_i_1178_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1490_n_0,
      S(1) => ARDUINO_IO0_reg_i_1491_n_0,
      S(0) => ARDUINO_IO0_reg_i_1492_n_0
    );
ARDUINO_IO0_reg_i_1179: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min(5),
      I1 => min(3),
      I2 => min(4),
      O => ARDUINO_IO0_reg_i_1179_n_0
    );
ARDUINO_IO0_reg_i_118: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_246_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_248_n_7,
      O => ARDUINO_IO0_reg_i_118_n_0
    );
ARDUINO_IO0_reg_i_1180: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0FCF08C"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1180_n_0
    );
ARDUINO_IO0_reg_i_1181: unisim.vcomponents.LUT5
    generic map(
      INIT => X"230C023C"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1181_n_0
    );
ARDUINO_IO0_reg_i_1182: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min(4),
      I1 => min(3),
      I2 => min(5),
      O => ARDUINO_IO0_reg_i_1182_n_0
    );
ARDUINO_IO0_reg_i_1183: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0E30F0F"
    )
        port map (
      I0 => min(1),
      I1 => min(2),
      I2 => min(5),
      I3 => min(3),
      I4 => min(4),
      O => ARDUINO_IO0_reg_i_1183_n_0
    );
ARDUINO_IO0_reg_i_1184: unisim.vcomponents.LUT5
    generic map(
      INIT => X"2C0F0D4F"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1184_n_0
    );
ARDUINO_IO0_reg_i_1185: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_1185_n_0
    );
ARDUINO_IO0_reg_i_1186: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1186_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1186_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1186_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1186_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1493_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^min_reg[2]_0\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_1186_O_UNCONNECTED(0),
      S(3) => ARDUINO_IO0_reg_i_1494_n_0,
      S(2) => ARDUINO_IO0_reg_i_1495_n_0,
      S(1) => ARDUINO_IO0_reg_i_1496_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_1187: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0FCF08C"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1187_n_0
    );
ARDUINO_IO0_reg_i_1188: unisim.vcomponents.LUT5
    generic map(
      INIT => X"230C023C"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1188_n_0
    );
ARDUINO_IO0_reg_i_1189: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0C1F1C1F"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_1189_n_0
    );
ARDUINO_IO0_reg_i_119: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_249_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_250_n_4,
      O => ARDUINO_IO0_reg_i_119_n_0
    );
ARDUINO_IO0_reg_i_1190: unisim.vcomponents.LUT5
    generic map(
      INIT => X"2CCFCDCF"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1190_n_0
    );
ARDUINO_IO0_reg_i_1191: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_1191_n_0
    );
ARDUINO_IO0_reg_i_1192: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F3FF37FF"
    )
        port map (
      I0 => min(1),
      I1 => min(4),
      I2 => min(3),
      I3 => min(5),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1192_n_0
    );
ARDUINO_IO0_reg_i_1193: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1193_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1193_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1193_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1193_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1497_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1498_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1499_n_0,
      DI(0) => '1',
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_1193_O_UNCONNECTED(3 downto 1),
      O(0) => \^min_reg[1]_2\(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1500_n_0,
      S(1) => ARDUINO_IO0_reg_i_1501_n_0,
      S(0) => ARDUINO_IO0_reg_i_1502_n_0
    );
ARDUINO_IO0_reg_i_1194: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min(5),
      I1 => min(3),
      I2 => min(4),
      O => ARDUINO_IO0_reg_i_1194_n_0
    );
ARDUINO_IO0_reg_i_1195: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0FCF08C"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1195_n_0
    );
ARDUINO_IO0_reg_i_1196: unisim.vcomponents.LUT5
    generic map(
      INIT => X"230C023C"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1196_n_0
    );
ARDUINO_IO0_reg_i_1197: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min(4),
      I1 => min(3),
      I2 => min(5),
      O => ARDUINO_IO0_reg_i_1197_n_0
    );
ARDUINO_IO0_reg_i_1198: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0E30F0F"
    )
        port map (
      I0 => min(1),
      I1 => min(2),
      I2 => min(5),
      I3 => min(3),
      I4 => min(4),
      O => ARDUINO_IO0_reg_i_1198_n_0
    );
ARDUINO_IO0_reg_i_1199: unisim.vcomponents.LUT5
    generic map(
      INIT => X"2C0F0D4F"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1199_n_0
    );
ARDUINO_IO0_reg_i_12: unisim.vcomponents.LUT6
    generic map(
      INIT => X"B8BBBBB8BB8BBBBB"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_37_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => sel0(1),
      I3 => sel0(2),
      I4 => sel0(4),
      I5 => sel0(3),
      O => ARDUINO_IO0_reg_i_12_n_0
    );
ARDUINO_IO0_reg_i_120: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_246_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_248_n_4,
      I3 => ARDUINO_IO0_reg_i_116_n_0,
      O => ARDUINO_IO0_reg_i_120_n_0
    );
ARDUINO_IO0_reg_i_1200: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_1200_n_0
    );
ARDUINO_IO0_reg_i_1201: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1503_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1201_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1201_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1201_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1201_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_902_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1206_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1206_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1206_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_1205_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_1507_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_1504_n_0,
      S(2) => ARDUINO_IO0_reg_i_1505_n_0,
      S(1) => ARDUINO_IO0_reg_i_1506_n_0,
      S(0) => ARDUINO_IO0_reg_i_1507_n_0
    );
ARDUINO_IO0_reg_i_1202: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_595_n_7,
      I1 => ARDUINO_IO0_reg_i_902_n_5,
      O => ARDUINO_IO0_reg_i_1202_n_0
    );
ARDUINO_IO0_reg_i_1203: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_902_n_4,
      I1 => ARDUINO_IO0_reg_i_902_n_6,
      O => ARDUINO_IO0_reg_i_1203_n_0
    );
ARDUINO_IO0_reg_i_1204: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_902_n_5,
      I1 => ARDUINO_IO0_reg_i_902_n_7,
      O => ARDUINO_IO0_reg_i_1204_n_0
    );
ARDUINO_IO0_reg_i_1205: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_902_n_6,
      I1 => ARDUINO_IO0_reg_i_1206_n_4,
      O => ARDUINO_IO0_reg_i_1205_n_0
    );
ARDUINO_IO0_reg_i_1206: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1508_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1206_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1206_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1206_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1206_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1509_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1510_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1511_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1512_n_0,
      O(3) => ARDUINO_IO0_reg_i_1206_n_4,
      O(2) => ARDUINO_IO0_reg_i_1206_n_5,
      O(1) => ARDUINO_IO0_reg_i_1206_n_6,
      O(0) => ARDUINO_IO0_reg_i_1206_n_7,
      S(3) => ARDUINO_IO0_reg_i_1513_n_0,
      S(2) => ARDUINO_IO0_reg_i_1514_n_0,
      S(1) => ARDUINO_IO0_reg_i_1515_n_0,
      S(0) => ARDUINO_IO0_reg_i_1516_n_0
    );
ARDUINO_IO0_reg_i_1207: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1215_n_5,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1207_n_0
    );
ARDUINO_IO0_reg_i_1208: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1215_n_6,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1208_n_0
    );
ARDUINO_IO0_reg_i_1209: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1215_n_7,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1209_n_0
    );
ARDUINO_IO0_reg_i_121: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_246_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_248_n_5,
      I3 => ARDUINO_IO0_reg_i_117_n_0,
      O => ARDUINO_IO0_reg_i_121_n_0
    );
ARDUINO_IO0_reg_i_1210: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1517_n_4,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1210_n_0
    );
ARDUINO_IO0_reg_i_1211: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1215_n_4,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1207_n_0,
      O => ARDUINO_IO0_reg_i_1211_n_0
    );
ARDUINO_IO0_reg_i_1212: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1215_n_5,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1208_n_0,
      O => ARDUINO_IO0_reg_i_1212_n_0
    );
ARDUINO_IO0_reg_i_1213: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1215_n_6,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1209_n_0,
      O => ARDUINO_IO0_reg_i_1213_n_0
    );
ARDUINO_IO0_reg_i_1214: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1215_n_7,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1210_n_0,
      O => ARDUINO_IO0_reg_i_1214_n_0
    );
ARDUINO_IO0_reg_i_1215: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1517_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1215_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1215_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1215_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1215_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_896_n_0,
      DI(2) => ARDUINO_IO0_reg_i_896_n_0,
      DI(1) => ARDUINO_IO0_reg_i_896_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1518_n_0,
      O(3) => ARDUINO_IO0_reg_i_1215_n_4,
      O(2) => ARDUINO_IO0_reg_i_1215_n_5,
      O(1) => ARDUINO_IO0_reg_i_1215_n_6,
      O(0) => ARDUINO_IO0_reg_i_1215_n_7,
      S(3) => ARDUINO_IO0_reg_i_1519_n_0,
      S(2) => ARDUINO_IO0_reg_i_1520_n_0,
      S(1) => ARDUINO_IO0_reg_i_1521_n_0,
      S(0) => ARDUINO_IO0_reg_i_1522_n_0
    );
ARDUINO_IO0_reg_i_1216: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1216_n_0
    );
ARDUINO_IO0_reg_i_1217: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1217_n_0
    );
ARDUINO_IO0_reg_i_1218: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_939_n_1,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_938_n_0,
      I3 => ARDUINO_IO0_reg_i_896_n_0,
      O => ARDUINO_IO0_reg_i_1218_n_0
    );
ARDUINO_IO0_reg_i_1219: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_1,
      I2 => ARDUINO_IO0_reg_i_938_n_0,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1219_n_0
    );
ARDUINO_IO0_reg_i_122: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_246_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_248_n_6,
      I3 => ARDUINO_IO0_reg_i_118_n_0,
      O => ARDUINO_IO0_reg_i_122_n_0
    );
ARDUINO_IO0_reg_i_1220: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1523_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1220_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1220_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1220_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1220_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_1507_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1220_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_916_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_1225: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1528_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1225_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1225_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1225_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1225_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1529_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1530_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1531_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1532_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1225_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1533_n_0,
      S(2) => ARDUINO_IO0_reg_i_1534_n_0,
      S(1) => ARDUINO_IO0_reg_i_1535_n_0,
      S(0) => ARDUINO_IO0_reg_i_1536_n_0
    );
ARDUINO_IO0_reg_i_1226: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_938_n_5,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      O => ARDUINO_IO0_reg_i_1226_n_0
    );
ARDUINO_IO0_reg_i_1227: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_938_n_6,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      O => ARDUINO_IO0_reg_i_1227_n_0
    );
ARDUINO_IO0_reg_i_1228: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_938_n_7,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      O => ARDUINO_IO0_reg_i_1228_n_0
    );
ARDUINO_IO0_reg_i_1229: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1237_n_4,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      O => ARDUINO_IO0_reg_i_1229_n_0
    );
ARDUINO_IO0_reg_i_123: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_246_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_248_n_7,
      I3 => ARDUINO_IO0_reg_i_119_n_0,
      O => ARDUINO_IO0_reg_i_123_n_0
    );
ARDUINO_IO0_reg_i_1230: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1226_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1230_n_0
    );
ARDUINO_IO0_reg_i_1231: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_938_n_5,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_1227_n_0,
      O => ARDUINO_IO0_reg_i_1231_n_0
    );
ARDUINO_IO0_reg_i_1232: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_938_n_6,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_1228_n_0,
      O => ARDUINO_IO0_reg_i_1232_n_0
    );
ARDUINO_IO0_reg_i_1233: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_938_n_7,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_1229_n_0,
      O => ARDUINO_IO0_reg_i_1233_n_0
    );
ARDUINO_IO0_reg_i_1234: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(3),
      I2 => min_cd(4),
      I3 => min_cd(2),
      O => ARDUINO_IO0_reg_i_1234_n_0
    );
ARDUINO_IO0_reg_i_1235: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_1235_n_0
    );
ARDUINO_IO0_reg_i_1236: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => min_cd(2),
      I1 => min_cd(4),
      I2 => min_cd(3),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_1236_n_0
    );
ARDUINO_IO0_reg_i_1237: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1237_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1237_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1237_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1237_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"10",
      DI(1) => ARDUINO_IO0_reg_i_1537_n_0,
      DI(0) => '1',
      O(3) => ARDUINO_IO0_reg_i_1237_n_4,
      O(2) => ARDUINO_IO0_reg_i_1237_n_5,
      O(1) => ARDUINO_IO0_reg_i_1237_n_6,
      O(0) => NLW_ARDUINO_IO0_reg_i_1237_O_UNCONNECTED(0),
      S(3 downto 2) => B"11",
      S(1) => ARDUINO_IO0_reg_i_1538_n_0,
      S(0) => ARDUINO_IO0_reg_i_1539_n_0
    );
ARDUINO_IO0_reg_i_1238: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(2),
      I2 => min_cd(3),
      O => ARDUINO_IO0_reg_i_1238_n_0
    );
ARDUINO_IO0_reg_i_1239: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(3),
      I2 => min_cd(4),
      I3 => min_cd(2),
      O => ARDUINO_IO0_reg_i_1239_n_0
    );
ARDUINO_IO0_reg_i_1240: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_1240_n_0
    );
ARDUINO_IO0_reg_i_1241: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8133"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(4),
      I2 => min_cd(2),
      I3 => min_cd(3),
      O => ARDUINO_IO0_reg_i_1241_n_0
    );
ARDUINO_IO0_reg_i_1242: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => min_cd(2),
      I1 => min_cd(4),
      I2 => min_cd(3),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_1242_n_0
    );
ARDUINO_IO0_reg_i_1243: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1540_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1243_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1243_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1243_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1243_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1541_n_0,
      DI(2 downto 1) => B"11",
      DI(0) => ARDUINO_IO0_reg_i_1542_n_0,
      O(3) => ARDUINO_IO0_reg_i_1243_n_4,
      O(2) => ARDUINO_IO0_reg_i_1243_n_5,
      O(1) => ARDUINO_IO0_reg_i_1243_n_6,
      O(0) => ARDUINO_IO0_reg_i_1243_n_7,
      S(3) => ARDUINO_IO0_reg_i_1543_n_0,
      S(2) => ARDUINO_IO0_reg_i_1544_n_0,
      S(1 downto 0) => B"11"
    );
ARDUINO_IO0_reg_i_1244: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(2),
      I2 => min_cd(3),
      O => ARDUINO_IO0_reg_i_1244_n_0
    );
ARDUINO_IO0_reg_i_1245: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(3),
      I2 => min_cd(4),
      I3 => min_cd(2),
      O => ARDUINO_IO0_reg_i_1245_n_0
    );
ARDUINO_IO0_reg_i_1246: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_1246_n_0
    );
ARDUINO_IO0_reg_i_1247: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8133"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(4),
      I2 => min_cd(2),
      I3 => min_cd(3),
      O => ARDUINO_IO0_reg_i_1247_n_0
    );
ARDUINO_IO0_reg_i_1248: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1248_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1248_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1248_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1248_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"10",
      DI(1) => ARDUINO_IO0_reg_i_1545_n_0,
      DI(0) => '1',
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_1248_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_1248_n_7,
      S(3 downto 2) => B"11",
      S(1) => ARDUINO_IO0_reg_i_1546_n_0,
      S(0) => ARDUINO_IO0_reg_i_1547_n_0
    );
ARDUINO_IO0_reg_i_1249: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(2),
      I2 => min_cd(3),
      O => ARDUINO_IO0_reg_i_1249_n_0
    );
ARDUINO_IO0_reg_i_125: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_252_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_125_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_125_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_125_O_UNCONNECTED(3 downto 2),
      O(1 downto 0) => \^arduino_io0_reg_i_254_0\(1 downto 0),
      S(3 downto 2) => B"00",
      S(1) => ARDUINO_IO0_reg_i_253_n_7,
      S(0) => ARDUINO_IO0_reg_i_254_n_4
    );
ARDUINO_IO0_reg_i_1250: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(3),
      I2 => min_cd(4),
      I3 => min_cd(2),
      O => ARDUINO_IO0_reg_i_1250_n_0
    );
ARDUINO_IO0_reg_i_1251: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_1251_n_0
    );
ARDUINO_IO0_reg_i_1252: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8133"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(4),
      I2 => min_cd(2),
      I3 => min_cd(3),
      O => ARDUINO_IO0_reg_i_1252_n_0
    );
ARDUINO_IO0_reg_i_1253: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => min_cd(2),
      I1 => min_cd(4),
      I2 => min_cd(3),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_1253_n_0
    );
ARDUINO_IO0_reg_i_1254: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1548_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1254_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1254_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1254_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1254_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_948_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1265_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1265_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1265_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_1258_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_1552_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_1549_n_0,
      S(2) => ARDUINO_IO0_reg_i_1550_n_0,
      S(1) => ARDUINO_IO0_reg_i_1551_n_0,
      S(0) => ARDUINO_IO0_reg_i_1552_n_0
    );
ARDUINO_IO0_reg_i_1255: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_649_n_7,
      I1 => ARDUINO_IO0_reg_i_948_n_5,
      O => ARDUINO_IO0_reg_i_1255_n_0
    );
ARDUINO_IO0_reg_i_1256: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_948_n_4,
      I1 => ARDUINO_IO0_reg_i_948_n_6,
      O => ARDUINO_IO0_reg_i_1256_n_0
    );
ARDUINO_IO0_reg_i_1257: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_948_n_5,
      I1 => ARDUINO_IO0_reg_i_948_n_7,
      O => ARDUINO_IO0_reg_i_1257_n_0
    );
ARDUINO_IO0_reg_i_1258: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_948_n_6,
      I1 => ARDUINO_IO0_reg_i_1265_n_4,
      O => ARDUINO_IO0_reg_i_1258_n_0
    );
ARDUINO_IO0_reg_i_1259: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1302_n_1,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1301_n_0,
      O => ARDUINO_IO0_reg_i_1259_n_0
    );
ARDUINO_IO0_reg_i_126: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_255_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_126_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_126_n_1,
      CO(1) => ARDUINO_IO0_reg_i_126_n_2,
      CO(0) => ARDUINO_IO0_reg_i_126_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => \^arduino_io0_reg_i_254_0\(0),
      DI(1 downto 0) => \^arduino_io0_reg_i_505_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_126_O_UNCONNECTED(3 downto 0),
      S(3) => '0',
      S(2 downto 0) => ARDUINO_IO0_reg_i_97_0(2 downto 0)
    );
ARDUINO_IO0_reg_i_1260: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1260_n_0
    );
ARDUINO_IO0_reg_i_1261: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1261_n_0
    );
ARDUINO_IO0_reg_i_1262: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1262_n_0
    );
ARDUINO_IO0_reg_i_1263: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1263_n_0
    );
ARDUINO_IO0_reg_i_1264: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1264_n_0
    );
ARDUINO_IO0_reg_i_1265: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1553_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1265_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1265_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1265_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1265_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1554_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1555_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1556_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1557_n_0,
      O(3) => ARDUINO_IO0_reg_i_1265_n_4,
      O(2) => ARDUINO_IO0_reg_i_1265_n_5,
      O(1) => ARDUINO_IO0_reg_i_1265_n_6,
      O(0) => ARDUINO_IO0_reg_i_1265_n_7,
      S(3) => ARDUINO_IO0_reg_i_1558_n_0,
      S(2) => ARDUINO_IO0_reg_i_1559_n_0,
      S(1) => ARDUINO_IO0_reg_i_1560_n_0,
      S(0) => ARDUINO_IO0_reg_i_1561_n_0
    );
ARDUINO_IO0_reg_i_1266: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1274_n_5,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1266_n_0
    );
ARDUINO_IO0_reg_i_1267: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1274_n_6,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1267_n_0
    );
ARDUINO_IO0_reg_i_1268: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1274_n_7,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1268_n_0
    );
ARDUINO_IO0_reg_i_1269: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1562_n_4,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1269_n_0
    );
ARDUINO_IO0_reg_i_127: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_259_n_0,
      CO(3) => ARDUINO_IO0_reg_i_127_n_0,
      CO(2) => ARDUINO_IO0_reg_i_127_n_1,
      CO(1) => ARDUINO_IO0_reg_i_127_n_2,
      CO(0) => ARDUINO_IO0_reg_i_127_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_260_n_0,
      DI(2) => ARDUINO_IO0_reg_i_261_n_0,
      DI(1) => ARDUINO_IO0_reg_i_262_n_0,
      DI(0) => ARDUINO_IO0_reg_i_263_n_0,
      O(3 downto 0) => \^arduino_io0_reg_i_267_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_264_n_0,
      S(2) => ARDUINO_IO0_reg_i_265_n_0,
      S(1) => ARDUINO_IO0_reg_i_266_n_0,
      S(0) => ARDUINO_IO0_reg_i_267_n_0
    );
ARDUINO_IO0_reg_i_1270: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^hour_al_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_672_n_0,
      I2 => ARDUINO_IO0_reg_i_1274_n_4,
      I3 => ARDUINO_IO0_reg_i_1266_n_0,
      O => ARDUINO_IO0_reg_i_1270_n_0
    );
ARDUINO_IO0_reg_i_1271: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1274_n_5,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1267_n_0,
      O => ARDUINO_IO0_reg_i_1271_n_0
    );
ARDUINO_IO0_reg_i_1272: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1274_n_6,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1268_n_0,
      O => ARDUINO_IO0_reg_i_1272_n_0
    );
ARDUINO_IO0_reg_i_1273: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1274_n_7,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1269_n_0,
      O => ARDUINO_IO0_reg_i_1273_n_0
    );
ARDUINO_IO0_reg_i_1274: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1562_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1274_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1274_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1274_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1274_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1259_n_0,
      O(3) => ARDUINO_IO0_reg_i_1274_n_4,
      O(2) => ARDUINO_IO0_reg_i_1274_n_5,
      O(1) => ARDUINO_IO0_reg_i_1274_n_6,
      O(0) => ARDUINO_IO0_reg_i_1274_n_7,
      S(3) => ARDUINO_IO0_reg_i_1563_n_0,
      S(2) => ARDUINO_IO0_reg_i_1564_n_0,
      S(1) => ARDUINO_IO0_reg_i_1565_n_0,
      S(0) => ARDUINO_IO0_reg_i_1566_n_0
    );
ARDUINO_IO0_reg_i_1275: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1275_n_0
    );
ARDUINO_IO0_reg_i_1276: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1276_n_0
    );
ARDUINO_IO0_reg_i_1277: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1277_n_0
    );
ARDUINO_IO0_reg_i_1278: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1278_n_0
    );
ARDUINO_IO0_reg_i_1279: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1567_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1279_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1279_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1279_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1279_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_1552_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1279_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_958_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_128: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_268_n_0,
      CO(3) => ARDUINO_IO0_reg_i_128_n_0,
      CO(2) => ARDUINO_IO0_reg_i_128_n_1,
      CO(1) => ARDUINO_IO0_reg_i_128_n_2,
      CO(0) => ARDUINO_IO0_reg_i_128_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_57_n_7,
      DI(2) => ARDUINO_IO0_reg_i_134_n_4,
      DI(1) => ARDUINO_IO0_reg_i_134_n_5,
      DI(0) => ARDUINO_IO0_reg_i_134_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_272_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_269_n_0,
      S(2) => ARDUINO_IO0_reg_i_270_n_0,
      S(1) => ARDUINO_IO0_reg_i_271_n_0,
      S(0) => ARDUINO_IO0_reg_i_272_n_0
    );
ARDUINO_IO0_reg_i_1284: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1580_0\(2),
      I1 => \^hour_al_reg[1]_2\(2),
      O => ARDUINO_IO0_reg_i_1284_n_0
    );
ARDUINO_IO0_reg_i_1285: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1580_0\(1),
      I1 => \^hour_al_reg[1]_2\(1),
      O => ARDUINO_IO0_reg_i_1285_n_0
    );
ARDUINO_IO0_reg_i_1286: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1580_0\(0),
      I1 => \^hour_al_reg[1]_2\(0),
      O => ARDUINO_IO0_reg_i_1286_n_0
    );
ARDUINO_IO0_reg_i_129: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_56_n_7,
      I1 => ARDUINO_IO0_reg_i_57_n_5,
      O => ARDUINO_IO0_reg_i_129_n_0
    );
ARDUINO_IO0_reg_i_1290: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1580_0\(0),
      I1 => \^hour_al_reg[1]_2\(0),
      O => ARDUINO_IO0_reg_i_1290_n_0
    );
ARDUINO_IO0_reg_i_1291: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1572_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1291_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1291_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1291_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1291_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1573_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1574_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1575_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1576_n_0,
      O(3 downto 0) => \^arduino_io0_reg_i_1580_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1577_n_0,
      S(2) => ARDUINO_IO0_reg_i_1578_n_0,
      S(1) => ARDUINO_IO0_reg_i_1579_n_0,
      S(0) => ARDUINO_IO0_reg_i_1580_n_0
    );
ARDUINO_IO0_reg_i_1292: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1292_n_0
    );
ARDUINO_IO0_reg_i_1293: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1293_n_0
    );
ARDUINO_IO0_reg_i_1294: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1294_n_0
    );
ARDUINO_IO0_reg_i_1295: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1295_n_0
    );
ARDUINO_IO0_reg_i_1296: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1296_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1296_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1296_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1296_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1581_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^hour_al_reg[1]_2\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_1296_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1582_n_0,
      S(1) => ARDUINO_IO0_reg_i_1583_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_1297: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => \hour_al_reg_n_0_[2]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_1297_n_0
    );
ARDUINO_IO0_reg_i_1298: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1298_n_0
    );
ARDUINO_IO0_reg_i_1299: unisim.vcomponents.LUT4
    generic map(
      INIT => X"810F"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[2]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_1299_n_0
    );
ARDUINO_IO0_reg_i_13: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BBBBBBB8888888B8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_38_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => ARDUINO_IO0_reg_i_4_0(3),
      I3 => \^arduino_io0_reg_i_83_0\(1),
      I4 => ARDUINO_IO0_reg_i_34_n_1,
      I5 => \^arduino_io0_reg_i_96\(3),
      O => ARDUINO_IO0_reg_i_13_n_0
    );
ARDUINO_IO0_reg_i_130: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_57_n_4,
      I1 => ARDUINO_IO0_reg_i_57_n_6,
      O => ARDUINO_IO0_reg_i_130_n_0
    );
ARDUINO_IO0_reg_i_1300: unisim.vcomponents.LUT4
    generic map(
      INIT => X"59DB"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1300_n_0
    );
ARDUINO_IO0_reg_i_1301: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1584_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1301_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_1301_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_1301_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1301_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"01",
      DI(1) => ARDUINO_IO0_reg_i_1585_n_0,
      DI(0) => '0',
      O(3) => NLW_ARDUINO_IO0_reg_i_1301_O_UNCONNECTED(3),
      O(2) => ARDUINO_IO0_reg_i_1301_n_5,
      O(1) => ARDUINO_IO0_reg_i_1301_n_6,
      O(0) => ARDUINO_IO0_reg_i_1301_n_7,
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1586_n_0,
      S(1) => ARDUINO_IO0_reg_i_1587_n_0,
      S(0) => ARDUINO_IO0_reg_i_1588_n_0
    );
ARDUINO_IO0_reg_i_1302: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1589_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_1302_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_1302_n_1,
      CO(1) => NLW_ARDUINO_IO0_reg_i_1302_CO_UNCONNECTED(1),
      CO(0) => ARDUINO_IO0_reg_i_1302_n_3,
      CYINIT => '0',
      DI(3 downto 1) => B"001",
      DI(0) => ARDUINO_IO0_reg_i_1590_n_0,
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_1302_O_UNCONNECTED(3 downto 2),
      O(1) => ARDUINO_IO0_reg_i_1302_n_6,
      O(0) => ARDUINO_IO0_reg_i_1302_n_7,
      S(3 downto 2) => B"01",
      S(1) => ARDUINO_IO0_reg_i_1591_n_0,
      S(0) => ARDUINO_IO0_reg_i_1592_n_0
    );
ARDUINO_IO0_reg_i_1303: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1593_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1303_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_1303_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_1303_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1303_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"01",
      DI(1) => ARDUINO_IO0_reg_i_1594_n_0,
      DI(0) => '0',
      O(3) => NLW_ARDUINO_IO0_reg_i_1303_O_UNCONNECTED(3),
      O(2 downto 0) => \^hour_al_reg[1]_1\(2 downto 0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1595_n_0,
      S(1) => ARDUINO_IO0_reg_i_1596_n_0,
      S(0) => ARDUINO_IO0_reg_i_1597_n_0
    );
ARDUINO_IO0_reg_i_1304: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1598_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1304_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1304_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1304_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1304_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_999_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1309_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1309_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1309_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_1308_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_1602_0\(2 downto 1),
      S(3) => ARDUINO_IO0_reg_i_1599_n_0,
      S(2) => ARDUINO_IO0_reg_i_1600_n_0,
      S(1) => ARDUINO_IO0_reg_i_1601_n_0,
      S(0) => ARDUINO_IO0_reg_i_1602_n_0
    );
ARDUINO_IO0_reg_i_1305: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_688_n_7,
      I1 => ARDUINO_IO0_reg_i_999_n_5,
      O => ARDUINO_IO0_reg_i_1305_n_0
    );
ARDUINO_IO0_reg_i_1306: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_999_n_4,
      I1 => ARDUINO_IO0_reg_i_999_n_6,
      O => ARDUINO_IO0_reg_i_1306_n_0
    );
ARDUINO_IO0_reg_i_1307: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_999_n_5,
      I1 => ARDUINO_IO0_reg_i_999_n_7,
      O => ARDUINO_IO0_reg_i_1307_n_0
    );
ARDUINO_IO0_reg_i_1308: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_999_n_6,
      I1 => ARDUINO_IO0_reg_i_1309_n_4,
      O => ARDUINO_IO0_reg_i_1308_n_0
    );
ARDUINO_IO0_reg_i_1309: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_35_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1309_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1309_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1309_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1309_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1603_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1604_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1605_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1606_n_0,
      O(3) => ARDUINO_IO0_reg_i_1309_n_4,
      O(2) => ARDUINO_IO0_reg_i_1309_n_5,
      O(1) => ARDUINO_IO0_reg_i_1309_n_6,
      O(0) => ARDUINO_IO0_reg_i_1309_n_7,
      S(3) => ARDUINO_IO0_reg_i_1607_n_0,
      S(2) => ARDUINO_IO0_reg_i_1608_n_0,
      S(1) => ARDUINO_IO0_reg_i_1609_n_0,
      S(0) => ARDUINO_IO0_reg_i_1610_n_0
    );
ARDUINO_IO0_reg_i_131: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_57_n_5,
      I1 => ARDUINO_IO0_reg_i_57_n_7,
      O => ARDUINO_IO0_reg_i_131_n_0
    );
ARDUINO_IO0_reg_i_1310: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1318_n_5,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1310_n_0
    );
ARDUINO_IO0_reg_i_1311: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1318_n_6,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1311_n_0
    );
ARDUINO_IO0_reg_i_1312: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1318_n_7,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1312_n_0
    );
ARDUINO_IO0_reg_i_1313: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1611_n_4,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1313_n_0
    );
ARDUINO_IO0_reg_i_1314: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1318_n_4,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1310_n_0,
      O => ARDUINO_IO0_reg_i_1314_n_0
    );
ARDUINO_IO0_reg_i_1315: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1318_n_5,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1311_n_0,
      O => ARDUINO_IO0_reg_i_1315_n_0
    );
ARDUINO_IO0_reg_i_1316: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1318_n_6,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1312_n_0,
      O => ARDUINO_IO0_reg_i_1316_n_0
    );
ARDUINO_IO0_reg_i_1317: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1318_n_7,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1313_n_0,
      O => ARDUINO_IO0_reg_i_1317_n_0
    );
ARDUINO_IO0_reg_i_1318: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1611_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1318_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1318_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1318_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1318_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1612_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1612_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1319_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1319_n_0,
      O(3) => ARDUINO_IO0_reg_i_1318_n_4,
      O(2) => ARDUINO_IO0_reg_i_1318_n_5,
      O(1) => ARDUINO_IO0_reg_i_1318_n_6,
      O(0) => ARDUINO_IO0_reg_i_1318_n_7,
      S(3) => ARDUINO_IO0_reg_i_1613_n_0,
      S(2) => ARDUINO_IO0_reg_i_1614_n_0,
      S(1) => ARDUINO_IO0_reg_i_1615_n_0,
      S(0) => ARDUINO_IO0_reg_i_1616_n_0
    );
ARDUINO_IO0_reg_i_1319: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_725_n_1,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1319_n_0
    );
ARDUINO_IO0_reg_i_132: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_57_n_6,
      I1 => ARDUINO_IO0_reg_i_134_n_4,
      O => ARDUINO_IO0_reg_i_132_n_0
    );
ARDUINO_IO0_reg_i_1320: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_1,
      I2 => ARDUINO_IO0_reg_i_726_n_0,
      I3 => ARDUINO_IO0_reg_i_724_n_0,
      O => ARDUINO_IO0_reg_i_1320_n_0
    );
ARDUINO_IO0_reg_i_1321: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_1,
      I2 => ARDUINO_IO0_reg_i_724_n_0,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1321_n_0
    );
ARDUINO_IO0_reg_i_1322: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_1,
      I2 => ARDUINO_IO0_reg_i_724_n_0,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1322_n_0
    );
ARDUINO_IO0_reg_i_1323: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1319_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_1,
      I2 => ARDUINO_IO0_reg_i_726_n_0,
      I3 => ARDUINO_IO0_reg_i_724_n_0,
      O => ARDUINO_IO0_reg_i_1323_n_0
    );
ARDUINO_IO0_reg_i_1324: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1617_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1324_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1324_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1324_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1324_n_3,
      CYINIT => '0',
      DI(3 downto 1) => \^arduino_io0_reg_i_1602_0\(2 downto 0),
      DI(0) => ARDUINO_IO0_reg_i_1618_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1324_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_1013_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_1622_n_0
    );
ARDUINO_IO0_reg_i_1329: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1623_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1329_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1329_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1329_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1329_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1624_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1625_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1626_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1627_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1329_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1628_n_0,
      S(2) => ARDUINO_IO0_reg_i_1629_n_0,
      S(1) => ARDUINO_IO0_reg_i_1630_n_0,
      S(0) => ARDUINO_IO0_reg_i_1631_n_0
    );
ARDUINO_IO0_reg_i_133: unisim.vcomponents.LUT4
    generic map(
      INIT => X"A995"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_273_n_7,
      I1 => ARDUINO_IO0_reg_i_274_n_4,
      I2 => ARDUINO_IO0_reg_i_158_n_0,
      I3 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_133_n_0
    );
ARDUINO_IO0_reg_i_1330: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1030_n_5,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      O => ARDUINO_IO0_reg_i_1330_n_0
    );
ARDUINO_IO0_reg_i_1331: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1030_n_6,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      O => ARDUINO_IO0_reg_i_1331_n_0
    );
ARDUINO_IO0_reg_i_1332: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_725_n_6,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_1039_n_7,
      O => ARDUINO_IO0_reg_i_1332_n_0
    );
ARDUINO_IO0_reg_i_1333: unisim.vcomponents.LUT6
    generic map(
      INIT => X"B2BB2B2222B22B22"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_725_n_7,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => sel0(2),
      I3 => sel0(4),
      I4 => sel0(3),
      I5 => sel0(1),
      O => ARDUINO_IO0_reg_i_1333_n_0
    );
ARDUINO_IO0_reg_i_1334: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1030_n_4,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_1330_n_0,
      O => ARDUINO_IO0_reg_i_1334_n_0
    );
ARDUINO_IO0_reg_i_1335: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1030_n_5,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_1331_n_0,
      O => ARDUINO_IO0_reg_i_1335_n_0
    );
ARDUINO_IO0_reg_i_1336: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1030_n_6,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_1332_n_0,
      O => ARDUINO_IO0_reg_i_1336_n_0
    );
ARDUINO_IO0_reg_i_1337: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_725_n_6,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_1039_n_7,
      I3 => ARDUINO_IO0_reg_i_1333_n_0,
      O => ARDUINO_IO0_reg_i_1337_n_0
    );
ARDUINO_IO0_reg_i_1338: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_1338_n_0
    );
ARDUINO_IO0_reg_i_1339: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_1339_n_0
    );
ARDUINO_IO0_reg_i_134: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_276_n_0,
      CO(3) => ARDUINO_IO0_reg_i_134_n_0,
      CO(2) => ARDUINO_IO0_reg_i_134_n_1,
      CO(1) => ARDUINO_IO0_reg_i_134_n_2,
      CO(0) => ARDUINO_IO0_reg_i_134_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_277_n_0,
      DI(2) => ARDUINO_IO0_reg_i_278_n_0,
      DI(1) => ARDUINO_IO0_reg_i_279_n_0,
      DI(0) => ARDUINO_IO0_reg_i_280_n_0,
      O(3) => ARDUINO_IO0_reg_i_134_n_4,
      O(2) => ARDUINO_IO0_reg_i_134_n_5,
      O(1) => ARDUINO_IO0_reg_i_134_n_6,
      O(0) => ARDUINO_IO0_reg_i_134_n_7,
      S(3) => ARDUINO_IO0_reg_i_281_n_0,
      S(2) => ARDUINO_IO0_reg_i_282_n_0,
      S(1) => ARDUINO_IO0_reg_i_283_n_0,
      S(0) => ARDUINO_IO0_reg_i_284_n_0
    );
ARDUINO_IO0_reg_i_1340: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6EEC"
    )
        port map (
      I0 => sel0(3),
      I1 => sel0(4),
      I2 => sel0(2),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_1340_n_0
    );
ARDUINO_IO0_reg_i_1341: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1341_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1341_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1341_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1341_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1632_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^hour_reg[1]_0\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_1341_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1633_n_0,
      S(1) => ARDUINO_IO0_reg_i_1634_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_1342: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => sel0(3),
      I1 => sel0(4),
      I2 => sel0(2),
      O => ARDUINO_IO0_reg_i_1342_n_0
    );
ARDUINO_IO0_reg_i_1343: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_1343_n_0
    );
ARDUINO_IO0_reg_i_1344: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8307"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(3),
      I2 => sel0(4),
      I3 => sel0(2),
      O => ARDUINO_IO0_reg_i_1344_n_0
    );
ARDUINO_IO0_reg_i_1345: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_1345_n_0
    );
ARDUINO_IO0_reg_i_1346: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_1346_n_0
    );
ARDUINO_IO0_reg_i_1347: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_1347_n_0
    );
ARDUINO_IO0_reg_i_1348: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6EEC"
    )
        port map (
      I0 => sel0(3),
      I1 => sel0(4),
      I2 => sel0(2),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_1348_n_0
    );
ARDUINO_IO0_reg_i_1349: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1635_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1349_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1349_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1349_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1349_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1049_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1354_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1354_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1354_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_1639_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1636_n_0,
      S(2) => ARDUINO_IO0_reg_i_1637_n_0,
      S(1) => ARDUINO_IO0_reg_i_1638_n_0,
      S(0) => ARDUINO_IO0_reg_i_1639_n_0
    );
ARDUINO_IO0_reg_i_135: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_274_n_5,
      I1 => ARDUINO_IO0_reg_i_275_n_3,
      I2 => ARDUINO_IO0_reg_i_158_n_0,
      O => ARDUINO_IO0_reg_i_135_n_0
    );
ARDUINO_IO0_reg_i_1350: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_738_n_7,
      I1 => ARDUINO_IO0_reg_i_1049_n_5,
      O => ARDUINO_IO0_reg_i_1350_n_0
    );
ARDUINO_IO0_reg_i_1351: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1049_n_4,
      I1 => ARDUINO_IO0_reg_i_1049_n_6,
      O => ARDUINO_IO0_reg_i_1351_n_0
    );
ARDUINO_IO0_reg_i_1352: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1049_n_5,
      I1 => ARDUINO_IO0_reg_i_1049_n_7,
      O => ARDUINO_IO0_reg_i_1352_n_0
    );
ARDUINO_IO0_reg_i_1353: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1049_n_6,
      I1 => ARDUINO_IO0_reg_i_1354_n_4,
      O => ARDUINO_IO0_reg_i_1353_n_0
    );
ARDUINO_IO0_reg_i_1354: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_52_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1354_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1354_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1354_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1354_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1640_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1641_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1642_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1643_n_0,
      O(3) => ARDUINO_IO0_reg_i_1354_n_4,
      O(2) => ARDUINO_IO0_reg_i_1354_n_5,
      O(1) => ARDUINO_IO0_reg_i_1354_n_6,
      O(0) => ARDUINO_IO0_reg_i_1354_n_7,
      S(3) => ARDUINO_IO0_reg_i_1644_n_0,
      S(2) => ARDUINO_IO0_reg_i_1645_n_0,
      S(1) => ARDUINO_IO0_reg_i_1646_n_0,
      S(0) => ARDUINO_IO0_reg_i_1647_n_0
    );
ARDUINO_IO0_reg_i_1355: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1363_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_1355_n_0
    );
ARDUINO_IO0_reg_i_1356: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1363_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_1356_n_0
    );
ARDUINO_IO0_reg_i_1357: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1363_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_1357_n_0
    );
ARDUINO_IO0_reg_i_1358: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1648_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_1358_n_0
    );
ARDUINO_IO0_reg_i_1359: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1363_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1355_n_0,
      O => ARDUINO_IO0_reg_i_1359_n_0
    );
ARDUINO_IO0_reg_i_136: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_274_n_6,
      I1 => ARDUINO_IO0_reg_i_275_n_3,
      I2 => ARDUINO_IO0_reg_i_158_n_0,
      O => ARDUINO_IO0_reg_i_136_n_0
    );
ARDUINO_IO0_reg_i_1360: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1363_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1356_n_0,
      O => ARDUINO_IO0_reg_i_1360_n_0
    );
ARDUINO_IO0_reg_i_1361: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1363_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1357_n_0,
      O => ARDUINO_IO0_reg_i_1361_n_0
    );
ARDUINO_IO0_reg_i_1362: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1363_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1358_n_0,
      O => ARDUINO_IO0_reg_i_1362_n_0
    );
ARDUINO_IO0_reg_i_1363: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1648_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1363_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1363_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1363_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1363_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1649_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1649_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1364_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1364_n_0,
      O(3) => ARDUINO_IO0_reg_i_1363_n_4,
      O(2) => ARDUINO_IO0_reg_i_1363_n_5,
      O(1) => ARDUINO_IO0_reg_i_1363_n_6,
      O(0) => ARDUINO_IO0_reg_i_1363_n_7,
      S(3) => ARDUINO_IO0_reg_i_1650_n_0,
      S(2) => ARDUINO_IO0_reg_i_1651_n_0,
      S(1) => ARDUINO_IO0_reg_i_1652_n_0,
      S(0) => ARDUINO_IO0_reg_i_1653_n_0
    );
ARDUINO_IO0_reg_i_1364: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_779_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1364_n_0
    );
ARDUINO_IO0_reg_i_1365: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_779_n_0,
      I2 => \^arduino_io0_reg_i_1089_0\(0),
      I3 => ARDUINO_IO0_reg_i_778_n_3,
      O => ARDUINO_IO0_reg_i_1365_n_0
    );
ARDUINO_IO0_reg_i_1366: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_779_n_0,
      I2 => ARDUINO_IO0_reg_i_778_n_3,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1366_n_0
    );
ARDUINO_IO0_reg_i_1367: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_779_n_0,
      I2 => ARDUINO_IO0_reg_i_778_n_3,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1367_n_0
    );
ARDUINO_IO0_reg_i_1368: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1364_n_0,
      I1 => ARDUINO_IO0_reg_i_779_n_0,
      I2 => \^arduino_io0_reg_i_1089_0\(0),
      I3 => ARDUINO_IO0_reg_i_778_n_3,
      O => ARDUINO_IO0_reg_i_1368_n_0
    );
ARDUINO_IO0_reg_i_1369: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1654_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1369_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1369_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1369_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1369_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_1639_0\(1 downto 0),
      DI(1) => ARDUINO_IO0_reg_i_1655_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1656_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1369_O_UNCONNECTED(3 downto 0),
      S(3 downto 2) => ARDUINO_IO0_reg_i_1063_0(1 downto 0),
      S(1) => ARDUINO_IO0_reg_i_1659_n_0,
      S(0) => ARDUINO_IO0_reg_i_1660_n_0
    );
ARDUINO_IO0_reg_i_137: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_275_n_3,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_274_n_7,
      O => ARDUINO_IO0_reg_i_137_n_0
    );
ARDUINO_IO0_reg_i_1374: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1661_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1374_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1374_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1374_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1374_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1662_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1663_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1374_1(0),
      DI(0) => ARDUINO_IO0_reg_i_1665_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1374_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1666_n_0,
      S(2) => ARDUINO_IO0_reg_i_1667_n_0,
      S(1) => ARDUINO_IO0_reg_i_1668_n_0,
      S(0) => ARDUINO_IO0_reg_i_1068_0(0)
    );
ARDUINO_IO0_reg_i_1375: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1383_n_5,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      O => ARDUINO_IO0_reg_i_1375_n_0
    );
ARDUINO_IO0_reg_i_1378: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_779_n_7,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_471_n_0,
      O => ARDUINO_IO0_reg_i_1378_n_0
    );
ARDUINO_IO0_reg_i_1379: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1383_n_4,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => ARDUINO_IO0_reg_i_1375_n_0,
      O => ARDUINO_IO0_reg_i_1379_n_0
    );
ARDUINO_IO0_reg_i_138: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_158_n_0,
      I1 => ARDUINO_IO0_reg_i_275_n_3,
      I2 => ARDUINO_IO0_reg_i_285_n_4,
      O => ARDUINO_IO0_reg_i_138_n_0
    );
ARDUINO_IO0_reg_i_1380: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1383_n_5,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => ARDUINO_IO0_reg_i_1068_1(1),
      O => ARDUINO_IO0_reg_i_1380_n_0
    );
ARDUINO_IO0_reg_i_1382: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => \^sec_cd_reg[4]_1\(0),
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => \^sec_cd_reg[2]_3\(0),
      I3 => ARDUINO_IO0_reg_i_1378_n_0,
      O => ARDUINO_IO0_reg_i_1382_n_0
    );
ARDUINO_IO0_reg_i_1383: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1383_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1383_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1383_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1383_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1670_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1671_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1672_n_0,
      DI(0) => '1',
      O(3) => ARDUINO_IO0_reg_i_1383_n_4,
      O(2) => ARDUINO_IO0_reg_i_1383_n_5,
      O(1) => \sec_cd_reg[2]_4\(0),
      O(0) => NLW_ARDUINO_IO0_reg_i_1383_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1673_n_0,
      S(1) => ARDUINO_IO0_reg_i_1674_n_0,
      S(0) => ARDUINO_IO0_reg_i_1675_n_0
    );
ARDUINO_IO0_reg_i_1384: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => \sel0__0\(4),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1384_n_0
    );
ARDUINO_IO0_reg_i_1385: unisim.vcomponents.LUT5
    generic map(
      INIT => X"CCCCF8B8"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(1),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1385_n_0
    );
ARDUINO_IO0_reg_i_1386: unisim.vcomponents.LUT5
    generic map(
      INIT => X"083C0338"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1386_n_0
    );
ARDUINO_IO0_reg_i_1387: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1387_n_0
    );
ARDUINO_IO0_reg_i_1388: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FE0500FF"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(3),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1388_n_0
    );
ARDUINO_IO0_reg_i_1389: unisim.vcomponents.LUT5
    generic map(
      INIT => X"38313373"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(1),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1389_n_0
    );
ARDUINO_IO0_reg_i_139: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_135_n_0,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_274_n_4,
      O => ARDUINO_IO0_reg_i_139_n_0
    );
ARDUINO_IO0_reg_i_1390: unisim.vcomponents.LUT5
    generic map(
      INIT => X"C7C31CC7"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1390_n_0
    );
ARDUINO_IO0_reg_i_1391: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1391_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1391_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1391_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1391_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1676_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^sec_cd_reg[2]_0\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_1391_O_UNCONNECTED(0),
      S(3) => ARDUINO_IO0_reg_i_1677_n_0,
      S(2) => ARDUINO_IO0_reg_i_1678_n_0,
      S(1) => ARDUINO_IO0_reg_i_1679_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_1392: unisim.vcomponents.LUT5
    generic map(
      INIT => X"CCCCF8B8"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(1),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1392_n_0
    );
ARDUINO_IO0_reg_i_1393: unisim.vcomponents.LUT5
    generic map(
      INIT => X"CFFF1FFF"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1393_n_0
    );
ARDUINO_IO0_reg_i_1394: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00AF15AF"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1394_n_0
    );
ARDUINO_IO0_reg_i_1395: unisim.vcomponents.LUT5
    generic map(
      INIT => X"78F371F3"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      I4 => \sel0__0\(1),
      O => ARDUINO_IO0_reg_i_1395_n_0
    );
ARDUINO_IO0_reg_i_1396: unisim.vcomponents.LUT5
    generic map(
      INIT => X"B40BBD4B"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      I4 => \sel0__0\(1),
      O => ARDUINO_IO0_reg_i_1396_n_0
    );
ARDUINO_IO0_reg_i_1397: unisim.vcomponents.LUT5
    generic map(
      INIT => X"CFFF1FFF"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(2),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1397_n_0
    );
ARDUINO_IO0_reg_i_1398: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1398_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1398_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1398_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1398_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1680_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1681_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1682_n_0,
      DI(0) => '1',
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_1398_O_UNCONNECTED(3 downto 1),
      O(0) => \^sec_cd_reg[2]_3\(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1683_n_0,
      S(1) => ARDUINO_IO0_reg_i_1684_n_0,
      S(0) => ARDUINO_IO0_reg_i_1685_n_0
    );
ARDUINO_IO0_reg_i_1399: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => \sel0__0\(4),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1399_n_0
    );
ARDUINO_IO0_reg_i_14: unisim.vcomponents.LUT5
    generic map(
      INIT => X"2E222EEE"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_39_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => ARDUINO_IO0_reg_i_40_n_0,
      I3 => \mode_reg_n_0_[0]\,
      I4 => ARDUINO_IO0_reg_i_41_n_0,
      O => ARDUINO_IO0_reg_i_14_n_0
    );
ARDUINO_IO0_reg_i_140: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_274_n_5,
      I1 => ARDUINO_IO0_reg_i_275_n_3,
      I2 => ARDUINO_IO0_reg_i_158_n_0,
      I3 => ARDUINO_IO0_reg_i_136_n_0,
      O => ARDUINO_IO0_reg_i_140_n_0
    );
ARDUINO_IO0_reg_i_1400: unisim.vcomponents.LUT5
    generic map(
      INIT => X"CCCCF8B8"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(1),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1400_n_0
    );
ARDUINO_IO0_reg_i_1401: unisim.vcomponents.LUT5
    generic map(
      INIT => X"083C0338"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1401_n_0
    );
ARDUINO_IO0_reg_i_1402: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1402_n_0
    );
ARDUINO_IO0_reg_i_1403: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FE0500FF"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(3),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1403_n_0
    );
ARDUINO_IO0_reg_i_1404: unisim.vcomponents.LUT5
    generic map(
      INIT => X"38313373"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(1),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1404_n_0
    );
ARDUINO_IO0_reg_i_1405: unisim.vcomponents.LUT5
    generic map(
      INIT => X"C7C31CC7"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1405_n_0
    );
ARDUINO_IO0_reg_i_1406: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1686_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1406_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1406_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1406_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1406_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1101_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1411_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1411_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1411_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_1690_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1687_n_0,
      S(2) => ARDUINO_IO0_reg_i_1688_n_0,
      S(1) => ARDUINO_IO0_reg_i_1689_n_0,
      S(0) => ARDUINO_IO0_reg_i_1690_n_0
    );
ARDUINO_IO0_reg_i_1407: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_789_n_7,
      I1 => ARDUINO_IO0_reg_i_1101_n_5,
      O => ARDUINO_IO0_reg_i_1407_n_0
    );
ARDUINO_IO0_reg_i_1408: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1101_n_4,
      I1 => ARDUINO_IO0_reg_i_1101_n_6,
      O => ARDUINO_IO0_reg_i_1408_n_0
    );
ARDUINO_IO0_reg_i_1409: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1101_n_5,
      I1 => ARDUINO_IO0_reg_i_1101_n_7,
      O => ARDUINO_IO0_reg_i_1409_n_0
    );
ARDUINO_IO0_reg_i_141: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_274_n_6,
      I1 => ARDUINO_IO0_reg_i_275_n_3,
      I2 => ARDUINO_IO0_reg_i_158_n_0,
      I3 => ARDUINO_IO0_reg_i_137_n_0,
      O => ARDUINO_IO0_reg_i_141_n_0
    );
ARDUINO_IO0_reg_i_1410: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1101_n_6,
      I1 => ARDUINO_IO0_reg_i_1411_n_4,
      O => ARDUINO_IO0_reg_i_1410_n_0
    );
ARDUINO_IO0_reg_i_1411: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1691_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1411_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1411_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1411_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1411_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1692_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1693_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1694_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1695_n_0,
      O(3) => ARDUINO_IO0_reg_i_1411_n_4,
      O(2) => ARDUINO_IO0_reg_i_1411_n_5,
      O(1) => ARDUINO_IO0_reg_i_1411_n_6,
      O(0) => ARDUINO_IO0_reg_i_1411_n_7,
      S(3) => ARDUINO_IO0_reg_i_1696_n_0,
      S(2) => ARDUINO_IO0_reg_i_1697_n_0,
      S(1) => ARDUINO_IO0_reg_i_1698_n_0,
      S(0) => ARDUINO_IO0_reg_i_1699_n_0
    );
ARDUINO_IO0_reg_i_1412: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1420_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1412_n_0
    );
ARDUINO_IO0_reg_i_1413: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1420_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1413_n_0
    );
ARDUINO_IO0_reg_i_1414: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1420_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1414_n_0
    );
ARDUINO_IO0_reg_i_1415: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1700_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1415_n_0
    );
ARDUINO_IO0_reg_i_1416: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1420_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1412_n_0,
      O => ARDUINO_IO0_reg_i_1416_n_0
    );
ARDUINO_IO0_reg_i_1417: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1420_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1413_n_0,
      O => ARDUINO_IO0_reg_i_1417_n_0
    );
ARDUINO_IO0_reg_i_1418: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1420_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1414_n_0,
      O => ARDUINO_IO0_reg_i_1418_n_0
    );
ARDUINO_IO0_reg_i_1419: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1420_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1415_n_0,
      O => ARDUINO_IO0_reg_i_1419_n_0
    );
ARDUINO_IO0_reg_i_142: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_275_n_3,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_274_n_7,
      I3 => ARDUINO_IO0_reg_i_138_n_0,
      O => ARDUINO_IO0_reg_i_142_n_0
    );
ARDUINO_IO0_reg_i_1420: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1700_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1420_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1420_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1420_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1420_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1701_n_0,
      O(3) => ARDUINO_IO0_reg_i_1420_n_4,
      O(2) => ARDUINO_IO0_reg_i_1420_n_5,
      O(1) => ARDUINO_IO0_reg_i_1420_n_6,
      O(0) => ARDUINO_IO0_reg_i_1420_n_7,
      S(3) => ARDUINO_IO0_reg_i_1702_n_0,
      S(2) => ARDUINO_IO0_reg_i_1703_n_0,
      S(1) => ARDUINO_IO0_reg_i_1704_n_0,
      S(0) => ARDUINO_IO0_reg_i_1705_n_0
    );
ARDUINO_IO0_reg_i_1421: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1421_n_0
    );
ARDUINO_IO0_reg_i_1422: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1422_n_0
    );
ARDUINO_IO0_reg_i_1423: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1142_n_0,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1141_n_3,
      I3 => ARDUINO_IO0_reg_i_1096_n_0,
      O => ARDUINO_IO0_reg_i_1423_n_0
    );
ARDUINO_IO0_reg_i_1424: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1142_n_0,
      I2 => ARDUINO_IO0_reg_i_1141_n_3,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1424_n_0
    );
ARDUINO_IO0_reg_i_1425: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1706_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1425_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1425_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1425_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1425_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_1690_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_1892_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1425_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_1115_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_143: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_286_n_0,
      CO(3) => ARDUINO_IO0_reg_i_143_n_0,
      CO(2) => ARDUINO_IO0_reg_i_143_n_1,
      CO(1) => ARDUINO_IO0_reg_i_143_n_2,
      CO(0) => ARDUINO_IO0_reg_i_143_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_272_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_539_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_143_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_58_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_1430: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1711_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1430_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1430_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1430_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1430_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1712_n_0,
      DI(2 downto 1) => ARDUINO_IO0_reg_i_1430_1(1 downto 0),
      DI(0) => ARDUINO_IO0_reg_i_1715_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1430_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1716_n_0,
      S(2) => ARDUINO_IO0_reg_i_1717_n_0,
      S(1) => ARDUINO_IO0_reg_i_1127_0(0),
      S(0) => ARDUINO_IO0_reg_i_1719_n_0
    );
ARDUINO_IO0_reg_i_1431: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1439_n_5,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      O => ARDUINO_IO0_reg_i_1431_n_0
    );
ARDUINO_IO0_reg_i_1432: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1439_n_6,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      O => ARDUINO_IO0_reg_i_1432_n_0
    );
ARDUINO_IO0_reg_i_1433: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1439_n_7,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      O => ARDUINO_IO0_reg_i_1433_n_0
    );
ARDUINO_IO0_reg_i_1434: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1720_n_4,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      O => ARDUINO_IO0_reg_i_1434_n_0
    );
ARDUINO_IO0_reg_i_1435: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1439_n_4,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => ARDUINO_IO0_reg_i_1431_n_0,
      O => ARDUINO_IO0_reg_i_1435_n_0
    );
ARDUINO_IO0_reg_i_1436: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1439_n_5,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => ARDUINO_IO0_reg_i_1432_n_0,
      O => ARDUINO_IO0_reg_i_1436_n_0
    );
ARDUINO_IO0_reg_i_1437: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1439_n_6,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => ARDUINO_IO0_reg_i_1433_n_0,
      O => ARDUINO_IO0_reg_i_1437_n_0
    );
ARDUINO_IO0_reg_i_1438: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1439_n_7,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => ARDUINO_IO0_reg_i_1434_n_0,
      O => ARDUINO_IO0_reg_i_1438_n_0
    );
ARDUINO_IO0_reg_i_1439: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1720_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1439_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1439_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1439_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1439_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1721_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1722_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1723_n_0,
      DI(0) => '0',
      O(3) => ARDUINO_IO0_reg_i_1439_n_4,
      O(2) => ARDUINO_IO0_reg_i_1439_n_5,
      O(1) => ARDUINO_IO0_reg_i_1439_n_6,
      O(0) => ARDUINO_IO0_reg_i_1439_n_7,
      S(3) => ARDUINO_IO0_reg_i_1724_n_0,
      S(2) => ARDUINO_IO0_reg_i_1725_n_0,
      S(1) => ARDUINO_IO0_reg_i_1726_n_0,
      S(0) => ARDUINO_IO0_reg_i_1727_n_0
    );
ARDUINO_IO0_reg_i_1440: unisim.vcomponents.LUT5
    generic map(
      INIT => X"10F3F183"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1440_n_0
    );
ARDUINO_IO0_reg_i_1441: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[3]\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_1441_n_0
    );
ARDUINO_IO0_reg_i_1442: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4DF3"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_1442_n_0
    );
ARDUINO_IO0_reg_i_1443: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1443_n_0
    );
ARDUINO_IO0_reg_i_1444: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1728_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1444_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1444_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1444_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1444_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1729_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1730_n_0,
      DI(1) => '1',
      DI(0) => ARDUINO_IO0_reg_i_1731_n_0,
      O(3) => ARDUINO_IO0_reg_i_1444_n_4,
      O(2) => ARDUINO_IO0_reg_i_1444_n_5,
      O(1 downto 0) => \^min_al_reg[2]_0\(1 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1732_n_0,
      S(2) => ARDUINO_IO0_reg_i_1733_n_0,
      S(1) => '1',
      S(0) => ARDUINO_IO0_reg_i_1734_n_0
    );
ARDUINO_IO0_reg_i_1445: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => \min_al_reg_n_0_[5]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_1445_n_0
    );
ARDUINO_IO0_reg_i_1446: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_1446_n_0
    );
ARDUINO_IO0_reg_i_1447: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FF9CFF18"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1447_n_0
    );
ARDUINO_IO0_reg_i_1448: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_1448_n_0
    );
ARDUINO_IO0_reg_i_1449: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0E50F0F"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[1]\,
      I2 => \min_al_reg_n_0_[5]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_1449_n_0
    );
ARDUINO_IO0_reg_i_1450: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F383E307"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1450_n_0
    );
ARDUINO_IO0_reg_i_1451: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1735_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1451_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1451_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1451_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1451_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1736_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1737_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1738_n_0,
      DI(0) => '0',
      O(3 downto 0) => \^min_al_reg[5]_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1739_n_0,
      S(2) => ARDUINO_IO0_reg_i_1740_n_0,
      S(1) => ARDUINO_IO0_reg_i_1741_n_0,
      S(0) => ARDUINO_IO0_reg_i_1742_n_0
    );
ARDUINO_IO0_reg_i_1452: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1452_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1452_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1452_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1452_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1149_n_7,
      DI(2 downto 1) => \^arduino_io0_reg_i_70_0\(3 downto 2),
      DI(0) => '0',
      O(3) => ARDUINO_IO0_reg_i_1452_n_4,
      O(2) => ARDUINO_IO0_reg_i_1452_n_5,
      O(1) => ARDUINO_IO0_reg_i_1452_n_6,
      O(0) => ARDUINO_IO0_reg_i_1452_n_7,
      S(3) => ARDUINO_IO0_reg_i_1743_n_0,
      S(2) => ARDUINO_IO0_reg_i_1744_n_0,
      S(1) => ARDUINO_IO0_reg_i_1745_n_0,
      S(0) => \^arduino_io0_reg_i_70_0\(1)
    );
ARDUINO_IO0_reg_i_1453: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_850_n_7,
      I1 => ARDUINO_IO0_reg_i_1149_n_5,
      O => ARDUINO_IO0_reg_i_1453_n_0
    );
ARDUINO_IO0_reg_i_1454: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1149_n_4,
      I1 => ARDUINO_IO0_reg_i_1149_n_6,
      O => ARDUINO_IO0_reg_i_1454_n_0
    );
ARDUINO_IO0_reg_i_1455: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1149_n_5,
      I1 => ARDUINO_IO0_reg_i_1149_n_7,
      O => ARDUINO_IO0_reg_i_1455_n_0
    );
ARDUINO_IO0_reg_i_1456: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1149_n_6,
      I1 => \^arduino_io0_reg_i_70_0\(3),
      O => ARDUINO_IO0_reg_i_1456_n_0
    );
ARDUINO_IO0_reg_i_1457: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1465_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_1457_n_0
    );
ARDUINO_IO0_reg_i_1458: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1465_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_1458_n_0
    );
ARDUINO_IO0_reg_i_1459: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1465_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_1459_n_0
    );
ARDUINO_IO0_reg_i_1460: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_157_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_159_n_4,
      O => ARDUINO_IO0_reg_i_1460_n_0
    );
ARDUINO_IO0_reg_i_1461: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1465_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_1457_n_0,
      O => ARDUINO_IO0_reg_i_1461_n_0
    );
ARDUINO_IO0_reg_i_1462: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1465_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_1458_n_0,
      O => ARDUINO_IO0_reg_i_1462_n_0
    );
ARDUINO_IO0_reg_i_1463: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1465_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_1459_n_0,
      O => ARDUINO_IO0_reg_i_1463_n_0
    );
ARDUINO_IO0_reg_i_1464: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1465_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_1460_n_0,
      O => ARDUINO_IO0_reg_i_1464_n_0
    );
ARDUINO_IO0_reg_i_1465: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_159_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1465_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1465_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1465_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1465_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_317_n_0,
      DI(2) => ARDUINO_IO0_reg_i_317_n_0,
      DI(1) => ARDUINO_IO0_reg_i_317_n_0,
      DI(0) => ARDUINO_IO0_reg_i_317_n_0,
      O(3) => ARDUINO_IO0_reg_i_1465_n_4,
      O(2) => ARDUINO_IO0_reg_i_1465_n_5,
      O(1) => ARDUINO_IO0_reg_i_1465_n_6,
      O(0) => ARDUINO_IO0_reg_i_1465_n_7,
      S(3) => ARDUINO_IO0_reg_i_1746_n_0,
      S(2) => ARDUINO_IO0_reg_i_1747_n_0,
      S(1) => ARDUINO_IO0_reg_i_1748_n_0,
      S(0) => ARDUINO_IO0_reg_i_1749_n_0
    );
ARDUINO_IO0_reg_i_1466: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => \^arduino_io0_reg_i_890_0\(0),
      I1 => ARDUINO_IO0_reg_i_586_n_0,
      I2 => ARDUINO_IO0_reg_i_585_n_3,
      O => ARDUINO_IO0_reg_i_1466_n_0
    );
ARDUINO_IO0_reg_i_1467: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_586_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => \^arduino_io0_reg_i_890_0\(0),
      I3 => ARDUINO_IO0_reg_i_1466_n_0,
      O => ARDUINO_IO0_reg_i_1467_n_0
    );
ARDUINO_IO0_reg_i_1468: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => \^arduino_io0_reg_i_890_0\(0),
      I1 => ARDUINO_IO0_reg_i_586_n_0,
      I2 => ARDUINO_IO0_reg_i_585_n_3,
      I3 => ARDUINO_IO0_reg_i_1466_n_0,
      O => ARDUINO_IO0_reg_i_1468_n_0
    );
ARDUINO_IO0_reg_i_1469: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1159_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_1469_n_0
    );
ARDUINO_IO0_reg_i_1470: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1159_n_0,
      I1 => ARDUINO_IO0_reg_i_586_n_0,
      I2 => ARDUINO_IO0_reg_i_585_n_3,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_1470_n_0
    );
ARDUINO_IO0_reg_i_1471: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1471_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1471_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1471_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1471_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1750_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1751_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1752_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1471_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1753_n_0,
      S(2) => ARDUINO_IO0_reg_i_1754_n_0,
      S(1) => ARDUINO_IO0_reg_i_1755_n_0,
      S(0) => ARDUINO_IO0_reg_i_1756_n_0
    );
ARDUINO_IO0_reg_i_1472: unisim.vcomponents.LUT4
    generic map(
      INIT => X"222A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1452_n_4,
      I1 => min(5),
      I2 => min(3),
      I3 => min(4),
      O => ARDUINO_IO0_reg_i_1472_n_0
    );
ARDUINO_IO0_reg_i_1473: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00AA000A00AA2A0A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1452_n_5,
      I1 => min(1),
      I2 => min(5),
      I3 => min(4),
      I4 => min(3),
      I5 => min(2),
      O => ARDUINO_IO0_reg_i_1473_n_0
    );
ARDUINO_IO0_reg_i_1476: unisim.vcomponents.LUT5
    generic map(
      INIT => X"1F00E0FF"
    )
        port map (
      I0 => min(4),
      I1 => min(3),
      I2 => min(5),
      I3 => ARDUINO_IO0_reg_i_1452_n_4,
      I4 => \^arduino_io0_reg_i_1456_0\(0),
      O => ARDUINO_IO0_reg_i_1476_n_0
    );
ARDUINO_IO0_reg_i_1477: unisim.vcomponents.LUT6
    generic map(
      INIT => X"7778888888877777"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_300_n_0,
      I1 => ARDUINO_IO0_reg_i_1452_n_5,
      I2 => min(4),
      I3 => min(3),
      I4 => min(5),
      I5 => ARDUINO_IO0_reg_i_1452_n_4,
      O => ARDUINO_IO0_reg_i_1477_n_0
    );
ARDUINO_IO0_reg_i_1478: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1478_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1478_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1478_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1478_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1757_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1758_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1759_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1478_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_1169_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_1763_n_0
    );
ARDUINO_IO0_reg_i_1479: unisim.vcomponents.LUT6
    generic map(
      INIT => X"9A180000FFFF9A18"
    )
        port map (
      I0 => min(4),
      I1 => min(3),
      I2 => min(5),
      I3 => min(2),
      I4 => ARDUINO_IO0_reg_i_883_n_4,
      I5 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_1479_n_0
    );
ARDUINO_IO0_reg_i_148: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_291_n_0,
      CO(3) => ARDUINO_IO0_reg_i_148_n_0,
      CO(2) => ARDUINO_IO0_reg_i_148_n_1,
      CO(1) => ARDUINO_IO0_reg_i_148_n_2,
      CO(0) => ARDUINO_IO0_reg_i_148_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_292_n_0,
      DI(2) => ARDUINO_IO0_reg_i_293_n_0,
      DI(1) => ARDUINO_IO0_reg_i_148_1(0),
      DI(0) => ARDUINO_IO0_reg_i_295_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_148_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_296_n_0,
      S(2) => ARDUINO_IO0_reg_i_297_n_0,
      S(1) => ARDUINO_IO0_reg_i_298_n_0,
      S(0) => ARDUINO_IO0_reg_i_62_0(0)
    );
ARDUINO_IO0_reg_i_1480: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_883_n_5,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_28_n_0,
      O => ARDUINO_IO0_reg_i_1480_n_0
    );
ARDUINO_IO0_reg_i_1482: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^min_reg[1]_0\(0),
      I1 => \^min_reg[5]_0\(3),
      O => ARDUINO_IO0_reg_i_1482_n_0
    );
ARDUINO_IO0_reg_i_1483: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_586_n_7,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_302_n_0,
      I3 => ARDUINO_IO0_reg_i_1479_n_0,
      O => ARDUINO_IO0_reg_i_1483_n_0
    );
ARDUINO_IO0_reg_i_1484: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1480_n_0,
      I1 => ARDUINO_IO0_reg_i_883_n_4,
      I2 => ARDUINO_IO0_reg_i_46_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_1484_n_0
    );
ARDUINO_IO0_reg_i_1485: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_883_n_5,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_28_n_0,
      I3 => ARDUINO_IO0_reg_i_1169_1(0),
      O => ARDUINO_IO0_reg_i_1485_n_0
    );
ARDUINO_IO0_reg_i_1487: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00C0C080"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1487_n_0
    );
ARDUINO_IO0_reg_i_1488: unisim.vcomponents.LUT3
    generic map(
      INIT => X"57"
    )
        port map (
      I0 => min(5),
      I1 => min(4),
      I2 => min(3),
      O => ARDUINO_IO0_reg_i_1488_n_0
    );
ARDUINO_IO0_reg_i_1489: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8155"
    )
        port map (
      I0 => min(5),
      I1 => min(3),
      I2 => min(2),
      I3 => min(4),
      O => ARDUINO_IO0_reg_i_1489_n_0
    );
ARDUINO_IO0_reg_i_149: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_160_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_161_n_5,
      O => ARDUINO_IO0_reg_i_149_n_0
    );
ARDUINO_IO0_reg_i_1490: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      O => ARDUINO_IO0_reg_i_1490_n_0
    );
ARDUINO_IO0_reg_i_1491: unisim.vcomponents.LUT5
    generic map(
      INIT => X"007F00FF"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_1491_n_0
    );
ARDUINO_IO0_reg_i_1492: unisim.vcomponents.LUT5
    generic map(
      INIT => X"807C80F8"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_1492_n_0
    );
ARDUINO_IO0_reg_i_1493: unisim.vcomponents.LUT5
    generic map(
      INIT => X"706360E7"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_1493_n_0
    );
ARDUINO_IO0_reg_i_1494: unisim.vcomponents.LUT3
    generic map(
      INIT => X"57"
    )
        port map (
      I0 => min(5),
      I1 => min(4),
      I2 => min(3),
      O => ARDUINO_IO0_reg_i_1494_n_0
    );
ARDUINO_IO0_reg_i_1495: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4DF3"
    )
        port map (
      I0 => min(2),
      I1 => min(5),
      I2 => min(3),
      I3 => min(4),
      O => ARDUINO_IO0_reg_i_1495_n_0
    );
ARDUINO_IO0_reg_i_1496: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_1496_n_0
    );
ARDUINO_IO0_reg_i_1497: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00C0C080"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1497_n_0
    );
ARDUINO_IO0_reg_i_1498: unisim.vcomponents.LUT3
    generic map(
      INIT => X"57"
    )
        port map (
      I0 => min(5),
      I1 => min(4),
      I2 => min(3),
      O => ARDUINO_IO0_reg_i_1498_n_0
    );
ARDUINO_IO0_reg_i_1499: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8155"
    )
        port map (
      I0 => min(5),
      I1 => min(3),
      I2 => min(2),
      I3 => min(4),
      O => ARDUINO_IO0_reg_i_1499_n_0
    );
ARDUINO_IO0_reg_i_15: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BBBBBBB8888888B8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_42_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => ARDUINO_IO0_reg_i_4_1(0),
      I3 => \^arduino_io0_reg_i_57_0\(1),
      I4 => ARDUINO_IO0_reg_i_26_n_1,
      I5 => \^arduino_io0_reg_i_70_0\(0),
      O => ARDUINO_IO0_reg_i_15_n_0
    );
ARDUINO_IO0_reg_i_1500: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      O => ARDUINO_IO0_reg_i_1500_n_0
    );
ARDUINO_IO0_reg_i_1501: unisim.vcomponents.LUT5
    generic map(
      INIT => X"007F00FF"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_1501_n_0
    );
ARDUINO_IO0_reg_i_1502: unisim.vcomponents.LUT5
    generic map(
      INIT => X"807C80F8"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_1502_n_0
    );
ARDUINO_IO0_reg_i_1503: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1764_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1503_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1503_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1503_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1503_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1206_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1508_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1508_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1508_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_1507_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_1768_0\(2 downto 1),
      S(3) => ARDUINO_IO0_reg_i_1765_n_0,
      S(2) => ARDUINO_IO0_reg_i_1766_n_0,
      S(1) => ARDUINO_IO0_reg_i_1767_n_0,
      S(0) => ARDUINO_IO0_reg_i_1768_n_0
    );
ARDUINO_IO0_reg_i_1504: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_902_n_7,
      I1 => ARDUINO_IO0_reg_i_1206_n_5,
      O => ARDUINO_IO0_reg_i_1504_n_0
    );
ARDUINO_IO0_reg_i_1505: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1206_n_4,
      I1 => ARDUINO_IO0_reg_i_1206_n_6,
      O => ARDUINO_IO0_reg_i_1505_n_0
    );
ARDUINO_IO0_reg_i_1506: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1206_n_5,
      I1 => ARDUINO_IO0_reg_i_1206_n_7,
      O => ARDUINO_IO0_reg_i_1506_n_0
    );
ARDUINO_IO0_reg_i_1507: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1206_n_6,
      I1 => ARDUINO_IO0_reg_i_1508_n_4,
      O => ARDUINO_IO0_reg_i_1507_n_0
    );
ARDUINO_IO0_reg_i_1508: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_78_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1508_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1508_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1508_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1508_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1769_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1770_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1771_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1772_n_0,
      O(3) => ARDUINO_IO0_reg_i_1508_n_4,
      O(2) => ARDUINO_IO0_reg_i_1508_n_5,
      O(1) => ARDUINO_IO0_reg_i_1508_n_6,
      O(0) => ARDUINO_IO0_reg_i_1508_n_7,
      S(3) => ARDUINO_IO0_reg_i_1773_n_0,
      S(2) => ARDUINO_IO0_reg_i_1774_n_0,
      S(1) => ARDUINO_IO0_reg_i_1775_n_0,
      S(0) => ARDUINO_IO0_reg_i_1776_n_0
    );
ARDUINO_IO0_reg_i_1509: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1517_n_5,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1509_n_0
    );
ARDUINO_IO0_reg_i_151: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8EE8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_161_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_6,
      I2 => ARDUINO_IO0_reg_i_28_n_0,
      I3 => ARDUINO_IO0_reg_i_300_n_0,
      O => ARDUINO_IO0_reg_i_151_n_0
    );
ARDUINO_IO0_reg_i_1510: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1517_n_6,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1510_n_0
    );
ARDUINO_IO0_reg_i_1511: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1517_n_7,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1511_n_0
    );
ARDUINO_IO0_reg_i_1512: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1777_n_4,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1512_n_0
    );
ARDUINO_IO0_reg_i_1513: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1517_n_4,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1509_n_0,
      O => ARDUINO_IO0_reg_i_1513_n_0
    );
ARDUINO_IO0_reg_i_1514: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1517_n_5,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1510_n_0,
      O => ARDUINO_IO0_reg_i_1514_n_0
    );
ARDUINO_IO0_reg_i_1515: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1517_n_6,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1511_n_0,
      O => ARDUINO_IO0_reg_i_1515_n_0
    );
ARDUINO_IO0_reg_i_1516: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1517_n_7,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1512_n_0,
      O => ARDUINO_IO0_reg_i_1516_n_0
    );
ARDUINO_IO0_reg_i_1517: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1777_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1517_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1517_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1517_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1517_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1778_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1778_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1518_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1518_n_0,
      O(3) => ARDUINO_IO0_reg_i_1517_n_4,
      O(2) => ARDUINO_IO0_reg_i_1517_n_5,
      O(1) => ARDUINO_IO0_reg_i_1517_n_6,
      O(0) => ARDUINO_IO0_reg_i_1517_n_7,
      S(3) => ARDUINO_IO0_reg_i_1779_n_0,
      S(2) => ARDUINO_IO0_reg_i_1780_n_0,
      S(1) => ARDUINO_IO0_reg_i_1781_n_0,
      S(0) => ARDUINO_IO0_reg_i_1782_n_0
    );
ARDUINO_IO0_reg_i_1518: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_939_n_1,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1518_n_0
    );
ARDUINO_IO0_reg_i_1519: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_1,
      I2 => ARDUINO_IO0_reg_i_940_n_0,
      I3 => ARDUINO_IO0_reg_i_938_n_0,
      O => ARDUINO_IO0_reg_i_1519_n_0
    );
ARDUINO_IO0_reg_i_152: unisim.vcomponents.LUT3
    generic map(
      INIT => X"8E"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_301_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_7,
      I2 => ARDUINO_IO0_reg_i_302_n_0,
      O => ARDUINO_IO0_reg_i_152_n_0
    );
ARDUINO_IO0_reg_i_1520: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_1,
      I2 => ARDUINO_IO0_reg_i_938_n_0,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1520_n_0
    );
ARDUINO_IO0_reg_i_1521: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_1,
      I2 => ARDUINO_IO0_reg_i_938_n_0,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1521_n_0
    );
ARDUINO_IO0_reg_i_1522: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1518_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_1,
      I2 => ARDUINO_IO0_reg_i_940_n_0,
      I3 => ARDUINO_IO0_reg_i_938_n_0,
      O => ARDUINO_IO0_reg_i_1522_n_0
    );
ARDUINO_IO0_reg_i_1523: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1783_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1523_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1523_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1523_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1523_n_3,
      CYINIT => '0',
      DI(3 downto 1) => \^arduino_io0_reg_i_1768_0\(2 downto 0),
      DI(0) => ARDUINO_IO0_reg_i_1784_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1523_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_1220_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_1788_n_0
    );
ARDUINO_IO0_reg_i_1528: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1789_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1528_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1528_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1528_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1528_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1790_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1791_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1792_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1793_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1528_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1794_n_0,
      S(2) => ARDUINO_IO0_reg_i_1795_n_0,
      S(1) => ARDUINO_IO0_reg_i_1796_n_0,
      S(0) => ARDUINO_IO0_reg_i_1797_n_0
    );
ARDUINO_IO0_reg_i_1529: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1237_n_5,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      O => ARDUINO_IO0_reg_i_1529_n_0
    );
ARDUINO_IO0_reg_i_153: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_160_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_161_n_4,
      I3 => ARDUINO_IO0_reg_i_149_n_0,
      O => ARDUINO_IO0_reg_i_153_n_0
    );
ARDUINO_IO0_reg_i_1530: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1237_n_6,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      O => ARDUINO_IO0_reg_i_1530_n_0
    );
ARDUINO_IO0_reg_i_1531: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_939_n_6,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_1248_n_7,
      O => ARDUINO_IO0_reg_i_1531_n_0
    );
ARDUINO_IO0_reg_i_1532: unisim.vcomponents.LUT6
    generic map(
      INIT => X"B2BB2B2222B22B22"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_939_n_7,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => min_cd(2),
      I3 => min_cd(4),
      I4 => min_cd(3),
      I5 => min_cd(1),
      O => ARDUINO_IO0_reg_i_1532_n_0
    );
ARDUINO_IO0_reg_i_1533: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1237_n_4,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_1529_n_0,
      O => ARDUINO_IO0_reg_i_1533_n_0
    );
ARDUINO_IO0_reg_i_1534: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1237_n_5,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_1530_n_0,
      O => ARDUINO_IO0_reg_i_1534_n_0
    );
ARDUINO_IO0_reg_i_1535: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1237_n_6,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_1531_n_0,
      O => ARDUINO_IO0_reg_i_1535_n_0
    );
ARDUINO_IO0_reg_i_1536: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_939_n_6,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_1248_n_7,
      I3 => ARDUINO_IO0_reg_i_1532_n_0,
      O => ARDUINO_IO0_reg_i_1536_n_0
    );
ARDUINO_IO0_reg_i_1537: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_1537_n_0
    );
ARDUINO_IO0_reg_i_1538: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_1538_n_0
    );
ARDUINO_IO0_reg_i_1539: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7AF8"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_1539_n_0
    );
ARDUINO_IO0_reg_i_154: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_160_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_161_n_5,
      I3 => ARDUINO_IO0_reg_i_62_1(0),
      O => ARDUINO_IO0_reg_i_154_n_0
    );
ARDUINO_IO0_reg_i_1540: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1540_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1540_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1540_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1540_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1798_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^o\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_1540_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1799_n_0,
      S(1) => ARDUINO_IO0_reg_i_1800_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_1541: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(2),
      I2 => min_cd(3),
      O => ARDUINO_IO0_reg_i_1541_n_0
    );
ARDUINO_IO0_reg_i_1542: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_1542_n_0
    );
ARDUINO_IO0_reg_i_1543: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8307"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(3),
      I2 => min_cd(4),
      I3 => min_cd(2),
      O => ARDUINO_IO0_reg_i_1543_n_0
    );
ARDUINO_IO0_reg_i_1544: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => min_cd(2),
      I1 => min_cd(4),
      I2 => min_cd(3),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_1544_n_0
    );
ARDUINO_IO0_reg_i_1545: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_1545_n_0
    );
ARDUINO_IO0_reg_i_1546: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_1546_n_0
    );
ARDUINO_IO0_reg_i_1547: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7AF8"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_1547_n_0
    );
ARDUINO_IO0_reg_i_1548: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1801_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1548_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1548_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1548_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1548_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1265_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1553_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1553_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1553_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_1552_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_1805_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_1802_n_0,
      S(2) => ARDUINO_IO0_reg_i_1803_n_0,
      S(1) => ARDUINO_IO0_reg_i_1804_n_0,
      S(0) => ARDUINO_IO0_reg_i_1805_n_0
    );
ARDUINO_IO0_reg_i_1549: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_948_n_7,
      I1 => ARDUINO_IO0_reg_i_1265_n_5,
      O => ARDUINO_IO0_reg_i_1549_n_0
    );
ARDUINO_IO0_reg_i_155: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^arduino_io0_reg_i_331_0\(0),
      I1 => \^min_reg[5]_2\(0),
      I2 => \^min_reg[1]_4\(0),
      I3 => ARDUINO_IO0_reg_i_151_n_0,
      O => ARDUINO_IO0_reg_i_155_n_0
    );
ARDUINO_IO0_reg_i_1550: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1265_n_4,
      I1 => ARDUINO_IO0_reg_i_1265_n_6,
      O => ARDUINO_IO0_reg_i_1550_n_0
    );
ARDUINO_IO0_reg_i_1551: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1265_n_5,
      I1 => ARDUINO_IO0_reg_i_1265_n_7,
      O => ARDUINO_IO0_reg_i_1551_n_0
    );
ARDUINO_IO0_reg_i_1552: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1265_n_6,
      I1 => ARDUINO_IO0_reg_i_1553_n_4,
      O => ARDUINO_IO0_reg_i_1552_n_0
    );
ARDUINO_IO0_reg_i_1553: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1806_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1553_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1553_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1553_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1553_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1807_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1808_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1809_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1810_n_0,
      O(3) => ARDUINO_IO0_reg_i_1553_n_4,
      O(2) => ARDUINO_IO0_reg_i_1553_n_5,
      O(1) => ARDUINO_IO0_reg_i_1553_n_6,
      O(0) => ARDUINO_IO0_reg_i_1553_n_7,
      S(3) => ARDUINO_IO0_reg_i_1811_n_0,
      S(2) => ARDUINO_IO0_reg_i_1812_n_0,
      S(1) => ARDUINO_IO0_reg_i_1813_n_0,
      S(0) => ARDUINO_IO0_reg_i_1814_n_0
    );
ARDUINO_IO0_reg_i_1554: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1562_n_5,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1554_n_0
    );
ARDUINO_IO0_reg_i_1555: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1562_n_6,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1555_n_0
    );
ARDUINO_IO0_reg_i_1556: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1562_n_7,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1556_n_0
    );
ARDUINO_IO0_reg_i_1557: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1815_n_4,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1557_n_0
    );
ARDUINO_IO0_reg_i_1558: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1562_n_4,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1554_n_0,
      O => ARDUINO_IO0_reg_i_1558_n_0
    );
ARDUINO_IO0_reg_i_1559: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1562_n_5,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1555_n_0,
      O => ARDUINO_IO0_reg_i_1559_n_0
    );
ARDUINO_IO0_reg_i_156: unisim.vcomponents.LUT5
    generic map(
      INIT => X"96696996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_161_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_6,
      I2 => ARDUINO_IO0_reg_i_28_n_0,
      I3 => ARDUINO_IO0_reg_i_300_n_0,
      I4 => ARDUINO_IO0_reg_i_152_n_0,
      O => ARDUINO_IO0_reg_i_156_n_0
    );
ARDUINO_IO0_reg_i_1560: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1562_n_6,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1556_n_0,
      O => ARDUINO_IO0_reg_i_1560_n_0
    );
ARDUINO_IO0_reg_i_1561: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1562_n_7,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1557_n_0,
      O => ARDUINO_IO0_reg_i_1561_n_0
    );
ARDUINO_IO0_reg_i_1562: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1815_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1562_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1562_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1562_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1562_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1816_n_0,
      O(3) => ARDUINO_IO0_reg_i_1562_n_4,
      O(2) => ARDUINO_IO0_reg_i_1562_n_5,
      O(1) => ARDUINO_IO0_reg_i_1562_n_6,
      O(0) => ARDUINO_IO0_reg_i_1562_n_7,
      S(3) => ARDUINO_IO0_reg_i_1817_n_0,
      S(2) => ARDUINO_IO0_reg_i_1818_n_0,
      S(1) => ARDUINO_IO0_reg_i_1819_n_0,
      S(0) => ARDUINO_IO0_reg_i_1820_n_0
    );
ARDUINO_IO0_reg_i_1563: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1563_n_0
    );
ARDUINO_IO0_reg_i_1564: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1564_n_0
    );
ARDUINO_IO0_reg_i_1565: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1302_n_1,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1301_n_0,
      I3 => ARDUINO_IO0_reg_i_1259_n_0,
      O => ARDUINO_IO0_reg_i_1565_n_0
    );
ARDUINO_IO0_reg_i_1566: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_1,
      I2 => ARDUINO_IO0_reg_i_1301_n_0,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1566_n_0
    );
ARDUINO_IO0_reg_i_1567: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1821_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1567_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1567_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1567_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1567_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_1805_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1567_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_1279_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_157: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_160_n_0,
      CO(3) => ARDUINO_IO0_reg_i_157_n_0,
      CO(2) => ARDUINO_IO0_reg_i_157_n_1,
      CO(1) => ARDUINO_IO0_reg_i_157_n_2,
      CO(0) => ARDUINO_IO0_reg_i_157_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_303_n_0,
      DI(2) => ARDUINO_IO0_reg_i_304_n_0,
      DI(1) => ARDUINO_IO0_reg_i_305_n_0,
      DI(0) => '0',
      O(3) => ARDUINO_IO0_reg_i_157_n_4,
      O(2) => ARDUINO_IO0_reg_i_157_n_5,
      O(1) => ARDUINO_IO0_reg_i_157_n_6,
      O(0) => ARDUINO_IO0_reg_i_157_n_7,
      S(3) => ARDUINO_IO0_reg_i_306_n_0,
      S(2) => ARDUINO_IO0_reg_i_307_n_0,
      S(1) => ARDUINO_IO0_reg_i_308_n_0,
      S(0) => ARDUINO_IO0_reg_i_309_n_0
    );
ARDUINO_IO0_reg_i_1572: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1826_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1572_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1572_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1572_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1572_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1827_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1828_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1829_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1830_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1572_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1831_n_0,
      S(2) => ARDUINO_IO0_reg_i_1832_n_0,
      S(1) => ARDUINO_IO0_reg_i_1833_n_0,
      S(0) => ARDUINO_IO0_reg_i_1834_n_0
    );
ARDUINO_IO0_reg_i_1573: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1301_n_5,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      O => ARDUINO_IO0_reg_i_1573_n_0
    );
ARDUINO_IO0_reg_i_1574: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1301_n_6,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      O => ARDUINO_IO0_reg_i_1574_n_0
    );
ARDUINO_IO0_reg_i_1575: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1301_n_7,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      O => ARDUINO_IO0_reg_i_1575_n_0
    );
ARDUINO_IO0_reg_i_1576: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1584_n_4,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      O => ARDUINO_IO0_reg_i_1576_n_0
    );
ARDUINO_IO0_reg_i_1577: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1573_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1577_n_0
    );
ARDUINO_IO0_reg_i_1578: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1301_n_5,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1574_n_0,
      O => ARDUINO_IO0_reg_i_1578_n_0
    );
ARDUINO_IO0_reg_i_1579: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1301_n_6,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1575_n_0,
      O => ARDUINO_IO0_reg_i_1579_n_0
    );
ARDUINO_IO0_reg_i_158: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_310_n_0,
      CO(3) => ARDUINO_IO0_reg_i_158_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_158_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_158_n_2,
      CO(0) => ARDUINO_IO0_reg_i_158_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => ARDUINO_IO0_reg_i_311_n_0,
      DI(1) => ARDUINO_IO0_reg_i_312_n_0,
      DI(0) => ARDUINO_IO0_reg_i_313_n_0,
      O(3) => NLW_ARDUINO_IO0_reg_i_158_O_UNCONNECTED(3),
      O(2) => \^min_reg[5]_2\(0),
      O(1) => ARDUINO_IO0_reg_i_158_n_6,
      O(0) => ARDUINO_IO0_reg_i_158_n_7,
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_314_n_0,
      S(1) => ARDUINO_IO0_reg_i_315_n_0,
      S(0) => ARDUINO_IO0_reg_i_316_n_0
    );
ARDUINO_IO0_reg_i_1580: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1301_n_7,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1576_n_0,
      O => ARDUINO_IO0_reg_i_1580_n_0
    );
ARDUINO_IO0_reg_i_1581: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8E30"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[2]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_1581_n_0
    );
ARDUINO_IO0_reg_i_1582: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1582_n_0
    );
ARDUINO_IO0_reg_i_1583: unisim.vcomponents.LUT4
    generic map(
      INIT => X"59DB"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1583_n_0
    );
ARDUINO_IO0_reg_i_1584: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1584_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1584_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1584_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1584_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"10",
      DI(1) => ARDUINO_IO0_reg_i_1835_n_0,
      DI(0) => '1',
      O(3) => ARDUINO_IO0_reg_i_1584_n_4,
      O(2) => ARDUINO_IO0_reg_i_1584_n_5,
      O(1) => ARDUINO_IO0_reg_i_1584_n_6,
      O(0) => NLW_ARDUINO_IO0_reg_i_1584_O_UNCONNECTED(0),
      S(3 downto 2) => B"11",
      S(1) => ARDUINO_IO0_reg_i_1836_n_0,
      S(0) => ARDUINO_IO0_reg_i_1837_n_0
    );
ARDUINO_IO0_reg_i_1585: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8E30"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[2]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_1585_n_0
    );
ARDUINO_IO0_reg_i_1586: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1586_n_0
    );
ARDUINO_IO0_reg_i_1587: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8307"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[3]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1587_n_0
    );
ARDUINO_IO0_reg_i_1588: unisim.vcomponents.LUT4
    generic map(
      INIT => X"59DB"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1588_n_0
    );
ARDUINO_IO0_reg_i_1589: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1838_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1589_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1589_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1589_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1589_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1839_n_0,
      DI(2 downto 1) => B"11",
      DI(0) => ARDUINO_IO0_reg_i_1840_n_0,
      O(3) => ARDUINO_IO0_reg_i_1589_n_4,
      O(2) => ARDUINO_IO0_reg_i_1589_n_5,
      O(1) => ARDUINO_IO0_reg_i_1589_n_6,
      O(0) => ARDUINO_IO0_reg_i_1589_n_7,
      S(3) => ARDUINO_IO0_reg_i_1841_n_0,
      S(2) => ARDUINO_IO0_reg_i_1842_n_0,
      S(1 downto 0) => B"11"
    );
ARDUINO_IO0_reg_i_159: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_161_n_0,
      CO(3) => ARDUINO_IO0_reg_i_159_n_0,
      CO(2) => ARDUINO_IO0_reg_i_159_n_1,
      CO(1) => ARDUINO_IO0_reg_i_159_n_2,
      CO(0) => ARDUINO_IO0_reg_i_159_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_317_n_0,
      DI(2) => ARDUINO_IO0_reg_i_317_n_0,
      DI(1) => ARDUINO_IO0_reg_i_317_n_0,
      DI(0) => ARDUINO_IO0_reg_i_317_n_0,
      O(3) => ARDUINO_IO0_reg_i_159_n_4,
      O(2) => ARDUINO_IO0_reg_i_159_n_5,
      O(1) => ARDUINO_IO0_reg_i_159_n_6,
      O(0) => ARDUINO_IO0_reg_i_159_n_7,
      S(3) => ARDUINO_IO0_reg_i_318_n_0,
      S(2) => ARDUINO_IO0_reg_i_319_n_0,
      S(1) => ARDUINO_IO0_reg_i_320_n_0,
      S(0) => ARDUINO_IO0_reg_i_321_n_0
    );
ARDUINO_IO0_reg_i_1590: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8E30"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[2]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_1590_n_0
    );
ARDUINO_IO0_reg_i_1591: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1591_n_0
    );
ARDUINO_IO0_reg_i_1592: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8307"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[3]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1592_n_0
    );
ARDUINO_IO0_reg_i_1593: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1593_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1593_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1593_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1593_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"10",
      DI(1) => ARDUINO_IO0_reg_i_1843_n_0,
      DI(0) => '1',
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_1593_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_1593_n_7,
      S(3 downto 2) => B"11",
      S(1) => ARDUINO_IO0_reg_i_1844_n_0,
      S(0) => ARDUINO_IO0_reg_i_1845_n_0
    );
ARDUINO_IO0_reg_i_1594: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8E30"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[2]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_1594_n_0
    );
ARDUINO_IO0_reg_i_1595: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1595_n_0
    );
ARDUINO_IO0_reg_i_1596: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8307"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[3]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1596_n_0
    );
ARDUINO_IO0_reg_i_1597: unisim.vcomponents.LUT4
    generic map(
      INIT => X"59DB"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1597_n_0
    );
ARDUINO_IO0_reg_i_1598: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1598_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1598_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1598_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1598_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1309_n_7,
      DI(2 downto 1) => \^arduino_io0_reg_i_96\(3 downto 2),
      DI(0) => '0',
      O(3) => \^arduino_io0_reg_i_1602_0\(0),
      O(2) => ARDUINO_IO0_reg_i_1598_n_5,
      O(1) => ARDUINO_IO0_reg_i_1598_n_6,
      O(0) => ARDUINO_IO0_reg_i_1598_n_7,
      S(3) => ARDUINO_IO0_reg_i_1846_n_0,
      S(2) => ARDUINO_IO0_reg_i_1847_n_0,
      S(1) => ARDUINO_IO0_reg_i_1848_n_0,
      S(0) => \^arduino_io0_reg_i_96\(1)
    );
ARDUINO_IO0_reg_i_1599: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_999_n_7,
      I1 => ARDUINO_IO0_reg_i_1309_n_5,
      O => ARDUINO_IO0_reg_i_1599_n_0
    );
ARDUINO_IO0_reg_i_16: unisim.vcomponents.LUT5
    generic map(
      INIT => X"B8FFB800"
    )
        port map (
      I0 => min_cd(0),
      I1 => \mode_reg_n_0_[0]\,
      I2 => \hour_al_reg_n_0_[0]\,
      I3 => \mode_reg_n_0_[1]\,
      I4 => sel0(0),
      O => ARDUINO_IO0_reg_i_16_n_0
    );
ARDUINO_IO0_reg_i_160: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_160_n_0,
      CO(2) => ARDUINO_IO0_reg_i_160_n_1,
      CO(1) => ARDUINO_IO0_reg_i_160_n_2,
      CO(0) => ARDUINO_IO0_reg_i_160_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_322_n_0,
      DI(2) => ARDUINO_IO0_reg_i_323_n_0,
      DI(1) => ARDUINO_IO0_reg_i_324_n_0,
      DI(0) => '1',
      O(3) => ARDUINO_IO0_reg_i_160_n_4,
      O(2) => ARDUINO_IO0_reg_i_160_n_5,
      O(1) => \^min_reg[1]_4\(0),
      O(0) => NLW_ARDUINO_IO0_reg_i_160_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_325_n_0,
      S(1) => ARDUINO_IO0_reg_i_326_n_0,
      S(0) => ARDUINO_IO0_reg_i_327_n_0
    );
ARDUINO_IO0_reg_i_1600: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1309_n_4,
      I1 => ARDUINO_IO0_reg_i_1309_n_6,
      O => ARDUINO_IO0_reg_i_1600_n_0
    );
ARDUINO_IO0_reg_i_1601: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1309_n_5,
      I1 => ARDUINO_IO0_reg_i_1309_n_7,
      O => ARDUINO_IO0_reg_i_1601_n_0
    );
ARDUINO_IO0_reg_i_1602: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1309_n_6,
      I1 => \^arduino_io0_reg_i_96\(3),
      O => ARDUINO_IO0_reg_i_1602_n_0
    );
ARDUINO_IO0_reg_i_1603: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1611_n_5,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1603_n_0
    );
ARDUINO_IO0_reg_i_1604: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1611_n_6,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1604_n_0
    );
ARDUINO_IO0_reg_i_1605: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1611_n_7,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1605_n_0
    );
ARDUINO_IO0_reg_i_1606: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_214_n_4,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_1606_n_0
    );
ARDUINO_IO0_reg_i_1607: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1611_n_4,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1603_n_0,
      O => ARDUINO_IO0_reg_i_1607_n_0
    );
ARDUINO_IO0_reg_i_1608: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1611_n_5,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1604_n_0,
      O => ARDUINO_IO0_reg_i_1608_n_0
    );
ARDUINO_IO0_reg_i_1609: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1611_n_6,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1605_n_0,
      O => ARDUINO_IO0_reg_i_1609_n_0
    );
ARDUINO_IO0_reg_i_161: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_301_n_0,
      CO(3) => ARDUINO_IO0_reg_i_161_n_0,
      CO(2) => ARDUINO_IO0_reg_i_161_n_1,
      CO(1) => ARDUINO_IO0_reg_i_161_n_2,
      CO(0) => ARDUINO_IO0_reg_i_161_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_317_n_0,
      DI(2) => ARDUINO_IO0_reg_i_317_n_0,
      DI(1) => ARDUINO_IO0_reg_i_317_n_0,
      DI(0) => ARDUINO_IO0_reg_i_317_n_0,
      O(3) => ARDUINO_IO0_reg_i_161_n_4,
      O(2) => ARDUINO_IO0_reg_i_161_n_5,
      O(1) => \^arduino_io0_reg_i_331_0\(0),
      O(0) => ARDUINO_IO0_reg_i_161_n_7,
      S(3) => ARDUINO_IO0_reg_i_328_n_0,
      S(2) => ARDUINO_IO0_reg_i_329_n_0,
      S(1) => ARDUINO_IO0_reg_i_330_n_0,
      S(0) => ARDUINO_IO0_reg_i_331_n_0
    );
ARDUINO_IO0_reg_i_1610: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1611_n_7,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_1606_n_0,
      O => ARDUINO_IO0_reg_i_1610_n_0
    );
ARDUINO_IO0_reg_i_1611: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_214_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1611_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1611_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1611_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1611_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_425_n_0,
      DI(2) => ARDUINO_IO0_reg_i_425_n_0,
      DI(1) => ARDUINO_IO0_reg_i_425_n_0,
      DI(0) => ARDUINO_IO0_reg_i_425_n_0,
      O(3) => ARDUINO_IO0_reg_i_1611_n_4,
      O(2) => ARDUINO_IO0_reg_i_1611_n_5,
      O(1) => ARDUINO_IO0_reg_i_1611_n_6,
      O(0) => ARDUINO_IO0_reg_i_1611_n_7,
      S(3) => ARDUINO_IO0_reg_i_1849_n_0,
      S(2) => ARDUINO_IO0_reg_i_1850_n_0,
      S(1) => ARDUINO_IO0_reg_i_1851_n_0,
      S(0) => ARDUINO_IO0_reg_i_1852_n_0
    );
ARDUINO_IO0_reg_i_1612: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_726_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_1,
      I2 => ARDUINO_IO0_reg_i_724_n_0,
      O => ARDUINO_IO0_reg_i_1612_n_0
    );
ARDUINO_IO0_reg_i_1613: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_725_n_1,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_726_n_0,
      I3 => ARDUINO_IO0_reg_i_1612_n_0,
      O => ARDUINO_IO0_reg_i_1613_n_0
    );
ARDUINO_IO0_reg_i_1614: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_726_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_1,
      I2 => ARDUINO_IO0_reg_i_724_n_0,
      I3 => ARDUINO_IO0_reg_i_1612_n_0,
      O => ARDUINO_IO0_reg_i_1614_n_0
    );
ARDUINO_IO0_reg_i_1615: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1319_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1615_n_0
    );
ARDUINO_IO0_reg_i_1616: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1319_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_1,
      I2 => ARDUINO_IO0_reg_i_724_n_0,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1616_n_0
    );
ARDUINO_IO0_reg_i_1617: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1617_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1617_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1617_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1617_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1853_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1854_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1855_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1617_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1856_n_0,
      S(2) => ARDUINO_IO0_reg_i_1857_n_0,
      S(1) => ARDUINO_IO0_reg_i_1858_n_0,
      S(0) => ARDUINO_IO0_reg_i_1859_n_0
    );
ARDUINO_IO0_reg_i_1618: unisim.vcomponents.LUT4
    generic map(
      INIT => X"0A2A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1598_n_5,
      I1 => sel0(2),
      I2 => sel0(4),
      I3 => sel0(3),
      O => ARDUINO_IO0_reg_i_1618_n_0
    );
ARDUINO_IO0_reg_i_1622: unisim.vcomponents.LUT5
    generic map(
      INIT => X"3700C8FF"
    )
        port map (
      I0 => sel0(3),
      I1 => sel0(4),
      I2 => sel0(2),
      I3 => ARDUINO_IO0_reg_i_1598_n_5,
      I4 => \^arduino_io0_reg_i_1602_0\(0),
      O => ARDUINO_IO0_reg_i_1622_n_0
    );
ARDUINO_IO0_reg_i_1623: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1623_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1623_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1623_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1623_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1860_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1861_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1862_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1623_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1863_n_0,
      S(2 downto 1) => ARDUINO_IO0_reg_i_1329_0(1 downto 0),
      S(0) => ARDUINO_IO0_reg_i_1866_n_0
    );
ARDUINO_IO0_reg_i_1624: unisim.vcomponents.LUT5
    generic map(
      INIT => X"A080FAEA"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1035_n_4,
      I1 => sel0(2),
      I2 => sel0(4),
      I3 => sel0(3),
      I4 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1624_n_0
    );
ARDUINO_IO0_reg_i_1625: unisim.vcomponents.LUT6
    generic map(
      INIT => X"B2BB2B2222B22B22"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1035_n_5,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => sel0(2),
      I3 => sel0(4),
      I4 => sel0(3),
      I5 => sel0(1),
      O => ARDUINO_IO0_reg_i_1625_n_0
    );
ARDUINO_IO0_reg_i_1626: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1035_n_6,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1626_n_0
    );
ARDUINO_IO0_reg_i_1627: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1035_n_7,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1627_n_0
    );
ARDUINO_IO0_reg_i_1628: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1624_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_7,
      I2 => ARDUINO_IO0_reg_i_726_n_0,
      I3 => ARDUINO_IO0_reg_i_415_n_0,
      O => ARDUINO_IO0_reg_i_1628_n_0
    );
ARDUINO_IO0_reg_i_1629: unisim.vcomponents.LUT6
    generic map(
      INIT => X"9966966666996999"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1625_n_0,
      I1 => ARDUINO_IO0_reg_i_1035_n_4,
      I2 => sel0(2),
      I3 => sel0(4),
      I4 => sel0(3),
      I5 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1629_n_0
    );
ARDUINO_IO0_reg_i_163: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_332_n_0,
      CO(3) => ARDUINO_IO0_reg_i_163_n_0,
      CO(2) => ARDUINO_IO0_reg_i_163_n_1,
      CO(1) => ARDUINO_IO0_reg_i_163_n_2,
      CO(0) => ARDUINO_IO0_reg_i_163_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_164_n_7,
      DI(2) => ARDUINO_IO0_reg_i_165_n_4,
      DI(1) => ARDUINO_IO0_reg_i_165_n_5,
      DI(0) => ARDUINO_IO0_reg_i_165_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_336_1\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_336_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_333_n_0,
      S(2) => ARDUINO_IO0_reg_i_334_n_0,
      S(1) => ARDUINO_IO0_reg_i_335_n_0,
      S(0) => ARDUINO_IO0_reg_i_336_n_0
    );
ARDUINO_IO0_reg_i_1630: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1626_n_0,
      I1 => ARDUINO_IO0_reg_i_1035_n_5,
      I2 => ARDUINO_IO0_reg_i_726_n_0,
      I3 => ARDUINO_IO0_reg_i_415_n_0,
      O => ARDUINO_IO0_reg_i_1630_n_0
    );
ARDUINO_IO0_reg_i_1631: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A9"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1035_n_6,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_1035_n_7,
      O => ARDUINO_IO0_reg_i_1631_n_0
    );
ARDUINO_IO0_reg_i_1632: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(3),
      I2 => sel0(4),
      I3 => sel0(2),
      O => ARDUINO_IO0_reg_i_1632_n_0
    );
ARDUINO_IO0_reg_i_1633: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_1633_n_0
    );
ARDUINO_IO0_reg_i_1634: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_1634_n_0
    );
ARDUINO_IO0_reg_i_1635: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1635_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1635_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1635_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1635_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1354_n_7,
      DI(2 downto 1) => \^arduino_io0_reg_i_123_0\(3 downto 2),
      DI(0) => '0',
      O(3) => ARDUINO_IO0_reg_i_1635_n_4,
      O(2) => ARDUINO_IO0_reg_i_1635_n_5,
      O(1) => ARDUINO_IO0_reg_i_1635_n_6,
      O(0) => ARDUINO_IO0_reg_i_1635_n_7,
      S(3) => ARDUINO_IO0_reg_i_1867_n_0,
      S(2) => ARDUINO_IO0_reg_i_1868_n_0,
      S(1) => ARDUINO_IO0_reg_i_1869_n_0,
      S(0) => \^arduino_io0_reg_i_123_0\(1)
    );
ARDUINO_IO0_reg_i_1636: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1049_n_7,
      I1 => ARDUINO_IO0_reg_i_1354_n_5,
      O => ARDUINO_IO0_reg_i_1636_n_0
    );
ARDUINO_IO0_reg_i_1637: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1354_n_4,
      I1 => ARDUINO_IO0_reg_i_1354_n_6,
      O => ARDUINO_IO0_reg_i_1637_n_0
    );
ARDUINO_IO0_reg_i_1638: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1354_n_5,
      I1 => ARDUINO_IO0_reg_i_1354_n_7,
      O => ARDUINO_IO0_reg_i_1638_n_0
    );
ARDUINO_IO0_reg_i_1639: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1354_n_6,
      I1 => \^arduino_io0_reg_i_123_0\(3),
      O => ARDUINO_IO0_reg_i_1639_n_0
    );
ARDUINO_IO0_reg_i_164: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_165_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_164_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_164_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_164_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_337_n_0
    );
ARDUINO_IO0_reg_i_1640: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1648_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_1640_n_0
    );
ARDUINO_IO0_reg_i_1641: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1648_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_1641_n_0
    );
ARDUINO_IO0_reg_i_1642: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1648_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_1642_n_0
    );
ARDUINO_IO0_reg_i_1643: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_246_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_248_n_4,
      O => ARDUINO_IO0_reg_i_1643_n_0
    );
ARDUINO_IO0_reg_i_1644: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1648_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1640_n_0,
      O => ARDUINO_IO0_reg_i_1644_n_0
    );
ARDUINO_IO0_reg_i_1645: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1648_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1641_n_0,
      O => ARDUINO_IO0_reg_i_1645_n_0
    );
ARDUINO_IO0_reg_i_1646: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1648_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1642_n_0,
      O => ARDUINO_IO0_reg_i_1646_n_0
    );
ARDUINO_IO0_reg_i_1647: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1648_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_1643_n_0,
      O => ARDUINO_IO0_reg_i_1647_n_0
    );
ARDUINO_IO0_reg_i_1648: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_248_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1648_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1648_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1648_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1648_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_486_n_0,
      DI(2) => ARDUINO_IO0_reg_i_486_n_0,
      DI(1) => ARDUINO_IO0_reg_i_486_n_0,
      DI(0) => ARDUINO_IO0_reg_i_486_n_0,
      O(3) => ARDUINO_IO0_reg_i_1648_n_4,
      O(2) => ARDUINO_IO0_reg_i_1648_n_5,
      O(1) => ARDUINO_IO0_reg_i_1648_n_6,
      O(0) => ARDUINO_IO0_reg_i_1648_n_7,
      S(3) => ARDUINO_IO0_reg_i_1870_n_0,
      S(2) => ARDUINO_IO0_reg_i_1871_n_0,
      S(1) => ARDUINO_IO0_reg_i_1872_n_0,
      S(0) => ARDUINO_IO0_reg_i_1873_n_0
    );
ARDUINO_IO0_reg_i_1649: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1089_0\(0),
      I1 => ARDUINO_IO0_reg_i_779_n_0,
      I2 => ARDUINO_IO0_reg_i_778_n_3,
      O => ARDUINO_IO0_reg_i_1649_n_0
    );
ARDUINO_IO0_reg_i_165: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_338_n_0,
      CO(3) => ARDUINO_IO0_reg_i_165_n_0,
      CO(2) => ARDUINO_IO0_reg_i_165_n_1,
      CO(1) => ARDUINO_IO0_reg_i_165_n_2,
      CO(0) => ARDUINO_IO0_reg_i_165_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_339_n_0,
      DI(2) => ARDUINO_IO0_reg_i_340_n_0,
      DI(1) => ARDUINO_IO0_reg_i_341_n_0,
      DI(0) => ARDUINO_IO0_reg_i_342_n_0,
      O(3) => ARDUINO_IO0_reg_i_165_n_4,
      O(2) => ARDUINO_IO0_reg_i_165_n_5,
      O(1) => ARDUINO_IO0_reg_i_165_n_6,
      O(0) => ARDUINO_IO0_reg_i_165_n_7,
      S(3) => ARDUINO_IO0_reg_i_343_n_0,
      S(2) => ARDUINO_IO0_reg_i_344_n_0,
      S(1) => ARDUINO_IO0_reg_i_345_n_0,
      S(0) => ARDUINO_IO0_reg_i_346_n_0
    );
ARDUINO_IO0_reg_i_1650: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_779_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => \^arduino_io0_reg_i_1089_0\(0),
      I3 => ARDUINO_IO0_reg_i_1649_n_0,
      O => ARDUINO_IO0_reg_i_1650_n_0
    );
ARDUINO_IO0_reg_i_1651: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1089_0\(0),
      I1 => ARDUINO_IO0_reg_i_779_n_0,
      I2 => ARDUINO_IO0_reg_i_778_n_3,
      I3 => ARDUINO_IO0_reg_i_1649_n_0,
      O => ARDUINO_IO0_reg_i_1651_n_0
    );
ARDUINO_IO0_reg_i_1652: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1364_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1652_n_0
    );
ARDUINO_IO0_reg_i_1653: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1364_n_0,
      I1 => ARDUINO_IO0_reg_i_779_n_0,
      I2 => ARDUINO_IO0_reg_i_778_n_3,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1653_n_0
    );
ARDUINO_IO0_reg_i_1654: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1654_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1654_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1654_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1654_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1874_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1875_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1876_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1654_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1877_n_0,
      S(2) => ARDUINO_IO0_reg_i_1878_n_0,
      S(1) => ARDUINO_IO0_reg_i_1879_n_0,
      S(0) => ARDUINO_IO0_reg_i_1880_n_0
    );
ARDUINO_IO0_reg_i_1655: unisim.vcomponents.LUT4
    generic map(
      INIT => X"0A2A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1635_n_4,
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1655_n_0
    );
ARDUINO_IO0_reg_i_1656: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0A0A0A0A002A202A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1635_n_5,
      I1 => \sel0__0\(2),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(1),
      I5 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1656_n_0
    );
ARDUINO_IO0_reg_i_1659: unisim.vcomponents.LUT5
    generic map(
      INIT => X"3700C8FF"
    )
        port map (
      I0 => \sel0__0\(4),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(3),
      I3 => ARDUINO_IO0_reg_i_1635_n_4,
      I4 => \^arduino_io0_reg_i_1639_0\(0),
      O => ARDUINO_IO0_reg_i_1659_n_0
    );
ARDUINO_IO0_reg_i_166: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_347_n_0,
      CO(3) => ARDUINO_IO0_reg_i_166_n_0,
      CO(2) => ARDUINO_IO0_reg_i_166_n_1,
      CO(1) => ARDUINO_IO0_reg_i_166_n_2,
      CO(0) => ARDUINO_IO0_reg_i_166_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_336_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_166_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_77_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_1660: unisim.vcomponents.LUT6
    generic map(
      INIT => X"7788788888778777"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_469_n_0,
      I1 => ARDUINO_IO0_reg_i_1635_n_5,
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(3),
      I5 => ARDUINO_IO0_reg_i_1635_n_4,
      O => ARDUINO_IO0_reg_i_1660_n_0
    );
ARDUINO_IO0_reg_i_1661: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1661_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1661_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1661_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1661_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1881_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1882_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1883_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1661_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_1374_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_1887_n_0
    );
ARDUINO_IO0_reg_i_1662: unisim.vcomponents.LUT6
    generic map(
      INIT => X"80A00A80EAFAAFEA"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1082_n_4,
      I1 => \sel0__0\(2),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(3),
      I5 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1662_n_0
    );
ARDUINO_IO0_reg_i_1663: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1082_n_5,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_71_n_0,
      O => ARDUINO_IO0_reg_i_1663_n_0
    );
ARDUINO_IO0_reg_i_1665: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^sec_cd_reg[2]_2\(0),
      I1 => \^sec_cd_reg[4]_0\(3),
      O => ARDUINO_IO0_reg_i_1665_n_0
    );
ARDUINO_IO0_reg_i_1666: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_779_n_7,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_471_n_0,
      I3 => ARDUINO_IO0_reg_i_1662_n_0,
      O => ARDUINO_IO0_reg_i_1666_n_0
    );
ARDUINO_IO0_reg_i_1667: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1663_n_0,
      I1 => ARDUINO_IO0_reg_i_1082_n_4,
      I2 => ARDUINO_IO0_reg_i_765_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1667_n_0
    );
ARDUINO_IO0_reg_i_1668: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1082_n_5,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_71_n_0,
      I3 => ARDUINO_IO0_reg_i_1374_1(0),
      O => ARDUINO_IO0_reg_i_1668_n_0
    );
ARDUINO_IO0_reg_i_1670: unisim.vcomponents.LUT5
    generic map(
      INIT => X"40C04080"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      I4 => \sel0__0\(1),
      O => ARDUINO_IO0_reg_i_1670_n_0
    );
ARDUINO_IO0_reg_i_1671: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1671_n_0
    );
ARDUINO_IO0_reg_i_1672: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8313"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1672_n_0
    );
ARDUINO_IO0_reg_i_1673: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1673_n_0
    );
ARDUINO_IO0_reg_i_1674: unisim.vcomponents.LUT5
    generic map(
      INIT => X"070F0F0F"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1674_n_0
    );
ARDUINO_IO0_reg_i_1675: unisim.vcomponents.LUT5
    generic map(
      INIT => X"A70A0F08"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1675_n_0
    );
ARDUINO_IO0_reg_i_1676: unisim.vcomponents.LUT5
    generic map(
      INIT => X"44CB4D8B"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      I4 => \sel0__0\(1),
      O => ARDUINO_IO0_reg_i_1676_n_0
    );
ARDUINO_IO0_reg_i_1677: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1677_n_0
    );
ARDUINO_IO0_reg_i_1678: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1678_n_0
    );
ARDUINO_IO0_reg_i_1679: unisim.vcomponents.LUT5
    generic map(
      INIT => X"C7C31CC7"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1679_n_0
    );
ARDUINO_IO0_reg_i_1680: unisim.vcomponents.LUT5
    generic map(
      INIT => X"40C04080"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      I4 => \sel0__0\(1),
      O => ARDUINO_IO0_reg_i_1680_n_0
    );
ARDUINO_IO0_reg_i_1681: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_1681_n_0
    );
ARDUINO_IO0_reg_i_1682: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8313"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1682_n_0
    );
ARDUINO_IO0_reg_i_1683: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1683_n_0
    );
ARDUINO_IO0_reg_i_1684: unisim.vcomponents.LUT5
    generic map(
      INIT => X"070F0F0F"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1684_n_0
    );
ARDUINO_IO0_reg_i_1685: unisim.vcomponents.LUT5
    generic map(
      INIT => X"A70A0F08"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1685_n_0
    );
ARDUINO_IO0_reg_i_1686: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1888_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1686_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1686_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1686_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1686_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1411_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1691_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1691_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1691_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_1892_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1889_n_0,
      S(2) => ARDUINO_IO0_reg_i_1890_n_0,
      S(1) => ARDUINO_IO0_reg_i_1891_n_0,
      S(0) => ARDUINO_IO0_reg_i_1892_n_0
    );
ARDUINO_IO0_reg_i_1687: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1101_n_7,
      I1 => ARDUINO_IO0_reg_i_1411_n_5,
      O => ARDUINO_IO0_reg_i_1687_n_0
    );
ARDUINO_IO0_reg_i_1688: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1411_n_4,
      I1 => ARDUINO_IO0_reg_i_1411_n_6,
      O => ARDUINO_IO0_reg_i_1688_n_0
    );
ARDUINO_IO0_reg_i_1689: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1411_n_5,
      I1 => ARDUINO_IO0_reg_i_1411_n_7,
      O => ARDUINO_IO0_reg_i_1689_n_0
    );
ARDUINO_IO0_reg_i_1690: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1411_n_6,
      I1 => ARDUINO_IO0_reg_i_1691_n_4,
      O => ARDUINO_IO0_reg_i_1690_n_0
    );
ARDUINO_IO0_reg_i_1691: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_127_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1691_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1691_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1691_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1691_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1893_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1894_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1895_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1896_n_0,
      O(3) => ARDUINO_IO0_reg_i_1691_n_4,
      O(2) => ARDUINO_IO0_reg_i_1691_n_5,
      O(1) => ARDUINO_IO0_reg_i_1691_n_6,
      O(0) => ARDUINO_IO0_reg_i_1691_n_7,
      S(3) => ARDUINO_IO0_reg_i_1897_n_0,
      S(2) => ARDUINO_IO0_reg_i_1898_n_0,
      S(1) => ARDUINO_IO0_reg_i_1899_n_0,
      S(0) => ARDUINO_IO0_reg_i_1900_n_0
    );
ARDUINO_IO0_reg_i_1692: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1700_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1692_n_0
    );
ARDUINO_IO0_reg_i_1693: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1700_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1693_n_0
    );
ARDUINO_IO0_reg_i_1694: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1700_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1694_n_0
    );
ARDUINO_IO0_reg_i_1695: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1901_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1695_n_0
    );
ARDUINO_IO0_reg_i_1696: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1700_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1692_n_0,
      O => ARDUINO_IO0_reg_i_1696_n_0
    );
ARDUINO_IO0_reg_i_1697: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1700_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1693_n_0,
      O => ARDUINO_IO0_reg_i_1697_n_0
    );
ARDUINO_IO0_reg_i_1698: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1700_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1694_n_0,
      O => ARDUINO_IO0_reg_i_1698_n_0
    );
ARDUINO_IO0_reg_i_1699: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1700_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1695_n_0,
      O => ARDUINO_IO0_reg_i_1699_n_0
    );
ARDUINO_IO0_reg_i_17: unisim.vcomponents.LUT5
    generic map(
      INIT => X"B8FFB800"
    )
        port map (
      I0 => \sel0__0\(0),
      I1 => \mode_reg_n_0_[0]\,
      I2 => \min_al_reg_n_0_[0]\,
      I3 => \mode_reg_n_0_[1]\,
      I4 => min(0),
      O => ARDUINO_IO0_reg_i_17_n_0
    );
ARDUINO_IO0_reg_i_170: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_352_n_0,
      CO(3) => ARDUINO_IO0_reg_i_170_n_0,
      CO(2) => ARDUINO_IO0_reg_i_170_n_1,
      CO(1) => ARDUINO_IO0_reg_i_170_n_2,
      CO(0) => ARDUINO_IO0_reg_i_170_n_3,
      CYINIT => '0',
      DI(3 downto 2) => ARDUINO_IO0_reg_i_78_0(1 downto 0),
      DI(1) => ARDUINO_IO0_reg_i_355_n_0,
      DI(0) => ARDUINO_IO0_reg_i_356_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_170_O_UNCONNECTED(3 downto 0),
      S(3 downto 2) => ARDUINO_IO0_reg_i_78_1(1 downto 0),
      S(1) => ARDUINO_IO0_reg_i_359_n_0,
      S(0) => ARDUINO_IO0_reg_i_360_n_0
    );
ARDUINO_IO0_reg_i_1700: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1901_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1700_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1700_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1700_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1700_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1902_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1902_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1701_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1701_n_0,
      O(3) => ARDUINO_IO0_reg_i_1700_n_4,
      O(2) => ARDUINO_IO0_reg_i_1700_n_5,
      O(1) => ARDUINO_IO0_reg_i_1700_n_6,
      O(0) => ARDUINO_IO0_reg_i_1700_n_7,
      S(3) => ARDUINO_IO0_reg_i_1903_n_0,
      S(2) => ARDUINO_IO0_reg_i_1904_n_0,
      S(1) => ARDUINO_IO0_reg_i_1905_n_0,
      S(0) => ARDUINO_IO0_reg_i_1906_n_0
    );
ARDUINO_IO0_reg_i_1701: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1142_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1701_n_0
    );
ARDUINO_IO0_reg_i_1702: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1142_n_0,
      I2 => \^arduino_io0_reg_i_1451_0\(0),
      I3 => ARDUINO_IO0_reg_i_1141_n_3,
      O => ARDUINO_IO0_reg_i_1702_n_0
    );
ARDUINO_IO0_reg_i_1703: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1142_n_0,
      I2 => ARDUINO_IO0_reg_i_1141_n_3,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1703_n_0
    );
ARDUINO_IO0_reg_i_1704: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1096_n_0,
      I1 => ARDUINO_IO0_reg_i_1142_n_0,
      I2 => ARDUINO_IO0_reg_i_1141_n_3,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1704_n_0
    );
ARDUINO_IO0_reg_i_1705: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1701_n_0,
      I1 => ARDUINO_IO0_reg_i_1142_n_0,
      I2 => \^arduino_io0_reg_i_1451_0\(0),
      I3 => ARDUINO_IO0_reg_i_1141_n_3,
      O => ARDUINO_IO0_reg_i_1705_n_0
    );
ARDUINO_IO0_reg_i_1706: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1907_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1706_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1706_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1706_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1706_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_1892_0\(1 downto 0),
      DI(1) => ARDUINO_IO0_reg_i_1908_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1909_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1706_O_UNCONNECTED(3 downto 0),
      S(3 downto 2) => ARDUINO_IO0_reg_i_1425_0(1 downto 0),
      S(1) => ARDUINO_IO0_reg_i_1912_n_0,
      S(0) => ARDUINO_IO0_reg_i_1913_n_0
    );
ARDUINO_IO0_reg_i_1711: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1914_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1711_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1711_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1711_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1711_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1915_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1916_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1711_1(0),
      DI(0) => ARDUINO_IO0_reg_i_1918_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1711_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1919_n_0,
      S(2) => ARDUINO_IO0_reg_i_1920_n_0,
      S(1) => ARDUINO_IO0_reg_i_1921_n_0,
      S(0) => ARDUINO_IO0_reg_i_1430_0(0)
    );
ARDUINO_IO0_reg_i_1712: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1720_n_5,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      O => ARDUINO_IO0_reg_i_1712_n_0
    );
ARDUINO_IO0_reg_i_1715: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1142_n_7,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_815_n_0,
      O => ARDUINO_IO0_reg_i_1715_n_0
    );
ARDUINO_IO0_reg_i_1716: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1720_n_4,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => ARDUINO_IO0_reg_i_1712_n_0,
      O => ARDUINO_IO0_reg_i_1716_n_0
    );
ARDUINO_IO0_reg_i_1717: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1720_n_5,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => ARDUINO_IO0_reg_i_1430_1(1),
      O => ARDUINO_IO0_reg_i_1717_n_0
    );
ARDUINO_IO0_reg_i_1719: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => \^min_al_reg[5]_1\(0),
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => \^min_al_reg[1]_2\(0),
      I3 => ARDUINO_IO0_reg_i_1715_n_0,
      O => ARDUINO_IO0_reg_i_1719_n_0
    );
ARDUINO_IO0_reg_i_1720: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1720_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1720_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1720_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1720_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1923_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1924_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1925_n_0,
      DI(0) => '1',
      O(3) => ARDUINO_IO0_reg_i_1720_n_4,
      O(2) => ARDUINO_IO0_reg_i_1720_n_5,
      O(1) => \min_al_reg[1]_3\(0),
      O(0) => NLW_ARDUINO_IO0_reg_i_1720_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1926_n_0,
      S(1) => ARDUINO_IO0_reg_i_1927_n_0,
      S(0) => ARDUINO_IO0_reg_i_1928_n_0
    );
ARDUINO_IO0_reg_i_1721: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => \min_al_reg_n_0_[5]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_1721_n_0
    );
ARDUINO_IO0_reg_i_1722: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F3E0E3E0"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1722_n_0
    );
ARDUINO_IO0_reg_i_1723: unisim.vcomponents.LUT5
    generic map(
      INIT => X"039C0318"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1723_n_0
    );
ARDUINO_IO0_reg_i_1724: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_1724_n_0
    );
ARDUINO_IO0_reg_i_1725: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0E50F0F"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[1]\,
      I2 => \min_al_reg_n_0_[5]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_1725_n_0
    );
ARDUINO_IO0_reg_i_1726: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0F831F07"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1726_n_0
    );
ARDUINO_IO0_reg_i_1727: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1727_n_0
    );
ARDUINO_IO0_reg_i_1728: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1728_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1728_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1728_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1728_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1929_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^min_al_reg[1]_0\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_1728_O_UNCONNECTED(0),
      S(3) => ARDUINO_IO0_reg_i_1930_n_0,
      S(2) => ARDUINO_IO0_reg_i_1931_n_0,
      S(1) => ARDUINO_IO0_reg_i_1932_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_1729: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F3E0E3E0"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1729_n_0
    );
ARDUINO_IO0_reg_i_1730: unisim.vcomponents.LUT5
    generic map(
      INIT => X"039C0318"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1730_n_0
    );
ARDUINO_IO0_reg_i_1731: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0F030F73"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1731_n_0
    );
ARDUINO_IO0_reg_i_1732: unisim.vcomponents.LUT5
    generic map(
      INIT => X"2CCFCDCF"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1732_n_0
    );
ARDUINO_IO0_reg_i_1733: unisim.vcomponents.LUT5
    generic map(
      INIT => X"DC333D43"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1733_n_0
    );
ARDUINO_IO0_reg_i_1734: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F3FF37FF"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1734_n_0
    );
ARDUINO_IO0_reg_i_1735: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1735_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1735_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1735_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1735_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1933_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1934_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1935_n_0,
      DI(0) => '1',
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_1735_O_UNCONNECTED(3 downto 1),
      O(0) => \^min_al_reg[1]_2\(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1936_n_0,
      S(1) => ARDUINO_IO0_reg_i_1937_n_0,
      S(0) => ARDUINO_IO0_reg_i_1938_n_0
    );
ARDUINO_IO0_reg_i_1736: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => \min_al_reg_n_0_[5]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_1736_n_0
    );
ARDUINO_IO0_reg_i_1737: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F3E0E3E0"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1737_n_0
    );
ARDUINO_IO0_reg_i_1738: unisim.vcomponents.LUT5
    generic map(
      INIT => X"039C0318"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1738_n_0
    );
ARDUINO_IO0_reg_i_1739: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_1739_n_0
    );
ARDUINO_IO0_reg_i_1740: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0E50F0F"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[1]\,
      I2 => \min_al_reg_n_0_[5]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_1740_n_0
    );
ARDUINO_IO0_reg_i_1741: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0F831F07"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1741_n_0
    );
ARDUINO_IO0_reg_i_1742: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1742_n_0
    );
ARDUINO_IO0_reg_i_1743: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1149_n_7,
      I1 => \^arduino_io0_reg_i_70_0\(2),
      O => ARDUINO_IO0_reg_i_1743_n_0
    );
ARDUINO_IO0_reg_i_1744: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_70_0\(3),
      I1 => \^arduino_io0_reg_i_70_0\(1),
      O => ARDUINO_IO0_reg_i_1744_n_0
    );
ARDUINO_IO0_reg_i_1745: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_70_0\(2),
      I1 => \^arduino_io0_reg_i_70_0\(0),
      O => ARDUINO_IO0_reg_i_1745_n_0
    );
ARDUINO_IO0_reg_i_1746: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_586_n_0,
      I2 => ARDUINO_IO0_reg_i_585_n_3,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_1746_n_0
    );
ARDUINO_IO0_reg_i_1747: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_585_n_3,
      I1 => ARDUINO_IO0_reg_i_586_n_0,
      I2 => \^arduino_io0_reg_i_890_0\(0),
      I3 => ARDUINO_IO0_reg_i_317_n_0,
      O => ARDUINO_IO0_reg_i_1747_n_0
    );
ARDUINO_IO0_reg_i_1748: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_1748_n_0
    );
ARDUINO_IO0_reg_i_1749: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_1749_n_0
    );
ARDUINO_IO0_reg_i_175: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_363_n_4,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_78_2(3),
      O => ARDUINO_IO0_reg_i_175_n_0
    );
ARDUINO_IO0_reg_i_1750: unisim.vcomponents.LUT6
    generic map(
      INIT => X"ABAAFFAFFFABEAAF"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1452_n_6,
      I1 => min(1),
      I2 => min(5),
      I3 => min(4),
      I4 => min(3),
      I5 => min(2),
      O => ARDUINO_IO0_reg_i_1750_n_0
    );
ARDUINO_IO0_reg_i_1751: unisim.vcomponents.LUT5
    generic map(
      INIT => X"2822A82A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1452_n_7,
      I1 => min(4),
      I2 => min(3),
      I3 => min(5),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_1751_n_0
    );
ARDUINO_IO0_reg_i_1752: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FBFAAFAFAFFBBAAF"
    )
        port map (
      I0 => \^arduino_io0_reg_i_70_0\(0),
      I1 => min(1),
      I2 => min(5),
      I3 => min(4),
      I4 => min(3),
      I5 => min(2),
      O => ARDUINO_IO0_reg_i_1752_n_0
    );
ARDUINO_IO0_reg_i_1753: unisim.vcomponents.LUT3
    generic map(
      INIT => X"96"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1750_n_0,
      I1 => ARDUINO_IO0_reg_i_300_n_0,
      I2 => ARDUINO_IO0_reg_i_1452_n_5,
      O => ARDUINO_IO0_reg_i_1753_n_0
    );
ARDUINO_IO0_reg_i_1754: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7887"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_46_n_0,
      I1 => ARDUINO_IO0_reg_i_1452_n_7,
      I2 => ARDUINO_IO0_reg_i_302_n_0,
      I3 => ARDUINO_IO0_reg_i_1452_n_6,
      O => ARDUINO_IO0_reg_i_1754_n_0
    );
ARDUINO_IO0_reg_i_1755: unisim.vcomponents.LUT4
    generic map(
      INIT => X"E11E"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_28_n_0,
      I1 => \^arduino_io0_reg_i_70_0\(0),
      I2 => ARDUINO_IO0_reg_i_46_n_0,
      I3 => ARDUINO_IO0_reg_i_1452_n_7,
      O => ARDUINO_IO0_reg_i_1755_n_0
    );
ARDUINO_IO0_reg_i_1756: unisim.vcomponents.LUT6
    generic map(
      INIT => X"DC333D4323CCC2BC"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      I5 => \^arduino_io0_reg_i_70_0\(0),
      O => ARDUINO_IO0_reg_i_1756_n_0
    );
ARDUINO_IO0_reg_i_1757: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^min_reg[2]_0\(2),
      I1 => \^min_reg[5]_0\(2),
      O => ARDUINO_IO0_reg_i_1757_n_0
    );
ARDUINO_IO0_reg_i_1758: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^min_reg[2]_0\(1),
      I1 => \^min_reg[5]_0\(1),
      O => ARDUINO_IO0_reg_i_1758_n_0
    );
ARDUINO_IO0_reg_i_1759: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^min_reg[2]_0\(0),
      I1 => \^min_reg[5]_0\(0),
      O => ARDUINO_IO0_reg_i_1759_n_0
    );
ARDUINO_IO0_reg_i_1763: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^min_reg[2]_0\(0),
      I1 => \^min_reg[5]_0\(0),
      O => ARDUINO_IO0_reg_i_1763_n_0
    );
ARDUINO_IO0_reg_i_1764: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1764_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1764_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1764_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1764_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1508_n_7,
      DI(2 downto 1) => \^arduino_io0_reg_i_178\(3 downto 2),
      DI(0) => '0',
      O(3) => \^arduino_io0_reg_i_1768_0\(0),
      O(2) => ARDUINO_IO0_reg_i_1764_n_5,
      O(1) => ARDUINO_IO0_reg_i_1764_n_6,
      O(0) => ARDUINO_IO0_reg_i_1764_n_7,
      S(3) => ARDUINO_IO0_reg_i_1939_n_0,
      S(2) => ARDUINO_IO0_reg_i_1940_n_0,
      S(1) => ARDUINO_IO0_reg_i_1941_n_0,
      S(0) => \^arduino_io0_reg_i_178\(1)
    );
ARDUINO_IO0_reg_i_1765: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1206_n_7,
      I1 => ARDUINO_IO0_reg_i_1508_n_5,
      O => ARDUINO_IO0_reg_i_1765_n_0
    );
ARDUINO_IO0_reg_i_1766: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1508_n_4,
      I1 => ARDUINO_IO0_reg_i_1508_n_6,
      O => ARDUINO_IO0_reg_i_1766_n_0
    );
ARDUINO_IO0_reg_i_1767: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1508_n_5,
      I1 => ARDUINO_IO0_reg_i_1508_n_7,
      O => ARDUINO_IO0_reg_i_1767_n_0
    );
ARDUINO_IO0_reg_i_1768: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1508_n_6,
      I1 => \^arduino_io0_reg_i_178\(3),
      O => ARDUINO_IO0_reg_i_1768_n_0
    );
ARDUINO_IO0_reg_i_1769: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1777_n_5,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1769_n_0
    );
ARDUINO_IO0_reg_i_1770: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1777_n_6,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1770_n_0
    );
ARDUINO_IO0_reg_i_1771: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1777_n_7,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1771_n_0
    );
ARDUINO_IO0_reg_i_1772: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_363_n_4,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_1772_n_0
    );
ARDUINO_IO0_reg_i_1773: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1777_n_4,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1769_n_0,
      O => ARDUINO_IO0_reg_i_1773_n_0
    );
ARDUINO_IO0_reg_i_1774: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1777_n_5,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1770_n_0,
      O => ARDUINO_IO0_reg_i_1774_n_0
    );
ARDUINO_IO0_reg_i_1775: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1777_n_6,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1771_n_0,
      O => ARDUINO_IO0_reg_i_1775_n_0
    );
ARDUINO_IO0_reg_i_1776: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1777_n_7,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_1772_n_0,
      O => ARDUINO_IO0_reg_i_1776_n_0
    );
ARDUINO_IO0_reg_i_1777: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_363_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1777_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1777_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1777_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1777_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_631_n_0,
      DI(2) => ARDUINO_IO0_reg_i_631_n_0,
      DI(1) => ARDUINO_IO0_reg_i_631_n_0,
      DI(0) => ARDUINO_IO0_reg_i_631_n_0,
      O(3) => ARDUINO_IO0_reg_i_1777_n_4,
      O(2) => ARDUINO_IO0_reg_i_1777_n_5,
      O(1) => ARDUINO_IO0_reg_i_1777_n_6,
      O(0) => ARDUINO_IO0_reg_i_1777_n_7,
      S(3) => ARDUINO_IO0_reg_i_1942_n_0,
      S(2) => ARDUINO_IO0_reg_i_1943_n_0,
      S(1) => ARDUINO_IO0_reg_i_1944_n_0,
      S(0) => ARDUINO_IO0_reg_i_1945_n_0
    );
ARDUINO_IO0_reg_i_1778: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_940_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_1,
      I2 => ARDUINO_IO0_reg_i_938_n_0,
      O => ARDUINO_IO0_reg_i_1778_n_0
    );
ARDUINO_IO0_reg_i_1779: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_939_n_1,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_940_n_0,
      I3 => ARDUINO_IO0_reg_i_1778_n_0,
      O => ARDUINO_IO0_reg_i_1779_n_0
    );
ARDUINO_IO0_reg_i_1780: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_940_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_1,
      I2 => ARDUINO_IO0_reg_i_938_n_0,
      I3 => ARDUINO_IO0_reg_i_1778_n_0,
      O => ARDUINO_IO0_reg_i_1780_n_0
    );
ARDUINO_IO0_reg_i_1781: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1518_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1781_n_0
    );
ARDUINO_IO0_reg_i_1782: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1518_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_1,
      I2 => ARDUINO_IO0_reg_i_938_n_0,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1782_n_0
    );
ARDUINO_IO0_reg_i_1783: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1783_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1783_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1783_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1783_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1946_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1947_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1948_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1783_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1949_n_0,
      S(2) => ARDUINO_IO0_reg_i_1950_n_0,
      S(1) => ARDUINO_IO0_reg_i_1951_n_0,
      S(0) => ARDUINO_IO0_reg_i_1952_n_0
    );
ARDUINO_IO0_reg_i_1784: unisim.vcomponents.LUT4
    generic map(
      INIT => X"222A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1764_n_5,
      I1 => min_cd(4),
      I2 => min_cd(2),
      I3 => min_cd(3),
      O => ARDUINO_IO0_reg_i_1784_n_0
    );
ARDUINO_IO0_reg_i_1788: unisim.vcomponents.LUT5
    generic map(
      INIT => X"1F00E0FF"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      I3 => ARDUINO_IO0_reg_i_1764_n_5,
      I4 => \^arduino_io0_reg_i_1768_0\(0),
      O => ARDUINO_IO0_reg_i_1788_n_0
    );
ARDUINO_IO0_reg_i_1789: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1789_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1789_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1789_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1789_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1953_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1954_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1955_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1789_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1956_n_0,
      S(2 downto 1) => S(1 downto 0),
      S(0) => ARDUINO_IO0_reg_i_1959_n_0
    );
ARDUINO_IO0_reg_i_1790: unisim.vcomponents.LUT5
    generic map(
      INIT => X"A800FFA8"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(2),
      I2 => min_cd(3),
      I3 => ARDUINO_IO0_reg_i_1243_n_4,
      I4 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1790_n_0
    );
ARDUINO_IO0_reg_i_1791: unisim.vcomponents.LUT6
    generic map(
      INIT => X"B2BB2B2222B22B22"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1243_n_5,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => min_cd(2),
      I3 => min_cd(4),
      I4 => min_cd(3),
      I5 => min_cd(1),
      O => ARDUINO_IO0_reg_i_1791_n_0
    );
ARDUINO_IO0_reg_i_1792: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1243_n_6,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1792_n_0
    );
ARDUINO_IO0_reg_i_1793: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1243_n_7,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1793_n_0
    );
ARDUINO_IO0_reg_i_1794: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1790_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_7,
      I2 => ARDUINO_IO0_reg_i_940_n_0,
      I3 => ARDUINO_IO0_reg_i_73_n_0,
      O => ARDUINO_IO0_reg_i_1794_n_0
    );
ARDUINO_IO0_reg_i_1795: unisim.vcomponents.LUT6
    generic map(
      INIT => X"9696966669696999"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1791_n_0,
      I1 => ARDUINO_IO0_reg_i_1243_n_4,
      I2 => min_cd(4),
      I3 => min_cd(2),
      I4 => min_cd(3),
      I5 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1795_n_0
    );
ARDUINO_IO0_reg_i_1796: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1792_n_0,
      I1 => ARDUINO_IO0_reg_i_1243_n_5,
      I2 => ARDUINO_IO0_reg_i_940_n_0,
      I3 => ARDUINO_IO0_reg_i_73_n_0,
      O => ARDUINO_IO0_reg_i_1796_n_0
    );
ARDUINO_IO0_reg_i_1797: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A9"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1243_n_6,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_1243_n_7,
      O => ARDUINO_IO0_reg_i_1797_n_0
    );
ARDUINO_IO0_reg_i_1798: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(3),
      I2 => min_cd(4),
      I3 => min_cd(2),
      O => ARDUINO_IO0_reg_i_1798_n_0
    );
ARDUINO_IO0_reg_i_1799: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_1799_n_0
    );
ARDUINO_IO0_reg_i_18: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BBBBBBB8888888B8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_43_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => ARDUINO_IO0_reg_i_4_0(0),
      I3 => \^arduino_io0_reg_i_83_0\(1),
      I4 => ARDUINO_IO0_reg_i_34_n_1,
      I5 => \^arduino_io0_reg_i_96\(0),
      O => ARDUINO_IO0_reg_i_18_n_0
    );
ARDUINO_IO0_reg_i_180: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_367_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_180_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_180_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_180_O_UNCONNECTED(3 downto 2),
      O(1 downto 0) => \^arduino_io0_reg_i_369_0\(1 downto 0),
      S(3 downto 2) => B"00",
      S(1) => ARDUINO_IO0_reg_i_368_n_7,
      S(0) => ARDUINO_IO0_reg_i_369_n_4
    );
ARDUINO_IO0_reg_i_1800: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => min_cd(2),
      I1 => min_cd(4),
      I2 => min_cd(3),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_1800_n_0
    );
ARDUINO_IO0_reg_i_1801: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1960_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1801_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1801_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1801_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1801_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1553_n_7,
      DI(2) => ARDUINO_IO0_reg_i_1806_n_4,
      DI(1) => ARDUINO_IO0_reg_i_1806_n_5,
      DI(0) => ARDUINO_IO0_reg_i_1806_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_1805_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_1964_0\(2 downto 1),
      S(3) => ARDUINO_IO0_reg_i_1961_n_0,
      S(2) => ARDUINO_IO0_reg_i_1962_n_0,
      S(1) => ARDUINO_IO0_reg_i_1963_n_0,
      S(0) => ARDUINO_IO0_reg_i_1964_n_0
    );
ARDUINO_IO0_reg_i_1802: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1265_n_7,
      I1 => ARDUINO_IO0_reg_i_1553_n_5,
      O => ARDUINO_IO0_reg_i_1802_n_0
    );
ARDUINO_IO0_reg_i_1803: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1553_n_4,
      I1 => ARDUINO_IO0_reg_i_1553_n_6,
      O => ARDUINO_IO0_reg_i_1803_n_0
    );
ARDUINO_IO0_reg_i_1804: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1553_n_5,
      I1 => ARDUINO_IO0_reg_i_1553_n_7,
      O => ARDUINO_IO0_reg_i_1804_n_0
    );
ARDUINO_IO0_reg_i_1805: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1553_n_6,
      I1 => ARDUINO_IO0_reg_i_1806_n_4,
      O => ARDUINO_IO0_reg_i_1805_n_0
    );
ARDUINO_IO0_reg_i_1806: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_182_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1806_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1806_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1806_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1806_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1965_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1966_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1967_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1968_n_0,
      O(3) => ARDUINO_IO0_reg_i_1806_n_4,
      O(2) => ARDUINO_IO0_reg_i_1806_n_5,
      O(1) => ARDUINO_IO0_reg_i_1806_n_6,
      O(0) => ARDUINO_IO0_reg_i_1806_n_7,
      S(3) => ARDUINO_IO0_reg_i_1969_n_0,
      S(2) => ARDUINO_IO0_reg_i_1970_n_0,
      S(1) => ARDUINO_IO0_reg_i_1971_n_0,
      S(0) => ARDUINO_IO0_reg_i_1972_n_0
    );
ARDUINO_IO0_reg_i_1807: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1815_n_5,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1807_n_0
    );
ARDUINO_IO0_reg_i_1808: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1815_n_6,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1808_n_0
    );
ARDUINO_IO0_reg_i_1809: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1815_n_7,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1809_n_0
    );
ARDUINO_IO0_reg_i_181: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_370_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_181_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_181_n_1,
      CO(1) => ARDUINO_IO0_reg_i_181_n_2,
      CO(0) => ARDUINO_IO0_reg_i_181_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => \^arduino_io0_reg_i_369_0\(0),
      DI(1 downto 0) => \^arduino_io0_reg_i_647_1\(1 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_181_O_UNCONNECTED(3 downto 0),
      S(3) => '0',
      S(2 downto 0) => ARDUINO_IO0_reg_i_99_0(2 downto 0)
    );
ARDUINO_IO0_reg_i_1810: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1973_n_4,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1810_n_0
    );
ARDUINO_IO0_reg_i_1811: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1815_n_4,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1807_n_0,
      O => ARDUINO_IO0_reg_i_1811_n_0
    );
ARDUINO_IO0_reg_i_1812: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1815_n_5,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1808_n_0,
      O => ARDUINO_IO0_reg_i_1812_n_0
    );
ARDUINO_IO0_reg_i_1813: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1815_n_6,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1809_n_0,
      O => ARDUINO_IO0_reg_i_1813_n_0
    );
ARDUINO_IO0_reg_i_1814: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1815_n_7,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1810_n_0,
      O => ARDUINO_IO0_reg_i_1814_n_0
    );
ARDUINO_IO0_reg_i_1815: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1973_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1815_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1815_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1815_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1815_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1974_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1974_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1816_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1816_n_0,
      O(3) => ARDUINO_IO0_reg_i_1815_n_4,
      O(2) => ARDUINO_IO0_reg_i_1815_n_5,
      O(1) => ARDUINO_IO0_reg_i_1815_n_6,
      O(0) => ARDUINO_IO0_reg_i_1815_n_7,
      S(3) => ARDUINO_IO0_reg_i_1975_n_0,
      S(2) => ARDUINO_IO0_reg_i_1976_n_0,
      S(1) => ARDUINO_IO0_reg_i_1977_n_0,
      S(0) => ARDUINO_IO0_reg_i_1978_n_0
    );
ARDUINO_IO0_reg_i_1816: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1302_n_1,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1816_n_0
    );
ARDUINO_IO0_reg_i_1817: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_1,
      I2 => ARDUINO_IO0_reg_i_1303_n_0,
      I3 => ARDUINO_IO0_reg_i_1301_n_0,
      O => ARDUINO_IO0_reg_i_1817_n_0
    );
ARDUINO_IO0_reg_i_1818: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_1,
      I2 => ARDUINO_IO0_reg_i_1301_n_0,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1818_n_0
    );
ARDUINO_IO0_reg_i_1819: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1259_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_1,
      I2 => ARDUINO_IO0_reg_i_1301_n_0,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1819_n_0
    );
ARDUINO_IO0_reg_i_182: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_374_n_0,
      CO(3) => ARDUINO_IO0_reg_i_182_n_0,
      CO(2) => ARDUINO_IO0_reg_i_182_n_1,
      CO(1) => ARDUINO_IO0_reg_i_182_n_2,
      CO(0) => ARDUINO_IO0_reg_i_182_n_3,
      CYINIT => '0',
      DI(3 downto 0) => ARDUINO_IO0_reg_i_182_2(3 downto 0),
      O(3 downto 0) => \^arduino_io0_reg_i_382\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_379_n_0,
      S(2 downto 0) => ARDUINO_IO0_reg_i_366(2 downto 0)
    );
ARDUINO_IO0_reg_i_1820: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1816_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_1,
      I2 => ARDUINO_IO0_reg_i_1303_n_0,
      I3 => ARDUINO_IO0_reg_i_1301_n_0,
      O => ARDUINO_IO0_reg_i_1820_n_0
    );
ARDUINO_IO0_reg_i_1821: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1979_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1821_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1821_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1821_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1821_n_3,
      CYINIT => '0',
      DI(3 downto 1) => \^arduino_io0_reg_i_1964_0\(2 downto 0),
      DI(0) => ARDUINO_IO0_reg_i_1980_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1821_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_1567_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_1984_n_0
    );
ARDUINO_IO0_reg_i_1826: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1985_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1826_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1826_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1826_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1826_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1986_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1987_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1988_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1989_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1826_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1990_n_0,
      S(2) => ARDUINO_IO0_reg_i_1991_n_0,
      S(1) => ARDUINO_IO0_reg_i_1992_n_0,
      S(0) => ARDUINO_IO0_reg_i_1993_n_0
    );
ARDUINO_IO0_reg_i_1827: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1584_n_5,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      O => ARDUINO_IO0_reg_i_1827_n_0
    );
ARDUINO_IO0_reg_i_1828: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1584_n_6,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      O => ARDUINO_IO0_reg_i_1828_n_0
    );
ARDUINO_IO0_reg_i_1829: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1302_n_6,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1593_n_7,
      O => ARDUINO_IO0_reg_i_1829_n_0
    );
ARDUINO_IO0_reg_i_183: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_383_n_0,
      CO(3) => ARDUINO_IO0_reg_i_183_n_0,
      CO(2) => ARDUINO_IO0_reg_i_183_n_1,
      CO(1) => ARDUINO_IO0_reg_i_183_n_2,
      CO(0) => ARDUINO_IO0_reg_i_183_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_83_n_7,
      DI(2) => ARDUINO_IO0_reg_i_189_n_4,
      DI(1) => ARDUINO_IO0_reg_i_189_n_5,
      DI(0) => ARDUINO_IO0_reg_i_189_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_187_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_387_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_384_n_0,
      S(2) => ARDUINO_IO0_reg_i_385_n_0,
      S(1) => ARDUINO_IO0_reg_i_386_n_0,
      S(0) => ARDUINO_IO0_reg_i_387_n_0
    );
ARDUINO_IO0_reg_i_1830: unisim.vcomponents.LUT6
    generic map(
      INIT => X"B2B22BB222B22B22"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1302_n_7,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => \hour_al_reg_n_0_[3]\,
      I3 => \hour_al_reg_n_0_[4]\,
      I4 => \hour_al_reg_n_0_[2]\,
      I5 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1830_n_0
    );
ARDUINO_IO0_reg_i_1831: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1584_n_4,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1827_n_0,
      O => ARDUINO_IO0_reg_i_1831_n_0
    );
ARDUINO_IO0_reg_i_1832: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1584_n_5,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1828_n_0,
      O => ARDUINO_IO0_reg_i_1832_n_0
    );
ARDUINO_IO0_reg_i_1833: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1584_n_6,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1829_n_0,
      O => ARDUINO_IO0_reg_i_1833_n_0
    );
ARDUINO_IO0_reg_i_1834: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1302_n_6,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1593_n_7,
      I3 => ARDUINO_IO0_reg_i_1830_n_0,
      O => ARDUINO_IO0_reg_i_1834_n_0
    );
ARDUINO_IO0_reg_i_1835: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1835_n_0
    );
ARDUINO_IO0_reg_i_1836: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1836_n_0
    );
ARDUINO_IO0_reg_i_1837: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7CEC"
    )
        port map (
      I0 => \hour_al_reg_n_0_[2]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[3]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1837_n_0
    );
ARDUINO_IO0_reg_i_1838: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1838_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1838_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1838_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1838_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1994_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^hour_al_reg[1]_0\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_1838_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1995_n_0,
      S(1) => ARDUINO_IO0_reg_i_1996_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_1839: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => \hour_al_reg_n_0_[2]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_1839_n_0
    );
ARDUINO_IO0_reg_i_184: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_82_n_7,
      I1 => ARDUINO_IO0_reg_i_83_n_5,
      O => ARDUINO_IO0_reg_i_184_n_0
    );
ARDUINO_IO0_reg_i_1840: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1840_n_0
    );
ARDUINO_IO0_reg_i_1841: unisim.vcomponents.LUT4
    generic map(
      INIT => X"810F"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[2]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_1841_n_0
    );
ARDUINO_IO0_reg_i_1842: unisim.vcomponents.LUT4
    generic map(
      INIT => X"59DB"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1842_n_0
    );
ARDUINO_IO0_reg_i_1843: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1843_n_0
    );
ARDUINO_IO0_reg_i_1844: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1844_n_0
    );
ARDUINO_IO0_reg_i_1845: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7CEC"
    )
        port map (
      I0 => \hour_al_reg_n_0_[2]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[3]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1845_n_0
    );
ARDUINO_IO0_reg_i_1846: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1309_n_7,
      I1 => \^arduino_io0_reg_i_96\(2),
      O => ARDUINO_IO0_reg_i_1846_n_0
    );
ARDUINO_IO0_reg_i_1847: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_96\(3),
      I1 => \^arduino_io0_reg_i_96\(1),
      O => ARDUINO_IO0_reg_i_1847_n_0
    );
ARDUINO_IO0_reg_i_1848: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_96\(2),
      I1 => \^arduino_io0_reg_i_96\(0),
      O => ARDUINO_IO0_reg_i_1848_n_0
    );
ARDUINO_IO0_reg_i_1849: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_1,
      I2 => ARDUINO_IO0_reg_i_724_n_0,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1849_n_0
    );
ARDUINO_IO0_reg_i_185: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_83_n_4,
      I1 => ARDUINO_IO0_reg_i_83_n_6,
      O => ARDUINO_IO0_reg_i_185_n_0
    );
ARDUINO_IO0_reg_i_1850: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_724_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_1,
      I2 => ARDUINO_IO0_reg_i_726_n_0,
      I3 => ARDUINO_IO0_reg_i_425_n_0,
      O => ARDUINO_IO0_reg_i_1850_n_0
    );
ARDUINO_IO0_reg_i_1851: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1851_n_0
    );
ARDUINO_IO0_reg_i_1852: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_1852_n_0
    );
ARDUINO_IO0_reg_i_1853: unisim.vcomponents.LUT5
    generic map(
      INIT => X"BFAFFABF"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1598_n_6,
      I1 => sel0(1),
      I2 => sel0(3),
      I3 => sel0(4),
      I4 => sel0(2),
      O => ARDUINO_IO0_reg_i_1853_n_0
    );
ARDUINO_IO0_reg_i_1854: unisim.vcomponents.LUT4
    generic map(
      INIT => X"0A2A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1598_n_7,
      I1 => sel0(2),
      I2 => sel0(4),
      I3 => sel0(3),
      O => ARDUINO_IO0_reg_i_1854_n_0
    );
ARDUINO_IO0_reg_i_1855: unisim.vcomponents.LUT5
    generic map(
      INIT => X"BFAFFABF"
    )
        port map (
      I0 => \^arduino_io0_reg_i_96\(0),
      I1 => sel0(1),
      I2 => sel0(3),
      I3 => sel0(4),
      I4 => sel0(2),
      O => ARDUINO_IO0_reg_i_1855_n_0
    );
ARDUINO_IO0_reg_i_1856: unisim.vcomponents.LUT6
    generic map(
      INIT => X"20CF0CDFDF30F320"
    )
        port map (
      I0 => sel0(1),
      I1 => ARDUINO_IO0_reg_i_1598_n_6,
      I2 => sel0(3),
      I3 => sel0(4),
      I4 => sel0(2),
      I5 => ARDUINO_IO0_reg_i_1598_n_5,
      O => ARDUINO_IO0_reg_i_1856_n_0
    );
ARDUINO_IO0_reg_i_1857: unisim.vcomponents.LUT6
    generic map(
      INIT => X"3AE5F9E5C51A061A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1598_n_7,
      I1 => sel0(2),
      I2 => sel0(4),
      I3 => sel0(3),
      I4 => sel0(1),
      I5 => ARDUINO_IO0_reg_i_1598_n_6,
      O => ARDUINO_IO0_reg_i_1857_n_0
    );
ARDUINO_IO0_reg_i_1858: unisim.vcomponents.LUT6
    generic map(
      INIT => X"20CF0CDFDF30F320"
    )
        port map (
      I0 => sel0(1),
      I1 => \^arduino_io0_reg_i_96\(0),
      I2 => sel0(3),
      I3 => sel0(4),
      I4 => sel0(2),
      I5 => ARDUINO_IO0_reg_i_1598_n_7,
      O => ARDUINO_IO0_reg_i_1858_n_0
    );
ARDUINO_IO0_reg_i_1859: unisim.vcomponents.LUT5
    generic map(
      INIT => X"73C78C38"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(3),
      I2 => sel0(4),
      I3 => sel0(2),
      I4 => \^arduino_io0_reg_i_96\(0),
      O => ARDUINO_IO0_reg_i_1859_n_0
    );
ARDUINO_IO0_reg_i_186: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_83_n_5,
      I1 => ARDUINO_IO0_reg_i_83_n_7,
      O => ARDUINO_IO0_reg_i_186_n_0
    );
ARDUINO_IO0_reg_i_1860: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^hour_reg[1]_0\(2),
      I1 => \^hour_reg[1]_1\(2),
      O => ARDUINO_IO0_reg_i_1860_n_0
    );
ARDUINO_IO0_reg_i_1861: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^hour_reg[1]_0\(1),
      I1 => \^hour_reg[1]_1\(1),
      O => ARDUINO_IO0_reg_i_1861_n_0
    );
ARDUINO_IO0_reg_i_1862: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^hour_reg[1]_0\(0),
      I1 => \^hour_reg[1]_1\(0),
      O => ARDUINO_IO0_reg_i_1862_n_0
    );
ARDUINO_IO0_reg_i_1863: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7887"
    )
        port map (
      I0 => \^hour_reg[1]_1\(2),
      I1 => \^hour_reg[1]_0\(2),
      I2 => ARDUINO_IO0_reg_i_726_n_0,
      I3 => ARDUINO_IO0_reg_i_1035_n_7,
      O => ARDUINO_IO0_reg_i_1863_n_0
    );
ARDUINO_IO0_reg_i_1866: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^hour_reg[1]_0\(0),
      I1 => \^hour_reg[1]_1\(0),
      O => ARDUINO_IO0_reg_i_1866_n_0
    );
ARDUINO_IO0_reg_i_1867: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1354_n_7,
      I1 => \^arduino_io0_reg_i_123_0\(2),
      O => ARDUINO_IO0_reg_i_1867_n_0
    );
ARDUINO_IO0_reg_i_1868: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_123_0\(3),
      I1 => \^arduino_io0_reg_i_123_0\(1),
      O => ARDUINO_IO0_reg_i_1868_n_0
    );
ARDUINO_IO0_reg_i_1869: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_123_0\(2),
      I1 => \^arduino_io0_reg_i_123_0\(0),
      O => ARDUINO_IO0_reg_i_1869_n_0
    );
ARDUINO_IO0_reg_i_187: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_83_n_6,
      I1 => ARDUINO_IO0_reg_i_189_n_4,
      O => ARDUINO_IO0_reg_i_187_n_0
    );
ARDUINO_IO0_reg_i_1870: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_779_n_0,
      I2 => ARDUINO_IO0_reg_i_778_n_3,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1870_n_0
    );
ARDUINO_IO0_reg_i_1871: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_778_n_3,
      I1 => ARDUINO_IO0_reg_i_779_n_0,
      I2 => \^arduino_io0_reg_i_1089_0\(0),
      I3 => ARDUINO_IO0_reg_i_486_n_0,
      O => ARDUINO_IO0_reg_i_1871_n_0
    );
ARDUINO_IO0_reg_i_1872: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1872_n_0
    );
ARDUINO_IO0_reg_i_1873: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_1873_n_0
    );
ARDUINO_IO0_reg_i_1874: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AFBFAAAFFEFAAABF"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1635_n_6,
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(3),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(4),
      I5 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_1874_n_0
    );
ARDUINO_IO0_reg_i_1875: unisim.vcomponents.LUT5
    generic map(
      INIT => X"2A0AA02A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1635_n_7,
      I1 => \sel0__0\(2),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_1875_n_0
    );
ARDUINO_IO0_reg_i_1876: unisim.vcomponents.LUT6
    generic map(
      INIT => X"EFBAAAEFEFFBBAEF"
    )
        port map (
      I0 => \^arduino_io0_reg_i_123_0\(0),
      I1 => \sel0__0\(2),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(3),
      I5 => \sel0__0\(1),
      O => ARDUINO_IO0_reg_i_1876_n_0
    );
ARDUINO_IO0_reg_i_1877: unisim.vcomponents.LUT3
    generic map(
      INIT => X"96"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1874_n_0,
      I1 => ARDUINO_IO0_reg_i_469_n_0,
      I2 => ARDUINO_IO0_reg_i_1635_n_5,
      O => ARDUINO_IO0_reg_i_1877_n_0
    );
ARDUINO_IO0_reg_i_1878: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7887"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_765_n_0,
      I1 => ARDUINO_IO0_reg_i_1635_n_7,
      I2 => ARDUINO_IO0_reg_i_471_n_0,
      I3 => ARDUINO_IO0_reg_i_1635_n_6,
      O => ARDUINO_IO0_reg_i_1878_n_0
    );
ARDUINO_IO0_reg_i_1879: unisim.vcomponents.LUT4
    generic map(
      INIT => X"E11E"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_71_n_0,
      I1 => \^arduino_io0_reg_i_123_0\(0),
      I2 => ARDUINO_IO0_reg_i_765_n_0,
      I3 => ARDUINO_IO0_reg_i_1635_n_7,
      O => ARDUINO_IO0_reg_i_1879_n_0
    );
ARDUINO_IO0_reg_i_188: unisim.vcomponents.LUT4
    generic map(
      INIT => X"E817"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_388_n_4,
      I1 => ARDUINO_IO0_reg_i_212_n_0,
      I2 => \^hour_reg[1]_3\(0),
      I3 => ARDUINO_IO0_reg_i_389_n_7,
      O => ARDUINO_IO0_reg_i_188_n_0
    );
ARDUINO_IO0_reg_i_1880: unisim.vcomponents.LUT6
    generic map(
      INIT => X"B40BBD4B4BF442B4"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      I4 => \sel0__0\(1),
      I5 => \^arduino_io0_reg_i_123_0\(0),
      O => ARDUINO_IO0_reg_i_1880_n_0
    );
ARDUINO_IO0_reg_i_1881: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^sec_cd_reg[2]_0\(2),
      I1 => \^sec_cd_reg[4]_0\(2),
      O => ARDUINO_IO0_reg_i_1881_n_0
    );
ARDUINO_IO0_reg_i_1882: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^sec_cd_reg[2]_0\(1),
      I1 => \^sec_cd_reg[4]_0\(1),
      O => ARDUINO_IO0_reg_i_1882_n_0
    );
ARDUINO_IO0_reg_i_1883: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^sec_cd_reg[2]_0\(0),
      I1 => \^sec_cd_reg[4]_0\(0),
      O => ARDUINO_IO0_reg_i_1883_n_0
    );
ARDUINO_IO0_reg_i_1887: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^sec_cd_reg[2]_0\(0),
      I1 => \^sec_cd_reg[4]_0\(0),
      O => ARDUINO_IO0_reg_i_1887_n_0
    );
ARDUINO_IO0_reg_i_1888: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1888_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1888_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1888_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1888_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1691_n_7,
      DI(2 downto 1) => \^arduino_io0_reg_i_267_0\(3 downto 2),
      DI(0) => '0',
      O(3) => ARDUINO_IO0_reg_i_1888_n_4,
      O(2) => ARDUINO_IO0_reg_i_1888_n_5,
      O(1) => ARDUINO_IO0_reg_i_1888_n_6,
      O(0) => ARDUINO_IO0_reg_i_1888_n_7,
      S(3) => ARDUINO_IO0_reg_i_1997_n_0,
      S(2) => ARDUINO_IO0_reg_i_1998_n_0,
      S(1) => ARDUINO_IO0_reg_i_1999_n_0,
      S(0) => \^arduino_io0_reg_i_267_0\(1)
    );
ARDUINO_IO0_reg_i_1889: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1411_n_7,
      I1 => ARDUINO_IO0_reg_i_1691_n_5,
      O => ARDUINO_IO0_reg_i_1889_n_0
    );
ARDUINO_IO0_reg_i_189: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_390_n_0,
      CO(3) => ARDUINO_IO0_reg_i_189_n_0,
      CO(2) => ARDUINO_IO0_reg_i_189_n_1,
      CO(1) => ARDUINO_IO0_reg_i_189_n_2,
      CO(0) => ARDUINO_IO0_reg_i_189_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_391_n_0,
      DI(2) => ARDUINO_IO0_reg_i_392_n_0,
      DI(1) => ARDUINO_IO0_reg_i_393_n_0,
      DI(0) => ARDUINO_IO0_reg_i_394_n_0,
      O(3) => ARDUINO_IO0_reg_i_189_n_4,
      O(2) => ARDUINO_IO0_reg_i_189_n_5,
      O(1) => ARDUINO_IO0_reg_i_189_n_6,
      O(0) => ARDUINO_IO0_reg_i_189_n_7,
      S(3) => ARDUINO_IO0_reg_i_395_n_0,
      S(2) => ARDUINO_IO0_reg_i_396_n_0,
      S(1) => ARDUINO_IO0_reg_i_397_n_0,
      S(0) => ARDUINO_IO0_reg_i_398_n_0
    );
ARDUINO_IO0_reg_i_1890: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1691_n_4,
      I1 => ARDUINO_IO0_reg_i_1691_n_6,
      O => ARDUINO_IO0_reg_i_1890_n_0
    );
ARDUINO_IO0_reg_i_1891: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1691_n_5,
      I1 => ARDUINO_IO0_reg_i_1691_n_7,
      O => ARDUINO_IO0_reg_i_1891_n_0
    );
ARDUINO_IO0_reg_i_1892: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1691_n_6,
      I1 => \^arduino_io0_reg_i_267_0\(3),
      O => ARDUINO_IO0_reg_i_1892_n_0
    );
ARDUINO_IO0_reg_i_1893: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1901_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1893_n_0
    );
ARDUINO_IO0_reg_i_1894: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1901_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1894_n_0
    );
ARDUINO_IO0_reg_i_1895: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1901_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_1895_n_0
    );
ARDUINO_IO0_reg_i_1896: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_530_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_532_n_4,
      O => ARDUINO_IO0_reg_i_1896_n_0
    );
ARDUINO_IO0_reg_i_1897: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1901_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1893_n_0,
      O => ARDUINO_IO0_reg_i_1897_n_0
    );
ARDUINO_IO0_reg_i_1898: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1901_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1894_n_0,
      O => ARDUINO_IO0_reg_i_1898_n_0
    );
ARDUINO_IO0_reg_i_1899: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1901_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1895_n_0,
      O => ARDUINO_IO0_reg_i_1899_n_0
    );
ARDUINO_IO0_reg_i_19: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BBBBBBB8888888B8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_44_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => ARDUINO_IO0_reg_i_4_1(2),
      I3 => \^arduino_io0_reg_i_57_0\(1),
      I4 => ARDUINO_IO0_reg_i_26_n_1,
      I5 => \^arduino_io0_reg_i_70_0\(2),
      O => ARDUINO_IO0_reg_i_19_n_0
    );
ARDUINO_IO0_reg_i_190: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_388_n_5,
      I1 => ARDUINO_IO0_reg_i_212_n_0,
      I2 => \^hour_reg[1]_3\(0),
      O => ARDUINO_IO0_reg_i_190_n_0
    );
ARDUINO_IO0_reg_i_1900: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1901_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_1896_n_0,
      O => ARDUINO_IO0_reg_i_1900_n_0
    );
ARDUINO_IO0_reg_i_1901: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_532_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1901_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1901_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1901_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1901_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_830_n_0,
      DI(2) => ARDUINO_IO0_reg_i_830_n_0,
      DI(1) => ARDUINO_IO0_reg_i_830_n_0,
      DI(0) => ARDUINO_IO0_reg_i_830_n_0,
      O(3) => ARDUINO_IO0_reg_i_1901_n_4,
      O(2) => ARDUINO_IO0_reg_i_1901_n_5,
      O(1) => ARDUINO_IO0_reg_i_1901_n_6,
      O(0) => ARDUINO_IO0_reg_i_1901_n_7,
      S(3) => ARDUINO_IO0_reg_i_2000_n_0,
      S(2) => ARDUINO_IO0_reg_i_2001_n_0,
      S(1) => ARDUINO_IO0_reg_i_2002_n_0,
      S(0) => ARDUINO_IO0_reg_i_2003_n_0
    );
ARDUINO_IO0_reg_i_1902: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1451_0\(0),
      I1 => ARDUINO_IO0_reg_i_1142_n_0,
      I2 => ARDUINO_IO0_reg_i_1141_n_3,
      O => ARDUINO_IO0_reg_i_1902_n_0
    );
ARDUINO_IO0_reg_i_1903: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1142_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => \^arduino_io0_reg_i_1451_0\(0),
      I3 => ARDUINO_IO0_reg_i_1902_n_0,
      O => ARDUINO_IO0_reg_i_1903_n_0
    );
ARDUINO_IO0_reg_i_1904: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1451_0\(0),
      I1 => ARDUINO_IO0_reg_i_1142_n_0,
      I2 => ARDUINO_IO0_reg_i_1141_n_3,
      I3 => ARDUINO_IO0_reg_i_1902_n_0,
      O => ARDUINO_IO0_reg_i_1904_n_0
    );
ARDUINO_IO0_reg_i_1905: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1701_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1905_n_0
    );
ARDUINO_IO0_reg_i_1906: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1701_n_0,
      I1 => ARDUINO_IO0_reg_i_1142_n_0,
      I2 => ARDUINO_IO0_reg_i_1141_n_3,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1906_n_0
    );
ARDUINO_IO0_reg_i_1907: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1907_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1907_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1907_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1907_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_2004_n_0,
      DI(2) => ARDUINO_IO0_reg_i_2005_n_0,
      DI(1) => ARDUINO_IO0_reg_i_2006_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1907_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_2007_n_0,
      S(2) => ARDUINO_IO0_reg_i_2008_n_0,
      S(1) => ARDUINO_IO0_reg_i_2009_n_0,
      S(0) => ARDUINO_IO0_reg_i_2010_n_0
    );
ARDUINO_IO0_reg_i_1908: unisim.vcomponents.LUT4
    generic map(
      INIT => X"222A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1888_n_4,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_1908_n_0
    );
ARDUINO_IO0_reg_i_1909: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00A002AA02A002AA"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1888_n_5,
      I1 => \min_al_reg_n_0_[2]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[4]\,
      I4 => \min_al_reg_n_0_[5]\,
      I5 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1909_n_0
    );
ARDUINO_IO0_reg_i_191: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_388_n_6,
      I1 => ARDUINO_IO0_reg_i_212_n_0,
      I2 => \^hour_reg[1]_3\(0),
      O => ARDUINO_IO0_reg_i_191_n_0
    );
ARDUINO_IO0_reg_i_1912: unisim.vcomponents.LUT5
    generic map(
      INIT => X"1F00E0FF"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[5]\,
      I3 => ARDUINO_IO0_reg_i_1888_n_4,
      I4 => \^arduino_io0_reg_i_1892_0\(0),
      O => ARDUINO_IO0_reg_i_1912_n_0
    );
ARDUINO_IO0_reg_i_1913: unisim.vcomponents.LUT6
    generic map(
      INIT => X"7778888888877777"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_813_n_0,
      I1 => ARDUINO_IO0_reg_i_1888_n_5,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[5]\,
      I5 => ARDUINO_IO0_reg_i_1888_n_4,
      O => ARDUINO_IO0_reg_i_1913_n_0
    );
ARDUINO_IO0_reg_i_1914: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1914_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1914_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1914_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1914_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_2011_n_0,
      DI(2) => ARDUINO_IO0_reg_i_2012_n_0,
      DI(1) => ARDUINO_IO0_reg_i_2013_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1914_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_1711_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_2017_n_0
    );
ARDUINO_IO0_reg_i_1915: unisim.vcomponents.LUT6
    generic map(
      INIT => X"9A180000FFFF9A18"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[5]\,
      I3 => \min_al_reg_n_0_[2]\,
      I4 => ARDUINO_IO0_reg_i_1444_n_4,
      I5 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1915_n_0
    );
ARDUINO_IO0_reg_i_1916: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1444_n_5,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_72_n_0,
      O => ARDUINO_IO0_reg_i_1916_n_0
    );
ARDUINO_IO0_reg_i_1918: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^min_al_reg[2]_0\(0),
      I1 => \^min_al_reg[5]_0\(3),
      O => ARDUINO_IO0_reg_i_1918_n_0
    );
ARDUINO_IO0_reg_i_1919: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1142_n_7,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_815_n_0,
      I3 => ARDUINO_IO0_reg_i_1915_n_0,
      O => ARDUINO_IO0_reg_i_1919_n_0
    );
ARDUINO_IO0_reg_i_192: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_212_n_0,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_388_n_7,
      O => ARDUINO_IO0_reg_i_192_n_0
    );
ARDUINO_IO0_reg_i_1920: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1916_n_0,
      I1 => ARDUINO_IO0_reg_i_1444_n_4,
      I2 => ARDUINO_IO0_reg_i_1128_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_1920_n_0
    );
ARDUINO_IO0_reg_i_1921: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1444_n_5,
      I1 => \^arduino_io0_reg_i_1451_0\(0),
      I2 => ARDUINO_IO0_reg_i_72_n_0,
      I3 => ARDUINO_IO0_reg_i_1711_1(0),
      O => ARDUINO_IO0_reg_i_1921_n_0
    );
ARDUINO_IO0_reg_i_1923: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00C0C080"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1923_n_0
    );
ARDUINO_IO0_reg_i_1924: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[3]\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_1924_n_0
    );
ARDUINO_IO0_reg_i_1925: unisim.vcomponents.LUT4
    generic map(
      INIT => X"801F"
    )
        port map (
      I0 => \min_al_reg_n_0_[3]\,
      I1 => \min_al_reg_n_0_[2]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_1925_n_0
    );
ARDUINO_IO0_reg_i_1926: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => \min_al_reg_n_0_[5]\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1926_n_0
    );
ARDUINO_IO0_reg_i_1927: unisim.vcomponents.LUT5
    generic map(
      INIT => X"13333333"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1927_n_0
    );
ARDUINO_IO0_reg_i_1928: unisim.vcomponents.LUT5
    generic map(
      INIT => X"D3303230"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1928_n_0
    );
ARDUINO_IO0_reg_i_1929: unisim.vcomponents.LUT5
    generic map(
      INIT => X"10F3F183"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1929_n_0
    );
ARDUINO_IO0_reg_i_193: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => \^hour_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_212_n_0,
      I2 => ARDUINO_IO0_reg_i_399_n_4,
      O => ARDUINO_IO0_reg_i_193_n_0
    );
ARDUINO_IO0_reg_i_1930: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[3]\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_1930_n_0
    );
ARDUINO_IO0_reg_i_1931: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4DF3"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_1931_n_0
    );
ARDUINO_IO0_reg_i_1932: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1932_n_0
    );
ARDUINO_IO0_reg_i_1933: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00C0C080"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1933_n_0
    );
ARDUINO_IO0_reg_i_1934: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[3]\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_1934_n_0
    );
ARDUINO_IO0_reg_i_1935: unisim.vcomponents.LUT4
    generic map(
      INIT => X"801F"
    )
        port map (
      I0 => \min_al_reg_n_0_[3]\,
      I1 => \min_al_reg_n_0_[2]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_1935_n_0
    );
ARDUINO_IO0_reg_i_1936: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => \min_al_reg_n_0_[5]\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1936_n_0
    );
ARDUINO_IO0_reg_i_1937: unisim.vcomponents.LUT5
    generic map(
      INIT => X"13333333"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1937_n_0
    );
ARDUINO_IO0_reg_i_1938: unisim.vcomponents.LUT5
    generic map(
      INIT => X"D3303230"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1938_n_0
    );
ARDUINO_IO0_reg_i_1939: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1508_n_7,
      I1 => \^arduino_io0_reg_i_178\(2),
      O => ARDUINO_IO0_reg_i_1939_n_0
    );
ARDUINO_IO0_reg_i_194: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_190_n_0,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_388_n_4,
      O => ARDUINO_IO0_reg_i_194_n_0
    );
ARDUINO_IO0_reg_i_1940: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_178\(3),
      I1 => \^arduino_io0_reg_i_178\(1),
      O => ARDUINO_IO0_reg_i_1940_n_0
    );
ARDUINO_IO0_reg_i_1941: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_178\(2),
      I1 => \^arduino_io0_reg_i_178\(0),
      O => ARDUINO_IO0_reg_i_1941_n_0
    );
ARDUINO_IO0_reg_i_1942: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_1,
      I2 => ARDUINO_IO0_reg_i_938_n_0,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1942_n_0
    );
ARDUINO_IO0_reg_i_1943: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_938_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_1,
      I2 => ARDUINO_IO0_reg_i_940_n_0,
      I3 => ARDUINO_IO0_reg_i_631_n_0,
      O => ARDUINO_IO0_reg_i_1943_n_0
    );
ARDUINO_IO0_reg_i_1944: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1944_n_0
    );
ARDUINO_IO0_reg_i_1945: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_1945_n_0
    );
ARDUINO_IO0_reg_i_1946: unisim.vcomponents.LUT5
    generic map(
      INIT => X"BFAFFABF"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1764_n_6,
      I1 => min_cd(1),
      I2 => min_cd(3),
      I3 => min_cd(4),
      I4 => min_cd(2),
      O => ARDUINO_IO0_reg_i_1946_n_0
    );
ARDUINO_IO0_reg_i_1947: unisim.vcomponents.LUT4
    generic map(
      INIT => X"222A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1764_n_7,
      I1 => min_cd(4),
      I2 => min_cd(2),
      I3 => min_cd(3),
      O => ARDUINO_IO0_reg_i_1947_n_0
    );
ARDUINO_IO0_reg_i_1948: unisim.vcomponents.LUT5
    generic map(
      INIT => X"BFAFFABF"
    )
        port map (
      I0 => \^arduino_io0_reg_i_178\(0),
      I1 => min_cd(1),
      I2 => min_cd(3),
      I3 => min_cd(4),
      I4 => min_cd(2),
      O => ARDUINO_IO0_reg_i_1948_n_0
    );
ARDUINO_IO0_reg_i_1949: unisim.vcomponents.LUT6
    generic map(
      INIT => X"200CCFDFDFF33020"
    )
        port map (
      I0 => min_cd(1),
      I1 => ARDUINO_IO0_reg_i_1764_n_6,
      I2 => min_cd(3),
      I3 => min_cd(2),
      I4 => min_cd(4),
      I5 => ARDUINO_IO0_reg_i_1764_n_5,
      O => ARDUINO_IO0_reg_i_1949_n_0
    );
ARDUINO_IO0_reg_i_195: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_388_n_5,
      I1 => ARDUINO_IO0_reg_i_212_n_0,
      I2 => \^hour_reg[1]_3\(0),
      I3 => ARDUINO_IO0_reg_i_191_n_0,
      O => ARDUINO_IO0_reg_i_195_n_0
    );
ARDUINO_IO0_reg_i_1950: unisim.vcomponents.LUT6
    generic map(
      INIT => X"3AE5F9E5C51A061A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1764_n_7,
      I1 => min_cd(2),
      I2 => min_cd(4),
      I3 => min_cd(3),
      I4 => min_cd(1),
      I5 => ARDUINO_IO0_reg_i_1764_n_6,
      O => ARDUINO_IO0_reg_i_1950_n_0
    );
ARDUINO_IO0_reg_i_1951: unisim.vcomponents.LUT6
    generic map(
      INIT => X"200CCFDFDFF33020"
    )
        port map (
      I0 => min_cd(1),
      I1 => \^arduino_io0_reg_i_178\(0),
      I2 => min_cd(3),
      I3 => min_cd(2),
      I4 => min_cd(4),
      I5 => ARDUINO_IO0_reg_i_1764_n_7,
      O => ARDUINO_IO0_reg_i_1951_n_0
    );
ARDUINO_IO0_reg_i_1952: unisim.vcomponents.LUT5
    generic map(
      INIT => X"73C78C38"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(3),
      I2 => min_cd(4),
      I3 => min_cd(2),
      I4 => \^arduino_io0_reg_i_178\(0),
      O => ARDUINO_IO0_reg_i_1952_n_0
    );
ARDUINO_IO0_reg_i_1953: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^o\(2),
      I1 => \^min_cd_reg[4]_0\(2),
      O => ARDUINO_IO0_reg_i_1953_n_0
    );
ARDUINO_IO0_reg_i_1954: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^o\(1),
      I1 => \^min_cd_reg[4]_0\(1),
      O => ARDUINO_IO0_reg_i_1954_n_0
    );
ARDUINO_IO0_reg_i_1955: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^o\(0),
      I1 => \^min_cd_reg[4]_0\(0),
      O => ARDUINO_IO0_reg_i_1955_n_0
    );
ARDUINO_IO0_reg_i_1956: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7887"
    )
        port map (
      I0 => \^min_cd_reg[4]_0\(2),
      I1 => \^o\(2),
      I2 => ARDUINO_IO0_reg_i_940_n_0,
      I3 => ARDUINO_IO0_reg_i_1243_n_7,
      O => ARDUINO_IO0_reg_i_1956_n_0
    );
ARDUINO_IO0_reg_i_1959: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^o\(0),
      I1 => \^min_cd_reg[4]_0\(0),
      O => ARDUINO_IO0_reg_i_1959_n_0
    );
ARDUINO_IO0_reg_i_196: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_388_n_6,
      I1 => ARDUINO_IO0_reg_i_212_n_0,
      I2 => \^hour_reg[1]_3\(0),
      I3 => ARDUINO_IO0_reg_i_192_n_0,
      O => ARDUINO_IO0_reg_i_196_n_0
    );
ARDUINO_IO0_reg_i_1960: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1960_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1960_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1960_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1960_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1806_n_7,
      DI(2 downto 1) => \^arduino_io0_reg_i_382\(3 downto 2),
      DI(0) => '0',
      O(3) => \^arduino_io0_reg_i_1964_0\(0),
      O(2) => ARDUINO_IO0_reg_i_1960_n_5,
      O(1) => ARDUINO_IO0_reg_i_1960_n_6,
      O(0) => ARDUINO_IO0_reg_i_1960_n_7,
      S(3) => ARDUINO_IO0_reg_i_2018_n_0,
      S(2) => ARDUINO_IO0_reg_i_2019_n_0,
      S(1) => ARDUINO_IO0_reg_i_2020_n_0,
      S(0) => \^arduino_io0_reg_i_382\(1)
    );
ARDUINO_IO0_reg_i_1961: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1553_n_7,
      I1 => ARDUINO_IO0_reg_i_1806_n_5,
      O => ARDUINO_IO0_reg_i_1961_n_0
    );
ARDUINO_IO0_reg_i_1962: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1806_n_4,
      I1 => ARDUINO_IO0_reg_i_1806_n_6,
      O => ARDUINO_IO0_reg_i_1962_n_0
    );
ARDUINO_IO0_reg_i_1963: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1806_n_5,
      I1 => ARDUINO_IO0_reg_i_1806_n_7,
      O => ARDUINO_IO0_reg_i_1963_n_0
    );
ARDUINO_IO0_reg_i_1964: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1806_n_6,
      I1 => \^arduino_io0_reg_i_382\(3),
      O => ARDUINO_IO0_reg_i_1964_n_0
    );
ARDUINO_IO0_reg_i_1965: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1973_n_5,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1965_n_0
    );
ARDUINO_IO0_reg_i_1966: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1973_n_6,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1966_n_0
    );
ARDUINO_IO0_reg_i_1967: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1973_n_7,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1967_n_0
    );
ARDUINO_IO0_reg_i_1968: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_674_n_4,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_1968_n_0
    );
ARDUINO_IO0_reg_i_1969: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1973_n_4,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1965_n_0,
      O => ARDUINO_IO0_reg_i_1969_n_0
    );
ARDUINO_IO0_reg_i_197: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_212_n_0,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_388_n_7,
      I3 => ARDUINO_IO0_reg_i_193_n_0,
      O => ARDUINO_IO0_reg_i_197_n_0
    );
ARDUINO_IO0_reg_i_1970: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1973_n_5,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1966_n_0,
      O => ARDUINO_IO0_reg_i_1970_n_0
    );
ARDUINO_IO0_reg_i_1971: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1973_n_6,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1967_n_0,
      O => ARDUINO_IO0_reg_i_1971_n_0
    );
ARDUINO_IO0_reg_i_1972: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1973_n_7,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_1968_n_0,
      O => ARDUINO_IO0_reg_i_1972_n_0
    );
ARDUINO_IO0_reg_i_1973: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_674_n_0,
      CO(3) => ARDUINO_IO0_reg_i_1973_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1973_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1973_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1973_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_982_n_0,
      DI(2) => ARDUINO_IO0_reg_i_982_n_0,
      DI(1) => ARDUINO_IO0_reg_i_982_n_0,
      DI(0) => ARDUINO_IO0_reg_i_982_n_0,
      O(3) => ARDUINO_IO0_reg_i_1973_n_4,
      O(2) => ARDUINO_IO0_reg_i_1973_n_5,
      O(1) => ARDUINO_IO0_reg_i_1973_n_6,
      O(0) => ARDUINO_IO0_reg_i_1973_n_7,
      S(3) => ARDUINO_IO0_reg_i_2021_n_0,
      S(2) => ARDUINO_IO0_reg_i_2022_n_0,
      S(1) => ARDUINO_IO0_reg_i_2023_n_0,
      S(0) => ARDUINO_IO0_reg_i_2024_n_0
    );
ARDUINO_IO0_reg_i_1974: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1303_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_1,
      I2 => ARDUINO_IO0_reg_i_1301_n_0,
      O => ARDUINO_IO0_reg_i_1974_n_0
    );
ARDUINO_IO0_reg_i_1975: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1302_n_1,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1303_n_0,
      I3 => ARDUINO_IO0_reg_i_1974_n_0,
      O => ARDUINO_IO0_reg_i_1975_n_0
    );
ARDUINO_IO0_reg_i_1976: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1303_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_1,
      I2 => ARDUINO_IO0_reg_i_1301_n_0,
      I3 => ARDUINO_IO0_reg_i_1974_n_0,
      O => ARDUINO_IO0_reg_i_1976_n_0
    );
ARDUINO_IO0_reg_i_1977: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1816_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1977_n_0
    );
ARDUINO_IO0_reg_i_1978: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1816_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_1,
      I2 => ARDUINO_IO0_reg_i_1301_n_0,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1978_n_0
    );
ARDUINO_IO0_reg_i_1979: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1979_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1979_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1979_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1979_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_2025_n_0,
      DI(2) => ARDUINO_IO0_reg_i_2026_n_0,
      DI(1) => ARDUINO_IO0_reg_i_2027_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1979_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_2028_n_0,
      S(2) => ARDUINO_IO0_reg_i_2029_n_0,
      S(1) => ARDUINO_IO0_reg_i_2030_n_0,
      S(0) => ARDUINO_IO0_reg_i_2031_n_0
    );
ARDUINO_IO0_reg_i_198: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_400_n_0,
      CO(3) => ARDUINO_IO0_reg_i_198_n_0,
      CO(2) => ARDUINO_IO0_reg_i_198_n_1,
      CO(1) => ARDUINO_IO0_reg_i_198_n_2,
      CO(0) => ARDUINO_IO0_reg_i_198_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_387_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_198_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_84_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_1980: unisim.vcomponents.LUT4
    generic map(
      INIT => X"0A2A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1960_n_5,
      I1 => \hour_al_reg_n_0_[3]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1980_n_0
    );
ARDUINO_IO0_reg_i_1984: unisim.vcomponents.LUT5
    generic map(
      INIT => X"3700C8FF"
    )
        port map (
      I0 => \hour_al_reg_n_0_[2]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[3]\,
      I3 => ARDUINO_IO0_reg_i_1960_n_5,
      I4 => \^arduino_io0_reg_i_1964_0\(0),
      O => ARDUINO_IO0_reg_i_1984_n_0
    );
ARDUINO_IO0_reg_i_1985: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_1985_n_0,
      CO(2) => ARDUINO_IO0_reg_i_1985_n_1,
      CO(1) => ARDUINO_IO0_reg_i_1985_n_2,
      CO(0) => ARDUINO_IO0_reg_i_1985_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_2032_n_0,
      DI(2) => ARDUINO_IO0_reg_i_2033_n_0,
      DI(1) => ARDUINO_IO0_reg_i_2034_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_1985_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_2035_n_0,
      S(2 downto 1) => ARDUINO_IO0_reg_i_1826_0(1 downto 0),
      S(0) => ARDUINO_IO0_reg_i_2038_n_0
    );
ARDUINO_IO0_reg_i_1986: unisim.vcomponents.LUT5
    generic map(
      INIT => X"A080FAEA"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1589_n_4,
      I1 => \hour_al_reg_n_0_[3]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[2]\,
      I4 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1986_n_0
    );
ARDUINO_IO0_reg_i_1987: unisim.vcomponents.LUT6
    generic map(
      INIT => X"B2B22BB222B22B22"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1589_n_5,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => \hour_al_reg_n_0_[3]\,
      I3 => \hour_al_reg_n_0_[4]\,
      I4 => \hour_al_reg_n_0_[2]\,
      I5 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1987_n_0
    );
ARDUINO_IO0_reg_i_1988: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1589_n_6,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1988_n_0
    );
ARDUINO_IO0_reg_i_1989: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1589_n_7,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1989_n_0
    );
ARDUINO_IO0_reg_i_1990: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1986_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_7,
      I2 => ARDUINO_IO0_reg_i_1303_n_0,
      I3 => ARDUINO_IO0_reg_i_74_n_0,
      O => ARDUINO_IO0_reg_i_1990_n_0
    );
ARDUINO_IO0_reg_i_1991: unisim.vcomponents.LUT6
    generic map(
      INIT => X"9966966666996999"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1987_n_0,
      I1 => ARDUINO_IO0_reg_i_1589_n_4,
      I2 => \hour_al_reg_n_0_[3]\,
      I3 => \hour_al_reg_n_0_[4]\,
      I4 => \hour_al_reg_n_0_[2]\,
      I5 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_1991_n_0
    );
ARDUINO_IO0_reg_i_1992: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1988_n_0,
      I1 => ARDUINO_IO0_reg_i_1589_n_5,
      I2 => ARDUINO_IO0_reg_i_1303_n_0,
      I3 => ARDUINO_IO0_reg_i_74_n_0,
      O => ARDUINO_IO0_reg_i_1992_n_0
    );
ARDUINO_IO0_reg_i_1993: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A9"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1589_n_6,
      I1 => ARDUINO_IO0_reg_i_1303_n_0,
      I2 => ARDUINO_IO0_reg_i_1589_n_7,
      O => ARDUINO_IO0_reg_i_1993_n_0
    );
ARDUINO_IO0_reg_i_1994: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8E30"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[2]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_1994_n_0
    );
ARDUINO_IO0_reg_i_1995: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_1995_n_0
    );
ARDUINO_IO0_reg_i_1996: unisim.vcomponents.LUT4
    generic map(
      INIT => X"59DB"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_1996_n_0
    );
ARDUINO_IO0_reg_i_1997: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1691_n_7,
      I1 => \^arduino_io0_reg_i_267_0\(2),
      O => ARDUINO_IO0_reg_i_1997_n_0
    );
ARDUINO_IO0_reg_i_1998: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_267_0\(3),
      I1 => \^arduino_io0_reg_i_267_0\(1),
      O => ARDUINO_IO0_reg_i_1998_n_0
    );
ARDUINO_IO0_reg_i_1999: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_267_0\(2),
      I1 => \^arduino_io0_reg_i_267_0\(0),
      O => ARDUINO_IO0_reg_i_1999_n_0
    );
ARDUINO_IO0_reg_i_2: unisim.vcomponents.LUT3
    generic map(
      INIT => X"F1"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_3_n_0,
      I1 => ARDUINO_IO0_reg_i_6_n_0,
      I2 => ARDUINO_IO0_reg_i_4_n_0,
      O => ARDUINO_IO0_reg_i_2_n_0
    );
ARDUINO_IO0_reg_i_20: unisim.vcomponents.LUT6
    generic map(
      INIT => X"8B8B8BB8B8B8B88B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_45_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => ARDUINO_IO0_reg_i_46_n_0,
      I3 => min(1),
      I4 => ARDUINO_IO0_reg_i_28_n_0,
      I5 => min(2),
      O => ARDUINO_IO0_reg_i_20_n_0
    );
ARDUINO_IO0_reg_i_2000: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1142_n_0,
      I2 => ARDUINO_IO0_reg_i_1141_n_3,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_2000_n_0
    );
ARDUINO_IO0_reg_i_2001: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1141_n_3,
      I1 => ARDUINO_IO0_reg_i_1142_n_0,
      I2 => \^arduino_io0_reg_i_1451_0\(0),
      I3 => ARDUINO_IO0_reg_i_830_n_0,
      O => ARDUINO_IO0_reg_i_2001_n_0
    );
ARDUINO_IO0_reg_i_2002: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_2002_n_0
    );
ARDUINO_IO0_reg_i_2003: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_2003_n_0
    );
ARDUINO_IO0_reg_i_2004: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BFAABEAFBEAAFEBF"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1888_n_6,
      I1 => \min_al_reg_n_0_[2]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[4]\,
      I4 => \min_al_reg_n_0_[5]\,
      I5 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_2004_n_0
    );
ARDUINO_IO0_reg_i_2005: unisim.vcomponents.LUT5
    generic map(
      INIT => X"2822A82A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1888_n_7,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_2005_n_0
    );
ARDUINO_IO0_reg_i_2006: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FBFAAFAFAFFBBAAF"
    )
        port map (
      I0 => \^arduino_io0_reg_i_267_0\(0),
      I1 => \min_al_reg_n_0_[1]\,
      I2 => \min_al_reg_n_0_[5]\,
      I3 => \min_al_reg_n_0_[4]\,
      I4 => \min_al_reg_n_0_[3]\,
      I5 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_2006_n_0
    );
ARDUINO_IO0_reg_i_2007: unisim.vcomponents.LUT3
    generic map(
      INIT => X"96"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_2004_n_0,
      I1 => ARDUINO_IO0_reg_i_813_n_0,
      I2 => ARDUINO_IO0_reg_i_1888_n_5,
      O => ARDUINO_IO0_reg_i_2007_n_0
    );
ARDUINO_IO0_reg_i_2008: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7887"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1128_n_0,
      I1 => ARDUINO_IO0_reg_i_1888_n_7,
      I2 => ARDUINO_IO0_reg_i_815_n_0,
      I3 => ARDUINO_IO0_reg_i_1888_n_6,
      O => ARDUINO_IO0_reg_i_2008_n_0
    );
ARDUINO_IO0_reg_i_2009: unisim.vcomponents.LUT4
    generic map(
      INIT => X"E11E"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_72_n_0,
      I1 => \^arduino_io0_reg_i_267_0\(0),
      I2 => ARDUINO_IO0_reg_i_1128_n_0,
      I3 => ARDUINO_IO0_reg_i_1888_n_7,
      O => ARDUINO_IO0_reg_i_2009_n_0
    );
ARDUINO_IO0_reg_i_2010: unisim.vcomponents.LUT6
    generic map(
      INIT => X"DC333D4323CCC2BC"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      I5 => \^arduino_io0_reg_i_267_0\(0),
      O => ARDUINO_IO0_reg_i_2010_n_0
    );
ARDUINO_IO0_reg_i_2011: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^min_al_reg[1]_0\(2),
      I1 => \^min_al_reg[5]_0\(2),
      O => ARDUINO_IO0_reg_i_2011_n_0
    );
ARDUINO_IO0_reg_i_2012: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^min_al_reg[1]_0\(1),
      I1 => \^min_al_reg[5]_0\(1),
      O => ARDUINO_IO0_reg_i_2012_n_0
    );
ARDUINO_IO0_reg_i_2013: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^min_al_reg[1]_0\(0),
      I1 => \^min_al_reg[5]_0\(0),
      O => ARDUINO_IO0_reg_i_2013_n_0
    );
ARDUINO_IO0_reg_i_2017: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^min_al_reg[1]_0\(0),
      I1 => \^min_al_reg[5]_0\(0),
      O => ARDUINO_IO0_reg_i_2017_n_0
    );
ARDUINO_IO0_reg_i_2018: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1806_n_7,
      I1 => \^arduino_io0_reg_i_382\(2),
      O => ARDUINO_IO0_reg_i_2018_n_0
    );
ARDUINO_IO0_reg_i_2019: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_382\(3),
      I1 => \^arduino_io0_reg_i_382\(1),
      O => ARDUINO_IO0_reg_i_2019_n_0
    );
ARDUINO_IO0_reg_i_2020: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_382\(2),
      I1 => \^arduino_io0_reg_i_382\(0),
      O => ARDUINO_IO0_reg_i_2020_n_0
    );
ARDUINO_IO0_reg_i_2021: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_1,
      I2 => ARDUINO_IO0_reg_i_1301_n_0,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_2021_n_0
    );
ARDUINO_IO0_reg_i_2022: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1301_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_1,
      I2 => ARDUINO_IO0_reg_i_1303_n_0,
      I3 => ARDUINO_IO0_reg_i_982_n_0,
      O => ARDUINO_IO0_reg_i_2022_n_0
    );
ARDUINO_IO0_reg_i_2023: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_2023_n_0
    );
ARDUINO_IO0_reg_i_2024: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_2024_n_0
    );
ARDUINO_IO0_reg_i_2025: unisim.vcomponents.LUT5
    generic map(
      INIT => X"BFABFAFF"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1960_n_6,
      I1 => \hour_al_reg_n_0_[1]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[4]\,
      I4 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_2025_n_0
    );
ARDUINO_IO0_reg_i_2026: unisim.vcomponents.LUT4
    generic map(
      INIT => X"0A2A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1960_n_7,
      I1 => \hour_al_reg_n_0_[3]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_2026_n_0
    );
ARDUINO_IO0_reg_i_2027: unisim.vcomponents.LUT5
    generic map(
      INIT => X"BFABFAFF"
    )
        port map (
      I0 => \^arduino_io0_reg_i_382\(0),
      I1 => \hour_al_reg_n_0_[1]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[4]\,
      I4 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_2027_n_0
    );
ARDUINO_IO0_reg_i_2028: unisim.vcomponents.LUT6
    generic map(
      INIT => X"20CD0CFFDF32F300"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => ARDUINO_IO0_reg_i_1960_n_6,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[4]\,
      I4 => \hour_al_reg_n_0_[3]\,
      I5 => ARDUINO_IO0_reg_i_1960_n_5,
      O => ARDUINO_IO0_reg_i_2028_n_0
    );
ARDUINO_IO0_reg_i_2029: unisim.vcomponents.LUT6
    generic map(
      INIT => X"39E9F9E5C616061A"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1960_n_7,
      I1 => \hour_al_reg_n_0_[3]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[2]\,
      I4 => \hour_al_reg_n_0_[1]\,
      I5 => ARDUINO_IO0_reg_i_1960_n_6,
      O => ARDUINO_IO0_reg_i_2029_n_0
    );
ARDUINO_IO0_reg_i_203: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_405_n_0,
      CO(3) => ARDUINO_IO0_reg_i_203_n_0,
      CO(2) => ARDUINO_IO0_reg_i_203_n_1,
      CO(1) => ARDUINO_IO0_reg_i_203_n_2,
      CO(0) => ARDUINO_IO0_reg_i_203_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_406_n_0,
      DI(2) => ARDUINO_IO0_reg_i_407_n_0,
      DI(1) => ARDUINO_IO0_reg_i_203_1(0),
      DI(0) => ARDUINO_IO0_reg_i_409_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_203_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_410_n_0,
      S(2) => ARDUINO_IO0_reg_i_411_n_0,
      S(1) => ARDUINO_IO0_reg_i_412_n_0,
      S(0) => ARDUINO_IO0_reg_i_88_0(0)
    );
ARDUINO_IO0_reg_i_2030: unisim.vcomponents.LUT6
    generic map(
      INIT => X"20CD0CFFDF32F300"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \^arduino_io0_reg_i_382\(0),
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[4]\,
      I4 => \hour_al_reg_n_0_[3]\,
      I5 => ARDUINO_IO0_reg_i_1960_n_7,
      O => ARDUINO_IO0_reg_i_2030_n_0
    );
ARDUINO_IO0_reg_i_2031: unisim.vcomponents.LUT5
    generic map(
      INIT => X"71CF8E30"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[2]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[3]\,
      I4 => \^arduino_io0_reg_i_382\(0),
      O => ARDUINO_IO0_reg_i_2031_n_0
    );
ARDUINO_IO0_reg_i_2032: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^hour_al_reg[1]_0\(2),
      I1 => \^hour_al_reg[1]_1\(2),
      O => ARDUINO_IO0_reg_i_2032_n_0
    );
ARDUINO_IO0_reg_i_2033: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^hour_al_reg[1]_0\(1),
      I1 => \^hour_al_reg[1]_1\(1),
      O => ARDUINO_IO0_reg_i_2033_n_0
    );
ARDUINO_IO0_reg_i_2034: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^hour_al_reg[1]_0\(0),
      I1 => \^hour_al_reg[1]_1\(0),
      O => ARDUINO_IO0_reg_i_2034_n_0
    );
ARDUINO_IO0_reg_i_2035: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7887"
    )
        port map (
      I0 => \^hour_al_reg[1]_1\(2),
      I1 => \^hour_al_reg[1]_0\(2),
      I2 => ARDUINO_IO0_reg_i_1303_n_0,
      I3 => ARDUINO_IO0_reg_i_1589_n_7,
      O => ARDUINO_IO0_reg_i_2035_n_0
    );
ARDUINO_IO0_reg_i_2038: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^hour_al_reg[1]_0\(0),
      I1 => \^hour_al_reg[1]_1\(0),
      O => ARDUINO_IO0_reg_i_2038_n_0
    );
ARDUINO_IO0_reg_i_206: unisim.vcomponents.LUT6
    generic map(
      INIT => X"8EEEEEE8EEEE8888"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_216_n_7,
      I1 => ARDUINO_IO0_reg_i_213_n_6,
      I2 => sel0(1),
      I3 => sel0(2),
      I4 => sel0(4),
      I5 => sel0(3),
      O => ARDUINO_IO0_reg_i_206_n_0
    );
ARDUINO_IO0_reg_i_207: unisim.vcomponents.LUT6
    generic map(
      INIT => X"E8EE8E8888E88E88"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_414_n_4,
      I1 => ARDUINO_IO0_reg_i_213_n_7,
      I2 => sel0(2),
      I3 => sel0(4),
      I4 => sel0(3),
      I5 => sel0(1),
      O => ARDUINO_IO0_reg_i_207_n_0
    );
ARDUINO_IO0_reg_i_21: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BBBBBBB8888888B8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_47_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => ARDUINO_IO0_reg_i_4_0(2),
      I3 => \^arduino_io0_reg_i_83_0\(1),
      I4 => ARDUINO_IO0_reg_i_34_n_1,
      I5 => \^arduino_io0_reg_i_96\(2),
      O => ARDUINO_IO0_reg_i_21_n_0
    );
ARDUINO_IO0_reg_i_210: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => \^hour_reg[2]_0\(0),
      I1 => \^hour_reg[1]_3\(0),
      I2 => \^arduino_io0_reg_i_436_0\(0),
      I3 => ARDUINO_IO0_reg_i_206_n_0,
      O => ARDUINO_IO0_reg_i_210_n_0
    );
ARDUINO_IO0_reg_i_211: unisim.vcomponents.LUT5
    generic map(
      INIT => X"69969669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_207_n_0,
      I1 => ARDUINO_IO0_reg_i_216_n_7,
      I2 => ARDUINO_IO0_reg_i_213_n_6,
      I3 => ARDUINO_IO0_reg_i_415_n_0,
      I4 => ARDUINO_IO0_reg_i_416_n_0,
      O => ARDUINO_IO0_reg_i_211_n_0
    );
ARDUINO_IO0_reg_i_212: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_215_n_0,
      CO(3) => ARDUINO_IO0_reg_i_212_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_212_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_212_n_2,
      CO(0) => ARDUINO_IO0_reg_i_212_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"01",
      DI(1) => ARDUINO_IO0_reg_i_417_n_0,
      DI(0) => '0',
      O(3) => NLW_ARDUINO_IO0_reg_i_212_O_UNCONNECTED(3),
      O(2 downto 0) => \hour_reg[1]_4\(2 downto 0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_418_n_0,
      S(1) => ARDUINO_IO0_reg_i_419_n_0,
      S(0) => ARDUINO_IO0_reg_i_420_n_0
    );
ARDUINO_IO0_reg_i_213: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_421_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_213_CO_UNCONNECTED(3),
      CO(2) => \^hour_reg[1]_3\(0),
      CO(1) => NLW_ARDUINO_IO0_reg_i_213_CO_UNCONNECTED(1),
      CO(0) => ARDUINO_IO0_reg_i_213_n_3,
      CYINIT => '0',
      DI(3 downto 1) => B"001",
      DI(0) => ARDUINO_IO0_reg_i_422_n_0,
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_213_O_UNCONNECTED(3 downto 2),
      O(1) => ARDUINO_IO0_reg_i_213_n_6,
      O(0) => ARDUINO_IO0_reg_i_213_n_7,
      S(3 downto 2) => B"01",
      S(1) => ARDUINO_IO0_reg_i_423_n_0,
      S(0) => ARDUINO_IO0_reg_i_424_n_0
    );
ARDUINO_IO0_reg_i_214: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_216_n_0,
      CO(3) => ARDUINO_IO0_reg_i_214_n_0,
      CO(2) => ARDUINO_IO0_reg_i_214_n_1,
      CO(1) => ARDUINO_IO0_reg_i_214_n_2,
      CO(0) => ARDUINO_IO0_reg_i_214_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_425_n_0,
      DI(2) => ARDUINO_IO0_reg_i_425_n_0,
      DI(1) => ARDUINO_IO0_reg_i_425_n_0,
      DI(0) => ARDUINO_IO0_reg_i_425_n_0,
      O(3) => ARDUINO_IO0_reg_i_214_n_4,
      O(2 downto 0) => ARDUINO_IO0_reg_i_429_0(2 downto 0),
      S(3) => ARDUINO_IO0_reg_i_426_n_0,
      S(2) => ARDUINO_IO0_reg_i_427_n_0,
      S(1) => ARDUINO_IO0_reg_i_428_n_0,
      S(0) => ARDUINO_IO0_reg_i_429_n_0
    );
ARDUINO_IO0_reg_i_215: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_215_n_0,
      CO(2) => ARDUINO_IO0_reg_i_215_n_1,
      CO(1) => ARDUINO_IO0_reg_i_215_n_2,
      CO(0) => ARDUINO_IO0_reg_i_215_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"10",
      DI(1) => ARDUINO_IO0_reg_i_430_n_0,
      DI(0) => '1',
      O(3 downto 1) => \^hour_reg[2]_0\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_215_O_UNCONNECTED(0),
      S(3 downto 2) => B"11",
      S(1) => ARDUINO_IO0_reg_i_431_n_0,
      S(0) => ARDUINO_IO0_reg_i_432_n_0
    );
ARDUINO_IO0_reg_i_216: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_414_n_0,
      CO(3) => ARDUINO_IO0_reg_i_216_n_0,
      CO(2) => ARDUINO_IO0_reg_i_216_n_1,
      CO(1) => ARDUINO_IO0_reg_i_216_n_2,
      CO(0) => ARDUINO_IO0_reg_i_216_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_425_n_0,
      DI(2) => ARDUINO_IO0_reg_i_425_n_0,
      DI(1) => ARDUINO_IO0_reg_i_425_n_0,
      DI(0) => ARDUINO_IO0_reg_i_425_n_0,
      O(3 downto 1) => \^arduino_io0_reg_i_436_0\(2 downto 0),
      O(0) => ARDUINO_IO0_reg_i_216_n_7,
      S(3) => ARDUINO_IO0_reg_i_433_n_0,
      S(2) => ARDUINO_IO0_reg_i_434_n_0,
      S(1) => ARDUINO_IO0_reg_i_435_n_0,
      S(0) => ARDUINO_IO0_reg_i_436_n_0
    );
ARDUINO_IO0_reg_i_217: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_437_n_0,
      CO(3) => ARDUINO_IO0_reg_i_217_n_0,
      CO(2) => ARDUINO_IO0_reg_i_217_n_1,
      CO(1) => ARDUINO_IO0_reg_i_217_n_2,
      CO(0) => ARDUINO_IO0_reg_i_217_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_110_n_7,
      DI(2) => ARDUINO_IO0_reg_i_223_n_4,
      DI(1) => ARDUINO_IO0_reg_i_223_n_5,
      DI(0) => ARDUINO_IO0_reg_i_223_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_441_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_438_n_0,
      S(2) => ARDUINO_IO0_reg_i_439_n_0,
      S(1) => ARDUINO_IO0_reg_i_440_n_0,
      S(0) => ARDUINO_IO0_reg_i_441_n_0
    );
ARDUINO_IO0_reg_i_218: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_109_n_7,
      I1 => ARDUINO_IO0_reg_i_110_n_5,
      O => ARDUINO_IO0_reg_i_218_n_0
    );
ARDUINO_IO0_reg_i_219: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_110_n_4,
      I1 => ARDUINO_IO0_reg_i_110_n_6,
      O => ARDUINO_IO0_reg_i_219_n_0
    );
ARDUINO_IO0_reg_i_22: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BBBB8B8888B8BBBB"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_48_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => sel0(1),
      I3 => sel0(3),
      I4 => sel0(4),
      I5 => sel0(2),
      O => ARDUINO_IO0_reg_i_22_n_0
    );
ARDUINO_IO0_reg_i_220: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_110_n_5,
      I1 => ARDUINO_IO0_reg_i_110_n_7,
      O => ARDUINO_IO0_reg_i_220_n_0
    );
ARDUINO_IO0_reg_i_221: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_110_n_6,
      I1 => ARDUINO_IO0_reg_i_223_n_4,
      O => ARDUINO_IO0_reg_i_221_n_0
    );
ARDUINO_IO0_reg_i_222: unisim.vcomponents.LUT4
    generic map(
      INIT => X"C993"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_442_n_4,
      I1 => ARDUINO_IO0_reg_i_443_n_7,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_247_n_0,
      O => ARDUINO_IO0_reg_i_222_n_0
    );
ARDUINO_IO0_reg_i_223: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_445_n_0,
      CO(3) => ARDUINO_IO0_reg_i_223_n_0,
      CO(2) => ARDUINO_IO0_reg_i_223_n_1,
      CO(1) => ARDUINO_IO0_reg_i_223_n_2,
      CO(0) => ARDUINO_IO0_reg_i_223_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_446_n_0,
      DI(2) => ARDUINO_IO0_reg_i_447_n_0,
      DI(1) => ARDUINO_IO0_reg_i_448_n_0,
      DI(0) => ARDUINO_IO0_reg_i_449_n_0,
      O(3) => ARDUINO_IO0_reg_i_223_n_4,
      O(2) => ARDUINO_IO0_reg_i_223_n_5,
      O(1) => ARDUINO_IO0_reg_i_223_n_6,
      O(0) => ARDUINO_IO0_reg_i_223_n_7,
      S(3) => ARDUINO_IO0_reg_i_450_n_0,
      S(2) => ARDUINO_IO0_reg_i_451_n_0,
      S(1) => ARDUINO_IO0_reg_i_452_n_0,
      S(0) => ARDUINO_IO0_reg_i_453_n_0
    );
ARDUINO_IO0_reg_i_224: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_442_n_5,
      I1 => ARDUINO_IO0_reg_i_444_n_3,
      I2 => ARDUINO_IO0_reg_i_247_n_0,
      O => ARDUINO_IO0_reg_i_224_n_0
    );
ARDUINO_IO0_reg_i_225: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_442_n_6,
      I1 => ARDUINO_IO0_reg_i_444_n_3,
      I2 => ARDUINO_IO0_reg_i_247_n_0,
      O => ARDUINO_IO0_reg_i_225_n_0
    );
ARDUINO_IO0_reg_i_226: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_444_n_3,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_442_n_7,
      O => ARDUINO_IO0_reg_i_226_n_0
    );
ARDUINO_IO0_reg_i_227: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_247_n_0,
      I1 => ARDUINO_IO0_reg_i_444_n_3,
      I2 => ARDUINO_IO0_reg_i_454_n_4,
      O => ARDUINO_IO0_reg_i_227_n_0
    );
ARDUINO_IO0_reg_i_228: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_224_n_0,
      I1 => ARDUINO_IO0_reg_i_444_n_3,
      I2 => ARDUINO_IO0_reg_i_247_n_0,
      I3 => ARDUINO_IO0_reg_i_442_n_4,
      O => ARDUINO_IO0_reg_i_228_n_0
    );
ARDUINO_IO0_reg_i_229: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_442_n_5,
      I1 => ARDUINO_IO0_reg_i_444_n_3,
      I2 => ARDUINO_IO0_reg_i_247_n_0,
      I3 => ARDUINO_IO0_reg_i_225_n_0,
      O => ARDUINO_IO0_reg_i_229_n_0
    );
ARDUINO_IO0_reg_i_23: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FE02FFFFFE020000"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_11_0(1),
      I1 => \^arduino_io0_reg_i_110_0\(1),
      I2 => ARDUINO_IO0_reg_i_51_n_1,
      I3 => \^arduino_io0_reg_i_123_0\(1),
      I4 => \mode_reg_n_0_[0]\,
      I5 => ARDUINO_IO0_reg_i_53_n_0,
      O => ARDUINO_IO0_reg_i_23_n_0
    );
ARDUINO_IO0_reg_i_230: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_442_n_6,
      I1 => ARDUINO_IO0_reg_i_444_n_3,
      I2 => ARDUINO_IO0_reg_i_247_n_0,
      I3 => ARDUINO_IO0_reg_i_226_n_0,
      O => ARDUINO_IO0_reg_i_230_n_0
    );
ARDUINO_IO0_reg_i_231: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_444_n_3,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_442_n_7,
      I3 => ARDUINO_IO0_reg_i_227_n_0,
      O => ARDUINO_IO0_reg_i_231_n_0
    );
ARDUINO_IO0_reg_i_232: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_455_n_0,
      CO(3) => ARDUINO_IO0_reg_i_232_n_0,
      CO(2) => ARDUINO_IO0_reg_i_232_n_1,
      CO(1) => ARDUINO_IO0_reg_i_232_n_2,
      CO(0) => ARDUINO_IO0_reg_i_232_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_441_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_731_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_232_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_111_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_237: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_460_n_0,
      CO(3) => ARDUINO_IO0_reg_i_237_n_0,
      CO(2) => ARDUINO_IO0_reg_i_237_n_1,
      CO(1) => ARDUINO_IO0_reg_i_237_n_2,
      CO(0) => ARDUINO_IO0_reg_i_237_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_461_n_0,
      DI(2) => ARDUINO_IO0_reg_i_462_n_0,
      DI(1 downto 0) => ARDUINO_IO0_reg_i_237_1(1 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_237_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_465_n_0,
      S(2) => ARDUINO_IO0_reg_i_466_n_0,
      S(1) => ARDUINO_IO0_reg_i_467_n_0,
      S(0) => ARDUINO_IO0_reg_i_115_0(0)
    );
ARDUINO_IO0_reg_i_238: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_249_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_250_n_5,
      O => ARDUINO_IO0_reg_i_238_n_0
    );
ARDUINO_IO0_reg_i_240: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8EE8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_250_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_6,
      I2 => ARDUINO_IO0_reg_i_71_n_0,
      I3 => ARDUINO_IO0_reg_i_469_n_0,
      O => ARDUINO_IO0_reg_i_240_n_0
    );
ARDUINO_IO0_reg_i_241: unisim.vcomponents.LUT3
    generic map(
      INIT => X"8E"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_470_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_7,
      I2 => ARDUINO_IO0_reg_i_471_n_0,
      O => ARDUINO_IO0_reg_i_241_n_0
    );
ARDUINO_IO0_reg_i_242: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_249_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_250_n_4,
      I3 => ARDUINO_IO0_reg_i_238_n_0,
      O => ARDUINO_IO0_reg_i_242_n_0
    );
ARDUINO_IO0_reg_i_243: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_249_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_250_n_5,
      I3 => ARDUINO_IO0_reg_i_115_1(0),
      O => ARDUINO_IO0_reg_i_243_n_0
    );
ARDUINO_IO0_reg_i_244: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^arduino_io0_reg_i_500_0\(0),
      I1 => \^sec_cd_reg[4]_2\(0),
      I2 => \^sec_cd_reg[2]_6\(0),
      I3 => ARDUINO_IO0_reg_i_240_n_0,
      O => ARDUINO_IO0_reg_i_244_n_0
    );
ARDUINO_IO0_reg_i_245: unisim.vcomponents.LUT5
    generic map(
      INIT => X"96696996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_250_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_6,
      I2 => ARDUINO_IO0_reg_i_71_n_0,
      I3 => ARDUINO_IO0_reg_i_469_n_0,
      I4 => ARDUINO_IO0_reg_i_241_n_0,
      O => ARDUINO_IO0_reg_i_245_n_0
    );
ARDUINO_IO0_reg_i_246: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_249_n_0,
      CO(3) => ARDUINO_IO0_reg_i_246_n_0,
      CO(2) => ARDUINO_IO0_reg_i_246_n_1,
      CO(1) => ARDUINO_IO0_reg_i_246_n_2,
      CO(0) => ARDUINO_IO0_reg_i_246_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_472_n_0,
      DI(2) => ARDUINO_IO0_reg_i_473_n_0,
      DI(1) => ARDUINO_IO0_reg_i_474_n_0,
      DI(0) => '0',
      O(3) => ARDUINO_IO0_reg_i_246_n_4,
      O(2) => ARDUINO_IO0_reg_i_246_n_5,
      O(1) => ARDUINO_IO0_reg_i_246_n_6,
      O(0) => ARDUINO_IO0_reg_i_246_n_7,
      S(3) => ARDUINO_IO0_reg_i_475_n_0,
      S(2) => ARDUINO_IO0_reg_i_476_n_0,
      S(1) => ARDUINO_IO0_reg_i_477_n_0,
      S(0) => ARDUINO_IO0_reg_i_478_n_0
    );
ARDUINO_IO0_reg_i_247: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_479_n_0,
      CO(3) => ARDUINO_IO0_reg_i_247_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_247_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_247_n_2,
      CO(0) => ARDUINO_IO0_reg_i_247_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => ARDUINO_IO0_reg_i_480_n_0,
      DI(1) => ARDUINO_IO0_reg_i_481_n_0,
      DI(0) => ARDUINO_IO0_reg_i_482_n_0,
      O(3) => NLW_ARDUINO_IO0_reg_i_247_O_UNCONNECTED(3),
      O(2) => \^sec_cd_reg[4]_2\(0),
      O(1) => ARDUINO_IO0_reg_i_247_n_6,
      O(0) => ARDUINO_IO0_reg_i_247_n_7,
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_483_n_0,
      S(1) => ARDUINO_IO0_reg_i_484_n_0,
      S(0) => ARDUINO_IO0_reg_i_485_n_0
    );
ARDUINO_IO0_reg_i_248: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_250_n_0,
      CO(3) => ARDUINO_IO0_reg_i_248_n_0,
      CO(2) => ARDUINO_IO0_reg_i_248_n_1,
      CO(1) => ARDUINO_IO0_reg_i_248_n_2,
      CO(0) => ARDUINO_IO0_reg_i_248_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_486_n_0,
      DI(2) => ARDUINO_IO0_reg_i_486_n_0,
      DI(1) => ARDUINO_IO0_reg_i_486_n_0,
      DI(0) => ARDUINO_IO0_reg_i_486_n_0,
      O(3) => ARDUINO_IO0_reg_i_248_n_4,
      O(2) => ARDUINO_IO0_reg_i_248_n_5,
      O(1) => ARDUINO_IO0_reg_i_248_n_6,
      O(0) => ARDUINO_IO0_reg_i_248_n_7,
      S(3) => ARDUINO_IO0_reg_i_487_n_0,
      S(2) => ARDUINO_IO0_reg_i_488_n_0,
      S(1) => ARDUINO_IO0_reg_i_489_n_0,
      S(0) => ARDUINO_IO0_reg_i_490_n_0
    );
ARDUINO_IO0_reg_i_249: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_249_n_0,
      CO(2) => ARDUINO_IO0_reg_i_249_n_1,
      CO(1) => ARDUINO_IO0_reg_i_249_n_2,
      CO(0) => ARDUINO_IO0_reg_i_249_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_491_n_0,
      DI(2) => ARDUINO_IO0_reg_i_492_n_0,
      DI(1) => ARDUINO_IO0_reg_i_493_n_0,
      DI(0) => '1',
      O(3) => ARDUINO_IO0_reg_i_249_n_4,
      O(2) => ARDUINO_IO0_reg_i_249_n_5,
      O(1) => \^sec_cd_reg[2]_6\(0),
      O(0) => NLW_ARDUINO_IO0_reg_i_249_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_494_n_0,
      S(1) => ARDUINO_IO0_reg_i_495_n_0,
      S(0) => ARDUINO_IO0_reg_i_496_n_0
    );
ARDUINO_IO0_reg_i_25: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_55_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_25_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_25_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_25_O_UNCONNECTED(3 downto 2),
      O(1 downto 0) => \^arduino_io0_reg_i_57_0\(1 downto 0),
      S(3 downto 2) => B"00",
      S(1) => ARDUINO_IO0_reg_i_56_n_7,
      S(0) => ARDUINO_IO0_reg_i_57_n_4
    );
ARDUINO_IO0_reg_i_250: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_470_n_0,
      CO(3) => ARDUINO_IO0_reg_i_250_n_0,
      CO(2) => ARDUINO_IO0_reg_i_250_n_1,
      CO(1) => ARDUINO_IO0_reg_i_250_n_2,
      CO(0) => ARDUINO_IO0_reg_i_250_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_486_n_0,
      DI(2) => ARDUINO_IO0_reg_i_486_n_0,
      DI(1) => ARDUINO_IO0_reg_i_486_n_0,
      DI(0) => ARDUINO_IO0_reg_i_486_n_0,
      O(3) => ARDUINO_IO0_reg_i_250_n_4,
      O(2) => ARDUINO_IO0_reg_i_250_n_5,
      O(1) => \^arduino_io0_reg_i_500_0\(0),
      O(0) => ARDUINO_IO0_reg_i_250_n_7,
      S(3) => ARDUINO_IO0_reg_i_497_n_0,
      S(2) => ARDUINO_IO0_reg_i_498_n_0,
      S(1) => ARDUINO_IO0_reg_i_499_n_0,
      S(0) => ARDUINO_IO0_reg_i_500_n_0
    );
ARDUINO_IO0_reg_i_252: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_501_n_0,
      CO(3) => ARDUINO_IO0_reg_i_252_n_0,
      CO(2) => ARDUINO_IO0_reg_i_252_n_1,
      CO(1) => ARDUINO_IO0_reg_i_252_n_2,
      CO(0) => ARDUINO_IO0_reg_i_252_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_253_n_7,
      DI(2) => ARDUINO_IO0_reg_i_254_n_4,
      DI(1) => ARDUINO_IO0_reg_i_254_n_5,
      DI(0) => ARDUINO_IO0_reg_i_254_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_505_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_502_n_0,
      S(2) => ARDUINO_IO0_reg_i_503_n_0,
      S(1) => ARDUINO_IO0_reg_i_504_n_0,
      S(0) => ARDUINO_IO0_reg_i_505_n_0
    );
ARDUINO_IO0_reg_i_253: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_254_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_253_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_253_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_253_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_506_n_0
    );
ARDUINO_IO0_reg_i_254: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_507_n_0,
      CO(3) => ARDUINO_IO0_reg_i_254_n_0,
      CO(2) => ARDUINO_IO0_reg_i_254_n_1,
      CO(1) => ARDUINO_IO0_reg_i_254_n_2,
      CO(0) => ARDUINO_IO0_reg_i_254_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_508_n_0,
      DI(2) => ARDUINO_IO0_reg_i_509_n_0,
      DI(1) => ARDUINO_IO0_reg_i_510_n_0,
      DI(0) => ARDUINO_IO0_reg_i_511_n_0,
      O(3) => ARDUINO_IO0_reg_i_254_n_4,
      O(2) => ARDUINO_IO0_reg_i_254_n_5,
      O(1) => ARDUINO_IO0_reg_i_254_n_6,
      O(0) => ARDUINO_IO0_reg_i_254_n_7,
      S(3) => ARDUINO_IO0_reg_i_512_n_0,
      S(2) => ARDUINO_IO0_reg_i_513_n_0,
      S(1) => ARDUINO_IO0_reg_i_514_n_0,
      S(0) => ARDUINO_IO0_reg_i_515_n_0
    );
ARDUINO_IO0_reg_i_255: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_516_n_0,
      CO(3) => ARDUINO_IO0_reg_i_255_n_0,
      CO(2) => ARDUINO_IO0_reg_i_255_n_1,
      CO(1) => ARDUINO_IO0_reg_i_255_n_2,
      CO(0) => ARDUINO_IO0_reg_i_255_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_505_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_785_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_255_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_126_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_259: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_521_n_0,
      CO(3) => ARDUINO_IO0_reg_i_259_n_0,
      CO(2) => ARDUINO_IO0_reg_i_259_n_1,
      CO(1) => ARDUINO_IO0_reg_i_259_n_2,
      CO(0) => ARDUINO_IO0_reg_i_259_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_522_n_0,
      DI(2) => ARDUINO_IO0_reg_i_259_1(0),
      DI(1) => ARDUINO_IO0_reg_i_524_n_0,
      DI(0) => ARDUINO_IO0_reg_i_525_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_259_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_526_n_0,
      S(2) => ARDUINO_IO0_reg_i_527_n_0,
      S(1) => ARDUINO_IO0_reg_i_528_n_0,
      S(0) => ARDUINO_IO0_reg_i_529_n_0
    );
ARDUINO_IO0_reg_i_26: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_58_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_26_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_26_n_1,
      CO(1) => ARDUINO_IO0_reg_i_26_n_2,
      CO(0) => ARDUINO_IO0_reg_i_26_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => \^arduino_io0_reg_i_57_0\(0),
      DI(1 downto 0) => \^arduino_io0_reg_i_132_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_26_O_UNCONNECTED(3 downto 0),
      S(3) => '0',
      S(2 downto 0) => ARDUINO_IO0_reg_i_11_1(2 downto 0)
    );
ARDUINO_IO0_reg_i_260: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_530_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_532_n_5,
      O => ARDUINO_IO0_reg_i_260_n_0
    );
ARDUINO_IO0_reg_i_261: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_530_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_532_n_6,
      O => ARDUINO_IO0_reg_i_261_n_0
    );
ARDUINO_IO0_reg_i_262: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_530_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_532_n_7,
      O => ARDUINO_IO0_reg_i_262_n_0
    );
ARDUINO_IO0_reg_i_263: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_533_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_534_n_4,
      O => ARDUINO_IO0_reg_i_263_n_0
    );
ARDUINO_IO0_reg_i_264: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_530_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_532_n_4,
      I3 => ARDUINO_IO0_reg_i_260_n_0,
      O => ARDUINO_IO0_reg_i_264_n_0
    );
ARDUINO_IO0_reg_i_265: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_530_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_532_n_5,
      I3 => ARDUINO_IO0_reg_i_261_n_0,
      O => ARDUINO_IO0_reg_i_265_n_0
    );
ARDUINO_IO0_reg_i_266: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_530_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_532_n_6,
      I3 => ARDUINO_IO0_reg_i_262_n_0,
      O => ARDUINO_IO0_reg_i_266_n_0
    );
ARDUINO_IO0_reg_i_267: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_530_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_532_n_7,
      I3 => ARDUINO_IO0_reg_i_263_n_0,
      O => ARDUINO_IO0_reg_i_267_n_0
    );
ARDUINO_IO0_reg_i_268: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_535_n_0,
      CO(3) => ARDUINO_IO0_reg_i_268_n_0,
      CO(2) => ARDUINO_IO0_reg_i_268_n_1,
      CO(1) => ARDUINO_IO0_reg_i_268_n_2,
      CO(0) => ARDUINO_IO0_reg_i_268_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_134_n_7,
      DI(2) => ARDUINO_IO0_reg_i_276_n_4,
      DI(1) => ARDUINO_IO0_reg_i_276_n_5,
      DI(0) => ARDUINO_IO0_reg_i_276_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_539_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_536_n_0,
      S(2) => ARDUINO_IO0_reg_i_537_n_0,
      S(1) => ARDUINO_IO0_reg_i_538_n_0,
      S(0) => ARDUINO_IO0_reg_i_539_n_0
    );
ARDUINO_IO0_reg_i_269: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_57_n_7,
      I1 => ARDUINO_IO0_reg_i_134_n_5,
      O => ARDUINO_IO0_reg_i_269_n_0
    );
ARDUINO_IO0_reg_i_27: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_62_n_0,
      CO(3) => ARDUINO_IO0_reg_i_27_n_0,
      CO(2) => ARDUINO_IO0_reg_i_27_n_1,
      CO(1) => ARDUINO_IO0_reg_i_27_n_2,
      CO(0) => ARDUINO_IO0_reg_i_27_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_63_n_0,
      DI(2) => ARDUINO_IO0_reg_i_64_n_0,
      DI(1) => ARDUINO_IO0_reg_i_65_n_0,
      DI(0) => ARDUINO_IO0_reg_i_66_n_0,
      O(3 downto 0) => \^arduino_io0_reg_i_70_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_67_n_0,
      S(2) => ARDUINO_IO0_reg_i_68_n_0,
      S(1) => ARDUINO_IO0_reg_i_69_n_0,
      S(0) => ARDUINO_IO0_reg_i_70_n_0
    );
ARDUINO_IO0_reg_i_270: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_134_n_4,
      I1 => ARDUINO_IO0_reg_i_134_n_6,
      O => ARDUINO_IO0_reg_i_270_n_0
    );
ARDUINO_IO0_reg_i_271: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_134_n_5,
      I1 => ARDUINO_IO0_reg_i_134_n_7,
      O => ARDUINO_IO0_reg_i_271_n_0
    );
ARDUINO_IO0_reg_i_272: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_134_n_6,
      I1 => ARDUINO_IO0_reg_i_276_n_4,
      O => ARDUINO_IO0_reg_i_272_n_0
    );
ARDUINO_IO0_reg_i_273: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_274_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_273_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_273_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_273_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_540_n_0
    );
ARDUINO_IO0_reg_i_274: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_285_n_0,
      CO(3) => ARDUINO_IO0_reg_i_274_n_0,
      CO(2) => ARDUINO_IO0_reg_i_274_n_1,
      CO(1) => ARDUINO_IO0_reg_i_274_n_2,
      CO(0) => ARDUINO_IO0_reg_i_274_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_541_n_0,
      DI(2) => ARDUINO_IO0_reg_i_541_n_0,
      DI(1) => ARDUINO_IO0_reg_i_541_n_0,
      DI(0) => ARDUINO_IO0_reg_i_541_n_0,
      O(3) => ARDUINO_IO0_reg_i_274_n_4,
      O(2) => ARDUINO_IO0_reg_i_274_n_5,
      O(1) => ARDUINO_IO0_reg_i_274_n_6,
      O(0) => ARDUINO_IO0_reg_i_274_n_7,
      S(3) => ARDUINO_IO0_reg_i_542_n_0,
      S(2) => ARDUINO_IO0_reg_i_543_n_0,
      S(1) => ARDUINO_IO0_reg_i_544_n_0,
      S(0) => ARDUINO_IO0_reg_i_545_n_0
    );
ARDUINO_IO0_reg_i_275: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_157_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_275_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_275_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_275_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => B"0001"
    );
ARDUINO_IO0_reg_i_276: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_546_n_0,
      CO(3) => ARDUINO_IO0_reg_i_276_n_0,
      CO(2) => ARDUINO_IO0_reg_i_276_n_1,
      CO(1) => ARDUINO_IO0_reg_i_276_n_2,
      CO(0) => ARDUINO_IO0_reg_i_276_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_547_n_0,
      DI(2) => ARDUINO_IO0_reg_i_548_n_0,
      DI(1) => ARDUINO_IO0_reg_i_549_n_0,
      DI(0) => ARDUINO_IO0_reg_i_550_n_0,
      O(3) => ARDUINO_IO0_reg_i_276_n_4,
      O(2) => ARDUINO_IO0_reg_i_276_n_5,
      O(1) => ARDUINO_IO0_reg_i_276_n_6,
      O(0) => ARDUINO_IO0_reg_i_276_n_7,
      S(3) => ARDUINO_IO0_reg_i_551_n_0,
      S(2) => ARDUINO_IO0_reg_i_552_n_0,
      S(1) => ARDUINO_IO0_reg_i_553_n_0,
      S(0) => ARDUINO_IO0_reg_i_554_n_0
    );
ARDUINO_IO0_reg_i_277: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_285_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_277_n_0
    );
ARDUINO_IO0_reg_i_278: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_285_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_278_n_0
    );
ARDUINO_IO0_reg_i_279: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_158_n_0,
      I1 => ARDUINO_IO0_reg_i_275_n_3,
      I2 => ARDUINO_IO0_reg_i_285_n_7,
      O => ARDUINO_IO0_reg_i_279_n_0
    );
ARDUINO_IO0_reg_i_28: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_28_n_0
    );
ARDUINO_IO0_reg_i_280: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_158_n_0,
      I1 => ARDUINO_IO0_reg_i_275_n_3,
      I2 => ARDUINO_IO0_reg_i_555_n_4,
      O => ARDUINO_IO0_reg_i_280_n_0
    );
ARDUINO_IO0_reg_i_281: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_158_n_0,
      I1 => ARDUINO_IO0_reg_i_275_n_3,
      I2 => ARDUINO_IO0_reg_i_285_n_4,
      I3 => ARDUINO_IO0_reg_i_277_n_0,
      O => ARDUINO_IO0_reg_i_281_n_0
    );
ARDUINO_IO0_reg_i_282: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_285_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_278_n_0,
      O => ARDUINO_IO0_reg_i_282_n_0
    );
ARDUINO_IO0_reg_i_283: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_285_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_279_n_0,
      O => ARDUINO_IO0_reg_i_283_n_0
    );
ARDUINO_IO0_reg_i_284: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_158_n_0,
      I1 => ARDUINO_IO0_reg_i_275_n_3,
      I2 => ARDUINO_IO0_reg_i_285_n_7,
      I3 => ARDUINO_IO0_reg_i_280_n_0,
      O => ARDUINO_IO0_reg_i_284_n_0
    );
ARDUINO_IO0_reg_i_285: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_555_n_0,
      CO(3) => ARDUINO_IO0_reg_i_285_n_0,
      CO(2) => ARDUINO_IO0_reg_i_285_n_1,
      CO(1) => ARDUINO_IO0_reg_i_285_n_2,
      CO(0) => ARDUINO_IO0_reg_i_285_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_541_n_0,
      DI(2) => ARDUINO_IO0_reg_i_541_n_0,
      DI(1) => ARDUINO_IO0_reg_i_541_n_0,
      DI(0) => ARDUINO_IO0_reg_i_541_n_0,
      O(3) => ARDUINO_IO0_reg_i_285_n_4,
      O(2) => ARDUINO_IO0_reg_i_285_n_5,
      O(1) => ARDUINO_IO0_reg_i_285_n_6,
      O(0) => ARDUINO_IO0_reg_i_285_n_7,
      S(3) => ARDUINO_IO0_reg_i_556_n_0,
      S(2) => ARDUINO_IO0_reg_i_557_n_0,
      S(1) => ARDUINO_IO0_reg_i_558_n_0,
      S(0) => ARDUINO_IO0_reg_i_559_n_0
    );
ARDUINO_IO0_reg_i_286: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_560_n_0,
      CO(3) => ARDUINO_IO0_reg_i_286_n_0,
      CO(2) => ARDUINO_IO0_reg_i_286_n_1,
      CO(1) => ARDUINO_IO0_reg_i_286_n_2,
      CO(0) => ARDUINO_IO0_reg_i_286_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_539_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_849_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_286_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_143_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_29: unisim.vcomponents.LUT5
    generic map(
      INIT => X"606F6F60"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => ARDUINO_IO0_reg_i_71_n_0,
      I2 => \mode_reg_n_0_[0]\,
      I3 => \min_al_reg_n_0_[1]\,
      I4 => ARDUINO_IO0_reg_i_72_n_0,
      O => ARDUINO_IO0_reg_i_29_n_0
    );
ARDUINO_IO0_reg_i_291: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_291_n_0,
      CO(2) => ARDUINO_IO0_reg_i_291_n_1,
      CO(1) => ARDUINO_IO0_reg_i_291_n_2,
      CO(0) => ARDUINO_IO0_reg_i_291_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_565_n_0,
      DI(2) => ARDUINO_IO0_reg_i_566_n_0,
      DI(1) => ARDUINO_IO0_reg_i_567_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_291_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_148_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_571_n_0
    );
ARDUINO_IO0_reg_i_292: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FFFF9A189A180000"
    )
        port map (
      I0 => min(4),
      I1 => min(3),
      I2 => min(5),
      I3 => min(2),
      I4 => ARDUINO_IO0_reg_i_301_n_5,
      I5 => ARDUINO_IO0_reg_i_310_n_4,
      O => ARDUINO_IO0_reg_i_292_n_0
    );
ARDUINO_IO0_reg_i_293: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_301_n_6,
      I1 => ARDUINO_IO0_reg_i_28_n_0,
      I2 => ARDUINO_IO0_reg_i_310_n_5,
      O => ARDUINO_IO0_reg_i_293_n_0
    );
ARDUINO_IO0_reg_i_295: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_877_0\(3),
      I1 => \^min_reg[1]_1\(0),
      O => ARDUINO_IO0_reg_i_295_n_0
    );
ARDUINO_IO0_reg_i_296: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_301_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_7,
      I2 => ARDUINO_IO0_reg_i_302_n_0,
      I3 => ARDUINO_IO0_reg_i_292_n_0,
      O => ARDUINO_IO0_reg_i_296_n_0
    );
ARDUINO_IO0_reg_i_297: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_293_n_0,
      I1 => ARDUINO_IO0_reg_i_301_n_5,
      I2 => ARDUINO_IO0_reg_i_46_n_0,
      I3 => ARDUINO_IO0_reg_i_310_n_4,
      O => ARDUINO_IO0_reg_i_297_n_0
    );
ARDUINO_IO0_reg_i_298: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_301_n_6,
      I1 => ARDUINO_IO0_reg_i_28_n_0,
      I2 => ARDUINO_IO0_reg_i_310_n_5,
      I3 => ARDUINO_IO0_reg_i_148_1(0),
      O => ARDUINO_IO0_reg_i_298_n_0
    );
ARDUINO_IO0_reg_i_3: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FFFCEECCCCFCEECC"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_7_n_0,
      I1 => ARDUINO_IO0_reg_i_8_n_0,
      I2 => ARDUINO_IO0_reg_i_9_n_0,
      I3 => digit(0),
      I4 => digit(1),
      I5 => ARDUINO_IO0_reg_i_10_n_0,
      O => ARDUINO_IO0_reg_i_3_n_0
    );
ARDUINO_IO0_reg_i_30: unisim.vcomponents.LUT5
    generic map(
      INIT => X"9F90909F"
    )
        port map (
      I0 => min_cd(1),
      I1 => ARDUINO_IO0_reg_i_73_n_0,
      I2 => \mode_reg_n_0_[0]\,
      I3 => \hour_al_reg_n_0_[1]\,
      I4 => ARDUINO_IO0_reg_i_74_n_0,
      O => ARDUINO_IO0_reg_i_30_n_0
    );
ARDUINO_IO0_reg_i_300: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0C1F1C1F"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_300_n_0
    );
ARDUINO_IO0_reg_i_301: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_572_n_0,
      CO(3) => ARDUINO_IO0_reg_i_301_n_0,
      CO(2) => ARDUINO_IO0_reg_i_301_n_1,
      CO(1) => ARDUINO_IO0_reg_i_301_n_2,
      CO(0) => ARDUINO_IO0_reg_i_301_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_317_n_0,
      DI(2) => ARDUINO_IO0_reg_i_317_n_0,
      DI(1) => ARDUINO_IO0_reg_i_317_n_0,
      DI(0) => ARDUINO_IO0_reg_i_573_n_0,
      O(3) => ARDUINO_IO0_reg_i_301_n_4,
      O(2) => ARDUINO_IO0_reg_i_301_n_5,
      O(1) => ARDUINO_IO0_reg_i_301_n_6,
      O(0) => ARDUINO_IO0_reg_i_577_0(0),
      S(3) => ARDUINO_IO0_reg_i_574_n_0,
      S(2) => ARDUINO_IO0_reg_i_575_n_0,
      S(1) => ARDUINO_IO0_reg_i_576_n_0,
      S(0) => ARDUINO_IO0_reg_i_577_n_0
    );
ARDUINO_IO0_reg_i_302: unisim.vcomponents.LUT5
    generic map(
      INIT => X"706360E7"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_302_n_0
    );
ARDUINO_IO0_reg_i_303: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min(5),
      I1 => min(3),
      I2 => min(4),
      O => ARDUINO_IO0_reg_i_303_n_0
    );
ARDUINO_IO0_reg_i_304: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0FCF08C"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_304_n_0
    );
ARDUINO_IO0_reg_i_305: unisim.vcomponents.LUT5
    generic map(
      INIT => X"230C023C"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_305_n_0
    );
ARDUINO_IO0_reg_i_306: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min(4),
      I1 => min(3),
      I2 => min(5),
      O => ARDUINO_IO0_reg_i_306_n_0
    );
ARDUINO_IO0_reg_i_307: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0E30F0F"
    )
        port map (
      I0 => min(1),
      I1 => min(2),
      I2 => min(5),
      I3 => min(3),
      I4 => min(4),
      O => ARDUINO_IO0_reg_i_307_n_0
    );
ARDUINO_IO0_reg_i_308: unisim.vcomponents.LUT5
    generic map(
      INIT => X"2C0F0D4F"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_308_n_0
    );
ARDUINO_IO0_reg_i_309: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_309_n_0
    );
ARDUINO_IO0_reg_i_31: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FE02FFFFFE020000"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_13_0(1),
      I1 => \^arduino_io0_reg_i_165_0\(1),
      I2 => ARDUINO_IO0_reg_i_77_n_1,
      I3 => \^arduino_io0_reg_i_178\(1),
      I4 => \mode_reg_n_0_[0]\,
      I5 => ARDUINO_IO0_reg_i_79_n_0,
      O => ARDUINO_IO0_reg_i_31_n_0
    );
ARDUINO_IO0_reg_i_310: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_578_n_0,
      CO(3) => ARDUINO_IO0_reg_i_310_n_0,
      CO(2) => ARDUINO_IO0_reg_i_310_n_1,
      CO(1) => ARDUINO_IO0_reg_i_310_n_2,
      CO(0) => ARDUINO_IO0_reg_i_310_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_579_n_0,
      DI(2) => ARDUINO_IO0_reg_i_580_n_0,
      DI(1) => '1',
      DI(0) => ARDUINO_IO0_reg_i_581_n_0,
      O(3) => ARDUINO_IO0_reg_i_310_n_4,
      O(2) => ARDUINO_IO0_reg_i_310_n_5,
      O(1 downto 0) => \^min_reg[1]_1\(1 downto 0),
      S(3) => ARDUINO_IO0_reg_i_582_n_0,
      S(2) => ARDUINO_IO0_reg_i_583_n_0,
      S(1) => '1',
      S(0) => ARDUINO_IO0_reg_i_584_n_0
    );
ARDUINO_IO0_reg_i_311: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min(5),
      I1 => min(3),
      I2 => min(4),
      O => ARDUINO_IO0_reg_i_311_n_0
    );
ARDUINO_IO0_reg_i_312: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min(4),
      I1 => min(3),
      I2 => min(5),
      O => ARDUINO_IO0_reg_i_312_n_0
    );
ARDUINO_IO0_reg_i_313: unisim.vcomponents.LUT5
    generic map(
      INIT => X"EFCCCEFC"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_313_n_0
    );
ARDUINO_IO0_reg_i_314: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min(4),
      I1 => min(3),
      I2 => min(5),
      O => ARDUINO_IO0_reg_i_314_n_0
    );
ARDUINO_IO0_reg_i_315: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0E30F0F"
    )
        port map (
      I0 => min(1),
      I1 => min(2),
      I2 => min(5),
      I3 => min(3),
      I4 => min(4),
      O => ARDUINO_IO0_reg_i_315_n_0
    );
ARDUINO_IO0_reg_i_316: unisim.vcomponents.LUT5
    generic map(
      INIT => X"E0CFC18F"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_316_n_0
    );
ARDUINO_IO0_reg_i_317: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_585_n_3,
      I1 => ARDUINO_IO0_reg_i_586_n_0,
      I2 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_317_n_0
    );
ARDUINO_IO0_reg_i_318: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_318_n_0
    );
ARDUINO_IO0_reg_i_319: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_319_n_0
    );
ARDUINO_IO0_reg_i_320: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_320_n_0
    );
ARDUINO_IO0_reg_i_321: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_321_n_0
    );
ARDUINO_IO0_reg_i_322: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00C0C080"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_322_n_0
    );
ARDUINO_IO0_reg_i_323: unisim.vcomponents.LUT3
    generic map(
      INIT => X"57"
    )
        port map (
      I0 => min(5),
      I1 => min(4),
      I2 => min(3),
      O => ARDUINO_IO0_reg_i_323_n_0
    );
ARDUINO_IO0_reg_i_324: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8155"
    )
        port map (
      I0 => min(5),
      I1 => min(3),
      I2 => min(2),
      I3 => min(4),
      O => ARDUINO_IO0_reg_i_324_n_0
    );
ARDUINO_IO0_reg_i_325: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      O => ARDUINO_IO0_reg_i_325_n_0
    );
ARDUINO_IO0_reg_i_326: unisim.vcomponents.LUT5
    generic map(
      INIT => X"007F00FF"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_326_n_0
    );
ARDUINO_IO0_reg_i_327: unisim.vcomponents.LUT5
    generic map(
      INIT => X"807C80F8"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_327_n_0
    );
ARDUINO_IO0_reg_i_328: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_328_n_0
    );
ARDUINO_IO0_reg_i_329: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_329_n_0
    );
ARDUINO_IO0_reg_i_33: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_81_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_33_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_33_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_33_O_UNCONNECTED(3 downto 2),
      O(1 downto 0) => \^arduino_io0_reg_i_83_0\(1 downto 0),
      S(3 downto 2) => B"00",
      S(1) => ARDUINO_IO0_reg_i_82_n_7,
      S(0) => ARDUINO_IO0_reg_i_83_n_4
    );
ARDUINO_IO0_reg_i_330: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_330_n_0
    );
ARDUINO_IO0_reg_i_331: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_331_n_0
    );
ARDUINO_IO0_reg_i_332: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_588_n_0,
      CO(3) => ARDUINO_IO0_reg_i_332_n_0,
      CO(2) => ARDUINO_IO0_reg_i_332_n_1,
      CO(1) => ARDUINO_IO0_reg_i_332_n_2,
      CO(0) => ARDUINO_IO0_reg_i_332_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_165_n_7,
      DI(2) => ARDUINO_IO0_reg_i_338_n_4,
      DI(1) => ARDUINO_IO0_reg_i_338_n_5,
      DI(0) => ARDUINO_IO0_reg_i_338_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_336_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_592_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_589_n_0,
      S(2) => ARDUINO_IO0_reg_i_590_n_0,
      S(1) => ARDUINO_IO0_reg_i_591_n_0,
      S(0) => ARDUINO_IO0_reg_i_592_n_0
    );
ARDUINO_IO0_reg_i_333: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_164_n_7,
      I1 => ARDUINO_IO0_reg_i_165_n_5,
      O => ARDUINO_IO0_reg_i_333_n_0
    );
ARDUINO_IO0_reg_i_334: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_165_n_4,
      I1 => ARDUINO_IO0_reg_i_165_n_6,
      O => ARDUINO_IO0_reg_i_334_n_0
    );
ARDUINO_IO0_reg_i_335: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_165_n_5,
      I1 => ARDUINO_IO0_reg_i_165_n_7,
      O => ARDUINO_IO0_reg_i_335_n_0
    );
ARDUINO_IO0_reg_i_336: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_165_n_6,
      I1 => ARDUINO_IO0_reg_i_338_n_4,
      O => ARDUINO_IO0_reg_i_336_n_0
    );
ARDUINO_IO0_reg_i_337: unisim.vcomponents.LUT4
    generic map(
      INIT => X"C993"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_593_n_4,
      I1 => ARDUINO_IO0_reg_i_594_n_7,
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => \^co\(0),
      O => ARDUINO_IO0_reg_i_337_n_0
    );
ARDUINO_IO0_reg_i_338: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_595_n_0,
      CO(3) => ARDUINO_IO0_reg_i_338_n_0,
      CO(2) => ARDUINO_IO0_reg_i_338_n_1,
      CO(1) => ARDUINO_IO0_reg_i_338_n_2,
      CO(0) => ARDUINO_IO0_reg_i_338_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_596_n_0,
      DI(2) => ARDUINO_IO0_reg_i_597_n_0,
      DI(1) => ARDUINO_IO0_reg_i_598_n_0,
      DI(0) => ARDUINO_IO0_reg_i_599_n_0,
      O(3) => ARDUINO_IO0_reg_i_338_n_4,
      O(2) => ARDUINO_IO0_reg_i_338_n_5,
      O(1) => ARDUINO_IO0_reg_i_338_n_6,
      O(0) => ARDUINO_IO0_reg_i_338_n_7,
      S(3) => ARDUINO_IO0_reg_i_600_n_0,
      S(2) => ARDUINO_IO0_reg_i_601_n_0,
      S(1) => ARDUINO_IO0_reg_i_602_n_0,
      S(0) => ARDUINO_IO0_reg_i_603_n_0
    );
ARDUINO_IO0_reg_i_339: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_593_n_5,
      I1 => ARDUINO_IO0_reg_i_361_n_0,
      I2 => \^co\(0),
      O => ARDUINO_IO0_reg_i_339_n_0
    );
ARDUINO_IO0_reg_i_34: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_84_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_34_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_34_n_1,
      CO(1) => ARDUINO_IO0_reg_i_34_n_2,
      CO(0) => ARDUINO_IO0_reg_i_34_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => \^arduino_io0_reg_i_83_0\(0),
      DI(1 downto 0) => \^arduino_io0_reg_i_187_1\(1 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_34_O_UNCONNECTED(3 downto 0),
      S(3) => '0',
      S(2 downto 0) => ARDUINO_IO0_reg_i_13_1(2 downto 0)
    );
ARDUINO_IO0_reg_i_340: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_593_n_6,
      I1 => ARDUINO_IO0_reg_i_361_n_0,
      I2 => \^co\(0),
      O => ARDUINO_IO0_reg_i_340_n_0
    );
ARDUINO_IO0_reg_i_341: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_361_n_0,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_593_n_7,
      O => ARDUINO_IO0_reg_i_341_n_0
    );
ARDUINO_IO0_reg_i_342: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => \^co\(0),
      I1 => ARDUINO_IO0_reg_i_361_n_0,
      I2 => ARDUINO_IO0_reg_i_604_n_4,
      O => ARDUINO_IO0_reg_i_342_n_0
    );
ARDUINO_IO0_reg_i_343: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_339_n_0,
      I1 => ARDUINO_IO0_reg_i_361_n_0,
      I2 => \^co\(0),
      I3 => ARDUINO_IO0_reg_i_593_n_4,
      O => ARDUINO_IO0_reg_i_343_n_0
    );
ARDUINO_IO0_reg_i_344: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_593_n_5,
      I1 => ARDUINO_IO0_reg_i_361_n_0,
      I2 => \^co\(0),
      I3 => ARDUINO_IO0_reg_i_340_n_0,
      O => ARDUINO_IO0_reg_i_344_n_0
    );
ARDUINO_IO0_reg_i_345: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_593_n_6,
      I1 => ARDUINO_IO0_reg_i_361_n_0,
      I2 => \^co\(0),
      I3 => ARDUINO_IO0_reg_i_341_n_0,
      O => ARDUINO_IO0_reg_i_345_n_0
    );
ARDUINO_IO0_reg_i_346: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_361_n_0,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_593_n_7,
      I3 => ARDUINO_IO0_reg_i_342_n_0,
      O => ARDUINO_IO0_reg_i_346_n_0
    );
ARDUINO_IO0_reg_i_347: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_605_n_0,
      CO(3) => ARDUINO_IO0_reg_i_347_n_0,
      CO(2) => ARDUINO_IO0_reg_i_347_n_1,
      CO(1) => ARDUINO_IO0_reg_i_347_n_2,
      CO(0) => ARDUINO_IO0_reg_i_347_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_592_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_347_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_166_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_35: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_88_n_0,
      CO(3) => ARDUINO_IO0_reg_i_35_n_0,
      CO(2) => ARDUINO_IO0_reg_i_35_n_1,
      CO(1) => ARDUINO_IO0_reg_i_35_n_2,
      CO(0) => ARDUINO_IO0_reg_i_35_n_3,
      CYINIT => '0',
      DI(3 downto 0) => ARDUINO_IO0_reg_i_35_2(3 downto 0),
      O(3 downto 0) => \^arduino_io0_reg_i_96\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_93_n_0,
      S(2 downto 0) => ARDUINO_IO0_reg_i_80(2 downto 0)
    );
ARDUINO_IO0_reg_i_352: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_610_n_0,
      CO(3) => ARDUINO_IO0_reg_i_352_n_0,
      CO(2) => ARDUINO_IO0_reg_i_352_n_1,
      CO(1) => ARDUINO_IO0_reg_i_352_n_2,
      CO(0) => ARDUINO_IO0_reg_i_352_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_611_n_0,
      DI(2) => ARDUINO_IO0_reg_i_612_n_0,
      DI(1) => DI(0),
      DI(0) => ARDUINO_IO0_reg_i_614_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_352_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_615_n_0,
      S(2) => ARDUINO_IO0_reg_i_616_n_0,
      S(1) => ARDUINO_IO0_reg_i_617_n_0,
      S(0) => ARDUINO_IO0_reg_i_170_0(0)
    );
ARDUINO_IO0_reg_i_355: unisim.vcomponents.LUT6
    generic map(
      INIT => X"8EEEEEE8EE88EE88"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_365_n_7,
      I1 => ARDUINO_IO0_reg_i_362_n_6,
      I2 => min_cd(1),
      I3 => min_cd(4),
      I4 => min_cd(2),
      I5 => min_cd(3),
      O => ARDUINO_IO0_reg_i_355_n_0
    );
ARDUINO_IO0_reg_i_356: unisim.vcomponents.LUT6
    generic map(
      INIT => X"E8EE8E8888E88E88"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_619_n_4,
      I1 => ARDUINO_IO0_reg_i_362_n_7,
      I2 => min_cd(2),
      I3 => min_cd(4),
      I4 => min_cd(3),
      I5 => min_cd(1),
      O => ARDUINO_IO0_reg_i_356_n_0
    );
ARDUINO_IO0_reg_i_359: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => \^min_cd_reg[3]_0\(0),
      I1 => \^co\(0),
      I2 => \^arduino_io0_reg_i_642_0\(0),
      I3 => ARDUINO_IO0_reg_i_355_n_0,
      O => ARDUINO_IO0_reg_i_359_n_0
    );
ARDUINO_IO0_reg_i_36: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FE02FFFFFE020000"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_11_0(3),
      I1 => \^arduino_io0_reg_i_110_0\(1),
      I2 => ARDUINO_IO0_reg_i_51_n_1,
      I3 => \^arduino_io0_reg_i_123_0\(3),
      I4 => \mode_reg_n_0_[0]\,
      I5 => ARDUINO_IO0_reg_i_97_n_0,
      O => ARDUINO_IO0_reg_i_36_n_0
    );
ARDUINO_IO0_reg_i_360: unisim.vcomponents.LUT5
    generic map(
      INIT => X"96696996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_356_n_0,
      I1 => ARDUINO_IO0_reg_i_365_n_7,
      I2 => ARDUINO_IO0_reg_i_362_n_6,
      I3 => ARDUINO_IO0_reg_i_73_n_0,
      I4 => ARDUINO_IO0_reg_i_620_n_0,
      O => ARDUINO_IO0_reg_i_360_n_0
    );
ARDUINO_IO0_reg_i_361: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_364_n_0,
      CO(3) => ARDUINO_IO0_reg_i_361_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_361_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_361_n_2,
      CO(0) => ARDUINO_IO0_reg_i_361_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => ARDUINO_IO0_reg_i_621_n_0,
      DI(1) => ARDUINO_IO0_reg_i_622_n_0,
      DI(0) => '0',
      O(3) => NLW_ARDUINO_IO0_reg_i_361_O_UNCONNECTED(3),
      O(2 downto 0) => \min_cd_reg[4]_2\(2 downto 0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_623_n_0,
      S(1) => ARDUINO_IO0_reg_i_624_n_0,
      S(0) => ARDUINO_IO0_reg_i_625_n_0
    );
ARDUINO_IO0_reg_i_362: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_626_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_362_CO_UNCONNECTED(3),
      CO(2) => \^co\(0),
      CO(1) => NLW_ARDUINO_IO0_reg_i_362_CO_UNCONNECTED(1),
      CO(0) => ARDUINO_IO0_reg_i_362_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"00",
      DI(1) => ARDUINO_IO0_reg_i_627_n_0,
      DI(0) => ARDUINO_IO0_reg_i_628_n_0,
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_362_O_UNCONNECTED(3 downto 2),
      O(1) => ARDUINO_IO0_reg_i_362_n_6,
      O(0) => ARDUINO_IO0_reg_i_362_n_7,
      S(3 downto 2) => B"01",
      S(1) => ARDUINO_IO0_reg_i_629_n_0,
      S(0) => ARDUINO_IO0_reg_i_630_n_0
    );
ARDUINO_IO0_reg_i_363: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_365_n_0,
      CO(3) => ARDUINO_IO0_reg_i_363_n_0,
      CO(2) => ARDUINO_IO0_reg_i_363_n_1,
      CO(1) => ARDUINO_IO0_reg_i_363_n_2,
      CO(0) => ARDUINO_IO0_reg_i_363_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_631_n_0,
      DI(2) => ARDUINO_IO0_reg_i_631_n_0,
      DI(1) => ARDUINO_IO0_reg_i_631_n_0,
      DI(0) => ARDUINO_IO0_reg_i_631_n_0,
      O(3) => ARDUINO_IO0_reg_i_363_n_4,
      O(2 downto 0) => ARDUINO_IO0_reg_i_635_0(2 downto 0),
      S(3) => ARDUINO_IO0_reg_i_632_n_0,
      S(2) => ARDUINO_IO0_reg_i_633_n_0,
      S(1) => ARDUINO_IO0_reg_i_634_n_0,
      S(0) => ARDUINO_IO0_reg_i_635_n_0
    );
ARDUINO_IO0_reg_i_364: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_364_n_0,
      CO(2) => ARDUINO_IO0_reg_i_364_n_1,
      CO(1) => ARDUINO_IO0_reg_i_364_n_2,
      CO(0) => ARDUINO_IO0_reg_i_364_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"10",
      DI(1) => ARDUINO_IO0_reg_i_636_n_0,
      DI(0) => '1',
      O(3 downto 1) => \^min_cd_reg[3]_0\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_364_O_UNCONNECTED(0),
      S(3 downto 2) => B"11",
      S(1) => ARDUINO_IO0_reg_i_637_n_0,
      S(0) => ARDUINO_IO0_reg_i_638_n_0
    );
ARDUINO_IO0_reg_i_365: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_619_n_0,
      CO(3) => ARDUINO_IO0_reg_i_365_n_0,
      CO(2) => ARDUINO_IO0_reg_i_365_n_1,
      CO(1) => ARDUINO_IO0_reg_i_365_n_2,
      CO(0) => ARDUINO_IO0_reg_i_365_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_631_n_0,
      DI(2) => ARDUINO_IO0_reg_i_631_n_0,
      DI(1) => ARDUINO_IO0_reg_i_631_n_0,
      DI(0) => ARDUINO_IO0_reg_i_631_n_0,
      O(3 downto 1) => \^arduino_io0_reg_i_642_0\(2 downto 0),
      O(0) => ARDUINO_IO0_reg_i_365_n_7,
      S(3) => ARDUINO_IO0_reg_i_639_n_0,
      S(2) => ARDUINO_IO0_reg_i_640_n_0,
      S(1) => ARDUINO_IO0_reg_i_641_n_0,
      S(0) => ARDUINO_IO0_reg_i_642_n_0
    );
ARDUINO_IO0_reg_i_367: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_643_n_0,
      CO(3) => ARDUINO_IO0_reg_i_367_n_0,
      CO(2) => ARDUINO_IO0_reg_i_367_n_1,
      CO(1) => ARDUINO_IO0_reg_i_367_n_2,
      CO(0) => ARDUINO_IO0_reg_i_367_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_368_n_7,
      DI(2) => ARDUINO_IO0_reg_i_369_n_4,
      DI(1) => ARDUINO_IO0_reg_i_369_n_5,
      DI(0) => ARDUINO_IO0_reg_i_369_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_647_1\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_647_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_644_n_0,
      S(2) => ARDUINO_IO0_reg_i_645_n_0,
      S(1) => ARDUINO_IO0_reg_i_646_n_0,
      S(0) => ARDUINO_IO0_reg_i_647_n_0
    );
ARDUINO_IO0_reg_i_368: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_369_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_368_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_368_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_368_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_648_n_0
    );
ARDUINO_IO0_reg_i_369: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_649_n_0,
      CO(3) => ARDUINO_IO0_reg_i_369_n_0,
      CO(2) => ARDUINO_IO0_reg_i_369_n_1,
      CO(1) => ARDUINO_IO0_reg_i_369_n_2,
      CO(0) => ARDUINO_IO0_reg_i_369_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_650_n_0,
      DI(2) => ARDUINO_IO0_reg_i_651_n_0,
      DI(1) => ARDUINO_IO0_reg_i_652_n_0,
      DI(0) => ARDUINO_IO0_reg_i_653_n_0,
      O(3) => ARDUINO_IO0_reg_i_369_n_4,
      O(2) => ARDUINO_IO0_reg_i_369_n_5,
      O(1) => ARDUINO_IO0_reg_i_369_n_6,
      O(0) => ARDUINO_IO0_reg_i_369_n_7,
      S(3) => ARDUINO_IO0_reg_i_654_n_0,
      S(2) => ARDUINO_IO0_reg_i_655_n_0,
      S(1) => ARDUINO_IO0_reg_i_656_n_0,
      S(0) => ARDUINO_IO0_reg_i_657_n_0
    );
ARDUINO_IO0_reg_i_37: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FB6FFFFFFB6F0000"
    )
        port map (
      I0 => min_cd(2),
      I1 => min_cd(4),
      I2 => min_cd(3),
      I3 => min_cd(1),
      I4 => \mode_reg_n_0_[0]\,
      I5 => ARDUINO_IO0_reg_i_98_n_0,
      O => ARDUINO_IO0_reg_i_37_n_0
    );
ARDUINO_IO0_reg_i_370: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_658_n_0,
      CO(3) => ARDUINO_IO0_reg_i_370_n_0,
      CO(2) => ARDUINO_IO0_reg_i_370_n_1,
      CO(1) => ARDUINO_IO0_reg_i_370_n_2,
      CO(0) => ARDUINO_IO0_reg_i_370_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_647_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_370_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_181_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_374: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_663_n_0,
      CO(3) => ARDUINO_IO0_reg_i_374_n_0,
      CO(2) => ARDUINO_IO0_reg_i_374_n_1,
      CO(1) => ARDUINO_IO0_reg_i_374_n_2,
      CO(0) => ARDUINO_IO0_reg_i_374_n_3,
      CYINIT => '0',
      DI(3 downto 2) => ARDUINO_IO0_reg_i_182_0(1 downto 0),
      DI(1) => ARDUINO_IO0_reg_i_666_n_0,
      DI(0) => ARDUINO_IO0_reg_i_667_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_374_O_UNCONNECTED(3 downto 0),
      S(3 downto 2) => ARDUINO_IO0_reg_i_182_1(1 downto 0),
      S(1) => ARDUINO_IO0_reg_i_670_n_0,
      S(0) => ARDUINO_IO0_reg_i_671_n_0
    );
ARDUINO_IO0_reg_i_379: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_674_n_4,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_182_2(3),
      O => ARDUINO_IO0_reg_i_379_n_0
    );
ARDUINO_IO0_reg_i_38: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FE02FFFFFE020000"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_13_0(3),
      I1 => \^arduino_io0_reg_i_165_0\(1),
      I2 => ARDUINO_IO0_reg_i_77_n_1,
      I3 => \^arduino_io0_reg_i_178\(3),
      I4 => \mode_reg_n_0_[0]\,
      I5 => ARDUINO_IO0_reg_i_99_n_0,
      O => ARDUINO_IO0_reg_i_38_n_0
    );
ARDUINO_IO0_reg_i_383: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_677_n_0,
      CO(3) => ARDUINO_IO0_reg_i_383_n_0,
      CO(2) => ARDUINO_IO0_reg_i_383_n_1,
      CO(1) => ARDUINO_IO0_reg_i_383_n_2,
      CO(0) => ARDUINO_IO0_reg_i_383_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_189_n_7,
      DI(2) => ARDUINO_IO0_reg_i_390_n_4,
      DI(1) => ARDUINO_IO0_reg_i_390_n_5,
      DI(0) => ARDUINO_IO0_reg_i_390_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_387_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_681_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_678_n_0,
      S(2) => ARDUINO_IO0_reg_i_679_n_0,
      S(1) => ARDUINO_IO0_reg_i_680_n_0,
      S(0) => ARDUINO_IO0_reg_i_681_n_0
    );
ARDUINO_IO0_reg_i_384: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_83_n_7,
      I1 => ARDUINO_IO0_reg_i_189_n_5,
      O => ARDUINO_IO0_reg_i_384_n_0
    );
ARDUINO_IO0_reg_i_385: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_189_n_4,
      I1 => ARDUINO_IO0_reg_i_189_n_6,
      O => ARDUINO_IO0_reg_i_385_n_0
    );
ARDUINO_IO0_reg_i_386: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_189_n_5,
      I1 => ARDUINO_IO0_reg_i_189_n_7,
      O => ARDUINO_IO0_reg_i_386_n_0
    );
ARDUINO_IO0_reg_i_387: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_189_n_6,
      I1 => ARDUINO_IO0_reg_i_390_n_4,
      O => ARDUINO_IO0_reg_i_387_n_0
    );
ARDUINO_IO0_reg_i_388: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_399_n_0,
      CO(3) => ARDUINO_IO0_reg_i_388_n_0,
      CO(2) => ARDUINO_IO0_reg_i_388_n_1,
      CO(1) => ARDUINO_IO0_reg_i_388_n_2,
      CO(0) => ARDUINO_IO0_reg_i_388_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_682_n_0,
      DI(2) => ARDUINO_IO0_reg_i_682_n_0,
      DI(1) => ARDUINO_IO0_reg_i_682_n_0,
      DI(0) => ARDUINO_IO0_reg_i_682_n_0,
      O(3) => ARDUINO_IO0_reg_i_388_n_4,
      O(2) => ARDUINO_IO0_reg_i_388_n_5,
      O(1) => ARDUINO_IO0_reg_i_388_n_6,
      O(0) => ARDUINO_IO0_reg_i_388_n_7,
      S(3) => ARDUINO_IO0_reg_i_683_n_0,
      S(2) => ARDUINO_IO0_reg_i_684_n_0,
      S(1) => ARDUINO_IO0_reg_i_685_n_0,
      S(0) => ARDUINO_IO0_reg_i_686_n_0
    );
ARDUINO_IO0_reg_i_389: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_388_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_389_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_389_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_389_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_687_n_0
    );
ARDUINO_IO0_reg_i_39: unisim.vcomponents.LUT5
    generic map(
      INIT => X"BDEFEF7B"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_39_n_0
    );
ARDUINO_IO0_reg_i_390: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_688_n_0,
      CO(3) => ARDUINO_IO0_reg_i_390_n_0,
      CO(2) => ARDUINO_IO0_reg_i_390_n_1,
      CO(1) => ARDUINO_IO0_reg_i_390_n_2,
      CO(0) => ARDUINO_IO0_reg_i_390_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_689_n_0,
      DI(2) => ARDUINO_IO0_reg_i_690_n_0,
      DI(1) => ARDUINO_IO0_reg_i_691_n_0,
      DI(0) => ARDUINO_IO0_reg_i_692_n_0,
      O(3) => ARDUINO_IO0_reg_i_390_n_4,
      O(2) => ARDUINO_IO0_reg_i_390_n_5,
      O(1) => ARDUINO_IO0_reg_i_390_n_6,
      O(0) => ARDUINO_IO0_reg_i_390_n_7,
      S(3) => ARDUINO_IO0_reg_i_693_n_0,
      S(2) => ARDUINO_IO0_reg_i_694_n_0,
      S(1) => ARDUINO_IO0_reg_i_695_n_0,
      S(0) => ARDUINO_IO0_reg_i_696_n_0
    );
ARDUINO_IO0_reg_i_391: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_399_n_5,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_391_n_0
    );
ARDUINO_IO0_reg_i_392: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_399_n_6,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_392_n_0
    );
ARDUINO_IO0_reg_i_393: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => \^hour_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_212_n_0,
      I2 => ARDUINO_IO0_reg_i_399_n_7,
      O => ARDUINO_IO0_reg_i_393_n_0
    );
ARDUINO_IO0_reg_i_394: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => \^hour_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_212_n_0,
      I2 => ARDUINO_IO0_reg_i_697_n_4,
      O => ARDUINO_IO0_reg_i_394_n_0
    );
ARDUINO_IO0_reg_i_395: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^hour_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_212_n_0,
      I2 => ARDUINO_IO0_reg_i_399_n_4,
      I3 => ARDUINO_IO0_reg_i_391_n_0,
      O => ARDUINO_IO0_reg_i_395_n_0
    );
ARDUINO_IO0_reg_i_396: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_399_n_5,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_392_n_0,
      O => ARDUINO_IO0_reg_i_396_n_0
    );
ARDUINO_IO0_reg_i_397: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_399_n_6,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_393_n_0,
      O => ARDUINO_IO0_reg_i_397_n_0
    );
ARDUINO_IO0_reg_i_398: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^hour_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_212_n_0,
      I2 => ARDUINO_IO0_reg_i_399_n_7,
      I3 => ARDUINO_IO0_reg_i_394_n_0,
      O => ARDUINO_IO0_reg_i_398_n_0
    );
ARDUINO_IO0_reg_i_399: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_697_n_0,
      CO(3) => ARDUINO_IO0_reg_i_399_n_0,
      CO(2) => ARDUINO_IO0_reg_i_399_n_1,
      CO(1) => ARDUINO_IO0_reg_i_399_n_2,
      CO(0) => ARDUINO_IO0_reg_i_399_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_682_n_0,
      DI(2) => ARDUINO_IO0_reg_i_682_n_0,
      DI(1) => ARDUINO_IO0_reg_i_682_n_0,
      DI(0) => ARDUINO_IO0_reg_i_682_n_0,
      O(3) => ARDUINO_IO0_reg_i_399_n_4,
      O(2) => ARDUINO_IO0_reg_i_399_n_5,
      O(1) => ARDUINO_IO0_reg_i_399_n_6,
      O(0) => ARDUINO_IO0_reg_i_399_n_7,
      S(3) => ARDUINO_IO0_reg_i_698_n_0,
      S(2) => ARDUINO_IO0_reg_i_699_n_0,
      S(1) => ARDUINO_IO0_reg_i_700_n_0,
      S(0) => ARDUINO_IO0_reg_i_701_n_0
    );
ARDUINO_IO0_reg_i_4: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0C5FFC5F0C50FC50"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_11_n_0,
      I1 => ARDUINO_IO0_reg_i_12_n_0,
      I2 => digit(0),
      I3 => digit(1),
      I4 => ARDUINO_IO0_reg_i_13_n_0,
      I5 => ARDUINO_IO0_reg_i_14_n_0,
      O => ARDUINO_IO0_reg_i_4_n_0
    );
ARDUINO_IO0_reg_i_40: unisim.vcomponents.LUT5
    generic map(
      INIT => X"04209204"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_40_n_0
    );
ARDUINO_IO0_reg_i_400: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_702_n_0,
      CO(3) => ARDUINO_IO0_reg_i_400_n_0,
      CO(2) => ARDUINO_IO0_reg_i_400_n_1,
      CO(1) => ARDUINO_IO0_reg_i_400_n_2,
      CO(0) => ARDUINO_IO0_reg_i_400_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_681_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_400_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_198_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_405: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_405_n_0,
      CO(2) => ARDUINO_IO0_reg_i_405_n_1,
      CO(1) => ARDUINO_IO0_reg_i_405_n_2,
      CO(0) => ARDUINO_IO0_reg_i_405_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_707_n_0,
      DI(2) => ARDUINO_IO0_reg_i_708_n_0,
      DI(1) => ARDUINO_IO0_reg_i_709_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_405_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_203_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_713_n_0
    );
ARDUINO_IO0_reg_i_406: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FAEAA080"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_414_n_5,
      I1 => sel0(2),
      I2 => sel0(4),
      I3 => sel0(3),
      I4 => ARDUINO_IO0_reg_i_421_n_4,
      O => ARDUINO_IO0_reg_i_406_n_0
    );
ARDUINO_IO0_reg_i_407: unisim.vcomponents.LUT6
    generic map(
      INIT => X"EAFAAFEA80A00A80"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_414_n_6,
      I1 => sel0(1),
      I2 => sel0(3),
      I3 => sel0(4),
      I4 => sel0(2),
      I5 => ARDUINO_IO0_reg_i_421_n_5,
      O => ARDUINO_IO0_reg_i_407_n_0
    );
ARDUINO_IO0_reg_i_409: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1026_0\(3),
      I1 => \^hour_reg[3]_0\(0),
      O => ARDUINO_IO0_reg_i_409_n_0
    );
ARDUINO_IO0_reg_i_41: unisim.vcomponents.LUT5
    generic map(
      INIT => X"10088160"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_41_n_0
    );
ARDUINO_IO0_reg_i_410: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_406_n_0,
      I1 => ARDUINO_IO0_reg_i_414_n_4,
      I2 => ARDUINO_IO0_reg_i_213_n_7,
      I3 => ARDUINO_IO0_reg_i_415_n_0,
      O => ARDUINO_IO0_reg_i_410_n_0
    );
ARDUINO_IO0_reg_i_411: unisim.vcomponents.LUT6
    generic map(
      INIT => X"6699699999669666"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_407_n_0,
      I1 => ARDUINO_IO0_reg_i_414_n_5,
      I2 => sel0(2),
      I3 => sel0(4),
      I4 => sel0(3),
      I5 => ARDUINO_IO0_reg_i_421_n_4,
      O => ARDUINO_IO0_reg_i_411_n_0
    );
ARDUINO_IO0_reg_i_412: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_203_1(0),
      I1 => ARDUINO_IO0_reg_i_415_n_0,
      I2 => ARDUINO_IO0_reg_i_414_n_6,
      I3 => ARDUINO_IO0_reg_i_421_n_5,
      O => ARDUINO_IO0_reg_i_412_n_0
    );
ARDUINO_IO0_reg_i_414: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_714_n_0,
      CO(3) => ARDUINO_IO0_reg_i_414_n_0,
      CO(2) => ARDUINO_IO0_reg_i_414_n_1,
      CO(1) => ARDUINO_IO0_reg_i_414_n_2,
      CO(0) => ARDUINO_IO0_reg_i_414_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_425_n_0,
      DI(2) => ARDUINO_IO0_reg_i_425_n_0,
      DI(1) => ARDUINO_IO0_reg_i_425_n_0,
      DI(0) => ARDUINO_IO0_reg_i_425_n_0,
      O(3) => ARDUINO_IO0_reg_i_414_n_4,
      O(2) => ARDUINO_IO0_reg_i_414_n_5,
      O(1) => ARDUINO_IO0_reg_i_414_n_6,
      O(0) => ARDUINO_IO0_reg_i_718_0(0),
      S(3) => ARDUINO_IO0_reg_i_715_n_0,
      S(2) => ARDUINO_IO0_reg_i_716_n_0,
      S(1) => ARDUINO_IO0_reg_i_717_n_0,
      S(0) => ARDUINO_IO0_reg_i_718_n_0
    );
ARDUINO_IO0_reg_i_415: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_415_n_0
    );
ARDUINO_IO0_reg_i_416: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => sel0(3),
      I1 => sel0(4),
      I2 => sel0(2),
      O => ARDUINO_IO0_reg_i_416_n_0
    );
ARDUINO_IO0_reg_i_417: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(3),
      I2 => sel0(4),
      I3 => sel0(2),
      O => ARDUINO_IO0_reg_i_417_n_0
    );
ARDUINO_IO0_reg_i_418: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_418_n_0
    );
ARDUINO_IO0_reg_i_419: unisim.vcomponents.LUT4
    generic map(
      INIT => X"810F"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(2),
      I2 => sel0(4),
      I3 => sel0(3),
      O => ARDUINO_IO0_reg_i_419_n_0
    );
ARDUINO_IO0_reg_i_42: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FE02FFFFFE020000"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_11_0(0),
      I1 => \^arduino_io0_reg_i_110_0\(1),
      I2 => ARDUINO_IO0_reg_i_51_n_1,
      I3 => \^arduino_io0_reg_i_123_0\(0),
      I4 => \mode_reg_n_0_[0]\,
      I5 => ARDUINO_IO0_reg_i_100_n_0,
      O => ARDUINO_IO0_reg_i_42_n_0
    );
ARDUINO_IO0_reg_i_420: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_420_n_0
    );
ARDUINO_IO0_reg_i_421: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_719_n_0,
      CO(3) => ARDUINO_IO0_reg_i_421_n_0,
      CO(2) => ARDUINO_IO0_reg_i_421_n_1,
      CO(1) => ARDUINO_IO0_reg_i_421_n_2,
      CO(0) => ARDUINO_IO0_reg_i_421_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_720_n_0,
      DI(2 downto 1) => B"11",
      DI(0) => ARDUINO_IO0_reg_i_721_n_0,
      O(3) => ARDUINO_IO0_reg_i_421_n_4,
      O(2) => ARDUINO_IO0_reg_i_421_n_5,
      O(1 downto 0) => \^hour_reg[3]_0\(1 downto 0),
      S(3) => ARDUINO_IO0_reg_i_722_n_0,
      S(2) => ARDUINO_IO0_reg_i_723_n_0,
      S(1 downto 0) => B"11"
    );
ARDUINO_IO0_reg_i_422: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(3),
      I2 => sel0(4),
      I3 => sel0(2),
      O => ARDUINO_IO0_reg_i_422_n_0
    );
ARDUINO_IO0_reg_i_423: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_423_n_0
    );
ARDUINO_IO0_reg_i_424: unisim.vcomponents.LUT4
    generic map(
      INIT => X"810F"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(2),
      I2 => sel0(4),
      I3 => sel0(3),
      O => ARDUINO_IO0_reg_i_424_n_0
    );
ARDUINO_IO0_reg_i_425: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_724_n_0,
      I1 => ARDUINO_IO0_reg_i_725_n_1,
      I2 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_425_n_0
    );
ARDUINO_IO0_reg_i_426: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_426_n_0
    );
ARDUINO_IO0_reg_i_427: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_427_n_0
    );
ARDUINO_IO0_reg_i_428: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_428_n_0
    );
ARDUINO_IO0_reg_i_429: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_429_n_0
    );
ARDUINO_IO0_reg_i_43: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FE02FFFFFE020000"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_13_0(0),
      I1 => \^arduino_io0_reg_i_165_0\(1),
      I2 => ARDUINO_IO0_reg_i_77_n_1,
      I3 => \^arduino_io0_reg_i_178\(0),
      I4 => \mode_reg_n_0_[0]\,
      I5 => ARDUINO_IO0_reg_i_101_n_0,
      O => ARDUINO_IO0_reg_i_43_n_0
    );
ARDUINO_IO0_reg_i_430: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_430_n_0
    );
ARDUINO_IO0_reg_i_431: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_431_n_0
    );
ARDUINO_IO0_reg_i_432: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6EEC"
    )
        port map (
      I0 => sel0(3),
      I1 => sel0(4),
      I2 => sel0(2),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_432_n_0
    );
ARDUINO_IO0_reg_i_433: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_433_n_0
    );
ARDUINO_IO0_reg_i_434: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_434_n_0
    );
ARDUINO_IO0_reg_i_435: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_435_n_0
    );
ARDUINO_IO0_reg_i_436: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_436_n_0
    );
ARDUINO_IO0_reg_i_437: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_727_n_0,
      CO(3) => ARDUINO_IO0_reg_i_437_n_0,
      CO(2) => ARDUINO_IO0_reg_i_437_n_1,
      CO(1) => ARDUINO_IO0_reg_i_437_n_2,
      CO(0) => ARDUINO_IO0_reg_i_437_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_223_n_7,
      DI(2) => ARDUINO_IO0_reg_i_445_n_4,
      DI(1) => ARDUINO_IO0_reg_i_445_n_5,
      DI(0) => ARDUINO_IO0_reg_i_445_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_731_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_728_n_0,
      S(2) => ARDUINO_IO0_reg_i_729_n_0,
      S(1) => ARDUINO_IO0_reg_i_730_n_0,
      S(0) => ARDUINO_IO0_reg_i_731_n_0
    );
ARDUINO_IO0_reg_i_438: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_110_n_7,
      I1 => ARDUINO_IO0_reg_i_223_n_5,
      O => ARDUINO_IO0_reg_i_438_n_0
    );
ARDUINO_IO0_reg_i_439: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_223_n_4,
      I1 => ARDUINO_IO0_reg_i_223_n_6,
      O => ARDUINO_IO0_reg_i_439_n_0
    );
ARDUINO_IO0_reg_i_44: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FE02FFFFFE020000"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_11_0(2),
      I1 => \^arduino_io0_reg_i_110_0\(1),
      I2 => ARDUINO_IO0_reg_i_51_n_1,
      I3 => \^arduino_io0_reg_i_123_0\(2),
      I4 => \mode_reg_n_0_[0]\,
      I5 => ARDUINO_IO0_reg_i_102_n_0,
      O => ARDUINO_IO0_reg_i_44_n_0
    );
ARDUINO_IO0_reg_i_440: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_223_n_5,
      I1 => ARDUINO_IO0_reg_i_223_n_7,
      O => ARDUINO_IO0_reg_i_440_n_0
    );
ARDUINO_IO0_reg_i_441: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_223_n_6,
      I1 => ARDUINO_IO0_reg_i_445_n_4,
      O => ARDUINO_IO0_reg_i_441_n_0
    );
ARDUINO_IO0_reg_i_442: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_454_n_0,
      CO(3) => ARDUINO_IO0_reg_i_442_n_0,
      CO(2) => ARDUINO_IO0_reg_i_442_n_1,
      CO(1) => ARDUINO_IO0_reg_i_442_n_2,
      CO(0) => ARDUINO_IO0_reg_i_442_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_732_n_0,
      DI(2) => ARDUINO_IO0_reg_i_732_n_0,
      DI(1) => ARDUINO_IO0_reg_i_732_n_0,
      DI(0) => ARDUINO_IO0_reg_i_732_n_0,
      O(3) => ARDUINO_IO0_reg_i_442_n_4,
      O(2) => ARDUINO_IO0_reg_i_442_n_5,
      O(1) => ARDUINO_IO0_reg_i_442_n_6,
      O(0) => ARDUINO_IO0_reg_i_442_n_7,
      S(3) => ARDUINO_IO0_reg_i_733_n_0,
      S(2) => ARDUINO_IO0_reg_i_734_n_0,
      S(1) => ARDUINO_IO0_reg_i_735_n_0,
      S(0) => ARDUINO_IO0_reg_i_736_n_0
    );
ARDUINO_IO0_reg_i_443: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_442_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_443_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_443_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_443_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_737_n_0
    );
ARDUINO_IO0_reg_i_444: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_246_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_444_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_444_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_444_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => B"0001"
    );
ARDUINO_IO0_reg_i_445: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_738_n_0,
      CO(3) => ARDUINO_IO0_reg_i_445_n_0,
      CO(2) => ARDUINO_IO0_reg_i_445_n_1,
      CO(1) => ARDUINO_IO0_reg_i_445_n_2,
      CO(0) => ARDUINO_IO0_reg_i_445_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_739_n_0,
      DI(2) => ARDUINO_IO0_reg_i_740_n_0,
      DI(1) => ARDUINO_IO0_reg_i_741_n_0,
      DI(0) => ARDUINO_IO0_reg_i_742_n_0,
      O(3) => ARDUINO_IO0_reg_i_445_n_4,
      O(2) => ARDUINO_IO0_reg_i_445_n_5,
      O(1) => ARDUINO_IO0_reg_i_445_n_6,
      O(0) => ARDUINO_IO0_reg_i_445_n_7,
      S(3) => ARDUINO_IO0_reg_i_743_n_0,
      S(2) => ARDUINO_IO0_reg_i_744_n_0,
      S(1) => ARDUINO_IO0_reg_i_745_n_0,
      S(0) => ARDUINO_IO0_reg_i_746_n_0
    );
ARDUINO_IO0_reg_i_446: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_454_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_446_n_0
    );
ARDUINO_IO0_reg_i_447: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_454_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_447_n_0
    );
ARDUINO_IO0_reg_i_448: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_247_n_0,
      I1 => ARDUINO_IO0_reg_i_444_n_3,
      I2 => ARDUINO_IO0_reg_i_454_n_7,
      O => ARDUINO_IO0_reg_i_448_n_0
    );
ARDUINO_IO0_reg_i_449: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_247_n_0,
      I1 => ARDUINO_IO0_reg_i_444_n_3,
      I2 => ARDUINO_IO0_reg_i_747_n_4,
      O => ARDUINO_IO0_reg_i_449_n_0
    );
ARDUINO_IO0_reg_i_45: unisim.vcomponents.MUXF7
     port map (
      I0 => ARDUINO_IO0_reg_i_103_n_0,
      I1 => ARDUINO_IO0_reg_i_104_n_0,
      O => ARDUINO_IO0_reg_i_45_n_0,
      S => \mode_reg_n_0_[0]\
    );
ARDUINO_IO0_reg_i_450: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_247_n_0,
      I1 => ARDUINO_IO0_reg_i_444_n_3,
      I2 => ARDUINO_IO0_reg_i_454_n_4,
      I3 => ARDUINO_IO0_reg_i_446_n_0,
      O => ARDUINO_IO0_reg_i_450_n_0
    );
ARDUINO_IO0_reg_i_451: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_454_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_447_n_0,
      O => ARDUINO_IO0_reg_i_451_n_0
    );
ARDUINO_IO0_reg_i_452: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_454_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_448_n_0,
      O => ARDUINO_IO0_reg_i_452_n_0
    );
ARDUINO_IO0_reg_i_453: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_247_n_0,
      I1 => ARDUINO_IO0_reg_i_444_n_3,
      I2 => ARDUINO_IO0_reg_i_454_n_7,
      I3 => ARDUINO_IO0_reg_i_449_n_0,
      O => ARDUINO_IO0_reg_i_453_n_0
    );
ARDUINO_IO0_reg_i_454: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_747_n_0,
      CO(3) => ARDUINO_IO0_reg_i_454_n_0,
      CO(2) => ARDUINO_IO0_reg_i_454_n_1,
      CO(1) => ARDUINO_IO0_reg_i_454_n_2,
      CO(0) => ARDUINO_IO0_reg_i_454_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_732_n_0,
      DI(2) => ARDUINO_IO0_reg_i_732_n_0,
      DI(1) => ARDUINO_IO0_reg_i_732_n_0,
      DI(0) => ARDUINO_IO0_reg_i_732_n_0,
      O(3) => ARDUINO_IO0_reg_i_454_n_4,
      O(2) => ARDUINO_IO0_reg_i_454_n_5,
      O(1) => ARDUINO_IO0_reg_i_454_n_6,
      O(0) => ARDUINO_IO0_reg_i_454_n_7,
      S(3) => ARDUINO_IO0_reg_i_748_n_0,
      S(2) => ARDUINO_IO0_reg_i_749_n_0,
      S(1) => ARDUINO_IO0_reg_i_750_n_0,
      S(0) => ARDUINO_IO0_reg_i_751_n_0
    );
ARDUINO_IO0_reg_i_455: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_752_n_0,
      CO(3) => ARDUINO_IO0_reg_i_455_n_0,
      CO(2) => ARDUINO_IO0_reg_i_455_n_1,
      CO(1) => ARDUINO_IO0_reg_i_455_n_2,
      CO(0) => ARDUINO_IO0_reg_i_455_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_731_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_1048_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_455_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_232_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_46: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4DF3"
    )
        port map (
      I0 => min(2),
      I1 => min(5),
      I2 => min(3),
      I3 => min(4),
      O => ARDUINO_IO0_reg_i_46_n_0
    );
ARDUINO_IO0_reg_i_460: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_460_n_0,
      CO(2) => ARDUINO_IO0_reg_i_460_n_1,
      CO(1) => ARDUINO_IO0_reg_i_460_n_2,
      CO(0) => ARDUINO_IO0_reg_i_460_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_757_n_0,
      DI(2) => ARDUINO_IO0_reg_i_758_n_0,
      DI(1) => ARDUINO_IO0_reg_i_759_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_460_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_237_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_763_n_0
    );
ARDUINO_IO0_reg_i_461: unisim.vcomponents.LUT6
    generic map(
      INIT => X"EAFAAFEA80A00A80"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_470_n_5,
      I1 => \sel0__0\(2),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(3),
      I5 => ARDUINO_IO0_reg_i_479_n_4,
      O => ARDUINO_IO0_reg_i_461_n_0
    );
ARDUINO_IO0_reg_i_462: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_470_n_6,
      I1 => ARDUINO_IO0_reg_i_71_n_0,
      I2 => ARDUINO_IO0_reg_i_479_n_5,
      O => ARDUINO_IO0_reg_i_462_n_0
    );
ARDUINO_IO0_reg_i_465: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_470_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_7,
      I2 => ARDUINO_IO0_reg_i_471_n_0,
      I3 => ARDUINO_IO0_reg_i_461_n_0,
      O => ARDUINO_IO0_reg_i_465_n_0
    );
ARDUINO_IO0_reg_i_466: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_462_n_0,
      I1 => ARDUINO_IO0_reg_i_470_n_5,
      I2 => ARDUINO_IO0_reg_i_765_n_0,
      I3 => ARDUINO_IO0_reg_i_479_n_4,
      O => ARDUINO_IO0_reg_i_466_n_0
    );
ARDUINO_IO0_reg_i_467: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_470_n_6,
      I1 => ARDUINO_IO0_reg_i_71_n_0,
      I2 => ARDUINO_IO0_reg_i_479_n_5,
      I3 => ARDUINO_IO0_reg_i_237_1(1),
      O => ARDUINO_IO0_reg_i_467_n_0
    );
ARDUINO_IO0_reg_i_469: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00AF15AF"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_469_n_0
    );
ARDUINO_IO0_reg_i_47: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FE02FFFFFE020000"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_13_0(2),
      I1 => \^arduino_io0_reg_i_165_0\(1),
      I2 => ARDUINO_IO0_reg_i_77_n_1,
      I3 => \^arduino_io0_reg_i_178\(2),
      I4 => \mode_reg_n_0_[0]\,
      I5 => ARDUINO_IO0_reg_i_105_n_0,
      O => ARDUINO_IO0_reg_i_47_n_0
    );
ARDUINO_IO0_reg_i_470: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_764_n_0,
      CO(3) => ARDUINO_IO0_reg_i_470_n_0,
      CO(2) => ARDUINO_IO0_reg_i_470_n_1,
      CO(1) => ARDUINO_IO0_reg_i_470_n_2,
      CO(0) => ARDUINO_IO0_reg_i_470_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_486_n_0,
      DI(2) => ARDUINO_IO0_reg_i_486_n_0,
      DI(1) => ARDUINO_IO0_reg_i_486_n_0,
      DI(0) => ARDUINO_IO0_reg_i_766_n_0,
      O(3) => ARDUINO_IO0_reg_i_470_n_4,
      O(2) => ARDUINO_IO0_reg_i_470_n_5,
      O(1) => ARDUINO_IO0_reg_i_470_n_6,
      O(0) => ARDUINO_IO0_reg_i_770_0(0),
      S(3) => ARDUINO_IO0_reg_i_767_n_0,
      S(2) => ARDUINO_IO0_reg_i_768_n_0,
      S(1) => ARDUINO_IO0_reg_i_769_n_0,
      S(0) => ARDUINO_IO0_reg_i_770_n_0
    );
ARDUINO_IO0_reg_i_471: unisim.vcomponents.LUT5
    generic map(
      INIT => X"44CB4D8B"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      I4 => \sel0__0\(1),
      O => ARDUINO_IO0_reg_i_471_n_0
    );
ARDUINO_IO0_reg_i_472: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => \sel0__0\(4),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_472_n_0
    );
ARDUINO_IO0_reg_i_473: unisim.vcomponents.LUT5
    generic map(
      INIT => X"CCCCF8B8"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(1),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_473_n_0
    );
ARDUINO_IO0_reg_i_474: unisim.vcomponents.LUT5
    generic map(
      INIT => X"083C0338"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_474_n_0
    );
ARDUINO_IO0_reg_i_475: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_475_n_0
    );
ARDUINO_IO0_reg_i_476: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FE0500FF"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(3),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_476_n_0
    );
ARDUINO_IO0_reg_i_477: unisim.vcomponents.LUT5
    generic map(
      INIT => X"38313373"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(1),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_477_n_0
    );
ARDUINO_IO0_reg_i_478: unisim.vcomponents.LUT5
    generic map(
      INIT => X"C7C31CC7"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_478_n_0
    );
ARDUINO_IO0_reg_i_479: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_771_n_0,
      CO(3) => ARDUINO_IO0_reg_i_479_n_0,
      CO(2) => ARDUINO_IO0_reg_i_479_n_1,
      CO(1) => ARDUINO_IO0_reg_i_479_n_2,
      CO(0) => ARDUINO_IO0_reg_i_479_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_772_n_0,
      DI(2) => ARDUINO_IO0_reg_i_773_n_0,
      DI(1) => '1',
      DI(0) => ARDUINO_IO0_reg_i_774_n_0,
      O(3) => ARDUINO_IO0_reg_i_479_n_4,
      O(2) => ARDUINO_IO0_reg_i_479_n_5,
      O(1 downto 0) => \sec_cd_reg[2]_5\(1 downto 0),
      S(3) => ARDUINO_IO0_reg_i_775_n_0,
      S(2) => ARDUINO_IO0_reg_i_776_n_0,
      S(1) => '1',
      S(0) => ARDUINO_IO0_reg_i_777_n_0
    );
ARDUINO_IO0_reg_i_48: unisim.vcomponents.LUT6
    generic map(
      INIT => X"F24FFFFFF24F0000"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(3),
      I2 => min_cd(2),
      I3 => min_cd(4),
      I4 => \mode_reg_n_0_[0]\,
      I5 => ARDUINO_IO0_reg_i_106_n_0,
      O => ARDUINO_IO0_reg_i_48_n_0
    );
ARDUINO_IO0_reg_i_480: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => \sel0__0\(4),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_480_n_0
    );
ARDUINO_IO0_reg_i_481: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_481_n_0
    );
ARDUINO_IO0_reg_i_482: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F8FCF3F8"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_482_n_0
    );
ARDUINO_IO0_reg_i_483: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_483_n_0
    );
ARDUINO_IO0_reg_i_484: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FE0500FF"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(3),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_484_n_0
    );
ARDUINO_IO0_reg_i_485: unisim.vcomponents.LUT5
    generic map(
      INIT => X"C8C1F3B3"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(1),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_485_n_0
    );
ARDUINO_IO0_reg_i_486: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_778_n_3,
      I1 => ARDUINO_IO0_reg_i_779_n_0,
      I2 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_486_n_0
    );
ARDUINO_IO0_reg_i_487: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_487_n_0
    );
ARDUINO_IO0_reg_i_488: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_488_n_0
    );
ARDUINO_IO0_reg_i_489: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_489_n_0
    );
ARDUINO_IO0_reg_i_490: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_490_n_0
    );
ARDUINO_IO0_reg_i_491: unisim.vcomponents.LUT5
    generic map(
      INIT => X"40C04080"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      I4 => \sel0__0\(1),
      O => ARDUINO_IO0_reg_i_491_n_0
    );
ARDUINO_IO0_reg_i_492: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      O => ARDUINO_IO0_reg_i_492_n_0
    );
ARDUINO_IO0_reg_i_493: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8313"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_493_n_0
    );
ARDUINO_IO0_reg_i_494: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_494_n_0
    );
ARDUINO_IO0_reg_i_495: unisim.vcomponents.LUT5
    generic map(
      INIT => X"070F0F0F"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_495_n_0
    );
ARDUINO_IO0_reg_i_496: unisim.vcomponents.LUT5
    generic map(
      INIT => X"A70A0F08"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_496_n_0
    );
ARDUINO_IO0_reg_i_497: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_497_n_0
    );
ARDUINO_IO0_reg_i_498: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_498_n_0
    );
ARDUINO_IO0_reg_i_499: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_499_n_0
    );
ARDUINO_IO0_reg_i_5: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0033550FFF33550F"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_15_n_0,
      I1 => ARDUINO_IO0_reg_i_16_n_0,
      I2 => ARDUINO_IO0_reg_i_17_n_0,
      I3 => digit(0),
      I4 => digit(1),
      I5 => ARDUINO_IO0_reg_i_18_n_0,
      O => ARDUINO_IO0_reg_i_5_n_0
    );
ARDUINO_IO0_reg_i_50: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_108_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_50_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_50_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_50_O_UNCONNECTED(3 downto 2),
      O(1 downto 0) => \^arduino_io0_reg_i_110_0\(1 downto 0),
      S(3 downto 2) => B"00",
      S(1) => ARDUINO_IO0_reg_i_109_n_7,
      S(0) => ARDUINO_IO0_reg_i_110_n_4
    );
ARDUINO_IO0_reg_i_500: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_500_n_0
    );
ARDUINO_IO0_reg_i_501: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_781_n_0,
      CO(3) => ARDUINO_IO0_reg_i_501_n_0,
      CO(2) => ARDUINO_IO0_reg_i_501_n_1,
      CO(1) => ARDUINO_IO0_reg_i_501_n_2,
      CO(0) => ARDUINO_IO0_reg_i_501_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_254_n_7,
      DI(2) => ARDUINO_IO0_reg_i_507_n_4,
      DI(1) => ARDUINO_IO0_reg_i_507_n_5,
      DI(0) => ARDUINO_IO0_reg_i_507_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_785_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_782_n_0,
      S(2) => ARDUINO_IO0_reg_i_783_n_0,
      S(1) => ARDUINO_IO0_reg_i_784_n_0,
      S(0) => ARDUINO_IO0_reg_i_785_n_0
    );
ARDUINO_IO0_reg_i_502: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_253_n_7,
      I1 => ARDUINO_IO0_reg_i_254_n_5,
      O => ARDUINO_IO0_reg_i_502_n_0
    );
ARDUINO_IO0_reg_i_503: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_254_n_4,
      I1 => ARDUINO_IO0_reg_i_254_n_6,
      O => ARDUINO_IO0_reg_i_503_n_0
    );
ARDUINO_IO0_reg_i_504: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_254_n_5,
      I1 => ARDUINO_IO0_reg_i_254_n_7,
      O => ARDUINO_IO0_reg_i_504_n_0
    );
ARDUINO_IO0_reg_i_505: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_254_n_6,
      I1 => ARDUINO_IO0_reg_i_507_n_4,
      O => ARDUINO_IO0_reg_i_505_n_0
    );
ARDUINO_IO0_reg_i_506: unisim.vcomponents.LUT4
    generic map(
      INIT => X"A995"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_786_n_7,
      I1 => ARDUINO_IO0_reg_i_787_n_4,
      I2 => ARDUINO_IO0_reg_i_531_n_0,
      I3 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_506_n_0
    );
ARDUINO_IO0_reg_i_507: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_789_n_0,
      CO(3) => ARDUINO_IO0_reg_i_507_n_0,
      CO(2) => ARDUINO_IO0_reg_i_507_n_1,
      CO(1) => ARDUINO_IO0_reg_i_507_n_2,
      CO(0) => ARDUINO_IO0_reg_i_507_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_790_n_0,
      DI(2) => ARDUINO_IO0_reg_i_791_n_0,
      DI(1) => ARDUINO_IO0_reg_i_792_n_0,
      DI(0) => ARDUINO_IO0_reg_i_793_n_0,
      O(3) => ARDUINO_IO0_reg_i_507_n_4,
      O(2) => ARDUINO_IO0_reg_i_507_n_5,
      O(1) => ARDUINO_IO0_reg_i_507_n_6,
      O(0) => ARDUINO_IO0_reg_i_507_n_7,
      S(3) => ARDUINO_IO0_reg_i_794_n_0,
      S(2) => ARDUINO_IO0_reg_i_795_n_0,
      S(1) => ARDUINO_IO0_reg_i_796_n_0,
      S(0) => ARDUINO_IO0_reg_i_797_n_0
    );
ARDUINO_IO0_reg_i_508: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_787_n_5,
      I1 => ARDUINO_IO0_reg_i_788_n_3,
      I2 => ARDUINO_IO0_reg_i_531_n_0,
      O => ARDUINO_IO0_reg_i_508_n_0
    );
ARDUINO_IO0_reg_i_509: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_787_n_6,
      I1 => ARDUINO_IO0_reg_i_788_n_3,
      I2 => ARDUINO_IO0_reg_i_531_n_0,
      O => ARDUINO_IO0_reg_i_509_n_0
    );
ARDUINO_IO0_reg_i_51: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_111_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_51_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_51_n_1,
      CO(1) => ARDUINO_IO0_reg_i_51_n_2,
      CO(0) => ARDUINO_IO0_reg_i_51_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => \^arduino_io0_reg_i_110_0\(0),
      DI(1 downto 0) => \^arduino_io0_reg_i_221_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_51_O_UNCONNECTED(3 downto 0),
      S(3) => '0',
      S(2 downto 0) => ARDUINO_IO0_reg_i_36_1(2 downto 0)
    );
ARDUINO_IO0_reg_i_510: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_788_n_3,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_787_n_7,
      O => ARDUINO_IO0_reg_i_510_n_0
    );
ARDUINO_IO0_reg_i_511: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_531_n_0,
      I1 => ARDUINO_IO0_reg_i_788_n_3,
      I2 => ARDUINO_IO0_reg_i_798_n_4,
      O => ARDUINO_IO0_reg_i_511_n_0
    );
ARDUINO_IO0_reg_i_512: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_508_n_0,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_787_n_4,
      O => ARDUINO_IO0_reg_i_512_n_0
    );
ARDUINO_IO0_reg_i_513: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_787_n_5,
      I1 => ARDUINO_IO0_reg_i_788_n_3,
      I2 => ARDUINO_IO0_reg_i_531_n_0,
      I3 => ARDUINO_IO0_reg_i_509_n_0,
      O => ARDUINO_IO0_reg_i_513_n_0
    );
ARDUINO_IO0_reg_i_514: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_787_n_6,
      I1 => ARDUINO_IO0_reg_i_788_n_3,
      I2 => ARDUINO_IO0_reg_i_531_n_0,
      I3 => ARDUINO_IO0_reg_i_510_n_0,
      O => ARDUINO_IO0_reg_i_514_n_0
    );
ARDUINO_IO0_reg_i_515: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_788_n_3,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_787_n_7,
      I3 => ARDUINO_IO0_reg_i_511_n_0,
      O => ARDUINO_IO0_reg_i_515_n_0
    );
ARDUINO_IO0_reg_i_516: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_799_n_0,
      CO(3) => ARDUINO_IO0_reg_i_516_n_0,
      CO(2) => ARDUINO_IO0_reg_i_516_n_1,
      CO(1) => ARDUINO_IO0_reg_i_516_n_2,
      CO(0) => ARDUINO_IO0_reg_i_516_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_785_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_1094_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_516_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_255_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_52: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_115_n_0,
      CO(3) => ARDUINO_IO0_reg_i_52_n_0,
      CO(2) => ARDUINO_IO0_reg_i_52_n_1,
      CO(1) => ARDUINO_IO0_reg_i_52_n_2,
      CO(0) => ARDUINO_IO0_reg_i_52_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_116_n_0,
      DI(2) => ARDUINO_IO0_reg_i_117_n_0,
      DI(1) => ARDUINO_IO0_reg_i_118_n_0,
      DI(0) => ARDUINO_IO0_reg_i_119_n_0,
      O(3 downto 0) => \^arduino_io0_reg_i_123_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_120_n_0,
      S(2) => ARDUINO_IO0_reg_i_121_n_0,
      S(1) => ARDUINO_IO0_reg_i_122_n_0,
      S(0) => ARDUINO_IO0_reg_i_123_n_0
    );
ARDUINO_IO0_reg_i_521: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_804_n_0,
      CO(3) => ARDUINO_IO0_reg_i_521_n_0,
      CO(2) => ARDUINO_IO0_reg_i_521_n_1,
      CO(1) => ARDUINO_IO0_reg_i_521_n_2,
      CO(0) => ARDUINO_IO0_reg_i_521_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_805_n_0,
      DI(2) => ARDUINO_IO0_reg_i_806_n_0,
      DI(1) => ARDUINO_IO0_reg_i_521_1(0),
      DI(0) => ARDUINO_IO0_reg_i_808_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_521_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_809_n_0,
      S(2) => ARDUINO_IO0_reg_i_810_n_0,
      S(1) => ARDUINO_IO0_reg_i_811_n_0,
      S(0) => ARDUINO_IO0_reg_i_259_0(0)
    );
ARDUINO_IO0_reg_i_522: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_533_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_534_n_5,
      O => ARDUINO_IO0_reg_i_522_n_0
    );
ARDUINO_IO0_reg_i_524: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8EE8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_534_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_6,
      I2 => ARDUINO_IO0_reg_i_72_n_0,
      I3 => ARDUINO_IO0_reg_i_813_n_0,
      O => ARDUINO_IO0_reg_i_524_n_0
    );
ARDUINO_IO0_reg_i_525: unisim.vcomponents.LUT3
    generic map(
      INIT => X"8E"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_814_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_7,
      I2 => ARDUINO_IO0_reg_i_815_n_0,
      O => ARDUINO_IO0_reg_i_525_n_0
    );
ARDUINO_IO0_reg_i_526: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_533_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_534_n_4,
      I3 => ARDUINO_IO0_reg_i_522_n_0,
      O => ARDUINO_IO0_reg_i_526_n_0
    );
ARDUINO_IO0_reg_i_527: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_533_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_534_n_5,
      I3 => ARDUINO_IO0_reg_i_259_1(0),
      O => ARDUINO_IO0_reg_i_527_n_0
    );
ARDUINO_IO0_reg_i_528: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^arduino_io0_reg_i_844_0\(0),
      I1 => \^min_al_reg[5]_2\(0),
      I2 => \^min_al_reg[1]_4\(0),
      I3 => ARDUINO_IO0_reg_i_524_n_0,
      O => ARDUINO_IO0_reg_i_528_n_0
    );
ARDUINO_IO0_reg_i_529: unisim.vcomponents.LUT5
    generic map(
      INIT => X"96696996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_534_n_7,
      I1 => ARDUINO_IO0_reg_i_531_n_6,
      I2 => ARDUINO_IO0_reg_i_72_n_0,
      I3 => ARDUINO_IO0_reg_i_813_n_0,
      I4 => ARDUINO_IO0_reg_i_525_n_0,
      O => ARDUINO_IO0_reg_i_529_n_0
    );
ARDUINO_IO0_reg_i_53: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FE02"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_36_0(1),
      I1 => \^arduino_io0_reg_i_254_0\(1),
      I2 => ARDUINO_IO0_reg_i_126_n_1,
      I3 => \^arduino_io0_reg_i_267_0\(1),
      O => ARDUINO_IO0_reg_i_53_n_0
    );
ARDUINO_IO0_reg_i_530: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_533_n_0,
      CO(3) => ARDUINO_IO0_reg_i_530_n_0,
      CO(2) => ARDUINO_IO0_reg_i_530_n_1,
      CO(1) => ARDUINO_IO0_reg_i_530_n_2,
      CO(0) => ARDUINO_IO0_reg_i_530_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_816_n_0,
      DI(2) => ARDUINO_IO0_reg_i_817_n_0,
      DI(1) => ARDUINO_IO0_reg_i_818_n_0,
      DI(0) => '0',
      O(3) => ARDUINO_IO0_reg_i_530_n_4,
      O(2) => ARDUINO_IO0_reg_i_530_n_5,
      O(1) => ARDUINO_IO0_reg_i_530_n_6,
      O(0) => ARDUINO_IO0_reg_i_530_n_7,
      S(3) => ARDUINO_IO0_reg_i_819_n_0,
      S(2) => ARDUINO_IO0_reg_i_820_n_0,
      S(1) => ARDUINO_IO0_reg_i_821_n_0,
      S(0) => ARDUINO_IO0_reg_i_822_n_0
    );
ARDUINO_IO0_reg_i_531: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_823_n_0,
      CO(3) => ARDUINO_IO0_reg_i_531_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_531_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_531_n_2,
      CO(0) => ARDUINO_IO0_reg_i_531_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => ARDUINO_IO0_reg_i_824_n_0,
      DI(1) => ARDUINO_IO0_reg_i_825_n_0,
      DI(0) => ARDUINO_IO0_reg_i_826_n_0,
      O(3) => NLW_ARDUINO_IO0_reg_i_531_O_UNCONNECTED(3),
      O(2) => \^min_al_reg[5]_2\(0),
      O(1) => ARDUINO_IO0_reg_i_531_n_6,
      O(0) => ARDUINO_IO0_reg_i_531_n_7,
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_827_n_0,
      S(1) => ARDUINO_IO0_reg_i_828_n_0,
      S(0) => ARDUINO_IO0_reg_i_829_n_0
    );
ARDUINO_IO0_reg_i_532: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_534_n_0,
      CO(3) => ARDUINO_IO0_reg_i_532_n_0,
      CO(2) => ARDUINO_IO0_reg_i_532_n_1,
      CO(1) => ARDUINO_IO0_reg_i_532_n_2,
      CO(0) => ARDUINO_IO0_reg_i_532_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_830_n_0,
      DI(2) => ARDUINO_IO0_reg_i_830_n_0,
      DI(1) => ARDUINO_IO0_reg_i_830_n_0,
      DI(0) => ARDUINO_IO0_reg_i_830_n_0,
      O(3) => ARDUINO_IO0_reg_i_532_n_4,
      O(2) => ARDUINO_IO0_reg_i_532_n_5,
      O(1) => ARDUINO_IO0_reg_i_532_n_6,
      O(0) => ARDUINO_IO0_reg_i_532_n_7,
      S(3) => ARDUINO_IO0_reg_i_831_n_0,
      S(2) => ARDUINO_IO0_reg_i_832_n_0,
      S(1) => ARDUINO_IO0_reg_i_833_n_0,
      S(0) => ARDUINO_IO0_reg_i_834_n_0
    );
ARDUINO_IO0_reg_i_533: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_533_n_0,
      CO(2) => ARDUINO_IO0_reg_i_533_n_1,
      CO(1) => ARDUINO_IO0_reg_i_533_n_2,
      CO(0) => ARDUINO_IO0_reg_i_533_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_835_n_0,
      DI(2) => ARDUINO_IO0_reg_i_836_n_0,
      DI(1) => ARDUINO_IO0_reg_i_837_n_0,
      DI(0) => '1',
      O(3) => ARDUINO_IO0_reg_i_533_n_4,
      O(2) => ARDUINO_IO0_reg_i_533_n_5,
      O(1) => \^min_al_reg[1]_4\(0),
      O(0) => NLW_ARDUINO_IO0_reg_i_533_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_838_n_0,
      S(1) => ARDUINO_IO0_reg_i_839_n_0,
      S(0) => ARDUINO_IO0_reg_i_840_n_0
    );
ARDUINO_IO0_reg_i_534: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_814_n_0,
      CO(3) => ARDUINO_IO0_reg_i_534_n_0,
      CO(2) => ARDUINO_IO0_reg_i_534_n_1,
      CO(1) => ARDUINO_IO0_reg_i_534_n_2,
      CO(0) => ARDUINO_IO0_reg_i_534_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_830_n_0,
      DI(2) => ARDUINO_IO0_reg_i_830_n_0,
      DI(1) => ARDUINO_IO0_reg_i_830_n_0,
      DI(0) => ARDUINO_IO0_reg_i_830_n_0,
      O(3) => ARDUINO_IO0_reg_i_534_n_4,
      O(2) => ARDUINO_IO0_reg_i_534_n_5,
      O(1) => \^arduino_io0_reg_i_844_0\(0),
      O(0) => ARDUINO_IO0_reg_i_534_n_7,
      S(3) => ARDUINO_IO0_reg_i_841_n_0,
      S(2) => ARDUINO_IO0_reg_i_842_n_0,
      S(1) => ARDUINO_IO0_reg_i_843_n_0,
      S(0) => ARDUINO_IO0_reg_i_844_n_0
    );
ARDUINO_IO0_reg_i_535: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_845_n_0,
      CO(3) => ARDUINO_IO0_reg_i_535_n_0,
      CO(2) => ARDUINO_IO0_reg_i_535_n_1,
      CO(1) => ARDUINO_IO0_reg_i_535_n_2,
      CO(0) => ARDUINO_IO0_reg_i_535_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_276_n_7,
      DI(2) => ARDUINO_IO0_reg_i_546_n_4,
      DI(1) => ARDUINO_IO0_reg_i_546_n_5,
      DI(0) => ARDUINO_IO0_reg_i_546_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_849_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_846_n_0,
      S(2) => ARDUINO_IO0_reg_i_847_n_0,
      S(1) => ARDUINO_IO0_reg_i_848_n_0,
      S(0) => ARDUINO_IO0_reg_i_849_n_0
    );
ARDUINO_IO0_reg_i_536: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_134_n_7,
      I1 => ARDUINO_IO0_reg_i_276_n_5,
      O => ARDUINO_IO0_reg_i_536_n_0
    );
ARDUINO_IO0_reg_i_537: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_276_n_4,
      I1 => ARDUINO_IO0_reg_i_276_n_6,
      O => ARDUINO_IO0_reg_i_537_n_0
    );
ARDUINO_IO0_reg_i_538: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_276_n_5,
      I1 => ARDUINO_IO0_reg_i_276_n_7,
      O => ARDUINO_IO0_reg_i_538_n_0
    );
ARDUINO_IO0_reg_i_539: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_276_n_6,
      I1 => ARDUINO_IO0_reg_i_546_n_4,
      O => ARDUINO_IO0_reg_i_539_n_0
    );
ARDUINO_IO0_reg_i_540: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_540_n_0
    );
ARDUINO_IO0_reg_i_541: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_586_n_0,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_585_n_3,
      O => ARDUINO_IO0_reg_i_541_n_0
    );
ARDUINO_IO0_reg_i_542: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_542_n_0
    );
ARDUINO_IO0_reg_i_543: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_543_n_0
    );
ARDUINO_IO0_reg_i_544: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_544_n_0
    );
ARDUINO_IO0_reg_i_545: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_545_n_0
    );
ARDUINO_IO0_reg_i_546: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_850_n_0,
      CO(3) => ARDUINO_IO0_reg_i_546_n_0,
      CO(2) => ARDUINO_IO0_reg_i_546_n_1,
      CO(1) => ARDUINO_IO0_reg_i_546_n_2,
      CO(0) => ARDUINO_IO0_reg_i_546_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_851_n_0,
      DI(2) => ARDUINO_IO0_reg_i_852_n_0,
      DI(1) => ARDUINO_IO0_reg_i_853_n_0,
      DI(0) => ARDUINO_IO0_reg_i_854_n_0,
      O(3) => ARDUINO_IO0_reg_i_546_n_4,
      O(2) => ARDUINO_IO0_reg_i_546_n_5,
      O(1) => ARDUINO_IO0_reg_i_546_n_6,
      O(0) => ARDUINO_IO0_reg_i_546_n_7,
      S(3) => ARDUINO_IO0_reg_i_855_n_0,
      S(2) => ARDUINO_IO0_reg_i_856_n_0,
      S(1) => ARDUINO_IO0_reg_i_857_n_0,
      S(0) => ARDUINO_IO0_reg_i_858_n_0
    );
ARDUINO_IO0_reg_i_547: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_555_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_547_n_0
    );
ARDUINO_IO0_reg_i_548: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_555_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_548_n_0
    );
ARDUINO_IO0_reg_i_549: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_555_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_549_n_0
    );
ARDUINO_IO0_reg_i_55: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_128_n_0,
      CO(3) => ARDUINO_IO0_reg_i_55_n_0,
      CO(2) => ARDUINO_IO0_reg_i_55_n_1,
      CO(1) => ARDUINO_IO0_reg_i_55_n_2,
      CO(0) => ARDUINO_IO0_reg_i_55_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_56_n_7,
      DI(2) => ARDUINO_IO0_reg_i_57_n_4,
      DI(1) => ARDUINO_IO0_reg_i_57_n_5,
      DI(0) => ARDUINO_IO0_reg_i_57_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_132_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_129_n_0,
      S(2) => ARDUINO_IO0_reg_i_130_n_0,
      S(1) => ARDUINO_IO0_reg_i_131_n_0,
      S(0) => ARDUINO_IO0_reg_i_132_n_0
    );
ARDUINO_IO0_reg_i_550: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_859_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_550_n_0
    );
ARDUINO_IO0_reg_i_551: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_158_n_0,
      I1 => ARDUINO_IO0_reg_i_275_n_3,
      I2 => ARDUINO_IO0_reg_i_555_n_4,
      I3 => ARDUINO_IO0_reg_i_547_n_0,
      O => ARDUINO_IO0_reg_i_551_n_0
    );
ARDUINO_IO0_reg_i_552: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_555_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_548_n_0,
      O => ARDUINO_IO0_reg_i_552_n_0
    );
ARDUINO_IO0_reg_i_553: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_555_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_549_n_0,
      O => ARDUINO_IO0_reg_i_553_n_0
    );
ARDUINO_IO0_reg_i_554: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_555_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_550_n_0,
      O => ARDUINO_IO0_reg_i_554_n_0
    );
ARDUINO_IO0_reg_i_555: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_859_n_0,
      CO(3) => ARDUINO_IO0_reg_i_555_n_0,
      CO(2) => ARDUINO_IO0_reg_i_555_n_1,
      CO(1) => ARDUINO_IO0_reg_i_555_n_2,
      CO(0) => ARDUINO_IO0_reg_i_555_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_541_n_0,
      DI(2) => ARDUINO_IO0_reg_i_541_n_0,
      DI(1) => ARDUINO_IO0_reg_i_541_n_0,
      DI(0) => ARDUINO_IO0_reg_i_541_n_0,
      O(3) => ARDUINO_IO0_reg_i_555_n_4,
      O(2) => ARDUINO_IO0_reg_i_555_n_5,
      O(1) => ARDUINO_IO0_reg_i_555_n_6,
      O(0) => ARDUINO_IO0_reg_i_555_n_7,
      S(3) => ARDUINO_IO0_reg_i_860_n_0,
      S(2) => ARDUINO_IO0_reg_i_861_n_0,
      S(1) => ARDUINO_IO0_reg_i_862_n_0,
      S(0) => ARDUINO_IO0_reg_i_863_n_0
    );
ARDUINO_IO0_reg_i_556: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_556_n_0
    );
ARDUINO_IO0_reg_i_557: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_557_n_0
    );
ARDUINO_IO0_reg_i_558: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_558_n_0
    );
ARDUINO_IO0_reg_i_559: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_559_n_0
    );
ARDUINO_IO0_reg_i_56: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_57_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_56_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_56_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_56_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_133_n_0
    );
ARDUINO_IO0_reg_i_560: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_864_n_0,
      CO(3) => ARDUINO_IO0_reg_i_560_n_0,
      CO(2) => ARDUINO_IO0_reg_i_560_n_1,
      CO(1) => ARDUINO_IO0_reg_i_560_n_2,
      CO(0) => ARDUINO_IO0_reg_i_560_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_849_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_1148_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_560_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_286_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_565: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_877_0\(2),
      I1 => \^min_reg[2]_1\(2),
      O => ARDUINO_IO0_reg_i_565_n_0
    );
ARDUINO_IO0_reg_i_566: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_877_0\(1),
      I1 => \^min_reg[2]_1\(1),
      O => ARDUINO_IO0_reg_i_566_n_0
    );
ARDUINO_IO0_reg_i_567: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_877_0\(0),
      I1 => \^min_reg[2]_1\(0),
      O => ARDUINO_IO0_reg_i_567_n_0
    );
ARDUINO_IO0_reg_i_57: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_134_n_0,
      CO(3) => ARDUINO_IO0_reg_i_57_n_0,
      CO(2) => ARDUINO_IO0_reg_i_57_n_1,
      CO(1) => ARDUINO_IO0_reg_i_57_n_2,
      CO(0) => ARDUINO_IO0_reg_i_57_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_135_n_0,
      DI(2) => ARDUINO_IO0_reg_i_136_n_0,
      DI(1) => ARDUINO_IO0_reg_i_137_n_0,
      DI(0) => ARDUINO_IO0_reg_i_138_n_0,
      O(3) => ARDUINO_IO0_reg_i_57_n_4,
      O(2) => ARDUINO_IO0_reg_i_57_n_5,
      O(1) => ARDUINO_IO0_reg_i_57_n_6,
      O(0) => ARDUINO_IO0_reg_i_57_n_7,
      S(3) => ARDUINO_IO0_reg_i_139_n_0,
      S(2) => ARDUINO_IO0_reg_i_140_n_0,
      S(1) => ARDUINO_IO0_reg_i_141_n_0,
      S(0) => ARDUINO_IO0_reg_i_142_n_0
    );
ARDUINO_IO0_reg_i_571: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_877_0\(0),
      I1 => \^min_reg[2]_1\(0),
      O => ARDUINO_IO0_reg_i_571_n_0
    );
ARDUINO_IO0_reg_i_572: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_869_n_0,
      CO(3) => ARDUINO_IO0_reg_i_572_n_0,
      CO(2) => ARDUINO_IO0_reg_i_572_n_1,
      CO(1) => ARDUINO_IO0_reg_i_572_n_2,
      CO(0) => ARDUINO_IO0_reg_i_572_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_870_n_0,
      DI(2) => ARDUINO_IO0_reg_i_871_n_0,
      DI(1) => ARDUINO_IO0_reg_i_872_n_0,
      DI(0) => ARDUINO_IO0_reg_i_873_n_0,
      O(3 downto 0) => \^arduino_io0_reg_i_877_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_874_n_0,
      S(2) => ARDUINO_IO0_reg_i_875_n_0,
      S(1) => ARDUINO_IO0_reg_i_876_n_0,
      S(0) => ARDUINO_IO0_reg_i_877_n_0
    );
ARDUINO_IO0_reg_i_573: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_878_n_4,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      O => ARDUINO_IO0_reg_i_573_n_0
    );
ARDUINO_IO0_reg_i_574: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_574_n_0
    );
ARDUINO_IO0_reg_i_575: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_575_n_0
    );
ARDUINO_IO0_reg_i_576: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_317_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_576_n_0
    );
ARDUINO_IO0_reg_i_577: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_573_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_577_n_0
    );
ARDUINO_IO0_reg_i_578: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_578_n_0,
      CO(2) => ARDUINO_IO0_reg_i_578_n_1,
      CO(1) => ARDUINO_IO0_reg_i_578_n_2,
      CO(0) => ARDUINO_IO0_reg_i_578_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_879_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^min_reg[2]_1\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_578_O_UNCONNECTED(0),
      S(3) => ARDUINO_IO0_reg_i_880_n_0,
      S(2) => ARDUINO_IO0_reg_i_881_n_0,
      S(1) => ARDUINO_IO0_reg_i_882_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_579: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0FCF08C"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_579_n_0
    );
ARDUINO_IO0_reg_i_58: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_143_n_0,
      CO(3) => ARDUINO_IO0_reg_i_58_n_0,
      CO(2) => ARDUINO_IO0_reg_i_58_n_1,
      CO(1) => ARDUINO_IO0_reg_i_58_n_2,
      CO(0) => ARDUINO_IO0_reg_i_58_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_132_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_272_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_58_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_26_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_580: unisim.vcomponents.LUT5
    generic map(
      INIT => X"230C023C"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_580_n_0
    );
ARDUINO_IO0_reg_i_581: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0C1F1C1F"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_581_n_0
    );
ARDUINO_IO0_reg_i_582: unisim.vcomponents.LUT5
    generic map(
      INIT => X"2CCFCDCF"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_582_n_0
    );
ARDUINO_IO0_reg_i_583: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_583_n_0
    );
ARDUINO_IO0_reg_i_584: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F3FF37FF"
    )
        port map (
      I0 => min(1),
      I1 => min(4),
      I2 => min(3),
      I3 => min(5),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_584_n_0
    );
ARDUINO_IO0_reg_i_585: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_878_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_585_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_585_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_585_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => B"0001"
    );
ARDUINO_IO0_reg_i_586: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_883_n_0,
      CO(3) => ARDUINO_IO0_reg_i_586_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_586_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_586_n_2,
      CO(0) => ARDUINO_IO0_reg_i_586_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => ARDUINO_IO0_reg_i_884_n_0,
      DI(1) => ARDUINO_IO0_reg_i_885_n_0,
      DI(0) => ARDUINO_IO0_reg_i_886_n_0,
      O(3) => NLW_ARDUINO_IO0_reg_i_586_O_UNCONNECTED(3),
      O(2 downto 1) => \^min_reg[5]_1\(1 downto 0),
      O(0) => ARDUINO_IO0_reg_i_586_n_7,
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_887_n_0,
      S(1) => ARDUINO_IO0_reg_i_888_n_0,
      S(0) => ARDUINO_IO0_reg_i_889_n_0
    );
ARDUINO_IO0_reg_i_587: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_890_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_587_CO_UNCONNECTED(3 downto 1),
      CO(0) => \^arduino_io0_reg_i_890_0\(0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_587_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => B"0001"
    );
ARDUINO_IO0_reg_i_588: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_891_n_0,
      CO(3) => ARDUINO_IO0_reg_i_588_n_0,
      CO(2) => ARDUINO_IO0_reg_i_588_n_1,
      CO(1) => ARDUINO_IO0_reg_i_588_n_2,
      CO(0) => ARDUINO_IO0_reg_i_588_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_338_n_7,
      DI(2) => ARDUINO_IO0_reg_i_595_n_4,
      DI(1) => ARDUINO_IO0_reg_i_595_n_5,
      DI(0) => ARDUINO_IO0_reg_i_595_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_592_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_895_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_892_n_0,
      S(2) => ARDUINO_IO0_reg_i_893_n_0,
      S(1) => ARDUINO_IO0_reg_i_894_n_0,
      S(0) => ARDUINO_IO0_reg_i_895_n_0
    );
ARDUINO_IO0_reg_i_589: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_165_n_7,
      I1 => ARDUINO_IO0_reg_i_338_n_5,
      O => ARDUINO_IO0_reg_i_589_n_0
    );
ARDUINO_IO0_reg_i_590: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_338_n_4,
      I1 => ARDUINO_IO0_reg_i_338_n_6,
      O => ARDUINO_IO0_reg_i_590_n_0
    );
ARDUINO_IO0_reg_i_591: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_338_n_5,
      I1 => ARDUINO_IO0_reg_i_338_n_7,
      O => ARDUINO_IO0_reg_i_591_n_0
    );
ARDUINO_IO0_reg_i_592: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_338_n_6,
      I1 => ARDUINO_IO0_reg_i_595_n_4,
      O => ARDUINO_IO0_reg_i_592_n_0
    );
ARDUINO_IO0_reg_i_593: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_604_n_0,
      CO(3) => ARDUINO_IO0_reg_i_593_n_0,
      CO(2) => ARDUINO_IO0_reg_i_593_n_1,
      CO(1) => ARDUINO_IO0_reg_i_593_n_2,
      CO(0) => ARDUINO_IO0_reg_i_593_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_896_n_0,
      DI(2) => ARDUINO_IO0_reg_i_896_n_0,
      DI(1) => ARDUINO_IO0_reg_i_896_n_0,
      DI(0) => ARDUINO_IO0_reg_i_896_n_0,
      O(3) => ARDUINO_IO0_reg_i_593_n_4,
      O(2) => ARDUINO_IO0_reg_i_593_n_5,
      O(1) => ARDUINO_IO0_reg_i_593_n_6,
      O(0) => ARDUINO_IO0_reg_i_593_n_7,
      S(3) => ARDUINO_IO0_reg_i_897_n_0,
      S(2) => ARDUINO_IO0_reg_i_898_n_0,
      S(1) => ARDUINO_IO0_reg_i_899_n_0,
      S(0) => ARDUINO_IO0_reg_i_900_n_0
    );
ARDUINO_IO0_reg_i_594: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_593_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_594_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_594_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_594_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_901_n_0
    );
ARDUINO_IO0_reg_i_595: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_902_n_0,
      CO(3) => ARDUINO_IO0_reg_i_595_n_0,
      CO(2) => ARDUINO_IO0_reg_i_595_n_1,
      CO(1) => ARDUINO_IO0_reg_i_595_n_2,
      CO(0) => ARDUINO_IO0_reg_i_595_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_903_n_0,
      DI(2) => ARDUINO_IO0_reg_i_904_n_0,
      DI(1) => ARDUINO_IO0_reg_i_905_n_0,
      DI(0) => ARDUINO_IO0_reg_i_906_n_0,
      O(3) => ARDUINO_IO0_reg_i_595_n_4,
      O(2) => ARDUINO_IO0_reg_i_595_n_5,
      O(1) => ARDUINO_IO0_reg_i_595_n_6,
      O(0) => ARDUINO_IO0_reg_i_595_n_7,
      S(3) => ARDUINO_IO0_reg_i_907_n_0,
      S(2) => ARDUINO_IO0_reg_i_908_n_0,
      S(1) => ARDUINO_IO0_reg_i_909_n_0,
      S(0) => ARDUINO_IO0_reg_i_910_n_0
    );
ARDUINO_IO0_reg_i_596: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_604_n_5,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_596_n_0
    );
ARDUINO_IO0_reg_i_597: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_604_n_6,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_597_n_0
    );
ARDUINO_IO0_reg_i_598: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => \^co\(0),
      I1 => ARDUINO_IO0_reg_i_361_n_0,
      I2 => ARDUINO_IO0_reg_i_604_n_7,
      O => ARDUINO_IO0_reg_i_598_n_0
    );
ARDUINO_IO0_reg_i_599: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => \^co\(0),
      I1 => ARDUINO_IO0_reg_i_361_n_0,
      I2 => ARDUINO_IO0_reg_i_911_n_4,
      O => ARDUINO_IO0_reg_i_599_n_0
    );
ARDUINO_IO0_reg_i_6: unisim.vcomponents.LUT6
    generic map(
      INIT => X"E0E32023ECEF2C2F"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_19_n_0,
      I1 => digit(1),
      I2 => digit(0),
      I3 => ARDUINO_IO0_reg_i_20_n_0,
      I4 => ARDUINO_IO0_reg_i_21_n_0,
      I5 => ARDUINO_IO0_reg_i_22_n_0,
      O => ARDUINO_IO0_reg_i_6_n_0
    );
ARDUINO_IO0_reg_i_600: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^co\(0),
      I1 => ARDUINO_IO0_reg_i_361_n_0,
      I2 => ARDUINO_IO0_reg_i_604_n_4,
      I3 => ARDUINO_IO0_reg_i_596_n_0,
      O => ARDUINO_IO0_reg_i_600_n_0
    );
ARDUINO_IO0_reg_i_601: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_604_n_5,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_597_n_0,
      O => ARDUINO_IO0_reg_i_601_n_0
    );
ARDUINO_IO0_reg_i_602: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_604_n_6,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_598_n_0,
      O => ARDUINO_IO0_reg_i_602_n_0
    );
ARDUINO_IO0_reg_i_603: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^co\(0),
      I1 => ARDUINO_IO0_reg_i_361_n_0,
      I2 => ARDUINO_IO0_reg_i_604_n_7,
      I3 => ARDUINO_IO0_reg_i_599_n_0,
      O => ARDUINO_IO0_reg_i_603_n_0
    );
ARDUINO_IO0_reg_i_604: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_911_n_0,
      CO(3) => ARDUINO_IO0_reg_i_604_n_0,
      CO(2) => ARDUINO_IO0_reg_i_604_n_1,
      CO(1) => ARDUINO_IO0_reg_i_604_n_2,
      CO(0) => ARDUINO_IO0_reg_i_604_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_896_n_0,
      DI(2) => ARDUINO_IO0_reg_i_896_n_0,
      DI(1) => ARDUINO_IO0_reg_i_896_n_0,
      DI(0) => ARDUINO_IO0_reg_i_896_n_0,
      O(3) => ARDUINO_IO0_reg_i_604_n_4,
      O(2) => ARDUINO_IO0_reg_i_604_n_5,
      O(1) => ARDUINO_IO0_reg_i_604_n_6,
      O(0) => ARDUINO_IO0_reg_i_604_n_7,
      S(3) => ARDUINO_IO0_reg_i_912_n_0,
      S(2) => ARDUINO_IO0_reg_i_913_n_0,
      S(1) => ARDUINO_IO0_reg_i_914_n_0,
      S(0) => ARDUINO_IO0_reg_i_915_n_0
    );
ARDUINO_IO0_reg_i_605: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_916_n_0,
      CO(3) => ARDUINO_IO0_reg_i_605_n_0,
      CO(2) => ARDUINO_IO0_reg_i_605_n_1,
      CO(1) => ARDUINO_IO0_reg_i_605_n_2,
      CO(0) => ARDUINO_IO0_reg_i_605_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_895_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_605_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_347_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_610: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_610_n_0,
      CO(2) => ARDUINO_IO0_reg_i_610_n_1,
      CO(1) => ARDUINO_IO0_reg_i_610_n_2,
      CO(0) => ARDUINO_IO0_reg_i_610_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_921_n_0,
      DI(2) => ARDUINO_IO0_reg_i_922_n_0,
      DI(1) => ARDUINO_IO0_reg_i_923_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_610_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_352_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_927_n_0
    );
ARDUINO_IO0_reg_i_611: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FFA8A800"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(2),
      I2 => min_cd(3),
      I3 => ARDUINO_IO0_reg_i_619_n_5,
      I4 => ARDUINO_IO0_reg_i_626_n_4,
      O => ARDUINO_IO0_reg_i_611_n_0
    );
ARDUINO_IO0_reg_i_612: unisim.vcomponents.LUT6
    generic map(
      INIT => X"EAFAAFEA80A00A80"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_619_n_6,
      I1 => min_cd(1),
      I2 => min_cd(3),
      I3 => min_cd(4),
      I4 => min_cd(2),
      I5 => ARDUINO_IO0_reg_i_626_n_5,
      O => ARDUINO_IO0_reg_i_612_n_0
    );
ARDUINO_IO0_reg_i_614: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1233_0\(3),
      I1 => \^min_cd_reg[4]_1\(0),
      O => ARDUINO_IO0_reg_i_614_n_0
    );
ARDUINO_IO0_reg_i_615: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_611_n_0,
      I1 => ARDUINO_IO0_reg_i_619_n_4,
      I2 => ARDUINO_IO0_reg_i_362_n_7,
      I3 => ARDUINO_IO0_reg_i_73_n_0,
      O => ARDUINO_IO0_reg_i_615_n_0
    );
ARDUINO_IO0_reg_i_616: unisim.vcomponents.LUT6
    generic map(
      INIT => X"6969699996969666"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_612_n_0,
      I1 => ARDUINO_IO0_reg_i_619_n_5,
      I2 => min_cd(4),
      I3 => min_cd(2),
      I4 => min_cd(3),
      I5 => ARDUINO_IO0_reg_i_626_n_4,
      O => ARDUINO_IO0_reg_i_616_n_0
    );
ARDUINO_IO0_reg_i_617: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => DI(0),
      I1 => ARDUINO_IO0_reg_i_73_n_0,
      I2 => ARDUINO_IO0_reg_i_619_n_6,
      I3 => ARDUINO_IO0_reg_i_626_n_5,
      O => ARDUINO_IO0_reg_i_617_n_0
    );
ARDUINO_IO0_reg_i_619: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_928_n_0,
      CO(3) => ARDUINO_IO0_reg_i_619_n_0,
      CO(2) => ARDUINO_IO0_reg_i_619_n_1,
      CO(1) => ARDUINO_IO0_reg_i_619_n_2,
      CO(0) => ARDUINO_IO0_reg_i_619_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_631_n_0,
      DI(2) => ARDUINO_IO0_reg_i_631_n_0,
      DI(1) => ARDUINO_IO0_reg_i_631_n_0,
      DI(0) => ARDUINO_IO0_reg_i_631_n_0,
      O(3) => ARDUINO_IO0_reg_i_619_n_4,
      O(2) => ARDUINO_IO0_reg_i_619_n_5,
      O(1) => ARDUINO_IO0_reg_i_619_n_6,
      O(0) => ARDUINO_IO0_reg_i_932_0(0),
      S(3) => ARDUINO_IO0_reg_i_929_n_0,
      S(2) => ARDUINO_IO0_reg_i_930_n_0,
      S(1) => ARDUINO_IO0_reg_i_931_n_0,
      S(0) => ARDUINO_IO0_reg_i_932_n_0
    );
ARDUINO_IO0_reg_i_62: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_148_n_0,
      CO(3) => ARDUINO_IO0_reg_i_62_n_0,
      CO(2) => ARDUINO_IO0_reg_i_62_n_1,
      CO(1) => ARDUINO_IO0_reg_i_62_n_2,
      CO(0) => ARDUINO_IO0_reg_i_62_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_149_n_0,
      DI(2) => ARDUINO_IO0_reg_i_62_1(0),
      DI(1) => ARDUINO_IO0_reg_i_151_n_0,
      DI(0) => ARDUINO_IO0_reg_i_152_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_62_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_153_n_0,
      S(2) => ARDUINO_IO0_reg_i_154_n_0,
      S(1) => ARDUINO_IO0_reg_i_155_n_0,
      S(0) => ARDUINO_IO0_reg_i_156_n_0
    );
ARDUINO_IO0_reg_i_620: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_620_n_0
    );
ARDUINO_IO0_reg_i_621: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(2),
      I2 => min_cd(3),
      O => ARDUINO_IO0_reg_i_621_n_0
    );
ARDUINO_IO0_reg_i_622: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(3),
      I2 => min_cd(4),
      I3 => min_cd(2),
      O => ARDUINO_IO0_reg_i_622_n_0
    );
ARDUINO_IO0_reg_i_623: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_623_n_0
    );
ARDUINO_IO0_reg_i_624: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8133"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(4),
      I2 => min_cd(2),
      I3 => min_cd(3),
      O => ARDUINO_IO0_reg_i_624_n_0
    );
ARDUINO_IO0_reg_i_625: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => min_cd(2),
      I1 => min_cd(4),
      I2 => min_cd(3),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_625_n_0
    );
ARDUINO_IO0_reg_i_626: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_933_n_0,
      CO(3) => ARDUINO_IO0_reg_i_626_n_0,
      CO(2) => ARDUINO_IO0_reg_i_626_n_1,
      CO(1) => ARDUINO_IO0_reg_i_626_n_2,
      CO(0) => ARDUINO_IO0_reg_i_626_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_934_n_0,
      DI(2 downto 1) => B"11",
      DI(0) => ARDUINO_IO0_reg_i_935_n_0,
      O(3) => ARDUINO_IO0_reg_i_626_n_4,
      O(2) => ARDUINO_IO0_reg_i_626_n_5,
      O(1 downto 0) => \^min_cd_reg[4]_1\(1 downto 0),
      S(3) => ARDUINO_IO0_reg_i_936_n_0,
      S(2) => ARDUINO_IO0_reg_i_937_n_0,
      S(1 downto 0) => B"11"
    );
ARDUINO_IO0_reg_i_627: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(2),
      I2 => min_cd(3),
      O => ARDUINO_IO0_reg_i_627_n_0
    );
ARDUINO_IO0_reg_i_628: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8C38"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(3),
      I2 => min_cd(4),
      I3 => min_cd(2),
      O => ARDUINO_IO0_reg_i_628_n_0
    );
ARDUINO_IO0_reg_i_629: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_629_n_0
    );
ARDUINO_IO0_reg_i_63: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_157_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_159_n_5,
      O => ARDUINO_IO0_reg_i_63_n_0
    );
ARDUINO_IO0_reg_i_630: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8133"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(4),
      I2 => min_cd(2),
      I3 => min_cd(3),
      O => ARDUINO_IO0_reg_i_630_n_0
    );
ARDUINO_IO0_reg_i_631: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_938_n_0,
      I1 => ARDUINO_IO0_reg_i_939_n_1,
      I2 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_631_n_0
    );
ARDUINO_IO0_reg_i_632: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_632_n_0
    );
ARDUINO_IO0_reg_i_633: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_633_n_0
    );
ARDUINO_IO0_reg_i_634: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_634_n_0
    );
ARDUINO_IO0_reg_i_635: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_635_n_0
    );
ARDUINO_IO0_reg_i_636: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_636_n_0
    );
ARDUINO_IO0_reg_i_637: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_637_n_0
    );
ARDUINO_IO0_reg_i_638: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7AF8"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_638_n_0
    );
ARDUINO_IO0_reg_i_639: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_639_n_0
    );
ARDUINO_IO0_reg_i_64: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_157_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_159_n_6,
      O => ARDUINO_IO0_reg_i_64_n_0
    );
ARDUINO_IO0_reg_i_640: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_640_n_0
    );
ARDUINO_IO0_reg_i_641: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_641_n_0
    );
ARDUINO_IO0_reg_i_642: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_642_n_0
    );
ARDUINO_IO0_reg_i_643: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_941_n_0,
      CO(3) => ARDUINO_IO0_reg_i_643_n_0,
      CO(2) => ARDUINO_IO0_reg_i_643_n_1,
      CO(1) => ARDUINO_IO0_reg_i_643_n_2,
      CO(0) => ARDUINO_IO0_reg_i_643_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_369_n_7,
      DI(2) => ARDUINO_IO0_reg_i_649_n_4,
      DI(1) => ARDUINO_IO0_reg_i_649_n_5,
      DI(0) => ARDUINO_IO0_reg_i_649_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_647_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_945_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_942_n_0,
      S(2) => ARDUINO_IO0_reg_i_943_n_0,
      S(1) => ARDUINO_IO0_reg_i_944_n_0,
      S(0) => ARDUINO_IO0_reg_i_945_n_0
    );
ARDUINO_IO0_reg_i_644: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_368_n_7,
      I1 => ARDUINO_IO0_reg_i_369_n_5,
      O => ARDUINO_IO0_reg_i_644_n_0
    );
ARDUINO_IO0_reg_i_645: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_369_n_4,
      I1 => ARDUINO_IO0_reg_i_369_n_6,
      O => ARDUINO_IO0_reg_i_645_n_0
    );
ARDUINO_IO0_reg_i_646: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_369_n_5,
      I1 => ARDUINO_IO0_reg_i_369_n_7,
      O => ARDUINO_IO0_reg_i_646_n_0
    );
ARDUINO_IO0_reg_i_647: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_369_n_6,
      I1 => ARDUINO_IO0_reg_i_649_n_4,
      O => ARDUINO_IO0_reg_i_647_n_0
    );
ARDUINO_IO0_reg_i_648: unisim.vcomponents.LUT4
    generic map(
      INIT => X"C993"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_946_n_4,
      I1 => ARDUINO_IO0_reg_i_947_n_7,
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => \^hour_al_reg[1]_3\(0),
      O => ARDUINO_IO0_reg_i_648_n_0
    );
ARDUINO_IO0_reg_i_649: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_948_n_0,
      CO(3) => ARDUINO_IO0_reg_i_649_n_0,
      CO(2) => ARDUINO_IO0_reg_i_649_n_1,
      CO(1) => ARDUINO_IO0_reg_i_649_n_2,
      CO(0) => ARDUINO_IO0_reg_i_649_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_949_n_0,
      DI(2) => ARDUINO_IO0_reg_i_950_n_0,
      DI(1) => ARDUINO_IO0_reg_i_951_n_0,
      DI(0) => ARDUINO_IO0_reg_i_952_n_0,
      O(3) => ARDUINO_IO0_reg_i_649_n_4,
      O(2) => ARDUINO_IO0_reg_i_649_n_5,
      O(1) => ARDUINO_IO0_reg_i_649_n_6,
      O(0) => ARDUINO_IO0_reg_i_649_n_7,
      S(3) => ARDUINO_IO0_reg_i_953_n_0,
      S(2) => ARDUINO_IO0_reg_i_954_n_0,
      S(1) => ARDUINO_IO0_reg_i_955_n_0,
      S(0) => ARDUINO_IO0_reg_i_956_n_0
    );
ARDUINO_IO0_reg_i_65: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_157_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_159_n_7,
      O => ARDUINO_IO0_reg_i_65_n_0
    );
ARDUINO_IO0_reg_i_650: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_946_n_5,
      I1 => ARDUINO_IO0_reg_i_672_n_0,
      I2 => \^hour_al_reg[1]_3\(0),
      O => ARDUINO_IO0_reg_i_650_n_0
    );
ARDUINO_IO0_reg_i_651: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_946_n_6,
      I1 => ARDUINO_IO0_reg_i_672_n_0,
      I2 => \^hour_al_reg[1]_3\(0),
      O => ARDUINO_IO0_reg_i_651_n_0
    );
ARDUINO_IO0_reg_i_652: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_672_n_0,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_946_n_7,
      O => ARDUINO_IO0_reg_i_652_n_0
    );
ARDUINO_IO0_reg_i_653: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => \^hour_al_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_672_n_0,
      I2 => ARDUINO_IO0_reg_i_957_n_4,
      O => ARDUINO_IO0_reg_i_653_n_0
    );
ARDUINO_IO0_reg_i_654: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_650_n_0,
      I1 => ARDUINO_IO0_reg_i_672_n_0,
      I2 => \^hour_al_reg[1]_3\(0),
      I3 => ARDUINO_IO0_reg_i_946_n_4,
      O => ARDUINO_IO0_reg_i_654_n_0
    );
ARDUINO_IO0_reg_i_655: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_946_n_5,
      I1 => ARDUINO_IO0_reg_i_672_n_0,
      I2 => \^hour_al_reg[1]_3\(0),
      I3 => ARDUINO_IO0_reg_i_651_n_0,
      O => ARDUINO_IO0_reg_i_655_n_0
    );
ARDUINO_IO0_reg_i_656: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_946_n_6,
      I1 => ARDUINO_IO0_reg_i_672_n_0,
      I2 => \^hour_al_reg[1]_3\(0),
      I3 => ARDUINO_IO0_reg_i_652_n_0,
      O => ARDUINO_IO0_reg_i_656_n_0
    );
ARDUINO_IO0_reg_i_657: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_672_n_0,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_946_n_7,
      I3 => ARDUINO_IO0_reg_i_653_n_0,
      O => ARDUINO_IO0_reg_i_657_n_0
    );
ARDUINO_IO0_reg_i_658: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_958_n_0,
      CO(3) => ARDUINO_IO0_reg_i_658_n_0,
      CO(2) => ARDUINO_IO0_reg_i_658_n_1,
      CO(1) => ARDUINO_IO0_reg_i_658_n_2,
      CO(0) => ARDUINO_IO0_reg_i_658_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_945_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_658_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_370_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_66: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_160_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_161_n_4,
      O => ARDUINO_IO0_reg_i_66_n_0
    );
ARDUINO_IO0_reg_i_663: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_963_n_0,
      CO(3) => ARDUINO_IO0_reg_i_663_n_0,
      CO(2) => ARDUINO_IO0_reg_i_663_n_1,
      CO(1) => ARDUINO_IO0_reg_i_663_n_2,
      CO(0) => ARDUINO_IO0_reg_i_663_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_964_n_0,
      DI(2) => ARDUINO_IO0_reg_i_965_n_0,
      DI(1) => ARDUINO_IO0_reg_i_663_1(0),
      DI(0) => ARDUINO_IO0_reg_i_967_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_663_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_968_n_0,
      S(2) => ARDUINO_IO0_reg_i_969_n_0,
      S(1) => ARDUINO_IO0_reg_i_970_n_0,
      S(0) => ARDUINO_IO0_reg_i_374_0(0)
    );
ARDUINO_IO0_reg_i_666: unisim.vcomponents.LUT6
    generic map(
      INIT => X"8EEEEE88EEEEE888"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_676_n_7,
      I1 => ARDUINO_IO0_reg_i_673_n_6,
      I2 => \hour_al_reg_n_0_[1]\,
      I3 => \hour_al_reg_n_0_[3]\,
      I4 => \hour_al_reg_n_0_[4]\,
      I5 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_666_n_0
    );
ARDUINO_IO0_reg_i_667: unisim.vcomponents.LUT6
    generic map(
      INIT => X"E8E88EE888E88E88"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_972_n_4,
      I1 => ARDUINO_IO0_reg_i_673_n_7,
      I2 => \hour_al_reg_n_0_[3]\,
      I3 => \hour_al_reg_n_0_[4]\,
      I4 => \hour_al_reg_n_0_[2]\,
      I5 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_667_n_0
    );
ARDUINO_IO0_reg_i_67: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_157_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_159_n_4,
      I3 => ARDUINO_IO0_reg_i_63_n_0,
      O => ARDUINO_IO0_reg_i_67_n_0
    );
ARDUINO_IO0_reg_i_670: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => \^hour_al_reg[3]_0\(0),
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => \^arduino_io0_reg_i_993_0\(0),
      I3 => ARDUINO_IO0_reg_i_666_n_0,
      O => ARDUINO_IO0_reg_i_670_n_0
    );
ARDUINO_IO0_reg_i_671: unisim.vcomponents.LUT5
    generic map(
      INIT => X"69969669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_667_n_0,
      I1 => ARDUINO_IO0_reg_i_676_n_7,
      I2 => ARDUINO_IO0_reg_i_673_n_6,
      I3 => ARDUINO_IO0_reg_i_74_n_0,
      I4 => ARDUINO_IO0_reg_i_973_n_0,
      O => ARDUINO_IO0_reg_i_671_n_0
    );
ARDUINO_IO0_reg_i_672: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_675_n_0,
      CO(3) => ARDUINO_IO0_reg_i_672_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_672_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_672_n_2,
      CO(0) => ARDUINO_IO0_reg_i_672_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"01",
      DI(1) => ARDUINO_IO0_reg_i_974_n_0,
      DI(0) => '0',
      O(3) => NLW_ARDUINO_IO0_reg_i_672_O_UNCONNECTED(3),
      O(2 downto 0) => \hour_al_reg[1]_4\(2 downto 0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_975_n_0,
      S(1) => ARDUINO_IO0_reg_i_976_n_0,
      S(0) => ARDUINO_IO0_reg_i_977_n_0
    );
ARDUINO_IO0_reg_i_673: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_978_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_673_CO_UNCONNECTED(3),
      CO(2) => \^hour_al_reg[1]_3\(0),
      CO(1) => NLW_ARDUINO_IO0_reg_i_673_CO_UNCONNECTED(1),
      CO(0) => ARDUINO_IO0_reg_i_673_n_3,
      CYINIT => '0',
      DI(3 downto 1) => B"001",
      DI(0) => ARDUINO_IO0_reg_i_979_n_0,
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_673_O_UNCONNECTED(3 downto 2),
      O(1) => ARDUINO_IO0_reg_i_673_n_6,
      O(0) => ARDUINO_IO0_reg_i_673_n_7,
      S(3 downto 2) => B"01",
      S(1) => ARDUINO_IO0_reg_i_980_n_0,
      S(0) => ARDUINO_IO0_reg_i_981_n_0
    );
ARDUINO_IO0_reg_i_674: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_676_n_0,
      CO(3) => ARDUINO_IO0_reg_i_674_n_0,
      CO(2) => ARDUINO_IO0_reg_i_674_n_1,
      CO(1) => ARDUINO_IO0_reg_i_674_n_2,
      CO(0) => ARDUINO_IO0_reg_i_674_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_982_n_0,
      DI(2) => ARDUINO_IO0_reg_i_982_n_0,
      DI(1) => ARDUINO_IO0_reg_i_982_n_0,
      DI(0) => ARDUINO_IO0_reg_i_982_n_0,
      O(3) => ARDUINO_IO0_reg_i_674_n_4,
      O(2 downto 0) => ARDUINO_IO0_reg_i_986_0(2 downto 0),
      S(3) => ARDUINO_IO0_reg_i_983_n_0,
      S(2) => ARDUINO_IO0_reg_i_984_n_0,
      S(1) => ARDUINO_IO0_reg_i_985_n_0,
      S(0) => ARDUINO_IO0_reg_i_986_n_0
    );
ARDUINO_IO0_reg_i_675: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_675_n_0,
      CO(2) => ARDUINO_IO0_reg_i_675_n_1,
      CO(1) => ARDUINO_IO0_reg_i_675_n_2,
      CO(0) => ARDUINO_IO0_reg_i_675_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"10",
      DI(1) => ARDUINO_IO0_reg_i_987_n_0,
      DI(0) => '1',
      O(3 downto 1) => \^hour_al_reg[3]_0\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_675_O_UNCONNECTED(0),
      S(3 downto 2) => B"11",
      S(1) => ARDUINO_IO0_reg_i_988_n_0,
      S(0) => ARDUINO_IO0_reg_i_989_n_0
    );
ARDUINO_IO0_reg_i_676: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_972_n_0,
      CO(3) => ARDUINO_IO0_reg_i_676_n_0,
      CO(2) => ARDUINO_IO0_reg_i_676_n_1,
      CO(1) => ARDUINO_IO0_reg_i_676_n_2,
      CO(0) => ARDUINO_IO0_reg_i_676_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_982_n_0,
      DI(2) => ARDUINO_IO0_reg_i_982_n_0,
      DI(1) => ARDUINO_IO0_reg_i_982_n_0,
      DI(0) => ARDUINO_IO0_reg_i_982_n_0,
      O(3 downto 1) => \^arduino_io0_reg_i_993_0\(2 downto 0),
      O(0) => ARDUINO_IO0_reg_i_676_n_7,
      S(3) => ARDUINO_IO0_reg_i_990_n_0,
      S(2) => ARDUINO_IO0_reg_i_991_n_0,
      S(1) => ARDUINO_IO0_reg_i_992_n_0,
      S(0) => ARDUINO_IO0_reg_i_993_n_0
    );
ARDUINO_IO0_reg_i_677: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_994_n_0,
      CO(3) => ARDUINO_IO0_reg_i_677_n_0,
      CO(2) => ARDUINO_IO0_reg_i_677_n_1,
      CO(1) => ARDUINO_IO0_reg_i_677_n_2,
      CO(0) => ARDUINO_IO0_reg_i_677_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_390_n_7,
      DI(2) => ARDUINO_IO0_reg_i_688_n_4,
      DI(1) => ARDUINO_IO0_reg_i_688_n_5,
      DI(0) => ARDUINO_IO0_reg_i_688_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_681_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_998_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_995_n_0,
      S(2) => ARDUINO_IO0_reg_i_996_n_0,
      S(1) => ARDUINO_IO0_reg_i_997_n_0,
      S(0) => ARDUINO_IO0_reg_i_998_n_0
    );
ARDUINO_IO0_reg_i_678: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_189_n_7,
      I1 => ARDUINO_IO0_reg_i_390_n_5,
      O => ARDUINO_IO0_reg_i_678_n_0
    );
ARDUINO_IO0_reg_i_679: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_390_n_4,
      I1 => ARDUINO_IO0_reg_i_390_n_6,
      O => ARDUINO_IO0_reg_i_679_n_0
    );
ARDUINO_IO0_reg_i_68: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_157_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_159_n_5,
      I3 => ARDUINO_IO0_reg_i_64_n_0,
      O => ARDUINO_IO0_reg_i_68_n_0
    );
ARDUINO_IO0_reg_i_680: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_390_n_5,
      I1 => ARDUINO_IO0_reg_i_390_n_7,
      O => ARDUINO_IO0_reg_i_680_n_0
    );
ARDUINO_IO0_reg_i_681: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_390_n_6,
      I1 => ARDUINO_IO0_reg_i_688_n_4,
      O => ARDUINO_IO0_reg_i_681_n_0
    );
ARDUINO_IO0_reg_i_682: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_725_n_1,
      I1 => ARDUINO_IO0_reg_i_726_n_0,
      I2 => ARDUINO_IO0_reg_i_724_n_0,
      O => ARDUINO_IO0_reg_i_682_n_0
    );
ARDUINO_IO0_reg_i_683: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_683_n_0
    );
ARDUINO_IO0_reg_i_684: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_684_n_0
    );
ARDUINO_IO0_reg_i_685: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_685_n_0
    );
ARDUINO_IO0_reg_i_686: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_686_n_0
    );
ARDUINO_IO0_reg_i_687: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_687_n_0
    );
ARDUINO_IO0_reg_i_688: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_999_n_0,
      CO(3) => ARDUINO_IO0_reg_i_688_n_0,
      CO(2) => ARDUINO_IO0_reg_i_688_n_1,
      CO(1) => ARDUINO_IO0_reg_i_688_n_2,
      CO(0) => ARDUINO_IO0_reg_i_688_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1000_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1001_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1002_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1003_n_0,
      O(3) => ARDUINO_IO0_reg_i_688_n_4,
      O(2) => ARDUINO_IO0_reg_i_688_n_5,
      O(1) => ARDUINO_IO0_reg_i_688_n_6,
      O(0) => ARDUINO_IO0_reg_i_688_n_7,
      S(3) => ARDUINO_IO0_reg_i_1004_n_0,
      S(2) => ARDUINO_IO0_reg_i_1005_n_0,
      S(1) => ARDUINO_IO0_reg_i_1006_n_0,
      S(0) => ARDUINO_IO0_reg_i_1007_n_0
    );
ARDUINO_IO0_reg_i_689: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_697_n_5,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_689_n_0
    );
ARDUINO_IO0_reg_i_69: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_157_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_159_n_6,
      I3 => ARDUINO_IO0_reg_i_65_n_0,
      O => ARDUINO_IO0_reg_i_69_n_0
    );
ARDUINO_IO0_reg_i_690: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_697_n_6,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_690_n_0
    );
ARDUINO_IO0_reg_i_691: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_697_n_7,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_691_n_0
    );
ARDUINO_IO0_reg_i_692: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1008_n_4,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      O => ARDUINO_IO0_reg_i_692_n_0
    );
ARDUINO_IO0_reg_i_693: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^hour_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_212_n_0,
      I2 => ARDUINO_IO0_reg_i_697_n_4,
      I3 => ARDUINO_IO0_reg_i_689_n_0,
      O => ARDUINO_IO0_reg_i_693_n_0
    );
ARDUINO_IO0_reg_i_694: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_697_n_5,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_690_n_0,
      O => ARDUINO_IO0_reg_i_694_n_0
    );
ARDUINO_IO0_reg_i_695: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_697_n_6,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_691_n_0,
      O => ARDUINO_IO0_reg_i_695_n_0
    );
ARDUINO_IO0_reg_i_696: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_697_n_7,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_692_n_0,
      O => ARDUINO_IO0_reg_i_696_n_0
    );
ARDUINO_IO0_reg_i_697: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1008_n_0,
      CO(3) => ARDUINO_IO0_reg_i_697_n_0,
      CO(2) => ARDUINO_IO0_reg_i_697_n_1,
      CO(1) => ARDUINO_IO0_reg_i_697_n_2,
      CO(0) => ARDUINO_IO0_reg_i_697_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_682_n_0,
      DI(2) => ARDUINO_IO0_reg_i_682_n_0,
      DI(1) => ARDUINO_IO0_reg_i_682_n_0,
      DI(0) => ARDUINO_IO0_reg_i_682_n_0,
      O(3) => ARDUINO_IO0_reg_i_697_n_4,
      O(2) => ARDUINO_IO0_reg_i_697_n_5,
      O(1) => ARDUINO_IO0_reg_i_697_n_6,
      O(0) => ARDUINO_IO0_reg_i_697_n_7,
      S(3) => ARDUINO_IO0_reg_i_1009_n_0,
      S(2) => ARDUINO_IO0_reg_i_1010_n_0,
      S(1) => ARDUINO_IO0_reg_i_1011_n_0,
      S(0) => ARDUINO_IO0_reg_i_1012_n_0
    );
ARDUINO_IO0_reg_i_698: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_698_n_0
    );
ARDUINO_IO0_reg_i_699: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_699_n_0
    );
ARDUINO_IO0_reg_i_7: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BBBBBBB8888888B8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_23_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => ARDUINO_IO0_reg_i_4_1(1),
      I3 => \^arduino_io0_reg_i_57_0\(1),
      I4 => ARDUINO_IO0_reg_i_26_n_1,
      I5 => \^arduino_io0_reg_i_70_0\(1),
      O => ARDUINO_IO0_reg_i_7_n_0
    );
ARDUINO_IO0_reg_i_70: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_157_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_159_n_7,
      I3 => ARDUINO_IO0_reg_i_66_n_0,
      O => ARDUINO_IO0_reg_i_70_n_0
    );
ARDUINO_IO0_reg_i_700: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_700_n_0
    );
ARDUINO_IO0_reg_i_701: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_682_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_701_n_0
    );
ARDUINO_IO0_reg_i_702: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1013_n_0,
      CO(3) => ARDUINO_IO0_reg_i_702_n_0,
      CO(2) => ARDUINO_IO0_reg_i_702_n_1,
      CO(1) => ARDUINO_IO0_reg_i_702_n_2,
      CO(0) => ARDUINO_IO0_reg_i_702_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_998_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_702_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_400_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_707: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1026_0\(2),
      I1 => \^hour_reg[1]_2\(2),
      O => ARDUINO_IO0_reg_i_707_n_0
    );
ARDUINO_IO0_reg_i_708: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1026_0\(1),
      I1 => \^hour_reg[1]_2\(1),
      O => ARDUINO_IO0_reg_i_708_n_0
    );
ARDUINO_IO0_reg_i_709: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1026_0\(0),
      I1 => \^hour_reg[1]_2\(0),
      O => ARDUINO_IO0_reg_i_709_n_0
    );
ARDUINO_IO0_reg_i_71: unisim.vcomponents.LUT5
    generic map(
      INIT => X"C7C31CC7"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_71_n_0
    );
ARDUINO_IO0_reg_i_713: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1026_0\(0),
      I1 => \^hour_reg[1]_2\(0),
      O => ARDUINO_IO0_reg_i_713_n_0
    );
ARDUINO_IO0_reg_i_714: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1018_n_0,
      CO(3) => ARDUINO_IO0_reg_i_714_n_0,
      CO(2) => ARDUINO_IO0_reg_i_714_n_1,
      CO(1) => ARDUINO_IO0_reg_i_714_n_2,
      CO(0) => ARDUINO_IO0_reg_i_714_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1019_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1020_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1021_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1022_n_0,
      O(3 downto 0) => \^arduino_io0_reg_i_1026_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1023_n_0,
      S(2) => ARDUINO_IO0_reg_i_1024_n_0,
      S(1) => ARDUINO_IO0_reg_i_1025_n_0,
      S(0) => ARDUINO_IO0_reg_i_1026_n_0
    );
ARDUINO_IO0_reg_i_715: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_715_n_0
    );
ARDUINO_IO0_reg_i_716: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_716_n_0
    );
ARDUINO_IO0_reg_i_717: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_717_n_0
    );
ARDUINO_IO0_reg_i_718: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_425_n_0,
      I1 => ARDUINO_IO0_reg_i_724_n_0,
      I2 => ARDUINO_IO0_reg_i_725_n_1,
      I3 => ARDUINO_IO0_reg_i_726_n_0,
      O => ARDUINO_IO0_reg_i_718_n_0
    );
ARDUINO_IO0_reg_i_719: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_719_n_0,
      CO(2) => ARDUINO_IO0_reg_i_719_n_1,
      CO(1) => ARDUINO_IO0_reg_i_719_n_2,
      CO(0) => ARDUINO_IO0_reg_i_719_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1027_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^hour_reg[1]_2\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_719_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1028_n_0,
      S(1) => ARDUINO_IO0_reg_i_1029_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_72: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_72_n_0
    );
ARDUINO_IO0_reg_i_720: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => sel0(3),
      I1 => sel0(4),
      I2 => sel0(2),
      O => ARDUINO_IO0_reg_i_720_n_0
    );
ARDUINO_IO0_reg_i_721: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      O => ARDUINO_IO0_reg_i_721_n_0
    );
ARDUINO_IO0_reg_i_722: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8307"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(3),
      I2 => sel0(4),
      I3 => sel0(2),
      O => ARDUINO_IO0_reg_i_722_n_0
    );
ARDUINO_IO0_reg_i_723: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => sel0(2),
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => sel0(1),
      O => ARDUINO_IO0_reg_i_723_n_0
    );
ARDUINO_IO0_reg_i_724: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1030_n_0,
      CO(3) => ARDUINO_IO0_reg_i_724_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_724_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_724_n_2,
      CO(0) => ARDUINO_IO0_reg_i_724_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"01",
      DI(1) => ARDUINO_IO0_reg_i_1031_n_0,
      DI(0) => '0',
      O(3) => NLW_ARDUINO_IO0_reg_i_724_O_UNCONNECTED(3),
      O(2) => ARDUINO_IO0_reg_i_724_n_5,
      O(1) => ARDUINO_IO0_reg_i_724_n_6,
      O(0) => ARDUINO_IO0_reg_i_724_n_7,
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1032_n_0,
      S(1) => ARDUINO_IO0_reg_i_1033_n_0,
      S(0) => ARDUINO_IO0_reg_i_1034_n_0
    );
ARDUINO_IO0_reg_i_725: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1035_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_725_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_725_n_1,
      CO(1) => NLW_ARDUINO_IO0_reg_i_725_CO_UNCONNECTED(1),
      CO(0) => ARDUINO_IO0_reg_i_725_n_3,
      CYINIT => '0',
      DI(3 downto 1) => B"001",
      DI(0) => ARDUINO_IO0_reg_i_1036_n_0,
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_725_O_UNCONNECTED(3 downto 2),
      O(1) => ARDUINO_IO0_reg_i_725_n_6,
      O(0) => ARDUINO_IO0_reg_i_725_n_7,
      S(3 downto 2) => B"01",
      S(1) => ARDUINO_IO0_reg_i_1037_n_0,
      S(0) => ARDUINO_IO0_reg_i_1038_n_0
    );
ARDUINO_IO0_reg_i_726: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1039_n_0,
      CO(3) => ARDUINO_IO0_reg_i_726_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_726_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_726_n_2,
      CO(0) => ARDUINO_IO0_reg_i_726_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"01",
      DI(1) => ARDUINO_IO0_reg_i_1040_n_0,
      DI(0) => '0',
      O(3) => NLW_ARDUINO_IO0_reg_i_726_O_UNCONNECTED(3),
      O(2 downto 0) => \^hour_reg[1]_1\(2 downto 0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1041_n_0,
      S(1) => ARDUINO_IO0_reg_i_1042_n_0,
      S(0) => ARDUINO_IO0_reg_i_1043_n_0
    );
ARDUINO_IO0_reg_i_727: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1044_n_0,
      CO(3) => ARDUINO_IO0_reg_i_727_n_0,
      CO(2) => ARDUINO_IO0_reg_i_727_n_1,
      CO(1) => ARDUINO_IO0_reg_i_727_n_2,
      CO(0) => ARDUINO_IO0_reg_i_727_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_445_n_7,
      DI(2) => ARDUINO_IO0_reg_i_738_n_4,
      DI(1) => ARDUINO_IO0_reg_i_738_n_5,
      DI(0) => ARDUINO_IO0_reg_i_738_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_1048_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1045_n_0,
      S(2) => ARDUINO_IO0_reg_i_1046_n_0,
      S(1) => ARDUINO_IO0_reg_i_1047_n_0,
      S(0) => ARDUINO_IO0_reg_i_1048_n_0
    );
ARDUINO_IO0_reg_i_728: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_223_n_7,
      I1 => ARDUINO_IO0_reg_i_445_n_5,
      O => ARDUINO_IO0_reg_i_728_n_0
    );
ARDUINO_IO0_reg_i_729: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_445_n_4,
      I1 => ARDUINO_IO0_reg_i_445_n_6,
      O => ARDUINO_IO0_reg_i_729_n_0
    );
ARDUINO_IO0_reg_i_73: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => min_cd(2),
      I1 => min_cd(4),
      I2 => min_cd(3),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_73_n_0
    );
ARDUINO_IO0_reg_i_730: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_445_n_5,
      I1 => ARDUINO_IO0_reg_i_445_n_7,
      O => ARDUINO_IO0_reg_i_730_n_0
    );
ARDUINO_IO0_reg_i_731: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_445_n_6,
      I1 => ARDUINO_IO0_reg_i_738_n_4,
      O => ARDUINO_IO0_reg_i_731_n_0
    );
ARDUINO_IO0_reg_i_732: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_779_n_0,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_778_n_3,
      O => ARDUINO_IO0_reg_i_732_n_0
    );
ARDUINO_IO0_reg_i_733: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_733_n_0
    );
ARDUINO_IO0_reg_i_734: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_734_n_0
    );
ARDUINO_IO0_reg_i_735: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_735_n_0
    );
ARDUINO_IO0_reg_i_736: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_736_n_0
    );
ARDUINO_IO0_reg_i_737: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_737_n_0
    );
ARDUINO_IO0_reg_i_738: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1049_n_0,
      CO(3) => ARDUINO_IO0_reg_i_738_n_0,
      CO(2) => ARDUINO_IO0_reg_i_738_n_1,
      CO(1) => ARDUINO_IO0_reg_i_738_n_2,
      CO(0) => ARDUINO_IO0_reg_i_738_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1050_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1051_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1052_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1053_n_0,
      O(3) => ARDUINO_IO0_reg_i_738_n_4,
      O(2) => ARDUINO_IO0_reg_i_738_n_5,
      O(1) => ARDUINO_IO0_reg_i_738_n_6,
      O(0) => ARDUINO_IO0_reg_i_738_n_7,
      S(3) => ARDUINO_IO0_reg_i_1054_n_0,
      S(2) => ARDUINO_IO0_reg_i_1055_n_0,
      S(1) => ARDUINO_IO0_reg_i_1056_n_0,
      S(0) => ARDUINO_IO0_reg_i_1057_n_0
    );
ARDUINO_IO0_reg_i_739: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_747_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_739_n_0
    );
ARDUINO_IO0_reg_i_74: unisim.vcomponents.LUT4
    generic map(
      INIT => X"59DB"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_74_n_0
    );
ARDUINO_IO0_reg_i_740: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_747_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_740_n_0
    );
ARDUINO_IO0_reg_i_741: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_747_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_741_n_0
    );
ARDUINO_IO0_reg_i_742: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1058_n_4,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      O => ARDUINO_IO0_reg_i_742_n_0
    );
ARDUINO_IO0_reg_i_743: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_247_n_0,
      I1 => ARDUINO_IO0_reg_i_444_n_3,
      I2 => ARDUINO_IO0_reg_i_747_n_4,
      I3 => ARDUINO_IO0_reg_i_739_n_0,
      O => ARDUINO_IO0_reg_i_743_n_0
    );
ARDUINO_IO0_reg_i_744: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_747_n_5,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_740_n_0,
      O => ARDUINO_IO0_reg_i_744_n_0
    );
ARDUINO_IO0_reg_i_745: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_747_n_6,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_741_n_0,
      O => ARDUINO_IO0_reg_i_745_n_0
    );
ARDUINO_IO0_reg_i_746: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_747_n_7,
      I1 => ARDUINO_IO0_reg_i_247_n_0,
      I2 => ARDUINO_IO0_reg_i_444_n_3,
      I3 => ARDUINO_IO0_reg_i_742_n_0,
      O => ARDUINO_IO0_reg_i_746_n_0
    );
ARDUINO_IO0_reg_i_747: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1058_n_0,
      CO(3) => ARDUINO_IO0_reg_i_747_n_0,
      CO(2) => ARDUINO_IO0_reg_i_747_n_1,
      CO(1) => ARDUINO_IO0_reg_i_747_n_2,
      CO(0) => ARDUINO_IO0_reg_i_747_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_732_n_0,
      DI(2) => ARDUINO_IO0_reg_i_732_n_0,
      DI(1) => ARDUINO_IO0_reg_i_732_n_0,
      DI(0) => ARDUINO_IO0_reg_i_732_n_0,
      O(3) => ARDUINO_IO0_reg_i_747_n_4,
      O(2) => ARDUINO_IO0_reg_i_747_n_5,
      O(1) => ARDUINO_IO0_reg_i_747_n_6,
      O(0) => ARDUINO_IO0_reg_i_747_n_7,
      S(3) => ARDUINO_IO0_reg_i_1059_n_0,
      S(2) => ARDUINO_IO0_reg_i_1060_n_0,
      S(1) => ARDUINO_IO0_reg_i_1061_n_0,
      S(0) => ARDUINO_IO0_reg_i_1062_n_0
    );
ARDUINO_IO0_reg_i_748: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_748_n_0
    );
ARDUINO_IO0_reg_i_749: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_749_n_0
    );
ARDUINO_IO0_reg_i_750: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_750_n_0
    );
ARDUINO_IO0_reg_i_751: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_732_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_751_n_0
    );
ARDUINO_IO0_reg_i_752: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1063_n_0,
      CO(3) => ARDUINO_IO0_reg_i_752_n_0,
      CO(2) => ARDUINO_IO0_reg_i_752_n_1,
      CO(1) => ARDUINO_IO0_reg_i_752_n_2,
      CO(0) => ARDUINO_IO0_reg_i_752_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_1048_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_1353_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_752_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_455_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_757: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1076_0\(2),
      I1 => \^sec_cd_reg[2]_1\(2),
      O => ARDUINO_IO0_reg_i_757_n_0
    );
ARDUINO_IO0_reg_i_758: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1076_0\(1),
      I1 => \^sec_cd_reg[2]_1\(1),
      O => ARDUINO_IO0_reg_i_758_n_0
    );
ARDUINO_IO0_reg_i_759: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1076_0\(0),
      I1 => \^sec_cd_reg[2]_1\(0),
      O => ARDUINO_IO0_reg_i_759_n_0
    );
ARDUINO_IO0_reg_i_76: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_163_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_76_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_76_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_76_O_UNCONNECTED(3 downto 2),
      O(1 downto 0) => \^arduino_io0_reg_i_165_0\(1 downto 0),
      S(3 downto 2) => B"00",
      S(1) => ARDUINO_IO0_reg_i_164_n_7,
      S(0) => ARDUINO_IO0_reg_i_165_n_4
    );
ARDUINO_IO0_reg_i_763: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1076_0\(0),
      I1 => \^sec_cd_reg[2]_1\(0),
      O => ARDUINO_IO0_reg_i_763_n_0
    );
ARDUINO_IO0_reg_i_764: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1068_n_0,
      CO(3) => ARDUINO_IO0_reg_i_764_n_0,
      CO(2) => ARDUINO_IO0_reg_i_764_n_1,
      CO(1) => ARDUINO_IO0_reg_i_764_n_2,
      CO(0) => ARDUINO_IO0_reg_i_764_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1069_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1070_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1071_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1072_n_0,
      O(3 downto 0) => \^arduino_io0_reg_i_1076_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1073_n_0,
      S(2) => ARDUINO_IO0_reg_i_1074_n_0,
      S(1) => ARDUINO_IO0_reg_i_1075_n_0,
      S(0) => ARDUINO_IO0_reg_i_1076_n_0
    );
ARDUINO_IO0_reg_i_765: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_765_n_0
    );
ARDUINO_IO0_reg_i_766: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1077_n_4,
      I1 => \^arduino_io0_reg_i_1089_0\(0),
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      O => ARDUINO_IO0_reg_i_766_n_0
    );
ARDUINO_IO0_reg_i_767: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_767_n_0
    );
ARDUINO_IO0_reg_i_768: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_768_n_0
    );
ARDUINO_IO0_reg_i_769: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_486_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_769_n_0
    );
ARDUINO_IO0_reg_i_77: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_166_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_77_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_77_n_1,
      CO(1) => ARDUINO_IO0_reg_i_77_n_2,
      CO(0) => ARDUINO_IO0_reg_i_77_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => \^arduino_io0_reg_i_165_0\(0),
      DI(1 downto 0) => \^arduino_io0_reg_i_336_1\(1 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_77_O_UNCONNECTED(3 downto 0),
      S(3) => '0',
      S(2 downto 0) => ARDUINO_IO0_reg_i_38_1(2 downto 0)
    );
ARDUINO_IO0_reg_i_770: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_766_n_0,
      I1 => ARDUINO_IO0_reg_i_778_n_3,
      I2 => ARDUINO_IO0_reg_i_779_n_0,
      I3 => \^arduino_io0_reg_i_1089_0\(0),
      O => ARDUINO_IO0_reg_i_770_n_0
    );
ARDUINO_IO0_reg_i_771: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_771_n_0,
      CO(2) => ARDUINO_IO0_reg_i_771_n_1,
      CO(1) => ARDUINO_IO0_reg_i_771_n_2,
      CO(0) => ARDUINO_IO0_reg_i_771_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1078_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^sec_cd_reg[2]_1\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_771_O_UNCONNECTED(0),
      S(3) => ARDUINO_IO0_reg_i_1079_n_0,
      S(2) => ARDUINO_IO0_reg_i_1080_n_0,
      S(1) => ARDUINO_IO0_reg_i_1081_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_772: unisim.vcomponents.LUT5
    generic map(
      INIT => X"CCCCF8B8"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(1),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_772_n_0
    );
ARDUINO_IO0_reg_i_773: unisim.vcomponents.LUT5
    generic map(
      INIT => X"CFFF1FFF"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_773_n_0
    );
ARDUINO_IO0_reg_i_774: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00AF15AF"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(1),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      O => ARDUINO_IO0_reg_i_774_n_0
    );
ARDUINO_IO0_reg_i_775: unisim.vcomponents.LUT5
    generic map(
      INIT => X"78F371F3"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      I4 => \sel0__0\(1),
      O => ARDUINO_IO0_reg_i_775_n_0
    );
ARDUINO_IO0_reg_i_776: unisim.vcomponents.LUT5
    generic map(
      INIT => X"B40BBD4B"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(4),
      I2 => \sel0__0\(5),
      I3 => \sel0__0\(3),
      I4 => \sel0__0\(1),
      O => ARDUINO_IO0_reg_i_776_n_0
    );
ARDUINO_IO0_reg_i_777: unisim.vcomponents.LUT5
    generic map(
      INIT => X"CFFF1FFF"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(2),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(5),
      I4 => \sel0__0\(3),
      O => ARDUINO_IO0_reg_i_777_n_0
    );
ARDUINO_IO0_reg_i_778: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1077_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_778_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_778_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_778_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => B"0001"
    );
ARDUINO_IO0_reg_i_779: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1082_n_0,
      CO(3) => ARDUINO_IO0_reg_i_779_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_779_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_779_n_2,
      CO(0) => ARDUINO_IO0_reg_i_779_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => ARDUINO_IO0_reg_i_1083_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1084_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1085_n_0,
      O(3) => NLW_ARDUINO_IO0_reg_i_779_O_UNCONNECTED(3),
      O(2 downto 1) => \^sec_cd_reg[4]_1\(1 downto 0),
      O(0) => ARDUINO_IO0_reg_i_779_n_7,
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1086_n_0,
      S(1) => ARDUINO_IO0_reg_i_1087_n_0,
      S(0) => ARDUINO_IO0_reg_i_1088_n_0
    );
ARDUINO_IO0_reg_i_78: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_170_n_0,
      CO(3) => ARDUINO_IO0_reg_i_78_n_0,
      CO(2) => ARDUINO_IO0_reg_i_78_n_1,
      CO(1) => ARDUINO_IO0_reg_i_78_n_2,
      CO(0) => ARDUINO_IO0_reg_i_78_n_3,
      CYINIT => '0',
      DI(3 downto 0) => ARDUINO_IO0_reg_i_78_2(3 downto 0),
      O(3 downto 0) => \^arduino_io0_reg_i_178\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_175_n_0,
      S(2 downto 0) => ARDUINO_IO0_reg_i_162(2 downto 0)
    );
ARDUINO_IO0_reg_i_780: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1089_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_780_CO_UNCONNECTED(3 downto 1),
      CO(0) => \^arduino_io0_reg_i_1089_0\(0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_780_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => B"0001"
    );
ARDUINO_IO0_reg_i_781: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1090_n_0,
      CO(3) => ARDUINO_IO0_reg_i_781_n_0,
      CO(2) => ARDUINO_IO0_reg_i_781_n_1,
      CO(1) => ARDUINO_IO0_reg_i_781_n_2,
      CO(0) => ARDUINO_IO0_reg_i_781_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_507_n_7,
      DI(2) => ARDUINO_IO0_reg_i_789_n_4,
      DI(1) => ARDUINO_IO0_reg_i_789_n_5,
      DI(0) => ARDUINO_IO0_reg_i_789_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_1094_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1091_n_0,
      S(2) => ARDUINO_IO0_reg_i_1092_n_0,
      S(1) => ARDUINO_IO0_reg_i_1093_n_0,
      S(0) => ARDUINO_IO0_reg_i_1094_n_0
    );
ARDUINO_IO0_reg_i_782: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_254_n_7,
      I1 => ARDUINO_IO0_reg_i_507_n_5,
      O => ARDUINO_IO0_reg_i_782_n_0
    );
ARDUINO_IO0_reg_i_783: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_507_n_4,
      I1 => ARDUINO_IO0_reg_i_507_n_6,
      O => ARDUINO_IO0_reg_i_783_n_0
    );
ARDUINO_IO0_reg_i_784: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_507_n_5,
      I1 => ARDUINO_IO0_reg_i_507_n_7,
      O => ARDUINO_IO0_reg_i_784_n_0
    );
ARDUINO_IO0_reg_i_785: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_507_n_6,
      I1 => ARDUINO_IO0_reg_i_789_n_4,
      O => ARDUINO_IO0_reg_i_785_n_0
    );
ARDUINO_IO0_reg_i_786: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_787_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_786_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_786_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_786_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_1095_n_0
    );
ARDUINO_IO0_reg_i_787: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_798_n_0,
      CO(3) => ARDUINO_IO0_reg_i_787_n_0,
      CO(2) => ARDUINO_IO0_reg_i_787_n_1,
      CO(1) => ARDUINO_IO0_reg_i_787_n_2,
      CO(0) => ARDUINO_IO0_reg_i_787_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1096_n_0,
      O(3) => ARDUINO_IO0_reg_i_787_n_4,
      O(2) => ARDUINO_IO0_reg_i_787_n_5,
      O(1) => ARDUINO_IO0_reg_i_787_n_6,
      O(0) => ARDUINO_IO0_reg_i_787_n_7,
      S(3) => ARDUINO_IO0_reg_i_1097_n_0,
      S(2) => ARDUINO_IO0_reg_i_1098_n_0,
      S(1) => ARDUINO_IO0_reg_i_1099_n_0,
      S(0) => ARDUINO_IO0_reg_i_1100_n_0
    );
ARDUINO_IO0_reg_i_788: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_530_n_0,
      CO(3 downto 1) => NLW_ARDUINO_IO0_reg_i_788_CO_UNCONNECTED(3 downto 1),
      CO(0) => ARDUINO_IO0_reg_i_788_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_788_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => B"0001"
    );
ARDUINO_IO0_reg_i_789: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1101_n_0,
      CO(3) => ARDUINO_IO0_reg_i_789_n_0,
      CO(2) => ARDUINO_IO0_reg_i_789_n_1,
      CO(1) => ARDUINO_IO0_reg_i_789_n_2,
      CO(0) => ARDUINO_IO0_reg_i_789_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1102_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1103_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1104_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1105_n_0,
      O(3) => ARDUINO_IO0_reg_i_789_n_4,
      O(2) => ARDUINO_IO0_reg_i_789_n_5,
      O(1) => ARDUINO_IO0_reg_i_789_n_6,
      O(0) => ARDUINO_IO0_reg_i_789_n_7,
      S(3) => ARDUINO_IO0_reg_i_1106_n_0,
      S(2) => ARDUINO_IO0_reg_i_1107_n_0,
      S(1) => ARDUINO_IO0_reg_i_1108_n_0,
      S(0) => ARDUINO_IO0_reg_i_1109_n_0
    );
ARDUINO_IO0_reg_i_79: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FE02"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_38_0(1),
      I1 => \^arduino_io0_reg_i_369_0\(1),
      I2 => ARDUINO_IO0_reg_i_181_n_1,
      I3 => \^arduino_io0_reg_i_382\(1),
      O => ARDUINO_IO0_reg_i_79_n_0
    );
ARDUINO_IO0_reg_i_790: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_798_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_790_n_0
    );
ARDUINO_IO0_reg_i_791: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_798_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      O => ARDUINO_IO0_reg_i_791_n_0
    );
ARDUINO_IO0_reg_i_792: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_531_n_0,
      I1 => ARDUINO_IO0_reg_i_788_n_3,
      I2 => ARDUINO_IO0_reg_i_798_n_7,
      O => ARDUINO_IO0_reg_i_792_n_0
    );
ARDUINO_IO0_reg_i_793: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_531_n_0,
      I1 => ARDUINO_IO0_reg_i_788_n_3,
      I2 => ARDUINO_IO0_reg_i_1110_n_4,
      O => ARDUINO_IO0_reg_i_793_n_0
    );
ARDUINO_IO0_reg_i_794: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_531_n_0,
      I1 => ARDUINO_IO0_reg_i_788_n_3,
      I2 => ARDUINO_IO0_reg_i_798_n_4,
      I3 => ARDUINO_IO0_reg_i_790_n_0,
      O => ARDUINO_IO0_reg_i_794_n_0
    );
ARDUINO_IO0_reg_i_795: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_798_n_5,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_791_n_0,
      O => ARDUINO_IO0_reg_i_795_n_0
    );
ARDUINO_IO0_reg_i_796: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_798_n_6,
      I1 => ARDUINO_IO0_reg_i_531_n_0,
      I2 => ARDUINO_IO0_reg_i_788_n_3,
      I3 => ARDUINO_IO0_reg_i_792_n_0,
      O => ARDUINO_IO0_reg_i_796_n_0
    );
ARDUINO_IO0_reg_i_797: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_531_n_0,
      I1 => ARDUINO_IO0_reg_i_788_n_3,
      I2 => ARDUINO_IO0_reg_i_798_n_7,
      I3 => ARDUINO_IO0_reg_i_793_n_0,
      O => ARDUINO_IO0_reg_i_797_n_0
    );
ARDUINO_IO0_reg_i_798: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1110_n_0,
      CO(3) => ARDUINO_IO0_reg_i_798_n_0,
      CO(2) => ARDUINO_IO0_reg_i_798_n_1,
      CO(1) => ARDUINO_IO0_reg_i_798_n_2,
      CO(0) => ARDUINO_IO0_reg_i_798_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1096_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1096_n_0,
      O(3) => ARDUINO_IO0_reg_i_798_n_4,
      O(2) => ARDUINO_IO0_reg_i_798_n_5,
      O(1) => ARDUINO_IO0_reg_i_798_n_6,
      O(0) => ARDUINO_IO0_reg_i_798_n_7,
      S(3) => ARDUINO_IO0_reg_i_1111_n_0,
      S(2) => ARDUINO_IO0_reg_i_1112_n_0,
      S(1) => ARDUINO_IO0_reg_i_1113_n_0,
      S(0) => ARDUINO_IO0_reg_i_1114_n_0
    );
ARDUINO_IO0_reg_i_799: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1115_n_0,
      CO(3) => ARDUINO_IO0_reg_i_799_n_0,
      CO(2) => ARDUINO_IO0_reg_i_799_n_1,
      CO(1) => ARDUINO_IO0_reg_i_799_n_2,
      CO(0) => ARDUINO_IO0_reg_i_799_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_1094_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_1410_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_799_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_516_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_8: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0000100111111001"
    )
        port map (
      I0 => digit(1),
      I1 => digit(0),
      I2 => ARDUINO_IO0_reg_i_28_n_0,
      I3 => min(1),
      I4 => \mode_reg_n_0_[1]\,
      I5 => ARDUINO_IO0_reg_i_29_n_0,
      O => ARDUINO_IO0_reg_i_8_n_0
    );
ARDUINO_IO0_reg_i_804: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_804_n_0,
      CO(2) => ARDUINO_IO0_reg_i_804_n_1,
      CO(1) => ARDUINO_IO0_reg_i_804_n_2,
      CO(0) => ARDUINO_IO0_reg_i_804_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1120_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1121_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1122_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_804_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_521_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_1126_n_0
    );
ARDUINO_IO0_reg_i_805: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FFFF9A189A180000"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[5]\,
      I3 => \min_al_reg_n_0_[2]\,
      I4 => ARDUINO_IO0_reg_i_814_n_5,
      I5 => ARDUINO_IO0_reg_i_823_n_4,
      O => ARDUINO_IO0_reg_i_805_n_0
    );
ARDUINO_IO0_reg_i_806: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_814_n_6,
      I1 => ARDUINO_IO0_reg_i_72_n_0,
      I2 => ARDUINO_IO0_reg_i_823_n_5,
      O => ARDUINO_IO0_reg_i_806_n_0
    );
ARDUINO_IO0_reg_i_808: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1438_0\(3),
      I1 => \^min_al_reg[2]_1\(0),
      O => ARDUINO_IO0_reg_i_808_n_0
    );
ARDUINO_IO0_reg_i_809: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_814_n_4,
      I1 => ARDUINO_IO0_reg_i_531_n_7,
      I2 => ARDUINO_IO0_reg_i_815_n_0,
      I3 => ARDUINO_IO0_reg_i_805_n_0,
      O => ARDUINO_IO0_reg_i_809_n_0
    );
ARDUINO_IO0_reg_i_81: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_183_n_0,
      CO(3) => ARDUINO_IO0_reg_i_81_n_0,
      CO(2) => ARDUINO_IO0_reg_i_81_n_1,
      CO(1) => ARDUINO_IO0_reg_i_81_n_2,
      CO(0) => ARDUINO_IO0_reg_i_81_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_82_n_7,
      DI(2) => ARDUINO_IO0_reg_i_83_n_4,
      DI(1) => ARDUINO_IO0_reg_i_83_n_5,
      DI(0) => ARDUINO_IO0_reg_i_83_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_187_1\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_187_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_184_n_0,
      S(2) => ARDUINO_IO0_reg_i_185_n_0,
      S(1) => ARDUINO_IO0_reg_i_186_n_0,
      S(0) => ARDUINO_IO0_reg_i_187_n_0
    );
ARDUINO_IO0_reg_i_810: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_806_n_0,
      I1 => ARDUINO_IO0_reg_i_814_n_5,
      I2 => ARDUINO_IO0_reg_i_1128_n_0,
      I3 => ARDUINO_IO0_reg_i_823_n_4,
      O => ARDUINO_IO0_reg_i_810_n_0
    );
ARDUINO_IO0_reg_i_811: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_814_n_6,
      I1 => ARDUINO_IO0_reg_i_72_n_0,
      I2 => ARDUINO_IO0_reg_i_823_n_5,
      I3 => ARDUINO_IO0_reg_i_521_1(0),
      O => ARDUINO_IO0_reg_i_811_n_0
    );
ARDUINO_IO0_reg_i_813: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0F030F73"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_813_n_0
    );
ARDUINO_IO0_reg_i_814: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1127_n_0,
      CO(3) => ARDUINO_IO0_reg_i_814_n_0,
      CO(2) => ARDUINO_IO0_reg_i_814_n_1,
      CO(1) => ARDUINO_IO0_reg_i_814_n_2,
      CO(0) => ARDUINO_IO0_reg_i_814_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_830_n_0,
      DI(2) => ARDUINO_IO0_reg_i_830_n_0,
      DI(1) => ARDUINO_IO0_reg_i_830_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1129_n_0,
      O(3) => ARDUINO_IO0_reg_i_814_n_4,
      O(2) => ARDUINO_IO0_reg_i_814_n_5,
      O(1) => ARDUINO_IO0_reg_i_814_n_6,
      O(0) => ARDUINO_IO0_reg_i_1133_0(0),
      S(3) => ARDUINO_IO0_reg_i_1130_n_0,
      S(2) => ARDUINO_IO0_reg_i_1131_n_0,
      S(1) => ARDUINO_IO0_reg_i_1132_n_0,
      S(0) => ARDUINO_IO0_reg_i_1133_n_0
    );
ARDUINO_IO0_reg_i_815: unisim.vcomponents.LUT5
    generic map(
      INIT => X"10F3F183"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_815_n_0
    );
ARDUINO_IO0_reg_i_816: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => \min_al_reg_n_0_[5]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_816_n_0
    );
ARDUINO_IO0_reg_i_817: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F3E0E3E0"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_817_n_0
    );
ARDUINO_IO0_reg_i_818: unisim.vcomponents.LUT5
    generic map(
      INIT => X"039C0318"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_818_n_0
    );
ARDUINO_IO0_reg_i_819: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_819_n_0
    );
ARDUINO_IO0_reg_i_82: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_83_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_82_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_82_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_82_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_188_n_0
    );
ARDUINO_IO0_reg_i_820: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0E50F0F"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[1]\,
      I2 => \min_al_reg_n_0_[5]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_820_n_0
    );
ARDUINO_IO0_reg_i_821: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0F831F07"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_821_n_0
    );
ARDUINO_IO0_reg_i_822: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_822_n_0
    );
ARDUINO_IO0_reg_i_823: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1134_n_0,
      CO(3) => ARDUINO_IO0_reg_i_823_n_0,
      CO(2) => ARDUINO_IO0_reg_i_823_n_1,
      CO(1) => ARDUINO_IO0_reg_i_823_n_2,
      CO(0) => ARDUINO_IO0_reg_i_823_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1135_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1136_n_0,
      DI(1) => '1',
      DI(0) => ARDUINO_IO0_reg_i_1137_n_0,
      O(3) => ARDUINO_IO0_reg_i_823_n_4,
      O(2) => ARDUINO_IO0_reg_i_823_n_5,
      O(1 downto 0) => \^min_al_reg[2]_1\(1 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1138_n_0,
      S(2) => ARDUINO_IO0_reg_i_1139_n_0,
      S(1) => '1',
      S(0) => ARDUINO_IO0_reg_i_1140_n_0
    );
ARDUINO_IO0_reg_i_824: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => \min_al_reg_n_0_[5]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_824_n_0
    );
ARDUINO_IO0_reg_i_825: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_825_n_0
    );
ARDUINO_IO0_reg_i_826: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FF9CFF18"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_826_n_0
    );
ARDUINO_IO0_reg_i_827: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_827_n_0
    );
ARDUINO_IO0_reg_i_828: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0E50F0F"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[1]\,
      I2 => \min_al_reg_n_0_[5]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[4]\,
      O => ARDUINO_IO0_reg_i_828_n_0
    );
ARDUINO_IO0_reg_i_829: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F383E307"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      I4 => \min_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_829_n_0
    );
ARDUINO_IO0_reg_i_83: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_189_n_0,
      CO(3) => ARDUINO_IO0_reg_i_83_n_0,
      CO(2) => ARDUINO_IO0_reg_i_83_n_1,
      CO(1) => ARDUINO_IO0_reg_i_83_n_2,
      CO(0) => ARDUINO_IO0_reg_i_83_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_190_n_0,
      DI(2) => ARDUINO_IO0_reg_i_191_n_0,
      DI(1) => ARDUINO_IO0_reg_i_192_n_0,
      DI(0) => ARDUINO_IO0_reg_i_193_n_0,
      O(3) => ARDUINO_IO0_reg_i_83_n_4,
      O(2) => ARDUINO_IO0_reg_i_83_n_5,
      O(1) => ARDUINO_IO0_reg_i_83_n_6,
      O(0) => ARDUINO_IO0_reg_i_83_n_7,
      S(3) => ARDUINO_IO0_reg_i_194_n_0,
      S(2) => ARDUINO_IO0_reg_i_195_n_0,
      S(1) => ARDUINO_IO0_reg_i_196_n_0,
      S(0) => ARDUINO_IO0_reg_i_197_n_0
    );
ARDUINO_IO0_reg_i_830: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1141_n_3,
      I1 => ARDUINO_IO0_reg_i_1142_n_0,
      I2 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_830_n_0
    );
ARDUINO_IO0_reg_i_831: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_831_n_0
    );
ARDUINO_IO0_reg_i_832: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_832_n_0
    );
ARDUINO_IO0_reg_i_833: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_833_n_0
    );
ARDUINO_IO0_reg_i_834: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_834_n_0
    );
ARDUINO_IO0_reg_i_835: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00C0C080"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_835_n_0
    );
ARDUINO_IO0_reg_i_836: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => \min_al_reg_n_0_[3]\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_836_n_0
    );
ARDUINO_IO0_reg_i_837: unisim.vcomponents.LUT4
    generic map(
      INIT => X"801F"
    )
        port map (
      I0 => \min_al_reg_n_0_[3]\,
      I1 => \min_al_reg_n_0_[2]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[5]\,
      O => ARDUINO_IO0_reg_i_837_n_0
    );
ARDUINO_IO0_reg_i_838: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => \min_al_reg_n_0_[5]\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[3]\,
      I3 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_838_n_0
    );
ARDUINO_IO0_reg_i_839: unisim.vcomponents.LUT5
    generic map(
      INIT => X"13333333"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_839_n_0
    );
ARDUINO_IO0_reg_i_84: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_198_n_0,
      CO(3) => ARDUINO_IO0_reg_i_84_n_0,
      CO(2) => ARDUINO_IO0_reg_i_84_n_1,
      CO(1) => ARDUINO_IO0_reg_i_84_n_2,
      CO(0) => ARDUINO_IO0_reg_i_84_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_187_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_84_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_34_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_840: unisim.vcomponents.LUT5
    generic map(
      INIT => X"D3303230"
    )
        port map (
      I0 => \min_al_reg_n_0_[1]\,
      I1 => \min_al_reg_n_0_[5]\,
      I2 => \min_al_reg_n_0_[4]\,
      I3 => \min_al_reg_n_0_[3]\,
      I4 => \min_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_840_n_0
    );
ARDUINO_IO0_reg_i_841: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_841_n_0
    );
ARDUINO_IO0_reg_i_842: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_842_n_0
    );
ARDUINO_IO0_reg_i_843: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_843_n_0
    );
ARDUINO_IO0_reg_i_844: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_830_n_0,
      I1 => ARDUINO_IO0_reg_i_1141_n_3,
      I2 => ARDUINO_IO0_reg_i_1142_n_0,
      I3 => \^arduino_io0_reg_i_1451_0\(0),
      O => ARDUINO_IO0_reg_i_844_n_0
    );
ARDUINO_IO0_reg_i_845: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1144_n_0,
      CO(3) => ARDUINO_IO0_reg_i_845_n_0,
      CO(2) => ARDUINO_IO0_reg_i_845_n_1,
      CO(1) => ARDUINO_IO0_reg_i_845_n_2,
      CO(0) => ARDUINO_IO0_reg_i_845_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_546_n_7,
      DI(2) => ARDUINO_IO0_reg_i_850_n_4,
      DI(1) => ARDUINO_IO0_reg_i_850_n_5,
      DI(0) => ARDUINO_IO0_reg_i_850_n_6,
      O(3 downto 0) => \^arduino_io0_reg_i_1148_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1145_n_0,
      S(2) => ARDUINO_IO0_reg_i_1146_n_0,
      S(1) => ARDUINO_IO0_reg_i_1147_n_0,
      S(0) => ARDUINO_IO0_reg_i_1148_n_0
    );
ARDUINO_IO0_reg_i_846: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_276_n_7,
      I1 => ARDUINO_IO0_reg_i_546_n_5,
      O => ARDUINO_IO0_reg_i_846_n_0
    );
ARDUINO_IO0_reg_i_847: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_546_n_4,
      I1 => ARDUINO_IO0_reg_i_546_n_6,
      O => ARDUINO_IO0_reg_i_847_n_0
    );
ARDUINO_IO0_reg_i_848: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_546_n_5,
      I1 => ARDUINO_IO0_reg_i_546_n_7,
      O => ARDUINO_IO0_reg_i_848_n_0
    );
ARDUINO_IO0_reg_i_849: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_546_n_6,
      I1 => ARDUINO_IO0_reg_i_850_n_4,
      O => ARDUINO_IO0_reg_i_849_n_0
    );
ARDUINO_IO0_reg_i_850: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1149_n_0,
      CO(3) => ARDUINO_IO0_reg_i_850_n_0,
      CO(2) => ARDUINO_IO0_reg_i_850_n_1,
      CO(1) => ARDUINO_IO0_reg_i_850_n_2,
      CO(0) => ARDUINO_IO0_reg_i_850_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1150_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1151_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1152_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1153_n_0,
      O(3) => ARDUINO_IO0_reg_i_850_n_4,
      O(2) => ARDUINO_IO0_reg_i_850_n_5,
      O(1) => ARDUINO_IO0_reg_i_850_n_6,
      O(0) => ARDUINO_IO0_reg_i_850_n_7,
      S(3) => ARDUINO_IO0_reg_i_1154_n_0,
      S(2) => ARDUINO_IO0_reg_i_1155_n_0,
      S(1) => ARDUINO_IO0_reg_i_1156_n_0,
      S(0) => ARDUINO_IO0_reg_i_1157_n_0
    );
ARDUINO_IO0_reg_i_851: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_859_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_851_n_0
    );
ARDUINO_IO0_reg_i_852: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_859_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_852_n_0
    );
ARDUINO_IO0_reg_i_853: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_859_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_853_n_0
    );
ARDUINO_IO0_reg_i_854: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1158_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      O => ARDUINO_IO0_reg_i_854_n_0
    );
ARDUINO_IO0_reg_i_855: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_859_n_4,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_851_n_0,
      O => ARDUINO_IO0_reg_i_855_n_0
    );
ARDUINO_IO0_reg_i_856: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_859_n_5,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_852_n_0,
      O => ARDUINO_IO0_reg_i_856_n_0
    );
ARDUINO_IO0_reg_i_857: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_859_n_6,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_853_n_0,
      O => ARDUINO_IO0_reg_i_857_n_0
    );
ARDUINO_IO0_reg_i_858: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_859_n_7,
      I1 => ARDUINO_IO0_reg_i_158_n_0,
      I2 => ARDUINO_IO0_reg_i_275_n_3,
      I3 => ARDUINO_IO0_reg_i_854_n_0,
      O => ARDUINO_IO0_reg_i_858_n_0
    );
ARDUINO_IO0_reg_i_859: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1158_n_0,
      CO(3) => ARDUINO_IO0_reg_i_859_n_0,
      CO(2) => ARDUINO_IO0_reg_i_859_n_1,
      CO(1) => ARDUINO_IO0_reg_i_859_n_2,
      CO(0) => ARDUINO_IO0_reg_i_859_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_541_n_0,
      DI(2) => ARDUINO_IO0_reg_i_541_n_0,
      DI(1) => ARDUINO_IO0_reg_i_541_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1159_n_0,
      O(3) => ARDUINO_IO0_reg_i_859_n_4,
      O(2) => ARDUINO_IO0_reg_i_859_n_5,
      O(1) => ARDUINO_IO0_reg_i_859_n_6,
      O(0) => ARDUINO_IO0_reg_i_859_n_7,
      S(3) => ARDUINO_IO0_reg_i_1160_n_0,
      S(2) => ARDUINO_IO0_reg_i_1161_n_0,
      S(1) => ARDUINO_IO0_reg_i_1162_n_0,
      S(0) => ARDUINO_IO0_reg_i_1163_n_0
    );
ARDUINO_IO0_reg_i_860: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_860_n_0
    );
ARDUINO_IO0_reg_i_861: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_585_n_3,
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_861_n_0
    );
ARDUINO_IO0_reg_i_862: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_586_n_0,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_585_n_3,
      I3 => ARDUINO_IO0_reg_i_541_n_0,
      O => ARDUINO_IO0_reg_i_862_n_0
    );
ARDUINO_IO0_reg_i_863: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_541_n_0,
      I1 => ARDUINO_IO0_reg_i_586_n_0,
      I2 => ARDUINO_IO0_reg_i_585_n_3,
      I3 => \^arduino_io0_reg_i_890_0\(0),
      O => ARDUINO_IO0_reg_i_863_n_0
    );
ARDUINO_IO0_reg_i_864: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1164_n_0,
      CO(3) => ARDUINO_IO0_reg_i_864_n_0,
      CO(2) => ARDUINO_IO0_reg_i_864_n_1,
      CO(1) => ARDUINO_IO0_reg_i_864_n_2,
      CO(0) => ARDUINO_IO0_reg_i_864_n_3,
      CYINIT => '0',
      DI(3 downto 2) => \^arduino_io0_reg_i_1148_0\(1 downto 0),
      DI(1 downto 0) => \^arduino_io0_reg_i_1456_0\(3 downto 2),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_864_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_560_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_869: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1169_n_0,
      CO(3) => ARDUINO_IO0_reg_i_869_n_0,
      CO(2) => ARDUINO_IO0_reg_i_869_n_1,
      CO(1) => ARDUINO_IO0_reg_i_869_n_2,
      CO(0) => ARDUINO_IO0_reg_i_869_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1170_n_0,
      DI(2 downto 1) => ARDUINO_IO0_reg_i_869_1(1 downto 0),
      DI(0) => ARDUINO_IO0_reg_i_1173_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_869_O_UNCONNECTED(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1174_n_0,
      S(2) => ARDUINO_IO0_reg_i_1175_n_0,
      S(1) => ARDUINO_IO0_reg_i_572_0(0),
      S(0) => ARDUINO_IO0_reg_i_1177_n_0
    );
ARDUINO_IO0_reg_i_870: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_878_n_5,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      O => ARDUINO_IO0_reg_i_870_n_0
    );
ARDUINO_IO0_reg_i_871: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_878_n_6,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      O => ARDUINO_IO0_reg_i_871_n_0
    );
ARDUINO_IO0_reg_i_872: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_878_n_7,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      O => ARDUINO_IO0_reg_i_872_n_0
    );
ARDUINO_IO0_reg_i_873: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1178_n_4,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      O => ARDUINO_IO0_reg_i_873_n_0
    );
ARDUINO_IO0_reg_i_874: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_878_n_4,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => ARDUINO_IO0_reg_i_870_n_0,
      O => ARDUINO_IO0_reg_i_874_n_0
    );
ARDUINO_IO0_reg_i_875: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_878_n_5,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => ARDUINO_IO0_reg_i_871_n_0,
      O => ARDUINO_IO0_reg_i_875_n_0
    );
ARDUINO_IO0_reg_i_876: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_878_n_6,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => ARDUINO_IO0_reg_i_872_n_0,
      O => ARDUINO_IO0_reg_i_876_n_0
    );
ARDUINO_IO0_reg_i_877: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_878_n_7,
      I1 => \^arduino_io0_reg_i_890_0\(0),
      I2 => ARDUINO_IO0_reg_i_586_n_0,
      I3 => ARDUINO_IO0_reg_i_873_n_0,
      O => ARDUINO_IO0_reg_i_877_n_0
    );
ARDUINO_IO0_reg_i_878: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1178_n_0,
      CO(3) => ARDUINO_IO0_reg_i_878_n_0,
      CO(2) => ARDUINO_IO0_reg_i_878_n_1,
      CO(1) => ARDUINO_IO0_reg_i_878_n_2,
      CO(0) => ARDUINO_IO0_reg_i_878_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1179_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1180_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1181_n_0,
      DI(0) => '0',
      O(3) => ARDUINO_IO0_reg_i_878_n_4,
      O(2) => ARDUINO_IO0_reg_i_878_n_5,
      O(1) => ARDUINO_IO0_reg_i_878_n_6,
      O(0) => ARDUINO_IO0_reg_i_878_n_7,
      S(3) => ARDUINO_IO0_reg_i_1182_n_0,
      S(2) => ARDUINO_IO0_reg_i_1183_n_0,
      S(1) => ARDUINO_IO0_reg_i_1184_n_0,
      S(0) => ARDUINO_IO0_reg_i_1185_n_0
    );
ARDUINO_IO0_reg_i_879: unisim.vcomponents.LUT5
    generic map(
      INIT => X"706360E7"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_879_n_0
    );
ARDUINO_IO0_reg_i_88: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_203_n_0,
      CO(3) => ARDUINO_IO0_reg_i_88_n_0,
      CO(2) => ARDUINO_IO0_reg_i_88_n_1,
      CO(1) => ARDUINO_IO0_reg_i_88_n_2,
      CO(0) => ARDUINO_IO0_reg_i_88_n_3,
      CYINIT => '0',
      DI(3 downto 2) => ARDUINO_IO0_reg_i_35_0(1 downto 0),
      DI(1) => ARDUINO_IO0_reg_i_206_n_0,
      DI(0) => ARDUINO_IO0_reg_i_207_n_0,
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_88_O_UNCONNECTED(3 downto 0),
      S(3 downto 2) => ARDUINO_IO0_reg_i_35_1(1 downto 0),
      S(1) => ARDUINO_IO0_reg_i_210_n_0,
      S(0) => ARDUINO_IO0_reg_i_211_n_0
    );
ARDUINO_IO0_reg_i_880: unisim.vcomponents.LUT3
    generic map(
      INIT => X"57"
    )
        port map (
      I0 => min(5),
      I1 => min(4),
      I2 => min(3),
      O => ARDUINO_IO0_reg_i_880_n_0
    );
ARDUINO_IO0_reg_i_881: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4DF3"
    )
        port map (
      I0 => min(2),
      I1 => min(5),
      I2 => min(3),
      I3 => min(4),
      O => ARDUINO_IO0_reg_i_881_n_0
    );
ARDUINO_IO0_reg_i_882: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8C639CE7"
    )
        port map (
      I0 => min(2),
      I1 => min(3),
      I2 => min(4),
      I3 => min(5),
      I4 => min(1),
      O => ARDUINO_IO0_reg_i_882_n_0
    );
ARDUINO_IO0_reg_i_883: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1186_n_0,
      CO(3) => ARDUINO_IO0_reg_i_883_n_0,
      CO(2) => ARDUINO_IO0_reg_i_883_n_1,
      CO(1) => ARDUINO_IO0_reg_i_883_n_2,
      CO(0) => ARDUINO_IO0_reg_i_883_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1187_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1188_n_0,
      DI(1) => '1',
      DI(0) => ARDUINO_IO0_reg_i_1189_n_0,
      O(3) => ARDUINO_IO0_reg_i_883_n_4,
      O(2) => ARDUINO_IO0_reg_i_883_n_5,
      O(1 downto 0) => \^min_reg[1]_0\(1 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1190_n_0,
      S(2) => ARDUINO_IO0_reg_i_1191_n_0,
      S(1) => '1',
      S(0) => ARDUINO_IO0_reg_i_1192_n_0
    );
ARDUINO_IO0_reg_i_884: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min(5),
      I1 => min(3),
      I2 => min(4),
      O => ARDUINO_IO0_reg_i_884_n_0
    );
ARDUINO_IO0_reg_i_885: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min(4),
      I1 => min(3),
      I2 => min(5),
      O => ARDUINO_IO0_reg_i_885_n_0
    );
ARDUINO_IO0_reg_i_886: unisim.vcomponents.LUT5
    generic map(
      INIT => X"EFCCCEFC"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_886_n_0
    );
ARDUINO_IO0_reg_i_887: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min(4),
      I1 => min(3),
      I2 => min(5),
      O => ARDUINO_IO0_reg_i_887_n_0
    );
ARDUINO_IO0_reg_i_888: unisim.vcomponents.LUT5
    generic map(
      INIT => X"F0E30F0F"
    )
        port map (
      I0 => min(1),
      I1 => min(2),
      I2 => min(5),
      I3 => min(3),
      I4 => min(4),
      O => ARDUINO_IO0_reg_i_888_n_0
    );
ARDUINO_IO0_reg_i_889: unisim.vcomponents.LUT5
    generic map(
      INIT => X"E0CFC18F"
    )
        port map (
      I0 => min(1),
      I1 => min(5),
      I2 => min(4),
      I3 => min(3),
      I4 => min(2),
      O => ARDUINO_IO0_reg_i_889_n_0
    );
ARDUINO_IO0_reg_i_890: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1193_n_0,
      CO(3) => ARDUINO_IO0_reg_i_890_n_0,
      CO(2) => ARDUINO_IO0_reg_i_890_n_1,
      CO(1) => ARDUINO_IO0_reg_i_890_n_2,
      CO(0) => ARDUINO_IO0_reg_i_890_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1194_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1195_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1196_n_0,
      DI(0) => '0',
      O(3 downto 0) => \^min_reg[5]_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1197_n_0,
      S(2) => ARDUINO_IO0_reg_i_1198_n_0,
      S(1) => ARDUINO_IO0_reg_i_1199_n_0,
      S(0) => ARDUINO_IO0_reg_i_1200_n_0
    );
ARDUINO_IO0_reg_i_891: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1201_n_0,
      CO(3) => ARDUINO_IO0_reg_i_891_n_0,
      CO(2) => ARDUINO_IO0_reg_i_891_n_1,
      CO(1) => ARDUINO_IO0_reg_i_891_n_2,
      CO(0) => ARDUINO_IO0_reg_i_891_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_595_n_7,
      DI(2) => ARDUINO_IO0_reg_i_902_n_4,
      DI(1) => ARDUINO_IO0_reg_i_902_n_5,
      DI(0) => ARDUINO_IO0_reg_i_902_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_895_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_1205_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_1202_n_0,
      S(2) => ARDUINO_IO0_reg_i_1203_n_0,
      S(1) => ARDUINO_IO0_reg_i_1204_n_0,
      S(0) => ARDUINO_IO0_reg_i_1205_n_0
    );
ARDUINO_IO0_reg_i_892: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_338_n_7,
      I1 => ARDUINO_IO0_reg_i_595_n_5,
      O => ARDUINO_IO0_reg_i_892_n_0
    );
ARDUINO_IO0_reg_i_893: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_595_n_4,
      I1 => ARDUINO_IO0_reg_i_595_n_6,
      O => ARDUINO_IO0_reg_i_893_n_0
    );
ARDUINO_IO0_reg_i_894: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_595_n_5,
      I1 => ARDUINO_IO0_reg_i_595_n_7,
      O => ARDUINO_IO0_reg_i_894_n_0
    );
ARDUINO_IO0_reg_i_895: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_595_n_6,
      I1 => ARDUINO_IO0_reg_i_902_n_4,
      O => ARDUINO_IO0_reg_i_895_n_0
    );
ARDUINO_IO0_reg_i_896: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_939_n_1,
      I1 => ARDUINO_IO0_reg_i_940_n_0,
      I2 => ARDUINO_IO0_reg_i_938_n_0,
      O => ARDUINO_IO0_reg_i_896_n_0
    );
ARDUINO_IO0_reg_i_897: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_897_n_0
    );
ARDUINO_IO0_reg_i_898: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_898_n_0
    );
ARDUINO_IO0_reg_i_899: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_899_n_0
    );
ARDUINO_IO0_reg_i_9: unisim.vcomponents.LUT6
    generic map(
      INIT => X"88B88BB8B88B88B8"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_30_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => sel0(1),
      I3 => sel0(3),
      I4 => sel0(4),
      I5 => sel0(2),
      O => ARDUINO_IO0_reg_i_9_n_0
    );
ARDUINO_IO0_reg_i_900: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_900_n_0
    );
ARDUINO_IO0_reg_i_901: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_901_n_0
    );
ARDUINO_IO0_reg_i_902: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1206_n_0,
      CO(3) => ARDUINO_IO0_reg_i_902_n_0,
      CO(2) => ARDUINO_IO0_reg_i_902_n_1,
      CO(1) => ARDUINO_IO0_reg_i_902_n_2,
      CO(0) => ARDUINO_IO0_reg_i_902_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1207_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1208_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1209_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1210_n_0,
      O(3) => ARDUINO_IO0_reg_i_902_n_4,
      O(2) => ARDUINO_IO0_reg_i_902_n_5,
      O(1) => ARDUINO_IO0_reg_i_902_n_6,
      O(0) => ARDUINO_IO0_reg_i_902_n_7,
      S(3) => ARDUINO_IO0_reg_i_1211_n_0,
      S(2) => ARDUINO_IO0_reg_i_1212_n_0,
      S(1) => ARDUINO_IO0_reg_i_1213_n_0,
      S(0) => ARDUINO_IO0_reg_i_1214_n_0
    );
ARDUINO_IO0_reg_i_903: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_911_n_5,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_903_n_0
    );
ARDUINO_IO0_reg_i_904: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_911_n_6,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_904_n_0
    );
ARDUINO_IO0_reg_i_905: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_911_n_7,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_905_n_0
    );
ARDUINO_IO0_reg_i_906: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1215_n_4,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      O => ARDUINO_IO0_reg_i_906_n_0
    );
ARDUINO_IO0_reg_i_907: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^co\(0),
      I1 => ARDUINO_IO0_reg_i_361_n_0,
      I2 => ARDUINO_IO0_reg_i_911_n_4,
      I3 => ARDUINO_IO0_reg_i_903_n_0,
      O => ARDUINO_IO0_reg_i_907_n_0
    );
ARDUINO_IO0_reg_i_908: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_911_n_5,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_904_n_0,
      O => ARDUINO_IO0_reg_i_908_n_0
    );
ARDUINO_IO0_reg_i_909: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_911_n_6,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_905_n_0,
      O => ARDUINO_IO0_reg_i_909_n_0
    );
ARDUINO_IO0_reg_i_910: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_911_n_7,
      I1 => \^co\(0),
      I2 => ARDUINO_IO0_reg_i_361_n_0,
      I3 => ARDUINO_IO0_reg_i_906_n_0,
      O => ARDUINO_IO0_reg_i_910_n_0
    );
ARDUINO_IO0_reg_i_911: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1215_n_0,
      CO(3) => ARDUINO_IO0_reg_i_911_n_0,
      CO(2) => ARDUINO_IO0_reg_i_911_n_1,
      CO(1) => ARDUINO_IO0_reg_i_911_n_2,
      CO(0) => ARDUINO_IO0_reg_i_911_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_896_n_0,
      DI(2) => ARDUINO_IO0_reg_i_896_n_0,
      DI(1) => ARDUINO_IO0_reg_i_896_n_0,
      DI(0) => ARDUINO_IO0_reg_i_896_n_0,
      O(3) => ARDUINO_IO0_reg_i_911_n_4,
      O(2) => ARDUINO_IO0_reg_i_911_n_5,
      O(1) => ARDUINO_IO0_reg_i_911_n_6,
      O(0) => ARDUINO_IO0_reg_i_911_n_7,
      S(3) => ARDUINO_IO0_reg_i_1216_n_0,
      S(2) => ARDUINO_IO0_reg_i_1217_n_0,
      S(1) => ARDUINO_IO0_reg_i_1218_n_0,
      S(0) => ARDUINO_IO0_reg_i_1219_n_0
    );
ARDUINO_IO0_reg_i_912: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_912_n_0
    );
ARDUINO_IO0_reg_i_913: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_913_n_0
    );
ARDUINO_IO0_reg_i_914: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_914_n_0
    );
ARDUINO_IO0_reg_i_915: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_896_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_915_n_0
    );
ARDUINO_IO0_reg_i_916: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1220_n_0,
      CO(3) => ARDUINO_IO0_reg_i_916_n_0,
      CO(2) => ARDUINO_IO0_reg_i_916_n_1,
      CO(1) => ARDUINO_IO0_reg_i_916_n_2,
      CO(0) => ARDUINO_IO0_reg_i_916_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_1205_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_916_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_605_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_921: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1233_0\(2),
      I1 => \^min_cd_reg[1]_0\(2),
      O => ARDUINO_IO0_reg_i_921_n_0
    );
ARDUINO_IO0_reg_i_922: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1233_0\(1),
      I1 => \^min_cd_reg[1]_0\(1),
      O => ARDUINO_IO0_reg_i_922_n_0
    );
ARDUINO_IO0_reg_i_923: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1233_0\(0),
      I1 => \^min_cd_reg[1]_0\(0),
      O => ARDUINO_IO0_reg_i_923_n_0
    );
ARDUINO_IO0_reg_i_927: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1233_0\(0),
      I1 => \^min_cd_reg[1]_0\(0),
      O => ARDUINO_IO0_reg_i_927_n_0
    );
ARDUINO_IO0_reg_i_928: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1225_n_0,
      CO(3) => ARDUINO_IO0_reg_i_928_n_0,
      CO(2) => ARDUINO_IO0_reg_i_928_n_1,
      CO(1) => ARDUINO_IO0_reg_i_928_n_2,
      CO(0) => ARDUINO_IO0_reg_i_928_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1226_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1227_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1228_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1229_n_0,
      O(3 downto 0) => \^arduino_io0_reg_i_1233_0\(3 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1230_n_0,
      S(2) => ARDUINO_IO0_reg_i_1231_n_0,
      S(1) => ARDUINO_IO0_reg_i_1232_n_0,
      S(0) => ARDUINO_IO0_reg_i_1233_n_0
    );
ARDUINO_IO0_reg_i_929: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_929_n_0
    );
ARDUINO_IO0_reg_i_93: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_214_n_4,
      I1 => \^hour_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_212_n_0,
      I3 => ARDUINO_IO0_reg_i_35_2(3),
      O => ARDUINO_IO0_reg_i_93_n_0
    );
ARDUINO_IO0_reg_i_930: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_930_n_0
    );
ARDUINO_IO0_reg_i_931: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_931_n_0
    );
ARDUINO_IO0_reg_i_932: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_631_n_0,
      I1 => ARDUINO_IO0_reg_i_938_n_0,
      I2 => ARDUINO_IO0_reg_i_939_n_1,
      I3 => ARDUINO_IO0_reg_i_940_n_0,
      O => ARDUINO_IO0_reg_i_932_n_0
    );
ARDUINO_IO0_reg_i_933: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_933_n_0,
      CO(2) => ARDUINO_IO0_reg_i_933_n_1,
      CO(1) => ARDUINO_IO0_reg_i_933_n_2,
      CO(0) => ARDUINO_IO0_reg_i_933_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1234_n_0,
      DI(2 downto 0) => B"001",
      O(3 downto 1) => \^min_cd_reg[1]_0\(2 downto 0),
      O(0) => NLW_ARDUINO_IO0_reg_i_933_O_UNCONNECTED(0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1235_n_0,
      S(1) => ARDUINO_IO0_reg_i_1236_n_0,
      S(0) => '0'
    );
ARDUINO_IO0_reg_i_934: unisim.vcomponents.LUT3
    generic map(
      INIT => X"A8"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(2),
      I2 => min_cd(3),
      O => ARDUINO_IO0_reg_i_934_n_0
    );
ARDUINO_IO0_reg_i_935: unisim.vcomponents.LUT3
    generic map(
      INIT => X"1F"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(4),
      O => ARDUINO_IO0_reg_i_935_n_0
    );
ARDUINO_IO0_reg_i_936: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8307"
    )
        port map (
      I0 => min_cd(1),
      I1 => min_cd(3),
      I2 => min_cd(4),
      I3 => min_cd(2),
      O => ARDUINO_IO0_reg_i_936_n_0
    );
ARDUINO_IO0_reg_i_937: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4BDB"
    )
        port map (
      I0 => min_cd(2),
      I1 => min_cd(4),
      I2 => min_cd(3),
      I3 => min_cd(1),
      O => ARDUINO_IO0_reg_i_937_n_0
    );
ARDUINO_IO0_reg_i_938: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1237_n_0,
      CO(3) => ARDUINO_IO0_reg_i_938_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_938_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_938_n_2,
      CO(0) => ARDUINO_IO0_reg_i_938_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => ARDUINO_IO0_reg_i_1238_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1239_n_0,
      DI(0) => '0',
      O(3) => NLW_ARDUINO_IO0_reg_i_938_O_UNCONNECTED(3),
      O(2) => ARDUINO_IO0_reg_i_938_n_5,
      O(1) => ARDUINO_IO0_reg_i_938_n_6,
      O(0) => ARDUINO_IO0_reg_i_938_n_7,
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1240_n_0,
      S(1) => ARDUINO_IO0_reg_i_1241_n_0,
      S(0) => ARDUINO_IO0_reg_i_1242_n_0
    );
ARDUINO_IO0_reg_i_939: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1243_n_0,
      CO(3) => NLW_ARDUINO_IO0_reg_i_939_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_939_n_1,
      CO(1) => NLW_ARDUINO_IO0_reg_i_939_CO_UNCONNECTED(1),
      CO(0) => ARDUINO_IO0_reg_i_939_n_3,
      CYINIT => '0',
      DI(3 downto 2) => B"00",
      DI(1) => ARDUINO_IO0_reg_i_1244_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1245_n_0,
      O(3 downto 2) => NLW_ARDUINO_IO0_reg_i_939_O_UNCONNECTED(3 downto 2),
      O(1) => ARDUINO_IO0_reg_i_939_n_6,
      O(0) => ARDUINO_IO0_reg_i_939_n_7,
      S(3 downto 2) => B"01",
      S(1) => ARDUINO_IO0_reg_i_1246_n_0,
      S(0) => ARDUINO_IO0_reg_i_1247_n_0
    );
ARDUINO_IO0_reg_i_940: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1248_n_0,
      CO(3) => ARDUINO_IO0_reg_i_940_n_0,
      CO(2) => NLW_ARDUINO_IO0_reg_i_940_CO_UNCONNECTED(2),
      CO(1) => ARDUINO_IO0_reg_i_940_n_2,
      CO(0) => ARDUINO_IO0_reg_i_940_n_3,
      CYINIT => '0',
      DI(3) => '0',
      DI(2) => ARDUINO_IO0_reg_i_1249_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1250_n_0,
      DI(0) => '0',
      O(3) => NLW_ARDUINO_IO0_reg_i_940_O_UNCONNECTED(3),
      O(2 downto 0) => \^min_cd_reg[4]_0\(2 downto 0),
      S(3) => '1',
      S(2) => ARDUINO_IO0_reg_i_1251_n_0,
      S(1) => ARDUINO_IO0_reg_i_1252_n_0,
      S(0) => ARDUINO_IO0_reg_i_1253_n_0
    );
ARDUINO_IO0_reg_i_941: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1254_n_0,
      CO(3) => ARDUINO_IO0_reg_i_941_n_0,
      CO(2) => ARDUINO_IO0_reg_i_941_n_1,
      CO(1) => ARDUINO_IO0_reg_i_941_n_2,
      CO(0) => ARDUINO_IO0_reg_i_941_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_649_n_7,
      DI(2) => ARDUINO_IO0_reg_i_948_n_4,
      DI(1) => ARDUINO_IO0_reg_i_948_n_5,
      DI(0) => ARDUINO_IO0_reg_i_948_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_945_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_1258_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_1255_n_0,
      S(2) => ARDUINO_IO0_reg_i_1256_n_0,
      S(1) => ARDUINO_IO0_reg_i_1257_n_0,
      S(0) => ARDUINO_IO0_reg_i_1258_n_0
    );
ARDUINO_IO0_reg_i_942: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_369_n_7,
      I1 => ARDUINO_IO0_reg_i_649_n_5,
      O => ARDUINO_IO0_reg_i_942_n_0
    );
ARDUINO_IO0_reg_i_943: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_649_n_4,
      I1 => ARDUINO_IO0_reg_i_649_n_6,
      O => ARDUINO_IO0_reg_i_943_n_0
    );
ARDUINO_IO0_reg_i_944: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_649_n_5,
      I1 => ARDUINO_IO0_reg_i_649_n_7,
      O => ARDUINO_IO0_reg_i_944_n_0
    );
ARDUINO_IO0_reg_i_945: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_649_n_6,
      I1 => ARDUINO_IO0_reg_i_948_n_4,
      O => ARDUINO_IO0_reg_i_945_n_0
    );
ARDUINO_IO0_reg_i_946: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_957_n_0,
      CO(3) => ARDUINO_IO0_reg_i_946_n_0,
      CO(2) => ARDUINO_IO0_reg_i_946_n_1,
      CO(1) => ARDUINO_IO0_reg_i_946_n_2,
      CO(0) => ARDUINO_IO0_reg_i_946_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1259_n_0,
      O(3) => ARDUINO_IO0_reg_i_946_n_4,
      O(2) => ARDUINO_IO0_reg_i_946_n_5,
      O(1) => ARDUINO_IO0_reg_i_946_n_6,
      O(0) => ARDUINO_IO0_reg_i_946_n_7,
      S(3) => ARDUINO_IO0_reg_i_1260_n_0,
      S(2) => ARDUINO_IO0_reg_i_1261_n_0,
      S(1) => ARDUINO_IO0_reg_i_1262_n_0,
      S(0) => ARDUINO_IO0_reg_i_1263_n_0
    );
ARDUINO_IO0_reg_i_947: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_946_n_0,
      CO(3 downto 0) => NLW_ARDUINO_IO0_reg_i_947_CO_UNCONNECTED(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => NLW_ARDUINO_IO0_reg_i_947_O_UNCONNECTED(3 downto 1),
      O(0) => ARDUINO_IO0_reg_i_947_n_7,
      S(3 downto 1) => B"000",
      S(0) => ARDUINO_IO0_reg_i_1264_n_0
    );
ARDUINO_IO0_reg_i_948: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1265_n_0,
      CO(3) => ARDUINO_IO0_reg_i_948_n_0,
      CO(2) => ARDUINO_IO0_reg_i_948_n_1,
      CO(1) => ARDUINO_IO0_reg_i_948_n_2,
      CO(0) => ARDUINO_IO0_reg_i_948_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1266_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1267_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1268_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1269_n_0,
      O(3) => ARDUINO_IO0_reg_i_948_n_4,
      O(2) => ARDUINO_IO0_reg_i_948_n_5,
      O(1) => ARDUINO_IO0_reg_i_948_n_6,
      O(0) => ARDUINO_IO0_reg_i_948_n_7,
      S(3) => ARDUINO_IO0_reg_i_1270_n_0,
      S(2) => ARDUINO_IO0_reg_i_1271_n_0,
      S(1) => ARDUINO_IO0_reg_i_1272_n_0,
      S(0) => ARDUINO_IO0_reg_i_1273_n_0
    );
ARDUINO_IO0_reg_i_949: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_957_n_5,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_949_n_0
    );
ARDUINO_IO0_reg_i_950: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2B"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_957_n_6,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      O => ARDUINO_IO0_reg_i_950_n_0
    );
ARDUINO_IO0_reg_i_951: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => \^hour_al_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_672_n_0,
      I2 => ARDUINO_IO0_reg_i_957_n_7,
      O => ARDUINO_IO0_reg_i_951_n_0
    );
ARDUINO_IO0_reg_i_952: unisim.vcomponents.LUT3
    generic map(
      INIT => X"71"
    )
        port map (
      I0 => \^hour_al_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_672_n_0,
      I2 => ARDUINO_IO0_reg_i_1274_n_4,
      O => ARDUINO_IO0_reg_i_952_n_0
    );
ARDUINO_IO0_reg_i_953: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^hour_al_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_672_n_0,
      I2 => ARDUINO_IO0_reg_i_957_n_4,
      I3 => ARDUINO_IO0_reg_i_949_n_0,
      O => ARDUINO_IO0_reg_i_953_n_0
    );
ARDUINO_IO0_reg_i_954: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_957_n_5,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_950_n_0,
      O => ARDUINO_IO0_reg_i_954_n_0
    );
ARDUINO_IO0_reg_i_955: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_957_n_6,
      I1 => \^hour_al_reg[1]_3\(0),
      I2 => ARDUINO_IO0_reg_i_672_n_0,
      I3 => ARDUINO_IO0_reg_i_951_n_0,
      O => ARDUINO_IO0_reg_i_955_n_0
    );
ARDUINO_IO0_reg_i_956: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6996"
    )
        port map (
      I0 => \^hour_al_reg[1]_3\(0),
      I1 => ARDUINO_IO0_reg_i_672_n_0,
      I2 => ARDUINO_IO0_reg_i_957_n_7,
      I3 => ARDUINO_IO0_reg_i_952_n_0,
      O => ARDUINO_IO0_reg_i_956_n_0
    );
ARDUINO_IO0_reg_i_957: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1274_n_0,
      CO(3) => ARDUINO_IO0_reg_i_957_n_0,
      CO(2) => ARDUINO_IO0_reg_i_957_n_1,
      CO(1) => ARDUINO_IO0_reg_i_957_n_2,
      CO(0) => ARDUINO_IO0_reg_i_957_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1259_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1259_n_0,
      O(3) => ARDUINO_IO0_reg_i_957_n_4,
      O(2) => ARDUINO_IO0_reg_i_957_n_5,
      O(1) => ARDUINO_IO0_reg_i_957_n_6,
      O(0) => ARDUINO_IO0_reg_i_957_n_7,
      S(3) => ARDUINO_IO0_reg_i_1275_n_0,
      S(2) => ARDUINO_IO0_reg_i_1276_n_0,
      S(1) => ARDUINO_IO0_reg_i_1277_n_0,
      S(0) => ARDUINO_IO0_reg_i_1278_n_0
    );
ARDUINO_IO0_reg_i_958: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1279_n_0,
      CO(3) => ARDUINO_IO0_reg_i_958_n_0,
      CO(2) => ARDUINO_IO0_reg_i_958_n_1,
      CO(1) => ARDUINO_IO0_reg_i_958_n_2,
      CO(0) => ARDUINO_IO0_reg_i_958_n_3,
      CYINIT => '0',
      DI(3 downto 0) => \^arduino_io0_reg_i_1258_0\(3 downto 0),
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_958_O_UNCONNECTED(3 downto 0),
      S(3 downto 0) => ARDUINO_IO0_reg_i_658_0(3 downto 0)
    );
ARDUINO_IO0_reg_i_963: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => ARDUINO_IO0_reg_i_963_n_0,
      CO(2) => ARDUINO_IO0_reg_i_963_n_1,
      CO(1) => ARDUINO_IO0_reg_i_963_n_2,
      CO(0) => ARDUINO_IO0_reg_i_963_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1284_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1285_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1286_n_0,
      DI(0) => '0',
      O(3 downto 0) => NLW_ARDUINO_IO0_reg_i_963_O_UNCONNECTED(3 downto 0),
      S(3 downto 1) => ARDUINO_IO0_reg_i_663_0(2 downto 0),
      S(0) => ARDUINO_IO0_reg_i_1290_n_0
    );
ARDUINO_IO0_reg_i_964: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FAEAA080"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_972_n_5,
      I1 => \hour_al_reg_n_0_[3]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[2]\,
      I4 => ARDUINO_IO0_reg_i_978_n_4,
      O => ARDUINO_IO0_reg_i_964_n_0
    );
ARDUINO_IO0_reg_i_965: unisim.vcomponents.LUT6
    generic map(
      INIT => X"EAFEAFAA80A80A00"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_972_n_6,
      I1 => \hour_al_reg_n_0_[1]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[4]\,
      I4 => \hour_al_reg_n_0_[3]\,
      I5 => ARDUINO_IO0_reg_i_978_n_5,
      O => ARDUINO_IO0_reg_i_965_n_0
    );
ARDUINO_IO0_reg_i_967: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => \^arduino_io0_reg_i_1580_0\(3),
      I1 => \^hour_al_reg[2]_0\(0),
      O => ARDUINO_IO0_reg_i_967_n_0
    );
ARDUINO_IO0_reg_i_968: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_964_n_0,
      I1 => ARDUINO_IO0_reg_i_972_n_4,
      I2 => ARDUINO_IO0_reg_i_673_n_7,
      I3 => ARDUINO_IO0_reg_i_74_n_0,
      O => ARDUINO_IO0_reg_i_968_n_0
    );
ARDUINO_IO0_reg_i_969: unisim.vcomponents.LUT6
    generic map(
      INIT => X"6699699999669666"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_965_n_0,
      I1 => ARDUINO_IO0_reg_i_972_n_5,
      I2 => \hour_al_reg_n_0_[3]\,
      I3 => \hour_al_reg_n_0_[4]\,
      I4 => \hour_al_reg_n_0_[2]\,
      I5 => ARDUINO_IO0_reg_i_978_n_4,
      O => ARDUINO_IO0_reg_i_969_n_0
    );
ARDUINO_IO0_reg_i_97: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FE02"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_36_0(3),
      I1 => \^arduino_io0_reg_i_254_0\(1),
      I2 => ARDUINO_IO0_reg_i_126_n_1,
      I3 => \^arduino_io0_reg_i_267_0\(3),
      O => ARDUINO_IO0_reg_i_97_n_0
    );
ARDUINO_IO0_reg_i_970: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_663_1(0),
      I1 => ARDUINO_IO0_reg_i_74_n_0,
      I2 => ARDUINO_IO0_reg_i_972_n_6,
      I3 => ARDUINO_IO0_reg_i_978_n_5,
      O => ARDUINO_IO0_reg_i_970_n_0
    );
ARDUINO_IO0_reg_i_972: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1291_n_0,
      CO(3) => ARDUINO_IO0_reg_i_972_n_0,
      CO(2) => ARDUINO_IO0_reg_i_972_n_1,
      CO(1) => ARDUINO_IO0_reg_i_972_n_2,
      CO(0) => ARDUINO_IO0_reg_i_972_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_982_n_0,
      DI(2) => ARDUINO_IO0_reg_i_982_n_0,
      DI(1) => ARDUINO_IO0_reg_i_982_n_0,
      DI(0) => ARDUINO_IO0_reg_i_982_n_0,
      O(3) => ARDUINO_IO0_reg_i_972_n_4,
      O(2) => ARDUINO_IO0_reg_i_972_n_5,
      O(1) => ARDUINO_IO0_reg_i_972_n_6,
      O(0) => ARDUINO_IO0_reg_i_1295_0(0),
      S(3) => ARDUINO_IO0_reg_i_1292_n_0,
      S(2) => ARDUINO_IO0_reg_i_1293_n_0,
      S(1) => ARDUINO_IO0_reg_i_1294_n_0,
      S(0) => ARDUINO_IO0_reg_i_1295_n_0
    );
ARDUINO_IO0_reg_i_973: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => \hour_al_reg_n_0_[2]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_973_n_0
    );
ARDUINO_IO0_reg_i_974: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8E30"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[2]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_974_n_0
    );
ARDUINO_IO0_reg_i_975: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_975_n_0
    );
ARDUINO_IO0_reg_i_976: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8307"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[3]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_976_n_0
    );
ARDUINO_IO0_reg_i_977: unisim.vcomponents.LUT4
    generic map(
      INIT => X"59DB"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_977_n_0
    );
ARDUINO_IO0_reg_i_978: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1296_n_0,
      CO(3) => ARDUINO_IO0_reg_i_978_n_0,
      CO(2) => ARDUINO_IO0_reg_i_978_n_1,
      CO(1) => ARDUINO_IO0_reg_i_978_n_2,
      CO(0) => ARDUINO_IO0_reg_i_978_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1297_n_0,
      DI(2 downto 1) => B"11",
      DI(0) => ARDUINO_IO0_reg_i_1298_n_0,
      O(3) => ARDUINO_IO0_reg_i_978_n_4,
      O(2) => ARDUINO_IO0_reg_i_978_n_5,
      O(1 downto 0) => \^hour_al_reg[2]_0\(1 downto 0),
      S(3) => ARDUINO_IO0_reg_i_1299_n_0,
      S(2) => ARDUINO_IO0_reg_i_1300_n_0,
      S(1 downto 0) => B"11"
    );
ARDUINO_IO0_reg_i_979: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8E30"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[2]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[3]\,
      O => ARDUINO_IO0_reg_i_979_n_0
    );
ARDUINO_IO0_reg_i_98: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FB7D"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_98_n_0
    );
ARDUINO_IO0_reg_i_980: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_980_n_0
    );
ARDUINO_IO0_reg_i_981: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8307"
    )
        port map (
      I0 => \hour_al_reg_n_0_[1]\,
      I1 => \hour_al_reg_n_0_[3]\,
      I2 => \hour_al_reg_n_0_[4]\,
      I3 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_981_n_0
    );
ARDUINO_IO0_reg_i_982: unisim.vcomponents.LUT3
    generic map(
      INIT => X"17"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_1301_n_0,
      I1 => ARDUINO_IO0_reg_i_1302_n_1,
      I2 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_982_n_0
    );
ARDUINO_IO0_reg_i_983: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_983_n_0
    );
ARDUINO_IO0_reg_i_984: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_984_n_0
    );
ARDUINO_IO0_reg_i_985: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_985_n_0
    );
ARDUINO_IO0_reg_i_986: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_986_n_0
    );
ARDUINO_IO0_reg_i_987: unisim.vcomponents.LUT3
    generic map(
      INIT => X"37"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      O => ARDUINO_IO0_reg_i_987_n_0
    );
ARDUINO_IO0_reg_i_988: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[2]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_988_n_0
    );
ARDUINO_IO0_reg_i_989: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7CEC"
    )
        port map (
      I0 => \hour_al_reg_n_0_[2]\,
      I1 => \hour_al_reg_n_0_[4]\,
      I2 => \hour_al_reg_n_0_[3]\,
      I3 => \hour_al_reg_n_0_[1]\,
      O => ARDUINO_IO0_reg_i_989_n_0
    );
ARDUINO_IO0_reg_i_99: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FE02"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_38_0(3),
      I1 => \^arduino_io0_reg_i_369_0\(1),
      I2 => ARDUINO_IO0_reg_i_181_n_1,
      I3 => \^arduino_io0_reg_i_382\(3),
      O => ARDUINO_IO0_reg_i_99_n_0
    );
ARDUINO_IO0_reg_i_990: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_990_n_0
    );
ARDUINO_IO0_reg_i_991: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_991_n_0
    );
ARDUINO_IO0_reg_i_992: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_992_n_0
    );
ARDUINO_IO0_reg_i_993: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_982_n_0,
      I1 => ARDUINO_IO0_reg_i_1301_n_0,
      I2 => ARDUINO_IO0_reg_i_1302_n_1,
      I3 => ARDUINO_IO0_reg_i_1303_n_0,
      O => ARDUINO_IO0_reg_i_993_n_0
    );
ARDUINO_IO0_reg_i_994: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1304_n_0,
      CO(3) => ARDUINO_IO0_reg_i_994_n_0,
      CO(2) => ARDUINO_IO0_reg_i_994_n_1,
      CO(1) => ARDUINO_IO0_reg_i_994_n_2,
      CO(0) => ARDUINO_IO0_reg_i_994_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_688_n_7,
      DI(2) => ARDUINO_IO0_reg_i_999_n_4,
      DI(1) => ARDUINO_IO0_reg_i_999_n_5,
      DI(0) => ARDUINO_IO0_reg_i_999_n_6,
      O(3 downto 2) => \^arduino_io0_reg_i_998_0\(1 downto 0),
      O(1 downto 0) => \^arduino_io0_reg_i_1308_0\(3 downto 2),
      S(3) => ARDUINO_IO0_reg_i_1305_n_0,
      S(2) => ARDUINO_IO0_reg_i_1306_n_0,
      S(1) => ARDUINO_IO0_reg_i_1307_n_0,
      S(0) => ARDUINO_IO0_reg_i_1308_n_0
    );
ARDUINO_IO0_reg_i_995: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_390_n_7,
      I1 => ARDUINO_IO0_reg_i_688_n_5,
      O => ARDUINO_IO0_reg_i_995_n_0
    );
ARDUINO_IO0_reg_i_996: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_688_n_4,
      I1 => ARDUINO_IO0_reg_i_688_n_6,
      O => ARDUINO_IO0_reg_i_996_n_0
    );
ARDUINO_IO0_reg_i_997: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_688_n_5,
      I1 => ARDUINO_IO0_reg_i_688_n_7,
      O => ARDUINO_IO0_reg_i_997_n_0
    );
ARDUINO_IO0_reg_i_998: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_688_n_6,
      I1 => ARDUINO_IO0_reg_i_999_n_4,
      O => ARDUINO_IO0_reg_i_998_n_0
    );
ARDUINO_IO0_reg_i_999: unisim.vcomponents.CARRY4
     port map (
      CI => ARDUINO_IO0_reg_i_1309_n_0,
      CO(3) => ARDUINO_IO0_reg_i_999_n_0,
      CO(2) => ARDUINO_IO0_reg_i_999_n_1,
      CO(1) => ARDUINO_IO0_reg_i_999_n_2,
      CO(0) => ARDUINO_IO0_reg_i_999_n_3,
      CYINIT => '0',
      DI(3) => ARDUINO_IO0_reg_i_1310_n_0,
      DI(2) => ARDUINO_IO0_reg_i_1311_n_0,
      DI(1) => ARDUINO_IO0_reg_i_1312_n_0,
      DI(0) => ARDUINO_IO0_reg_i_1313_n_0,
      O(3) => ARDUINO_IO0_reg_i_999_n_4,
      O(2) => ARDUINO_IO0_reg_i_999_n_5,
      O(1) => ARDUINO_IO0_reg_i_999_n_6,
      O(0) => ARDUINO_IO0_reg_i_999_n_7,
      S(3) => ARDUINO_IO0_reg_i_1314_n_0,
      S(2) => ARDUINO_IO0_reg_i_1315_n_0,
      S(1) => ARDUINO_IO0_reg_i_1316_n_0,
      S(0) => ARDUINO_IO0_reg_i_1317_n_0
    );
ARDUINO_IO10_INST_0: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => digit(1),
      I1 => digit(0),
      O => ARDUINO_IO10
    );
ARDUINO_IO11_INST_0: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => digit(0),
      I1 => digit(1),
      O => ARDUINO_IO11
    );
ARDUINO_IO1_reg: unisim.vcomponents.LDCE
    generic map(
      INIT => '0'
    )
        port map (
      CLR => '0',
      D => ARDUINO_IO1_reg_i_1_n_0,
      G => ARDUINO_IO0_reg_i_2_n_0,
      GE => '1',
      Q => ARDUINO_IO1
    );
ARDUINO_IO1_reg_i_1: unisim.vcomponents.LUT3
    generic map(
      INIT => X"82"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_6_n_0,
      I1 => ARDUINO_IO0_reg_i_5_n_0,
      I2 => ARDUINO_IO0_reg_i_3_n_0,
      O => ARDUINO_IO1_reg_i_1_n_0
    );
ARDUINO_IO2_reg: unisim.vcomponents.LDCE
    generic map(
      INIT => '0'
    )
        port map (
      CLR => '0',
      D => ARDUINO_IO2_reg_i_1_n_0,
      G => ARDUINO_IO0_reg_i_2_n_0,
      GE => '1',
      Q => ARDUINO_IO2
    );
ARDUINO_IO2_reg_i_1: unisim.vcomponents.LUT3
    generic map(
      INIT => X"40"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_6_n_0,
      I1 => ARDUINO_IO0_reg_i_3_n_0,
      I2 => ARDUINO_IO0_reg_i_5_n_0,
      O => ARDUINO_IO2_reg_i_1_n_0
    );
ARDUINO_IO3_reg: unisim.vcomponents.LDCE
    generic map(
      INIT => '0'
    )
        port map (
      CLR => '0',
      D => ARDUINO_IO3_reg_i_1_n_0,
      G => ARDUINO_IO0_reg_i_2_n_0,
      GE => '1',
      Q => ARDUINO_IO3
    );
ARDUINO_IO3_reg_i_1: unisim.vcomponents.LUT4
    generic map(
      INIT => X"4A04"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_5_n_0,
      I1 => ARDUINO_IO0_reg_i_4_n_0,
      I2 => ARDUINO_IO0_reg_i_3_n_0,
      I3 => ARDUINO_IO0_reg_i_6_n_0,
      O => ARDUINO_IO3_reg_i_1_n_0
    );
ARDUINO_IO4_reg: unisim.vcomponents.LDCE
    generic map(
      INIT => '0'
    )
        port map (
      CLR => '0',
      D => ARDUINO_IO4_reg_i_1_n_0,
      G => ARDUINO_IO0_reg_i_2_n_0,
      GE => '1',
      Q => ARDUINO_IO4
    );
ARDUINO_IO4_reg_i_1: unisim.vcomponents.LUT3
    generic map(
      INIT => X"2F"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_6_n_0,
      I1 => ARDUINO_IO0_reg_i_3_n_0,
      I2 => ARDUINO_IO0_reg_i_5_n_0,
      O => ARDUINO_IO4_reg_i_1_n_0
    );
ARDUINO_IO5_reg: unisim.vcomponents.LDCE
    generic map(
      INIT => '0'
    )
        port map (
      CLR => '0',
      D => ARDUINO_IO5_reg_i_1_n_0,
      G => ARDUINO_IO0_reg_i_2_n_0,
      GE => '1',
      Q => ARDUINO_IO5
    );
ARDUINO_IO5_reg_i_1: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7100"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_6_n_0,
      I1 => ARDUINO_IO0_reg_i_5_n_0,
      I2 => ARDUINO_IO0_reg_i_3_n_0,
      I3 => ARDUINO_IO0_reg_i_4_n_0,
      O => ARDUINO_IO5_reg_i_1_n_0
    );
ARDUINO_IO6_reg: unisim.vcomponents.LDCE
    generic map(
      INIT => '0'
    )
        port map (
      CLR => '0',
      D => ARDUINO_IO6_reg_i_1_n_0,
      G => ARDUINO_IO0_reg_i_2_n_0,
      GE => '1',
      Q => ARDUINO_IO6
    );
ARDUINO_IO6_reg_i_1: unisim.vcomponents.LUT4
    generic map(
      INIT => X"2500"
    )
        port map (
      I0 => ARDUINO_IO0_reg_i_6_n_0,
      I1 => ARDUINO_IO0_reg_i_5_n_0,
      I2 => ARDUINO_IO0_reg_i_3_n_0,
      I3 => ARDUINO_IO0_reg_i_4_n_0,
      O => ARDUINO_IO6_reg_i_1_n_0
    );
ARDUINO_IO7_i_1: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \colontick[0]_i_1_n_0\,
      I1 => \^arduino_io7\,
      O => ARDUINO_IO7_i_1_n_0
    );
ARDUINO_IO7_reg: unisim.vcomponents.FDRE
    generic map(
      INIT => '1'
    )
        port map (
      C => CLK,
      CE => '1',
      D => ARDUINO_IO7_i_1_n_0,
      Q => \^arduino_io7\,
      R => '0'
    );
ARDUINO_IO8_INST_0: unisim.vcomponents.LUT2
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => digit(0),
      I1 => digit(1),
      O => ARDUINO_IO8
    );
ARDUINO_IO9_INST_0: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => digit(0),
      I1 => digit(1),
      O => ARDUINO_IO9
    );
PL_LED_G_i_1: unisim.vcomponents.LUT5
    generic map(
      INIT => X"002E00FF"
    )
        port map (
      I0 => \^pl_led_g\,
      I1 => beep0,
      I2 => \^pl_led_r\,
      I3 => PL_LED_G_i_2_n_0,
      I4 => ring,
      O => PL_LED_G_i_1_n_0
    );
PL_LED_G_i_2: unisim.vcomponents.LUT3
    generic map(
      INIT => X"8F"
    )
        port map (
      I0 => \mode_reg_n_0_[0]\,
      I1 => \mode_reg_n_0_[1]\,
      I2 => al_active_reg_n_0,
      O => PL_LED_G_i_2_n_0
    );
PL_LED_G_reg: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => PL_LED_G_i_1_n_0,
      Q => \^pl_led_g\,
      R => '0'
    );
PL_LED_R_i_1: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6660"
    )
        port map (
      I0 => \^pl_led_r\,
      I1 => beep0,
      I2 => timeout_reg_n_0,
      I3 => ring,
      O => PL_LED_R_i_1_n_0
    );
PL_LED_R_reg: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => PL_LED_R_i_1_n_0,
      Q => \^pl_led_r\,
      R => '0'
    );
al_active_i_1: unisim.vcomponents.LUT4
    generic map(
      INIT => X"DF20"
    )
        port map (
      I0 => ARDUINO_IO12,
      I1 => pressed3,
      I2 => al_active_i_2_n_0,
      I3 => al_active_reg_n_0,
      O => al_active_i_1_n_0
    );
al_active_i_2: unisim.vcomponents.LUT4
    generic map(
      INIT => X"0851"
    )
        port map (
      I0 => \mode_reg_n_0_[1]\,
      I1 => ARDUINO_A0,
      I2 => pressed0,
      I3 => \mode_reg_n_0_[0]\,
      O => al_active_i_2_n_0
    );
al_active_reg: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => '1',
      D => al_active_i_1_n_0,
      Q => al_active_reg_n_0,
      R => '0'
    );
\beep[0]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0000000000001000"
    )
        port map (
      I0 => \beep[0]_i_3_n_0\,
      I1 => \beep_reg[0]_i_4_n_5\,
      I2 => \beep_reg[0]_i_5_n_7\,
      I3 => \beep_reg[0]_i_6_n_4\,
      I4 => \beep_reg[0]_i_7_n_7\,
      I5 => \beep[0]_i_8_n_0\,
      O => beep0
    );
\beep[0]_i_12\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFFD"
    )
        port map (
      I0 => \beep_reg[0]_i_5_n_5\,
      I1 => \beep_reg[0]_i_4_n_4\,
      I2 => \beep_reg[0]_i_10_n_5\,
      I3 => \beep_reg[0]_i_7_n_5\,
      O => \beep[0]_i_12_n_0\
    );
\beep[0]_i_13\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FF7F"
    )
        port map (
      I0 => \beep_reg[0]_i_6_n_6\,
      I1 => \beep_reg[0]_i_6_n_7\,
      I2 => \beep_reg[0]_i_5_n_4\,
      I3 => \beep_reg[0]_i_10_n_7\,
      O => \beep[0]_i_13_n_0\
    );
\beep[0]_i_14\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"DFFF"
    )
        port map (
      I0 => beep_reg(0),
      I1 => \beep_reg[0]_i_7_n_6\,
      I2 => \beep_reg[0]_i_5_n_6\,
      I3 => \beep_reg[0]_i_7_n_4\,
      O => \beep[0]_i_14_n_0\
    );
\beep[0]_i_3\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFFD"
    )
        port map (
      I0 => \beep_reg[0]_i_10_n_4\,
      I1 => \beep_reg[0]_i_4_n_7\,
      I2 => \beep_reg[0]_i_11_n_7\,
      I3 => \beep_reg[0]_i_4_n_6\,
      O => \beep[0]_i_3_n_0\
    );
\beep[0]_i_8\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FEFFFFFFFFFFFFFF"
    )
        port map (
      I0 => \beep[0]_i_12_n_0\,
      I1 => \beep[0]_i_13_n_0\,
      I2 => \beep[0]_i_14_n_0\,
      I3 => \beep_reg[0]_i_6_n_5\,
      I4 => \beep_reg[0]_i_10_n_6\,
      I5 => \beep_reg[0]_i_11_n_6\,
      O => \beep[0]_i_8_n_0\
    );
\beep[0]_i_9\: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => beep_reg(0),
      O => \beep[0]_i_9_n_0\
    );
\beep_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[0]_i_2_n_7\,
      Q => beep_reg(0),
      R => beep0
    );
\beep_reg[0]_i_10\: unisim.vcomponents.CARRY4
     port map (
      CI => \beep_reg[0]_i_5_n_0\,
      CO(3) => \beep_reg[0]_i_10_n_0\,
      CO(2) => \beep_reg[0]_i_10_n_1\,
      CO(1) => \beep_reg[0]_i_10_n_2\,
      CO(0) => \beep_reg[0]_i_10_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \beep_reg[0]_i_10_n_4\,
      O(2) => \beep_reg[0]_i_10_n_5\,
      O(1) => \beep_reg[0]_i_10_n_6\,
      O(0) => \beep_reg[0]_i_10_n_7\,
      S(3 downto 0) => beep_reg(16 downto 13)
    );
\beep_reg[0]_i_11\: unisim.vcomponents.CARRY4
     port map (
      CI => \beep_reg[0]_i_6_n_0\,
      CO(3 downto 1) => \NLW_beep_reg[0]_i_11_CO_UNCONNECTED\(3 downto 1),
      CO(0) => \beep_reg[0]_i_11_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => \NLW_beep_reg[0]_i_11_O_UNCONNECTED\(3 downto 2),
      O(1) => \beep_reg[0]_i_11_n_6\,
      O(0) => \beep_reg[0]_i_11_n_7\,
      S(3 downto 2) => B"00",
      S(1 downto 0) => beep_reg(22 downto 21)
    );
\beep_reg[0]_i_2\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \beep_reg[0]_i_2_n_0\,
      CO(2) => \beep_reg[0]_i_2_n_1\,
      CO(1) => \beep_reg[0]_i_2_n_2\,
      CO(0) => \beep_reg[0]_i_2_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => \beep_reg[0]_i_2_n_4\,
      O(2) => \beep_reg[0]_i_2_n_5\,
      O(1) => \beep_reg[0]_i_2_n_6\,
      O(0) => \beep_reg[0]_i_2_n_7\,
      S(3 downto 1) => beep_reg(3 downto 1),
      S(0) => \beep[0]_i_9_n_0\
    );
\beep_reg[0]_i_4\: unisim.vcomponents.CARRY4
     port map (
      CI => \beep_reg[0]_i_7_n_0\,
      CO(3) => \beep_reg[0]_i_4_n_0\,
      CO(2) => \beep_reg[0]_i_4_n_1\,
      CO(1) => \beep_reg[0]_i_4_n_2\,
      CO(0) => \beep_reg[0]_i_4_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \beep_reg[0]_i_4_n_4\,
      O(2) => \beep_reg[0]_i_4_n_5\,
      O(1) => \beep_reg[0]_i_4_n_6\,
      O(0) => \beep_reg[0]_i_4_n_7\,
      S(3 downto 0) => beep_reg(8 downto 5)
    );
\beep_reg[0]_i_5\: unisim.vcomponents.CARRY4
     port map (
      CI => \beep_reg[0]_i_4_n_0\,
      CO(3) => \beep_reg[0]_i_5_n_0\,
      CO(2) => \beep_reg[0]_i_5_n_1\,
      CO(1) => \beep_reg[0]_i_5_n_2\,
      CO(0) => \beep_reg[0]_i_5_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \beep_reg[0]_i_5_n_4\,
      O(2) => \beep_reg[0]_i_5_n_5\,
      O(1) => \beep_reg[0]_i_5_n_6\,
      O(0) => \beep_reg[0]_i_5_n_7\,
      S(3 downto 0) => beep_reg(12 downto 9)
    );
\beep_reg[0]_i_6\: unisim.vcomponents.CARRY4
     port map (
      CI => \beep_reg[0]_i_10_n_0\,
      CO(3) => \beep_reg[0]_i_6_n_0\,
      CO(2) => \beep_reg[0]_i_6_n_1\,
      CO(1) => \beep_reg[0]_i_6_n_2\,
      CO(0) => \beep_reg[0]_i_6_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \beep_reg[0]_i_6_n_4\,
      O(2) => \beep_reg[0]_i_6_n_5\,
      O(1) => \beep_reg[0]_i_6_n_6\,
      O(0) => \beep_reg[0]_i_6_n_7\,
      S(3 downto 0) => beep_reg(20 downto 17)
    );
\beep_reg[0]_i_7\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \beep_reg[0]_i_7_n_0\,
      CO(2) => \beep_reg[0]_i_7_n_1\,
      CO(1) => \beep_reg[0]_i_7_n_2\,
      CO(0) => \beep_reg[0]_i_7_n_3\,
      CYINIT => beep_reg(0),
      DI(3 downto 0) => B"0000",
      O(3) => \beep_reg[0]_i_7_n_4\,
      O(2) => \beep_reg[0]_i_7_n_5\,
      O(1) => \beep_reg[0]_i_7_n_6\,
      O(0) => \beep_reg[0]_i_7_n_7\,
      S(3 downto 0) => beep_reg(4 downto 1)
    );
\beep_reg[10]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[8]_i_1_n_5\,
      Q => beep_reg(10),
      R => beep0
    );
\beep_reg[11]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[8]_i_1_n_4\,
      Q => beep_reg(11),
      R => beep0
    );
\beep_reg[12]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[12]_i_1_n_7\,
      Q => beep_reg(12),
      R => beep0
    );
\beep_reg[12]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \beep_reg[8]_i_1_n_0\,
      CO(3) => \beep_reg[12]_i_1_n_0\,
      CO(2) => \beep_reg[12]_i_1_n_1\,
      CO(1) => \beep_reg[12]_i_1_n_2\,
      CO(0) => \beep_reg[12]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \beep_reg[12]_i_1_n_4\,
      O(2) => \beep_reg[12]_i_1_n_5\,
      O(1) => \beep_reg[12]_i_1_n_6\,
      O(0) => \beep_reg[12]_i_1_n_7\,
      S(3 downto 0) => beep_reg(15 downto 12)
    );
\beep_reg[13]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[12]_i_1_n_6\,
      Q => beep_reg(13),
      R => beep0
    );
\beep_reg[14]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[12]_i_1_n_5\,
      Q => beep_reg(14),
      R => beep0
    );
\beep_reg[15]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[12]_i_1_n_4\,
      Q => beep_reg(15),
      R => beep0
    );
\beep_reg[16]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[16]_i_1_n_7\,
      Q => beep_reg(16),
      R => beep0
    );
\beep_reg[16]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \beep_reg[12]_i_1_n_0\,
      CO(3) => \beep_reg[16]_i_1_n_0\,
      CO(2) => \beep_reg[16]_i_1_n_1\,
      CO(1) => \beep_reg[16]_i_1_n_2\,
      CO(0) => \beep_reg[16]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \beep_reg[16]_i_1_n_4\,
      O(2) => \beep_reg[16]_i_1_n_5\,
      O(1) => \beep_reg[16]_i_1_n_6\,
      O(0) => \beep_reg[16]_i_1_n_7\,
      S(3 downto 0) => beep_reg(19 downto 16)
    );
\beep_reg[17]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[16]_i_1_n_6\,
      Q => beep_reg(17),
      R => beep0
    );
\beep_reg[18]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[16]_i_1_n_5\,
      Q => beep_reg(18),
      R => beep0
    );
\beep_reg[19]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[16]_i_1_n_4\,
      Q => beep_reg(19),
      R => beep0
    );
\beep_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[0]_i_2_n_6\,
      Q => beep_reg(1),
      R => beep0
    );
\beep_reg[20]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[20]_i_1_n_7\,
      Q => beep_reg(20),
      R => beep0
    );
\beep_reg[20]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \beep_reg[16]_i_1_n_0\,
      CO(3 downto 2) => \NLW_beep_reg[20]_i_1_CO_UNCONNECTED\(3 downto 2),
      CO(1) => \beep_reg[20]_i_1_n_2\,
      CO(0) => \beep_reg[20]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \NLW_beep_reg[20]_i_1_O_UNCONNECTED\(3),
      O(2) => \beep_reg[20]_i_1_n_5\,
      O(1) => \beep_reg[20]_i_1_n_6\,
      O(0) => \beep_reg[20]_i_1_n_7\,
      S(3) => '0',
      S(2 downto 0) => beep_reg(22 downto 20)
    );
\beep_reg[21]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[20]_i_1_n_6\,
      Q => beep_reg(21),
      R => beep0
    );
\beep_reg[22]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[20]_i_1_n_5\,
      Q => beep_reg(22),
      R => beep0
    );
\beep_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[0]_i_2_n_5\,
      Q => beep_reg(2),
      R => beep0
    );
\beep_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[0]_i_2_n_4\,
      Q => beep_reg(3),
      R => beep0
    );
\beep_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[4]_i_1_n_7\,
      Q => beep_reg(4),
      R => beep0
    );
\beep_reg[4]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \beep_reg[0]_i_2_n_0\,
      CO(3) => \beep_reg[4]_i_1_n_0\,
      CO(2) => \beep_reg[4]_i_1_n_1\,
      CO(1) => \beep_reg[4]_i_1_n_2\,
      CO(0) => \beep_reg[4]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \beep_reg[4]_i_1_n_4\,
      O(2) => \beep_reg[4]_i_1_n_5\,
      O(1) => \beep_reg[4]_i_1_n_6\,
      O(0) => \beep_reg[4]_i_1_n_7\,
      S(3 downto 0) => beep_reg(7 downto 4)
    );
\beep_reg[5]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[4]_i_1_n_6\,
      Q => beep_reg(5),
      R => beep0
    );
\beep_reg[6]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[4]_i_1_n_5\,
      Q => beep_reg(6),
      R => beep0
    );
\beep_reg[7]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[4]_i_1_n_4\,
      Q => beep_reg(7),
      R => beep0
    );
\beep_reg[8]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[8]_i_1_n_7\,
      Q => beep_reg(8),
      R => beep0
    );
\beep_reg[8]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \beep_reg[4]_i_1_n_0\,
      CO(3) => \beep_reg[8]_i_1_n_0\,
      CO(2) => \beep_reg[8]_i_1_n_1\,
      CO(1) => \beep_reg[8]_i_1_n_2\,
      CO(0) => \beep_reg[8]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \beep_reg[8]_i_1_n_4\,
      O(2) => \beep_reg[8]_i_1_n_5\,
      O(1) => \beep_reg[8]_i_1_n_6\,
      O(0) => \beep_reg[8]_i_1_n_7\,
      S(3 downto 0) => beep_reg(11 downto 8)
    );
\beep_reg[9]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \beep_reg[8]_i_1_n_6\,
      Q => beep_reg(9),
      R => beep0
    );
bounceCLK_i_1: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \debounce[0]_i_1_n_0\,
      I1 => bounceCLK,
      O => bounceCLK_i_1_n_0
    );
bounceCLK_reg: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => bounceCLK_i_1_n_0,
      Q => bounceCLK,
      R => '0'
    );
cd_WE_i_1: unisim.vcomponents.LUT3
    generic map(
      INIT => X"C8"
    )
        port map (
      I0 => \sec_cd_set[5]_i_1_n_0\,
      I1 => ARDUINO_A1,
      I2 => cd_WE,
      O => cd_WE_i_1_n_0
    );
cd_WE_reg: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => '1',
      D => cd_WE_i_1_n_0,
      Q => cd_WE,
      R => '0'
    );
cd_active_i_1: unisim.vcomponents.LUT5
    generic map(
      INIT => X"9A000000"
    )
        port map (
      I0 => cd_active_reg_n_0,
      I1 => pressed3,
      I2 => ARDUINO_IO12,
      I3 => \mode_reg_n_0_[1]\,
      I4 => mode(0),
      O => cd_active_i_1_n_0
    );
cd_active_reg: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => '1',
      D => cd_active_i_1_n_0,
      Q => cd_active_reg_n_0,
      R => '0'
    );
\colontick[0]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0000000010000000"
    )
        port map (
      I0 => \colontick[0]_i_3_n_0\,
      I1 => \colontick_reg[0]_i_4_n_7\,
      I2 => \colontick_reg[0]_i_5_n_6\,
      I3 => \colontick_reg[0]_i_5_n_7\,
      I4 => colontick_reg(0),
      I5 => \colontick[0]_i_6_n_0\,
      O => \colontick[0]_i_1_n_0\
    );
\colontick[0]_i_12\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFFD"
    )
        port map (
      I0 => \colontick_reg[0]_i_15_n_7\,
      I1 => \colontick_reg[0]_i_5_n_4\,
      I2 => \colontick_reg[0]_i_10_n_5\,
      I3 => \colontick_reg[0]_i_10_n_6\,
      O => \colontick[0]_i_12_n_0\
    );
\colontick[0]_i_13\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FFFFFDFFFFFFFFFF"
    )
        port map (
      I0 => \colontick_reg[0]_i_8_n_7\,
      I1 => \colontick_reg[0]_i_9_n_5\,
      I2 => \colontick_reg[0]_i_10_n_4\,
      I3 => \colontick_reg[0]_i_11_n_7\,
      I4 => \colontick_reg[0]_i_4_n_4\,
      I5 => \colontick_reg[0]_i_8_n_5\,
      O => \colontick[0]_i_13_n_0\
    );
\colontick[0]_i_14\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FF7F"
    )
        port map (
      I0 => \colontick_reg[0]_i_11_n_5\,
      I1 => \colontick_reg[0]_i_4_n_5\,
      I2 => \colontick_reg[0]_i_5_n_5\,
      I3 => \colontick_reg[0]_i_4_n_6\,
      O => \colontick[0]_i_14_n_0\
    );
\colontick[0]_i_3\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FFFFFFF7"
    )
        port map (
      I0 => \colontick_reg[0]_i_8_n_6\,
      I1 => \colontick_reg[0]_i_9_n_4\,
      I2 => \colontick_reg[0]_i_10_n_7\,
      I3 => \colontick_reg[0]_i_11_n_6\,
      I4 => \colontick[0]_i_12_n_0\,
      O => \colontick[0]_i_3_n_0\
    );
\colontick[0]_i_6\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFEF"
    )
        port map (
      I0 => \colontick[0]_i_13_n_0\,
      I1 => \colontick[0]_i_14_n_0\,
      I2 => \colontick_reg[0]_i_11_n_4\,
      I3 => \colontick_reg[0]_i_8_n_4\,
      I4 => \colontick_reg[0]_i_9_n_7\,
      I5 => \colontick_reg[0]_i_9_n_6\,
      O => \colontick[0]_i_6_n_0\
    );
\colontick[0]_i_7\: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => colontick_reg(0),
      O => \colontick[0]_i_7_n_0\
    );
\colontick_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[0]_i_2_n_7\,
      Q => colontick_reg(0),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[0]_i_10\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \colontick_reg[0]_i_10_n_0\,
      CO(2) => \colontick_reg[0]_i_10_n_1\,
      CO(1) => \colontick_reg[0]_i_10_n_2\,
      CO(0) => \colontick_reg[0]_i_10_n_3\,
      CYINIT => colontick_reg(0),
      DI(3 downto 0) => B"0000",
      O(3) => \colontick_reg[0]_i_10_n_4\,
      O(2) => \colontick_reg[0]_i_10_n_5\,
      O(1) => \colontick_reg[0]_i_10_n_6\,
      O(0) => \colontick_reg[0]_i_10_n_7\,
      S(3 downto 0) => colontick_reg(4 downto 1)
    );
\colontick_reg[0]_i_11\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[0]_i_8_n_0\,
      CO(3) => \colontick_reg[0]_i_11_n_0\,
      CO(2) => \colontick_reg[0]_i_11_n_1\,
      CO(1) => \colontick_reg[0]_i_11_n_2\,
      CO(0) => \colontick_reg[0]_i_11_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \colontick_reg[0]_i_11_n_4\,
      O(2) => \colontick_reg[0]_i_11_n_5\,
      O(1) => \colontick_reg[0]_i_11_n_6\,
      O(0) => \colontick_reg[0]_i_11_n_7\,
      S(3 downto 0) => colontick_reg(20 downto 17)
    );
\colontick_reg[0]_i_15\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[0]_i_5_n_0\,
      CO(3 downto 0) => \NLW_colontick_reg[0]_i_15_CO_UNCONNECTED\(3 downto 0),
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 1) => \NLW_colontick_reg[0]_i_15_O_UNCONNECTED\(3 downto 1),
      O(0) => \colontick_reg[0]_i_15_n_7\,
      S(3 downto 1) => B"000",
      S(0) => colontick_reg(25)
    );
\colontick_reg[0]_i_2\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \colontick_reg[0]_i_2_n_0\,
      CO(2) => \colontick_reg[0]_i_2_n_1\,
      CO(1) => \colontick_reg[0]_i_2_n_2\,
      CO(0) => \colontick_reg[0]_i_2_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => \colontick_reg[0]_i_2_n_4\,
      O(2) => \colontick_reg[0]_i_2_n_5\,
      O(1) => \colontick_reg[0]_i_2_n_6\,
      O(0) => \colontick_reg[0]_i_2_n_7\,
      S(3 downto 1) => colontick_reg(3 downto 1),
      S(0) => \colontick[0]_i_7_n_0\
    );
\colontick_reg[0]_i_4\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[0]_i_10_n_0\,
      CO(3) => \colontick_reg[0]_i_4_n_0\,
      CO(2) => \colontick_reg[0]_i_4_n_1\,
      CO(1) => \colontick_reg[0]_i_4_n_2\,
      CO(0) => \colontick_reg[0]_i_4_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \colontick_reg[0]_i_4_n_4\,
      O(2) => \colontick_reg[0]_i_4_n_5\,
      O(1) => \colontick_reg[0]_i_4_n_6\,
      O(0) => \colontick_reg[0]_i_4_n_7\,
      S(3 downto 0) => colontick_reg(8 downto 5)
    );
\colontick_reg[0]_i_5\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[0]_i_11_n_0\,
      CO(3) => \colontick_reg[0]_i_5_n_0\,
      CO(2) => \colontick_reg[0]_i_5_n_1\,
      CO(1) => \colontick_reg[0]_i_5_n_2\,
      CO(0) => \colontick_reg[0]_i_5_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \colontick_reg[0]_i_5_n_4\,
      O(2) => \colontick_reg[0]_i_5_n_5\,
      O(1) => \colontick_reg[0]_i_5_n_6\,
      O(0) => \colontick_reg[0]_i_5_n_7\,
      S(3 downto 0) => colontick_reg(24 downto 21)
    );
\colontick_reg[0]_i_8\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[0]_i_9_n_0\,
      CO(3) => \colontick_reg[0]_i_8_n_0\,
      CO(2) => \colontick_reg[0]_i_8_n_1\,
      CO(1) => \colontick_reg[0]_i_8_n_2\,
      CO(0) => \colontick_reg[0]_i_8_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \colontick_reg[0]_i_8_n_4\,
      O(2) => \colontick_reg[0]_i_8_n_5\,
      O(1) => \colontick_reg[0]_i_8_n_6\,
      O(0) => \colontick_reg[0]_i_8_n_7\,
      S(3 downto 0) => colontick_reg(16 downto 13)
    );
\colontick_reg[0]_i_9\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[0]_i_4_n_0\,
      CO(3) => \colontick_reg[0]_i_9_n_0\,
      CO(2) => \colontick_reg[0]_i_9_n_1\,
      CO(1) => \colontick_reg[0]_i_9_n_2\,
      CO(0) => \colontick_reg[0]_i_9_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \colontick_reg[0]_i_9_n_4\,
      O(2) => \colontick_reg[0]_i_9_n_5\,
      O(1) => \colontick_reg[0]_i_9_n_6\,
      O(0) => \colontick_reg[0]_i_9_n_7\,
      S(3 downto 0) => colontick_reg(12 downto 9)
    );
\colontick_reg[10]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[8]_i_1_n_5\,
      Q => colontick_reg(10),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[11]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[8]_i_1_n_4\,
      Q => colontick_reg(11),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[12]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[12]_i_1_n_7\,
      Q => colontick_reg(12),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[12]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[8]_i_1_n_0\,
      CO(3) => \colontick_reg[12]_i_1_n_0\,
      CO(2) => \colontick_reg[12]_i_1_n_1\,
      CO(1) => \colontick_reg[12]_i_1_n_2\,
      CO(0) => \colontick_reg[12]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \colontick_reg[12]_i_1_n_4\,
      O(2) => \colontick_reg[12]_i_1_n_5\,
      O(1) => \colontick_reg[12]_i_1_n_6\,
      O(0) => \colontick_reg[12]_i_1_n_7\,
      S(3 downto 0) => colontick_reg(15 downto 12)
    );
\colontick_reg[13]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[12]_i_1_n_6\,
      Q => colontick_reg(13),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[14]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[12]_i_1_n_5\,
      Q => colontick_reg(14),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[15]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[12]_i_1_n_4\,
      Q => colontick_reg(15),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[16]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[16]_i_1_n_7\,
      Q => colontick_reg(16),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[16]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[12]_i_1_n_0\,
      CO(3) => \colontick_reg[16]_i_1_n_0\,
      CO(2) => \colontick_reg[16]_i_1_n_1\,
      CO(1) => \colontick_reg[16]_i_1_n_2\,
      CO(0) => \colontick_reg[16]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \colontick_reg[16]_i_1_n_4\,
      O(2) => \colontick_reg[16]_i_1_n_5\,
      O(1) => \colontick_reg[16]_i_1_n_6\,
      O(0) => \colontick_reg[16]_i_1_n_7\,
      S(3 downto 0) => colontick_reg(19 downto 16)
    );
\colontick_reg[17]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[16]_i_1_n_6\,
      Q => colontick_reg(17),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[18]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[16]_i_1_n_5\,
      Q => colontick_reg(18),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[19]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[16]_i_1_n_4\,
      Q => colontick_reg(19),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[0]_i_2_n_6\,
      Q => colontick_reg(1),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[20]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[20]_i_1_n_7\,
      Q => colontick_reg(20),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[20]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[16]_i_1_n_0\,
      CO(3) => \colontick_reg[20]_i_1_n_0\,
      CO(2) => \colontick_reg[20]_i_1_n_1\,
      CO(1) => \colontick_reg[20]_i_1_n_2\,
      CO(0) => \colontick_reg[20]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \colontick_reg[20]_i_1_n_4\,
      O(2) => \colontick_reg[20]_i_1_n_5\,
      O(1) => \colontick_reg[20]_i_1_n_6\,
      O(0) => \colontick_reg[20]_i_1_n_7\,
      S(3 downto 0) => colontick_reg(23 downto 20)
    );
\colontick_reg[21]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[20]_i_1_n_6\,
      Q => colontick_reg(21),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[22]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[20]_i_1_n_5\,
      Q => colontick_reg(22),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[23]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[20]_i_1_n_4\,
      Q => colontick_reg(23),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[24]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[24]_i_1_n_7\,
      Q => colontick_reg(24),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[24]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[20]_i_1_n_0\,
      CO(3 downto 1) => \NLW_colontick_reg[24]_i_1_CO_UNCONNECTED\(3 downto 1),
      CO(0) => \colontick_reg[24]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => \NLW_colontick_reg[24]_i_1_O_UNCONNECTED\(3 downto 2),
      O(1) => \colontick_reg[24]_i_1_n_6\,
      O(0) => \colontick_reg[24]_i_1_n_7\,
      S(3 downto 2) => B"00",
      S(1 downto 0) => colontick_reg(25 downto 24)
    );
\colontick_reg[25]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[24]_i_1_n_6\,
      Q => colontick_reg(25),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[0]_i_2_n_5\,
      Q => colontick_reg(2),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[0]_i_2_n_4\,
      Q => colontick_reg(3),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[4]_i_1_n_7\,
      Q => colontick_reg(4),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[4]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[0]_i_2_n_0\,
      CO(3) => \colontick_reg[4]_i_1_n_0\,
      CO(2) => \colontick_reg[4]_i_1_n_1\,
      CO(1) => \colontick_reg[4]_i_1_n_2\,
      CO(0) => \colontick_reg[4]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \colontick_reg[4]_i_1_n_4\,
      O(2) => \colontick_reg[4]_i_1_n_5\,
      O(1) => \colontick_reg[4]_i_1_n_6\,
      O(0) => \colontick_reg[4]_i_1_n_7\,
      S(3 downto 0) => colontick_reg(7 downto 4)
    );
\colontick_reg[5]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[4]_i_1_n_6\,
      Q => colontick_reg(5),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[6]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[4]_i_1_n_5\,
      Q => colontick_reg(6),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[7]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[4]_i_1_n_4\,
      Q => colontick_reg(7),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[8]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[8]_i_1_n_7\,
      Q => colontick_reg(8),
      R => \colontick[0]_i_1_n_0\
    );
\colontick_reg[8]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \colontick_reg[4]_i_1_n_0\,
      CO(3) => \colontick_reg[8]_i_1_n_0\,
      CO(2) => \colontick_reg[8]_i_1_n_1\,
      CO(1) => \colontick_reg[8]_i_1_n_2\,
      CO(0) => \colontick_reg[8]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \colontick_reg[8]_i_1_n_4\,
      O(2) => \colontick_reg[8]_i_1_n_5\,
      O(1) => \colontick_reg[8]_i_1_n_6\,
      O(0) => \colontick_reg[8]_i_1_n_7\,
      S(3 downto 0) => colontick_reg(11 downto 8)
    );
\colontick_reg[9]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \colontick_reg[8]_i_1_n_6\,
      Q => colontick_reg(9),
      R => \colontick[0]_i_1_n_0\
    );
\debounce[0]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0000000000001000"
    )
        port map (
      I0 => \debounce[0]_i_3_n_0\,
      I1 => \debounce_reg[0]_i_4_n_5\,
      I2 => \debounce_reg[0]_i_5_n_4\,
      I3 => \debounce_reg[0]_i_5_n_6\,
      I4 => \debounce_reg[0]_i_6_n_5\,
      I5 => \debounce[0]_i_7_n_0\,
      O => \debounce[0]_i_1_n_0\
    );
\debounce[0]_i_11\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFFE"
    )
        port map (
      I0 => \debounce_reg[0]_i_4_n_4\,
      I1 => \debounce_reg[0]_i_6_n_7\,
      I2 => \debounce_reg[0]_i_14_n_4\,
      I3 => \debounce_reg[0]_i_10_n_6\,
      O => \debounce[0]_i_11_n_0\
    );
\debounce[0]_i_12\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FF7F"
    )
        port map (
      I0 => \debounce_reg[0]_i_14_n_5\,
      I1 => debounce_reg(0),
      I2 => \debounce_reg[0]_i_4_n_6\,
      I3 => \debounce_reg[0]_i_14_n_7\,
      O => \debounce[0]_i_12_n_0\
    );
\debounce[0]_i_13\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFFD"
    )
        port map (
      I0 => \debounce_reg[0]_i_10_n_7\,
      I1 => \debounce_reg[0]_i_5_n_5\,
      I2 => \debounce_reg[0]_i_6_n_4\,
      I3 => \debounce_reg[0]_i_5_n_7\,
      O => \debounce[0]_i_13_n_0\
    );
\debounce[0]_i_3\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFFD"
    )
        port map (
      I0 => \debounce_reg[0]_i_9_n_6\,
      I1 => \debounce_reg[0]_i_10_n_4\,
      I2 => \debounce_reg[0]_i_9_n_7\,
      I3 => \debounce_reg[0]_i_4_n_7\,
      O => \debounce[0]_i_3_n_0\
    );
\debounce[0]_i_7\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FFFEFFFFFFFFFFFF"
    )
        port map (
      I0 => \debounce[0]_i_11_n_0\,
      I1 => \debounce[0]_i_12_n_0\,
      I2 => \debounce[0]_i_13_n_0\,
      I3 => \debounce_reg[0]_i_6_n_6\,
      I4 => \debounce_reg[0]_i_14_n_6\,
      I5 => \debounce_reg[0]_i_10_n_5\,
      O => \debounce[0]_i_7_n_0\
    );
\debounce[0]_i_8\: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => debounce_reg(0),
      O => \debounce[0]_i_8_n_0\
    );
\debounce_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[0]_i_2_n_7\,
      Q => debounce_reg(0),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[0]_i_10\: unisim.vcomponents.CARRY4
     port map (
      CI => \debounce_reg[0]_i_5_n_0\,
      CO(3) => \debounce_reg[0]_i_10_n_0\,
      CO(2) => \debounce_reg[0]_i_10_n_1\,
      CO(1) => \debounce_reg[0]_i_10_n_2\,
      CO(0) => \debounce_reg[0]_i_10_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \debounce_reg[0]_i_10_n_4\,
      O(2) => \debounce_reg[0]_i_10_n_5\,
      O(1) => \debounce_reg[0]_i_10_n_6\,
      O(0) => \debounce_reg[0]_i_10_n_7\,
      S(3 downto 0) => debounce_reg(12 downto 9)
    );
\debounce_reg[0]_i_14\: unisim.vcomponents.CARRY4
     port map (
      CI => \debounce_reg[0]_i_4_n_0\,
      CO(3) => \debounce_reg[0]_i_14_n_0\,
      CO(2) => \debounce_reg[0]_i_14_n_1\,
      CO(1) => \debounce_reg[0]_i_14_n_2\,
      CO(0) => \debounce_reg[0]_i_14_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \debounce_reg[0]_i_14_n_4\,
      O(2) => \debounce_reg[0]_i_14_n_5\,
      O(1) => \debounce_reg[0]_i_14_n_6\,
      O(0) => \debounce_reg[0]_i_14_n_7\,
      S(3 downto 0) => debounce_reg(20 downto 17)
    );
\debounce_reg[0]_i_2\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \debounce_reg[0]_i_2_n_0\,
      CO(2) => \debounce_reg[0]_i_2_n_1\,
      CO(1) => \debounce_reg[0]_i_2_n_2\,
      CO(0) => \debounce_reg[0]_i_2_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => \debounce_reg[0]_i_2_n_4\,
      O(2) => \debounce_reg[0]_i_2_n_5\,
      O(1) => \debounce_reg[0]_i_2_n_6\,
      O(0) => \debounce_reg[0]_i_2_n_7\,
      S(3 downto 1) => debounce_reg(3 downto 1),
      S(0) => \debounce[0]_i_8_n_0\
    );
\debounce_reg[0]_i_4\: unisim.vcomponents.CARRY4
     port map (
      CI => \debounce_reg[0]_i_10_n_0\,
      CO(3) => \debounce_reg[0]_i_4_n_0\,
      CO(2) => \debounce_reg[0]_i_4_n_1\,
      CO(1) => \debounce_reg[0]_i_4_n_2\,
      CO(0) => \debounce_reg[0]_i_4_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \debounce_reg[0]_i_4_n_4\,
      O(2) => \debounce_reg[0]_i_4_n_5\,
      O(1) => \debounce_reg[0]_i_4_n_6\,
      O(0) => \debounce_reg[0]_i_4_n_7\,
      S(3 downto 0) => debounce_reg(16 downto 13)
    );
\debounce_reg[0]_i_5\: unisim.vcomponents.CARRY4
     port map (
      CI => \debounce_reg[0]_i_6_n_0\,
      CO(3) => \debounce_reg[0]_i_5_n_0\,
      CO(2) => \debounce_reg[0]_i_5_n_1\,
      CO(1) => \debounce_reg[0]_i_5_n_2\,
      CO(0) => \debounce_reg[0]_i_5_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \debounce_reg[0]_i_5_n_4\,
      O(2) => \debounce_reg[0]_i_5_n_5\,
      O(1) => \debounce_reg[0]_i_5_n_6\,
      O(0) => \debounce_reg[0]_i_5_n_7\,
      S(3 downto 0) => debounce_reg(8 downto 5)
    );
\debounce_reg[0]_i_6\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \debounce_reg[0]_i_6_n_0\,
      CO(2) => \debounce_reg[0]_i_6_n_1\,
      CO(1) => \debounce_reg[0]_i_6_n_2\,
      CO(0) => \debounce_reg[0]_i_6_n_3\,
      CYINIT => debounce_reg(0),
      DI(3 downto 0) => B"0000",
      O(3) => \debounce_reg[0]_i_6_n_4\,
      O(2) => \debounce_reg[0]_i_6_n_5\,
      O(1) => \debounce_reg[0]_i_6_n_6\,
      O(0) => \debounce_reg[0]_i_6_n_7\,
      S(3 downto 0) => debounce_reg(4 downto 1)
    );
\debounce_reg[0]_i_9\: unisim.vcomponents.CARRY4
     port map (
      CI => \debounce_reg[0]_i_14_n_0\,
      CO(3 downto 1) => \NLW_debounce_reg[0]_i_9_CO_UNCONNECTED\(3 downto 1),
      CO(0) => \debounce_reg[0]_i_9_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => \NLW_debounce_reg[0]_i_9_O_UNCONNECTED\(3 downto 2),
      O(1) => \debounce_reg[0]_i_9_n_6\,
      O(0) => \debounce_reg[0]_i_9_n_7\,
      S(3 downto 2) => B"00",
      S(1 downto 0) => debounce_reg(22 downto 21)
    );
\debounce_reg[10]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[8]_i_1_n_5\,
      Q => debounce_reg(10),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[11]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[8]_i_1_n_4\,
      Q => debounce_reg(11),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[12]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[12]_i_1_n_7\,
      Q => debounce_reg(12),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[12]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \debounce_reg[8]_i_1_n_0\,
      CO(3) => \debounce_reg[12]_i_1_n_0\,
      CO(2) => \debounce_reg[12]_i_1_n_1\,
      CO(1) => \debounce_reg[12]_i_1_n_2\,
      CO(0) => \debounce_reg[12]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \debounce_reg[12]_i_1_n_4\,
      O(2) => \debounce_reg[12]_i_1_n_5\,
      O(1) => \debounce_reg[12]_i_1_n_6\,
      O(0) => \debounce_reg[12]_i_1_n_7\,
      S(3 downto 0) => debounce_reg(15 downto 12)
    );
\debounce_reg[13]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[12]_i_1_n_6\,
      Q => debounce_reg(13),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[14]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[12]_i_1_n_5\,
      Q => debounce_reg(14),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[15]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[12]_i_1_n_4\,
      Q => debounce_reg(15),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[16]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[16]_i_1_n_7\,
      Q => debounce_reg(16),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[16]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \debounce_reg[12]_i_1_n_0\,
      CO(3) => \debounce_reg[16]_i_1_n_0\,
      CO(2) => \debounce_reg[16]_i_1_n_1\,
      CO(1) => \debounce_reg[16]_i_1_n_2\,
      CO(0) => \debounce_reg[16]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \debounce_reg[16]_i_1_n_4\,
      O(2) => \debounce_reg[16]_i_1_n_5\,
      O(1) => \debounce_reg[16]_i_1_n_6\,
      O(0) => \debounce_reg[16]_i_1_n_7\,
      S(3 downto 0) => debounce_reg(19 downto 16)
    );
\debounce_reg[17]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[16]_i_1_n_6\,
      Q => debounce_reg(17),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[18]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[16]_i_1_n_5\,
      Q => debounce_reg(18),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[19]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[16]_i_1_n_4\,
      Q => debounce_reg(19),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[0]_i_2_n_6\,
      Q => debounce_reg(1),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[20]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[20]_i_1_n_7\,
      Q => debounce_reg(20),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[20]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \debounce_reg[16]_i_1_n_0\,
      CO(3 downto 2) => \NLW_debounce_reg[20]_i_1_CO_UNCONNECTED\(3 downto 2),
      CO(1) => \debounce_reg[20]_i_1_n_2\,
      CO(0) => \debounce_reg[20]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \NLW_debounce_reg[20]_i_1_O_UNCONNECTED\(3),
      O(2) => \debounce_reg[20]_i_1_n_5\,
      O(1) => \debounce_reg[20]_i_1_n_6\,
      O(0) => \debounce_reg[20]_i_1_n_7\,
      S(3) => '0',
      S(2 downto 0) => debounce_reg(22 downto 20)
    );
\debounce_reg[21]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[20]_i_1_n_6\,
      Q => debounce_reg(21),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[22]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[20]_i_1_n_5\,
      Q => debounce_reg(22),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[0]_i_2_n_5\,
      Q => debounce_reg(2),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[0]_i_2_n_4\,
      Q => debounce_reg(3),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[4]_i_1_n_7\,
      Q => debounce_reg(4),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[4]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \debounce_reg[0]_i_2_n_0\,
      CO(3) => \debounce_reg[4]_i_1_n_0\,
      CO(2) => \debounce_reg[4]_i_1_n_1\,
      CO(1) => \debounce_reg[4]_i_1_n_2\,
      CO(0) => \debounce_reg[4]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \debounce_reg[4]_i_1_n_4\,
      O(2) => \debounce_reg[4]_i_1_n_5\,
      O(1) => \debounce_reg[4]_i_1_n_6\,
      O(0) => \debounce_reg[4]_i_1_n_7\,
      S(3 downto 0) => debounce_reg(7 downto 4)
    );
\debounce_reg[5]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[4]_i_1_n_6\,
      Q => debounce_reg(5),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[6]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[4]_i_1_n_5\,
      Q => debounce_reg(6),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[7]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[4]_i_1_n_4\,
      Q => debounce_reg(7),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[8]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[8]_i_1_n_7\,
      Q => debounce_reg(8),
      R => \debounce[0]_i_1_n_0\
    );
\debounce_reg[8]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \debounce_reg[4]_i_1_n_0\,
      CO(3) => \debounce_reg[8]_i_1_n_0\,
      CO(2) => \debounce_reg[8]_i_1_n_1\,
      CO(1) => \debounce_reg[8]_i_1_n_2\,
      CO(0) => \debounce_reg[8]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \debounce_reg[8]_i_1_n_4\,
      O(2) => \debounce_reg[8]_i_1_n_5\,
      O(1) => \debounce_reg[8]_i_1_n_6\,
      O(0) => \debounce_reg[8]_i_1_n_7\,
      S(3 downto 0) => debounce_reg(11 downto 8)
    );
\debounce_reg[9]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \debounce_reg[8]_i_1_n_6\,
      Q => debounce_reg(9),
      R => \debounce[0]_i_1_n_0\
    );
\digit[0]_i_1\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => clear,
      I1 => digit(0),
      O => \digit[0]_i_1_n_0\
    );
\digit[1]_i_1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"78"
    )
        port map (
      I0 => digit(0),
      I1 => clear,
      I2 => digit(1),
      O => \digit[1]_i_1_n_0\
    );
\digit_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \digit[0]_i_1_n_0\,
      Q => digit(0),
      R => '0'
    );
\digit_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \digit[1]_i_1_n_0\,
      Q => digit(1),
      R => '0'
    );
\hour[0]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"B0BF8F80B0B08080"
    )
        port map (
      I0 => \hour_set_reg_n_0_[0]\,
      I1 => set_WE_reg_n_0,
      I2 => \min[5]_i_2_n_0\,
      I3 => \min[0]_i_2_n_0\,
      I4 => sel0(0),
      I5 => \hour[1]_i_2_n_0\,
      O => \hour[0]_i_1_n_0\
    );
\hour[1]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BF8FB080B080B080"
    )
        port map (
      I0 => \hour_set_reg_n_0_[1]\,
      I1 => set_WE_reg_n_0,
      I2 => \min[5]_i_2_n_0\,
      I3 => sel0(1),
      I4 => \hour[1]_i_2_n_0\,
      I5 => \hour[1]_i_3_n_0\,
      O => \hour[1]_i_1_n_0\
    );
\hour[1]_i_2\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"7D777777"
    )
        port map (
      I0 => sel0(4),
      I1 => sel0(3),
      I2 => \min[5]_i_4_n_0\,
      I3 => \min[5]_i_3_n_0\,
      I4 => \hour_set[4]_i_3_n_0\,
      O => \hour[1]_i_2_n_0\
    );
\hour[1]_i_3\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"77F7FFF788080008"
    )
        port map (
      I0 => sel0(0),
      I1 => \min[5]_i_3_n_0\,
      I2 => \min[1]_i_4_n_0\,
      I3 => \min[4]_i_3_n_0\,
      I4 => min(5),
      I5 => sel0(1),
      O => \hour[1]_i_3_n_0\
    );
\hour[2]_i_1\: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => \hour[2]_i_2_n_0\,
      O => \hour[2]_i_1_n_0\
    );
\hour[2]_i_2\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"44477777"
    )
        port map (
      I0 => \hour_set_reg_n_0_[2]\,
      I1 => \min[1]_i_3_n_0\,
      I2 => \min[0]_i_2_n_0\,
      I3 => sel0(2),
      I4 => \hour[2]_i_3_n_0\,
      O => \hour[2]_i_2_n_0\
    );
\hour[2]_i_3\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"C0C0D3F1D3F1D3F1"
    )
        port map (
      I0 => \min[0]_i_2_n_0\,
      I1 => \min[5]_i_2_n_0\,
      I2 => sel0(2),
      I3 => \hour[2]_i_4_n_0\,
      I4 => sel0(4),
      I5 => sel0(3),
      O => \hour[2]_i_3_n_0\
    );
\hour[2]_i_4\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => sel0(0),
      I1 => sel0(1),
      O => \hour[2]_i_4_n_0\
    );
\hour[3]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"080CFBFF0800FBF3"
    )
        port map (
      I0 => \hour_set_reg_n_0_[3]\,
      I1 => \mode_reg_n_0_[0]\,
      I2 => \mode_reg_n_0_[1]\,
      I3 => set_WE_reg_n_0,
      I4 => \hour[3]_i_2_n_0\,
      I5 => sel0(3),
      O => \hour[3]_i_1_n_0\
    );
\hour[3]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"EAAAAAAABFFFFFFF"
    )
        port map (
      I0 => sel0(4),
      I1 => \min[0]_i_2_n_0\,
      I2 => sel0(2),
      I3 => sel0(0),
      I4 => sel0(1),
      I5 => sel0(3),
      O => \hour[3]_i_2_n_0\
    );
\hour[4]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0800FBFF"
    )
        port map (
      I0 => \hour_set_reg_n_0_[4]\,
      I1 => \mode_reg_n_0_[0]\,
      I2 => \mode_reg_n_0_[1]\,
      I3 => set_WE_reg_n_0,
      I4 => \hour[4]_i_2_n_0\,
      O => \hour[4]_i_1_n_0\
    );
\hour[4]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"D2DFDF0FDF0FDF0F"
    )
        port map (
      I0 => \mode_reg_n_0_[0]\,
      I1 => \mode_reg_n_0_[1]\,
      I2 => sel0(4),
      I3 => sel0(3),
      I4 => \min[0]_i_2_n_0\,
      I5 => \hour_set[4]_i_3_n_0\,
      O => \hour[4]_i_2_n_0\
    );
\hour_al[0]_i_1\: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => \hour_al_reg_n_0_[0]\,
      O => \hour_al[0]_i_1_n_0\
    );
\hour_al[1]_i_1\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \hour_al_reg_n_0_[0]\,
      I1 => \hour_al_reg_n_0_[1]\,
      O => \hour_al[1]_i_1_n_0\
    );
\hour_al[2]_i_1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"6A"
    )
        port map (
      I0 => \hour_al_reg_n_0_[2]\,
      I1 => \hour_al_reg_n_0_[1]\,
      I2 => \hour_al_reg_n_0_[0]\,
      O => \hour_al[2]_i_1_n_0\
    );
\hour_al[3]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"3FFF4000"
    )
        port map (
      I0 => \hour_al_reg_n_0_[4]\,
      I1 => \hour_al_reg_n_0_[2]\,
      I2 => \hour_al_reg_n_0_[0]\,
      I3 => \hour_al_reg_n_0_[1]\,
      I4 => \hour_al_reg_n_0_[3]\,
      O => \hour_al[3]_i_1_n_0\
    );
\hour_al[4]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0051000004000000"
    )
        port map (
      I0 => sel_reg_n_0,
      I1 => ARDUINO_A0,
      I2 => pressed0,
      I3 => \mode_reg_n_0_[0]\,
      I4 => pressed10,
      I5 => \mode_reg_n_0_[1]\,
      O => \hour_al[4]_i_1_n_0\
    );
\hour_al[4]_i_2\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"3FFF8000"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => \hour_al_reg_n_0_[1]\,
      I2 => \hour_al_reg_n_0_[0]\,
      I3 => \hour_al_reg_n_0_[2]\,
      I4 => \hour_al_reg_n_0_[4]\,
      O => \hour_al[4]_i_2_n_0\
    );
\hour_al[4]_i_3\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => ARDUINO_A1,
      I1 => pressed1,
      O => pressed10
    );
\hour_al_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => \hour_al[4]_i_1_n_0\,
      D => \hour_al[0]_i_1_n_0\,
      Q => \hour_al_reg_n_0_[0]\,
      R => '0'
    );
\hour_al_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => \hour_al[4]_i_1_n_0\,
      D => \hour_al[1]_i_1_n_0\,
      Q => \hour_al_reg_n_0_[1]\,
      R => '0'
    );
\hour_al_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => \hour_al[4]_i_1_n_0\,
      D => \hour_al[2]_i_1_n_0\,
      Q => \hour_al_reg_n_0_[2]\,
      R => '0'
    );
\hour_al_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => \hour_al[4]_i_1_n_0\,
      D => \hour_al[3]_i_1_n_0\,
      Q => \hour_al_reg_n_0_[3]\,
      R => '0'
    );
\hour_al_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => \hour_al[4]_i_1_n_0\,
      D => \hour_al[4]_i_2_n_0\,
      Q => \hour_al_reg_n_0_[4]\,
      R => '0'
    );
\hour_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \hour[0]_i_1_n_0\,
      Q => sel0(0),
      R => '0'
    );
\hour_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \hour[1]_i_1_n_0\,
      Q => sel0(1),
      R => '0'
    );
\hour_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \hour[2]_i_1_n_0\,
      Q => sel0(2),
      R => '0'
    );
\hour_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \hour[3]_i_1_n_0\,
      Q => sel0(3),
      R => '0'
    );
\hour_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \hour[4]_i_1_n_0\,
      Q => sel0(4),
      R => '0'
    );
\hour_set[0]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"AAAA5155"
    )
        port map (
      I0 => sel_reg_n_0,
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => \hour_set[4]_i_3_n_0\,
      I4 => sel0(0),
      O => \hour_set[0]_i_1_n_0\
    );
\hour_set[1]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AAAAFBFF51550000"
    )
        port map (
      I0 => sel_reg_n_0,
      I1 => sel0(4),
      I2 => sel0(3),
      I3 => \hour_set[4]_i_3_n_0\,
      I4 => sel0(0),
      I5 => sel0(1),
      O => \hour_set[1]_i_1_n_0\
    );
\hour_set[2]_i_1\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9CCC"
    )
        port map (
      I0 => sel_reg_n_0,
      I1 => sel0(2),
      I2 => sel0(1),
      I3 => sel0(0),
      O => \hour_set[2]_i_1_n_0\
    );
\hour_set[3]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"9CCCCCCC"
    )
        port map (
      I0 => sel_reg_n_0,
      I1 => sel0(3),
      I2 => sel0(2),
      I3 => sel0(0),
      I4 => sel0(1),
      O => \hour_set[3]_i_1_n_0\
    );
\hour_set[4]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00200000"
    )
        port map (
      I0 => hour_set,
      I1 => sel_reg_n_0,
      I2 => sel0(4),
      I3 => sel0(3),
      I4 => \hour_set[4]_i_3_n_0\,
      O => \hour_set[4]_i_1_n_0\
    );
\hour_set[4]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AAAAAAAA6AAAAAAA"
    )
        port map (
      I0 => sel0(4),
      I1 => sel0(3),
      I2 => sel0(1),
      I3 => sel0(0),
      I4 => sel0(2),
      I5 => sel_reg_n_0,
      O => \hour_set[4]_i_2_n_0\
    );
\hour_set[4]_i_3\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"80"
    )
        port map (
      I0 => sel0(1),
      I1 => sel0(0),
      I2 => sel0(2),
      O => \hour_set[4]_i_3_n_0\
    );
\hour_set_reg[0]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => hour_set,
      D => \hour_set[0]_i_1_n_0\,
      Q => \hour_set_reg_n_0_[0]\,
      R => '0'
    );
\hour_set_reg[1]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => hour_set,
      D => \hour_set[1]_i_1_n_0\,
      Q => \hour_set_reg_n_0_[1]\,
      R => '0'
    );
\hour_set_reg[2]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => hour_set,
      D => \hour_set[2]_i_1_n_0\,
      Q => \hour_set_reg_n_0_[2]\,
      R => \hour_set[4]_i_1_n_0\
    );
\hour_set_reg[3]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => hour_set,
      D => \hour_set[3]_i_1_n_0\,
      Q => \hour_set_reg_n_0_[3]\,
      R => \hour_set[4]_i_1_n_0\
    );
\hour_set_reg[4]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => hour_set,
      D => \hour_set[4]_i_2_n_0\,
      Q => \hour_set_reg_n_0_[4]\,
      R => \hour_set[4]_i_1_n_0\
    );
\interval[0]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00000020"
    )
        port map (
      I0 => \interval[0]_i_3_n_0\,
      I1 => \interval[0]_i_4_n_0\,
      I2 => \interval_reg[0]_i_5_n_7\,
      I3 => \interval_reg[0]_i_6_n_5\,
      I4 => \interval_reg[0]_i_6_n_6\,
      O => clear
    );
\interval[0]_i_10\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFDF"
    )
        port map (
      I0 => \interval_reg[0]_i_9_n_7\,
      I1 => \interval_reg[0]_i_8_n_5\,
      I2 => \interval_reg[0]_i_11_n_7\,
      I3 => \interval_reg[0]_i_11_n_6\,
      O => \interval[0]_i_10_n_0\
    );
\interval[0]_i_12\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFDF"
    )
        port map (
      I0 => \interval_reg[0]_i_5_n_5\,
      I1 => \interval_reg[0]_i_8_n_4\,
      I2 => \interval_reg[0]_i_11_n_4\,
      I3 => \interval_reg[0]_i_8_n_7\,
      O => \interval[0]_i_12_n_0\
    );
\interval[0]_i_3\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00000040"
    )
        port map (
      I0 => \interval_reg[0]_i_8_n_6\,
      I1 => \interval_reg[0]_i_9_n_6\,
      I2 => \interval_reg[0]_i_5_n_4\,
      I3 => \interval_reg[0]_i_6_n_7\,
      I4 => \interval[0]_i_10_n_0\,
      O => \interval[0]_i_3_n_0\
    );
\interval[0]_i_4\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FFFFFEFF"
    )
        port map (
      I0 => \interval_reg[0]_i_11_n_5\,
      I1 => \interval_reg[0]_i_6_n_4\,
      I2 => \interval_reg[0]_i_5_n_6\,
      I3 => interval_reg(0),
      I4 => \interval[0]_i_12_n_0\,
      O => \interval[0]_i_4_n_0\
    );
\interval[0]_i_7\: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => interval_reg(0),
      O => \interval[0]_i_7_n_0\
    );
\interval_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[0]_i_2_n_7\,
      Q => interval_reg(0),
      R => clear
    );
\interval_reg[0]_i_11\: unisim.vcomponents.CARRY4
     port map (
      CI => \interval_reg[0]_i_6_n_0\,
      CO(3) => \interval_reg[0]_i_11_n_0\,
      CO(2) => \interval_reg[0]_i_11_n_1\,
      CO(1) => \interval_reg[0]_i_11_n_2\,
      CO(0) => \interval_reg[0]_i_11_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \interval_reg[0]_i_11_n_4\,
      O(2) => \interval_reg[0]_i_11_n_5\,
      O(1) => \interval_reg[0]_i_11_n_6\,
      O(0) => \interval_reg[0]_i_11_n_7\,
      S(3 downto 0) => interval_reg(8 downto 5)
    );
\interval_reg[0]_i_2\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \interval_reg[0]_i_2_n_0\,
      CO(2) => \interval_reg[0]_i_2_n_1\,
      CO(1) => \interval_reg[0]_i_2_n_2\,
      CO(0) => \interval_reg[0]_i_2_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => \interval_reg[0]_i_2_n_4\,
      O(2) => \interval_reg[0]_i_2_n_5\,
      O(1) => \interval_reg[0]_i_2_n_6\,
      O(0) => \interval_reg[0]_i_2_n_7\,
      S(3 downto 1) => interval_reg(3 downto 1),
      S(0) => \interval[0]_i_7_n_0\
    );
\interval_reg[0]_i_5\: unisim.vcomponents.CARRY4
     port map (
      CI => \interval_reg[0]_i_8_n_0\,
      CO(3) => \interval_reg[0]_i_5_n_0\,
      CO(2) => \interval_reg[0]_i_5_n_1\,
      CO(1) => \interval_reg[0]_i_5_n_2\,
      CO(0) => \interval_reg[0]_i_5_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \interval_reg[0]_i_5_n_4\,
      O(2) => \interval_reg[0]_i_5_n_5\,
      O(1) => \interval_reg[0]_i_5_n_6\,
      O(0) => \interval_reg[0]_i_5_n_7\,
      S(3 downto 0) => interval_reg(16 downto 13)
    );
\interval_reg[0]_i_6\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \interval_reg[0]_i_6_n_0\,
      CO(2) => \interval_reg[0]_i_6_n_1\,
      CO(1) => \interval_reg[0]_i_6_n_2\,
      CO(0) => \interval_reg[0]_i_6_n_3\,
      CYINIT => interval_reg(0),
      DI(3 downto 0) => B"0000",
      O(3) => \interval_reg[0]_i_6_n_4\,
      O(2) => \interval_reg[0]_i_6_n_5\,
      O(1) => \interval_reg[0]_i_6_n_6\,
      O(0) => \interval_reg[0]_i_6_n_7\,
      S(3 downto 0) => interval_reg(4 downto 1)
    );
\interval_reg[0]_i_8\: unisim.vcomponents.CARRY4
     port map (
      CI => \interval_reg[0]_i_11_n_0\,
      CO(3) => \interval_reg[0]_i_8_n_0\,
      CO(2) => \interval_reg[0]_i_8_n_1\,
      CO(1) => \interval_reg[0]_i_8_n_2\,
      CO(0) => \interval_reg[0]_i_8_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \interval_reg[0]_i_8_n_4\,
      O(2) => \interval_reg[0]_i_8_n_5\,
      O(1) => \interval_reg[0]_i_8_n_6\,
      O(0) => \interval_reg[0]_i_8_n_7\,
      S(3 downto 0) => interval_reg(12 downto 9)
    );
\interval_reg[0]_i_9\: unisim.vcomponents.CARRY4
     port map (
      CI => \interval_reg[0]_i_5_n_0\,
      CO(3 downto 1) => \NLW_interval_reg[0]_i_9_CO_UNCONNECTED\(3 downto 1),
      CO(0) => \interval_reg[0]_i_9_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => \NLW_interval_reg[0]_i_9_O_UNCONNECTED\(3 downto 2),
      O(1) => \interval_reg[0]_i_9_n_6\,
      O(0) => \interval_reg[0]_i_9_n_7\,
      S(3 downto 2) => B"00",
      S(1 downto 0) => interval_reg(18 downto 17)
    );
\interval_reg[10]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[8]_i_1_n_5\,
      Q => interval_reg(10),
      R => clear
    );
\interval_reg[11]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[8]_i_1_n_4\,
      Q => interval_reg(11),
      R => clear
    );
\interval_reg[12]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[12]_i_1_n_7\,
      Q => interval_reg(12),
      R => clear
    );
\interval_reg[12]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \interval_reg[8]_i_1_n_0\,
      CO(3) => \interval_reg[12]_i_1_n_0\,
      CO(2) => \interval_reg[12]_i_1_n_1\,
      CO(1) => \interval_reg[12]_i_1_n_2\,
      CO(0) => \interval_reg[12]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \interval_reg[12]_i_1_n_4\,
      O(2) => \interval_reg[12]_i_1_n_5\,
      O(1) => \interval_reg[12]_i_1_n_6\,
      O(0) => \interval_reg[12]_i_1_n_7\,
      S(3 downto 0) => interval_reg(15 downto 12)
    );
\interval_reg[13]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[12]_i_1_n_6\,
      Q => interval_reg(13),
      R => clear
    );
\interval_reg[14]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[12]_i_1_n_5\,
      Q => interval_reg(14),
      R => clear
    );
\interval_reg[15]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[12]_i_1_n_4\,
      Q => interval_reg(15),
      R => clear
    );
\interval_reg[16]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[16]_i_1_n_7\,
      Q => interval_reg(16),
      R => clear
    );
\interval_reg[16]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \interval_reg[12]_i_1_n_0\,
      CO(3 downto 2) => \NLW_interval_reg[16]_i_1_CO_UNCONNECTED\(3 downto 2),
      CO(1) => \interval_reg[16]_i_1_n_2\,
      CO(0) => \interval_reg[16]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \NLW_interval_reg[16]_i_1_O_UNCONNECTED\(3),
      O(2) => \interval_reg[16]_i_1_n_5\,
      O(1) => \interval_reg[16]_i_1_n_6\,
      O(0) => \interval_reg[16]_i_1_n_7\,
      S(3) => '0',
      S(2 downto 0) => interval_reg(18 downto 16)
    );
\interval_reg[17]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[16]_i_1_n_6\,
      Q => interval_reg(17),
      R => clear
    );
\interval_reg[18]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[16]_i_1_n_5\,
      Q => interval_reg(18),
      R => clear
    );
\interval_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[0]_i_2_n_6\,
      Q => interval_reg(1),
      R => clear
    );
\interval_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[0]_i_2_n_5\,
      Q => interval_reg(2),
      R => clear
    );
\interval_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[0]_i_2_n_4\,
      Q => interval_reg(3),
      R => clear
    );
\interval_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[4]_i_1_n_7\,
      Q => interval_reg(4),
      R => clear
    );
\interval_reg[4]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \interval_reg[0]_i_2_n_0\,
      CO(3) => \interval_reg[4]_i_1_n_0\,
      CO(2) => \interval_reg[4]_i_1_n_1\,
      CO(1) => \interval_reg[4]_i_1_n_2\,
      CO(0) => \interval_reg[4]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \interval_reg[4]_i_1_n_4\,
      O(2) => \interval_reg[4]_i_1_n_5\,
      O(1) => \interval_reg[4]_i_1_n_6\,
      O(0) => \interval_reg[4]_i_1_n_7\,
      S(3 downto 0) => interval_reg(7 downto 4)
    );
\interval_reg[5]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[4]_i_1_n_6\,
      Q => interval_reg(5),
      R => clear
    );
\interval_reg[6]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[4]_i_1_n_5\,
      Q => interval_reg(6),
      R => clear
    );
\interval_reg[7]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[4]_i_1_n_4\,
      Q => interval_reg(7),
      R => clear
    );
\interval_reg[8]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[8]_i_1_n_7\,
      Q => interval_reg(8),
      R => clear
    );
\interval_reg[8]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \interval_reg[4]_i_1_n_0\,
      CO(3) => \interval_reg[8]_i_1_n_0\,
      CO(2) => \interval_reg[8]_i_1_n_1\,
      CO(1) => \interval_reg[8]_i_1_n_2\,
      CO(0) => \interval_reg[8]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \interval_reg[8]_i_1_n_4\,
      O(2) => \interval_reg[8]_i_1_n_5\,
      O(1) => \interval_reg[8]_i_1_n_6\,
      O(0) => \interval_reg[8]_i_1_n_7\,
      S(3 downto 0) => interval_reg(11 downto 8)
    );
\interval_reg[9]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \interval_reg[8]_i_1_n_6\,
      Q => interval_reg(9),
      R => clear
    );
\min[0]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FF3C1414303C1414"
    )
        port map (
      I0 => \min[0]_i_2_n_0\,
      I1 => min(0),
      I2 => \tick[0]_i_1_n_0\,
      I3 => set_WE_reg_n_0,
      I4 => \min[5]_i_2_n_0\,
      I5 => \min_set_reg_n_0_[0]\,
      O => \min[0]_i_1_n_0\
    );
\min[0]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"A000000060000000"
    )
        port map (
      I0 => min(2),
      I1 => \min_set[5]_i_5_n_0\,
      I2 => min(4),
      I3 => min(3),
      I4 => min(5),
      I5 => \min[4]_i_3_n_0\,
      O => \min[0]_i_2_n_0\
    );
\min[1]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"CEECEECC02202200"
    )
        port map (
      I0 => \min[1]_i_2_n_0\,
      I1 => \min[1]_i_3_n_0\,
      I2 => \tick[0]_i_1_n_0\,
      I3 => min(1),
      I4 => min(0),
      I5 => \min_set_reg_n_0_[1]\,
      O => \min[1]_i_1_n_0\
    );
\min[1]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"4FFF4F44FFFFFFFF"
    )
        port map (
      I0 => \mode_reg_n_0_[1]\,
      I1 => \mode_reg_n_0_[0]\,
      I2 => min(5),
      I3 => \min[4]_i_3_n_0\,
      I4 => \min[1]_i_4_n_0\,
      I5 => \min[5]_i_3_n_0\,
      O => \min[1]_i_2_n_0\
    );
\min[1]_i_3\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"20"
    )
        port map (
      I0 => set_WE_reg_n_0,
      I1 => \mode_reg_n_0_[1]\,
      I2 => \mode_reg_n_0_[0]\,
      O => \min[1]_i_3_n_0\
    );
\min[1]_i_4\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"9555555555555555"
    )
        port map (
      I0 => min(5),
      I1 => min(3),
      I2 => min(4),
      I3 => min(1),
      I4 => min(0),
      I5 => min(2),
      O => \min[1]_i_4_n_0\
    );
\min[2]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FBFFF8FF0B000800"
    )
        port map (
      I0 => \min_set_reg_n_0_[2]\,
      I1 => set_WE_reg_n_0,
      I2 => \mode_reg_n_0_[1]\,
      I3 => \mode_reg_n_0_[0]\,
      I4 => min(2),
      I5 => \min[2]_i_2_n_0\,
      O => \min[2]_i_1_n_0\
    );
\min[2]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"7F7F0000007F7F00"
    )
        port map (
      I0 => min(5),
      I1 => min(3),
      I2 => min(4),
      I3 => \min_set[5]_i_5_n_0\,
      I4 => min(2),
      I5 => \min[4]_i_3_n_0\,
      O => \min[2]_i_2_n_0\
    );
\min[3]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FBFFF8FF0B000800"
    )
        port map (
      I0 => \min_set_reg_n_0_[3]\,
      I1 => set_WE_reg_n_0,
      I2 => \mode_reg_n_0_[1]\,
      I3 => \mode_reg_n_0_[0]\,
      I4 => min(3),
      I5 => \min[3]_i_2_n_0\,
      O => \min[3]_i_1_n_0\
    );
\min[3]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"77FF0000077FF000"
    )
        port map (
      I0 => min(5),
      I1 => min(4),
      I2 => \min_set[5]_i_5_n_0\,
      I3 => min(2),
      I4 => min(3),
      I5 => \min[4]_i_3_n_0\,
      O => \min[3]_i_2_n_0\
    );
\min[4]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FBFFF8FF0B000800"
    )
        port map (
      I0 => \min_set_reg_n_0_[4]\,
      I1 => set_WE_reg_n_0,
      I2 => \mode_reg_n_0_[1]\,
      I3 => \mode_reg_n_0_[0]\,
      I4 => min(4),
      I5 => \min[4]_i_2_n_0\,
      O => \min[4]_i_1_n_0\
    );
\min[4]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"2F503F00BF00FF00"
    )
        port map (
      I0 => \min[4]_i_3_n_0\,
      I1 => min(5),
      I2 => min(3),
      I3 => min(4),
      I4 => \min_set[5]_i_5_n_0\,
      I5 => min(2),
      O => \min[4]_i_2_n_0\
    );
\min[4]_i_3\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFEFFF"
    )
        port map (
      I0 => \min[4]_i_4_n_0\,
      I1 => \min[5]_i_7_n_0\,
      I2 => tick_reg(0),
      I3 => \tick_reg[0]_i_11_n_6\,
      I4 => \tick_reg[0]_i_8_n_7\,
      I5 => \min[5]_i_6_n_0\,
      O => \min[4]_i_3_n_0\
    );
\min[4]_i_4\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"BFFF"
    )
        port map (
      I0 => \min[5]_i_9_n_0\,
      I1 => \tick_reg[0]_i_13_n_6\,
      I2 => \tick_reg[0]_i_9_n_4\,
      I3 => \tick_reg[0]_i_13_n_4\,
      O => \min[4]_i_4_n_0\
    );
\min[5]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"B080B080B080BF8F"
    )
        port map (
      I0 => \min_set_reg_n_0_[5]\,
      I1 => set_WE_reg_n_0,
      I2 => \min[5]_i_2_n_0\,
      I3 => min(5),
      I4 => \min[5]_i_3_n_0\,
      I5 => \min[5]_i_4_n_0\,
      O => \min[5]_i_1_n_0\
    );
\min[5]_i_10\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFFE"
    )
        port map (
      I0 => \tick_reg[0]_i_8_n_6\,
      I1 => \tick_reg[0]_i_8_n_5\,
      I2 => \tick_reg[0]_i_8_n_4\,
      I3 => \tick_reg[0]_i_10_n_7\,
      O => \min[5]_i_10_n_0\
    );
\min[5]_i_12\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFFE"
    )
        port map (
      I0 => \min_reg[5]_i_11_n_5\,
      I1 => \min_reg[5]_i_11_n_6\,
      I2 => \min_reg[5]_i_11_n_4\,
      I3 => \tick_reg[0]_i_13_n_5\,
      I4 => \tick_reg[0]_i_13_n_7\,
      I5 => \tick_reg[0]_i_11_n_7\,
      O => \min[5]_i_12_n_0\
    );
\min[5]_i_2\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => \mode_reg_n_0_[0]\,
      I1 => \mode_reg_n_0_[1]\,
      O => \min[5]_i_2_n_0\
    );
\min[5]_i_3\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"A802AA0000000000"
    )
        port map (
      I0 => min(4),
      I1 => \min[5]_i_5_n_0\,
      I2 => \min[5]_i_6_n_0\,
      I3 => min(2),
      I4 => \min_set[5]_i_5_n_0\,
      I5 => min(3),
      O => \min[5]_i_3_n_0\
    );
\min[5]_i_4\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"1E0F0F0F0F0F0F0F"
    )
        port map (
      I0 => \min[5]_i_5_n_0\,
      I1 => \min[5]_i_6_n_0\,
      I2 => min(5),
      I3 => min(3),
      I4 => min(4),
      I5 => \min_set[5]_i_6_n_0\,
      O => \min[5]_i_4_n_0\
    );
\min[5]_i_5\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFBF"
    )
        port map (
      I0 => \tick_reg[0]_i_8_n_7\,
      I1 => \tick_reg[0]_i_11_n_6\,
      I2 => tick_reg(0),
      I3 => \min[5]_i_7_n_0\,
      I4 => \min[5]_i_8_n_0\,
      I5 => \min[5]_i_9_n_0\,
      O => \min[5]_i_5_n_0\
    );
\min[5]_i_6\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FFFFFFFE"
    )
        port map (
      I0 => \min[5]_i_10_n_0\,
      I1 => \min_reg[5]_i_11_n_7\,
      I2 => \tick_reg[0]_i_10_n_6\,
      I3 => \tick_reg[0]_i_10_n_5\,
      I4 => \min[5]_i_12_n_0\,
      O => \min[5]_i_6_n_0\
    );
\min[5]_i_7\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => \tick_reg[0]_i_14_n_5\,
      I1 => \tick_reg[0]_i_14_n_4\,
      I2 => \tick_reg[0]_i_14_n_7\,
      I3 => \tick_reg[0]_i_14_n_6\,
      O => \min[5]_i_7_n_0\
    );
\min[5]_i_8\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"7F"
    )
        port map (
      I0 => \tick_reg[0]_i_13_n_4\,
      I1 => \tick_reg[0]_i_9_n_4\,
      I2 => \tick_reg[0]_i_13_n_6\,
      O => \min[5]_i_8_n_0\
    );
\min[5]_i_9\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"7FFF"
    )
        port map (
      I0 => \tick_reg[0]_i_9_n_6\,
      I1 => \tick_reg[0]_i_9_n_5\,
      I2 => \tick_reg[0]_i_10_n_4\,
      I3 => \tick_reg[0]_i_9_n_7\,
      O => \min[5]_i_9_n_0\
    );
\min_al[0]_i_1\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => \min_al[5]_i_2_n_0\,
      I1 => \min_al_reg_n_0_[0]\,
      O => \min_al[0]_i_1_n_0\
    );
\min_al[1]_i_1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"78"
    )
        port map (
      I0 => \min_al_reg_n_0_[0]\,
      I1 => \min_al[5]_i_2_n_0\,
      I2 => \min_al_reg_n_0_[1]\,
      O => \min_al[1]_i_1_n_0\
    );
\min_al[2]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"3F3FC040"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[1]\,
      I2 => \min_al_reg_n_0_[0]\,
      I3 => \min_al[5]_i_4_n_0\,
      I4 => \min_al_reg_n_0_[2]\,
      O => \min_al[2]_i_1_n_0\
    );
\min_al[3]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"3F3FC040FF7F0000"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[1]\,
      I2 => \min_al_reg_n_0_[0]\,
      I3 => \min_al[5]_i_4_n_0\,
      I4 => \min_al_reg_n_0_[3]\,
      I5 => \min_al_reg_n_0_[2]\,
      O => \min_al[3]_i_1_n_0\
    );
\min_al[4]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"6A6AAA2AAA2AAA2A"
    )
        port map (
      I0 => \min_al_reg_n_0_[4]\,
      I1 => \min_al_reg_n_0_[1]\,
      I2 => \min_al_reg_n_0_[0]\,
      I3 => \min_al[5]_i_4_n_0\,
      I4 => \min_al_reg_n_0_[3]\,
      I5 => \min_al_reg_n_0_[2]\,
      O => \min_al[4]_i_1_n_0\
    );
\min_al[5]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00008000"
    )
        port map (
      I0 => \min_al[5]_i_2_n_0\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[1]\,
      I3 => \min_al_reg_n_0_[0]\,
      I4 => \min_al[5]_i_4_n_0\,
      O => \min_al[5]_i_1_n_0\
    );
\min_al[5]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00A2000008000000"
    )
        port map (
      I0 => sel_reg_n_0,
      I1 => ARDUINO_A0,
      I2 => pressed0,
      I3 => \mode_reg_n_0_[0]\,
      I4 => pressed10,
      I5 => \mode_reg_n_0_[1]\,
      O => \min_al[5]_i_2_n_0\
    );
\min_al[5]_i_3\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"6AAAAAAAAAAAAAAA"
    )
        port map (
      I0 => \min_al_reg_n_0_[5]\,
      I1 => \min_al_reg_n_0_[4]\,
      I2 => \min_al_reg_n_0_[2]\,
      I3 => \min_al_reg_n_0_[0]\,
      I4 => \min_al_reg_n_0_[1]\,
      I5 => \min_al_reg_n_0_[3]\,
      O => \min_al[5]_i_3_n_0\
    );
\min_al[5]_i_4\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"DF"
    )
        port map (
      I0 => \min_al_reg_n_0_[3]\,
      I1 => \min_al_reg_n_0_[2]\,
      I2 => \min_al_reg_n_0_[5]\,
      O => \min_al[5]_i_4_n_0\
    );
\min_al_reg[0]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => '1',
      D => \min_al[0]_i_1_n_0\,
      Q => \min_al_reg_n_0_[0]\,
      R => '0'
    );
\min_al_reg[1]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => '1',
      D => \min_al[1]_i_1_n_0\,
      Q => \min_al_reg_n_0_[1]\,
      R => '0'
    );
\min_al_reg[2]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \min_al[5]_i_2_n_0\,
      D => \min_al[2]_i_1_n_0\,
      Q => \min_al_reg_n_0_[2]\,
      R => '0'
    );
\min_al_reg[3]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \min_al[5]_i_2_n_0\,
      D => \min_al[3]_i_1_n_0\,
      Q => \min_al_reg_n_0_[3]\,
      R => '0'
    );
\min_al_reg[4]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \min_al[5]_i_2_n_0\,
      D => \min_al[4]_i_1_n_0\,
      Q => \min_al_reg_n_0_[4]\,
      R => '0'
    );
\min_al_reg[5]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \min_al[5]_i_2_n_0\,
      D => \min_al[5]_i_3_n_0\,
      Q => \min_al_reg_n_0_[5]\,
      R => \min_al[5]_i_1_n_0\
    );
\min_cd[0]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"99F000F0"
    )
        port map (
      I0 => min_cd(0),
      I1 => \min_cd[1]_i_2_n_0\,
      I2 => \min_cd_set_reg_n_0_[0]\,
      I3 => tick20,
      I4 => \min_cd[4]_i_4_n_0\,
      O => \min_cd[0]_i_1_n_0\
    );
\min_cd[1]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"A9A9FF000000FF00"
    )
        port map (
      I0 => min_cd(1),
      I1 => \min_cd[1]_i_2_n_0\,
      I2 => min_cd(0),
      I3 => \min_cd_set_reg_n_0_[1]\,
      I4 => tick20,
      I5 => \min_cd[4]_i_4_n_0\,
      O => \min_cd[1]_i_1_n_0\
    );
\min_cd[1]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"BBFFFFBBBBFFFFBE"
    )
        port map (
      I0 => \min_cd[1]_i_3_n_0\,
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(3),
      I3 => \sec_cd[2]_i_2_n_0\,
      I4 => \sel0__0\(2),
      I5 => \sel0__0\(4),
      O => \min_cd[1]_i_2_n_0\
    );
\min_cd[1]_i_3\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FF7FF7FFFF7FFEFF"
    )
        port map (
      I0 => \sel0__0\(4),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(1),
      I3 => \tick2[0]_i_4_n_0\,
      I4 => \sel0__0\(0),
      I5 => \sel0__0\(2),
      O => \min_cd[1]_i_3_n_0\
    );
\min_cd[2]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"C3AA00AA"
    )
        port map (
      I0 => \min_cd_set_reg_n_0_[2]\,
      I1 => \min_cd[2]_i_2_n_0\,
      I2 => min_cd(2),
      I3 => tick20,
      I4 => \min_cd[2]_i_3_n_0\,
      O => \min_cd[2]_i_1_n_0\
    );
\min_cd[2]_i_2\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"FE"
    )
        port map (
      I0 => min_cd(1),
      I1 => \min_cd[1]_i_2_n_0\,
      I2 => min_cd(0),
      O => \min_cd[2]_i_2_n_0\
    );
\min_cd[2]_i_3\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"5FFFFFF7FFFFFFFE"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(2),
      I2 => min_cd(0),
      I3 => \min_cd[1]_i_2_n_0\,
      I4 => min_cd(1),
      I5 => min_cd(4),
      O => \min_cd[2]_i_3_n_0\
    );
\min_cd[3]_i_1\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"3A0A"
    )
        port map (
      I0 => \min_cd_set_reg_n_0_[3]\,
      I1 => \min_cd[3]_i_2_n_0\,
      I2 => tick20,
      I3 => \min_cd[4]_i_4_n_0\,
      O => \min_cd[3]_i_1_n_0\
    );
\min_cd[3]_i_2\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"55555556"
    )
        port map (
      I0 => min_cd(3),
      I1 => min_cd(1),
      I2 => \min_cd[1]_i_2_n_0\,
      I3 => min_cd(0),
      I4 => min_cd(2),
      O => \min_cd[3]_i_2_n_0\
    );
\min_cd[4]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"74000000"
    )
        port map (
      I0 => timeout_reg_n_0,
      I1 => cd_active_reg_n_0,
      I2 => cd_WE,
      I3 => \mode_reg_n_0_[1]\,
      I4 => \mode_reg_n_0_[0]\,
      O => \min_cd[4]_i_1_n_0\
    );
\min_cd[4]_i_2\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"3A0A"
    )
        port map (
      I0 => \min_cd_set_reg_n_0_[4]\,
      I1 => \min_cd[4]_i_3_n_0\,
      I2 => tick20,
      I3 => \min_cd[4]_i_4_n_0\,
      O => \min_cd[4]_i_2_n_0\
    );
\min_cd[4]_i_3\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"5555555555555556"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(1),
      I2 => \min_cd[1]_i_2_n_0\,
      I3 => min_cd(0),
      I4 => min_cd(2),
      I5 => min_cd(3),
      O => \min_cd[4]_i_3_n_0\
    );
\min_cd[4]_i_4\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"7FFFFFFFFFFFFFFE"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(3),
      I2 => min_cd(1),
      I3 => \min_cd[1]_i_2_n_0\,
      I4 => min_cd(0),
      I5 => min_cd(2),
      O => \min_cd[4]_i_4_n_0\
    );
\min_cd_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \min_cd[4]_i_1_n_0\,
      D => \min_cd[0]_i_1_n_0\,
      Q => min_cd(0),
      R => '0'
    );
\min_cd_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \min_cd[4]_i_1_n_0\,
      D => \min_cd[1]_i_1_n_0\,
      Q => min_cd(1),
      R => '0'
    );
\min_cd_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \min_cd[4]_i_1_n_0\,
      D => \min_cd[2]_i_1_n_0\,
      Q => min_cd(2),
      R => '0'
    );
\min_cd_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \min_cd[4]_i_1_n_0\,
      D => \min_cd[3]_i_1_n_0\,
      Q => min_cd(3),
      R => '0'
    );
\min_cd_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \min_cd[4]_i_1_n_0\,
      D => \min_cd[4]_i_2_n_0\,
      Q => min_cd(4),
      R => '0'
    );
\min_cd_set[0]_i_1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"82"
    )
        port map (
      I0 => \min_cd_set[4]_i_3_n_0\,
      I1 => sel_reg_n_0,
      I2 => min_cd(0),
      O => \min_cd_set[0]_i_1_n_0\
    );
\min_cd_set[1]_i_1\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8288"
    )
        port map (
      I0 => \min_cd_set[4]_i_3_n_0\,
      I1 => min_cd(1),
      I2 => sel_reg_n_0,
      I3 => min_cd(0),
      O => \min_cd_set[1]_i_1_n_0\
    );
\min_cd_set[2]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"88882888"
    )
        port map (
      I0 => \min_cd_set[4]_i_3_n_0\,
      I1 => min_cd(2),
      I2 => min_cd(1),
      I3 => min_cd(0),
      I4 => sel_reg_n_0,
      O => \min_cd_set[2]_i_1_n_0\
    );
\min_cd_set[3]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"8828888888888888"
    )
        port map (
      I0 => \min_cd_set[4]_i_3_n_0\,
      I1 => min_cd(3),
      I2 => min_cd(2),
      I3 => sel_reg_n_0,
      I4 => min_cd(0),
      I5 => min_cd(1),
      O => \min_cd_set[3]_i_1_n_0\
    );
\min_cd_set[4]_i_1\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => \sec_cd_set[5]_i_1_n_0\,
      I1 => \min_cd_set[4]_i_3_n_0\,
      O => \min_cd_set[4]_i_1_n_0\
    );
\min_cd_set[4]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"AAAA6AAAAAAAAAAA"
    )
        port map (
      I0 => min_cd(4),
      I1 => min_cd(3),
      I2 => min_cd(1),
      I3 => min_cd(0),
      I4 => sel_reg_n_0,
      I5 => min_cd(2),
      O => min_cd_set1_in(4)
    );
\min_cd_set[4]_i_3\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"EFFFFFFFFFFFFFFF"
    )
        port map (
      I0 => min_cd(0),
      I1 => sel_reg_n_0,
      I2 => min_cd(2),
      I3 => min_cd(4),
      I4 => min_cd(1),
      I5 => min_cd(3),
      O => \min_cd_set[4]_i_3_n_0\
    );
\min_cd_set_reg[0]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \sec_cd_set[5]_i_1_n_0\,
      D => \min_cd_set[0]_i_1_n_0\,
      Q => \min_cd_set_reg_n_0_[0]\,
      R => '0'
    );
\min_cd_set_reg[1]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \sec_cd_set[5]_i_1_n_0\,
      D => \min_cd_set[1]_i_1_n_0\,
      Q => \min_cd_set_reg_n_0_[1]\,
      R => '0'
    );
\min_cd_set_reg[2]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \sec_cd_set[5]_i_1_n_0\,
      D => \min_cd_set[2]_i_1_n_0\,
      Q => \min_cd_set_reg_n_0_[2]\,
      R => '0'
    );
\min_cd_set_reg[3]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \sec_cd_set[5]_i_1_n_0\,
      D => \min_cd_set[3]_i_1_n_0\,
      Q => \min_cd_set_reg_n_0_[3]\,
      R => '0'
    );
\min_cd_set_reg[4]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \sec_cd_set[5]_i_1_n_0\,
      D => min_cd_set1_in(4),
      Q => \min_cd_set_reg_n_0_[4]\,
      R => \min_cd_set[4]_i_1_n_0\
    );
\min_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \min[0]_i_1_n_0\,
      Q => min(0),
      R => '0'
    );
\min_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \min[1]_i_1_n_0\,
      Q => min(1),
      R => '0'
    );
\min_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \min[2]_i_1_n_0\,
      Q => min(2),
      R => '0'
    );
\min_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \min[3]_i_1_n_0\,
      Q => min(3),
      R => '0'
    );
\min_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \min[4]_i_1_n_0\,
      Q => min(4),
      R => '0'
    );
\min_reg[5]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => \min[5]_i_1_n_0\,
      Q => min(5),
      R => '0'
    );
\min_reg[5]_i_11\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick_reg[0]_i_10_n_0\,
      CO(3) => \min_reg[5]_i_11_n_0\,
      CO(2) => \min_reg[5]_i_11_n_1\,
      CO(1) => \min_reg[5]_i_11_n_2\,
      CO(0) => \min_reg[5]_i_11_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \min_reg[5]_i_11_n_4\,
      O(2) => \min_reg[5]_i_11_n_5\,
      O(1) => \min_reg[5]_i_11_n_6\,
      O(0) => \min_reg[5]_i_11_n_7\,
      S(3 downto 0) => tick_reg(12 downto 9)
    );
\min_set[0]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0F0F0F0FF0B0F0F0"
    )
        port map (
      I0 => \min_set[5]_i_4_n_0\,
      I1 => min(5),
      I2 => sel_reg_n_0,
      I3 => min(2),
      I4 => \min_set[5]_i_5_n_0\,
      I5 => min(0),
      O => \min_set[0]_i_1_n_0\
    );
\min_set[1]_i_1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"78"
    )
        port map (
      I0 => min(0),
      I1 => sel_reg_n_0,
      I2 => min(1),
      O => \min_set[1]_i_1_n_0\
    );
\min_set[2]_i_1\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6AAA"
    )
        port map (
      I0 => min(2),
      I1 => min(1),
      I2 => min(0),
      I3 => sel_reg_n_0,
      O => \min_set[2]_i_1_n_0\
    );
\min_set[3]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"7FFF8000"
    )
        port map (
      I0 => min(2),
      I1 => min(0),
      I2 => min(1),
      I3 => sel_reg_n_0,
      I4 => min(3),
      O => \min_set[3]_i_1_n_0\
    );
\min_set[4]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"7FFFFFFF80000000"
    )
        port map (
      I0 => min(3),
      I1 => min(1),
      I2 => min(0),
      I3 => min(2),
      I4 => sel_reg_n_0,
      I5 => min(4),
      O => \min_set[4]_i_1_n_0\
    );
\min_set[5]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0000200000000000"
    )
        port map (
      I0 => hour_set,
      I1 => \min_set[5]_i_4_n_0\,
      I2 => min(5),
      I3 => sel_reg_n_0,
      I4 => min(2),
      I5 => \min_set[5]_i_5_n_0\,
      O => \min_set[5]_i_1_n_0\
    );
\min_set[5]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"000000000000D200"
    )
        port map (
      I0 => ARDUINO_A0,
      I1 => pressed0,
      I2 => \mode_reg_n_0_[0]\,
      I3 => ARDUINO_A1,
      I4 => pressed1,
      I5 => \mode_reg_n_0_[1]\,
      O => hour_set
    );
\min_set[5]_i_3\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"7FFF8000"
    )
        port map (
      I0 => min(3),
      I1 => min(4),
      I2 => \min_set[5]_i_6_n_0\,
      I3 => sel_reg_n_0,
      I4 => min(5),
      O => \min_set[5]_i_3_n_0\
    );
\min_set[5]_i_4\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"7"
    )
        port map (
      I0 => min(3),
      I1 => min(4),
      O => \min_set[5]_i_4_n_0\
    );
\min_set[5]_i_5\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => min(0),
      I1 => min(1),
      O => \min_set[5]_i_5_n_0\
    );
\min_set[5]_i_6\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"80"
    )
        port map (
      I0 => min(1),
      I1 => min(0),
      I2 => min(2),
      O => \min_set[5]_i_6_n_0\
    );
\min_set_reg[0]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => hour_set,
      D => \min_set[0]_i_1_n_0\,
      Q => \min_set_reg_n_0_[0]\,
      R => '0'
    );
\min_set_reg[1]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => hour_set,
      D => \min_set[1]_i_1_n_0\,
      Q => \min_set_reg_n_0_[1]\,
      R => \min_set[5]_i_1_n_0\
    );
\min_set_reg[2]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => hour_set,
      D => \min_set[2]_i_1_n_0\,
      Q => \min_set_reg_n_0_[2]\,
      R => \min_set[5]_i_1_n_0\
    );
\min_set_reg[3]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => hour_set,
      D => \min_set[3]_i_1_n_0\,
      Q => \min_set_reg_n_0_[3]\,
      R => \min_set[5]_i_1_n_0\
    );
\min_set_reg[4]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => hour_set,
      D => \min_set[4]_i_1_n_0\,
      Q => \min_set_reg_n_0_[4]\,
      R => \min_set[5]_i_1_n_0\
    );
\min_set_reg[5]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => hour_set,
      D => \min_set[5]_i_3_n_0\,
      Q => \min_set_reg_n_0_[5]\,
      R => \min_set[5]_i_1_n_0\
    );
\mode[0]_i_1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"9A"
    )
        port map (
      I0 => \mode_reg_n_0_[0]\,
      I1 => pressed0,
      I2 => ARDUINO_A0,
      O => mode(0)
    );
\mode[1]_i_1\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"BF40"
    )
        port map (
      I0 => pressed0,
      I1 => ARDUINO_A0,
      I2 => \mode_reg_n_0_[0]\,
      I3 => \mode_reg_n_0_[1]\,
      O => mode(1)
    );
\mode_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => '1',
      D => mode(0),
      Q => \mode_reg_n_0_[0]\,
      R => '0'
    );
\mode_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => '1',
      D => mode(1),
      Q => \mode_reg_n_0_[1]\,
      R => '0'
    );
pressed0_reg: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => '1',
      D => ARDUINO_A0,
      Q => pressed0,
      R => '0'
    );
pressed1_reg: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => '1',
      D => ARDUINO_A1,
      Q => pressed1,
      R => '0'
    );
pressed2_reg: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => '1',
      D => ARDUINO_A2,
      Q => pressed2,
      R => '0'
    );
pressed3_reg: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => '1',
      D => ARDUINO_IO12,
      Q => pressed3,
      R => '0'
    );
ring_i_1: unisim.vcomponents.LUT6
    generic map(
      INIT => X"00000000AAAEAEAA"
    )
        port map (
      I0 => ring,
      I1 => ring_i_2_n_0,
      I2 => ring_i_3_n_0,
      I3 => \hour_al_reg_n_0_[2]\,
      I4 => \hour[2]_i_2_n_0\,
      I5 => ring_i_4_n_0,
      O => ring_i_1_n_0
    );
ring_i_10: unisim.vcomponents.LUT6
    generic map(
      INIT => X"70F070FF70F070F0"
    )
        port map (
      I0 => set_WE_reg_n_0,
      I1 => \min_set_reg_n_0_[0]\,
      I2 => ring_i_16_n_0,
      I3 => \min[5]_i_2_n_0\,
      I4 => \min[5]_i_4_n_0\,
      I5 => \min[5]_i_3_n_0\,
      O => ring_i_10_n_0
    );
ring_i_11: unisim.vcomponents.LUT6
    generic map(
      INIT => X"8808000877F7FFF7"
    )
        port map (
      I0 => \hour_set[4]_i_3_n_0\,
      I1 => \min[5]_i_3_n_0\,
      I2 => \min[1]_i_4_n_0\,
      I3 => \min[4]_i_3_n_0\,
      I4 => min(5),
      I5 => sel0(3),
      O => ring_i_11_n_0
    );
ring_i_12: unisim.vcomponents.LUT6
    generic map(
      INIT => X"88080008BBFBFFFB"
    )
        port map (
      I0 => ring_i_17_n_0,
      I1 => \min[5]_i_3_n_0\,
      I2 => \min[1]_i_4_n_0\,
      I3 => \min[4]_i_3_n_0\,
      I4 => min(5),
      I5 => sel0(4),
      O => ring_i_12_n_0
    );
ring_i_13: unisim.vcomponents.LUT5
    generic map(
      INIT => X"DBDDDDDD"
    )
        port map (
      I0 => sel0(4),
      I1 => sel0(3),
      I2 => \min[5]_i_4_n_0\,
      I3 => \min[5]_i_3_n_0\,
      I4 => \hour_set[4]_i_3_n_0\,
      O => ring_i_13_n_0
    );
ring_i_14: unisim.vcomponents.LUT6
    generic map(
      INIT => X"70F070FF70F070F0"
    )
        port map (
      I0 => set_WE_reg_n_0,
      I1 => \min_set_reg_n_0_[1]\,
      I2 => ring_i_18_n_0,
      I3 => \min[5]_i_2_n_0\,
      I4 => \min[5]_i_4_n_0\,
      I5 => \min[5]_i_3_n_0\,
      O => ring_i_14_n_0
    );
ring_i_15: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FE04AA00FE04FE04"
    )
        port map (
      I0 => \min[5]_i_2_n_0\,
      I1 => ring_i_19_n_0,
      I2 => \min[4]_i_3_n_0\,
      I3 => min(4),
      I4 => \min[5]_i_4_n_0\,
      I5 => \min[5]_i_3_n_0\,
      O => ring_i_15_n_0
    );
ring_i_16: unisim.vcomponents.LUT6
    generic map(
      INIT => X"8888888BFFFFFFFC"
    )
        port map (
      I0 => set_WE_reg_n_0,
      I1 => \min[5]_i_2_n_0\,
      I2 => \tick[0]_i_4_n_0\,
      I3 => \tick[0]_i_5_n_0\,
      I4 => \tick[0]_i_6_n_0\,
      I5 => min(0),
      O => ring_i_16_n_0
    );
ring_i_17: unisim.vcomponents.LUT5
    generic map(
      INIT => X"95555555"
    )
        port map (
      I0 => sel0(4),
      I1 => sel0(3),
      I2 => sel0(1),
      I3 => sel0(0),
      I4 => sel0(2),
      O => ring_i_17_n_0
    );
ring_i_18: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FFFF333933333339"
    )
        port map (
      I0 => min(0),
      I1 => min(1),
      I2 => \tick[0]_i_6_n_0\,
      I3 => ring_i_20_n_0,
      I4 => \min[5]_i_2_n_0\,
      I5 => set_WE_reg_n_0,
      O => ring_i_18_n_0
    );
ring_i_19: unisim.vcomponents.LUT5
    generic map(
      INIT => X"6AAAAAAA"
    )
        port map (
      I0 => min(4),
      I1 => min(3),
      I2 => min(1),
      I3 => min(0),
      I4 => min(2),
      O => ring_i_19_n_0
    );
ring_i_2: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0009000000000009"
    )
        port map (
      I0 => \min[3]_i_1_n_0\,
      I1 => \min_al_reg_n_0_[3]\,
      I2 => ring_i_5_n_0,
      I3 => ring_i_6_n_0,
      I4 => \hour_al_reg_n_0_[1]\,
      I5 => \hour[1]_i_1_n_0\,
      O => ring_i_2_n_0
    );
ring_i_20: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFFE"
    )
        port map (
      I0 => \tick[0]_i_12_n_0\,
      I1 => ring_i_21_n_0,
      I2 => \tick[0]_i_15_n_0\,
      I3 => ring_i_22_n_0,
      O => ring_i_20_n_0
    );
ring_i_21: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFDF"
    )
        port map (
      I0 => \tick_reg[0]_i_11_n_6\,
      I1 => \tick_reg[0]_i_10_n_6\,
      I2 => \tick_reg[0]_i_9_n_7\,
      I3 => \tick_reg[0]_i_8_n_6\,
      O => ring_i_21_n_0
    );
ring_i_22: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFF7"
    )
        port map (
      I0 => \tick_reg[0]_i_9_n_6\,
      I1 => \tick_reg[0]_i_14_n_7\,
      I2 => \tick_reg[0]_i_13_n_7\,
      I3 => \tick_reg[0]_i_10_n_5\,
      O => ring_i_22_n_0
    );
ring_i_3: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FFFFFFFFF9FFFFF9"
    )
        port map (
      I0 => \hour_al_reg_n_0_[3]\,
      I1 => ring_i_7_n_0,
      I2 => ring_i_8_n_0,
      I3 => \hour[0]_i_1_n_0\,
      I4 => \hour_al_reg_n_0_[0]\,
      I5 => ring_i_9_n_0,
      O => ring_i_3_n_0
    );
ring_i_4: unisim.vcomponents.LUT3
    generic map(
      INIT => X"FB"
    )
        port map (
      I0 => \mode_reg_n_0_[1]\,
      I1 => al_active_reg_n_0,
      I2 => \mode_reg_n_0_[0]\,
      O => ring_i_4_n_0
    );
ring_i_5: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FFBEBEFF"
    )
        port map (
      I0 => ring_i_4_n_0,
      I1 => \min[5]_i_1_n_0\,
      I2 => \min_al_reg_n_0_[5]\,
      I3 => ring_i_10_n_0,
      I4 => \min_al_reg_n_0_[0]\,
      O => ring_i_5_n_0
    );
ring_i_6: unisim.vcomponents.LUT6
    generic map(
      INIT => X"55665A66AA665A66"
    )
        port map (
      I0 => \min_al_reg_n_0_[2]\,
      I1 => \min[2]_i_2_n_0\,
      I2 => min(2),
      I3 => \min[5]_i_2_n_0\,
      I4 => set_WE_reg_n_0,
      I5 => \min_set_reg_n_0_[2]\,
      O => ring_i_6_n_0
    );
ring_i_7: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0055CFCFFF55CFCF"
    )
        port map (
      I0 => sel0(3),
      I1 => ring_i_11_n_0,
      I2 => ring_i_12_n_0,
      I3 => set_WE_reg_n_0,
      I4 => \min[5]_i_2_n_0\,
      I5 => \hour_set_reg_n_0_[3]\,
      O => ring_i_7_n_0
    );
ring_i_8: unisim.vcomponents.LUT6
    generic map(
      INIT => X"6A5A65556AAA65A5"
    )
        port map (
      I0 => \hour_al_reg_n_0_[4]\,
      I1 => \hour_set_reg_n_0_[4]\,
      I2 => \min[5]_i_2_n_0\,
      I3 => set_WE_reg_n_0,
      I4 => ring_i_13_n_0,
      I5 => sel0(4),
      O => ring_i_8_n_0
    );
ring_i_9: unisim.vcomponents.LUT6
    generic map(
      INIT => X"9F999FFFF9FFF999"
    )
        port map (
      I0 => ring_i_14_n_0,
      I1 => \min_al_reg_n_0_[1]\,
      I2 => \min_set_reg_n_0_[4]\,
      I3 => \min[1]_i_3_n_0\,
      I4 => ring_i_15_n_0,
      I5 => \min_al_reg_n_0_[4]\,
      O => ring_i_9_n_0
    );
ring_reg: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => ring_i_1_n_0,
      Q => ring,
      R => '0'
    );
\sec_cd[0]_i_1\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"3A0A"
    )
        port map (
      I0 => sec_cd_set(0),
      I1 => \sec_cd[0]_i_2_n_0\,
      I2 => tick20,
      I3 => \min_cd[4]_i_4_n_0\,
      O => \sec_cd[0]_i_1_n_0\
    );
\sec_cd[0]_i_2\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => \sel0__0\(0),
      I1 => \tick2[0]_i_4_n_0\,
      O => \sec_cd[0]_i_2_n_0\
    );
\sec_cd[1]_i_1\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"3A0A"
    )
        port map (
      I0 => sec_cd_set(1),
      I1 => \sec_cd[1]_i_2_n_0\,
      I2 => tick20,
      I3 => \min_cd[4]_i_4_n_0\,
      O => \sec_cd[1]_i_1_n_0\
    );
\sec_cd[1]_i_2\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"59"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \tick2[0]_i_4_n_0\,
      I2 => \sel0__0\(0),
      O => \sec_cd[1]_i_2_n_0\
    );
\sec_cd[2]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"99F000F000F000F0"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sec_cd[2]_i_2_n_0\,
      I2 => sec_cd_set(2),
      I3 => tick20,
      I4 => \sec_cd[2]_i_3_n_0\,
      I5 => \min_cd[4]_i_4_n_0\,
      O => \sec_cd[2]_i_1_n_0\
    );
\sec_cd[2]_i_2\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"FB"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \tick2[0]_i_4_n_0\,
      I2 => \sel0__0\(0),
      O => \sec_cd[2]_i_2_n_0\
    );
\sec_cd[2]_i_3\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"FDFFFFFFFFFFFFFE"
    )
        port map (
      I0 => \sel0__0\(5),
      I1 => \sec_cd[1]_i_2_n_0\,
      I2 => \sec_cd[0]_i_2_n_0\,
      I3 => \sec_cd[4]_i_2_n_0\,
      I4 => \sel0__0\(3),
      I5 => \sel0__0\(4),
      O => \sec_cd[2]_i_3_n_0\
    );
\sec_cd[3]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"99F000F0"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sec_cd[4]_i_2_n_0\,
      I2 => sec_cd_set(3),
      I3 => tick20,
      I4 => \min_cd[4]_i_4_n_0\,
      O => \sec_cd[3]_i_1_n_0\
    );
\sec_cd[4]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"A9A9FF000000FF00"
    )
        port map (
      I0 => \sel0__0\(4),
      I1 => \sec_cd[4]_i_2_n_0\,
      I2 => \sel0__0\(3),
      I3 => sec_cd_set(4),
      I4 => tick20,
      I5 => \min_cd[4]_i_4_n_0\,
      O => \sec_cd[4]_i_1_n_0\
    );
\sec_cd[4]_i_2\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFEF"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(0),
      I2 => \tick2[0]_i_4_n_0\,
      I3 => \sel0__0\(1),
      O => \sec_cd[4]_i_2_n_0\
    );
\sec_cd[5]_i_1\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"3A0A"
    )
        port map (
      I0 => sec_cd_set(5),
      I1 => \sec_cd[5]_i_2_n_0\,
      I2 => tick20,
      I3 => \min_cd[4]_i_4_n_0\,
      O => \sec_cd[5]_i_1_n_0\
    );
\sec_cd[5]_i_2\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"5556"
    )
        port map (
      I0 => \sel0__0\(5),
      I1 => \sel0__0\(3),
      I2 => \sec_cd[4]_i_2_n_0\,
      I3 => \sel0__0\(4),
      O => \sec_cd[5]_i_2_n_0\
    );
\sec_cd_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \min_cd[4]_i_1_n_0\,
      D => \sec_cd[0]_i_1_n_0\,
      Q => \sel0__0\(0),
      R => '0'
    );
\sec_cd_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \min_cd[4]_i_1_n_0\,
      D => \sec_cd[1]_i_1_n_0\,
      Q => \sel0__0\(1),
      R => '0'
    );
\sec_cd_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \min_cd[4]_i_1_n_0\,
      D => \sec_cd[2]_i_1_n_0\,
      Q => \sel0__0\(2),
      R => '0'
    );
\sec_cd_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \min_cd[4]_i_1_n_0\,
      D => \sec_cd[3]_i_1_n_0\,
      Q => \sel0__0\(3),
      R => '0'
    );
\sec_cd_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \min_cd[4]_i_1_n_0\,
      D => \sec_cd[4]_i_1_n_0\,
      Q => \sel0__0\(4),
      R => '0'
    );
\sec_cd_reg[5]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \min_cd[4]_i_1_n_0\,
      D => \sec_cd[5]_i_1_n_0\,
      Q => \sel0__0\(5),
      R => '0'
    );
\sec_cd_set[0]_i_1\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"6"
    )
        port map (
      I0 => sel_reg_n_0,
      I1 => \sel0__0\(0),
      O => sec_cd_set0_in(0)
    );
\sec_cd_set[1]_i_1\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"6A"
    )
        port map (
      I0 => \sel0__0\(1),
      I1 => \sel0__0\(0),
      I2 => sel_reg_n_0,
      O => sec_cd_set0_in(1)
    );
\sec_cd_set[2]_i_1\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6AAA"
    )
        port map (
      I0 => \sel0__0\(2),
      I1 => \sel0__0\(1),
      I2 => sel_reg_n_0,
      I3 => \sel0__0\(0),
      O => sec_cd_set0_in(2)
    );
\sec_cd_set[3]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"6AAAAAAA"
    )
        port map (
      I0 => \sel0__0\(3),
      I1 => \sel0__0\(2),
      I2 => \sel0__0\(0),
      I3 => sel_reg_n_0,
      I4 => \sel0__0\(1),
      O => sec_cd_set0_in(3)
    );
\sec_cd_set[4]_i_1\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0000800000000000"
    )
        port map (
      I0 => \sec_cd_set[5]_i_1_n_0\,
      I1 => \sel0__0\(5),
      I2 => \sel0__0\(3),
      I3 => \sel0__0\(4),
      I4 => \sel0__0\(2),
      I5 => \sec_cd_set[5]_i_3_n_0\,
      O => \sec_cd_set[4]_i_1_n_0\
    );
\sec_cd_set[4]_i_2\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"6AAAAAAAAAAAAAAA"
    )
        port map (
      I0 => \sel0__0\(4),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(1),
      I3 => sel_reg_n_0,
      I4 => \sel0__0\(0),
      I5 => \sel0__0\(2),
      O => sec_cd_set0_in(4)
    );
\sec_cd_set[5]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"00000080"
    )
        port map (
      I0 => \mode_reg_n_0_[1]\,
      I1 => mode(0),
      I2 => ARDUINO_A1,
      I3 => pressed1,
      I4 => cd_active_reg_n_0,
      O => \sec_cd_set[5]_i_1_n_0\
    );
\sec_cd_set[5]_i_2\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"6A2AAAAA"
    )
        port map (
      I0 => \sel0__0\(5),
      I1 => \sel0__0\(3),
      I2 => \sel0__0\(4),
      I3 => \sel0__0\(2),
      I4 => \sec_cd_set[5]_i_3_n_0\,
      O => \sec_cd_set[5]_i_2_n_0\
    );
\sec_cd_set[5]_i_3\: unisim.vcomponents.LUT3
    generic map(
      INIT => X"80"
    )
        port map (
      I0 => \sel0__0\(0),
      I1 => sel_reg_n_0,
      I2 => \sel0__0\(1),
      O => \sec_cd_set[5]_i_3_n_0\
    );
\sec_cd_set_reg[0]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \sec_cd_set[5]_i_1_n_0\,
      D => sec_cd_set0_in(0),
      Q => sec_cd_set(0),
      R => \sec_cd_set[4]_i_1_n_0\
    );
\sec_cd_set_reg[1]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \sec_cd_set[5]_i_1_n_0\,
      D => sec_cd_set0_in(1),
      Q => sec_cd_set(1),
      R => \sec_cd_set[4]_i_1_n_0\
    );
\sec_cd_set_reg[2]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \sec_cd_set[5]_i_1_n_0\,
      D => sec_cd_set0_in(2),
      Q => sec_cd_set(2),
      R => \sec_cd_set[4]_i_1_n_0\
    );
\sec_cd_set_reg[3]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \sec_cd_set[5]_i_1_n_0\,
      D => sec_cd_set0_in(3),
      Q => sec_cd_set(3),
      R => \sec_cd_set[4]_i_1_n_0\
    );
\sec_cd_set_reg[4]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \sec_cd_set[5]_i_1_n_0\,
      D => sec_cd_set0_in(4),
      Q => sec_cd_set(4),
      R => \sec_cd_set[4]_i_1_n_0\
    );
\sec_cd_set_reg[5]\: unisim.vcomponents.FDRE
     port map (
      C => bounceCLK,
      CE => \sec_cd_set[5]_i_1_n_0\,
      D => \sec_cd_set[5]_i_2_n_0\,
      Q => sec_cd_set(5),
      R => '0'
    );
sel_i_1: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FB04"
    )
        port map (
      I0 => al_active_i_2_n_0,
      I1 => ARDUINO_A2,
      I2 => pressed2,
      I3 => sel_reg_n_0,
      O => sel_i_1_n_0
    );
sel_reg: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => '1',
      D => sel_i_1_n_0,
      Q => sel_reg_n_0,
      R => '0'
    );
set_WE_i_1: unisim.vcomponents.LUT3
    generic map(
      INIT => X"F8"
    )
        port map (
      I0 => set_WE_reg_n_0,
      I1 => ARDUINO_A1,
      I2 => hour_set,
      O => set_WE_i_1_n_0
    );
set_WE_reg: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => bounceCLK,
      CE => '1',
      D => set_WE_i_1_n_0,
      Q => set_WE_reg_n_0,
      R => '0'
    );
\tick2[0]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"20000000"
    )
        port map (
      I0 => \tick2[0]_i_4_n_0\,
      I1 => timeout_reg_n_0,
      I2 => cd_active_reg_n_0,
      I3 => \mode_reg_n_0_[1]\,
      I4 => \mode_reg_n_0_[0]\,
      O => \tick2[0]_i_1_n_0\
    );
\tick2[0]_i_10\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FFFFFEFF"
    )
        port map (
      I0 => \tick2_reg[0]_i_13_n_7\,
      I1 => \tick2_reg[0]_i_7_n_6\,
      I2 => \tick2_reg[0]_i_12_n_6\,
      I3 => \tick2_reg[0]_i_15_n_7\,
      I4 => \tick2[0]_i_16_n_0\,
      O => \tick2[0]_i_10_n_0\
    );
\tick2[0]_i_11\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FFFFBFFF"
    )
        port map (
      I0 => \tick2_reg[0]_i_17_n_7\,
      I1 => \tick2_reg[0]_i_8_n_4\,
      I2 => \tick2_reg[0]_i_8_n_5\,
      I3 => \tick2_reg[0]_i_15_n_5\,
      I4 => \tick2[0]_i_18_n_0\,
      O => \tick2[0]_i_11_n_0\
    );
\tick2[0]_i_14\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"DFFF"
    )
        port map (
      I0 => \tick2_reg[0]_i_12_n_4\,
      I1 => \tick2_reg[0]_i_13_n_6\,
      I2 => \tick2_reg[0]_i_9_n_6\,
      I3 => \tick2_reg[0]_i_15_n_6\,
      O => \tick2[0]_i_14_n_0\
    );
\tick2[0]_i_16\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FF7F"
    )
        port map (
      I0 => \tick2_reg[0]_i_15_n_4\,
      I1 => tick2_reg(0),
      I2 => \tick2_reg[0]_i_17_n_6\,
      I3 => \tick2_reg[0]_i_12_n_7\,
      O => \tick2[0]_i_16_n_0\
    );
\tick2[0]_i_18\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFEF"
    )
        port map (
      I0 => \tick2_reg[0]_i_13_n_5\,
      I1 => \tick2_reg[0]_i_7_n_5\,
      I2 => \tick2_reg[0]_i_9_n_4\,
      I3 => \tick2_reg[0]_i_7_n_7\,
      O => \tick2[0]_i_18_n_0\
    );
\tick2[0]_i_2\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"0080"
    )
        port map (
      I0 => \mode_reg_n_0_[0]\,
      I1 => \mode_reg_n_0_[1]\,
      I2 => cd_active_reg_n_0,
      I3 => timeout_reg_n_0,
      O => tick20
    );
\tick2[0]_i_4\: unisim.vcomponents.LUT6
    generic map(
      INIT => X"0000000000000010"
    )
        port map (
      I0 => \tick2[0]_i_6_n_0\,
      I1 => \tick2_reg[0]_i_7_n_4\,
      I2 => \tick2_reg[0]_i_8_n_6\,
      I3 => \tick2_reg[0]_i_9_n_5\,
      I4 => \tick2[0]_i_10_n_0\,
      I5 => \tick2[0]_i_11_n_0\,
      O => \tick2[0]_i_4_n_0\
    );
\tick2[0]_i_5\: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => tick2_reg(0),
      O => \tick2[0]_i_5_n_0\
    );
\tick2[0]_i_6\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FFFFFEFF"
    )
        port map (
      I0 => \tick2_reg[0]_i_12_n_5\,
      I1 => \tick2_reg[0]_i_13_n_4\,
      I2 => \tick2_reg[0]_i_9_n_7\,
      I3 => \tick2_reg[0]_i_8_n_7\,
      I4 => \tick2[0]_i_14_n_0\,
      O => \tick2[0]_i_6_n_0\
    );
\tick2_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[0]_i_3_n_7\,
      Q => tick2_reg(0),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[0]_i_12\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[0]_i_7_n_0\,
      CO(3) => \tick2_reg[0]_i_12_n_0\,
      CO(2) => \tick2_reg[0]_i_12_n_1\,
      CO(1) => \tick2_reg[0]_i_12_n_2\,
      CO(0) => \tick2_reg[0]_i_12_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick2_reg[0]_i_12_n_4\,
      O(2) => \tick2_reg[0]_i_12_n_5\,
      O(1) => \tick2_reg[0]_i_12_n_6\,
      O(0) => \tick2_reg[0]_i_12_n_7\,
      S(3 downto 0) => tick2_reg(8 downto 5)
    );
\tick2_reg[0]_i_13\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[0]_i_12_n_0\,
      CO(3) => \tick2_reg[0]_i_13_n_0\,
      CO(2) => \tick2_reg[0]_i_13_n_1\,
      CO(1) => \tick2_reg[0]_i_13_n_2\,
      CO(0) => \tick2_reg[0]_i_13_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick2_reg[0]_i_13_n_4\,
      O(2) => \tick2_reg[0]_i_13_n_5\,
      O(1) => \tick2_reg[0]_i_13_n_6\,
      O(0) => \tick2_reg[0]_i_13_n_7\,
      S(3 downto 0) => tick2_reg(12 downto 9)
    );
\tick2_reg[0]_i_15\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[0]_i_13_n_0\,
      CO(3) => \tick2_reg[0]_i_15_n_0\,
      CO(2) => \tick2_reg[0]_i_15_n_1\,
      CO(1) => \tick2_reg[0]_i_15_n_2\,
      CO(0) => \tick2_reg[0]_i_15_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick2_reg[0]_i_15_n_4\,
      O(2) => \tick2_reg[0]_i_15_n_5\,
      O(1) => \tick2_reg[0]_i_15_n_6\,
      O(0) => \tick2_reg[0]_i_15_n_7\,
      S(3 downto 0) => tick2_reg(16 downto 13)
    );
\tick2_reg[0]_i_17\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[0]_i_8_n_0\,
      CO(3 downto 1) => \NLW_tick2_reg[0]_i_17_CO_UNCONNECTED\(3 downto 1),
      CO(0) => \tick2_reg[0]_i_17_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => \NLW_tick2_reg[0]_i_17_O_UNCONNECTED\(3 downto 2),
      O(1) => \tick2_reg[0]_i_17_n_6\,
      O(0) => \tick2_reg[0]_i_17_n_7\,
      S(3 downto 2) => B"00",
      S(1 downto 0) => tick2_reg(26 downto 25)
    );
\tick2_reg[0]_i_3\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \tick2_reg[0]_i_3_n_0\,
      CO(2) => \tick2_reg[0]_i_3_n_1\,
      CO(1) => \tick2_reg[0]_i_3_n_2\,
      CO(0) => \tick2_reg[0]_i_3_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => \tick2_reg[0]_i_3_n_4\,
      O(2) => \tick2_reg[0]_i_3_n_5\,
      O(1) => \tick2_reg[0]_i_3_n_6\,
      O(0) => \tick2_reg[0]_i_3_n_7\,
      S(3 downto 1) => tick2_reg(3 downto 1),
      S(0) => \tick2[0]_i_5_n_0\
    );
\tick2_reg[0]_i_7\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \tick2_reg[0]_i_7_n_0\,
      CO(2) => \tick2_reg[0]_i_7_n_1\,
      CO(1) => \tick2_reg[0]_i_7_n_2\,
      CO(0) => \tick2_reg[0]_i_7_n_3\,
      CYINIT => tick2_reg(0),
      DI(3 downto 0) => B"0000",
      O(3) => \tick2_reg[0]_i_7_n_4\,
      O(2) => \tick2_reg[0]_i_7_n_5\,
      O(1) => \tick2_reg[0]_i_7_n_6\,
      O(0) => \tick2_reg[0]_i_7_n_7\,
      S(3 downto 0) => tick2_reg(4 downto 1)
    );
\tick2_reg[0]_i_8\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[0]_i_9_n_0\,
      CO(3) => \tick2_reg[0]_i_8_n_0\,
      CO(2) => \tick2_reg[0]_i_8_n_1\,
      CO(1) => \tick2_reg[0]_i_8_n_2\,
      CO(0) => \tick2_reg[0]_i_8_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick2_reg[0]_i_8_n_4\,
      O(2) => \tick2_reg[0]_i_8_n_5\,
      O(1) => \tick2_reg[0]_i_8_n_6\,
      O(0) => \tick2_reg[0]_i_8_n_7\,
      S(3 downto 0) => tick2_reg(24 downto 21)
    );
\tick2_reg[0]_i_9\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[0]_i_15_n_0\,
      CO(3) => \tick2_reg[0]_i_9_n_0\,
      CO(2) => \tick2_reg[0]_i_9_n_1\,
      CO(1) => \tick2_reg[0]_i_9_n_2\,
      CO(0) => \tick2_reg[0]_i_9_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick2_reg[0]_i_9_n_4\,
      O(2) => \tick2_reg[0]_i_9_n_5\,
      O(1) => \tick2_reg[0]_i_9_n_6\,
      O(0) => \tick2_reg[0]_i_9_n_7\,
      S(3 downto 0) => tick2_reg(20 downto 17)
    );
\tick2_reg[10]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[8]_i_1_n_5\,
      Q => tick2_reg(10),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[11]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[8]_i_1_n_4\,
      Q => tick2_reg(11),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[12]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[12]_i_1_n_7\,
      Q => tick2_reg(12),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[12]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[8]_i_1_n_0\,
      CO(3) => \tick2_reg[12]_i_1_n_0\,
      CO(2) => \tick2_reg[12]_i_1_n_1\,
      CO(1) => \tick2_reg[12]_i_1_n_2\,
      CO(0) => \tick2_reg[12]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick2_reg[12]_i_1_n_4\,
      O(2) => \tick2_reg[12]_i_1_n_5\,
      O(1) => \tick2_reg[12]_i_1_n_6\,
      O(0) => \tick2_reg[12]_i_1_n_7\,
      S(3 downto 0) => tick2_reg(15 downto 12)
    );
\tick2_reg[13]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[12]_i_1_n_6\,
      Q => tick2_reg(13),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[14]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[12]_i_1_n_5\,
      Q => tick2_reg(14),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[15]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[12]_i_1_n_4\,
      Q => tick2_reg(15),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[16]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[16]_i_1_n_7\,
      Q => tick2_reg(16),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[16]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[12]_i_1_n_0\,
      CO(3) => \tick2_reg[16]_i_1_n_0\,
      CO(2) => \tick2_reg[16]_i_1_n_1\,
      CO(1) => \tick2_reg[16]_i_1_n_2\,
      CO(0) => \tick2_reg[16]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick2_reg[16]_i_1_n_4\,
      O(2) => \tick2_reg[16]_i_1_n_5\,
      O(1) => \tick2_reg[16]_i_1_n_6\,
      O(0) => \tick2_reg[16]_i_1_n_7\,
      S(3 downto 0) => tick2_reg(19 downto 16)
    );
\tick2_reg[17]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[16]_i_1_n_6\,
      Q => tick2_reg(17),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[18]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[16]_i_1_n_5\,
      Q => tick2_reg(18),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[19]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[16]_i_1_n_4\,
      Q => tick2_reg(19),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[0]_i_3_n_6\,
      Q => tick2_reg(1),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[20]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[20]_i_1_n_7\,
      Q => tick2_reg(20),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[20]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[16]_i_1_n_0\,
      CO(3) => \tick2_reg[20]_i_1_n_0\,
      CO(2) => \tick2_reg[20]_i_1_n_1\,
      CO(1) => \tick2_reg[20]_i_1_n_2\,
      CO(0) => \tick2_reg[20]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick2_reg[20]_i_1_n_4\,
      O(2) => \tick2_reg[20]_i_1_n_5\,
      O(1) => \tick2_reg[20]_i_1_n_6\,
      O(0) => \tick2_reg[20]_i_1_n_7\,
      S(3 downto 0) => tick2_reg(23 downto 20)
    );
\tick2_reg[21]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[20]_i_1_n_6\,
      Q => tick2_reg(21),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[22]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[20]_i_1_n_5\,
      Q => tick2_reg(22),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[23]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[20]_i_1_n_4\,
      Q => tick2_reg(23),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[24]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[24]_i_1_n_7\,
      Q => tick2_reg(24),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[24]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[20]_i_1_n_0\,
      CO(3 downto 2) => \NLW_tick2_reg[24]_i_1_CO_UNCONNECTED\(3 downto 2),
      CO(1) => \tick2_reg[24]_i_1_n_2\,
      CO(0) => \tick2_reg[24]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \NLW_tick2_reg[24]_i_1_O_UNCONNECTED\(3),
      O(2) => \tick2_reg[24]_i_1_n_5\,
      O(1) => \tick2_reg[24]_i_1_n_6\,
      O(0) => \tick2_reg[24]_i_1_n_7\,
      S(3) => '0',
      S(2 downto 0) => tick2_reg(26 downto 24)
    );
\tick2_reg[25]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[24]_i_1_n_6\,
      Q => tick2_reg(25),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[26]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[24]_i_1_n_5\,
      Q => tick2_reg(26),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[0]_i_3_n_5\,
      Q => tick2_reg(2),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[0]_i_3_n_4\,
      Q => tick2_reg(3),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[4]_i_1_n_7\,
      Q => tick2_reg(4),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[4]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[0]_i_3_n_0\,
      CO(3) => \tick2_reg[4]_i_1_n_0\,
      CO(2) => \tick2_reg[4]_i_1_n_1\,
      CO(1) => \tick2_reg[4]_i_1_n_2\,
      CO(0) => \tick2_reg[4]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick2_reg[4]_i_1_n_4\,
      O(2) => \tick2_reg[4]_i_1_n_5\,
      O(1) => \tick2_reg[4]_i_1_n_6\,
      O(0) => \tick2_reg[4]_i_1_n_7\,
      S(3 downto 0) => tick2_reg(7 downto 4)
    );
\tick2_reg[5]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[4]_i_1_n_6\,
      Q => tick2_reg(5),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[6]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[4]_i_1_n_5\,
      Q => tick2_reg(6),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[7]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[4]_i_1_n_4\,
      Q => tick2_reg(7),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[8]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[8]_i_1_n_7\,
      Q => tick2_reg(8),
      R => \tick2[0]_i_1_n_0\
    );
\tick2_reg[8]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick2_reg[4]_i_1_n_0\,
      CO(3) => \tick2_reg[8]_i_1_n_0\,
      CO(2) => \tick2_reg[8]_i_1_n_1\,
      CO(1) => \tick2_reg[8]_i_1_n_2\,
      CO(0) => \tick2_reg[8]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick2_reg[8]_i_1_n_4\,
      O(2) => \tick2_reg[8]_i_1_n_5\,
      O(1) => \tick2_reg[8]_i_1_n_6\,
      O(0) => \tick2_reg[8]_i_1_n_7\,
      S(3 downto 0) => tick2_reg(11 downto 8)
    );
\tick2_reg[9]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => tick20,
      D => \tick2_reg[8]_i_1_n_6\,
      Q => tick2_reg(9),
      R => \tick2[0]_i_1_n_0\
    );
\tick[0]_i_1\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"0000000B"
    )
        port map (
      I0 => \mode_reg_n_0_[1]\,
      I1 => \mode_reg_n_0_[0]\,
      I2 => \tick[0]_i_4_n_0\,
      I3 => \tick[0]_i_5_n_0\,
      I4 => \tick[0]_i_6_n_0\,
      O => \tick[0]_i_1_n_0\
    );
\tick[0]_i_12\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFDF"
    )
        port map (
      I0 => tick_reg(0),
      I1 => \tick_reg[0]_i_11_n_7\,
      I2 => \tick_reg[0]_i_9_n_4\,
      I3 => \tick_reg[0]_i_10_n_7\,
      O => \tick[0]_i_12_n_0\
    );
\tick[0]_i_15\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFDF"
    )
        port map (
      I0 => \tick_reg[0]_i_10_n_4\,
      I1 => \min_reg[5]_i_11_n_7\,
      I2 => \tick_reg[0]_i_13_n_6\,
      I3 => \min_reg[5]_i_11_n_6\,
      O => \tick[0]_i_15_n_0\
    );
\tick[0]_i_16\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFEF"
    )
        port map (
      I0 => \tick_reg[0]_i_13_n_5\,
      I1 => \min_reg[5]_i_11_n_4\,
      I2 => \tick_reg[0]_i_14_n_6\,
      I3 => \tick_reg[0]_i_8_n_4\,
      O => \tick[0]_i_16_n_0\
    );
\tick[0]_i_17\: unisim.vcomponents.LUT4
    generic map(
      INIT => X"FFEF"
    )
        port map (
      I0 => \min_reg[5]_i_11_n_5\,
      I1 => \tick_reg[0]_i_8_n_5\,
      I2 => \tick_reg[0]_i_13_n_4\,
      I3 => \tick_reg[0]_i_8_n_7\,
      O => \tick[0]_i_17_n_0\
    );
\tick[0]_i_2\: unisim.vcomponents.LUT2
    generic map(
      INIT => X"B"
    )
        port map (
      I0 => \mode_reg_n_0_[1]\,
      I1 => \mode_reg_n_0_[0]\,
      O => \tick[0]_i_2_n_0\
    );
\tick[0]_i_4\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FFFFFBFF"
    )
        port map (
      I0 => \tick_reg[0]_i_8_n_6\,
      I1 => \tick_reg[0]_i_9_n_7\,
      I2 => \tick_reg[0]_i_10_n_6\,
      I3 => \tick_reg[0]_i_11_n_6\,
      I4 => \tick[0]_i_12_n_0\,
      O => \tick[0]_i_4_n_0\
    );
\tick[0]_i_5\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FFFFEFFF"
    )
        port map (
      I0 => \tick_reg[0]_i_10_n_5\,
      I1 => \tick_reg[0]_i_13_n_7\,
      I2 => \tick_reg[0]_i_14_n_7\,
      I3 => \tick_reg[0]_i_9_n_6\,
      I4 => \tick[0]_i_15_n_0\,
      O => \tick[0]_i_5_n_0\
    );
\tick[0]_i_6\: unisim.vcomponents.LUT5
    generic map(
      INIT => X"FFFFFF7F"
    )
        port map (
      I0 => \tick_reg[0]_i_14_n_5\,
      I1 => \tick_reg[0]_i_9_n_5\,
      I2 => \tick_reg[0]_i_14_n_4\,
      I3 => \tick[0]_i_16_n_0\,
      I4 => \tick[0]_i_17_n_0\,
      O => \tick[0]_i_6_n_0\
    );
\tick[0]_i_7\: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => tick_reg(0),
      O => \tick[0]_i_7_n_0\
    );
\tick_reg[0]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[0]_i_3_n_7\,
      Q => tick_reg(0),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[0]_i_10\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick_reg[0]_i_8_n_0\,
      CO(3) => \tick_reg[0]_i_10_n_0\,
      CO(2) => \tick_reg[0]_i_10_n_1\,
      CO(1) => \tick_reg[0]_i_10_n_2\,
      CO(0) => \tick_reg[0]_i_10_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick_reg[0]_i_10_n_4\,
      O(2) => \tick_reg[0]_i_10_n_5\,
      O(1) => \tick_reg[0]_i_10_n_6\,
      O(0) => \tick_reg[0]_i_10_n_7\,
      S(3 downto 0) => tick_reg(8 downto 5)
    );
\tick_reg[0]_i_11\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick_reg[0]_i_14_n_0\,
      CO(3 downto 1) => \NLW_tick_reg[0]_i_11_CO_UNCONNECTED\(3 downto 1),
      CO(0) => \tick_reg[0]_i_11_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3 downto 2) => \NLW_tick_reg[0]_i_11_O_UNCONNECTED\(3 downto 2),
      O(1) => \tick_reg[0]_i_11_n_6\,
      O(0) => \tick_reg[0]_i_11_n_7\,
      S(3 downto 2) => B"00",
      S(1 downto 0) => tick_reg(26 downto 25)
    );
\tick_reg[0]_i_13\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick_reg[0]_i_9_n_0\,
      CO(3) => \tick_reg[0]_i_13_n_0\,
      CO(2) => \tick_reg[0]_i_13_n_1\,
      CO(1) => \tick_reg[0]_i_13_n_2\,
      CO(0) => \tick_reg[0]_i_13_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick_reg[0]_i_13_n_4\,
      O(2) => \tick_reg[0]_i_13_n_5\,
      O(1) => \tick_reg[0]_i_13_n_6\,
      O(0) => \tick_reg[0]_i_13_n_7\,
      S(3 downto 0) => tick_reg(20 downto 17)
    );
\tick_reg[0]_i_14\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick_reg[0]_i_13_n_0\,
      CO(3) => \tick_reg[0]_i_14_n_0\,
      CO(2) => \tick_reg[0]_i_14_n_1\,
      CO(1) => \tick_reg[0]_i_14_n_2\,
      CO(0) => \tick_reg[0]_i_14_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick_reg[0]_i_14_n_4\,
      O(2) => \tick_reg[0]_i_14_n_5\,
      O(1) => \tick_reg[0]_i_14_n_6\,
      O(0) => \tick_reg[0]_i_14_n_7\,
      S(3 downto 0) => tick_reg(24 downto 21)
    );
\tick_reg[0]_i_3\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \tick_reg[0]_i_3_n_0\,
      CO(2) => \tick_reg[0]_i_3_n_1\,
      CO(1) => \tick_reg[0]_i_3_n_2\,
      CO(0) => \tick_reg[0]_i_3_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => \tick_reg[0]_i_3_n_4\,
      O(2) => \tick_reg[0]_i_3_n_5\,
      O(1) => \tick_reg[0]_i_3_n_6\,
      O(0) => \tick_reg[0]_i_3_n_7\,
      S(3 downto 1) => tick_reg(3 downto 1),
      S(0) => \tick[0]_i_7_n_0\
    );
\tick_reg[0]_i_8\: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => \tick_reg[0]_i_8_n_0\,
      CO(2) => \tick_reg[0]_i_8_n_1\,
      CO(1) => \tick_reg[0]_i_8_n_2\,
      CO(0) => \tick_reg[0]_i_8_n_3\,
      CYINIT => tick_reg(0),
      DI(3 downto 0) => B"0000",
      O(3) => \tick_reg[0]_i_8_n_4\,
      O(2) => \tick_reg[0]_i_8_n_5\,
      O(1) => \tick_reg[0]_i_8_n_6\,
      O(0) => \tick_reg[0]_i_8_n_7\,
      S(3 downto 0) => tick_reg(4 downto 1)
    );
\tick_reg[0]_i_9\: unisim.vcomponents.CARRY4
     port map (
      CI => \min_reg[5]_i_11_n_0\,
      CO(3) => \tick_reg[0]_i_9_n_0\,
      CO(2) => \tick_reg[0]_i_9_n_1\,
      CO(1) => \tick_reg[0]_i_9_n_2\,
      CO(0) => \tick_reg[0]_i_9_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick_reg[0]_i_9_n_4\,
      O(2) => \tick_reg[0]_i_9_n_5\,
      O(1) => \tick_reg[0]_i_9_n_6\,
      O(0) => \tick_reg[0]_i_9_n_7\,
      S(3 downto 0) => tick_reg(16 downto 13)
    );
\tick_reg[10]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[8]_i_1_n_5\,
      Q => tick_reg(10),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[11]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[8]_i_1_n_4\,
      Q => tick_reg(11),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[12]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[12]_i_1_n_7\,
      Q => tick_reg(12),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[12]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick_reg[8]_i_1_n_0\,
      CO(3) => \tick_reg[12]_i_1_n_0\,
      CO(2) => \tick_reg[12]_i_1_n_1\,
      CO(1) => \tick_reg[12]_i_1_n_2\,
      CO(0) => \tick_reg[12]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick_reg[12]_i_1_n_4\,
      O(2) => \tick_reg[12]_i_1_n_5\,
      O(1) => \tick_reg[12]_i_1_n_6\,
      O(0) => \tick_reg[12]_i_1_n_7\,
      S(3 downto 0) => tick_reg(15 downto 12)
    );
\tick_reg[13]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[12]_i_1_n_6\,
      Q => tick_reg(13),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[14]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[12]_i_1_n_5\,
      Q => tick_reg(14),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[15]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[12]_i_1_n_4\,
      Q => tick_reg(15),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[16]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[16]_i_1_n_7\,
      Q => tick_reg(16),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[16]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick_reg[12]_i_1_n_0\,
      CO(3) => \tick_reg[16]_i_1_n_0\,
      CO(2) => \tick_reg[16]_i_1_n_1\,
      CO(1) => \tick_reg[16]_i_1_n_2\,
      CO(0) => \tick_reg[16]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick_reg[16]_i_1_n_4\,
      O(2) => \tick_reg[16]_i_1_n_5\,
      O(1) => \tick_reg[16]_i_1_n_6\,
      O(0) => \tick_reg[16]_i_1_n_7\,
      S(3 downto 0) => tick_reg(19 downto 16)
    );
\tick_reg[17]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[16]_i_1_n_6\,
      Q => tick_reg(17),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[18]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[16]_i_1_n_5\,
      Q => tick_reg(18),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[19]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[16]_i_1_n_4\,
      Q => tick_reg(19),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[1]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[0]_i_3_n_6\,
      Q => tick_reg(1),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[20]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[20]_i_1_n_7\,
      Q => tick_reg(20),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[20]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick_reg[16]_i_1_n_0\,
      CO(3) => \tick_reg[20]_i_1_n_0\,
      CO(2) => \tick_reg[20]_i_1_n_1\,
      CO(1) => \tick_reg[20]_i_1_n_2\,
      CO(0) => \tick_reg[20]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick_reg[20]_i_1_n_4\,
      O(2) => \tick_reg[20]_i_1_n_5\,
      O(1) => \tick_reg[20]_i_1_n_6\,
      O(0) => \tick_reg[20]_i_1_n_7\,
      S(3 downto 0) => tick_reg(23 downto 20)
    );
\tick_reg[21]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[20]_i_1_n_6\,
      Q => tick_reg(21),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[22]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[20]_i_1_n_5\,
      Q => tick_reg(22),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[23]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[20]_i_1_n_4\,
      Q => tick_reg(23),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[24]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[24]_i_1_n_7\,
      Q => tick_reg(24),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[24]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick_reg[20]_i_1_n_0\,
      CO(3 downto 2) => \NLW_tick_reg[24]_i_1_CO_UNCONNECTED\(3 downto 2),
      CO(1) => \tick_reg[24]_i_1_n_2\,
      CO(0) => \tick_reg[24]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \NLW_tick_reg[24]_i_1_O_UNCONNECTED\(3),
      O(2) => \tick_reg[24]_i_1_n_5\,
      O(1) => \tick_reg[24]_i_1_n_6\,
      O(0) => \tick_reg[24]_i_1_n_7\,
      S(3) => '0',
      S(2 downto 0) => tick_reg(26 downto 24)
    );
\tick_reg[25]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[24]_i_1_n_6\,
      Q => tick_reg(25),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[26]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[24]_i_1_n_5\,
      Q => tick_reg(26),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[2]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[0]_i_3_n_5\,
      Q => tick_reg(2),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[3]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[0]_i_3_n_4\,
      Q => tick_reg(3),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[4]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[4]_i_1_n_7\,
      Q => tick_reg(4),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[4]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick_reg[0]_i_3_n_0\,
      CO(3) => \tick_reg[4]_i_1_n_0\,
      CO(2) => \tick_reg[4]_i_1_n_1\,
      CO(1) => \tick_reg[4]_i_1_n_2\,
      CO(0) => \tick_reg[4]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick_reg[4]_i_1_n_4\,
      O(2) => \tick_reg[4]_i_1_n_5\,
      O(1) => \tick_reg[4]_i_1_n_6\,
      O(0) => \tick_reg[4]_i_1_n_7\,
      S(3 downto 0) => tick_reg(7 downto 4)
    );
\tick_reg[5]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[4]_i_1_n_6\,
      Q => tick_reg(5),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[6]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[4]_i_1_n_5\,
      Q => tick_reg(6),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[7]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[4]_i_1_n_4\,
      Q => tick_reg(7),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[8]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[8]_i_1_n_7\,
      Q => tick_reg(8),
      R => \tick[0]_i_1_n_0\
    );
\tick_reg[8]_i_1\: unisim.vcomponents.CARRY4
     port map (
      CI => \tick_reg[4]_i_1_n_0\,
      CO(3) => \tick_reg[8]_i_1_n_0\,
      CO(2) => \tick_reg[8]_i_1_n_1\,
      CO(1) => \tick_reg[8]_i_1_n_2\,
      CO(0) => \tick_reg[8]_i_1_n_3\,
      CYINIT => '0',
      DI(3 downto 0) => B"0000",
      O(3) => \tick_reg[8]_i_1_n_4\,
      O(2) => \tick_reg[8]_i_1_n_5\,
      O(1) => \tick_reg[8]_i_1_n_6\,
      O(0) => \tick_reg[8]_i_1_n_7\,
      S(3 downto 0) => tick_reg(11 downto 8)
    );
\tick_reg[9]\: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => \tick[0]_i_2_n_0\,
      D => \tick_reg[8]_i_1_n_6\,
      Q => tick_reg(9),
      R => \tick[0]_i_1_n_0\
    );
timeout_i_1: unisim.vcomponents.LUT5
    generic map(
      INIT => X"8888C888"
    )
        port map (
      I0 => timeout_reg_n_0,
      I1 => cd_active_reg_n_0,
      I2 => \mode_reg_n_0_[1]\,
      I3 => \mode_reg_n_0_[0]\,
      I4 => \min_cd[4]_i_4_n_0\,
      O => timeout_i_1_n_0
    );
timeout_reg: unisim.vcomponents.FDRE
    generic map(
      INIT => '0'
    )
        port map (
      C => CLK,
      CE => '1',
      D => timeout_i_1_n_0,
      Q => timeout_reg_n_0,
      R => '0'
    );
end STRUCTURE;
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
entity design_1_DIGITAL_CLOCK_0_1 is
  port (
    CLK : in STD_LOGIC;
    ARDUINO_A0 : in STD_LOGIC;
    ARDUINO_A1 : in STD_LOGIC;
    ARDUINO_A2 : in STD_LOGIC;
    ARDUINO_IO12 : in STD_LOGIC;
    ARDUINO_IO8 : out STD_LOGIC;
    ARDUINO_IO9 : out STD_LOGIC;
    ARDUINO_IO10 : out STD_LOGIC;
    ARDUINO_IO11 : out STD_LOGIC;
    ARDUINO_IO0 : out STD_LOGIC;
    ARDUINO_IO1 : out STD_LOGIC;
    ARDUINO_IO2 : out STD_LOGIC;
    ARDUINO_IO3 : out STD_LOGIC;
    ARDUINO_IO4 : out STD_LOGIC;
    ARDUINO_IO5 : out STD_LOGIC;
    ARDUINO_IO6 : out STD_LOGIC;
    ARDUINO_IO7 : out STD_LOGIC;
    PL_LED_G : out STD_LOGIC;
    PL_LED_R : out STD_LOGIC
  );
  attribute NotValidForBitStream : boolean;
  attribute NotValidForBitStream of design_1_DIGITAL_CLOCK_0_1 : entity is true;
  attribute CHECK_LICENSE_TYPE : string;
  attribute CHECK_LICENSE_TYPE of design_1_DIGITAL_CLOCK_0_1 : entity is "design_1_DIGITAL_CLOCK_0_1,DIGITAL_CLOCK,{}";
  attribute DowngradeIPIdentifiedWarnings : string;
  attribute DowngradeIPIdentifiedWarnings of design_1_DIGITAL_CLOCK_0_1 : entity is "yes";
  attribute IP_DEFINITION_SOURCE : string;
  attribute IP_DEFINITION_SOURCE of design_1_DIGITAL_CLOCK_0_1 : entity is "module_ref";
  attribute X_CORE_INFO : string;
  attribute X_CORE_INFO of design_1_DIGITAL_CLOCK_0_1 : entity is "DIGITAL_CLOCK,Vivado 2019.1";
end design_1_DIGITAL_CLOCK_0_1;

architecture STRUCTURE of design_1_DIGITAL_CLOCK_0_1 is
  signal ARDUINO_IO0_reg_i_1014_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1015_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1016_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1017_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1064_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1065_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1066_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1067_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_107_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1116_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1117_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1118_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1119_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1123_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1124_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1125_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_112_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_113_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_114_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1165_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1166_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1167_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1168_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1171_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1172_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1176_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1221_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1222_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1223_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1224_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_124_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_124_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_124_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_124_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_124_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_124_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_124_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1280_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1281_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1282_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1283_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1287_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1288_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1289_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1325_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1326_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1327_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1328_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1370_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1371_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1372_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1373_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1376_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1377_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1381_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1426_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1427_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1428_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1429_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_144_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_145_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_146_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1474_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1475_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_147_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1481_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1486_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_150_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1524_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1525_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1526_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1527_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1568_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1569_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1570_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1571_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1619_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1620_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1621_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_162_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1657_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1658_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1664_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1669_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_167_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_168_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_169_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1707_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1708_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1709_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1710_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1713_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1714_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1718_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_171_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_172_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_173_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_174_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1760_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1761_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1762_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_176_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_177_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1785_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1786_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1787_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_178_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_179_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_179_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_179_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_179_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_179_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_179_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_179_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1822_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1823_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1824_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1825_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1864_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1865_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1884_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1885_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1886_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1910_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1911_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1917_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1922_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1957_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1958_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1981_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1982_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_1983_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_199_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_200_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2014_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2015_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2016_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_201_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_202_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2036_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_2037_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_204_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_205_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_208_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_209_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_233_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_234_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_235_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_236_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_239_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_24_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_24_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_24_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_24_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_24_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_24_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_24_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_251_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_256_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_257_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_258_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_287_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_288_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_289_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_290_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_294_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_299_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_32_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_32_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_32_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_32_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_32_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_32_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_32_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_348_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_349_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_350_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_351_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_353_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_354_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_357_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_358_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_366_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_371_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_372_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_373_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_375_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_376_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_377_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_378_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_380_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_381_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_382_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_401_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_402_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_403_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_404_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_408_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_413_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_456_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_457_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_458_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_459_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_463_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_464_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_468_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_49_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_49_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_49_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_49_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_49_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_49_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_49_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_517_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_518_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_519_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_520_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_523_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_54_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_561_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_562_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_563_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_564_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_568_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_569_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_570_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_59_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_606_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_607_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_608_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_609_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_60_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_613_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_618_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_61_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_659_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_660_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_661_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_662_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_664_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_665_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_668_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_669_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_703_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_704_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_705_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_706_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_710_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_711_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_712_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_753_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_754_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_755_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_756_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_75_n_1 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_75_n_2 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_75_n_3 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_75_n_4 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_75_n_5 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_75_n_6 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_75_n_7 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_760_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_761_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_762_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_800_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_801_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_802_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_803_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_807_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_80_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_812_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_85_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_865_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_866_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_867_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_868_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_86_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_87_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_89_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_90_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_917_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_918_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_919_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_91_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_920_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_924_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_925_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_926_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_92_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_94_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_959_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_95_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_960_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_961_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_962_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_966_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_96_n_0 : STD_LOGIC;
  signal ARDUINO_IO0_reg_i_971_n_0 : STD_LOGIC;
  signal inst_n_100 : STD_LOGIC;
  signal inst_n_101 : STD_LOGIC;
  signal inst_n_102 : STD_LOGIC;
  signal inst_n_103 : STD_LOGIC;
  signal inst_n_104 : STD_LOGIC;
  signal inst_n_105 : STD_LOGIC;
  signal inst_n_106 : STD_LOGIC;
  signal inst_n_107 : STD_LOGIC;
  signal inst_n_108 : STD_LOGIC;
  signal inst_n_109 : STD_LOGIC;
  signal inst_n_110 : STD_LOGIC;
  signal inst_n_111 : STD_LOGIC;
  signal inst_n_112 : STD_LOGIC;
  signal inst_n_113 : STD_LOGIC;
  signal inst_n_114 : STD_LOGIC;
  signal inst_n_115 : STD_LOGIC;
  signal inst_n_117 : STD_LOGIC;
  signal inst_n_118 : STD_LOGIC;
  signal inst_n_119 : STD_LOGIC;
  signal inst_n_120 : STD_LOGIC;
  signal inst_n_121 : STD_LOGIC;
  signal inst_n_122 : STD_LOGIC;
  signal inst_n_123 : STD_LOGIC;
  signal inst_n_124 : STD_LOGIC;
  signal inst_n_125 : STD_LOGIC;
  signal inst_n_126 : STD_LOGIC;
  signal inst_n_127 : STD_LOGIC;
  signal inst_n_128 : STD_LOGIC;
  signal inst_n_129 : STD_LOGIC;
  signal inst_n_13 : STD_LOGIC;
  signal inst_n_130 : STD_LOGIC;
  signal inst_n_131 : STD_LOGIC;
  signal inst_n_132 : STD_LOGIC;
  signal inst_n_133 : STD_LOGIC;
  signal inst_n_134 : STD_LOGIC;
  signal inst_n_135 : STD_LOGIC;
  signal inst_n_136 : STD_LOGIC;
  signal inst_n_137 : STD_LOGIC;
  signal inst_n_138 : STD_LOGIC;
  signal inst_n_139 : STD_LOGIC;
  signal inst_n_14 : STD_LOGIC;
  signal inst_n_140 : STD_LOGIC;
  signal inst_n_141 : STD_LOGIC;
  signal inst_n_142 : STD_LOGIC;
  signal inst_n_143 : STD_LOGIC;
  signal inst_n_144 : STD_LOGIC;
  signal inst_n_145 : STD_LOGIC;
  signal inst_n_146 : STD_LOGIC;
  signal inst_n_147 : STD_LOGIC;
  signal inst_n_148 : STD_LOGIC;
  signal inst_n_149 : STD_LOGIC;
  signal inst_n_15 : STD_LOGIC;
  signal inst_n_150 : STD_LOGIC;
  signal inst_n_151 : STD_LOGIC;
  signal inst_n_152 : STD_LOGIC;
  signal inst_n_153 : STD_LOGIC;
  signal inst_n_154 : STD_LOGIC;
  signal inst_n_155 : STD_LOGIC;
  signal inst_n_156 : STD_LOGIC;
  signal inst_n_157 : STD_LOGIC;
  signal inst_n_158 : STD_LOGIC;
  signal inst_n_159 : STD_LOGIC;
  signal inst_n_16 : STD_LOGIC;
  signal inst_n_160 : STD_LOGIC;
  signal inst_n_161 : STD_LOGIC;
  signal inst_n_162 : STD_LOGIC;
  signal inst_n_163 : STD_LOGIC;
  signal inst_n_164 : STD_LOGIC;
  signal inst_n_165 : STD_LOGIC;
  signal inst_n_166 : STD_LOGIC;
  signal inst_n_167 : STD_LOGIC;
  signal inst_n_168 : STD_LOGIC;
  signal inst_n_169 : STD_LOGIC;
  signal inst_n_17 : STD_LOGIC;
  signal inst_n_170 : STD_LOGIC;
  signal inst_n_171 : STD_LOGIC;
  signal inst_n_172 : STD_LOGIC;
  signal inst_n_173 : STD_LOGIC;
  signal inst_n_174 : STD_LOGIC;
  signal inst_n_175 : STD_LOGIC;
  signal inst_n_176 : STD_LOGIC;
  signal inst_n_177 : STD_LOGIC;
  signal inst_n_178 : STD_LOGIC;
  signal inst_n_179 : STD_LOGIC;
  signal inst_n_18 : STD_LOGIC;
  signal inst_n_180 : STD_LOGIC;
  signal inst_n_181 : STD_LOGIC;
  signal inst_n_182 : STD_LOGIC;
  signal inst_n_183 : STD_LOGIC;
  signal inst_n_184 : STD_LOGIC;
  signal inst_n_185 : STD_LOGIC;
  signal inst_n_186 : STD_LOGIC;
  signal inst_n_187 : STD_LOGIC;
  signal inst_n_188 : STD_LOGIC;
  signal inst_n_189 : STD_LOGIC;
  signal inst_n_19 : STD_LOGIC;
  signal inst_n_190 : STD_LOGIC;
  signal inst_n_191 : STD_LOGIC;
  signal inst_n_192 : STD_LOGIC;
  signal inst_n_193 : STD_LOGIC;
  signal inst_n_194 : STD_LOGIC;
  signal inst_n_195 : STD_LOGIC;
  signal inst_n_196 : STD_LOGIC;
  signal inst_n_197 : STD_LOGIC;
  signal inst_n_198 : STD_LOGIC;
  signal inst_n_199 : STD_LOGIC;
  signal inst_n_20 : STD_LOGIC;
  signal inst_n_200 : STD_LOGIC;
  signal inst_n_201 : STD_LOGIC;
  signal inst_n_202 : STD_LOGIC;
  signal inst_n_203 : STD_LOGIC;
  signal inst_n_204 : STD_LOGIC;
  signal inst_n_205 : STD_LOGIC;
  signal inst_n_206 : STD_LOGIC;
  signal inst_n_207 : STD_LOGIC;
  signal inst_n_208 : STD_LOGIC;
  signal inst_n_209 : STD_LOGIC;
  signal inst_n_21 : STD_LOGIC;
  signal inst_n_210 : STD_LOGIC;
  signal inst_n_211 : STD_LOGIC;
  signal inst_n_212 : STD_LOGIC;
  signal inst_n_213 : STD_LOGIC;
  signal inst_n_214 : STD_LOGIC;
  signal inst_n_215 : STD_LOGIC;
  signal inst_n_216 : STD_LOGIC;
  signal inst_n_217 : STD_LOGIC;
  signal inst_n_218 : STD_LOGIC;
  signal inst_n_219 : STD_LOGIC;
  signal inst_n_22 : STD_LOGIC;
  signal inst_n_220 : STD_LOGIC;
  signal inst_n_221 : STD_LOGIC;
  signal inst_n_222 : STD_LOGIC;
  signal inst_n_223 : STD_LOGIC;
  signal inst_n_224 : STD_LOGIC;
  signal inst_n_225 : STD_LOGIC;
  signal inst_n_226 : STD_LOGIC;
  signal inst_n_227 : STD_LOGIC;
  signal inst_n_228 : STD_LOGIC;
  signal inst_n_229 : STD_LOGIC;
  signal inst_n_23 : STD_LOGIC;
  signal inst_n_230 : STD_LOGIC;
  signal inst_n_231 : STD_LOGIC;
  signal inst_n_232 : STD_LOGIC;
  signal inst_n_233 : STD_LOGIC;
  signal inst_n_234 : STD_LOGIC;
  signal inst_n_235 : STD_LOGIC;
  signal inst_n_236 : STD_LOGIC;
  signal inst_n_237 : STD_LOGIC;
  signal inst_n_238 : STD_LOGIC;
  signal inst_n_239 : STD_LOGIC;
  signal inst_n_24 : STD_LOGIC;
  signal inst_n_240 : STD_LOGIC;
  signal inst_n_241 : STD_LOGIC;
  signal inst_n_242 : STD_LOGIC;
  signal inst_n_243 : STD_LOGIC;
  signal inst_n_244 : STD_LOGIC;
  signal inst_n_245 : STD_LOGIC;
  signal inst_n_246 : STD_LOGIC;
  signal inst_n_247 : STD_LOGIC;
  signal inst_n_248 : STD_LOGIC;
  signal inst_n_249 : STD_LOGIC;
  signal inst_n_25 : STD_LOGIC;
  signal inst_n_250 : STD_LOGIC;
  signal inst_n_251 : STD_LOGIC;
  signal inst_n_252 : STD_LOGIC;
  signal inst_n_253 : STD_LOGIC;
  signal inst_n_254 : STD_LOGIC;
  signal inst_n_255 : STD_LOGIC;
  signal inst_n_256 : STD_LOGIC;
  signal inst_n_257 : STD_LOGIC;
  signal inst_n_258 : STD_LOGIC;
  signal inst_n_259 : STD_LOGIC;
  signal inst_n_26 : STD_LOGIC;
  signal inst_n_260 : STD_LOGIC;
  signal inst_n_261 : STD_LOGIC;
  signal inst_n_262 : STD_LOGIC;
  signal inst_n_263 : STD_LOGIC;
  signal inst_n_264 : STD_LOGIC;
  signal inst_n_265 : STD_LOGIC;
  signal inst_n_266 : STD_LOGIC;
  signal inst_n_267 : STD_LOGIC;
  signal inst_n_268 : STD_LOGIC;
  signal inst_n_269 : STD_LOGIC;
  signal inst_n_27 : STD_LOGIC;
  signal inst_n_270 : STD_LOGIC;
  signal inst_n_271 : STD_LOGIC;
  signal inst_n_272 : STD_LOGIC;
  signal inst_n_273 : STD_LOGIC;
  signal inst_n_274 : STD_LOGIC;
  signal inst_n_275 : STD_LOGIC;
  signal inst_n_276 : STD_LOGIC;
  signal inst_n_277 : STD_LOGIC;
  signal inst_n_278 : STD_LOGIC;
  signal inst_n_279 : STD_LOGIC;
  signal inst_n_28 : STD_LOGIC;
  signal inst_n_280 : STD_LOGIC;
  signal inst_n_281 : STD_LOGIC;
  signal inst_n_282 : STD_LOGIC;
  signal inst_n_283 : STD_LOGIC;
  signal inst_n_284 : STD_LOGIC;
  signal inst_n_285 : STD_LOGIC;
  signal inst_n_286 : STD_LOGIC;
  signal inst_n_287 : STD_LOGIC;
  signal inst_n_288 : STD_LOGIC;
  signal inst_n_289 : STD_LOGIC;
  signal inst_n_29 : STD_LOGIC;
  signal inst_n_290 : STD_LOGIC;
  signal inst_n_291 : STD_LOGIC;
  signal inst_n_292 : STD_LOGIC;
  signal inst_n_293 : STD_LOGIC;
  signal inst_n_294 : STD_LOGIC;
  signal inst_n_295 : STD_LOGIC;
  signal inst_n_296 : STD_LOGIC;
  signal inst_n_297 : STD_LOGIC;
  signal inst_n_298 : STD_LOGIC;
  signal inst_n_299 : STD_LOGIC;
  signal inst_n_30 : STD_LOGIC;
  signal inst_n_300 : STD_LOGIC;
  signal inst_n_301 : STD_LOGIC;
  signal inst_n_302 : STD_LOGIC;
  signal inst_n_303 : STD_LOGIC;
  signal inst_n_304 : STD_LOGIC;
  signal inst_n_305 : STD_LOGIC;
  signal inst_n_306 : STD_LOGIC;
  signal inst_n_307 : STD_LOGIC;
  signal inst_n_308 : STD_LOGIC;
  signal inst_n_309 : STD_LOGIC;
  signal inst_n_31 : STD_LOGIC;
  signal inst_n_310 : STD_LOGIC;
  signal inst_n_311 : STD_LOGIC;
  signal inst_n_312 : STD_LOGIC;
  signal inst_n_313 : STD_LOGIC;
  signal inst_n_314 : STD_LOGIC;
  signal inst_n_315 : STD_LOGIC;
  signal inst_n_316 : STD_LOGIC;
  signal inst_n_317 : STD_LOGIC;
  signal inst_n_318 : STD_LOGIC;
  signal inst_n_319 : STD_LOGIC;
  signal inst_n_32 : STD_LOGIC;
  signal inst_n_320 : STD_LOGIC;
  signal inst_n_321 : STD_LOGIC;
  signal inst_n_322 : STD_LOGIC;
  signal inst_n_323 : STD_LOGIC;
  signal inst_n_324 : STD_LOGIC;
  signal inst_n_325 : STD_LOGIC;
  signal inst_n_326 : STD_LOGIC;
  signal inst_n_327 : STD_LOGIC;
  signal inst_n_328 : STD_LOGIC;
  signal inst_n_329 : STD_LOGIC;
  signal inst_n_33 : STD_LOGIC;
  signal inst_n_330 : STD_LOGIC;
  signal inst_n_331 : STD_LOGIC;
  signal inst_n_332 : STD_LOGIC;
  signal inst_n_333 : STD_LOGIC;
  signal inst_n_334 : STD_LOGIC;
  signal inst_n_335 : STD_LOGIC;
  signal inst_n_336 : STD_LOGIC;
  signal inst_n_337 : STD_LOGIC;
  signal inst_n_338 : STD_LOGIC;
  signal inst_n_339 : STD_LOGIC;
  signal inst_n_34 : STD_LOGIC;
  signal inst_n_340 : STD_LOGIC;
  signal inst_n_341 : STD_LOGIC;
  signal inst_n_342 : STD_LOGIC;
  signal inst_n_343 : STD_LOGIC;
  signal inst_n_344 : STD_LOGIC;
  signal inst_n_345 : STD_LOGIC;
  signal inst_n_346 : STD_LOGIC;
  signal inst_n_347 : STD_LOGIC;
  signal inst_n_348 : STD_LOGIC;
  signal inst_n_349 : STD_LOGIC;
  signal inst_n_35 : STD_LOGIC;
  signal inst_n_350 : STD_LOGIC;
  signal inst_n_351 : STD_LOGIC;
  signal inst_n_352 : STD_LOGIC;
  signal inst_n_353 : STD_LOGIC;
  signal inst_n_354 : STD_LOGIC;
  signal inst_n_355 : STD_LOGIC;
  signal inst_n_356 : STD_LOGIC;
  signal inst_n_357 : STD_LOGIC;
  signal inst_n_358 : STD_LOGIC;
  signal inst_n_359 : STD_LOGIC;
  signal inst_n_36 : STD_LOGIC;
  signal inst_n_360 : STD_LOGIC;
  signal inst_n_361 : STD_LOGIC;
  signal inst_n_362 : STD_LOGIC;
  signal inst_n_363 : STD_LOGIC;
  signal inst_n_364 : STD_LOGIC;
  signal inst_n_37 : STD_LOGIC;
  signal inst_n_38 : STD_LOGIC;
  signal inst_n_39 : STD_LOGIC;
  signal inst_n_40 : STD_LOGIC;
  signal inst_n_41 : STD_LOGIC;
  signal inst_n_42 : STD_LOGIC;
  signal inst_n_43 : STD_LOGIC;
  signal inst_n_44 : STD_LOGIC;
  signal inst_n_45 : STD_LOGIC;
  signal inst_n_46 : STD_LOGIC;
  signal inst_n_47 : STD_LOGIC;
  signal inst_n_48 : STD_LOGIC;
  signal inst_n_49 : STD_LOGIC;
  signal inst_n_50 : STD_LOGIC;
  signal inst_n_51 : STD_LOGIC;
  signal inst_n_52 : STD_LOGIC;
  signal inst_n_53 : STD_LOGIC;
  signal inst_n_54 : STD_LOGIC;
  signal inst_n_55 : STD_LOGIC;
  signal inst_n_56 : STD_LOGIC;
  signal inst_n_57 : STD_LOGIC;
  signal inst_n_58 : STD_LOGIC;
  signal inst_n_59 : STD_LOGIC;
  signal inst_n_60 : STD_LOGIC;
  signal inst_n_61 : STD_LOGIC;
  signal inst_n_62 : STD_LOGIC;
  signal inst_n_63 : STD_LOGIC;
  signal inst_n_64 : STD_LOGIC;
  signal inst_n_65 : STD_LOGIC;
  signal inst_n_66 : STD_LOGIC;
  signal inst_n_67 : STD_LOGIC;
  signal inst_n_68 : STD_LOGIC;
  signal inst_n_69 : STD_LOGIC;
  signal inst_n_70 : STD_LOGIC;
  signal inst_n_71 : STD_LOGIC;
  signal inst_n_72 : STD_LOGIC;
  signal inst_n_73 : STD_LOGIC;
  signal inst_n_74 : STD_LOGIC;
  signal inst_n_75 : STD_LOGIC;
  signal inst_n_76 : STD_LOGIC;
  signal inst_n_77 : STD_LOGIC;
  signal inst_n_78 : STD_LOGIC;
  signal inst_n_79 : STD_LOGIC;
  signal inst_n_80 : STD_LOGIC;
  signal inst_n_81 : STD_LOGIC;
  signal inst_n_82 : STD_LOGIC;
  signal inst_n_83 : STD_LOGIC;
  signal inst_n_84 : STD_LOGIC;
  signal inst_n_85 : STD_LOGIC;
  signal inst_n_86 : STD_LOGIC;
  signal inst_n_87 : STD_LOGIC;
  signal inst_n_88 : STD_LOGIC;
  signal inst_n_89 : STD_LOGIC;
  signal inst_n_90 : STD_LOGIC;
  signal inst_n_91 : STD_LOGIC;
  signal inst_n_92 : STD_LOGIC;
  signal inst_n_93 : STD_LOGIC;
  signal inst_n_94 : STD_LOGIC;
  signal inst_n_95 : STD_LOGIC;
  signal inst_n_96 : STD_LOGIC;
  signal inst_n_97 : STD_LOGIC;
  signal inst_n_98 : STD_LOGIC;
  signal inst_n_99 : STD_LOGIC;
  signal NLW_ARDUINO_IO0_reg_i_124_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_179_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_24_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_32_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_49_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  signal NLW_ARDUINO_IO0_reg_i_75_CO_UNCONNECTED : STD_LOGIC_VECTOR ( 3 to 3 );
  attribute HLUTNM : string;
  attribute HLUTNM of ARDUINO_IO0_reg_i_1171 : label is "lutpair216";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1172 : label is "lutpair215";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1176 : label is "lutpair216";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1376 : label is "lutpair133";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1377 : label is "lutpair132";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1381 : label is "lutpair133";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1481 : label is "lutpair212";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1486 : label is "lutpair212";
  attribute HLUTNM of ARDUINO_IO0_reg_i_150 : label is "lutpair231";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1664 : label is "lutpair129";
  attribute HLUTNM of ARDUINO_IO0_reg_i_1669 : label is "lutpair129";
  attribute HLUTNM of ARDUINO_IO0_reg_i_171 : label is "lutpair18";
  attribute HLUTNM of ARDUINO_IO0_reg_i_172 : label is "lutpair17";
  attribute HLUTNM of ARDUINO_IO0_reg_i_173 : label is "lutpair16";
  attribute HLUTNM of ARDUINO_IO0_reg_i_174 : label is "lutpair15";
  attribute HLUTNM of ARDUINO_IO0_reg_i_176 : label is "lutpair18";
  attribute HLUTNM of ARDUINO_IO0_reg_i_177 : label is "lutpair17";
  attribute HLUTNM of ARDUINO_IO0_reg_i_178 : label is "lutpair16";
  attribute HLUTNM of ARDUINO_IO0_reg_i_204 : label is "lutpair100";
  attribute HLUTNM of ARDUINO_IO0_reg_i_205 : label is "lutpair99";
  attribute HLUTNM of ARDUINO_IO0_reg_i_208 : label is "lutpair101";
  attribute HLUTNM of ARDUINO_IO0_reg_i_209 : label is "lutpair100";
  attribute HLUTNM of ARDUINO_IO0_reg_i_239 : label is "lutpair148";
  attribute HLUTNM of ARDUINO_IO0_reg_i_294 : label is "lutpair227";
  attribute HLUTNM of ARDUINO_IO0_reg_i_299 : label is "lutpair227";
  attribute HLUTNM of ARDUINO_IO0_reg_i_353 : label is "lutpair14";
  attribute HLUTNM of ARDUINO_IO0_reg_i_354 : label is "lutpair13";
  attribute HLUTNM of ARDUINO_IO0_reg_i_357 : label is "lutpair15";
  attribute HLUTNM of ARDUINO_IO0_reg_i_358 : label is "lutpair14";
  attribute HLUTNM of ARDUINO_IO0_reg_i_375 : label is "lutpair61";
  attribute HLUTNM of ARDUINO_IO0_reg_i_376 : label is "lutpair60";
  attribute HLUTNM of ARDUINO_IO0_reg_i_377 : label is "lutpair59";
  attribute HLUTNM of ARDUINO_IO0_reg_i_378 : label is "lutpair58";
  attribute HLUTNM of ARDUINO_IO0_reg_i_380 : label is "lutpair61";
  attribute HLUTNM of ARDUINO_IO0_reg_i_381 : label is "lutpair60";
  attribute HLUTNM of ARDUINO_IO0_reg_i_382 : label is "lutpair59";
  attribute HLUTNM of ARDUINO_IO0_reg_i_408 : label is "lutpair98";
  attribute HLUTNM of ARDUINO_IO0_reg_i_413 : label is "lutpair98";
  attribute HLUTNM of ARDUINO_IO0_reg_i_463 : label is "lutpair144";
  attribute HLUTNM of ARDUINO_IO0_reg_i_468 : label is "lutpair144";
  attribute HLUTNM of ARDUINO_IO0_reg_i_613 : label is "lutpair12";
  attribute HLUTNM of ARDUINO_IO0_reg_i_618 : label is "lutpair12";
  attribute HLUTNM of ARDUINO_IO0_reg_i_664 : label is "lutpair57";
  attribute HLUTNM of ARDUINO_IO0_reg_i_665 : label is "lutpair56";
  attribute HLUTNM of ARDUINO_IO0_reg_i_668 : label is "lutpair58";
  attribute HLUTNM of ARDUINO_IO0_reg_i_669 : label is "lutpair57";
  attribute HLUTNM of ARDUINO_IO0_reg_i_89 : label is "lutpair104";
  attribute HLUTNM of ARDUINO_IO0_reg_i_90 : label is "lutpair103";
  attribute HLUTNM of ARDUINO_IO0_reg_i_91 : label is "lutpair102";
  attribute HLUTNM of ARDUINO_IO0_reg_i_92 : label is "lutpair101";
  attribute HLUTNM of ARDUINO_IO0_reg_i_94 : label is "lutpair104";
  attribute HLUTNM of ARDUINO_IO0_reg_i_95 : label is "lutpair103";
  attribute HLUTNM of ARDUINO_IO0_reg_i_96 : label is "lutpair102";
  attribute HLUTNM of ARDUINO_IO0_reg_i_966 : label is "lutpair55";
  attribute HLUTNM of ARDUINO_IO0_reg_i_971 : label is "lutpair55";
  attribute X_INTERFACE_INFO : string;
  attribute X_INTERFACE_INFO of CLK : signal is "xilinx.com:signal:clock:1.0 CLK CLK";
  attribute X_INTERFACE_PARAMETER : string;
  attribute X_INTERFACE_PARAMETER of CLK : signal is "XIL_INTERFACENAME CLK, FREQ_HZ 49382717, PHASE 0.000, CLK_DOMAIN design_1_processing_system7_0_0_FCLK_CLK0, INSERT_VIP 0";
begin
ARDUINO_IO0_reg_i_1014: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_249,
      I1 => inst_n_256,
      O => ARDUINO_IO0_reg_i_1014_n_0
    );
ARDUINO_IO0_reg_i_1015: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_250,
      I1 => inst_n_249,
      O => ARDUINO_IO0_reg_i_1015_n_0
    );
ARDUINO_IO0_reg_i_1016: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_251,
      I1 => inst_n_250,
      O => ARDUINO_IO0_reg_i_1016_n_0
    );
ARDUINO_IO0_reg_i_1017: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_252,
      I1 => inst_n_251,
      O => ARDUINO_IO0_reg_i_1017_n_0
    );
ARDUINO_IO0_reg_i_1064: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_287,
      I1 => inst_n_286,
      O => ARDUINO_IO0_reg_i_1064_n_0
    );
ARDUINO_IO0_reg_i_1065: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_288,
      I1 => inst_n_287,
      O => ARDUINO_IO0_reg_i_1065_n_0
    );
ARDUINO_IO0_reg_i_1066: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_281,
      I1 => inst_n_288,
      O => ARDUINO_IO0_reg_i_1066_n_0
    );
ARDUINO_IO0_reg_i_1067: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_282,
      I1 => inst_n_281,
      O => ARDUINO_IO0_reg_i_1067_n_0
    );
ARDUINO_IO0_reg_i_107: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => inst_n_146,
      O => ARDUINO_IO0_reg_i_107_n_0
    );
ARDUINO_IO0_reg_i_1116: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_323,
      I1 => inst_n_322,
      O => ARDUINO_IO0_reg_i_1116_n_0
    );
ARDUINO_IO0_reg_i_1117: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_324,
      I1 => inst_n_323,
      O => ARDUINO_IO0_reg_i_1117_n_0
    );
ARDUINO_IO0_reg_i_1118: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_317,
      I1 => inst_n_324,
      O => ARDUINO_IO0_reg_i_1118_n_0
    );
ARDUINO_IO0_reg_i_1119: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_318,
      I1 => inst_n_317,
      O => ARDUINO_IO0_reg_i_1119_n_0
    );
ARDUINO_IO0_reg_i_112: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_142,
      I1 => inst_n_141,
      O => ARDUINO_IO0_reg_i_112_n_0
    );
ARDUINO_IO0_reg_i_1123: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_90,
      I1 => inst_n_87,
      I2 => inst_n_96,
      I3 => inst_n_86,
      O => ARDUINO_IO0_reg_i_1123_n_0
    );
ARDUINO_IO0_reg_i_1124: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_91,
      I1 => inst_n_88,
      I2 => inst_n_90,
      I3 => inst_n_87,
      O => ARDUINO_IO0_reg_i_1124_n_0
    );
ARDUINO_IO0_reg_i_1125: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_92,
      I1 => inst_n_89,
      I2 => inst_n_91,
      I3 => inst_n_88,
      O => ARDUINO_IO0_reg_i_1125_n_0
    );
ARDUINO_IO0_reg_i_113: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_297,
      I1 => inst_n_142,
      O => ARDUINO_IO0_reg_i_113_n_0
    );
ARDUINO_IO0_reg_i_114: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_298,
      I1 => inst_n_297,
      O => ARDUINO_IO0_reg_i_114_n_0
    );
ARDUINO_IO0_reg_i_1165: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_347,
      I1 => inst_n_346,
      O => ARDUINO_IO0_reg_i_1165_n_0
    );
ARDUINO_IO0_reg_i_1166: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_348,
      I1 => inst_n_347,
      O => ARDUINO_IO0_reg_i_1166_n_0
    );
ARDUINO_IO0_reg_i_1167: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_341,
      I1 => inst_n_348,
      O => ARDUINO_IO0_reg_i_1167_n_0
    );
ARDUINO_IO0_reg_i_1168: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_342,
      I1 => inst_n_341,
      O => ARDUINO_IO0_reg_i_1168_n_0
    );
ARDUINO_IO0_reg_i_1171: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_334,
      I1 => inst_n_97,
      I2 => inst_n_336,
      O => ARDUINO_IO0_reg_i_1171_n_0
    );
ARDUINO_IO0_reg_i_1172: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_335,
      I1 => inst_n_97,
      I2 => inst_n_333,
      O => ARDUINO_IO0_reg_i_1172_n_0
    );
ARDUINO_IO0_reg_i_1176: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_334,
      I1 => inst_n_97,
      I2 => inst_n_336,
      I3 => ARDUINO_IO0_reg_i_1172_n_0,
      O => ARDUINO_IO0_reg_i_1176_n_0
    );
ARDUINO_IO0_reg_i_1221: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_173,
      I1 => inst_n_180,
      O => ARDUINO_IO0_reg_i_1221_n_0
    );
ARDUINO_IO0_reg_i_1222: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_174,
      I1 => inst_n_173,
      O => ARDUINO_IO0_reg_i_1222_n_0
    );
ARDUINO_IO0_reg_i_1223: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_175,
      I1 => inst_n_174,
      O => ARDUINO_IO0_reg_i_1223_n_0
    );
ARDUINO_IO0_reg_i_1224: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_176,
      I1 => inst_n_175,
      O => ARDUINO_IO0_reg_i_1224_n_0
    );
ARDUINO_IO0_reg_i_124: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => NLW_ARDUINO_IO0_reg_i_124_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_124_n_1,
      CO(1) => ARDUINO_IO0_reg_i_124_n_2,
      CO(0) => ARDUINO_IO0_reg_i_124_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => ARDUINO_IO0_reg_i_124_n_4,
      O(2) => ARDUINO_IO0_reg_i_124_n_5,
      O(1) => ARDUINO_IO0_reg_i_124_n_6,
      O(0) => ARDUINO_IO0_reg_i_124_n_7,
      S(3) => inst_n_149,
      S(2) => inst_n_150,
      S(1) => inst_n_151,
      S(0) => ARDUINO_IO0_reg_i_251_n_0
    );
ARDUINO_IO0_reg_i_1280: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_215,
      I1 => inst_n_222,
      O => ARDUINO_IO0_reg_i_1280_n_0
    );
ARDUINO_IO0_reg_i_1281: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_216,
      I1 => inst_n_215,
      O => ARDUINO_IO0_reg_i_1281_n_0
    );
ARDUINO_IO0_reg_i_1282: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_217,
      I1 => inst_n_216,
      O => ARDUINO_IO0_reg_i_1282_n_0
    );
ARDUINO_IO0_reg_i_1283: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_218,
      I1 => inst_n_217,
      O => ARDUINO_IO0_reg_i_1283_n_0
    );
ARDUINO_IO0_reg_i_1287: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_39,
      I1 => inst_n_36,
      I2 => inst_n_44,
      I3 => inst_n_35,
      O => ARDUINO_IO0_reg_i_1287_n_0
    );
ARDUINO_IO0_reg_i_1288: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_40,
      I1 => inst_n_37,
      I2 => inst_n_39,
      I3 => inst_n_36,
      O => ARDUINO_IO0_reg_i_1288_n_0
    );
ARDUINO_IO0_reg_i_1289: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_41,
      I1 => inst_n_38,
      I2 => inst_n_40,
      I3 => inst_n_37,
      O => ARDUINO_IO0_reg_i_1289_n_0
    );
ARDUINO_IO0_reg_i_1325: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_245,
      I1 => inst_n_252,
      O => ARDUINO_IO0_reg_i_1325_n_0
    );
ARDUINO_IO0_reg_i_1326: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_246,
      I1 => inst_n_245,
      O => ARDUINO_IO0_reg_i_1326_n_0
    );
ARDUINO_IO0_reg_i_1327: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_247,
      I1 => inst_n_246,
      O => ARDUINO_IO0_reg_i_1327_n_0
    );
ARDUINO_IO0_reg_i_1328: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_248,
      I1 => inst_n_247,
      O => ARDUINO_IO0_reg_i_1328_n_0
    );
ARDUINO_IO0_reg_i_1370: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_283,
      I1 => inst_n_282,
      O => ARDUINO_IO0_reg_i_1370_n_0
    );
ARDUINO_IO0_reg_i_1371: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_284,
      I1 => inst_n_283,
      O => ARDUINO_IO0_reg_i_1371_n_0
    );
ARDUINO_IO0_reg_i_1372: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_277,
      I1 => inst_n_284,
      O => ARDUINO_IO0_reg_i_1372_n_0
    );
ARDUINO_IO0_reg_i_1373: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_278,
      I1 => inst_n_277,
      O => ARDUINO_IO0_reg_i_1373_n_0
    );
ARDUINO_IO0_reg_i_1376: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_268,
      I1 => inst_n_61,
      I2 => inst_n_270,
      O => ARDUINO_IO0_reg_i_1376_n_0
    );
ARDUINO_IO0_reg_i_1377: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_269,
      I1 => inst_n_61,
      I2 => inst_n_267,
      O => ARDUINO_IO0_reg_i_1377_n_0
    );
ARDUINO_IO0_reg_i_1381: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_268,
      I1 => inst_n_61,
      I2 => inst_n_270,
      I3 => ARDUINO_IO0_reg_i_1377_n_0,
      O => ARDUINO_IO0_reg_i_1381_n_0
    );
ARDUINO_IO0_reg_i_1426: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_319,
      I1 => inst_n_318,
      O => ARDUINO_IO0_reg_i_1426_n_0
    );
ARDUINO_IO0_reg_i_1427: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_320,
      I1 => inst_n_319,
      O => ARDUINO_IO0_reg_i_1427_n_0
    );
ARDUINO_IO0_reg_i_1428: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_313,
      I1 => inst_n_320,
      O => ARDUINO_IO0_reg_i_1428_n_0
    );
ARDUINO_IO0_reg_i_1429: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_314,
      I1 => inst_n_313,
      O => ARDUINO_IO0_reg_i_1429_n_0
    );
ARDUINO_IO0_reg_i_144: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_363,
      I1 => inst_n_362,
      O => ARDUINO_IO0_reg_i_144_n_0
    );
ARDUINO_IO0_reg_i_145: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_364,
      I1 => inst_n_363,
      O => ARDUINO_IO0_reg_i_145_n_0
    );
ARDUINO_IO0_reg_i_146: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_357,
      I1 => inst_n_364,
      O => ARDUINO_IO0_reg_i_146_n_0
    );
ARDUINO_IO0_reg_i_147: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_358,
      I1 => inst_n_357,
      O => ARDUINO_IO0_reg_i_147_n_0
    );
ARDUINO_IO0_reg_i_1474: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_343,
      I1 => inst_n_342,
      O => ARDUINO_IO0_reg_i_1474_n_0
    );
ARDUINO_IO0_reg_i_1475: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_344,
      I1 => inst_n_343,
      O => ARDUINO_IO0_reg_i_1475_n_0
    );
ARDUINO_IO0_reg_i_1481: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => inst_n_112,
      I1 => inst_n_97,
      O => ARDUINO_IO0_reg_i_1481_n_0
    );
ARDUINO_IO0_reg_i_1486: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6999"
    )
        port map (
      I0 => inst_n_112,
      I1 => inst_n_97,
      I2 => inst_n_101,
      I3 => inst_n_113,
      O => ARDUINO_IO0_reg_i_1486_n_0
    );
ARDUINO_IO0_reg_i_150: unisim.vcomponents.LUT3
    generic map(
      INIT => X"E8"
    )
        port map (
      I0 => inst_n_340,
      I1 => inst_n_337,
      I2 => inst_n_338,
      O => ARDUINO_IO0_reg_i_150_n_0
    );
ARDUINO_IO0_reg_i_1524: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_169,
      I1 => inst_n_176,
      O => ARDUINO_IO0_reg_i_1524_n_0
    );
ARDUINO_IO0_reg_i_1525: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_170,
      I1 => inst_n_169,
      O => ARDUINO_IO0_reg_i_1525_n_0
    );
ARDUINO_IO0_reg_i_1526: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_171,
      I1 => inst_n_170,
      O => ARDUINO_IO0_reg_i_1526_n_0
    );
ARDUINO_IO0_reg_i_1527: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_172,
      I1 => inst_n_171,
      O => ARDUINO_IO0_reg_i_1527_n_0
    );
ARDUINO_IO0_reg_i_1568: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_211,
      I1 => inst_n_218,
      O => ARDUINO_IO0_reg_i_1568_n_0
    );
ARDUINO_IO0_reg_i_1569: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_212,
      I1 => inst_n_211,
      O => ARDUINO_IO0_reg_i_1569_n_0
    );
ARDUINO_IO0_reg_i_1570: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_213,
      I1 => inst_n_212,
      O => ARDUINO_IO0_reg_i_1570_n_0
    );
ARDUINO_IO0_reg_i_1571: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_214,
      I1 => inst_n_213,
      O => ARDUINO_IO0_reg_i_1571_n_0
    );
ARDUINO_IO0_reg_i_1619: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_242,
      I1 => inst_n_248,
      O => ARDUINO_IO0_reg_i_1619_n_0
    );
ARDUINO_IO0_reg_i_162: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => inst_n_128,
      O => ARDUINO_IO0_reg_i_162_n_0
    );
ARDUINO_IO0_reg_i_1620: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_243,
      I1 => inst_n_242,
      O => ARDUINO_IO0_reg_i_1620_n_0
    );
ARDUINO_IO0_reg_i_1621: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_244,
      I1 => inst_n_243,
      O => ARDUINO_IO0_reg_i_1621_n_0
    );
ARDUINO_IO0_reg_i_1657: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_279,
      I1 => inst_n_278,
      O => ARDUINO_IO0_reg_i_1657_n_0
    );
ARDUINO_IO0_reg_i_1658: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_280,
      I1 => inst_n_279,
      O => ARDUINO_IO0_reg_i_1658_n_0
    );
ARDUINO_IO0_reg_i_1664: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => inst_n_76,
      I1 => inst_n_61,
      O => ARDUINO_IO0_reg_i_1664_n_0
    );
ARDUINO_IO0_reg_i_1669: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6999"
    )
        port map (
      I0 => inst_n_76,
      I1 => inst_n_61,
      I2 => inst_n_65,
      I3 => inst_n_77,
      O => ARDUINO_IO0_reg_i_1669_n_0
    );
ARDUINO_IO0_reg_i_167: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_124,
      I1 => inst_n_123,
      O => ARDUINO_IO0_reg_i_167_n_0
    );
ARDUINO_IO0_reg_i_168: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_189,
      I1 => inst_n_124,
      O => ARDUINO_IO0_reg_i_168_n_0
    );
ARDUINO_IO0_reg_i_169: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_190,
      I1 => inst_n_189,
      O => ARDUINO_IO0_reg_i_169_n_0
    );
ARDUINO_IO0_reg_i_1707: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_315,
      I1 => inst_n_314,
      O => ARDUINO_IO0_reg_i_1707_n_0
    );
ARDUINO_IO0_reg_i_1708: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_316,
      I1 => inst_n_315,
      O => ARDUINO_IO0_reg_i_1708_n_0
    );
ARDUINO_IO0_reg_i_1709: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_309,
      I1 => inst_n_316,
      O => ARDUINO_IO0_reg_i_1709_n_0
    );
ARDUINO_IO0_reg_i_171: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_156,
      I1 => inst_n_26,
      I2 => inst_n_163,
      O => ARDUINO_IO0_reg_i_171_n_0
    );
ARDUINO_IO0_reg_i_1710: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_310,
      I1 => inst_n_309,
      O => ARDUINO_IO0_reg_i_1710_n_0
    );
ARDUINO_IO0_reg_i_1713: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_302,
      I1 => inst_n_78,
      I2 => inst_n_304,
      O => ARDUINO_IO0_reg_i_1713_n_0
    );
ARDUINO_IO0_reg_i_1714: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_303,
      I1 => inst_n_78,
      I2 => inst_n_301,
      O => ARDUINO_IO0_reg_i_1714_n_0
    );
ARDUINO_IO0_reg_i_1718: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_302,
      I1 => inst_n_78,
      I2 => inst_n_304,
      I3 => ARDUINO_IO0_reg_i_1714_n_0,
      O => ARDUINO_IO0_reg_i_1718_n_0
    );
ARDUINO_IO0_reg_i_172: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_157,
      I1 => inst_n_26,
      I2 => inst_n_164,
      O => ARDUINO_IO0_reg_i_172_n_0
    );
ARDUINO_IO0_reg_i_173: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_158,
      I1 => inst_n_26,
      I2 => inst_n_165,
      O => ARDUINO_IO0_reg_i_173_n_0
    );
ARDUINO_IO0_reg_i_174: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_153,
      I1 => inst_n_26,
      I2 => inst_n_160,
      O => ARDUINO_IO0_reg_i_174_n_0
    );
ARDUINO_IO0_reg_i_176: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_156,
      I1 => inst_n_26,
      I2 => inst_n_163,
      I3 => ARDUINO_IO0_reg_i_172_n_0,
      O => ARDUINO_IO0_reg_i_176_n_0
    );
ARDUINO_IO0_reg_i_1760: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_102,
      I1 => inst_n_98,
      I2 => inst_n_101,
      I3 => inst_n_113,
      O => ARDUINO_IO0_reg_i_1760_n_0
    );
ARDUINO_IO0_reg_i_1761: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_103,
      I1 => inst_n_99,
      I2 => inst_n_102,
      I3 => inst_n_98,
      O => ARDUINO_IO0_reg_i_1761_n_0
    );
ARDUINO_IO0_reg_i_1762: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_104,
      I1 => inst_n_100,
      I2 => inst_n_103,
      I3 => inst_n_99,
      O => ARDUINO_IO0_reg_i_1762_n_0
    );
ARDUINO_IO0_reg_i_177: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_157,
      I1 => inst_n_26,
      I2 => inst_n_164,
      I3 => ARDUINO_IO0_reg_i_173_n_0,
      O => ARDUINO_IO0_reg_i_177_n_0
    );
ARDUINO_IO0_reg_i_178: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_158,
      I1 => inst_n_26,
      I2 => inst_n_165,
      I3 => ARDUINO_IO0_reg_i_174_n_0,
      O => ARDUINO_IO0_reg_i_178_n_0
    );
ARDUINO_IO0_reg_i_1785: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_166,
      I1 => inst_n_172,
      O => ARDUINO_IO0_reg_i_1785_n_0
    );
ARDUINO_IO0_reg_i_1786: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_167,
      I1 => inst_n_166,
      O => ARDUINO_IO0_reg_i_1786_n_0
    );
ARDUINO_IO0_reg_i_1787: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_168,
      I1 => inst_n_167,
      O => ARDUINO_IO0_reg_i_1787_n_0
    );
ARDUINO_IO0_reg_i_179: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => NLW_ARDUINO_IO0_reg_i_179_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_179_n_1,
      CO(1) => ARDUINO_IO0_reg_i_179_n_2,
      CO(0) => ARDUINO_IO0_reg_i_179_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => ARDUINO_IO0_reg_i_179_n_4,
      O(2) => ARDUINO_IO0_reg_i_179_n_5,
      O(1) => ARDUINO_IO0_reg_i_179_n_6,
      O(0) => ARDUINO_IO0_reg_i_179_n_7,
      S(3) => inst_n_131,
      S(2) => inst_n_132,
      S(1) => inst_n_133,
      S(0) => ARDUINO_IO0_reg_i_366_n_0
    );
ARDUINO_IO0_reg_i_1822: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_207,
      I1 => inst_n_214,
      O => ARDUINO_IO0_reg_i_1822_n_0
    );
ARDUINO_IO0_reg_i_1823: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_208,
      I1 => inst_n_207,
      O => ARDUINO_IO0_reg_i_1823_n_0
    );
ARDUINO_IO0_reg_i_1824: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_209,
      I1 => inst_n_208,
      O => ARDUINO_IO0_reg_i_1824_n_0
    );
ARDUINO_IO0_reg_i_1825: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_210,
      I1 => inst_n_209,
      O => ARDUINO_IO0_reg_i_1825_n_0
    );
ARDUINO_IO0_reg_i_1864: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_49,
      I1 => inst_n_46,
      I2 => inst_n_48,
      I3 => inst_n_45,
      O => ARDUINO_IO0_reg_i_1864_n_0
    );
ARDUINO_IO0_reg_i_1865: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_50,
      I1 => inst_n_47,
      I2 => inst_n_49,
      I3 => inst_n_46,
      O => ARDUINO_IO0_reg_i_1865_n_0
    );
ARDUINO_IO0_reg_i_1884: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_66,
      I1 => inst_n_62,
      I2 => inst_n_65,
      I3 => inst_n_77,
      O => ARDUINO_IO0_reg_i_1884_n_0
    );
ARDUINO_IO0_reg_i_1885: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_67,
      I1 => inst_n_63,
      I2 => inst_n_66,
      I3 => inst_n_62,
      O => ARDUINO_IO0_reg_i_1885_n_0
    );
ARDUINO_IO0_reg_i_1886: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_68,
      I1 => inst_n_64,
      I2 => inst_n_67,
      I3 => inst_n_63,
      O => ARDUINO_IO0_reg_i_1886_n_0
    );
ARDUINO_IO0_reg_i_1910: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_311,
      I1 => inst_n_310,
      O => ARDUINO_IO0_reg_i_1910_n_0
    );
ARDUINO_IO0_reg_i_1911: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_312,
      I1 => inst_n_311,
      O => ARDUINO_IO0_reg_i_1911_n_0
    );
ARDUINO_IO0_reg_i_1917: unisim.vcomponents.LUT2
    generic map(
      INIT => X"2"
    )
        port map (
      I0 => inst_n_93,
      I1 => inst_n_78,
      O => ARDUINO_IO0_reg_i_1917_n_0
    );
ARDUINO_IO0_reg_i_1922: unisim.vcomponents.LUT4
    generic map(
      INIT => X"6999"
    )
        port map (
      I0 => inst_n_93,
      I1 => inst_n_78,
      I2 => inst_n_82,
      I3 => inst_n_94,
      O => ARDUINO_IO0_reg_i_1922_n_0
    );
ARDUINO_IO0_reg_i_1957: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_17,
      I1 => inst_n_14,
      I2 => inst_n_16,
      I3 => inst_n_13,
      O => ARDUINO_IO0_reg_i_1957_n_0
    );
ARDUINO_IO0_reg_i_1958: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_18,
      I1 => inst_n_15,
      I2 => inst_n_17,
      I3 => inst_n_14,
      O => ARDUINO_IO0_reg_i_1958_n_0
    );
ARDUINO_IO0_reg_i_1981: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_204,
      I1 => inst_n_210,
      O => ARDUINO_IO0_reg_i_1981_n_0
    );
ARDUINO_IO0_reg_i_1982: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_205,
      I1 => inst_n_204,
      O => ARDUINO_IO0_reg_i_1982_n_0
    );
ARDUINO_IO0_reg_i_1983: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_206,
      I1 => inst_n_205,
      O => ARDUINO_IO0_reg_i_1983_n_0
    );
ARDUINO_IO0_reg_i_199: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_261,
      I1 => inst_n_266,
      O => ARDUINO_IO0_reg_i_199_n_0
    );
ARDUINO_IO0_reg_i_200: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_262,
      I1 => inst_n_261,
      O => ARDUINO_IO0_reg_i_200_n_0
    );
ARDUINO_IO0_reg_i_201: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_263,
      I1 => inst_n_262,
      O => ARDUINO_IO0_reg_i_201_n_0
    );
ARDUINO_IO0_reg_i_2014: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_83,
      I1 => inst_n_79,
      I2 => inst_n_82,
      I3 => inst_n_94,
      O => ARDUINO_IO0_reg_i_2014_n_0
    );
ARDUINO_IO0_reg_i_2015: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_84,
      I1 => inst_n_80,
      I2 => inst_n_83,
      I3 => inst_n_79,
      O => ARDUINO_IO0_reg_i_2015_n_0
    );
ARDUINO_IO0_reg_i_2016: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_85,
      I1 => inst_n_81,
      I2 => inst_n_84,
      I3 => inst_n_80,
      O => ARDUINO_IO0_reg_i_2016_n_0
    );
ARDUINO_IO0_reg_i_202: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_264,
      I1 => inst_n_263,
      O => ARDUINO_IO0_reg_i_202_n_0
    );
ARDUINO_IO0_reg_i_2036: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_33,
      I1 => inst_n_30,
      I2 => inst_n_32,
      I3 => inst_n_29,
      O => ARDUINO_IO0_reg_i_2036_n_0
    );
ARDUINO_IO0_reg_i_2037: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_34,
      I1 => inst_n_31,
      I2 => inst_n_33,
      I3 => inst_n_30,
      O => ARDUINO_IO0_reg_i_2037_n_0
    );
ARDUINO_IO0_reg_i_204: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_230,
      I1 => inst_n_58,
      I2 => inst_n_237,
      O => ARDUINO_IO0_reg_i_204_n_0
    );
ARDUINO_IO0_reg_i_205: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_231,
      I1 => inst_n_58,
      I2 => inst_n_238,
      O => ARDUINO_IO0_reg_i_205_n_0
    );
ARDUINO_IO0_reg_i_208: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_229,
      I1 => inst_n_58,
      I2 => inst_n_236,
      I3 => ARDUINO_IO0_reg_i_204_n_0,
      O => ARDUINO_IO0_reg_i_208_n_0
    );
ARDUINO_IO0_reg_i_209: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_230,
      I1 => inst_n_58,
      I2 => inst_n_237,
      I3 => ARDUINO_IO0_reg_i_205_n_0,
      O => ARDUINO_IO0_reg_i_209_n_0
    );
ARDUINO_IO0_reg_i_233: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_299,
      I1 => inst_n_298,
      O => ARDUINO_IO0_reg_i_233_n_0
    );
ARDUINO_IO0_reg_i_234: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_300,
      I1 => inst_n_299,
      O => ARDUINO_IO0_reg_i_234_n_0
    );
ARDUINO_IO0_reg_i_235: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_293,
      I1 => inst_n_300,
      O => ARDUINO_IO0_reg_i_235_n_0
    );
ARDUINO_IO0_reg_i_236: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_294,
      I1 => inst_n_293,
      O => ARDUINO_IO0_reg_i_236_n_0
    );
ARDUINO_IO0_reg_i_239: unisim.vcomponents.LUT3
    generic map(
      INIT => X"E8"
    )
        port map (
      I0 => inst_n_276,
      I1 => inst_n_273,
      I2 => inst_n_274,
      O => ARDUINO_IO0_reg_i_239_n_0
    );
ARDUINO_IO0_reg_i_24: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => NLW_ARDUINO_IO0_reg_i_24_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_24_n_1,
      CO(1) => ARDUINO_IO0_reg_i_24_n_2,
      CO(0) => ARDUINO_IO0_reg_i_24_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => ARDUINO_IO0_reg_i_24_n_4,
      O(2) => ARDUINO_IO0_reg_i_24_n_5,
      O(1) => ARDUINO_IO0_reg_i_24_n_6,
      O(0) => ARDUINO_IO0_reg_i_24_n_7,
      S(3) => inst_n_137,
      S(2) => inst_n_138,
      S(1) => inst_n_139,
      S(0) => ARDUINO_IO0_reg_i_54_n_0
    );
ARDUINO_IO0_reg_i_251: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => inst_n_152,
      O => ARDUINO_IO0_reg_i_251_n_0
    );
ARDUINO_IO0_reg_i_256: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_148,
      I1 => inst_n_147,
      O => ARDUINO_IO0_reg_i_256_n_0
    );
ARDUINO_IO0_reg_i_257: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_329,
      I1 => inst_n_148,
      O => ARDUINO_IO0_reg_i_257_n_0
    );
ARDUINO_IO0_reg_i_258: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_330,
      I1 => inst_n_329,
      O => ARDUINO_IO0_reg_i_258_n_0
    );
ARDUINO_IO0_reg_i_287: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_359,
      I1 => inst_n_358,
      O => ARDUINO_IO0_reg_i_287_n_0
    );
ARDUINO_IO0_reg_i_288: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_360,
      I1 => inst_n_359,
      O => ARDUINO_IO0_reg_i_288_n_0
    );
ARDUINO_IO0_reg_i_289: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_353,
      I1 => inst_n_360,
      O => ARDUINO_IO0_reg_i_289_n_0
    );
ARDUINO_IO0_reg_i_290: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_354,
      I1 => inst_n_353,
      O => ARDUINO_IO0_reg_i_290_n_0
    );
ARDUINO_IO0_reg_i_294: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => inst_n_339,
      I1 => inst_n_114,
      O => ARDUINO_IO0_reg_i_294_n_0
    );
ARDUINO_IO0_reg_i_299: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9666"
    )
        port map (
      I0 => inst_n_339,
      I1 => inst_n_114,
      I2 => inst_n_115,
      I3 => inst_n_105,
      O => ARDUINO_IO0_reg_i_299_n_0
    );
ARDUINO_IO0_reg_i_32: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => NLW_ARDUINO_IO0_reg_i_32_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_32_n_1,
      CO(1) => ARDUINO_IO0_reg_i_32_n_2,
      CO(0) => ARDUINO_IO0_reg_i_32_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => ARDUINO_IO0_reg_i_32_n_4,
      O(2) => ARDUINO_IO0_reg_i_32_n_5,
      O(1) => ARDUINO_IO0_reg_i_32_n_6,
      O(0) => ARDUINO_IO0_reg_i_32_n_7,
      S(3) => inst_n_119,
      S(2) => inst_n_120,
      S(1) => inst_n_121,
      S(0) => ARDUINO_IO0_reg_i_80_n_0
    );
ARDUINO_IO0_reg_i_348: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_185,
      I1 => inst_n_190,
      O => ARDUINO_IO0_reg_i_348_n_0
    );
ARDUINO_IO0_reg_i_349: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_186,
      I1 => inst_n_185,
      O => ARDUINO_IO0_reg_i_349_n_0
    );
ARDUINO_IO0_reg_i_350: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_187,
      I1 => inst_n_186,
      O => ARDUINO_IO0_reg_i_350_n_0
    );
ARDUINO_IO0_reg_i_351: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_188,
      I1 => inst_n_187,
      O => ARDUINO_IO0_reg_i_351_n_0
    );
ARDUINO_IO0_reg_i_353: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_154,
      I1 => inst_n_26,
      I2 => inst_n_161,
      O => ARDUINO_IO0_reg_i_353_n_0
    );
ARDUINO_IO0_reg_i_354: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_155,
      I1 => inst_n_26,
      I2 => inst_n_162,
      O => ARDUINO_IO0_reg_i_354_n_0
    );
ARDUINO_IO0_reg_i_357: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_153,
      I1 => inst_n_26,
      I2 => inst_n_160,
      I3 => ARDUINO_IO0_reg_i_353_n_0,
      O => ARDUINO_IO0_reg_i_357_n_0
    );
ARDUINO_IO0_reg_i_358: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_154,
      I1 => inst_n_26,
      I2 => inst_n_161,
      I3 => ARDUINO_IO0_reg_i_354_n_0,
      O => ARDUINO_IO0_reg_i_358_n_0
    );
ARDUINO_IO0_reg_i_366: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => inst_n_134,
      O => ARDUINO_IO0_reg_i_366_n_0
    );
ARDUINO_IO0_reg_i_371: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_130,
      I1 => inst_n_129,
      O => ARDUINO_IO0_reg_i_371_n_0
    );
ARDUINO_IO0_reg_i_372: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_227,
      I1 => inst_n_130,
      O => ARDUINO_IO0_reg_i_372_n_0
    );
ARDUINO_IO0_reg_i_373: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_228,
      I1 => inst_n_227,
      O => ARDUINO_IO0_reg_i_373_n_0
    );
ARDUINO_IO0_reg_i_375: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_194,
      I1 => inst_n_42,
      I2 => inst_n_201,
      O => ARDUINO_IO0_reg_i_375_n_0
    );
ARDUINO_IO0_reg_i_376: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_195,
      I1 => inst_n_42,
      I2 => inst_n_202,
      O => ARDUINO_IO0_reg_i_376_n_0
    );
ARDUINO_IO0_reg_i_377: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_196,
      I1 => inst_n_42,
      I2 => inst_n_203,
      O => ARDUINO_IO0_reg_i_377_n_0
    );
ARDUINO_IO0_reg_i_378: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_191,
      I1 => inst_n_42,
      I2 => inst_n_198,
      O => ARDUINO_IO0_reg_i_378_n_0
    );
ARDUINO_IO0_reg_i_380: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_194,
      I1 => inst_n_42,
      I2 => inst_n_201,
      I3 => ARDUINO_IO0_reg_i_376_n_0,
      O => ARDUINO_IO0_reg_i_380_n_0
    );
ARDUINO_IO0_reg_i_381: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_195,
      I1 => inst_n_42,
      I2 => inst_n_202,
      I3 => ARDUINO_IO0_reg_i_377_n_0,
      O => ARDUINO_IO0_reg_i_381_n_0
    );
ARDUINO_IO0_reg_i_382: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_196,
      I1 => inst_n_42,
      I2 => inst_n_203,
      I3 => ARDUINO_IO0_reg_i_378_n_0,
      O => ARDUINO_IO0_reg_i_382_n_0
    );
ARDUINO_IO0_reg_i_401: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_257,
      I1 => inst_n_264,
      O => ARDUINO_IO0_reg_i_401_n_0
    );
ARDUINO_IO0_reg_i_402: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_258,
      I1 => inst_n_257,
      O => ARDUINO_IO0_reg_i_402_n_0
    );
ARDUINO_IO0_reg_i_403: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_259,
      I1 => inst_n_258,
      O => ARDUINO_IO0_reg_i_403_n_0
    );
ARDUINO_IO0_reg_i_404: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_260,
      I1 => inst_n_259,
      O => ARDUINO_IO0_reg_i_404_n_0
    );
ARDUINO_IO0_reg_i_408: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => inst_n_235,
      I1 => inst_n_59,
      O => ARDUINO_IO0_reg_i_408_n_0
    );
ARDUINO_IO0_reg_i_413: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9666"
    )
        port map (
      I0 => inst_n_235,
      I1 => inst_n_59,
      I2 => inst_n_60,
      I3 => inst_n_51,
      O => ARDUINO_IO0_reg_i_413_n_0
    );
ARDUINO_IO0_reg_i_456: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_295,
      I1 => inst_n_294,
      O => ARDUINO_IO0_reg_i_456_n_0
    );
ARDUINO_IO0_reg_i_457: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_296,
      I1 => inst_n_295,
      O => ARDUINO_IO0_reg_i_457_n_0
    );
ARDUINO_IO0_reg_i_458: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_289,
      I1 => inst_n_296,
      O => ARDUINO_IO0_reg_i_458_n_0
    );
ARDUINO_IO0_reg_i_459: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_290,
      I1 => inst_n_289,
      O => ARDUINO_IO0_reg_i_459_n_0
    );
ARDUINO_IO0_reg_i_463: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => inst_n_275,
      I1 => inst_n_271,
      O => ARDUINO_IO0_reg_i_463_n_0
    );
ARDUINO_IO0_reg_i_464: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => inst_n_69,
      I1 => inst_n_272,
      O => ARDUINO_IO0_reg_i_464_n_0
    );
ARDUINO_IO0_reg_i_468: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9666"
    )
        port map (
      I0 => inst_n_275,
      I1 => inst_n_271,
      I2 => inst_n_272,
      I3 => inst_n_69,
      O => ARDUINO_IO0_reg_i_468_n_0
    );
ARDUINO_IO0_reg_i_49: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => NLW_ARDUINO_IO0_reg_i_49_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_49_n_1,
      CO(1) => ARDUINO_IO0_reg_i_49_n_2,
      CO(0) => ARDUINO_IO0_reg_i_49_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => ARDUINO_IO0_reg_i_49_n_4,
      O(2) => ARDUINO_IO0_reg_i_49_n_5,
      O(1) => ARDUINO_IO0_reg_i_49_n_6,
      O(0) => ARDUINO_IO0_reg_i_49_n_7,
      S(3) => inst_n_143,
      S(2) => inst_n_144,
      S(1) => inst_n_145,
      S(0) => ARDUINO_IO0_reg_i_107_n_0
    );
ARDUINO_IO0_reg_i_517: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_331,
      I1 => inst_n_330,
      O => ARDUINO_IO0_reg_i_517_n_0
    );
ARDUINO_IO0_reg_i_518: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_332,
      I1 => inst_n_331,
      O => ARDUINO_IO0_reg_i_518_n_0
    );
ARDUINO_IO0_reg_i_519: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_325,
      I1 => inst_n_332,
      O => ARDUINO_IO0_reg_i_519_n_0
    );
ARDUINO_IO0_reg_i_520: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_326,
      I1 => inst_n_325,
      O => ARDUINO_IO0_reg_i_520_n_0
    );
ARDUINO_IO0_reg_i_523: unisim.vcomponents.LUT3
    generic map(
      INIT => X"E8"
    )
        port map (
      I0 => inst_n_308,
      I1 => inst_n_305,
      I2 => inst_n_306,
      O => ARDUINO_IO0_reg_i_523_n_0
    );
ARDUINO_IO0_reg_i_54: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => inst_n_140,
      O => ARDUINO_IO0_reg_i_54_n_0
    );
ARDUINO_IO0_reg_i_561: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_355,
      I1 => inst_n_354,
      O => ARDUINO_IO0_reg_i_561_n_0
    );
ARDUINO_IO0_reg_i_562: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_356,
      I1 => inst_n_355,
      O => ARDUINO_IO0_reg_i_562_n_0
    );
ARDUINO_IO0_reg_i_563: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_349,
      I1 => inst_n_356,
      O => ARDUINO_IO0_reg_i_563_n_0
    );
ARDUINO_IO0_reg_i_564: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_350,
      I1 => inst_n_349,
      O => ARDUINO_IO0_reg_i_564_n_0
    );
ARDUINO_IO0_reg_i_568: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_109,
      I1 => inst_n_106,
      I2 => inst_n_115,
      I3 => inst_n_105,
      O => ARDUINO_IO0_reg_i_568_n_0
    );
ARDUINO_IO0_reg_i_569: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_110,
      I1 => inst_n_107,
      I2 => inst_n_109,
      I3 => inst_n_106,
      O => ARDUINO_IO0_reg_i_569_n_0
    );
ARDUINO_IO0_reg_i_570: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_111,
      I1 => inst_n_108,
      I2 => inst_n_110,
      I3 => inst_n_107,
      O => ARDUINO_IO0_reg_i_570_n_0
    );
ARDUINO_IO0_reg_i_59: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_136,
      I1 => inst_n_135,
      O => ARDUINO_IO0_reg_i_59_n_0
    );
ARDUINO_IO0_reg_i_60: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_361,
      I1 => inst_n_136,
      O => ARDUINO_IO0_reg_i_60_n_0
    );
ARDUINO_IO0_reg_i_606: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_181,
      I1 => inst_n_188,
      O => ARDUINO_IO0_reg_i_606_n_0
    );
ARDUINO_IO0_reg_i_607: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_182,
      I1 => inst_n_181,
      O => ARDUINO_IO0_reg_i_607_n_0
    );
ARDUINO_IO0_reg_i_608: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_183,
      I1 => inst_n_182,
      O => ARDUINO_IO0_reg_i_608_n_0
    );
ARDUINO_IO0_reg_i_609: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_184,
      I1 => inst_n_183,
      O => ARDUINO_IO0_reg_i_609_n_0
    );
ARDUINO_IO0_reg_i_61: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_362,
      I1 => inst_n_361,
      O => ARDUINO_IO0_reg_i_61_n_0
    );
ARDUINO_IO0_reg_i_613: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => inst_n_159,
      I1 => inst_n_27,
      O => ARDUINO_IO0_reg_i_613_n_0
    );
ARDUINO_IO0_reg_i_618: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9666"
    )
        port map (
      I0 => inst_n_159,
      I1 => inst_n_27,
      I2 => inst_n_28,
      I3 => inst_n_19,
      O => ARDUINO_IO0_reg_i_618_n_0
    );
ARDUINO_IO0_reg_i_659: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_223,
      I1 => inst_n_228,
      O => ARDUINO_IO0_reg_i_659_n_0
    );
ARDUINO_IO0_reg_i_660: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_224,
      I1 => inst_n_223,
      O => ARDUINO_IO0_reg_i_660_n_0
    );
ARDUINO_IO0_reg_i_661: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_225,
      I1 => inst_n_224,
      O => ARDUINO_IO0_reg_i_661_n_0
    );
ARDUINO_IO0_reg_i_662: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_226,
      I1 => inst_n_225,
      O => ARDUINO_IO0_reg_i_662_n_0
    );
ARDUINO_IO0_reg_i_664: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_192,
      I1 => inst_n_42,
      I2 => inst_n_199,
      O => ARDUINO_IO0_reg_i_664_n_0
    );
ARDUINO_IO0_reg_i_665: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_193,
      I1 => inst_n_42,
      I2 => inst_n_200,
      O => ARDUINO_IO0_reg_i_665_n_0
    );
ARDUINO_IO0_reg_i_668: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_191,
      I1 => inst_n_42,
      I2 => inst_n_198,
      I3 => ARDUINO_IO0_reg_i_664_n_0,
      O => ARDUINO_IO0_reg_i_668_n_0
    );
ARDUINO_IO0_reg_i_669: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_192,
      I1 => inst_n_42,
      I2 => inst_n_199,
      I3 => ARDUINO_IO0_reg_i_665_n_0,
      O => ARDUINO_IO0_reg_i_669_n_0
    );
ARDUINO_IO0_reg_i_703: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_253,
      I1 => inst_n_260,
      O => ARDUINO_IO0_reg_i_703_n_0
    );
ARDUINO_IO0_reg_i_704: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_254,
      I1 => inst_n_253,
      O => ARDUINO_IO0_reg_i_704_n_0
    );
ARDUINO_IO0_reg_i_705: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_255,
      I1 => inst_n_254,
      O => ARDUINO_IO0_reg_i_705_n_0
    );
ARDUINO_IO0_reg_i_706: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_256,
      I1 => inst_n_255,
      O => ARDUINO_IO0_reg_i_706_n_0
    );
ARDUINO_IO0_reg_i_710: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_55,
      I1 => inst_n_52,
      I2 => inst_n_60,
      I3 => inst_n_51,
      O => ARDUINO_IO0_reg_i_710_n_0
    );
ARDUINO_IO0_reg_i_711: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_56,
      I1 => inst_n_53,
      I2 => inst_n_55,
      I3 => inst_n_52,
      O => ARDUINO_IO0_reg_i_711_n_0
    );
ARDUINO_IO0_reg_i_712: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_57,
      I1 => inst_n_54,
      I2 => inst_n_56,
      I3 => inst_n_53,
      O => ARDUINO_IO0_reg_i_712_n_0
    );
ARDUINO_IO0_reg_i_75: unisim.vcomponents.CARRY4
     port map (
      CI => '0',
      CO(3) => NLW_ARDUINO_IO0_reg_i_75_CO_UNCONNECTED(3),
      CO(2) => ARDUINO_IO0_reg_i_75_n_1,
      CO(1) => ARDUINO_IO0_reg_i_75_n_2,
      CO(0) => ARDUINO_IO0_reg_i_75_n_3,
      CYINIT => '0',
      DI(3 downto 0) => B"0001",
      O(3) => ARDUINO_IO0_reg_i_75_n_4,
      O(2) => ARDUINO_IO0_reg_i_75_n_5,
      O(1) => ARDUINO_IO0_reg_i_75_n_6,
      O(0) => ARDUINO_IO0_reg_i_75_n_7,
      S(3) => inst_n_125,
      S(2) => inst_n_126,
      S(1) => inst_n_127,
      S(0) => ARDUINO_IO0_reg_i_162_n_0
    );
ARDUINO_IO0_reg_i_753: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_291,
      I1 => inst_n_290,
      O => ARDUINO_IO0_reg_i_753_n_0
    );
ARDUINO_IO0_reg_i_754: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_292,
      I1 => inst_n_291,
      O => ARDUINO_IO0_reg_i_754_n_0
    );
ARDUINO_IO0_reg_i_755: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_285,
      I1 => inst_n_292,
      O => ARDUINO_IO0_reg_i_755_n_0
    );
ARDUINO_IO0_reg_i_756: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_286,
      I1 => inst_n_285,
      O => ARDUINO_IO0_reg_i_756_n_0
    );
ARDUINO_IO0_reg_i_760: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_73,
      I1 => inst_n_70,
      I2 => inst_n_272,
      I3 => inst_n_69,
      O => ARDUINO_IO0_reg_i_760_n_0
    );
ARDUINO_IO0_reg_i_761: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_74,
      I1 => inst_n_71,
      I2 => inst_n_73,
      I3 => inst_n_70,
      O => ARDUINO_IO0_reg_i_761_n_0
    );
ARDUINO_IO0_reg_i_762: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_75,
      I1 => inst_n_72,
      I2 => inst_n_74,
      I3 => inst_n_71,
      O => ARDUINO_IO0_reg_i_762_n_0
    );
ARDUINO_IO0_reg_i_80: unisim.vcomponents.LUT1
    generic map(
      INIT => X"1"
    )
        port map (
      I0 => inst_n_122,
      O => ARDUINO_IO0_reg_i_80_n_0
    );
ARDUINO_IO0_reg_i_800: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_327,
      I1 => inst_n_326,
      O => ARDUINO_IO0_reg_i_800_n_0
    );
ARDUINO_IO0_reg_i_801: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_328,
      I1 => inst_n_327,
      O => ARDUINO_IO0_reg_i_801_n_0
    );
ARDUINO_IO0_reg_i_802: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_321,
      I1 => inst_n_328,
      O => ARDUINO_IO0_reg_i_802_n_0
    );
ARDUINO_IO0_reg_i_803: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_322,
      I1 => inst_n_321,
      O => ARDUINO_IO0_reg_i_803_n_0
    );
ARDUINO_IO0_reg_i_807: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => inst_n_307,
      I1 => inst_n_95,
      O => ARDUINO_IO0_reg_i_807_n_0
    );
ARDUINO_IO0_reg_i_812: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9666"
    )
        port map (
      I0 => inst_n_307,
      I1 => inst_n_95,
      I2 => inst_n_96,
      I3 => inst_n_86,
      O => ARDUINO_IO0_reg_i_812_n_0
    );
ARDUINO_IO0_reg_i_85: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_118,
      I1 => inst_n_117,
      O => ARDUINO_IO0_reg_i_85_n_0
    );
ARDUINO_IO0_reg_i_86: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_265,
      I1 => inst_n_118,
      O => ARDUINO_IO0_reg_i_86_n_0
    );
ARDUINO_IO0_reg_i_865: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_351,
      I1 => inst_n_350,
      O => ARDUINO_IO0_reg_i_865_n_0
    );
ARDUINO_IO0_reg_i_866: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_352,
      I1 => inst_n_351,
      O => ARDUINO_IO0_reg_i_866_n_0
    );
ARDUINO_IO0_reg_i_867: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_345,
      I1 => inst_n_352,
      O => ARDUINO_IO0_reg_i_867_n_0
    );
ARDUINO_IO0_reg_i_868: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_346,
      I1 => inst_n_345,
      O => ARDUINO_IO0_reg_i_868_n_0
    );
ARDUINO_IO0_reg_i_87: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_266,
      I1 => inst_n_265,
      O => ARDUINO_IO0_reg_i_87_n_0
    );
ARDUINO_IO0_reg_i_89: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_232,
      I1 => inst_n_58,
      I2 => inst_n_239,
      O => ARDUINO_IO0_reg_i_89_n_0
    );
ARDUINO_IO0_reg_i_90: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_233,
      I1 => inst_n_58,
      I2 => inst_n_240,
      O => ARDUINO_IO0_reg_i_90_n_0
    );
ARDUINO_IO0_reg_i_91: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_234,
      I1 => inst_n_58,
      I2 => inst_n_241,
      O => ARDUINO_IO0_reg_i_91_n_0
    );
ARDUINO_IO0_reg_i_917: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_177,
      I1 => inst_n_184,
      O => ARDUINO_IO0_reg_i_917_n_0
    );
ARDUINO_IO0_reg_i_918: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_178,
      I1 => inst_n_177,
      O => ARDUINO_IO0_reg_i_918_n_0
    );
ARDUINO_IO0_reg_i_919: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_179,
      I1 => inst_n_178,
      O => ARDUINO_IO0_reg_i_919_n_0
    );
ARDUINO_IO0_reg_i_92: unisim.vcomponents.LUT3
    generic map(
      INIT => X"B2"
    )
        port map (
      I0 => inst_n_229,
      I1 => inst_n_58,
      I2 => inst_n_236,
      O => ARDUINO_IO0_reg_i_92_n_0
    );
ARDUINO_IO0_reg_i_920: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_180,
      I1 => inst_n_179,
      O => ARDUINO_IO0_reg_i_920_n_0
    );
ARDUINO_IO0_reg_i_924: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_23,
      I1 => inst_n_20,
      I2 => inst_n_28,
      I3 => inst_n_19,
      O => ARDUINO_IO0_reg_i_924_n_0
    );
ARDUINO_IO0_reg_i_925: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_24,
      I1 => inst_n_21,
      I2 => inst_n_23,
      I3 => inst_n_20,
      O => ARDUINO_IO0_reg_i_925_n_0
    );
ARDUINO_IO0_reg_i_926: unisim.vcomponents.LUT4
    generic map(
      INIT => X"8778"
    )
        port map (
      I0 => inst_n_25,
      I1 => inst_n_22,
      I2 => inst_n_24,
      I3 => inst_n_21,
      O => ARDUINO_IO0_reg_i_926_n_0
    );
ARDUINO_IO0_reg_i_94: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_232,
      I1 => inst_n_58,
      I2 => inst_n_239,
      I3 => ARDUINO_IO0_reg_i_90_n_0,
      O => ARDUINO_IO0_reg_i_94_n_0
    );
ARDUINO_IO0_reg_i_95: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_233,
      I1 => inst_n_58,
      I2 => inst_n_240,
      I3 => ARDUINO_IO0_reg_i_91_n_0,
      O => ARDUINO_IO0_reg_i_95_n_0
    );
ARDUINO_IO0_reg_i_959: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_219,
      I1 => inst_n_226,
      O => ARDUINO_IO0_reg_i_959_n_0
    );
ARDUINO_IO0_reg_i_96: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9669"
    )
        port map (
      I0 => inst_n_234,
      I1 => inst_n_58,
      I2 => inst_n_241,
      I3 => ARDUINO_IO0_reg_i_92_n_0,
      O => ARDUINO_IO0_reg_i_96_n_0
    );
ARDUINO_IO0_reg_i_960: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_220,
      I1 => inst_n_219,
      O => ARDUINO_IO0_reg_i_960_n_0
    );
ARDUINO_IO0_reg_i_961: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_221,
      I1 => inst_n_220,
      O => ARDUINO_IO0_reg_i_961_n_0
    );
ARDUINO_IO0_reg_i_962: unisim.vcomponents.LUT2
    generic map(
      INIT => X"9"
    )
        port map (
      I0 => inst_n_222,
      I1 => inst_n_221,
      O => ARDUINO_IO0_reg_i_962_n_0
    );
ARDUINO_IO0_reg_i_966: unisim.vcomponents.LUT2
    generic map(
      INIT => X"8"
    )
        port map (
      I0 => inst_n_197,
      I1 => inst_n_43,
      O => ARDUINO_IO0_reg_i_966_n_0
    );
ARDUINO_IO0_reg_i_971: unisim.vcomponents.LUT4
    generic map(
      INIT => X"9666"
    )
        port map (
      I0 => inst_n_197,
      I1 => inst_n_43,
      I2 => inst_n_44,
      I3 => inst_n_35,
      O => ARDUINO_IO0_reg_i_971_n_0
    );
inst: entity work.design_1_DIGITAL_CLOCK_0_1_DIGITAL_CLOCK
     port map (
      ARDUINO_A0 => ARDUINO_A0,
      ARDUINO_A1 => ARDUINO_A1,
      ARDUINO_A2 => ARDUINO_A2,
      ARDUINO_IO0 => ARDUINO_IO0,
      ARDUINO_IO0_reg_i_1013_0(2) => ARDUINO_IO0_reg_i_1619_n_0,
      ARDUINO_IO0_reg_i_1013_0(1) => ARDUINO_IO0_reg_i_1620_n_0,
      ARDUINO_IO0_reg_i_1013_0(0) => ARDUINO_IO0_reg_i_1621_n_0,
      ARDUINO_IO0_reg_i_1026_0(3) => inst_n_51,
      ARDUINO_IO0_reg_i_1026_0(2) => inst_n_52,
      ARDUINO_IO0_reg_i_1026_0(1) => inst_n_53,
      ARDUINO_IO0_reg_i_1026_0(0) => inst_n_54,
      ARDUINO_IO0_reg_i_1048_0(3) => inst_n_285,
      ARDUINO_IO0_reg_i_1048_0(2) => inst_n_286,
      ARDUINO_IO0_reg_i_1048_0(1) => inst_n_287,
      ARDUINO_IO0_reg_i_1048_0(0) => inst_n_288,
      ARDUINO_IO0_reg_i_1063_0(1) => ARDUINO_IO0_reg_i_1657_n_0,
      ARDUINO_IO0_reg_i_1063_0(0) => ARDUINO_IO0_reg_i_1658_n_0,
      ARDUINO_IO0_reg_i_1068_0(0) => ARDUINO_IO0_reg_i_1669_n_0,
      ARDUINO_IO0_reg_i_1068_1(1) => ARDUINO_IO0_reg_i_1376_n_0,
      ARDUINO_IO0_reg_i_1068_1(0) => ARDUINO_IO0_reg_i_1377_n_0,
      ARDUINO_IO0_reg_i_1076_0(3) => inst_n_69,
      ARDUINO_IO0_reg_i_1076_0(2) => inst_n_70,
      ARDUINO_IO0_reg_i_1076_0(1) => inst_n_71,
      ARDUINO_IO0_reg_i_1076_0(0) => inst_n_72,
      ARDUINO_IO0_reg_i_1089_0(0) => inst_n_61,
      ARDUINO_IO0_reg_i_1094_0(3) => inst_n_321,
      ARDUINO_IO0_reg_i_1094_0(2) => inst_n_322,
      ARDUINO_IO0_reg_i_1094_0(1) => inst_n_323,
      ARDUINO_IO0_reg_i_1094_0(0) => inst_n_324,
      ARDUINO_IO0_reg_i_110_0(1) => inst_n_141,
      ARDUINO_IO0_reg_i_110_0(0) => inst_n_142,
      ARDUINO_IO0_reg_i_1115_0(3) => ARDUINO_IO0_reg_i_1707_n_0,
      ARDUINO_IO0_reg_i_1115_0(2) => ARDUINO_IO0_reg_i_1708_n_0,
      ARDUINO_IO0_reg_i_1115_0(1) => ARDUINO_IO0_reg_i_1709_n_0,
      ARDUINO_IO0_reg_i_1115_0(0) => ARDUINO_IO0_reg_i_1710_n_0,
      ARDUINO_IO0_reg_i_111_0(3) => ARDUINO_IO0_reg_i_456_n_0,
      ARDUINO_IO0_reg_i_111_0(2) => ARDUINO_IO0_reg_i_457_n_0,
      ARDUINO_IO0_reg_i_111_0(1) => ARDUINO_IO0_reg_i_458_n_0,
      ARDUINO_IO0_reg_i_111_0(0) => ARDUINO_IO0_reg_i_459_n_0,
      ARDUINO_IO0_reg_i_1127_0(0) => ARDUINO_IO0_reg_i_1718_n_0,
      ARDUINO_IO0_reg_i_1133_0(0) => inst_n_307,
      ARDUINO_IO0_reg_i_1148_0(3) => inst_n_345,
      ARDUINO_IO0_reg_i_1148_0(2) => inst_n_346,
      ARDUINO_IO0_reg_i_1148_0(1) => inst_n_347,
      ARDUINO_IO0_reg_i_1148_0(0) => inst_n_348,
      ARDUINO_IO0_reg_i_115_0(0) => ARDUINO_IO0_reg_i_468_n_0,
      ARDUINO_IO0_reg_i_115_1(0) => ARDUINO_IO0_reg_i_239_n_0,
      ARDUINO_IO0_reg_i_1169_0(2) => ARDUINO_IO0_reg_i_1760_n_0,
      ARDUINO_IO0_reg_i_1169_0(1) => ARDUINO_IO0_reg_i_1761_n_0,
      ARDUINO_IO0_reg_i_1169_0(0) => ARDUINO_IO0_reg_i_1762_n_0,
      ARDUINO_IO0_reg_i_1169_1(0) => ARDUINO_IO0_reg_i_1481_n_0,
      ARDUINO_IO0_reg_i_11_0(3) => ARDUINO_IO0_reg_i_49_n_4,
      ARDUINO_IO0_reg_i_11_0(2) => ARDUINO_IO0_reg_i_49_n_5,
      ARDUINO_IO0_reg_i_11_0(1) => ARDUINO_IO0_reg_i_49_n_6,
      ARDUINO_IO0_reg_i_11_0(0) => ARDUINO_IO0_reg_i_49_n_7,
      ARDUINO_IO0_reg_i_11_1(2) => ARDUINO_IO0_reg_i_59_n_0,
      ARDUINO_IO0_reg_i_11_1(1) => ARDUINO_IO0_reg_i_60_n_0,
      ARDUINO_IO0_reg_i_11_1(0) => ARDUINO_IO0_reg_i_61_n_0,
      ARDUINO_IO0_reg_i_1205_0(3) => inst_n_173,
      ARDUINO_IO0_reg_i_1205_0(2) => inst_n_174,
      ARDUINO_IO0_reg_i_1205_0(1) => inst_n_175,
      ARDUINO_IO0_reg_i_1205_0(0) => inst_n_176,
      ARDUINO_IO0_reg_i_1220_0(2) => ARDUINO_IO0_reg_i_1785_n_0,
      ARDUINO_IO0_reg_i_1220_0(1) => ARDUINO_IO0_reg_i_1786_n_0,
      ARDUINO_IO0_reg_i_1220_0(0) => ARDUINO_IO0_reg_i_1787_n_0,
      ARDUINO_IO0_reg_i_1233_0(3) => inst_n_19,
      ARDUINO_IO0_reg_i_1233_0(2) => inst_n_20,
      ARDUINO_IO0_reg_i_1233_0(1) => inst_n_21,
      ARDUINO_IO0_reg_i_1233_0(0) => inst_n_22,
      ARDUINO_IO0_reg_i_123_0(3) => inst_n_143,
      ARDUINO_IO0_reg_i_123_0(2) => inst_n_144,
      ARDUINO_IO0_reg_i_123_0(1) => inst_n_145,
      ARDUINO_IO0_reg_i_123_0(0) => inst_n_146,
      ARDUINO_IO0_reg_i_1258_0(3) => inst_n_215,
      ARDUINO_IO0_reg_i_1258_0(2) => inst_n_216,
      ARDUINO_IO0_reg_i_1258_0(1) => inst_n_217,
      ARDUINO_IO0_reg_i_1258_0(0) => inst_n_218,
      ARDUINO_IO0_reg_i_126_0(3) => ARDUINO_IO0_reg_i_517_n_0,
      ARDUINO_IO0_reg_i_126_0(2) => ARDUINO_IO0_reg_i_518_n_0,
      ARDUINO_IO0_reg_i_126_0(1) => ARDUINO_IO0_reg_i_519_n_0,
      ARDUINO_IO0_reg_i_126_0(0) => ARDUINO_IO0_reg_i_520_n_0,
      ARDUINO_IO0_reg_i_1279_0(3) => ARDUINO_IO0_reg_i_1822_n_0,
      ARDUINO_IO0_reg_i_1279_0(2) => ARDUINO_IO0_reg_i_1823_n_0,
      ARDUINO_IO0_reg_i_1279_0(1) => ARDUINO_IO0_reg_i_1824_n_0,
      ARDUINO_IO0_reg_i_1279_0(0) => ARDUINO_IO0_reg_i_1825_n_0,
      ARDUINO_IO0_reg_i_1295_0(0) => inst_n_197,
      ARDUINO_IO0_reg_i_1308_0(3) => inst_n_245,
      ARDUINO_IO0_reg_i_1308_0(2) => inst_n_246,
      ARDUINO_IO0_reg_i_1308_0(1) => inst_n_247,
      ARDUINO_IO0_reg_i_1308_0(0) => inst_n_248,
      ARDUINO_IO0_reg_i_1329_0(1) => ARDUINO_IO0_reg_i_1864_n_0,
      ARDUINO_IO0_reg_i_1329_0(0) => ARDUINO_IO0_reg_i_1865_n_0,
      ARDUINO_IO0_reg_i_132_0(3) => inst_n_361,
      ARDUINO_IO0_reg_i_132_0(2) => inst_n_362,
      ARDUINO_IO0_reg_i_132_0(1) => inst_n_363,
      ARDUINO_IO0_reg_i_132_0(0) => inst_n_364,
      ARDUINO_IO0_reg_i_1353_0(3) => inst_n_281,
      ARDUINO_IO0_reg_i_1353_0(2) => inst_n_282,
      ARDUINO_IO0_reg_i_1353_0(1) => inst_n_283,
      ARDUINO_IO0_reg_i_1353_0(0) => inst_n_284,
      ARDUINO_IO0_reg_i_1374_0(2) => ARDUINO_IO0_reg_i_1884_n_0,
      ARDUINO_IO0_reg_i_1374_0(1) => ARDUINO_IO0_reg_i_1885_n_0,
      ARDUINO_IO0_reg_i_1374_0(0) => ARDUINO_IO0_reg_i_1886_n_0,
      ARDUINO_IO0_reg_i_1374_1(0) => ARDUINO_IO0_reg_i_1664_n_0,
      ARDUINO_IO0_reg_i_13_0(3) => ARDUINO_IO0_reg_i_75_n_4,
      ARDUINO_IO0_reg_i_13_0(2) => ARDUINO_IO0_reg_i_75_n_5,
      ARDUINO_IO0_reg_i_13_0(1) => ARDUINO_IO0_reg_i_75_n_6,
      ARDUINO_IO0_reg_i_13_0(0) => ARDUINO_IO0_reg_i_75_n_7,
      ARDUINO_IO0_reg_i_13_1(2) => ARDUINO_IO0_reg_i_85_n_0,
      ARDUINO_IO0_reg_i_13_1(1) => ARDUINO_IO0_reg_i_86_n_0,
      ARDUINO_IO0_reg_i_13_1(0) => ARDUINO_IO0_reg_i_87_n_0,
      ARDUINO_IO0_reg_i_1410_0(3) => inst_n_317,
      ARDUINO_IO0_reg_i_1410_0(2) => inst_n_318,
      ARDUINO_IO0_reg_i_1410_0(1) => inst_n_319,
      ARDUINO_IO0_reg_i_1410_0(0) => inst_n_320,
      ARDUINO_IO0_reg_i_1425_0(1) => ARDUINO_IO0_reg_i_1910_n_0,
      ARDUINO_IO0_reg_i_1425_0(0) => ARDUINO_IO0_reg_i_1911_n_0,
      ARDUINO_IO0_reg_i_1430_0(0) => ARDUINO_IO0_reg_i_1922_n_0,
      ARDUINO_IO0_reg_i_1430_1(1) => ARDUINO_IO0_reg_i_1713_n_0,
      ARDUINO_IO0_reg_i_1430_1(0) => ARDUINO_IO0_reg_i_1714_n_0,
      ARDUINO_IO0_reg_i_1438_0(3) => inst_n_86,
      ARDUINO_IO0_reg_i_1438_0(2) => inst_n_87,
      ARDUINO_IO0_reg_i_1438_0(1) => inst_n_88,
      ARDUINO_IO0_reg_i_1438_0(0) => inst_n_89,
      ARDUINO_IO0_reg_i_143_0(3) => ARDUINO_IO0_reg_i_561_n_0,
      ARDUINO_IO0_reg_i_143_0(2) => ARDUINO_IO0_reg_i_562_n_0,
      ARDUINO_IO0_reg_i_143_0(1) => ARDUINO_IO0_reg_i_563_n_0,
      ARDUINO_IO0_reg_i_143_0(0) => ARDUINO_IO0_reg_i_564_n_0,
      ARDUINO_IO0_reg_i_1451_0(0) => inst_n_78,
      ARDUINO_IO0_reg_i_1456_0(3) => inst_n_341,
      ARDUINO_IO0_reg_i_1456_0(2) => inst_n_342,
      ARDUINO_IO0_reg_i_1456_0(1) => inst_n_343,
      ARDUINO_IO0_reg_i_1456_0(0) => inst_n_344,
      ARDUINO_IO0_reg_i_148_0(2) => ARDUINO_IO0_reg_i_568_n_0,
      ARDUINO_IO0_reg_i_148_0(1) => ARDUINO_IO0_reg_i_569_n_0,
      ARDUINO_IO0_reg_i_148_0(0) => ARDUINO_IO0_reg_i_570_n_0,
      ARDUINO_IO0_reg_i_148_1(0) => ARDUINO_IO0_reg_i_294_n_0,
      ARDUINO_IO0_reg_i_1507_0(3) => inst_n_169,
      ARDUINO_IO0_reg_i_1507_0(2) => inst_n_170,
      ARDUINO_IO0_reg_i_1507_0(1) => inst_n_171,
      ARDUINO_IO0_reg_i_1507_0(0) => inst_n_172,
      ARDUINO_IO0_reg_i_1552_0(3) => inst_n_211,
      ARDUINO_IO0_reg_i_1552_0(2) => inst_n_212,
      ARDUINO_IO0_reg_i_1552_0(1) => inst_n_213,
      ARDUINO_IO0_reg_i_1552_0(0) => inst_n_214,
      ARDUINO_IO0_reg_i_1567_0(2) => ARDUINO_IO0_reg_i_1981_n_0,
      ARDUINO_IO0_reg_i_1567_0(1) => ARDUINO_IO0_reg_i_1982_n_0,
      ARDUINO_IO0_reg_i_1567_0(0) => ARDUINO_IO0_reg_i_1983_n_0,
      ARDUINO_IO0_reg_i_1580_0(3) => inst_n_35,
      ARDUINO_IO0_reg_i_1580_0(2) => inst_n_36,
      ARDUINO_IO0_reg_i_1580_0(1) => inst_n_37,
      ARDUINO_IO0_reg_i_1580_0(0) => inst_n_38,
      ARDUINO_IO0_reg_i_1602_0(2) => inst_n_242,
      ARDUINO_IO0_reg_i_1602_0(1) => inst_n_243,
      ARDUINO_IO0_reg_i_1602_0(0) => inst_n_244,
      ARDUINO_IO0_reg_i_162(2) => ARDUINO_IO0_reg_i_176_n_0,
      ARDUINO_IO0_reg_i_162(1) => ARDUINO_IO0_reg_i_177_n_0,
      ARDUINO_IO0_reg_i_162(0) => ARDUINO_IO0_reg_i_178_n_0,
      ARDUINO_IO0_reg_i_1639_0(3) => inst_n_277,
      ARDUINO_IO0_reg_i_1639_0(2) => inst_n_278,
      ARDUINO_IO0_reg_i_1639_0(1) => inst_n_279,
      ARDUINO_IO0_reg_i_1639_0(0) => inst_n_280,
      ARDUINO_IO0_reg_i_165_0(1) => inst_n_123,
      ARDUINO_IO0_reg_i_165_0(0) => inst_n_124,
      ARDUINO_IO0_reg_i_166_0(3) => ARDUINO_IO0_reg_i_606_n_0,
      ARDUINO_IO0_reg_i_166_0(2) => ARDUINO_IO0_reg_i_607_n_0,
      ARDUINO_IO0_reg_i_166_0(1) => ARDUINO_IO0_reg_i_608_n_0,
      ARDUINO_IO0_reg_i_166_0(0) => ARDUINO_IO0_reg_i_609_n_0,
      ARDUINO_IO0_reg_i_1690_0(3) => inst_n_313,
      ARDUINO_IO0_reg_i_1690_0(2) => inst_n_314,
      ARDUINO_IO0_reg_i_1690_0(1) => inst_n_315,
      ARDUINO_IO0_reg_i_1690_0(0) => inst_n_316,
      ARDUINO_IO0_reg_i_170_0(0) => ARDUINO_IO0_reg_i_618_n_0,
      ARDUINO_IO0_reg_i_1711_0(2) => ARDUINO_IO0_reg_i_2014_n_0,
      ARDUINO_IO0_reg_i_1711_0(1) => ARDUINO_IO0_reg_i_2015_n_0,
      ARDUINO_IO0_reg_i_1711_0(0) => ARDUINO_IO0_reg_i_2016_n_0,
      ARDUINO_IO0_reg_i_1711_1(0) => ARDUINO_IO0_reg_i_1917_n_0,
      ARDUINO_IO0_reg_i_1768_0(2) => inst_n_166,
      ARDUINO_IO0_reg_i_1768_0(1) => inst_n_167,
      ARDUINO_IO0_reg_i_1768_0(0) => inst_n_168,
      ARDUINO_IO0_reg_i_178(3) => inst_n_125,
      ARDUINO_IO0_reg_i_178(2) => inst_n_126,
      ARDUINO_IO0_reg_i_178(1) => inst_n_127,
      ARDUINO_IO0_reg_i_178(0) => inst_n_128,
      ARDUINO_IO0_reg_i_1805_0(3) => inst_n_207,
      ARDUINO_IO0_reg_i_1805_0(2) => inst_n_208,
      ARDUINO_IO0_reg_i_1805_0(1) => inst_n_209,
      ARDUINO_IO0_reg_i_1805_0(0) => inst_n_210,
      ARDUINO_IO0_reg_i_181_0(3) => ARDUINO_IO0_reg_i_659_n_0,
      ARDUINO_IO0_reg_i_181_0(2) => ARDUINO_IO0_reg_i_660_n_0,
      ARDUINO_IO0_reg_i_181_0(1) => ARDUINO_IO0_reg_i_661_n_0,
      ARDUINO_IO0_reg_i_181_0(0) => ARDUINO_IO0_reg_i_662_n_0,
      ARDUINO_IO0_reg_i_1826_0(1) => ARDUINO_IO0_reg_i_2036_n_0,
      ARDUINO_IO0_reg_i_1826_0(0) => ARDUINO_IO0_reg_i_2037_n_0,
      ARDUINO_IO0_reg_i_182_0(1) => ARDUINO_IO0_reg_i_664_n_0,
      ARDUINO_IO0_reg_i_182_0(0) => ARDUINO_IO0_reg_i_665_n_0,
      ARDUINO_IO0_reg_i_182_1(1) => ARDUINO_IO0_reg_i_668_n_0,
      ARDUINO_IO0_reg_i_182_1(0) => ARDUINO_IO0_reg_i_669_n_0,
      ARDUINO_IO0_reg_i_182_2(3) => ARDUINO_IO0_reg_i_375_n_0,
      ARDUINO_IO0_reg_i_182_2(2) => ARDUINO_IO0_reg_i_376_n_0,
      ARDUINO_IO0_reg_i_182_2(1) => ARDUINO_IO0_reg_i_377_n_0,
      ARDUINO_IO0_reg_i_182_2(0) => ARDUINO_IO0_reg_i_378_n_0,
      ARDUINO_IO0_reg_i_187_0(3) => inst_n_261,
      ARDUINO_IO0_reg_i_187_0(2) => inst_n_262,
      ARDUINO_IO0_reg_i_187_0(1) => inst_n_263,
      ARDUINO_IO0_reg_i_187_0(0) => inst_n_264,
      ARDUINO_IO0_reg_i_187_1(1) => inst_n_265,
      ARDUINO_IO0_reg_i_187_1(0) => inst_n_266,
      ARDUINO_IO0_reg_i_1892_0(3) => inst_n_309,
      ARDUINO_IO0_reg_i_1892_0(2) => inst_n_310,
      ARDUINO_IO0_reg_i_1892_0(1) => inst_n_311,
      ARDUINO_IO0_reg_i_1892_0(0) => inst_n_312,
      ARDUINO_IO0_reg_i_1964_0(2) => inst_n_204,
      ARDUINO_IO0_reg_i_1964_0(1) => inst_n_205,
      ARDUINO_IO0_reg_i_1964_0(0) => inst_n_206,
      ARDUINO_IO0_reg_i_198_0(3) => ARDUINO_IO0_reg_i_703_n_0,
      ARDUINO_IO0_reg_i_198_0(2) => ARDUINO_IO0_reg_i_704_n_0,
      ARDUINO_IO0_reg_i_198_0(1) => ARDUINO_IO0_reg_i_705_n_0,
      ARDUINO_IO0_reg_i_198_0(0) => ARDUINO_IO0_reg_i_706_n_0,
      ARDUINO_IO0_reg_i_203_0(2) => ARDUINO_IO0_reg_i_710_n_0,
      ARDUINO_IO0_reg_i_203_0(1) => ARDUINO_IO0_reg_i_711_n_0,
      ARDUINO_IO0_reg_i_203_0(0) => ARDUINO_IO0_reg_i_712_n_0,
      ARDUINO_IO0_reg_i_203_1(0) => ARDUINO_IO0_reg_i_408_n_0,
      ARDUINO_IO0_reg_i_221_0(3) => inst_n_297,
      ARDUINO_IO0_reg_i_221_0(2) => inst_n_298,
      ARDUINO_IO0_reg_i_221_0(1) => inst_n_299,
      ARDUINO_IO0_reg_i_221_0(0) => inst_n_300,
      ARDUINO_IO0_reg_i_232_0(3) => ARDUINO_IO0_reg_i_753_n_0,
      ARDUINO_IO0_reg_i_232_0(2) => ARDUINO_IO0_reg_i_754_n_0,
      ARDUINO_IO0_reg_i_232_0(1) => ARDUINO_IO0_reg_i_755_n_0,
      ARDUINO_IO0_reg_i_232_0(0) => ARDUINO_IO0_reg_i_756_n_0,
      ARDUINO_IO0_reg_i_237_0(2) => ARDUINO_IO0_reg_i_760_n_0,
      ARDUINO_IO0_reg_i_237_0(1) => ARDUINO_IO0_reg_i_761_n_0,
      ARDUINO_IO0_reg_i_237_0(0) => ARDUINO_IO0_reg_i_762_n_0,
      ARDUINO_IO0_reg_i_237_1(1) => ARDUINO_IO0_reg_i_463_n_0,
      ARDUINO_IO0_reg_i_237_1(0) => ARDUINO_IO0_reg_i_464_n_0,
      ARDUINO_IO0_reg_i_254_0(1) => inst_n_147,
      ARDUINO_IO0_reg_i_254_0(0) => inst_n_148,
      ARDUINO_IO0_reg_i_255_0(3) => ARDUINO_IO0_reg_i_800_n_0,
      ARDUINO_IO0_reg_i_255_0(2) => ARDUINO_IO0_reg_i_801_n_0,
      ARDUINO_IO0_reg_i_255_0(1) => ARDUINO_IO0_reg_i_802_n_0,
      ARDUINO_IO0_reg_i_255_0(0) => ARDUINO_IO0_reg_i_803_n_0,
      ARDUINO_IO0_reg_i_259_0(0) => ARDUINO_IO0_reg_i_812_n_0,
      ARDUINO_IO0_reg_i_259_1(0) => ARDUINO_IO0_reg_i_523_n_0,
      ARDUINO_IO0_reg_i_267_0(3) => inst_n_149,
      ARDUINO_IO0_reg_i_267_0(2) => inst_n_150,
      ARDUINO_IO0_reg_i_267_0(1) => inst_n_151,
      ARDUINO_IO0_reg_i_267_0(0) => inst_n_152,
      ARDUINO_IO0_reg_i_26_0(3) => ARDUINO_IO0_reg_i_144_n_0,
      ARDUINO_IO0_reg_i_26_0(2) => ARDUINO_IO0_reg_i_145_n_0,
      ARDUINO_IO0_reg_i_26_0(1) => ARDUINO_IO0_reg_i_146_n_0,
      ARDUINO_IO0_reg_i_26_0(0) => ARDUINO_IO0_reg_i_147_n_0,
      ARDUINO_IO0_reg_i_272_0(3) => inst_n_357,
      ARDUINO_IO0_reg_i_272_0(2) => inst_n_358,
      ARDUINO_IO0_reg_i_272_0(1) => inst_n_359,
      ARDUINO_IO0_reg_i_272_0(0) => inst_n_360,
      ARDUINO_IO0_reg_i_286_0(3) => ARDUINO_IO0_reg_i_865_n_0,
      ARDUINO_IO0_reg_i_286_0(2) => ARDUINO_IO0_reg_i_866_n_0,
      ARDUINO_IO0_reg_i_286_0(1) => ARDUINO_IO0_reg_i_867_n_0,
      ARDUINO_IO0_reg_i_286_0(0) => ARDUINO_IO0_reg_i_868_n_0,
      ARDUINO_IO0_reg_i_331_0(0) => inst_n_340,
      ARDUINO_IO0_reg_i_336_0(3) => inst_n_185,
      ARDUINO_IO0_reg_i_336_0(2) => inst_n_186,
      ARDUINO_IO0_reg_i_336_0(1) => inst_n_187,
      ARDUINO_IO0_reg_i_336_0(0) => inst_n_188,
      ARDUINO_IO0_reg_i_336_1(1) => inst_n_189,
      ARDUINO_IO0_reg_i_336_1(0) => inst_n_190,
      ARDUINO_IO0_reg_i_347_0(3) => ARDUINO_IO0_reg_i_917_n_0,
      ARDUINO_IO0_reg_i_347_0(2) => ARDUINO_IO0_reg_i_918_n_0,
      ARDUINO_IO0_reg_i_347_0(1) => ARDUINO_IO0_reg_i_919_n_0,
      ARDUINO_IO0_reg_i_347_0(0) => ARDUINO_IO0_reg_i_920_n_0,
      ARDUINO_IO0_reg_i_34_0(3) => ARDUINO_IO0_reg_i_199_n_0,
      ARDUINO_IO0_reg_i_34_0(2) => ARDUINO_IO0_reg_i_200_n_0,
      ARDUINO_IO0_reg_i_34_0(1) => ARDUINO_IO0_reg_i_201_n_0,
      ARDUINO_IO0_reg_i_34_0(0) => ARDUINO_IO0_reg_i_202_n_0,
      ARDUINO_IO0_reg_i_352_0(2) => ARDUINO_IO0_reg_i_924_n_0,
      ARDUINO_IO0_reg_i_352_0(1) => ARDUINO_IO0_reg_i_925_n_0,
      ARDUINO_IO0_reg_i_352_0(0) => ARDUINO_IO0_reg_i_926_n_0,
      ARDUINO_IO0_reg_i_35_0(1) => ARDUINO_IO0_reg_i_204_n_0,
      ARDUINO_IO0_reg_i_35_0(0) => ARDUINO_IO0_reg_i_205_n_0,
      ARDUINO_IO0_reg_i_35_1(1) => ARDUINO_IO0_reg_i_208_n_0,
      ARDUINO_IO0_reg_i_35_1(0) => ARDUINO_IO0_reg_i_209_n_0,
      ARDUINO_IO0_reg_i_35_2(3) => ARDUINO_IO0_reg_i_89_n_0,
      ARDUINO_IO0_reg_i_35_2(2) => ARDUINO_IO0_reg_i_90_n_0,
      ARDUINO_IO0_reg_i_35_2(1) => ARDUINO_IO0_reg_i_91_n_0,
      ARDUINO_IO0_reg_i_35_2(0) => ARDUINO_IO0_reg_i_92_n_0,
      ARDUINO_IO0_reg_i_366(2) => ARDUINO_IO0_reg_i_380_n_0,
      ARDUINO_IO0_reg_i_366(1) => ARDUINO_IO0_reg_i_381_n_0,
      ARDUINO_IO0_reg_i_366(0) => ARDUINO_IO0_reg_i_382_n_0,
      ARDUINO_IO0_reg_i_369_0(1) => inst_n_129,
      ARDUINO_IO0_reg_i_369_0(0) => inst_n_130,
      ARDUINO_IO0_reg_i_36_0(3) => ARDUINO_IO0_reg_i_124_n_4,
      ARDUINO_IO0_reg_i_36_0(2) => ARDUINO_IO0_reg_i_124_n_5,
      ARDUINO_IO0_reg_i_36_0(1) => ARDUINO_IO0_reg_i_124_n_6,
      ARDUINO_IO0_reg_i_36_0(0) => ARDUINO_IO0_reg_i_124_n_7,
      ARDUINO_IO0_reg_i_36_1(2) => ARDUINO_IO0_reg_i_112_n_0,
      ARDUINO_IO0_reg_i_36_1(1) => ARDUINO_IO0_reg_i_113_n_0,
      ARDUINO_IO0_reg_i_36_1(0) => ARDUINO_IO0_reg_i_114_n_0,
      ARDUINO_IO0_reg_i_370_0(3) => ARDUINO_IO0_reg_i_959_n_0,
      ARDUINO_IO0_reg_i_370_0(2) => ARDUINO_IO0_reg_i_960_n_0,
      ARDUINO_IO0_reg_i_370_0(1) => ARDUINO_IO0_reg_i_961_n_0,
      ARDUINO_IO0_reg_i_370_0(0) => ARDUINO_IO0_reg_i_962_n_0,
      ARDUINO_IO0_reg_i_374_0(0) => ARDUINO_IO0_reg_i_971_n_0,
      ARDUINO_IO0_reg_i_382(3) => inst_n_131,
      ARDUINO_IO0_reg_i_382(2) => inst_n_132,
      ARDUINO_IO0_reg_i_382(1) => inst_n_133,
      ARDUINO_IO0_reg_i_382(0) => inst_n_134,
      ARDUINO_IO0_reg_i_387_0(3) => inst_n_257,
      ARDUINO_IO0_reg_i_387_0(2) => inst_n_258,
      ARDUINO_IO0_reg_i_387_0(1) => inst_n_259,
      ARDUINO_IO0_reg_i_387_0(0) => inst_n_260,
      ARDUINO_IO0_reg_i_38_0(3) => ARDUINO_IO0_reg_i_179_n_4,
      ARDUINO_IO0_reg_i_38_0(2) => ARDUINO_IO0_reg_i_179_n_5,
      ARDUINO_IO0_reg_i_38_0(1) => ARDUINO_IO0_reg_i_179_n_6,
      ARDUINO_IO0_reg_i_38_0(0) => ARDUINO_IO0_reg_i_179_n_7,
      ARDUINO_IO0_reg_i_38_1(2) => ARDUINO_IO0_reg_i_167_n_0,
      ARDUINO_IO0_reg_i_38_1(1) => ARDUINO_IO0_reg_i_168_n_0,
      ARDUINO_IO0_reg_i_38_1(0) => ARDUINO_IO0_reg_i_169_n_0,
      ARDUINO_IO0_reg_i_400_0(3) => ARDUINO_IO0_reg_i_1014_n_0,
      ARDUINO_IO0_reg_i_400_0(2) => ARDUINO_IO0_reg_i_1015_n_0,
      ARDUINO_IO0_reg_i_400_0(1) => ARDUINO_IO0_reg_i_1016_n_0,
      ARDUINO_IO0_reg_i_400_0(0) => ARDUINO_IO0_reg_i_1017_n_0,
      ARDUINO_IO0_reg_i_429_0(2) => inst_n_239,
      ARDUINO_IO0_reg_i_429_0(1) => inst_n_240,
      ARDUINO_IO0_reg_i_429_0(0) => inst_n_241,
      ARDUINO_IO0_reg_i_436_0(2) => inst_n_236,
      ARDUINO_IO0_reg_i_436_0(1) => inst_n_237,
      ARDUINO_IO0_reg_i_436_0(0) => inst_n_238,
      ARDUINO_IO0_reg_i_441_0(3) => inst_n_293,
      ARDUINO_IO0_reg_i_441_0(2) => inst_n_294,
      ARDUINO_IO0_reg_i_441_0(1) => inst_n_295,
      ARDUINO_IO0_reg_i_441_0(0) => inst_n_296,
      ARDUINO_IO0_reg_i_455_0(3) => ARDUINO_IO0_reg_i_1064_n_0,
      ARDUINO_IO0_reg_i_455_0(2) => ARDUINO_IO0_reg_i_1065_n_0,
      ARDUINO_IO0_reg_i_455_0(1) => ARDUINO_IO0_reg_i_1066_n_0,
      ARDUINO_IO0_reg_i_455_0(0) => ARDUINO_IO0_reg_i_1067_n_0,
      ARDUINO_IO0_reg_i_4_0(3) => ARDUINO_IO0_reg_i_32_n_4,
      ARDUINO_IO0_reg_i_4_0(2) => ARDUINO_IO0_reg_i_32_n_5,
      ARDUINO_IO0_reg_i_4_0(1) => ARDUINO_IO0_reg_i_32_n_6,
      ARDUINO_IO0_reg_i_4_0(0) => ARDUINO_IO0_reg_i_32_n_7,
      ARDUINO_IO0_reg_i_4_1(3) => ARDUINO_IO0_reg_i_24_n_4,
      ARDUINO_IO0_reg_i_4_1(2) => ARDUINO_IO0_reg_i_24_n_5,
      ARDUINO_IO0_reg_i_4_1(1) => ARDUINO_IO0_reg_i_24_n_6,
      ARDUINO_IO0_reg_i_4_1(0) => ARDUINO_IO0_reg_i_24_n_7,
      ARDUINO_IO0_reg_i_500_0(0) => inst_n_276,
      ARDUINO_IO0_reg_i_505_0(3) => inst_n_329,
      ARDUINO_IO0_reg_i_505_0(2) => inst_n_330,
      ARDUINO_IO0_reg_i_505_0(1) => inst_n_331,
      ARDUINO_IO0_reg_i_505_0(0) => inst_n_332,
      ARDUINO_IO0_reg_i_516_0(3) => ARDUINO_IO0_reg_i_1116_n_0,
      ARDUINO_IO0_reg_i_516_0(2) => ARDUINO_IO0_reg_i_1117_n_0,
      ARDUINO_IO0_reg_i_516_0(1) => ARDUINO_IO0_reg_i_1118_n_0,
      ARDUINO_IO0_reg_i_516_0(0) => ARDUINO_IO0_reg_i_1119_n_0,
      ARDUINO_IO0_reg_i_51_0(3) => ARDUINO_IO0_reg_i_233_n_0,
      ARDUINO_IO0_reg_i_51_0(2) => ARDUINO_IO0_reg_i_234_n_0,
      ARDUINO_IO0_reg_i_51_0(1) => ARDUINO_IO0_reg_i_235_n_0,
      ARDUINO_IO0_reg_i_51_0(0) => ARDUINO_IO0_reg_i_236_n_0,
      ARDUINO_IO0_reg_i_521_0(2) => ARDUINO_IO0_reg_i_1123_n_0,
      ARDUINO_IO0_reg_i_521_0(1) => ARDUINO_IO0_reg_i_1124_n_0,
      ARDUINO_IO0_reg_i_521_0(0) => ARDUINO_IO0_reg_i_1125_n_0,
      ARDUINO_IO0_reg_i_521_1(0) => ARDUINO_IO0_reg_i_807_n_0,
      ARDUINO_IO0_reg_i_539_0(3) => inst_n_353,
      ARDUINO_IO0_reg_i_539_0(2) => inst_n_354,
      ARDUINO_IO0_reg_i_539_0(1) => inst_n_355,
      ARDUINO_IO0_reg_i_539_0(0) => inst_n_356,
      ARDUINO_IO0_reg_i_560_0(3) => ARDUINO_IO0_reg_i_1165_n_0,
      ARDUINO_IO0_reg_i_560_0(2) => ARDUINO_IO0_reg_i_1166_n_0,
      ARDUINO_IO0_reg_i_560_0(1) => ARDUINO_IO0_reg_i_1167_n_0,
      ARDUINO_IO0_reg_i_560_0(0) => ARDUINO_IO0_reg_i_1168_n_0,
      ARDUINO_IO0_reg_i_572_0(0) => ARDUINO_IO0_reg_i_1176_n_0,
      ARDUINO_IO0_reg_i_577_0(0) => inst_n_339,
      ARDUINO_IO0_reg_i_57_0(1) => inst_n_135,
      ARDUINO_IO0_reg_i_57_0(0) => inst_n_136,
      ARDUINO_IO0_reg_i_58_0(3) => ARDUINO_IO0_reg_i_287_n_0,
      ARDUINO_IO0_reg_i_58_0(2) => ARDUINO_IO0_reg_i_288_n_0,
      ARDUINO_IO0_reg_i_58_0(1) => ARDUINO_IO0_reg_i_289_n_0,
      ARDUINO_IO0_reg_i_58_0(0) => ARDUINO_IO0_reg_i_290_n_0,
      ARDUINO_IO0_reg_i_592_0(3) => inst_n_181,
      ARDUINO_IO0_reg_i_592_0(2) => inst_n_182,
      ARDUINO_IO0_reg_i_592_0(1) => inst_n_183,
      ARDUINO_IO0_reg_i_592_0(0) => inst_n_184,
      ARDUINO_IO0_reg_i_605_0(3) => ARDUINO_IO0_reg_i_1221_n_0,
      ARDUINO_IO0_reg_i_605_0(2) => ARDUINO_IO0_reg_i_1222_n_0,
      ARDUINO_IO0_reg_i_605_0(1) => ARDUINO_IO0_reg_i_1223_n_0,
      ARDUINO_IO0_reg_i_605_0(0) => ARDUINO_IO0_reg_i_1224_n_0,
      ARDUINO_IO0_reg_i_62_0(0) => ARDUINO_IO0_reg_i_299_n_0,
      ARDUINO_IO0_reg_i_62_1(0) => ARDUINO_IO0_reg_i_150_n_0,
      ARDUINO_IO0_reg_i_635_0(2) => inst_n_163,
      ARDUINO_IO0_reg_i_635_0(1) => inst_n_164,
      ARDUINO_IO0_reg_i_635_0(0) => inst_n_165,
      ARDUINO_IO0_reg_i_642_0(2) => inst_n_160,
      ARDUINO_IO0_reg_i_642_0(1) => inst_n_161,
      ARDUINO_IO0_reg_i_642_0(0) => inst_n_162,
      ARDUINO_IO0_reg_i_647_0(3) => inst_n_223,
      ARDUINO_IO0_reg_i_647_0(2) => inst_n_224,
      ARDUINO_IO0_reg_i_647_0(1) => inst_n_225,
      ARDUINO_IO0_reg_i_647_0(0) => inst_n_226,
      ARDUINO_IO0_reg_i_647_1(1) => inst_n_227,
      ARDUINO_IO0_reg_i_647_1(0) => inst_n_228,
      ARDUINO_IO0_reg_i_658_0(3) => ARDUINO_IO0_reg_i_1280_n_0,
      ARDUINO_IO0_reg_i_658_0(2) => ARDUINO_IO0_reg_i_1281_n_0,
      ARDUINO_IO0_reg_i_658_0(1) => ARDUINO_IO0_reg_i_1282_n_0,
      ARDUINO_IO0_reg_i_658_0(0) => ARDUINO_IO0_reg_i_1283_n_0,
      ARDUINO_IO0_reg_i_663_0(2) => ARDUINO_IO0_reg_i_1287_n_0,
      ARDUINO_IO0_reg_i_663_0(1) => ARDUINO_IO0_reg_i_1288_n_0,
      ARDUINO_IO0_reg_i_663_0(0) => ARDUINO_IO0_reg_i_1289_n_0,
      ARDUINO_IO0_reg_i_663_1(0) => ARDUINO_IO0_reg_i_966_n_0,
      ARDUINO_IO0_reg_i_681_0(3) => inst_n_253,
      ARDUINO_IO0_reg_i_681_0(2) => inst_n_254,
      ARDUINO_IO0_reg_i_681_0(1) => inst_n_255,
      ARDUINO_IO0_reg_i_681_0(0) => inst_n_256,
      ARDUINO_IO0_reg_i_702_0(3) => ARDUINO_IO0_reg_i_1325_n_0,
      ARDUINO_IO0_reg_i_702_0(2) => ARDUINO_IO0_reg_i_1326_n_0,
      ARDUINO_IO0_reg_i_702_0(1) => ARDUINO_IO0_reg_i_1327_n_0,
      ARDUINO_IO0_reg_i_702_0(0) => ARDUINO_IO0_reg_i_1328_n_0,
      ARDUINO_IO0_reg_i_70_0(3) => inst_n_137,
      ARDUINO_IO0_reg_i_70_0(2) => inst_n_138,
      ARDUINO_IO0_reg_i_70_0(1) => inst_n_139,
      ARDUINO_IO0_reg_i_70_0(0) => inst_n_140,
      ARDUINO_IO0_reg_i_718_0(0) => inst_n_235,
      ARDUINO_IO0_reg_i_731_0(3) => inst_n_289,
      ARDUINO_IO0_reg_i_731_0(2) => inst_n_290,
      ARDUINO_IO0_reg_i_731_0(1) => inst_n_291,
      ARDUINO_IO0_reg_i_731_0(0) => inst_n_292,
      ARDUINO_IO0_reg_i_752_0(3) => ARDUINO_IO0_reg_i_1370_n_0,
      ARDUINO_IO0_reg_i_752_0(2) => ARDUINO_IO0_reg_i_1371_n_0,
      ARDUINO_IO0_reg_i_752_0(1) => ARDUINO_IO0_reg_i_1372_n_0,
      ARDUINO_IO0_reg_i_752_0(0) => ARDUINO_IO0_reg_i_1373_n_0,
      ARDUINO_IO0_reg_i_764_0(0) => ARDUINO_IO0_reg_i_1381_n_0,
      ARDUINO_IO0_reg_i_770_0(0) => inst_n_275,
      ARDUINO_IO0_reg_i_77_0(3) => ARDUINO_IO0_reg_i_348_n_0,
      ARDUINO_IO0_reg_i_77_0(2) => ARDUINO_IO0_reg_i_349_n_0,
      ARDUINO_IO0_reg_i_77_0(1) => ARDUINO_IO0_reg_i_350_n_0,
      ARDUINO_IO0_reg_i_77_0(0) => ARDUINO_IO0_reg_i_351_n_0,
      ARDUINO_IO0_reg_i_785_0(3) => inst_n_325,
      ARDUINO_IO0_reg_i_785_0(2) => inst_n_326,
      ARDUINO_IO0_reg_i_785_0(1) => inst_n_327,
      ARDUINO_IO0_reg_i_785_0(0) => inst_n_328,
      ARDUINO_IO0_reg_i_78_0(1) => ARDUINO_IO0_reg_i_353_n_0,
      ARDUINO_IO0_reg_i_78_0(0) => ARDUINO_IO0_reg_i_354_n_0,
      ARDUINO_IO0_reg_i_78_1(1) => ARDUINO_IO0_reg_i_357_n_0,
      ARDUINO_IO0_reg_i_78_1(0) => ARDUINO_IO0_reg_i_358_n_0,
      ARDUINO_IO0_reg_i_78_2(3) => ARDUINO_IO0_reg_i_171_n_0,
      ARDUINO_IO0_reg_i_78_2(2) => ARDUINO_IO0_reg_i_172_n_0,
      ARDUINO_IO0_reg_i_78_2(1) => ARDUINO_IO0_reg_i_173_n_0,
      ARDUINO_IO0_reg_i_78_2(0) => ARDUINO_IO0_reg_i_174_n_0,
      ARDUINO_IO0_reg_i_799_0(3) => ARDUINO_IO0_reg_i_1426_n_0,
      ARDUINO_IO0_reg_i_799_0(2) => ARDUINO_IO0_reg_i_1427_n_0,
      ARDUINO_IO0_reg_i_799_0(1) => ARDUINO_IO0_reg_i_1428_n_0,
      ARDUINO_IO0_reg_i_799_0(0) => ARDUINO_IO0_reg_i_1429_n_0,
      ARDUINO_IO0_reg_i_80(2) => ARDUINO_IO0_reg_i_94_n_0,
      ARDUINO_IO0_reg_i_80(1) => ARDUINO_IO0_reg_i_95_n_0,
      ARDUINO_IO0_reg_i_80(0) => ARDUINO_IO0_reg_i_96_n_0,
      ARDUINO_IO0_reg_i_83_0(1) => inst_n_117,
      ARDUINO_IO0_reg_i_83_0(0) => inst_n_118,
      ARDUINO_IO0_reg_i_844_0(0) => inst_n_308,
      ARDUINO_IO0_reg_i_849_0(3) => inst_n_349,
      ARDUINO_IO0_reg_i_849_0(2) => inst_n_350,
      ARDUINO_IO0_reg_i_849_0(1) => inst_n_351,
      ARDUINO_IO0_reg_i_849_0(0) => inst_n_352,
      ARDUINO_IO0_reg_i_84_0(3) => ARDUINO_IO0_reg_i_401_n_0,
      ARDUINO_IO0_reg_i_84_0(2) => ARDUINO_IO0_reg_i_402_n_0,
      ARDUINO_IO0_reg_i_84_0(1) => ARDUINO_IO0_reg_i_403_n_0,
      ARDUINO_IO0_reg_i_84_0(0) => ARDUINO_IO0_reg_i_404_n_0,
      ARDUINO_IO0_reg_i_864_0(1) => ARDUINO_IO0_reg_i_1474_n_0,
      ARDUINO_IO0_reg_i_864_0(0) => ARDUINO_IO0_reg_i_1475_n_0,
      ARDUINO_IO0_reg_i_869_0(0) => ARDUINO_IO0_reg_i_1486_n_0,
      ARDUINO_IO0_reg_i_869_1(1) => ARDUINO_IO0_reg_i_1171_n_0,
      ARDUINO_IO0_reg_i_869_1(0) => ARDUINO_IO0_reg_i_1172_n_0,
      ARDUINO_IO0_reg_i_877_0(3) => inst_n_105,
      ARDUINO_IO0_reg_i_877_0(2) => inst_n_106,
      ARDUINO_IO0_reg_i_877_0(1) => inst_n_107,
      ARDUINO_IO0_reg_i_877_0(0) => inst_n_108,
      ARDUINO_IO0_reg_i_88_0(0) => ARDUINO_IO0_reg_i_413_n_0,
      ARDUINO_IO0_reg_i_890_0(0) => inst_n_97,
      ARDUINO_IO0_reg_i_895_0(3) => inst_n_177,
      ARDUINO_IO0_reg_i_895_0(2) => inst_n_178,
      ARDUINO_IO0_reg_i_895_0(1) => inst_n_179,
      ARDUINO_IO0_reg_i_895_0(0) => inst_n_180,
      ARDUINO_IO0_reg_i_916_0(3) => ARDUINO_IO0_reg_i_1524_n_0,
      ARDUINO_IO0_reg_i_916_0(2) => ARDUINO_IO0_reg_i_1525_n_0,
      ARDUINO_IO0_reg_i_916_0(1) => ARDUINO_IO0_reg_i_1526_n_0,
      ARDUINO_IO0_reg_i_916_0(0) => ARDUINO_IO0_reg_i_1527_n_0,
      ARDUINO_IO0_reg_i_932_0(0) => inst_n_159,
      ARDUINO_IO0_reg_i_945_0(3) => inst_n_219,
      ARDUINO_IO0_reg_i_945_0(2) => inst_n_220,
      ARDUINO_IO0_reg_i_945_0(1) => inst_n_221,
      ARDUINO_IO0_reg_i_945_0(0) => inst_n_222,
      ARDUINO_IO0_reg_i_958_0(3) => ARDUINO_IO0_reg_i_1568_n_0,
      ARDUINO_IO0_reg_i_958_0(2) => ARDUINO_IO0_reg_i_1569_n_0,
      ARDUINO_IO0_reg_i_958_0(1) => ARDUINO_IO0_reg_i_1570_n_0,
      ARDUINO_IO0_reg_i_958_0(0) => ARDUINO_IO0_reg_i_1571_n_0,
      ARDUINO_IO0_reg_i_96(3) => inst_n_119,
      ARDUINO_IO0_reg_i_96(2) => inst_n_120,
      ARDUINO_IO0_reg_i_96(1) => inst_n_121,
      ARDUINO_IO0_reg_i_96(0) => inst_n_122,
      ARDUINO_IO0_reg_i_97_0(2) => ARDUINO_IO0_reg_i_256_n_0,
      ARDUINO_IO0_reg_i_97_0(1) => ARDUINO_IO0_reg_i_257_n_0,
      ARDUINO_IO0_reg_i_97_0(0) => ARDUINO_IO0_reg_i_258_n_0,
      ARDUINO_IO0_reg_i_986_0(2) => inst_n_201,
      ARDUINO_IO0_reg_i_986_0(1) => inst_n_202,
      ARDUINO_IO0_reg_i_986_0(0) => inst_n_203,
      ARDUINO_IO0_reg_i_993_0(2) => inst_n_198,
      ARDUINO_IO0_reg_i_993_0(1) => inst_n_199,
      ARDUINO_IO0_reg_i_993_0(0) => inst_n_200,
      ARDUINO_IO0_reg_i_998_0(3) => inst_n_249,
      ARDUINO_IO0_reg_i_998_0(2) => inst_n_250,
      ARDUINO_IO0_reg_i_998_0(1) => inst_n_251,
      ARDUINO_IO0_reg_i_998_0(0) => inst_n_252,
      ARDUINO_IO0_reg_i_99_0(2) => ARDUINO_IO0_reg_i_371_n_0,
      ARDUINO_IO0_reg_i_99_0(1) => ARDUINO_IO0_reg_i_372_n_0,
      ARDUINO_IO0_reg_i_99_0(0) => ARDUINO_IO0_reg_i_373_n_0,
      ARDUINO_IO1 => ARDUINO_IO1,
      ARDUINO_IO10 => ARDUINO_IO10,
      ARDUINO_IO11 => ARDUINO_IO11,
      ARDUINO_IO12 => ARDUINO_IO12,
      ARDUINO_IO2 => ARDUINO_IO2,
      ARDUINO_IO3 => ARDUINO_IO3,
      ARDUINO_IO4 => ARDUINO_IO4,
      ARDUINO_IO5 => ARDUINO_IO5,
      ARDUINO_IO6 => ARDUINO_IO6,
      ARDUINO_IO7 => ARDUINO_IO7,
      ARDUINO_IO8 => ARDUINO_IO8,
      ARDUINO_IO9 => ARDUINO_IO9,
      CLK => CLK,
      CO(0) => inst_n_26,
      DI(0) => ARDUINO_IO0_reg_i_613_n_0,
      O(2) => inst_n_13,
      O(1) => inst_n_14,
      O(0) => inst_n_15,
      PL_LED_G => PL_LED_G,
      PL_LED_R => PL_LED_R,
      S(1) => ARDUINO_IO0_reg_i_1957_n_0,
      S(0) => ARDUINO_IO0_reg_i_1958_n_0,
      \hour_al_reg[1]_0\(2) => inst_n_29,
      \hour_al_reg[1]_0\(1) => inst_n_30,
      \hour_al_reg[1]_0\(0) => inst_n_31,
      \hour_al_reg[1]_1\(2) => inst_n_32,
      \hour_al_reg[1]_1\(1) => inst_n_33,
      \hour_al_reg[1]_1\(0) => inst_n_34,
      \hour_al_reg[1]_2\(2) => inst_n_39,
      \hour_al_reg[1]_2\(1) => inst_n_40,
      \hour_al_reg[1]_2\(0) => inst_n_41,
      \hour_al_reg[1]_3\(0) => inst_n_42,
      \hour_al_reg[1]_4\(2) => inst_n_194,
      \hour_al_reg[1]_4\(1) => inst_n_195,
      \hour_al_reg[1]_4\(0) => inst_n_196,
      \hour_al_reg[2]_0\(1) => inst_n_43,
      \hour_al_reg[2]_0\(0) => inst_n_44,
      \hour_al_reg[3]_0\(2) => inst_n_191,
      \hour_al_reg[3]_0\(1) => inst_n_192,
      \hour_al_reg[3]_0\(0) => inst_n_193,
      \hour_reg[1]_0\(2) => inst_n_45,
      \hour_reg[1]_0\(1) => inst_n_46,
      \hour_reg[1]_0\(0) => inst_n_47,
      \hour_reg[1]_1\(2) => inst_n_48,
      \hour_reg[1]_1\(1) => inst_n_49,
      \hour_reg[1]_1\(0) => inst_n_50,
      \hour_reg[1]_2\(2) => inst_n_55,
      \hour_reg[1]_2\(1) => inst_n_56,
      \hour_reg[1]_2\(0) => inst_n_57,
      \hour_reg[1]_3\(0) => inst_n_58,
      \hour_reg[1]_4\(2) => inst_n_232,
      \hour_reg[1]_4\(1) => inst_n_233,
      \hour_reg[1]_4\(0) => inst_n_234,
      \hour_reg[2]_0\(2) => inst_n_229,
      \hour_reg[2]_0\(1) => inst_n_230,
      \hour_reg[2]_0\(0) => inst_n_231,
      \hour_reg[3]_0\(1) => inst_n_59,
      \hour_reg[3]_0\(0) => inst_n_60,
      \min_al_reg[1]_0\(2) => inst_n_79,
      \min_al_reg[1]_0\(1) => inst_n_80,
      \min_al_reg[1]_0\(0) => inst_n_81,
      \min_al_reg[1]_1\(2) => inst_n_90,
      \min_al_reg[1]_1\(1) => inst_n_91,
      \min_al_reg[1]_1\(0) => inst_n_92,
      \min_al_reg[1]_2\(0) => inst_n_301,
      \min_al_reg[1]_3\(0) => inst_n_304,
      \min_al_reg[1]_4\(0) => inst_n_306,
      \min_al_reg[2]_0\(1) => inst_n_93,
      \min_al_reg[2]_0\(0) => inst_n_94,
      \min_al_reg[2]_1\(1) => inst_n_95,
      \min_al_reg[2]_1\(0) => inst_n_96,
      \min_al_reg[5]_0\(3) => inst_n_82,
      \min_al_reg[5]_0\(2) => inst_n_83,
      \min_al_reg[5]_0\(1) => inst_n_84,
      \min_al_reg[5]_0\(0) => inst_n_85,
      \min_al_reg[5]_1\(1) => inst_n_302,
      \min_al_reg[5]_1\(0) => inst_n_303,
      \min_al_reg[5]_2\(0) => inst_n_305,
      \min_cd_reg[1]_0\(2) => inst_n_23,
      \min_cd_reg[1]_0\(1) => inst_n_24,
      \min_cd_reg[1]_0\(0) => inst_n_25,
      \min_cd_reg[3]_0\(2) => inst_n_153,
      \min_cd_reg[3]_0\(1) => inst_n_154,
      \min_cd_reg[3]_0\(0) => inst_n_155,
      \min_cd_reg[4]_0\(2) => inst_n_16,
      \min_cd_reg[4]_0\(1) => inst_n_17,
      \min_cd_reg[4]_0\(0) => inst_n_18,
      \min_cd_reg[4]_1\(1) => inst_n_27,
      \min_cd_reg[4]_1\(0) => inst_n_28,
      \min_cd_reg[4]_2\(2) => inst_n_156,
      \min_cd_reg[4]_2\(1) => inst_n_157,
      \min_cd_reg[4]_2\(0) => inst_n_158,
      \min_reg[1]_0\(1) => inst_n_112,
      \min_reg[1]_0\(0) => inst_n_113,
      \min_reg[1]_1\(1) => inst_n_114,
      \min_reg[1]_1\(0) => inst_n_115,
      \min_reg[1]_2\(0) => inst_n_333,
      \min_reg[1]_3\(0) => inst_n_336,
      \min_reg[1]_4\(0) => inst_n_338,
      \min_reg[2]_0\(2) => inst_n_98,
      \min_reg[2]_0\(1) => inst_n_99,
      \min_reg[2]_0\(0) => inst_n_100,
      \min_reg[2]_1\(2) => inst_n_109,
      \min_reg[2]_1\(1) => inst_n_110,
      \min_reg[2]_1\(0) => inst_n_111,
      \min_reg[5]_0\(3) => inst_n_101,
      \min_reg[5]_0\(2) => inst_n_102,
      \min_reg[5]_0\(1) => inst_n_103,
      \min_reg[5]_0\(0) => inst_n_104,
      \min_reg[5]_1\(1) => inst_n_334,
      \min_reg[5]_1\(0) => inst_n_335,
      \min_reg[5]_2\(0) => inst_n_337,
      \sec_cd_reg[2]_0\(2) => inst_n_62,
      \sec_cd_reg[2]_0\(1) => inst_n_63,
      \sec_cd_reg[2]_0\(0) => inst_n_64,
      \sec_cd_reg[2]_1\(2) => inst_n_73,
      \sec_cd_reg[2]_1\(1) => inst_n_74,
      \sec_cd_reg[2]_1\(0) => inst_n_75,
      \sec_cd_reg[2]_2\(1) => inst_n_76,
      \sec_cd_reg[2]_2\(0) => inst_n_77,
      \sec_cd_reg[2]_3\(0) => inst_n_267,
      \sec_cd_reg[2]_4\(0) => inst_n_270,
      \sec_cd_reg[2]_5\(1) => inst_n_271,
      \sec_cd_reg[2]_5\(0) => inst_n_272,
      \sec_cd_reg[2]_6\(0) => inst_n_274,
      \sec_cd_reg[4]_0\(3) => inst_n_65,
      \sec_cd_reg[4]_0\(2) => inst_n_66,
      \sec_cd_reg[4]_0\(1) => inst_n_67,
      \sec_cd_reg[4]_0\(0) => inst_n_68,
      \sec_cd_reg[4]_1\(1) => inst_n_268,
      \sec_cd_reg[4]_1\(0) => inst_n_269,
      \sec_cd_reg[4]_2\(0) => inst_n_273
    );
end STRUCTURE;
