TimeQuest Timing Analyzer report for matrizbotones
Thu Nov 27 15:42:27 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[1]'
 13. Slow 1200mV 85C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[1]'
 15. Slow 1200mV 85C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[1]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[1]'
 37. Slow 1200mV 0C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[1]'
 39. Slow 1200mV 0C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[1]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Output Enable Times
 50. Minimum Output Enable Times
 51. Output Disable Times
 52. Minimum Output Disable Times
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[1]'
 60. Fast 1200mV 0C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[1]'
 62. Fast 1200mV 0C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[0]'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[1]'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Output Enable Times
 73. Minimum Output Enable Times
 74. Output Disable Times
 75. Minimum Output Disable Times
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Progagation Delay
 83. Minimum Progagation Delay
 84. Board Trace Model Assignments
 85. Input Transition Times
 86. Signal Integrity Metrics (Slow 1200mv 0c Model)
 87. Signal Integrity Metrics (Slow 1200mv 85c Model)
 88. Signal Integrity Metrics (Fast 1200mv 0c Model)
 89. Setup Transfers
 90. Hold Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; matrizbotones                                                     ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE22F17C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------+-----------+------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period     ; Frequency ; Rise  ; Fall       ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; clk                                               ; Base      ; 20.000     ; 50.0 MHz  ; 0.000 ; 10.000     ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { clk }                                               ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 20000.000  ; 0.05 MHz  ; 0.000 ; 10000.000  ; 50.00      ; 1000      ; 1           ;       ;        ;           ;            ; false    ; clk    ; inst7|altpll_component|auto_generated|pll1|inclk[0] ; { inst7|altpll_component|auto_generated|pll1|clk[0] } ;
; inst7|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 200000.000 ; 0.01 MHz  ; 0.000 ; 100000.000 ; 50.00      ; 10000     ; 1           ;       ;        ;           ;            ; false    ; clk    ; inst7|altpll_component|auto_generated|pll1|inclk[0] ; { inst7|altpll_component|auto_generated|pll1|clk[1] } ;
+---------------------------------------------------+-----------+------------+-----------+-------+------------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 933.71 MHz ; 500.0 MHz       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; limit due to minimum period restriction (tmin) ;
; 958.77 MHz ; 500.0 MHz       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                           ;
+---------------------------------------------------+-----------+---------------+
; Clock                                             ; Slack     ; End Point TNS ;
+---------------------------------------------------+-----------+---------------+
; inst7|altpll_component|auto_generated|pll1|clk[1] ; 19997.215 ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; 19998.957 ; 0.000         ;
+---------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.358 ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.383 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                             ;
+---------------------------------------------------+-----------+---------------+
; Clock                                             ; Slack     ; End Point TNS ;
+---------------------------------------------------+-----------+---------------+
; clk                                               ; 9.835     ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; 9999.746  ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[1] ; 99999.746 ; 0.000         ;
+---------------------------------------------------+-----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                             ;
+------------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node                         ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+------------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 19997.215  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.628      ;
; 19997.216  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.627      ;
; 19997.222  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.621      ;
; 19997.318  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.525      ;
; 19997.319  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.524      ;
; 19997.322  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.521      ;
; 19997.323  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.520      ;
; 19997.323  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.520      ;
; 19997.325  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.518      ;
; 19997.329  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.514      ;
; 19997.359  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.484      ;
; 19997.360  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.483      ;
; 19997.363  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.480      ;
; 19997.366  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.477      ;
; 19997.396  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.447      ;
; 19997.397  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.446      ;
; 19997.397  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.446      ;
; 19997.400  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.443      ;
; 19997.410  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.433      ;
; 19997.412  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.431      ;
; 19997.414  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.429      ;
; 19997.419  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.424      ;
; 19997.432  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.411      ;
; 19997.462  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.381      ;
; 19997.463  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.380      ;
; 19997.466  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.377      ;
; 19997.469  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.374      ;
; 19997.474  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.369      ;
; 19997.484  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.359      ;
; 19997.486  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.357      ;
; 19997.487  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 2.355      ;
; 19997.488  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 2.354      ;
; 19997.488  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.355      ;
; 19997.493  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.350      ;
; 19997.494  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 2.348      ;
; 19997.601  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 2.241      ;
; 19997.631  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 2.211      ;
; 19997.632  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 2.210      ;
; 19997.635  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 2.207      ;
; 19997.638  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 2.204      ;
; 19997.757  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.086      ;
; 19997.758  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.085      ;
; 19997.758  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.085      ;
; 19997.768  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 2.074      ;
; 19997.769  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 2.073      ;
; 19997.775  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 2.067      ;
; 19997.835  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 2.008      ;
; 19997.845  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 1.998      ;
; 19997.847  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 1.996      ;
; 19997.849  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 1.994      ;
; 19997.853  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.989      ;
; 19997.854  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.152     ; 1.989      ;
; 19997.854  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.988      ;
; 19997.854  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.988      ;
; 19997.882  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.960      ;
; 19997.912  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.930      ;
; 19997.913  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.929      ;
; 19997.916  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.926      ;
; 19997.919  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.923      ;
; 19997.931  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.911      ;
; 19997.941  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.901      ;
; 19997.943  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.899      ;
; 19997.945  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.897      ;
; 19997.950  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.153     ; 1.892      ;
; 199998.929 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 1.004      ;
; 199998.974 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 0.959      ;
; 199999.198 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 0.735      ;
; 199999.200 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 0.733      ;
; 199999.203 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 0.730      ;
; 199999.203 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 0.730      ;
; 199999.205 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 0.728      ;
; 199999.206 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 0.727      ;
; 199999.296 ; botonera:inst|fstate.fijo0        ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 0.637      ;
; 199999.296 ; botonera:inst|fstate.fijo3        ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 0.637      ;
; 199999.296 ; botonera:inst|fstate.fijo2        ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 0.637      ;
; 199999.296 ; botonera:inst|fstate.fijo1        ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.062     ; 0.637      ;
+------------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-----------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                        ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 19998.957 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.unoestable      ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.062     ; 0.976      ;
; 19998.962 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.062     ; 0.971      ;
; 19998.966 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.062     ; 0.967      ;
; 19998.969 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.062     ; 0.964      ;
; 19998.975 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.062     ; 0.958      ;
; 19998.980 ; tateti:tat|fstate.unoestable     ; tateti:tat|fstate.ceroestable     ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.062     ; 0.953      ;
; 19998.991 ; tateti:inst11|fstate.unoestable  ; tateti:inst11|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.062     ; 0.942      ;
; 19999.075 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.preguntacero    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.063     ; 0.857      ;
; 19999.094 ; tateti:inst10|fstate.unoestable  ; tateti:inst10|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.062     ; 0.839      ;
; 19999.211 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.unoestable    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.062     ; 0.722      ;
; 19999.215 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.preguntacero  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.062     ; 0.718      ;
; 19999.231 ; tateti:inst9|fstate.unoestable   ; tateti:inst9|fstate.ceroestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.062     ; 0.702      ;
+-----------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                         ;
+-------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.358 ; botonera:inst|fstate.fijo3        ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; botonera:inst|fstate.fijo2        ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; botonera:inst|fstate.fijo1        ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; botonera:inst|fstate.fijo0        ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.401 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.620      ;
; 0.404 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.623      ;
; 0.407 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.626      ;
; 0.407 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.626      ;
; 0.408 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.627      ;
; 0.408 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.627      ;
; 0.594 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.813      ;
; 0.595 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.814      ;
; 1.419 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.751      ;
; 1.422 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.754      ;
; 1.425 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.757      ;
; 1.427 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.759      ;
; 1.435 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.767      ;
; 1.436 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.768      ;
; 1.437 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.769      ;
; 1.440 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.772      ;
; 1.448 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.780      ;
; 1.458 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.790      ;
; 1.469 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 1.802      ;
; 1.472 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 1.805      ;
; 1.475 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 1.808      ;
; 1.477 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 1.810      ;
; 1.498 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 1.831      ;
; 1.517 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.849      ;
; 1.517 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.849      ;
; 1.518 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.850      ;
; 1.531 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.863      ;
; 1.536 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.868      ;
; 1.537 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 1.869      ;
; 1.581 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 1.914      ;
; 1.586 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 1.919      ;
; 1.587 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 1.920      ;
; 1.684 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 2.016      ;
; 1.685 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 2.017      ;
; 1.686 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 2.018      ;
; 1.689 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 2.021      ;
; 1.707 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 2.039      ;
; 1.766 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 2.098      ;
; 1.766 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 2.098      ;
; 1.767 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.155      ; 2.099      ;
; 1.819 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.152      ;
; 1.822 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.155      ;
; 1.825 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.158      ;
; 1.827 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.160      ;
; 1.848 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.181      ;
; 1.851 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.184      ;
; 1.852 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.185      ;
; 1.853 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.186      ;
; 1.856 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.189      ;
; 1.874 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.207      ;
; 1.912 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.245      ;
; 1.915 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.248      ;
; 1.918 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.251      ;
; 1.918 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.251      ;
; 1.919 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.252      ;
; 1.920 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.253      ;
; 1.920 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.253      ;
; 1.923 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.256      ;
; 1.931 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.264      ;
; 1.933 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.266      ;
; 1.933 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.266      ;
; 1.934 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.267      ;
; 1.936 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.269      ;
; 1.937 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.270      ;
; 1.941 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.274      ;
; 1.941 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.274      ;
; 2.000 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.333      ;
; 2.000 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.333      ;
; 2.001 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.334      ;
; 2.024 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.357      ;
; 2.029 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.362      ;
; 2.030 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.156      ; 2.363      ;
+-------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                               ;
+-------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.383 ; tateti:inst9|fstate.unoestable   ; tateti:inst9|fstate.ceroestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.602      ;
; 0.391 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.preguntacero  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.610      ;
; 0.397 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.unoestable    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.616      ;
; 0.488 ; tateti:inst10|fstate.unoestable  ; tateti:inst10|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.707      ;
; 0.535 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.preguntacero    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.753      ;
; 0.564 ; tateti:inst11|fstate.unoestable  ; tateti:inst11|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.783      ;
; 0.574 ; tateti:tat|fstate.unoestable     ; tateti:tat|fstate.ceroestable     ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.793      ;
; 0.578 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.797      ;
; 0.582 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.801      ;
; 0.593 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.812      ;
; 0.597 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.816      ;
; 0.632 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.unoestable      ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.851      ;
+-------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                 ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.859  ; 9.859        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                 ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                 ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[0]'                                                                                                          ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 9999.746  ; 9999.962     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.ceroestable                                        ;
; 9999.746  ; 9999.962     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.preguntacero                                       ;
; 9999.746  ; 9999.962     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.unoestable                                         ;
; 9999.746  ; 9999.962     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.ceroestable                                        ;
; 9999.746  ; 9999.962     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.preguntacero                                       ;
; 9999.746  ; 9999.962     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.unoestable                                         ;
; 9999.746  ; 9999.962     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.ceroestable                                         ;
; 9999.746  ; 9999.962     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.preguntacero                                        ;
; 9999.746  ; 9999.962     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.unoestable                                          ;
; 9999.746  ; 9999.962     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.ceroestable                                           ;
; 9999.746  ; 9999.962     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.unoestable                                            ;
; 9999.747  ; 9999.963     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.preguntacero                                          ;
; 9999.852  ; 10000.036    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.ceroestable                                         ;
; 9999.852  ; 10000.036    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.preguntacero                                        ;
; 9999.852  ; 10000.036    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.unoestable                                          ;
; 9999.852  ; 10000.036    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.ceroestable                                           ;
; 9999.852  ; 10000.036    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.preguntacero                                          ;
; 9999.852  ; 10000.036    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.unoestable                                            ;
; 9999.853  ; 10000.037    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.ceroestable                                        ;
; 9999.853  ; 10000.037    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.preguntacero                                       ;
; 9999.853  ; 10000.037    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.unoestable                                         ;
; 9999.853  ; 10000.037    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.ceroestable                                        ;
; 9999.853  ; 10000.037    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.preguntacero                                       ;
; 9999.853  ; 10000.037    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.unoestable                                         ;
; 9999.982  ; 9999.982     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 9999.982  ; 9999.982     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 9999.985  ; 9999.985     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.ceroestable|clk                                           ;
; 9999.985  ; 9999.985     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.preguntacero|clk                                          ;
; 9999.985  ; 9999.985     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.unoestable|clk                                            ;
; 9999.985  ; 9999.985     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.ceroestable|clk                                           ;
; 9999.985  ; 9999.985     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.preguntacero|clk                                          ;
; 9999.985  ; 9999.985     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.unoestable|clk                                            ;
; 9999.986  ; 9999.986     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.ceroestable|clk                                            ;
; 9999.986  ; 9999.986     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.preguntacero|clk                                           ;
; 9999.986  ; 9999.986     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.unoestable|clk                                             ;
; 9999.986  ; 9999.986     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.ceroestable|clk                                              ;
; 9999.986  ; 9999.986     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.preguntacero|clk                                             ;
; 9999.986  ; 9999.986     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.unoestable|clk                                               ;
; 10000.013 ; 10000.013    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.preguntacero|clk                                             ;
; 10000.014 ; 10000.014    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.ceroestable|clk                                           ;
; 10000.014 ; 10000.014    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.preguntacero|clk                                          ;
; 10000.014 ; 10000.014    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.unoestable|clk                                            ;
; 10000.014 ; 10000.014    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.ceroestable|clk                                           ;
; 10000.014 ; 10000.014    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.preguntacero|clk                                          ;
; 10000.014 ; 10000.014    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.unoestable|clk                                            ;
; 10000.014 ; 10000.014    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.ceroestable|clk                                            ;
; 10000.014 ; 10000.014    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.preguntacero|clk                                           ;
; 10000.014 ; 10000.014    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.unoestable|clk                                             ;
; 10000.014 ; 10000.014    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.ceroestable|clk                                              ;
; 10000.014 ; 10000.014    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.unoestable|clk                                               ;
; 10000.017 ; 10000.017    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 10000.017 ; 10000.017    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.ceroestable                                        ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.preguntacero                                       ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.unoestable                                         ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.ceroestable                                        ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.preguntacero                                       ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.unoestable                                         ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.ceroestable                                         ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.preguntacero                                        ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.unoestable                                          ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.ceroestable                                           ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.preguntacero                                          ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.unoestable                                            ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[1]'                                                                                                           ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 99999.746  ; 99999.962    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In0                                                ;
; 99999.746  ; 99999.962    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In1                                                ;
; 99999.746  ; 99999.962    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In2                                                ;
; 99999.746  ; 99999.962    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In3                                                ;
; 99999.746  ; 99999.962    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo0                                              ;
; 99999.746  ; 99999.962    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo1                                              ;
; 99999.746  ; 99999.962    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo2                                              ;
; 99999.746  ; 99999.962    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo3                                              ;
; 99999.852  ; 100000.036   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In0                                                ;
; 99999.852  ; 100000.036   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In1                                                ;
; 99999.852  ; 100000.036   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In2                                                ;
; 99999.852  ; 100000.036   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In3                                                ;
; 99999.852  ; 100000.036   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo0                                              ;
; 99999.852  ; 100000.036   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo1                                              ;
; 99999.852  ; 100000.036   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo2                                              ;
; 99999.852  ; 100000.036   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo3                                              ;
; 99999.982  ; 99999.982    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 99999.982  ; 99999.982    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 99999.986  ; 99999.986    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In0|clk                                                     ;
; 99999.986  ; 99999.986    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In1|clk                                                     ;
; 99999.986  ; 99999.986    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In2|clk                                                     ;
; 99999.986  ; 99999.986    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In3|clk                                                     ;
; 99999.986  ; 99999.986    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo0|clk                                                   ;
; 99999.986  ; 99999.986    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo1|clk                                                   ;
; 99999.986  ; 99999.986    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo2|clk                                                   ;
; 99999.986  ; 99999.986    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo3|clk                                                   ;
; 100000.014 ; 100000.014   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In0|clk                                                     ;
; 100000.014 ; 100000.014   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In1|clk                                                     ;
; 100000.014 ; 100000.014   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In2|clk                                                     ;
; 100000.014 ; 100000.014   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In3|clk                                                     ;
; 100000.014 ; 100000.014   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo0|clk                                                   ;
; 100000.014 ; 100000.014   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo1|clk                                                   ;
; 100000.014 ; 100000.014   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo2|clk                                                   ;
; 100000.014 ; 100000.014   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo3|clk                                                   ;
; 100000.017 ; 100000.017   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 100000.017 ; 100000.017   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In0                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In1                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In2                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In3                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo0                                              ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo1                                              ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo2                                              ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo3                                              ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Resetgeneral ; clk        ; 5.217 ; 5.824 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x0           ; clk        ; 3.646 ; 4.084 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x1           ; clk        ; 4.271 ; 4.693 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x2           ; clk        ; 3.764 ; 4.211 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x3           ; clk        ; 4.345 ; 4.781 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; Resetgeneral ; clk        ; 6.399 ; 6.995 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Resetgeneral ; clk        ; -3.839 ; -4.340 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x0           ; clk        ; -2.954 ; -3.373 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x1           ; clk        ; -3.477 ; -3.874 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x2           ; clk        ; -3.021 ; -3.437 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x3           ; clk        ; -3.556 ; -3.945 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; Resetgeneral ; clk        ; -5.138 ; -5.661 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; c0        ; clk        ; 4.298 ; 4.355 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c1        ; clk        ; 4.287 ; 4.330 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c2        ; clk        ; 4.191 ; 4.310 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c3        ; clk        ; 4.587 ; 4.590 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ; 2.693 ;       ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; cont      ; clk        ; 6.176 ; 6.226 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 8.682 ; 8.819 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p1        ; clk        ; 6.668 ; 6.773 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p2        ; clk        ; 8.414 ; 8.608 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p3        ; clk        ; 7.156 ; 7.242 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ;       ; 2.654 ; Fall       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 9.409 ; 9.549 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p1        ; clk        ; 7.411 ; 7.463 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p2        ; clk        ; 8.480 ; 8.678 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p3        ; clk        ; 7.867 ; 7.902 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; c0        ; clk        ; 3.707 ; 3.704 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c1        ; clk        ; 3.700 ; 3.688 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c2        ; clk        ; 3.438 ; 3.431 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c3        ; clk        ; 3.919 ; 4.019 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ; 2.245 ;       ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; cont      ; clk        ; 4.852 ; 4.983 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 7.646 ; 7.729 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p1        ; clk        ; 4.646 ; 4.714 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p2        ; clk        ; 6.369 ; 6.475 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p3        ; clk        ; 5.391 ; 5.380 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ;       ; 2.205 ; Fall       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 7.776 ; 7.900 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p1        ; clk        ; 4.937 ; 4.878 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p2        ; clk        ; 6.149 ; 6.213 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p3        ; clk        ; 5.119 ; 5.075 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; Resetgeneral ; c0          ; 7.561  ;        ;        ; 8.127  ;
; Resetgeneral ; c1          ; 7.549  ;        ;        ; 8.117  ;
; Resetgeneral ; c2          ; 7.973  ;        ;        ; 8.564  ;
; Resetgeneral ; c3          ; 8.131  ;        ;        ; 8.737  ;
; Resetgeneral ; cont        ; 8.448  ;        ;        ; 9.024  ;
; Resetgeneral ; p0          ; 12.432 ; 12.536 ; 12.936 ; 13.021 ;
; Resetgeneral ; p1          ; 9.916  ; 10.317 ; 10.747 ; 10.532 ;
; Resetgeneral ; p2          ; 11.677 ; 11.859 ; 12.230 ; 12.380 ;
; Resetgeneral ; p3          ; 10.719 ; 10.787 ; 11.245 ; 11.322 ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; Resetgeneral ; c0          ; 7.303  ;        ;        ; 7.853  ;
; Resetgeneral ; c1          ; 7.291  ;        ;        ; 7.844  ;
; Resetgeneral ; c2          ; 7.699  ;        ;        ; 8.273  ;
; Resetgeneral ; c3          ; 7.850  ;        ;        ; 8.439  ;
; Resetgeneral ; cont        ; 8.156  ;        ;        ; 8.713  ;
; Resetgeneral ; p0          ; 11.281 ; 11.355 ; 11.795 ; 11.878 ;
; Resetgeneral ; p1          ; 9.277  ; 8.975  ; 9.488  ; 9.838  ;
; Resetgeneral ; p2          ; 10.239 ; 10.268 ; 10.666 ; 10.874 ;
; Resetgeneral ; p3          ; 9.248  ; 9.250  ; 9.792  ; 9.763  ;
+--------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                     ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; z0        ; clk        ; 4.530 ; 4.451 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 5.299 ; 5.220 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 4.920 ; 4.841 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 5.021 ; 4.942 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; z0        ; clk        ; 3.748 ; 3.669 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 4.422 ; 4.343 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 4.089 ; 4.010 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 4.267 ; 4.188 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; z0        ; clk        ; 4.540     ; 4.619     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 5.323     ; 5.402     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 4.900     ; 4.979     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 4.894     ; 4.973     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; z0        ; clk        ; 3.716     ; 3.795     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 4.399     ; 4.478     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 4.022     ; 4.101     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 4.263     ; 4.342     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                  ;
+-------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+-------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 1044.93 MHz ; 500.0 MHz       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; limit due to minimum period restriction (tmin) ;
; 1079.91 MHz ; 500.0 MHz       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                            ;
+---------------------------------------------------+-----------+---------------+
; Clock                                             ; Slack     ; End Point TNS ;
+---------------------------------------------------+-----------+---------------+
; inst7|altpll_component|auto_generated|pll1|clk[1] ; 19997.494 ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; 19999.074 ; 0.000         ;
+---------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.312 ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.346 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                              ;
+---------------------------------------------------+-----------+---------------+
; Clock                                             ; Slack     ; End Point TNS ;
+---------------------------------------------------+-----------+---------------+
; clk                                               ; 9.818     ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; 9999.743  ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[1] ; 99999.743 ; 0.000         ;
+---------------------------------------------------+-----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                              ;
+------------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node                         ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+------------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 19997.494  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.366      ;
; 19997.495  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.365      ;
; 19997.500  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.360      ;
; 19997.580  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.280      ;
; 19997.581  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.279      ;
; 19997.586  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.274      ;
; 19997.587  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.273      ;
; 19997.591  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.269      ;
; 19997.592  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.268      ;
; 19997.593  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.267      ;
; 19997.606  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.254      ;
; 19997.610  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.250      ;
; 19997.613  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.247      ;
; 19997.620  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.240      ;
; 19997.650  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.210      ;
; 19997.661  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.199      ;
; 19997.662  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.198      ;
; 19997.663  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.197      ;
; 19997.673  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.187      ;
; 19997.676  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.184      ;
; 19997.677  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.183      ;
; 19997.678  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.182      ;
; 19997.681  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.179      ;
; 19997.692  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.168      ;
; 19997.696  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.164      ;
; 19997.699  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.161      ;
; 19997.706  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.154      ;
; 19997.720  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.140      ;
; 19997.746  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.114      ;
; 19997.747  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.113      ;
; 19997.748  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.112      ;
; 19997.751  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 2.108      ;
; 19997.751  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.135     ; 2.109      ;
; 19997.752  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 2.107      ;
; 19997.757  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 2.102      ;
; 19997.844  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 2.015      ;
; 19997.863  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.996      ;
; 19997.867  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.992      ;
; 19997.870  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.989      ;
; 19997.877  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.982      ;
; 19997.997  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.862      ;
; 19997.998  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.861      ;
; 19997.999  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.860      ;
; 19998.019  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.840      ;
; 19998.020  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.839      ;
; 19998.025  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.834      ;
; 19998.056  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.803      ;
; 19998.075  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.784      ;
; 19998.076  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.783      ;
; 19998.081  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.778      ;
; 19998.082  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.777      ;
; 19998.083  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.776      ;
; 19998.084  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.775      ;
; 19998.087  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.772      ;
; 19998.112  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.747      ;
; 19998.131  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.728      ;
; 19998.135  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.724      ;
; 19998.138  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.721      ;
; 19998.145  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.714      ;
; 19998.145  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.714      ;
; 19998.168  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.691      ;
; 19998.172  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.687      ;
; 19998.173  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.686      ;
; 19998.176  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.136     ; 1.683      ;
; 199999.043 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.897      ;
; 199999.084 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.856      ;
; 199999.278 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.662      ;
; 199999.288 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.652      ;
; 199999.292 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.648      ;
; 199999.293 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.647      ;
; 199999.294 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.646      ;
; 199999.295 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.645      ;
; 199999.378 ; botonera:inst|fstate.fijo0        ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.562      ;
; 199999.378 ; botonera:inst|fstate.fijo3        ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.562      ;
; 199999.378 ; botonera:inst|fstate.fijo2        ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.562      ;
; 199999.378 ; botonera:inst|fstate.fijo1        ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.055     ; 0.562      ;
+------------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+-----------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                        ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 19999.074 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.055     ; 0.866      ;
; 19999.075 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.unoestable      ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.055     ; 0.865      ;
; 19999.076 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.055     ; 0.864      ;
; 19999.079 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.055     ; 0.861      ;
; 19999.091 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.055     ; 0.849      ;
; 19999.094 ; tateti:tat|fstate.unoestable     ; tateti:tat|fstate.ceroestable     ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.055     ; 0.846      ;
; 19999.106 ; tateti:inst11|fstate.unoestable  ; tateti:inst11|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.055     ; 0.834      ;
; 19999.176 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.preguntacero    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.056     ; 0.763      ;
; 19999.191 ; tateti:inst10|fstate.unoestable  ; tateti:inst10|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.055     ; 0.749      ;
; 19999.296 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.preguntacero  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.055     ; 0.644      ;
; 19999.300 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.unoestable    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.055     ; 0.640      ;
; 19999.317 ; tateti:inst9|fstate.unoestable   ; tateti:inst9|fstate.ceroestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.055     ; 0.623      ;
+-----------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+-------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.312 ; botonera:inst|fstate.fijo3        ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; botonera:inst|fstate.fijo2        ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; botonera:inst|fstate.fijo1        ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; botonera:inst|fstate.fijo0        ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.359 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.558      ;
; 0.367 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.566      ;
; 0.369 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.568      ;
; 0.369 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.568      ;
; 0.370 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.569      ;
; 0.371 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.570      ;
; 0.530 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.729      ;
; 0.531 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.730      ;
; 1.280 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.582      ;
; 1.288 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.590      ;
; 1.290 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.592      ;
; 1.290 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.592      ;
; 1.293 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.595      ;
; 1.296 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.598      ;
; 1.298 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.600      ;
; 1.299 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.601      ;
; 1.310 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.612      ;
; 1.310 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.613      ;
; 1.323 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.626      ;
; 1.324 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.626      ;
; 1.326 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.629      ;
; 1.328 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.631      ;
; 1.340 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.643      ;
; 1.364 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.666      ;
; 1.365 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.667      ;
; 1.366 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.668      ;
; 1.376 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.678      ;
; 1.381 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.683      ;
; 1.382 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.684      ;
; 1.406 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.709      ;
; 1.411 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.714      ;
; 1.412 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.715      ;
; 1.499 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.801      ;
; 1.501 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.803      ;
; 1.501 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.803      ;
; 1.510 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.812      ;
; 1.535 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.837      ;
; 1.575 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.877      ;
; 1.576 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.878      ;
; 1.577 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.138      ; 1.879      ;
; 1.653 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.956      ;
; 1.662 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.965      ;
; 1.664 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.967      ;
; 1.664 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.967      ;
; 1.666 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.969      ;
; 1.669 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.972      ;
; 1.671 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.974      ;
; 1.673 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.976      ;
; 1.683 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 1.986      ;
; 1.698 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.001      ;
; 1.730 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.033      ;
; 1.730 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.033      ;
; 1.732 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.035      ;
; 1.732 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.035      ;
; 1.738 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.041      ;
; 1.739 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.042      ;
; 1.740 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.043      ;
; 1.741 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.044      ;
; 1.743 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.046      ;
; 1.746 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.049      ;
; 1.748 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.051      ;
; 1.749 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.052      ;
; 1.754 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.057      ;
; 1.755 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.058      ;
; 1.760 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.063      ;
; 1.766 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.069      ;
; 1.806 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.109      ;
; 1.807 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.110      ;
; 1.808 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.111      ;
; 1.826 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.129      ;
; 1.831 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.134      ;
; 1.832 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.139      ; 2.135      ;
+-------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+-------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.346 ; tateti:inst9|fstate.unoestable   ; tateti:inst9|fstate.ceroestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.preguntacero  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.546      ;
; 0.359 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.unoestable    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.558      ;
; 0.439 ; tateti:inst10|fstate.unoestable  ; tateti:inst10|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.638      ;
; 0.487 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.preguntacero    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.686      ;
; 0.505 ; tateti:inst11|fstate.unoestable  ; tateti:inst11|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.704      ;
; 0.518 ; tateti:tat|fstate.unoestable     ; tateti:tat|fstate.ceroestable     ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.717      ;
; 0.520 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.719      ;
; 0.532 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.731      ;
; 0.532 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.731      ;
; 0.578 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.unoestable      ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.777      ;
+-------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                 ;
; 9.879  ; 9.879        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                 ;
; 10.120 ; 10.120       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                 ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.ceroestable                                        ;
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.preguntacero                                       ;
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.unoestable                                         ;
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.ceroestable                                        ;
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.preguntacero                                       ;
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.unoestable                                         ;
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.ceroestable                                         ;
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.preguntacero                                        ;
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.unoestable                                          ;
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.ceroestable                                           ;
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.preguntacero                                          ;
; 9999.743  ; 9999.959     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.unoestable                                            ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.ceroestable                                        ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.preguntacero                                       ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.unoestable                                         ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.ceroestable                                        ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.preguntacero                                       ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.unoestable                                         ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.ceroestable                                         ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.preguntacero                                        ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.unoestable                                          ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.ceroestable                                           ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.preguntacero                                          ;
; 9999.856  ; 10000.040    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.unoestable                                            ;
; 9999.981  ; 9999.981     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 9999.981  ; 9999.981     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.ceroestable|clk                                           ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.preguntacero|clk                                          ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.unoestable|clk                                            ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.ceroestable|clk                                           ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.preguntacero|clk                                          ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.unoestable|clk                                            ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.ceroestable|clk                                            ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.preguntacero|clk                                           ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.unoestable|clk                                             ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.ceroestable|clk                                              ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.preguntacero|clk                                             ;
; 9999.983  ; 9999.983     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.unoestable|clk                                               ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.ceroestable|clk                                           ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.preguntacero|clk                                          ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.unoestable|clk                                            ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.ceroestable|clk                                           ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.preguntacero|clk                                          ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.unoestable|clk                                            ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.ceroestable|clk                                            ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.preguntacero|clk                                           ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.unoestable|clk                                             ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.ceroestable|clk                                              ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.preguntacero|clk                                             ;
; 10000.016 ; 10000.016    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.unoestable|clk                                               ;
; 10000.018 ; 10000.018    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 10000.018 ; 10000.018    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.ceroestable                                        ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.preguntacero                                       ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.unoestable                                         ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.ceroestable                                        ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.preguntacero                                       ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.unoestable                                         ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.ceroestable                                         ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.preguntacero                                        ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.unoestable                                          ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.ceroestable                                           ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.preguntacero                                          ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.unoestable                                            ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[1]'                                                                                                            ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 99999.743  ; 99999.959    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In0                                                ;
; 99999.743  ; 99999.959    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In1                                                ;
; 99999.743  ; 99999.959    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In2                                                ;
; 99999.743  ; 99999.959    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In3                                                ;
; 99999.743  ; 99999.959    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo0                                              ;
; 99999.743  ; 99999.959    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo1                                              ;
; 99999.743  ; 99999.959    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo2                                              ;
; 99999.743  ; 99999.959    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo3                                              ;
; 99999.856  ; 100000.040   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In0                                                ;
; 99999.856  ; 100000.040   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In1                                                ;
; 99999.856  ; 100000.040   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In2                                                ;
; 99999.856  ; 100000.040   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In3                                                ;
; 99999.856  ; 100000.040   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo0                                              ;
; 99999.856  ; 100000.040   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo1                                              ;
; 99999.856  ; 100000.040   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo2                                              ;
; 99999.856  ; 100000.040   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo3                                              ;
; 99999.981  ; 99999.981    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 99999.981  ; 99999.981    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 99999.983  ; 99999.983    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In0|clk                                                     ;
; 99999.983  ; 99999.983    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In1|clk                                                     ;
; 99999.983  ; 99999.983    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In2|clk                                                     ;
; 99999.983  ; 99999.983    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In3|clk                                                     ;
; 99999.983  ; 99999.983    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo0|clk                                                   ;
; 99999.983  ; 99999.983    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo1|clk                                                   ;
; 99999.983  ; 99999.983    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo2|clk                                                   ;
; 99999.983  ; 99999.983    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo3|clk                                                   ;
; 100000.016 ; 100000.016   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In0|clk                                                     ;
; 100000.016 ; 100000.016   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In1|clk                                                     ;
; 100000.016 ; 100000.016   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In2|clk                                                     ;
; 100000.016 ; 100000.016   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In3|clk                                                     ;
; 100000.016 ; 100000.016   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo0|clk                                                   ;
; 100000.016 ; 100000.016   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo1|clk                                                   ;
; 100000.016 ; 100000.016   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo2|clk                                                   ;
; 100000.016 ; 100000.016   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo3|clk                                                   ;
; 100000.018 ; 100000.018   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 100000.018 ; 100000.018   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In0                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In1                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In2                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In3                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo0                                              ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo1                                              ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo2                                              ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo3                                              ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Resetgeneral ; clk        ; 4.579 ; 5.036 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x0           ; clk        ; 3.128 ; 3.481 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x1           ; clk        ; 3.714 ; 4.011 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x2           ; clk        ; 3.235 ; 3.594 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x3           ; clk        ; 3.790 ; 4.085 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; Resetgeneral ; clk        ; 5.634 ; 6.100 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Resetgeneral ; clk        ; -3.356 ; -3.716 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x0           ; clk        ; -2.518 ; -2.855 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x1           ; clk        ; -3.003 ; -3.311 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x2           ; clk        ; -2.578 ; -2.911 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x3           ; clk        ; -3.079 ; -3.376 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; Resetgeneral ; clk        ; -4.503 ; -4.913 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; c0        ; clk        ; 3.889 ; 3.930 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c1        ; clk        ; 3.881 ; 3.912 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c2        ; clk        ; 3.788 ; 3.892 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c3        ; clk        ; 4.143 ; 4.167 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ; 2.435 ;       ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; cont      ; clk        ; 5.626 ; 5.599 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 7.909 ; 7.876 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p1        ; clk        ; 6.048 ; 6.095 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p2        ; clk        ; 7.637 ; 7.685 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p3        ; clk        ; 6.529 ; 6.511 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ;       ; 2.398 ; Fall       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 8.526 ; 8.517 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p1        ; clk        ; 6.692 ; 6.697 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p2        ; clk        ; 7.705 ; 7.730 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p3        ; clk        ; 7.141 ; 7.092 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; c0        ; clk        ; 3.364 ; 3.345 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c1        ; clk        ; 3.357 ; 3.334 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c2        ; clk        ; 3.103 ; 3.104 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c3        ; clk        ; 3.555 ; 3.656 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ; 2.025 ;       ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; cont      ; clk        ; 4.416 ; 4.471 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 6.967 ; 6.914 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p1        ; clk        ; 4.241 ; 4.241 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p2        ; clk        ; 5.778 ; 5.768 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p3        ; clk        ; 4.920 ; 4.879 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ;       ; 1.990 ; Fall       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 7.075 ; 7.079 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p1        ; clk        ; 4.468 ; 4.418 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p2        ; clk        ; 5.580 ; 5.519 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p3        ; clk        ; 4.662 ; 4.606 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; Resetgeneral ; c0          ; 6.731  ;        ;        ; 7.140  ;
; Resetgeneral ; c1          ; 6.723  ;        ;        ; 7.135  ;
; Resetgeneral ; c2          ; 7.086  ;        ;        ; 7.544  ;
; Resetgeneral ; c3          ; 7.228  ;        ;        ; 7.730  ;
; Resetgeneral ; cont        ; 7.554  ;        ;        ; 7.927  ;
; Resetgeneral ; p0          ; 11.146 ; 11.108 ; 11.561 ; 11.504 ;
; Resetgeneral ; p1          ; 8.861  ; 9.180  ; 9.556  ; 9.299  ;
; Resetgeneral ; p2          ; 10.458 ; 10.487 ; 10.899 ; 10.895 ;
; Resetgeneral ; p3          ; 9.631  ; 9.620  ; 10.047 ; 10.044 ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; Resetgeneral ; c0          ; 6.493  ;        ;        ; 6.889  ;
; Resetgeneral ; c1          ; 6.484  ;        ;        ; 6.884  ;
; Resetgeneral ; c2          ; 6.834  ;        ;        ; 7.277  ;
; Resetgeneral ; c3          ; 6.969  ;        ;        ; 7.458  ;
; Resetgeneral ; cont        ; 7.284  ;        ;        ; 7.646  ;
; Resetgeneral ; p0          ; 10.118 ; 10.059 ; 10.511 ; 10.458 ;
; Resetgeneral ; p1          ; 8.283  ; 7.972  ; 8.414  ; 8.691  ;
; Resetgeneral ; p2          ; 9.152  ; 9.068  ; 9.448  ; 9.552  ;
; Resetgeneral ; p3          ; 8.280  ; 8.253  ; 8.704  ; 8.649  ;
+--------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                     ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; z0        ; clk        ; 4.083 ; 4.032 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 4.795 ; 4.744 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 4.444 ; 4.393 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 4.540 ; 4.489 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; z0        ; clk        ; 3.384 ; 3.333 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 4.017 ; 3.966 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 3.695 ; 3.644 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 3.863 ; 3.812 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; z0        ; clk        ; 4.080     ; 4.131     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 4.797     ; 4.848     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 4.392     ; 4.443     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 4.393     ; 4.444     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; z0        ; clk        ; 3.346     ; 3.397     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 3.952     ; 4.003     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 3.611     ; 3.662     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 3.822     ; 3.873     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                            ;
+---------------------------------------------------+-----------+---------------+
; Clock                                             ; Slack     ; End Point TNS ;
+---------------------------------------------------+-----------+---------------+
; inst7|altpll_component|auto_generated|pll1|clk[1] ; 19998.440 ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; 19999.414 ; 0.000         ;
+---------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.186 ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.200 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                              ;
+---------------------------------------------------+-----------+---------------+
; Clock                                             ; Slack     ; End Point TNS ;
+---------------------------------------------------+-----------+---------------+
; clk                                               ; 9.587     ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; 9999.782  ; 0.000         ;
; inst7|altpll_component|auto_generated|pll1|clk[1] ; 99999.782 ; 0.000         ;
+---------------------------------------------------+-----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                              ;
+------------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack      ; From Node                         ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+------------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 19998.440  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.456      ;
; 19998.446  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.450      ;
; 19998.447  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.449      ;
; 19998.465  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.431      ;
; 19998.469  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.427      ;
; 19998.470  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.426      ;
; 19998.501  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.395      ;
; 19998.501  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.395      ;
; 19998.505  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.391      ;
; 19998.506  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.390      ;
; 19998.507  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.389      ;
; 19998.508  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.388      ;
; 19998.510  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.386      ;
; 19998.510  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.386      ;
; 19998.511  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.385      ;
; 19998.512  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.384      ;
; 19998.512  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.384      ;
; 19998.514  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.382      ;
; 19998.522  ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.374      ;
; 19998.532  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.364      ;
; 19998.532  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.364      ;
; 19998.536  ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.360      ;
; 19998.546  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.350      ;
; 19998.547  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.349      ;
; 19998.548  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.348      ;
; 19998.548  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.348      ;
; 19998.558  ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.338      ;
; 19998.571  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.325      ;
; 19998.575  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.321      ;
; 19998.591  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.305      ;
; 19998.592  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.304      ;
; 19998.593  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.301      ;
; 19998.593  ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.091     ; 1.303      ;
; 19998.599  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.295      ;
; 19998.600  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.294      ;
; 19998.663  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.231      ;
; 19998.667  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.227      ;
; 19998.685  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.209      ;
; 19998.685  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.209      ;
; 19998.689  ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.205      ;
; 19998.742  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.092     ; 1.153      ;
; 19998.746  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.092     ; 1.149      ;
; 19998.747  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.092     ; 1.148      ;
; 19998.748  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.146      ;
; 19998.754  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.140      ;
; 19998.755  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.139      ;
; 19998.787  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.092     ; 1.108      ;
; 19998.788  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.092     ; 1.107      ;
; 19998.789  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.092     ; 1.106      ;
; 19998.789  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.092     ; 1.106      ;
; 19998.792  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.102      ;
; 19998.796  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.098      ;
; 19998.797  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.097      ;
; 19998.799  ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.092     ; 1.096      ;
; 19998.818  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.076      ;
; 19998.822  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.072      ;
; 19998.837  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.057      ;
; 19998.838  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.056      ;
; 19998.839  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.055      ;
; 19998.839  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.055      ;
; 19998.840  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.054      ;
; 19998.840  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.054      ;
; 19998.844  ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.050      ;
; 19998.849  ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 20000.000    ; -0.093     ; 1.045      ;
; 199999.395 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.555      ;
; 199999.420 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.530      ;
; 199999.551 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.399      ;
; 199999.552 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.398      ;
; 199999.552 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.398      ;
; 199999.553 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.397      ;
; 199999.554 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.396      ;
; 199999.554 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.396      ;
; 199999.600 ; botonera:inst|fstate.fijo0        ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.350      ;
; 199999.600 ; botonera:inst|fstate.fijo3        ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.350      ;
; 199999.600 ; botonera:inst|fstate.fijo2        ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.350      ;
; 199999.600 ; botonera:inst|fstate.fijo1        ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 200000.000   ; -0.037     ; 0.350      ;
+------------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst7|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+-----------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                        ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 19999.414 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.unoestable      ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.037     ; 0.536      ;
; 19999.415 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.036     ; 0.536      ;
; 19999.415 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.036     ; 0.536      ;
; 19999.420 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.036     ; 0.531      ;
; 19999.420 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.036     ; 0.531      ;
; 19999.427 ; tateti:tat|fstate.unoestable     ; tateti:tat|fstate.ceroestable     ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.037     ; 0.523      ;
; 19999.431 ; tateti:inst11|fstate.unoestable  ; tateti:inst11|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.036     ; 0.520      ;
; 19999.477 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.preguntacero    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.038     ; 0.472      ;
; 19999.495 ; tateti:inst10|fstate.unoestable  ; tateti:inst10|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.036     ; 0.456      ;
; 19999.555 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.unoestable    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.037     ; 0.395      ;
; 19999.566 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.preguntacero  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.037     ; 0.384      ;
; 19999.567 ; tateti:inst9|fstate.unoestable   ; tateti:inst9|fstate.ceroestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 20000.000    ; -0.037     ; 0.383      ;
+-----------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+-------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.186 ; botonera:inst|fstate.fijo3        ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; botonera:inst|fstate.fijo2        ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; botonera:inst|fstate.fijo1        ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; botonera:inst|fstate.fijo0        ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.211 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.332      ;
; 0.212 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.333      ;
; 0.213 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; botonera:inst|fstate.In2          ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; botonera:inst|fstate.In1          ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.334      ;
; 0.217 ; botonera:inst|fstate.In3          ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.338      ;
; 0.317 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; botonera:inst|fstate.In0          ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.439      ;
; 0.747 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 0.944      ;
; 0.750 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 0.947      ;
; 0.751 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 0.948      ;
; 0.761 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 0.958      ;
; 0.764 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 0.961      ;
; 0.767 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 0.964      ;
; 0.768 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 0.965      ;
; 0.769 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 0.966      ;
; 0.771 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 0.968      ;
; 0.776 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 0.973      ;
; 0.782 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 0.980      ;
; 0.785 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 0.983      ;
; 0.786 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 0.984      ;
; 0.796 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 0.994      ;
; 0.799 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 0.997      ;
; 0.810 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.007      ;
; 0.811 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.008      ;
; 0.812 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.009      ;
; 0.812 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.009      ;
; 0.815 ; tateti:tat|fstate.ceroestable     ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.012      ;
; 0.818 ; tateti:inst9|fstate.preguntacero  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.015      ;
; 0.847 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.045      ;
; 0.847 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.045      ;
; 0.853 ; tateti:tat|fstate.preguntacero    ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.051      ;
; 0.916 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.113      ;
; 0.917 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.114      ;
; 0.918 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.115      ;
; 0.920 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.117      ;
; 0.925 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.122      ;
; 0.959 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.156      ;
; 0.960 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.157      ;
; 0.964 ; tateti:inst9|fstate.ceroestable   ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.093      ; 1.161      ;
; 0.978 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.176      ;
; 0.981 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.179      ;
; 0.982 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.180      ;
; 0.992 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.190      ;
; 0.995 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.193      ;
; 1.029 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.227      ;
; 1.032 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.230      ;
; 1.033 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.231      ;
; 1.043 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.241      ;
; 1.043 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.241      ;
; 1.043 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.241      ;
; 1.043 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.241      ;
; 1.044 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.242      ;
; 1.045 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.243      ;
; 1.046 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.244      ;
; 1.047 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.245      ;
; 1.049 ; tateti:inst10|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.247      ;
; 1.052 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.250      ;
; 1.076 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In0   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.274      ;
; 1.077 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In2   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.275      ;
; 1.078 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In1   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.276      ;
; 1.080 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.In3   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.278      ;
; 1.085 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo0 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.283      ;
; 1.086 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.284      ;
; 1.087 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.285      ;
; 1.091 ; tateti:inst10|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.289      ;
; 1.094 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.292      ;
; 1.094 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.292      ;
; 1.100 ; tateti:inst11|fstate.preguntacero ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.298      ;
; 1.119 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo1 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.317      ;
; 1.120 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo3 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.318      ;
; 1.124 ; tateti:inst11|fstate.ceroestable  ; botonera:inst|fstate.fijo2 ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.094      ; 1.322      ;
+-------+-----------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst7|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+-------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.200 ; tateti:inst9|fstate.unoestable   ; tateti:inst9|fstate.ceroestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.321      ;
; 0.206 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.preguntacero  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.327      ;
; 0.208 ; tateti:inst9|fstate.ceroestable  ; tateti:inst9|fstate.unoestable    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.260 ; tateti:inst10|fstate.unoestable  ; tateti:inst10|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.380      ;
; 0.281 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.preguntacero    ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.401      ;
; 0.302 ; tateti:inst11|fstate.unoestable  ; tateti:inst11|fstate.ceroestable  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.422      ;
; 0.306 ; tateti:tat|fstate.unoestable     ; tateti:tat|fstate.ceroestable     ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.313 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.433      ;
; 0.313 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.unoestable   ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.433      ;
; 0.320 ; tateti:inst10|fstate.ceroestable ; tateti:inst10|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.440      ;
; 0.321 ; tateti:inst11|fstate.ceroestable ; tateti:inst11|fstate.preguntacero ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.441      ;
; 0.329 ; tateti:tat|fstate.ceroestable    ; tateti:tat|fstate.unoestable      ; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.450      ;
+-------+----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                 ;
; 9.631  ; 9.631        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                 ;
; 10.369 ; 10.369       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                 ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst7|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.ceroestable                                        ;
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.preguntacero                                       ;
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.unoestable                                         ;
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.ceroestable                                        ;
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.preguntacero                                       ;
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.unoestable                                         ;
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.ceroestable                                         ;
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.preguntacero                                        ;
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.unoestable                                          ;
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.ceroestable                                           ;
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.preguntacero                                          ;
; 9999.782  ; 9999.998     ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.unoestable                                            ;
; 9999.816  ; 10000.000    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.ceroestable                                        ;
; 9999.816  ; 10000.000    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.preguntacero                                       ;
; 9999.816  ; 10000.000    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.unoestable                                         ;
; 9999.816  ; 10000.000    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.ceroestable                                        ;
; 9999.816  ; 10000.000    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.preguntacero                                       ;
; 9999.816  ; 10000.000    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.unoestable                                         ;
; 9999.817  ; 10000.001    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.ceroestable                                         ;
; 9999.817  ; 10000.001    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.preguntacero                                        ;
; 9999.817  ; 10000.001    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.unoestable                                          ;
; 9999.817  ; 10000.001    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.ceroestable                                           ;
; 9999.817  ; 10000.001    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.preguntacero                                          ;
; 9999.817  ; 10000.001    ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.unoestable                                            ;
; 9999.995  ; 9999.995     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 9999.995  ; 9999.995     ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.ceroestable|clk                                           ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.preguntacero|clk                                          ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.unoestable|clk                                            ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.ceroestable|clk                                           ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.preguntacero|clk                                          ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.unoestable|clk                                            ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.ceroestable|clk                                            ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.preguntacero|clk                                           ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.unoestable|clk                                             ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.ceroestable|clk                                              ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.preguntacero|clk                                             ;
; 9999.996  ; 9999.996     ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.unoestable|clk                                               ;
; 10000.003 ; 10000.003    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.ceroestable|clk                                            ;
; 10000.003 ; 10000.003    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.preguntacero|clk                                           ;
; 10000.003 ; 10000.003    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst9|fstate.unoestable|clk                                             ;
; 10000.003 ; 10000.003    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.ceroestable|clk                                              ;
; 10000.003 ; 10000.003    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.preguntacero|clk                                             ;
; 10000.003 ; 10000.003    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tat|fstate.unoestable|clk                                               ;
; 10000.004 ; 10000.004    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.ceroestable|clk                                           ;
; 10000.004 ; 10000.004    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.preguntacero|clk                                          ;
; 10000.004 ; 10000.004    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst10|fstate.unoestable|clk                                            ;
; 10000.004 ; 10000.004    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.ceroestable|clk                                           ;
; 10000.004 ; 10000.004    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.preguntacero|clk                                          ;
; 10000.004 ; 10000.004    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst11|fstate.unoestable|clk                                            ;
; 10000.004 ; 10000.004    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 10000.004 ; 10000.004    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.ceroestable                                        ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.preguntacero                                       ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst10|fstate.unoestable                                         ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.ceroestable                                        ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.preguntacero                                       ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst11|fstate.unoestable                                         ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.ceroestable                                         ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.preguntacero                                        ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:inst9|fstate.unoestable                                          ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.ceroestable                                           ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.preguntacero                                          ;
; 19998.000 ; 20000.000    ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; tateti:tat|fstate.unoestable                                            ;
+-----------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst7|altpll_component|auto_generated|pll1|clk[1]'                                                                                                            ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack      ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 99999.782  ; 99999.998    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In0                                                ;
; 99999.782  ; 99999.998    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In1                                                ;
; 99999.782  ; 99999.998    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In2                                                ;
; 99999.782  ; 99999.998    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In3                                                ;
; 99999.782  ; 99999.998    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo0                                              ;
; 99999.782  ; 99999.998    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo1                                              ;
; 99999.782  ; 99999.998    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo2                                              ;
; 99999.782  ; 99999.998    ; 0.216          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo3                                              ;
; 99999.817  ; 100000.001   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In0                                                ;
; 99999.817  ; 100000.001   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In1                                                ;
; 99999.817  ; 100000.001   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In2                                                ;
; 99999.817  ; 100000.001   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In3                                                ;
; 99999.817  ; 100000.001   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo0                                              ;
; 99999.817  ; 100000.001   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo1                                              ;
; 99999.817  ; 100000.001   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo2                                              ;
; 99999.817  ; 100000.001   ; 0.184          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo3                                              ;
; 99999.995  ; 99999.995    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 99999.995  ; 99999.995    ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 99999.996  ; 99999.996    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In0|clk                                                     ;
; 99999.996  ; 99999.996    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In1|clk                                                     ;
; 99999.996  ; 99999.996    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In2|clk                                                     ;
; 99999.996  ; 99999.996    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In3|clk                                                     ;
; 99999.996  ; 99999.996    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo0|clk                                                   ;
; 99999.996  ; 99999.996    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo1|clk                                                   ;
; 99999.996  ; 99999.996    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo2|clk                                                   ;
; 99999.996  ; 99999.996    ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo3|clk                                                   ;
; 100000.003 ; 100000.003   ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In0|clk                                                     ;
; 100000.003 ; 100000.003   ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In1|clk                                                     ;
; 100000.003 ; 100000.003   ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In2|clk                                                     ;
; 100000.003 ; 100000.003   ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.In3|clk                                                     ;
; 100000.003 ; 100000.003   ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo0|clk                                                   ;
; 100000.003 ; 100000.003   ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo1|clk                                                   ;
; 100000.003 ; 100000.003   ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo2|clk                                                   ;
; 100000.003 ; 100000.003   ; 0.000          ; High Pulse Width ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst|fstate.fijo3|clk                                                   ;
; 100000.004 ; 100000.004   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 100000.004 ; 100000.004   ; 0.000          ; Low Pulse Width  ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In0                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In1                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In2                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.In3                                                ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo0                                              ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo1                                              ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo2                                              ;
; 199998.000 ; 200000.000   ; 2.000          ; Min Period       ; inst7|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; botonera:inst|fstate.fijo3                                              ;
+------------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Resetgeneral ; clk        ; 3.066 ; 3.821 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x0           ; clk        ; 2.121 ; 2.702 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x1           ; clk        ; 2.468 ; 3.074 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x2           ; clk        ; 2.181 ; 2.775 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x3           ; clk        ; 2.504 ; 3.117 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; Resetgeneral ; clk        ; 3.728 ; 4.456 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Resetgeneral ; clk        ; -2.222 ; -2.895 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x0           ; clk        ; -1.718 ; -2.282 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x1           ; clk        ; -2.014 ; -2.598 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x2           ; clk        ; -1.751 ; -2.319 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x3           ; clk        ; -2.053 ; -2.639 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; Resetgeneral ; clk        ; -2.996 ; -3.666 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; c0        ; clk        ; 2.537 ; 2.517 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c1        ; clk        ; 2.529 ; 2.499 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c2        ; clk        ; 2.452 ; 2.485 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c3        ; clk        ; 2.713 ; 2.636 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ; 1.580 ;       ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; cont      ; clk        ; 3.553 ; 3.705 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 5.167 ; 5.485 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p1        ; clk        ; 3.791 ; 4.018 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p2        ; clk        ; 4.997 ; 5.218 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p3        ; clk        ; 4.035 ; 4.274 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ;       ; 1.608 ; Fall       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 5.628 ; 5.883 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p1        ; clk        ; 4.261 ; 4.391 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p2        ; clk        ; 5.073 ; 5.310 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p3        ; clk        ; 4.523 ; 4.682 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; c0        ; clk        ; 2.176 ; 2.123 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c1        ; clk        ; 2.170 ; 2.112 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c2        ; clk        ; 2.013 ; 1.956 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c3        ; clk        ; 2.302 ; 2.286 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ; 1.307 ;       ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; cont      ; clk        ; 2.781 ; 2.949 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 4.519 ; 4.748 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p1        ; clk        ; 2.640 ; 2.802 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p2        ; clk        ; 3.821 ; 3.969 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p3        ; clk        ; 3.113 ; 3.164 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ;       ; 1.335 ; Fall       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 4.611 ; 4.864 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p1        ; clk        ; 2.829 ; 2.861 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p2        ; clk        ; 3.697 ; 3.850 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p3        ; clk        ; 2.942 ; 3.007 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; Resetgeneral ; c0          ; 4.456 ;       ;       ; 5.107 ;
; Resetgeneral ; c1          ; 4.451 ;       ;       ; 5.101 ;
; Resetgeneral ; c2          ; 4.710 ;       ;       ; 5.403 ;
; Resetgeneral ; c3          ; 4.831 ;       ;       ; 5.481 ;
; Resetgeneral ; cont        ; 4.921 ;       ;       ; 5.715 ;
; Resetgeneral ; p0          ; 7.425 ; 7.663 ; 8.075 ; 8.304 ;
; Resetgeneral ; p1          ; 5.713 ; 6.136 ; 6.599 ; 6.507 ;
; Resetgeneral ; p2          ; 6.916 ; 7.218 ; 7.638 ; 7.765 ;
; Resetgeneral ; p3          ; 6.197 ; 6.407 ; 6.878 ; 7.095 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; Resetgeneral ; c0          ; 4.301 ;       ;       ; 4.942 ;
; Resetgeneral ; c1          ; 4.296 ;       ;       ; 4.936 ;
; Resetgeneral ; c2          ; 4.544 ;       ;       ; 5.226 ;
; Resetgeneral ; c3          ; 4.662 ;       ;       ; 5.301 ;
; Resetgeneral ; cont        ; 4.747 ;       ;       ; 5.527 ;
; Resetgeneral ; p0          ; 6.718 ; 6.940 ; 7.338 ; 7.567 ;
; Resetgeneral ; p1          ; 5.353 ; 5.333 ; 5.910 ; 6.100 ;
; Resetgeneral ; p2          ; 6.138 ; 6.230 ; 6.698 ; 6.965 ;
; Resetgeneral ; p3          ; 5.425 ; 5.481 ; 6.123 ; 6.160 ;
+--------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                     ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; z0        ; clk        ; 2.571 ; 2.557 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 3.037 ; 3.023 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 2.772 ; 2.758 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 2.850 ; 2.836 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; z0        ; clk        ; 2.125 ; 2.111 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 2.511 ; 2.497 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 2.295 ; 2.281 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 2.421 ; 2.407 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; z0        ; clk        ; 2.663     ; 2.677     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 3.191     ; 3.205     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 2.877     ; 2.891     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 2.892     ; 2.906     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+
; z0        ; clk        ; 2.192     ; 2.206     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z1        ; clk        ; 2.619     ; 2.633     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z2        ; clk        ; 2.379     ; 2.393     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; z3        ; clk        ; 2.533     ; 2.547     ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+----------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                              ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 19997.215 ; 0.186 ; N/A      ; N/A     ; 9.587               ;
;  clk                                               ; N/A       ; N/A   ; N/A      ; N/A     ; 9.587               ;
;  inst7|altpll_component|auto_generated|pll1|clk[0] ; 19998.957 ; 0.200 ; N/A      ; N/A     ; 9999.743            ;
;  inst7|altpll_component|auto_generated|pll1|clk[1] ; 19997.215 ; 0.186 ; N/A      ; N/A     ; 99999.743           ;
; Design-wide TNS                                    ; 0.0       ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                               ; N/A       ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst7|altpll_component|auto_generated|pll1|clk[0] ; 0.000     ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst7|altpll_component|auto_generated|pll1|clk[1] ; 0.000     ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Resetgeneral ; clk        ; 5.217 ; 5.824 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x0           ; clk        ; 3.646 ; 4.084 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x1           ; clk        ; 4.271 ; 4.693 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x2           ; clk        ; 3.764 ; 4.211 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x3           ; clk        ; 4.345 ; 4.781 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; Resetgeneral ; clk        ; 6.399 ; 6.995 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Resetgeneral ; clk        ; -2.222 ; -2.895 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x0           ; clk        ; -1.718 ; -2.282 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x1           ; clk        ; -2.014 ; -2.598 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x2           ; clk        ; -1.751 ; -2.319 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; x3           ; clk        ; -2.053 ; -2.639 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; Resetgeneral ; clk        ; -2.996 ; -3.666 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; c0        ; clk        ; 4.298 ; 4.355 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c1        ; clk        ; 4.287 ; 4.330 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c2        ; clk        ; 4.191 ; 4.310 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c3        ; clk        ; 4.587 ; 4.590 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ; 2.693 ;       ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; cont      ; clk        ; 6.176 ; 6.226 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 8.682 ; 8.819 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p1        ; clk        ; 6.668 ; 6.773 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p2        ; clk        ; 8.414 ; 8.608 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p3        ; clk        ; 7.156 ; 7.242 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ;       ; 2.654 ; Fall       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 9.409 ; 9.549 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p1        ; clk        ; 7.411 ; 7.463 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p2        ; clk        ; 8.480 ; 8.678 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p3        ; clk        ; 7.867 ; 7.902 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+
; c0        ; clk        ; 2.176 ; 2.123 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c1        ; clk        ; 2.170 ; 2.112 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c2        ; clk        ; 2.013 ; 1.956 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c3        ; clk        ; 2.302 ; 2.286 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ; 1.307 ;       ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; cont      ; clk        ; 2.781 ; 2.949 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 4.519 ; 4.748 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p1        ; clk        ; 2.640 ; 2.802 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p2        ; clk        ; 3.821 ; 3.969 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p3        ; clk        ; 3.113 ; 3.164 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; c4        ; clk        ;       ; 1.335 ; Fall       ; inst7|altpll_component|auto_generated|pll1|clk[0] ;
; p0        ; clk        ; 4.611 ; 4.864 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p1        ; clk        ; 2.829 ; 2.861 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p2        ; clk        ; 3.697 ; 3.850 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
; p3        ; clk        ; 2.942 ; 3.007 ; Rise       ; inst7|altpll_component|auto_generated|pll1|clk[1] ;
+-----------+------------+-------+-------+------------+---------------------------------------------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; Resetgeneral ; c0          ; 7.561  ;        ;        ; 8.127  ;
; Resetgeneral ; c1          ; 7.549  ;        ;        ; 8.117  ;
; Resetgeneral ; c2          ; 7.973  ;        ;        ; 8.564  ;
; Resetgeneral ; c3          ; 8.131  ;        ;        ; 8.737  ;
; Resetgeneral ; cont        ; 8.448  ;        ;        ; 9.024  ;
; Resetgeneral ; p0          ; 12.432 ; 12.536 ; 12.936 ; 13.021 ;
; Resetgeneral ; p1          ; 9.916  ; 10.317 ; 10.747 ; 10.532 ;
; Resetgeneral ; p2          ; 11.677 ; 11.859 ; 12.230 ; 12.380 ;
; Resetgeneral ; p3          ; 10.719 ; 10.787 ; 11.245 ; 11.322 ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; Resetgeneral ; c0          ; 4.301 ;       ;       ; 4.942 ;
; Resetgeneral ; c1          ; 4.296 ;       ;       ; 4.936 ;
; Resetgeneral ; c2          ; 4.544 ;       ;       ; 5.226 ;
; Resetgeneral ; c3          ; 4.662 ;       ;       ; 5.301 ;
; Resetgeneral ; cont        ; 4.747 ;       ;       ; 5.527 ;
; Resetgeneral ; p0          ; 6.718 ; 6.940 ; 7.338 ; 7.567 ;
; Resetgeneral ; p1          ; 5.353 ; 5.333 ; 5.910 ; 6.100 ;
; Resetgeneral ; p2          ; 6.138 ; 6.230 ; 6.698 ; 6.965 ;
; Resetgeneral ; p3          ; 5.425 ; 5.481 ; 6.123 ; 6.160 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; c0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c3            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; z3            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; p3            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c4            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; locked        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; T             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cont          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Resetgeneral            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; c0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; c1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; c2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; c3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; z0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; z1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; z2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; z3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; p0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; p1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; p2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; p3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; c4            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; T             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; cont          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; c0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; c1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; c2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; c3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; z0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; z1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; z2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; z3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; p0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; p1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; p2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; p3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; c4            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; T             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; cont          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; c0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; c3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; z3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; p0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; p1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; p2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; p3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c4            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; locked        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; T             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; cont          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 12       ; 0        ; 0        ; 0        ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 64       ; 0        ; 0        ; 0        ;
; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 12       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[0] ; 12       ; 0        ; 0        ; 0        ;
; inst7|altpll_component|auto_generated|pll1|clk[0] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 64       ; 0        ; 0        ; 0        ;
; inst7|altpll_component|auto_generated|pll1|clk[1] ; inst7|altpll_component|auto_generated|pll1|clk[1] ; 12       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 98    ; 98   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 27 15:42:24 2025
Info: Command: quartus_sta matrizbotones -c matrizbotones
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'matrizbotones.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {inst7|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 1000 -duty_cycle 50.00 -name {inst7|altpll_component|auto_generated|pll1|clk[0]} {inst7|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {inst7|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10000 -duty_cycle 50.00 -name {inst7|altpll_component|auto_generated|pll1|clk[1]} {inst7|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 19997.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119): 19997.215         0.000 inst7|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119): 19998.957         0.000 inst7|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.358         0.000 inst7|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.383         0.000 inst7|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.835
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.835         0.000 clk 
    Info (332119):  9999.746         0.000 inst7|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119): 99999.746         0.000 inst7|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 19997.494
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119): 19997.494         0.000 inst7|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119): 19999.074         0.000 inst7|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.312         0.000 inst7|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.346         0.000 inst7|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.818
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.818         0.000 clk 
    Info (332119):  9999.743         0.000 inst7|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119): 99999.743         0.000 inst7|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 19998.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119): 19998.440         0.000 inst7|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119): 19999.414         0.000 inst7|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 inst7|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.200         0.000 inst7|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.587
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.587         0.000 clk 
    Info (332119):  9999.782         0.000 inst7|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119): 99999.782         0.000 inst7|altpll_component|auto_generated|pll1|clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4630 megabytes
    Info: Processing ended: Thu Nov 27 15:42:27 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


