## 静态时序分析
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20240414150520.png)

### 时序路径
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/202409101735393.png)
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/202409101735237.png)

关于时序报告的分析：
[STA | 3. 如何做一条合格的path? (四种路径和建立保持时间)-CSDN博客](https://blog.csdn.net/graymount/article/details/106045757)

### 时序约束

**一、周期约束（Period Constraint）**
周期约束主要用于指定设计中时钟的周期。它定义了时钟信号的重复频率，确保电路在给定的时钟周期内能够正确地完成数据的处理和传输。
例如，对于一个工作频率为 100MHz 的时钟，其周期为 10ns。通过周期约束，可以明确告知综合工具和时序分析工具这个时钟的周期要求，以便工具能够对设计进行合理的优化和分析，确保在这个时钟周期下电路的功能正确性和时序满足性。

**二、偏移约束（Offset Constraint）**

偏移约束用于控制不同时钟域之间或者同一时钟域内不同信号之间的时间关系。它可以指定信号相对于时钟沿的延迟或提前量。

1.  不同时钟域之间的偏移约束：
    -   当设计中存在多个时钟域时，偏移约束可以帮助确保数据在不同时钟域之间正确地传输和同步。例如，在从一个慢时钟域向一个快时钟域传输数据时，需要考虑数据的建立时间和保持时间要求，通过偏移约束可以调整数据的传输时机，以满足时序要求。
    -   可以指定输入信号相对于时钟的延迟，或者输出信号相对于时钟的提前量，以确保数据在正确的时钟沿被采样或驱动。
2.  同一时钟域内不同信号之间的偏移约束：
    -   在同一时钟域内，偏移约束可以用于控制不同信号之间的相对时间关系。例如，在一个数据通路中，可能需要确保某些控制信号在数据信号之前或之后的特定时间内有效，以保证数据的正确处理。
    -   可以通过偏移约束来调整信号的延迟，以满足设计中的时序要求，例如建立时间和保持时间要求。

**三、静态时序路径约束（Static Timing Path Constraint）**

静态时序路径约束主要用于指定设计中不同路径的时序要求。它可以分为以下几种类型：
1.  组合逻辑路径约束：
    -   组合逻辑路径是指不经过任何存储元件（如寄存器、锁存器等）的信号路径。组合逻辑路径约束通常用于指定信号在组合逻辑中的传播延迟要求。
    -   例如，可以指定一个信号从输入端口经过一系列组合逻辑门到达输出端口的最大延迟时间，以确保信号在规定的时间内到达目的地，满足设计的时序要求。
2.  时序逻辑路径约束：
    -   时序逻辑路径是指经过存储元件（如寄存器、锁存器等）的信号路径。时序逻辑路径约束通常用于指定信号在时序逻辑中的建立时间和保持时间要求。
    -   建立时间是指在时钟沿到来之前，数据必须稳定的时间。保持时间是指在时钟沿到来之后，数据必须保持稳定的时间。通过时序逻辑路径约束，可以确保数据在存储元件中正确地被采样和存储，满足设计的时序要求。
3.  跨时钟域路径约束：
    -   当设计中存在跨时钟域的信号路径时，需要特别注意跨时钟域路径的时序约束。跨时钟域路径约束通常用于确保数据在不同时钟域之间正确地传输和同步。
    -   可以使用同步器（如双稳态触发器、FIFO 等）来实现跨时钟域的数据传输，并通过约束同步器的建立时间和保持时间，以及数据在不同时钟域之间的传输延迟，来确保数据的正确同步和时序满足性。



### 跨时钟域问题
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/202408212121949.png)


### 亚稳态的消除

![](https://raw.githubusercontent.com/acdefg/cdn/main/obsidian/20240414150528.png)

**（4）同步复位和异步复位**

 **（5） 同步电路和异步电路**

 **（6）阻塞和非阻塞的区别**
 
 **（7）ASIC 设计流程**
 
 **（8） 有符号数计算（加法和乘法）**

 **（9） AMBA相关**

 **（10） 乒乓操作、流水线操作思想以及应用**

 **（11） 时序优化和面积优化**

 **（12）画电路的题**
 