# Trabalho GA - Arquitetura de Sistemas Digitais

**Objetivo:** Implementar o código de descrição do hardware (HDL) em Verilog usando a ferramenta EDA Playground
que gere uma ULA de 8 bits que realize, de forma modularizada, no mínimo, as operações de soma,
subtração, E, OU e NEGAÇÃO lógica. Adotar a abordagem estrutural. Implementar o testbench para validação de cenários, simulando o processamento de pelo menos 10
cenários distintos e apresentando as saídas de log e o gráfico de waveform para diferentes valores de
entrada

## Integrantes
- Bel Cogo
- Bruno Hoffmann
- João Vitor Accorsi

## Lista de Tarefas

[ ] Criar módulo AND

[ ] Criar módulo OR

[ ] Criar módulo NEG

[ ] Criar módulo ADIÇÃO

[ ] Criar módulo SUBTRAÇÃO

[ ] Criar módulo MUX
