0.6
2019.1
May 24 2019
15:06:07
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sim_1/imports/processore/processor_tb.vhd,1641654954,vhdl,,,,processor_tb,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sim_1/new/system_tb.vhd,1641660924,vhdl,,,,system_tb,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/imports/new/debouncer.vhd,1642695788,vhdl,,,,debouncer,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/ip/clk_wiz_0_1/clk_wiz_0.v,1642696632,verilog,,,,clk_wiz_0,,,../../../../processore.srcs/sources_1/ip/clk_wiz_0_1,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/ip/clk_wiz_0_1/clk_wiz_0_clk_wiz.v,1642696632,verilog,,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/ip/clk_wiz_0_1/clk_wiz_0.v,,clk_wiz_0_clk_wiz,,,../../../../processore.srcs/sources_1/ip/clk_wiz_0_1,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/alu.vhd,1641478096,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/datapath.vhd,,,alu,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/buffer_output.vhd,1642693682,vhdl,,,,buffer_output,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/common_defs.vhd,1641478096,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/alu.vhd;C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/buffer_output.vhd;C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/control_store.vhd;C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/control_unit.vhd;C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/datapath.vhd;C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/dp_ar_ram.vhd;C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/processor.vhd;C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/system.vhd,,,common_defs,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/control_store.vhd,1641651251,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/control_unit.vhd,,,control_store,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/control_unit.vhd,1641478096,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/processor.vhd,,,control_unit,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/datapath.vhd,1641478096,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/processor.vhd,,,datapath,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/dp_ar_ram.vhd,1641660832,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/system.vhd,,,dp_ar_ram,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/processor.vhd,1641478096,vhdl,C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/system.vhd,,,processor,,,,,,,,
C:/Users/super/Desktop/magistrale/architetture/progettiVHDL/P-ASDi/Esercizio8/processore.srcs/sources_1/new/system.vhd,1642695083,vhdl,,,,system,,,,,,,,
