//../src/AXI_define.svh
//../src/def.svh

// ../src/aFIFO/aFIFO.sv
// ../src/aFIFO/fifomem.sv
../src/rptr_empty.sv
../src/sync_r2w.sv
../src/wptr_full.sv

../src/aFIFO_M_ARAW.sv
../src/fifomem_M_ARAW.sv
../src/aFIFO_M_B.sv
../src/fifomem_M_B.sv
../src/aFIFO_M_R.sv
../src/fifomem_M_R.sv
../src/aFIFO_M_W.sv
../src/fifomem_M_W.sv
../src/aFIFO_S_ARAW.sv
../src/fifomem_S_ARAW.sv
../src/aFIFO_S_B.sv
../src/fifomem_S_B.sv
../src/aFIFO_S_R.sv
../src/fifomem_S_R.sv
../src/aFIFO_S_W.sv
../src/fifomem_S_W.sv

../src/AXI/AXI_Arbiter.sv
../src/AXI/AXI_Decoder.sv
../src/AXI/AXI.sv
../src/ALU.sv
// ../src/CHIP.v
../src/Controller.sv
../src/CPU_wrapper.sv
../src/CPU.sv
../src/CSR_Reg.sv
../src/Decoder.sv

../src/DMA_master_FSM.sv
../src/DMA_reg.sv
../src/DMA_slave_FSM.sv
../src/DMA_wrapper.sv
../src/DMA.sv
../src/DRAM_FSM.sv
../src/DRAM_slave_FSM.sv
../src/DRAM_wrapper.sv
../src/F_RegFile.sv
../src/FPU.sv
../src/Imm_Ext.sv
../src/JB_Unit.sv
../src/LD_Filter.sv
../src/mux2.sv
../src/mux3.sv
../src/Reg_D.sv
../src/Reg_E.sv
../src/Reg_M.sv
../src/Reg_PC.sv
../src/Reg_W.sv
../src/RegFile.sv
../src/ROM_FSM.sv
../src/ROM_wrapper.sv
../src/Slave_FSM.sv
../src/SRAM_wrapper.sv

../src/top.sv
../src/WDT_FSM.sv
../src/WDT_wrapper.sv
../src/WDT.sv

../src/cache_DM_controlFSM.sv
../src/cache_IM_controlFSM.sv
../src/CPU_DMmaster_FSM.sv
../src/CPU_IMmaster_FSM.sv
../src/data_array_wrapper.sv
../src/L1C_data_wrapper.sv
../src/L1C_data.sv
../src/L1C_inst_wrapper.sv
../src/L1C_inst.sv
../src/tag_array_wrapper.sv

/usr/cad/CBDK/Executable_Package/Collaterals/IP/stdio/N16ADFP_StdIO/VERILOG/N16ADFP_StdIO.v