[TOC]

### 论文中中断直通的措施：

**针对SRIOV设备：**

1.设置VMCS的EIE(外部中断退出)为0，以便向正在运行的VM发送中断而不会导致VM退出。

2.设置NMI(不可屏蔽中断)退出位为1，确定当NMI中断传递到运行VM的CPU内核时，触发VM Exit.(NMI模式的中断以最高优先级到达目标CPU内核，且不能被屏蔽)。

3.当SRIOV 设备的功能F产生中断，如果VM正在运行，则此中断将通过PCIe层次结构（即修改IOMMU的终端重映射表的表项），使中断I最终到达M在guest mode下运行的CPU内核的LAPIC（之后，VM可以读取LAPIC的某些寄存器，获得中断信息）。 否则，DID安排将中断传递给hypervisor，然后hypervisor将虚拟中断注入M。  

4.另外，如果客户机的VCPU被调度到了另一个物理CPU C上运行，DID hypervisor会修改分配给M的虚拟功能的IOMMU的中断重映射表条目，使这些虚拟功能产生的中断的目的地为为新的物理CPU C,避免错传。

**针对虚拟设备：**

采用虚拟注入，但是发出的是处理器间中断（IPI），且设置EIE位为0（所以虚拟机不会退出），将IPI的中断向量设置为该中断的中断向量。







### 1.DMA

##### 1.1DMA原理

DMA的出现就是为了解决批量数据的输入/输出问题。DMA是指外部设备不通过CPU而直接与系统内存交换数据的接口技术。这样数据的传送速度就取决于存储器和外设的工作速度。

通常系统总线是由CPU管理的，在ＤＭＡ方式时，就希望CPU把这些总线让出来，即CPU连到这些总线上的线处于第三态(高阻状态)，而由DMA控制器接管，控制传送的字节数，判断DMA是否结束，以及发出DMA结束信号。因此DMA控制器必须有以下功能:

1、能向CPU发出系统保持(HOLD)信号，提出总线接管请求；

2、当CPU发出允许接管信号后，负责对总线的控制，进入DMA方式;

3、能对存储器寻址及能修改地址指针，实现对内存的读写；

4、能决定本次DMA传送的字节数，判断DMA传送是否借宿。

5、发出DMA结束信号，使CPU恢复正常工作状态。

DMA传输将从一个地址空间复制到另外一个地址空间。当CPU初始化这个传输动作，传输动作本身是由DMA控制器来实行和完成。  典型例子---移动一个外部内存的区块到芯片内部更快的内存区。

对于实现ＤＭＡ传输，它是由DMA控制器直接掌管总线（地址总线、数据总线和控制总线），因此，存在一个总线控制权转移问题

DMA传输开始前：　　　　CPU------>DMA控制器

DMA传输结束后：        DMA控制器------>CPU

一个完整的DMA传输过程必须经历DMA请求、DMA响应、DMA传输、DMA结束4个步骤。

DMA方式是一种完全由硬件进行组信息传送的控制方式，具有中断方式的优点，即在数据准备阶段，CPU与外设并行工作。

##### 1.2 DMA的传送过程

DMA的数据传送分为预处理、数据传送和后处理3个阶段。

(1)预处理

由CPU完成一些必要的准备工作。**首先，CPU执行几条I/O指令，用以测试I/O设备状态，向DMA控制器的有关寄存器置初值，设置传送方向、启动该设备等。**然后，CPU继续执行原来的程序，直到I/O设备准备好发送的数据(输入情况)或接受的数据(输出情况)时，**I/O设备向DMA控制器发送DMA请求，再由DMA控制器向CPU发送总线请求(统称为DMA请求)，用以传输数据。**

(2)数据传送

DMA的数据传输可以以单字节(或字)为基本单位，对于以数据块为单位的传送(如银盘)，DMA占用总线后的数据输入和输出操作都是通过循环来实现。需要特别之处的是，这一循环也是由DMA控制器(而不是通过CPU执行程序)实现的，即数据传送阶段是完全由DMA(硬件)来控制的。

(3)后处理

**DMA控制器向CPU发送中断请求，CPU执行中断服务程序做DMA结束处理，**包括检验送入主存的数据是否正确，测试传送过程中是否出错(错误则转入诊断程序)和决定是否继续使用DMA传送其他数据块等。

### 2.SRIOV （single root I/O virtualization）

SR-IOV 技术是一种基于硬件的虚拟化解决方案，可提高性能和可伸缩性。SR-IOV 标准允许在虚拟机之间高效共享 PCIe（Peripheral Component Interconnect Express，快速外设组件互连）设备，并且它是在硬件中实现的，可以获得能够与本机性能媲美的 I/O 性能。SR-IOV 规范定义了新的标准，根据该标准，创建的新设备可允许将虚拟机直接连接到 I/O 设备。

SR-IOV 规范由 PCI-SIG 在 http://www.pcisig.com 上进行定义和维护。

单个 I/O 资源可由许多虚拟机共享。共享的设备将提供专用的资源，并且还使用共享的通用资源。这样，每个虚拟机都可访问唯一的资源。因此，启用了 SR-IOV 并且具有适当的硬件和 OS 支持的 PCIe 设备（例如以太网端口）可以显示为多个单独的物理设备，每个都具有自己的 PCIe 配置空间。

简单的说，就是一个物理网卡可以虚拟出来多个轻量化的PCI-e物理设备，从而可以分配给虚拟机使用。

##### SR-IOV 的优点

SR-IOV 标准允许在 IO 客户机域之间高效共享 PCIe 设备。SR-IOV 设备可以具有数百个与某个物理功能 (Physical Function, PF) 关联的虚拟功能 (Virtual Function, VF)。VF 的创建可由 PF 通过设计用来开启 SR-IOV 功能的寄存器以动态方式进行控制。缺省情况下，SR-IOV 功能处于禁用状态，PF 充当传统 PCIe 设备。

具有 SR-IOV 功能的设备可以利用以下优点：

- 性能－从虚拟机环境直接访问硬件。

- 成本降低－节省的资本和运营开销包括：

  - 节能

  - 减少了适配器数量

  - 简化了布线

  - 减少了交换机端口

大概的框图如下：

![](images\SRIOV framework.png)

以上图为例逐个解释关键词：

1. PF就是物理网卡所支持的一项PCI功能，PF可以扩展出若干个VF。
2. VF是支持SRIOV的物理网卡所虚拟出的一个“网卡”或者说虚出来的一个实例，它会以一个独立网卡的形式呈现出来，每一个VF有它自己独享的PCI配置区域，并且可能与其他VF共享着同一个物理资源（共用同一个物理网口）。
3. PF miniport driver即PF驱动是工作于Hyper-V虚拟化平台父区域的，并在VF之前最先加载。
4. VF miniport driver即VF驱动是工作于Hyper-V虚拟化平台子区域的，即guestOS；需要注意的是，VF及PF之间是隔离的，任何经由VF驱动或所执行的结果都不会影响到其他的VF或PF。
5. Network Interface Card即物理网卡，在启用SRIOV之后会生成若干vport，物理NIC所要做的就是转发physical port与vport之间的流量。
6. physical port顾名思义就是物理网口，在SRIOV场景中physical port充当一个面向对外的网络媒介。
7. VPort是个抽象出来的接口，类似于物理网口，它们被映射给每一个VF或者PF，供parentOS或guestOS来使用。

**启用SRIOV之后，物理NIC将通过VF与虚拟机（VF driver）进行数据交互，反之亦然。那么这样一来即可跳过中间的虚拟化堆栈（即VMM层），以达到近乎于纯物理环境的性能；这一点也是SRIOV最大的价值所在，他有别于以往虚拟机通过仿真设备和虚拟化层进行流量传递的情况。要实现SRIOV功能，前提是网卡要支持SRIOV，主板要支持VT-d。**

### IOMMU（i/o memory management unit）

iommu有两大功能：控制设备dma地址映射到机器物理地址（dmar），中断重映射（intremap）（可选）

IOMMU允许系统设备在虚拟内存中进行寻址，也就是将虚拟内存地址映射为物理内存地址，让实体设备可以在虚拟的内存环境中工作，这样可以帮助系统扩充内存容量，提升性能。

**在计算机领域，IOMMU（Input/Output Memory Management Unit）是一个内存管理单元（Memory Management Unit），它的作用是连接DMA-capable I/O总线（Direct Memory Access-capable I/O Bus）和主存（main memory）。**传统的内存管理单元会把CPU访问的虚拟地址转化成实际的物理地址。而**IOMMU则是把设备（device）访问的虚拟地址转化成物理地址。**为了防止设备错误地访问内存，有些IOMMU还提供了访问内存保护机制。参考下图：

![image-20201216164200467](F:\KVM\kvm-stuff\docs\reports\20201216\images\IOMMU.png)



IOMMU的一个重要用途是在虚拟化技术（virtualization）：虚拟机上运行的操作系统（guest OS）通常不知道它所访问的host-physical内存地址。如果要进行DMA操作，就有可能破坏内存，因为实际的硬件设备不知道guest-physical和host-physical内存地址之间的映射关系。**IOMMU根据guest-physical和host-physical内存地址之间的转换表（translation table），re-mapping硬件访问的地址，就可以解决这个问题。**

#### 中断重映射

**中断重映射**提供IO设备的中断重映射和路由功能，来达到中断隔离和中断迁移的目的，提升了虚拟化环境下直通设备的中断处理效率。

直通设备的中断不能直通到虚拟机内部吗？ 直通场景下直通设备的MSI/MSI-X Msg信息都是由Guest直接分配的，那么问题来了：设备发送中断的时候写的Msg地址是GPA，肯定不能直接往host上投递，否则就乱套了。**在虚拟化场景下，直通设备的中断是无法直接投递到Guest中的，那么该怎么办？可以由IOMMU截获中断，先将中断映射到host的某个中断上，然后再重定向（由VMM投递）到Guest内部。**

另外，在AMD的VIRTUALIZING IO THROUGH THE IO MEMORY MANAGEMENT UNIT (IOMMU)文档中，也有一个更全面的总结图：

![image-20201216164252101](F:\KVM\kvm-stuff\docs\reports\20201216\images\IOMMU1.png)

#### 详细补充中断重映射：

VT-d硬件中包含了中断重映射硬件，借助该硬件。中断重映射单元让系统软件能够对I/O设备产生的中断（包括从I/O APIC发送过来的中断，I/O设备产生的以MSI、MSI-X形式传递的中断，不包含中断重映射硬件本身产生的中断）的传输进行控制、隔离，而不仅仅取决于硬件的连接，提高了系统的隔离性。

##### 中断重映射功能的开启与关闭：

对于VT-d硬件而言，中断请求就是从外面发送进来对物理地址范围0xFEEX_XXXXh的写请求。VT-d中，中断重映射功能由Extended Capability Register寄存器来决定，该寄存器的bit3表示Interrupt Remapping Support，如果为1，则表示支持中断重映射，如果为0，则表示不支持中断重映射。

![image-20201216171249447](images\Extensible Capability Register.png)

##### 中断请求的格式：

在Intel x86架构中，中断请求的格式有两种：兼容格式和可重映射格式。并且每个请求中都包含了访问的地址和数据，格式的选择由地址信息的bit 4（Interrupt Format）来决定。

**对于兼容格式而言，bit 4（Interrupt Format）为0，表示兼容格式，这种格式的中断直接向上传递到CPU的LAPCI，不会被重新映射。**

![image-20201216171527406](images\Compability Format Interrupt Request.png)

**对于可重映射格式而言，bit 4（Interrupt Format）为1，其具体格式如下所示：**

![image-20201216171635807](images\Remapped Format Interrupt Request.png)

Address信息中，bit 19 ～ bit 5和bit 2共同组成了16bit的Handle，并且在Address bit 3（SHV）为1的情况下，Data区域的bit 15 ～ bit 0包含了Sub-Handle，**这些值用于索引中断重映射表。**

中断重映射硬件利用一张位于内存的单层表，即中断重映射表，来确定中断请求需要被如何重新生成并转发。**该表由VMM配置，并且该表的物理地址将会被写到VT-d硬件中的Interrupt Remap Table Address Register，用于告知硬件中断重映射表的位置。**并且低4 bit用于表示中断重映射表中包含的entry个数，即2的（1+S）次方，最高达2的16次方，即64K。

![image-20201216172026504](images\Interrupt Remapping Tablel Address Register.png)

中断重映射表中的每个表项大小为128 bit，即16 Byte，称为Interrupt Remap Table Entry（IRET），其格式如下所示：

![image-20201216172137495](images\Interrupt Remapping Tablel Entry Format for Remapped Interrupts.png)

主要包含了重映射目标的Destination ID、Vector和一些其他中断传输相关的信息（对于兼容格式的中断而言，其中断的属性都是在中断请求中说明，而可重映射的中断，其中断属性则在IRTE中说明）。另外bit 15必须为0，该bit表示IRTE Mode，如果为0，则表示为Remapped Interrupt，如果为1，则表示**Posted Interrupt**。中断重映射硬件，将以前面提到的中断请求中包含的Handle和Sub-Handle计算索引值，对中断重映射表进行索引。其算法如下所示：

![image-20201216172501803](images\计算重映射表索引值.png)

从硬件的角度来看，整个中断重映射的过程为：硬件检测到向0xFEEX_XXXXh地址DWORD的写请求，判定其为中断请求，并将其拦截。如果中断重映射的功能没有打开（Global Status Register的IRES为0），则所有的中断请求都以兼容格式的中断来处理。如果中断重映射功能被打开（Global Status Register的IRES为1），则查看中断请求的格式，如果是兼容格式，则直接跳过中断重映射硬件，继续中断请求的传递。如果是可重映射格式，则检测中断请求中的数据正确性，计算Interrupt_index，读取相应的IRTE，检测IRTE是否存在及其正确性，如果一切正常则中断重映射硬件将会根据读取的IRTE产生一个新的中断请求，并向上传递。其基本流程如下所示：

![image-20201216173316787](images\中断重映射过程.png)

总的来说，VT-d的中断重映射就是指VT-d会拦截其下面挂载的I/O设备产生的中断，然后根据接收到的中断请求索引中断重映射表，根据找到的中断重映射表的表项产生新的中断请求，上传到CPU的LAPIC。VT-d就是通过这个重映射动作，实现了同一物理系统中不同Domain的I/O设备中断请求的隔离。同时为了让I/O设备能够产生可重映射的中断，并对中断重映射表进行正确的索引，系统软件还需要对I/O设备的中断请求生成进行配置。

**对于软件而言，为了实现中断重映射，则需要进行如下操作：**

1. 如果中断重映射表没有被分配，则在内存中分配一块区域作为中断重映射表，并将该表的位置告诉给中断重映射硬件，即将该表的位置写到Interrupt Remap Table Address Register。
2. 找到一个可用的IRTE（Interrupt Remapping Table Entry），然后设置需要重新转发的中断的一些属性，如传递的目标、中断模式，中断向量等。
3. 对中断源（一般是I/O设备或者是I/O APIC）进行设置，让中断源能够产生可重映射格式的中断，并且由其Handle、Sub-Handle、SHV等区域计算出来的interrupt_index正好匹配到之前设置好的IRTE。不同的I/O设备的设置方法会有区别。

对于I/O xAPIC而言，系统软件通过修改设置I/O xAPIC的Redirection Table Entries（RTEs）来设置I/O xAPIC产生的可重映射中断。RTE的格式如下所示：

![image-20201216173804018](images\IO xAPIC RTE Programming.png)

将Interrupt Format设置为1表示产生的中断为可重映射中断，并且可以设置Interrupt_Index、Vector、Trigger Mode等信息。

对于可以产生MSI（Message Signaled Interrupt）或者MSI-X的设备而言，对产生中断的设置包括Address和Data寄存器，其格式如下所示：

![image-20201216173931850](images\MSI-X Programming.png)

当Address的bit 4（Interrupt Format）为1的时候，则表示产生的中断为可重映射中断，并且可以设置Interrupt_Index和SHV等值。对于支持多个（必须是2的n次方）Vector中断的MSI/MSI-X消息而言，其Data寄存器的低n位对应到具体的Vector数值，并且SHV（Sub-Handle Valid）为1，这时候IRTE的索引值就是Interrupt_index[15:0]的值加上Vector的值。



参考：

https://www.zhihu.com/question/325947168/answer/694085423

https://blog.csdn.net/lindahui2008/article/details/83954861（带中断信息描述和流程图的博客）

## 中断

#### 中断概念：

1.中断是指由于接收到来自外围硬件（相对于中央处理器和内存）的异步信号或来自软件的同步信号，而进行相应的硬件／软件处理。发出这样的信号称为进行中断请求（interrupt request，IRQ）。硬件中断导致处理器通过一个上下文切换（context switch）来保存执行状态（以程序计数器和程序状态字等寄存器信息为主）；软件中断则通常作为CPU指令集中的一个指令，以可编程的方式直接指示这种上下文切换，并将处理导向一段中断处理代码。中断在计算机多任务处理，尤其是实时系统中尤为有用。这样的系统，包括运行于其上的操作系统，也被称为“中断驱动的”（interrupt-driven）。

2.中断是一种使CPU中止正在执行的程序而转去处理特殊事件的操作，这些引起中断的事件称为中断源，它们可能是来自外设的输入输出请求，也可能是计算机的一些异常事故或其它内部原因。

3.中断：在运行一个程序的过程中，断续地以“插入”方式执行一些完成特定处理功能的程序段，这种处理方式称为中断。

##### 中断的作用：

并行操作
硬件故障报警与处理
支持多道程序并发运行，提高计算机系统的运行效率
支持实时处理功能

##### 术语：

按中断源进行分类：发出中断请求的设备称为中断源。

按中断源的不同，中断可分为
内中断：即程序运行错误引起的中断
外中断：即由外部设备、接口卡引起的中断
软件中断：由写在程序中的语句引起的中断程序的执行，称为软件中断
**允许/禁止(开/关)中断**： CPU通过指令限制某些设备发出中断请求，称为屏蔽中断。从CPU要不要接收中断即能不能限制某些中断发生的角度 ，中断可分为
可屏蔽中断 ：可被CPU通过指令限制某些设备发出中断请求的中断
不可屏蔽中断：不允许屏蔽的中断如电源掉电
**中断允许触发器**：在CPU内部设置一个中断允许触发器，只有该触发器置“1”，才允许中断；置“0”，不允许中断。指令系统中，开中断指令，使中断触发器置“1”，关中断指令，使中断触发器置“0”
**中断优先级**：为了管理众多的中断请求，需要按每个（类）中断处理的急迫程度，对中断进行分级管理，称其为中断优先级。在有多个中断请求时，总是响应与处理优先级高的设备的中断请求。
**中断嵌套**：当CPU正在处理优先级较低的一个中断，又来了优先级更高的一个中断请求，则CPU先停止低优先级的中断处理过程，去响应优先级更高的中断请求，在优先级更高的中断处理完成之后，再继续处理低优先级的中断，这种情况称为中断嵌套。

Intel的官方文档里将中断和异常理解为两种中断当前程序执行的不同机制。这是中断和异常的共同点。不同点在于：

  中断(interrupt)是异步的事件，典型的比如由I/O设备触发；异常(exception)是同步的事件，典型的比如处理器执行某条指令时发现出错了等等。

  中断又可以分为可屏蔽中断和非可屏蔽中断，异常又分为故障、陷阱和异常中止3种，它们的具体区别很多书籍和官方文档都解释的比较清楚这里不再赘述。

关于它们的区别有两点是需要注意的：

1）平常所说的屏蔽中断是不包括异常的，即异常不会因为CPU的IF位被清（关中断，指令：cli）而受影响，比如缺页异常，即使关了中断也会触发CPU的处理。

2）通常说的int 80h这种系统调用使用的中断方式实际上硬件上是理解为异常处理的，因此也不会被屏蔽掉，这也很好理解，int 80h这种中断方式是程序里主动触发的，对于CPU来说属于同步事件，因此也就属于异常的范畴。

#### 处理中断的一般过程：

\2. 中断（异常）处理过程

![img](http://www.cppblog.com/images/cppblog_com/aaxron/%E4%B8%AD%E6%96%AD.png)

 

  需要明确的一点是CPU对于中断和异常的具体处理机制本质上是完全一致的，即：

当CPU收到中断或者异常的信号时，它会暂停执行当前的程序或任务，通过一定的机制跳转到负责处理这个信号的相关处理程序中，在完成对这个信号的处理后再跳回到刚才被打断的程序或任务中。这里只描述保护模式下的处理过程，搞清楚了保护模式下的处理过程（更复杂），实模式下的处理机制也就容易理解了。

 

#### 具体的处理过程如下：

**0）中断响应的事前准备：**

系统要想能够应对各种不同的中断信号，总的来看就是需要知道每种信号应该由哪个中断服务程序负责以及这些中断服务程序具体是如何工作的。系统只有事前对这两件事都知道得很清楚，才能正确地响应各种中断信号和异常。

[a]系统将所有的中断信号统一进行了编号（一共256个：0～255），这个号称为中断向量，具体哪个中断向量表示哪种中断有的是规定好的，也有的是在给定范围内自行设定的。  中断向量和中断服务程序的对应关系主要是由IDT（中断向量表）负责。操作系统在IDT中设置好各种中断向量对应的中断描述符（一共有三类中断门描述符：任务门、中断门和陷阱门），留待CPU查询使用。而IDT本身的位置是由idtr保存的，当然这个地址也是由OS填充的。 

[b]中断服务程序具体负责处理中断（异常）的代码是由软件，也就是操作系统实现的，这部分代码属于操作系统内核代码。也就是说从CPU检测中断信号到加载中断服务程序以及从中断服务程序中恢复执行被暂停的程序，这个流程基本上是硬件确定下来的，而具体的中断向量和服务程序的对应关系设置和中断服务程序的内容是由操作系统确定的。

**1）CPU检查是否有中断/异常信号**

  CPU在执行完当前程序的每一条指令后，都会去确认在执行刚才的指令过程中中断控制器（如：8259A）是否发送中断请求过来，如果有那么CPU就会在相应的时钟脉冲到来时从总线上读取中断请求对应的中断向量[2]。

对于异常和系统调用那样的软中断，因为中断向量是直接给出的，所以和通过IRQ（中断请求）线发送的硬件中断请求不同，不会再专门去取其对应的中断向量。 

**2）根据中断向量到IDT表中取得处理这个向量的中断程序的段选择符**

  CPU根据得到的中断向量到IDT表里找到该向量对应的中断描述符，中断描述符里保存着中断服务程序的段选择符。 

**3）根据取得的段选择符到GDT中找相应的段描述符**

  CPU使用IDT查到的中断服务程序的段选择符从GDT中取得相应的段描述符，段描述符里保存了中断服务程序的段基址和属性信息，此时CPU就得到了中断服务程序的起始地址。

  这里，CPU会根据当前cs寄存器里的CPL和GDT的段描述符的DPL，以确保中断服务程序是高于当前程序的，如果这次中断是编程异常（如：int 80h系统调用），那么还要检查CPL和IDT表中中断描述符的DPL，以保证当前程序有权限使用中断服务程序，这可以避免用户应用程序访问特殊的陷阱门和中断门[3]。 

**4）CPU根据特权级的判断设定即将运行的中断服务程序要使用的栈的地址**

  CPU会根据CPL和中断服务程序段描述符的DPL信息确认是否发生了特权级的转换，比如当前程序正运行在用户态，而中断程序是运行在内核态的，则意味着发生了特权级的转换，这时CPU会从当前程序的TSS信息（该信息在内存中的首地址存在TR寄存器中）里取得该程序的内核栈地址，即包括ss和esp的值，并立即将系统当前使用的栈切换成新的栈。这个栈就是即将运行的中断服务程序要使用的栈。紧接着就将当前程序使用的ss,esp压到新栈中保存起来。

**5）保护当前程序的现场**

  CPU开始利用栈保护被暂停执行的程序的现场：依次压入当前程序使用的eflags，cs，eip，errorCode（如果是有错误码的异常）信息。

**6）跳转到中断服务程序的第一条指令开始执行**

  CPU利用中断服务程序的段描述符将其第一条指令的地址加载到cs和eip寄存器中，开始执行中断服务程序。这意味着先前的程序被暂停执行，中断服务程序正式开始工作。 

**7）中断服务程序处理完毕，恢复执行先前中断的程序**

  在每个中断服务程序的最后，必须有中断完成返回先前程序的指令，这就是iret（或iretd）。程序执行这条返回指令时，会从栈里弹出先前保存的被暂停程序的现场信息，即eflags,cs,eip重新开始执行。

### SMP架构中的中断传递过程：

SMP系统上是通过IOAPIC和每个CPU内部的LAPIC来构成整个中断系统的：

![image-20201216153813205](images\x86的中断架构.png)

如上图所描述，IOAPIC 负责接受中断并将中断格式化化成中断消息，并按照一定规则转发给LAPIC。LAPIC内部有**IRR(Interrupt Reguest Register)**和**ISR(Interrupt Service Register)**等2个重要寄存器。系统在处理一个vector的同时缓存着一个相同的vector，vector通过2个256-bit寄存器标志，对应位置位则表示上报了vector请求或者正在处理中。另外LAPIC提供了**TPR(Task Priority Register)**，**PPR(Processor Priority Register)**来设置LAPIC的task优先级和CPU的优先级，当IOAPIC转发的中断vector优先级小于LAPIC设置的TPR时，此中断不能打断当前cpu上运行的task，即cpu不处理这个中断。

操作系统通过动态设置TPR和PPR来实现系统的实时性需求和中断负载均衡。

### IPI 处理器间中断

处理器间中断就是一个 CPU 向系统中的目标 CPU 发送中断信号，以使目标 CPU 执行特定的操作。CPU 将处理器间中断(IPI) 作为信号直接放在 APIC 总线上传输，并不通过 IRQ 中断线。Linux 在内核中使用了三种处理器间中断。

**CALL_FUNCTION_VECTOR** （*向量0xfb*）

发往所有的CPU，但不包括发送者，强制这些CPU运行发送者传递过来的函数，相应的中断处理程序叫做*call_function_interrupt()*，例如，地址存放在群居变量*call_data*中来传递的函数，可能强制其他所有的CPU都停止，也可能强制它们设置内存类型范围寄存器的内容。通常，这种中断发往所有的CPU，但通过*smp_call_function()*执行调用函数的CPU除外。

**RESCHEDULE_VECTOR** （*向量0xfc*）

当一个CPU接收这种类型的中断时，相应的处理程序限定自己来应答中断，当从中断返回时，所有的重新调度都自动运行。

**INVALIDATE_TLB_VECTOR** （*向量0xfd*）

发往所有的CPU，但不包括发送者，强制它们的转换后援缓冲器TLB变为无效。相应的处理程序刷新处理器的某些TLB表项。

处理器间中断处理程序的汇编语言代码是由*BUILD_INTERRUPT*宏产生的，它保存寄存器，从栈顶押入向量号减256的值，然后调用高级C函数，其名字就是第几处理程序的名字加前缀*smp_*，例如*CALL_FUNCTION_VECTOR*类型的处理器间中断的低级处理程序时*call_function_interrupt()*，它调用名为*smp_call_function_interrupt()*的高级处理程序，每个高级处理程序应答本地APIC上的处理器间中断，然后执行由中断触发的特定操作。

Linux有一组函数使得发生处理器间中断变为一件容易的事：

| 函数                  | 说明                               |
| --------------------- | ---------------------------------- |
| send_IPI_all()        | 发送一个IPI到所有CPU，包括发送者   |
| send_IPI_allbutself() | 发送一个IPI到所有CPU，不包括发送者 |
| send_IPI_self()       | 发送一个IPI到发送者的CPU           |
| send_IPI_mask()       | 发送一个IPI到位掩码指定的一组CPU   |



### 虚拟机的中断架构：

#### 虚拟中断注入：https://blog.csdn.net/GerryLee93/article/details/106477315/

![image-20201215162456626](images\虚拟机的中断处理过程.png)

虚拟化环境中, VMM也需要为客户机OS展现一个与物理中断架构类似的虚拟中断架构。和物理平台一样, **每个VCPU**都对应**一个虚拟Local APIC**用于**接收中断**. **虚拟平台**也包含**虚拟I/O APIC**或**虚拟PIC**用于**发送中断**.

和VCPU一样, **虚拟Local APIC**、**虚拟I/O APIC**和**虚拟PIC**都是**VMM维护的软件实体**。

- 当**虚拟设备**需要**发送中断**时, **虚拟设备**会**调用虚拟I/O APIC的接口发送中断**.
- **虚拟I/O APIC**根据中断请求, 挑选出**相应的虚拟Local APIC**, 调用其接口**发送中断请求**.
- **虚拟Local APIC**进一步利用VT-x的事件注入机制将中断注入到相应的VCPU.

可见, 中断虚拟化的主要任务是实现上图描述的虚拟中断架构, 具体包括**虚拟PIC**、**虚拟I/O APIC**和**虚拟Local APIC**, 并实现**中断的生成**、**采集**和**注入**的**整个过程**.

##### 如何取得需要注入的最高优先级中断的相关信息：

虚拟的中断控制器会负责将中断按优先级排序，VMM只需调用虚拟中断控制器提供的接口函数，就可以获得当前最高优先级中断信息。

##### 运行中的客户机如何注入虚拟中断：

1.中断信息只能在VM Entry时被注入客户机（本质上是修改VCPU的VMCS信息），所以如果客户机正在运行，为了保证中断的及时注入，需要强迫VCPU发生VM Exit,常用的方法是向VCPU所在的物理CPU发送IPI中断。

2.如果**目标VCPU目前无法中断**, 例如VCPU目前正处于关中断状态(客户机EFLAGS.IF为0), 如何注入中断? Intel VT-x提供了一个解决机制, 即使用**中断窗口(Interrupt Windows**). 该机制通过设置**VMCS的一个特定字段**, 告诉物理CPU, 其当前运行的客户机VCPU有一个中断需要注入. 一旦**客户机VCPU**开始**可以接受中断**, 例如**进入开中断状态**, **物理CPU**会**主动触发VM-Exit**, 从**客户机陷入到VMM**中, **虚拟中断注入模块**就可以**注入等待的中断**了.



### APIC

I/O APIC详细分析：https://blog.csdn.net/ustc_dylan/article/details/4132046

LAPIC详述：https://blog.csdn.net/omnispace/article/details/61415994

CPU内部必须内置APIC单元。Intel多处理规范的核心就是**高级可编程中断控制器（Advanced Programmable Interrupt Controllers--APICs**)的使用。CPU通过彼此发送中断来完成它们之间的通信。通过给中断附加动作(actions)，不同的CPU可以在某种程度上彼此进行控制。每个CPU有自己的APIC(成为那个CPU的本地APIC)，并且还有一个I/O APIC来处理由I/O设备引起的中断，这个I/O APIC是安装在主板上的，但每个CPU上的APIC则不可或缺，否则将无法处理多CPU之间的中断协调。

一条APIC总线把"前端"I/O APIC连接到本地APIC。来自外部设备的IRQ线连接到I/O APIC，因此，相对于本地APIC，I/O APIC起到路由器的作用。

![image-20201214201213661](images\APIC.png)



##### I/O APIC:

IO APIC中断分发与处理步骤如下。

1) 如果设备需要触发一 个中断，那么它向与之相连的I/O APIC引脚发送一个信号。

2) IO APIC收到来自设备的信号之后，会向LAPIC写入对应的中断向量号，I/O APIC中保存了一个重定向表，用来将中断线与操作系统内部的中断向量号联系起来。

3) 被中断的CPU开始执行对应的中断处理例程，这里可能会有多个中断例程。

4)每一个中断例程判断是否是自己对应的设设备触发的中断，如果不是自己对应的设备则直接略过，如果是则开始中断处理流程。

MSI中断模式在1999年被引入PCI规格中，作为一个可选方式，但是随着2004年PCIe设备的出现，MSI成为PCIe硬件必须实现的一个标准。MSI中断模式绕过了I/O APIC,允许设备直接写LAPIC。MSI模式支持224个中断，由于中断数目多，所以MSI不允许中断共享。MSI模式下中断的分发和处理过程如下：

1）如果设备需要发出一个中断，那么它直接写入中断向量号到对应CPU的LAPIC。

2）被中断的CPU开始执行与该中断向量号对应的中断处理例程。

绍。

##### LAPIC:

对于目前的LAPIC来说，它可能从以下几个来源接收到中断：

- Locally connected I/O devices：这个主要是指通过local interrupt pins (LINT0 and LINT1)直接和处理器相连的I/O设备；
- APIC timer generated interrupts：LAPIC可以通过编程设置某个counter，在固定时间内向处理器发送中断；
- Performance monitoring counter interrupts：这个是指处理器中的性能计数器在发生overflow事件的时候向处理器发送中断进行通知；
- Thermal Sensor interrupts：这个是由温度传感器触发的中断；
- APIC internal error interrupts：这个是LAPIC内部错误触发的中断；
- Externally connected I/O devices：这个是指外部设备通过IOAPIC和LAPIC进行相连；
- Inter-processor interrupts (IPIs)：这个是指处理器之间通过IPI的方式进行中断的发送和接收。

其中，前面五种中断来源被称为本地中断源（local interrupt sources），LAPIC会预先在Local Vector Table (LVT)表中设置好相应的中断递送（delivery）方案，在接收到这些本地中断源的时候根据LVT中的方案对相关中断进行递送。除此之外，对于从IOAPIC中发送过来的外部中断，以及从其它处理器中发过来的IPI中断，LAPIC会直接将该中断交给本地的处理器进行处理。而如果需要向其它处理器发送IPI，则可以通过写LAPIC中的ICR寄存器完成。

LAPIC中重要的寄存器：

中断们的递送机制是通过IRR和ISR寄存器完成的。在X86平台上，这两个都是256bits的寄存器（其实是由8个64bits的寄存器组成的），每个bit代表一个中断的vector，其中第0到第16个bit是reserve的。IRR和ISR每个bit代表的意思分别如下：

- IRR：如果第`n`位的bit被置上，则代表LAPIC已接收vector为`n`的中断，但还未交CPU处理。
- ISR：如果第`n`位的bit被置上，则代表CPU已开始处理vector为`n`的中断，但还未完成。

需要注意的是，当CPU正在处理某中断时，如果又被递送过来一个相同vector的中断，则相应的IRR bit会再次置一； 如果某中断被pending在IRR中，同类型的被再次递送过来，则ISR中相应的bit被置一。 这说明在APIC系统中，同一类型中断最多可以被计数两次。

另外，当某个中断被处理完之后，LAPIC需要通过软件写EOI寄存器来告知。

###### 中断优先级的计算

为了简单起见，中断的优先级是由中断本身的vector信息来得到的。

我们知道每个中断都有一个vector与之对应，而中断的优先级别由下列公式得到：

```
优先级别 = vector / 16
```

因此，16~255号vector的中断构成了1~15共15个优先级别。而对于同一个级别的中断，vector号越大的优先级越高。例如vector33、34都属于级别2，34的优先级就比33 高。所以，对于8bit的vector，又可以划分成两部分，高4bit表示中断优先级别，低4bit表示该中断在这一级别中的位置。

###### TPR:任务优先级寄存器（task priority register, TPR）

TPR寄存器接收0~15共16个值，对应16个CPU规定的中断优先级级别，值越大优先级越高。CPU只处理比TPR中值优先级别更高的中断。例如TPR中值为8，则级别小于等于8的中断被屏蔽（注意，屏蔽不代表拒绝，LAPIC 接收它们，把它们pending到IRR中，但不交CPU处理）。值15表示屏蔽所有中断；值0表示接收所有中断，这也是Linux为TPR设置的默认值。注意，TPR是由软件读/写的，硬 件不更改它。因此，TPR的值增加 1，将会屏蔽16个vector对应的中断。当然，NMI、SMI、ExtINT、INIT、start-up delivery的中断不受TPR约束。

###### PPR:处理器优先级寄存器（processor priority register, PPR）

PPR决定当前CPU正在处理的中断的优先级级别，以确定一个pending在IRR上的中断是否发送给CPU。

### xAPIC & x2APIC

在xAPIC模式下，用于访问APIC寄存器的软件模型是通过内存映射接口。 具体来说，APIC寄存器映射到处理器的内存地址空间中的4K字节区域，在IA32_APIC_BASE MSR中指定4K字节区域的物理地址基数（默认值为FEE0_0000H）。
在x2APIC模式下，保留了一块MSR地址范围，用于通过处理器的MSR地址空间访问APIC寄存器。



#### 6.1.2中断线与中断向量

中断线与中断向量是两个容易混淆的概念。中断线是硬件的概念，如设备连接哪一- 条中断线，拉高或拉低中断线的电平。中断向量则是操作系统的概念，CPU在接收到中断后还会接收到中断向量号，并且会使用该中断向量号作为索引在IDT表中寻找中断处理例程，然后执行中断处理函数。在pin-based 的中断传递机制中，设备直接向中断线发送信号，中断控制器(PIC或者I/O APIC)会把中断线号转换成中断向量号发送给CPU,在MSIMSIX方案中，设备直接向CPU的LAPIC写入中断向量号信息。为了避免混淆，下文将用irq 表示中断线号，vector 表示中断向量号。

对XTPIC中断模式来说，其irq与vector是固定的，即vector=irq+ 0x20。如XT-PIC中时钟中断的irg号为0，vector 号为32，键盘中断的irq号为1，vector 号为33。

I/O APIC中irq到vector的转换是通过I/O APIC的I/O重定向表(IO rediretion table)成的，该重定向表是操作系统通过写I/O APIC设备的寄存器完成设置的。I/O APIC的重定向表总共包括24项,对应24个引脚的重定向信息，表中的每个重定向项为8个字节共64位，其中的第8位用来表示irq的vector信息。

![image-20201214211239165](F:\KVM\kvm-stuff\docs\reports\20201216\images\APIC2.png)

##### 虚拟环境下的中断注入

从设备上来说，QEMU/KVM必须模拟中断控制器设备，另一方面还需要Intel的硬件CPU提供一种机制，让CPU在进入VMX non-root的时候能够将中断信息告诉虚拟机，从而让虚拟机开始对应的中断处理。**VMCS中的VM-entry interruption field即用来设定虚拟机的中断信息**，这个成员包括4个字节，总共32位。

![image-20201214214320704](images\IOAPIC及MSI中断传输方式.png)

#### APICv：Intel的CPU提供的硬件层面模拟APIC方法

QEMU/KVM在中断模拟过程中经常需要访问中断控制器的寄存器，这会导致非常多的VM Exit和VM Entry，影响虚拟机的性能。为了减小中断模拟对系统性能的影响，Intel的CPU已经提供了硬件层面模拟APIC方法，叫做APIC的虚拟化，简称APICv。

**没有APICv时，虚拟机操作系统由于经常与中断控制器交互，因此要经常性地陷入陷出，导致产生非常多的中断。有了APICv，在VMM中进行一定的配置之后，虚拟机操作系统能够直接在硬件中处理中断控制器寄存器的读写操作。**VMCS中包含了虚拟中断和APICv的相关控制域，当使用这些控制域时，处理器会自己模拟处理虚拟机操作系统对APIC的访问，跟踪APIC的状态以及进行虚拟中断的分发，所有这些操作都不产生VM Exit。处理器使用所谓的virtual-APIC page来跟踪虚拟机APIC的状态。

![image-20201214220527544](images\APICv.png)

​	VM-execution controls域是与APIC虚拟化和虚拟中断相关的。（6个域描述。。。）

在APICv情况下，中断过程涉及的几个常见的寄存器都会被硬件模拟，如IRR,ISR,EOI,PPR,TPR等寄存器。

VMCS的guest-state area中有一个16位的Guest Interrupt status成员，这个成员只有在virtual-interrupt delivery为1时才有效，表示虚拟机的virtual-APIC的中断信息，与任何处理器的APIC寄存器都没有关系。Guest Interrupt status分成两个8位部分，其中低8位为Requesting Virtual Interrupt(RVI)，处理器将这个值视为优先级最高的中断请求vector，如果该值为0，则表示没有虚拟中断。Guest Interrupt status的高8位为Servicing Virtual Interrupt（SVI），处理器将这个值视为正在处理的虚拟中断vector，若该值为0，则表示没有正在处理的虚拟机中断。

### VMCS：virtual machine control structure 虚拟机控制结构

 使用VT的过程, 基本上就是操作VMCS结构的过程. 这个结构非常的大. 非常复杂, 基本上和VT有关的东西都在这里.

在虚拟化场景下，同一个物理CPU“一人分饰多角”，分时运行着Host及Guest，在不同模式间按需切换，因此，不同模式也需要保存自己的上下文。为此，VMX设计了一个保存上下文的数据结构：VMCS。每一个Guest都有一个VMCS实例，当物理CPU加载了不同的VMCS时，将运行不同的Guest如下图所示。

![image-20201214224742983](images\VMCS.png)

VMCS中主要保存着两大类数据，一类是状态，包括Host的状态和Guest的状态，另外一类是控制Guest运行时的行为。其中：

1）Guest-state area，保存虚拟机状态的区域。当发生VM exit时，Guest的状态将保存在这个区域；当VM entry时，这些状态将被装载到CPU中。这些都是硬件层面的自动行为，无须VMM编码干预。

2）Host-state area，保存宿主机状态的区域。当发生VM entry时，CPU自动将宿主机状态保存到这个区域；当发生VM exit时，CPU自动从VMCS恢复宿主机状态到物理CPU。

3）VM-exit information fields。当虚拟机发生VM exit时，VMM需要知道导致VM exit的原因，然后才能“对症下药”，进行相应的模拟操作。为此，CPU会自动将Guest退出的原因保存在这个区域，供VMM使用。

4）VM-execution control fields。这个区域中的各种字段控制着虚拟机运行时的一些行为，比如设置Guest运行时访问cr3寄存器时是否触发VM exit；控制VM entry与VM exit时行为的VM-entry control fields和VM-exit control fields。

- Virtual-interrupt delivery:这个域设置为1，处理器模拟通过CR8访问APIC的TPR处理器。
- Use TPR shadow:这个域设置为1，处理器模拟通过MMIO访问APIC的行为，当虚拟机访问APIC-access page时，可能会产生虚拟机退出，也可能访问virtual APIC 。
- Process posted interrupts:这个域设置为1,系统软件可以向正在运行的VCPU发送中断，VCPU在不产生VM Exit的情况下就能够处理该中断。

5）此外还有很多不同功能的区域，有需要可以查阅Intel手册。



补充：





### IDT

![image-20201215115150365](images\IDT.png)



表中的每个表 项占4 个字节，由两个字节的段基址和两个字节的偏移量组成，这样构成的地址便是相应中 断处理程序的入口地址。 在实模式下，中断向量表中的表项由8 个字节组成，如图3.2 所示， 中断向量表 也改叫做 中断描述符表IDT（Interrupt Descriptor Table） 。其中的每个表项叫 做一个 门描述符（Gate Descriptor） ，“门”的含义是当中断发生时必须先通过这些门，然后 才能进入相应的处理程序。

### VMCS的详细内容

1.客户区状态域(Guest State Area)
2.宿主机状态域(Host State Area )
3.虚拟机运行控制域( VM-Execuction Control Fields )
4.VMEntry行为控制域( VM-Entry Control Fields )
5.VMExit行为控制域( VM-Exit Control Fields )
6.VMExit相关信息域( VM-Exit Information Fields )(只读)

**1.客户区状态域(Guest State Area)**:

1.1客户机寄存器状态内容(Guest Register State )
控制寄存器: CR0, CR3, CR4
调试寄存器: DR7
Esp, Eip, 和Eflags
CS, SS, DS, ES, FS, GS, LDTR, TR选择子, 基址, 段长, 属性
GDTR, IDTR, 基址, 段长
一些MSR寄存器的值, IA32_DEBUGCTL, IA32_SYSENTER_CS, IA32_SYSENTER_ESP,
IA32_SYSENTER_EIP,IA32_PERF_GLOBAL_CTRL, IA32_PAT, IA32_EFER

**1.2客户机非寄存器状态内容(Guest Non-Register State )**

活动性状态(Activity State):活跃的(Active), 中断的(hlt), 关闭的(Shutdown), 等待SIPI中断(Wait-for-SIPI)只有活跃的可以自行Guest指令, 其他都表示发生错误

中断能力状态

推迟调试异常

VMCS连接指针(保留)

VMX抢占计时器

PDPTE项(开启了EPT模式会用到此域)PDPTE0-PDPTE3

**2.宿主机状态域(Host State Area ):**
这个域只存储Hypervisor的寄存器信息, 在发生#VMExit事件的时候恢复到相应寄存器
控制寄存器: CR0, CR3, CR4
Esp,Eip
CS, SS, DS, ES, FS, GS和TR寄存器, 选择子
FS, GS, TR, GDTR, IDTR信息, 基址
一些MSR寄存器, IA32_SYSENTER_CS, IA32_SYSENTER_ESP,
IA32_SYSENTER_EIP,IA32_PERF_GLOBAL_CTRL, IA32_PAT, IA32_EFER

**3.虚拟机运行控制域(VM-Execution Control Fields ):**
这个域用来控制CPU在Non-Root模式下运行行为, 控制某条指令是否产生VM-Exit,还有异常
和中断的配置, 可以看出来, 这个地方很重要了. 要控制什么指令.中断, 异常.产生异常,就是配置这里

**3.1基于针脚的虚拟机执行控制(Pin-Based VM-Execution Controls ):**
管理中断等异步事件, 如果启用抢占计时器就是在这个域中设置的.
设置要参考IA32_VMX_PINBASED_CTLS和IA32_VMX_TRUE_PINBASED_CTLS两个MSR寄存器的值

**3.2基于处理器的虚拟机执行控制(Processor-Based VM-Exection Controls ):**
这里就是配置一些指令是否产生#VM-Exit事件的地方了, 还有师傅开启EPT地址翻译
开启VPID, 开启虚拟APIC

**3.3异常位图(Exception Bitmap):**
该域32位长, 每一位代表当某种异常发生时, 硬件会自动产生#VM-Exit时间, 如果某位
为0, 表示这个异常会通过IDT表正常处理. 要捕获异常就是这里了.当然缺页在另外地方配置

**3.4IO位图地址(IO Bitmap Addresses ):**
64位长的物理地址, 指向两块IO位图, 只有在Primary Processor-Based VM-Execution Controls.Use I/O
Bitmaps[bit 25]=1的情况下才会被使用. 在处理IO指令时根据位图相应产生#VM-Exit.地址要4K对齐

**3.5时间戳计数器偏移(Time-Stamp Counter Offset ):**
当Guest 利用RDTSC TDTSCP指令或者访问IA32_TIME_STAMP_COUNTER MSR寄存器的时候, 得到的结果是
真实的值+上这个偏移量的和

**3.6虚拟机/Hypervisor屏蔽和 CR0/CR4访问隐藏设置:**
这个域主要对CR0/CR4进行保护, 虚拟机/Hypervisor屏蔽中置位1的部分说明会产生#VM-Exit事件.

**3.7 CR3访问控制.**
包含最多4个CR3目标值, 如果是这几个CR3中的一个那么赋值CR3的时候不产生#VM-Exit

**3.8 APIC访问控制:**

VT技术对APIC的虚拟化, 这边先不管

**3.9 MSR 位图地址(MSR Bitmap Address ):**
指向MSR位图区域的物理地址, 当Primary Processor-Based VM-Execution Controls.Use MSR Bitmaps[bit 28 ] = 1
使用, MSR位图4K大小, 当配置好时, 相应的MSR访问会产生#VM-Exit.

**3.10 执行体VMCS指针(Executive-VMCS Pointer ):**
64位, 用于VT技术对系统管理中断(SMI)和系统管理模式(SMM)进行监管.

**3.11 EPT指针( Extended Page Table Pointer ):**
指向EPT页表的基地址(EPML4级页表的物理地址)以及一些EPT的配置信息.
当Secondary Processor-Based VM-Execution Controls.Enable EPT[bit 1]=1时启用.

**3.12 虚拟机标识符(Virtual Processor Identifier, VPID):**
虚拟机标识符16位长, 当Secondary Processor-Based VM-Execution Controls.Enable EPT[bit 5]=1时启用

**4.VMEntry行为控制域( VM-Entry Control Fields ) :**
定义在#VM-Entry事件发生后, 硬件要立即做的事情

**4.1 #VM-Entry 基本操作控制设置**
1.加载调试寄存器内容, (DR7, IA32_DEBUGCTL MSR 寄存器.
2.虚拟机是否进入x64模式, x86用于为0
3.进入系统管理模式
4.关闭Dual-Monitor Treatment
5.加载IA32_PERF_GLOBAL_CTRL MSR寄存器
6.加载IA32_PAT MSR寄存器
7.加载IA32_EFER MSR寄存器

**4.2 #VM-Entry MSR寄存器操作控制设置**
这个域可以配置在进入#VM-Entry的时候加载一些有关虚拟机状态的MSR寄存器.

**4.3 #VM-Entry 注入事件控制设置**
\#VM-Entry可以在所有虚拟机状态恢复完毕后, 通过客户机IDT表触发一个中断.通过这个域配置

**5.VMExit行为控制域( VM-Exit Control Fields ):**
定义在#VM-Exit事件发生后, 硬件要立即做的事情.

**5.1 #VM-Exit 基本操作控制设置**
1.保存调试寄存器内容, (DR7, IA32_DEBUGCTL MSR 寄存器.
2.Hypervisor地址空间大小(x86永远为0)
3.加载IA32_PERF_GLOBAL_CTRL MSR 寄存器
4.VMExit保留外部中断原因信息(Acknowledge Interrupt on Exit )
5.保存IA32_PAT MSR寄存器
6.加载IA32_PAT MSR寄存器
7.保存IA32_EFER MSR寄存器
8.加载IA32_EFER MSR寄存器
9.保存VMX抢占计时器值.

5.2 #VM-Exit MSR寄存器操作控制设置
和#VM-Entry类似

**6.VMExit相关信息域(只读区域)**

6.1 #VM-Exit事件基本信息区(Basic VM-Exit Information):
\1. 退出原因( Exit Reason)
\2. 退出条件( Exit Qualification )
\3. 客户机线性地址( Guest-Linear Address )
\4. 客户机物理地址( Guest-Physical Address )

6.2 向量化事件 #VM-Exit 信息区(VM Exits Due to Vectored Events ):
\1. #VM-Exit中断信息
\2. #VM-Exit中断异常号

6.3 事件分发时#VM-Exit信息区(VM Exits Occur During Event Delivery):
\1. IDT向量表信息
\2. IDT向量表异常号

6.4 指令执行时VMExit信息区(VM Exits Due to Instruction Execution ):
\1. VMExit指令长度
\2. VMExit指令信息
6.5 VM指令错误信息区(VM Instruction Error Field ):
描述了执行虚拟机操作指令, 发生的最后一个Non-Faulting 错误的信息

