.. 
   

.. meta::
   :keywords: 嵌入式, 教程, 核, 开发, embedded, tutorials, core, development, versal-acap
   :description: 了解如何在 VMK180/VCK190 评估板上使用赛灵思 Vivado® Design Suite 流程。
   :xlnxdocumentclass: Document
   :xlnxdocumenttype: Tutorials
   

   

概述
###########


.. _Embedded Design Tutorials:


嵌入式设计教程
=========================

.. toctree::
   :maxdepth: 5
   :caption: Versal 嵌入式设计教程
   :hidden:

   ../Versal-EDT/about-guide
   ../Versal-EDT/1-getting-started
   ../Versal-EDT/2-cips-noc-ip-config
   ../Versal-EDT/3-debugging
   ../Versal-EDT/4-boot-and-config
   ../Versal-EDT/5-system-design-example
   ../Versal-EDT/6-system-design-example-HSDP
   ../Versal-EDT/A-creating-plm
   

.. list-table:: 
   :widths: 30 20 50
   :header-rows: 1
   
   * - 教程
     - 开发板
     - 描述
	 
   * - `Versal 嵌入式设计教程 (UG1305) <https://github.com/Xilinx/Embedded-Design-Tutorials/docs-cn/Versal-EDT/about-guide.md>`__
     - Versal VMK180/VCK190
     - 提供有关使用赛灵思 Vivado® Design Suite 流程和 Vitis™ 统一软件平台在 Versal™ VMK180/VCK190 评估板上进行嵌入式开发的指示信息。

   * - Zynq UltraScale+ MPSoC 嵌入式设计教程 (UG1209)
     - ZCU102 Rev 1.0/1.1
     - 提供有关使用赛灵思 Vivado Design Suite 流程和 Vitis 统一软件平台在 Zynq UltraScale+ MPSoC 器件上进行嵌入式开发的指示信息。**注意：**本文档在 GitHub 上尚未提供。请访问`此处 <https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_2/ug1209-embedded-design-tutorial.pdf>`__获取最新版本。

   * - Zynq-7000 嵌入式设计教程 (UG1165)
     - ZC702 Rev 1.0
     - 提供有关使用赛灵思 Vivado Design Suite 流程和 Vitis 统一软件平台在 Zynq-7000 SoC 器件上进行嵌入式开发的指示信息。**注意：**本文档在 GitHub 上尚未提供。请访问`此处 <https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_2/ug1165-zynq-embedded-design-tutorial.pdf>`__获取最新版本。
                 
 
 
	 
.. toctree::
   :maxdepth: 5
   :caption: Versal test
   :hidden:

   Versal-EDT/about-guide.html
   Versal-EDT/1-getting-started.html


   

.. _Versions:

.. toctree::
   :maxdepth: 2
   :caption: Versions
   :hidden:


   Master <https://github.com/Xilinx/Embedded-Design-Tutorials/tree/master>
      
	 
条款中英文版本如有歧义，概以英文版本为准。
   
