CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,0),(ra,0),(rin,0),(rout,0),(sp,4092),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,4),(ra,0),(rin,0),(rout,0),(sp,4092),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,8),(ra,0),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,12),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,28),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,32),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,36),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,40),(ra,8),(rin,0),(rout,0),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,44),(ra,8),(rin,0),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,48),(ra,8),(rin,0),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,52),(ra,8),(rin,0),(rout,0),(sp,4084),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,56),(ra,8),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,60),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,148),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,152),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,52),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,52),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,52),(t1,0),(t2,0),(t3,0),(a0,0),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,52),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,52),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,0),(sp,4080),(tr,0)]}
CPU{regs: [(t0,52),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,4),(sp,4080),(tr,0)]}
CPU{regs: [(t0,48),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,4),(sp,4080),(tr,0)]}
CPU{regs: [(t0,48),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,4),(sp,4080),(tr,0)]}
CPU{regs: [(t0,48),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,4),(sp,4080),(tr,0)]}
CPU{regs: [(t0,48),(t1,0),(t2,0),(t3,0),(a0,4),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,4),(sp,4080),(tr,0)]}
CPU{regs: [(t0,48),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,4),(sp,4080),(tr,0)]}
CPU{regs: [(t0,48),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,4),(sp,4080),(tr,0)]}
CPU{regs: [(t0,48),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,8),(sp,4080),(tr,0)]}
CPU{regs: [(t0,44),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,8),(sp,4080),(tr,0)]}
CPU{regs: [(t0,44),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,8),(sp,4080),(tr,0)]}
CPU{regs: [(t0,44),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,8),(sp,4080),(tr,0)]}
CPU{regs: [(t0,44),(t1,0),(t2,0),(t3,0),(a0,8),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,8),(sp,4080),(tr,0)]}
CPU{regs: [(t0,44),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,8),(sp,4080),(tr,0)]}
CPU{regs: [(t0,44),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,8),(sp,4080),(tr,0)]}
CPU{regs: [(t0,44),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,12),(sp,4080),(tr,0)]}
CPU{regs: [(t0,40),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,12),(sp,4080),(tr,0)]}
CPU{regs: [(t0,40),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,12),(sp,4080),(tr,0)]}
CPU{regs: [(t0,40),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,12),(sp,4080),(tr,0)]}
CPU{regs: [(t0,40),(t1,0),(t2,0),(t3,0),(a0,12),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,12),(sp,4080),(tr,0)]}
CPU{regs: [(t0,40),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,12),(sp,4080),(tr,0)]}
CPU{regs: [(t0,40),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,12),(sp,4080),(tr,0)]}
CPU{regs: [(t0,40),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,16),(sp,4080),(tr,0)]}
CPU{regs: [(t0,36),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,16),(sp,4080),(tr,0)]}
CPU{regs: [(t0,36),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,16),(sp,4080),(tr,0)]}
CPU{regs: [(t0,36),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,16),(sp,4080),(tr,0)]}
CPU{regs: [(t0,36),(t1,0),(t2,0),(t3,0),(a0,16),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,16),(sp,4080),(tr,0)]}
CPU{regs: [(t0,36),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,16),(sp,4080),(tr,0)]}
CPU{regs: [(t0,36),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,16),(sp,4080),(tr,0)]}
CPU{regs: [(t0,36),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,20),(sp,4080),(tr,0)]}
CPU{regs: [(t0,32),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,20),(sp,4080),(tr,0)]}
CPU{regs: [(t0,32),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,20),(sp,4080),(tr,0)]}
CPU{regs: [(t0,32),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,20),(sp,4080),(tr,0)]}
CPU{regs: [(t0,32),(t1,0),(t2,0),(t3,0),(a0,20),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,20),(sp,4080),(tr,0)]}
CPU{regs: [(t0,32),(t1,0),(t2,0),(t3,0),(a0,24),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,20),(sp,4080),(tr,0)]}
CPU{regs: [(t0,32),(t1,0),(t2,0),(t3,0),(a0,24),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,20),(sp,4080),(tr,0)]}
CPU{regs: [(t0,32),(t1,0),(t2,0),(t3,0),(a0,24),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,24),(sp,4080),(tr,0)]}
CPU{regs: [(t0,28),(t1,0),(t2,0),(t3,0),(a0,24),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,24),(sp,4080),(tr,0)]}
CPU{regs: [(t0,28),(t1,0),(t2,0),(t3,0),(a0,24),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,24),(sp,4080),(tr,0)]}
CPU{regs: [(t0,28),(t1,0),(t2,0),(t3,0),(a0,24),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,24),(sp,4080),(tr,0)]}
CPU{regs: [(t0,28),(t1,0),(t2,0),(t3,0),(a0,24),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,24),(sp,4080),(tr,0)]}
CPU{regs: [(t0,28),(t1,0),(t2,0),(t3,0),(a0,28),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,24),(sp,4080),(tr,0)]}
CPU{regs: [(t0,28),(t1,0),(t2,0),(t3,0),(a0,28),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,24),(sp,4080),(tr,0)]}
CPU{regs: [(t0,28),(t1,0),(t2,0),(t3,0),(a0,28),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,28),(sp,4080),(tr,0)]}
CPU{regs: [(t0,24),(t1,0),(t2,0),(t3,0),(a0,28),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,28),(sp,4080),(tr,0)]}
CPU{regs: [(t0,24),(t1,0),(t2,0),(t3,0),(a0,28),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,28),(sp,4080),(tr,0)]}
CPU{regs: [(t0,24),(t1,0),(t2,0),(t3,0),(a0,28),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,28),(sp,4080),(tr,0)]}
CPU{regs: [(t0,24),(t1,0),(t2,0),(t3,0),(a0,28),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,28),(sp,4080),(tr,0)]}
CPU{regs: [(t0,24),(t1,0),(t2,0),(t3,0),(a0,32),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,28),(sp,4080),(tr,0)]}
CPU{regs: [(t0,24),(t1,0),(t2,0),(t3,0),(a0,32),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,28),(sp,4080),(tr,0)]}
CPU{regs: [(t0,24),(t1,0),(t2,0),(t3,0),(a0,32),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,32),(sp,4080),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,32),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,32),(sp,4080),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,32),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,32),(sp,4080),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,32),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,32),(sp,4080),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,32),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,32),(sp,4080),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,36),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,32),(sp,4080),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,36),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,32),(sp,4080),(tr,0)]}
CPU{regs: [(t0,20),(t1,0),(t2,0),(t3,0),(a0,36),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,36),(sp,4080),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,36),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,36),(sp,4080),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,36),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,36),(sp,4080),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,36),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,36),(sp,4080),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,36),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,36),(sp,4080),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,40),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,36),(sp,4080),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,40),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,36),(sp,4080),(tr,0)]}
CPU{regs: [(t0,16),(t1,0),(t2,0),(t3,0),(a0,40),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,40),(sp,4080),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,40),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,40),(sp,4080),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,40),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,40),(sp,4080),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,40),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,40),(sp,4080),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,40),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,40),(sp,4080),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,44),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,40),(sp,4080),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,44),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,40),(sp,4080),(tr,0)]}
CPU{regs: [(t0,12),(t1,0),(t2,0),(t3,0),(a0,44),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,44),(sp,4080),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,44),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,44),(sp,4080),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,44),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,44),(sp,4080),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,44),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,44),(sp,4080),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,44),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,44),(sp,4080),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,48),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,44),(sp,4080),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,48),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,44),(sp,4080),(tr,0)]}
CPU{regs: [(t0,8),(t1,0),(t2,0),(t3,0),(a0,48),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,48),(sp,4080),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,48),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,48),(sp,4080),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,48),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,48),(sp,4080),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,48),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,48),(sp,4080),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,48),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,164),(ra,56),(rin,0),(rout,48),(sp,4080),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,168),(ra,56),(rin,0),(rout,48),(sp,4080),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,172),(ra,56),(rin,0),(rout,48),(sp,4080),(tr,0)]}
CPU{regs: [(t0,4),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,176),(ra,56),(rin,0),(rout,52),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,180),(ra,56),(rin,0),(rout,52),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,156),(ra,56),(rin,0),(rout,52),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,160),(ra,56),(rin,0),(rout,52),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,184),(ra,56),(rin,0),(rout,52),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,56),(pc,188),(ra,56),(rin,0),(rout,52),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,60),(pc,192),(ra,56),(rin,0),(rout,52),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,60),(pc,64),(ra,56),(rin,0),(rout,52),(sp,4080),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,60),(pc,68),(ra,56),(rin,0),(rout,52),(sp,4084),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,60),(pc,72),(ra,8),(rin,0),(rout,52),(sp,4084),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,60),(pc,76),(ra,8),(rin,0),(rout,52),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,60),(pc,80),(ra,8),(rin,0),(rout,52),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,60),(pc,84),(ra,8),(rin,0),(rout,52),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,60),(pc,16),(ra,8),(rin,0),(rout,52),(sp,4088),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,60),(pc,20),(ra,8),(rin,0),(rout,52),(sp,4092),(tr,0)]}
CPU{regs: [(t0,0),(t1,0),(t2,0),(t3,0),(a0,52),(a1,0),(a2,0),(s0,0),(s1,0),(s2,0),(v1,0),(v2,0),(zero,0),(dr,60),(pc,24),(ra,0),(rin,0),(rout,52),(sp,4092),(tr,0)]}
Halt: stopping execution
Output: Hello, World!
