<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(620,290)" to="(620,340)"/>
    <wire from="(610,380)" to="(610,440)"/>
    <wire from="(280,350)" to="(280,420)"/>
    <wire from="(480,360)" to="(480,370)"/>
    <wire from="(620,340)" to="(670,340)"/>
    <wire from="(470,370)" to="(480,370)"/>
    <wire from="(280,420)" to="(420,420)"/>
    <wire from="(280,300)" to="(280,350)"/>
    <wire from="(280,350)" to="(420,350)"/>
    <wire from="(250,300)" to="(280,300)"/>
    <wire from="(250,270)" to="(420,270)"/>
    <wire from="(200,310)" to="(230,310)"/>
    <wire from="(340,460)" to="(420,460)"/>
    <wire from="(290,360)" to="(290,390)"/>
    <wire from="(290,310)" to="(290,360)"/>
    <wire from="(200,380)" to="(230,380)"/>
    <wire from="(470,290)" to="(620,290)"/>
    <wire from="(250,460)" to="(310,460)"/>
    <wire from="(340,310)" to="(420,310)"/>
    <wire from="(250,270)" to="(250,290)"/>
    <wire from="(610,380)" to="(670,380)"/>
    <wire from="(470,440)" to="(610,440)"/>
    <wire from="(340,390)" to="(420,390)"/>
    <wire from="(290,390)" to="(310,390)"/>
    <wire from="(480,360)" to="(670,360)"/>
    <wire from="(720,360)" to="(780,360)"/>
    <wire from="(290,310)" to="(310,310)"/>
    <wire from="(250,360)" to="(290,360)"/>
    <wire from="(250,370)" to="(250,460)"/>
    <comp lib="0" loc="(200,310)" name="Pin">
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(340,310)" name="NOT Gate"/>
    <comp lib="1" loc="(470,440)" name="AND Gate"/>
    <comp lib="0" loc="(230,380)" name="Splitter"/>
    <comp lib="1" loc="(340,460)" name="NOT Gate"/>
    <comp lib="1" loc="(720,360)" name="OR Gate"/>
    <comp lib="1" loc="(340,390)" name="NOT Gate"/>
    <comp lib="1" loc="(470,370)" name="AND Gate"/>
    <comp lib="0" loc="(230,310)" name="Splitter"/>
    <comp lib="0" loc="(200,380)" name="Pin">
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(780,360)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(470,290)" name="AND Gate"/>
  </circuit>
</project>
