<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1637251188">
  <File Type="PA-TCL" Name="Lab_4_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="Lab_4_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="Lab_4_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="Lab_4_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="Lab_4_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Lab_4_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Lab_4_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="Lab_4_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="Lab_4_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Xilinx/Lab_2/Lab_2.srcs/sources_1/new/ALU.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_2/Lab_2.srcs/sources_1/new/ALU.vhd"/>
        <Attr Name="ImportTime" Val="1636529787"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Xilinx/Lab_2/Lab_2_repo/Arith_Unit/src/Arith_Unit.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_2/Lab_2_repo/Arith_Unit/src/Arith_Unit.vhd"/>
        <Attr Name="ImportTime" Val="1599082553"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/CPUControl.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Xilinx/Lab_2/Lab_2.srcs/sources_1/new/Comp.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_2/Lab_2.srcs/sources_1/new/Comp.vhd"/>
        <Attr Name="ImportTime" Val="1633019035"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Xilinx/Lab_3/Lab_3.srcs/sources_1/new/Control.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_3/Lab_3.srcs/sources_1/new/Control.vhd"/>
        <Attr Name="ImportTime" Val="1634501650"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Xilinx/Lab_2/Lab_2.srcs/sources_1/new/Logical.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_2/Lab_2.srcs/sources_1/new/Logical.vhd"/>
        <Attr Name="ImportTime" Val="1632413661"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Xilinx/Lab_3/Lab_3.srcs/sources_1/new/Register.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_3/Lab_3.srcs/sources_1/new/Register.vhd"/>
        <Attr Name="ImportTime" Val="1636516325"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Registers.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Xilinx/Lab_2/Lab_2.srcs/sources_1/new/Shift.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_2/Lab_2.srcs/sources_1/new/Shift.vhd"/>
        <Attr Name="ImportTime" Val="1633293667"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Xilinx/Lab_3/Lab_3.srcs/sources_1/new/ShiftReg.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_3/Lab_3.srcs/sources_1/new/ShiftReg.vhd"/>
        <Attr Name="ImportTime" Val="1634422434"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/SignExtend.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Xilinx/Lab_3/Lab_3.srcs/sources_1/new/addsub.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_3/Lab_3.srcs/sources_1/new/addsub.vhd"/>
        <Attr Name="ImportTime" Val="1634398957"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Xilinx/Lab_3/Lab_3.srcs/sources_1/new/full_adder.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Lab_3/Lab_3.srcs/sources_1/new/full_adder.vhd"/>
        <Attr Name="ImportTime" Val="1631297882"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/CPU.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/Lab_4/Lab_4.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/Lab_4/hdl/Lab_4_wrapper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Users/Joseph Gao/Downloads/CPU_memory.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Users/Joseph Gao/Downloads/CPU_memory.vhd"/>
        <Attr Name="ImportTime" Val="1635434387"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/SignExtend.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Lab_4_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="Lab_4_axi_regmap_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Lab_4_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Lab_4_xbar_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Lab_4_CPU_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Lab_4_blk_mem_gen_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Lab_4_axi_bram_ctrl_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Lab_4_rst_ps7_0_100M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Lab_4_auto_pc_0"/>
</GenRun>
