---
title: "2024.9.W1"
subtitle: ""
description: ""
date: 2024-09-02T14:27:12+08:00
lastmod: 2024-09-04T14:27:12+08:00
draft: true


tags: ["周记"]
categories: ["life"]
series: ["周记"]
series_weight: 2
hiddenFromHomePage: false
hiddenFromSearch: false

lightgallery: false

# 否开启表格排序
table:
  sort: false

toc:
  enable: true
  auto: false

comment:
  utterances:
    enable: true
  waline:
    enable: false
  disqus:
    enable: false
---

TO BE DONE...

{{<admonition>}}

2024.9.2-2024.9.9

{{</admonition>}}

<!--more-->

## 9月2日

### 学习记录

重新看了看数字电路基础部分，应该是要先数字电路再verilog的，只有一个英文的……

呃，有点看不下去，而且声音好小啊。

试着强行做那些习题，HDLBits和USTC Verilog OJ好像差不多，做着挺懵的，没有数点基础，也没有verilog基础，就看了一下基本的结构，唯一的基础就是之前让GPT拆解解读了一下 “双控开关” 的代码，稍微了解了一下，做到与门，这是真的做不出来了，前面的也是差不多试出来的。

第一题没问题。

第二题去看了一下相关的教程，大概这种情况是要指定的？反正是过了。

第三题，看样子应该是连线的，好像说是默认就是wire？但是不清楚为什么会有一个上升的波形啊，不应该是直上直下吗？看样子这里wire，assign都可以？到时候应该正规的去学一下。

第四题，呃，好像还是连线的，感觉和赋值差不多？

第五题，呃，反向？啊？不是很清楚`！`和`~`的区别，一个逻辑非，一个按位非，有啥区别吗？前面数电还没有进化到这个地步。

第六题，止步于此。



### 碎碎念

我裂开了

好菜

菜死了



---



## 9月3日

### 学习记录

无了



### 碎碎念

又去医院了，又配了点药，170支出了……都快能当饭吃了。

地铁上的时候看了看正式学院的学习记录，为啥那些零基础数电看上去也没学，看上去直接上手Verilog OJ和数电实验了。

好吧，感受到了参差，果然我是个垃圾。

不能再看下去了，再看我又要自闭了……



---



## 9月4日

C++应该把它当作是C语言的超集还是完全不同的语言呢。

Verilator里用C++写的不会就是激励文件吧。



### 碎碎念

马上要开学了，可以琢磨一下怎么用YubiKey加密Linux和用YubiKey登录Linux。



---



## 9月5日

### 学习记录

找了好多的数电相关的视频，打算快速过一遍，并不打算在这个阶段过于的深究，毕竟又用不到，学了也很快就忘了，边学边用的才学到还不错，Vim就是这么学来的，基础的会用了就行了，想要什么功能就去搜一搜有没有

逻辑上讲与非门是与门串联一个非门得到的，但是实际上内部逻辑是与门是由一个与非门串联一个非门来的，或门也是一样的，啧，玩的真野，爹是儿子生的，城里人真会玩。

两个非门串联得到的是不对电路逻辑产生影响的buffer，呃，那有什么用，不对逻辑产生影响，那实际电路嘞。

门电路的原理是基于一个器件--压控开关实现的，具体由三极管模拟实现。



### 碎碎念

我在想要不要把具体的学习记录移到另一个部分去，这里就写干了啥，学了啥。
