library ieee;
use ieee.std_logic_1164.all;

entity DetectorDeSecuencia is
  port (x, clk, reset : in std_logic;
        z: out std_logic);
end DetectorDeSecuencia;

architecture FSM_Mealy of DetectorDeSecuencia is
-- declaraci칩n de tipo de datos enumerado que estados y tiene tres elementos S0, S1 y S2. 
type estados is (S0, S1, S2); 
-- declaraci칩n de se침ales ns,ps de tipo estados, es decir, sus valores pueden ser S0, S1 y S2. 
signal ns, ps : estados; 
begin

ActualizacionDeEstado : process(clk, reset)
begin 
 if reset = '1' then
	ps <= S0;
 elsif rising_edge(clk) then
	-- asignaci칩n de NextState a PresentState. 
	-- se modela como en el registro se carga el 
	-- siguiente estado en estado presente. 
	ps <= ns;
 end if;	
end process ActualizacionDeEstado;

CambioDeEstadoYSalida: process (x, ps)
begin
 z <= '0';
 case ps is
	when S0 =>
		if x = '0' then ns <=S1; z <='0';
		else 		ns <=S0; z <='0';
		end if;
	when S1 =>
		if x = '0' then ns <= S1; z <='0';
		else		ns <= S2; z <='0';
		end if;
	when S2 =>
		if x = '0' then ns <= S1; z <='0';
		else 		ns <= S0; z <='1';
		end if;
	when others => 		ns <= S0; z <='0';
 end case; 		
end process CambioDeEstadoYSalida;

end FSM_Mealy;


-- test bench!
library ieee;
use ieee.std_logic_1164.all;

entity test_fsm is 
end entity;

architecture funcional of test_fsm is 

 signal clk : std_logic := '0';
 signal reset : std_logic;
 signal x   : std_logic;
 signal z   : std_logic;

begin

 clk <= not(clk) after 10 ns;
 reset <= '1', '0' after 10 ns;
 x   <= '1', '0' after 10 ns, '0' after 30 ns, '1' after 50 ns;
 
 fsm1 : entity work.DetectorDeSecuencia(FSM_Mealy) port map(clk,reset,x,z);

end funcional;
