headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
トポロジカル磁性体の異常ネルンスト係数を制御（EE Times Japan）,https://news.yahoo.co.jp/articles/f6a8f3b867bcd96d5a14df2800c342988e7411fa,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240116-00000070-it_eetimes-000-1-view.jpg?exp=10800,2024-01-16T13:14:47+09:00,2024-01-16T13:14:47+09:00,EE Times Japan,it_eetimes,EE Times Japan,1167,\n左図（a）は異常ネルンスト効果による熱起電力の符号の異なる物質の磁場応答、中央図（b）はその模式図、右図（c）は符号の異なる2つの層を交互に接続したサーモパイル［クリックで拡大］ 出所：東北大学\n東北大学金属材料研究所の野口駿大学院生（研究当時）と藤原宏平准教授、塚崎敦教授、富山県立大学の柳有起准教授および、物質・材料研究機構（NIMS）の平井孝昌研究員らによる研究グループは2024年1月、汎用的な元素置換手法を用い、強磁性トポロジカル半金属の異常ネルンスト係数の符号を制御することに成功。これを基に符号の異なる薄膜を組み合わせたサーモパイル素子を作製し、ゼロ磁場下における熱電変換動作を確認したと発表した。\n元素置換による異常ネルンスト効果の符号反転［クリックで拡大］ 出所：東北大学\n磁性体試料に温度の差や勾配を加えると、異常ネルンスト効果によって熱起電力が生じる。近年は、強磁性トポロジカル半金属において大きな異常ネルンスト効果が報告されるなど、注目されてきた。\n\n 磁気熱電変換素子や熱流センサーに、異常ネルンスト効果を応用するためには、起電力の大きさだけでなく、その符号も重要だという。符号が異なる2つの層を基板面内で交互に接続すれば、その数によって出力電圧を大きくすることができるからだ。ところがこれまでは、符号が異なる層を同一の物質系で作製するのは難しかったという。\n\n 研究グループはこれまで、強磁性トポロジカル半金属の「Co3Sn2S2」について、さまざまな物性評価試験を行ってきた。電子状態計算を用いた理論予測も行い、電子状態（フェルミ準位）を変調すれば異常ネルンスト係数の符号を制御できることを明らかにしてきた。\n\n そこで今回は、CoをNi（ニッケル）に、SnをIn（インジウム）にそれぞれ元素置換した薄膜試料を作製し、元素置換による異常ネルンスト係数の制御が可能であることを実証した。具体的には、スパッタリング法を用いて「Co3-xNixSn2S2」と「Co3InySn2-yS2」の薄膜を作製した。\n\n 実験によると、温度100ケルビン（約－173℃）では、元素置換していない「Co3Sn2S2」薄膜の上向き磁化状態における異常ネルンスト係数の符号は「正」であった。これに対し、微量のNiおよびInを置換した薄膜は、符号が「負」に反転することが分かった。\n\n これらの薄膜試料は、強い垂直磁気異方性の強磁性を示すため、適切な着磁処理を行えば、磁化の配向をゼロ磁場下で揃えて維持することができるという。こうした特性を組み合わせると、ゼロ磁場下で正負の異常ネルンスト係数を持つ2つの強磁性層の接続数に比例して、熱起電力が増加することを実証した。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240116-00000070-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/f6a8f3b867bcd96d5a14df2800c342988e7411fa/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2401/15/l_tm_240115tohoku02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240116-070&utm_term=it_eetimes-sci&utm_content=img']"
サブナノ厚の2D半導体のみを単離する手法を開発（EE Times Japan）,https://news.yahoo.co.jp/articles/d95e44c3ad1c6b98242185a530560e6b4a8706d4,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240116-00000068-it_eetimes-000-1-view.jpg?exp=10800,2024-01-16T13:13:31+09:00,2024-01-16T13:13:31+09:00,EE Times Japan,it_eetimes,EE Times Japan,632,\n溶媒内で超音波処理を用い、単層の結晶を単離する手法のイメージ図［クリックで拡大］ 出所：東京大学\n東京大学大学院総合文化研究科の桐谷乃輔准教授（研究開始当時は大阪公立大学）と中本竜弥特別研究学生（研究当時）は2024年1月、溶媒内で超音波処理を行い、わずか1分という短い時間でサブナノ厚の2次元（2D）半導体単層を選択的に単離することに成功したと発表した。単離した単層を用い、多数の電極を有する単層デバイスの作製も可能である。\n単離した単層を用い多数の電極を有するデバイスを作製［クリックで拡大］ 出所：東京大学\n2D半導体は、厚みが約0.7nmという単層であっても半導体として機能することから、次世代デバイスの有力な材料候補として注目されている。これまでは、接着テープに貼り付けた2D半導体結晶に対して剥離を繰り返し、薄くした後に基板上へと転写する「剥離法」を用いてきた。しかしこの方法だと、単層と同時に厚みの99％を占めるバルク結晶も基板上に転写されていた。このバルクは不要なうえ、デバイス設計の自由度を大きく低下させていたという。\n\n 研究チームは今回、溶媒内で超音波処理を用い、単層の結晶を単離する手法を開発した。この手法を用いると、MoS2などさまざまな遷移金属カルコゲナイドの結晶について、短い時間で基板上に単離することが可能となる。その理由として、「単層とバルク結晶における面内断裂強度の違い」を挙げた。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240116-00000068-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/d95e44c3ad1c6b98242185a530560e6b4a8706d4/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2401/12/l_tm_240112tokyo02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240116-068&utm_term=it_eetimes-sci&utm_content=img']"
1つのGPU／CPUで推論可能な超軽量LLM「tsuzumi」を24年3月から提供へ（EE Times Japan）,https://news.yahoo.co.jp/articles/2355f27431941d8d0d24f9e57040a505bf56f482,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240116-00000038-it_eetimes-000-1-view.jpg?exp=10800,2024-01-16T10:48:07+09:00,2024-01-16T10:48:07+09:00,EE Times Japan,it_eetimes,EE Times Japan,1996,\nNTT 執行役員 研究企画部門長の木下真吾氏［クリックで拡大］\nNTTは2023年11月、同社が独自開発した大規模言語モデル（LLM）「tsuzumi」を2024年3月から提供開始すると発表した。\n「tsuzumi」と他社LLMの性能比較。左＝日本語性能の比較／右＝英語性能の比較［クリックで拡大］ 出所：NTT\ntsuzumiのコンセプトについて、NTT 執行役員 研究企画部門長の木下真吾氏は「専門知識を持った、パラメーターサイズの小さなLLMの実現だ。tsuzumiは、パラメーターサイズを抑えつつ、言語学習データの質と量を向上させることで、軽量化と専門性を両立した」と語った。\n専門知識を持った軽量LLM「tsuzumi」\ntsuzumiは、パラメーターサイズが6億または70億と軽量でありながら、「世界トップクラス」（同社）の日本語処理性能を持つLLMだ。軽量なため、1つのGPUやCPUで推論動作が可能で、学習やチューニングに必要な時間やコストを軽減できるという。日本語／英語に対応する他、表が含まれる誓約書や契約書といった図表文書の視覚読解など、さまざまな形式にも対応できる。2024年4月以降は、言語化されていないグラフィカルな表示や音声のニュアンス、顔の表情などを理解するマルチモーダル対応や、日本語／英語以外の多言語対応、チューニングの高度版などを順次提供していく。\n\n 2022年11月にOpenAIが公開した「ChatGPT」の登場以降、LLMの開発競争は激化している。それに伴い、LLMの性能に関わるパラメーターサイズは爆発的に増加している。OpenAIのLLM「GPT」の初期モデルである「GPT-1」（2018年）のパラメーターサイズは1億1700万だったのに対し、「GPT-2」（2019年）では15億、「GPT-3」では1750億（2022年）と増加している。消費電力も膨大だ。GPT-3の1回の学習に必要な電力は1300MWhで、「原発1基の1時間分（1000MWh）に相当する」（NTT）という。\n\n tsuzumiは、パラメーターサイズが70億の「軽量版」と、6億の「超軽量版」の2種類がある。NTTの試算では、学習コストをGPT-3規模のLLM（約4億7000万円）と比較した場合、軽量版では25分の1の約1900万円、超軽量版では300分の1の約160万円に低減で可能。同じく推論コストをGPT-3（約1500万円）と比較した場合、軽量版では20分の1の約70万円、超軽量版では70分の1の約20万円に低減できるという。\n金融業界や医療業界での活用事例を紹介\nNTTは2023年10月から、パートナー企業と共同でtsuzumiの実証実験を行っている。会見では、NTT 社長の島田明氏が登壇し、tsuzumiの活用事例を紹介した。\n\n 東京海上日動火災保険は、事故対応部門においてトライアルを実施。tsuzumiを活用することで、オペレーターが通話後に行う事務作業の時間を50％削減できる見込みだという。\n\n 同社には、全国で1万人のオペレーターが所属している。オペレーターは、顧客から事故やケガの状況を電話でヒアリングした後、必要な情報を整理してシステムに入力している。現在、この作業時間を削減するため従来のAIを活用しているが、専門用語が多く、要約が難しい通話も多いことから年間で合計80万時間を要しているという。同社担当者は「tsuzumiを活用することで、従来では難しかった専門的な通話を要約する仕組みを検討し、快適な事故対応プロセスの実現を目指す」と語った。\n\n 京都大学医学部附属病院は、tsuzumiに電子カルテのデータを学習させることで、システムが電子カルテに記載された医療データを読解した上で、共通フォーマットに適切な形で整理し、分析できる状態にすることを目指している。\n\n 日本では、電子カルテの導入が進んでいる。しかし、同じ症状や疾患でも病院や医師によってカルテの書き方が異なるため、電子カルテのデータを収集しても分析／活用することが難しい。tsuzumiの活用によって、電子カルテの情報を分析／活用できるようになれば、患者一人一人に最適な治療が可能になる。また、医薬品の効果や副作用に関する情報も分析できるため、医薬品開発の時間短縮や経費削減などに貢献できると考えられる。\n\n 木下氏は、AI分野におけるNTTの強みについて「NTTは、2022年のAI分野の論文数ランキングで世界12位、国内では1位と、AI分野で世界トップクラスの研究力がある。tsuzumiは、NTTが持つ40年以上の自然言語処理研究の知見／技術を結集したLLMだ」と説明した。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240116-00000038-it_eetimes-000-1-view.jpg?pri=l&w=640&h=637&exp=10800'],"['https://news.yahoo.co.jp/articles/2355f27431941d8d0d24f9e57040a505bf56f482/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2401/16/l_sh231212_ntt0121_w290.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240116-038&utm_term=it_eetimes-ind&utm_content=img']"
半導体市場は2030年に1兆ドル規模へ、24年と25年に2桁成長（EE Times Japan）,https://news.yahoo.co.jp/articles/2c2472926f83c02ae91f43e5b56e8815b5ecbad2,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240116-00000071-it_eetimes-000-1-view.jpg?exp=10800,2024-01-16T13:32:18+09:00,2024-01-16T13:32:18+09:00,EE Times Japan,it_eetimes,EE Times Japan,1799,\n半導体市場の市場規模推移［クリックで拡大］ 出所：SEMIジャパン\nSEMIジャパンは2023年12月12日に開催したプレス向け説明会にて、半導体／半導体装置市場の予測を発表した。\nエレクトロニクス／IC市場の売上高推移［クリックで拡大］ 出所：SEMIジャパン\n半導体市場は、2023年に市場規模が前年比11％縮小すると見込まれるが、2024年／2025年にはいずれも2桁台の成長が予測されている。その後成長率はやや鈍化するものの、2023年から2030年までの年平均成長率は約10％で、2030年には市場規模は1兆米ドルに達する見込みだ。AI（人工知能）関連技術や車載用途での需要が成長を支えると考えられる。\n\n \n\n 2023年上半期のエレクトロニクス市場の売上高は前年同期から7％減少となった。第3四半期からは回復傾向に転じていて、第4四半期は特に大きい成長となる見込みだ。\n\n ICの売上高も同様の減少／回復の傾向が見られ、2023年上半期の売上高は前年同期比25％減となった。メモリ製品の売り上げが同50％以上の減少となったことが主因だ。メモリの売上高は下半期に入り回復を始め、IC全体の売上高も改善し始めているという。\n\n \n\n 垂直統合型デバイスメーカー（IDM）とファブレスメーカーの売上高は、2023年第2四半期には前年同期比で29％減少したが、第3四半期には若干の改善が見られる。特に、ファブレスメーカーの売上高はAIチップの需要に支えられ、2023年第3四半期から強い回復傾向にあるという。\n\n 減少傾向にあったファウンドリーとOSAT（Outsourced Semiconductor Assembly and Test）の売上高は、2023年第2四半期に底を打ったとみられ、第3四半期は改善があった。\n\n \n\n ウエハーの出荷量は、2020年から2022年第3四半期までは継続して成長してきていたが、2022年第4四半期からは在庫調整などの影響を受け、前年同期比／前四半期比ともに減少傾向が続いている。ウエハー出荷量の減少は2024年前半まで続き、その後回復する見込みだという。\n\n 工場稼働率はウエハー出荷量と強く連動していて、2023年は下落し続けた。2022年上半期には90％以上だった稼働率が、2023年上半期には80％を切った。稼働率の下落は2024年前半以降、回復を始めると予測されている。\n\n 2023年のICの在庫額は高い水準を維持し続けたが、メモリ以外のICの在庫日数は、2023年後半から減少し始めたとみられる。また、PCなどの消費者向け電子機器も需要が少しずつ回復し始め、前年同期比で在庫日数が減少傾向にある。\n半導体製造装置市場は「中国が全体を救済」\nグローバルでの半導体製造装置への投資額は、2023年第3四半期には前年同期比で11％減少した。地域別では中国が唯一増加していて、増加率も42％と大きい。中国を除くとグローバルでの投資額は前年同期比31％減少したことになる。\n\n \n\n 半導体製造装置の市場規模は、2023年は前年比6％減の1000億米ドルに着地する見込みだ。内訳を見ると、前工程製造装置は前年比4％減、テスト装置は同16％減、後工程製造装置は同31％減となっている。2024年には、後工程製造装置とテスト装置の回復により、半導体製造装置市場は同4％増となる見込みだ。さらに、2025年には同18％増となり、1200億米ドルを超える規模に成長すると予測している。\n\n \n\n 地域別では、中国／台湾／韓国が引き続き大きな投資を行っていく見込みだが、全体に占める割合は低下していく。2021年にはこの3つの国／地域が、世界全体の投資額の78％を占めていたが、今後、他地域で新規の投資が拡大し、2025年にはこの割合は65％まで低下すると予測している。\n\n \n\n 半導体市場の拡大に伴い現在、世界各地で生産能力の拡大が進められていて、2022年から2026年までに稼働する工場は96カ所になる見込みだ。地域別では中国が30カ所と突出しているものの、米国や欧州、日本、東南アジア諸国においても以前より多くの工場が操業を開始する。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240116-00000071-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/2c2472926f83c02ae91f43e5b56e8815b5ecbad2/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2401/16/l_sa240115_semi02.png#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240116-071&utm_term=it_eetimes-sci&utm_content=img']"
「半導体業界の巨人」3社がCFETに照準　製造では課題が山積も（EE Times Japan）,https://news.yahoo.co.jp/articles/20561049beb009cb6863e9975609ec65df9e8508,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240116-00000069-it_eetimes-000-1-view.jpg?exp=10800,2024-01-16T13:14:21+09:00,2024-01-16T13:14:21+09:00,EE Times Japan,it_eetimes,EE Times Japan,3140,\nimecの技術ロードマップ［クリックで拡大］ 出所：imec\n専門家たちが米国EE Timesに語ったところによると、IntelとSamsung Electronics（以下、Samsung）、TSMCは、現在の最先端のナノシート技術において引き続き生じているスケーリングの問題を解決すると期待される、新しい3D（3次元）チップアーキテクチャの開発に本腰を入れ始めているという。\n\n ベルギーの研究開発機関imecでCMOSデバイスプログラム担当ディレクターを務めるNaoto Horiguchi氏によると、これら最大手3社は、米国カリフォルニア州サンフランシスコで2023年12月9～13日（現地時間）に開催された半導体のデバイス技術とプロセス技術に関する世界最大の国際学会「IEDM（International Electron Devices Meeting）」において、初めてプレゼンテーションを行い、今後10年間でCFET（コンプリメンタリFET）アーキテクチャの商用化を実現する予定であることを明かした。CFETは、PMOSとNMOSをシリコン表面に対して垂直に積層するもの。\n\n Horiguchi氏は、「IntelとSamsung、TSMCはいずれも、最新の達成成果を披露した。3社が同じセッションの中で成果を発表したのは、初めてのことである。一段と本腰を入れているようだ」と述べている。\n\n imecは、「半導体業界は、CFETの時代が到来する前に、3世代にわたるナノシートアーキテクチャと、微細化が停止してしまったSRAMなどのCMOSコンポーネントに関連する問題に耐えなければならないだろう。微細化が停止すれば、HPC（高性能コンピューティング）向けチップの設計者たちは、レガシーの技術ノードやチップレットを組み合わせるという回避策を取ることで、SRAMなどのCMOS機能のディスアグリゲーション（分離）を余儀なくされることになる」と述べている。imecがCFETの概念を提唱したのは2016年ごろのことだ。\n\n Horiguchi氏は、「アナログやI/Oのような一部のレガシー技術は、異なるスキームで統合しなければならないだろう。例えば、チップレット技術を使用してアナログやI/Oを統合する方法などが挙げられる。少なくとも一部のロジックやSRAMは、CFETアーキテクチャを使うことでスケーリングが可能だ。これが、われわれが現在期待していることである」と付け加えた。\nプロセスの微細化は2032年までに鈍化か\nimecの予測では、プロセスノードの微細化の速度は2032年までには鈍化し、チップレットや高性能パッケージングを、微細化を継続できる高性能ロジックコンポーネントとうまく組み合わせて使用することに、依存せざるを得なくなっていく見込みだという。\n\n Horiguchi氏は、「CMOSデバイスをナノシートだけでスケーリングすることは非常に難しい。CFETでは、デバイススケーリングを本格的に継続し、それをチップレットや高性能パッケージングなどの他の技術と組み合わせて、チップ性能を高めることが可能だ。CFETは、継続的なデバイススケーリングの実現に向けた道を切り開いていく。これが、CFETのセールスポイントだ」と述べている。\n\n imecは、「CFETは2032年までに、1nmノードを超えるデバイスアーキテクチャを採用する見込みだ」と述べる。Samsungは2022年に、業界で初めて3nmノードでナノシート／GAA（Gate-All-Around）アーキテクチャを導入した。またTSMCは、2025年に2nmノードでナノシートを導入する予定だとしている。\nCPPが重要な指標に\nHoriguchi氏は、「CFET技術を実用化する上で重要な基準となるのが、トランジスタのゲートの間隔であるCPP（Contacted Poly Pitch）だ」と指摘する。\n\n 「大手プレイヤーたちは、48～45nmのCPPを実現しており、これはCFET製品の目標数値に近い。IntelとSamsung、TSMCは、より小さい数値への移行を大きく進めていく上で、プロセスのイノベーションや向上を実現する必要がある。3社は、こうしたプロセスイノベーションについては言及しないかもしれないが、このような進歩を遂げることなくデバイスを開発することは不可能だろう」（Horiguchi氏）\n\n またHoriguchi氏は、「これら3社は、CFET開発を、少量生産が可能なパイロットラインへと移行させている」と述べる。\n\n Intelは2023年12月、EE Timesの取材に対し、「PMOSトランジスタにNMOSを3D積層し、裏面電源供給と裏面コンタクトとを組み合わせることにより、面積と電源供給効率を最大化するという独自のブレークスルーを実現した」と述べている。\n\n TSMCでデバイスアーキテクチャ開発部門担当ディレクターを務めるSzuya Liao氏は、事前に同社の取り組みについてまとめたコメントの中で、48nm CPPを達成したことを明らかにしている。これは、Horiguchi氏が重要な基準値として説明していた数値だ。\n\n Samsungは、EE Timesからのコメント要請には応じなかった。\n製造面では課題が山積\nSemiAnalysisのチーフアナリストであるDylan Patel氏によると、CFETはプロセス微細化のペースを回復できると期待されているものの、新しいアーキテクチャを実用化するまでにはいくつかの障壁が残っているという。\n\n 同氏はEE Timesの取材に対し、「CFETの製造では、課題が山積している。特に、CFET構造に電力を供給する方法は、非常に難しく複雑だ。また、裏面電源供給については、さまざまな統合スキームが存在する。大規模な企業であってもCFETに飛び付くのは、かなり難しいだろう」と語った。\n\n Horiguchi氏は、「CFET構造は、ナノシートアーキテクチャの3次元形状よりも高さがある」と述べる。これによりアスペクト比が高くなるため、製造上の課題が生じる。\n\n 「パターニングが最初の難関だ。全てのアスペクト比を2倍にする必要がある。これを実現するには、パターニングを何らかの方法で改善するか、革新的な技術の開発や導入が必要になるだろう」（同氏）\n\n 材料とプロセスの革新も製造上のハードルだと同氏は述べる。「非常に高いドーパント活性と、非常に低い接触抵抗が必要になる。CFET用の特殊なHKMG（High-K Metal Gate）を、高さのある構造で実現しなくてはならない。（CFETは）“背の高い”デバイスだからだ」（Horiguchi氏）\n\n imecは、Applied Materialsや東京エレクトロン、Lam Researchなどの半導体製造装置メーカーと協力し、CFET製造ツールを開発している。\n\n CFETアーキテクチャの「重大な課題」は、プロセスの複雑さとコストの増加につながる可能性があるとTSMCは指摘する。「これらの課題を解決するには、プロセスの複雑さを軽減し、新しい材料やプロセスの必要性を最小限に抑えることが重要になる。設計の大幅な変更に備えるため、EDAの開発に早期に取り組むことも重要だ」（TSMC）\n\n※米国EE Timesの記事を翻訳、編集しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240116-00000069-it_eetimes-000-1-view.jpg?exp=10800'],['https://news.yahoo.co.jp/articles/20561049beb009cb6863e9975609ec65df9e8508/images/000']
