TimeQuest Timing Analyzer report for MicrocomputerPCB
Thu Apr 27 16:48:20 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk'
 33. Fast Model Hold: 'clk'
 34. Fast Model Recovery: 'clk'
 35. Fast Model Removal: 'clk'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Progagation Delay
 53. Minimum Progagation Delay
 54. Setup Transfers
 55. Hold Transfers
 56. Recovery Transfers
 57. Removal Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MicrocomputerPCB                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; MicrocomputerPCB.out.sdc ; OK     ; Thu Apr 27 16:48:19 2017 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 36.37 MHz ; 36.37 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -7.498 ; -159.350      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.096 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 5.211 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.350 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 6.933 ; 0.000                  ;
+-------+-------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                              ;
+--------+-------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -7.498 ; cpu09p:cpu1|state.pshu_iyh_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.370     ; 19.128     ;
; -7.471 ; cpu09p:cpu1|state.pshu_iyh_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.370     ; 19.101     ;
; -7.258 ; cpu09p:cpu1|state.pshu_iyh_state    ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.370     ; 19.888     ;
; -7.205 ; cpu09p:cpu1|state.int_entire_state  ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.832     ; 18.373     ;
; -7.192 ; cpu09p:cpu1|state.pshu_acca_state   ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.528     ; 18.664     ;
; -7.178 ; cpu09p:cpu1|state.int_entire_state  ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.832     ; 18.346     ;
; -7.168 ; cpu09p:cpu1|state.pulu_pcl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.396     ; 18.772     ;
; -7.165 ; cpu09p:cpu1|state.pshu_acca_state   ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.528     ; 18.637     ;
; -7.141 ; cpu09p:cpu1|state.pulu_pcl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.396     ; 18.745     ;
; -7.137 ; cpu09p:cpu1|state.pshu_sph_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.767     ;
; -7.133 ; cpu09p:cpu1|state.pshu_iyh_state    ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -3.370     ; 19.763     ;
; -7.110 ; cpu09p:cpu1|state.pshu_sph_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.740     ;
; -7.042 ; cpu09p:cpu1|state.pshu_accb_state   ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.528     ; 18.514     ;
; -7.021 ; cpu09p:cpu1|state.int_nmimask_state ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.835     ; 18.186     ;
; -7.015 ; cpu09p:cpu1|state.pshu_accb_state   ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.528     ; 18.487     ;
; -6.994 ; cpu09p:cpu1|state.int_nmimask_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.835     ; 18.159     ;
; -6.971 ; cpu09p:cpu1|state.pshu_ixh_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.601     ;
; -6.960 ; cpu09p:cpu1|state.int_dp_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.710     ; 18.250     ;
; -6.955 ; cpu09p:cpu1|state.pshu_iyl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.397     ; 18.558     ;
; -6.952 ; cpu09p:cpu1|state.pshu_acca_state   ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.528     ; 19.424     ;
; -6.946 ; cpu09p:cpu1|state.int_pch_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.880     ; 18.066     ;
; -6.944 ; cpu09p:cpu1|state.pshu_ixh_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.574     ;
; -6.933 ; cpu09p:cpu1|state.int_dp_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.710     ; 18.223     ;
; -6.931 ; cpu09p:cpu1|state.int_acca_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.710     ; 18.221     ;
; -6.928 ; cpu09p:cpu1|state.pshu_iyl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.397     ; 18.531     ;
; -6.928 ; cpu09p:cpu1|state.pulu_pcl_state    ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.396     ; 19.532     ;
; -6.923 ; cpu09p:cpu1|state.pshu_iyh_state    ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.553     ;
; -6.919 ; cpu09p:cpu1|state.int_pch_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.880     ; 18.039     ;
; -6.904 ; cpu09p:cpu1|state.int_acca_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.710     ; 18.194     ;
; -6.897 ; cpu09p:cpu1|state.pshu_sph_state    ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.370     ; 19.527     ;
; -6.892 ; cpu09p:cpu1|state.int_nmi_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.697     ; 18.195     ;
; -6.867 ; cpu09p:cpu1|state.int_irq_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.697     ; 18.170     ;
; -6.865 ; cpu09p:cpu1|state.int_nmi_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.697     ; 18.168     ;
; -6.840 ; cpu09p:cpu1|state.int_irq_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.697     ; 18.143     ;
; -6.828 ; cpu09p:cpu1|state.int_irqmask_state ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.835     ; 17.993     ;
; -6.827 ; cpu09p:cpu1|state.pshu_acca_state   ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -3.528     ; 19.299     ;
; -6.823 ; cpu09p:cpu1|state.pulu_dp_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.210     ; 18.613     ;
; -6.808 ; cpu09p:cpu1|state.pshu_dp_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.528     ; 18.280     ;
; -6.808 ; cpu09p:cpu1|state.pshu_pcl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.372     ; 18.436     ;
; -6.804 ; cpu09p:cpu1|state.pshu_pch_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.434     ;
; -6.803 ; cpu09p:cpu1|state.pulu_pcl_state    ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -3.396     ; 19.407     ;
; -6.802 ; cpu09p:cpu1|state.pshu_accb_state   ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.528     ; 19.274     ;
; -6.801 ; cpu09p:cpu1|state.int_irqmask_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.835     ; 17.966     ;
; -6.796 ; cpu09p:cpu1|state.pulu_dp_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.210     ; 18.586     ;
; -6.792 ; cpu09p:cpu1|state.int_ixh_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.710     ; 18.082     ;
; -6.785 ; cpu09p:cpu1|state.pulu_accb_state   ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.528     ; 18.257     ;
; -6.781 ; cpu09p:cpu1|state.pshu_dp_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.528     ; 18.253     ;
; -6.781 ; cpu09p:cpu1|state.pshu_pcl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.372     ; 18.409     ;
; -6.777 ; cpu09p:cpu1|state.pshu_pch_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.407     ;
; -6.775 ; cpu09p:cpu1|state.pshu_iyh_state    ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.405     ;
; -6.772 ; cpu09p:cpu1|state.pshu_sph_state    ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -3.370     ; 19.402     ;
; -6.765 ; cpu09p:cpu1|state.int_ixh_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.710     ; 18.055     ;
; -6.764 ; cpu09p:cpu1|state.pshs_upl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.983     ; 17.781     ;
; -6.758 ; cpu09p:cpu1|state.pulu_accb_state   ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.528     ; 18.230     ;
; -6.737 ; cpu09p:cpu1|state.pshs_upl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.983     ; 17.754     ;
; -6.731 ; cpu09p:cpu1|state.pshu_ixh_state    ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.370     ; 19.361     ;
; -6.720 ; cpu09p:cpu1|state.int_dp_state      ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.710     ; 19.010     ;
; -6.715 ; cpu09p:cpu1|state.pshu_iyl_state    ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.397     ; 19.318     ;
; -6.711 ; cpu09p:cpu1|state.pulu_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.697     ; 18.014     ;
; -6.706 ; cpu09p:cpu1|state.int_pch_state     ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.880     ; 18.826     ;
; -6.701 ; cpu09p:cpu1|state.pshs_pch_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.983     ; 17.718     ;
; -6.691 ; cpu09p:cpu1|state.int_acca_state    ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.710     ; 18.981     ;
; -6.684 ; cpu09p:cpu1|state.pulu_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.697     ; 17.987     ;
; -6.677 ; cpu09p:cpu1|state.pshu_accb_state   ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -3.528     ; 19.149     ;
; -6.674 ; cpu09p:cpu1|state.pshs_pch_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.983     ; 17.691     ;
; -6.655 ; cpu09p:cpu1|state.pulu_ixl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.285     ;
; -6.649 ; cpu09p:cpu1|state.pshs_uph_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.983     ; 17.666     ;
; -6.643 ; cpu09p:cpu1|state.int_swimask_state ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.835     ; 17.808     ;
; -6.636 ; cpu09p:cpu1|state.pulu_iyh_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.275     ; 18.361     ;
; -6.635 ; cpu09p:cpu1|state.pulu_iyl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.265     ;
; -6.630 ; cpu09p:cpu1|state.int_entire_state  ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.832     ; 17.798     ;
; -6.628 ; cpu09p:cpu1|state.pulu_ixl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.258     ;
; -6.622 ; cpu09p:cpu1|state.pshs_uph_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.983     ; 17.639     ;
; -6.617 ; cpu09p:cpu1|state.pshu_acca_state   ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.528     ; 18.089     ;
; -6.616 ; cpu09p:cpu1|state.int_swimask_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.835     ; 17.781     ;
; -6.611 ; cpu09p:cpu1|state.pshu_ixl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.397     ; 18.214     ;
; -6.609 ; cpu09p:cpu1|state.pulu_sph_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.275     ; 18.334     ;
; -6.609 ; cpu09p:cpu1|state.pulu_iyh_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.275     ; 18.334     ;
; -6.609 ; cpu09p:cpu1|state.int_accb_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.710     ; 17.899     ;
; -6.608 ; cpu09p:cpu1|state.pulu_iyl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.238     ;
; -6.606 ; cpu09p:cpu1|state.pshu_ixh_state    ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -3.370     ; 19.236     ;
; -6.600 ; cpu09p:cpu1|state.int_iyl_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.710     ; 17.890     ;
; -6.595 ; cpu09p:cpu1|state.int_dp_state      ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -3.710     ; 18.885     ;
; -6.593 ; cpu09p:cpu1|state.pulu_pcl_state    ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.396     ; 18.197     ;
; -6.590 ; cpu09p:cpu1|state.pshu_iyl_state    ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -3.397     ; 19.193     ;
; -6.584 ; cpu09p:cpu1|state.pshu_ixl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.397     ; 18.187     ;
; -6.583 ; cpu09p:cpu1|state.pulu_dp_state     ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.210     ; 19.373     ;
; -6.582 ; cpu09p:cpu1|state.pulu_sph_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.275     ; 18.307     ;
; -6.582 ; cpu09p:cpu1|state.int_accb_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.710     ; 17.872     ;
; -6.582 ; cpu09p:cpu1|state.int_upl_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -3.710     ; 17.872     ;
; -6.581 ; cpu09p:cpu1|state.int_pch_state     ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -3.880     ; 18.701     ;
; -6.573 ; cpu09p:cpu1|state.int_iyl_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.710     ; 17.863     ;
; -6.568 ; cpu09p:cpu1|state.pshu_dp_state     ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.528     ; 19.040     ;
; -6.568 ; cpu09p:cpu1|state.pshu_pcl_state    ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.372     ; 19.196     ;
; -6.566 ; cpu09p:cpu1|state.int_acca_state    ; n_sRamCS2       ; clk          ; clk         ; 20.000       ; -3.710     ; 18.856     ;
; -6.565 ; cpu09p:cpu1|state.pshu_iyh_state    ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.195     ;
; -6.564 ; cpu09p:cpu1|state.pshu_pch_state    ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.370     ; 19.194     ;
; -6.562 ; cpu09p:cpu1|state.pshu_sph_state    ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -3.370     ; 18.192     ;
; -6.555 ; cpu09p:cpu1|state.int_upl_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -3.710     ; 17.845     ;
; -6.552 ; cpu09p:cpu1|state.int_ixh_state     ; n_sRamCS        ; clk          ; clk         ; 20.000       ; -3.710     ; 18.842     ;
+--------+-------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.096 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|state.int_swimask_state             ; clk          ; clk         ; 0.000        ; 1.083      ; 1.485      ;
; 0.131 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|state.int_irqmask_state             ; clk          ; clk         ; 0.000        ; 1.083      ; 1.520      ;
; 0.155 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|state.int_nmimask_state             ; clk          ; clk         ; 0.000        ; 1.083      ; 1.544      ;
; 0.499 ; serialClkCount[4]                               ; serialClkCount[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[0]                  ; bufferedUART:io2|rxBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state[1]                                        ; state[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; state[0]                                        ; state[0]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[12]          ; SBCTextDisplayRGB:io1|kbWriteTimer[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[16]          ; SBCTextDisplayRGB:io1|kbWriteTimer[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Num                    ; SBCTextDisplayRGB:io1|ps2Num                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2Caps                   ; SBCTextDisplayRGB:io1|ps2Caps                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|n_kbWR                    ; SBCTextDisplayRGB:io1|n_kbWR                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[2]            ; SBCTextDisplayRGB:io1|ps2ClkCount[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[0]            ; SBCTextDisplayRGB:io1|kbInPointer[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[0]             ; SBCTextDisplayRGB:io1|paramCount[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[2]             ; SBCTextDisplayRGB:io1|paramCount[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param4[0]                 ; SBCTextDisplayRGB:io1|param4[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param3[0]                 ; SBCTextDisplayRGB:io1|param3[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param2[0]                 ; SBCTextDisplayRGB:io1|param2[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|param1[0]                 ; SBCTextDisplayRGB:io1|param1[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|paramCount[1]             ; SBCTextDisplayRGB:io1|paramCount[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|vActive                   ; SBCTextDisplayRGB:io1|vActive                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[0]           ; SBCTextDisplayRGB:io1|charScanLine[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[1]           ; SBCTextDisplayRGB:io1|charScanLine[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[2]           ; SBCTextDisplayRGB:io1|charScanLine[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|charScanLine[3]           ; SBCTextDisplayRGB:io1|charScanLine[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[1]             ; SBCTextDisplayRGB:io1|cursorVert[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|cursorVert[4]             ; SBCTextDisplayRGB:io1|cursorVert[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mem_mapper2:mm1|n_tint_i                        ; mem_mapper2:mm1|n_tint_i                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                         ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.211  ; n_reset   ; cpu09p:cpu1|state.vect_hi_state         ; clk          ; clk         ; 20.000       ; 3.176      ; 10.005     ;
; 5.457  ; n_reset   ; cpu09p:cpu1|state.exg1_state            ; clk          ; clk         ; 20.000       ; 3.294      ; 9.877      ;
; 5.457  ; n_reset   ; cpu09p:cpu1|state.exg2_state            ; clk          ; clk         ; 20.000       ; 3.294      ; 9.877      ;
; 5.457  ; n_reset   ; cpu09p:cpu1|state.tfr_state             ; clk          ; clk         ; 20.000       ; 3.294      ; 9.877      ;
; 5.457  ; n_reset   ; cpu09p:cpu1|state.reset_state           ; clk          ; clk         ; 20.000       ; 3.294      ; 9.877      ;
; 5.457  ; n_reset   ; cpu09p:cpu1|state.decode1_state         ; clk          ; clk         ; 20.000       ; 3.294      ; 9.877      ;
; 5.457  ; n_reset   ; cpu09p:cpu1|state.exg_state             ; clk          ; clk         ; 20.000       ; 3.294      ; 9.877      ;
; 5.620  ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state         ; clk          ; clk         ; 20.000       ; 3.528      ; 9.948      ;
; 5.620  ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state       ; clk          ; clk         ; 20.000       ; 3.528      ; 9.948      ;
; 5.620  ; n_reset   ; cpu09p:cpu1|state.pshu_acca_state       ; clk          ; clk         ; 20.000       ; 3.528      ; 9.948      ;
; 5.620  ; n_reset   ; cpu09p:cpu1|state.puls_accb_state       ; clk          ; clk         ; 20.000       ; 3.528      ; 9.948      ;
; 5.620  ; n_reset   ; cpu09p:cpu1|state.puls_dp_state         ; clk          ; clk         ; 20.000       ; 3.528      ; 9.948      ;
; 5.620  ; n_reset   ; cpu09p:cpu1|state.puls_pch_state        ; clk          ; clk         ; 20.000       ; 3.528      ; 9.948      ;
; 5.620  ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state       ; clk          ; clk         ; 20.000       ; 3.528      ; 9.948      ;
; 5.644  ; n_reset   ; cpu09p:cpu1|state.rti_cc_state          ; clk          ; clk         ; 20.000       ; 3.217      ; 9.613      ;
; 5.644  ; n_reset   ; cpu09p:cpu1|state.puls_cc_state         ; clk          ; clk         ; 20.000       ; 3.217      ; 9.613      ;
; 5.644  ; n_reset   ; cpu09p:cpu1|state.puls_acca_state       ; clk          ; clk         ; 20.000       ; 3.217      ; 9.613      ;
; 5.644  ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state  ; clk          ; clk         ; 20.000       ; 3.217      ; 9.613      ;
; 5.644  ; n_reset   ; cpu09p:cpu1|state.rti_pch_state         ; clk          ; clk         ; 20.000       ; 3.217      ; 9.613      ;
; 5.644  ; n_reset   ; cpu09p:cpu1|state.rti_acca_state        ; clk          ; clk         ; 20.000       ; 3.217      ; 9.613      ;
; 5.644  ; n_reset   ; cpu09p:cpu1|state.rti_accb_state        ; clk          ; clk         ; 20.000       ; 3.217      ; 9.613      ;
; 5.644  ; n_reset   ; cpu09p:cpu1|state.rti_dp_state          ; clk          ; clk         ; 20.000       ; 3.217      ; 9.613      ;
; 5.644  ; n_reset   ; cpu09p:cpu1|state.vect_lo_state         ; clk          ; clk         ; 20.000       ; 3.217      ; 9.613      ;
; 5.654  ; n_reset   ; gpio:gpio1|reg[7]                       ; clk          ; clk         ; 20.000       ; 2.753      ; 9.139      ;
; 5.654  ; n_reset   ; gpio:gpio1|reg[3]                       ; clk          ; clk         ; 20.000       ; 2.753      ; 9.139      ;
; 5.654  ; n_reset   ; gpio:gpio1|reg[2]                       ; clk          ; clk         ; 20.000       ; 2.753      ; 9.139      ;
; 5.654  ; n_reset   ; gpio:gpio1|reg[5]                       ; clk          ; clk         ; 20.000       ; 2.753      ; 9.139      ;
; 5.654  ; n_reset   ; gpio:gpio1|reg[6]                       ; clk          ; clk         ; 20.000       ; 2.753      ; 9.139      ;
; 5.654  ; n_reset   ; gpio:gpio1|reg[1]                       ; clk          ; clk         ; 20.000       ; 2.753      ; 9.139      ;
; 6.033  ; n_reset   ; gpio:gpio1|reg[4]                       ; clk          ; clk         ; 20.000       ; 2.756      ; 8.763      ;
; 6.033  ; n_reset   ; gpio:gpio1|reg[0]                       ; clk          ; clk         ; 20.000       ; 2.756      ; 8.763      ;
; 6.033  ; n_reset   ; gpio:gpio1|reg_dat0[0]                  ; clk          ; clk         ; 20.000       ; 2.756      ; 8.763      ;
; 6.172  ; n_reset   ; mem_mapper2:mm1|tenable                 ; clk          ; clk         ; 20.000       ; 2.751      ; 8.619      ;
; 6.172  ; n_reset   ; gpio:gpio1|reg_ddr0[1]                  ; clk          ; clk         ; 20.000       ; 2.751      ; 8.619      ;
; 6.172  ; n_reset   ; gpio:gpio1|reg_ddr0[0]                  ; clk          ; clk         ; 20.000       ; 2.751      ; 8.619      ;
; 6.172  ; n_reset   ; gpio:gpio1|reg_dat2[2]                  ; clk          ; clk         ; 20.000       ; 2.751      ; 8.619      ;
; 6.172  ; n_reset   ; gpio:gpio1|reg_ddr0[2]                  ; clk          ; clk         ; 20.000       ; 2.751      ; 8.619      ;
; 6.172  ; n_reset   ; gpio:gpio1|reg_dat0[2]                  ; clk          ; clk         ; 20.000       ; 2.751      ; 8.619      ;
; 8.205  ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state      ; clk          ; clk         ; 20.000       ; 3.372      ; 7.207      ;
; 8.205  ; n_reset   ; cpu09p:cpu1|state.index8_state          ; clk          ; clk         ; 20.000       ; 3.372      ; 7.207      ;
; 8.205  ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state        ; clk          ; clk         ; 20.000       ; 3.372      ; 7.207      ;
; 8.205  ; n_reset   ; cpu09p:cpu1|state.pcrel8_state          ; clk          ; clk         ; 20.000       ; 3.372      ; 7.207      ;
; 8.234  ; n_reset   ; gpio:gpio1|reg_ddr2[4]                  ; clk          ; clk         ; 20.000       ; 2.745      ; 6.551      ;
; 8.234  ; n_reset   ; gpio:gpio1|reg_dat2[4]                  ; clk          ; clk         ; 20.000       ; 2.745      ; 6.551      ;
; 8.234  ; n_reset   ; gpio:gpio1|reg_ddr2[5]                  ; clk          ; clk         ; 20.000       ; 2.745      ; 6.551      ;
; 8.234  ; n_reset   ; gpio:gpio1|reg_dat2[5]                  ; clk          ; clk         ; 20.000       ; 2.745      ; 6.551      ;
; 8.234  ; n_reset   ; gpio:gpio1|reg_ddr2[6]                  ; clk          ; clk         ; 20.000       ; 2.745      ; 6.551      ;
; 8.234  ; n_reset   ; gpio:gpio1|reg_dat2[6]                  ; clk          ; clk         ; 20.000       ; 2.745      ; 6.551      ;
; 8.546  ; n_reset   ; gpio:gpio1|reg_ddr2[1]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 6.249      ;
; 8.728  ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state         ; clk          ; clk         ; 20.000       ; 3.210      ; 6.522      ;
; 8.728  ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state        ; clk          ; clk         ; 20.000       ; 3.210      ; 6.522      ;
; 8.760  ; n_reset   ; gpio:gpio1|reg_ddr2[7]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 6.035      ;
; 8.760  ; n_reset   ; gpio:gpio1|reg_dat2[7]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 6.035      ;
; 8.760  ; n_reset   ; gpio:gpio1|reg_dat2[1]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 6.035      ;
; 8.760  ; n_reset   ; gpio:gpio1|reg_ddr2[0]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 6.035      ;
; 8.760  ; n_reset   ; gpio:gpio1|reg_dat2[0]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 6.035      ;
; 8.760  ; n_reset   ; gpio:gpio1|reg_ddr2[2]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 6.035      ;
; 8.760  ; n_reset   ; gpio:gpio1|reg_ddr2[3]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 6.035      ;
; 8.760  ; n_reset   ; gpio:gpio1|reg_dat2[3]                  ; clk          ; clk         ; 20.000       ; 2.755      ; 6.035      ;
; 9.100  ; n_reset   ; mem_mapper2:mm1|mmuEn                   ; clk          ; clk         ; 20.000       ; 2.738      ; 5.678      ;
; 9.100  ; n_reset   ; mem_mapper2:mm1|romInhib_i              ; clk          ; clk         ; 20.000       ; 2.738      ; 5.678      ;
; 9.100  ; n_reset   ; mem_mapper2:mm1|frt_i                   ; clk          ; clk         ; 20.000       ; 2.738      ; 5.678      ;
; 9.149  ; n_reset   ; gpio:gpio1|reg_dat0[1]                  ; clk          ; clk         ; 20.000       ; 2.752      ; 5.643      ;
; 9.485  ; n_reset   ; cpu09p:cpu1|state.pshu_state            ; clk          ; clk         ; 20.000       ; 3.549      ; 6.104      ;
; 9.485  ; n_reset   ; cpu09p:cpu1|state.postincr2_state       ; clk          ; clk         ; 20.000       ; 3.549      ; 6.104      ;
; 9.485  ; n_reset   ; cpu09p:cpu1|state.pshs_state            ; clk          ; clk         ; 20.000       ; 3.549      ; 6.104      ;
; 9.485  ; n_reset   ; cpu09p:cpu1|state.postincr1_state       ; clk          ; clk         ; 20.000       ; 3.549      ; 6.104      ;
; 9.584  ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state        ; clk          ; clk         ; 20.000       ; 3.275      ; 5.731      ;
; 9.584  ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state        ; clk          ; clk         ; 20.000       ; 3.275      ; 5.731      ;
; 9.584  ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state        ; clk          ; clk         ; 20.000       ; 3.275      ; 5.731      ;
; 9.584  ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state        ; clk          ; clk         ; 20.000       ; 3.275      ; 5.731      ;
; 9.584  ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state        ; clk          ; clk         ; 20.000       ; 3.275      ; 5.731      ;
; 9.584  ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state        ; clk          ; clk         ; 20.000       ; 3.275      ; 5.731      ;
; 9.584  ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state        ; clk          ; clk         ; 20.000       ; 3.275      ; 5.731      ;
; 9.584  ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state         ; clk          ; clk         ; 20.000       ; 3.275      ; 5.731      ;
; 9.584  ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state         ; clk          ; clk         ; 20.000       ; 3.275      ; 5.731      ;
; 9.584  ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state         ; clk          ; clk         ; 20.000       ; 3.275      ; 5.731      ;
; 9.584  ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state         ; clk          ; clk         ; 20.000       ; 3.275      ; 5.731      ;
; 9.707  ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state         ; clk          ; clk         ; 20.000       ; 3.370      ; 5.703      ;
; 9.707  ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state       ; clk          ; clk         ; 20.000       ; 3.370      ; 5.703      ;
; 9.707  ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state        ; clk          ; clk         ; 20.000       ; 3.370      ; 5.703      ;
; 9.707  ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state        ; clk          ; clk         ; 20.000       ; 3.370      ; 5.703      ;
; 9.707  ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state        ; clk          ; clk         ; 20.000       ; 3.370      ; 5.703      ;
; 9.707  ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state        ; clk          ; clk         ; 20.000       ; 3.370      ; 5.703      ;
; 9.707  ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state        ; clk          ; clk         ; 20.000       ; 3.370      ; 5.703      ;
; 9.707  ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state        ; clk          ; clk         ; 20.000       ; 3.370      ; 5.703      ;
; 9.707  ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state        ; clk          ; clk         ; 20.000       ; 3.370      ; 5.703      ;
; 9.707  ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state        ; clk          ; clk         ; 20.000       ; 3.370      ; 5.703      ;
; 9.707  ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state         ; clk          ; clk         ; 20.000       ; 3.370      ; 5.703      ;
; 9.863  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[5]  ; clk          ; clk         ; 20.000       ; 2.760      ; 4.937      ;
; 9.863  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[1]  ; clk          ; clk         ; 20.000       ; 2.760      ; 4.937      ;
; 9.863  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[2]  ; clk          ; clk         ; 20.000       ; 2.760      ; 4.937      ;
; 9.863  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[6]  ; clk          ; clk         ; 20.000       ; 2.760      ; 4.937      ;
; 9.902  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[3]  ; clk          ; clk         ; 20.000       ; 2.762      ; 4.900      ;
; 9.908  ; n_reset   ; sd_controller:sd1|state.idle            ; clk          ; clk         ; 20.000       ; 2.739      ; 4.871      ;
; 9.908  ; n_reset   ; sd_controller:sd1|state.read_block_cmd  ; clk          ; clk         ; 20.000       ; 2.739      ; 4.871      ;
; 9.908  ; n_reset   ; sd_controller:sd1|state.write_block_cmd ; clk          ; clk         ; 20.000       ; 2.739      ; 4.871      ;
; 9.908  ; n_reset   ; sd_controller:sd1|sclk_sig              ; clk          ; clk         ; 20.000       ; 2.739      ; 4.871      ;
; 9.977  ; n_reset   ; cpu09p:cpu1|nmi_req                     ; clk          ; clk         ; 20.000       ; 2.765      ; 4.828      ;
; 10.005 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state        ; clk          ; clk         ; 20.000       ; 3.397      ; 5.432      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                           ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.350 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.656      ;
; 1.350 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.656      ;
; 1.350 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.656      ;
; 1.350 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.656      ;
; 1.350 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.656      ;
; 1.350 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.656      ;
; 1.660 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.967      ;
; 1.660 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.967      ;
; 1.660 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.967      ;
; 1.660 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.967      ;
; 1.660 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.967      ;
; 1.660 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.967      ;
; 2.419 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit       ; clk          ; clk         ; 0.000        ; 0.018      ; 2.743      ;
; 2.419 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.018      ; 2.743      ;
; 2.419 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.018      ; 2.743      ;
; 2.419 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.018      ; 2.743      ;
; 2.419 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.018      ; 2.743      ;
; 2.419 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit       ; clk          ; clk         ; 0.000        ; 0.018      ; 2.743      ;
; 2.419 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle          ; clk          ; clk         ; 0.000        ; 0.018      ; 2.743      ;
; 3.169 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.002      ; 3.477      ;
; 3.169 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.002      ; 3.477      ;
; 3.169 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.002      ; 3.477      ;
; 3.169 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.002      ; 3.477      ;
; 3.169 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.002      ; 3.477      ;
; 3.169 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.002      ; 3.477      ;
; 3.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.023      ; 3.510      ;
; 3.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.023      ; 3.510      ;
; 3.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.023      ; 3.510      ;
; 3.181 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.023      ; 3.510      ;
; 3.190 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]        ; clk          ; clk         ; 0.000        ; 0.021      ; 3.517      ;
; 3.190 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]        ; clk          ; clk         ; 0.000        ; 0.021      ; 3.517      ;
; 3.190 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]        ; clk          ; clk         ; 0.000        ; 0.021      ; 3.517      ;
; 3.190 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]        ; clk          ; clk         ; 0.000        ; 0.021      ; 3.517      ;
; 3.190 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]        ; clk          ; clk         ; 0.000        ; 0.021      ; 3.517      ;
; 3.190 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]        ; clk          ; clk         ; 0.000        ; 0.021      ; 3.517      ;
; 3.195 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit       ; clk          ; clk         ; 0.000        ; 0.024      ; 3.525      ;
; 3.195 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit       ; clk          ; clk         ; 0.000        ; 0.024      ; 3.525      ;
; 3.195 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle          ; clk          ; clk         ; 0.000        ; 0.024      ; 3.525      ;
; 3.195 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent            ; clk          ; clk         ; 0.000        ; 0.024      ; 3.525      ;
; 3.367 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.367 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 3.673      ;
; 3.815 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[0]       ; clk          ; clk         ; 0.000        ; 0.010      ; 4.131      ;
; 3.815 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[1]       ; clk          ; clk         ; 0.000        ; 0.010      ; 4.131      ;
; 3.815 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[2]       ; clk          ; clk         ; 0.000        ; 0.010      ; 4.131      ;
; 3.815 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[4]       ; clk          ; clk         ; 0.000        ; 0.010      ; 4.131      ;
; 3.815 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[5]       ; clk          ; clk         ; 0.000        ; 0.010      ; 4.131      ;
; 3.815 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[3]       ; clk          ; clk         ; 0.000        ; 0.010      ; 4.131      ;
; 3.946 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[0]        ; clk          ; clk         ; 0.000        ; 0.001      ; 4.253      ;
; 3.946 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[1]        ; clk          ; clk         ; 0.000        ; 0.001      ; 4.253      ;
; 3.946 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[2]        ; clk          ; clk         ; 0.000        ; 0.001      ; 4.253      ;
; 3.946 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[4]        ; clk          ; clk         ; 0.000        ; 0.001      ; 4.253      ;
; 3.946 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[5]        ; clk          ; clk         ; 0.000        ; 0.001      ; 4.253      ;
; 3.946 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[3]        ; clk          ; clk         ; 0.000        ; 0.001      ; 4.253      ;
; 4.245 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; -0.194     ; 4.157      ;
; 4.245 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED             ; clk          ; clk         ; 0.000        ; -0.194     ; 4.157      ;
; 4.924 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.dataBit       ; clk          ; clk         ; 0.000        ; 0.014      ; 5.244      ;
; 4.924 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.stopBit       ; clk          ; clk         ; 0.000        ; 0.014      ; 5.244      ;
; 4.924 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.idle          ; clk          ; clk         ; 0.000        ; 0.014      ; 5.244      ;
; 4.924 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txByteSent            ; clk          ; clk         ; 0.000        ; 0.014      ; 5.244      ;
; 4.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.idle          ; clk          ; clk         ; 0.000        ; 0.013      ; 5.286      ;
; 4.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.dataBit       ; clk          ; clk         ; 0.000        ; 0.013      ; 5.286      ;
; 4.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.013      ; 5.286      ;
; 4.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.013      ; 5.286      ;
; 4.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.013      ; 5.286      ;
; 4.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.013      ; 5.286      ;
; 4.967 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.stopBit       ; clk          ; clk         ; 0.000        ; 0.013      ; 5.286      ;
; 5.103 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[0]         ; clk          ; clk         ; 0.000        ; 0.009      ; 5.418      ;
; 5.103 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[1]         ; clk          ; clk         ; 0.000        ; 0.009      ; 5.418      ;
; 5.103 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[2]         ; clk          ; clk         ; 0.000        ; 0.009      ; 5.418      ;
; 5.103 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[3]         ; clk          ; clk         ; 0.000        ; 0.009      ; 5.418      ;
; 8.420 ; n_reset                      ; cpu09p:cpu1|state.pshs_pch_state       ; clk          ; clk         ; 0.000        ; 3.983      ; 4.709      ;
; 8.420 ; n_reset                      ; cpu09p:cpu1|state.pshs_upl_state       ; clk          ; clk         ; 0.000        ; 3.983      ; 4.709      ;
; 8.420 ; n_reset                      ; cpu09p:cpu1|state.pshs_uph_state       ; clk          ; clk         ; 0.000        ; 3.983      ; 4.709      ;
; 8.420 ; n_reset                      ; cpu09p:cpu1|state.pshs_iyh_state       ; clk          ; clk         ; 0.000        ; 3.983      ; 4.709      ;
; 8.420 ; n_reset                      ; cpu09p:cpu1|state.pshs_ixh_state       ; clk          ; clk         ; 0.000        ; 3.983      ; 4.709      ;
; 8.420 ; n_reset                      ; cpu09p:cpu1|state.pshs_accb_state      ; clk          ; clk         ; 0.000        ; 3.983      ; 4.709      ;
; 8.420 ; n_reset                      ; cpu09p:cpu1|state.pshs_acca_state      ; clk          ; clk         ; 0.000        ; 3.983      ; 4.709      ;
; 8.420 ; n_reset                      ; cpu09p:cpu1|state.pshs_dp_state        ; clk          ; clk         ; 0.000        ; 3.983      ; 4.709      ;
; 8.420 ; n_reset                      ; cpu09p:cpu1|state.push_return_lo_state ; clk          ; clk         ; 0.000        ; 3.983      ; 4.709      ;
; 8.543 ; n_reset                      ; cpu09p:cpu1|state.int_swimask_state    ; clk          ; clk         ; 0.000        ; 3.835      ; 4.684      ;
; 8.543 ; n_reset                      ; cpu09p:cpu1|state.int_irqmask_state    ; clk          ; clk         ; 0.000        ; 3.835      ; 4.684      ;
; 8.543 ; n_reset                      ; cpu09p:cpu1|state.int_nmimask_state    ; clk          ; clk         ; 0.000        ; 3.835      ; 4.684      ;
; 8.685 ; n_reset                      ; cpu09p:cpu1|state.int_entire_state     ; clk          ; clk         ; 0.000        ; 3.832      ; 4.823      ;
; 8.825 ; n_reset                      ; cpu09p:cpu1|state.jsr_state            ; clk          ; clk         ; 0.000        ; 3.697      ; 4.828      ;
; 8.825 ; n_reset                      ; cpu09p:cpu1|state.int_nmi_state        ; clk          ; clk         ; 0.000        ; 3.697      ; 4.828      ;
; 8.825 ; n_reset                      ; cpu09p:cpu1|state.int_nmi1_state       ; clk          ; clk         ; 0.000        ; 3.697      ; 4.828      ;
+-------+------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; 5.768  ; 5.768  ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 5.666  ; 5.666  ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 5.357  ; 5.357  ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 5.768  ; 5.768  ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 5.098  ; 5.098  ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 5.098  ; 5.098  ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.624  ; 4.624  ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.764  ; 4.764  ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.743  ; 4.743  ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.944  ; 4.944  ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.021  ; 5.021  ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.363  ; 4.363  ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.576  ; 4.576  ; Rise       ; clk             ;
; n_reset      ; clk        ; 7.555  ; 7.555  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.377  ; 7.377  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.439  ; 5.439  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.042  ; 8.042  ; Rise       ; clk             ;
; rxd2         ; clk        ; 6.798  ; 6.798  ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 10.388 ; 10.388 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.768  ; 9.768  ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.388 ; 10.388 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 9.833  ; 9.833  ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 9.731  ; 9.731  ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 9.963  ; 9.963  ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.546  ; 9.546  ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.980  ; 9.980  ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.865  ; 9.865  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
; vduffd0      ; clk        ; 8.608  ; 8.608  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -5.091 ; -5.091 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -5.400 ; -5.400 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -5.091 ; -5.091 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -5.502 ; -5.502 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -4.097 ; -4.097 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -4.832 ; -4.832 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -4.358 ; -4.358 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -4.498 ; -4.498 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -4.477 ; -4.477 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -4.678 ; -4.678 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -4.755 ; -4.755 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -4.097 ; -4.097 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -4.310 ; -4.310 ; Rise       ; clk             ;
; n_reset      ; clk        ; -1.272 ; -1.272 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -5.390 ; -5.390 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -5.173 ; -5.173 ; Rise       ; clk             ;
; rxd1         ; clk        ; -5.145 ; -5.145 ; Rise       ; clk             ;
; rxd2         ; clk        ; -5.204 ; -5.204 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -6.022 ; -6.022 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -6.022 ; -6.022 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -6.789 ; -6.789 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -6.773 ; -6.773 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -6.369 ; -6.369 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -7.548 ; -7.548 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -6.606 ; -6.606 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -7.530 ; -7.530 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -6.719 ; -6.719 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -3.780 ; -3.780 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -3.483 ; -3.483 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; driveLED         ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 9.320  ; 9.320  ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 9.320  ; 9.320  ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 8.477  ; 8.477  ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 8.903  ; 8.903  ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 8.515  ; 8.515  ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 8.137  ; 8.137  ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 8.500  ; 8.500  ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 8.515  ; 8.515  ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 8.134  ; 8.134  ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 8.098  ; 8.098  ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 8.099  ; 8.099  ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 7.736  ; 7.736  ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 8.178  ; 8.178  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.239  ; 7.239  ; Rise       ; clk             ;
; n_LED7           ; clk        ; 8.179  ; 8.179  ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 23.258 ; 23.258 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 23.133 ; 23.133 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 8.159  ; 8.159  ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 8.728  ; 8.728  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 8.555  ; 8.555  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 8.598  ; 8.598  ; Rise       ; clk             ;
; rts1             ; clk        ; 9.443  ; 9.443  ; Rise       ; clk             ;
; rts2             ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 22.498 ; 22.498 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 17.943 ; 17.943 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 16.478 ; 16.478 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 17.105 ; 17.105 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 17.123 ; 17.123 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 20.253 ; 20.253 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 20.478 ; 20.478 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 19.153 ; 19.153 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 18.522 ; 18.522 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 18.421 ; 18.421 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 18.017 ; 18.017 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 17.864 ; 17.864 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 17.916 ; 17.916 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 17.932 ; 17.932 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 21.401 ; 21.401 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 21.565 ; 21.565 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 21.923 ; 21.923 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 22.471 ; 22.471 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 21.775 ; 21.775 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 22.498 ; 22.498 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 20.367 ; 20.367 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 20.367 ; 20.367 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 20.186 ; 20.186 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 19.895 ; 19.895 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 19.512 ; 19.512 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 19.431 ; 19.431 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 19.655 ; 19.655 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 18.582 ; 18.582 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 19.683 ; 19.683 ; Rise       ; clk             ;
; sdCS             ; clk        ; 8.670  ; 8.670  ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 9.985  ; 9.985  ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 9.390  ; 9.390  ; Rise       ; clk             ;
; txd1             ; clk        ; 9.369  ; 9.369  ; Rise       ; clk             ;
; txd2             ; clk        ; 8.263  ; 8.263  ; Rise       ; clk             ;
; vSync            ; clk        ; 7.229  ; 7.229  ; Rise       ; clk             ;
; video            ; clk        ; 7.179  ; 7.179  ; Rise       ; clk             ;
; videoB0          ; clk        ; 7.589  ; 7.589  ; Rise       ; clk             ;
; videoB1          ; clk        ; 7.606  ; 7.606  ; Rise       ; clk             ;
; videoG0          ; clk        ; 7.200  ; 7.200  ; Rise       ; clk             ;
; videoG1          ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
; videoR0          ; clk        ; 7.563  ; 7.563  ; Rise       ; clk             ;
; videoR1          ; clk        ; 7.549  ; 7.549  ; Rise       ; clk             ;
; videoSync        ; clk        ; 8.088  ; 8.088  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; driveLED         ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 8.477  ; 8.477  ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 9.320  ; 9.320  ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 8.477  ; 8.477  ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 8.903  ; 8.903  ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 7.736  ; 7.736  ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 8.137  ; 8.137  ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 8.500  ; 8.500  ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 8.515  ; 8.515  ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 8.134  ; 8.134  ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 8.098  ; 8.098  ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 8.099  ; 8.099  ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 7.736  ; 7.736  ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 8.178  ; 8.178  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.239  ; 7.239  ; Rise       ; clk             ;
; n_LED7           ; clk        ; 8.179  ; 8.179  ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 10.210 ; 10.210 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 10.085 ; 10.085 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 8.159  ; 8.159  ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 8.728  ; 8.728  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 8.555  ; 8.555  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 8.598  ; 8.598  ; Rise       ; clk             ;
; rts1             ; clk        ; 9.443  ; 9.443  ; Rise       ; clk             ;
; rts2             ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 8.872  ; 8.872  ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 11.442 ; 11.442 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 11.006 ; 11.006 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 10.771 ; 10.771 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 11.737 ; 11.737 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 11.077 ; 11.077 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 9.993  ; 9.993  ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 11.276 ; 11.276 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 11.109 ; 11.109 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 10.783 ; 10.783 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 10.842 ; 10.842 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 11.002 ; 11.002 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 11.247 ; 11.247 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 10.285 ; 10.285 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 8.872  ; 8.872  ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 9.292  ; 9.292  ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 9.522  ; 9.522  ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 9.462  ; 9.462  ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 9.708  ; 9.708  ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 9.454  ; 9.454  ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 10.828 ; 10.828 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 13.181 ; 13.181 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 11.545 ; 11.545 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 11.420 ; 11.420 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 12.098 ; 12.098 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 13.083 ; 13.083 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 11.813 ; 11.813 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 12.732 ; 12.732 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 10.828 ; 10.828 ; Rise       ; clk             ;
; sdCS             ; clk        ; 8.670  ; 8.670  ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 8.791  ; 8.791  ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 9.390  ; 9.390  ; Rise       ; clk             ;
; txd1             ; clk        ; 9.369  ; 9.369  ; Rise       ; clk             ;
; txd2             ; clk        ; 8.263  ; 8.263  ; Rise       ; clk             ;
; vSync            ; clk        ; 7.229  ; 7.229  ; Rise       ; clk             ;
; video            ; clk        ; 7.179  ; 7.179  ; Rise       ; clk             ;
; videoB0          ; clk        ; 7.589  ; 7.589  ; Rise       ; clk             ;
; videoB1          ; clk        ; 7.606  ; 7.606  ; Rise       ; clk             ;
; videoG0          ; clk        ; 7.200  ; 7.200  ; Rise       ; clk             ;
; videoG1          ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
; videoR0          ; clk        ; 7.563  ; 7.563  ; Rise       ; clk             ;
; videoR1          ; clk        ; 7.549  ; 7.549  ; Rise       ; clk             ;
; videoSync        ; clk        ; 7.385  ; 7.385  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 6.212 ;    ;    ; 6.212 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 6.212 ;    ;    ; 6.212 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.862  ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 8.907  ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.862  ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 10.950 ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 7.712  ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.212  ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 9.815  ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.155  ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.436  ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 8.283  ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 8.276  ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 7.712  ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 8.150  ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 9.230  ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.985  ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.405 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.033 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.033 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.405 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.975  ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.230  ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.980  ;      ; Rise       ; clk             ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.862  ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 8.907  ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.862  ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 10.950 ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 7.712  ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.212  ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 9.815  ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.155  ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.436  ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 8.283  ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 8.276  ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 7.712  ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 8.150  ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 9.230  ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.985  ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.405 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.033 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.033 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.405 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.975  ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.230  ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.980  ;      ; Rise       ; clk             ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.862     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 8.907     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.862     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 10.950    ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 7.712     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.212     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 9.815     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.155     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.436     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 8.283     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 8.276     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 7.712     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 8.150     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 9.230     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.985     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.405    ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.033    ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.033    ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.405    ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.975     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.230     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.980     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 8.862     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 8.907     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 8.862     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 10.950    ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 7.712     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 8.212     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 9.815     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 8.155     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 8.436     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 8.283     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 8.276     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 7.712     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 8.150     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 9.230     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.985     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.405    ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 10.033    ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 10.033    ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 10.405    ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.975     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.230     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.980     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.288 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.214 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 9.609 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.591 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 7.500 ; 0.000                  ;
+-------+-------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                             ;
+-------+-------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 2.288 ; vduffd0                             ; n_LED9          ; clk          ; clk         ; 20.000       ; 0.000      ; 2.712      ;
; 6.279 ; mem_mapper2:mm1|frt_i               ; n_LED7          ; clk          ; clk         ; 20.000       ; -1.424     ; 2.297      ;
; 6.907 ; cpu09p:cpu1|state.int_entire_state  ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.505      ;
; 6.955 ; cpu09p:cpu1|state.int_entire_state  ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.457      ;
; 6.965 ; cpu09p:cpu1|state.int_nmimask_state ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.447      ;
; 6.999 ; cpu09p:cpu1|state.pshu_acca_state   ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.458      ;
; 7.013 ; cpu09p:cpu1|state.int_nmimask_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.399      ;
; 7.022 ; cpu09p:cpu1|state.pshu_iyh_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.536      ;
; 7.029 ; cpu09p:cpu1|state.pshu_accb_state   ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.428      ;
; 7.047 ; cpu09p:cpu1|state.pshu_acca_state   ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.410      ;
; 7.051 ; cpu09p:cpu1|state.int_irqmask_state ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.361      ;
; 7.058 ; cpu09p:cpu1|state.pulu_pcl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.470     ; 6.472      ;
; 7.070 ; cpu09p:cpu1|state.pshu_iyh_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.488      ;
; 7.077 ; cpu09p:cpu1|state.pshu_accb_state   ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.380      ;
; 7.078 ; cpu09p:cpu1|state.int_entire_state  ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.334      ;
; 7.099 ; cpu09p:cpu1|state.int_irqmask_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.313      ;
; 7.106 ; cpu09p:cpu1|state.pulu_pcl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.470     ; 6.424      ;
; 7.109 ; cpu09p:cpu1|state.int_swimask_state ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.303      ;
; 7.112 ; cpu09p:cpu1|state.pshu_dp_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.345      ;
; 7.136 ; cpu09p:cpu1|state.int_nmimask_state ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.276      ;
; 7.137 ; cpu09p:cpu1|state.pshu_sph_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.421      ;
; 7.142 ; cpu09p:cpu1|state.mul7_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.315      ;
; 7.144 ; cpu09p:cpu1|state.pshu_iyl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.470     ; 6.386      ;
; 7.157 ; cpu09p:cpu1|state.int_swimask_state ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.255      ;
; 7.159 ; cpu09p:cpu1|state.int_nmi_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.506     ; 6.335      ;
; 7.160 ; cpu09p:cpu1|state.pshu_dp_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.297      ;
; 7.170 ; cpu09p:cpu1|state.pshu_acca_state   ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.287      ;
; 7.170 ; cpu09p:cpu1|state.int_irq_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.506     ; 6.324      ;
; 7.176 ; cpu09p:cpu1|state.pulu_accb_state   ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.281      ;
; 7.185 ; cpu09p:cpu1|state.int_pch_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.610     ; 6.205      ;
; 7.185 ; cpu09p:cpu1|state.pshu_sph_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.373      ;
; 7.188 ; cpu09p:cpu1|state.int_dp_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.539     ; 6.273      ;
; 7.190 ; cpu09p:cpu1|state.mul7_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.267      ;
; 7.192 ; cpu09p:cpu1|state.pshu_iyl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.470     ; 6.338      ;
; 7.193 ; cpu09p:cpu1|state.pshu_iyh_state    ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.365      ;
; 7.200 ; cpu09p:cpu1|state.pshu_accb_state   ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.257      ;
; 7.200 ; cpu09p:cpu1|state.int_acca_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.539     ; 6.261      ;
; 7.204 ; cpu09p:cpu1|state.pshu_pcl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.450     ; 6.346      ;
; 7.207 ; cpu09p:cpu1|state.int_nmi_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.506     ; 6.287      ;
; 7.213 ; cpu09p:cpu1|state.pshu_ixh_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.345      ;
; 7.218 ; cpu09p:cpu1|state.int_irq_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.506     ; 6.276      ;
; 7.222 ; cpu09p:cpu1|state.int_irqmask_state ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.190      ;
; 7.224 ; cpu09p:cpu1|state.pulu_accb_state   ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.233      ;
; 7.224 ; cpu09p:cpu1|state.pcrel16_2_state   ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.542     ; 6.234      ;
; 7.227 ; cpu09p:cpu1|state.pulu_iyh_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.423     ; 6.350      ;
; 7.229 ; cpu09p:cpu1|state.pulu_pcl_state    ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.470     ; 6.301      ;
; 7.233 ; cpu09p:cpu1|state.andcc_state       ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.224      ;
; 7.233 ; cpu09p:cpu1|state.int_pch_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.610     ; 6.157      ;
; 7.236 ; cpu09p:cpu1|state.pulu_ixl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.322      ;
; 7.236 ; cpu09p:cpu1|state.orcc_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.542     ; 6.222      ;
; 7.236 ; cpu09p:cpu1|state.int_dp_state      ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.539     ; 6.225      ;
; 7.237 ; cpu09p:cpu1|pre_code[5]             ; sRamData[1]     ; clk          ; clk         ; 20.000       ; -1.416     ; 6.347      ;
; 7.238 ; cpu09p:cpu1|state.pulu_sph_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.423     ; 6.339      ;
; 7.238 ; cpu09p:cpu1|state.pshs_upl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.632     ; 6.130      ;
; 7.241 ; cpu09p:cpu1|state.pulu_dp_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.344     ; 6.415      ;
; 7.242 ; cpu09p:cpu1|state.pulu_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.506     ; 6.252      ;
; 7.245 ; cpu09p:cpu1|state.pulu_iyl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.313      ;
; 7.248 ; cpu09p:cpu1|state.int_acca_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.539     ; 6.213      ;
; 7.249 ; cpu09p:cpu1|pre_code[5]             ; sRamData[0]     ; clk          ; clk         ; 20.000       ; -1.416     ; 6.335      ;
; 7.249 ; cpu09p:cpu1|state.mul6_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.208      ;
; 7.252 ; cpu09p:cpu1|state.pshu_pcl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.450     ; 6.298      ;
; 7.259 ; cpu09p:cpu1|state.pshu_pch_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.299      ;
; 7.259 ; cpu09p:cpu1|state.pshs_pch_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.632     ; 6.109      ;
; 7.260 ; cpu09p:cpu1|state.int_ixh_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.539     ; 6.201      ;
; 7.261 ; cpu09p:cpu1|state.puls_pch_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.196      ;
; 7.261 ; cpu09p:cpu1|state.pshu_ixh_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.297      ;
; 7.269 ; cpu09p:cpu1|state.pshu_ixl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.470     ; 6.261      ;
; 7.272 ; cpu09p:cpu1|state.pcrel16_2_state   ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.542     ; 6.186      ;
; 7.274 ; cpu09p:cpu1|state.int_entire_state  ; sRamAddress[14] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.138      ;
; 7.275 ; cpu09p:cpu1|state.pulu_iyh_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.423     ; 6.302      ;
; 7.280 ; cpu09p:cpu1|state.int_swimask_state ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.588     ; 6.132      ;
; 7.280 ; cpu09p:cpu1|state.pshs_uph_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.632     ; 6.088      ;
; 7.281 ; cpu09p:cpu1|state.andcc_state       ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.176      ;
; 7.282 ; cpu09p:cpu1|state.puls_dp_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.175      ;
; 7.283 ; cpu09p:cpu1|state.pshu_dp_state     ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.174      ;
; 7.284 ; cpu09p:cpu1|state.pulu_ixl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.274      ;
; 7.284 ; cpu09p:cpu1|state.orcc_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.542     ; 6.174      ;
; 7.286 ; cpu09p:cpu1|state.pulu_sph_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.423     ; 6.291      ;
; 7.286 ; cpu09p:cpu1|state.pshs_upl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.632     ; 6.082      ;
; 7.288 ; cpu09p:cpu1|state.int_iyl_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.539     ; 6.173      ;
; 7.289 ; cpu09p:cpu1|state.pshu_acca_state   ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.168      ;
; 7.289 ; cpu09p:cpu1|state.pulu_dp_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.344     ; 6.367      ;
; 7.290 ; cpu09p:cpu1|state.pulu_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.506     ; 6.204      ;
; 7.293 ; cpu09p:cpu1|state.pulu_iyl_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.265      ;
; 7.295 ; cpu09p:cpu1|state.int_upl_state     ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.539     ; 6.166      ;
; 7.295 ; cpu09p:cpu1|state.puls_pcl_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.470     ; 6.235      ;
; 7.296 ; cpu09p:cpu1|state.puls_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.506     ; 6.198      ;
; 7.297 ; cpu09p:cpu1|state.mul6_state        ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.160      ;
; 7.300 ; cpu09p:cpu1|state.cwai_state        ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.157      ;
; 7.307 ; cpu09p:cpu1|state.pulu_ixh_state    ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.423     ; 6.270      ;
; 7.307 ; cpu09p:cpu1|state.pshu_pch_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.251      ;
; 7.307 ; cpu09p:cpu1|state.pshs_pch_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.632     ; 6.061      ;
; 7.308 ; cpu09p:cpu1|state.pshu_sph_state    ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.250      ;
; 7.308 ; cpu09p:cpu1|state.int_ixh_state     ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.539     ; 6.153      ;
; 7.309 ; cpu09p:cpu1|state.puls_pch_state    ; sRamAddress[16] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.148      ;
; 7.311 ; cpu09p:cpu1|state.pcrel8_state      ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.450     ; 6.239      ;
; 7.311 ; cpu09p:cpu1|state.puls_accb_state   ; sRamAddress[18] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.146      ;
; 7.312 ; cpu09p:cpu1|state.pshu_iyh_state    ; sRamAddress[17] ; clk          ; clk         ; 20.000       ; -1.442     ; 6.246      ;
; 7.313 ; cpu09p:cpu1|state.mul7_state        ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.543     ; 6.144      ;
; 7.315 ; cpu09p:cpu1|state.pshu_iyl_state    ; sRamAddress[15] ; clk          ; clk         ; 20.000       ; -1.470     ; 6.215      ;
+-------+-------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.214 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|state.int_swimask_state             ; clk          ; clk         ; 0.000        ; 0.154      ; 0.520      ;
; 0.215 ; serialClkCount[4]                               ; serialClkCount[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[0]                  ; bufferedUART:io2|rxBitCount[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[1]                  ; bufferedUART:io2|rxBitCount[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[2]                  ; bufferedUART:io2|rxBitCount[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io2|rxBitCount[3]                  ; bufferedUART:io2|rxBitCount[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.vect_hi_state           ; cpu09p:cpu1|saved_state.vect_hi_state           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cpu09p:cpu1|saved_state.sbranch_state           ; cpu09p:cpu1|saved_state.sbranch_state           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state[1]                                        ; state[1]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state[0]                                        ; state[0]                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; SBCTextDisplayRGB:io1|ps2ClkCount[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; SBCTextDisplayRGB:io1|kbWriteTimer[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; SBCTextDisplayRGB:io1|kbWriteTimer[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; SBCTextDisplayRGB:io1|kbWriteTimer[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; SBCTextDisplayRGB:io1|kbWriteTimer[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; SBCTextDisplayRGB:io1|kbWriteTimer[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; SBCTextDisplayRGB:io1|kbWriteTimer[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; SBCTextDisplayRGB:io1|kbWriteTimer[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; SBCTextDisplayRGB:io1|kbWriteTimer[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; SBCTextDisplayRGB:io1|kbWriteTimer[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; SBCTextDisplayRGB:io1|kbWriteTimer[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; SBCTextDisplayRGB:io1|kbWriteTimer[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[12]          ; SBCTextDisplayRGB:io1|kbWriteTimer[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; SBCTextDisplayRGB:io1|kbWriteTimer[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; SBCTextDisplayRGB:io1|kbWriteTimer[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; SBCTextDisplayRGB:io1|kbWriteTimer[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[16]          ; SBCTextDisplayRGB:io1|kbWriteTimer[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; SBCTextDisplayRGB:io1|kbWriteTimer[17]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; SBCTextDisplayRGB:io1|kbWriteTimer[18]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; SBCTextDisplayRGB:io1|kbWriteTimer[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; SBCTextDisplayRGB:io1|kbWriteTimer[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; SBCTextDisplayRGB:io1|kbWriteTimer[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; SBCTextDisplayRGB:io1|kbWriteTimer[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; SBCTextDisplayRGB:io1|kbWriteTimer[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; SBCTextDisplayRGB:io1|kbWriteTimer[24]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; SBCTextDisplayRGB:io1|kbWriteTimer[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Num                    ; SBCTextDisplayRGB:io1|ps2Num                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; SBCTextDisplayRGB:io1|ps2Scroll                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2Caps                   ; SBCTextDisplayRGB:io1|ps2Caps                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|n_kbWR                    ; SBCTextDisplayRGB:io1|n_kbWR                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkCount[2]            ; SBCTextDisplayRGB:io1|ps2ClkCount[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; SBCTextDisplayRGB:io1|kbWriteTimer[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; SBCTextDisplayRGB:io1|ps2ClkCount[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbInPointer[0]            ; SBCTextDisplayRGB:io1|kbInPointer[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; SBCTextDisplayRGB:io1|kbInPointer[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; SBCTextDisplayRGB:io1|kbInPointer[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|paramCount[0]             ; SBCTextDisplayRGB:io1|paramCount[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|paramCount[2]             ; SBCTextDisplayRGB:io1|paramCount[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param4[0]                 ; SBCTextDisplayRGB:io1|param4[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param3[0]                 ; SBCTextDisplayRGB:io1|param3[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param2[0]                 ; SBCTextDisplayRGB:io1|param2[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|param1[0]                 ; SBCTextDisplayRGB:io1|param1[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|paramCount[1]             ; SBCTextDisplayRGB:io1|paramCount[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|vActive                   ; SBCTextDisplayRGB:io1|vActive                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[0]           ; SBCTextDisplayRGB:io1|charScanLine[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[1]           ; SBCTextDisplayRGB:io1|charScanLine[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[2]           ; SBCTextDisplayRGB:io1|charScanLine[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|charScanLine[3]           ; SBCTextDisplayRGB:io1|charScanLine[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|cursorVert[1]             ; SBCTextDisplayRGB:io1|cursorVert[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|cursorVert[4]             ; SBCTextDisplayRGB:io1|cursorVert[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mem_mapper2:mm1|tenable                         ; mem_mapper2:mm1|tenable                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mem_mapper2:mm1|n_tint_i                        ; mem_mapper2:mm1|n_tint_i                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                        ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.609  ; n_reset   ; cpu09p:cpu1|state.vect_hi_state        ; clk          ; clk         ; 20.000       ; 1.334      ; 3.757      ;
; 9.727  ; n_reset   ; cpu09p:cpu1|state.exg1_state           ; clk          ; clk         ; 20.000       ; 1.430      ; 3.735      ;
; 9.727  ; n_reset   ; cpu09p:cpu1|state.exg2_state           ; clk          ; clk         ; 20.000       ; 1.430      ; 3.735      ;
; 9.727  ; n_reset   ; cpu09p:cpu1|state.tfr_state            ; clk          ; clk         ; 20.000       ; 1.430      ; 3.735      ;
; 9.727  ; n_reset   ; cpu09p:cpu1|state.reset_state          ; clk          ; clk         ; 20.000       ; 1.430      ; 3.735      ;
; 9.727  ; n_reset   ; cpu09p:cpu1|state.decode1_state        ; clk          ; clk         ; 20.000       ; 1.430      ; 3.735      ;
; 9.727  ; n_reset   ; cpu09p:cpu1|state.exg_state            ; clk          ; clk         ; 20.000       ; 1.430      ; 3.735      ;
; 9.767  ; n_reset   ; cpu09p:cpu1|state.rti_cc_state         ; clk          ; clk         ; 20.000       ; 1.389      ; 3.654      ;
; 9.767  ; n_reset   ; cpu09p:cpu1|state.puls_cc_state        ; clk          ; clk         ; 20.000       ; 1.389      ; 3.654      ;
; 9.767  ; n_reset   ; cpu09p:cpu1|state.puls_acca_state      ; clk          ; clk         ; 20.000       ; 1.389      ; 3.654      ;
; 9.767  ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state ; clk          ; clk         ; 20.000       ; 1.389      ; 3.654      ;
; 9.767  ; n_reset   ; cpu09p:cpu1|state.rti_pch_state        ; clk          ; clk         ; 20.000       ; 1.389      ; 3.654      ;
; 9.767  ; n_reset   ; cpu09p:cpu1|state.rti_acca_state       ; clk          ; clk         ; 20.000       ; 1.389      ; 3.654      ;
; 9.767  ; n_reset   ; cpu09p:cpu1|state.rti_accb_state       ; clk          ; clk         ; 20.000       ; 1.389      ; 3.654      ;
; 9.767  ; n_reset   ; cpu09p:cpu1|state.rti_dp_state         ; clk          ; clk         ; 20.000       ; 1.389      ; 3.654      ;
; 9.767  ; n_reset   ; cpu09p:cpu1|state.vect_lo_state        ; clk          ; clk         ; 20.000       ; 1.389      ; 3.654      ;
; 9.804  ; n_reset   ; cpu09p:cpu1|state.pshu_dp_state        ; clk          ; clk         ; 20.000       ; 1.543      ; 3.771      ;
; 9.804  ; n_reset   ; cpu09p:cpu1|state.pshu_accb_state      ; clk          ; clk         ; 20.000       ; 1.543      ; 3.771      ;
; 9.804  ; n_reset   ; cpu09p:cpu1|state.pshu_acca_state      ; clk          ; clk         ; 20.000       ; 1.543      ; 3.771      ;
; 9.804  ; n_reset   ; cpu09p:cpu1|state.puls_accb_state      ; clk          ; clk         ; 20.000       ; 1.543      ; 3.771      ;
; 9.804  ; n_reset   ; cpu09p:cpu1|state.puls_dp_state        ; clk          ; clk         ; 20.000       ; 1.543      ; 3.771      ;
; 9.804  ; n_reset   ; cpu09p:cpu1|state.puls_pch_state       ; clk          ; clk         ; 20.000       ; 1.543      ; 3.771      ;
; 9.804  ; n_reset   ; cpu09p:cpu1|state.pulu_accb_state      ; clk          ; clk         ; 20.000       ; 1.543      ; 3.771      ;
; 9.994  ; n_reset   ; gpio:gpio1|reg[7]                      ; clk          ; clk         ; 20.000       ; 1.437      ; 3.475      ;
; 9.994  ; n_reset   ; gpio:gpio1|reg[3]                      ; clk          ; clk         ; 20.000       ; 1.437      ; 3.475      ;
; 9.994  ; n_reset   ; gpio:gpio1|reg[2]                      ; clk          ; clk         ; 20.000       ; 1.437      ; 3.475      ;
; 9.994  ; n_reset   ; gpio:gpio1|reg[5]                      ; clk          ; clk         ; 20.000       ; 1.437      ; 3.475      ;
; 9.994  ; n_reset   ; gpio:gpio1|reg[6]                      ; clk          ; clk         ; 20.000       ; 1.437      ; 3.475      ;
; 9.994  ; n_reset   ; gpio:gpio1|reg[1]                      ; clk          ; clk         ; 20.000       ; 1.437      ; 3.475      ;
; 10.113 ; n_reset   ; gpio:gpio1|reg[4]                      ; clk          ; clk         ; 20.000       ; 1.440      ; 3.359      ;
; 10.113 ; n_reset   ; gpio:gpio1|reg[0]                      ; clk          ; clk         ; 20.000       ; 1.440      ; 3.359      ;
; 10.113 ; n_reset   ; gpio:gpio1|reg_dat0[0]                 ; clk          ; clk         ; 20.000       ; 1.440      ; 3.359      ;
; 10.168 ; n_reset   ; mem_mapper2:mm1|tenable                ; clk          ; clk         ; 20.000       ; 1.436      ; 3.300      ;
; 10.168 ; n_reset   ; gpio:gpio1|reg_ddr0[1]                 ; clk          ; clk         ; 20.000       ; 1.436      ; 3.300      ;
; 10.168 ; n_reset   ; gpio:gpio1|reg_ddr0[0]                 ; clk          ; clk         ; 20.000       ; 1.436      ; 3.300      ;
; 10.168 ; n_reset   ; gpio:gpio1|reg_dat2[2]                 ; clk          ; clk         ; 20.000       ; 1.436      ; 3.300      ;
; 10.168 ; n_reset   ; gpio:gpio1|reg_ddr0[2]                 ; clk          ; clk         ; 20.000       ; 1.436      ; 3.300      ;
; 10.168 ; n_reset   ; gpio:gpio1|reg_dat0[2]                 ; clk          ; clk         ; 20.000       ; 1.436      ; 3.300      ;
; 10.706 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state     ; clk          ; clk         ; 20.000       ; 1.450      ; 2.776      ;
; 10.706 ; n_reset   ; cpu09p:cpu1|state.index8_state         ; clk          ; clk         ; 20.000       ; 1.450      ; 2.776      ;
; 10.706 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state       ; clk          ; clk         ; 20.000       ; 1.450      ; 2.776      ;
; 10.706 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state         ; clk          ; clk         ; 20.000       ; 1.450      ; 2.776      ;
; 10.792 ; n_reset   ; cpu09p:cpu1|state.pulu_dp_state        ; clk          ; clk         ; 20.000       ; 1.344      ; 2.584      ;
; 10.792 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state       ; clk          ; clk         ; 20.000       ; 1.344      ; 2.584      ;
; 10.803 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                 ; clk          ; clk         ; 20.000       ; 1.429      ; 2.658      ;
; 10.803 ; n_reset   ; gpio:gpio1|reg_dat2[4]                 ; clk          ; clk         ; 20.000       ; 1.429      ; 2.658      ;
; 10.803 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                 ; clk          ; clk         ; 20.000       ; 1.429      ; 2.658      ;
; 10.803 ; n_reset   ; gpio:gpio1|reg_dat2[5]                 ; clk          ; clk         ; 20.000       ; 1.429      ; 2.658      ;
; 10.803 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                 ; clk          ; clk         ; 20.000       ; 1.429      ; 2.658      ;
; 10.803 ; n_reset   ; gpio:gpio1|reg_dat2[6]                 ; clk          ; clk         ; 20.000       ; 1.429      ; 2.658      ;
; 10.943 ; n_reset   ; gpio:gpio1|reg_ddr2[1]                 ; clk          ; clk         ; 20.000       ; 1.439      ; 2.528      ;
; 11.070 ; n_reset   ; gpio:gpio1|reg_ddr2[7]                 ; clk          ; clk         ; 20.000       ; 1.439      ; 2.401      ;
; 11.070 ; n_reset   ; gpio:gpio1|reg_dat2[7]                 ; clk          ; clk         ; 20.000       ; 1.439      ; 2.401      ;
; 11.070 ; n_reset   ; gpio:gpio1|reg_dat2[1]                 ; clk          ; clk         ; 20.000       ; 1.439      ; 2.401      ;
; 11.070 ; n_reset   ; gpio:gpio1|reg_ddr2[0]                 ; clk          ; clk         ; 20.000       ; 1.439      ; 2.401      ;
; 11.070 ; n_reset   ; gpio:gpio1|reg_dat2[0]                 ; clk          ; clk         ; 20.000       ; 1.439      ; 2.401      ;
; 11.070 ; n_reset   ; gpio:gpio1|reg_ddr2[2]                 ; clk          ; clk         ; 20.000       ; 1.439      ; 2.401      ;
; 11.070 ; n_reset   ; gpio:gpio1|reg_ddr2[3]                 ; clk          ; clk         ; 20.000       ; 1.439      ; 2.401      ;
; 11.070 ; n_reset   ; gpio:gpio1|reg_dat2[3]                 ; clk          ; clk         ; 20.000       ; 1.439      ; 2.401      ;
; 11.078 ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state       ; clk          ; clk         ; 20.000       ; 1.423      ; 2.377      ;
; 11.078 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state       ; clk          ; clk         ; 20.000       ; 1.423      ; 2.377      ;
; 11.078 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state       ; clk          ; clk         ; 20.000       ; 1.423      ; 2.377      ;
; 11.078 ; n_reset   ; cpu09p:cpu1|state.puls_ixh_state       ; clk          ; clk         ; 20.000       ; 1.423      ; 2.377      ;
; 11.078 ; n_reset   ; cpu09p:cpu1|state.puls_ixl_state       ; clk          ; clk         ; 20.000       ; 1.423      ; 2.377      ;
; 11.078 ; n_reset   ; cpu09p:cpu1|state.puls_iyh_state       ; clk          ; clk         ; 20.000       ; 1.423      ; 2.377      ;
; 11.078 ; n_reset   ; cpu09p:cpu1|state.puls_iyl_state       ; clk          ; clk         ; 20.000       ; 1.423      ; 2.377      ;
; 11.078 ; n_reset   ; cpu09p:cpu1|state.rti_ixh_state        ; clk          ; clk         ; 20.000       ; 1.423      ; 2.377      ;
; 11.078 ; n_reset   ; cpu09p:cpu1|state.rti_ixl_state        ; clk          ; clk         ; 20.000       ; 1.423      ; 2.377      ;
; 11.078 ; n_reset   ; cpu09p:cpu1|state.rti_iyh_state        ; clk          ; clk         ; 20.000       ; 1.423      ; 2.377      ;
; 11.078 ; n_reset   ; cpu09p:cpu1|state.rti_iyl_state        ; clk          ; clk         ; 20.000       ; 1.423      ; 2.377      ;
; 11.105 ; n_reset   ; cpu09p:cpu1|state.pulu_cc_state        ; clk          ; clk         ; 20.000       ; 1.442      ; 2.369      ;
; 11.105 ; n_reset   ; cpu09p:cpu1|state.pulu_acca_state      ; clk          ; clk         ; 20.000       ; 1.442      ; 2.369      ;
; 11.105 ; n_reset   ; cpu09p:cpu1|state.pulu_ixl_state       ; clk          ; clk         ; 20.000       ; 1.442      ; 2.369      ;
; 11.105 ; n_reset   ; cpu09p:cpu1|state.pulu_iyl_state       ; clk          ; clk         ; 20.000       ; 1.442      ; 2.369      ;
; 11.105 ; n_reset   ; cpu09p:cpu1|state.pulu_spl_state       ; clk          ; clk         ; 20.000       ; 1.442      ; 2.369      ;
; 11.105 ; n_reset   ; cpu09p:cpu1|state.pshu_pch_state       ; clk          ; clk         ; 20.000       ; 1.442      ; 2.369      ;
; 11.105 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state       ; clk          ; clk         ; 20.000       ; 1.442      ; 2.369      ;
; 11.105 ; n_reset   ; cpu09p:cpu1|state.pshu_sph_state       ; clk          ; clk         ; 20.000       ; 1.442      ; 2.369      ;
; 11.105 ; n_reset   ; cpu09p:cpu1|state.pshu_ixh_state       ; clk          ; clk         ; 20.000       ; 1.442      ; 2.369      ;
; 11.105 ; n_reset   ; cpu09p:cpu1|state.pshu_iyh_state       ; clk          ; clk         ; 20.000       ; 1.442      ; 2.369      ;
; 11.105 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state        ; clk          ; clk         ; 20.000       ; 1.442      ; 2.369      ;
; 11.119 ; n_reset   ; cpu09p:cpu1|state.pshu_state           ; clk          ; clk         ; 20.000       ; 1.562      ; 2.475      ;
; 11.119 ; n_reset   ; cpu09p:cpu1|state.postincr2_state      ; clk          ; clk         ; 20.000       ; 1.562      ; 2.475      ;
; 11.119 ; n_reset   ; cpu09p:cpu1|state.pshs_state           ; clk          ; clk         ; 20.000       ; 1.562      ; 2.475      ;
; 11.119 ; n_reset   ; cpu09p:cpu1|state.postincr1_state      ; clk          ; clk         ; 20.000       ; 1.562      ; 2.475      ;
; 11.165 ; n_reset   ; mem_mapper2:mm1|mmuEn                  ; clk          ; clk         ; 20.000       ; 1.424      ; 2.291      ;
; 11.165 ; n_reset   ; mem_mapper2:mm1|romInhib_i             ; clk          ; clk         ; 20.000       ; 1.424      ; 2.291      ;
; 11.165 ; n_reset   ; mem_mapper2:mm1|frt_i                  ; clk          ; clk         ; 20.000       ; 1.424      ; 2.291      ;
; 11.196 ; n_reset   ; gpio:gpio1|reg_dat0[1]                 ; clk          ; clk         ; 20.000       ; 1.435      ; 2.271      ;
; 11.230 ; n_reset   ; cpu09p:cpu1|state.pshu_iyl_state       ; clk          ; clk         ; 20.000       ; 1.470      ; 2.272      ;
; 11.230 ; n_reset   ; cpu09p:cpu1|state.lea_state            ; clk          ; clk         ; 20.000       ; 1.470      ; 2.272      ;
; 11.230 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state       ; clk          ; clk         ; 20.000       ; 1.470      ; 2.272      ;
; 11.230 ; n_reset   ; cpu09p:cpu1|state.fetch_state          ; clk          ; clk         ; 20.000       ; 1.470      ; 2.272      ;
; 11.281 ; n_reset   ; cpu09p:cpu1|state.mul_state            ; clk          ; clk         ; 20.000       ; 1.542      ; 2.293      ;
; 11.281 ; n_reset   ; cpu09p:cpu1|state.mulea_state          ; clk          ; clk         ; 20.000       ; 1.542      ; 2.293      ;
; 11.281 ; n_reset   ; cpu09p:cpu1|state.muld_state           ; clk          ; clk         ; 20.000       ; 1.542      ; 2.293      ;
; 11.281 ; n_reset   ; cpu09p:cpu1|state.indexed_state        ; clk          ; clk         ; 20.000       ; 1.542      ; 2.293      ;
; 11.281 ; n_reset   ; cpu09p:cpu1|state.orcc_state           ; clk          ; clk         ; 20.000       ; 1.542      ; 2.293      ;
; 11.281 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state      ; clk          ; clk         ; 20.000       ; 1.542      ; 2.293      ;
; 11.304 ; n_reset   ; cpu09p:cpu1|state.index16_state        ; clk          ; clk         ; 20.000       ; 1.600      ; 2.328      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                              ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.676 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.830      ;
; 0.676 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.830      ;
; 0.676 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.830      ;
; 0.676 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.830      ;
; 0.676 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.830      ;
; 0.676 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.830      ;
; 0.905 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit          ; clk          ; clk         ; 0.000        ; 0.017      ; 1.074      ;
; 0.905 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.017      ; 1.074      ;
; 0.905 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.017      ; 1.074      ;
; 0.905 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.017      ; 1.074      ;
; 0.905 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.017      ; 1.074      ;
; 0.905 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit          ; clk          ; clk         ; 0.000        ; 0.017      ; 1.074      ;
; 0.905 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle             ; clk          ; clk         ; 0.000        ; 0.017      ; 1.074      ;
; 1.133 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.022      ; 1.307      ;
; 1.133 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.022      ; 1.307      ;
; 1.133 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.022      ; 1.307      ;
; 1.133 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.022      ; 1.307      ;
; 1.141 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit          ; clk          ; clk         ; 0.000        ; 0.023      ; 1.316      ;
; 1.141 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit          ; clk          ; clk         ; 0.000        ; 0.023      ; 1.316      ;
; 1.141 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle             ; clk          ; clk         ; 0.000        ; 0.023      ; 1.316      ;
; 1.141 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent               ; clk          ; clk         ; 0.000        ; 0.023      ; 1.316      ;
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]           ; clk          ; clk         ; 0.000        ; 0.021      ; 1.322      ;
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]           ; clk          ; clk         ; 0.000        ; 0.021      ; 1.322      ;
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]           ; clk          ; clk         ; 0.000        ; 0.021      ; 1.322      ;
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]           ; clk          ; clk         ; 0.000        ; 0.021      ; 1.322      ;
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]           ; clk          ; clk         ; 0.000        ; 0.021      ; 1.322      ;
; 1.149 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]           ; clk          ; clk         ; 0.000        ; 0.021      ; 1.322      ;
; 1.168 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.321      ;
; 1.168 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.321      ;
; 1.168 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.321      ;
; 1.168 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.321      ;
; 1.168 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.321      ;
; 1.168 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.321      ;
; 1.168 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.321      ;
; 1.168 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.321      ;
; 1.185 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.338      ;
; 1.185 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.338      ;
; 1.185 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.338      ;
; 1.185 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.338      ;
; 1.185 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.338      ;
; 1.185 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.338      ;
; 1.185 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.338      ;
; 1.185 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.338      ;
; 1.236 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[0]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.387      ;
; 1.236 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[1]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.387      ;
; 1.236 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[2]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.387      ;
; 1.236 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[3]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.387      ;
; 1.236 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[4]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.387      ;
; 1.236 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txClockCount[5]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.387      ;
; 1.390 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[0]          ; clk          ; clk         ; 0.000        ; 0.007      ; 1.549      ;
; 1.390 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[1]          ; clk          ; clk         ; 0.000        ; 0.007      ; 1.549      ;
; 1.390 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[2]          ; clk          ; clk         ; 0.000        ; 0.007      ; 1.549      ;
; 1.390 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[4]          ; clk          ; clk         ; 0.000        ; 0.007      ; 1.549      ;
; 1.390 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[5]          ; clk          ; clk         ; 0.000        ; 0.007      ; 1.549      ;
; 1.390 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxClockCount[3]          ; clk          ; clk         ; 0.000        ; 0.007      ; 1.549      ;
; 1.505 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[0]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.658      ;
; 1.505 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[1]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.658      ;
; 1.505 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[2]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.658      ;
; 1.505 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[4]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.658      ;
; 1.505 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[5]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.658      ;
; 1.505 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxInPointer[3]           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.658      ;
; 1.686 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; -0.139     ; 1.598      ;
; 1.703 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED                ; clk          ; clk         ; 0.000        ; -0.139     ; 1.615      ;
; 1.732 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.dataBit          ; clk          ; clk         ; 0.000        ; 0.011      ; 1.895      ;
; 1.732 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.stopBit          ; clk          ; clk         ; 0.000        ; 0.011      ; 1.895      ;
; 1.732 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txState.idle             ; clk          ; clk         ; 0.000        ; 0.011      ; 1.895      ;
; 1.732 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txByteSent               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.895      ;
; 1.754 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.idle             ; clk          ; clk         ; 0.000        ; 0.009      ; 1.915      ;
; 1.754 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.dataBit          ; clk          ; clk         ; 0.000        ; 0.009      ; 1.915      ;
; 1.754 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.915      ;
; 1.754 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.915      ;
; 1.754 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.915      ;
; 1.754 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.915      ;
; 1.754 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|rxState.stopBit          ; clk          ; clk         ; 0.000        ; 0.009      ; 1.915      ;
; 1.846 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[0]            ; clk          ; clk         ; 0.000        ; 0.007      ; 2.005      ;
; 1.846 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[1]            ; clk          ; clk         ; 0.000        ; 0.007      ; 2.005      ;
; 1.846 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[2]            ; clk          ; clk         ; 0.000        ; 0.007      ; 2.005      ;
; 1.846 ; bufferedUART:io3|func_reset  ; bufferedUART:io3|txBitCount[3]            ; clk          ; clk         ; 0.000        ; 0.007      ; 2.005      ;
; 8.118 ; n_reset                      ; sd_controller:sd1|state.write_block_byte  ; clk          ; clk         ; 0.000        ; 1.423      ; 1.693      ;
; 8.118 ; n_reset                      ; sd_controller:sd1|state.send_cmd          ; clk          ; clk         ; 0.000        ; 1.423      ; 1.693      ;
; 8.118 ; n_reset                      ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 0.000        ; 1.423      ; 1.693      ;
; 8.118 ; n_reset                      ; sd_controller:sd1|state.send_regreq       ; clk          ; clk         ; 0.000        ; 1.423      ; 1.693      ;
; 8.118 ; n_reset                      ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 0.000        ; 1.423      ; 1.693      ;
; 8.118 ; n_reset                      ; sd_controller:sd1|state.write_block_wait  ; clk          ; clk         ; 0.000        ; 1.423      ; 1.693      ;
; 8.118 ; n_reset                      ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 0.000        ; 1.423      ; 1.693      ;
; 8.120 ; n_reset                      ; sd_controller:sd1|state.init              ; clk          ; clk         ; 0.000        ; 1.425      ; 1.697      ;
; 8.120 ; n_reset                      ; sd_controller:sd1|state.cmd0              ; clk          ; clk         ; 0.000        ; 1.425      ; 1.697      ;
; 8.120 ; n_reset                      ; sd_controller:sd1|sdCS                    ; clk          ; clk         ; 0.000        ; 1.425      ; 1.697      ;
; 8.241 ; n_reset                      ; cpu09p:cpu1|state.int_entire_state        ; clk          ; clk         ; 0.000        ; 1.588      ; 1.981      ;
; 8.250 ; n_reset                      ; cpu09p:cpu1|state.pshs_pch_state          ; clk          ; clk         ; 0.000        ; 1.632      ; 2.034      ;
; 8.250 ; n_reset                      ; cpu09p:cpu1|state.pshs_upl_state          ; clk          ; clk         ; 0.000        ; 1.632      ; 2.034      ;
; 8.250 ; n_reset                      ; cpu09p:cpu1|state.pshs_uph_state          ; clk          ; clk         ; 0.000        ; 1.632      ; 2.034      ;
; 8.250 ; n_reset                      ; cpu09p:cpu1|state.pshs_iyh_state          ; clk          ; clk         ; 0.000        ; 1.632      ; 2.034      ;
; 8.250 ; n_reset                      ; cpu09p:cpu1|state.pshs_ixh_state          ; clk          ; clk         ; 0.000        ; 1.632      ; 2.034      ;
+-------+------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+-------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; gpio0[*]     ; clk        ; 2.446 ; 2.446 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 2.446 ; 2.446 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 2.281 ; 2.281 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 2.420 ; 2.420 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 2.230 ; 2.230 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 2.224 ; 2.224 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 2.095 ; 2.095 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 2.136 ; 2.136 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 2.105 ; 2.105 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 2.230 ; 2.230 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 2.192 ; 2.192 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 1.996 ; 1.996 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 2.067 ; 2.067 ; Rise       ; clk             ;
; n_reset      ; clk        ; 2.196 ; 2.196 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 3.119 ; 3.119 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.444 ; 2.444 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.108 ; 3.108 ; Rise       ; clk             ;
; rxd2         ; clk        ; 2.854 ; 2.854 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.246 ; 3.246 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 2.963 ; 2.963 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 3.229 ; 3.229 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 3.196 ; 3.196 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 3.081 ; 3.081 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 3.076 ; 3.076 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 2.746 ; 2.746 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 2.841 ; 2.841 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 3.246 ; 3.246 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 2.926 ; 2.926 ; Rise       ; clk             ;
; vduffd0      ; clk        ; 2.688 ; 2.688 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -2.161 ; -2.161 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -2.326 ; -2.326 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -2.161 ; -2.161 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -2.300 ; -2.300 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -2.104 ; -2.104 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -1.975 ; -1.975 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -2.016 ; -2.016 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -1.985 ; -1.985 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -2.110 ; -2.110 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -2.072 ; -2.072 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
; n_reset      ; clk        ; -0.100 ; -0.100 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.437 ; -2.437 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.324 ; -2.324 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.254 ; -2.254 ; Rise       ; clk             ;
; rxd2         ; clk        ; -2.283 ; -2.283 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -1.666 ; -1.666 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -1.818 ; -1.818 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -1.977 ; -1.977 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -2.205 ; -2.205 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -2.313 ; -2.313 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -1.666 ; -1.666 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -1.935 ; -1.935 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -2.063 ; -2.063 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -1.210 ; -1.210 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -0.840 ; -0.840 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; driveLED         ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 4.121 ; 4.121 ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 3.862 ; 3.862 ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.452 ; 3.452 ; Rise       ; clk             ;
; n_LED7           ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 8.281 ; 8.281 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 8.202 ; 8.202 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 3.781 ; 3.781 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
; rts1             ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
; rts2             ; clk        ; 3.889 ; 3.889 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 8.093 ; 8.093 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 6.836 ; 6.836 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 6.181 ; 6.181 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 6.451 ; 6.451 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 6.453 ; 6.453 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 7.512 ; 7.512 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 7.591 ; 7.591 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 7.078 ; 7.078 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 7.024 ; 7.024 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 6.867 ; 6.867 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 6.651 ; 6.651 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 6.684 ; 6.684 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 6.745 ; 6.745 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 6.625 ; 6.625 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 7.533 ; 7.533 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 7.726 ; 7.726 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 7.922 ; 7.922 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 8.045 ; 8.045 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 7.711 ; 7.711 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 8.093 ; 8.093 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 7.763 ; 7.763 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 7.751 ; 7.751 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 7.763 ; 7.763 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 7.601 ; 7.601 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 7.367 ; 7.367 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 7.478 ; 7.478 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 7.484 ; 7.484 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 7.068 ; 7.068 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
; sdCS             ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 4.351 ; 4.351 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.117 ; 4.117 ; Rise       ; clk             ;
; txd1             ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
; txd2             ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.440 ; 3.440 ; Rise       ; clk             ;
; video            ; clk        ; 3.374 ; 3.374 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.546 ; 3.546 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.417 ; 3.417 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.552 ; 3.552 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.533 ; 3.533 ; Rise       ; clk             ;
; videoR1          ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.636 ; 3.636 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; driveLED         ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 4.121 ; 4.121 ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 3.862 ; 3.862 ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.452 ; 3.452 ; Rise       ; clk             ;
; n_LED7           ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 4.497 ; 4.497 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 3.781 ; 3.781 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
; rts1             ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
; rts2             ; clk        ; 3.889 ; 3.889 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 4.491 ; 4.491 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 4.479 ; 4.479 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 4.778 ; 4.778 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 4.552 ; 4.552 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 4.505 ; 4.505 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 4.380 ; 4.380 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 4.413 ; 4.413 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 4.081 ; 4.081 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 4.194 ; 4.194 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 4.596 ; 4.596 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 5.392 ; 5.392 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 4.803 ; 4.803 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 5.029 ; 5.029 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 5.300 ; 5.300 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 5.192 ; 5.192 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 4.596 ; 4.596 ; Rise       ; clk             ;
; sdCS             ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.117 ; 4.117 ; Rise       ; clk             ;
; txd1             ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
; txd2             ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.440 ; 3.440 ; Rise       ; clk             ;
; video            ; clk        ; 3.374 ; 3.374 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.546 ; 3.546 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.417 ; 3.417 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.552 ; 3.552 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.533 ; 3.533 ; Rise       ; clk             ;
; videoR1          ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.426 ; 3.426 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 2.712 ;    ;    ; 2.712 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 2.712 ;    ;    ; 2.712 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.089 ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.106 ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.089 ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.747 ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 3.713 ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 3.910 ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.544 ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 3.873 ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 3.928 ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 3.934 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 3.928 ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 3.713 ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 3.868 ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.960 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.188 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.309 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.197 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.197 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.309 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.178 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.960 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 4.185 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.089 ;      ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.106 ;      ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.089 ;      ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.747 ;      ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 3.713 ;      ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 3.910 ;      ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.544 ;      ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 3.873 ;      ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 3.928 ;      ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 3.934 ;      ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 3.928 ;      ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 3.713 ;      ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 3.868 ;      ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.960 ;      ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.188 ;      ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.309 ;      ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.197 ;      ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.197 ;      ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.309 ;      ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.178 ;      ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.960 ;      ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 4.185 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.089     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.106     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.089     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.747     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 3.713     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 3.910     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.544     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 3.873     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 3.928     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 3.934     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 3.928     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 3.713     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 3.868     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.960     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.188     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.309     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.197     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.197     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.309     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.178     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.960     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 4.185     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; gpio0[*]     ; clk        ; 4.089     ;           ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 4.106     ;           ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 4.089     ;           ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 4.747     ;           ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 3.713     ;           ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 3.910     ;           ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.544     ;           ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 3.873     ;           ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 3.928     ;           ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 3.934     ;           ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 3.928     ;           ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 3.713     ;           ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 3.868     ;           ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 3.960     ;           ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 4.188     ;           ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 4.309     ;           ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 4.197     ;           ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 4.197     ;           ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 4.309     ;           ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 4.178     ;           ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 3.960     ;           ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 4.185     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.498   ; 0.096 ; 5.211    ; 0.591   ; 6.933               ;
;  clk             ; -7.498   ; 0.096 ; 5.211    ; 0.591   ; 6.933               ;
; Design-wide TNS  ; -159.35  ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -159.350 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; 5.768  ; 5.768  ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; 5.666  ; 5.666  ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; 5.357  ; 5.357  ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; 5.768  ; 5.768  ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; 5.098  ; 5.098  ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; 5.098  ; 5.098  ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; 4.624  ; 4.624  ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; 4.764  ; 4.764  ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; 4.743  ; 4.743  ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; 4.944  ; 4.944  ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; 5.021  ; 5.021  ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; 4.363  ; 4.363  ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; 4.576  ; 4.576  ; Rise       ; clk             ;
; n_reset      ; clk        ; 7.555  ; 7.555  ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.377  ; 7.377  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.439  ; 5.439  ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.042  ; 8.042  ; Rise       ; clk             ;
; rxd2         ; clk        ; 6.798  ; 6.798  ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; 10.388 ; 10.388 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; 9.768  ; 9.768  ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; 10.388 ; 10.388 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; 9.833  ; 9.833  ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; 9.731  ; 9.731  ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; 9.963  ; 9.963  ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; 9.546  ; 9.546  ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; 9.980  ; 9.980  ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; 9.865  ; 9.865  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
; vduffd0      ; clk        ; 8.608  ; 8.608  ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; gpio0[*]     ; clk        ; -2.161 ; -2.161 ; Rise       ; clk             ;
;  gpio0[0]    ; clk        ; -2.326 ; -2.326 ; Rise       ; clk             ;
;  gpio0[1]    ; clk        ; -2.161 ; -2.161 ; Rise       ; clk             ;
;  gpio0[2]    ; clk        ; -2.300 ; -2.300 ; Rise       ; clk             ;
; gpio2[*]     ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
;  gpio2[0]    ; clk        ; -2.104 ; -2.104 ; Rise       ; clk             ;
;  gpio2[1]    ; clk        ; -1.975 ; -1.975 ; Rise       ; clk             ;
;  gpio2[2]    ; clk        ; -2.016 ; -2.016 ; Rise       ; clk             ;
;  gpio2[3]    ; clk        ; -1.985 ; -1.985 ; Rise       ; clk             ;
;  gpio2[4]    ; clk        ; -2.110 ; -2.110 ; Rise       ; clk             ;
;  gpio2[5]    ; clk        ; -2.072 ; -2.072 ; Rise       ; clk             ;
;  gpio2[6]    ; clk        ; -1.876 ; -1.876 ; Rise       ; clk             ;
;  gpio2[7]    ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
; n_reset      ; clk        ; -0.100 ; -0.100 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.437 ; -2.437 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.324 ; -2.324 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.254 ; -2.254 ; Rise       ; clk             ;
; rxd2         ; clk        ; -2.283 ; -2.283 ; Rise       ; clk             ;
; sRamData[*]  ; clk        ; -1.666 ; -1.666 ; Rise       ; clk             ;
;  sRamData[0] ; clk        ; -1.818 ; -1.818 ; Rise       ; clk             ;
;  sRamData[1] ; clk        ; -1.977 ; -1.977 ; Rise       ; clk             ;
;  sRamData[2] ; clk        ; -2.205 ; -2.205 ; Rise       ; clk             ;
;  sRamData[3] ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
;  sRamData[4] ; clk        ; -2.313 ; -2.313 ; Rise       ; clk             ;
;  sRamData[5] ; clk        ; -1.666 ; -1.666 ; Rise       ; clk             ;
;  sRamData[6] ; clk        ; -1.935 ; -1.935 ; Rise       ; clk             ;
;  sRamData[7] ; clk        ; -2.063 ; -2.063 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -1.210 ; -1.210 ; Rise       ; clk             ;
; vduffd0      ; clk        ; -0.840 ; -0.840 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; driveLED         ; clk        ; 5.434  ; 5.434  ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 9.320  ; 9.320  ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 9.320  ; 9.320  ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 8.477  ; 8.477  ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 8.903  ; 8.903  ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 8.515  ; 8.515  ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 8.137  ; 8.137  ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 8.500  ; 8.500  ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 8.515  ; 8.515  ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 8.134  ; 8.134  ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 8.098  ; 8.098  ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 8.099  ; 8.099  ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 7.736  ; 7.736  ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 8.178  ; 8.178  ; Rise       ; clk             ;
; hSync            ; clk        ; 7.239  ; 7.239  ; Rise       ; clk             ;
; n_LED7           ; clk        ; 8.179  ; 8.179  ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 23.258 ; 23.258 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 23.133 ; 23.133 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 8.159  ; 8.159  ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 8.728  ; 8.728  ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 8.555  ; 8.555  ; Rise       ; clk             ;
; ps2Data          ; clk        ; 8.598  ; 8.598  ; Rise       ; clk             ;
; rts1             ; clk        ; 9.443  ; 9.443  ; Rise       ; clk             ;
; rts2             ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 22.498 ; 22.498 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 17.943 ; 17.943 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 16.478 ; 16.478 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 17.105 ; 17.105 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 17.123 ; 17.123 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 20.253 ; 20.253 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 20.478 ; 20.478 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 19.153 ; 19.153 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 18.522 ; 18.522 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 18.421 ; 18.421 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 18.017 ; 18.017 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 17.864 ; 17.864 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 17.916 ; 17.916 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 17.932 ; 17.932 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 21.401 ; 21.401 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 21.565 ; 21.565 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 21.923 ; 21.923 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 22.471 ; 22.471 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 21.775 ; 21.775 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 22.498 ; 22.498 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 20.367 ; 20.367 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 20.367 ; 20.367 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 20.186 ; 20.186 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 19.895 ; 19.895 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 19.512 ; 19.512 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 19.431 ; 19.431 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 19.655 ; 19.655 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 18.582 ; 18.582 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 19.683 ; 19.683 ; Rise       ; clk             ;
; sdCS             ; clk        ; 8.670  ; 8.670  ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 9.985  ; 9.985  ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 9.390  ; 9.390  ; Rise       ; clk             ;
; txd1             ; clk        ; 9.369  ; 9.369  ; Rise       ; clk             ;
; txd2             ; clk        ; 8.263  ; 8.263  ; Rise       ; clk             ;
; vSync            ; clk        ; 7.229  ; 7.229  ; Rise       ; clk             ;
; video            ; clk        ; 7.179  ; 7.179  ; Rise       ; clk             ;
; videoB0          ; clk        ; 7.589  ; 7.589  ; Rise       ; clk             ;
; videoB1          ; clk        ; 7.606  ; 7.606  ; Rise       ; clk             ;
; videoG0          ; clk        ; 7.200  ; 7.200  ; Rise       ; clk             ;
; videoG1          ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
; videoR0          ; clk        ; 7.563  ; 7.563  ; Rise       ; clk             ;
; videoR1          ; clk        ; 7.549  ; 7.549  ; Rise       ; clk             ;
; videoSync        ; clk        ; 8.088  ; 8.088  ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; driveLED         ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
; gpio0[*]         ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  gpio0[0]        ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  gpio0[1]        ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  gpio0[2]        ; clk        ; 4.121 ; 4.121 ; Rise       ; clk             ;
; gpio2[*]         ; clk        ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  gpio2[0]        ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  gpio2[1]        ; clk        ; 3.983 ; 3.983 ; Rise       ; clk             ;
;  gpio2[2]        ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  gpio2[3]        ; clk        ; 3.862 ; 3.862 ; Rise       ; clk             ;
;  gpio2[4]        ; clk        ; 3.841 ; 3.841 ; Rise       ; clk             ;
;  gpio2[5]        ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  gpio2[6]        ; clk        ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  gpio2[7]        ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
; hSync            ; clk        ; 3.452 ; 3.452 ; Rise       ; clk             ;
; n_LED7           ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
; n_sRamCS         ; clk        ; 4.497 ; 4.497 ; Rise       ; clk             ;
; n_sRamCS2        ; clk        ; 4.418 ; 4.418 ; Rise       ; clk             ;
; n_sRamOE         ; clk        ; 3.781 ; 3.781 ; Rise       ; clk             ;
; n_sRamWE         ; clk        ; 3.893 ; 3.893 ; Rise       ; clk             ;
; ps2Clk           ; clk        ; 3.926 ; 3.926 ; Rise       ; clk             ;
; ps2Data          ; clk        ; 3.950 ; 3.950 ; Rise       ; clk             ;
; rts1             ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
; rts2             ; clk        ; 3.889 ; 3.889 ; Rise       ; clk             ;
; sRamAddress[*]   ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
;  sRamAddress[0]  ; clk        ; 4.853 ; 4.853 ; Rise       ; clk             ;
;  sRamAddress[1]  ; clk        ; 4.491 ; 4.491 ; Rise       ; clk             ;
;  sRamAddress[2]  ; clk        ; 4.479 ; 4.479 ; Rise       ; clk             ;
;  sRamAddress[3]  ; clk        ; 4.778 ; 4.778 ; Rise       ; clk             ;
;  sRamAddress[4]  ; clk        ; 4.552 ; 4.552 ; Rise       ; clk             ;
;  sRamAddress[5]  ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  sRamAddress[6]  ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  sRamAddress[7]  ; clk        ; 4.505 ; 4.505 ; Rise       ; clk             ;
;  sRamAddress[8]  ; clk        ; 4.380 ; 4.380 ; Rise       ; clk             ;
;  sRamAddress[9]  ; clk        ; 4.413 ; 4.413 ; Rise       ; clk             ;
;  sRamAddress[10] ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  sRamAddress[11] ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  sRamAddress[12] ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  sRamAddress[13] ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
;  sRamAddress[14] ; clk        ; 4.081 ; 4.081 ; Rise       ; clk             ;
;  sRamAddress[15] ; clk        ; 4.190 ; 4.190 ; Rise       ; clk             ;
;  sRamAddress[16] ; clk        ; 4.194 ; 4.194 ; Rise       ; clk             ;
;  sRamAddress[17] ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  sRamAddress[18] ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
; sRamData[*]      ; clk        ; 4.596 ; 4.596 ; Rise       ; clk             ;
;  sRamData[0]     ; clk        ; 5.392 ; 5.392 ; Rise       ; clk             ;
;  sRamData[1]     ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  sRamData[2]     ; clk        ; 4.803 ; 4.803 ; Rise       ; clk             ;
;  sRamData[3]     ; clk        ; 5.029 ; 5.029 ; Rise       ; clk             ;
;  sRamData[4]     ; clk        ; 5.300 ; 5.300 ; Rise       ; clk             ;
;  sRamData[5]     ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  sRamData[6]     ; clk        ; 5.192 ; 5.192 ; Rise       ; clk             ;
;  sRamData[7]     ; clk        ; 4.596 ; 4.596 ; Rise       ; clk             ;
; sdCS             ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
; sdMOSI           ; clk        ; 3.903 ; 3.903 ; Rise       ; clk             ;
; sdSCLK           ; clk        ; 4.117 ; 4.117 ; Rise       ; clk             ;
; txd1             ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
; txd2             ; clk        ; 3.690 ; 3.690 ; Rise       ; clk             ;
; vSync            ; clk        ; 3.440 ; 3.440 ; Rise       ; clk             ;
; video            ; clk        ; 3.374 ; 3.374 ; Rise       ; clk             ;
; videoB0          ; clk        ; 3.546 ; 3.546 ; Rise       ; clk             ;
; videoB1          ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
; videoG0          ; clk        ; 3.417 ; 3.417 ; Rise       ; clk             ;
; videoG1          ; clk        ; 3.552 ; 3.552 ; Rise       ; clk             ;
; videoR0          ; clk        ; 3.533 ; 3.533 ; Rise       ; clk             ;
; videoR1          ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
; videoSync        ; clk        ; 3.426 ; 3.426 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 6.212 ;    ;    ; 6.212 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; vduffd0    ; n_LED9      ; 2.712 ;    ;    ; 2.712 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61282495 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 61282495 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 27 16:48:18 2017
Info: Command: quartus_sta MicrocomputerPCB -c MicrocomputerPCB
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'MicrocomputerPCB.out.sdc'
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.498
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.498      -159.350 clk 
Info (332146): Worst-case hold slack is 0.096
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.096         0.000 clk 
Info (332146): Worst-case recovery slack is 5.211
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.211         0.000 clk 
Info (332146): Worst-case removal slack is 1.350
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.350         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: vduffd0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 2.288
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.288         0.000 clk 
Info (332146): Worst-case hold slack is 0.214
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.214         0.000 clk 
Info (332146): Worst-case recovery slack is 9.609
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.609         0.000 clk 
Info (332146): Worst-case removal slack is 0.591
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.591         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 450 megabytes
    Info: Processing ended: Thu Apr 27 16:48:20 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


