<शैली गुरु>
#अगर_अघोषित MDP4_XML
#घोषणा MDP4_XML

/* Autogenerated file, DO NOT EDIT manually!

This file was generated by the rules-ng-ng headergen tool in this git repository:
http://github.com/मुक्तdreno/envytools/
git clone https://github.com/मुक्तdreno/envytools.git

The rules-ng-ng source files this header was generated from are:
- /home/robclark/src/envytools/rnndb/msm.xml                 (    676 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/मुक्तdreno_copyright.xml (   1572 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/mdp/mdp4.xml            (  20915 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/mdp/mdp_common.xml      (   2849 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/mdp/mdp5.xml            (  37411 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/dsi/dsi.xml             (  42301 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/dsi/sfpb.xml            (    602 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/dsi/mmss_cc.xml         (   1686 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/hdmi/qfprom.xml         (    600 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/hdmi/hdmi.xml           (  41874 bytes, from 2020-07-23 21:58:14)
- /home/robclark/src/envytools/rnndb/edp/edp.xml             (  10416 bytes, from 2020-07-23 21:58:14)

Copyright (C) 2013-2020 by the following authors:
- Rob Clark <robdclark@gmail.com> (robclark)
- Ilia Mirkin <imirkin@alum.mit.edu> (imirkin)

Permission is hereby granted, मुक्त of अक्षरge, to any person obtaining
a copy of this software and associated करोcumentation files (the
"Software"), to deal in the Software without restriction, including
without limitation the rights to use, copy, modअगरy, merge, publish,
distribute, sublicense, and/or sell copies of the Software, and to
permit persons to whom the Software is furnished to करो so, subject to
the following conditions:

The above copyright notice and this permission notice (including the
next paragraph) shall be included in all copies or substantial
portions of the Software.

THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
IN NO EVENT SHALL THE COPYRIGHT OWNER(S) AND/OR ITS SUPPLIERS BE
LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION
OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION
WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
*/


क्रमागत mdp4_pipe अणु
	VG1 = 0,
	VG2 = 1,
	RGB1 = 2,
	RGB2 = 3,
	RGB3 = 4,
	VG3 = 5,
	VG4 = 6,
पूर्ण;

क्रमागत mdp4_mixer अणु
	MIXER0 = 0,
	MIXER1 = 1,
	MIXER2 = 2,
पूर्ण;

क्रमागत mdp4_पूर्णांकf अणु
	INTF_LCDC_DTV = 0,
	INTF_DSI_VIDEO = 1,
	INTF_DSI_CMD = 2,
	INTF_EBI2_TV = 3,
पूर्ण;

क्रमागत mdp4_cursor_क्रमmat अणु
	CURSOR_ARGB = 1,
	CURSOR_XRGB = 2,
पूर्ण;

क्रमागत mdp4_frame_क्रमmat अणु
	FRAME_LINEAR = 0,
	FRAME_TILE_ARGB_4X4 = 1,
	FRAME_TILE_YCBCR_420 = 2,
पूर्ण;

क्रमागत mdp4_scale_unit अणु
	SCALE_FIR = 0,
	SCALE_MN_PHASE = 1,
	SCALE_PIXEL_RPT = 2,
पूर्ण;

क्रमागत mdp4_dma अणु
	DMA_P = 0,
	DMA_S = 1,
	DMA_E = 2,
पूर्ण;

#घोषणा MDP4_IRQ_OVERLAY0_DONE					0x00000001
#घोषणा MDP4_IRQ_OVERLAY1_DONE					0x00000002
#घोषणा MDP4_IRQ_DMA_S_DONE					0x00000004
#घोषणा MDP4_IRQ_DMA_E_DONE					0x00000008
#घोषणा MDP4_IRQ_DMA_P_DONE					0x00000010
#घोषणा MDP4_IRQ_VG1_HISTOGRAM					0x00000020
#घोषणा MDP4_IRQ_VG2_HISTOGRAM					0x00000040
#घोषणा MDP4_IRQ_PRIMARY_VSYNC					0x00000080
#घोषणा MDP4_IRQ_PRIMARY_INTF_UDERRUN				0x00000100
#घोषणा MDP4_IRQ_EXTERNAL_VSYNC					0x00000200
#घोषणा MDP4_IRQ_EXTERNAL_INTF_UDERRUN				0x00000400
#घोषणा MDP4_IRQ_PRIMARY_RDPTR					0x00000800
#घोषणा MDP4_IRQ_DMA_P_HISTOGRAM				0x00020000
#घोषणा MDP4_IRQ_DMA_S_HISTOGRAM				0x04000000
#घोषणा MDP4_IRQ_OVERLAY2_DONE					0x40000000
#घोषणा REG_MDP4_VERSION					0x00000000
#घोषणा MDP4_VERSION_MINOR__MASK				0x00ff0000
#घोषणा MDP4_VERSION_MINOR__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t MDP4_VERSION_MINOR(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_VERSION_MINOR__SHIFT) & MDP4_VERSION_MINOR__MASK;
पूर्ण
#घोषणा MDP4_VERSION_MAJOR__MASK				0xff000000
#घोषणा MDP4_VERSION_MAJOR__SHIFT				24
अटल अंतरभूत uपूर्णांक32_t MDP4_VERSION_MAJOR(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_VERSION_MAJOR__SHIFT) & MDP4_VERSION_MAJOR__MASK;
पूर्ण

#घोषणा REG_MDP4_OVLP0_KICK					0x00000004

#घोषणा REG_MDP4_OVLP1_KICK					0x00000008

#घोषणा REG_MDP4_OVLP2_KICK					0x000000d0

#घोषणा REG_MDP4_DMA_P_KICK					0x0000000c

#घोषणा REG_MDP4_DMA_S_KICK					0x00000010

#घोषणा REG_MDP4_DMA_E_KICK					0x00000014

#घोषणा REG_MDP4_DISP_STATUS					0x00000018

#घोषणा REG_MDP4_DISP_INTF_SEL					0x00000038
#घोषणा MDP4_DISP_INTF_SEL_PRIM__MASK				0x00000003
#घोषणा MDP4_DISP_INTF_SEL_PRIM__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t MDP4_DISP_INTF_SEL_PRIM(क्रमागत mdp4_पूर्णांकf val)
अणु
	वापस ((val) << MDP4_DISP_INTF_SEL_PRIM__SHIFT) & MDP4_DISP_INTF_SEL_PRIM__MASK;
पूर्ण
#घोषणा MDP4_DISP_INTF_SEL_SEC__MASK				0x0000000c
#घोषणा MDP4_DISP_INTF_SEL_SEC__SHIFT				2
अटल अंतरभूत uपूर्णांक32_t MDP4_DISP_INTF_SEL_SEC(क्रमागत mdp4_पूर्णांकf val)
अणु
	वापस ((val) << MDP4_DISP_INTF_SEL_SEC__SHIFT) & MDP4_DISP_INTF_SEL_SEC__MASK;
पूर्ण
#घोषणा MDP4_DISP_INTF_SEL_EXT__MASK				0x00000030
#घोषणा MDP4_DISP_INTF_SEL_EXT__SHIFT				4
अटल अंतरभूत uपूर्णांक32_t MDP4_DISP_INTF_SEL_EXT(क्रमागत mdp4_पूर्णांकf val)
अणु
	वापस ((val) << MDP4_DISP_INTF_SEL_EXT__SHIFT) & MDP4_DISP_INTF_SEL_EXT__MASK;
पूर्ण
#घोषणा MDP4_DISP_INTF_SEL_DSI_VIDEO				0x00000040
#घोषणा MDP4_DISP_INTF_SEL_DSI_CMD				0x00000080

#घोषणा REG_MDP4_RESET_STATUS					0x0000003c

#घोषणा REG_MDP4_READ_CNFG					0x0000004c

#घोषणा REG_MDP4_INTR_ENABLE					0x00000050

#घोषणा REG_MDP4_INTR_STATUS					0x00000054

#घोषणा REG_MDP4_INTR_CLEAR					0x00000058

#घोषणा REG_MDP4_EBI2_LCD0					0x00000060

#घोषणा REG_MDP4_EBI2_LCD1					0x00000064

#घोषणा REG_MDP4_PORTMAP_MODE					0x00000070

#घोषणा REG_MDP4_CS_CONTROLLER0					0x000000c0

#घोषणा REG_MDP4_CS_CONTROLLER1					0x000000c4

#घोषणा REG_MDP4_LAYERMIXER2_IN_CFG				0x000100f0
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE0__MASK			0x00000007
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER2_IN_CFG_PIPE0(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER2_IN_CFG_PIPE0__SHIFT) & MDP4_LAYERMIXER2_IN_CFG_PIPE0__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE0_MIXER1			0x00000008
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE1__MASK			0x00000070
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE1__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER2_IN_CFG_PIPE1(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER2_IN_CFG_PIPE1__SHIFT) & MDP4_LAYERMIXER2_IN_CFG_PIPE1__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE1_MIXER1			0x00000080
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE2__MASK			0x00000700
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE2__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER2_IN_CFG_PIPE2(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER2_IN_CFG_PIPE2__SHIFT) & MDP4_LAYERMIXER2_IN_CFG_PIPE2__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE2_MIXER1			0x00000800
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE3__MASK			0x00007000
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE3__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER2_IN_CFG_PIPE3(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER2_IN_CFG_PIPE3__SHIFT) & MDP4_LAYERMIXER2_IN_CFG_PIPE3__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE3_MIXER1			0x00008000
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE4__MASK			0x00070000
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE4__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER2_IN_CFG_PIPE4(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER2_IN_CFG_PIPE4__SHIFT) & MDP4_LAYERMIXER2_IN_CFG_PIPE4__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE4_MIXER1			0x00080000
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE5__MASK			0x00700000
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE5__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER2_IN_CFG_PIPE5(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER2_IN_CFG_PIPE5__SHIFT) & MDP4_LAYERMIXER2_IN_CFG_PIPE5__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE5_MIXER1			0x00800000
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE6__MASK			0x07000000
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE6__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER2_IN_CFG_PIPE6(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER2_IN_CFG_PIPE6__SHIFT) & MDP4_LAYERMIXER2_IN_CFG_PIPE6__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE6_MIXER1			0x08000000
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE7__MASK			0x70000000
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE7__SHIFT			28
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER2_IN_CFG_PIPE7(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER2_IN_CFG_PIPE7__SHIFT) & MDP4_LAYERMIXER2_IN_CFG_PIPE7__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER2_IN_CFG_PIPE7_MIXER1			0x80000000

#घोषणा REG_MDP4_LAYERMIXER_IN_CFG_UPDATE_METHOD		0x000100fc

#घोषणा REG_MDP4_LAYERMIXER_IN_CFG				0x00010100
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE0__MASK			0x00000007
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER_IN_CFG_PIPE0(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER_IN_CFG_PIPE0__SHIFT) & MDP4_LAYERMIXER_IN_CFG_PIPE0__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE0_MIXER1			0x00000008
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE1__MASK			0x00000070
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE1__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER_IN_CFG_PIPE1(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER_IN_CFG_PIPE1__SHIFT) & MDP4_LAYERMIXER_IN_CFG_PIPE1__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE1_MIXER1			0x00000080
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE2__MASK			0x00000700
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE2__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER_IN_CFG_PIPE2(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER_IN_CFG_PIPE2__SHIFT) & MDP4_LAYERMIXER_IN_CFG_PIPE2__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE2_MIXER1			0x00000800
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE3__MASK			0x00007000
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE3__SHIFT			12
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER_IN_CFG_PIPE3(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER_IN_CFG_PIPE3__SHIFT) & MDP4_LAYERMIXER_IN_CFG_PIPE3__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE3_MIXER1			0x00008000
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE4__MASK			0x00070000
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE4__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER_IN_CFG_PIPE4(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER_IN_CFG_PIPE4__SHIFT) & MDP4_LAYERMIXER_IN_CFG_PIPE4__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE4_MIXER1			0x00080000
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE5__MASK			0x00700000
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE5__SHIFT			20
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER_IN_CFG_PIPE5(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER_IN_CFG_PIPE5__SHIFT) & MDP4_LAYERMIXER_IN_CFG_PIPE5__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE5_MIXER1			0x00800000
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE6__MASK			0x07000000
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE6__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER_IN_CFG_PIPE6(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER_IN_CFG_PIPE6__SHIFT) & MDP4_LAYERMIXER_IN_CFG_PIPE6__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE6_MIXER1			0x08000000
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE7__MASK			0x70000000
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE7__SHIFT			28
अटल अंतरभूत uपूर्णांक32_t MDP4_LAYERMIXER_IN_CFG_PIPE7(क्रमागत mdp_mixer_stage_id val)
अणु
	वापस ((val) << MDP4_LAYERMIXER_IN_CFG_PIPE7__SHIFT) & MDP4_LAYERMIXER_IN_CFG_PIPE7__MASK;
पूर्ण
#घोषणा MDP4_LAYERMIXER_IN_CFG_PIPE7_MIXER1			0x80000000

#घोषणा REG_MDP4_VG2_SRC_FORMAT					0x00030050

#घोषणा REG_MDP4_VG2_CONST_COLOR				0x00031008

#घोषणा REG_MDP4_OVERLAY_FLUSH					0x00018000
#घोषणा MDP4_OVERLAY_FLUSH_OVLP0				0x00000001
#घोषणा MDP4_OVERLAY_FLUSH_OVLP1				0x00000002
#घोषणा MDP4_OVERLAY_FLUSH_VG1					0x00000004
#घोषणा MDP4_OVERLAY_FLUSH_VG2					0x00000008
#घोषणा MDP4_OVERLAY_FLUSH_RGB1					0x00000010
#घोषणा MDP4_OVERLAY_FLUSH_RGB2					0x00000020

अटल अंतरभूत uपूर्णांक32_t __offset_OVLP(uपूर्णांक32_t idx)
अणु
	चयन (idx) अणु
		हाल 0: वापस 0x00010000;
		हाल 1: वापस 0x00018000;
		हाल 2: वापस 0x00088000;
		शेष: वापस INVALID_IDX(idx);
	पूर्ण
पूर्ण
अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP(uपूर्णांक32_t i0) अणु वापस 0x00000000 + __offset_OVLP(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CFG(uपूर्णांक32_t i0) अणु वापस 0x00000004 + __offset_OVLP(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_SIZE(uपूर्णांक32_t i0) अणु वापस 0x00000008 + __offset_OVLP(i0); पूर्ण
#घोषणा MDP4_OVLP_SIZE_HEIGHT__MASK				0xffff0000
#घोषणा MDP4_OVLP_SIZE_HEIGHT__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t MDP4_OVLP_SIZE_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_OVLP_SIZE_HEIGHT__SHIFT) & MDP4_OVLP_SIZE_HEIGHT__MASK;
पूर्ण
#घोषणा MDP4_OVLP_SIZE_WIDTH__MASK				0x0000ffff
#घोषणा MDP4_OVLP_SIZE_WIDTH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t MDP4_OVLP_SIZE_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_OVLP_SIZE_WIDTH__SHIFT) & MDP4_OVLP_SIZE_WIDTH__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_BASE(uपूर्णांक32_t i0) अणु वापस 0x0000000c + __offset_OVLP(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_STRIDE(uपूर्णांक32_t i0) अणु वापस 0x00000010 + __offset_OVLP(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_OPMODE(uपूर्णांक32_t i0) अणु वापस 0x00000014 + __offset_OVLP(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t __offset_STAGE(uपूर्णांक32_t idx)
अणु
	चयन (idx) अणु
		हाल 0: वापस 0x00000104;
		हाल 1: वापस 0x00000124;
		हाल 2: वापस 0x00000144;
		हाल 3: वापस 0x00000160;
		शेष: वापस INVALID_IDX(idx);
	पूर्ण
पूर्ण
अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_STAGE(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00000000 + __offset_OVLP(i0) + __offset_STAGE(i1); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_STAGE_OP(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00000000 + __offset_OVLP(i0) + __offset_STAGE(i1); पूर्ण
#घोषणा MDP4_OVLP_STAGE_OP_FG_ALPHA__MASK			0x00000003
#घोषणा MDP4_OVLP_STAGE_OP_FG_ALPHA__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_OVLP_STAGE_OP_FG_ALPHA(क्रमागत mdp_alpha_type val)
अणु
	वापस ((val) << MDP4_OVLP_STAGE_OP_FG_ALPHA__SHIFT) & MDP4_OVLP_STAGE_OP_FG_ALPHA__MASK;
पूर्ण
#घोषणा MDP4_OVLP_STAGE_OP_FG_INV_ALPHA				0x00000004
#घोषणा MDP4_OVLP_STAGE_OP_FG_MOD_ALPHA				0x00000008
#घोषणा MDP4_OVLP_STAGE_OP_BG_ALPHA__MASK			0x00000030
#घोषणा MDP4_OVLP_STAGE_OP_BG_ALPHA__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t MDP4_OVLP_STAGE_OP_BG_ALPHA(क्रमागत mdp_alpha_type val)
अणु
	वापस ((val) << MDP4_OVLP_STAGE_OP_BG_ALPHA__SHIFT) & MDP4_OVLP_STAGE_OP_BG_ALPHA__MASK;
पूर्ण
#घोषणा MDP4_OVLP_STAGE_OP_BG_INV_ALPHA				0x00000040
#घोषणा MDP4_OVLP_STAGE_OP_BG_MOD_ALPHA				0x00000080
#घोषणा MDP4_OVLP_STAGE_OP_FG_TRANSP				0x00000100
#घोषणा MDP4_OVLP_STAGE_OP_BG_TRANSP				0x00000200

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_STAGE_FG_ALPHA(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00000004 + __offset_OVLP(i0) + __offset_STAGE(i1); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_STAGE_BG_ALPHA(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00000008 + __offset_OVLP(i0) + __offset_STAGE(i1); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_STAGE_TRANSP_LOW0(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x0000000c + __offset_OVLP(i0) + __offset_STAGE(i1); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_STAGE_TRANSP_LOW1(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00000010 + __offset_OVLP(i0) + __offset_STAGE(i1); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_STAGE_TRANSP_HIGH0(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00000014 + __offset_OVLP(i0) + __offset_STAGE(i1); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_STAGE_TRANSP_HIGH1(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00000018 + __offset_OVLP(i0) + __offset_STAGE(i1); पूर्ण

अटल अंतरभूत uपूर्णांक32_t __offset_STAGE_CO3(uपूर्णांक32_t idx)
अणु
	चयन (idx) अणु
		हाल 0: वापस 0x00001004;
		हाल 1: वापस 0x00001404;
		हाल 2: वापस 0x00001804;
		हाल 3: वापस 0x00001b84;
		शेष: वापस INVALID_IDX(idx);
	पूर्ण
पूर्ण
अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_STAGE_CO3(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00000000 + __offset_OVLP(i0) + __offset_STAGE_CO3(i1); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_STAGE_CO3_SEL(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00000000 + __offset_OVLP(i0) + __offset_STAGE_CO3(i1); पूर्ण
#घोषणा MDP4_OVLP_STAGE_CO3_SEL_FG_ALPHA			0x00000001

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_TRANSP_LOW0(uपूर्णांक32_t i0) अणु वापस 0x00000180 + __offset_OVLP(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_TRANSP_LOW1(uपूर्णांक32_t i0) अणु वापस 0x00000184 + __offset_OVLP(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_TRANSP_HIGH0(uपूर्णांक32_t i0) अणु वापस 0x00000188 + __offset_OVLP(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_TRANSP_HIGH1(uपूर्णांक32_t i0) अणु वापस 0x0000018c + __offset_OVLP(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC_CONFIG(uपूर्णांक32_t i0) अणु वापस 0x00000200 + __offset_OVLP(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC(uपूर्णांक32_t i0) अणु वापस 0x00002000 + __offset_OVLP(i0); पूर्ण


अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC_MV(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00002400 + __offset_OVLP(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC_MV_VAL(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00002400 + __offset_OVLP(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC_PRE_BV(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00002500 + __offset_OVLP(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC_PRE_BV_VAL(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00002500 + __offset_OVLP(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC_POST_BV(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00002580 + __offset_OVLP(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC_POST_BV_VAL(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00002580 + __offset_OVLP(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC_PRE_LV(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00002600 + __offset_OVLP(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC_PRE_LV_VAL(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00002600 + __offset_OVLP(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC_POST_LV(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00002680 + __offset_OVLP(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_OVLP_CSC_POST_LV_VAL(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00002680 + __offset_OVLP(i0) + 0x4*i1; पूर्ण

#घोषणा REG_MDP4_DMA_P_OP_MODE					0x00090070

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_LUTN(uपूर्णांक32_t i0) अणु वापस 0x00094800 + 0x400*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_LUTN_LUT(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00094800 + 0x400*i0 + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_LUTN_LUT_VAL(uपूर्णांक32_t i0, uपूर्णांक32_t i1) अणु वापस 0x00094800 + 0x400*i0 + 0x4*i1; पूर्ण

#घोषणा REG_MDP4_DMA_S_OP_MODE					0x000a0028

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_E_QUANT(uपूर्णांक32_t i0) अणु वापस 0x000b0070 + 0x4*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t __offset_DMA(क्रमागत mdp4_dma idx)
अणु
	चयन (idx) अणु
		हाल DMA_P: वापस 0x00090000;
		हाल DMA_S: वापस 0x000a0000;
		हाल DMA_E: वापस 0x000b0000;
		शेष: वापस INVALID_IDX(idx);
	पूर्ण
पूर्ण
अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA(क्रमागत mdp4_dma i0) अणु वापस 0x00000000 + __offset_DMA(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CONFIG(क्रमागत mdp4_dma i0) अणु वापस 0x00000000 + __offset_DMA(i0); पूर्ण
#घोषणा MDP4_DMA_CONFIG_G_BPC__MASK				0x00000003
#घोषणा MDP4_DMA_CONFIG_G_BPC__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_CONFIG_G_BPC(क्रमागत mdp_bpc val)
अणु
	वापस ((val) << MDP4_DMA_CONFIG_G_BPC__SHIFT) & MDP4_DMA_CONFIG_G_BPC__MASK;
पूर्ण
#घोषणा MDP4_DMA_CONFIG_B_BPC__MASK				0x0000000c
#घोषणा MDP4_DMA_CONFIG_B_BPC__SHIFT				2
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_CONFIG_B_BPC(क्रमागत mdp_bpc val)
अणु
	वापस ((val) << MDP4_DMA_CONFIG_B_BPC__SHIFT) & MDP4_DMA_CONFIG_B_BPC__MASK;
पूर्ण
#घोषणा MDP4_DMA_CONFIG_R_BPC__MASK				0x00000030
#घोषणा MDP4_DMA_CONFIG_R_BPC__SHIFT				4
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_CONFIG_R_BPC(क्रमागत mdp_bpc val)
अणु
	वापस ((val) << MDP4_DMA_CONFIG_R_BPC__SHIFT) & MDP4_DMA_CONFIG_R_BPC__MASK;
पूर्ण
#घोषणा MDP4_DMA_CONFIG_PACK_ALIGN_MSB				0x00000080
#घोषणा MDP4_DMA_CONFIG_PACK__MASK				0x0000ff00
#घोषणा MDP4_DMA_CONFIG_PACK__SHIFT				8
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_CONFIG_PACK(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DMA_CONFIG_PACK__SHIFT) & MDP4_DMA_CONFIG_PACK__MASK;
पूर्ण
#घोषणा MDP4_DMA_CONFIG_DEFLKR_EN				0x01000000
#घोषणा MDP4_DMA_CONFIG_DITHER_EN				0x01000000

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_SRC_SIZE(क्रमागत mdp4_dma i0) अणु वापस 0x00000004 + __offset_DMA(i0); पूर्ण
#घोषणा MDP4_DMA_SRC_SIZE_HEIGHT__MASK				0xffff0000
#घोषणा MDP4_DMA_SRC_SIZE_HEIGHT__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_SRC_SIZE_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DMA_SRC_SIZE_HEIGHT__SHIFT) & MDP4_DMA_SRC_SIZE_HEIGHT__MASK;
पूर्ण
#घोषणा MDP4_DMA_SRC_SIZE_WIDTH__MASK				0x0000ffff
#घोषणा MDP4_DMA_SRC_SIZE_WIDTH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_SRC_SIZE_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DMA_SRC_SIZE_WIDTH__SHIFT) & MDP4_DMA_SRC_SIZE_WIDTH__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_SRC_BASE(क्रमागत mdp4_dma i0) अणु वापस 0x00000008 + __offset_DMA(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_SRC_STRIDE(क्रमागत mdp4_dma i0) अणु वापस 0x0000000c + __offset_DMA(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_DST_SIZE(क्रमागत mdp4_dma i0) अणु वापस 0x00000010 + __offset_DMA(i0); पूर्ण
#घोषणा MDP4_DMA_DST_SIZE_HEIGHT__MASK				0xffff0000
#घोषणा MDP4_DMA_DST_SIZE_HEIGHT__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_DST_SIZE_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DMA_DST_SIZE_HEIGHT__SHIFT) & MDP4_DMA_DST_SIZE_HEIGHT__MASK;
पूर्ण
#घोषणा MDP4_DMA_DST_SIZE_WIDTH__MASK				0x0000ffff
#घोषणा MDP4_DMA_DST_SIZE_WIDTH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_DST_SIZE_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DMA_DST_SIZE_WIDTH__SHIFT) & MDP4_DMA_DST_SIZE_WIDTH__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CURSOR_SIZE(क्रमागत mdp4_dma i0) अणु वापस 0x00000044 + __offset_DMA(i0); पूर्ण
#घोषणा MDP4_DMA_CURSOR_SIZE_WIDTH__MASK			0x0000007f
#घोषणा MDP4_DMA_CURSOR_SIZE_WIDTH__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_CURSOR_SIZE_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DMA_CURSOR_SIZE_WIDTH__SHIFT) & MDP4_DMA_CURSOR_SIZE_WIDTH__MASK;
पूर्ण
#घोषणा MDP4_DMA_CURSOR_SIZE_HEIGHT__MASK			0x007f0000
#घोषणा MDP4_DMA_CURSOR_SIZE_HEIGHT__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_CURSOR_SIZE_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DMA_CURSOR_SIZE_HEIGHT__SHIFT) & MDP4_DMA_CURSOR_SIZE_HEIGHT__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CURSOR_BASE(क्रमागत mdp4_dma i0) अणु वापस 0x00000048 + __offset_DMA(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CURSOR_POS(क्रमागत mdp4_dma i0) अणु वापस 0x0000004c + __offset_DMA(i0); पूर्ण
#घोषणा MDP4_DMA_CURSOR_POS_X__MASK				0x0000ffff
#घोषणा MDP4_DMA_CURSOR_POS_X__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_CURSOR_POS_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DMA_CURSOR_POS_X__SHIFT) & MDP4_DMA_CURSOR_POS_X__MASK;
पूर्ण
#घोषणा MDP4_DMA_CURSOR_POS_Y__MASK				0xffff0000
#घोषणा MDP4_DMA_CURSOR_POS_Y__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_CURSOR_POS_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DMA_CURSOR_POS_Y__SHIFT) & MDP4_DMA_CURSOR_POS_Y__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CURSOR_BLEND_CONFIG(क्रमागत mdp4_dma i0) अणु वापस 0x00000060 + __offset_DMA(i0); पूर्ण
#घोषणा MDP4_DMA_CURSOR_BLEND_CONFIG_CURSOR_EN			0x00000001
#घोषणा MDP4_DMA_CURSOR_BLEND_CONFIG_FORMAT__MASK		0x00000006
#घोषणा MDP4_DMA_CURSOR_BLEND_CONFIG_FORMAT__SHIFT		1
अटल अंतरभूत uपूर्णांक32_t MDP4_DMA_CURSOR_BLEND_CONFIG_FORMAT(क्रमागत mdp4_cursor_क्रमmat val)
अणु
	वापस ((val) << MDP4_DMA_CURSOR_BLEND_CONFIG_FORMAT__SHIFT) & MDP4_DMA_CURSOR_BLEND_CONFIG_FORMAT__MASK;
पूर्ण
#घोषणा MDP4_DMA_CURSOR_BLEND_CONFIG_TRANSP_EN			0x00000008

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CURSOR_BLEND_PARAM(क्रमागत mdp4_dma i0) अणु वापस 0x00000064 + __offset_DMA(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_BLEND_TRANS_LOW(क्रमागत mdp4_dma i0) अणु वापस 0x00000068 + __offset_DMA(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_BLEND_TRANS_HIGH(क्रमागत mdp4_dma i0) अणु वापस 0x0000006c + __offset_DMA(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_FETCH_CONFIG(क्रमागत mdp4_dma i0) अणु वापस 0x00001004 + __offset_DMA(i0); पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CSC(क्रमागत mdp4_dma i0) अणु वापस 0x00003000 + __offset_DMA(i0); पूर्ण


अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CSC_MV(क्रमागत mdp4_dma i0, uपूर्णांक32_t i1) अणु वापस 0x00003400 + __offset_DMA(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CSC_MV_VAL(क्रमागत mdp4_dma i0, uपूर्णांक32_t i1) अणु वापस 0x00003400 + __offset_DMA(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CSC_PRE_BV(क्रमागत mdp4_dma i0, uपूर्णांक32_t i1) अणु वापस 0x00003500 + __offset_DMA(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CSC_PRE_BV_VAL(क्रमागत mdp4_dma i0, uपूर्णांक32_t i1) अणु वापस 0x00003500 + __offset_DMA(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CSC_POST_BV(क्रमागत mdp4_dma i0, uपूर्णांक32_t i1) अणु वापस 0x00003580 + __offset_DMA(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CSC_POST_BV_VAL(क्रमागत mdp4_dma i0, uपूर्णांक32_t i1) अणु वापस 0x00003580 + __offset_DMA(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CSC_PRE_LV(क्रमागत mdp4_dma i0, uपूर्णांक32_t i1) अणु वापस 0x00003600 + __offset_DMA(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CSC_PRE_LV_VAL(क्रमागत mdp4_dma i0, uपूर्णांक32_t i1) अणु वापस 0x00003600 + __offset_DMA(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CSC_POST_LV(क्रमागत mdp4_dma i0, uपूर्णांक32_t i1) अणु वापस 0x00003680 + __offset_DMA(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_DMA_CSC_POST_LV_VAL(क्रमागत mdp4_dma i0, uपूर्णांक32_t i1) अणु वापस 0x00003680 + __offset_DMA(i0) + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE(क्रमागत mdp4_pipe i0) अणु वापस 0x00020000 + 0x10000*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SRC_SIZE(क्रमागत mdp4_pipe i0) अणु वापस 0x00020000 + 0x10000*i0; पूर्ण
#घोषणा MDP4_PIPE_SRC_SIZE_HEIGHT__MASK				0xffff0000
#घोषणा MDP4_PIPE_SRC_SIZE_HEIGHT__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_SIZE_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_SIZE_HEIGHT__SHIFT) & MDP4_PIPE_SRC_SIZE_HEIGHT__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_SIZE_WIDTH__MASK				0x0000ffff
#घोषणा MDP4_PIPE_SRC_SIZE_WIDTH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_SIZE_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_SIZE_WIDTH__SHIFT) & MDP4_PIPE_SRC_SIZE_WIDTH__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SRC_XY(क्रमागत mdp4_pipe i0) अणु वापस 0x00020004 + 0x10000*i0; पूर्ण
#घोषणा MDP4_PIPE_SRC_XY_Y__MASK				0xffff0000
#घोषणा MDP4_PIPE_SRC_XY_Y__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_XY_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_XY_Y__SHIFT) & MDP4_PIPE_SRC_XY_Y__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_XY_X__MASK				0x0000ffff
#घोषणा MDP4_PIPE_SRC_XY_X__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_XY_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_XY_X__SHIFT) & MDP4_PIPE_SRC_XY_X__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_DST_SIZE(क्रमागत mdp4_pipe i0) अणु वापस 0x00020008 + 0x10000*i0; पूर्ण
#घोषणा MDP4_PIPE_DST_SIZE_HEIGHT__MASK				0xffff0000
#घोषणा MDP4_PIPE_DST_SIZE_HEIGHT__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_DST_SIZE_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_DST_SIZE_HEIGHT__SHIFT) & MDP4_PIPE_DST_SIZE_HEIGHT__MASK;
पूर्ण
#घोषणा MDP4_PIPE_DST_SIZE_WIDTH__MASK				0x0000ffff
#घोषणा MDP4_PIPE_DST_SIZE_WIDTH__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_DST_SIZE_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_DST_SIZE_WIDTH__SHIFT) & MDP4_PIPE_DST_SIZE_WIDTH__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_DST_XY(क्रमागत mdp4_pipe i0) अणु वापस 0x0002000c + 0x10000*i0; पूर्ण
#घोषणा MDP4_PIPE_DST_XY_Y__MASK				0xffff0000
#घोषणा MDP4_PIPE_DST_XY_Y__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_DST_XY_Y(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_DST_XY_Y__SHIFT) & MDP4_PIPE_DST_XY_Y__MASK;
पूर्ण
#घोषणा MDP4_PIPE_DST_XY_X__MASK				0x0000ffff
#घोषणा MDP4_PIPE_DST_XY_X__SHIFT				0
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_DST_XY_X(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_DST_XY_X__SHIFT) & MDP4_PIPE_DST_XY_X__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SRCP0_BASE(क्रमागत mdp4_pipe i0) अणु वापस 0x00020010 + 0x10000*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SRCP1_BASE(क्रमागत mdp4_pipe i0) अणु वापस 0x00020014 + 0x10000*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SRCP2_BASE(क्रमागत mdp4_pipe i0) अणु वापस 0x00020018 + 0x10000*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SRCP3_BASE(क्रमागत mdp4_pipe i0) अणु वापस 0x0002001c + 0x10000*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SRC_STRIDE_A(क्रमागत mdp4_pipe i0) अणु वापस 0x00020040 + 0x10000*i0; पूर्ण
#घोषणा MDP4_PIPE_SRC_STRIDE_A_P0__MASK				0x0000ffff
#घोषणा MDP4_PIPE_SRC_STRIDE_A_P0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_STRIDE_A_P0(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_STRIDE_A_P0__SHIFT) & MDP4_PIPE_SRC_STRIDE_A_P0__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_STRIDE_A_P1__MASK				0xffff0000
#घोषणा MDP4_PIPE_SRC_STRIDE_A_P1__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_STRIDE_A_P1(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_STRIDE_A_P1__SHIFT) & MDP4_PIPE_SRC_STRIDE_A_P1__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SRC_STRIDE_B(क्रमागत mdp4_pipe i0) अणु वापस 0x00020044 + 0x10000*i0; पूर्ण
#घोषणा MDP4_PIPE_SRC_STRIDE_B_P2__MASK				0x0000ffff
#घोषणा MDP4_PIPE_SRC_STRIDE_B_P2__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_STRIDE_B_P2(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_STRIDE_B_P2__SHIFT) & MDP4_PIPE_SRC_STRIDE_B_P2__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_STRIDE_B_P3__MASK				0xffff0000
#घोषणा MDP4_PIPE_SRC_STRIDE_B_P3__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_STRIDE_B_P3(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_STRIDE_B_P3__SHIFT) & MDP4_PIPE_SRC_STRIDE_B_P3__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SSTILE_FRAME_SIZE(क्रमागत mdp4_pipe i0) अणु वापस 0x00020048 + 0x10000*i0; पूर्ण
#घोषणा MDP4_PIPE_SSTILE_FRAME_SIZE_HEIGHT__MASK		0xffff0000
#घोषणा MDP4_PIPE_SSTILE_FRAME_SIZE_HEIGHT__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SSTILE_FRAME_SIZE_HEIGHT(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SSTILE_FRAME_SIZE_HEIGHT__SHIFT) & MDP4_PIPE_SSTILE_FRAME_SIZE_HEIGHT__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SSTILE_FRAME_SIZE_WIDTH__MASK			0x0000ffff
#घोषणा MDP4_PIPE_SSTILE_FRAME_SIZE_WIDTH__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SSTILE_FRAME_SIZE_WIDTH(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SSTILE_FRAME_SIZE_WIDTH__SHIFT) & MDP4_PIPE_SSTILE_FRAME_SIZE_WIDTH__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SRC_FORMAT(क्रमागत mdp4_pipe i0) अणु वापस 0x00020050 + 0x10000*i0; पूर्ण
#घोषणा MDP4_PIPE_SRC_FORMAT_G_BPC__MASK			0x00000003
#घोषणा MDP4_PIPE_SRC_FORMAT_G_BPC__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_FORMAT_G_BPC(क्रमागत mdp_bpc val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_FORMAT_G_BPC__SHIFT) & MDP4_PIPE_SRC_FORMAT_G_BPC__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_FORMAT_B_BPC__MASK			0x0000000c
#घोषणा MDP4_PIPE_SRC_FORMAT_B_BPC__SHIFT			2
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_FORMAT_B_BPC(क्रमागत mdp_bpc val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_FORMAT_B_BPC__SHIFT) & MDP4_PIPE_SRC_FORMAT_B_BPC__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_FORMAT_R_BPC__MASK			0x00000030
#घोषणा MDP4_PIPE_SRC_FORMAT_R_BPC__SHIFT			4
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_FORMAT_R_BPC(क्रमागत mdp_bpc val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_FORMAT_R_BPC__SHIFT) & MDP4_PIPE_SRC_FORMAT_R_BPC__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_FORMAT_A_BPC__MASK			0x000000c0
#घोषणा MDP4_PIPE_SRC_FORMAT_A_BPC__SHIFT			6
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_FORMAT_A_BPC(क्रमागत mdp_bpc_alpha val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_FORMAT_A_BPC__SHIFT) & MDP4_PIPE_SRC_FORMAT_A_BPC__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_FORMAT_ALPHA_ENABLE			0x00000100
#घोषणा MDP4_PIPE_SRC_FORMAT_CPP__MASK				0x00000600
#घोषणा MDP4_PIPE_SRC_FORMAT_CPP__SHIFT				9
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_FORMAT_CPP(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_FORMAT_CPP__SHIFT) & MDP4_PIPE_SRC_FORMAT_CPP__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_FORMAT_ROTATED_90				0x00001000
#घोषणा MDP4_PIPE_SRC_FORMAT_UNPACK_COUNT__MASK			0x00006000
#घोषणा MDP4_PIPE_SRC_FORMAT_UNPACK_COUNT__SHIFT		13
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_FORMAT_UNPACK_COUNT(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_FORMAT_UNPACK_COUNT__SHIFT) & MDP4_PIPE_SRC_FORMAT_UNPACK_COUNT__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_FORMAT_UNPACK_TIGHT			0x00020000
#घोषणा MDP4_PIPE_SRC_FORMAT_UNPACK_ALIGN_MSB			0x00040000
#घोषणा MDP4_PIPE_SRC_FORMAT_FETCH_PLANES__MASK			0x00180000
#घोषणा MDP4_PIPE_SRC_FORMAT_FETCH_PLANES__SHIFT		19
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_FORMAT_FETCH_PLANES(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_FORMAT_FETCH_PLANES__SHIFT) & MDP4_PIPE_SRC_FORMAT_FETCH_PLANES__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_FORMAT_SOLID_FILL				0x00400000
#घोषणा MDP4_PIPE_SRC_FORMAT_CHROMA_SAMP__MASK			0x0c000000
#घोषणा MDP4_PIPE_SRC_FORMAT_CHROMA_SAMP__SHIFT			26
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_FORMAT_CHROMA_SAMP(क्रमागत mdp_chroma_samp_type val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_FORMAT_CHROMA_SAMP__SHIFT) & MDP4_PIPE_SRC_FORMAT_CHROMA_SAMP__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_FORMAT_FRAME_FORMAT__MASK			0x60000000
#घोषणा MDP4_PIPE_SRC_FORMAT_FRAME_FORMAT__SHIFT		29
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_FORMAT_FRAME_FORMAT(क्रमागत mdp4_frame_क्रमmat val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_FORMAT_FRAME_FORMAT__SHIFT) & MDP4_PIPE_SRC_FORMAT_FRAME_FORMAT__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SRC_UNPACK(क्रमागत mdp4_pipe i0) अणु वापस 0x00020054 + 0x10000*i0; पूर्ण
#घोषणा MDP4_PIPE_SRC_UNPACK_ELEM0__MASK			0x000000ff
#घोषणा MDP4_PIPE_SRC_UNPACK_ELEM0__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_UNPACK_ELEM0(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_UNPACK_ELEM0__SHIFT) & MDP4_PIPE_SRC_UNPACK_ELEM0__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_UNPACK_ELEM1__MASK			0x0000ff00
#घोषणा MDP4_PIPE_SRC_UNPACK_ELEM1__SHIFT			8
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_UNPACK_ELEM1(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_UNPACK_ELEM1__SHIFT) & MDP4_PIPE_SRC_UNPACK_ELEM1__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_UNPACK_ELEM2__MASK			0x00ff0000
#घोषणा MDP4_PIPE_SRC_UNPACK_ELEM2__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_UNPACK_ELEM2(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_UNPACK_ELEM2__SHIFT) & MDP4_PIPE_SRC_UNPACK_ELEM2__MASK;
पूर्ण
#घोषणा MDP4_PIPE_SRC_UNPACK_ELEM3__MASK			0xff000000
#घोषणा MDP4_PIPE_SRC_UNPACK_ELEM3__SHIFT			24
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_SRC_UNPACK_ELEM3(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_PIPE_SRC_UNPACK_ELEM3__SHIFT) & MDP4_PIPE_SRC_UNPACK_ELEM3__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_OP_MODE(क्रमागत mdp4_pipe i0) अणु वापस 0x00020058 + 0x10000*i0; पूर्ण
#घोषणा MDP4_PIPE_OP_MODE_SCALEX_EN				0x00000001
#घोषणा MDP4_PIPE_OP_MODE_SCALEY_EN				0x00000002
#घोषणा MDP4_PIPE_OP_MODE_SCALEX_UNIT_SEL__MASK			0x0000000c
#घोषणा MDP4_PIPE_OP_MODE_SCALEX_UNIT_SEL__SHIFT		2
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_OP_MODE_SCALEX_UNIT_SEL(क्रमागत mdp4_scale_unit val)
अणु
	वापस ((val) << MDP4_PIPE_OP_MODE_SCALEX_UNIT_SEL__SHIFT) & MDP4_PIPE_OP_MODE_SCALEX_UNIT_SEL__MASK;
पूर्ण
#घोषणा MDP4_PIPE_OP_MODE_SCALEY_UNIT_SEL__MASK			0x00000030
#घोषणा MDP4_PIPE_OP_MODE_SCALEY_UNIT_SEL__SHIFT		4
अटल अंतरभूत uपूर्णांक32_t MDP4_PIPE_OP_MODE_SCALEY_UNIT_SEL(क्रमागत mdp4_scale_unit val)
अणु
	वापस ((val) << MDP4_PIPE_OP_MODE_SCALEY_UNIT_SEL__SHIFT) & MDP4_PIPE_OP_MODE_SCALEY_UNIT_SEL__MASK;
पूर्ण
#घोषणा MDP4_PIPE_OP_MODE_SRC_YCBCR				0x00000200
#घोषणा MDP4_PIPE_OP_MODE_DST_YCBCR				0x00000400
#घोषणा MDP4_PIPE_OP_MODE_CSC_EN				0x00000800
#घोषणा MDP4_PIPE_OP_MODE_FLIP_LR				0x00002000
#घोषणा MDP4_PIPE_OP_MODE_FLIP_UD				0x00004000
#घोषणा MDP4_PIPE_OP_MODE_DITHER_EN				0x00008000
#घोषणा MDP4_PIPE_OP_MODE_IGC_LUT_EN				0x00010000
#घोषणा MDP4_PIPE_OP_MODE_DEINT_EN				0x00040000
#घोषणा MDP4_PIPE_OP_MODE_DEINT_ODD_REF				0x00080000

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_PHASEX_STEP(क्रमागत mdp4_pipe i0) अणु वापस 0x0002005c + 0x10000*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_PHASEY_STEP(क्रमागत mdp4_pipe i0) अणु वापस 0x00020060 + 0x10000*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_FETCH_CONFIG(क्रमागत mdp4_pipe i0) अणु वापस 0x00021004 + 0x10000*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_SOLID_COLOR(क्रमागत mdp4_pipe i0) अणु वापस 0x00021008 + 0x10000*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_CSC(क्रमागत mdp4_pipe i0) अणु वापस 0x00024000 + 0x10000*i0; पूर्ण


अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_CSC_MV(क्रमागत mdp4_pipe i0, uपूर्णांक32_t i1) अणु वापस 0x00024400 + 0x10000*i0 + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_CSC_MV_VAL(क्रमागत mdp4_pipe i0, uपूर्णांक32_t i1) अणु वापस 0x00024400 + 0x10000*i0 + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_CSC_PRE_BV(क्रमागत mdp4_pipe i0, uपूर्णांक32_t i1) अणु वापस 0x00024500 + 0x10000*i0 + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_CSC_PRE_BV_VAL(क्रमागत mdp4_pipe i0, uपूर्णांक32_t i1) अणु वापस 0x00024500 + 0x10000*i0 + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_CSC_POST_BV(क्रमागत mdp4_pipe i0, uपूर्णांक32_t i1) अणु वापस 0x00024580 + 0x10000*i0 + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_CSC_POST_BV_VAL(क्रमागत mdp4_pipe i0, uपूर्णांक32_t i1) अणु वापस 0x00024580 + 0x10000*i0 + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_CSC_PRE_LV(क्रमागत mdp4_pipe i0, uपूर्णांक32_t i1) अणु वापस 0x00024600 + 0x10000*i0 + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_CSC_PRE_LV_VAL(क्रमागत mdp4_pipe i0, uपूर्णांक32_t i1) अणु वापस 0x00024600 + 0x10000*i0 + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_CSC_POST_LV(क्रमागत mdp4_pipe i0, uपूर्णांक32_t i1) अणु वापस 0x00024680 + 0x10000*i0 + 0x4*i1; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_PIPE_CSC_POST_LV_VAL(क्रमागत mdp4_pipe i0, uपूर्णांक32_t i1) अणु वापस 0x00024680 + 0x10000*i0 + 0x4*i1; पूर्ण

#घोषणा REG_MDP4_LCDC						0x000c0000

#घोषणा REG_MDP4_LCDC_ENABLE					0x000c0000

#घोषणा REG_MDP4_LCDC_HSYNC_CTRL				0x000c0004
#घोषणा MDP4_LCDC_HSYNC_CTRL_PULSEW__MASK			0x0000ffff
#घोषणा MDP4_LCDC_HSYNC_CTRL_PULSEW__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_HSYNC_CTRL_PULSEW(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_HSYNC_CTRL_PULSEW__SHIFT) & MDP4_LCDC_HSYNC_CTRL_PULSEW__MASK;
पूर्ण
#घोषणा MDP4_LCDC_HSYNC_CTRL_PERIOD__MASK			0xffff0000
#घोषणा MDP4_LCDC_HSYNC_CTRL_PERIOD__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_HSYNC_CTRL_PERIOD(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_HSYNC_CTRL_PERIOD__SHIFT) & MDP4_LCDC_HSYNC_CTRL_PERIOD__MASK;
पूर्ण

#घोषणा REG_MDP4_LCDC_VSYNC_PERIOD				0x000c0008

#घोषणा REG_MDP4_LCDC_VSYNC_LEN					0x000c000c

#घोषणा REG_MDP4_LCDC_DISPLAY_HCTRL				0x000c0010
#घोषणा MDP4_LCDC_DISPLAY_HCTRL_START__MASK			0x0000ffff
#घोषणा MDP4_LCDC_DISPLAY_HCTRL_START__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_DISPLAY_HCTRL_START(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_DISPLAY_HCTRL_START__SHIFT) & MDP4_LCDC_DISPLAY_HCTRL_START__MASK;
पूर्ण
#घोषणा MDP4_LCDC_DISPLAY_HCTRL_END__MASK			0xffff0000
#घोषणा MDP4_LCDC_DISPLAY_HCTRL_END__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_DISPLAY_HCTRL_END(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_DISPLAY_HCTRL_END__SHIFT) & MDP4_LCDC_DISPLAY_HCTRL_END__MASK;
पूर्ण

#घोषणा REG_MDP4_LCDC_DISPLAY_VSTART				0x000c0014

#घोषणा REG_MDP4_LCDC_DISPLAY_VEND				0x000c0018

#घोषणा REG_MDP4_LCDC_ACTIVE_HCTL				0x000c001c
#घोषणा MDP4_LCDC_ACTIVE_HCTL_START__MASK			0x00007fff
#घोषणा MDP4_LCDC_ACTIVE_HCTL_START__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_ACTIVE_HCTL_START(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_ACTIVE_HCTL_START__SHIFT) & MDP4_LCDC_ACTIVE_HCTL_START__MASK;
पूर्ण
#घोषणा MDP4_LCDC_ACTIVE_HCTL_END__MASK				0x7fff0000
#घोषणा MDP4_LCDC_ACTIVE_HCTL_END__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_ACTIVE_HCTL_END(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_ACTIVE_HCTL_END__SHIFT) & MDP4_LCDC_ACTIVE_HCTL_END__MASK;
पूर्ण
#घोषणा MDP4_LCDC_ACTIVE_HCTL_ACTIVE_START_X			0x80000000

#घोषणा REG_MDP4_LCDC_ACTIVE_VSTART				0x000c0020

#घोषणा REG_MDP4_LCDC_ACTIVE_VEND				0x000c0024

#घोषणा REG_MDP4_LCDC_BORDER_CLR				0x000c0028

#घोषणा REG_MDP4_LCDC_UNDERFLOW_CLR				0x000c002c
#घोषणा MDP4_LCDC_UNDERFLOW_CLR_COLOR__MASK			0x00ffffff
#घोषणा MDP4_LCDC_UNDERFLOW_CLR_COLOR__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_UNDERFLOW_CLR_COLOR(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_UNDERFLOW_CLR_COLOR__SHIFT) & MDP4_LCDC_UNDERFLOW_CLR_COLOR__MASK;
पूर्ण
#घोषणा MDP4_LCDC_UNDERFLOW_CLR_ENABLE_RECOVERY			0x80000000

#घोषणा REG_MDP4_LCDC_HSYNC_SKEW				0x000c0030

#घोषणा REG_MDP4_LCDC_TEST_CNTL					0x000c0034

#घोषणा REG_MDP4_LCDC_CTRL_POLARITY				0x000c0038
#घोषणा MDP4_LCDC_CTRL_POLARITY_HSYNC_LOW			0x00000001
#घोषणा MDP4_LCDC_CTRL_POLARITY_VSYNC_LOW			0x00000002
#घोषणा MDP4_LCDC_CTRL_POLARITY_DATA_EN_LOW			0x00000004

#घोषणा REG_MDP4_LCDC_LVDS_INTF_CTL				0x000c2000
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_MODE_SEL			0x00000004
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_RGB_OUT				0x00000008
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH_SWAP				0x00000010
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH1_RES_BIT			0x00000020
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH2_RES_BIT			0x00000040
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_ENABLE				0x00000080
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH1_DATA_LANE0_EN		0x00000100
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH1_DATA_LANE1_EN		0x00000200
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH1_DATA_LANE2_EN		0x00000400
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH1_DATA_LANE3_EN		0x00000800
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH2_DATA_LANE0_EN		0x00001000
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH2_DATA_LANE1_EN		0x00002000
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH2_DATA_LANE2_EN		0x00004000
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH2_DATA_LANE3_EN		0x00008000
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH1_CLK_LANE_EN			0x00010000
#घोषणा MDP4_LCDC_LVDS_INTF_CTL_CH2_CLK_LANE_EN			0x00020000

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_LCDC_LVDS_MUX_CTL(uपूर्णांक32_t i0) अणु वापस 0x000c2014 + 0x8*i0; पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_LCDC_LVDS_MUX_CTL_3_TO_0(uपूर्णांक32_t i0) अणु वापस 0x000c2014 + 0x8*i0; पूर्ण
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT0__MASK		0x000000ff
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT0__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT0(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT0__SHIFT) & MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT0__MASK;
पूर्ण
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT1__MASK		0x0000ff00
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT1__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT1(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT1__SHIFT) & MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT1__MASK;
पूर्ण
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT2__MASK		0x00ff0000
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT2__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT2(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT2__SHIFT) & MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT2__MASK;
पूर्ण
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT3__MASK		0xff000000
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT3__SHIFT		24
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT3(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT3__SHIFT) & MDP4_LCDC_LVDS_MUX_CTL_3_TO_0_BIT3__MASK;
पूर्ण

अटल अंतरभूत uपूर्णांक32_t REG_MDP4_LCDC_LVDS_MUX_CTL_6_TO_4(uपूर्णांक32_t i0) अणु वापस 0x000c2018 + 0x8*i0; पूर्ण
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT4__MASK		0x000000ff
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT4__SHIFT		0
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT4(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT4__SHIFT) & MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT4__MASK;
पूर्ण
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT5__MASK		0x0000ff00
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT5__SHIFT		8
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT5(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT5__SHIFT) & MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT5__MASK;
पूर्ण
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT6__MASK		0x00ff0000
#घोषणा MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT6__SHIFT		16
अटल अंतरभूत uपूर्णांक32_t MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT6(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT6__SHIFT) & MDP4_LCDC_LVDS_MUX_CTL_6_TO_4_BIT6__MASK;
पूर्ण

#घोषणा REG_MDP4_LCDC_LVDS_PHY_RESET				0x000c2034

#घोषणा REG_MDP4_LVDS_PHY_PLL_CTRL_0				0x000c3000

#घोषणा REG_MDP4_LVDS_PHY_PLL_CTRL_1				0x000c3004

#घोषणा REG_MDP4_LVDS_PHY_PLL_CTRL_2				0x000c3008

#घोषणा REG_MDP4_LVDS_PHY_PLL_CTRL_3				0x000c300c

#घोषणा REG_MDP4_LVDS_PHY_PLL_CTRL_5				0x000c3014

#घोषणा REG_MDP4_LVDS_PHY_PLL_CTRL_6				0x000c3018

#घोषणा REG_MDP4_LVDS_PHY_PLL_CTRL_7				0x000c301c

#घोषणा REG_MDP4_LVDS_PHY_PLL_CTRL_8				0x000c3020

#घोषणा REG_MDP4_LVDS_PHY_PLL_CTRL_9				0x000c3024

#घोषणा REG_MDP4_LVDS_PHY_PLL_LOCKED				0x000c3080

#घोषणा REG_MDP4_LVDS_PHY_CFG2					0x000c3108

#घोषणा REG_MDP4_LVDS_PHY_CFG0					0x000c3100
#घोषणा MDP4_LVDS_PHY_CFG0_SERIALIZATION_ENBLE			0x00000010
#घोषणा MDP4_LVDS_PHY_CFG0_CHANNEL0				0x00000040
#घोषणा MDP4_LVDS_PHY_CFG0_CHANNEL1				0x00000080

#घोषणा REG_MDP4_DTV						0x000d0000

#घोषणा REG_MDP4_DTV_ENABLE					0x000d0000

#घोषणा REG_MDP4_DTV_HSYNC_CTRL					0x000d0004
#घोषणा MDP4_DTV_HSYNC_CTRL_PULSEW__MASK			0x0000ffff
#घोषणा MDP4_DTV_HSYNC_CTRL_PULSEW__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_DTV_HSYNC_CTRL_PULSEW(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DTV_HSYNC_CTRL_PULSEW__SHIFT) & MDP4_DTV_HSYNC_CTRL_PULSEW__MASK;
पूर्ण
#घोषणा MDP4_DTV_HSYNC_CTRL_PERIOD__MASK			0xffff0000
#घोषणा MDP4_DTV_HSYNC_CTRL_PERIOD__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_DTV_HSYNC_CTRL_PERIOD(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DTV_HSYNC_CTRL_PERIOD__SHIFT) & MDP4_DTV_HSYNC_CTRL_PERIOD__MASK;
पूर्ण

#घोषणा REG_MDP4_DTV_VSYNC_PERIOD				0x000d0008

#घोषणा REG_MDP4_DTV_VSYNC_LEN					0x000d000c

#घोषणा REG_MDP4_DTV_DISPLAY_HCTRL				0x000d0018
#घोषणा MDP4_DTV_DISPLAY_HCTRL_START__MASK			0x0000ffff
#घोषणा MDP4_DTV_DISPLAY_HCTRL_START__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_DTV_DISPLAY_HCTRL_START(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DTV_DISPLAY_HCTRL_START__SHIFT) & MDP4_DTV_DISPLAY_HCTRL_START__MASK;
पूर्ण
#घोषणा MDP4_DTV_DISPLAY_HCTRL_END__MASK			0xffff0000
#घोषणा MDP4_DTV_DISPLAY_HCTRL_END__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_DTV_DISPLAY_HCTRL_END(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DTV_DISPLAY_HCTRL_END__SHIFT) & MDP4_DTV_DISPLAY_HCTRL_END__MASK;
पूर्ण

#घोषणा REG_MDP4_DTV_DISPLAY_VSTART				0x000d001c

#घोषणा REG_MDP4_DTV_DISPLAY_VEND				0x000d0020

#घोषणा REG_MDP4_DTV_ACTIVE_HCTL				0x000d002c
#घोषणा MDP4_DTV_ACTIVE_HCTL_START__MASK			0x00007fff
#घोषणा MDP4_DTV_ACTIVE_HCTL_START__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_DTV_ACTIVE_HCTL_START(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DTV_ACTIVE_HCTL_START__SHIFT) & MDP4_DTV_ACTIVE_HCTL_START__MASK;
पूर्ण
#घोषणा MDP4_DTV_ACTIVE_HCTL_END__MASK				0x7fff0000
#घोषणा MDP4_DTV_ACTIVE_HCTL_END__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t MDP4_DTV_ACTIVE_HCTL_END(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DTV_ACTIVE_HCTL_END__SHIFT) & MDP4_DTV_ACTIVE_HCTL_END__MASK;
पूर्ण
#घोषणा MDP4_DTV_ACTIVE_HCTL_ACTIVE_START_X			0x80000000

#घोषणा REG_MDP4_DTV_ACTIVE_VSTART				0x000d0030

#घोषणा REG_MDP4_DTV_ACTIVE_VEND				0x000d0038

#घोषणा REG_MDP4_DTV_BORDER_CLR					0x000d0040

#घोषणा REG_MDP4_DTV_UNDERFLOW_CLR				0x000d0044
#घोषणा MDP4_DTV_UNDERFLOW_CLR_COLOR__MASK			0x00ffffff
#घोषणा MDP4_DTV_UNDERFLOW_CLR_COLOR__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_DTV_UNDERFLOW_CLR_COLOR(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DTV_UNDERFLOW_CLR_COLOR__SHIFT) & MDP4_DTV_UNDERFLOW_CLR_COLOR__MASK;
पूर्ण
#घोषणा MDP4_DTV_UNDERFLOW_CLR_ENABLE_RECOVERY			0x80000000

#घोषणा REG_MDP4_DTV_HSYNC_SKEW					0x000d0048

#घोषणा REG_MDP4_DTV_TEST_CNTL					0x000d004c

#घोषणा REG_MDP4_DTV_CTRL_POLARITY				0x000d0050
#घोषणा MDP4_DTV_CTRL_POLARITY_HSYNC_LOW			0x00000001
#घोषणा MDP4_DTV_CTRL_POLARITY_VSYNC_LOW			0x00000002
#घोषणा MDP4_DTV_CTRL_POLARITY_DATA_EN_LOW			0x00000004

#घोषणा REG_MDP4_DSI						0x000e0000

#घोषणा REG_MDP4_DSI_ENABLE					0x000e0000

#घोषणा REG_MDP4_DSI_HSYNC_CTRL					0x000e0004
#घोषणा MDP4_DSI_HSYNC_CTRL_PULSEW__MASK			0x0000ffff
#घोषणा MDP4_DSI_HSYNC_CTRL_PULSEW__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_DSI_HSYNC_CTRL_PULSEW(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DSI_HSYNC_CTRL_PULSEW__SHIFT) & MDP4_DSI_HSYNC_CTRL_PULSEW__MASK;
पूर्ण
#घोषणा MDP4_DSI_HSYNC_CTRL_PERIOD__MASK			0xffff0000
#घोषणा MDP4_DSI_HSYNC_CTRL_PERIOD__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_DSI_HSYNC_CTRL_PERIOD(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DSI_HSYNC_CTRL_PERIOD__SHIFT) & MDP4_DSI_HSYNC_CTRL_PERIOD__MASK;
पूर्ण

#घोषणा REG_MDP4_DSI_VSYNC_PERIOD				0x000e0008

#घोषणा REG_MDP4_DSI_VSYNC_LEN					0x000e000c

#घोषणा REG_MDP4_DSI_DISPLAY_HCTRL				0x000e0010
#घोषणा MDP4_DSI_DISPLAY_HCTRL_START__MASK			0x0000ffff
#घोषणा MDP4_DSI_DISPLAY_HCTRL_START__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_DSI_DISPLAY_HCTRL_START(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DSI_DISPLAY_HCTRL_START__SHIFT) & MDP4_DSI_DISPLAY_HCTRL_START__MASK;
पूर्ण
#घोषणा MDP4_DSI_DISPLAY_HCTRL_END__MASK			0xffff0000
#घोषणा MDP4_DSI_DISPLAY_HCTRL_END__SHIFT			16
अटल अंतरभूत uपूर्णांक32_t MDP4_DSI_DISPLAY_HCTRL_END(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DSI_DISPLAY_HCTRL_END__SHIFT) & MDP4_DSI_DISPLAY_HCTRL_END__MASK;
पूर्ण

#घोषणा REG_MDP4_DSI_DISPLAY_VSTART				0x000e0014

#घोषणा REG_MDP4_DSI_DISPLAY_VEND				0x000e0018

#घोषणा REG_MDP4_DSI_ACTIVE_HCTL				0x000e001c
#घोषणा MDP4_DSI_ACTIVE_HCTL_START__MASK			0x00007fff
#घोषणा MDP4_DSI_ACTIVE_HCTL_START__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_DSI_ACTIVE_HCTL_START(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DSI_ACTIVE_HCTL_START__SHIFT) & MDP4_DSI_ACTIVE_HCTL_START__MASK;
पूर्ण
#घोषणा MDP4_DSI_ACTIVE_HCTL_END__MASK				0x7fff0000
#घोषणा MDP4_DSI_ACTIVE_HCTL_END__SHIFT				16
अटल अंतरभूत uपूर्णांक32_t MDP4_DSI_ACTIVE_HCTL_END(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DSI_ACTIVE_HCTL_END__SHIFT) & MDP4_DSI_ACTIVE_HCTL_END__MASK;
पूर्ण
#घोषणा MDP4_DSI_ACTIVE_HCTL_ACTIVE_START_X			0x80000000

#घोषणा REG_MDP4_DSI_ACTIVE_VSTART				0x000e0020

#घोषणा REG_MDP4_DSI_ACTIVE_VEND				0x000e0024

#घोषणा REG_MDP4_DSI_BORDER_CLR					0x000e0028

#घोषणा REG_MDP4_DSI_UNDERFLOW_CLR				0x000e002c
#घोषणा MDP4_DSI_UNDERFLOW_CLR_COLOR__MASK			0x00ffffff
#घोषणा MDP4_DSI_UNDERFLOW_CLR_COLOR__SHIFT			0
अटल अंतरभूत uपूर्णांक32_t MDP4_DSI_UNDERFLOW_CLR_COLOR(uपूर्णांक32_t val)
अणु
	वापस ((val) << MDP4_DSI_UNDERFLOW_CLR_COLOR__SHIFT) & MDP4_DSI_UNDERFLOW_CLR_COLOR__MASK;
पूर्ण
#घोषणा MDP4_DSI_UNDERFLOW_CLR_ENABLE_RECOVERY			0x80000000

#घोषणा REG_MDP4_DSI_HSYNC_SKEW					0x000e0030

#घोषणा REG_MDP4_DSI_TEST_CNTL					0x000e0034

#घोषणा REG_MDP4_DSI_CTRL_POLARITY				0x000e0038
#घोषणा MDP4_DSI_CTRL_POLARITY_HSYNC_LOW			0x00000001
#घोषणा MDP4_DSI_CTRL_POLARITY_VSYNC_LOW			0x00000002
#घोषणा MDP4_DSI_CTRL_POLARITY_DATA_EN_LOW			0x00000004


#पूर्ण_अगर /* MDP4_XML */
