Compilation report for RESDMAC
Sun Aug 27 14:19:55 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Analysis & Synthesis Summary
  9. Analysis & Synthesis Settings
 10. Parallel Compilation
 11. Analysis & Synthesis Source Files Read
 12. Analysis & Synthesis Resource Usage Summary
 13. Analysis & Synthesis Resource Utilization by Entity
 14. Analysis & Synthesis RAM Summary
 15. Analysis & Synthesis IP Cores Summary
 16. State Machine - |RESDMAC|SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg
 17. Registers Removed During Synthesis
 18. General Register Statistics
 19. Inverted Register Statistics
 20. Multiplexer Restructuring Statistics (No Restructuring Performed)
 21. Source assignments for fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated
 22. Source assignments for fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated
 23. Source assignments for fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated
 24. Source assignments for fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated
 25. Parameter Settings for User Entity Instance: fifo:int_fifo|altsyncram:BUFFER[0][31]__1
 26. Parameter Settings for User Entity Instance: fifo:int_fifo|altsyncram:BUFFER[0][23]__2
 27. Parameter Settings for User Entity Instance: fifo:int_fifo|altsyncram:BUFFER[0][15]__3
 28. Parameter Settings for User Entity Instance: fifo:int_fifo|altsyncram:BUFFER[0][7]__4
 29. Parameter Settings for User Entity Instance: PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component
 30. altsyncram Parameter Settings by Entity Instance
 31. altpll Parameter Settings by Entity Instance
 32. Port Connectivity Checks: "registers:u_registers"
 33. Elapsed Time Per Partition
 34. Analysis & Synthesis Equations
 35. Analysis & Synthesis Messages
 36. Analysis & Synthesis Suppressed Messages
 37. Fitter Summary
 38. Fitter Settings
 39. Parallel Compilation
 40. Incremental Compilation Preservation Summary
 41. Incremental Compilation Partition Settings
 42. Incremental Compilation Placement Preservation
 43. Fitter Equations
 44. Pin-Out File
 45. Fitter Resource Usage Summary
 46. Fitter Partition Statistics
 47. Input Pins
 48. Output Pins
 49. Bidir Pins
 50. I/O Bank Usage
 51. All Package Pins
 52. PLL Summary
 53. PLL Usage
 54. Output Pin Default Load For Reported TCO
 55. Fitter Resource Utilization by Entity
 56. Delay Chain Summary
 57. Pad To Core Delay Chain Fanout
 58. Control Signals
 59. Global & Other Fast Signals
 60. Non-Global High Fan-Out Signals
 61. Fitter RAM Summary
 62. Other Routing Usage Summary
 63. LAB Logic Elements
 64. LAB-wide Signals
 65. LAB Signals Sourced
 66. LAB Signals Sourced Out
 67. LAB Distinct Inputs
 68. Fitter Device Options
 69. Operating Settings and Conditions
 70. Fitter Messages
 71. Fitter Suppressed Messages
 72. Assembler Summary
 73. Assembler Settings
 74. Assembler Generated Files
 75. Assembler Device Options: C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.sof
 76. Assembler Device Options: C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.pof
 77. Assembler Messages
 78. Legal Notice
 79. TimeQuest Timing Analyzer Summary
 80. Parallel Compilation
 81. SDC File List
 82. Clocks
 83. Slow Model Fmax Summary
 84. Slow Model Setup Summary
 85. Slow Model Hold Summary
 86. Slow Model Recovery Summary
 87. Slow Model Removal Summary
 88. Slow Model Minimum Pulse Width Summary
 89. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 90. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 91. Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 92. Slow Model Setup: 'sclk'
 93. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
 94. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 95. Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
 96. Slow Model Hold: 'sclk'
 97. Slow Model Recovery: 'sclk'
 98. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
 99. Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
100. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
101. Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
102. Slow Model Removal: 'sclk'
103. Slow Model Minimum Pulse Width: 'sclk'
104. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
105. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
106. Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
107. Setup Times
108. Hold Times
109. Clock to Output Times
110. Minimum Clock to Output Times
111. Propagation Delay
112. Minimum Propagation Delay
113. Output Enable Times
114. Minimum Output Enable Times
115. Output Disable Times
116. Minimum Output Disable Times
117. Fast Model Setup Summary
118. Fast Model Hold Summary
119. Fast Model Recovery Summary
120. Fast Model Removal Summary
121. Fast Model Minimum Pulse Width Summary
122. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
123. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
124. Fast Model Setup: 'sclk'
125. Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
126. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
127. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
128. Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
129. Fast Model Hold: 'sclk'
130. Fast Model Recovery: 'sclk'
131. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
132. Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
133. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
134. Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
135. Fast Model Removal: 'sclk'
136. Fast Model Minimum Pulse Width: 'sclk'
137. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'
138. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'
139. Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'
140. Setup Times
141. Hold Times
142. Clock to Output Times
143. Minimum Clock to Output Times
144. Propagation Delay
145. Minimum Propagation Delay
146. Output Enable Times
147. Minimum Output Enable Times
148. Output Disable Times
149. Minimum Output Disable Times
150. Multicorner Timing Analysis Summary
151. Setup Times
152. Hold Times
153. Clock to Output Times
154. Minimum Clock to Output Times
155. Progagation Delay
156. Minimum Progagation Delay
157. Setup Transfers
158. Hold Transfers
159. Recovery Transfers
160. Removal Transfers
161. Report TCCS
162. Report RSKM
163. Unconstrained Paths
164. TimeQuest Timing Analyzer Messages
165. Design Assistant Summary
166. Design Assistant Settings
167. High Violations
168. Medium Violations
169. Information only Violations
170. Design Assistant Messages
171. EDA Netlist Writer Summary
172. Simulation Settings
173. Simulation Generated Files
174. EDA Netlist Writer Messages
175. Flow Messages
176. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Flow Summary                                                                         ;
+------------------------------------+-------------------------------------------------+
; Flow Status                        ; Successful - Sun Aug 27 14:19:55 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; RESDMAC                                         ;
; Top-level Entity Name              ; RESDMAC                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 447 / 4,608 ( 10 % )                            ;
;     Total combinational functions  ; 420 / 4,608 ( 9 % )                             ;
;     Dedicated logic registers      ; 176 / 4,608 ( 4 % )                             ;
; Total registers                    ; 176                                             ;
; Total pins                         ; 81 / 89 ( 91 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 256 / 119,808 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 08/27/2023 14:19:43 ;
; Main task         ; Compilation         ;
; Revision Name     ; RESDMAC             ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                               ;
+-------------------------------------------------+------------------------------------------------------------------------------+--------------------------------+-------------+----------------+
; Assignment Name                                 ; Value                                                                        ; Default Value                  ; Entity Name ; Section Id     ;
+-------------------------------------------------+------------------------------------------------------------------------------+--------------------------------+-------------+----------------+
; ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP             ; On                                                                           ; Off                            ; --          ; --             ;
; ALLOW_ANY_RAM_SIZE_FOR_RECOGNITION              ; On                                                                           ; Off                            ; --          ; --             ;
; ALLOW_ANY_ROM_SIZE_FOR_RECOGNITION              ; On                                                                           ; Off                            ; --          ; --             ;
; ALLOW_ANY_SHIFT_REGISTER_SIZE_FOR_RECOGNITION   ; On                                                                           ; Off                            ; --          ; --             ;
; ALLOW_SHIFT_REGISTER_MERGING_ACROSS_HIERARCHIES ; Always                                                                       ; Auto                           ; --          ; --             ;
; AUTO_PACKED_REGISTERS_STRATIXII                 ; Normal                                                                       ; Auto                           ; --          ; --             ;
; AUTO_SHIFT_REGISTER_RECOGNITION                 ; Always                                                                       ; Auto                           ; --          ; --             ;
; COMPILER_SIGNATURE_ID                           ; 4681953352956.169314238318136                                                ; --                             ; --          ; --             ;
; CYCLONEII_OPTIMIZATION_TECHNIQUE                ; Speed                                                                        ; Balanced                       ; --          ; --             ;
; EDA_OUTPUT_DATA_FORMAT                          ; Verilog Hdl                                                                  ; --                             ; --          ; eda_simulation ;
; EDA_SIMULATION_TOOL                             ; ModelSim-Altera (Verilog)                                                    ; <None>                         ; --          ; --             ;
; ENABLE_DRC_SETTINGS                             ; On                                                                           ; Off                            ; --          ; --             ;
; ENABLE_SIGNALTAP                                ; On                                                                           ; --                             ; --          ; --             ;
; FITTER_EFFORT                                   ; Standard Fit                                                                 ; Auto Fit                       ; --          ; --             ;
; IP_TOOL_NAME                                    ; ALTPLL                                                                       ; --                             ; --          ; --             ;
; IP_TOOL_VERSION                                 ; 13.0                                                                         ; --                             ; --          ; --             ;
; MAX_CORE_JUNCTION_TEMP                          ; 85                                                                           ; --                             ; --          ; --             ;
; MIN_CORE_JUNCTION_TEMP                          ; 0                                                                            ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll.bsf                                                                    ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll_inst.v                                                                 ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll_bb.v                                                                   ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll.inc                                                                    ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll.cmp                                                                    ; --                             ; --          ; --             ;
; MISC_FILE                                       ; atpll.ppf                                                                    ; --                             ; --          ; --             ;
; MUX_RESTRUCTURE                                 ; Off                                                                          ; Auto                           ; --          ; --             ;
; OPTIMIZE_HOLD_TIMING                            ; All Paths                                                                    ; IO Paths and Minimum TPD Paths ; --          ; --             ;
; PARTITION_COLOR                                 ; 16764057                                                                     ; --                             ; --          ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL             ; PLACEMENT_AND_ROUTING                                                        ; --                             ; --          ; Top            ;
; PARTITION_NETLIST_TYPE                          ; SOURCE                                                                       ; --                             ; --          ; Top            ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC                  ; On                                                                           ; Off                            ; --          ; --             ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC_FOR_AREA         ; On                                                                           ; Off                            ; --          ; --             ;
; PHYSICAL_SYNTHESIS_MAP_LOGIC_TO_MEMORY_FOR_AREA ; On                                                                           ; Off                            ; --          ; --             ;
; PHYSICAL_SYNTHESIS_REGISTER_DUPLICATION         ; On                                                                           ; Off                            ; --          ; --             ;
; PHYSICAL_SYNTHESIS_REGISTER_RETIMING            ; On                                                                           ; Off                            ; --          ; --             ;
; PLACEMENT_EFFORT_MULTIPLIER                     ; 2.0                                                                          ; 1.0                            ; --          ; --             ;
; POWER_BOARD_THERMAL_MODEL                       ; None (CONSERVATIVE)                                                          ; --                             ; --          ; --             ;
; POWER_PRESET_COOLING_SOLUTION                   ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                        ; --                             ; --          ; --             ;
; PROJECT_OUTPUT_DIRECTORY                        ; output_files                                                                 ; --                             ; --          ; --             ;
; REMOVE_REDUNDANT_LOGIC_CELLS                    ; On                                                                           ; Off                            ; --          ; --             ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL                ; MAXIMUM                                                                      ; Normal                         ; --          ; --             ;
; SEARCH_PATH                                     ; c:\users\mbtay\sdmac-replacement\rtl\cpu_sm                                  ; --                             ; --          ; --             ;
; SEARCH_PATH                                     ; c:\users\mbtay\sdmac-replacement\rtl\datapath                                ; --                             ; --          ; --             ;
; SEARCH_PATH                                     ; c:\users\mbtay\sdmac-replacement\rtl\fifo                                    ; --                             ; --          ; --             ;
; SEARCH_PATH                                     ; c:\users\mbtay\sdmac-replacement\rtl\registers                               ; --                             ; --          ; --             ;
; SEARCH_PATH                                     ; c:\users\mbtay\sdmac-replacement\rtl\scsi_sm                                 ; --                             ; --          ; --             ;
; SLD_FILE                                        ; C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/stp1_auto_stripped.stp ; --                             ; --          ; --             ;
; SMART_RECOMPILE                                 ; On                                                                           ; Off                            ; --          ; --             ;
; SYNTH_TIMING_DRIVEN_SYNTHESIS                   ; On                                                                           ; Off                            ; --          ; --             ;
; USE_SIGNALTAP_FILE                              ; output_files/stp1.stp                                                        ; --                             ; --          ; --             ;
+-------------------------------------------------+------------------------------------------------------------------------------+--------------------------------+-------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:02     ; 1.0                     ; 4678 MB             ; 00:00:02                           ;
; Fitter                    ; 00:00:04     ; 1.0                     ; 5369 MB             ; 00:00:02                           ;
; Assembler                 ; 00:00:01     ; 1.0                     ; 4574 MB             ; 00:00:01                           ;
; TimeQuest Timing Analyzer ; 00:00:01     ; 1.0                     ; 4622 MB             ; 00:00:01                           ;
; Design Assistant          ; 00:00:00     ; 1.0                     ; 4559 MB             ; 00:00:00                           ;
; EDA Netlist Writer        ; 00:00:00     ; 1.0                     ; 4552 MB             ; 00:00:00                           ;
; Total                     ; 00:00:08     ; --                      ; --                  ; 00:00:06                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
; Fitter                    ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
; Assembler                 ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
; TimeQuest Timing Analyzer ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
; Design Assistant          ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
; EDA Netlist Writer        ; WINDOWS-23LMJOM  ; Windows 7 ; 6.1        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off RESDMAC -c RESDMAC
quartus_fit --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
quartus_asm --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
quartus_sta RESDMAC -c RESDMAC
quartus_drc --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
quartus_eda --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sun Aug 27 14:19:45 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; RESDMAC                                         ;
; Top-level Entity Name              ; RESDMAC                                         ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 484                                             ;
;     Total combinational functions  ; 420                                             ;
;     Dedicated logic registers      ; 176                                             ;
; Total registers                    ; 176                                             ;
; Total pins                         ; 81                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 256                                             ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 1                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C5T144C8        ;                    ;
; Top-level entity name                                                      ; RESDMAC            ; RESDMAC            ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; On                 ; Off                ;
; Restructure Multiplexers                                                   ; Off                ; Auto               ;
; Remove Redundant Logic Cells                                               ; On                 ; Off                ;
; Optimization Technique                                                     ; Speed              ; Balanced           ;
; Perform WYSIWYG Primitive Resynthesis                                      ; On                 ; Off                ;
; Auto Shift Register Replacement                                            ; Always             ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Always             ; Auto               ;
; Allow Any RAM Size For Recognition                                         ; On                 ; Off                ;
; Allow Any ROM Size For Recognition                                         ; On                 ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; On                 ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-12        ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                  ;
+------------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------+---------+
; File Name with User-Entered Path   ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                            ; Library ;
+------------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------+---------+
; ../RTL/SCSI_SM/SCSI_SM_INTERNALS.v ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/SCSI_SM/SCSI_SM_INTERNALS.v        ;         ;
; ../RTL/PLL.v                       ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/PLL.v                              ;         ;
; ../RTL/SCSI_SM/SCSI_SM.v           ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/SCSI_SM/SCSI_SM.v                  ;         ;
; ../RTL/Registers/registers_term.v  ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/Registers/registers_term.v         ;         ;
; ../RTL/Registers/registers_istr.v  ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/Registers/registers_istr.v         ;         ;
; ../RTL/Registers/registers_cntr.v  ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/Registers/registers_cntr.v         ;         ;
; ../RTL/Registers/registers.v       ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/Registers/registers.v              ;         ;
; ../RTL/Registers/addr_decoder.v    ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/Registers/addr_decoder.v           ;         ;
; ../RTL/FIFO/fifo_write_strobes.v   ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/FIFO/fifo_write_strobes.v          ;         ;
; ../RTL/FIFO/fifo_full_empty_ctr.v  ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/FIFO/fifo_full_empty_ctr.v         ;         ;
; ../RTL/FIFO/fifo_byte_ptr.v        ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/FIFO/fifo_byte_ptr.v               ;         ;
; ../RTL/FIFO/fifo_3bit_cntr.v       ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/FIFO/fifo_3bit_cntr.v              ;         ;
; ../RTL/FIFO/fifo.v                 ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/FIFO/fifo.v                        ;         ;
; ../RTL/datapath/datapath_scsi.v    ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath_scsi.v           ;         ;
; ../RTL/datapath/datapath_output.v  ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath_output.v         ;         ;
; ../RTL/datapath/datapath_input.v   ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath_input.v          ;         ;
; ../RTL/datapath/datapath_24dec.v   ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath_24dec.v          ;         ;
; ../RTL/datapath/datapath_8b_MUX.v  ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath_8b_MUX.v         ;         ;
; ../RTL/datapath/datapath.v         ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/datapath/datapath.v                ;         ;
; ../RTL/CPU_SM/cpudff5.v            ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/cpudff5.v                   ;         ;
; ../RTL/CPU_SM/cpudff4.v            ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/cpudff4.v                   ;         ;
; ../RTL/CPU_SM/cpudff3.v            ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/cpudff3.v                   ;         ;
; ../RTL/CPU_SM/cpudff2.v            ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/cpudff2.v                   ;         ;
; ../RTL/CPU_SM/cpudff1.v            ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/cpudff1.v                   ;         ;
; ../RTL/CPU_SM/CPU_SM_output.v      ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/CPU_SM_output.v             ;         ;
; ../RTL/CPU_SM/CPU_SM_inputs.v      ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/CPU_SM_inputs.v             ;         ;
; ../RTL/CPU_SM/CPU_SM.v             ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/CPU_SM/CPU_SM.v                    ;         ;
; ../RTL/RESDMAC.v                   ; yes             ; User Verilog HDL File        ; C:/Users/mbtay/SDMAC-Replacement/RTL/RESDMAC.v                          ;         ;
; atpll.v                            ; yes             ; User Wizard-Generated File   ; C:/Users/mbtay/SDMAC-Replacement/Quartus/atpll.v                        ;         ;
; altsyncram.tdf                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altsyncram.tdf        ;         ;
; stratix_ram_block.inc              ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_ram_block.inc ;         ;
; lpm_mux.inc                        ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.inc           ;         ;
; lpm_decode.inc                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/lpm_decode.inc        ;         ;
; aglobal130.inc                     ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc        ;         ;
; a_rdenreg.inc                      ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/a_rdenreg.inc         ;         ;
; altrom.inc                         ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altrom.inc            ;         ;
; altram.inc                         ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altram.inc            ;         ;
; altdpram.inc                       ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altdpram.inc          ;         ;
; db/altsyncram_4ig1.tdf             ; yes             ; Auto-Generated Megafunction  ; C:/Users/mbtay/SDMAC-Replacement/Quartus/db/altsyncram_4ig1.tdf         ;         ;
; altpll.tdf                         ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/altpll.tdf            ;         ;
; stratix_pll.inc                    ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratix_pll.inc       ;         ;
; stratixii_pll.inc                  ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/stratixii_pll.inc     ;         ;
; cycloneii_pll.inc                  ; yes             ; Megafunction                 ; c:/altera/13.0sp1/quartus/libraries/megafunctions/cycloneii_pll.inc     ;         ;
+------------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                           ;
+---------------------------------------------+---------------------------------------------------------+
; Resource                                    ; Usage                                                   ;
+---------------------------------------------+---------------------------------------------------------+
; Estimated Total logic elements              ; 484                                                     ;
;                                             ;                                                         ;
; Total combinational functions               ; 420                                                     ;
; Logic element usage by number of LUT inputs ;                                                         ;
;     -- 4 input functions                    ; 294                                                     ;
;     -- 3 input functions                    ; 84                                                      ;
;     -- <=2 input functions                  ; 42                                                      ;
;                                             ;                                                         ;
; Logic elements by mode                      ;                                                         ;
;     -- normal mode                          ; 420                                                     ;
;     -- arithmetic mode                      ; 0                                                       ;
;                                             ;                                                         ;
; Total registers                             ; 176                                                     ;
;     -- Dedicated logic registers            ; 176                                                     ;
;     -- I/O registers                        ; 0                                                       ;
;                                             ;                                                         ;
; I/O pins                                    ; 81                                                      ;
; Total memory bits                           ; 256                                                     ;
; Embedded Multiplier 9-bit elements          ; 0                                                       ;
; Total PLLs                                  ; 1                                                       ;
;     -- PLLs                                 ; 1                                                       ;
;                                             ;                                                         ;
; Maximum fan-out node                        ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 164                                                     ;
; Total fan-out                               ; 2403                                                    ;
; Average fan-out                             ; 3.38                                                    ;
+---------------------------------------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                   ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                        ; Library Name ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------+--------------+
; |RESDMAC                                      ; 420 (12)          ; 176 (4)      ; 256         ; 0            ; 0       ; 0         ; 81   ; 0            ; |RESDMAC                                                                                   ; work         ;
;    |CPU_SM:u_CPU_SM|                          ; 161 (6)           ; 30 (30)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM                                                                   ; work         ;
;       |CPU_SM_inputs:u_CPU_SM_inputs|         ; 28 (28)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs                                     ; work         ;
;       |CPU_SM_outputs:u_CPU_SM_outputs|       ; 73 (73)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs                                   ; work         ;
;       |cpudff1:u_cpudff1|                     ; 9 (9)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff1:u_cpudff1                                                 ; work         ;
;       |cpudff2:u_cpudff2|                     ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff2:u_cpudff2                                                 ; work         ;
;       |cpudff3:u_cpudff3|                     ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff3:u_cpudff3                                                 ; work         ;
;       |cpudff4:u_cpudff4|                     ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff4:u_cpudff4                                                 ; work         ;
;       |cpudff5:u_cpudff5|                     ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff5:u_cpudff5                                                 ; work         ;
;    |PLL:u_PLL|                                ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|PLL:u_PLL                                                                         ; work         ;
;       |atpll:APLL_inst|                       ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst                                                         ; work         ;
;          |altpll:altpll_component|            ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component                                 ; work         ;
;    |SCSI_SM:u_SCSI_SM|                        ; 36 (4)            ; 42 (20)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|SCSI_SM:u_SCSI_SM                                                                 ; work         ;
;       |SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS| ; 32 (32)           ; 22 (22)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS                           ; work         ;
;    |datapath:u_datapath|                      ; 142 (43)          ; 56 (0)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|datapath:u_datapath                                                               ; work         ;
;       |datapath_input:u_datapath_input|       ; 9 (9)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|datapath:u_datapath|datapath_input:u_datapath_input                               ; work         ;
;       |datapath_output:u_datapath_output|     ; 57 (57)           ; 32 (32)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output                             ; work         ;
;       |datapath_scsi:u_datapath_scsi|         ; 33 (32)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi                                 ; work         ;
;          |datapath_24dec:u_datapath_24dec|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec ; work         ;
;    |fifo:int_fifo|                            ; 39 (0)            ; 25 (0)       ; 256         ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo                                                                     ; work         ;
;       |altsyncram:BUFFER[0][15]__3|           ; 0 (0)             ; 0 (0)        ; 64          ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][15]__3                                         ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)             ; 0 (0)        ; 64          ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated          ; work         ;
;       |altsyncram:BUFFER[0][23]__2|           ; 0 (0)             ; 0 (0)        ; 64          ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][23]__2                                         ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)             ; 0 (0)        ; 64          ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated          ; work         ;
;       |altsyncram:BUFFER[0][31]__1|           ; 0 (0)             ; 0 (0)        ; 64          ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][31]__1                                         ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)             ; 0 (0)        ; 64          ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated          ; work         ;
;       |altsyncram:BUFFER[0][7]__4|            ; 0 (0)             ; 0 (0)        ; 64          ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][7]__4                                          ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)             ; 0 (0)        ; 64          ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated           ; work         ;
;       |fifo_3bit_cntr:u_next_in_cntr|         ; 4 (4)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr                                       ; work         ;
;       |fifo_3bit_cntr:u_next_out_cntr|        ; 4 (4)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr                                      ; work         ;
;       |fifo__full_empty_ctr:u_full_empty_ctr| ; 23 (23)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr                               ; work         ;
;       |fifo_byte_ptr:u_byte_ptr|              ; 3 (3)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|fifo_byte_ptr:u_byte_ptr                                            ; work         ;
;       |fifo_write_strobes:u_write_strobes|    ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|fifo:int_fifo|fifo_write_strobes:u_write_strobes                                  ; work         ;
;    |registers:u_registers|                    ; 30 (2)            ; 19 (2)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|registers:u_registers                                                             ; work         ;
;       |addr_decoder:u_addr_decoder|           ; 8 (8)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|registers:u_registers|addr_decoder:u_addr_decoder                                 ; work         ;
;       |registers_cntr:u_registers_cntr|       ; 7 (7)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|registers:u_registers|registers_cntr:u_registers_cntr                             ; work         ;
;       |registers_istr:u_registers_istr|       ; 7 (7)             ; 9 (9)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|registers:u_registers|registers_istr:u_registers_istr                             ; work         ;
;       |registers_term:u_registers_term|       ; 6 (6)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RESDMAC|registers:u_registers|registers_term:u_registers_term                             ; work         ;
+-----------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                        ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; 8            ; 8            ; 8            ; 8            ; 64   ; None ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                 ;
+--------+--------------+---------+--------------+--------------+------------------------------------+--------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                    ; IP Include File                                  ;
+--------+--------------+---------+--------------+--------------+------------------------------------+--------------------------------------------------+
; Altera ; ALTPLL       ; 13.0    ; N/A          ; N/A          ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst ; C:/Users/mbtay/SDMAC-Replacement/Quartus/atpll.v ;
+--------+--------------+---------+--------------+--------------+------------------------------------+--------------------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |RESDMAC|SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg                                                                                                                                                                                                                                                                            ;
+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Name          ; state_reg.s30 ; state_reg.s28 ; state_reg.s26 ; state_reg.s25 ; state_reg.s24 ; state_reg.s22 ; state_reg.s20 ; state_reg.s19 ; state_reg.s18 ; state_reg.s17 ; state_reg.s16 ; state_reg.s14 ; state_reg.s12 ; state_reg.s10 ; state_reg.s9 ; state_reg.s8 ; state_reg.s6 ; state_reg.s4 ; state_reg.s3 ; state_reg.s2 ; state_reg.s1 ; state_reg.s0 ;
+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; state_reg.s0  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; state_reg.s1  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 1            ;
; state_reg.s2  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 1            ;
; state_reg.s3  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 1            ;
; state_reg.s4  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s6  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s8  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s9  ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s10 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s12 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s14 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s16 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s17 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s18 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s19 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s20 ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s22 ; 0             ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s24 ; 0             ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s25 ; 0             ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s26 ; 0             ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s28 ; 0             ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
; state_reg.s30 ; 1             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ;
+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                ;
+---------------------------------------------------------------------+-----------------------------------------------------------------------------+
; Register name                                                       ; Reason for Removal                                                          ;
+---------------------------------------------------------------------+-----------------------------------------------------------------------------+
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[2,3,8] ; Stuck at GND due to stuck port data_in                                      ;
; CPU_SM:u_CPU_SM|CCRESET_                                            ; Merged with SCSI_SM:u_SCSI_SM|CRESET_                                       ;
; registers:u_registers|registers_istr:u_registers_istr|INTS          ; Merged with registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; registers:u_registers|registers_istr:u_registers_istr|E_INT         ; Merged with registers:u_registers|registers_istr:u_registers_istr|INT_F     ;
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[6,7]   ; Merged with registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5] ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg~4 ; Lost fanout                                                                 ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg~5 ; Lost fanout                                                                 ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg~6 ; Lost fanout                                                                 ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg~7 ; Lost fanout                                                                 ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg~8 ; Lost fanout                                                                 ;
; Total Number of Removed Registers = 13                              ;                                                                             ;
+---------------------------------------------------------------------+-----------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 176   ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 102   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 68    ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------+
; Inverted Register Statistics                                             ;
+----------------------------------------------------------------+---------+
; Inverted Register                                              ; Fan out ;
+----------------------------------------------------------------+---------+
; CPU_SM:u_CPU_SM|BGRANT_                                        ; 4       ;
; CPU_SM:u_CPU_SM|nCYCLEDONE                                     ; 4       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                              ; 8       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                              ; 8       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY  ; 14      ;
; SCSI_SM:u_SCSI_SM|CDREQ_                                       ; 2       ;
; CPU_SM:u_CPU_SM|DREQ_                                          ; 2       ;
; SCSI_SM:u_SCSI_SM|CDSACK_                                      ; 3       ;
; registers:u_registers|registers_term:u_registers_term|REG_DSK_ ; 2       ;
; registers:u_registers|registers_istr:u_registers_istr|FE       ; 1       ;
; Total number of inverted registers = 10                        ;         ;
+----------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (No Restructuring Performed)                                                                                                                            ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------+
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |RESDMAC|registers:u_registers|registers_istr:u_registers_istr|INT_F           ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |RESDMAC|registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 4:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |RESDMAC|fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]             ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output|DATA[7]         ;
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output|DATA[9]         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output|DATA[18]        ;
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output|DATA[29]        ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|FIFO_ID[26]                                       ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[7]         ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|FIFO_ID[9]                                        ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output|DATA[4]         ;
; 6:1                ; 2 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |RESDMAC|SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector9     ;
; 65:1               ; 8 bits    ; 344 LEs       ; 64 LEs               ; 280 LEs                ; No         ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------+
; Source assignments for fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------+
; Assignment                      ; Value              ; From ; To                                ;
+---------------------------------+--------------------+------+-----------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                 ;
+---------------------------------+--------------------+------+-----------------------------------+


+-------------------------------------------------------------------------------------------------+
; Source assignments for fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------+
; Assignment                      ; Value              ; From ; To                                ;
+---------------------------------+--------------------+------+-----------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                 ;
+---------------------------------+--------------------+------+-----------------------------------+


+-------------------------------------------------------------------------------------------------+
; Source assignments for fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------+
; Assignment                      ; Value              ; From ; To                                ;
+---------------------------------+--------------------+------+-----------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                 ;
+---------------------------------+--------------------+------+-----------------------------------+


+------------------------------------------------------------------------------------------------+
; Source assignments for fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------+
; Assignment                      ; Value              ; From ; To                               ;
+---------------------------------+--------------------+------+----------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                ;
+---------------------------------+--------------------+------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:int_fifo|altsyncram:BUFFER[0][31]__1 ;
+------------------------------------+----------------------+----------------------------+
; Parameter Name                     ; Value                ; Type                       ;
+------------------------------------+----------------------+----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                    ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                    ;
; WIDTH_A                            ; 8                    ; Untyped                    ;
; WIDTHAD_A                          ; 3                    ; Untyped                    ;
; NUMWORDS_A                         ; 8                    ; Untyped                    ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                    ;
; WIDTH_B                            ; 8                    ; Untyped                    ;
; WIDTHAD_B                          ; 3                    ; Untyped                    ;
; NUMWORDS_B                         ; 8                    ; Untyped                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                    ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                    ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                    ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA             ; Untyped                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                    ;
; INIT_FILE                          ; UNUSED               ; Untyped                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                    ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                    ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                    ;
; CBXI_PARAMETER                     ; altsyncram_4ig1      ; Untyped                    ;
+------------------------------------+----------------------+----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:int_fifo|altsyncram:BUFFER[0][23]__2 ;
+------------------------------------+----------------------+----------------------------+
; Parameter Name                     ; Value                ; Type                       ;
+------------------------------------+----------------------+----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                    ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                    ;
; WIDTH_A                            ; 8                    ; Untyped                    ;
; WIDTHAD_A                          ; 3                    ; Untyped                    ;
; NUMWORDS_A                         ; 8                    ; Untyped                    ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                    ;
; WIDTH_B                            ; 8                    ; Untyped                    ;
; WIDTHAD_B                          ; 3                    ; Untyped                    ;
; NUMWORDS_B                         ; 8                    ; Untyped                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                    ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                    ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                    ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA             ; Untyped                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                    ;
; INIT_FILE                          ; UNUSED               ; Untyped                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                    ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                    ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                    ;
; CBXI_PARAMETER                     ; altsyncram_4ig1      ; Untyped                    ;
+------------------------------------+----------------------+----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:int_fifo|altsyncram:BUFFER[0][15]__3 ;
+------------------------------------+----------------------+----------------------------+
; Parameter Name                     ; Value                ; Type                       ;
+------------------------------------+----------------------+----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                    ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                    ;
; WIDTH_A                            ; 8                    ; Untyped                    ;
; WIDTHAD_A                          ; 3                    ; Untyped                    ;
; NUMWORDS_A                         ; 8                    ; Untyped                    ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                    ;
; WIDTH_B                            ; 8                    ; Untyped                    ;
; WIDTHAD_B                          ; 3                    ; Untyped                    ;
; NUMWORDS_B                         ; 8                    ; Untyped                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                    ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                    ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                    ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA             ; Untyped                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                    ;
; INIT_FILE                          ; UNUSED               ; Untyped                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                    ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                    ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                    ;
; CBXI_PARAMETER                     ; altsyncram_4ig1      ; Untyped                    ;
+------------------------------------+----------------------+----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: fifo:int_fifo|altsyncram:BUFFER[0][7]__4 ;
+------------------------------------+----------------------+---------------------------+
; Parameter Name                     ; Value                ; Type                      ;
+------------------------------------+----------------------+---------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                   ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY              ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE              ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE            ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                   ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped                   ;
; WIDTH_A                            ; 8                    ; Untyped                   ;
; WIDTHAD_A                          ; 3                    ; Untyped                   ;
; NUMWORDS_A                         ; 8                    ; Untyped                   ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                   ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                   ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                   ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                   ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                   ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                   ;
; WIDTH_B                            ; 8                    ; Untyped                   ;
; WIDTHAD_B                          ; 3                    ; Untyped                   ;
; NUMWORDS_B                         ; 8                    ; Untyped                   ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                   ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                   ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                   ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                   ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                   ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                   ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                   ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                   ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                   ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                   ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                   ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                   ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                   ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                   ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                   ;
; BYTE_SIZE                          ; 8                    ; Untyped                   ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA             ; Untyped                   ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                   ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                   ;
; INIT_FILE                          ; UNUSED               ; Untyped                   ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                   ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                   ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                   ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                   ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                   ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                   ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                   ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                   ;
; ENABLE_ECC                         ; FALSE                ; Untyped                   ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                   ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                   ;
; DEVICE_FAMILY                      ; Cyclone II           ; Untyped                   ;
; CBXI_PARAMETER                     ; altsyncram_4ig1      ; Untyped                   ;
+------------------------------------+----------------------+---------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component ;
+-------------------------------+-------------------------+--------------------------------------+
; Parameter Name                ; Value                   ; Type                                 ;
+-------------------------------+-------------------------+--------------------------------------+
; OPERATION_MODE                ; NORMAL                  ; Untyped                              ;
; PLL_TYPE                      ; AUTO                    ; Untyped                              ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=atpll ; Untyped                              ;
; QUALIFY_CONF_DONE             ; OFF                     ; Untyped                              ;
; COMPENSATE_CLOCK              ; CLK0                    ; Untyped                              ;
; SCAN_CHAIN                    ; LONG                    ; Untyped                              ;
; PRIMARY_CLOCK                 ; INCLK0                  ; Untyped                              ;
; INCLK0_INPUT_FREQUENCY        ; 40000                   ; Signed Integer                       ;
; INCLK1_INPUT_FREQUENCY        ; 0                       ; Untyped                              ;
; GATE_LOCK_SIGNAL              ; NO                      ; Untyped                              ;
; GATE_LOCK_COUNTER             ; 0                       ; Untyped                              ;
; LOCK_HIGH                     ; 1                       ; Untyped                              ;
; LOCK_LOW                      ; 1                       ; Untyped                              ;
; VALID_LOCK_MULTIPLIER         ; 1                       ; Signed Integer                       ;
; INVALID_LOCK_MULTIPLIER       ; 5                       ; Signed Integer                       ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                     ; Untyped                              ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                     ; Untyped                              ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                     ; Untyped                              ;
; SKIP_VCO                      ; OFF                     ; Untyped                              ;
; SWITCH_OVER_COUNTER           ; 0                       ; Untyped                              ;
; SWITCH_OVER_TYPE              ; AUTO                    ; Untyped                              ;
; FEEDBACK_SOURCE               ; EXTCLK0                 ; Untyped                              ;
; BANDWIDTH                     ; 0                       ; Untyped                              ;
; BANDWIDTH_TYPE                ; AUTO                    ; Untyped                              ;
; SPREAD_FREQUENCY              ; 0                       ; Untyped                              ;
; DOWN_SPREAD                   ; 0                       ; Untyped                              ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                     ; Untyped                              ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                     ; Untyped                              ;
; CLK9_MULTIPLY_BY              ; 0                       ; Untyped                              ;
; CLK8_MULTIPLY_BY              ; 0                       ; Untyped                              ;
; CLK7_MULTIPLY_BY              ; 0                       ; Untyped                              ;
; CLK6_MULTIPLY_BY              ; 0                       ; Untyped                              ;
; CLK5_MULTIPLY_BY              ; 1                       ; Untyped                              ;
; CLK4_MULTIPLY_BY              ; 1                       ; Untyped                              ;
; CLK3_MULTIPLY_BY              ; 1                       ; Untyped                              ;
; CLK2_MULTIPLY_BY              ; 1                       ; Signed Integer                       ;
; CLK1_MULTIPLY_BY              ; 1                       ; Signed Integer                       ;
; CLK0_MULTIPLY_BY              ; 1                       ; Signed Integer                       ;
; CLK9_DIVIDE_BY                ; 0                       ; Untyped                              ;
; CLK8_DIVIDE_BY                ; 0                       ; Untyped                              ;
; CLK7_DIVIDE_BY                ; 0                       ; Untyped                              ;
; CLK6_DIVIDE_BY                ; 0                       ; Untyped                              ;
; CLK5_DIVIDE_BY                ; 1                       ; Untyped                              ;
; CLK4_DIVIDE_BY                ; 1                       ; Untyped                              ;
; CLK3_DIVIDE_BY                ; 1                       ; Untyped                              ;
; CLK2_DIVIDE_BY                ; 1                       ; Signed Integer                       ;
; CLK1_DIVIDE_BY                ; 1                       ; Signed Integer                       ;
; CLK0_DIVIDE_BY                ; 1                       ; Signed Integer                       ;
; CLK9_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK8_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK7_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK6_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK5_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK4_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK3_PHASE_SHIFT              ; 0                       ; Untyped                              ;
; CLK2_PHASE_SHIFT              ; 15000                   ; Untyped                              ;
; CLK1_PHASE_SHIFT              ; 10000                   ; Untyped                              ;
; CLK0_PHASE_SHIFT              ; 5000                    ; Untyped                              ;
; CLK5_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK4_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK3_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK2_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK1_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK0_TIME_DELAY               ; 0                       ; Untyped                              ;
; CLK9_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK8_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK7_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK6_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK5_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK4_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK3_DUTY_CYCLE               ; 50                      ; Untyped                              ;
; CLK2_DUTY_CYCLE               ; 50                      ; Signed Integer                       ;
; CLK1_DUTY_CYCLE               ; 50                      ; Signed Integer                       ;
; CLK0_DUTY_CYCLE               ; 50                      ; Signed Integer                       ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                     ; Untyped                              ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                     ; Untyped                              ;
; LOCK_WINDOW_UI                ;  0.05                   ; Untyped                              ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                  ; Untyped                              ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                  ; Untyped                              ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                  ; Untyped                              ;
; DPA_MULTIPLY_BY               ; 0                       ; Untyped                              ;
; DPA_DIVIDE_BY                 ; 1                       ; Untyped                              ;
; DPA_DIVIDER                   ; 0                       ; Untyped                              ;
; EXTCLK3_MULTIPLY_BY           ; 1                       ; Untyped                              ;
; EXTCLK2_MULTIPLY_BY           ; 1                       ; Untyped                              ;
; EXTCLK1_MULTIPLY_BY           ; 1                       ; Untyped                              ;
; EXTCLK0_MULTIPLY_BY           ; 1                       ; Untyped                              ;
; EXTCLK3_DIVIDE_BY             ; 1                       ; Untyped                              ;
; EXTCLK2_DIVIDE_BY             ; 1                       ; Untyped                              ;
; EXTCLK1_DIVIDE_BY             ; 1                       ; Untyped                              ;
; EXTCLK0_DIVIDE_BY             ; 1                       ; Untyped                              ;
; EXTCLK3_PHASE_SHIFT           ; 0                       ; Untyped                              ;
; EXTCLK2_PHASE_SHIFT           ; 0                       ; Untyped                              ;
; EXTCLK1_PHASE_SHIFT           ; 0                       ; Untyped                              ;
; EXTCLK0_PHASE_SHIFT           ; 0                       ; Untyped                              ;
; EXTCLK3_TIME_DELAY            ; 0                       ; Untyped                              ;
; EXTCLK2_TIME_DELAY            ; 0                       ; Untyped                              ;
; EXTCLK1_TIME_DELAY            ; 0                       ; Untyped                              ;
; EXTCLK0_TIME_DELAY            ; 0                       ; Untyped                              ;
; EXTCLK3_DUTY_CYCLE            ; 50                      ; Untyped                              ;
; EXTCLK2_DUTY_CYCLE            ; 50                      ; Untyped                              ;
; EXTCLK1_DUTY_CYCLE            ; 50                      ; Untyped                              ;
; EXTCLK0_DUTY_CYCLE            ; 50                      ; Untyped                              ;
; VCO_MULTIPLY_BY               ; 0                       ; Untyped                              ;
; VCO_DIVIDE_BY                 ; 0                       ; Untyped                              ;
; SCLKOUT0_PHASE_SHIFT          ; 0                       ; Untyped                              ;
; SCLKOUT1_PHASE_SHIFT          ; 0                       ; Untyped                              ;
; VCO_MIN                       ; 0                       ; Untyped                              ;
; VCO_MAX                       ; 0                       ; Untyped                              ;
; VCO_CENTER                    ; 0                       ; Untyped                              ;
; PFD_MIN                       ; 0                       ; Untyped                              ;
; PFD_MAX                       ; 0                       ; Untyped                              ;
; M_INITIAL                     ; 0                       ; Untyped                              ;
; M                             ; 0                       ; Untyped                              ;
; N                             ; 1                       ; Untyped                              ;
; M2                            ; 1                       ; Untyped                              ;
; N2                            ; 1                       ; Untyped                              ;
; SS                            ; 1                       ; Untyped                              ;
; C0_HIGH                       ; 0                       ; Untyped                              ;
; C1_HIGH                       ; 0                       ; Untyped                              ;
; C2_HIGH                       ; 0                       ; Untyped                              ;
; C3_HIGH                       ; 0                       ; Untyped                              ;
; C4_HIGH                       ; 0                       ; Untyped                              ;
; C5_HIGH                       ; 0                       ; Untyped                              ;
; C6_HIGH                       ; 0                       ; Untyped                              ;
; C7_HIGH                       ; 0                       ; Untyped                              ;
; C8_HIGH                       ; 0                       ; Untyped                              ;
; C9_HIGH                       ; 0                       ; Untyped                              ;
; C0_LOW                        ; 0                       ; Untyped                              ;
; C1_LOW                        ; 0                       ; Untyped                              ;
; C2_LOW                        ; 0                       ; Untyped                              ;
; C3_LOW                        ; 0                       ; Untyped                              ;
; C4_LOW                        ; 0                       ; Untyped                              ;
; C5_LOW                        ; 0                       ; Untyped                              ;
; C6_LOW                        ; 0                       ; Untyped                              ;
; C7_LOW                        ; 0                       ; Untyped                              ;
; C8_LOW                        ; 0                       ; Untyped                              ;
; C9_LOW                        ; 0                       ; Untyped                              ;
; C0_INITIAL                    ; 0                       ; Untyped                              ;
; C1_INITIAL                    ; 0                       ; Untyped                              ;
; C2_INITIAL                    ; 0                       ; Untyped                              ;
; C3_INITIAL                    ; 0                       ; Untyped                              ;
; C4_INITIAL                    ; 0                       ; Untyped                              ;
; C5_INITIAL                    ; 0                       ; Untyped                              ;
; C6_INITIAL                    ; 0                       ; Untyped                              ;
; C7_INITIAL                    ; 0                       ; Untyped                              ;
; C8_INITIAL                    ; 0                       ; Untyped                              ;
; C9_INITIAL                    ; 0                       ; Untyped                              ;
; C0_MODE                       ; BYPASS                  ; Untyped                              ;
; C1_MODE                       ; BYPASS                  ; Untyped                              ;
; C2_MODE                       ; BYPASS                  ; Untyped                              ;
; C3_MODE                       ; BYPASS                  ; Untyped                              ;
; C4_MODE                       ; BYPASS                  ; Untyped                              ;
; C5_MODE                       ; BYPASS                  ; Untyped                              ;
; C6_MODE                       ; BYPASS                  ; Untyped                              ;
; C7_MODE                       ; BYPASS                  ; Untyped                              ;
; C8_MODE                       ; BYPASS                  ; Untyped                              ;
; C9_MODE                       ; BYPASS                  ; Untyped                              ;
; C0_PH                         ; 0                       ; Untyped                              ;
; C1_PH                         ; 0                       ; Untyped                              ;
; C2_PH                         ; 0                       ; Untyped                              ;
; C3_PH                         ; 0                       ; Untyped                              ;
; C4_PH                         ; 0                       ; Untyped                              ;
; C5_PH                         ; 0                       ; Untyped                              ;
; C6_PH                         ; 0                       ; Untyped                              ;
; C7_PH                         ; 0                       ; Untyped                              ;
; C8_PH                         ; 0                       ; Untyped                              ;
; C9_PH                         ; 0                       ; Untyped                              ;
; L0_HIGH                       ; 1                       ; Untyped                              ;
; L1_HIGH                       ; 1                       ; Untyped                              ;
; G0_HIGH                       ; 1                       ; Untyped                              ;
; G1_HIGH                       ; 1                       ; Untyped                              ;
; G2_HIGH                       ; 1                       ; Untyped                              ;
; G3_HIGH                       ; 1                       ; Untyped                              ;
; E0_HIGH                       ; 1                       ; Untyped                              ;
; E1_HIGH                       ; 1                       ; Untyped                              ;
; E2_HIGH                       ; 1                       ; Untyped                              ;
; E3_HIGH                       ; 1                       ; Untyped                              ;
; L0_LOW                        ; 1                       ; Untyped                              ;
; L1_LOW                        ; 1                       ; Untyped                              ;
; G0_LOW                        ; 1                       ; Untyped                              ;
; G1_LOW                        ; 1                       ; Untyped                              ;
; G2_LOW                        ; 1                       ; Untyped                              ;
; G3_LOW                        ; 1                       ; Untyped                              ;
; E0_LOW                        ; 1                       ; Untyped                              ;
; E1_LOW                        ; 1                       ; Untyped                              ;
; E2_LOW                        ; 1                       ; Untyped                              ;
; E3_LOW                        ; 1                       ; Untyped                              ;
; L0_INITIAL                    ; 1                       ; Untyped                              ;
; L1_INITIAL                    ; 1                       ; Untyped                              ;
; G0_INITIAL                    ; 1                       ; Untyped                              ;
; G1_INITIAL                    ; 1                       ; Untyped                              ;
; G2_INITIAL                    ; 1                       ; Untyped                              ;
; G3_INITIAL                    ; 1                       ; Untyped                              ;
; E0_INITIAL                    ; 1                       ; Untyped                              ;
; E1_INITIAL                    ; 1                       ; Untyped                              ;
; E2_INITIAL                    ; 1                       ; Untyped                              ;
; E3_INITIAL                    ; 1                       ; Untyped                              ;
; L0_MODE                       ; BYPASS                  ; Untyped                              ;
; L1_MODE                       ; BYPASS                  ; Untyped                              ;
; G0_MODE                       ; BYPASS                  ; Untyped                              ;
; G1_MODE                       ; BYPASS                  ; Untyped                              ;
; G2_MODE                       ; BYPASS                  ; Untyped                              ;
; G3_MODE                       ; BYPASS                  ; Untyped                              ;
; E0_MODE                       ; BYPASS                  ; Untyped                              ;
; E1_MODE                       ; BYPASS                  ; Untyped                              ;
; E2_MODE                       ; BYPASS                  ; Untyped                              ;
; E3_MODE                       ; BYPASS                  ; Untyped                              ;
; L0_PH                         ; 0                       ; Untyped                              ;
; L1_PH                         ; 0                       ; Untyped                              ;
; G0_PH                         ; 0                       ; Untyped                              ;
; G1_PH                         ; 0                       ; Untyped                              ;
; G2_PH                         ; 0                       ; Untyped                              ;
; G3_PH                         ; 0                       ; Untyped                              ;
; E0_PH                         ; 0                       ; Untyped                              ;
; E1_PH                         ; 0                       ; Untyped                              ;
; E2_PH                         ; 0                       ; Untyped                              ;
; E3_PH                         ; 0                       ; Untyped                              ;
; M_PH                          ; 0                       ; Untyped                              ;
; C1_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C2_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C3_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C4_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C5_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C6_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C7_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C8_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; C9_USE_CASC_IN                ; OFF                     ; Untyped                              ;
; CLK0_COUNTER                  ; G0                      ; Untyped                              ;
; CLK1_COUNTER                  ; G0                      ; Untyped                              ;
; CLK2_COUNTER                  ; G0                      ; Untyped                              ;
; CLK3_COUNTER                  ; G0                      ; Untyped                              ;
; CLK4_COUNTER                  ; G0                      ; Untyped                              ;
; CLK5_COUNTER                  ; G0                      ; Untyped                              ;
; CLK6_COUNTER                  ; E0                      ; Untyped                              ;
; CLK7_COUNTER                  ; E1                      ; Untyped                              ;
; CLK8_COUNTER                  ; E2                      ; Untyped                              ;
; CLK9_COUNTER                  ; E3                      ; Untyped                              ;
; L0_TIME_DELAY                 ; 0                       ; Untyped                              ;
; L1_TIME_DELAY                 ; 0                       ; Untyped                              ;
; G0_TIME_DELAY                 ; 0                       ; Untyped                              ;
; G1_TIME_DELAY                 ; 0                       ; Untyped                              ;
; G2_TIME_DELAY                 ; 0                       ; Untyped                              ;
; G3_TIME_DELAY                 ; 0                       ; Untyped                              ;
; E0_TIME_DELAY                 ; 0                       ; Untyped                              ;
; E1_TIME_DELAY                 ; 0                       ; Untyped                              ;
; E2_TIME_DELAY                 ; 0                       ; Untyped                              ;
; E3_TIME_DELAY                 ; 0                       ; Untyped                              ;
; M_TIME_DELAY                  ; 0                       ; Untyped                              ;
; N_TIME_DELAY                  ; 0                       ; Untyped                              ;
; EXTCLK3_COUNTER               ; E3                      ; Untyped                              ;
; EXTCLK2_COUNTER               ; E2                      ; Untyped                              ;
; EXTCLK1_COUNTER               ; E1                      ; Untyped                              ;
; EXTCLK0_COUNTER               ; E0                      ; Untyped                              ;
; ENABLE0_COUNTER               ; L0                      ; Untyped                              ;
; ENABLE1_COUNTER               ; L0                      ; Untyped                              ;
; CHARGE_PUMP_CURRENT           ; 2                       ; Untyped                              ;
; LOOP_FILTER_R                 ;  1.000000               ; Untyped                              ;
; LOOP_FILTER_C                 ; 5                       ; Untyped                              ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                    ; Untyped                              ;
; LOOP_FILTER_R_BITS            ; 9999                    ; Untyped                              ;
; LOOP_FILTER_C_BITS            ; 9999                    ; Untyped                              ;
; VCO_POST_SCALE                ; 0                       ; Untyped                              ;
; CLK2_OUTPUT_FREQUENCY         ; 0                       ; Untyped                              ;
; CLK1_OUTPUT_FREQUENCY         ; 0                       ; Untyped                              ;
; CLK0_OUTPUT_FREQUENCY         ; 0                       ; Untyped                              ;
; INTENDED_DEVICE_FAMILY        ; Cyclone II              ; Untyped                              ;
; PORT_CLKENA0                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKENA1                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKENA2                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKENA3                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKENA4                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKENA5                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_EXTCLK0                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_EXTCLK1                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_EXTCLK2                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_EXTCLK3                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKBAD0                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKBAD1                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK0                     ; PORT_USED               ; Untyped                              ;
; PORT_CLK1                     ; PORT_USED               ; Untyped                              ;
; PORT_CLK2                     ; PORT_USED               ; Untyped                              ;
; PORT_CLK3                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK4                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK5                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK6                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK7                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK8                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLK9                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANDATA                 ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANDATAOUT              ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANDONE                 ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKLOSS                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_INCLK1                   ; PORT_UNUSED             ; Untyped                              ;
; PORT_INCLK0                   ; PORT_USED               ; Untyped                              ;
; PORT_FBIN                     ; PORT_UNUSED             ; Untyped                              ;
; PORT_PLLENA                   ; PORT_UNUSED             ; Untyped                              ;
; PORT_CLKSWITCH                ; PORT_UNUSED             ; Untyped                              ;
; PORT_ARESET                   ; PORT_USED               ; Untyped                              ;
; PORT_PFDENA                   ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANCLK                  ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANACLR                 ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANREAD                 ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANWRITE                ; PORT_UNUSED             ; Untyped                              ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_LOCKED                   ; PORT_USED               ; Untyped                              ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED             ; Untyped                              ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_PHASEDONE                ; PORT_UNUSED             ; Untyped                              ;
; PORT_PHASESTEP                ; PORT_UNUSED             ; Untyped                              ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED             ; Untyped                              ;
; PORT_SCANCLKENA               ; PORT_UNUSED             ; Untyped                              ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED             ; Untyped                              ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY       ; Untyped                              ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY       ; Untyped                              ;
; M_TEST_SOURCE                 ; 5                       ; Untyped                              ;
; C0_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C1_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C2_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C3_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C4_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C5_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C6_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C7_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C8_TEST_SOURCE                ; 5                       ; Untyped                              ;
; C9_TEST_SOURCE                ; 5                       ; Untyped                              ;
; CBXI_PARAMETER                ; NOTHING                 ; Untyped                              ;
; VCO_FREQUENCY_CONTROL         ; AUTO                    ; Untyped                              ;
; VCO_PHASE_SHIFT_STEP          ; 0                       ; Untyped                              ;
; WIDTH_CLOCK                   ; 6                       ; Untyped                              ;
; WIDTH_PHASECOUNTERSELECT      ; 4                       ; Untyped                              ;
; USING_FBMIMICBIDIR_PORT       ; OFF                     ; Untyped                              ;
; DEVICE_FAMILY                 ; Cyclone II              ; Untyped                              ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                  ; Untyped                              ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                     ; Untyped                              ;
; AUTO_CARRY_CHAINS             ; ON                      ; AUTO_CARRY                           ;
; IGNORE_CARRY_BUFFERS          ; OFF                     ; IGNORE_CARRY                         ;
; AUTO_CASCADE_CHAINS           ; ON                      ; AUTO_CASCADE                         ;
; IGNORE_CASCADE_BUFFERS        ; OFF                     ; IGNORE_CASCADE                       ;
+-------------------------------+-------------------------+--------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                      ;
+-------------------------------------------+-------------------------------------------+
; Name                                      ; Value                                     ;
+-------------------------------------------+-------------------------------------------+
; Number of entity instances                ; 4                                         ;
; Entity Instance                           ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                 ;
;     -- WIDTH_A                            ; 8                                         ;
;     -- NUMWORDS_A                         ; 8                                         ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                              ;
;     -- WIDTH_B                            ; 8                                         ;
;     -- NUMWORDS_B                         ; 8                                         ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                    ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                              ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                      ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                  ;
; Entity Instance                           ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                 ;
;     -- WIDTH_A                            ; 8                                         ;
;     -- NUMWORDS_A                         ; 8                                         ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                              ;
;     -- WIDTH_B                            ; 8                                         ;
;     -- NUMWORDS_B                         ; 8                                         ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                    ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                              ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                      ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                  ;
; Entity Instance                           ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                 ;
;     -- WIDTH_A                            ; 8                                         ;
;     -- NUMWORDS_A                         ; 8                                         ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                              ;
;     -- WIDTH_B                            ; 8                                         ;
;     -- NUMWORDS_B                         ; 8                                         ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                    ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                              ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                      ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                  ;
; Entity Instance                           ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4  ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                 ;
;     -- WIDTH_A                            ; 8                                         ;
;     -- NUMWORDS_A                         ; 8                                         ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                              ;
;     -- WIDTH_B                            ; 8                                         ;
;     -- NUMWORDS_B                         ; 8                                         ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                    ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                              ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                      ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                  ;
+-------------------------------------------+-------------------------------------------+


+-----------------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                                      ;
+-------------------------------+---------------------------------------------------+
; Name                          ; Value                                             ;
+-------------------------------+---------------------------------------------------+
; Number of entity instances    ; 1                                                 ;
; Entity Instance               ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                            ;
;     -- PLL_TYPE               ; AUTO                                              ;
;     -- PRIMARY_CLOCK          ; INCLK0                                            ;
;     -- INCLK0_INPUT_FREQUENCY ; 40000                                             ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                 ;
;     -- VCO_MULTIPLY_BY        ; 0                                                 ;
;     -- VCO_DIVIDE_BY          ; 0                                                 ;
+-------------------------------+---------------------------------------------------+


+---------------------------------------------------+
; Port Connectivity Checks: "registers:u_registers" ;
+------------+-------+----------+-------------------+
; Port       ; Type  ; Severity ; Details           ;
+------------+-------+----------+-------------------+
; ADDR[1..0] ; Input ; Info     ; Stuck at GND      ;
; ADDR[7]    ; Input ; Info     ; Stuck at GND      ;
+------------+-------+----------+-------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:00     ;
+----------------+--------------+


+--------------------------------+
; Analysis & Synthesis Equations ;
+--------------------------------+
The equations can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.map.eqn.


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 27 14:19:42 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off RESDMAC -c RESDMAC
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/scsi_sm/scsi_sm_internals1.v
    Info (12023): Found entity 1: SCSI_SM_INTERNALS1
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/scsi_sm/scsi_sm_internals.v
    Info (12023): Found entity 1: SCSI_SM_INTERNALS
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/pll.v
    Info (12023): Found entity 1: PLL
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/scsi_sm/scsi_sm_outputs.v
    Info (12023): Found entity 1: scsi_sm_outputs
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/scsi_sm/scsi_sm_inputs.v
    Info (12023): Found entity 1: scsi_sm_inputs
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/scsi_sm/scsi_sm.v
    Info (12023): Found entity 1: SCSI_SM
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/registers/registers_term.v
    Info (12023): Found entity 1: registers_term
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/registers/registers_istr.v
    Info (12023): Found entity 1: registers_istr
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/registers/registers_cntr.v
    Info (12023): Found entity 1: registers_cntr
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/registers/registers.v
    Info (12023): Found entity 1: registers
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/registers/addr_decoder.v
    Info (12023): Found entity 1: addr_decoder
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/fifo/fifo_write_strobes.v
    Info (12023): Found entity 1: fifo_write_strobes
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/fifo/fifo_full_empty_ctr.v
    Info (12023): Found entity 1: fifo__full_empty_ctr
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/fifo/fifo_byte_ptr.v
    Info (12023): Found entity 1: fifo_byte_ptr
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/fifo/fifo_3bit_cntr.v
    Info (12023): Found entity 1: fifo_3bit_cntr
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/fifo/fifo.v
    Info (12023): Found entity 1: fifo
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath_scsi.v
    Info (12023): Found entity 1: datapath_scsi
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath_output.v
    Info (12023): Found entity 1: datapath_output
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath_input.v
    Info (12023): Found entity 1: datapath_input
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath_24dec.v
    Info (12023): Found entity 1: datapath_24dec
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath_8b_mux.v
    Info (12023): Found entity 1: datapath_8b_MUX
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/datapath/datapath.v
    Info (12023): Found entity 1: datapath
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpudff5.v
    Info (12023): Found entity 1: cpudff5
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpudff4.v
    Info (12023): Found entity 1: cpudff4
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpudff3.v
    Info (12023): Found entity 1: cpudff3
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpudff2.v
    Info (12023): Found entity 1: cpudff2
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpudff1.v
    Info (12023): Found entity 1: cpudff1
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpu_sm_output.v
    Info (12023): Found entity 1: CPU_SM_outputs
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpu_sm_inputs.v
    Info (12023): Found entity 1: CPU_SM_inputs
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/cpu_sm/cpu_sm.v
    Info (12023): Found entity 1: CPU_SM
Info (12021): Found 1 design units, including 1 entities, in source file /users/mbtay/sdmac-replacement/rtl/resdmac.v
    Info (12023): Found entity 1: RESDMAC
Info (12021): Found 1 design units, including 1 entities, in source file atpll.v
    Info (12023): Found entity 1: atpll
Info (12127): Elaborating entity "RESDMAC" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at RESDMAC.v(90): object "_DS" assigned a value but never read
Info (12128): Elaborating entity "registers" for hierarchy "registers:u_registers"
Info (12128): Elaborating entity "addr_decoder" for hierarchy "registers:u_registers|addr_decoder:u_addr_decoder"
Info (12128): Elaborating entity "registers_istr" for hierarchy "registers:u_registers|registers_istr:u_registers_istr"
Info (12128): Elaborating entity "registers_cntr" for hierarchy "registers:u_registers|registers_cntr:u_registers_cntr"
Info (12128): Elaborating entity "registers_term" for hierarchy "registers:u_registers|registers_term:u_registers_term"
Info (12128): Elaborating entity "CPU_SM" for hierarchy "CPU_SM:u_CPU_SM"
Info (12128): Elaborating entity "CPU_SM_inputs" for hierarchy "CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs"
Info (12128): Elaborating entity "cpudff1" for hierarchy "CPU_SM:u_CPU_SM|cpudff1:u_cpudff1"
Info (12128): Elaborating entity "cpudff2" for hierarchy "CPU_SM:u_CPU_SM|cpudff2:u_cpudff2"
Info (12128): Elaborating entity "cpudff3" for hierarchy "CPU_SM:u_CPU_SM|cpudff3:u_cpudff3"
Info (12128): Elaborating entity "cpudff4" for hierarchy "CPU_SM:u_CPU_SM|cpudff4:u_cpudff4"
Info (12128): Elaborating entity "cpudff5" for hierarchy "CPU_SM:u_CPU_SM|cpudff5:u_cpudff5"
Info (12128): Elaborating entity "CPU_SM_outputs" for hierarchy "CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs"
Info (12128): Elaborating entity "SCSI_SM" for hierarchy "SCSI_SM:u_SCSI_SM"
Info (12128): Elaborating entity "SCSI_SM_INTERNALS" for hierarchy "SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS"
Info (12128): Elaborating entity "fifo" for hierarchy "fifo:int_fifo"
Info (12128): Elaborating entity "fifo_write_strobes" for hierarchy "fifo:int_fifo|fifo_write_strobes:u_write_strobes"
Info (12128): Elaborating entity "fifo__full_empty_ctr" for hierarchy "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr"
Info (12128): Elaborating entity "fifo_3bit_cntr" for hierarchy "fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr"
Info (12128): Elaborating entity "fifo_byte_ptr" for hierarchy "fifo:int_fifo|fifo_byte_ptr:u_byte_ptr"
Info (12128): Elaborating entity "altsyncram" for hierarchy "fifo:int_fifo|altsyncram:BUFFER[0][31]__1"
Info (12130): Elaborated megafunction instantiation "fifo:int_fifo|altsyncram:BUFFER[0][31]__1"
Info (12133): Instantiated megafunction "fifo:int_fifo|altsyncram:BUFFER[0][31]__1" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "3"
    Info (12134): Parameter "NUMWORDS_A" = "8"
    Info (12134): Parameter "WIDTH_B" = "8"
    Info (12134): Parameter "WIDTHAD_B" = "3"
    Info (12134): Parameter "NUMWORDS_B" = "8"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_B" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_B" = "NONE"
    Info (12134): Parameter "ADDRESS_REG_B" = "CLOCK0"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "READ_DURING_WRITE_MODE_MIXED_PORTS" = "OLD_DATA"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_4ig1.tdf
    Info (12023): Found entity 1: altsyncram_4ig1
Info (12128): Elaborating entity "altsyncram_4ig1" for hierarchy "fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated"
Info (12128): Elaborating entity "datapath" for hierarchy "datapath:u_datapath"
Info (12128): Elaborating entity "datapath_input" for hierarchy "datapath:u_datapath|datapath_input:u_datapath_input"
Info (12128): Elaborating entity "datapath_output" for hierarchy "datapath:u_datapath|datapath_output:u_datapath_output"
Info (12128): Elaborating entity "datapath_scsi" for hierarchy "datapath:u_datapath|datapath_scsi:u_datapath_scsi"
Info (12128): Elaborating entity "datapath_24dec" for hierarchy "datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec"
Info (12128): Elaborating entity "datapath_8b_MUX" for hierarchy "datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_8b_MUX:u_datapath_8b_MUX"
Info (10264): Verilog HDL Case Statement information at datapath_8b_MUX.v(35): all case item expressions in this case statement are onehot
Info (12128): Elaborating entity "PLL" for hierarchy "PLL:u_PLL"
Info (12128): Elaborating entity "atpll" for hierarchy "PLL:u_PLL|atpll:APLL_inst"
Info (12128): Elaborating entity "altpll" for hierarchy "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component"
Info (12133): Instantiated megafunction "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "clk0_divide_by" = "1"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "1"
    Info (12134): Parameter "clk0_phase_shift" = "5000"
    Info (12134): Parameter "clk1_divide_by" = "1"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "1"
    Info (12134): Parameter "clk1_phase_shift" = "10000"
    Info (12134): Parameter "clk2_divide_by" = "1"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "1"
    Info (12134): Parameter "clk2_phase_shift" = "15000"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "gate_lock_signal" = "NO"
    Info (12134): Parameter "inclk0_input_frequency" = "40000"
    Info (12134): Parameter "intended_device_family" = "Cyclone II"
    Info (12134): Parameter "invalid_lock_multiplier" = "5"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=atpll"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_USED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_USED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "valid_lock_multiplier" = "1"
Info (17026): Resynthesizing 0 WYSIWYG logic cells and I/Os using "speed" technology mapper which leaves 0 WYSIWYG logic cells and I/Os untouched
Info (13000): Registers with preset signals will power-up high
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Info (286030): Timing-Driven Synthesis is running
Info (17049): 5 registers lost all their fanouts during netlist optimizations.
Info (144001): Generated suppressed messages file C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 609 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 13 input pins
    Info (21059): Implemented 14 output pins
    Info (21060): Implemented 54 bidirectional pins
    Info (21061): Implemented 495 logic cells
    Info (21064): Implemented 32 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4678 megabytes
    Info: Processing ended: Sun Aug 27 14:19:45 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.map.smsg.


+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Aug 27 14:19:49 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; RESDMAC                                         ;
; Top-level Entity Name              ; RESDMAC                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 447 / 4,608 ( 10 % )                            ;
;     Total combinational functions  ; 420 / 4,608 ( 9 % )                             ;
;     Dedicated logic registers      ; 176 / 4,608 ( 4 % )                             ;
; Total registers                    ; 176                                             ;
; Total pins                         ; 81 / 89 ( 91 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 256 / 119,808 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8        ;                                ;
; Use smart compilation                                                      ; On                 ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM            ; Normal                         ;
; Placement Effort Multiplier                                                ; 2.0                ; 1.0                            ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Auto Packed Registers                                                      ; Normal             ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                 ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 718 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 718 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 711     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 447 / 4,608 ( 10 % )      ;
;     -- Combinational with no register       ; 271                       ;
;     -- Register only                        ; 27                        ;
;     -- Combinational with a register        ; 149                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 294                       ;
;     -- 3 input functions                    ; 84                        ;
;     -- <=2 input functions                  ; 42                        ;
;     -- Register only                        ; 27                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 420                       ;
;     -- arithmetic mode                      ; 0                         ;
;                                             ;                           ;
; Total registers*                            ; 176 / 4,851 ( 4 % )       ;
;     -- Dedicated logic registers            ; 176 / 4,608 ( 4 % )       ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 37 / 288 ( 13 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 81 / 89 ( 91 % )          ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )            ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M4Ks                                        ; 4 / 26 ( 15 % )           ;
; Total block memory bits                     ; 256 / 119,808 ( < 1 % )   ;
; Total block memory implementation bits      ; 18,432 / 119,808 ( 15 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 4 / 8 ( 50 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 4% / 5% / 4%              ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 4%              ;
; Maximum fan-out                             ; 77                        ;
; Highest non-global fan-out                  ; 53                        ;
; Total fan-out                               ; 2237                      ;
; Average fan-out                             ; 3.16                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 447 / 4608 ( 10 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 271                 ; 0                              ;
;     -- Register only                        ; 27                  ; 0                              ;
;     -- Combinational with a register        ; 149                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 294                 ; 0                              ;
;     -- 3 input functions                    ; 84                  ; 0                              ;
;     -- <=2 input functions                  ; 42                  ; 0                              ;
;     -- Register only                        ; 27                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 420                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 176                 ; 0                              ;
;     -- Dedicated logic registers            ; 176 / 4608 ( 4 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 37 / 288 ( 13 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 81                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 256                 ; 0                              ;
; Total RAM block bits                        ; 18432               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 4 / 26 ( 15 % )     ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 1 / 10 ( 10 % )     ; 3 / 10 ( 30 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 200                 ; 2                              ;
;     -- Registered Input Connections         ; 200                 ; 0                              ;
;     -- Output Connections                   ; 2                   ; 200                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2234                ; 205                            ;
;     -- Registered Connections               ; 1113                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 202                            ;
;     -- hard_block:auto_generated_inst       ; 202                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 13                  ; 2                              ;
;     -- Output Ports                         ; 14                  ; 4                              ;
;     -- Bidir Ports                          ; 54                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADDR[2] ; 97    ; 3        ; 28           ; 9            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[3] ; 100   ; 3        ; 28           ; 11           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[4] ; 93    ; 3        ; 28           ; 8            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[5] ; 99    ; 3        ; 28           ; 11           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[6] ; 96    ; 3        ; 28           ; 9            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INTA    ; 94    ; 3        ; 28           ; 9            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCLK    ; 17    ; 1        ; 0            ; 6            ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _BERR   ; 53    ; 4        ; 9            ; 0            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _BG     ; 101   ; 3        ; 28           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _CS     ; 92    ; 3        ; 28           ; 8            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _DREQ   ; 88    ; 3        ; 28           ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _RST    ; 73    ; 3        ; 28           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _STERM  ; 91    ; 3        ; 28           ; 7            ; 0           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; BR        ; 87    ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; DATA_OE_  ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; INT       ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; OWN       ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; PDATA_OE_ ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _CSS      ; 80    ; 3        ; 28           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _DACK     ; 79    ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _DMAEN    ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _IOR      ; 86    ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _IOW      ; 81    ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _LED_DMA  ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _LED_RD   ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _LED_WR   ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _SIZ1     ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source         ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------+---------------------+
; DATA_IO[0]   ; 137   ; 2        ; 3            ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[10]  ; 126   ; 2        ; 14           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[11]  ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[12]  ; 129   ; 2        ; 12           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[13]  ; 121   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[14]  ; 125   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[15]  ; 120   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[16]  ; 118   ; 2        ; 21           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[17]  ; 119   ; 2        ; 21           ; 14           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[18]  ; 114   ; 2        ; 26           ; 14           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[19]  ; 115   ; 2        ; 24           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[1]   ; 139   ; 2        ; 3            ; 14           ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[20]  ; 112   ; 2        ; 26           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[21]  ; 113   ; 2        ; 26           ; 14           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[22]  ; 104   ; 3        ; 28           ; 12           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[23]  ; 103   ; 3        ; 28           ; 12           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[24]  ; 4     ; 1        ; 0            ; 13           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[25]  ; 8     ; 1        ; 0            ; 11           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[26]  ; 57    ; 4        ; 12           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[27]  ; 52    ; 4        ; 7            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[28]  ; 58    ; 4        ; 12           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[29]  ; 25    ; 1        ; 0            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[2]   ; 141   ; 2        ; 1            ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[30]  ; 24    ; 1        ; 0            ; 5            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[31]  ; 27    ; 1        ; 0            ; 5            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[3]   ; 142   ; 2        ; 1            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[4]   ; 143   ; 2        ; 1            ; 14           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[5]   ; 136   ; 2        ; 3            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[6]   ; 134   ; 2        ; 7            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[7]   ; 135   ; 2        ; 3            ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[8]   ; 133   ; 2        ; 7            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[9]   ; 132   ; 2        ; 9            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; PD_PORT[0]   ; 51    ; 4        ; 7            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[10]  ; 32    ; 1        ; 0            ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[11]  ; 28    ; 1        ; 0            ; 4            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[12]  ; 30    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[13]  ; 67    ; 4        ; 24           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[14]  ; 65    ; 4        ; 21           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[15]  ; 26    ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[1]   ; 48    ; 4        ; 5            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[2]   ; 47    ; 4        ; 5            ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[3]   ; 45    ; 4        ; 3            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[4]   ; 44    ; 4        ; 3            ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[5]   ; 43    ; 4        ; 3            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[6]   ; 40    ; 4        ; 1            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[7]   ; 42    ; 4        ; 1            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[8]   ; 41    ; 4        ; 1            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[9]   ; 31    ; 1        ; 0            ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; R_W_IO       ; 69    ; 4        ; 26           ; 0            ; 3           ; 17                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; CPU_SM:u_CPU_SM|BGACK        ; -                   ;
; _AS_IO       ; 72    ; 4        ; 26           ; 0            ; 0           ; 12                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; CPU_SM:u_CPU_SM|BGACK        ; -                   ;
; _BGACK_IO    ; 75    ; 3        ; 28           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; CPU_SM:u_CPU_SM|BGACK        ; -                   ;
; _DSACK_IO[0] ; 144   ; 2        ; 1            ; 14           ; 3           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; _DSACK_IO~4 (inverted)       ; -                   ;
; _DSACK_IO[1] ; 74    ; 3        ; 28           ; 1            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; _DSACK_IO~4 (inverted)       ; -                   ;
; _DS_IO       ; 71    ; 4        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; CPU_SM:u_CPU_SM|BGACK        ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 16 / 19 ( 84 % )  ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 21 / 23 ( 91 % )  ; 3.3V          ; --           ;
; 4        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; _LED_DMA                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; DATA_IO[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; _LED_RD                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; DATA_IO[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; _LED_WR                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; SCLK                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; DATA_IO[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; DATA_IO[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; PD_PORT[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; DATA_IO[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; PD_PORT[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; PD_PORT[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; PD_PORT[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; PD_PORT[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; PD_PORT[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; PD_PORT[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; PD_PORT[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; PD_PORT[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; PD_PORT[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; PD_PORT[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; PD_PORT[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; PD_PORT[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; PD_PORT[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; DATA_IO[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; _BERR                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; DATA_OE_                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; DATA_IO[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; DATA_IO[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; _SIZ1                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; _DMAEN                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; PDATA_OE_                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; INT                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; PD_PORT[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; PD_PORT[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; R_W_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; OWN                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; _DS_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; _AS_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; _RST                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; _DSACK_IO[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; _BGACK_IO                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; _DACK                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; _CSS                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; _IOW                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; _IOR                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; BR                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; _DREQ                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; _STERM                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; _CS                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; ADDR[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; INTA                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; ADDR[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; ADDR[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; ADDR[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; ADDR[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; _BG                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; DATA_IO[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; DATA_IO[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; DATA_IO[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; DATA_IO[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; DATA_IO[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; DATA_IO[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; DATA_IO[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; DATA_IO[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; DATA_IO[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; DATA_IO[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; DATA_IO[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; DATA_IO[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; DATA_IO[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; DATA_IO[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; DATA_IO[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; DATA_IO[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; DATA_IO[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; DATA_IO[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; DATA_IO[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; DATA_IO[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; DATA_IO[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; DATA_IO[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; DATA_IO[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; DATA_IO[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; _DSACK_IO[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------+
; PLL Summary                                                                              ;
+----------------------------------+-------------------------------------------------------+
; Name                             ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------------------+
; SDC pin name                     ; u_PLL|APLL_inst|altpll_component|pll                  ;
; PLL mode                         ; Normal                                                ;
; Compensate clock                 ; clock0                                                ;
; Compensated input/output pins    ; --                                                    ;
; Self reset on gated loss of lock ; Off                                                   ;
; Gate lock counter                ; --                                                    ;
; Input frequency 0                ; 25.0 MHz                                              ;
; Input frequency 1                ; --                                                    ;
; Nominal PFD frequency            ; 25.0 MHz                                              ;
; Nominal VCO frequency            ; 750.2 MHz                                             ;
; VCO post scale K counter         ; --                                                    ;
; VCO multiply                     ; --                                                    ;
; VCO divide                       ; --                                                    ;
; Freq min lock                    ; 16.67 MHz                                             ;
; Freq max lock                    ; 33.33 MHz                                             ;
; M VCO Tap                        ; 0                                                     ;
; M Initial                        ; 1                                                     ;
; M value                          ; 30                                                    ;
; N value                          ; 1                                                     ;
; Preserve PLL counter order       ; Off                                                   ;
; PLL location                     ; PLL_1                                                 ;
; Inclk0 signal                    ; SCLK                                                  ;
; Inclk1 signal                    ; --                                                    ;
; Inclk0 signal type               ; Dedicated Pin                                         ;
; Inclk1 signal type               ; --                                                    ;
+----------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                     ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+
; Name                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 25.0 MHz         ; 45 (5000 ps)   ; 50/50      ; C0      ; 30            ; 15/15 Even ; 4       ; 6       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 25.0 MHz         ; 90 (10000 ps)  ; 50/50      ; C1      ; 30            ; 15/15 Even ; 8       ; 4       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 1   ; 25.0 MHz         ; 135 (15000 ps) ; 50/50      ; C2      ; 30            ; 15/15 Even ; 12      ; 2       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                        ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; |RESDMAC                                      ; 447 (13)    ; 176 (4)                   ; 0 (0)         ; 256         ; 4    ; 0            ; 0       ; 0         ; 81   ; 0            ; 271 (7)      ; 27 (2)            ; 149 (5)          ; |RESDMAC                                                                                   ; work         ;
;    |CPU_SM:u_CPU_SM|                          ; 165 (33)    ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (3)      ; 4 (4)             ; 26 (3)           ; |RESDMAC|CPU_SM:u_CPU_SM                                                                   ; work         ;
;       |CPU_SM_inputs:u_CPU_SM_inputs|         ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs                                     ; work         ;
;       |CPU_SM_outputs:u_CPU_SM_outputs|       ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 16 (16)          ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs                                   ; work         ;
;       |cpudff1:u_cpudff1|                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff1:u_cpudff1                                                 ; work         ;
;       |cpudff2:u_cpudff2|                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff2:u_cpudff2                                                 ; work         ;
;       |cpudff3:u_cpudff3|                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff3:u_cpudff3                                                 ; work         ;
;       |cpudff4:u_cpudff4|                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff4:u_cpudff4                                                 ; work         ;
;       |cpudff5:u_cpudff5|                     ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff5:u_cpudff5                                                 ; work         ;
;    |PLL:u_PLL|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL                                                                         ; work         ;
;       |atpll:APLL_inst|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst                                                         ; work         ;
;          |altpll:altpll_component|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component                                 ; work         ;
;    |SCSI_SM:u_SCSI_SM|                        ; 51 (20)     ; 42 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 11 (0)            ; 31 (6)           ; |RESDMAC|SCSI_SM:u_SCSI_SM                                                                 ; work         ;
;       |SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS| ; 45 (45)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 11 (11)           ; 25 (25)          ; |RESDMAC|SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS                           ; work         ;
;    |datapath:u_datapath|                      ; 152 (35)    ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (35)      ; 10 (0)            ; 49 (8)           ; |RESDMAC|datapath:u_datapath                                                               ; work         ;
;       |datapath_input:u_datapath_input|       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |RESDMAC|datapath:u_datapath|datapath_input:u_datapath_input                               ; work         ;
;       |datapath_output:u_datapath_output|     ; 64 (64)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 3 (3)             ; 33 (33)          ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output                             ; work         ;
;       |datapath_scsi:u_datapath_scsi|         ; 41 (40)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (28)      ; 7 (7)             ; 5 (5)            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi                                 ; work         ;
;          |datapath_24dec:u_datapath_24dec|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec ; work         ;
;    |fifo:int_fifo|                            ; 39 (0)      ; 25 (0)                    ; 0 (0)         ; 256         ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 25 (0)           ; |RESDMAC|fifo:int_fifo                                                                     ; work         ;
;       |altsyncram:BUFFER[0][15]__3|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][15]__3                                         ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated          ; work         ;
;       |altsyncram:BUFFER[0][23]__2|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][23]__2                                         ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated          ; work         ;
;       |altsyncram:BUFFER[0][31]__1|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][31]__1                                         ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated          ; work         ;
;       |altsyncram:BUFFER[0][7]__4|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][7]__4                                          ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated           ; work         ;
;       |fifo_3bit_cntr:u_next_in_cntr|         ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr                                       ; work         ;
;       |fifo_3bit_cntr:u_next_out_cntr|        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr                                      ; work         ;
;       |fifo__full_empty_ctr:u_full_empty_ctr| ; 23 (23)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (17)          ; |RESDMAC|fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr                               ; work         ;
;       |fifo_byte_ptr:u_byte_ptr|              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |RESDMAC|fifo:int_fifo|fifo_byte_ptr:u_byte_ptr                                            ; work         ;
;       |fifo_write_strobes:u_write_strobes|    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|fifo_write_strobes:u_write_strobes                                  ; work         ;
;    |registers:u_registers|                    ; 33 (2)      ; 19 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 20 (2)           ; |RESDMAC|registers:u_registers                                                             ; work         ;
;       |addr_decoder:u_addr_decoder|           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |RESDMAC|registers:u_registers|addr_decoder:u_addr_decoder                                 ; work         ;
;       |registers_cntr:u_registers_cntr|       ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |RESDMAC|registers:u_registers|registers_cntr:u_registers_cntr                             ; work         ;
;       |registers_istr:u_registers_istr|       ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |RESDMAC|registers:u_registers|registers_istr:u_registers_istr                             ; work         ;
;       |registers_term:u_registers_term|       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |RESDMAC|registers:u_registers|registers_term:u_registers_term                             ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; R_W_IO       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _AS_IO       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _DS_IO       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _DSACK_IO[0] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _DSACK_IO[1] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[0]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[1]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[2]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[3]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[4]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[5]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[6]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[7]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[8]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[9]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[10]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[11]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[12]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[13]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[14]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[15]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[16]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[17]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[18]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[19]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[20]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[21]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[22]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[23]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[24]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[25]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[26]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[27]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[28]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[29]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[30]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[31]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _BGACK_IO    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PD_PORT[0]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[1]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[2]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[3]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[4]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[5]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[6]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[7]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[8]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[9]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[10]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[11]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[12]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[13]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[14]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[15]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; INT          ; Output   ; --            ; --            ; --                    ; --  ;
; _SIZ1        ; Output   ; --            ; --            ; --                    ; --  ;
; BR           ; Output   ; --            ; --            ; --                    ; --  ;
; _DMAEN       ; Output   ; --            ; --            ; --                    ; --  ;
; _DACK        ; Output   ; --            ; --            ; --                    ; --  ;
; _CSS         ; Output   ; --            ; --            ; --                    ; --  ;
; _IOR         ; Output   ; --            ; --            ; --                    ; --  ;
; _IOW         ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_RD      ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_WR      ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_DMA     ; Output   ; --            ; --            ; --                    ; --  ;
; OWN          ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OE_     ; Output   ; --            ; --            ; --                    ; --  ;
; PDATA_OE_    ; Output   ; --            ; --            ; --                    ; --  ;
; _CS          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; INTA         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _STERM       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; _BERR        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADDR[3]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[5]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[6]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[2]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[4]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _RST         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SCLK         ; Input    ; --            ; --            ; --                    ; --  ;
; _BG          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _DREQ        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                     ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                  ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; R_W_IO                                                                               ;                   ;         ;
;      - _LED_RD~0                                                                     ; 0                 ; 6       ;
;      - _LED_WR~0                                                                     ; 0                 ; 6       ;
;      - datapath:u_datapath|DATA_OE_                                                  ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR~0                  ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~1          ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector13~0          ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1~0                                  ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~2          ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[0]~1               ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~7               ; 0                 ; 6       ;
;      - registers:u_registers|A1~0                                                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|FE~0                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F~0                 ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|FF~0                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_P~0                 ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F~1                 ; 0                 ; 6       ;
; _AS_IO                                                                               ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~0             ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                             ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                             ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                 ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~4             ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|REG_DSK_                ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|nLS2CPU                                                     ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0          ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~0          ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~1          ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~2          ; 0                 ; 6       ;
; _DS_IO                                                                               ;                   ;         ;
;      - datapath:u_datapath|DATA_OE_                                                  ; 0                 ; 6       ;
; _DSACK_IO[0]                                                                         ;                   ;         ;
;      - DSK0_IN_~0                                                                    ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~3                     ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~3                            ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                 ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                 ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                          ; 1                 ; 6       ;
; _DSACK_IO[1]                                                                         ;                   ;         ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                 ; 0                 ; 6       ;
;      - DSK1_IN_                                                                      ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~1                                                 ; 0                 ; 6       ;
; DATA_IO[0]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~0          ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[0]~0               ; 0                 ; 6       ;
; DATA_IO[1]                                                                           ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]~2             ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~4          ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[1]~2               ; 0                 ; 6       ;
; DATA_IO[2]                                                                           ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]~3             ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~8          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[2]~3               ; 1                 ; 6       ;
; DATA_IO[3]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~12         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[3]~4               ; 0                 ; 6       ;
; DATA_IO[4]                                                                           ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]~1             ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~16         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[4]~5               ; 1                 ; 6       ;
; DATA_IO[5]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~20         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[5]~6               ; 0                 ; 6       ;
; DATA_IO[6]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~24         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[6]~7               ; 1                 ; 6       ;
; DATA_IO[7]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~28         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[7]~8               ; 0                 ; 6       ;
; DATA_IO[8]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[8]~2                                              ; 0                 ; 6       ;
; DATA_IO[9]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[9]~7                                              ; 0                 ; 6       ;
; DATA_IO[10]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[10]~12                                            ; 1                 ; 6       ;
; DATA_IO[11]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[11]~17                                            ; 0                 ; 6       ;
; DATA_IO[12]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[12]~22                                            ; 0                 ; 6       ;
; DATA_IO[13]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[13]~27                                            ; 1                 ; 6       ;
; DATA_IO[14]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[14]~32                                            ; 1                 ; 6       ;
; DATA_IO[15]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[15]~37                                            ; 0                 ; 6       ;
; DATA_IO[16]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~0          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[16]~1                                             ; 1                 ; 6       ;
; DATA_IO[17]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~4          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[17]~6                                             ; 1                 ; 6       ;
; DATA_IO[18]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~8          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[18]~11                                            ; 1                 ; 6       ;
; DATA_IO[19]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~12         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[19]~16                                            ; 1                 ; 6       ;
; DATA_IO[20]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~16         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]               ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[20]~21                                            ; 0                 ; 6       ;
; DATA_IO[21]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~20         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[21]~26                                            ; 1                 ; 6       ;
; DATA_IO[22]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~24         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]               ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[22]~31                                            ; 0                 ; 6       ;
; DATA_IO[23]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~28         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]               ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[23]~36                                            ; 0                 ; 6       ;
; DATA_IO[24]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[24]~4                                             ; 1                 ; 6       ;
; DATA_IO[25]                                                                          ;                   ;         ;
;      - fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1~1                                  ; 1                 ; 6       ;
;      - registers:u_registers|A1~0                                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[25]~9                                             ; 1                 ; 6       ;
; DATA_IO[26]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[26]~14                                            ; 1                 ; 6       ;
; DATA_IO[27]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[27]~19                                            ; 1                 ; 6       ;
; DATA_IO[28]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[28]~24                                            ; 1                 ; 6       ;
; DATA_IO[29]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]              ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[29]~29                                            ; 0                 ; 6       ;
; DATA_IO[30]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]              ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[30]~34                                            ; 0                 ; 6       ;
; DATA_IO[31]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[31]~39                                            ; 1                 ; 6       ;
; _BGACK_IO                                                                            ;                   ;         ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~1                                                 ; 0                 ; 6       ;
; PD_PORT[0]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]        ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[0]~0                                              ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[16]~1                                             ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[8]~2                                              ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[24]~4                                             ; 0                 ; 6       ;
; PD_PORT[1]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]        ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[1]~5                                              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[17]~6                                             ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[9]~7                                              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[25]~9                                             ; 1                 ; 6       ;
; PD_PORT[2]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[2]~10                                             ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[18]~11                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[10]~12                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[26]~14                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~feeder ; 1                 ; 6       ;
; PD_PORT[3]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]        ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[3]~15                                             ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[19]~16                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[11]~17                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[27]~19                                            ; 0                 ; 6       ;
; PD_PORT[4]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[4]~20                                             ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[20]~21                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[12]~22                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[28]~24                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~feeder ; 1                 ; 6       ;
; PD_PORT[5]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[5]~25                                             ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[21]~26                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[13]~27                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[29]~29                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~feeder ; 1                 ; 6       ;
; PD_PORT[6]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[6]~30                                             ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[22]~31                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[14]~32                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[30]~34                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~feeder ; 0                 ; 6       ;
; PD_PORT[7]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]        ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[7]~35                                             ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[23]~36                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[15]~37                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[31]~39                                            ; 0                 ; 6       ;
; PD_PORT[8]                                                                           ;                   ;         ;
; PD_PORT[9]                                                                           ;                   ;         ;
; PD_PORT[10]                                                                          ;                   ;         ;
; PD_PORT[11]                                                                          ;                   ;         ;
; PD_PORT[12]                                                                          ;                   ;         ;
; PD_PORT[13]                                                                          ;                   ;         ;
; PD_PORT[14]                                                                          ;                   ;         ;
; PD_PORT[15]                                                                          ;                   ;         ;
; _CS                                                                                  ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~0             ; 1                 ; 6       ;
;      - datapath:u_datapath|DATA_OE_                                                  ; 1                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~4             ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                    ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0          ; 1                 ; 6       ;
; INTA                                                                                 ;                   ;         ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT                     ; 1                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F~1                 ; 1                 ; 6       ;
; _STERM                                                                               ;                   ;         ;
; _BERR                                                                                ;                   ;         ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                 ; 0                 ; 6       ;
;      - DSK0_IN_~0                                                                    ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~3                     ; 0                 ; 6       ;
;      - DSK1_IN_                                                                      ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~3                            ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                 ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                 ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                          ; 0                 ; 6       ;
; ADDR[3]                                                                              ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                      ; 1                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~4             ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~0                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~0          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~4          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~8          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~12         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~16         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~20         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~24         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~28         ; 1                 ; 6       ;
; ADDR[5]                                                                              ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                        ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~0                    ; 1                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~5             ; 1                 ; 6       ;
; ADDR[6]                                                                              ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                      ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~4             ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~0                    ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0          ; 0                 ; 6       ;
; ADDR[2]                                                                              ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR~0                  ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                        ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~1                    ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                  ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~7               ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~6             ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F~0                 ; 0                 ; 6       ;
; ADDR[4]                                                                              ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR~0                  ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                        ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~1                    ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                  ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~7               ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~6             ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F~0                 ; 0                 ; 6       ;
; _RST                                                                                 ;                   ;         ;
;      - PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll                         ; 0                 ; 6       ;
; SCLK                                                                                 ;                   ;         ;
; _BG                                                                                  ;                   ;         ;
;      - CPU_SM:u_CPU_SM|BGRANT_~0                                                     ; 1                 ; 6       ;
; _DREQ                                                                                ;                   ;         ;
+--------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                            ;
+---------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                          ; Location          ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; CPU_SM:u_CPU_SM|BGACK                                         ; LCFF_X21_Y6_N7    ; 11      ; Output enable ; no     ; --                   ; --               ; --                        ;
; CPU_SM:u_CPU_SM|PAS                                           ; LCFF_X10_Y6_N21   ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; DS_O_                                                         ; LCFF_X13_Y5_N13   ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; PDATA_OE_~0                                                   ; LCCOMB_X24_Y5_N16 ; 17      ; Output enable ; no     ; --                   ; --               ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0       ; PLL_1             ; 22      ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1       ; PLL_1             ; 77      ; Clock         ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2       ; PLL_1             ; 63      ; Clock         ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked     ; PLL_1             ; 38      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; SCLK                                                          ; PIN_17            ; 2       ; Clock         ; no     ; --                   ; --               ; --                        ;
; SCLK                                                          ; PIN_17            ; 18      ; Clock         ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; SCSI_SM:u_SCSI_SM|CRESET_                                     ; LCFF_X20_Y7_N19   ; 53      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|S2CPU_o                                     ; LCFF_X19_Y7_N7    ; 37      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                     ; LCFF_X18_Y7_N1    ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; _AS_IO~0                                                      ; PIN_72            ; 12      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; _RST                                                          ; PIN_73            ; 1       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; datapath:u_datapath|DATA_OE_                                  ; LCCOMB_X17_Y7_N26 ; 33      ; Output enable ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~1      ; LCCOMB_X18_Y6_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS         ; LCCOMB_X14_Y5_N24 ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS         ; LCCOMB_X12_Y5_N24 ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS         ; LCCOMB_X12_Y5_N10 ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS         ; LCCOMB_X12_Y5_N8  ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|registers_istr:u_registers_istr|INT_F~0 ; LCCOMB_X17_Y6_N28 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                        ;
+---------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                                    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 ; PLL_1    ; 22      ; Global Clock         ; GCLK3            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 ; PLL_1    ; 77      ; Global Clock         ; GCLK2            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 ; PLL_1    ; 63      ; Global Clock         ; GCLK1            ; --                        ;
; SCLK                                                    ; PIN_17   ; 18      ; Global Clock         ; GCLK0            ; --                        ;
+---------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; SCSI_SM:u_SCSI_SM|CRESET_                                                              ; 53      ;
; SCSI_SM:u_SCSI_SM|S2F_o                                                                ; 40      ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked                              ; 38      ;
; SCSI_SM:u_SCSI_SM|S2CPU_o                                                              ; 37      ;
; CPU_SM:u_CPU_SM|STATE[1]                                                               ; 35      ;
; CPU_SM:u_CPU_SM|PAS                                                                    ; 33      ;
; datapath:u_datapath|DATA_OE_                                                           ; 33      ;
; CPU_SM:u_CPU_SM|STATE[3]                                                               ; 31      ;
; CPU_SM:u_CPU_SM|STATE[4]                                                               ; 30      ;
; CPU_SM:u_CPU_SM|STATE[2]                                                               ; 28      ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                                             ; 27      ;
; CPU_SM:u_CPU_SM|STATE[0]                                                               ; 27      ;
; _STERM                                                                                 ; 25      ;
; CPU_SM:u_CPU_SM|DIEH                                                                   ; 24      ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                                             ; 20      ;
; R_W_IO~0                                                                               ; 17      ;
; DS_O_                                                                                  ; 17      ;
; PDATA_OE_~0                                                                            ; 17      ;
; datapath:u_datapath|bDIEL                                                              ; 16      ;
; CPU_SM:u_CPU_SM|BRIDGEOUT                                                              ; 16      ;
; CPU_SM:u_CPU_SM|F2CPUH                                                                 ; 16      ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                          ; 14      ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                        ; 14      ;
; CPU_SM:u_CPU_SM|F2CPUL                                                                 ; 13      ;
; _AS_IO~0                                                                               ; 12      ;
; ADDR[3]                                                                                ; 11      ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                                              ; 11      ;
; CPU_SM:u_CPU_SM|INCFIFO                                                                ; 11      ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                           ; 11      ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[51]~5                                  ; 11      ;
; CPU_SM:u_CPU_SM|BGACK                                                                  ; 11      ;
; SCSI_SM:u_SCSI_SM|CPU2S_o                                                              ; 10      ;
; CPU_SM:u_CPU_SM|DECFIFO                                                                ; 10      ;
; CPU_SM:u_CPU_SM|BRIDGEIN                                                               ; 9       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~2                               ; 9       ;
; CPU_SM:u_CPU_SM|nDSACK                                                                 ; 9       ;
; ADDR[4]                                                                                ; 8       ;
; ADDR[2]                                                                                ; 8       ;
; _BERR                                                                                  ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[7]~1                        ; 8       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~1                               ; 8       ;
; SCSI_SM:u_SCSI_SM|F2S_o                                                                ; 8       ;
; registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                               ; 8       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                          ; 8       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                                      ; 8       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                                      ; 8       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]                                  ; 7       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]                                   ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[43]~15                                 ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[50]~9                                  ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~3                               ; 7       ;
; _DSACK_IO[0]~0                                                                         ; 6       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]                                  ; 6       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]                                   ; 6       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[3]~2                        ; 6       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[0]~1                        ; 6       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                           ; 6       ;
; SCSI_SM:u_SCSI_SM|CCPUREQ                                                              ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~10                              ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~0                                     ; 6       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec|Z2~0 ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[46]~6                                  ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~5                               ; 6       ;
; DSK0_IN_~0                                                                             ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~1                               ; 6       ;
; ADDR[6]                                                                                ; 5       ;
; _CS                                                                                    ; 5       ;
; PD_PORT[7]~7                                                                           ; 5       ;
; PD_PORT[6]~6                                                                           ; 5       ;
; PD_PORT[5]~5                                                                           ; 5       ;
; PD_PORT[4]~4                                                                           ; 5       ;
; PD_PORT[3]~3                                                                           ; 5       ;
; PD_PORT[2]~2                                                                           ; 5       ;
; PD_PORT[1]~1                                                                           ; 5       ;
; PD_PORT[0]~0                                                                           ; 5       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]                                  ; 5       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]                                   ; 5       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12                  ; 5       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1                   ; 5       ;
; DSK1_IN_                                                                               ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[57]~20                                 ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLHW_d~0                               ; 5       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0                   ; 5       ;
; CPU_SM:u_CPU_SM|LASTWORD~0                                                             ; 5       ;
; registers:u_registers|FLUSHFIFO                                                        ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~7                               ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[50]~11                                 ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[61]~8                                  ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[62]~7                                  ; 5       ;
; ADDR[5]                                                                                ; 4       ;
; DATA_IO[25]~25                                                                         ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[55]~27                                 ; 4       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_F~0                          ; 4       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]                  ; 4       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                          ; 4       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]                        ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]                              ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]                              ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]                              ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]                              ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]                              ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]                              ; 4       ;
; registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                 ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~2                                     ; 4       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~0                                                ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[12]~14                                 ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~0                            ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26                  ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17                  ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8                   ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6                   ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24                  ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~8                               ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[56]~10                                 ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~4                               ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~0                               ; 4       ;
; CPU_SM:u_CPU_SM|nCYCLEDONE                                                             ; 4       ;
; CPU_SM:u_CPU_SM|BGRANT_                                                                ; 4       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~0                      ; 4       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]                        ; 4       ;
; SCSI_SM:u_SCSI_SM|DACK_o                                                               ; 4       ;
; DATA_IO[23]~23                                                                         ; 3       ;
; DATA_IO[22]~22                                                                         ; 3       ;
; DATA_IO[21]~21                                                                         ; 3       ;
; DATA_IO[20]~20                                                                         ; 3       ;
; DATA_IO[19]~19                                                                         ; 3       ;
; DATA_IO[18]~18                                                                         ; 3       ;
; DATA_IO[17]~17                                                                         ; 3       ;
; DATA_IO[16]~16                                                                         ; 3       ;
; DATA_IO[4]~4                                                                           ; 3       ;
; DATA_IO[2]~2                                                                           ; 3       ;
; DATA_IO[1]~1                                                                           ; 3       ;
; _DSACK_IO[1]~1                                                                         ; 3       ;
; SCSI_SM:u_SCSI_SM|INCNO_o                                                              ; 3       ;
; CPU_SM:u_CPU_SM|INCNO                                                                  ; 3       ;
; SCSI_SM:u_SCSI_SM|INCNI_o                                                              ; 3       ;
; CPU_SM:u_CPU_SM|INCNI                                                                  ; 3       ;
; registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0                   ; 3       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS~0                                ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~1                               ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~0                             ; 3       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]                  ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~1                                   ; 3       ;
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]                        ; 3       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~4                        ; 3       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[0]~0                        ; 3       ;
; SCSI_SM:u_SCSI_SM|CDSACK_                                                              ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25                  ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~0                             ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]                            ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]                              ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]                              ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~0                                ; 3       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~0                                          ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_Y~1                               ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~1                                     ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~1                            ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[35]~23                                 ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[46]~21                                 ; 3       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1c~0                                                ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[37]~19                                 ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_Y~0                               ; 3       ;
; CPU_SM:u_CPU_SM|LASTWORD                                                               ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~11                              ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[61]~16                                 ; 3       ;
; registers:u_registers|A1                                                               ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector13~0                   ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19                  ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR~0                           ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30                  ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10                  ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3                   ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28                  ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18                  ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2                   ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector0~2                    ; 3       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o                                                             ; 3       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_o                                                             ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16                  ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[0]~13                                  ; 3       ;
; CPU_SM:u_CPU_SM|DMAENA                                                                 ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~9                               ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~6                               ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_Y~0                              ; 3       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]                        ; 3       ;
; SCSI_SM:u_SCSI_SM|RE_o                                                                 ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[1]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[2]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[3]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[4]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[5]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[6]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[7]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[0]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[1]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[2]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[3]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[4]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[5]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[6]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[7]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[0]         ; 3       ;
; INTA                                                                                   ; 2       ;
; DATA_IO[31]~31                                                                         ; 2       ;
; DATA_IO[30]~30                                                                         ; 2       ;
; DATA_IO[29]~29                                                                         ; 2       ;
; DATA_IO[28]~28                                                                         ; 2       ;
; DATA_IO[27]~27                                                                         ; 2       ;
; DATA_IO[26]~26                                                                         ; 2       ;
; DATA_IO[24]~24                                                                         ; 2       ;
; DATA_IO[7]~7                                                                           ; 2       ;
; DATA_IO[6]~6                                                                           ; 2       ;
; DATA_IO[5]~5                                                                           ; 2       ;
; DATA_IO[3]~3                                                                           ; 2       ;
; DATA_IO[0]~0                                                                           ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~1                                ; 2       ;
; LHW                                                                                    ; 2       ;
; CPU_SM:u_CPU_SM|DIEL                                                                   ; 2       ;
; LLW                                                                                    ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_d~0                               ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~2                             ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~0                                ; 2       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]                  ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9                   ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~31                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~27                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~23                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~19                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~15                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~11                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~7                   ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~3                   ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]                 ; 2       ;
; _DSACK_IO~4                                                                            ; 2       ;
; registers:u_registers|registers_term:u_registers_term|REG_DSK_                         ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~2                   ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14                  ; 2       ;
; DREQ_                                                                                  ; 2       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                             ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~1                        ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~0                        ; 2       ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                                              ; 2       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~4                      ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~1                                ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                          ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~0                               ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|p5b~1                                                ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|p5b~0                                                ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[8]~24                                  ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~4                                          ; 2       ;
; CPU_SM:u_CPU_SM|DREQ_                                                                  ; 2       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|p4b~0                                                ; 2       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~3                                          ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nSTOPFLUSH_d~0                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~0                                          ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2b~0                                                ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~0                   ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|WideOr22~0                     ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20                  ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4                   ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector0~1                    ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|always1~1                      ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector0~0                    ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|always1~0                      ; 2       ;
; SCSI_SM:u_SCSI_SM|CDREQ_                                                               ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~4                              ; 2       ;
; CPU_SM:u_CPU_SM|FLUSHFIFO                                                              ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~2                              ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[58]~12                                 ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[26]                                    ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBRIDGEIN_d~0                          ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~0                              ; 2       ;
; registers:u_registers|registers_istr:u_registers_istr|INT                              ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                                            ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[1]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[2]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[3]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[4]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[5]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[6]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[7]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[0]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[1]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[2]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[3]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[4]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[5]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[6]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[7]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[0]        ; 2       ;
; _DREQ                                                                                  ; 1       ;
; _BG                                                                                    ; 1       ;
; SCLK                                                                                   ; 1       ;
; _RST                                                                                   ; 1       ;
; _BGACK_IO~0                                                                            ; 1       ;
; DATA_IO[15]~15                                                                         ; 1       ;
; DATA_IO[14]~14                                                                         ; 1       ;
; DATA_IO[13]~13                                                                         ; 1       ;
; DATA_IO[12]~12                                                                         ; 1       ;
; DATA_IO[11]~11                                                                         ; 1       ;
; DATA_IO[10]~10                                                                         ; 1       ;
; DATA_IO[9]~9                                                                           ; 1       ;
; DATA_IO[8]~8                                                                           ; 1       ;
; _DS_IO~0                                                                               ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]~0                      ; 1       ;
; DS_O_~0                                                                                ; 1       ;
; AS_O_~0                                                                                ; 1       ;
; CPU_SM:u_CPU_SM|BGRANT_~0                                                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~6                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLHW_d~1                               ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector23~0                   ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector29~0                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~4                               ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~3                               ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~2                               ; 1       ;
; CPU_SM:u_CPU_SM|PLHW                                                                   ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]~3                                ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]~2                                ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]~1                                ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]~0                                ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]~3                                 ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]~2                                 ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]~1                                 ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]~0                                 ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector27~0                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEL_d~0                               ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBRIDGEIN_d                            ; 1       ;
; CPU_SM:u_CPU_SM|PLLW                                                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~1                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~0                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_Y~0                          ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_F~1                          ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_P~0                          ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|FF~0                             ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|FE~0                             ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~2                   ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~1                   ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~0                   ; 1       ;
; registers:u_registers|registers_term:u_registers_term|Add0~0                           ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~2                                ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~4                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~3                                ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~2                                ; 1       ;
; datapath:u_datapath|FIFO_ID[31]~39                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[15]~38                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[15]~37                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[23]~36                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[7]~35                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[7]~8                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[30]~34                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[14]~33                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[14]~32                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[22]~31                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[6]~30                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[6]~7                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[29]~29                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[13]~28                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[13]~27                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[21]~26                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[5]~25                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[5]~6                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[28]~24                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[12]~23                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[12]~22                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[20]~21                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[4]~20                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[4]~5                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[27]~19                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[11]~18                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[11]~17                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[19]~16                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[3]~15                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[3]~4                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[26]~14                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[10]~13                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[10]~12                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[18]~11                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[2]~10                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[2]~3                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[25]~9                                                      ; 1       ;
; datapath:u_datapath|FIFO_ID[9]~8                                                       ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[9]~7                                                       ; 1       ;
; datapath:u_datapath|FIFO_ID[17]~6                                                      ; 1       ;
; datapath:u_datapath|FIFO_ID[1]~5                                                       ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[1]~2                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[24]~4                                                      ; 1       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS                                  ; 1       ;
; datapath:u_datapath|FIFO_ID[8]~3                                                       ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[8]~2                                                       ; 1       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS                                  ; 1       ;
; datapath:u_datapath|FIFO_ID[16]~1                                                      ; 1       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS                                  ; 1       ;
; datapath:u_datapath|FIFO_ID[0]~0                                                       ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[0]~0                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]                        ; 1       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS                                  ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|WideOr22                       ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector28~0                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_d~1                               ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_Z~0                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~15                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~14                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~13                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~12                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~11                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~10                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~9                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~8                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~7                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~6                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~5                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~4                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~3                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~2                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~1                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~3                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~2                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~1                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_X~0                             ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~0                       ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_F                            ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_P                            ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|FF                               ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector26~0                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~3                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~1                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~0                             ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|FE                               ; 1       ;
; SCSI_SM:u_SCSI_SM|nLS2CPU~0                                                            ; 1       ;
; registers:u_registers|registers_term:u_registers_term|REG_DSK_~0                       ; 1       ;
; CPU_SM:u_CPU_SM|PDS                                                                    ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector19~0                   ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector11~0                   ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22                  ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|RIFIFO~0                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DECFIFO_d~0                            ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~2                            ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                                   ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|RDFIFO~0                       ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~6                      ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~5                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nSTOPFLUSH_d~1                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[0]~26                                  ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]~6                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]~5                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]~4                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]~3                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]~2                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]~1                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]~0                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~7                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~6                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~5                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~4                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~3                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~2                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~0                               ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|INCBO                          ; 1       ;
; registers:u_registers|A1~0                                                             ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~30                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~29                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~28                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~26                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~25                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~24                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~22                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~21                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~20                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~18                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~17                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~16                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~14                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~13                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~12                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~10                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~9                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~8                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~6                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~5                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~4                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~2                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~1                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~0                   ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[31]~40                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[30]~39                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[29]~38                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[28]~37                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[27]~36                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[26]~35                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[25]~34                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[24]~33                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[23]~32                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[22]~31                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[21]~30                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[20]~29                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[19]~28                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[18]~27                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[17]~26                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[16]~25                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~24                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[14]~23                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[13]~22                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[12]~21                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[11]~20                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[10]~19                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[9]~18                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[8]~17                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[8]~16                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[7]~15                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[6]~14                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[5]~13                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[4]~12                       ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[4]~11                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[3]~10                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~9                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~8                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~7                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~6                        ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~5                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[0]~3                        ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]                      ; 1       ;
; AS_O_                                                                                  ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector7~0                    ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector1~3                    ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector1~2                    ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|always1~2                      ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector1~1                    ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector1~0                    ; 1       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o~1                                                           ; 1       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o~0                                                           ; 1       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                             ; 1       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_o~0                                                           ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                             ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector12~0                   ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|Equal2~2                           ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|Equal2~1                           ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|Equal2~0                           ; 1       ;
; registers:u_registers|FLUSHFIFO~0                                                      ; 1       ;
; CPU_SM:u_CPU_SM|STOPFLUSH                                                              ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~1                             ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~4                        ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~3                        ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~2                        ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0~0                                           ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1~1                                           ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1~0                                           ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~9                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~8                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~7                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~6                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~5                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~4                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~3                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~2                                          ; 1       ;
; CPU_SM:u_CPU_SM|aCYCLEDONE_~1                                                          ; 1       ;
; CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~9                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~8                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~7                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~6                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~5                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~4                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|p3a~0                                                ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~3                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~2                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~1                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~9                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~8                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~7                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~6                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~5                                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[21]~25                                 ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~4                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~3                                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~3                                     ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~2                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~1                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~0                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~7                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~6                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~5                                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~3                              ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~3                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~2                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~1                                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[27]~22                                 ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1c~2                                                ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~1                                                ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~5                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1c~1                                                ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~4                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~2                                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[60]~18                                 ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[43]~17                                 ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~1                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~0                                          ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]~3                      ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]~2                      ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector24~0                   ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~1                   ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]~1                      ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|WideOr30                       ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|WideOr30~0                     ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector0~3                    ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~5                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~6                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~1                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~5                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~4                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~3                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~2                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~1                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~0                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BGACK_d~2                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BGACK_d~1                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BGACK_d~0                              ; 1       ;
; datapath:u_datapath|DOEL_~0                                                            ; 1       ;
; _LED_WR~0                                                                              ; 1       ;
; _LED_RD~0                                                                              ; 1       ;
; _IOW~0                                                                                 ; 1       ;
; SCSI_SM:u_SCSI_SM|WE_o                                                                 ; 1       ;
; _IOR~0                                                                                 ; 1       ;
; CPU_SM:u_CPU_SM|BREQ                                                                   ; 1       ;
; _SIZ1~0                                                                                ; 1       ;
; CPU_SM:u_CPU_SM|SIZE1                                                                  ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_O_                           ; 1       ;
+----------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+-----------------+-----------------+
; Name                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+-----------------+-----------------+
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64   ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None ; M4K_X11_Y7 ; Old data             ; Don't care      ; Don't care      ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64   ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None ; M4K_X11_Y5 ; Old data             ; Don't care      ; Don't care      ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64   ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None ; M4K_X11_Y8 ; Old data             ; Don't care      ; Don't care      ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64   ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None ; M4K_X11_Y6 ; Old data             ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 807 / 15,666 ( 5 % )   ;
; C16 interconnects           ; 37 / 812 ( 5 % )       ;
; C4 interconnects            ; 440 / 11,424 ( 4 % )   ;
; Direct links                ; 106 / 15,666 ( < 1 % ) ;
; Global clocks               ; 4 / 8 ( 50 % )         ;
; Local interconnects         ; 190 / 4,608 ( 4 % )    ;
; R24 interconnects           ; 53 / 652 ( 8 % )       ;
; R4 interconnects            ; 505 / 13,328 ( 4 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.08) ; Number of LABs  (Total = 37) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 3                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 3                            ;
; 16                                          ; 18                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.62) ; Number of LABs  (Total = 37) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 18                           ;
; 1 Clock enable                     ; 8                            ;
; 2 Async. clears                    ; 4                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 13                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.59) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 4                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 6                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 3                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.73) ; Number of LABs  (Total = 37) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 1                            ;
; 3                                               ; 3                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 0                            ;
; 8                                               ; 2                            ;
; 9                                               ; 2                            ;
; 10                                              ; 4                            ;
; 11                                              ; 2                            ;
; 12                                              ; 5                            ;
; 13                                              ; 5                            ;
; 14                                              ; 2                            ;
; 15                                              ; 2                            ;
; 16                                              ; 2                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.14) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 3                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP2C5T144C8 for design "RESDMAC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 45 degrees (5000 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 90 degrees (10000 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 135 degrees (15000 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 45.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000         sclk
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[0]
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[1]
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[2]
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node SCLK (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.22 seconds.
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 5369 megabytes
    Info: Processing ended: Sun Aug 27 14:19:49 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.smsg.


+---------------------------------------------------------------+
; Assembler Summary                                             ;
+-----------------------+---------------------------------------+
; Assembler Status      ; Successful - Sun Aug 27 14:19:51 2023 ;
; Revision Name         ; RESDMAC                               ;
; Top-level Entity Name ; RESDMAC                               ;
; Family                ; Cyclone II                            ;
; Device                ; EP2C5T144C8                           ;
+-----------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Assembler Settings                                                                                     ;
+-----------------------------------------------------------------------------+----------+---------------+
; Option                                                                      ; Setting  ; Default Value ;
+-----------------------------------------------------------------------------+----------+---------------+
; Use smart compilation                                                       ; On       ; Off           ;
; Configuration device                                                        ; Epcs4    ; Auto          ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation  ; On       ; On            ;
; Enable compact report table                                                 ; Off      ; Off           ;
; Generate compressed bitstreams                                              ; On       ; On            ;
; Compression mode                                                            ; Off      ; Off           ;
; Clock source for configuration device                                       ; Internal ; Internal      ;
; Clock frequency of the configuration device                                 ; 10 MHZ   ; 10 MHz        ;
; Divide clock frequency by                                                   ; 1        ; 1             ;
; Auto user code                                                              ; On       ; On            ;
; Use configuration device                                                    ; On       ; On            ;
; Configuration device auto user code                                         ; Off      ; Off           ;
; Generate Tabular Text File (.ttf) For Target Device                         ; Off      ; Off           ;
; Generate Raw Binary File (.rbf) For Target Device                           ; Off      ; Off           ;
; Generate Hexadecimal (Intel-Format) Output File (.hexout) for Target Device ; Off      ; Off           ;
; Hexadecimal Output File start address                                       ; 0        ; 0             ;
; Hexadecimal Output File count direction                                     ; Up       ; Up            ;
; Release clears before tri-states                                            ; Off      ; Off           ;
; Auto-restart configuration after error                                      ; On       ; On            ;
; Maintain Compatibility with All Cyclone II M4K Versions                     ; On       ; On            ;
; Generate Serial Vector Format File (.svf) for Target Device                 ; Off      ; Off           ;
; Generate a JEDEC STAPL Format File (.jam) for Target Device                 ; Off      ; Off           ;
; Generate a compressed Jam STAPL Byte Code 2.0 File (.jbc) for Target Device ; Off      ; Off           ;
; Generate a compressed Jam STAPL Byte Code 2.0 File (.jbc) for Target Device ; On       ; On            ;
+-----------------------------------------------------------------------------+----------+---------------+


+-------------------------------------------------------------------+
; Assembler Generated Files                                         ;
+-------------------------------------------------------------------+
; File Name                                                         ;
+-------------------------------------------------------------------+
; C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.sof ;
; C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.pof ;
+-------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Assembler Device Options: C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.sof ;
+----------------+----------------------------------------------------------------------------+
; Option         ; Setting                                                                    ;
+----------------+----------------------------------------------------------------------------+
; Device         ; EP2C5T144C8                                                                ;
; JTAG usercode  ; 0x000CF103                                                                 ;
; Checksum       ; 0x000CF103                                                                 ;
+----------------+----------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Assembler Device Options: C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.pof ;
+--------------------+------------------------------------------------------------------------+
; Option             ; Setting                                                                ;
+--------------------+------------------------------------------------------------------------+
; Device             ; EPCS4                                                                  ;
; JTAG usercode      ; 0x00000000                                                             ;
; Checksum           ; 0x07470AF2                                                             ;
; Compression Ratio  ; 2                                                                      ;
+--------------------+------------------------------------------------------------------------+


+--------------------+
; Assembler Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Assembler
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 27 14:19:50 2023
Info: Command: quartus_asm --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
Info (115031): Writing out detailed assembly data for power analysis
Info (115030): Assembler is generating device programming files
Info: Quartus II 64-Bit Assembler was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4582 megabytes
    Info: Processing ended: Sun Aug 27 14:19:51 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RESDMAC                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RESDMAC.sdc   ; OK     ; Sun Aug 27 14:19:52 2023 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; Clock Name                                  ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                        ; Targets                                         ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+
; sclk                                        ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                               ; { SCLK }                                        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz  ; 5.000  ; 25.000 ; 50.00      ; 1         ; 1           ; 45.0  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[0] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Generated ; 40.000 ; 25.0 MHz  ; 10.000 ; 30.000 ; 50.00      ; 1         ; 1           ; 90.0  ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[1] } ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Generated ; 40.000 ; 25.0 MHz  ; 15.000 ; 35.000 ; 50.00      ; 1         ; 1           ; 135.0 ;        ;           ;            ; false    ; sclk   ; u_PLL|APLL_inst|altpll_component|pll|inclk[0] ; { u_PLL|APLL_inst|altpll_component|pll|clk[2] } ;
+---------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                           ;
+------------+-----------------+---------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note ;
+------------+-----------------+---------------------------------------------+------+
; 103.48 MHz ; 103.48 MHz      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;      ;
; 130.55 MHz ; 130.55 MHz      ; sclk                                        ;      ;
; 262.12 MHz ; 262.12 MHz      ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;      ;
; 331.79 MHz ; 331.79 MHz      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+---------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow Model Setup Summary                                            ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1.028 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 2.347 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 4.651 ; 0.000         ;
; sclk                                        ; 4.876 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+---------------------------------------------------------------------+
; Slow Model Hold Summary                                             ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.499 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.499 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.499 ; 0.000         ;
; sclk                                        ; 2.943 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Slow Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 9.818  ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 21.668 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 27.248 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 12.085 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 16.338 ; 0.000         ;
; sclk                                        ; 29.813 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 16.933 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 18.758 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 18.758 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 1.028  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; registers:u_registers|registers_istr:u_registers_istr|FE              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 5.000        ; -2.651     ; 1.361      ;
; 1.119  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; registers:u_registers|registers_istr:u_registers_istr|FF              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 5.000        ; -2.651     ; 1.270      ;
; 13.321 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 15.000       ; -0.017     ; 1.702      ;
; 18.493 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.547      ;
; 18.575 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.465      ;
; 18.965 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 1.075      ;
; 37.200 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.840      ;
; 37.303 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.737      ;
; 37.470 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.570      ;
; 37.718 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.322      ;
; 37.782 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.258      ;
; 37.905 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 2.135      ;
; 38.173 ; registers:u_registers|registers_istr:u_registers_istr|FF              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 1.861      ;
; 38.179 ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.006     ; 1.855      ;
; 38.490 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.550      ;
; 38.843 ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.197      ;
; 38.990 ; registers:u_registers|registers_istr:u_registers_istr|FE              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.050      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|A1                                              ; registers:u_registers|A1                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|FLUSHFIFO                                       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
; 39.235 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.805      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                            ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 2.347 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 2.688      ;
; 2.347 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 2.688      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.534 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.505      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.588 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 2.451      ;
; 2.684 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.347      ;
; 2.685 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.346      ;
; 2.685 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.346      ;
; 2.685 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.346      ;
; 2.686 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.345      ;
; 2.719 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.312      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.722 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 2.309      ;
; 2.743 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.299      ;
; 2.743 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.299      ;
; 2.752 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.290      ;
; 2.756 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.011      ; 2.295      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.759 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 2.283      ;
; 2.873 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.011      ; 2.178      ;
; 3.053 ; SCSI_SM:u_SCSI_SM|INCBO_o                                                                                ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.987      ;
; 3.058 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 1.973      ;
; 3.164 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.009     ; 1.867      ;
; 3.190 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.852      ;
; 3.191 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.851      ;
; 3.191 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.851      ;
; 3.192 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.850      ;
; 3.193 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.849      ;
; 3.220 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.822      ;
; 3.266 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.776      ;
; 3.270 ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.772      ;
; 3.273 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.002      ; 1.769      ;
; 3.419 ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.621      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.473 ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.567      ;
; 3.476 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.564      ;
; 3.479 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.561      ;
; 3.479 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.561      ;
; 3.480 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.560      ;
; 3.480 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.560      ;
; 3.480 ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.560      ;
; 3.482 ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.558      ;
; 3.483 ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.557      ;
; 3.487 ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.553      ;
; 3.488 ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.552      ;
; 3.488 ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.552      ;
; 3.489 ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.551      ;
; 3.514 ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.526      ;
; 3.516 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19                                    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.524      ;
; 3.557 ; SCSI_SM:u_SCSI_SM|INCBO_o                                                                                ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.483      ;
; 3.654 ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.384      ;
; 3.654 ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.384      ;
; 3.657 ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.381      ;
; 3.669 ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.371      ;
; 3.678 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6                                     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.360      ;
; 3.749 ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.289      ;
; 3.749 ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.289      ;
; 3.750 ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.288      ;
; 3.985 ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 1.055      ;
; 6.370 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.790     ; 5.880      ;
; 6.370 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.790     ; 5.880      ;
; 6.370 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.790     ; 5.880      ;
; 6.406 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.808     ; 5.826      ;
; 6.406 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.808     ; 5.826      ;
; 6.406 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -2.808     ; 5.826      ;
+-------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 4.651  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.658     ; 2.731      ;
; 4.651  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.658     ; 2.731      ;
; 4.651  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.658     ; 2.731      ;
; 4.651  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.658     ; 2.731      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.036  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.655     ; 2.349      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 5.132  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -2.654     ; 2.254      ;
; 17.101 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.015     ; 7.924      ;
; 17.379 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.015     ; 7.646      ;
; 17.759 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.020      ; 7.301      ;
; 17.834 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.005      ; 7.211      ;
; 17.980 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 7.074      ;
; 18.069 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.020      ; 6.991      ;
; 18.098 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.012     ; 6.930      ;
; 18.518 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.012     ; 6.510      ;
; 18.532 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 6.525      ;
; 18.536 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 6.518      ;
; 18.565 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 6.491      ;
; 18.601 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PAS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.646     ; 8.793      ;
; 18.640 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 6.403      ;
; 18.716 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 6.338      ;
; 19.013 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 6.021      ;
; 19.078 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 5.979      ;
; 19.121 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 5.935      ;
; 19.196 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 5.847      ;
; 19.252 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 5.782      ;
; 19.320 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 5.736      ;
; 19.410 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 5.629      ;
; 19.433 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 5.601      ;
; 19.448 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 5.589      ;
; 19.540 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 5.514      ;
; 19.672 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 5.362      ;
; 19.675 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 5.382      ;
; 19.688 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 5.351      ;
; 19.759 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.004     ; 5.277      ;
; 19.868 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 5.169      ;
; 19.928 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 5.095      ;
; 19.997 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 5.060      ;
; 20.055 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 7.348      ;
; 20.122 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 4.912      ;
; 20.131 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.631     ; 7.278      ;
; 20.167 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[3]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 7.236      ;
; 20.179 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.004     ; 4.857      ;
; 20.206 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|PAS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.646     ; 7.188      ;
; 20.231 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 4.826      ;
; 20.259 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 4.775      ;
; 20.304 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 4.736      ;
; 20.311 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.012     ; 4.717      ;
; 20.315 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 4.725      ;
; 20.350 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 4.673      ;
; 20.441 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.631     ; 6.968      ;
; 20.480 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 4.560      ;
; 20.480 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.008      ; 4.568      ;
; 20.491 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 4.549      ;
; 20.542 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 4.492      ;
; 20.606 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 4.428      ;
; 20.646 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 4.377      ;
; 20.700 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 4.323      ;
; 20.731 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.012     ; 4.297      ;
; 20.752 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.635     ; 6.653      ;
; 20.755 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.015     ; 4.270      ;
; 20.766 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.015     ; 4.259      ;
; 20.774 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.008      ; 4.274      ;
; 20.827 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[2]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.648     ; 6.565      ;
; 20.862 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.635     ; 6.543      ;
; 20.900 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 4.154      ;
; 20.904 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.634     ; 6.502      ;
; 20.908 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.632     ; 6.500      ;
; 20.910 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PDS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.632     ; 6.498      ;
; 20.948 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.007      ; 4.099      ;
; 21.015 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[3]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 6.388      ;
; 21.026 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.007      ; 4.021      ;
; 21.066 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 3.957      ;
; 21.082 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.008      ; 3.966      ;
; 21.088 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 6.315      ;
; 21.120 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.017     ; 3.903      ;
; 21.456 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.634     ; 5.950      ;
; 21.535 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 3.522      ;
; 21.546 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 3.498      ;
; 21.590 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 3.449      ;
; 21.605 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 3.429      ;
; 21.627 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|DIEH                                                  ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 5.776      ;
; 21.841 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 3.216      ;
; 21.846 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.017      ; 3.211      ;
; 21.847 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.656     ; 5.537      ;
; 21.862 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.634     ; 5.544      ;
; 21.919 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.644     ; 5.477      ;
; 21.920 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.644     ; 5.476      ;
; 21.930 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.006     ; 3.104      ;
; 21.937 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 3.102      ;
; 22.621 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PLHW                                                  ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -2.637     ; 4.782      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sclk'                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                  ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 4.876  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.646      ; 2.810      ;
; 4.929  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.760      ;
; 5.016  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.644      ; 2.668      ;
; 5.016  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.644      ; 2.668      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.030  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.638      ; 2.648      ;
; 5.047  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.646      ; 2.639      ;
; 5.134  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.555      ;
; 5.184  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.505      ;
; 5.190  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.499      ;
; 5.210  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.646      ; 2.476      ;
; 5.212  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.648      ; 2.476      ;
; 5.218  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.646      ; 2.468      ;
; 5.233  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.456      ;
; 5.274  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.415      ;
; 5.369  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.320      ;
; 5.398  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.291      ;
; 5.403  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.648      ; 2.285      ;
; 5.416  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.273      ;
; 5.560  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.129      ;
; 5.585  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.104      ;
; 5.608  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.081      ;
; 5.677  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 2.012      ;
; 5.827  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.648      ; 1.861      ;
; 5.848  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 1.841      ;
; 5.926  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 1.763      ;
; 6.611  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 2.649      ; 1.078      ;
; 8.961  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.738      ; 3.731      ;
; 9.049  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.739      ; 3.644      ;
; 9.258  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.739      ; 3.435      ;
; 9.461  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.738      ; 3.231      ;
; 9.635  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.738      ; 3.057      ;
; 9.676  ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.739      ; 3.017      ;
; 10.046 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.742      ; 2.650      ;
; 10.053 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.742      ; 2.643      ;
; 10.204 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.732      ; 2.482      ;
; 10.212 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.732      ; 2.474      ;
; 10.231 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.733      ; 2.456      ;
; 10.242 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.733      ; 2.445      ;
; 10.524 ; CPU_SM:u_CPU_SM|PAS                                              ; AS_O_                                                                                                    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.663      ; 2.179      ;
; 10.589 ; CPU_SM:u_CPU_SM|PLHW                                             ; LHW                                                                                                      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.654      ; 2.105      ;
; 10.600 ; CPU_SM:u_CPU_SM|PLLW                                             ; LLW                                                                                                      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.649      ; 2.089      ;
; 10.614 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.732      ; 2.072      ;
; 10.618 ; CPU_SM:u_CPU_SM|PDS                                              ; DS_O_                                                                                                    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.649      ; 2.071      ;
; 10.627 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.736      ; 2.063      ;
; 10.630 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.736      ; 2.060      ;
; 10.646 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.733      ; 2.041      ;
; 16.170 ; LLW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; sclk                                        ; sclk        ; 20.000       ; 0.085      ; 3.869      ;
; 16.300 ; LHW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.093      ; 3.747      ;
; 16.417 ; LLW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.079      ; 3.616      ;
; 16.757 ; LHW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.097      ; 3.294      ;
; 23.206 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.747      ; 4.495      ;
; 23.358 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.747      ; 4.343      ;
; 23.468 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.755      ; 4.241      ;
; 23.502 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.741      ; 4.193      ;
; 23.923 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.759      ; 3.790      ;
; 23.949 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.755      ; 3.760      ;
; 23.982 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.741      ; 3.713      ;
; 24.405 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.759      ; 3.308      ;
; 24.820 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.732      ; 7.866      ;
; 24.969 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.747      ; 2.732      ;
; 24.987 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.759      ; 2.726      ;
; 24.997 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.747      ; 2.704      ;
; 24.997 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.747      ; 2.704      ;
; 25.010 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.759      ; 2.703      ;
; 25.027 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.741      ; 2.668      ;
; 25.035 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.739      ; 7.658      ;
; 25.051 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.802      ; 2.705      ;
; 25.250 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.738      ; 7.442      ;
; 25.333 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.741      ; 2.362      ;
; 25.361 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.738      ; 7.331      ;
; 25.361 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.741      ; 2.334      ;
; 25.412 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.755      ; 2.297      ;
; 25.419 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.755      ; 2.290      ;
; 25.447 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.784      ; 2.291      ;
; 25.451 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.798      ; 2.301      ;
; 25.453 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.798      ; 2.299      ;
; 25.454 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.755      ; 2.255      ;
; 25.461 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.784      ; 2.277      ;
; 25.465 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.745      ; 7.234      ;
; 25.476 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.798      ; 2.276      ;
; 25.480 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.784      ; 2.258      ;
; 25.483 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.790      ; 2.261      ;
; 25.484 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.790      ; 2.260      ;
; 25.493 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.790      ; 2.251      ;
; 25.569 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.738      ; 7.123      ;
; 25.576 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.745      ; 7.123      ;
; 25.689 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.732      ; 6.997      ;
; 25.748 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.738      ; 6.944      ;
; 25.784 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.745      ; 6.915      ;
; 25.810 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.732      ; 6.876      ;
; 25.810 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.732      ; 6.876      ;
; 25.874 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.759      ; 1.839      ;
; 25.887 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 2.802      ; 1.869      ;
; 25.904 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.739      ; 6.789      ;
; 25.919 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 2.738      ; 6.773      ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499  ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|FLUSHFIFO                                       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|A1                                              ; registers:u_registers|A1                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.744  ; registers:u_registers|registers_istr:u_registers_istr|FE              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.891  ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.197      ;
; 1.244  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.550      ;
; 1.555  ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.855      ;
; 1.561  ; registers:u_registers|registers_istr:u_registers_istr|FF              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.861      ;
; 1.829  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.135      ;
; 1.952  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.258      ;
; 2.016  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.322      ;
; 2.264  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.570      ;
; 2.431  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.737      ;
; 2.534  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.840      ;
; 20.769 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.075      ;
; 21.159 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.465      ;
; 21.241 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 1.547      ;
; 26.413 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -25.000      ; -0.017     ; 1.702      ;
; 38.615 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; registers:u_registers|registers_istr:u_registers_istr|FF              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -35.000      ; -2.651     ; 1.270      ;
; 38.706 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; registers:u_registers|registers_istr:u_registers_istr|FE              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -35.000      ; -2.651     ; 1.361      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.752 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.058      ;
; 0.756 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.063      ;
; 0.778 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.084      ;
; 0.784 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.090      ;
; 0.790 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.096      ;
; 0.869 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.175      ;
; 0.890 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.196      ;
; 0.909 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.215      ;
; 0.913 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.219      ;
; 0.918 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.224      ;
; 0.926 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.232      ;
; 0.939 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.245      ;
; 0.957 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.264      ;
; 0.970 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.274      ;
; 1.028 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.335      ;
; 1.073 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.379      ;
; 1.073 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.379      ;
; 1.075 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.381      ;
; 1.082 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.388      ;
; 1.088 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.394      ;
; 1.182 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.488      ;
; 1.190 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.496      ;
; 1.193 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.499      ;
; 1.220 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.526      ;
; 1.230 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.536      ;
; 1.232 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.538      ;
; 1.234 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.540      ;
; 1.236 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.544      ;
; 1.334 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.640      ;
; 1.340 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.646      ;
; 1.394 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.700      ;
; 1.425 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.723      ;
; 1.427 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 1.725      ;
; 1.481 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.786      ;
; 1.485 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.790      ;
; 1.533 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.839      ;
; 1.534 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.840      ;
; 1.535 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.841      ;
; 1.554 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.860      ;
; 1.568 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.874      ;
; 1.667 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.972      ;
; 1.678 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.984      ;
; 1.705 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.011      ;
; 1.711 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.017      ;
; 1.757 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.063      ;
; 1.802 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.108      ;
; 1.806 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 2.099      ;
; 1.837 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.142      ;
; 1.858 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.168      ;
; 1.860 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.170      ;
; 1.912 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.217      ;
; 1.973 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.279      ;
; 1.991 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.299      ;
; 1.994 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 2.293      ;
; 1.997 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 2.305      ;
; 2.000 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.305      ;
; 2.075 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.381      ;
; 2.080 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.380      ;
; 2.131 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.427      ;
; 2.132 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.438      ;
; 2.178 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.483      ;
; 2.186 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.492      ;
; 2.202 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.508      ;
; 2.211 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.517      ;
; 2.211 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.516      ;
; 2.220 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.525      ;
; 2.221 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.526      ;
; 2.241 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.547      ;
; 2.265 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.571      ;
; 2.281 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.590      ;
; 2.293 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 2.586      ;
; 2.336 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.640      ;
; 2.344 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.654      ;
; 2.382 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.686      ;
; 2.412 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.725      ;
; 2.412 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 2.725      ;
; 2.429 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.734      ;
; 2.459 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.759      ;
; 2.478 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.784      ;
; 2.492 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.797      ;
; 2.492 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.798      ;
; 2.493 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.798      ;
; 2.500 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.805      ;
; 2.500 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 2.805      ;
; 2.500 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.810      ;
; 2.503 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.809      ;
; 2.565 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 2.858      ;
; 2.572 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.883      ;
; 2.573 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.877      ;
; 2.578 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.881      ;
; 2.617 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 2.920      ;
; 2.619 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 2.931      ;
; 2.666 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.970      ;
; 2.668 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 2.972      ;
; 2.739 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.053      ;
; 2.742 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 3.049      ;
; 2.766 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.080      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.499 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.742 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.048      ;
; 0.780 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.086      ;
; 0.951 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.257      ;
; 1.043 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 1.351      ;
; 1.044 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.351      ;
; 1.164 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.470      ;
; 1.175 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.481      ;
; 1.183 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.489      ;
; 1.218 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.526      ;
; 1.238 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.544      ;
; 1.380 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.689      ;
; 1.388 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 1.693      ;
; 1.400 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 1.704      ;
; 1.423 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.732      ;
; 1.430 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 1.739      ;
; 1.466 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 1.771      ;
; 1.489 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.796      ;
; 1.493 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.800      ;
; 1.504 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 1.809      ;
; 1.534 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.840      ;
; 1.573 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.003     ; 1.876      ;
; 1.589 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.003     ; 1.892      ;
; 1.752 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.058      ;
; 1.861 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.003     ; 2.164      ;
; 1.868 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.174      ;
; 1.874 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.003      ; 2.183      ;
; 1.876 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.003     ; 2.179      ;
; 1.922 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.228      ;
; 1.926 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.232      ;
; 2.169 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.475      ;
; 2.174 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.480      ;
; 2.495 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.801      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.869 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.175      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 2.918 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.224      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.061 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.367      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.109 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.415      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.203 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.509      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.244 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.550      ;
; 3.294 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.600      ;
; 3.294 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.600      ;
; 3.294 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.600      ;
; 3.294 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.600      ;
; 3.294 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 3.600      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sclk'                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 2.943  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.019     ; 3.191      ;
; 10.430 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 3.462      ;
; 10.431 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 3.463      ;
; 10.857 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 3.870      ;
; 10.887 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 3.900      ;
; 10.892 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 3.905      ;
; 10.916 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 3.929      ;
; 10.940 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 3.972      ;
; 10.945 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 3.981      ;
; 10.949 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 3.981      ;
; 10.950 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 3.968      ;
; 10.952 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 3.976      ;
; 10.952 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 3.988      ;
; 10.955 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 3.973      ;
; 10.967 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 3.985      ;
; 10.992 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.016      ;
; 11.017 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.041      ;
; 11.027 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.051      ;
; 11.030 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.043      ;
; 11.244 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.261      ;
; 11.252 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.269      ;
; 11.264 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.277      ;
; 11.287 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.304      ;
; 11.321 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.345      ;
; 11.346 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 4.378      ;
; 11.358 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 4.390      ;
; 11.379 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 4.415      ;
; 11.383 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 4.419      ;
; 11.423 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 4.455      ;
; 11.440 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 4.458      ;
; 11.484 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.765      ; 4.516      ;
; 11.487 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 4.523      ;
; 11.497 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.521      ;
; 11.629 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.646      ;
; 11.631 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 4.636      ;
; 11.636 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 4.641      ;
; 11.637 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 4.642      ;
; 11.649 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.662      ;
; 11.650 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.663      ;
; 11.685 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.702      ;
; 11.707 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 4.724      ;
; 11.741 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.739      ; 4.747      ;
; 11.741 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.739      ; 4.747      ;
; 11.775 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 4.811      ;
; 11.777 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 4.795      ;
; 11.789 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 4.807      ;
; 11.808 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 4.813      ;
; 11.846 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 4.864      ;
; 11.851 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 4.887      ;
; 11.860 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.884      ;
; 11.865 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.751      ; 4.883      ;
; 11.876 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.757      ; 4.900      ;
; 11.880 ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.893      ;
; 11.926 ; SCSI_SM:u_SCSI_SM|RE_o                                                                                  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.746      ; 4.939      ;
; 11.994 ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.758      ; 5.019      ;
; 12.067 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.739      ; 5.073      ;
; 12.072 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 5.089      ;
; 12.077 ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.750      ; 5.094      ;
; 12.163 ; SCSI_SM:u_SCSI_SM|RE_o                                                                                  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.758      ; 5.188      ;
; 12.189 ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.769      ; 5.225      ;
; 12.194 ; CPU_SM:u_CPU_SM|DIEL                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.732      ; 5.193      ;
; 12.194 ; CPU_SM:u_CPU_SM|DIEL                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.732      ; 5.193      ;
; 12.303 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 5.308      ;
; 12.390 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.745      ; 5.402      ;
; 12.399 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.745      ; 5.411      ;
; 12.416 ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.740      ; 5.423      ;
; 12.439 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.738      ; 5.444      ;
; 12.450 ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.754      ; 5.471      ;
; 12.454 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 2.739      ; 5.460      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sclk'                                                                                                                                                                                     ;
+-------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.818 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.636      ; 2.858      ;
; 9.921 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.642      ; 2.761      ;
; 9.921 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 2.642      ; 2.761      ;
+-------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 21.668 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 3.369      ;
; 21.668 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 3.369      ;
; 21.855 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.012      ; 3.197      ;
; 21.855 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.012      ; 3.197      ;
; 22.200 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 2.840      ;
; 22.200 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 2.840      ;
; 22.200 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 2.840      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.211 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.006      ; 2.835      ;
; 22.249 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.011      ; 2.802      ;
; 22.249 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.011      ; 2.802      ;
; 22.266 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 2.765      ;
; 22.266 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 2.765      ;
; 22.266 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 2.765      ;
; 22.287 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.752      ;
; 22.600 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.004     ; 2.436      ;
; 22.639 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 2.398      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.009      ; 2.400      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.005     ; 2.386      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.009      ; 2.400      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.005     ; 2.386      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.005     ; 2.386      ;
; 22.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.009      ; 2.400      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.651 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 2.388      ;
; 22.655 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.008      ; 2.393      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
; 23.396 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.644      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 27.248 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.012      ; 2.804      ;
; 27.287 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; -0.001     ; 2.752      ;
; 27.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.009      ; 2.400      ;
; 27.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.009      ; 2.400      ;
; 27.649 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.009      ; 2.400      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                    ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 12.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.009      ; 2.400      ;
; 12.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.009      ; 2.400      ;
; 12.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.009      ; 2.400      ;
; 12.447 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; -0.001     ; 2.752      ;
; 12.486 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.012      ; 2.804      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                               ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 16.338 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 1.644      ;
; 17.079 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.008      ; 2.393      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.083 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.388      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.009      ; 2.400      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.005     ; 2.386      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.009      ; 2.400      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.005     ; 2.386      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.005     ; 2.386      ;
; 17.085 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.009      ; 2.400      ;
; 17.095 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.003     ; 2.398      ;
; 17.134 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.004     ; 2.436      ;
; 17.447 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 2.752      ;
; 17.468 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.009     ; 2.765      ;
; 17.468 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.009     ; 2.765      ;
; 17.468 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.009     ; 2.765      ;
; 17.485 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.011      ; 2.802      ;
; 17.485 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.011      ; 2.802      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.523 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.006      ; 2.835      ;
; 17.534 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 2.840      ;
; 17.534 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 2.840      ;
; 17.534 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 2.840      ;
; 17.879 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.012      ; 3.197      ;
; 17.879 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.012      ; 3.197      ;
; 18.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.003     ; 3.369      ;
; 18.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.003     ; 3.369      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sclk'                                                                                                                                                                                       ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 29.813 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.642      ; 2.761      ;
; 29.813 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.642      ; 2.761      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
; 29.916 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 2.636      ; 2.858      ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sclk'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 16.933 ; 20.000       ; 3.067          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.933 ; 20.000       ; 3.067          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|A1                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|A1                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|FLUSHFIFO                                       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|FLUSHFIFO                                       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FE              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FE              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FF              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FF              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|A1|clk                                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|A1|clk                                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|FLUSHFIFO|clk                                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|FLUSHFIFO|clk                                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FE|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FE|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FF|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FF|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_O_|clk                               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_O_|clk                               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[0]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[0]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[5]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[5]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                            ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                            ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                             ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                             ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                                          ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                                          ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ;
; 18.758 ; 20.000       ; 1.242          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ;
; 18.758 ; 20.000       ; 1.242          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; 9.404   ; 9.404   ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; 7.940   ; 7.940   ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; 8.758   ; 8.758   ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; 8.139   ; 8.139   ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; 8.618   ; 8.618   ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; 9.404   ; 9.404   ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; 7.656   ; 7.656   ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; 6.943   ; 6.943   ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; 7.651   ; 7.651   ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 6.879   ; 6.879   ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 8.201   ; 8.201   ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 7.411   ; 7.411   ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 7.383   ; 7.383   ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 7.714   ; 7.714   ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 7.814   ; 7.814   ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 6.768   ; 6.768   ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 7.093   ; 7.093   ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; 7.496   ; 7.496   ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; 6.987   ; 6.987   ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; 7.274   ; 7.274   ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; 6.978   ; 6.978   ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; 7.772   ; 7.772   ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; 7.291   ; 7.291   ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; 7.006   ; 7.006   ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; 6.956   ; 6.956   ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 6.811   ; 6.811   ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 6.842   ; 6.842   ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 6.110   ; 6.110   ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 7.110   ; 7.110   ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 6.201   ; 6.201   ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 6.561   ; 6.561   ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 6.609   ; 6.609   ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 5.732   ; 5.732   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 8.383   ; 8.383   ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 7.458   ; 7.458   ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 8.383   ; 8.383   ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 8.293   ; 8.293   ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 8.023   ; 8.023   ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 8.326   ; 8.326   ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 8.009   ; 8.009   ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 8.249   ; 8.249   ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 7.961   ; 7.961   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 5.796   ; 5.796   ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 5.348   ; 5.348   ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 5.401   ; 5.401   ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 5.626   ; 5.626   ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 5.606   ; 5.606   ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 5.606   ; 5.606   ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 5.789   ; 5.789   ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 5.796   ; 5.796   ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 5.497   ; 5.497   ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; 6.486   ; 6.486   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 5.540   ; 5.540   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 6.359   ; 6.359   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 5.085   ; 5.085   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 5.470   ; 5.470   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 6.486   ; 6.486   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 3.723   ; 3.723   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 3.041   ; 3.041   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 3.552   ; 3.552   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 3.683   ; 3.683   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; 3.723   ; 3.723   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; 3.284   ; 3.284   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 5.397   ; 5.397   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 7.542   ; 7.542   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 4.605   ; 4.605   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 6.637   ; 6.637   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 4.617   ; 4.617   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 4.617   ; 4.617   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 3.151   ; 3.151   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -2.065  ; -2.065  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -2.065  ; -2.065  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 0.190   ; 0.190   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -1.561  ; -1.561  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 3.606   ; 3.606   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -2.637  ; -2.637  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -5.945  ; -5.945  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 3.589   ; 3.589   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 3.589   ; 3.589   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 3.314   ; 3.314   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.146  ; -2.146  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; -1.416  ; -1.416  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; -1.795  ; -1.795  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; -1.893  ; -1.893  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; -1.758  ; -1.758  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; -1.416  ; -1.416  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; -1.605  ; -1.605  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; -1.721  ; -1.721  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; -2.002  ; -2.002  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; -2.290  ; -2.290  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; -2.023  ; -2.023  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; -2.335  ; -2.335  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; -2.495  ; -2.495  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; -2.122  ; -2.122  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; -2.468  ; -2.468  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; -2.019  ; -2.019  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; -1.889  ; -1.889  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; -2.463  ; -2.463  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -3.749  ; -3.749  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; -4.695  ; -4.695  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; -3.876  ; -3.876  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; -5.150  ; -5.150  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; -5.033  ; -5.033  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -3.749  ; -3.749  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; -6.292  ; -6.292  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; -6.292  ; -6.292  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; -5.997  ; -5.997  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -3.139  ; -3.139  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -5.825  ; -5.825  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -7.175  ; -7.175  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -7.666  ; -7.666  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -4.204  ; -4.204  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -10.841 ; -10.841 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -6.085  ; -6.085  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -6.085  ; -6.085  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -7.149  ; -7.149  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -11.140 ; -11.140 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; -5.419 ; -5.419 ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; -7.627 ; -7.627 ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; -8.445 ; -8.445 ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; -7.826 ; -7.826 ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; -8.305 ; -8.305 ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; -9.091 ; -9.091 ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; -7.343 ; -7.343 ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; -6.630 ; -6.630 ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; -7.338 ; -7.338 ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; -6.566 ; -6.566 ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; -7.888 ; -7.888 ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; -7.098 ; -7.098 ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; -7.070 ; -7.070 ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; -7.401 ; -7.401 ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; -7.501 ; -7.501 ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; -6.455 ; -6.455 ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; -6.780 ; -6.780 ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; -7.183 ; -7.183 ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; -6.674 ; -6.674 ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; -6.961 ; -6.961 ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; -6.665 ; -6.665 ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; -7.459 ; -7.459 ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; -6.978 ; -6.978 ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; -6.693 ; -6.693 ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; -6.643 ; -6.643 ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; -6.498 ; -6.498 ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; -6.529 ; -6.529 ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; -5.797 ; -5.797 ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; -6.797 ; -6.797 ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; -5.888 ; -5.888 ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; -6.248 ; -6.248 ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; -6.296 ; -6.296 ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; -5.419 ; -5.419 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -5.484 ; -5.484 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -5.484 ; -5.484 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -6.714 ; -6.714 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -6.557 ; -6.557 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -6.918 ; -6.918 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -7.078 ; -7.078 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -6.689 ; -6.689 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -6.681 ; -6.681 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -6.656 ; -6.656 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -5.082 ; -5.082 ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -5.082 ; -5.082 ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -5.135 ; -5.135 ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -5.360 ; -5.360 ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -5.340 ; -5.340 ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -5.340 ; -5.340 ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -5.523 ; -5.523 ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -5.530 ; -5.530 ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -5.231 ; -5.231 ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; -2.334 ; -2.334 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; -2.334 ; -2.334 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; -3.166 ; -3.166 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; -2.605 ; -2.605 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; -2.858 ; -2.858 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; -2.757 ; -2.757 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; -2.775 ; -2.775 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; -2.775 ; -2.775 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; -3.286 ; -3.286 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; -3.417 ; -3.417 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; -3.457 ; -3.457 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; -2.234 ; -2.234 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; -3.016 ; -3.016 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; -3.133 ; -3.133 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -3.632 ; -3.632 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; -3.743 ; -3.743 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -2.885 ; -2.885 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -4.351 ; -4.351 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -2.885 ; -2.885 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 2.331  ; 2.331  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 2.331  ; 2.331  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 1.306  ; 1.306  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 1.827  ; 1.827  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 0.527  ; 0.527  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 2.903  ; 2.903  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 6.211  ; 6.211  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 0.507  ; 0.507  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 0.395  ; 0.395  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 0.507  ; 0.507  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 7.364  ; 7.364  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 2.761  ; 2.761  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 2.061  ; 2.061  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 2.159  ; 2.159  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 2.024  ; 2.024  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 1.682  ; 1.682  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 1.871  ; 1.871  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 1.987  ; 1.987  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 2.268  ; 2.268  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 2.556  ; 2.556  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 2.289  ; 2.289  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 2.601  ; 2.601  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 2.761  ; 2.761  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 2.388  ; 2.388  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 2.734  ; 2.734  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 2.285  ; 2.285  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 2.155  ; 2.155  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 2.729  ; 2.729  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 5.746  ; 5.746  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; 5.291  ; 5.291  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; 4.472  ; 4.472  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; 5.746  ; 5.746  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; 5.629  ; 5.629  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 4.345  ; 4.345  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; 6.558  ; 6.558  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 6.558  ; 6.558  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; 6.263  ; 6.263  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 6.411  ; 6.411  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 6.091  ; 6.091  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 7.441  ; 7.441  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 7.932  ; 7.932  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 4.800  ; 4.800  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 11.107 ; 11.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 7.415  ; 7.415  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 6.351  ; 6.351  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 7.415  ; 7.415  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 11.406 ; 11.406 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 19.776 ; 19.776 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 18.528 ; 18.528 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 19.399 ; 19.399 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 18.911 ; 18.911 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 19.351 ; 19.351 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 18.703 ; 18.703 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 19.776 ; 19.776 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 19.132 ; 19.132 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 19.559 ; 19.559 ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 18.916 ; 18.916 ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 19.512 ; 19.512 ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 18.970 ; 18.970 ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 19.202 ; 19.202 ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 18.599 ; 18.599 ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 19.559 ; 19.559 ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 19.462 ; 19.462 ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 19.773 ; 19.773 ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 13.352 ; 13.352 ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 13.352 ; 13.352 ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 11.460 ; 11.460 ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 10.682 ; 10.682 ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 11.837 ; 11.837 ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 11.500 ; 11.500 ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 11.415 ; 11.415 ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 11.942 ; 11.942 ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 12.197 ; 12.197 ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 12.708 ; 12.708 ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 11.348 ; 11.348 ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 11.395 ; 11.395 ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 11.900 ; 11.900 ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 11.452 ; 11.452 ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 12.014 ; 12.014 ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 12.405 ; 12.405 ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 11.932 ; 11.932 ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 10.995 ; 10.995 ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 11.647 ; 11.647 ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 14.322 ; 14.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 14.322 ; 14.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 13.646 ; 13.646 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 17.592 ; 17.592 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 14.958 ; 14.958 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 17.592 ; 17.592 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 16.227 ; 16.227 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 16.477 ; 16.477 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 15.141 ; 15.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 14.915 ; 14.915 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 15.147 ; 15.147 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 15.283 ; 15.283 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 14.097 ; 14.097 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 10.945 ; 10.945 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 13.520 ; 13.520 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 12.507 ; 12.507 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 12.439 ; 12.439 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 13.345 ; 13.345 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 12.878 ; 12.878 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 15.494 ; 15.494 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 24.555 ; 24.555 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 22.357 ; 22.357 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 24.508 ; 24.508 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 24.555 ; 24.555 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 21.213 ; 21.213 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 23.454 ; 23.454 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 22.519 ; 22.519 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 22.290 ; 22.290 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 22.523 ; 22.523 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 21.966 ; 21.966 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 20.293 ; 20.293 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 19.723 ; 19.723 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 20.619 ; 20.619 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 20.178 ; 20.178 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 20.449 ; 20.449 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 19.725 ; 19.725 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 21.217 ; 21.217 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 20.388 ; 20.388 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 20.284 ; 20.284 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 21.611 ; 21.611 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 20.784 ; 20.784 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 21.114 ; 21.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 20.277 ; 20.277 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 19.999 ; 19.999 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 20.031 ; 20.031 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 21.804 ; 21.804 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 20.755 ; 20.755 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 20.401 ; 20.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 20.384 ; 20.384 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 20.430 ; 20.430 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 20.242 ; 20.242 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 20.620 ; 20.620 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 20.936 ; 20.936 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 19.886 ; 19.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 16.040 ; 16.040 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 17.465 ; 17.465 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 22.927 ; 22.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 22.183 ; 22.183 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 22.814 ; 22.814 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 22.763 ; 22.763 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 22.533 ; 22.533 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 22.549 ; 22.549 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 22.571 ; 22.571 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 21.891 ; 21.891 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 22.231 ; 22.231 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 22.571 ; 22.571 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 22.927 ; 22.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 22.822 ; 22.822 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 22.384 ; 22.384 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 22.445 ; 22.445 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 22.354 ; 22.354 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 22.221 ; 22.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 22.445 ; 22.445 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 18.402 ; 18.402 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 15.838 ; 15.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 15.831 ; 15.831 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 16.017 ; 16.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.447 ; 16.447 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 16.347 ; 16.347 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 16.316 ; 16.316 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 18.490 ; 18.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 18.022 ; 18.022 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 17.714 ; 17.714 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 27.249 ; 27.249 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 23.194 ; 23.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 25.391 ; 25.391 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 23.956 ; 23.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 23.964 ; 23.964 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 24.763 ; 24.763 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 23.128 ; 23.128 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 27.249 ; 27.249 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 23.140 ; 23.140 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 24.997 ; 24.997 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 24.544 ; 24.544 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 24.613 ; 24.613 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 25.805 ; 25.805 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 24.155 ; 24.155 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 24.680 ; 24.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 24.944 ; 24.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 24.872 ; 24.872 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 25.177 ; 25.177 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 25.274 ; 25.274 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 25.669 ; 25.669 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 25.687 ; 25.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 25.418 ; 25.418 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 25.467 ; 25.467 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 25.583 ; 25.583 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 24.577 ; 24.577 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 24.289 ; 24.289 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 24.506 ; 24.506 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 24.490 ; 24.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 24.491 ; 24.491 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 24.870 ; 24.870 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 24.796 ; 24.796 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 29.698 ; 29.698 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 28.051 ; 28.051 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 28.774 ; 28.774 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 28.826 ; 28.826 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 28.480 ; 28.480 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 28.589 ; 28.589 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 29.680 ; 29.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 28.548 ; 28.548 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 29.484 ; 29.484 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 28.439 ; 28.439 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 28.887 ; 28.887 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 28.885 ; 28.885 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 28.331 ; 28.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 28.485 ; 28.485 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 29.463 ; 29.463 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 28.878 ; 28.878 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 29.698 ; 29.698 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 25.349 ; 25.349 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 25.349 ; 25.349 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 24.673 ; 24.673 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 16.096 ; 16.096 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 16.444 ; 16.444 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 16.565 ; 16.565 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 17.004 ; 17.004 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 16.245 ; 16.245 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 16.612 ; 16.612 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 17.797 ; 17.797 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 16.968 ; 16.968 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 18.344 ; 18.344 ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 16.832 ; 16.832 ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 16.678 ; 16.678 ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 17.063 ; 17.063 ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 16.096 ; 16.096 ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 16.508 ; 16.508 ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 17.580 ; 17.580 ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 17.298 ; 17.298 ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 18.558 ; 18.558 ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 10.682 ; 10.682 ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 13.352 ; 13.352 ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 11.460 ; 11.460 ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 10.682 ; 10.682 ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 11.837 ; 11.837 ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 11.500 ; 11.500 ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 11.415 ; 11.415 ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 11.942 ; 11.942 ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 12.197 ; 12.197 ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 12.708 ; 12.708 ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 11.348 ; 11.348 ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 11.395 ; 11.395 ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 11.900 ; 11.900 ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 11.452 ; 11.452 ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 12.014 ; 12.014 ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 12.405 ; 12.405 ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 11.932 ; 11.932 ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 10.995 ; 10.995 ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 11.647 ; 11.647 ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 13.646 ; 13.646 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 14.322 ; 14.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 13.646 ; 13.646 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 13.449 ; 13.449 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 14.958 ; 14.958 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 13.659 ; 13.659 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 16.227 ; 16.227 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 13.449 ; 13.449 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 15.141 ; 15.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 14.915 ; 14.915 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 15.147 ; 15.147 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 15.283 ; 15.283 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 14.097 ; 14.097 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 10.945 ; 10.945 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 13.520 ; 13.520 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 12.507 ; 12.507 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 12.439 ; 12.439 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 13.345 ; 13.345 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 12.878 ; 12.878 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 15.494 ; 15.494 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 19.355 ; 19.355 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 22.240 ; 22.240 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 22.697 ; 22.697 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 21.132 ; 21.132 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 20.748 ; 20.748 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 22.487 ; 22.487 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 22.406 ; 22.406 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 22.173 ; 22.173 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 22.406 ; 22.406 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 20.985 ; 20.985 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 19.995 ; 19.995 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 19.667 ; 19.667 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 20.269 ; 20.269 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 19.581 ; 19.581 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 20.392 ; 20.392 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 19.687 ; 19.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 20.319 ; 20.319 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 19.969 ; 19.969 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 19.971 ; 19.971 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 21.291 ; 21.291 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 20.363 ; 20.363 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 20.694 ; 20.694 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 19.751 ; 19.751 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 19.472 ; 19.472 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 19.502 ; 19.502 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 20.753 ; 20.753 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 20.222 ; 20.222 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 19.355 ; 19.355 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 20.331 ; 20.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 19.380 ; 19.380 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 19.752 ; 19.752 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 20.129 ; 20.129 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 19.891 ; 19.891 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 19.886 ; 19.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 16.040 ; 16.040 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 17.280 ; 17.280 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 19.721 ; 19.721 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 20.133 ; 20.133 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 20.138 ; 20.138 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 20.074 ; 20.074 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 20.338 ; 20.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 20.183 ; 20.183 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 19.938 ; 19.938 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 20.497 ; 20.497 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 19.821 ; 19.821 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 20.521 ; 20.521 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 20.251 ; 20.251 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 20.133 ; 20.133 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 20.189 ; 20.189 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 20.079 ; 20.079 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 19.721 ; 19.721 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 20.827 ; 20.827 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 20.035 ; 20.035 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 18.402 ; 18.402 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 15.838 ; 15.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 15.831 ; 15.831 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 16.017 ; 16.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.447 ; 16.447 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 16.347 ; 16.347 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 16.316 ; 16.316 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 18.490 ; 18.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 18.022 ; 18.022 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 15.938 ; 15.938 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 23.128 ; 23.128 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 23.194 ; 23.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 25.391 ; 25.391 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 23.956 ; 23.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 23.964 ; 23.964 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 24.763 ; 24.763 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 23.128 ; 23.128 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 27.249 ; 27.249 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 23.140 ; 23.140 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 24.997 ; 24.997 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 24.544 ; 24.544 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 24.613 ; 24.613 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 25.805 ; 25.805 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 24.155 ; 24.155 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 24.680 ; 24.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 24.944 ; 24.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 24.872 ; 24.872 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 25.177 ; 25.177 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 25.274 ; 25.274 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 25.669 ; 25.669 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 25.687 ; 25.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 25.418 ; 25.418 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 25.467 ; 25.467 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 25.583 ; 25.583 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 24.577 ; 24.577 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 24.289 ; 24.289 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 24.506 ; 24.506 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 24.490 ; 24.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 24.491 ; 24.491 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 24.870 ; 24.870 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 24.796 ; 24.796 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 25.815 ; 25.815 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 26.159 ; 26.159 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 26.358 ; 26.358 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 26.301 ; 26.301 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 25.964 ; 25.964 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 26.065 ; 26.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 26.694 ; 26.694 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 25.920 ; 25.920 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 28.318 ; 28.318 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 26.547 ; 26.547 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 26.471 ; 26.471 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 26.360 ; 26.360 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 25.815 ; 25.815 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 25.961 ; 25.961 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 26.477 ; 26.477 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 26.250 ; 26.250 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 28.532 ; 28.532 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 24.673 ; 24.673 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 25.349 ; 25.349 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 24.673 ; 24.673 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 18.292 ;        ;        ; 18.292 ;
; ADDR[2]     ; DATA_IO[1]  ; 18.749 ; 19.734 ; 19.734 ; 18.749 ;
; ADDR[2]     ; DATA_IO[2]  ; 18.666 ; 18.904 ; 18.904 ; 18.666 ;
; ADDR[2]     ; DATA_IO[4]  ; 18.539 ; 18.804 ; 18.804 ; 18.539 ;
; ADDR[2]     ; DATA_IO[5]  ; 18.459 ;        ;        ; 18.459 ;
; ADDR[2]     ; DATA_IO[6]  ; 18.225 ;        ;        ; 18.225 ;
; ADDR[2]     ; DATA_IO[7]  ; 18.458 ;        ;        ; 18.458 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 16.282 ; 16.282 ;        ;
; ADDR[3]     ; DATA_IO[0]  ; 18.445 ;        ;        ; 18.445 ;
; ADDR[3]     ; DATA_IO[1]  ; 22.081 ; 19.043 ; 19.043 ; 22.081 ;
; ADDR[3]     ; DATA_IO[2]  ; 21.251 ; 18.827 ; 18.827 ; 21.251 ;
; ADDR[3]     ; DATA_IO[4]  ; 21.151 ; 18.838 ; 18.838 ; 21.151 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.612 ;        ;        ; 18.612 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.378 ;        ;        ; 18.378 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.611 ;        ;        ; 18.611 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.629 ;        ;        ; 18.629 ;
; ADDR[3]     ; PD_PORT[0]  ; 16.843 ; 16.843 ; 16.843 ; 16.843 ;
; ADDR[3]     ; PD_PORT[1]  ; 17.346 ; 17.346 ; 17.346 ; 17.346 ;
; ADDR[3]     ; PD_PORT[2]  ; 17.623 ; 17.623 ; 17.623 ; 17.623 ;
; ADDR[3]     ; PD_PORT[3]  ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; ADDR[3]     ; PD_PORT[4]  ; 17.409 ; 17.409 ; 17.409 ; 17.409 ;
; ADDR[3]     ; PD_PORT[5]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[6]  ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; ADDR[3]     ; PD_PORT[7]  ; 17.198 ; 17.198 ; 17.198 ; 17.198 ;
; ADDR[3]     ; PD_PORT[8]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[9]  ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; ADDR[3]     ; PD_PORT[10] ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; ADDR[3]     ; PD_PORT[11] ; 17.043 ; 17.043 ; 17.043 ; 17.043 ;
; ADDR[3]     ; PD_PORT[12] ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; ADDR[3]     ; PD_PORT[13] ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; ADDR[3]     ; PD_PORT[14] ; 17.605 ; 17.605 ; 17.605 ; 17.605 ;
; ADDR[3]     ; PD_PORT[15] ; 17.412 ; 17.412 ; 17.412 ; 17.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 18.142 ;        ;        ; 18.142 ;
; ADDR[4]     ; DATA_IO[1]  ; 18.599 ; 20.127 ; 20.127 ; 18.599 ;
; ADDR[4]     ; DATA_IO[2]  ;        ; 19.297 ; 19.297 ;        ;
; ADDR[4]     ; DATA_IO[4]  ; 18.389 ; 19.197 ; 19.197 ; 18.389 ;
; ADDR[4]     ; DATA_IO[5]  ; 18.309 ;        ;        ; 18.309 ;
; ADDR[4]     ; DATA_IO[6]  ; 18.075 ;        ;        ; 18.075 ;
; ADDR[4]     ; DATA_IO[7]  ; 18.308 ;        ;        ; 18.308 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 16.675 ; 16.675 ;        ;
; ADDR[5]     ; DATA_IO[0]  ;        ; 18.051 ; 18.051 ;        ;
; ADDR[5]     ; DATA_IO[1]  ; 18.649 ; 21.687 ; 21.687 ; 18.649 ;
; ADDR[5]     ; DATA_IO[2]  ;        ; 20.857 ; 20.857 ;        ;
; ADDR[5]     ; DATA_IO[4]  ; 18.444 ; 20.757 ; 20.757 ; 18.444 ;
; ADDR[5]     ; DATA_IO[5]  ;        ; 18.218 ; 18.218 ;        ;
; ADDR[5]     ; DATA_IO[6]  ;        ; 17.984 ; 17.984 ;        ;
; ADDR[5]     ; DATA_IO[7]  ;        ; 18.217 ; 18.217 ;        ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 18.235 ; 18.235 ;        ;
; ADDR[6]     ; DATA_IO[0]  ;        ; 17.949 ; 17.949 ;        ;
; ADDR[6]     ; DATA_IO[1]  ; 18.547 ; 21.585 ; 21.585 ; 18.547 ;
; ADDR[6]     ; DATA_IO[2]  ;        ; 20.755 ; 20.755 ;        ;
; ADDR[6]     ; DATA_IO[4]  ; 18.342 ; 20.655 ; 20.655 ; 18.342 ;
; ADDR[6]     ; DATA_IO[5]  ;        ; 18.116 ; 18.116 ;        ;
; ADDR[6]     ; DATA_IO[6]  ;        ; 17.882 ; 17.882 ;        ;
; ADDR[6]     ; DATA_IO[7]  ;        ; 18.115 ; 18.115 ;        ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 18.133 ; 18.133 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 17.121 ;        ;        ; 17.121 ;
; DATA_IO[0]  ; PD_PORT[8]  ; 17.509 ;        ;        ; 17.509 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 17.657 ;        ;        ; 17.657 ;
; DATA_IO[1]  ; PD_PORT[9]  ; 17.770 ;        ;        ; 17.770 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.246 ;        ;        ; 18.246 ;
; DATA_IO[2]  ; PD_PORT[10] ; 18.305 ;        ;        ; 18.305 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.941 ;        ;        ; 17.941 ;
; DATA_IO[3]  ; PD_PORT[11] ; 17.792 ;        ;        ; 17.792 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 19.124 ;        ;        ; 19.124 ;
; DATA_IO[4]  ; PD_PORT[12] ; 19.020 ;        ;        ; 19.020 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 17.644 ;        ;        ; 17.644 ;
; DATA_IO[5]  ; PD_PORT[13] ; 17.427 ;        ;        ; 17.427 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 17.069 ;        ;        ; 17.069 ;
; DATA_IO[6]  ; PD_PORT[14] ; 17.399 ;        ;        ; 17.399 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 17.144 ;        ;        ; 17.144 ;
; DATA_IO[7]  ; PD_PORT[15] ; 17.358 ;        ;        ; 17.358 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.681 ;        ;        ; 17.681 ;
; DATA_IO[16] ; PD_PORT[8]  ; 18.069 ;        ;        ; 18.069 ;
; DATA_IO[17] ; PD_PORT[1]  ; 17.423 ;        ;        ; 17.423 ;
; DATA_IO[17] ; PD_PORT[9]  ; 17.536 ;        ;        ; 17.536 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.956 ;        ;        ; 17.956 ;
; DATA_IO[18] ; PD_PORT[10] ; 18.015 ;        ;        ; 18.015 ;
; DATA_IO[19] ; PD_PORT[3]  ; 18.414 ;        ;        ; 18.414 ;
; DATA_IO[19] ; PD_PORT[11] ; 18.265 ;        ;        ; 18.265 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.902 ;        ;        ; 17.902 ;
; DATA_IO[20] ; PD_PORT[12] ; 17.798 ;        ;        ; 17.798 ;
; DATA_IO[21] ; PD_PORT[5]  ; 18.142 ;        ;        ; 18.142 ;
; DATA_IO[21] ; PD_PORT[13] ; 17.925 ;        ;        ; 17.925 ;
; DATA_IO[22] ; PD_PORT[6]  ; 17.332 ;        ;        ; 17.332 ;
; DATA_IO[22] ; PD_PORT[14] ; 17.662 ;        ;        ; 17.662 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.931 ;        ;        ; 16.931 ;
; DATA_IO[23] ; PD_PORT[15] ; 17.145 ;        ;        ; 17.145 ;
; R_W_IO      ; DATA_IO[0]  ; 17.638 ; 17.387 ; 17.387 ; 17.638 ;
; R_W_IO      ; DATA_IO[1]  ; 20.579 ; 17.541 ; 17.541 ; 20.579 ;
; R_W_IO      ; DATA_IO[2]  ; 19.749 ; 17.387 ; 17.387 ; 19.749 ;
; R_W_IO      ; DATA_IO[3]  ; 17.397 ; 17.397 ; 17.397 ; 17.397 ;
; R_W_IO      ; DATA_IO[4]  ; 19.649 ; 17.732 ; 17.732 ; 19.649 ;
; R_W_IO      ; DATA_IO[5]  ; 17.805 ; 17.387 ; 17.387 ; 17.805 ;
; R_W_IO      ; DATA_IO[6]  ; 17.571 ; 17.023 ; 17.023 ; 17.571 ;
; R_W_IO      ; DATA_IO[7]  ; 17.804 ; 17.387 ; 17.387 ; 17.804 ;
; R_W_IO      ; DATA_IO[8]  ; 17.127 ; 17.023 ; 17.023 ; 17.127 ;
; R_W_IO      ; DATA_IO[9]  ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; R_W_IO      ; DATA_IO[10] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[11] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[12] ; 16.603 ; 16.603 ; 16.603 ; 16.603 ;
; R_W_IO      ; DATA_IO[13] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[14] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[15] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[16] ; 17.277 ; 17.277 ; 17.277 ; 17.277 ;
; R_W_IO      ; DATA_IO[17] ; 17.287 ; 17.287 ; 17.287 ; 17.287 ;
; R_W_IO      ; DATA_IO[18] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[19] ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; R_W_IO      ; DATA_IO[20] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[21] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[22] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[23] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[24] ; 17.615 ; 17.615 ; 17.615 ; 17.615 ;
; R_W_IO      ; DATA_IO[25] ; 17.232 ; 17.232 ; 17.232 ; 17.232 ;
; R_W_IO      ; DATA_IO[26] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[27] ; 16.989 ; 16.989 ; 16.989 ; 16.989 ;
; R_W_IO      ; DATA_IO[28] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[29] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[30] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[31] ; 17.184 ; 17.184 ; 17.184 ; 17.184 ;
; R_W_IO      ; DATA_OE_    ; 14.529 ;        ;        ; 14.529 ;
; R_W_IO      ; _LED_RD     ;        ; 13.856 ; 13.856 ;        ;
; R_W_IO      ; _LED_WR     ; 13.388 ;        ;        ; 13.388 ;
; _AS_IO      ; DATA_IO[0]  ;        ; 20.123 ; 20.123 ;        ;
; _AS_IO      ; DATA_IO[1]  ; 20.721 ; 23.759 ; 23.759 ; 20.721 ;
; _AS_IO      ; DATA_IO[2]  ;        ; 22.929 ; 22.929 ;        ;
; _AS_IO      ; DATA_IO[4]  ; 20.516 ; 22.829 ; 22.829 ; 20.516 ;
; _AS_IO      ; DATA_IO[5]  ;        ; 20.290 ; 20.290 ;        ;
; _AS_IO      ; DATA_IO[6]  ;        ; 20.056 ; 20.056 ;        ;
; _AS_IO      ; DATA_IO[7]  ;        ; 20.289 ; 20.289 ;        ;
; _AS_IO      ; DATA_IO[8]  ;        ; 20.307 ; 20.307 ;        ;
; _AS_IO      ; _LED_RD     ; 15.777 ;        ;        ; 15.777 ;
; _AS_IO      ; _LED_WR     ; 15.308 ;        ;        ; 15.308 ;
; _CS         ; DATA_IO[0]  ; 15.852 ; 19.218 ; 19.218 ; 15.852 ;
; _CS         ; DATA_IO[1]  ; 19.816 ; 22.854 ; 22.854 ; 19.816 ;
; _CS         ; DATA_IO[2]  ; 15.852 ; 22.024 ; 22.024 ; 15.852 ;
; _CS         ; DATA_IO[3]  ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; _CS         ; DATA_IO[4]  ; 19.611 ; 21.924 ; 21.924 ; 19.611 ;
; _CS         ; DATA_IO[5]  ; 15.852 ; 19.385 ; 19.385 ; 15.852 ;
; _CS         ; DATA_IO[6]  ; 15.488 ; 19.151 ; 19.151 ; 15.488 ;
; _CS         ; DATA_IO[7]  ; 15.852 ; 19.384 ; 19.384 ; 15.852 ;
; _CS         ; DATA_IO[8]  ; 15.488 ; 19.402 ; 19.402 ; 15.488 ;
; _CS         ; DATA_IO[9]  ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; _CS         ; DATA_IO[10] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[11] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[12] ; 15.068 ; 15.068 ; 15.068 ; 15.068 ;
; _CS         ; DATA_IO[13] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[14] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[15] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[16] ; 15.742 ; 15.742 ; 15.742 ; 15.742 ;
; _CS         ; DATA_IO[17] ; 15.752 ; 15.752 ; 15.752 ; 15.752 ;
; _CS         ; DATA_IO[18] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[19] ; 15.740 ; 15.740 ; 15.740 ; 15.740 ;
; _CS         ; DATA_IO[20] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[21] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[22] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[23] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[24] ; 16.080 ; 16.080 ; 16.080 ; 16.080 ;
; _CS         ; DATA_IO[25] ; 15.697 ; 15.697 ; 15.697 ; 15.697 ;
; _CS         ; DATA_IO[26] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[27] ; 15.454 ; 15.454 ; 15.454 ; 15.454 ;
; _CS         ; DATA_IO[28] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[29] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[30] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[31] ; 15.649 ; 15.649 ; 15.649 ; 15.649 ;
; _CS         ; DATA_OE_    ;        ; 12.994 ; 12.994 ;        ;
; _CS         ; _LED_RD     ; 14.872 ;        ;        ; 14.872 ;
; _CS         ; _LED_WR     ; 14.403 ;        ;        ; 14.403 ;
; _DS_IO      ; DATA_IO[0]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[1]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[2]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[3]  ; 17.075 ; 17.075 ; 17.075 ; 17.075 ;
; _DS_IO      ; DATA_IO[4]  ; 17.410 ; 17.410 ; 17.410 ; 17.410 ;
; _DS_IO      ; DATA_IO[5]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[6]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[7]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[8]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[9]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[10] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[11] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[12] ; 16.281 ; 16.281 ; 16.281 ; 16.281 ;
; _DS_IO      ; DATA_IO[13] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[14] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[15] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[16] ; 16.955 ; 16.955 ; 16.955 ; 16.955 ;
; _DS_IO      ; DATA_IO[17] ; 16.965 ; 16.965 ; 16.965 ; 16.965 ;
; _DS_IO      ; DATA_IO[18] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[19] ; 16.953 ; 16.953 ; 16.953 ; 16.953 ;
; _DS_IO      ; DATA_IO[20] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[21] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[22] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[23] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[24] ; 17.293 ; 17.293 ; 17.293 ; 17.293 ;
; _DS_IO      ; DATA_IO[25] ; 16.910 ; 16.910 ; 16.910 ; 16.910 ;
; _DS_IO      ; DATA_IO[26] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[27] ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; _DS_IO      ; DATA_IO[28] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[29] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[30] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[31] ; 16.862 ; 16.862 ; 16.862 ; 16.862 ;
; _DS_IO      ; DATA_OE_    ;        ; 14.207 ; 14.207 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 18.292 ;        ;        ; 18.292 ;
; ADDR[2]     ; DATA_IO[1]  ; 16.696 ; 19.734 ; 19.734 ; 16.696 ;
; ADDR[2]     ; DATA_IO[2]  ; 18.666 ; 18.904 ; 18.904 ; 18.666 ;
; ADDR[2]     ; DATA_IO[4]  ; 16.491 ; 18.804 ; 18.804 ; 16.491 ;
; ADDR[2]     ; DATA_IO[5]  ; 18.459 ;        ;        ; 18.459 ;
; ADDR[2]     ; DATA_IO[6]  ; 18.225 ;        ;        ; 18.225 ;
; ADDR[2]     ; DATA_IO[7]  ; 18.458 ;        ;        ; 18.458 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 16.282 ; 16.282 ;        ;
; ADDR[3]     ; DATA_IO[0]  ; 18.445 ;        ;        ; 18.445 ;
; ADDR[3]     ; DATA_IO[1]  ; 18.902 ; 19.043 ; 19.043 ; 18.902 ;
; ADDR[3]     ; DATA_IO[2]  ; 21.251 ; 18.827 ; 18.827 ; 21.251 ;
; ADDR[3]     ; DATA_IO[4]  ; 18.692 ; 18.838 ; 18.838 ; 18.692 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.612 ;        ;        ; 18.612 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.378 ;        ;        ; 18.378 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.611 ;        ;        ; 18.611 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.629 ;        ;        ; 18.629 ;
; ADDR[3]     ; PD_PORT[0]  ; 16.843 ; 16.843 ; 16.843 ; 16.843 ;
; ADDR[3]     ; PD_PORT[1]  ; 17.346 ; 17.346 ; 17.346 ; 17.346 ;
; ADDR[3]     ; PD_PORT[2]  ; 17.623 ; 17.623 ; 17.623 ; 17.623 ;
; ADDR[3]     ; PD_PORT[3]  ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; ADDR[3]     ; PD_PORT[4]  ; 17.409 ; 17.409 ; 17.409 ; 17.409 ;
; ADDR[3]     ; PD_PORT[5]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[6]  ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; ADDR[3]     ; PD_PORT[7]  ; 17.198 ; 17.198 ; 17.198 ; 17.198 ;
; ADDR[3]     ; PD_PORT[8]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[9]  ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; ADDR[3]     ; PD_PORT[10] ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; ADDR[3]     ; PD_PORT[11] ; 17.043 ; 17.043 ; 17.043 ; 17.043 ;
; ADDR[3]     ; PD_PORT[12] ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; ADDR[3]     ; PD_PORT[13] ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; ADDR[3]     ; PD_PORT[14] ; 17.605 ; 17.605 ; 17.605 ; 17.605 ;
; ADDR[3]     ; PD_PORT[15] ; 17.412 ; 17.412 ; 17.412 ; 17.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 18.142 ;        ;        ; 18.142 ;
; ADDR[4]     ; DATA_IO[1]  ; 17.089 ; 20.127 ; 20.127 ; 17.089 ;
; ADDR[4]     ; DATA_IO[2]  ;        ; 18.203 ; 18.203 ;        ;
; ADDR[4]     ; DATA_IO[4]  ; 16.884 ; 19.197 ; 19.197 ; 16.884 ;
; ADDR[4]     ; DATA_IO[5]  ; 18.309 ;        ;        ; 18.309 ;
; ADDR[4]     ; DATA_IO[6]  ; 18.075 ;        ;        ; 18.075 ;
; ADDR[4]     ; DATA_IO[7]  ; 18.308 ;        ;        ; 18.308 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 16.675 ; 16.675 ;        ;
; ADDR[5]     ; DATA_IO[0]  ;        ; 18.051 ; 18.051 ;        ;
; ADDR[5]     ; DATA_IO[1]  ; 18.649 ; 18.508 ; 18.508 ; 18.649 ;
; ADDR[5]     ; DATA_IO[2]  ;        ; 18.519 ; 18.519 ;        ;
; ADDR[5]     ; DATA_IO[4]  ; 18.444 ; 18.298 ; 18.298 ; 18.444 ;
; ADDR[5]     ; DATA_IO[5]  ;        ; 18.218 ; 18.218 ;        ;
; ADDR[5]     ; DATA_IO[6]  ;        ; 17.984 ; 17.984 ;        ;
; ADDR[5]     ; DATA_IO[7]  ;        ; 18.217 ; 18.217 ;        ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 18.235 ; 18.235 ;        ;
; ADDR[6]     ; DATA_IO[0]  ;        ; 17.949 ; 17.949 ;        ;
; ADDR[6]     ; DATA_IO[1]  ; 18.547 ; 18.406 ; 18.406 ; 18.547 ;
; ADDR[6]     ; DATA_IO[2]  ;        ; 18.418 ; 18.418 ;        ;
; ADDR[6]     ; DATA_IO[4]  ; 18.342 ; 18.196 ; 18.196 ; 18.342 ;
; ADDR[6]     ; DATA_IO[5]  ;        ; 18.116 ; 18.116 ;        ;
; ADDR[6]     ; DATA_IO[6]  ;        ; 17.882 ; 17.882 ;        ;
; ADDR[6]     ; DATA_IO[7]  ;        ; 18.115 ; 18.115 ;        ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 18.133 ; 18.133 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 17.121 ;        ;        ; 17.121 ;
; DATA_IO[0]  ; PD_PORT[8]  ; 17.509 ;        ;        ; 17.509 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 17.657 ;        ;        ; 17.657 ;
; DATA_IO[1]  ; PD_PORT[9]  ; 17.770 ;        ;        ; 17.770 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.246 ;        ;        ; 18.246 ;
; DATA_IO[2]  ; PD_PORT[10] ; 18.305 ;        ;        ; 18.305 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.941 ;        ;        ; 17.941 ;
; DATA_IO[3]  ; PD_PORT[11] ; 17.792 ;        ;        ; 17.792 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 19.124 ;        ;        ; 19.124 ;
; DATA_IO[4]  ; PD_PORT[12] ; 19.020 ;        ;        ; 19.020 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 17.644 ;        ;        ; 17.644 ;
; DATA_IO[5]  ; PD_PORT[13] ; 17.427 ;        ;        ; 17.427 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 17.069 ;        ;        ; 17.069 ;
; DATA_IO[6]  ; PD_PORT[14] ; 17.399 ;        ;        ; 17.399 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 17.144 ;        ;        ; 17.144 ;
; DATA_IO[7]  ; PD_PORT[15] ; 17.358 ;        ;        ; 17.358 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.681 ;        ;        ; 17.681 ;
; DATA_IO[16] ; PD_PORT[8]  ; 18.069 ;        ;        ; 18.069 ;
; DATA_IO[17] ; PD_PORT[1]  ; 17.423 ;        ;        ; 17.423 ;
; DATA_IO[17] ; PD_PORT[9]  ; 17.536 ;        ;        ; 17.536 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.956 ;        ;        ; 17.956 ;
; DATA_IO[18] ; PD_PORT[10] ; 18.015 ;        ;        ; 18.015 ;
; DATA_IO[19] ; PD_PORT[3]  ; 18.414 ;        ;        ; 18.414 ;
; DATA_IO[19] ; PD_PORT[11] ; 18.265 ;        ;        ; 18.265 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.902 ;        ;        ; 17.902 ;
; DATA_IO[20] ; PD_PORT[12] ; 17.798 ;        ;        ; 17.798 ;
; DATA_IO[21] ; PD_PORT[5]  ; 18.142 ;        ;        ; 18.142 ;
; DATA_IO[21] ; PD_PORT[13] ; 17.925 ;        ;        ; 17.925 ;
; DATA_IO[22] ; PD_PORT[6]  ; 17.332 ;        ;        ; 17.332 ;
; DATA_IO[22] ; PD_PORT[14] ; 17.662 ;        ;        ; 17.662 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.931 ;        ;        ; 16.931 ;
; DATA_IO[23] ; PD_PORT[15] ; 17.145 ;        ;        ; 17.145 ;
; R_W_IO      ; DATA_IO[0]  ; 17.387 ; 17.387 ; 17.387 ; 17.387 ;
; R_W_IO      ; DATA_IO[1]  ; 17.387 ; 17.387 ; 17.387 ; 17.387 ;
; R_W_IO      ; DATA_IO[2]  ; 17.387 ; 17.387 ; 17.387 ; 17.387 ;
; R_W_IO      ; DATA_IO[3]  ; 17.397 ; 17.397 ; 17.397 ; 17.397 ;
; R_W_IO      ; DATA_IO[4]  ; 17.732 ; 17.336 ; 17.336 ; 17.732 ;
; R_W_IO      ; DATA_IO[5]  ; 17.387 ; 17.387 ; 17.387 ; 17.387 ;
; R_W_IO      ; DATA_IO[6]  ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; R_W_IO      ; DATA_IO[7]  ; 17.387 ; 17.387 ; 17.387 ; 17.387 ;
; R_W_IO      ; DATA_IO[8]  ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; R_W_IO      ; DATA_IO[9]  ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; R_W_IO      ; DATA_IO[10] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[11] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[12] ; 16.603 ; 16.603 ; 16.603 ; 16.603 ;
; R_W_IO      ; DATA_IO[13] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[14] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[15] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[16] ; 17.277 ; 17.277 ; 17.277 ; 17.277 ;
; R_W_IO      ; DATA_IO[17] ; 17.287 ; 17.287 ; 17.287 ; 17.287 ;
; R_W_IO      ; DATA_IO[18] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[19] ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; R_W_IO      ; DATA_IO[20] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[21] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[22] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[23] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[24] ; 17.615 ; 17.615 ; 17.615 ; 17.615 ;
; R_W_IO      ; DATA_IO[25] ; 17.232 ; 17.232 ; 17.232 ; 17.232 ;
; R_W_IO      ; DATA_IO[26] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[27] ; 16.989 ; 16.989 ; 16.989 ; 16.989 ;
; R_W_IO      ; DATA_IO[28] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[29] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[30] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[31] ; 17.184 ; 17.184 ; 17.184 ; 17.184 ;
; R_W_IO      ; DATA_OE_    ; 14.529 ;        ;        ; 14.529 ;
; R_W_IO      ; _LED_RD     ;        ; 13.856 ; 13.856 ;        ;
; R_W_IO      ; _LED_WR     ; 13.388 ;        ;        ; 13.388 ;
; _AS_IO      ; DATA_IO[0]  ;        ; 20.123 ; 20.123 ;        ;
; _AS_IO      ; DATA_IO[1]  ; 20.721 ; 20.580 ; 20.580 ; 20.721 ;
; _AS_IO      ; DATA_IO[2]  ;        ; 20.593 ; 20.593 ;        ;
; _AS_IO      ; DATA_IO[4]  ; 20.516 ; 20.370 ; 20.370 ; 20.516 ;
; _AS_IO      ; DATA_IO[5]  ;        ; 20.290 ; 20.290 ;        ;
; _AS_IO      ; DATA_IO[6]  ;        ; 20.056 ; 20.056 ;        ;
; _AS_IO      ; DATA_IO[7]  ;        ; 20.289 ; 20.289 ;        ;
; _AS_IO      ; DATA_IO[8]  ;        ; 20.307 ; 20.307 ;        ;
; _AS_IO      ; _LED_RD     ; 15.777 ;        ;        ; 15.777 ;
; _AS_IO      ; _LED_WR     ; 15.308 ;        ;        ; 15.308 ;
; _CS         ; DATA_IO[0]  ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; _CS         ; DATA_IO[1]  ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; _CS         ; DATA_IO[2]  ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; _CS         ; DATA_IO[3]  ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; _CS         ; DATA_IO[4]  ; 16.197 ; 16.197 ; 16.197 ; 16.197 ;
; _CS         ; DATA_IO[5]  ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; _CS         ; DATA_IO[6]  ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; _CS         ; DATA_IO[7]  ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; _CS         ; DATA_IO[8]  ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; _CS         ; DATA_IO[9]  ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; _CS         ; DATA_IO[10] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[11] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[12] ; 15.068 ; 15.068 ; 15.068 ; 15.068 ;
; _CS         ; DATA_IO[13] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[14] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[15] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[16] ; 15.742 ; 15.742 ; 15.742 ; 15.742 ;
; _CS         ; DATA_IO[17] ; 15.752 ; 15.752 ; 15.752 ; 15.752 ;
; _CS         ; DATA_IO[18] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[19] ; 15.740 ; 15.740 ; 15.740 ; 15.740 ;
; _CS         ; DATA_IO[20] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[21] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[22] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[23] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[24] ; 16.080 ; 16.080 ; 16.080 ; 16.080 ;
; _CS         ; DATA_IO[25] ; 15.697 ; 15.697 ; 15.697 ; 15.697 ;
; _CS         ; DATA_IO[26] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[27] ; 15.454 ; 15.454 ; 15.454 ; 15.454 ;
; _CS         ; DATA_IO[28] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[29] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[30] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[31] ; 15.649 ; 15.649 ; 15.649 ; 15.649 ;
; _CS         ; DATA_OE_    ;        ; 12.994 ; 12.994 ;        ;
; _CS         ; _LED_RD     ; 14.872 ;        ;        ; 14.872 ;
; _CS         ; _LED_WR     ; 14.403 ;        ;        ; 14.403 ;
; _DS_IO      ; DATA_IO[0]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[1]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[2]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[3]  ; 17.075 ; 17.075 ; 17.075 ; 17.075 ;
; _DS_IO      ; DATA_IO[4]  ; 17.410 ; 17.410 ; 17.410 ; 17.410 ;
; _DS_IO      ; DATA_IO[5]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[6]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[7]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[8]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[9]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[10] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[11] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[12] ; 16.281 ; 16.281 ; 16.281 ; 16.281 ;
; _DS_IO      ; DATA_IO[13] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[14] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[15] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[16] ; 16.955 ; 16.955 ; 16.955 ; 16.955 ;
; _DS_IO      ; DATA_IO[17] ; 16.965 ; 16.965 ; 16.965 ; 16.965 ;
; _DS_IO      ; DATA_IO[18] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[19] ; 16.953 ; 16.953 ; 16.953 ; 16.953 ;
; _DS_IO      ; DATA_IO[20] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[21] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[22] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[23] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[24] ; 17.293 ; 17.293 ; 17.293 ; 17.293 ;
; _DS_IO      ; DATA_IO[25] ; 16.910 ; 16.910 ; 16.910 ; 16.910 ;
; _DS_IO      ; DATA_IO[26] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[27] ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; _DS_IO      ; DATA_IO[28] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[29] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[30] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[31] ; 16.862 ; 16.862 ; 16.862 ; 16.862 ;
; _DS_IO      ; DATA_OE_    ;        ; 14.207 ; 14.207 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 16.965 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 17.300 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 15.764 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 16.171 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 15.764 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 16.845 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 16.855 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 16.843 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 16.672 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 16.672 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 17.183 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 16.800 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 16.188 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 16.557 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 16.188 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 16.742 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 16.742 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 16.752 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 22.754 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 23.089 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 21.553 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 21.960 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 21.553 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 22.634 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 22.644 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 22.632 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 22.461 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 22.461 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 22.972 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 22.589 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 21.977 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 22.346 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 21.977 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 22.531 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 22.531 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 22.541 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 19.557 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 21.062 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 21.064 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 21.074 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 21.423 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 21.423 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 21.423 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 21.425 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 21.435 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 21.435 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 21.630 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 21.630 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 21.233 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 21.640 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 20.294 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 19.557 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 21.625 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 18.124 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 18.134 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 18.144 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 16.965 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 17.300 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 16.955 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 16.591 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 15.764 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 16.171 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 15.764 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 15.744 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 16.845 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 16.855 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 16.843 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 16.463 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 16.672 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 16.672 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 17.183 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 16.800 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 16.188 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 16.557 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 16.188 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 16.742 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 16.742 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 16.752 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 22.754 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 23.089 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 22.744 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 22.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 21.553 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 21.960 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 21.553 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.533 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 22.634 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 22.644 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 22.632 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 22.252 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 22.461 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 22.461 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 22.972 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 22.589 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 21.977 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 22.346 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 21.977 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 22.531 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 22.531 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 22.541 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 19.372 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 20.877 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 20.879 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 20.889 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 21.238 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 21.238 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 21.238 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 21.240 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 21.250 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 21.250 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 21.445 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 21.445 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 21.048 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 21.455 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 20.109 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 19.372 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 21.440 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 18.124 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 18.134 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 18.144 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 16.965    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 17.300    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 15.764    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 16.171    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 15.764    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 16.845    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 16.855    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 16.843    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 16.672    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 16.672    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 17.183    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 16.800    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 16.188    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 16.557    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 16.188    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 16.742    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 16.742    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 16.752    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 22.754    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 23.089    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 21.553    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 21.960    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 21.553    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 22.634    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 22.644    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 22.632    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 22.461    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 22.461    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 22.972    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 22.589    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 21.977    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 22.346    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 21.977    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 22.531    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 22.531    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 22.541    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 19.557    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 21.062    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 21.064    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 21.074    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 21.423    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 21.423    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 21.423    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 21.425    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 21.435    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 21.435    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 21.630    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 21.630    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 21.233    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 21.640    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 20.294    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 19.557    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 21.625    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 18.124    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 18.134    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 18.144    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 16.965    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 17.300    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 16.955    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 16.591    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 15.764    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 16.171    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 15.764    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 15.744    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 16.845    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 16.855    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 16.843    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 16.463    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 16.672    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 16.672    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 17.183    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 16.800    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 16.188    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 16.557    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 16.188    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 16.742    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 16.742    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 16.752    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 22.754    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 23.089    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 22.744    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 22.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 21.553    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 21.960    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 21.553    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 21.533    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 22.634    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 22.644    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 22.632    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 22.252    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 22.461    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 22.461    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 22.972    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 22.589    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 21.977    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 22.346    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 21.977    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 22.531    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 22.531    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 22.541    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 19.372    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 20.877    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 20.879    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 20.889    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 21.238    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 21.238    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 21.238    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 21.240    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 21.250    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 21.250    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 21.445    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 21.445    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 21.048    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 21.455    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 20.109    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 19.372    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 21.440    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 18.124    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 18.134    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 18.144    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+---------------------------------------------------------------------+
; Fast Model Setup Summary                                            ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 2.998 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 4.012 ; 0.000         ;
; sclk                                        ; 5.575 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 7.417 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+---------------------------------------------------------------------+
; Fast Model Hold Summary                                             ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.215 ; 0.000         ;
; sclk                                        ; 2.321 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Fast Model Recovery Summary                                          ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 10.443 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 23.725 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 28.937 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Removal Summary                                           ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 10.816 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 15.584 ; 0.000         ;
; sclk                                        ; 29.381 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; sclk                                        ; 17.873 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 19.000 ; 0.000         ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 19.000 ; 0.000         ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 2.998  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; registers:u_registers|registers_istr:u_registers_istr|FE              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 5.000        ; -1.557     ; 0.477      ;
; 3.009  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; registers:u_registers|registers_istr:u_registers_istr|FF              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 5.000        ; -1.557     ; 0.466      ;
; 14.440 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 15.000       ; -0.016     ; 0.576      ;
; 19.500 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.532      ;
; 19.527 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.505      ;
; 19.626 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 0.406      ;
; 39.106 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.926      ;
; 39.169 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.863      ;
; 39.186 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.846      ;
; 39.260 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.772      ;
; 39.273 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.759      ;
; 39.318 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.714      ;
; 39.360 ; registers:u_registers|registers_istr:u_registers_istr|FF              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.007     ; 0.665      ;
; 39.362 ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; -0.007     ; 0.663      ;
; 39.492 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.540      ;
; 39.557 ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.475      ;
; 39.617 ; registers:u_registers|registers_istr:u_registers_istr|FE              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.415      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|A1                                              ; registers:u_registers|A1                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|FLUSHFIFO                                       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
; 39.665 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 0.367      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                            ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 4.012  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.018      ;
; 4.012  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 1.018      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.061  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.970      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.109  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.922      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.129  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.898      ;
; 4.140  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.895      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.147  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.888      ;
; 4.156  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.012      ; 0.888      ;
; 4.231  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.796      ;
; 4.232  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.795      ;
; 4.232  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.795      ;
; 4.233  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.794      ;
; 4.233  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.794      ;
; 4.233  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.794      ;
; 4.268  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.767      ;
; 4.270  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.765      ;
; 4.312  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.012      ; 0.732      ;
; 4.354  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.673      ;
; 4.358  ; SCSI_SM:u_SCSI_SM|INCBO_o                                                                                ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.674      ;
; 4.362  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.005     ; 0.665      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.366  ; CPU_SM:u_CPU_SM|PAS                                                                                      ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.666      ;
; 4.395  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.003      ; 0.640      ;
; 4.403  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.630      ;
; 4.403  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.630      ;
; 4.404  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.629      ;
; 4.405  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.628      ;
; 4.406  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.627      ;
; 4.406  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.627      ;
; 4.425  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.608      ;
; 4.428  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.001      ; 0.605      ;
; 4.471  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.561      ;
; 4.492  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.540      ;
; 4.493  ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.539      ;
; 4.493  ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.539      ;
; 4.494  ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.538      ;
; 4.495  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.537      ;
; 4.495  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.537      ;
; 4.496  ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.536      ;
; 4.496  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.536      ;
; 4.497  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.535      ;
; 4.497  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.535      ;
; 4.497  ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.535      ;
; 4.497  ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                                ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.535      ;
; 4.498  ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                                ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.534      ;
; 4.502  ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.530      ;
; 4.513  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19                                    ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.519      ;
; 4.519  ; SCSI_SM:u_SCSI_SM|INCBO_o                                                                                ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.513      ;
; 4.538  ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.492      ;
; 4.538  ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.492      ;
; 4.540  ; CPU_SM:u_CPU_SM|INCNO                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.490      ;
; 4.551  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6                                     ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.001     ; 0.480      ;
; 4.554  ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.476      ;
; 4.555  ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.475      ;
; 4.556  ; CPU_SM:u_CPU_SM|INCNI                                                                                    ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; -0.002     ; 0.474      ;
; 4.637  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                               ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 5.000        ; 0.000      ; 0.395      ;
; 10.768 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.618     ; 2.646      ;
; 10.768 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.618     ; 2.646      ;
; 10.768 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.618     ; 2.646      ;
; 10.779 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.635     ; 2.618      ;
; 10.779 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.635     ; 2.618      ;
; 10.779 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 15.000       ; -1.635     ; 2.618      ;
+--------+----------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sclk'                                                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                                                                  ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 5.575  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.554      ; 1.011      ;
; 5.575  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.554      ; 1.011      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.580  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                        ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.546      ; 0.998      ;
; 5.655  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.553      ; 0.930      ;
; 5.676  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.911      ;
; 5.721  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.553      ; 0.864      ;
; 5.731  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.856      ;
; 5.731  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.553      ; 0.854      ;
; 5.740  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.847      ;
; 5.746  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.841      ;
; 5.747  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.554      ; 0.839      ;
; 5.750  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.837      ;
; 5.771  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.816      ;
; 5.778  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.553      ; 0.807      ;
; 5.790  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.554      ; 0.796      ;
; 5.790  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.797      ;
; 5.822  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.765      ;
; 5.832  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.755      ;
; 5.853  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.734      ;
; 5.872  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.715      ;
; 5.884  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.703      ;
; 5.892  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.695      ;
; 5.920  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]      ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.554      ; 0.666      ;
; 5.930  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.657      ;
; 5.976  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.611      ;
; 6.183  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]        ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 5.000        ; 1.555      ; 0.404      ;
; 10.345 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.256      ;
; 10.386 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.215      ;
; 10.430 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.171      ;
; 10.506 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.095      ;
; 10.558 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.043      ;
; 10.582 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.602      ; 1.019      ;
; 10.695 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.605      ; 0.909      ;
; 10.700 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.605      ; 0.904      ;
; 10.731 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.866      ;
; 10.734 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.863      ;
; 10.749 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.848      ;
; 10.753 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.844      ;
; 10.840 ; CPU_SM:u_CPU_SM|PAS                                              ; AS_O_                                                                                                    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.571      ; 0.763      ;
; 10.860 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.737      ;
; 10.873 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.601      ; 0.727      ;
; 10.874 ; CPU_SM:u_CPU_SM|PDS                                              ; DS_O_                                                                                                    ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.557      ; 0.715      ;
; 10.876 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.601      ; 0.724      ;
; 10.879 ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11] ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.598      ; 0.718      ;
; 10.881 ; CPU_SM:u_CPU_SM|PLHW                                             ; LHW                                                                                                      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.560      ; 0.711      ;
; 10.887 ; CPU_SM:u_CPU_SM|PLLW                                             ; LLW                                                                                                      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.557      ; 0.702      ;
; 18.752 ; LLW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; sclk                                        ; sclk        ; 20.000       ; 0.045      ; 1.292      ;
; 18.825 ; LHW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.055      ; 1.229      ;
; 18.854 ; LLW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.041      ; 1.186      ;
; 18.989 ; LHW                                                              ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; sclk                                        ; sclk        ; 20.000       ; 0.057      ; 1.067      ;
; 25.129 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 1.483      ;
; 25.195 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 1.417      ;
; 25.235 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.623      ; 1.387      ;
; 25.248 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.609      ; 1.360      ;
; 25.371 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.623      ; 1.251      ;
; 25.384 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.609      ; 1.224      ;
; 25.398 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.625      ; 1.226      ;
; 25.535 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.625      ; 1.089      ;
; 25.637 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.975      ;
; 25.662 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.625      ; 0.962      ;
; 25.664 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.948      ;
; 25.664 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.948      ;
; 25.672 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.625      ; 0.952      ;
; 25.673 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.629      ; 0.955      ;
; 25.687 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.609      ; 0.921      ;
; 25.752 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.609      ; 0.856      ;
; 25.771 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.609      ; 0.837      ;
; 25.800 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.623      ; 0.822      ;
; 25.805 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.807      ;
; 25.809 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.623      ; 0.813      ;
; 25.812 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.627      ; 0.814      ;
; 25.814 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.798      ;
; 25.814 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.613      ; 0.798      ;
; 25.814 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.627      ; 0.812      ;
; 25.815 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.627      ; 0.811      ;
; 25.824 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]             ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.623      ; 0.798      ;
; 25.826 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.617      ; 0.790      ;
; 25.834 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.617      ; 0.782      ;
; 25.841 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.617      ; 0.775      ;
; 25.959 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]            ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.629      ; 0.669      ;
; 25.967 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]             ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.625      ; 0.657      ;
; 25.980 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]            ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk        ; 25.000       ; 1.629      ; 0.648      ;
; 29.127 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.600      ; 2.472      ;
; 29.231 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.604      ; 2.372      ;
; 29.250 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.611      ; 2.360      ;
; 29.266 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.604      ; 2.337      ;
; 29.308 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.604      ; 2.295      ;
; 29.354 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.615      ; 2.260      ;
; 29.387 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.604      ; 2.216      ;
; 29.389 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.615      ; 2.225      ;
; 29.390 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.600      ; 2.209      ;
; 29.411 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.600      ; 2.188      ;
; 29.414 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.600      ; 2.185      ;
; 29.431 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                        ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.615      ; 2.183      ;
; 29.436 ; CPU_SM:u_CPU_SM|DIEL                                             ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5   ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 30.000       ; 1.604      ; 2.167      ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 7.417  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.561     ; 1.054      ;
; 7.417  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.561     ; 1.054      ;
; 7.417  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.561     ; 1.054      ;
; 7.417  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.561     ; 1.054      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.541  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.933      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]      ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 7.561  ; DS_O_                                                           ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]       ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 10.000       ; -1.558     ; 0.913      ;
; 22.563 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 2.455      ;
; 22.607 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 2.411      ;
; 22.775 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 2.260      ;
; 22.799 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.018      ; 2.251      ;
; 22.847 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 2.199      ;
; 22.858 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 2.165      ;
; 22.884 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.018      ; 2.166      ;
; 22.971 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 2.052      ;
; 23.038 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 1.997      ;
; 23.051 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.995      ;
; 23.059 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.989      ;
; 23.074 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.015      ; 1.973      ;
; 23.084 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.962      ;
; 23.152 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.877      ;
; 23.204 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.844      ;
; 23.242 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 1.793      ;
; 23.259 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.015      ; 1.788      ;
; 23.265 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.764      ;
; 23.266 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.763      ;
; 23.296 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 1.735      ;
; 23.302 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.015      ; 1.745      ;
; 23.309 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.723      ;
; 23.351 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.695      ;
; 23.353 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.695      ;
; 23.353 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.679      ;
; 23.379 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.650      ;
; 23.409 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 1.622      ;
; 23.410 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.002     ; 1.620      ;
; 23.434 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.584      ;
; 23.454 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.594      ;
; 23.482 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.547      ;
; 23.511 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 1.512      ;
; 23.523 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.002     ; 1.507      ;
; 23.525 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.504      ;
; 23.526 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.001      ; 1.507      ;
; 23.530 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.001      ; 1.503      ;
; 23.550 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.468      ;
; 23.557 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.491      ;
; 23.595 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.434      ;
; 23.601 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.008      ; 1.439      ;
; 23.606 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.001      ; 1.427      ;
; 23.610 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.001      ; 1.423      ;
; 23.624 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.009     ; 1.399      ;
; 23.629 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.389      ;
; 23.632 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.404      ;
; 23.632 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.386      ;
; 23.646 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.383      ;
; 23.665 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.353      ;
; 23.669 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.349      ;
; 23.694 ; registers:u_registers|A1                                        ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.352      ;
; 23.704 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 1.331      ;
; 23.711 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.325      ;
; 23.723 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.003      ; 1.312      ;
; 23.742 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.276      ;
; 23.745 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.014     ; 1.273      ;
; 23.905 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.127      ;
; 23.907 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8] ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.129      ;
; 23.920 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 1.109      ;
; 23.934 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.114      ;
; 24.014 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.034      ;
; 24.026 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 1.006      ;
; 24.027 ; registers:u_registers|FLUSHFIFO                                 ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.016      ; 1.021      ;
; 24.037 ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.003     ; 0.992      ;
; 24.262 ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 0.774      ;
; 25.761 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PAS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.554     ; 2.717      ;
; 26.180 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|PAS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.554     ; 2.298      ;
; 26.186 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[3]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.543     ; 2.303      ;
; 26.196 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.543     ; 2.293      ;
; 26.204 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|F2CPUH                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.539     ; 2.289      ;
; 26.289 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|F2CPUL                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.539     ; 2.204      ;
; 26.377 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[2]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.554     ; 2.101      ;
; 26.413 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.542     ; 2.077      ;
; 26.443 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[4]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.542     ; 2.047      ;
; 26.464 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.541     ; 2.027      ;
; 26.489 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STATE[0]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.543     ; 2.000      ;
; 26.502 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PLLW                                                  ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.540     ; 1.990      ;
; 26.507 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|PDS                                                   ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.540     ; 1.985      ;
; 26.551 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[3]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.543     ; 1.938      ;
; 26.671 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|STATE[1]                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.541     ; 1.820      ;
; 26.692 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.541     ; 1.799      ;
; 26.708 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; CPU_SM:u_CPU_SM|DIEH                                                  ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.543     ; 1.781      ;
; 26.735 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.563     ; 1.734      ;
; 26.773 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|RE_o                                                ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.554     ; 1.705      ;
; 26.774 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 30.000       ; -1.554     ; 1.704      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215  ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|FLUSHFIFO                                       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|A1                                              ; registers:u_registers|A1                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.263  ; registers:u_registers|registers_istr:u_registers_istr|FE              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.323  ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.475      ;
; 0.388  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.518  ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.663      ;
; 0.520  ; registers:u_registers|registers_istr:u_registers_istr|FF              ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.665      ;
; 0.562  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.607  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.620  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.772      ;
; 0.694  ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.846      ;
; 0.711  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.863      ;
; 0.774  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.926      ;
; 20.254 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.406      ;
; 20.353 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.505      ;
; 20.380 ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -20.000      ; 0.000      ; 0.532      ;
; 25.440 ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; registers:u_registers|FLUSHFIFO                                       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -25.000      ; -0.016     ; 0.576      ;
; 36.871 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL          ; registers:u_registers|registers_istr:u_registers_istr|FF              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -35.000      ; -1.557     ; 0.466      ;
; 36.882 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY         ; registers:u_registers|registers_istr:u_registers_istr|FE              ; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; -35.000      ; -1.557     ; 0.477      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.258 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.410      ;
; 0.260 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.412      ;
; 0.265 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.417      ;
; 0.289 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.441      ;
; 0.302 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.454      ;
; 0.306 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.458      ;
; 0.309 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.462      ;
; 0.313 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.466      ;
; 0.315 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.466      ;
; 0.328 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.480      ;
; 0.330 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.482      ;
; 0.334 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.490      ;
; 0.342 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.494      ;
; 0.367 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.406 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.558      ;
; 0.411 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.563      ;
; 0.421 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.573      ;
; 0.425 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.578      ;
; 0.426 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.578      ;
; 0.435 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.587      ;
; 0.440 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.592      ;
; 0.444 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|F2S_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.589      ;
; 0.445 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 0.590      ;
; 0.449 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.600      ;
; 0.451 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.602      ;
; 0.458 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.610      ;
; 0.460 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.612      ;
; 0.471 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.623      ;
; 0.496 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.501 ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.653      ;
; 0.515 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.666      ;
; 0.527 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.679      ;
; 0.531 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.683      ;
; 0.545 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.697      ;
; 0.553 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.561 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 0.703      ;
; 0.563 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.719      ;
; 0.565 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.716      ;
; 0.567 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.723      ;
; 0.572 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.723      ;
; 0.580 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.732      ;
; 0.585 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.737      ;
; 0.605 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.756      ;
; 0.606 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.758      ;
; 0.644 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.787      ;
; 0.652 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.804      ;
; 0.657 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 0.803      ;
; 0.657 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.810      ;
; 0.666 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.668 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.820      ;
; 0.674 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 0.815      ;
; 0.677 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.829      ;
; 0.684 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.836      ;
; 0.687 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.839      ;
; 0.694 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.845      ;
; 0.705 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.856      ;
; 0.706 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.857      ;
; 0.707 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.861      ;
; 0.708 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.860      ;
; 0.727 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.878      ;
; 0.730 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.881      ;
; 0.731 ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 0.887      ;
; 0.739 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.893      ;
; 0.740 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.894      ;
; 0.743 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.895      ;
; 0.744 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 0.886      ;
; 0.745 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.896      ;
; 0.746 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|RE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.897      ;
; 0.759 ; CPU_SM:u_CPU_SM|STATE[0]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.911      ;
; 0.760 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.911      ;
; 0.760 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.914      ;
; 0.762 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.913      ;
; 0.768 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.920      ;
; 0.780 ; CPU_SM:u_CPU_SM|STATE[3]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 0.926      ;
; 0.784 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; SCSI_SM:u_SCSI_SM|S2F_o                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 0.926      ;
; 0.795 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.957      ;
; 0.795 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.957      ;
; 0.806 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.960      ;
; 0.807 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 0.961      ;
; 0.812 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 0.972      ;
; 0.812 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 0.969      ;
; 0.813 ; CPU_SM:u_CPU_SM|STATE[1]                                              ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.963      ;
; 0.816 ; CPU_SM:u_CPU_SM|STATE[4]                                              ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.967      ;
; 0.834 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; CPU_SM:u_CPU_SM|STATE[2]                                              ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 0.997      ;
; 0.837 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|DACK_o                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 0.996      ;
; 0.850 ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; SCSI_SM:u_SCSI_SM|WE_o                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 1.009      ;
+-------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.215 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SCSI_SM:u_SCSI_SM|nLS2CPU                                   ; SCSI_SM:u_SCSI_SM|nLS2CPU                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.391      ;
; 0.257 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.409      ;
; 0.307 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.459      ;
; 0.319 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.472      ;
; 0.319 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.472      ;
; 0.364 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.368 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.520      ;
; 0.375 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.537      ;
; 0.415 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.569      ;
; 0.425 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.576      ;
; 0.433 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.587      ;
; 0.438 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.592      ;
; 0.448 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.601      ;
; 0.448 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.601      ;
; 0.452 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.603      ;
; 0.456 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.607      ;
; 0.457 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.609      ;
; 0.463 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.614      ;
; 0.476 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.626      ;
; 0.486 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.636      ;
; 0.548 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.705      ;
; 0.567 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.717      ;
; 0.575 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.727      ;
; 0.591 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.743      ;
; 0.607 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2] ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 0.757      ;
; 0.645 ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.797      ;
; 0.657 ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.809      ;
; 0.776 ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]        ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.928      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 0.992 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.144      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.001 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.153      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.052 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.204      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.063 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.113 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.265      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.134 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.286      ;
; 1.145 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.297      ;
; 1.145 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.297      ;
; 1.145 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.297      ;
; 1.145 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.297      ;
; 1.145 ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]   ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]   ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.297      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sclk'                                                                                                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0 ; sclk                                        ; sclk        ; 0.000        ; -0.017     ; 2.442      ;
; 9.350  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.122      ;
; 9.351  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.123      ;
; 9.495  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.267      ;
; 9.500  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.258      ;
; 9.505  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.277      ;
; 9.509  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.283      ;
; 9.509  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.261      ;
; 9.510  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.272      ;
; 9.511  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.263      ;
; 9.514  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.288      ;
; 9.517  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.269      ;
; 9.530  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.292      ;
; 9.536  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.294      ;
; 9.540  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.298      ;
; 9.545  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.297      ;
; 9.554  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.316      ;
; 9.556  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.308      ;
; 9.562  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.324      ;
; 9.623  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.375      ;
; 9.624  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.386      ;
; 9.642  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.396      ;
; 9.647  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.401      ;
; 9.658  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.432      ;
; 9.659  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.413      ;
; 9.662  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.434      ;
; 9.665  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.439      ;
; 9.667  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.439      ;
; 9.685  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.457      ;
; 9.693  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.451      ;
; 9.722  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.496      ;
; 9.723  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.485      ;
; 9.723  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.634      ; 1.495      ;
; 9.730  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.479      ;
; 9.736  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.485      ;
; 9.751  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.503      ;
; 9.752  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.614      ; 1.504      ;
; 9.762  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.516      ;
; 9.785  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.539      ;
; 9.806  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.580      ;
; 9.808  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.566      ;
; 9.813  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.571      ;
; 9.819  ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.573      ;
; 9.822  ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.604      ; 1.564      ;
; 9.822  ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.604      ; 1.564      ;
; 9.823  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.581      ;
; 9.827  ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.604      ; 1.569      ;
; 9.827  ; SCSI_SM:u_SCSI_SM|RE_o                                                                                  ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.581      ;
; 9.834  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.636      ; 1.608      ;
; 9.835  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.597      ;
; 9.837  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.620      ; 1.595      ;
; 9.848  ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.628      ; 1.614      ;
; 9.852  ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.624      ; 1.614      ;
; 9.858  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.607      ;
; 9.872  ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.604      ; 1.614      ;
; 9.873  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.627      ;
; 9.877  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.631      ;
; 9.877  ; CPU_SM:u_CPU_SM|DIEH                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.616      ; 1.631      ;
; 9.919  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.615      ; 1.672      ;
; 9.921  ; SCSI_SM:u_SCSI_SM|RE_o                                                                                  ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.628      ; 1.687      ;
; 9.927  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.615      ; 1.680      ;
; 9.930  ; CPU_SM:u_CPU_SM|DIEL                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.600      ; 1.668      ;
; 9.936  ; CPU_SM:u_CPU_SM|DIEL                                                                                    ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.600      ; 1.674      ;
; 9.956  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.705      ;
; 9.982  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.731      ;
; 9.983  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5 ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.611      ; 1.732      ;
; 9.999  ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.612      ; 1.749      ;
; 10.012 ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg      ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.626      ; 1.776      ;
; 10.029 ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -10.000      ; 1.604      ; 1.771      ;
+--------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sclk'                                                                                                                                                                                      ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.443 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.545      ; 1.134      ;
; 10.499 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.553      ; 1.086      ;
; 10.499 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; 10.000       ; 1.553      ; 1.086      ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                              ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 23.725 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 1.306      ;
; 23.725 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 1.306      ;
; 23.805 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.241      ;
; 23.805 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.014      ; 1.241      ;
; 23.903 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.133      ;
; 23.903 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.133      ;
; 23.903 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.004      ; 1.133      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.917 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.010      ; 1.125      ;
; 23.939 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.008     ; 1.085      ;
; 23.939 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.008     ; 1.085      ;
; 23.939 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.008     ; 1.085      ;
; 23.941 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.013      ; 1.104      ;
; 23.941 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.013      ; 1.104      ;
; 23.957 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.001      ; 1.076      ;
; 24.033 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.004     ; 0.995      ;
; 24.055 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.002     ; 0.975      ;
; 24.063 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.968      ;
; 24.063 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.968      ;
; 24.063 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.968      ;
; 24.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.012      ; 0.980      ;
; 24.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.012      ; 0.980      ;
; 24.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.012      ; 0.980      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.011      ; 0.977      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.066 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; -0.001     ; 0.965      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
; 24.296 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 25.000       ; 0.000      ; 0.736      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                   ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 28.937 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.013      ; 1.108      ;
; 28.957 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.001      ; 1.076      ;
; 29.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.012      ; 0.980      ;
; 29.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.012      ; 0.980      ;
; 29.064 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 30.000       ; 0.012      ; 0.980      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                                                    ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 10.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|FLUSHFIFO  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.012      ; 0.980      ;
; 10.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DMAENA     ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.012      ; 0.980      ;
; 10.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DREQ_      ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.012      ; 0.980      ;
; 10.923 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGRANT_    ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.001      ; 1.076      ;
; 10.943 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|nCYCLEDONE ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; -10.000      ; 0.013      ; 1.108      ;
+--------+---------------------------+----------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                                                                               ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                               ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.584 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.000      ; 0.736      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[4]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.011      ; 0.977      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.814 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.965      ;
; 15.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.012      ; 0.980      ;
; 15.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[1]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.012      ; 0.980      ;
; 15.816 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BREQ                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.012      ; 0.980      ;
; 15.817 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[2]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.968      ;
; 15.817 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.968      ;
; 15.817 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DECFIFO                                               ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 0.968      ;
; 15.825 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.002     ; 0.975      ;
; 15.847 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.004     ; 0.995      ;
; 15.923 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BGACK                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.001      ; 1.076      ;
; 15.939 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PDS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.013      ; 1.104      ;
; 15.939 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLLW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.013      ; 1.104      ;
; 15.941 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.008     ; 1.085      ;
; 15.941 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.008     ; 1.085      ;
; 15.941 ; SCSI_SM:u_SCSI_SM|CRESET_ ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.008     ; 1.085      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[3]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|STATE[0]                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEH                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PLHW                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|DIEL                                                  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.963 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.010      ; 1.125      ;
; 15.977 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNO                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.004      ; 1.133      ;
; 15.977 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|INCNI                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.004      ; 1.133      ;
; 15.977 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|SIZE1                                                 ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.004      ; 1.133      ;
; 16.075 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUL                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.014      ; 1.241      ;
; 16.075 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|F2CPUH                                                ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; 0.014      ; 1.241      ;
; 16.155 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 1.306      ;
; 16.155 ; SCSI_SM:u_SCSI_SM|CRESET_ ; CPU_SM:u_CPU_SM|PAS                                                   ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; -15.000      ; -0.001     ; 1.306      ;
+--------+---------------------------+-----------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sclk'                                                                                                                                                                                       ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 29.381 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.553      ; 1.086      ;
; 29.381 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.553      ; 1.086      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
; 29.437 ; SCSI_SM:u_SCSI_SM|S2CPU_o ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk        ; -30.000      ; 1.545      ; 1.134      ;
+--------+---------------------------+------------------------------------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sclk'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~porta_we_reg       ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; sclk  ; Rise       ; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[0]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; SCSI_SM:u_SCSI_SM|CRESET_                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|A1                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|A1                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|FLUSHFIFO                                       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|FLUSHFIFO                                       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FE              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FE              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FF              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|FF              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_F           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_O_          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|INT_P           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; registers:u_registers|registers_term:u_registers_term|REG_DSK_        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Fall       ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2] ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[0]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_CPU_SM|DSACK_LATCHED_[1]|clk                                        ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|inclk[0]               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_PLL|APLL_inst|altpll_component|_clk0~clkctrl|outclk                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_SCSI_SM|CRESET_|clk                                                 ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|A1|clk                                                    ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|A1|clk                                                    ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|FLUSHFIFO|clk                                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|FLUSHFIFO|clk                                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[2]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_cntr|CNTR_O[8]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FE|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FE|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FF|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|FF|clk                                   ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_F|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_O_|clk                               ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_O_|clk                               ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|INT_P|clk                                ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[0]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[0]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[1]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[4]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[5]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_istr|ISTR_O[5]|clk                            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|REG_DSK_|clk                             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[0]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[1]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; Rise       ; u_registers|u_registers_term|TERM_COUNTER[2]|clk                      ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[1]'                                                                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BGACK                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BREQ                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEIN                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|BRIDGEOUT                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DECFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEH                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|DIEL                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUH                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|F2CPUL                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCFIFO                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNI                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|INCNO                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PAS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PDS                                                   ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLHW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|PLLW                                                  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|SIZE1                                                 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[0]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[1]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[2]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[3]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STATE[4]                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; CPU_SM:u_CPU_SM|STOPFLUSH                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CCPUREQ                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CDSACK_                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|CPU2S_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|DACK_o                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|F2S_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCBO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNI_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|INCNO_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RE_o                                                ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2CPU_o                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|S2F_o                                               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                           ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20 ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; Rise       ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22 ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+-----------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u_PLL|APLL_inst|altpll_component|pll|clk[2]'                                                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                            ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|BGRANT_                                            ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                             ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DMAENA                                             ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|DREQ_                                              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                                          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|FLUSHFIFO                                          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; CPU_SM:u_CPU_SM|nCYCLEDONE                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                         ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; SCSI_SM:u_SCSI_SM|nLS2CPU                                          ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15] ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]               ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]              ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; Rise       ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]        ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; 3.726   ; 3.726   ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; 3.145   ; 3.145   ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; 3.407   ; 3.407   ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; 3.210   ; 3.210   ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; 3.362   ; 3.362   ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; 3.726   ; 3.726   ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; 3.013   ; 3.013   ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; 2.787   ; 2.787   ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; 2.984   ; 2.984   ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 2.774   ; 2.774   ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 3.142   ; 3.142   ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 2.916   ; 2.916   ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 2.894   ; 2.894   ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 2.994   ; 2.994   ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 3.049   ; 3.049   ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 2.799   ; 2.799   ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 2.840   ; 2.840   ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; 3.026   ; 3.026   ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; 2.835   ; 2.835   ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; 2.965   ; 2.965   ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; 2.849   ; 2.849   ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; 3.284   ; 3.284   ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; 2.982   ; 2.982   ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; 2.874   ; 2.874   ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; 2.875   ; 2.875   ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 2.773   ; 2.773   ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 2.792   ; 2.792   ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 2.534   ; 2.534   ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 2.831   ; 2.831   ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 2.630   ; 2.630   ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 2.706   ; 2.706   ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 2.749   ; 2.749   ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 2.437   ; 2.437   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 3.390   ; 3.390   ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 2.946   ; 2.946   ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 3.241   ; 3.241   ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 3.208   ; 3.208   ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 3.160   ; 3.160   ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 3.390   ; 3.390   ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 3.159   ; 3.159   ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 3.252   ; 3.252   ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 3.108   ; 3.108   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 2.560   ; 2.560   ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 2.407   ; 2.407   ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 2.431   ; 2.431   ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 2.560   ; 2.560   ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 2.533   ; 2.533   ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 2.533   ; 2.533   ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 2.546   ; 2.546   ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 2.547   ; 2.547   ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 2.478   ; 2.478   ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; -0.024  ; -0.024  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; -0.349  ; -0.349  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; -0.046  ; -0.046  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; -0.478  ; -0.478  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; -0.212  ; -0.212  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; -0.024  ; -0.024  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; -0.763  ; -0.763  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; -1.026  ; -1.026  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; -0.840  ; -0.840  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; -0.763  ; -0.763  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; -0.790  ; -0.790  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; -0.925  ; -0.925  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; -0.307  ; -0.307  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 0.436   ; 0.436   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; -0.543  ; -0.543  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 0.112   ; 0.112   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; -0.469  ; -0.469  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; -0.469  ; -0.469  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; -0.958  ; -0.958  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -6.081  ; -6.081  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -6.081  ; -6.081  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; -5.387  ; -5.387  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -5.879  ; -5.879  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; -4.349  ; -4.349  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -6.275  ; -6.275  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -8.376  ; -8.376  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; -4.308  ; -4.308  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; -4.308  ; -4.308  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; -4.462  ; -4.462  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -7.229  ; -7.229  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; -5.825  ; -5.825  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; -5.925  ; -5.925  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; -6.015  ; -6.015  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; -5.929  ; -5.929  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; -5.830  ; -5.830  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; -5.825  ; -5.825  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; -5.896  ; -5.896  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; -6.002  ; -6.002  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; -6.064  ; -6.064  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; -6.030  ; -6.030  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; -6.103  ; -6.103  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; -6.209  ; -6.209  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; -6.091  ; -6.091  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; -6.154  ; -6.154  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; -6.024  ; -6.024  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; -5.939  ; -5.939  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; -6.173  ; -6.173  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -10.062 ; -10.062 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; -10.387 ; -10.387 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; -10.084 ; -10.084 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; -10.516 ; -10.516 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; -10.490 ; -10.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -10.062 ; -10.062 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; -10.798 ; -10.798 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; -10.798 ; -10.798 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; -10.778 ; -10.778 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -9.860  ; -9.860  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -10.676 ; -10.676 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -11.051 ; -11.051 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -11.281 ; -11.281 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -10.256 ; -10.256 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -13.324 ; -13.324 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -10.716 ; -10.716 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -10.716 ; -10.716 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -11.101 ; -11.101 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -13.355 ; -13.355 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; -3.006 ; -3.006 ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; -3.268 ; -3.268 ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; -3.071 ; -3.071 ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; -3.223 ; -3.223 ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; -3.587 ; -3.587 ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; -2.874 ; -2.874 ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; -2.648 ; -2.648 ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; -2.845 ; -2.845 ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; -2.635 ; -2.635 ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; -3.003 ; -3.003 ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; -2.777 ; -2.777 ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; -2.755 ; -2.755 ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; -2.855 ; -2.855 ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; -2.910 ; -2.910 ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; -2.660 ; -2.660 ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; -2.701 ; -2.701 ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; -2.887 ; -2.887 ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; -2.696 ; -2.696 ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; -2.826 ; -2.826 ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; -2.710 ; -2.710 ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; -3.145 ; -3.145 ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; -2.843 ; -2.843 ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; -2.735 ; -2.735 ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; -2.736 ; -2.736 ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; -2.634 ; -2.634 ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; -2.653 ; -2.653 ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; -2.395 ; -2.395 ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; -2.692 ; -2.692 ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; -2.491 ; -2.491 ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; -2.567 ; -2.567 ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; -2.610 ; -2.610 ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -2.694 ; -2.694 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -2.640 ; -2.640 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -2.797 ; -2.797 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -2.928 ; -2.928 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -2.704 ; -2.704 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -2.731 ; -2.731 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -2.683 ; -2.683 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -2.287 ; -2.287 ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -2.287 ; -2.287 ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -2.311 ; -2.311 ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -2.440 ; -2.440 ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -2.413 ; -2.413 ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -2.413 ; -2.413 ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -2.426 ; -2.426 ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -2.427 ; -2.427 ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -2.358 ; -2.358 ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; 1.307  ; 1.307  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 1.307  ; 1.307  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 1.007  ; 1.007  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 1.229  ; 1.229  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 1.164  ; 1.164  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 1.172  ; 1.172  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 1.146  ; 1.146  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 1.146  ; 1.146  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 0.960  ; 0.960  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 0.883  ; 0.883  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; 0.910  ; 0.910  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; 1.312  ; 1.312  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 1.048  ; 1.048  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 1.046  ; 1.046  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 0.873  ; 0.873  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 0.929  ; 0.929  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 1.078  ; 1.078  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 0.589  ; 0.589  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 1.078  ; 1.078  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 6.201  ; 6.201  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 6.201  ; 6.201  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 5.877  ; 5.877  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 5.999  ; 5.999  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.669  ; 5.669  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 6.395  ; 6.395  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 8.496  ; 8.496  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.697  ; 5.697  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.583  ; 5.583  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.697  ; 5.697  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.785  ; 8.785  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 6.329  ; 6.329  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 6.045  ; 6.045  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 6.135  ; 6.135  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 6.049  ; 6.049  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 5.950  ; 5.950  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 5.945  ; 5.945  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 6.016  ; 6.016  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 6.122  ; 6.122  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 6.184  ; 6.184  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 6.150  ; 6.150  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 6.223  ; 6.223  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 6.329  ; 6.329  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 6.211  ; 6.211  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 6.274  ; 6.274  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 6.144  ; 6.144  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 6.059  ; 6.059  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 6.293  ; 6.293  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 10.735 ; 10.735 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; 10.606 ; 10.606 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; 10.303 ; 10.303 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; 10.735 ; 10.735 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; 10.709 ; 10.709 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 10.281 ; 10.281 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; 10.918 ; 10.918 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 10.918 ; 10.918 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; 10.898 ; 10.898 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 10.925 ; 10.925 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 10.796 ; 10.796 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.171 ; 11.171 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.401 ; 11.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 10.475 ; 10.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 13.444 ; 13.444 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.221 ; 11.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.836 ; 10.836 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.221 ; 11.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.475 ; 13.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 9.544  ; 9.544  ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 9.093  ; 9.093  ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 9.428  ; 9.428  ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 9.274  ; 9.274  ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 9.407  ; 9.407  ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 9.205  ; 9.205  ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 9.544  ; 9.544  ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 9.279  ; 9.279  ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 9.478  ; 9.478  ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 9.224  ; 9.224  ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 9.474  ; 9.474  ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 9.284  ; 9.284  ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 9.272  ; 9.272  ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 9.102  ; 9.102  ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 9.490  ; 9.490  ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 9.446  ; 9.446  ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 9.454  ; 9.454  ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 6.853  ; 6.853  ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 6.853  ; 6.853  ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 6.236  ; 6.236  ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 6.006  ; 6.006  ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 6.329  ; 6.329  ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 6.260  ; 6.260  ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 6.232  ; 6.232  ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 6.385  ; 6.385  ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 6.469  ; 6.469  ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 6.563  ; 6.563  ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 6.150  ; 6.150  ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 6.190  ; 6.190  ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 6.365  ; 6.365  ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 6.223  ; 6.223  ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 6.315  ; 6.315  ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 6.471  ; 6.471  ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 6.277  ; 6.277  ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 6.142  ; 6.142  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 6.343  ; 6.343  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 9.885  ; 9.885  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 9.885  ; 9.885  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.580  ; 9.580  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 10.952 ; 10.952 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 10.026 ; 10.026 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 10.952 ; 10.952 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 10.395 ; 10.395 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 10.551 ; 10.551 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 10.144 ; 10.144 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 10.031 ; 10.031 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 10.154 ; 10.154 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 10.160 ; 10.160 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 8.420  ; 8.420  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 7.439  ; 7.439  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 9.591  ; 9.591  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 7.812  ; 7.812  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 7.781  ; 7.781  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 8.097  ; 8.097  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 7.999  ; 7.999  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 12.238 ; 12.238 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 16.504 ; 16.504 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 15.776 ; 15.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 16.504 ; 16.504 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 16.430 ; 16.430 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 15.440 ; 15.440 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 16.160 ; 16.160 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 15.884 ; 15.884 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 15.766 ; 15.766 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 15.889 ; 15.889 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 15.716 ; 15.716 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 15.172 ; 15.172 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 14.991 ; 14.991 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 15.256 ; 15.256 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 15.144 ; 15.144 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 15.213 ; 15.213 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 14.993 ; 14.993 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 15.457 ; 15.457 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 15.195 ; 15.195 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 15.203 ; 15.203 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 15.577 ; 15.577 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 15.333 ; 15.333 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 15.426 ; 15.426 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 15.135 ; 15.135 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 15.049 ; 15.049 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 15.065 ; 15.065 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 15.558 ; 15.558 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 15.243 ; 15.243 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 15.168 ; 15.168 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 15.171 ; 15.171 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 15.188 ; 15.188 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 15.053 ; 15.053 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 15.161 ; 15.161 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 15.251 ; 15.251 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 13.676 ; 13.676 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 12.505 ; 12.505 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.923 ; 12.923 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 16.026 ; 16.026 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 15.725 ; 15.725 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 15.910 ; 15.910 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 16.016 ; 16.016 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 15.864 ; 15.864 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 15.860 ; 15.860 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 15.891 ; 15.891 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 15.658 ; 15.658 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 15.767 ; 15.767 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 15.856 ; 15.856 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 15.956 ; 15.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 16.026 ; 16.026 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 15.729 ; 15.729 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 15.757 ; 15.757 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 15.837 ; 15.837 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 15.825 ; 15.825 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 15.743 ; 15.743 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.498 ; 14.498 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 12.342 ; 12.342 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 12.338 ; 12.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 12.481 ; 12.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.517 ; 12.517 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.474 ; 12.474 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 12.576 ; 12.576 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.159 ; 13.159 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.062 ; 13.062 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.958 ; 12.958 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 20.776 ; 20.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 19.540 ; 19.540 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 20.304 ; 20.304 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 19.779 ; 19.779 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 19.788 ; 19.788 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 20.079 ; 20.079 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 19.652 ; 19.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 19.531 ; 19.531 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 19.653 ; 19.653 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 20.776 ; 20.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 19.537 ; 19.537 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 20.048 ; 20.048 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 19.927 ; 19.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 20.330 ; 20.330 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 19.811 ; 19.811 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 19.969 ; 19.969 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 20.031 ; 20.031 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 20.017 ; 20.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 20.114 ; 20.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 20.160 ; 20.160 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 20.264 ; 20.264 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 20.279 ; 20.279 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 20.201 ; 20.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 20.228 ; 20.228 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 20.191 ; 20.191 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 19.856 ; 19.856 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 19.824 ; 19.824 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 19.908 ; 19.908 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 19.953 ; 19.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 19.806 ; 19.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 19.897 ; 19.897 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 21.522 ; 21.522 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 20.977 ; 20.977 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 21.232 ; 21.232 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 21.257 ; 21.257 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 21.158 ; 21.158 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 21.172 ; 21.172 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 21.522 ; 21.522 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 21.124 ; 21.124 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 21.480 ; 21.480 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 21.108 ; 21.108 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 21.278 ; 21.278 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 21.267 ; 21.267 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 21.023 ; 21.023 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 21.069 ; 21.069 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 21.468 ; 21.468 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 21.291 ; 21.291 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 21.456 ; 21.456 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 20.211 ; 20.211 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 20.211 ; 20.211 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 19.906 ; 19.906 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 8.334  ; 8.334  ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 8.494  ; 8.494  ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 8.577  ; 8.577  ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 8.713  ; 8.713  ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 8.469  ; 8.469  ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 8.575  ; 8.575  ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 8.948  ; 8.948  ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 8.637  ; 8.637  ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 9.135  ; 9.135  ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 8.625  ; 8.625  ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 8.623  ; 8.623  ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 8.723  ; 8.723  ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 8.334  ; 8.334  ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 8.472  ; 8.472  ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 8.894  ; 8.894  ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 8.804  ; 8.804  ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 9.111  ; 9.111  ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 6.006  ; 6.006  ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 6.853  ; 6.853  ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 6.236  ; 6.236  ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 6.006  ; 6.006  ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 6.329  ; 6.329  ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 6.260  ; 6.260  ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 6.232  ; 6.232  ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 6.385  ; 6.385  ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 6.469  ; 6.469  ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 6.563  ; 6.563  ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 6.150  ; 6.150  ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 6.190  ; 6.190  ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 6.365  ; 6.365  ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 6.223  ; 6.223  ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 6.315  ; 6.315  ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 6.471  ; 6.471  ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 6.277  ; 6.277  ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 6.142  ; 6.142  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 6.343  ; 6.343  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 9.580  ; 9.580  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 9.885  ; 9.885  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.580  ; 9.580  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 9.672  ; 9.672  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 10.026 ; 10.026 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 9.791  ; 9.791  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 10.395 ; 10.395 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 9.672  ; 9.672  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 10.144 ; 10.144 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 10.031 ; 10.031 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 10.154 ; 10.154 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 10.160 ; 10.160 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 8.420  ; 8.420  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 7.439  ; 7.439  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 9.591  ; 9.591  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 7.812  ; 7.812  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 7.781  ; 7.781  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 8.097  ; 8.097  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 7.999  ; 7.999  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 12.238 ; 12.238 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 15.726 ; 15.726 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 15.951 ; 15.951 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 15.411 ; 15.411 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 15.303 ; 15.303 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 15.833 ; 15.833 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 15.840 ; 15.840 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 15.717 ; 15.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 15.840 ; 15.840 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 15.361 ; 15.361 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 15.050 ; 15.050 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 14.987 ; 14.987 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 15.118 ; 15.118 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 14.957 ; 14.957 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 15.209 ; 15.209 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 14.977 ; 14.977 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 15.193 ; 15.193 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 15.070 ; 15.070 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 15.088 ; 15.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 15.536 ; 15.536 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 15.205 ; 15.205 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 15.299 ; 15.299 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 14.953 ; 14.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 14.883 ; 14.883 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 15.313 ; 15.313 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 15.067 ; 15.067 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 14.924 ; 14.924 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 15.157 ; 15.157 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 14.944 ; 14.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 14.903 ; 14.903 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 15.012 ; 15.012 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 15.009 ; 15.009 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 13.676 ; 13.676 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 12.505 ; 12.505 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.863 ; 12.863 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 14.979 ; 14.979 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 15.108 ; 15.108 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 15.107 ; 15.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 15.083 ; 15.083 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 15.171 ; 15.171 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 15.144 ; 15.144 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 15.059 ; 15.059 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 15.219 ; 15.219 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 15.003 ; 15.003 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 15.239 ; 15.239 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 15.153 ; 15.153 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 15.093 ; 15.093 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 15.036 ; 15.036 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 15.041 ; 15.041 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 15.005 ; 15.005 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 15.386 ; 15.386 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 14.979 ; 14.979 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.498 ; 14.498 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 12.342 ; 12.342 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 12.338 ; 12.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 12.481 ; 12.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.517 ; 12.517 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.474 ; 12.474 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 12.576 ; 12.576 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.159 ; 13.159 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.062 ; 13.062 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.431 ; 12.431 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 19.531 ; 19.531 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 19.540 ; 19.540 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 20.304 ; 20.304 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 19.779 ; 19.779 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 19.788 ; 19.788 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 20.079 ; 20.079 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 19.652 ; 19.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 19.531 ; 19.531 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 19.653 ; 19.653 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 20.776 ; 20.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 19.537 ; 19.537 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 20.048 ; 20.048 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 19.927 ; 19.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 20.330 ; 20.330 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 19.811 ; 19.811 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 19.969 ; 19.969 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 20.031 ; 20.031 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 20.017 ; 20.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 20.114 ; 20.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 20.160 ; 20.160 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 20.264 ; 20.264 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 20.279 ; 20.279 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 20.201 ; 20.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 20.228 ; 20.228 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 20.191 ; 20.191 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 19.856 ; 19.856 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 19.824 ; 19.824 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 19.908 ; 19.908 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 19.953 ; 19.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 19.806 ; 19.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 19.897 ; 19.897 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 20.257 ; 20.257 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 20.390 ; 20.390 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 20.504 ; 20.504 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 20.493 ; 20.493 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 20.392 ; 20.392 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 20.361 ; 20.361 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 20.597 ; 20.597 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 20.320 ; 20.320 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 21.091 ; 21.091 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 20.521 ; 20.521 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 20.550 ; 20.550 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 20.503 ; 20.503 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 20.257 ; 20.257 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 20.258 ; 20.258 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 20.543 ; 20.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 20.487 ; 20.487 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 21.067 ; 21.067 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 19.906 ; 19.906 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 20.211 ; 20.211 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 19.906 ; 19.906 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 9.084  ;        ;        ; 9.084  ;
; ADDR[2]     ; DATA_IO[1]  ; 9.309  ; 9.540  ; 9.540  ; 9.309  ;
; ADDR[2]     ; DATA_IO[2]  ; 9.113  ; 9.182  ; 9.182  ; 9.113  ;
; ADDR[2]     ; DATA_IO[4]  ; 9.191  ; 9.213  ; 9.213  ; 9.191  ;
; ADDR[2]     ; DATA_IO[5]  ; 9.198  ;        ;        ; 9.198  ;
; ADDR[2]     ; DATA_IO[6]  ; 9.075  ;        ;        ; 9.075  ;
; ADDR[2]     ; DATA_IO[7]  ; 9.198  ;        ;        ; 9.198  ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 8.437  ; 8.437  ;        ;
; ADDR[3]     ; DATA_IO[0]  ; 9.104  ;        ;        ; 9.104  ;
; ADDR[3]     ; DATA_IO[1]  ; 10.270 ; 9.387  ; 9.387  ; 10.270 ;
; ADDR[3]     ; DATA_IO[2]  ; 9.912  ; 9.222  ; 9.222  ; 9.912  ;
; ADDR[3]     ; DATA_IO[4]  ; 9.943  ; 9.272  ; 9.272  ; 9.943  ;
; ADDR[3]     ; DATA_IO[5]  ; 9.218  ;        ;        ; 9.218  ;
; ADDR[3]     ; DATA_IO[6]  ; 9.095  ;        ;        ; 9.095  ;
; ADDR[3]     ; DATA_IO[7]  ; 9.218  ;        ;        ; 9.218  ;
; ADDR[3]     ; DATA_IO[8]  ; 9.167  ;        ;        ; 9.167  ;
; ADDR[3]     ; PD_PORT[0]  ; 8.598  ; 8.598  ; 8.598  ; 8.598  ;
; ADDR[3]     ; PD_PORT[1]  ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; ADDR[3]     ; PD_PORT[2]  ; 8.968  ; 8.968  ; 8.968  ; 8.968  ;
; ADDR[3]     ; PD_PORT[3]  ; 8.736  ; 8.736  ; 8.736  ; 8.736  ;
; ADDR[3]     ; PD_PORT[4]  ; 8.811  ; 8.811  ; 8.811  ; 8.811  ;
; ADDR[3]     ; PD_PORT[5]  ; 8.764  ; 8.764  ; 8.764  ; 8.764  ;
; ADDR[3]     ; PD_PORT[6]  ; 8.740  ; 8.740  ; 8.740  ; 8.740  ;
; ADDR[3]     ; PD_PORT[7]  ; 8.714  ; 8.714  ; 8.714  ; 8.714  ;
; ADDR[3]     ; PD_PORT[8]  ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; ADDR[3]     ; PD_PORT[9]  ; 8.785  ; 8.785  ; 8.785  ; 8.785  ;
; ADDR[3]     ; PD_PORT[10] ; 8.978  ; 8.978  ; 8.978  ; 8.978  ;
; ADDR[3]     ; PD_PORT[11] ; 8.601  ; 8.601  ; 8.601  ; 8.601  ;
; ADDR[3]     ; PD_PORT[12] ; 8.708  ; 8.708  ; 8.708  ; 8.708  ;
; ADDR[3]     ; PD_PORT[13] ; 8.710  ; 8.710  ; 8.710  ; 8.710  ;
; ADDR[3]     ; PD_PORT[14] ; 8.907  ; 8.907  ; 8.907  ; 8.907  ;
; ADDR[3]     ; PD_PORT[15] ; 8.690  ; 8.690  ; 8.690  ; 8.690  ;
; ADDR[4]     ; DATA_IO[0]  ; 9.016  ;        ;        ; 9.016  ;
; ADDR[4]     ; DATA_IO[1]  ; 9.241  ; 9.690  ; 9.690  ; 9.241  ;
; ADDR[4]     ; DATA_IO[2]  ;        ; 9.332  ; 9.332  ;        ;
; ADDR[4]     ; DATA_IO[4]  ; 9.123  ; 9.363  ; 9.363  ; 9.123  ;
; ADDR[4]     ; DATA_IO[5]  ; 9.130  ;        ;        ; 9.130  ;
; ADDR[4]     ; DATA_IO[6]  ; 9.007  ;        ;        ; 9.007  ;
; ADDR[4]     ; DATA_IO[7]  ; 9.130  ;        ;        ; 9.130  ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 8.587  ; 8.587  ;        ;
; ADDR[5]     ; DATA_IO[0]  ;        ; 8.947  ; 8.947  ;        ;
; ADDR[5]     ; DATA_IO[1]  ; 9.230  ; 10.113 ; 10.113 ; 9.230  ;
; ADDR[5]     ; DATA_IO[2]  ;        ; 9.755  ; 9.755  ;        ;
; ADDR[5]     ; DATA_IO[4]  ; 9.115  ; 9.786  ; 9.786  ; 9.115  ;
; ADDR[5]     ; DATA_IO[5]  ;        ; 9.061  ; 9.061  ;        ;
; ADDR[5]     ; DATA_IO[6]  ;        ; 8.938  ; 8.938  ;        ;
; ADDR[5]     ; DATA_IO[7]  ;        ; 9.061  ; 9.061  ;        ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 9.010  ; 9.010  ;        ;
; ADDR[6]     ; DATA_IO[0]  ;        ; 8.937  ; 8.937  ;        ;
; ADDR[6]     ; DATA_IO[1]  ; 9.220  ; 10.103 ; 10.103 ; 9.220  ;
; ADDR[6]     ; DATA_IO[2]  ;        ; 9.745  ; 9.745  ;        ;
; ADDR[6]     ; DATA_IO[4]  ; 9.105  ; 9.776  ; 9.776  ; 9.105  ;
; ADDR[6]     ; DATA_IO[5]  ;        ; 9.051  ; 9.051  ;        ;
; ADDR[6]     ; DATA_IO[6]  ;        ; 8.928  ; 8.928  ;        ;
; ADDR[6]     ; DATA_IO[7]  ;        ; 9.051  ; 9.051  ;        ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 9.000  ; 9.000  ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 8.637  ;        ;        ; 8.637  ;
; DATA_IO[0]  ; PD_PORT[8]  ; 8.768  ;        ;        ; 8.768  ;
; DATA_IO[1]  ; PD_PORT[1]  ; 8.818  ;        ;        ; 8.818  ;
; DATA_IO[1]  ; PD_PORT[9]  ; 8.864  ;        ;        ; 8.864  ;
; DATA_IO[2]  ; PD_PORT[2]  ; 9.124  ;        ;        ; 9.124  ;
; DATA_IO[2]  ; PD_PORT[10] ; 9.134  ;        ;        ; 9.134  ;
; DATA_IO[3]  ; PD_PORT[3]  ; 8.950  ;        ;        ; 8.950  ;
; DATA_IO[3]  ; PD_PORT[11] ; 8.815  ;        ;        ; 8.815  ;
; DATA_IO[4]  ; PD_PORT[4]  ; 9.429  ;        ;        ; 9.429  ;
; DATA_IO[4]  ; PD_PORT[12] ; 9.326  ;        ;        ; 9.326  ;
; DATA_IO[5]  ; PD_PORT[5]  ; 8.823  ;        ;        ; 8.823  ;
; DATA_IO[5]  ; PD_PORT[13] ; 8.769  ;        ;        ; 8.769  ;
; DATA_IO[6]  ; PD_PORT[6]  ; 8.608  ;        ;        ; 8.608  ;
; DATA_IO[6]  ; PD_PORT[14] ; 8.775  ;        ;        ; 8.775  ;
; DATA_IO[7]  ; PD_PORT[7]  ; 8.636  ;        ;        ; 8.636  ;
; DATA_IO[7]  ; PD_PORT[15] ; 8.612  ;        ;        ; 8.612  ;
; DATA_IO[16] ; PD_PORT[0]  ; 8.845  ;        ;        ; 8.845  ;
; DATA_IO[16] ; PD_PORT[8]  ; 8.976  ;        ;        ; 8.976  ;
; DATA_IO[17] ; PD_PORT[1]  ; 8.736  ;        ;        ; 8.736  ;
; DATA_IO[17] ; PD_PORT[9]  ; 8.782  ;        ;        ; 8.782  ;
; DATA_IO[18] ; PD_PORT[2]  ; 9.043  ;        ;        ; 9.043  ;
; DATA_IO[18] ; PD_PORT[10] ; 9.053  ;        ;        ; 9.053  ;
; DATA_IO[19] ; PD_PORT[3]  ; 9.081  ;        ;        ; 9.081  ;
; DATA_IO[19] ; PD_PORT[11] ; 8.946  ;        ;        ; 8.946  ;
; DATA_IO[20] ; PD_PORT[4]  ; 8.997  ;        ;        ; 8.997  ;
; DATA_IO[20] ; PD_PORT[12] ; 8.894  ;        ;        ; 8.894  ;
; DATA_IO[21] ; PD_PORT[5]  ; 9.035  ;        ;        ; 9.035  ;
; DATA_IO[21] ; PD_PORT[13] ; 8.981  ;        ;        ; 8.981  ;
; DATA_IO[22] ; PD_PORT[6]  ; 8.746  ;        ;        ; 8.746  ;
; DATA_IO[22] ; PD_PORT[14] ; 8.913  ;        ;        ; 8.913  ;
; DATA_IO[23] ; PD_PORT[7]  ; 8.658  ;        ;        ; 8.658  ;
; DATA_IO[23] ; PD_PORT[15] ; 8.634  ;        ;        ; 8.634  ;
; R_W_IO      ; DATA_IO[0]  ; 8.856  ; 8.785  ; 8.785  ; 8.856  ;
; R_W_IO      ; DATA_IO[1]  ; 9.841  ; 8.958  ; 8.958  ; 9.841  ;
; R_W_IO      ; DATA_IO[2]  ; 9.483  ; 8.788  ; 8.788  ; 9.483  ;
; R_W_IO      ; DATA_IO[3]  ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; R_W_IO      ; DATA_IO[4]  ; 9.514  ; 8.897  ; 8.897  ; 9.514  ;
; R_W_IO      ; DATA_IO[5]  ; 8.970  ; 8.785  ; 8.785  ; 8.970  ;
; R_W_IO      ; DATA_IO[6]  ; 8.847  ; 8.674  ; 8.674  ; 8.847  ;
; R_W_IO      ; DATA_IO[7]  ; 8.970  ; 8.785  ; 8.785  ; 8.970  ;
; R_W_IO      ; DATA_IO[8]  ; 8.738  ; 8.674  ; 8.674  ; 8.738  ;
; R_W_IO      ; DATA_IO[9]  ; 8.674  ; 8.674  ; 8.674  ; 8.674  ;
; R_W_IO      ; DATA_IO[10] ; 8.390  ; 8.390  ; 8.390  ; 8.390  ;
; R_W_IO      ; DATA_IO[11] ; 8.385  ; 8.385  ; 8.385  ; 8.385  ;
; R_W_IO      ; DATA_IO[12] ; 8.650  ; 8.650  ; 8.650  ; 8.650  ;
; R_W_IO      ; DATA_IO[13] ; 8.385  ; 8.385  ; 8.385  ; 8.385  ;
; R_W_IO      ; DATA_IO[14] ; 8.390  ; 8.390  ; 8.390  ; 8.390  ;
; R_W_IO      ; DATA_IO[15] ; 8.385  ; 8.385  ; 8.385  ; 8.385  ;
; R_W_IO      ; DATA_IO[16] ; 8.720  ; 8.720  ; 8.720  ; 8.720  ;
; R_W_IO      ; DATA_IO[17] ; 8.730  ; 8.730  ; 8.730  ; 8.730  ;
; R_W_IO      ; DATA_IO[18] ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; R_W_IO      ; DATA_IO[19] ; 8.719  ; 8.719  ; 8.719  ; 8.719  ;
; R_W_IO      ; DATA_IO[20] ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; R_W_IO      ; DATA_IO[21] ; 8.603  ; 8.603  ; 8.603  ; 8.603  ;
; R_W_IO      ; DATA_IO[22] ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; R_W_IO      ; DATA_IO[23] ; 8.574  ; 8.574  ; 8.574  ; 8.574  ;
; R_W_IO      ; DATA_IO[24] ; 8.779  ; 8.779  ; 8.779  ; 8.779  ;
; R_W_IO      ; DATA_IO[25] ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; R_W_IO      ; DATA_IO[26] ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
; R_W_IO      ; DATA_IO[27] ; 8.659  ; 8.659  ; 8.659  ; 8.659  ;
; R_W_IO      ; DATA_IO[28] ; 8.661  ; 8.661  ; 8.661  ; 8.661  ;
; R_W_IO      ; DATA_IO[29] ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; R_W_IO      ; DATA_IO[30] ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; R_W_IO      ; DATA_IO[31] ; 8.627  ; 8.627  ; 8.627  ; 8.627  ;
; R_W_IO      ; DATA_OE_    ; 6.554  ;        ;        ; 6.554  ;
; R_W_IO      ; _LED_RD     ;        ; 6.256  ; 6.256  ;        ;
; R_W_IO      ; _LED_WR     ; 6.159  ;        ;        ; 6.159  ;
; _AS_IO      ; DATA_IO[0]  ;        ; 9.595  ; 9.595  ;        ;
; _AS_IO      ; DATA_IO[1]  ; 9.878  ; 10.761 ; 10.761 ; 9.878  ;
; _AS_IO      ; DATA_IO[2]  ;        ; 10.403 ; 10.403 ;        ;
; _AS_IO      ; DATA_IO[4]  ; 9.763  ; 10.434 ; 10.434 ; 9.763  ;
; _AS_IO      ; DATA_IO[5]  ;        ; 9.709  ; 9.709  ;        ;
; _AS_IO      ; DATA_IO[6]  ;        ; 9.586  ; 9.586  ;        ;
; _AS_IO      ; DATA_IO[7]  ;        ; 9.709  ; 9.709  ;        ;
; _AS_IO      ; DATA_IO[8]  ;        ; 9.658  ; 9.658  ;        ;
; _AS_IO      ; _LED_RD     ; 6.811  ;        ;        ; 6.811  ;
; _AS_IO      ; _LED_WR     ; 6.714  ;        ;        ; 6.714  ;
; _CS         ; DATA_IO[0]  ; 8.269  ; 9.271  ; 9.271  ; 8.269  ;
; _CS         ; DATA_IO[1]  ; 9.554  ; 10.437 ; 10.437 ; 9.554  ;
; _CS         ; DATA_IO[2]  ; 8.272  ; 10.079 ; 10.079 ; 8.272  ;
; _CS         ; DATA_IO[3]  ; 8.282  ; 8.282  ; 8.282  ; 8.282  ;
; _CS         ; DATA_IO[4]  ; 9.439  ; 10.110 ; 10.110 ; 9.439  ;
; _CS         ; DATA_IO[5]  ; 8.269  ; 9.385  ; 9.385  ; 8.269  ;
; _CS         ; DATA_IO[6]  ; 8.158  ; 9.262  ; 9.262  ; 8.158  ;
; _CS         ; DATA_IO[7]  ; 8.269  ; 9.385  ; 9.385  ; 8.269  ;
; _CS         ; DATA_IO[8]  ; 8.158  ; 9.334  ; 9.334  ; 8.158  ;
; _CS         ; DATA_IO[9]  ; 8.158  ; 8.158  ; 8.158  ; 8.158  ;
; _CS         ; DATA_IO[10] ; 7.874  ; 7.874  ; 7.874  ; 7.874  ;
; _CS         ; DATA_IO[11] ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; _CS         ; DATA_IO[12] ; 8.134  ; 8.134  ; 8.134  ; 8.134  ;
; _CS         ; DATA_IO[13] ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; _CS         ; DATA_IO[14] ; 7.874  ; 7.874  ; 7.874  ; 7.874  ;
; _CS         ; DATA_IO[15] ; 7.869  ; 7.869  ; 7.869  ; 7.869  ;
; _CS         ; DATA_IO[16] ; 8.204  ; 8.204  ; 8.204  ; 8.204  ;
; _CS         ; DATA_IO[17] ; 8.214  ; 8.214  ; 8.214  ; 8.214  ;
; _CS         ; DATA_IO[18] ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; _CS         ; DATA_IO[19] ; 8.203  ; 8.203  ; 8.203  ; 8.203  ;
; _CS         ; DATA_IO[20] ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; _CS         ; DATA_IO[21] ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; _CS         ; DATA_IO[22] ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; _CS         ; DATA_IO[23] ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; _CS         ; DATA_IO[24] ; 8.263  ; 8.263  ; 8.263  ; 8.263  ;
; _CS         ; DATA_IO[25] ; 8.135  ; 8.135  ; 8.135  ; 8.135  ;
; _CS         ; DATA_IO[26] ; 8.145  ; 8.145  ; 8.145  ; 8.145  ;
; _CS         ; DATA_IO[27] ; 8.143  ; 8.143  ; 8.143  ; 8.143  ;
; _CS         ; DATA_IO[28] ; 8.145  ; 8.145  ; 8.145  ; 8.145  ;
; _CS         ; DATA_IO[29] ; 8.101  ; 8.101  ; 8.101  ; 8.101  ;
; _CS         ; DATA_IO[30] ; 8.101  ; 8.101  ; 8.101  ; 8.101  ;
; _CS         ; DATA_IO[31] ; 8.111  ; 8.111  ; 8.111  ; 8.111  ;
; _CS         ; DATA_OE_    ;        ; 6.038  ; 6.038  ;        ;
; _CS         ; _LED_RD     ; 6.487  ;        ;        ; 6.487  ;
; _CS         ; _LED_WR     ; 6.390  ;        ;        ; 6.390  ;
; _DS_IO      ; DATA_IO[0]  ; 8.636  ; 8.636  ; 8.636  ; 8.636  ;
; _DS_IO      ; DATA_IO[1]  ; 8.636  ; 8.636  ; 8.636  ; 8.636  ;
; _DS_IO      ; DATA_IO[2]  ; 8.639  ; 8.639  ; 8.639  ; 8.639  ;
; _DS_IO      ; DATA_IO[3]  ; 8.649  ; 8.649  ; 8.649  ; 8.649  ;
; _DS_IO      ; DATA_IO[4]  ; 8.748  ; 8.748  ; 8.748  ; 8.748  ;
; _DS_IO      ; DATA_IO[5]  ; 8.636  ; 8.636  ; 8.636  ; 8.636  ;
; _DS_IO      ; DATA_IO[6]  ; 8.525  ; 8.525  ; 8.525  ; 8.525  ;
; _DS_IO      ; DATA_IO[7]  ; 8.636  ; 8.636  ; 8.636  ; 8.636  ;
; _DS_IO      ; DATA_IO[8]  ; 8.525  ; 8.525  ; 8.525  ; 8.525  ;
; _DS_IO      ; DATA_IO[9]  ; 8.525  ; 8.525  ; 8.525  ; 8.525  ;
; _DS_IO      ; DATA_IO[10] ; 8.241  ; 8.241  ; 8.241  ; 8.241  ;
; _DS_IO      ; DATA_IO[11] ; 8.236  ; 8.236  ; 8.236  ; 8.236  ;
; _DS_IO      ; DATA_IO[12] ; 8.501  ; 8.501  ; 8.501  ; 8.501  ;
; _DS_IO      ; DATA_IO[13] ; 8.236  ; 8.236  ; 8.236  ; 8.236  ;
; _DS_IO      ; DATA_IO[14] ; 8.241  ; 8.241  ; 8.241  ; 8.241  ;
; _DS_IO      ; DATA_IO[15] ; 8.236  ; 8.236  ; 8.236  ; 8.236  ;
; _DS_IO      ; DATA_IO[16] ; 8.571  ; 8.571  ; 8.571  ; 8.571  ;
; _DS_IO      ; DATA_IO[17] ; 8.581  ; 8.581  ; 8.581  ; 8.581  ;
; _DS_IO      ; DATA_IO[18] ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; _DS_IO      ; DATA_IO[19] ; 8.570  ; 8.570  ; 8.570  ; 8.570  ;
; _DS_IO      ; DATA_IO[20] ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; _DS_IO      ; DATA_IO[21] ; 8.454  ; 8.454  ; 8.454  ; 8.454  ;
; _DS_IO      ; DATA_IO[22] ; 8.425  ; 8.425  ; 8.425  ; 8.425  ;
; _DS_IO      ; DATA_IO[23] ; 8.425  ; 8.425  ; 8.425  ; 8.425  ;
; _DS_IO      ; DATA_IO[24] ; 8.630  ; 8.630  ; 8.630  ; 8.630  ;
; _DS_IO      ; DATA_IO[25] ; 8.502  ; 8.502  ; 8.502  ; 8.502  ;
; _DS_IO      ; DATA_IO[26] ; 8.512  ; 8.512  ; 8.512  ; 8.512  ;
; _DS_IO      ; DATA_IO[27] ; 8.510  ; 8.510  ; 8.510  ; 8.510  ;
; _DS_IO      ; DATA_IO[28] ; 8.512  ; 8.512  ; 8.512  ; 8.512  ;
; _DS_IO      ; DATA_IO[29] ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; _DS_IO      ; DATA_IO[30] ; 8.468  ; 8.468  ; 8.468  ; 8.468  ;
; _DS_IO      ; DATA_IO[31] ; 8.478  ; 8.478  ; 8.478  ; 8.478  ;
; _DS_IO      ; DATA_OE_    ;        ; 6.405  ; 6.405  ;        ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 9.084 ;       ;       ; 9.084 ;
; ADDR[2]     ; DATA_IO[1]  ; 8.657 ; 9.540 ; 9.540 ; 8.657 ;
; ADDR[2]     ; DATA_IO[2]  ; 9.113 ; 9.182 ; 9.182 ; 9.113 ;
; ADDR[2]     ; DATA_IO[4]  ; 8.542 ; 9.213 ; 9.213 ; 8.542 ;
; ADDR[2]     ; DATA_IO[5]  ; 9.198 ;       ;       ; 9.198 ;
; ADDR[2]     ; DATA_IO[6]  ; 9.075 ;       ;       ; 9.075 ;
; ADDR[2]     ; DATA_IO[7]  ; 9.198 ;       ;       ; 9.198 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 8.437 ; 8.437 ;       ;
; ADDR[3]     ; DATA_IO[0]  ; 9.104 ;       ;       ; 9.104 ;
; ADDR[3]     ; DATA_IO[1]  ; 9.329 ; 9.387 ; 9.387 ; 9.329 ;
; ADDR[3]     ; DATA_IO[2]  ; 9.912 ; 9.222 ; 9.222 ; 9.912 ;
; ADDR[3]     ; DATA_IO[4]  ; 9.211 ; 9.272 ; 9.272 ; 9.211 ;
; ADDR[3]     ; DATA_IO[5]  ; 9.218 ;       ;       ; 9.218 ;
; ADDR[3]     ; DATA_IO[6]  ; 9.095 ;       ;       ; 9.095 ;
; ADDR[3]     ; DATA_IO[7]  ; 9.218 ;       ;       ; 9.218 ;
; ADDR[3]     ; DATA_IO[8]  ; 9.167 ;       ;       ; 9.167 ;
; ADDR[3]     ; PD_PORT[0]  ; 8.598 ; 8.598 ; 8.598 ; 8.598 ;
; ADDR[3]     ; PD_PORT[1]  ; 8.739 ; 8.739 ; 8.739 ; 8.739 ;
; ADDR[3]     ; PD_PORT[2]  ; 8.968 ; 8.968 ; 8.968 ; 8.968 ;
; ADDR[3]     ; PD_PORT[3]  ; 8.736 ; 8.736 ; 8.736 ; 8.736 ;
; ADDR[3]     ; PD_PORT[4]  ; 8.811 ; 8.811 ; 8.811 ; 8.811 ;
; ADDR[3]     ; PD_PORT[5]  ; 8.764 ; 8.764 ; 8.764 ; 8.764 ;
; ADDR[3]     ; PD_PORT[6]  ; 8.740 ; 8.740 ; 8.740 ; 8.740 ;
; ADDR[3]     ; PD_PORT[7]  ; 8.714 ; 8.714 ; 8.714 ; 8.714 ;
; ADDR[3]     ; PD_PORT[8]  ; 8.729 ; 8.729 ; 8.729 ; 8.729 ;
; ADDR[3]     ; PD_PORT[9]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; ADDR[3]     ; PD_PORT[10] ; 8.978 ; 8.978 ; 8.978 ; 8.978 ;
; ADDR[3]     ; PD_PORT[11] ; 8.601 ; 8.601 ; 8.601 ; 8.601 ;
; ADDR[3]     ; PD_PORT[12] ; 8.708 ; 8.708 ; 8.708 ; 8.708 ;
; ADDR[3]     ; PD_PORT[13] ; 8.710 ; 8.710 ; 8.710 ; 8.710 ;
; ADDR[3]     ; PD_PORT[14] ; 8.907 ; 8.907 ; 8.907 ; 8.907 ;
; ADDR[3]     ; PD_PORT[15] ; 8.690 ; 8.690 ; 8.690 ; 8.690 ;
; ADDR[4]     ; DATA_IO[0]  ; 9.016 ;       ;       ; 9.016 ;
; ADDR[4]     ; DATA_IO[1]  ; 8.807 ; 9.690 ; 9.690 ; 8.807 ;
; ADDR[4]     ; DATA_IO[2]  ;       ; 8.979 ; 8.979 ;       ;
; ADDR[4]     ; DATA_IO[4]  ; 8.692 ; 9.363 ; 9.363 ; 8.692 ;
; ADDR[4]     ; DATA_IO[5]  ; 9.130 ;       ;       ; 9.130 ;
; ADDR[4]     ; DATA_IO[6]  ; 9.007 ;       ;       ; 9.007 ;
; ADDR[4]     ; DATA_IO[7]  ; 9.130 ;       ;       ; 9.130 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 8.587 ; 8.587 ;       ;
; ADDR[5]     ; DATA_IO[0]  ;       ; 8.947 ; 8.947 ;       ;
; ADDR[5]     ; DATA_IO[1]  ; 9.230 ; 9.172 ; 9.172 ; 9.230 ;
; ADDR[5]     ; DATA_IO[2]  ;       ; 9.065 ; 9.065 ;       ;
; ADDR[5]     ; DATA_IO[4]  ; 9.115 ; 9.054 ; 9.054 ; 9.115 ;
; ADDR[5]     ; DATA_IO[5]  ;       ; 9.061 ; 9.061 ;       ;
; ADDR[5]     ; DATA_IO[6]  ;       ; 8.938 ; 8.938 ;       ;
; ADDR[5]     ; DATA_IO[7]  ;       ; 9.061 ; 9.061 ;       ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 9.010 ; 9.010 ;       ;
; ADDR[6]     ; DATA_IO[0]  ;       ; 8.937 ; 8.937 ;       ;
; ADDR[6]     ; DATA_IO[1]  ; 9.220 ; 9.162 ; 9.162 ; 9.220 ;
; ADDR[6]     ; DATA_IO[2]  ;       ; 9.057 ; 9.057 ;       ;
; ADDR[6]     ; DATA_IO[4]  ; 9.105 ; 9.044 ; 9.044 ; 9.105 ;
; ADDR[6]     ; DATA_IO[5]  ;       ; 9.051 ; 9.051 ;       ;
; ADDR[6]     ; DATA_IO[6]  ;       ; 8.928 ; 8.928 ;       ;
; ADDR[6]     ; DATA_IO[7]  ;       ; 9.051 ; 9.051 ;       ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 9.000 ; 9.000 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 8.637 ;       ;       ; 8.637 ;
; DATA_IO[0]  ; PD_PORT[8]  ; 8.768 ;       ;       ; 8.768 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 8.818 ;       ;       ; 8.818 ;
; DATA_IO[1]  ; PD_PORT[9]  ; 8.864 ;       ;       ; 8.864 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 9.124 ;       ;       ; 9.124 ;
; DATA_IO[2]  ; PD_PORT[10] ; 9.134 ;       ;       ; 9.134 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 8.950 ;       ;       ; 8.950 ;
; DATA_IO[3]  ; PD_PORT[11] ; 8.815 ;       ;       ; 8.815 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 9.429 ;       ;       ; 9.429 ;
; DATA_IO[4]  ; PD_PORT[12] ; 9.326 ;       ;       ; 9.326 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 8.823 ;       ;       ; 8.823 ;
; DATA_IO[5]  ; PD_PORT[13] ; 8.769 ;       ;       ; 8.769 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 8.608 ;       ;       ; 8.608 ;
; DATA_IO[6]  ; PD_PORT[14] ; 8.775 ;       ;       ; 8.775 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 8.636 ;       ;       ; 8.636 ;
; DATA_IO[7]  ; PD_PORT[15] ; 8.612 ;       ;       ; 8.612 ;
; DATA_IO[16] ; PD_PORT[0]  ; 8.845 ;       ;       ; 8.845 ;
; DATA_IO[16] ; PD_PORT[8]  ; 8.976 ;       ;       ; 8.976 ;
; DATA_IO[17] ; PD_PORT[1]  ; 8.736 ;       ;       ; 8.736 ;
; DATA_IO[17] ; PD_PORT[9]  ; 8.782 ;       ;       ; 8.782 ;
; DATA_IO[18] ; PD_PORT[2]  ; 9.043 ;       ;       ; 9.043 ;
; DATA_IO[18] ; PD_PORT[10] ; 9.053 ;       ;       ; 9.053 ;
; DATA_IO[19] ; PD_PORT[3]  ; 9.081 ;       ;       ; 9.081 ;
; DATA_IO[19] ; PD_PORT[11] ; 8.946 ;       ;       ; 8.946 ;
; DATA_IO[20] ; PD_PORT[4]  ; 8.997 ;       ;       ; 8.997 ;
; DATA_IO[20] ; PD_PORT[12] ; 8.894 ;       ;       ; 8.894 ;
; DATA_IO[21] ; PD_PORT[5]  ; 9.035 ;       ;       ; 9.035 ;
; DATA_IO[21] ; PD_PORT[13] ; 8.981 ;       ;       ; 8.981 ;
; DATA_IO[22] ; PD_PORT[6]  ; 8.746 ;       ;       ; 8.746 ;
; DATA_IO[22] ; PD_PORT[14] ; 8.913 ;       ;       ; 8.913 ;
; DATA_IO[23] ; PD_PORT[7]  ; 8.658 ;       ;       ; 8.658 ;
; DATA_IO[23] ; PD_PORT[15] ; 8.634 ;       ;       ; 8.634 ;
; R_W_IO      ; DATA_IO[0]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[1]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[2]  ; 8.788 ; 8.788 ; 8.788 ; 8.788 ;
; R_W_IO      ; DATA_IO[3]  ; 8.798 ; 8.798 ; 8.798 ; 8.798 ;
; R_W_IO      ; DATA_IO[4]  ; 8.897 ; 8.843 ; 8.843 ; 8.897 ;
; R_W_IO      ; DATA_IO[5]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[6]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[7]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[8]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[9]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[10] ; 8.390 ; 8.390 ; 8.390 ; 8.390 ;
; R_W_IO      ; DATA_IO[11] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[12] ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; R_W_IO      ; DATA_IO[13] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[14] ; 8.390 ; 8.390 ; 8.390 ; 8.390 ;
; R_W_IO      ; DATA_IO[15] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[16] ; 8.720 ; 8.720 ; 8.720 ; 8.720 ;
; R_W_IO      ; DATA_IO[17] ; 8.730 ; 8.730 ; 8.730 ; 8.730 ;
; R_W_IO      ; DATA_IO[18] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[19] ; 8.719 ; 8.719 ; 8.719 ; 8.719 ;
; R_W_IO      ; DATA_IO[20] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[21] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[22] ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; R_W_IO      ; DATA_IO[23] ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; R_W_IO      ; DATA_IO[24] ; 8.779 ; 8.779 ; 8.779 ; 8.779 ;
; R_W_IO      ; DATA_IO[25] ; 8.651 ; 8.651 ; 8.651 ; 8.651 ;
; R_W_IO      ; DATA_IO[26] ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; R_W_IO      ; DATA_IO[27] ; 8.659 ; 8.659 ; 8.659 ; 8.659 ;
; R_W_IO      ; DATA_IO[28] ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; R_W_IO      ; DATA_IO[29] ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; R_W_IO      ; DATA_IO[30] ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; R_W_IO      ; DATA_IO[31] ; 8.627 ; 8.627 ; 8.627 ; 8.627 ;
; R_W_IO      ; DATA_OE_    ; 6.554 ;       ;       ; 6.554 ;
; R_W_IO      ; _LED_RD     ;       ; 6.256 ; 6.256 ;       ;
; R_W_IO      ; _LED_WR     ; 6.159 ;       ;       ; 6.159 ;
; _AS_IO      ; DATA_IO[0]  ;       ; 9.595 ; 9.595 ;       ;
; _AS_IO      ; DATA_IO[1]  ; 9.878 ; 9.820 ; 9.820 ; 9.878 ;
; _AS_IO      ; DATA_IO[2]  ;       ; 9.715 ; 9.715 ;       ;
; _AS_IO      ; DATA_IO[4]  ; 9.763 ; 9.702 ; 9.702 ; 9.763 ;
; _AS_IO      ; DATA_IO[5]  ;       ; 9.709 ; 9.709 ;       ;
; _AS_IO      ; DATA_IO[6]  ;       ; 9.586 ; 9.586 ;       ;
; _AS_IO      ; DATA_IO[7]  ;       ; 9.709 ; 9.709 ;       ;
; _AS_IO      ; DATA_IO[8]  ;       ; 9.658 ; 9.658 ;       ;
; _AS_IO      ; _LED_RD     ; 6.811 ;       ;       ; 6.811 ;
; _AS_IO      ; _LED_WR     ; 6.714 ;       ;       ; 6.714 ;
; _CS         ; DATA_IO[0]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[1]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[2]  ; 8.272 ; 8.272 ; 8.272 ; 8.272 ;
; _CS         ; DATA_IO[3]  ; 8.282 ; 8.282 ; 8.282 ; 8.282 ;
; _CS         ; DATA_IO[4]  ; 8.381 ; 8.381 ; 8.381 ; 8.381 ;
; _CS         ; DATA_IO[5]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[6]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[7]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[8]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[9]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[10] ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; _CS         ; DATA_IO[11] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[12] ; 8.134 ; 8.134 ; 8.134 ; 8.134 ;
; _CS         ; DATA_IO[13] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[14] ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; _CS         ; DATA_IO[15] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[16] ; 8.204 ; 8.204 ; 8.204 ; 8.204 ;
; _CS         ; DATA_IO[17] ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; _CS         ; DATA_IO[18] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[19] ; 8.203 ; 8.203 ; 8.203 ; 8.203 ;
; _CS         ; DATA_IO[20] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[21] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[22] ; 8.058 ; 8.058 ; 8.058 ; 8.058 ;
; _CS         ; DATA_IO[23] ; 8.058 ; 8.058 ; 8.058 ; 8.058 ;
; _CS         ; DATA_IO[24] ; 8.263 ; 8.263 ; 8.263 ; 8.263 ;
; _CS         ; DATA_IO[25] ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; _CS         ; DATA_IO[26] ; 8.145 ; 8.145 ; 8.145 ; 8.145 ;
; _CS         ; DATA_IO[27] ; 8.143 ; 8.143 ; 8.143 ; 8.143 ;
; _CS         ; DATA_IO[28] ; 8.145 ; 8.145 ; 8.145 ; 8.145 ;
; _CS         ; DATA_IO[29] ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; _CS         ; DATA_IO[30] ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; _CS         ; DATA_IO[31] ; 8.111 ; 8.111 ; 8.111 ; 8.111 ;
; _CS         ; DATA_OE_    ;       ; 6.038 ; 6.038 ;       ;
; _CS         ; _LED_RD     ; 6.487 ;       ;       ; 6.487 ;
; _CS         ; _LED_WR     ; 6.390 ;       ;       ; 6.390 ;
; _DS_IO      ; DATA_IO[0]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[1]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[2]  ; 8.639 ; 8.639 ; 8.639 ; 8.639 ;
; _DS_IO      ; DATA_IO[3]  ; 8.649 ; 8.649 ; 8.649 ; 8.649 ;
; _DS_IO      ; DATA_IO[4]  ; 8.748 ; 8.748 ; 8.748 ; 8.748 ;
; _DS_IO      ; DATA_IO[5]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[6]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[7]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[8]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[9]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[10] ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; _DS_IO      ; DATA_IO[11] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[12] ; 8.501 ; 8.501 ; 8.501 ; 8.501 ;
; _DS_IO      ; DATA_IO[13] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[14] ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; _DS_IO      ; DATA_IO[15] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[16] ; 8.571 ; 8.571 ; 8.571 ; 8.571 ;
; _DS_IO      ; DATA_IO[17] ; 8.581 ; 8.581 ; 8.581 ; 8.581 ;
; _DS_IO      ; DATA_IO[18] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[19] ; 8.570 ; 8.570 ; 8.570 ; 8.570 ;
; _DS_IO      ; DATA_IO[20] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[21] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[22] ; 8.425 ; 8.425 ; 8.425 ; 8.425 ;
; _DS_IO      ; DATA_IO[23] ; 8.425 ; 8.425 ; 8.425 ; 8.425 ;
; _DS_IO      ; DATA_IO[24] ; 8.630 ; 8.630 ; 8.630 ; 8.630 ;
; _DS_IO      ; DATA_IO[25] ; 8.502 ; 8.502 ; 8.502 ; 8.502 ;
; _DS_IO      ; DATA_IO[26] ; 8.512 ; 8.512 ; 8.512 ; 8.512 ;
; _DS_IO      ; DATA_IO[27] ; 8.510 ; 8.510 ; 8.510 ; 8.510 ;
; _DS_IO      ; DATA_IO[28] ; 8.512 ; 8.512 ; 8.512 ; 8.512 ;
; _DS_IO      ; DATA_IO[29] ; 8.468 ; 8.468 ; 8.468 ; 8.468 ;
; _DS_IO      ; DATA_IO[30] ; 8.468 ; 8.468 ; 8.468 ; 8.468 ;
; _DS_IO      ; DATA_IO[31] ; 8.478 ; 8.478 ; 8.478 ; 8.478 ;
; _DS_IO      ; DATA_OE_    ;       ; 6.405 ; 6.405 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 10.654 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 10.664 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 10.763 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 10.256 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 10.516 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 10.256 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 10.586 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 10.596 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 10.585 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 10.440 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 10.440 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 10.645 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 10.517 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 10.527 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 10.525 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 10.527 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 10.483 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 10.483 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 10.493 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 15.910 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 15.920 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 16.019 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 15.512 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 15.772 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 15.512 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 15.842 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 15.852 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 15.841 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 15.696 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 15.696 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 15.901 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 15.773 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 15.783 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 15.781 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 15.783 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 15.739 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 15.739 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 15.749 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 14.905 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 15.377 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 15.380 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 15.390 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 15.489 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 15.489 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 15.489 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 15.488 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 15.498 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 15.498 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 15.458 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 15.458 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 15.332 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 15.468 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 15.116 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 14.905 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 15.453 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.481 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.491 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.501 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                             ;
+--------------+------------+--------+------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 10.654 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 10.664 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 10.763 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 10.651 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 10.540 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 10.256 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 10.516 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 10.256 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 10.251 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 10.586 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 10.596 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 10.585 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 10.469 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 10.440 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 10.440 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 10.645 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 10.517 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 10.527 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 10.525 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 10.527 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 10.483 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 10.483 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 10.493 ;      ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 15.910 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 15.920 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 16.019 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 15.907 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 15.796 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 15.512 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 15.772 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 15.512 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 15.507 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 15.842 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 15.852 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 15.841 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 15.725 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 15.696 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 15.696 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 15.901 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 15.773 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 15.783 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 15.781 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 15.783 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 15.739 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 15.739 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 15.749 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 14.845 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 15.317 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 15.320 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 15.330 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 15.429 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 15.429 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 15.429 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 15.428 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 15.438 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 15.438 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 15.398 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 15.398 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 15.272 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 15.408 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 15.056 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 14.845 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 15.393 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.481 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.491 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.501 ;      ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                         ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 10.654    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 10.664    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 10.763    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 10.256    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 10.516    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 10.256    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 10.586    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 10.596    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 10.585    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 10.440    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 10.440    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 10.645    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 10.517    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 10.527    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 10.525    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 10.527    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 10.483    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 10.483    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 10.493    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 15.910    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 15.920    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 16.019    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 15.512    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 15.772    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 15.512    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 15.842    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 15.852    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 15.841    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 15.696    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 15.696    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 15.901    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 15.773    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 15.783    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 15.781    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 15.783    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 15.739    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 15.739    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 15.749    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 14.905    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 15.377    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 15.380    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 15.390    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 15.489    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 15.489    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 15.489    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 15.488    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 15.498    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 15.498    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 15.458    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 15.458    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 15.332    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 15.468    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 15.116    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 14.905    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 15.453    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.481    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.491    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.501    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                             ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+
; DATA_IO[*]   ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]  ; sclk       ; 10.654    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[3]  ; sclk       ; 10.664    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]  ; sclk       ; 10.763    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]  ; sclk       ; 10.651    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[9]  ; sclk       ; 10.540    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[10] ; sclk       ; 10.256    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[11] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[12] ; sclk       ; 10.516    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[13] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[14] ; sclk       ; 10.256    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[15] ; sclk       ; 10.251    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[16] ; sclk       ; 10.586    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[17] ; sclk       ; 10.596    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[18] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[19] ; sclk       ; 10.585    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[20] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[21] ; sclk       ; 10.469    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[22] ; sclk       ; 10.440    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[23] ; sclk       ; 10.440    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[24] ; sclk       ; 10.645    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25] ; sclk       ; 10.517    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[26] ; sclk       ; 10.527    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[27] ; sclk       ; 10.525    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[28] ; sclk       ; 10.527    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[29] ; sclk       ; 10.483    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[30] ; sclk       ; 10.483    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[31] ; sclk       ; 10.493    ;           ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]   ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]  ; sclk       ; 15.910    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]  ; sclk       ; 15.920    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]  ; sclk       ; 16.019    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]  ; sclk       ; 15.907    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]  ; sclk       ; 15.796    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10] ; sclk       ; 15.512    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12] ; sclk       ; 15.772    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14] ; sclk       ; 15.512    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15] ; sclk       ; 15.507    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16] ; sclk       ; 15.842    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17] ; sclk       ; 15.852    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19] ; sclk       ; 15.841    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21] ; sclk       ; 15.725    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22] ; sclk       ; 15.696    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23] ; sclk       ; 15.696    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24] ; sclk       ; 15.901    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25] ; sclk       ; 15.773    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26] ; sclk       ; 15.783    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27] ; sclk       ; 15.781    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28] ; sclk       ; 15.783    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29] ; sclk       ; 15.739    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30] ; sclk       ; 15.739    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31] ; sclk       ; 15.749    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]   ; sclk       ; 14.845    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]  ; sclk       ; 15.317    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]  ; sclk       ; 15.320    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]  ; sclk       ; 15.330    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]  ; sclk       ; 15.429    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]  ; sclk       ; 15.429    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]  ; sclk       ; 15.429    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]  ; sclk       ; 15.428    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]  ; sclk       ; 15.438    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]  ; sclk       ; 15.438    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]  ; sclk       ; 15.398    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10] ; sclk       ; 15.398    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11] ; sclk       ; 15.272    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12] ; sclk       ; 15.408    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13] ; sclk       ; 15.056    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14] ; sclk       ; 14.845    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15] ; sclk       ; 15.393    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO       ; sclk       ; 14.481    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO       ; sclk       ; 14.491    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DS_IO       ; sclk       ; 14.501    ;           ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+----------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                        ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                             ; 1.028 ; 0.215 ; 9.818    ; 10.816  ; 16.933              ;
;  sclk                                        ; 4.876 ; 2.321 ; 9.818    ; 29.381  ; 16.933              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1.028 ; 0.215 ; N/A      ; N/A     ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 4.651 ; 0.215 ; 21.668   ; 15.584  ; 18.758              ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 2.347 ; 0.215 ; 27.248   ; 10.816  ; 18.758              ;
; Design-wide TNS                              ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  sclk                                        ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                             ;
+---------------+------------+---------+---------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; 9.404   ; 9.404   ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; 7.940   ; 7.940   ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; 8.758   ; 8.758   ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; 8.139   ; 8.139   ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; 8.618   ; 8.618   ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; 9.404   ; 9.404   ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; 7.656   ; 7.656   ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; 6.943   ; 6.943   ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; 7.651   ; 7.651   ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 6.879   ; 6.879   ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 8.201   ; 8.201   ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 7.411   ; 7.411   ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 7.383   ; 7.383   ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 7.714   ; 7.714   ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 7.814   ; 7.814   ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 6.768   ; 6.768   ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 7.093   ; 7.093   ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; 7.496   ; 7.496   ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; 6.987   ; 6.987   ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; 7.274   ; 7.274   ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; 6.978   ; 6.978   ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; 7.772   ; 7.772   ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; 7.291   ; 7.291   ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; 7.006   ; 7.006   ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; 6.956   ; 6.956   ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 6.811   ; 6.811   ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 6.842   ; 6.842   ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 6.110   ; 6.110   ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 7.110   ; 7.110   ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 6.201   ; 6.201   ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 6.561   ; 6.561   ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 6.609   ; 6.609   ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 5.732   ; 5.732   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 8.383   ; 8.383   ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 7.458   ; 7.458   ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 8.383   ; 8.383   ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 8.293   ; 8.293   ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 8.023   ; 8.023   ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 8.326   ; 8.326   ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 8.009   ; 8.009   ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 8.249   ; 8.249   ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 7.961   ; 7.961   ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; 5.796   ; 5.796   ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 5.348   ; 5.348   ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 5.401   ; 5.401   ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 5.626   ; 5.626   ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 5.606   ; 5.606   ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 5.606   ; 5.606   ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 5.789   ; 5.789   ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 5.796   ; 5.796   ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 5.497   ; 5.497   ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; 6.486   ; 6.486   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 5.540   ; 5.540   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 6.359   ; 6.359   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 5.085   ; 5.085   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 5.470   ; 5.470   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 6.486   ; 6.486   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 3.723   ; 3.723   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 3.041   ; 3.041   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 3.552   ; 3.552   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 3.683   ; 3.683   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; 3.723   ; 3.723   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; 3.284   ; 3.284   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 5.397   ; 5.397   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 7.542   ; 7.542   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 4.605   ; 4.605   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 6.637   ; 6.637   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 4.617   ; 4.617   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 4.617   ; 4.617   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 3.151   ; 3.151   ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; -2.065  ; -2.065  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; -2.065  ; -2.065  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 0.190   ; 0.190   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; -1.561  ; -1.561  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 3.606   ; 3.606   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; -2.637  ; -2.637  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; -5.945  ; -5.945  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 3.589   ; 3.589   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 3.589   ; 3.589   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 3.314   ; 3.314   ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; -2.146  ; -2.146  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; -1.416  ; -1.416  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; -1.795  ; -1.795  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; -1.893  ; -1.893  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; -1.758  ; -1.758  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; -1.416  ; -1.416  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; -1.605  ; -1.605  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; -1.721  ; -1.721  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; -2.002  ; -2.002  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; -2.290  ; -2.290  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; -2.023  ; -2.023  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; -2.335  ; -2.335  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; -2.495  ; -2.495  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; -2.122  ; -2.122  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; -2.468  ; -2.468  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; -2.019  ; -2.019  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; -1.889  ; -1.889  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; -2.463  ; -2.463  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; -3.749  ; -3.749  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; -4.695  ; -4.695  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; -3.876  ; -3.876  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; -5.150  ; -5.150  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; -5.033  ; -5.033  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; -3.749  ; -3.749  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; -6.292  ; -6.292  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; -6.292  ; -6.292  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; -5.997  ; -5.997  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; -3.139  ; -3.139  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; -5.825  ; -5.825  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; -7.175  ; -7.175  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; -7.666  ; -7.666  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; -4.204  ; -4.204  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; -10.841 ; -10.841 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; -6.085  ; -6.085  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; -6.085  ; -6.085  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; -7.149  ; -7.149  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; -11.140 ; -11.140 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+---------+---------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                              ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; DATA_IO[*]    ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  DATA_IO[0]   ; sclk       ; -3.006 ; -3.006 ; Rise       ; sclk                                        ;
;  DATA_IO[1]   ; sclk       ; -3.268 ; -3.268 ; Rise       ; sclk                                        ;
;  DATA_IO[2]   ; sclk       ; -3.071 ; -3.071 ; Rise       ; sclk                                        ;
;  DATA_IO[3]   ; sclk       ; -3.223 ; -3.223 ; Rise       ; sclk                                        ;
;  DATA_IO[4]   ; sclk       ; -3.587 ; -3.587 ; Rise       ; sclk                                        ;
;  DATA_IO[5]   ; sclk       ; -2.874 ; -2.874 ; Rise       ; sclk                                        ;
;  DATA_IO[6]   ; sclk       ; -2.648 ; -2.648 ; Rise       ; sclk                                        ;
;  DATA_IO[7]   ; sclk       ; -2.845 ; -2.845 ; Rise       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; -2.635 ; -2.635 ; Rise       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; -3.003 ; -3.003 ; Rise       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; -2.777 ; -2.777 ; Rise       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; -2.755 ; -2.755 ; Rise       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; -2.855 ; -2.855 ; Rise       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; -2.910 ; -2.910 ; Rise       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; -2.660 ; -2.660 ; Rise       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; -2.701 ; -2.701 ; Rise       ; sclk                                        ;
;  DATA_IO[16]  ; sclk       ; -2.887 ; -2.887 ; Rise       ; sclk                                        ;
;  DATA_IO[17]  ; sclk       ; -2.696 ; -2.696 ; Rise       ; sclk                                        ;
;  DATA_IO[18]  ; sclk       ; -2.826 ; -2.826 ; Rise       ; sclk                                        ;
;  DATA_IO[19]  ; sclk       ; -2.710 ; -2.710 ; Rise       ; sclk                                        ;
;  DATA_IO[20]  ; sclk       ; -3.145 ; -3.145 ; Rise       ; sclk                                        ;
;  DATA_IO[21]  ; sclk       ; -2.843 ; -2.843 ; Rise       ; sclk                                        ;
;  DATA_IO[22]  ; sclk       ; -2.735 ; -2.735 ; Rise       ; sclk                                        ;
;  DATA_IO[23]  ; sclk       ; -2.736 ; -2.736 ; Rise       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; -2.634 ; -2.634 ; Rise       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; -2.653 ; -2.653 ; Rise       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; -2.395 ; -2.395 ; Rise       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; -2.692 ; -2.692 ; Rise       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; -2.491 ; -2.491 ; Rise       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; -2.567 ; -2.567 ; Rise       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; -2.610 ; -2.610 ; Rise       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -2.298 ; -2.298 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -2.694 ; -2.694 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -2.640 ; -2.640 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -2.797 ; -2.797 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -2.928 ; -2.928 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -2.704 ; -2.704 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -2.731 ; -2.731 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -2.683 ; -2.683 ; Rise       ; sclk                                        ;
; PD_PORT[*]    ; sclk       ; -2.287 ; -2.287 ; Fall       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; -2.287 ; -2.287 ; Fall       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; -2.311 ; -2.311 ; Fall       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; -2.440 ; -2.440 ; Fall       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; -2.413 ; -2.413 ; Fall       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; -2.413 ; -2.413 ; Fall       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; -2.426 ; -2.426 ; Fall       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; -2.427 ; -2.427 ; Fall       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; -2.358 ; -2.358 ; Fall       ; sclk                                        ;
; ADDR[*]       ; sclk       ; 1.307  ; 1.307  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[2]      ; sclk       ; 1.307  ; 1.307  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[3]      ; sclk       ; 1.007  ; 1.007  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[4]      ; sclk       ; 1.229  ; 1.229  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[5]      ; sclk       ; 1.164  ; 1.164  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  ADDR[6]      ; sclk       ; 1.172  ; 1.172  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 1.146  ; 1.146  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 1.146  ; 1.146  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 0.960  ; 0.960  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 0.883  ; 0.883  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[25]  ; sclk       ; 0.910  ; 0.910  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INTA          ; sclk       ; 1.312  ; 1.312  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 1.048  ; 1.048  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _AS_IO        ; sclk       ; 1.046  ; 1.046  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _BERR         ; sclk       ; 0.873  ; 0.873  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _CS           ; sclk       ; 0.929  ; 0.929  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _DSACK_IO[*]  ; sclk       ; 1.078  ; 1.078  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 0.589  ; 0.589  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 1.078  ; 1.078  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; ADDR[*]       ; sclk       ; 6.201  ; 6.201  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  ADDR[6]      ; sclk       ; 6.201  ; 6.201  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; R_W_IO        ; sclk       ; 5.877  ; 5.877  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _AS_IO        ; sclk       ; 5.999  ; 5.999  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BERR         ; sclk       ; 5.669  ; 5.669  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CS           ; sclk       ; 6.395  ; 6.395  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DREQ         ; sclk       ; 8.496  ; 8.496  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DSACK_IO[*]  ; sclk       ; 5.697  ; 5.697  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[0] ; sclk       ; 5.583  ; 5.583  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  _DSACK_IO[1] ; sclk       ; 5.697  ; 5.697  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _STERM        ; sclk       ; 8.785  ; 8.785  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 6.329  ; 6.329  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 6.045  ; 6.045  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 6.135  ; 6.135  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 6.049  ; 6.049  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 5.950  ; 5.950  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 5.945  ; 5.945  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 6.016  ; 6.016  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 6.122  ; 6.122  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 6.184  ; 6.184  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 6.150  ; 6.150  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 6.223  ; 6.223  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 6.329  ; 6.329  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 6.211  ; 6.211  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 6.274  ; 6.274  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 6.144  ; 6.144  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 6.059  ; 6.059  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 6.293  ; 6.293  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; ADDR[*]       ; sclk       ; 10.735 ; 10.735 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[2]      ; sclk       ; 10.606 ; 10.606 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[3]      ; sclk       ; 10.303 ; 10.303 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[4]      ; sclk       ; 10.735 ; 10.735 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[5]      ; sclk       ; 10.709 ; 10.709 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  ADDR[6]      ; sclk       ; 10.281 ; 10.281 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; DATA_IO[*]    ; sclk       ; 10.918 ; 10.918 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 10.918 ; 10.918 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; R_W_IO        ; sclk       ; 10.898 ; 10.898 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _AS_IO        ; sclk       ; 10.925 ; 10.925 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BERR         ; sclk       ; 10.796 ; 10.796 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BG           ; sclk       ; 11.171 ; 11.171 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _BGACK_IO     ; sclk       ; 11.401 ; 11.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _CS           ; sclk       ; 10.475 ; 10.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DREQ         ; sclk       ; 13.444 ; 13.444 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 11.221 ; 11.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 10.836 ; 10.836 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 11.221 ; 11.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _STERM        ; sclk       ; 13.475 ; 13.475 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 19.776 ; 19.776 ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 18.528 ; 18.528 ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 19.399 ; 19.399 ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 18.911 ; 18.911 ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 19.351 ; 19.351 ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 18.703 ; 18.703 ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 19.776 ; 19.776 ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 19.132 ; 19.132 ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 19.559 ; 19.559 ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 18.916 ; 18.916 ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 19.512 ; 19.512 ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 18.970 ; 18.970 ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 19.202 ; 19.202 ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 18.599 ; 18.599 ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 19.559 ; 19.559 ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 19.462 ; 19.462 ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 19.773 ; 19.773 ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 13.352 ; 13.352 ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 13.352 ; 13.352 ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 11.460 ; 11.460 ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 10.682 ; 10.682 ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 11.837 ; 11.837 ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 11.500 ; 11.500 ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 11.415 ; 11.415 ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 11.942 ; 11.942 ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 12.197 ; 12.197 ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 12.708 ; 12.708 ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 11.348 ; 11.348 ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 11.395 ; 11.395 ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 11.900 ; 11.900 ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 11.452 ; 11.452 ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 12.014 ; 12.014 ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 12.405 ; 12.405 ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 11.932 ; 11.932 ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 10.995 ; 10.995 ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 11.647 ; 11.647 ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 14.322 ; 14.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 14.322 ; 14.322 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 13.646 ; 13.646 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 17.592 ; 17.592 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 14.958 ; 14.958 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 17.592 ; 17.592 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 16.227 ; 16.227 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 16.477 ; 16.477 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 15.141 ; 15.141 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 14.915 ; 14.915 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 15.147 ; 15.147 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 15.283 ; 15.283 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 14.097 ; 14.097 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 10.945 ; 10.945 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 13.520 ; 13.520 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 12.507 ; 12.507 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 12.439 ; 12.439 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 13.345 ; 13.345 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 12.878 ; 12.878 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 15.494 ; 15.494 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 24.555 ; 24.555 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 22.357 ; 22.357 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 24.508 ; 24.508 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 24.555 ; 24.555 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 21.213 ; 21.213 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 23.454 ; 23.454 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 22.519 ; 22.519 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 22.290 ; 22.290 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 22.523 ; 22.523 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 21.966 ; 21.966 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 20.293 ; 20.293 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 19.723 ; 19.723 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 20.619 ; 20.619 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 20.178 ; 20.178 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 20.449 ; 20.449 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 19.725 ; 19.725 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 21.217 ; 21.217 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 20.388 ; 20.388 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 20.284 ; 20.284 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 21.611 ; 21.611 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 20.784 ; 20.784 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 21.114 ; 21.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 20.277 ; 20.277 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 19.999 ; 19.999 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 20.031 ; 20.031 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 21.804 ; 21.804 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 20.755 ; 20.755 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 20.401 ; 20.401 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 20.384 ; 20.384 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 20.430 ; 20.430 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 20.242 ; 20.242 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 20.620 ; 20.620 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 20.936 ; 20.936 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 19.886 ; 19.886 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 16.040 ; 16.040 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 17.465 ; 17.465 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 22.927 ; 22.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 22.183 ; 22.183 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 22.814 ; 22.814 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 22.763 ; 22.763 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 22.533 ; 22.533 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 22.549 ; 22.549 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 22.571 ; 22.571 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 21.891 ; 21.891 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 22.231 ; 22.231 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 22.571 ; 22.571 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 22.927 ; 22.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 22.822 ; 22.822 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 22.384 ; 22.384 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 22.445 ; 22.445 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 22.354 ; 22.354 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 22.221 ; 22.221 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 22.445 ; 22.445 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 18.402 ; 18.402 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 15.838 ; 15.838 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 15.831 ; 15.831 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 16.017 ; 16.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 16.447 ; 16.447 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 16.347 ; 16.347 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 16.316 ; 16.316 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 18.490 ; 18.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 18.022 ; 18.022 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 17.714 ; 17.714 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 27.249 ; 27.249 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 23.194 ; 23.194 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 25.391 ; 25.391 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 23.956 ; 23.956 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 23.964 ; 23.964 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 24.763 ; 24.763 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 23.128 ; 23.128 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 23.359 ; 23.359 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 27.249 ; 27.249 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 23.140 ; 23.140 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 24.997 ; 24.997 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 24.544 ; 24.544 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 24.613 ; 24.613 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 25.805 ; 25.805 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 24.155 ; 24.155 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 24.680 ; 24.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 24.944 ; 24.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 24.872 ; 24.872 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 25.177 ; 25.177 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 25.274 ; 25.274 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 25.669 ; 25.669 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 25.687 ; 25.687 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 25.418 ; 25.418 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 25.467 ; 25.467 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 25.583 ; 25.583 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 24.577 ; 24.577 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 24.289 ; 24.289 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 24.506 ; 24.506 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 24.490 ; 24.490 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 24.491 ; 24.491 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 24.870 ; 24.870 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 24.796 ; 24.796 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 29.698 ; 29.698 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 28.051 ; 28.051 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 28.774 ; 28.774 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 28.826 ; 28.826 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 28.480 ; 28.480 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 28.589 ; 28.589 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 29.680 ; 29.680 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 28.548 ; 28.548 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 29.484 ; 29.484 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 28.439 ; 28.439 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 28.887 ; 28.887 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 28.885 ; 28.885 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 28.331 ; 28.331 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 28.485 ; 28.485 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 29.463 ; 29.463 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 28.878 ; 28.878 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 29.698 ; 29.698 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 25.349 ; 25.349 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 25.349 ; 25.349 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 24.673 ; 24.673 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+---------------+------------+--------+--------+------------+---------------------------------------------+
; PD_PORT[*]    ; sclk       ; 8.334  ; 8.334  ; Rise       ; sclk                                        ;
;  PD_PORT[0]   ; sclk       ; 8.494  ; 8.494  ; Rise       ; sclk                                        ;
;  PD_PORT[1]   ; sclk       ; 8.577  ; 8.577  ; Rise       ; sclk                                        ;
;  PD_PORT[2]   ; sclk       ; 8.713  ; 8.713  ; Rise       ; sclk                                        ;
;  PD_PORT[3]   ; sclk       ; 8.469  ; 8.469  ; Rise       ; sclk                                        ;
;  PD_PORT[4]   ; sclk       ; 8.575  ; 8.575  ; Rise       ; sclk                                        ;
;  PD_PORT[5]   ; sclk       ; 8.948  ; 8.948  ; Rise       ; sclk                                        ;
;  PD_PORT[6]   ; sclk       ; 8.637  ; 8.637  ; Rise       ; sclk                                        ;
;  PD_PORT[7]   ; sclk       ; 9.135  ; 9.135  ; Rise       ; sclk                                        ;
;  PD_PORT[8]   ; sclk       ; 8.625  ; 8.625  ; Rise       ; sclk                                        ;
;  PD_PORT[9]   ; sclk       ; 8.623  ; 8.623  ; Rise       ; sclk                                        ;
;  PD_PORT[10]  ; sclk       ; 8.723  ; 8.723  ; Rise       ; sclk                                        ;
;  PD_PORT[11]  ; sclk       ; 8.334  ; 8.334  ; Rise       ; sclk                                        ;
;  PD_PORT[12]  ; sclk       ; 8.472  ; 8.472  ; Rise       ; sclk                                        ;
;  PD_PORT[13]  ; sclk       ; 8.894  ; 8.894  ; Rise       ; sclk                                        ;
;  PD_PORT[14]  ; sclk       ; 8.804  ; 8.804  ; Rise       ; sclk                                        ;
;  PD_PORT[15]  ; sclk       ; 9.111  ; 9.111  ; Rise       ; sclk                                        ;
; DATA_IO[*]    ; sclk       ; 6.006  ; 6.006  ; Fall       ; sclk                                        ;
;  DATA_IO[8]   ; sclk       ; 6.853  ; 6.853  ; Fall       ; sclk                                        ;
;  DATA_IO[9]   ; sclk       ; 6.236  ; 6.236  ; Fall       ; sclk                                        ;
;  DATA_IO[10]  ; sclk       ; 6.006  ; 6.006  ; Fall       ; sclk                                        ;
;  DATA_IO[11]  ; sclk       ; 6.329  ; 6.329  ; Fall       ; sclk                                        ;
;  DATA_IO[12]  ; sclk       ; 6.260  ; 6.260  ; Fall       ; sclk                                        ;
;  DATA_IO[13]  ; sclk       ; 6.232  ; 6.232  ; Fall       ; sclk                                        ;
;  DATA_IO[14]  ; sclk       ; 6.385  ; 6.385  ; Fall       ; sclk                                        ;
;  DATA_IO[15]  ; sclk       ; 6.469  ; 6.469  ; Fall       ; sclk                                        ;
;  DATA_IO[24]  ; sclk       ; 6.563  ; 6.563  ; Fall       ; sclk                                        ;
;  DATA_IO[25]  ; sclk       ; 6.150  ; 6.150  ; Fall       ; sclk                                        ;
;  DATA_IO[26]  ; sclk       ; 6.190  ; 6.190  ; Fall       ; sclk                                        ;
;  DATA_IO[27]  ; sclk       ; 6.365  ; 6.365  ; Fall       ; sclk                                        ;
;  DATA_IO[28]  ; sclk       ; 6.223  ; 6.223  ; Fall       ; sclk                                        ;
;  DATA_IO[29]  ; sclk       ; 6.315  ; 6.315  ; Fall       ; sclk                                        ;
;  DATA_IO[30]  ; sclk       ; 6.471  ; 6.471  ; Fall       ; sclk                                        ;
;  DATA_IO[31]  ; sclk       ; 6.277  ; 6.277  ; Fall       ; sclk                                        ;
; _AS_IO        ; sclk       ; 6.142  ; 6.142  ; Fall       ; sclk                                        ;
; _DS_IO        ; sclk       ; 6.343  ; 6.343  ; Fall       ; sclk                                        ;
; _DSACK_IO[*]  ; sclk       ; 9.580  ; 9.580  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[0] ; sclk       ; 9.885  ; 9.885  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  _DSACK_IO[1] ; sclk       ; 9.580  ; 9.580  ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_IO[*]    ; sclk       ; 9.672  ; 9.672  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[0]   ; sclk       ; 10.026 ; 10.026 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[1]   ; sclk       ; 9.791  ; 9.791  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[2]   ; sclk       ; 10.395 ; 10.395 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[4]   ; sclk       ; 9.672  ; 9.672  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[5]   ; sclk       ; 10.144 ; 10.144 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[6]   ; sclk       ; 10.031 ; 10.031 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[7]   ; sclk       ; 10.154 ; 10.154 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
;  DATA_IO[8]   ; sclk       ; 10.160 ; 10.160 ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; DATA_OE_      ; sclk       ; 8.420  ; 8.420  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; INT           ; sclk       ; 7.439  ; 7.439  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; R_W_IO        ; sclk       ; 9.591  ; 9.591  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOR          ; sclk       ; 7.812  ; 7.812  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _IOW          ; sclk       ; 7.781  ; 7.781  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_RD       ; sclk       ; 8.097  ; 8.097  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; _LED_WR       ; sclk       ; 7.999  ; 7.999  ; Fall       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; BR            ; sclk       ; 12.238 ; 12.238 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[0]   ; sclk       ; 15.726 ; 15.726 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[1]   ; sclk       ; 15.951 ; 15.951 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[2]   ; sclk       ; 15.411 ; 15.411 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[3]   ; sclk       ; 15.303 ; 15.303 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[4]   ; sclk       ; 15.833 ; 15.833 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[5]   ; sclk       ; 15.840 ; 15.840 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[6]   ; sclk       ; 15.717 ; 15.717 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[7]   ; sclk       ; 15.840 ; 15.840 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[8]   ; sclk       ; 15.361 ; 15.361 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[9]   ; sclk       ; 15.050 ; 15.050 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[10]  ; sclk       ; 14.987 ; 14.987 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[11]  ; sclk       ; 15.118 ; 15.118 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[12]  ; sclk       ; 14.957 ; 14.957 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[13]  ; sclk       ; 15.209 ; 15.209 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[14]  ; sclk       ; 14.977 ; 14.977 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[15]  ; sclk       ; 15.193 ; 15.193 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[16]  ; sclk       ; 15.070 ; 15.070 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[17]  ; sclk       ; 15.088 ; 15.088 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[18]  ; sclk       ; 15.536 ; 15.536 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[19]  ; sclk       ; 15.205 ; 15.205 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[20]  ; sclk       ; 15.299 ; 15.299 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[21]  ; sclk       ; 14.953 ; 14.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[22]  ; sclk       ; 14.867 ; 14.867 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[23]  ; sclk       ; 14.883 ; 14.883 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[24]  ; sclk       ; 15.313 ; 15.313 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[25]  ; sclk       ; 15.067 ; 15.067 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[26]  ; sclk       ; 14.924 ; 14.924 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[27]  ; sclk       ; 15.157 ; 15.157 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[28]  ; sclk       ; 14.944 ; 14.944 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[29]  ; sclk       ; 14.903 ; 14.903 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[30]  ; sclk       ; 15.012 ; 15.012 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  DATA_IO[31]  ; sclk       ; 15.009 ; 15.009 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_OE_      ; sclk       ; 13.676 ; 13.676 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; OWN           ; sclk       ; 12.505 ; 12.505 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PDATA_OE_     ; sclk       ; 12.863 ; 12.863 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PD_PORT[*]    ; sclk       ; 14.979 ; 14.979 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[0]   ; sclk       ; 15.108 ; 15.108 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[1]   ; sclk       ; 15.107 ; 15.107 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[2]   ; sclk       ; 15.083 ; 15.083 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[3]   ; sclk       ; 15.171 ; 15.171 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[4]   ; sclk       ; 15.144 ; 15.144 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[5]   ; sclk       ; 15.059 ; 15.059 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[6]   ; sclk       ; 15.219 ; 15.219 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[7]   ; sclk       ; 15.003 ; 15.003 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[8]   ; sclk       ; 15.239 ; 15.239 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[9]   ; sclk       ; 15.153 ; 15.153 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[10]  ; sclk       ; 15.093 ; 15.093 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[11]  ; sclk       ; 15.036 ; 15.036 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[12]  ; sclk       ; 15.041 ; 15.041 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[13]  ; sclk       ; 15.005 ; 15.005 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[14]  ; sclk       ; 15.386 ; 15.386 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
;  PD_PORT[15]  ; sclk       ; 14.979 ; 14.979 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _BGACK_IO     ; sclk       ; 14.498 ; 14.498 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _CSS          ; sclk       ; 12.342 ; 12.342 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DACK         ; sclk       ; 12.338 ; 12.338 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _DMAEN        ; sclk       ; 12.481 ; 12.481 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOR          ; sclk       ; 12.517 ; 12.517 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _IOW          ; sclk       ; 12.474 ; 12.474 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_DMA      ; sclk       ; 12.576 ; 12.576 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_RD       ; sclk       ; 13.159 ; 13.159 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _LED_WR       ; sclk       ; 13.062 ; 13.062 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; _SIZ1         ; sclk       ; 12.431 ; 12.431 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; DATA_IO[*]    ; sclk       ; 19.531 ; 19.531 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[0]   ; sclk       ; 19.540 ; 19.540 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[1]   ; sclk       ; 20.304 ; 20.304 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[2]   ; sclk       ; 19.779 ; 19.779 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[3]   ; sclk       ; 19.788 ; 19.788 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[4]   ; sclk       ; 20.079 ; 20.079 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[5]   ; sclk       ; 19.652 ; 19.652 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[6]   ; sclk       ; 19.531 ; 19.531 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[7]   ; sclk       ; 19.653 ; 19.653 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[8]   ; sclk       ; 20.776 ; 20.776 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[9]   ; sclk       ; 19.537 ; 19.537 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[10]  ; sclk       ; 20.048 ; 20.048 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[11]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[12]  ; sclk       ; 19.927 ; 19.927 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[13]  ; sclk       ; 20.330 ; 20.330 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[14]  ; sclk       ; 19.811 ; 19.811 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[15]  ; sclk       ; 19.969 ; 19.969 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[16]  ; sclk       ; 20.031 ; 20.031 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[17]  ; sclk       ; 20.017 ; 20.017 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[18]  ; sclk       ; 20.114 ; 20.114 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[19]  ; sclk       ; 20.160 ; 20.160 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[20]  ; sclk       ; 20.264 ; 20.264 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[21]  ; sclk       ; 20.279 ; 20.279 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[22]  ; sclk       ; 20.201 ; 20.201 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[23]  ; sclk       ; 20.228 ; 20.228 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[24]  ; sclk       ; 20.191 ; 20.191 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[25]  ; sclk       ; 19.856 ; 19.856 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[26]  ; sclk       ; 19.824 ; 19.824 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[27]  ; sclk       ; 19.908 ; 19.908 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[28]  ; sclk       ; 19.953 ; 19.953 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[29]  ; sclk       ; 19.806 ; 19.806 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[30]  ; sclk       ; 19.917 ; 19.917 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  DATA_IO[31]  ; sclk       ; 19.897 ; 19.897 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; PD_PORT[*]    ; sclk       ; 20.257 ; 20.257 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[0]   ; sclk       ; 20.390 ; 20.390 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[1]   ; sclk       ; 20.504 ; 20.504 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[2]   ; sclk       ; 20.493 ; 20.493 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[3]   ; sclk       ; 20.392 ; 20.392 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[4]   ; sclk       ; 20.361 ; 20.361 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[5]   ; sclk       ; 20.597 ; 20.597 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[6]   ; sclk       ; 20.320 ; 20.320 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[7]   ; sclk       ; 21.091 ; 21.091 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[8]   ; sclk       ; 20.521 ; 20.521 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[9]   ; sclk       ; 20.550 ; 20.550 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[10]  ; sclk       ; 20.503 ; 20.503 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[11]  ; sclk       ; 20.257 ; 20.257 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[12]  ; sclk       ; 20.258 ; 20.258 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[13]  ; sclk       ; 20.543 ; 20.543 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[14]  ; sclk       ; 20.487 ; 20.487 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  PD_PORT[15]  ; sclk       ; 21.067 ; 21.067 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
; _DSACK_IO[*]  ; sclk       ; 19.906 ; 19.906 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[0] ; sclk       ; 20.211 ; 20.211 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
;  _DSACK_IO[1] ; sclk       ; 19.906 ; 19.906 ; Rise       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------+------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; ADDR[2]     ; DATA_IO[0]  ; 18.292 ;        ;        ; 18.292 ;
; ADDR[2]     ; DATA_IO[1]  ; 18.749 ; 19.734 ; 19.734 ; 18.749 ;
; ADDR[2]     ; DATA_IO[2]  ; 18.666 ; 18.904 ; 18.904 ; 18.666 ;
; ADDR[2]     ; DATA_IO[4]  ; 18.539 ; 18.804 ; 18.804 ; 18.539 ;
; ADDR[2]     ; DATA_IO[5]  ; 18.459 ;        ;        ; 18.459 ;
; ADDR[2]     ; DATA_IO[6]  ; 18.225 ;        ;        ; 18.225 ;
; ADDR[2]     ; DATA_IO[7]  ; 18.458 ;        ;        ; 18.458 ;
; ADDR[2]     ; DATA_IO[8]  ;        ; 16.282 ; 16.282 ;        ;
; ADDR[3]     ; DATA_IO[0]  ; 18.445 ;        ;        ; 18.445 ;
; ADDR[3]     ; DATA_IO[1]  ; 22.081 ; 19.043 ; 19.043 ; 22.081 ;
; ADDR[3]     ; DATA_IO[2]  ; 21.251 ; 18.827 ; 18.827 ; 21.251 ;
; ADDR[3]     ; DATA_IO[4]  ; 21.151 ; 18.838 ; 18.838 ; 21.151 ;
; ADDR[3]     ; DATA_IO[5]  ; 18.612 ;        ;        ; 18.612 ;
; ADDR[3]     ; DATA_IO[6]  ; 18.378 ;        ;        ; 18.378 ;
; ADDR[3]     ; DATA_IO[7]  ; 18.611 ;        ;        ; 18.611 ;
; ADDR[3]     ; DATA_IO[8]  ; 18.629 ;        ;        ; 18.629 ;
; ADDR[3]     ; PD_PORT[0]  ; 16.843 ; 16.843 ; 16.843 ; 16.843 ;
; ADDR[3]     ; PD_PORT[1]  ; 17.346 ; 17.346 ; 17.346 ; 17.346 ;
; ADDR[3]     ; PD_PORT[2]  ; 17.623 ; 17.623 ; 17.623 ; 17.623 ;
; ADDR[3]     ; PD_PORT[3]  ; 17.192 ; 17.192 ; 17.192 ; 17.192 ;
; ADDR[3]     ; PD_PORT[4]  ; 17.409 ; 17.409 ; 17.409 ; 17.409 ;
; ADDR[3]     ; PD_PORT[5]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[6]  ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; ADDR[3]     ; PD_PORT[7]  ; 17.198 ; 17.198 ; 17.198 ; 17.198 ;
; ADDR[3]     ; PD_PORT[8]  ; 17.231 ; 17.231 ; 17.231 ; 17.231 ;
; ADDR[3]     ; PD_PORT[9]  ; 17.459 ; 17.459 ; 17.459 ; 17.459 ;
; ADDR[3]     ; PD_PORT[10] ; 17.682 ; 17.682 ; 17.682 ; 17.682 ;
; ADDR[3]     ; PD_PORT[11] ; 17.043 ; 17.043 ; 17.043 ; 17.043 ;
; ADDR[3]     ; PD_PORT[12] ; 17.305 ; 17.305 ; 17.305 ; 17.305 ;
; ADDR[3]     ; PD_PORT[13] ; 17.014 ; 17.014 ; 17.014 ; 17.014 ;
; ADDR[3]     ; PD_PORT[14] ; 17.605 ; 17.605 ; 17.605 ; 17.605 ;
; ADDR[3]     ; PD_PORT[15] ; 17.412 ; 17.412 ; 17.412 ; 17.412 ;
; ADDR[4]     ; DATA_IO[0]  ; 18.142 ;        ;        ; 18.142 ;
; ADDR[4]     ; DATA_IO[1]  ; 18.599 ; 20.127 ; 20.127 ; 18.599 ;
; ADDR[4]     ; DATA_IO[2]  ;        ; 19.297 ; 19.297 ;        ;
; ADDR[4]     ; DATA_IO[4]  ; 18.389 ; 19.197 ; 19.197 ; 18.389 ;
; ADDR[4]     ; DATA_IO[5]  ; 18.309 ;        ;        ; 18.309 ;
; ADDR[4]     ; DATA_IO[6]  ; 18.075 ;        ;        ; 18.075 ;
; ADDR[4]     ; DATA_IO[7]  ; 18.308 ;        ;        ; 18.308 ;
; ADDR[4]     ; DATA_IO[8]  ;        ; 16.675 ; 16.675 ;        ;
; ADDR[5]     ; DATA_IO[0]  ;        ; 18.051 ; 18.051 ;        ;
; ADDR[5]     ; DATA_IO[1]  ; 18.649 ; 21.687 ; 21.687 ; 18.649 ;
; ADDR[5]     ; DATA_IO[2]  ;        ; 20.857 ; 20.857 ;        ;
; ADDR[5]     ; DATA_IO[4]  ; 18.444 ; 20.757 ; 20.757 ; 18.444 ;
; ADDR[5]     ; DATA_IO[5]  ;        ; 18.218 ; 18.218 ;        ;
; ADDR[5]     ; DATA_IO[6]  ;        ; 17.984 ; 17.984 ;        ;
; ADDR[5]     ; DATA_IO[7]  ;        ; 18.217 ; 18.217 ;        ;
; ADDR[5]     ; DATA_IO[8]  ;        ; 18.235 ; 18.235 ;        ;
; ADDR[6]     ; DATA_IO[0]  ;        ; 17.949 ; 17.949 ;        ;
; ADDR[6]     ; DATA_IO[1]  ; 18.547 ; 21.585 ; 21.585 ; 18.547 ;
; ADDR[6]     ; DATA_IO[2]  ;        ; 20.755 ; 20.755 ;        ;
; ADDR[6]     ; DATA_IO[4]  ; 18.342 ; 20.655 ; 20.655 ; 18.342 ;
; ADDR[6]     ; DATA_IO[5]  ;        ; 18.116 ; 18.116 ;        ;
; ADDR[6]     ; DATA_IO[6]  ;        ; 17.882 ; 17.882 ;        ;
; ADDR[6]     ; DATA_IO[7]  ;        ; 18.115 ; 18.115 ;        ;
; ADDR[6]     ; DATA_IO[8]  ;        ; 18.133 ; 18.133 ;        ;
; DATA_IO[0]  ; PD_PORT[0]  ; 17.121 ;        ;        ; 17.121 ;
; DATA_IO[0]  ; PD_PORT[8]  ; 17.509 ;        ;        ; 17.509 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 17.657 ;        ;        ; 17.657 ;
; DATA_IO[1]  ; PD_PORT[9]  ; 17.770 ;        ;        ; 17.770 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 18.246 ;        ;        ; 18.246 ;
; DATA_IO[2]  ; PD_PORT[10] ; 18.305 ;        ;        ; 18.305 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 17.941 ;        ;        ; 17.941 ;
; DATA_IO[3]  ; PD_PORT[11] ; 17.792 ;        ;        ; 17.792 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 19.124 ;        ;        ; 19.124 ;
; DATA_IO[4]  ; PD_PORT[12] ; 19.020 ;        ;        ; 19.020 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 17.644 ;        ;        ; 17.644 ;
; DATA_IO[5]  ; PD_PORT[13] ; 17.427 ;        ;        ; 17.427 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 17.069 ;        ;        ; 17.069 ;
; DATA_IO[6]  ; PD_PORT[14] ; 17.399 ;        ;        ; 17.399 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 17.144 ;        ;        ; 17.144 ;
; DATA_IO[7]  ; PD_PORT[15] ; 17.358 ;        ;        ; 17.358 ;
; DATA_IO[16] ; PD_PORT[0]  ; 17.681 ;        ;        ; 17.681 ;
; DATA_IO[16] ; PD_PORT[8]  ; 18.069 ;        ;        ; 18.069 ;
; DATA_IO[17] ; PD_PORT[1]  ; 17.423 ;        ;        ; 17.423 ;
; DATA_IO[17] ; PD_PORT[9]  ; 17.536 ;        ;        ; 17.536 ;
; DATA_IO[18] ; PD_PORT[2]  ; 17.956 ;        ;        ; 17.956 ;
; DATA_IO[18] ; PD_PORT[10] ; 18.015 ;        ;        ; 18.015 ;
; DATA_IO[19] ; PD_PORT[3]  ; 18.414 ;        ;        ; 18.414 ;
; DATA_IO[19] ; PD_PORT[11] ; 18.265 ;        ;        ; 18.265 ;
; DATA_IO[20] ; PD_PORT[4]  ; 17.902 ;        ;        ; 17.902 ;
; DATA_IO[20] ; PD_PORT[12] ; 17.798 ;        ;        ; 17.798 ;
; DATA_IO[21] ; PD_PORT[5]  ; 18.142 ;        ;        ; 18.142 ;
; DATA_IO[21] ; PD_PORT[13] ; 17.925 ;        ;        ; 17.925 ;
; DATA_IO[22] ; PD_PORT[6]  ; 17.332 ;        ;        ; 17.332 ;
; DATA_IO[22] ; PD_PORT[14] ; 17.662 ;        ;        ; 17.662 ;
; DATA_IO[23] ; PD_PORT[7]  ; 16.931 ;        ;        ; 16.931 ;
; DATA_IO[23] ; PD_PORT[15] ; 17.145 ;        ;        ; 17.145 ;
; R_W_IO      ; DATA_IO[0]  ; 17.638 ; 17.387 ; 17.387 ; 17.638 ;
; R_W_IO      ; DATA_IO[1]  ; 20.579 ; 17.541 ; 17.541 ; 20.579 ;
; R_W_IO      ; DATA_IO[2]  ; 19.749 ; 17.387 ; 17.387 ; 19.749 ;
; R_W_IO      ; DATA_IO[3]  ; 17.397 ; 17.397 ; 17.397 ; 17.397 ;
; R_W_IO      ; DATA_IO[4]  ; 19.649 ; 17.732 ; 17.732 ; 19.649 ;
; R_W_IO      ; DATA_IO[5]  ; 17.805 ; 17.387 ; 17.387 ; 17.805 ;
; R_W_IO      ; DATA_IO[6]  ; 17.571 ; 17.023 ; 17.023 ; 17.571 ;
; R_W_IO      ; DATA_IO[7]  ; 17.804 ; 17.387 ; 17.387 ; 17.804 ;
; R_W_IO      ; DATA_IO[8]  ; 17.127 ; 17.023 ; 17.023 ; 17.127 ;
; R_W_IO      ; DATA_IO[9]  ; 17.023 ; 17.023 ; 17.023 ; 17.023 ;
; R_W_IO      ; DATA_IO[10] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[11] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[12] ; 16.603 ; 16.603 ; 16.603 ; 16.603 ;
; R_W_IO      ; DATA_IO[13] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[14] ; 16.196 ; 16.196 ; 16.196 ; 16.196 ;
; R_W_IO      ; DATA_IO[15] ; 16.176 ; 16.176 ; 16.176 ; 16.176 ;
; R_W_IO      ; DATA_IO[16] ; 17.277 ; 17.277 ; 17.277 ; 17.277 ;
; R_W_IO      ; DATA_IO[17] ; 17.287 ; 17.287 ; 17.287 ; 17.287 ;
; R_W_IO      ; DATA_IO[18] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[19] ; 17.275 ; 17.275 ; 17.275 ; 17.275 ;
; R_W_IO      ; DATA_IO[20] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[21] ; 16.895 ; 16.895 ; 16.895 ; 16.895 ;
; R_W_IO      ; DATA_IO[22] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[23] ; 17.104 ; 17.104 ; 17.104 ; 17.104 ;
; R_W_IO      ; DATA_IO[24] ; 17.615 ; 17.615 ; 17.615 ; 17.615 ;
; R_W_IO      ; DATA_IO[25] ; 17.232 ; 17.232 ; 17.232 ; 17.232 ;
; R_W_IO      ; DATA_IO[26] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[27] ; 16.989 ; 16.989 ; 16.989 ; 16.989 ;
; R_W_IO      ; DATA_IO[28] ; 16.620 ; 16.620 ; 16.620 ; 16.620 ;
; R_W_IO      ; DATA_IO[29] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[30] ; 17.174 ; 17.174 ; 17.174 ; 17.174 ;
; R_W_IO      ; DATA_IO[31] ; 17.184 ; 17.184 ; 17.184 ; 17.184 ;
; R_W_IO      ; DATA_OE_    ; 14.529 ;        ;        ; 14.529 ;
; R_W_IO      ; _LED_RD     ;        ; 13.856 ; 13.856 ;        ;
; R_W_IO      ; _LED_WR     ; 13.388 ;        ;        ; 13.388 ;
; _AS_IO      ; DATA_IO[0]  ;        ; 20.123 ; 20.123 ;        ;
; _AS_IO      ; DATA_IO[1]  ; 20.721 ; 23.759 ; 23.759 ; 20.721 ;
; _AS_IO      ; DATA_IO[2]  ;        ; 22.929 ; 22.929 ;        ;
; _AS_IO      ; DATA_IO[4]  ; 20.516 ; 22.829 ; 22.829 ; 20.516 ;
; _AS_IO      ; DATA_IO[5]  ;        ; 20.290 ; 20.290 ;        ;
; _AS_IO      ; DATA_IO[6]  ;        ; 20.056 ; 20.056 ;        ;
; _AS_IO      ; DATA_IO[7]  ;        ; 20.289 ; 20.289 ;        ;
; _AS_IO      ; DATA_IO[8]  ;        ; 20.307 ; 20.307 ;        ;
; _AS_IO      ; _LED_RD     ; 15.777 ;        ;        ; 15.777 ;
; _AS_IO      ; _LED_WR     ; 15.308 ;        ;        ; 15.308 ;
; _CS         ; DATA_IO[0]  ; 15.852 ; 19.218 ; 19.218 ; 15.852 ;
; _CS         ; DATA_IO[1]  ; 19.816 ; 22.854 ; 22.854 ; 19.816 ;
; _CS         ; DATA_IO[2]  ; 15.852 ; 22.024 ; 22.024 ; 15.852 ;
; _CS         ; DATA_IO[3]  ; 15.862 ; 15.862 ; 15.862 ; 15.862 ;
; _CS         ; DATA_IO[4]  ; 19.611 ; 21.924 ; 21.924 ; 19.611 ;
; _CS         ; DATA_IO[5]  ; 15.852 ; 19.385 ; 19.385 ; 15.852 ;
; _CS         ; DATA_IO[6]  ; 15.488 ; 19.151 ; 19.151 ; 15.488 ;
; _CS         ; DATA_IO[7]  ; 15.852 ; 19.384 ; 19.384 ; 15.852 ;
; _CS         ; DATA_IO[8]  ; 15.488 ; 19.402 ; 19.402 ; 15.488 ;
; _CS         ; DATA_IO[9]  ; 15.488 ; 15.488 ; 15.488 ; 15.488 ;
; _CS         ; DATA_IO[10] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[11] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[12] ; 15.068 ; 15.068 ; 15.068 ; 15.068 ;
; _CS         ; DATA_IO[13] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[14] ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; _CS         ; DATA_IO[15] ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; _CS         ; DATA_IO[16] ; 15.742 ; 15.742 ; 15.742 ; 15.742 ;
; _CS         ; DATA_IO[17] ; 15.752 ; 15.752 ; 15.752 ; 15.752 ;
; _CS         ; DATA_IO[18] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[19] ; 15.740 ; 15.740 ; 15.740 ; 15.740 ;
; _CS         ; DATA_IO[20] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[21] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; _CS         ; DATA_IO[22] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[23] ; 15.569 ; 15.569 ; 15.569 ; 15.569 ;
; _CS         ; DATA_IO[24] ; 16.080 ; 16.080 ; 16.080 ; 16.080 ;
; _CS         ; DATA_IO[25] ; 15.697 ; 15.697 ; 15.697 ; 15.697 ;
; _CS         ; DATA_IO[26] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[27] ; 15.454 ; 15.454 ; 15.454 ; 15.454 ;
; _CS         ; DATA_IO[28] ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; _CS         ; DATA_IO[29] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[30] ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; _CS         ; DATA_IO[31] ; 15.649 ; 15.649 ; 15.649 ; 15.649 ;
; _CS         ; DATA_OE_    ;        ; 12.994 ; 12.994 ;        ;
; _CS         ; _LED_RD     ; 14.872 ;        ;        ; 14.872 ;
; _CS         ; _LED_WR     ; 14.403 ;        ;        ; 14.403 ;
; _DS_IO      ; DATA_IO[0]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[1]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[2]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[3]  ; 17.075 ; 17.075 ; 17.075 ; 17.075 ;
; _DS_IO      ; DATA_IO[4]  ; 17.410 ; 17.410 ; 17.410 ; 17.410 ;
; _DS_IO      ; DATA_IO[5]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[6]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[7]  ; 17.065 ; 17.065 ; 17.065 ; 17.065 ;
; _DS_IO      ; DATA_IO[8]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[9]  ; 16.701 ; 16.701 ; 16.701 ; 16.701 ;
; _DS_IO      ; DATA_IO[10] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[11] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[12] ; 16.281 ; 16.281 ; 16.281 ; 16.281 ;
; _DS_IO      ; DATA_IO[13] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[14] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; _DS_IO      ; DATA_IO[15] ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; _DS_IO      ; DATA_IO[16] ; 16.955 ; 16.955 ; 16.955 ; 16.955 ;
; _DS_IO      ; DATA_IO[17] ; 16.965 ; 16.965 ; 16.965 ; 16.965 ;
; _DS_IO      ; DATA_IO[18] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[19] ; 16.953 ; 16.953 ; 16.953 ; 16.953 ;
; _DS_IO      ; DATA_IO[20] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[21] ; 16.573 ; 16.573 ; 16.573 ; 16.573 ;
; _DS_IO      ; DATA_IO[22] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[23] ; 16.782 ; 16.782 ; 16.782 ; 16.782 ;
; _DS_IO      ; DATA_IO[24] ; 17.293 ; 17.293 ; 17.293 ; 17.293 ;
; _DS_IO      ; DATA_IO[25] ; 16.910 ; 16.910 ; 16.910 ; 16.910 ;
; _DS_IO      ; DATA_IO[26] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[27] ; 16.667 ; 16.667 ; 16.667 ; 16.667 ;
; _DS_IO      ; DATA_IO[28] ; 16.298 ; 16.298 ; 16.298 ; 16.298 ;
; _DS_IO      ; DATA_IO[29] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[30] ; 16.852 ; 16.852 ; 16.852 ; 16.852 ;
; _DS_IO      ; DATA_IO[31] ; 16.862 ; 16.862 ; 16.862 ; 16.862 ;
; _DS_IO      ; DATA_OE_    ;        ; 14.207 ; 14.207 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; ADDR[2]     ; DATA_IO[0]  ; 9.084 ;       ;       ; 9.084 ;
; ADDR[2]     ; DATA_IO[1]  ; 8.657 ; 9.540 ; 9.540 ; 8.657 ;
; ADDR[2]     ; DATA_IO[2]  ; 9.113 ; 9.182 ; 9.182 ; 9.113 ;
; ADDR[2]     ; DATA_IO[4]  ; 8.542 ; 9.213 ; 9.213 ; 8.542 ;
; ADDR[2]     ; DATA_IO[5]  ; 9.198 ;       ;       ; 9.198 ;
; ADDR[2]     ; DATA_IO[6]  ; 9.075 ;       ;       ; 9.075 ;
; ADDR[2]     ; DATA_IO[7]  ; 9.198 ;       ;       ; 9.198 ;
; ADDR[2]     ; DATA_IO[8]  ;       ; 8.437 ; 8.437 ;       ;
; ADDR[3]     ; DATA_IO[0]  ; 9.104 ;       ;       ; 9.104 ;
; ADDR[3]     ; DATA_IO[1]  ; 9.329 ; 9.387 ; 9.387 ; 9.329 ;
; ADDR[3]     ; DATA_IO[2]  ; 9.912 ; 9.222 ; 9.222 ; 9.912 ;
; ADDR[3]     ; DATA_IO[4]  ; 9.211 ; 9.272 ; 9.272 ; 9.211 ;
; ADDR[3]     ; DATA_IO[5]  ; 9.218 ;       ;       ; 9.218 ;
; ADDR[3]     ; DATA_IO[6]  ; 9.095 ;       ;       ; 9.095 ;
; ADDR[3]     ; DATA_IO[7]  ; 9.218 ;       ;       ; 9.218 ;
; ADDR[3]     ; DATA_IO[8]  ; 9.167 ;       ;       ; 9.167 ;
; ADDR[3]     ; PD_PORT[0]  ; 8.598 ; 8.598 ; 8.598 ; 8.598 ;
; ADDR[3]     ; PD_PORT[1]  ; 8.739 ; 8.739 ; 8.739 ; 8.739 ;
; ADDR[3]     ; PD_PORT[2]  ; 8.968 ; 8.968 ; 8.968 ; 8.968 ;
; ADDR[3]     ; PD_PORT[3]  ; 8.736 ; 8.736 ; 8.736 ; 8.736 ;
; ADDR[3]     ; PD_PORT[4]  ; 8.811 ; 8.811 ; 8.811 ; 8.811 ;
; ADDR[3]     ; PD_PORT[5]  ; 8.764 ; 8.764 ; 8.764 ; 8.764 ;
; ADDR[3]     ; PD_PORT[6]  ; 8.740 ; 8.740 ; 8.740 ; 8.740 ;
; ADDR[3]     ; PD_PORT[7]  ; 8.714 ; 8.714 ; 8.714 ; 8.714 ;
; ADDR[3]     ; PD_PORT[8]  ; 8.729 ; 8.729 ; 8.729 ; 8.729 ;
; ADDR[3]     ; PD_PORT[9]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; ADDR[3]     ; PD_PORT[10] ; 8.978 ; 8.978 ; 8.978 ; 8.978 ;
; ADDR[3]     ; PD_PORT[11] ; 8.601 ; 8.601 ; 8.601 ; 8.601 ;
; ADDR[3]     ; PD_PORT[12] ; 8.708 ; 8.708 ; 8.708 ; 8.708 ;
; ADDR[3]     ; PD_PORT[13] ; 8.710 ; 8.710 ; 8.710 ; 8.710 ;
; ADDR[3]     ; PD_PORT[14] ; 8.907 ; 8.907 ; 8.907 ; 8.907 ;
; ADDR[3]     ; PD_PORT[15] ; 8.690 ; 8.690 ; 8.690 ; 8.690 ;
; ADDR[4]     ; DATA_IO[0]  ; 9.016 ;       ;       ; 9.016 ;
; ADDR[4]     ; DATA_IO[1]  ; 8.807 ; 9.690 ; 9.690 ; 8.807 ;
; ADDR[4]     ; DATA_IO[2]  ;       ; 8.979 ; 8.979 ;       ;
; ADDR[4]     ; DATA_IO[4]  ; 8.692 ; 9.363 ; 9.363 ; 8.692 ;
; ADDR[4]     ; DATA_IO[5]  ; 9.130 ;       ;       ; 9.130 ;
; ADDR[4]     ; DATA_IO[6]  ; 9.007 ;       ;       ; 9.007 ;
; ADDR[4]     ; DATA_IO[7]  ; 9.130 ;       ;       ; 9.130 ;
; ADDR[4]     ; DATA_IO[8]  ;       ; 8.587 ; 8.587 ;       ;
; ADDR[5]     ; DATA_IO[0]  ;       ; 8.947 ; 8.947 ;       ;
; ADDR[5]     ; DATA_IO[1]  ; 9.230 ; 9.172 ; 9.172 ; 9.230 ;
; ADDR[5]     ; DATA_IO[2]  ;       ; 9.065 ; 9.065 ;       ;
; ADDR[5]     ; DATA_IO[4]  ; 9.115 ; 9.054 ; 9.054 ; 9.115 ;
; ADDR[5]     ; DATA_IO[5]  ;       ; 9.061 ; 9.061 ;       ;
; ADDR[5]     ; DATA_IO[6]  ;       ; 8.938 ; 8.938 ;       ;
; ADDR[5]     ; DATA_IO[7]  ;       ; 9.061 ; 9.061 ;       ;
; ADDR[5]     ; DATA_IO[8]  ;       ; 9.010 ; 9.010 ;       ;
; ADDR[6]     ; DATA_IO[0]  ;       ; 8.937 ; 8.937 ;       ;
; ADDR[6]     ; DATA_IO[1]  ; 9.220 ; 9.162 ; 9.162 ; 9.220 ;
; ADDR[6]     ; DATA_IO[2]  ;       ; 9.057 ; 9.057 ;       ;
; ADDR[6]     ; DATA_IO[4]  ; 9.105 ; 9.044 ; 9.044 ; 9.105 ;
; ADDR[6]     ; DATA_IO[5]  ;       ; 9.051 ; 9.051 ;       ;
; ADDR[6]     ; DATA_IO[6]  ;       ; 8.928 ; 8.928 ;       ;
; ADDR[6]     ; DATA_IO[7]  ;       ; 9.051 ; 9.051 ;       ;
; ADDR[6]     ; DATA_IO[8]  ;       ; 9.000 ; 9.000 ;       ;
; DATA_IO[0]  ; PD_PORT[0]  ; 8.637 ;       ;       ; 8.637 ;
; DATA_IO[0]  ; PD_PORT[8]  ; 8.768 ;       ;       ; 8.768 ;
; DATA_IO[1]  ; PD_PORT[1]  ; 8.818 ;       ;       ; 8.818 ;
; DATA_IO[1]  ; PD_PORT[9]  ; 8.864 ;       ;       ; 8.864 ;
; DATA_IO[2]  ; PD_PORT[2]  ; 9.124 ;       ;       ; 9.124 ;
; DATA_IO[2]  ; PD_PORT[10] ; 9.134 ;       ;       ; 9.134 ;
; DATA_IO[3]  ; PD_PORT[3]  ; 8.950 ;       ;       ; 8.950 ;
; DATA_IO[3]  ; PD_PORT[11] ; 8.815 ;       ;       ; 8.815 ;
; DATA_IO[4]  ; PD_PORT[4]  ; 9.429 ;       ;       ; 9.429 ;
; DATA_IO[4]  ; PD_PORT[12] ; 9.326 ;       ;       ; 9.326 ;
; DATA_IO[5]  ; PD_PORT[5]  ; 8.823 ;       ;       ; 8.823 ;
; DATA_IO[5]  ; PD_PORT[13] ; 8.769 ;       ;       ; 8.769 ;
; DATA_IO[6]  ; PD_PORT[6]  ; 8.608 ;       ;       ; 8.608 ;
; DATA_IO[6]  ; PD_PORT[14] ; 8.775 ;       ;       ; 8.775 ;
; DATA_IO[7]  ; PD_PORT[7]  ; 8.636 ;       ;       ; 8.636 ;
; DATA_IO[7]  ; PD_PORT[15] ; 8.612 ;       ;       ; 8.612 ;
; DATA_IO[16] ; PD_PORT[0]  ; 8.845 ;       ;       ; 8.845 ;
; DATA_IO[16] ; PD_PORT[8]  ; 8.976 ;       ;       ; 8.976 ;
; DATA_IO[17] ; PD_PORT[1]  ; 8.736 ;       ;       ; 8.736 ;
; DATA_IO[17] ; PD_PORT[9]  ; 8.782 ;       ;       ; 8.782 ;
; DATA_IO[18] ; PD_PORT[2]  ; 9.043 ;       ;       ; 9.043 ;
; DATA_IO[18] ; PD_PORT[10] ; 9.053 ;       ;       ; 9.053 ;
; DATA_IO[19] ; PD_PORT[3]  ; 9.081 ;       ;       ; 9.081 ;
; DATA_IO[19] ; PD_PORT[11] ; 8.946 ;       ;       ; 8.946 ;
; DATA_IO[20] ; PD_PORT[4]  ; 8.997 ;       ;       ; 8.997 ;
; DATA_IO[20] ; PD_PORT[12] ; 8.894 ;       ;       ; 8.894 ;
; DATA_IO[21] ; PD_PORT[5]  ; 9.035 ;       ;       ; 9.035 ;
; DATA_IO[21] ; PD_PORT[13] ; 8.981 ;       ;       ; 8.981 ;
; DATA_IO[22] ; PD_PORT[6]  ; 8.746 ;       ;       ; 8.746 ;
; DATA_IO[22] ; PD_PORT[14] ; 8.913 ;       ;       ; 8.913 ;
; DATA_IO[23] ; PD_PORT[7]  ; 8.658 ;       ;       ; 8.658 ;
; DATA_IO[23] ; PD_PORT[15] ; 8.634 ;       ;       ; 8.634 ;
; R_W_IO      ; DATA_IO[0]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[1]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[2]  ; 8.788 ; 8.788 ; 8.788 ; 8.788 ;
; R_W_IO      ; DATA_IO[3]  ; 8.798 ; 8.798 ; 8.798 ; 8.798 ;
; R_W_IO      ; DATA_IO[4]  ; 8.897 ; 8.843 ; 8.843 ; 8.897 ;
; R_W_IO      ; DATA_IO[5]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[6]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[7]  ; 8.785 ; 8.785 ; 8.785 ; 8.785 ;
; R_W_IO      ; DATA_IO[8]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[9]  ; 8.674 ; 8.674 ; 8.674 ; 8.674 ;
; R_W_IO      ; DATA_IO[10] ; 8.390 ; 8.390 ; 8.390 ; 8.390 ;
; R_W_IO      ; DATA_IO[11] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[12] ; 8.650 ; 8.650 ; 8.650 ; 8.650 ;
; R_W_IO      ; DATA_IO[13] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[14] ; 8.390 ; 8.390 ; 8.390 ; 8.390 ;
; R_W_IO      ; DATA_IO[15] ; 8.385 ; 8.385 ; 8.385 ; 8.385 ;
; R_W_IO      ; DATA_IO[16] ; 8.720 ; 8.720 ; 8.720 ; 8.720 ;
; R_W_IO      ; DATA_IO[17] ; 8.730 ; 8.730 ; 8.730 ; 8.730 ;
; R_W_IO      ; DATA_IO[18] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[19] ; 8.719 ; 8.719 ; 8.719 ; 8.719 ;
; R_W_IO      ; DATA_IO[20] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[21] ; 8.603 ; 8.603 ; 8.603 ; 8.603 ;
; R_W_IO      ; DATA_IO[22] ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; R_W_IO      ; DATA_IO[23] ; 8.574 ; 8.574 ; 8.574 ; 8.574 ;
; R_W_IO      ; DATA_IO[24] ; 8.779 ; 8.779 ; 8.779 ; 8.779 ;
; R_W_IO      ; DATA_IO[25] ; 8.651 ; 8.651 ; 8.651 ; 8.651 ;
; R_W_IO      ; DATA_IO[26] ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; R_W_IO      ; DATA_IO[27] ; 8.659 ; 8.659 ; 8.659 ; 8.659 ;
; R_W_IO      ; DATA_IO[28] ; 8.661 ; 8.661 ; 8.661 ; 8.661 ;
; R_W_IO      ; DATA_IO[29] ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; R_W_IO      ; DATA_IO[30] ; 8.617 ; 8.617 ; 8.617 ; 8.617 ;
; R_W_IO      ; DATA_IO[31] ; 8.627 ; 8.627 ; 8.627 ; 8.627 ;
; R_W_IO      ; DATA_OE_    ; 6.554 ;       ;       ; 6.554 ;
; R_W_IO      ; _LED_RD     ;       ; 6.256 ; 6.256 ;       ;
; R_W_IO      ; _LED_WR     ; 6.159 ;       ;       ; 6.159 ;
; _AS_IO      ; DATA_IO[0]  ;       ; 9.595 ; 9.595 ;       ;
; _AS_IO      ; DATA_IO[1]  ; 9.878 ; 9.820 ; 9.820 ; 9.878 ;
; _AS_IO      ; DATA_IO[2]  ;       ; 9.715 ; 9.715 ;       ;
; _AS_IO      ; DATA_IO[4]  ; 9.763 ; 9.702 ; 9.702 ; 9.763 ;
; _AS_IO      ; DATA_IO[5]  ;       ; 9.709 ; 9.709 ;       ;
; _AS_IO      ; DATA_IO[6]  ;       ; 9.586 ; 9.586 ;       ;
; _AS_IO      ; DATA_IO[7]  ;       ; 9.709 ; 9.709 ;       ;
; _AS_IO      ; DATA_IO[8]  ;       ; 9.658 ; 9.658 ;       ;
; _AS_IO      ; _LED_RD     ; 6.811 ;       ;       ; 6.811 ;
; _AS_IO      ; _LED_WR     ; 6.714 ;       ;       ; 6.714 ;
; _CS         ; DATA_IO[0]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[1]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[2]  ; 8.272 ; 8.272 ; 8.272 ; 8.272 ;
; _CS         ; DATA_IO[3]  ; 8.282 ; 8.282 ; 8.282 ; 8.282 ;
; _CS         ; DATA_IO[4]  ; 8.381 ; 8.381 ; 8.381 ; 8.381 ;
; _CS         ; DATA_IO[5]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[6]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[7]  ; 8.269 ; 8.269 ; 8.269 ; 8.269 ;
; _CS         ; DATA_IO[8]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[9]  ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
; _CS         ; DATA_IO[10] ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; _CS         ; DATA_IO[11] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[12] ; 8.134 ; 8.134 ; 8.134 ; 8.134 ;
; _CS         ; DATA_IO[13] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[14] ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; _CS         ; DATA_IO[15] ; 7.869 ; 7.869 ; 7.869 ; 7.869 ;
; _CS         ; DATA_IO[16] ; 8.204 ; 8.204 ; 8.204 ; 8.204 ;
; _CS         ; DATA_IO[17] ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; _CS         ; DATA_IO[18] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[19] ; 8.203 ; 8.203 ; 8.203 ; 8.203 ;
; _CS         ; DATA_IO[20] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[21] ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; _CS         ; DATA_IO[22] ; 8.058 ; 8.058 ; 8.058 ; 8.058 ;
; _CS         ; DATA_IO[23] ; 8.058 ; 8.058 ; 8.058 ; 8.058 ;
; _CS         ; DATA_IO[24] ; 8.263 ; 8.263 ; 8.263 ; 8.263 ;
; _CS         ; DATA_IO[25] ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; _CS         ; DATA_IO[26] ; 8.145 ; 8.145 ; 8.145 ; 8.145 ;
; _CS         ; DATA_IO[27] ; 8.143 ; 8.143 ; 8.143 ; 8.143 ;
; _CS         ; DATA_IO[28] ; 8.145 ; 8.145 ; 8.145 ; 8.145 ;
; _CS         ; DATA_IO[29] ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; _CS         ; DATA_IO[30] ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
; _CS         ; DATA_IO[31] ; 8.111 ; 8.111 ; 8.111 ; 8.111 ;
; _CS         ; DATA_OE_    ;       ; 6.038 ; 6.038 ;       ;
; _CS         ; _LED_RD     ; 6.487 ;       ;       ; 6.487 ;
; _CS         ; _LED_WR     ; 6.390 ;       ;       ; 6.390 ;
; _DS_IO      ; DATA_IO[0]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[1]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[2]  ; 8.639 ; 8.639 ; 8.639 ; 8.639 ;
; _DS_IO      ; DATA_IO[3]  ; 8.649 ; 8.649 ; 8.649 ; 8.649 ;
; _DS_IO      ; DATA_IO[4]  ; 8.748 ; 8.748 ; 8.748 ; 8.748 ;
; _DS_IO      ; DATA_IO[5]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[6]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[7]  ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; _DS_IO      ; DATA_IO[8]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[9]  ; 8.525 ; 8.525 ; 8.525 ; 8.525 ;
; _DS_IO      ; DATA_IO[10] ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; _DS_IO      ; DATA_IO[11] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[12] ; 8.501 ; 8.501 ; 8.501 ; 8.501 ;
; _DS_IO      ; DATA_IO[13] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[14] ; 8.241 ; 8.241 ; 8.241 ; 8.241 ;
; _DS_IO      ; DATA_IO[15] ; 8.236 ; 8.236 ; 8.236 ; 8.236 ;
; _DS_IO      ; DATA_IO[16] ; 8.571 ; 8.571 ; 8.571 ; 8.571 ;
; _DS_IO      ; DATA_IO[17] ; 8.581 ; 8.581 ; 8.581 ; 8.581 ;
; _DS_IO      ; DATA_IO[18] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[19] ; 8.570 ; 8.570 ; 8.570 ; 8.570 ;
; _DS_IO      ; DATA_IO[20] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[21] ; 8.454 ; 8.454 ; 8.454 ; 8.454 ;
; _DS_IO      ; DATA_IO[22] ; 8.425 ; 8.425 ; 8.425 ; 8.425 ;
; _DS_IO      ; DATA_IO[23] ; 8.425 ; 8.425 ; 8.425 ; 8.425 ;
; _DS_IO      ; DATA_IO[24] ; 8.630 ; 8.630 ; 8.630 ; 8.630 ;
; _DS_IO      ; DATA_IO[25] ; 8.502 ; 8.502 ; 8.502 ; 8.502 ;
; _DS_IO      ; DATA_IO[26] ; 8.512 ; 8.512 ; 8.512 ; 8.512 ;
; _DS_IO      ; DATA_IO[27] ; 8.510 ; 8.510 ; 8.510 ; 8.510 ;
; _DS_IO      ; DATA_IO[28] ; 8.512 ; 8.512 ; 8.512 ; 8.512 ;
; _DS_IO      ; DATA_IO[29] ; 8.468 ; 8.468 ; 8.468 ; 8.468 ;
; _DS_IO      ; DATA_IO[30] ; 8.468 ; 8.468 ; 8.468 ; 8.468 ;
; _DS_IO      ; DATA_IO[31] ; 8.478 ; 8.478 ; 8.478 ; 8.478 ;
; _DS_IO      ; DATA_OE_    ;       ; 6.405 ; 6.405 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; sclk                                        ; sclk                                        ; 32       ; 4        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 128      ; 16       ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk                                        ; 32       ; 0        ; 31       ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 0        ; 2        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1        ; 3        ; 0        ; 19       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 60       ; 0        ; 16       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 140      ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1349     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 131      ; 0        ; 0        ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 144      ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 3        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 102      ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 116      ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; sclk                                        ; sclk                                        ; 32       ; 4        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 128      ; 16       ; 4        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; sclk                                        ; 32       ; 0        ; 31       ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 0        ; 2        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 1        ; 3        ; 0        ; 19       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 60       ; 0        ; 16       ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 140      ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 1349     ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 131      ; 0        ; 0        ; 0        ;
; sclk                                        ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 144      ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 3        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 102      ; 0        ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 116      ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                    ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 8        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 48       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                     ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; sclk                                        ; 0        ; 0        ; 8        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ; 0        ; 48       ; 0        ; 0        ;
; u_PLL|APLL_inst|altpll_component|pll|clk[0] ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 57    ; 57   ;
; Unconstrained Input Port Paths  ; 490   ; 490  ;
; Unconstrained Output Ports      ; 68    ; 68   ;
; Unconstrained Output Port Paths ; 722   ; 722  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 27 14:19:51 2023
Info: Command: quartus_sta RESDMAC -c RESDMAC
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 45.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.028         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     2.347         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):     4.651         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     4.876         0.000 sclk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     0.499         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):     2.943         0.000 sclk 
Info (332146): Worst-case recovery slack is 9.818
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.818         0.000 sclk 
    Info (332119):    21.668         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    27.248         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 12.085
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    12.085         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    16.338         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    29.813         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is 16.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.933         0.000 sclk 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    18.758         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.998
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.998         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     4.012         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):     5.575         0.000 sclk 
    Info (332119):     7.417         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):     2.321         0.000 sclk 
Info (332146): Worst-case recovery slack is 10.443
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.443         0.000 sclk 
    Info (332119):    23.725         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    28.937         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 10.816
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.816         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
    Info (332119):    15.584         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    29.381         0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is 17.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.873         0.000 sclk 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[1] 
    Info (332119):    19.000         0.000 u_PLL|APLL_inst|altpll_component|pll|clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4622 megabytes
    Info: Processing ended: Sun Aug 27 14:19:53 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


+-------------------------------------------------------------------------+
; Design Assistant Summary                                                ;
+-----------------------------------+-------------------------------------+
; Design Assistant Status           ; Analyzed - Sun Aug 27 14:19:54 2023 ;
; Revision Name                     ; RESDMAC                             ;
; Top-level Entity Name             ; RESDMAC                             ;
; Family                            ; Cyclone II                          ;
; Total Critical Violations         ; 0                                   ;
; Total High Violations             ; 82                                  ;
; - Rule D101                       ; 77                                  ;
; - Rule D103                       ; 5                                   ;
; Total Medium Violations           ; 3                                   ;
; - Rule C106                       ; 1                                   ;
; - Rule R105                       ; 2                                   ;
; Total Information only Violations ; 60                                  ;
; - Rule T101                       ; 10                                  ;
; - Rule T102                       ; 50                                  ;
+-----------------------------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Design Assistant Settings                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+----+
; Option                                                                                                                                                                                                                                                                               ; Setting      ; To ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+----+
; Design Assistant mode                                                                                                                                                                                                                                                                ; Post-Fitting ;    ;
; Threshold value for clock net not mapped to clock spines rule                                                                                                                                                                                                                        ; 25           ;    ;
; Minimum number of clock port feed by gated clocks                                                                                                                                                                                                                                    ; 30           ;    ;
; Minimum number of node fan-out                                                                                                                                                                                                                                                       ; 30           ;    ;
; Maximum number of nodes to report                                                                                                                                                                                                                                                    ; 50           ;    ;
; Rule C101: Gated clock should be implemented according to the Altera standard scheme                                                                                                                                                                                                 ; On           ;    ;
; Rule C102: Logic cell should not be used to generate an inverted clock signal                                                                                                                                                                                                        ; On           ;    ;
; Rule C103: Gated clock does not feed at least a pre-defined number of clock ports to effectively save power                                                                                                                                                                          ; On           ;    ;
; Rule C104: Clock signal source should drive only clock input ports                                                                                                                                                                                                                   ; On           ;    ;
; Rule C105: Clock signal should be a global signal (Rule applies during post-fitting analysis. This rule applies during both post-fitting analysis and post-synthesis analysis if the design targets a MAX 3000 or MAX 7000 device. For more information, see the Help for the rule.) ; On           ;    ;
; Rule C106: Clock signal source should not drive registers triggered by different clock edges                                                                                                                                                                                         ; On           ;    ;
; Rule R101: Combinational logic used as a reset signal should be synchronized                                                                                                                                                                                                         ; On           ;    ;
; Rule R102: External reset signals should be synchronized using two cascaded registers                                                                                                                                                                                                ; On           ;    ;
; Rule R103: External reset signal should be correctly synchronized                                                                                                                                                                                                                    ; On           ;    ;
; Rule R104: The reset signal that is generated in one clock domain and used in another clock domain should be correctly synchronized                                                                                                                                                  ; On           ;    ;
; Rule R105: The reset signal that is generated in one clock domain and used in another clock domain should be synchronized                                                                                                                                                            ; On           ;    ;
; Rule T101: Nodes with more than the specified number of fan-outs                                                                                                                                                                                                                     ; On           ;    ;
; Rule T102: Top nodes with the highest number of fan-outs                                                                                                                                                                                                                             ; On           ;    ;
; Rule A101: Design should not contain combinational loops                                                                                                                                                                                                                             ; On           ;    ;
; Rule A102: Register output should not drive its own control signal directly or through combinational logic                                                                                                                                                                           ; On           ;    ;
; Rule A103: Design should not contain delay chains                                                                                                                                                                                                                                    ; On           ;    ;
; Rule A104: Design should not contain ripple clock structures                                                                                                                                                                                                                         ; On           ;    ;
; Rule A105: Pulses should not be implemented asynchronously                                                                                                                                                                                                                           ; On           ;    ;
; Rule A106: Multiple pulses should not be generated in design                                                                                                                                                                                                                         ; On           ;    ;
; Rule A107: Design should not contain SR latches                                                                                                                                                                                                                                      ; On           ;    ;
; Rule A108: Design should not contain latches                                                                                                                                                                                                                                         ; On           ;    ;
; Rule S101: Output enable and input of the same tri-state node should not be driven by same signal source                                                                                                                                                                             ; On           ;    ;
; Rule S102: Synchronous port and asynchronous port of the same register should not be driven by the same signal source                                                                                                                                                                ; On           ;    ;
; Rule S103: More than one asynchronous port of a register should not be driven by the same signal source                                                                                                                                                                              ; On           ;    ;
; Rule S104: Clock port and any other port of a register should not be driven by the same signal source                                                                                                                                                                                ; On           ;    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains                                                                                                                                                                                        ; On           ;    ;
; Rule D102: Multiple data bits that are transferred across asynchronous clock domains are synchronized, but not all bits may be aligned in the receiving clock domain                                                                                                                 ; On           ;    ;
; Rule D103: Data bits are not correctly synchronized when transferred between asynchronous clock domains                                                                                                                                                                              ; On           ;    ;
; Rule M101: Data bits are not synchronized when transferred to the state machine of asynchronous clock domains                                                                                                                                                                        ; Off          ;    ;
; Rule M102: No reset signal defined to initialize the state machine                                                                                                                                                                                                                   ; Off          ;    ;
; Rule M103: State machine should not contain an unreachable state                                                                                                                                                                                                                     ; Off          ;    ;
; Rule M104: State machine should not contain a deadlock state                                                                                                                                                                                                                         ; Off          ;    ;
; Rule M105: State machine should not contain a dead transition                                                                                                                                                                                                                        ; Off          ;    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+----+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; High Violations                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Rule name                                                                                                             ; Name                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 1           ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; CPU_SM:u_CPU_SM|PAS                                                                                     ;
;  Destination node(s) from clock "SCLK"                                                                                ; AS_O_                                                                                                   ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 2           ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                                  ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|F2CPUL                                                                                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[0]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|INCFIFO                                                                                 ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PLHW                                                                                    ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|INCNO                                                                                   ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PLLW                                                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 3           ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; SCSI_SM:u_SCSI_SM|nLS2CPU                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|CDSACK_                                                                               ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 4           ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6                                    ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                                                               ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 5           ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                                  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16                                   ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0                                    ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24                                   ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28                                   ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|BREQ                                                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 6           ;                                                                                                         ;
;  Source node(s) from clock "SCLK"                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                            ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0                                    ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24                                   ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[0]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PLHW                                                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 7           ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]                                               ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                            ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 8           ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; CPU_SM:u_CPU_SM|DECFIFO                                                                                 ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]                                             ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                                                              ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 9           ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                                  ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                                                       ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|F2CPUL                                                                                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[0]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|INCFIFO                                                                                 ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PLHW                                                                                    ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|INCNO                                                                                   ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PLLW                                                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 10          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                                  ; registers:u_registers|A1                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[0]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                                                ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 11          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; SCSI_SM:u_SCSI_SM|CPU2S_o                                                                               ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7  ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6  ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg5  ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg4  ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg3  ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg2  ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg1  ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg0  ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg7 ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ram_block1a0~porta_datain_reg6 ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 12          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|BREQ                                                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 13          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; SCSI_SM:u_SCSI_SM|INCBO_o                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                                                              ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 14          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0                                    ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28                                   ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|DECFIFO                                                                                 ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 15          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                                                              ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 16          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|BREQ                                                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 17          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; CPU_SM:u_CPU_SM|INCFIFO                                                                                 ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                                                              ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]                                               ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 18          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                                  ; registers:u_registers|FLUSHFIFO                                                                         ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|BREQ                                                                                    ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|SIZE1                                                                                   ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|PAS                                                                                     ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                             ; CPU_SM:u_CPU_SM|FLUSHFIFO                                                                               ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 19          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                                  ; CPU_SM:u_CPU_SM|STOPFLUSH                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                             ; registers:u_registers|FLUSHFIFO                                                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 20          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; CPU_SM:u_CPU_SM|FLUSHFIFO                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|BREQ                                                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 21          ;                                                                                                         ;
;  Source node(s) from clock "SCLK"                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[3]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0                                    ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STOPFLUSH                                                                               ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[2]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|F2CPUL                                                                                  ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[0]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[1]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28                                   ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; CPU_SM:u_CPU_SM|STATE[4]                                                                                ;
;  Destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                             ; SCSI_SM:u_SCSI_SM|DACK_o                                                                                ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 22          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]                                             ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 23          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]                                               ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                            ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 24          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]                                               ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                            ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 25          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]                                               ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                            ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 26          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]                                               ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                            ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 27          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]                                             ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 28          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]                                             ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 29          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]                                             ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 30          ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]                                               ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
;  Destination node(s) from clock "SCLK"                                                                                ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                            ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 31          ;                                                                                                         ;
;  Structure 31                                                                                                         ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]                                               ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 32          ;                                                                                                         ;
;  Structure 32                                                                                                         ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]                                             ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 33          ;                                                                                                         ;
;  Structure 33                                                                                                         ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]                                             ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 34          ;                                                                                                         ;
;  Structure 34                                                                                                         ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]                                             ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 35          ;                                                                                                         ;
;  Structure 35                                                                                                         ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]                                               ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 36          ;                                                                                                         ;
;  Structure 36                                                                                                         ; CPU_SM:u_CPU_SM|DMAENA                                                                                  ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 37          ;                                                                                                         ;
;  Structure 37                                                                                                         ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 38          ;                                                                                                         ;
;  Structure 38                                                                                                         ; CPU_SM:u_CPU_SM|BGRANT_                                                                                 ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 39          ;                                                                                                         ;
;  Structure 39                                                                                                         ; CPU_SM:u_CPU_SM|nCYCLEDONE                                                                              ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 40          ;                                                                                                         ;
;  Structure 40                                                                                                         ; CPU_SM:u_CPU_SM|DREQ_                                                                                   ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 41          ;                                                                                                         ;
;  Structure 41                                                                                                         ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                                                              ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 42          ;                                                                                                         ;
;  Structure 42                                                                                                         ; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                                              ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 43          ;                                                                                                         ;
;  Structure 43                                                                                                         ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19                                   ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 44          ;                                                                                                         ;
;  Structure 44                                                                                                         ; CPU_SM:u_CPU_SM|DIEH                                                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 45          ;                                                                                                         ;
;  Structure 45                                                                                                         ; SCSI_SM:u_SCSI_SM|S2F_o                                                                                 ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 46          ;                                                                                                         ;
;  Structure 46                                                                                                         ; CPU_SM:u_CPU_SM|BRIDGEOUT                                                                               ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 47          ;                                                                                                         ;
;  Structure 47                                                                                                         ; CPU_SM:u_CPU_SM|PDS                                                                                     ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 48          ;                                                                                                         ;
;  Structure 48                                                                                                         ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]                                                   ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 49          ;                                                                                                         ;
;  Structure 49                                                                                                         ; CPU_SM:u_CPU_SM|INCNO                                                                                   ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 50          ;                                                                                                         ;
;  Structure 50                                                                                                         ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]                                                   ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 51          ;                                                                                                         ;
;  Structure 51                                                                                                         ; SCSI_SM:u_SCSI_SM|INCNO_o                                                                               ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 52          ;                                                                                                         ;
;  Structure 52                                                                                                         ; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]                                                   ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 53          ;                                                                                                         ;
;  Structure 53                                                                                                         ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 54          ;                                                                                                         ;
;  Structure 54                                                                                                         ; CPU_SM:u_CPU_SM|INCNI                                                                                   ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 55          ;                                                                                                         ;
;  Structure 55                                                                                                         ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 56          ;                                                                                                         ;
;  Structure 56                                                                                                         ; SCSI_SM:u_SCSI_SM|INCNI_o                                                                               ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 57          ;                                                                                                         ;
;  Structure 57                                                                                                         ; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 58          ;                                                                                                         ;
;  Structure 58                                                                                                         ; CPU_SM:u_CPU_SM|PLHW                                                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 59          ;                                                                                                         ;
;  Structure 59                                                                                                         ; CPU_SM:u_CPU_SM|DIEL                                                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 60          ;                                                                                                         ;
;  Structure 60                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 61          ;                                                                                                         ;
;  Structure 61                                                                                                         ; CPU_SM:u_CPU_SM|BRIDGEIN                                                                                ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 62          ;                                                                                                         ;
;  Structure 62                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 63          ;                                                                                                         ;
;  Structure 63                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]                                        ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 64          ;                                                                                                         ;
;  Structure 64                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]                                        ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 65          ;                                                                                                         ;
;  Structure 65                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]                                        ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 66          ;                                                                                                         ;
;  Structure 66                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]                                        ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 67          ;                                                                                                         ;
;  Structure 67                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]                                        ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 68          ;                                                                                                         ;
;  Structure 68                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]                                        ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 69          ;                                                                                                         ;
;  Structure 69                                                                                                         ; CPU_SM:u_CPU_SM|PLLW                                                                                    ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 70          ;                                                                                                         ;
;  Structure 70                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 71          ;                                                                                                         ;
;  Structure 71                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 72          ;                                                                                                         ;
;  Structure 72                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 73          ;                                                                                                         ;
;  Structure 73                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 74          ;                                                                                                         ;
;  Structure 74                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 75          ;                                                                                                         ;
;  Structure 75                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 76          ;                                                                                                         ;
;  Structure 76                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]                                         ;
; Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains - Structure 77          ;                                                                                                         ;
;  Structure 77                                                                                                         ; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]                                         ;
; Rule D103: Data bits are not correctly synchronized when transferred between asynchronous clock domains - Structure 1 ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                                  ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                                         ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24                                   ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4                                    ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28                                   ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2                                    ;
; Rule D103: Data bits are not correctly synchronized when transferred between asynchronous clock domains - Structure 2 ;                                                                                                         ;
;  Source node(s) from clock "SCLK"                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                                            ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24                                   ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4                                    ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                            ; registers:u_registers|registers_istr:u_registers_istr|FF                                                ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                            ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]                                         ;
; Rule D103: Data bits are not correctly synchronized when transferred between asynchronous clock domains - Structure 3 ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; SCSI_SM:u_SCSI_SM|RDFIFO_o                                                                              ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28                                   ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2                                    ;
; Rule D103: Data bits are not correctly synchronized when transferred between asynchronous clock domains - Structure 4 ;                                                                                                         ;
;  Source node(s) from clock "SCLK"                                                                                     ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                                           ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28                                   ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2                                    ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                            ; registers:u_registers|registers_istr:u_registers_istr|FE                                                ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"                            ; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]                                         ;
; Rule D103: Data bits are not correctly synchronized when transferred between asynchronous clock domains - Structure 5 ;                                                                                                         ;
;  Source node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                                  ; SCSI_SM:u_SCSI_SM|RIFIFO_o                                                                              ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24                                   ;
;  Synchronizer node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                            ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4                                    ;
+-----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Medium Violations                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+
; Rule name                                                                                                                 ; Name                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+
; Rule C106: Clock signal source should not drive registers triggered by different clock edges                              ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0                ;
;  Positive edge destination node(s) list                                                                                   ; registers:u_registers|registers_term:u_registers_term|REG_DSK_         ;
;  Negative edge destination node(s) list                                                                                   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]  ;
;  Negative edge destination node(s) list                                                                                   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]  ;
;  Negative edge destination node(s) list                                                                                   ; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]  ;
; Rule R105: The reset signal that is generated in one clock domain and used in another clock domain should be synchronized ; SCSI_SM:u_SCSI_SM|CRESET_                                              ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; CPU_SM:u_CPU_SM|PAS                                                    ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6   ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26  ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17  ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; CPU_SM:u_CPU_SM|DECFIFO                                                ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; CPU_SM:u_CPU_SM|STATE[4]                                               ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1   ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18  ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2   ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1"                    ; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28  ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                    ; CPU_SM:u_CPU_SM|FLUSHFIFO                                              ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                    ; CPU_SM:u_CPU_SM|DMAENA                                                 ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                    ; CPU_SM:u_CPU_SM|BGRANT_                                                ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                    ; CPU_SM:u_CPU_SM|nCYCLEDONE                                             ;
;  Reset signal destination node(s) from clock "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2"                    ; CPU_SM:u_CPU_SM|DREQ_                                                  ;
; Rule R105: The reset signal that is generated in one clock domain and used in another clock domain should be synchronized ; SCSI_SM:u_SCSI_SM|S2CPU_o                                              ;
;  Reset signal destination node(s) from clock "SCLK"                                                                       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1] ;
;  Reset signal destination node(s) from clock "SCLK"                                                                       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0] ;
;  Reset signal destination node(s) from clock "SCLK"                                                                       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2] ;
;  Reset signal destination node(s) from clock "SCLK"                                                                       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3] ;
;  Reset signal destination node(s) from clock "SCLK"                                                                       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4] ;
;  Reset signal destination node(s) from clock "SCLK"                                                                       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5] ;
;  Reset signal destination node(s) from clock "SCLK"                                                                       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6] ;
;  Reset signal destination node(s) from clock "SCLK"                                                                       ; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7] ;
+---------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Information only Violations                                                                                                                      ;
+----------------------------------------------------------------------+-----------------------------------------------------------------+---------+
; Rule name                                                            ; Name                                                            ; Fan-Out ;
+----------------------------------------------------------------------+-----------------------------------------------------------------+---------+
; Rule T101: Nodes with more than the specified number of fan-outs     ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked       ; 38      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; CPU_SM:u_CPU_SM|PAS                                             ; 33      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1~clkctrl ; 77      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; SCSI_SM:u_SCSI_SM|CRESET_                                       ; 53      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2~clkctrl ; 63      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; CPU_SM:u_CPU_SM|STATE[1]                                        ; 35      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; CPU_SM:u_CPU_SM|STATE[3]                                        ; 31      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; SCSI_SM:u_SCSI_SM|S2CPU_o                                       ; 37      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; 40      ;
; Rule T101: Nodes with more than the specified number of fan-outs     ; datapath:u_datapath|DATA_OE_                                    ; 33      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1~clkctrl ; 77      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2~clkctrl ; 63      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|CRESET_                                       ; 53      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|S2F_o                                         ; 40      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked       ; 38      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|S2CPU_o                                       ; 37      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|STATE[1]                                        ; 35      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|PAS                                             ; 33      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; datapath:u_datapath|DATA_OE_                                    ; 33      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|STATE[3]                                        ; 31      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|STATE[4]                                        ; 30      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|STATE[2]                                        ; 28      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                      ; 27      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|STATE[0]                                        ; 27      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; _STERM                                                          ; 25      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|DIEH                                            ; 24      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0~clkctrl ; 22      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                      ; 20      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCLK~clkctrl                                                    ; 18      ;
; Rule T102: Top nodes with the highest number of fan-outs (tri-state) ; R_W_IO~0                                                        ; 17      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; PDATA_OE_~0                                                     ; 17      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; DS_O_                                                           ; 17      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; datapath:u_datapath|bDIEL                                       ; 16      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|BRIDGEOUT                                       ; 16      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|F2CPUH                                          ; 16      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1] ; 14      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY   ; 14      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|F2CPUL                                          ; 13      ;
; Rule T102: Top nodes with the highest number of fan-outs (tri-state) ; _AS_IO~0                                                        ; 12      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[51]~5           ; 11      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; ADDR[3]                                                         ; 11      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL    ; 11      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|nLS2CPU                                       ; 11      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|BGACK                                           ; 11      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|INCFIFO                                         ; 11      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|CPU2S_o                                       ; 10      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|DECFIFO                                         ; 10      ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|nDSACK                                          ; 9       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~2        ; 9       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|BRIDGEIN                                        ; 9       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; ADDR[2]                                                         ; 8       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                               ; 8       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                   ; 8       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                               ; 8       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~1        ; 8       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; ADDR[4]                                                         ; 8       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; _BERR                                                           ; 8       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[7]~1 ; 8       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; SCSI_SM:u_SCSI_SM|F2S_o                                         ; 8       ;
; Rule T102: Top nodes with the highest number of fan-outs             ; registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0        ; 8       ;
+----------------------------------------------------------------------+-----------------------------------------------------------------+---------+


+---------------------------+
; Design Assistant Messages ;
+---------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Design Assistant
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 27 14:19:54 2023
Info: Command: quartus_drc --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 45.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Critical Warning (308060): (High) Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains. (Value defined:2). Found 77 asynchronous clock domain interface structure(s) related to this rule.
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|PAS"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]"
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|nLS2CPU"
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6"
    Critical Warning (308012): Node  "registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|DECFIFO"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]"
    Critical Warning (308012): Node  "registers:u_registers|A1"
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|CPU2S_o"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1"
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|INCBO_o"
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|RDFIFO_o"
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|RDFIFO_d"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|INCFIFO"
    Critical Warning (308012): Node  "registers:u_registers|FLUSHFIFO"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|STOPFLUSH"
    Critical Warning (308012): Node  "CPU_SM:u_CPU_SM|FLUSHFIFO"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]"
    Info (308002): Truncated list of Design Assistant messages to 30 messages. Go to sections under Design Assistant section of Compilation Report for complete lists of Design Assistant messages generated.
Critical Warning (308067): (High) Rule D103: Data bits are not correctly synchronized when transferred between asynchronous clock domains. (Value defined:2). Found 5 asynchronous clock domain interface structure(s) related to this rule.
    Critical Warning (308012): Node  "registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL"
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|RDFIFO_o"
    Critical Warning (308012): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY"
    Critical Warning (308012): Node  "SCSI_SM:u_SCSI_SM|RIFIFO_o"
Warning (308022): (Medium) Rule C106: Clock signal source should not drive registers triggered by different clock edges. Found 1 node(s) related to this rule.
    Warning (308010): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0"
Warning (308027): (Medium) Rule R105: The reset signal that is generated in one clock domain and used in another clock domain should be synchronized. Found 2 node(s) related to this rule.
    Warning (308010): Node  "SCSI_SM:u_SCSI_SM|CRESET_"
    Warning (308010): Node  "SCSI_SM:u_SCSI_SM|S2CPU_o"
Info (308046): (Information) Rule T101: Nodes with more than the specified number of fan-outs. (Value defined:30). Found 10 node(s) with highest fan-out.
    Info (308011): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked"
    Info (308011): Node  "CPU_SM:u_CPU_SM|PAS"
    Info (308011): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1~clkctrl"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|CRESET_"
    Info (308011): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2~clkctrl"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[1]"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[3]"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|S2CPU_o"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|S2F_o"
    Info (308011): Node  "datapath:u_datapath|DATA_OE_"
Info (308044): (Information) Rule T102: Top nodes with the highest number of fan-outs. (Value defined:50). Found 50 node(s) with highest fan-out.
    Info (308011): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1~clkctrl"
    Info (308011): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2~clkctrl"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|CRESET_"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|S2F_o"
    Info (308011): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked"
    Info (308011): Node  "SCSI_SM:u_SCSI_SM|S2CPU_o"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[1]"
    Info (308011): Node  "CPU_SM:u_CPU_SM|PAS"
    Info (308011): Node  "datapath:u_datapath|DATA_OE_"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[3]"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[4]"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[2]"
    Info (308011): Node  "fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1"
    Info (308011): Node  "CPU_SM:u_CPU_SM|STATE[0]"
    Info (308011): Node  "_STERM"
    Info (308011): Node  "CPU_SM:u_CPU_SM|DIEH"
    Info (308011): Node  "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0~clkctrl"
    Info (308011): Node  "fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0"
    Info (308011): Node  "SCLK~clkctrl"
    Info (308011): Node (tri-state) "R_W_IO~0"
    Info (308011): Node  "PDATA_OE_~0"
    Info (308011): Node  "DS_O_"
    Info (308011): Node  "datapath:u_datapath|bDIEL"
    Info (308011): Node  "CPU_SM:u_CPU_SM|BRIDGEOUT"
    Info (308011): Node  "CPU_SM:u_CPU_SM|F2CPUH"
    Info (308011): Node  "registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]"
    Info (308011): Node  "fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY"
    Info (308011): Node  "CPU_SM:u_CPU_SM|F2CPUL"
    Info (308011): Node (tri-state) "_AS_IO~0"
    Info (308011): Node  "CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[51]~5"
    Info (308002): Truncated list of Design Assistant messages to 30 messages. Go to sections under Design Assistant section of Compilation Report for complete lists of Design Assistant messages generated.
Info (308007): Design Assistant information: finished post-fitting analysis of current design -- generated 60 information messages and 85 warning messages
Info: Quartus II 64-Bit Design Assistant was successful. 0 errors, 42 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Sun Aug 27 14:19:54 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


+-------------------------------------------------------------------+
; EDA Netlist Writer Summary                                        ;
+---------------------------+---------------------------------------+
; EDA Netlist Writer Status ; Successful - Sun Aug 27 14:19:55 2023 ;
; Revision Name             ; RESDMAC                               ;
; Top-level Entity Name     ; RESDMAC                               ;
; Family                    ; Cyclone II                            ;
; Simulation Files Creation ; Successful                            ;
+---------------------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Simulation Settings                                                                                                           ;
+---------------------------------------------------------------------------------------------------+---------------------------+
; Option                                                                                            ; Setting                   ;
+---------------------------------------------------------------------------------------------------+---------------------------+
; Tool Name                                                                                         ; ModelSim-Altera (Verilog) ;
; Generate netlist for functional simulation only                                                   ; Off                       ;
; Time scale                                                                                        ; 1 ps                      ;
; Truncate long hierarchy paths                                                                     ; Off                       ;
; Map illegal HDL characters                                                                        ; Off                       ;
; Flatten buses into individual nodes                                                               ; Off                       ;
; Maintain hierarchy                                                                                ; Off                       ;
; Bring out device-wide set/reset signals as ports                                                  ; Off                       ;
; Enable glitch filtering                                                                           ; Off                       ;
; Do not write top level VHDL entity                                                                ; Off                       ;
; Disable detection of setup and hold time violations in the input registers of bi-directional pins ; Off                       ;
; Architecture name in VHDL output netlist                                                          ; structure                 ;
; Generate third-party EDA tool command script for RTL functional simulation                        ; Off                       ;
; Generate third-party EDA tool command script for gate-level simulation                            ; Off                       ;
+---------------------------------------------------------------------------------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Simulation Generated Files                                                      ;
+---------------------------------------------------------------------------------+
; Generated Files                                                                 ;
+---------------------------------------------------------------------------------+
; C:/Users/mbtay/SDMAC-Replacement/Quartus/simulation/modelsim/RESDMAC.vo         ;
; C:/Users/mbtay/SDMAC-Replacement/Quartus/simulation/modelsim/RESDMAC_fast.vo    ;
; C:/Users/mbtay/SDMAC-Replacement/Quartus/simulation/modelsim/RESDMAC_v.sdo      ;
; C:/Users/mbtay/SDMAC-Replacement/Quartus/simulation/modelsim/RESDMAC_v_fast.sdo ;
+---------------------------------------------------------------------------------+


+-----------------------------+
; EDA Netlist Writer Messages ;
+-----------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit EDA Netlist Writer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 27 14:19:55 2023
Info: Command: quartus_eda --read_settings_files=off --write_settings_files=off RESDMAC -c RESDMAC
Info (204026): Generated files "RESDMAC.vo", "RESDMAC_fast.vo", "RESDMAC_v.sdo" and "RESDMAC_v_fast.sdo" in directory "C:/Users/mbtay/SDMAC-Replacement/Quartus/simulation/modelsim/" for EDA simulation tool
Info: Quartus II 64-Bit EDA Netlist Writer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4568 megabytes
    Info: Processing ended: Sun Aug 27 14:19:56 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


