+incdir+/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/include
+incdir+/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/../bhv
+incdir+/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/../bhv/include
+incdir+/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/../sva

/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/include/cv32e40p_apu_core_pkg.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/include/cv32e40p_fpu_pkg.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/include/cv32e40p_pkg.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/../bhv/include/cv32e40p_tracer_pkg.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_if_stage.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_cs_registers.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_register_file_ff.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_load_store_unit.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_id_stage.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_aligner.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_decoder.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_compressed_decoder.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_fifo.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_prefetch_buffer.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_hwloop_regs.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_mult.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_int_controller.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_ex_stage.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_alu_div.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_alu.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_ff_one.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_popcnt.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_apu_disp.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_controller.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_obi_interface.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_prefetch_controller.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_sleep_unit.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/cv32e40p_core.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/../bhv/cv32e40p_sim_clock_gate.sv
/home/jeremy/core-v-verif/core-v-cores/cv32e40p/rtl/../bhv/cv32e40p_wrapper.sv

/home/jeremy/core-v-verif/core-v-cores/cv32e40p/cv32e40p_manifest.flist 
/home/jeremy/core-v-verif/cv32e40p/tb/core/tb_riscv/include/perturbation_defines.sv 
/home/jeremy/core-v-verif/cv32e40p/tb/core/tb_top.sv 
/home/jeremy/core-v-verif/cv32e40p/tb/core/cv32e40p_tb_wrapper.sv 
/home/jeremy/core-v-verif/cv32e40p/tb/core/mm_ram.sv 
/home/jeremy/core-v-verif/cv32e40p/tb/core/dp_ram.sv 
/home/jeremy/core-v-verif/cv32e40p/tb/core/tb_riscv/riscv_random_stall.sv 
/home/jeremy/core-v-verif/cv32e40p/tb/core/tb_riscv/riscv_random_interrupt_generator.sv 
/home/jeremy/core-v-verif/cv32e40p/tb/core/tb_riscv/riscv_rvalid_stall.sv 
/home/jeremy/core-v-verif/cv32e40p/tb/core/tb_riscv/riscv_gnt_stall.sv 