n work Top verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 177.766;
av .compile_point_starttime_stamp "Sun Mar 31 21:57:27 2024";
av .compile_point_endtime_stamp "Sun Mar 31 22:00:25 2024";
av .compile_point_realtime_used 177.854;
