TimeQuest Timing Analyzer report for freqcounter
Tue Jan 10 22:55:02 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider:clkdivider3|temporal'
 13. Slow 1200mV 85C Model Setup: 'clock_divider:clkdivider2|temporal'
 14. Slow 1200mV 85C Model Setup: 'microswitch:switch1|wy'
 15. Slow 1200mV 85C Model Setup: 'we2'
 16. Slow 1200mV 85C Model Setup: 'clk'
 17. Slow 1200mV 85C Model Setup: 'we1'
 18. Slow 1200mV 85C Model Setup: 'microswitch:switch2|wy'
 19. Slow 1200mV 85C Model Setup: 'clock_divider:clkdivider1|temporal'
 20. Slow 1200mV 85C Model Setup: 'clock_divider:clkdivider4|temporal'
 21. Slow 1200mV 85C Model Setup: 'uart:uart1|UARTRx:uartrx1|Dready'
 22. Slow 1200mV 85C Model Setup: 'clock_divider:clkdivider5|temporal'
 23. Slow 1200mV 85C Model Hold: 'clock_divider:clkdivider3|temporal'
 24. Slow 1200mV 85C Model Hold: 'clock_divider:clkdivider2|temporal'
 25. Slow 1200mV 85C Model Hold: 'clock_divider:clkdivider4|temporal'
 26. Slow 1200mV 85C Model Hold: 'clock_divider:clkdivider5|temporal'
 27. Slow 1200mV 85C Model Hold: 'clk'
 28. Slow 1200mV 85C Model Hold: 'clock_divider:clkdivider1|temporal'
 29. Slow 1200mV 85C Model Hold: 'we2'
 30. Slow 1200mV 85C Model Hold: 'we1'
 31. Slow 1200mV 85C Model Hold: 'uart:uart1|UARTRx:uartrx1|Dready'
 32. Slow 1200mV 85C Model Hold: 'microswitch:switch1|wy'
 33. Slow 1200mV 85C Model Hold: 'microswitch:switch2|wy'
 34. Slow 1200mV 85C Model Recovery: 'we2'
 35. Slow 1200mV 85C Model Recovery: 'we1'
 36. Slow 1200mV 85C Model Recovery: 'clock_divider:clkdivider4|temporal'
 37. Slow 1200mV 85C Model Recovery: 'clock_divider:clkdivider1|temporal'
 38. Slow 1200mV 85C Model Recovery: 'clock_divider:clkdivider2|temporal'
 39. Slow 1200mV 85C Model Recovery: 'clock_divider:clkdivider5|temporal'
 40. Slow 1200mV 85C Model Removal: 'clock_divider:clkdivider2|temporal'
 41. Slow 1200mV 85C Model Removal: 'clock_divider:clkdivider5|temporal'
 42. Slow 1200mV 85C Model Removal: 'clock_divider:clkdivider4|temporal'
 43. Slow 1200mV 85C Model Removal: 'clock_divider:clkdivider1|temporal'
 44. Slow 1200mV 85C Model Removal: 'we1'
 45. Slow 1200mV 85C Model Removal: 'we2'
 46. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 47. Slow 1200mV 85C Model Minimum Pulse Width: 'we1'
 48. Slow 1200mV 85C Model Minimum Pulse Width: 'we2'
 49. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clkdivider3|temporal'
 50. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clkdivider4|temporal'
 51. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clkdivider5|temporal'
 52. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clkdivider2|temporal'
 53. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clkdivider1|temporal'
 54. Slow 1200mV 85C Model Minimum Pulse Width: 'microswitch:switch1|wy'
 55. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|UARTRx:uartrx1|Dready'
 56. Slow 1200mV 85C Model Minimum Pulse Width: 'microswitch:switch2|wy'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Slow 1200mV 85C Model Metastability Report
 62. Slow 1200mV 0C Model Fmax Summary
 63. Slow 1200mV 0C Model Setup Summary
 64. Slow 1200mV 0C Model Hold Summary
 65. Slow 1200mV 0C Model Recovery Summary
 66. Slow 1200mV 0C Model Removal Summary
 67. Slow 1200mV 0C Model Minimum Pulse Width Summary
 68. Slow 1200mV 0C Model Setup: 'clock_divider:clkdivider3|temporal'
 69. Slow 1200mV 0C Model Setup: 'clock_divider:clkdivider2|temporal'
 70. Slow 1200mV 0C Model Setup: 'microswitch:switch1|wy'
 71. Slow 1200mV 0C Model Setup: 'clk'
 72. Slow 1200mV 0C Model Setup: 'we2'
 73. Slow 1200mV 0C Model Setup: 'we1'
 74. Slow 1200mV 0C Model Setup: 'microswitch:switch2|wy'
 75. Slow 1200mV 0C Model Setup: 'clock_divider:clkdivider1|temporal'
 76. Slow 1200mV 0C Model Setup: 'clock_divider:clkdivider4|temporal'
 77. Slow 1200mV 0C Model Setup: 'uart:uart1|UARTRx:uartrx1|Dready'
 78. Slow 1200mV 0C Model Setup: 'clock_divider:clkdivider5|temporal'
 79. Slow 1200mV 0C Model Hold: 'clock_divider:clkdivider3|temporal'
 80. Slow 1200mV 0C Model Hold: 'clock_divider:clkdivider2|temporal'
 81. Slow 1200mV 0C Model Hold: 'clock_divider:clkdivider4|temporal'
 82. Slow 1200mV 0C Model Hold: 'clock_divider:clkdivider5|temporal'
 83. Slow 1200mV 0C Model Hold: 'clk'
 84. Slow 1200mV 0C Model Hold: 'clock_divider:clkdivider1|temporal'
 85. Slow 1200mV 0C Model Hold: 'we2'
 86. Slow 1200mV 0C Model Hold: 'we1'
 87. Slow 1200mV 0C Model Hold: 'uart:uart1|UARTRx:uartrx1|Dready'
 88. Slow 1200mV 0C Model Hold: 'microswitch:switch1|wy'
 89. Slow 1200mV 0C Model Hold: 'microswitch:switch2|wy'
 90. Slow 1200mV 0C Model Recovery: 'we2'
 91. Slow 1200mV 0C Model Recovery: 'we1'
 92. Slow 1200mV 0C Model Recovery: 'clock_divider:clkdivider1|temporal'
 93. Slow 1200mV 0C Model Recovery: 'clock_divider:clkdivider4|temporal'
 94. Slow 1200mV 0C Model Recovery: 'clock_divider:clkdivider2|temporal'
 95. Slow 1200mV 0C Model Recovery: 'clock_divider:clkdivider5|temporal'
 96. Slow 1200mV 0C Model Removal: 'clock_divider:clkdivider2|temporal'
 97. Slow 1200mV 0C Model Removal: 'clock_divider:clkdivider5|temporal'
 98. Slow 1200mV 0C Model Removal: 'clock_divider:clkdivider4|temporal'
 99. Slow 1200mV 0C Model Removal: 'clock_divider:clkdivider1|temporal'
100. Slow 1200mV 0C Model Removal: 'we1'
101. Slow 1200mV 0C Model Removal: 'we2'
102. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
103. Slow 1200mV 0C Model Minimum Pulse Width: 'we1'
104. Slow 1200mV 0C Model Minimum Pulse Width: 'we2'
105. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider3|temporal'
106. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider4|temporal'
107. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider5|temporal'
108. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider2|temporal'
109. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider1|temporal'
110. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|UARTRx:uartrx1|Dready'
111. Slow 1200mV 0C Model Minimum Pulse Width: 'microswitch:switch1|wy'
112. Slow 1200mV 0C Model Minimum Pulse Width: 'microswitch:switch2|wy'
113. Setup Times
114. Hold Times
115. Clock to Output Times
116. Minimum Clock to Output Times
117. Slow 1200mV 0C Model Metastability Report
118. Fast 1200mV 0C Model Setup Summary
119. Fast 1200mV 0C Model Hold Summary
120. Fast 1200mV 0C Model Recovery Summary
121. Fast 1200mV 0C Model Removal Summary
122. Fast 1200mV 0C Model Minimum Pulse Width Summary
123. Fast 1200mV 0C Model Setup: 'clock_divider:clkdivider3|temporal'
124. Fast 1200mV 0C Model Setup: 'clock_divider:clkdivider2|temporal'
125. Fast 1200mV 0C Model Setup: 'microswitch:switch1|wy'
126. Fast 1200mV 0C Model Setup: 'we2'
127. Fast 1200mV 0C Model Setup: 'microswitch:switch2|wy'
128. Fast 1200mV 0C Model Setup: 'clk'
129. Fast 1200mV 0C Model Setup: 'we1'
130. Fast 1200mV 0C Model Setup: 'clock_divider:clkdivider1|temporal'
131. Fast 1200mV 0C Model Setup: 'clock_divider:clkdivider4|temporal'
132. Fast 1200mV 0C Model Setup: 'uart:uart1|UARTRx:uartrx1|Dready'
133. Fast 1200mV 0C Model Setup: 'clock_divider:clkdivider5|temporal'
134. Fast 1200mV 0C Model Hold: 'clock_divider:clkdivider3|temporal'
135. Fast 1200mV 0C Model Hold: 'clock_divider:clkdivider2|temporal'
136. Fast 1200mV 0C Model Hold: 'clock_divider:clkdivider4|temporal'
137. Fast 1200mV 0C Model Hold: 'clk'
138. Fast 1200mV 0C Model Hold: 'clock_divider:clkdivider5|temporal'
139. Fast 1200mV 0C Model Hold: 'clock_divider:clkdivider1|temporal'
140. Fast 1200mV 0C Model Hold: 'we2'
141. Fast 1200mV 0C Model Hold: 'we1'
142. Fast 1200mV 0C Model Hold: 'microswitch:switch1|wy'
143. Fast 1200mV 0C Model Hold: 'microswitch:switch2|wy'
144. Fast 1200mV 0C Model Hold: 'uart:uart1|UARTRx:uartrx1|Dready'
145. Fast 1200mV 0C Model Recovery: 'we2'
146. Fast 1200mV 0C Model Recovery: 'we1'
147. Fast 1200mV 0C Model Recovery: 'clock_divider:clkdivider4|temporal'
148. Fast 1200mV 0C Model Recovery: 'clock_divider:clkdivider1|temporal'
149. Fast 1200mV 0C Model Recovery: 'clock_divider:clkdivider2|temporal'
150. Fast 1200mV 0C Model Recovery: 'clock_divider:clkdivider5|temporal'
151. Fast 1200mV 0C Model Removal: 'clock_divider:clkdivider2|temporal'
152. Fast 1200mV 0C Model Removal: 'clock_divider:clkdivider5|temporal'
153. Fast 1200mV 0C Model Removal: 'clock_divider:clkdivider4|temporal'
154. Fast 1200mV 0C Model Removal: 'clock_divider:clkdivider1|temporal'
155. Fast 1200mV 0C Model Removal: 'we2'
156. Fast 1200mV 0C Model Removal: 'we1'
157. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
158. Fast 1200mV 0C Model Minimum Pulse Width: 'we1'
159. Fast 1200mV 0C Model Minimum Pulse Width: 'we2'
160. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider3|temporal'
161. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider4|temporal'
162. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider5|temporal'
163. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider2|temporal'
164. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider1|temporal'
165. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|UARTRx:uartrx1|Dready'
166. Fast 1200mV 0C Model Minimum Pulse Width: 'microswitch:switch1|wy'
167. Fast 1200mV 0C Model Minimum Pulse Width: 'microswitch:switch2|wy'
168. Setup Times
169. Hold Times
170. Clock to Output Times
171. Minimum Clock to Output Times
172. Fast 1200mV 0C Model Metastability Report
173. Multicorner Timing Analysis Summary
174. Setup Times
175. Hold Times
176. Clock to Output Times
177. Minimum Clock to Output Times
178. Board Trace Model Assignments
179. Input Transition Times
180. Signal Integrity Metrics (Slow 1200mv 0c Model)
181. Signal Integrity Metrics (Slow 1200mv 85c Model)
182. Signal Integrity Metrics (Fast 1200mv 0c Model)
183. Setup Transfers
184. Hold Transfers
185. Recovery Transfers
186. Removal Transfers
187. Report TCCS
188. Report RSKM
189. Unconstrained Paths
190. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; freqcounter                                                       ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE10E22C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clk                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                ;
; clock_divider:clkdivider1|temporal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:clkdivider1|temporal } ;
; clock_divider:clkdivider2|temporal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:clkdivider2|temporal } ;
; clock_divider:clkdivider3|temporal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:clkdivider3|temporal } ;
; clock_divider:clkdivider4|temporal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:clkdivider4|temporal } ;
; clock_divider:clkdivider5|temporal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:clkdivider5|temporal } ;
; microswitch:switch1|wy             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { microswitch:switch1|wy }             ;
; microswitch:switch2|wy             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { microswitch:switch2|wy }             ;
; uart:uart1|UARTRx:uartrx1|Dready   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart1|UARTRx:uartrx1|Dready }   ;
; we1                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { we1 }                                ;
; we2                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { we2 }                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                 ;
+------------+-----------------+------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note                                           ;
+------------+-----------------+------------------------------------+------------------------------------------------+
; 189.54 MHz ; 189.54 MHz      ; clock_divider:clkdivider2|temporal ;                                                ;
; 194.55 MHz ; 194.55 MHz      ; clock_divider:clkdivider3|temporal ;                                                ;
; 217.96 MHz ; 217.96 MHz      ; we2                                ;                                                ;
; 221.24 MHz ; 221.24 MHz      ; clk                                ;                                                ;
; 225.07 MHz ; 225.07 MHz      ; we1                                ;                                                ;
; 280.9 MHz  ; 280.9 MHz       ; clock_divider:clkdivider1|temporal ;                                                ;
; 365.36 MHz ; 365.36 MHz      ; microswitch:switch2|wy             ;                                                ;
; 432.53 MHz ; 402.09 MHz      ; clock_divider:clkdivider5|temporal ; limit due to minimum period restriction (tmin) ;
; 440.53 MHz ; 440.53 MHz      ; microswitch:switch1|wy             ;                                                ;
; 527.15 MHz ; 402.09 MHz      ; clock_divider:clkdivider4|temporal ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                         ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:clkdivider3|temporal ; -6.914 ; -322.689      ;
; clock_divider:clkdivider2|temporal ; -4.577 ; -118.364      ;
; microswitch:switch1|wy             ; -3.727 ; -3.727        ;
; we2                                ; -3.588 ; -77.427       ;
; clk                                ; -3.520 ; -79.776       ;
; we1                                ; -3.443 ; -69.211       ;
; microswitch:switch2|wy             ; -3.147 ; -6.011        ;
; clock_divider:clkdivider1|temporal ; -2.560 ; -30.497       ;
; clock_divider:clkdivider4|temporal ; -1.770 ; -95.255       ;
; uart:uart1|UARTRx:uartrx1|Dready   ; -1.371 ; -9.766        ;
; clock_divider:clkdivider5|temporal ; -1.312 ; -50.162       ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:clkdivider3|temporal ; -1.329 ; -28.344       ;
; clock_divider:clkdivider2|temporal ; -0.478 ; -0.478        ;
; clock_divider:clkdivider4|temporal ; -0.291 ; -0.708        ;
; clock_divider:clkdivider5|temporal ; -0.120 ; -0.937        ;
; clk                                ; -0.090 ; -0.131        ;
; clock_divider:clkdivider1|temporal ; 0.453  ; 0.000         ;
; we2                                ; 0.465  ; 0.000         ;
; we1                                ; 0.497  ; 0.000         ;
; uart:uart1|UARTRx:uartrx1|Dready   ; 0.660  ; 0.000         ;
; microswitch:switch1|wy             ; 1.005  ; 0.000         ;
; microswitch:switch2|wy             ; 1.121  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; we2                                ; -3.258 ; -95.363       ;
; we1                                ; -2.833 ; -87.104       ;
; clock_divider:clkdivider4|temporal ; -2.159 ; -5.080        ;
; clock_divider:clkdivider1|temporal ; -2.035 ; -27.231       ;
; clock_divider:clkdivider2|temporal ; -1.374 ; -12.066       ;
; clock_divider:clkdivider5|temporal ; -0.723 ; -1.390        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                       ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:clkdivider2|temporal ; -0.594 ; -5.342        ;
; clock_divider:clkdivider5|temporal ; -0.353 ; -0.353        ;
; clock_divider:clkdivider4|temporal ; 0.429  ; 0.000         ;
; clock_divider:clkdivider1|temporal ; 1.967  ; 0.000         ;
; we1                                ; 2.262  ; 0.000         ;
; we2                                ; 2.332  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -65.454       ;
; we1                                ; -3.000 ; -50.584       ;
; we2                                ; -3.000 ; -50.584       ;
; clock_divider:clkdivider3|temporal ; -1.487 ; -188.849      ;
; clock_divider:clkdivider4|temporal ; -1.487 ; -115.986      ;
; clock_divider:clkdivider5|temporal ; -1.487 ; -105.577      ;
; clock_divider:clkdivider2|temporal ; -1.487 ; -84.759       ;
; clock_divider:clkdivider1|temporal ; -1.487 ; -25.279       ;
; microswitch:switch1|wy             ; 0.423  ; 0.000         ;
; uart:uart1|UARTRx:uartrx1|Dready   ; 0.456  ; 0.000         ;
; microswitch:switch2|wy             ; 0.478  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:clkdivider3|temporal'                                                                                                       ;
+--------+-----------+---------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -6.914 ; data2[20] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.729     ; 6.686      ;
; -6.896 ; data1[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.726     ; 6.671      ;
; -6.782 ; data2[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.726     ; 6.557      ;
; -6.693 ; data1[21] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.729     ; 6.465      ;
; -6.668 ; data1[17] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.728     ; 6.441      ;
; -6.640 ; data1[9]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.728     ; 6.413      ;
; -6.634 ; data2[12] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.725     ; 6.410      ;
; -6.610 ; data2[18] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.729     ; 6.382      ;
; -6.604 ; data1[19] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.731     ; 6.374      ;
; -6.593 ; data2[31] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.723     ; 6.371      ;
; -6.592 ; data1[18] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.731     ; 6.362      ;
; -6.587 ; data2[22] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.729     ; 6.359      ;
; -6.551 ; data2[17] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.728     ; 6.324      ;
; -6.546 ; data1[20] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.730     ; 6.317      ;
; -6.539 ; data2[15] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.723     ; 6.317      ;
; -6.527 ; data2[9]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.725     ; 6.303      ;
; -6.525 ; data2[21] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.727     ; 6.299      ;
; -6.508 ; data1[11] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.258     ; 6.751      ;
; -6.506 ; data2[19] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.731     ; 6.276      ;
; -6.503 ; data1[12] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.726     ; 6.278      ;
; -6.503 ; data2[20] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.257     ; 6.747      ;
; -6.487 ; data1[19] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.727     ; 6.261      ;
; -6.478 ; data2[20] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.725     ; 6.254      ;
; -6.460 ; data1[28] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.723     ; 6.238      ;
; -6.454 ; data1[23] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.731     ; 6.224      ;
; -6.450 ; data1[13] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.726     ; 6.225      ;
; -6.443 ; data1[10] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.726     ; 6.218      ;
; -6.438 ; data2[19] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.727     ; 6.212      ;
; -6.435 ; data2[20] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.257     ; 6.679      ;
; -6.394 ; data2[11] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.258     ; 6.637      ;
; -6.389 ; data1[15] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.723     ; 6.167      ;
; -6.380 ; data2[13] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.726     ; 6.155      ;
; -6.366 ; data2[10] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.726     ; 6.141      ;
; -6.360 ; data2[28] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.725     ; 6.136      ;
; -6.350 ; data1[11] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.258     ; 6.593      ;
; -6.323 ; data2[24] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.729     ; 6.095      ;
; -6.315 ; data1[24] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.731     ; 6.085      ;
; -6.313 ; data2[23] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.728     ; 6.086      ;
; -6.290 ; data2[8]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.725     ; 6.066      ;
; -6.282 ; data1[21] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.257     ; 6.526      ;
; -6.280 ; data1[17] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.260     ; 6.521      ;
; -6.257 ; data1[21] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.725     ; 6.033      ;
; -6.252 ; data2[31] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.727     ; 6.026      ;
; -6.252 ; data1[9]  ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.260     ; 6.493      ;
; -6.246 ; data2[12] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.257     ; 6.490      ;
; -6.229 ; data2[25] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.727     ; 6.003      ;
; -6.229 ; data2[11] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.258     ; 6.472      ;
; -6.220 ; data1[8]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.723     ; 5.998      ;
; -6.217 ; data2[25] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.731     ; 5.987      ;
; -6.214 ; data1[21] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.257     ; 6.458      ;
; -6.210 ; data1[14] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.726     ; 5.985      ;
; -6.205 ; data1[11] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.730     ; 5.976      ;
; -6.202 ; data2[20] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.017     ; 6.686      ;
; -6.199 ; data2[18] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.257     ; 6.443      ;
; -6.193 ; data1[19] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.259     ; 6.435      ;
; -6.185 ; data2[29] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.723     ; 5.963      ;
; -6.184 ; data1[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.014     ; 6.671      ;
; -6.181 ; data1[22] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.730     ; 5.952      ;
; -6.181 ; data1[16] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.727     ; 5.955      ;
; -6.181 ; data1[18] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.259     ; 6.423      ;
; -6.176 ; data1[30] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.723     ; 5.954      ;
; -6.176 ; data2[22] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.257     ; 6.420      ;
; -6.174 ; data2[18] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.725     ; 5.950      ;
; -6.167 ; data1[31] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.723     ; 5.945      ;
; -6.156 ; data1[18] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.727     ; 5.930      ;
; -6.151 ; data2[22] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.725     ; 5.927      ;
; -6.143 ; data2[15] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.255     ; 6.389      ;
; -6.139 ; data2[9]  ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.257     ; 6.383      ;
; -6.135 ; data1[20] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.258     ; 6.378      ;
; -6.134 ; data2[17] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.260     ; 6.375      ;
; -6.133 ; data2[14] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.726     ; 5.908      ;
; -6.131 ; data2[18] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.257     ; 6.375      ;
; -6.125 ; data1[19] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.259     ; 6.367      ;
; -6.119 ; data1[28] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.727     ; 5.893      ;
; -6.114 ; data2[21] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.255     ; 6.360      ;
; -6.113 ; data1[18] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.259     ; 6.355      ;
; -6.110 ; data1[20] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.726     ; 5.885      ;
; -6.108 ; data2[22] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.257     ; 6.352      ;
; -6.107 ; data1[17] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.260     ; 6.348      ;
; -6.095 ; data2[19] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.259     ; 6.337      ;
; -6.089 ; data2[21] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.723     ; 5.867      ;
; -6.085 ; data1[12] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.258     ; 6.328      ;
; -6.084 ; data2[11] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.730     ; 5.855      ;
; -6.070 ; data2[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.014     ; 6.557      ;
; -6.070 ; data1[9]  ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.260     ; 6.311      ;
; -6.067 ; data1[20] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.258     ; 6.310      ;
; -6.064 ; data2[12] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.257     ; 6.308      ;
; -6.062 ; data1[13] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.258     ; 6.305      ;
; -6.061 ; data2[30] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.723     ; 5.839      ;
; -6.055 ; data1[10] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.258     ; 6.298      ;
; -6.052 ; data1[27] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.727     ; 5.826      ;
; -6.047 ; data2[16] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.724     ; 5.824      ;
; -6.046 ; data2[21] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.255     ; 6.292      ;
; -6.043 ; data1[23] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.259     ; 6.285      ;
; -6.030 ; data2[28] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.729     ; 5.802      ;
; -6.027 ; data1[29] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.723     ; 5.805      ;
; -6.027 ; data2[19] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.259     ; 6.269      ;
; -6.019 ; data2[17] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.260     ; 6.260      ;
; -6.018 ; data1[23] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.727     ; 5.792      ;
; -6.007 ; data2[15] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.255     ; 6.253      ;
+--------+-----------+---------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:clkdivider2|temporal'                                                                                                                           ;
+--------+-------------------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -4.577 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.328     ; 3.750      ;
; -4.577 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.328     ; 3.750      ;
; -4.298 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.285     ; 3.514      ;
; -4.298 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.285     ; 3.514      ;
; -4.276 ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.586     ; 3.691      ;
; -4.276 ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.586     ; 3.691      ;
; -4.193 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.246     ; 3.448      ;
; -4.168 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|confgate       ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.246     ; 3.423      ;
; -4.137 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.085     ; 5.053      ;
; -4.120 ; uart:uart1|UARTxmt:uarttx1|count[2] ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.085     ; 5.036      ;
; -4.120 ; uart:uart1|UARTxmt:uarttx1|count[2] ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.085     ; 5.036      ;
; -4.112 ; uart:uart1|UARTxmt:uarttx1|count[0] ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.085     ; 5.028      ;
; -4.112 ; uart:uart1|UARTxmt:uarttx1|count[0] ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.085     ; 5.028      ;
; -4.083 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.328     ; 3.256      ;
; -4.083 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.328     ; 3.256      ;
; -4.066 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.147      ; 4.714      ;
; -4.048 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.585     ; 3.464      ;
; -4.048 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.585     ; 3.464      ;
; -3.994 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.286     ; 3.209      ;
; -3.994 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.286     ; 3.209      ;
; -3.981 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s2g ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.147      ; 4.629      ;
; -3.943 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|conf           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.546     ; 3.398      ;
; -3.935 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|wesel          ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.148      ; 4.584      ;
; -3.934 ; uart:uart1|next_state.s2g           ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.579     ; 3.356      ;
; -3.934 ; uart:uart1|next_state.s2g           ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.579     ; 3.356      ;
; -3.927 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.147      ; 4.575      ;
; -3.918 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|confgate       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.546     ; 3.373      ;
; -3.909 ; uart:uart1|UARTxmt:uarttx1|count[1] ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.085     ; 4.825      ;
; -3.909 ; uart:uart1|UARTxmt:uarttx1|count[1] ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.085     ; 4.825      ;
; -3.899 ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.585     ; 3.315      ;
; -3.899 ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.585     ; 3.315      ;
; -3.889 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.247     ; 3.143      ;
; -3.884 ; data1[10]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.134     ; 3.251      ;
; -3.883 ; data2[10]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.134     ; 3.250      ;
; -3.864 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|confgate       ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.247     ; 3.118      ;
; -3.845 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s2p ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.147      ; 4.493      ;
; -3.840 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.104      ; 4.445      ;
; -3.794 ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|conf           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.546     ; 3.249      ;
; -3.792 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.285     ; 3.008      ;
; -3.792 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.285     ; 3.008      ;
; -3.777 ; uart:uart1|UARTxmt:uarttx1|count[3] ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.085     ; 4.693      ;
; -3.777 ; uart:uart1|UARTxmt:uarttx1|count[3] ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.085     ; 4.693      ;
; -3.775 ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.586     ; 3.190      ;
; -3.775 ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.586     ; 3.190      ;
; -3.769 ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|confgate       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.546     ; 3.224      ;
; -3.769 ; data1[17]                           ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.134     ; 3.136      ;
; -3.765 ; data1[27]                           ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.133     ; 3.133      ;
; -3.762 ; uart:uart1|UARTxmt:uarttx1|count[2] ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.086     ; 4.677      ;
; -3.762 ; uart:uart1|UARTxmt:uarttx1|count[2] ; uart:uart1|datauarttx[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.086     ; 4.677      ;
; -3.754 ; uart:uart1|UARTxmt:uarttx1|count[0] ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.086     ; 4.669      ;
; -3.754 ; uart:uart1|UARTxmt:uarttx1|count[0] ; uart:uart1|datauarttx[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.086     ; 4.669      ;
; -3.754 ; data1[13]                           ; uart:uart1|datauarttx[5]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.134     ; 3.121      ;
; -3.751 ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.586     ; 3.166      ;
; -3.750 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|next_state.s1  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.087     ; 4.664      ;
; -3.749 ; data2[2]                            ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.135     ; 3.115      ;
; -3.747 ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.586     ; 3.162      ;
; -3.747 ; data1[2]                            ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.135     ; 3.113      ;
; -3.744 ; uart:uart1|datauartrx1[4]~17        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.107     ; 3.138      ;
; -3.744 ; uart:uart1|datauartrx1[4]~17        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.107     ; 3.138      ;
; -3.739 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.146      ; 4.386      ;
; -3.733 ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.585     ; 3.149      ;
; -3.733 ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.585     ; 3.149      ;
; -3.733 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.328     ; 2.906      ;
; -3.729 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.328     ; 2.902      ;
; -3.725 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.289     ; 2.937      ;
; -3.711 ; uart:uart1|next_state.s5            ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.085     ; 4.627      ;
; -3.709 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.087     ; 4.623      ;
; -3.707 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.087     ; 4.621      ;
; -3.705 ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|conf           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.547     ; 3.159      ;
; -3.698 ; uart:uart1|UARTRx:uartrx1|RxReg[3]  ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.902     ; 3.797      ;
; -3.698 ; uart:uart1|UARTRx:uartrx1|RxReg[3]  ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.902     ; 3.797      ;
; -3.696 ; data2[27]                           ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.133     ; 3.064      ;
; -3.692 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|next_state.s2g ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.146      ; 4.339      ;
; -3.687 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.246     ; 2.942      ;
; -3.687 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.289     ; 2.899      ;
; -3.684 ; data2[13]                           ; uart:uart1|datauarttx[5]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.134     ; 3.051      ;
; -3.681 ; data2[17]                           ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.134     ; 3.048      ;
; -3.680 ; data2[18]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.133     ; 3.048      ;
; -3.677 ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.586     ; 3.092      ;
; -3.677 ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.586     ; 3.092      ;
; -3.665 ; uart:uart1|rxdready1                ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.585     ; 3.081      ;
; -3.665 ; uart:uart1|rxdready1                ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.585     ; 3.081      ;
; -3.665 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|next_state.s2g ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.087     ; 4.579      ;
; -3.662 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|confgate       ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.246     ; 2.917      ;
; -3.653 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.086     ; 4.568      ;
; -3.643 ; data1[5]                            ; uart:uart1|datauarttx[5]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.135     ; 3.009      ;
; -3.631 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.086     ; 4.546      ;
; -3.631 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|wesel          ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.147      ; 4.279      ;
; -3.631 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.104      ; 4.236      ;
; -3.628 ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|conf           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.546     ; 3.083      ;
; -3.624 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.104      ; 4.229      ;
; -3.624 ; data1[16]                           ; uart:uart1|datauarttx[0]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.135     ; 2.990      ;
; -3.619 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|wesel          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.086     ; 4.534      ;
; -3.613 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|next_state.s2p ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.104      ; 4.218      ;
; -3.613 ; data1[18]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.135     ; 2.979      ;
; -3.611 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|next_state.s2  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.087     ; 4.525      ;
; -3.606 ; data2[4]                            ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.132     ; 2.975      ;
; -3.603 ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|confgate       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.546     ; 3.058      ;
; -3.600 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.146      ; 4.247      ;
; -3.597 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.085     ; 4.513      ;
+--------+-------------------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'microswitch:switch1|wy'                                                                                      ;
+--------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; -3.727 ; uart:uart1|wesel ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; 0.500        ; -1.729     ; 1.339      ;
; -3.245 ; uart:uart1|conf  ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; 0.500        ; -0.277     ; 2.309      ;
; -1.270 ; sw0a             ; sw0a    ; microswitch:switch1|wy             ; microswitch:switch1|wy ; 1.000        ; -0.029     ; 1.092      ;
+--------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'we2'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.588 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.079     ; 4.510      ;
; -3.558 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.079     ; 4.480      ;
; -3.442 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.079     ; 4.364      ;
; -3.412 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.079     ; 4.334      ;
; -3.296 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.079     ; 4.218      ;
; -3.266 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.079     ; 4.188      ;
; -3.150 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.079     ; 4.072      ;
; -3.120 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.079     ; 4.042      ;
; -3.089 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 4.010      ;
; -3.004 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.926      ;
; -2.990 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.911      ;
; -2.974 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.896      ;
; -2.974 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.895      ;
; -2.944 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.865      ;
; -2.943 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.864      ;
; -2.913 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.834      ;
; -2.858 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.780      ;
; -2.853 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.774      ;
; -2.844 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.765      ;
; -2.828 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.750      ;
; -2.828 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.749      ;
; -2.826 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.747      ;
; -2.798 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.719      ;
; -2.797 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.718      ;
; -2.795 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.716      ;
; -2.768 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.689      ;
; -2.767 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.688      ;
; -2.712 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.634      ;
; -2.708 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.629      ;
; -2.707 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.628      ;
; -2.698 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.619      ;
; -2.682 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.604      ;
; -2.682 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.603      ;
; -2.680 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.601      ;
; -2.680 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.601      ;
; -2.653 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.574      ;
; -2.652 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.573      ;
; -2.651 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.572      ;
; -2.649 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.570      ;
; -2.622 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.543      ;
; -2.621 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.542      ;
; -2.619 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.540      ;
; -2.566 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.488      ;
; -2.562 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.483      ;
; -2.561 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.482      ;
; -2.555 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.476      ;
; -2.552 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.473      ;
; -2.538 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.459      ;
; -2.536 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.458      ;
; -2.536 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.457      ;
; -2.534 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.455      ;
; -2.534 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.455      ;
; -2.507 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.428      ;
; -2.506 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.427      ;
; -2.506 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.427      ;
; -2.505 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.426      ;
; -2.503 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.424      ;
; -2.477 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.398      ;
; -2.476 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.397      ;
; -2.475 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.396      ;
; -2.473 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.394      ;
; -2.420 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.342      ;
; -2.416 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.337      ;
; -2.415 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.336      ;
; -2.409 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.330      ;
; -2.408 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.329      ;
; -2.406 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.327      ;
; -2.392 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.313      ;
; -2.392 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.313      ;
; -2.390 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.312      ;
; -2.390 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.311      ;
; -2.388 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.309      ;
; -2.388 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.309      ;
; -2.361 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.282      ;
; -2.360 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.281      ;
; -2.360 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.281      ;
; -2.360 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.281      ;
; -2.359 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.280      ;
; -2.357 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.278      ;
; -2.331 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.252      ;
; -2.330 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.251      ;
; -2.330 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.251      ;
; -2.329 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.250      ;
; -2.327 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.248      ;
; -2.274 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[12] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.196      ;
; -2.270 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.191      ;
; -2.270 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.191      ;
; -2.269 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.190      ;
; -2.263 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.184      ;
; -2.262 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.183      ;
; -2.260 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.181      ;
; -2.246 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.167      ;
; -2.246 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.167      ;
; -2.244 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 1.000        ; -0.079     ; 3.166      ;
; -2.244 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.165      ;
; -2.243 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.164      ;
; -2.242 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.163      ;
; -2.242 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.163      ;
; -2.215 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.136      ;
; -2.214 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.080     ; 3.135      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                           ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.520 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.080     ; 4.441      ;
; -3.499 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.080     ; 4.420      ;
; -3.340 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.080     ; 4.261      ;
; -3.240 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.080     ; 4.161      ;
; -3.197 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.117      ;
; -3.197 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.117      ;
; -3.196 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.116      ;
; -3.196 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.116      ;
; -3.176 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.176 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.096      ;
; -3.175 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.096      ;
; -3.175 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.095      ;
; -3.175 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.095      ;
; -3.154 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.075      ;
; -3.072 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.993      ;
; -3.043 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.963      ;
; -3.041 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.961      ;
; -3.033 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.953      ;
; -3.017 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.937      ;
; -3.017 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.937      ;
; -3.016 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.936      ;
; -3.016 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.936      ;
; -2.995 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.916      ;
; -2.994 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.915      ;
; -2.991 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.912      ;
; -2.991 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.912      ;
; -2.976 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.897      ;
; -2.956 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.877      ;
; -2.935 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.856      ;
; -2.917 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.837      ;
; -2.917 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.837      ;
; -2.916 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.836      ;
; -2.916 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.836      ;
; -2.898 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.818      ;
; -2.895 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.816      ;
; -2.887 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.808      ;
; -2.878 ; clock_divider:clkdivider2|counter[7]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.798      ;
; -2.817 ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.737      ;
; -2.791 ; clock_divider:clkdivider2|counter[8]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.711      ;
; -2.776 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.697      ;
; -2.749 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.669      ;
; -2.749 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.669      ;
; -2.748 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.668      ;
; -2.748 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.668      ;
; -2.742 ; clock_divider:clkdivider4|counter[4]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.663      ;
; -2.727 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.648      ;
; -2.718 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.637      ;
; -2.718 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.637      ;
; -2.717 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.636      ;
; -2.717 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.636      ;
; -2.716 ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.636      ;
; -2.710 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.629      ;
; -2.710 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.629      ;
; -2.709 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.628      ;
; -2.709 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.628      ;
; -2.701 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[18] ; clk          ; clk         ; 1.000        ; 0.394      ; 4.096      ;
; -2.696 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.616      ;
; -2.688 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.608      ;
; -2.680 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[18] ; clk          ; clk         ; 1.000        ; 0.394      ; 4.075      ;
; -2.679 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.598      ;
; -2.679 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.598      ;
; -2.678 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.597      ;
; -2.678 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.597      ;
; -2.676 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.597      ;
; -2.671 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.591      ;
; -2.671 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.591      ;
; -2.670 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.670 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.668 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.588      ;
; -2.668 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.588      ;
; -2.668 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.588      ;
; -2.668 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.588      ;
; -2.667 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.587      ;
; -2.667 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.587      ;
; -2.667 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.587      ;
; -2.667 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.587      ;
; -2.664 ; clock_divider:clkdivider2|counter[10] ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.584      ;
; -2.657 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.577      ;
; -2.649 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.570      ;
; -2.646 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.567      ;
; -2.646 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.567      ;
; -2.636 ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.556      ;
; -2.635 ; clock_divider:clkdivider1|counter[3]  ; clock_divider:clkdivider1|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.555      ;
; -2.632 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.552      ;
; -2.632 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.552      ;
; -2.631 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.551      ;
; -2.631 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.551      ;
; -2.627 ; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.547      ;
; -2.620 ; clock_divider:clkdivider4|counter[18] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.574     ; 3.047      ;
; -2.610 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.531      ;
; -2.596 ; clock_divider:clkdivider4|counter[21] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.574     ; 3.023      ;
; -2.564 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.484      ;
; -2.564 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.484      ;
; -2.563 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.483      ;
; -2.563 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.483      ;
; -2.561 ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.481      ;
; -2.542 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.463      ;
; -2.531 ; clock_divider:clkdivider2|counter[2]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.451      ;
; -2.521 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[18] ; clk          ; clk         ; 1.000        ; 0.394      ; 3.916      ;
; -2.508 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.429      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'we1'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.443 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 4.160      ;
; -3.413 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 4.130      ;
; -3.297 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.304     ; 4.014      ;
; -3.293 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 4.010      ;
; -3.267 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.984      ;
; -3.194 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.911      ;
; -3.178 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.895      ;
; -3.151 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.868      ;
; -3.148 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.865      ;
; -3.148 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.865      ;
; -3.147 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.864      ;
; -3.121 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.838      ;
; -3.117 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.834      ;
; -3.057 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.774      ;
; -3.048 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.765      ;
; -3.032 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.749      ;
; -3.030 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.747      ;
; -3.005 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.722      ;
; -3.002 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.719      ;
; -3.002 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.719      ;
; -3.001 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.718      ;
; -2.975 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.692      ;
; -2.972 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.689      ;
; -2.972 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.689      ;
; -2.971 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.688      ;
; -2.912 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.629      ;
; -2.911 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.628      ;
; -2.902 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.619      ;
; -2.886 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.603      ;
; -2.884 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.601      ;
; -2.884 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.601      ;
; -2.859 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.576      ;
; -2.857 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.574      ;
; -2.856 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.573      ;
; -2.856 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.573      ;
; -2.855 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.572      ;
; -2.829 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.546      ;
; -2.826 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.543      ;
; -2.826 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.543      ;
; -2.825 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.542      ;
; -2.766 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.483      ;
; -2.765 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.482      ;
; -2.759 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.476      ;
; -2.756 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.473      ;
; -2.742 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.459      ;
; -2.740 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.457      ;
; -2.738 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.455      ;
; -2.738 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.455      ;
; -2.713 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.430      ;
; -2.711 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.428      ;
; -2.710 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.427      ;
; -2.710 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.427      ;
; -2.710 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.427      ;
; -2.709 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.426      ;
; -2.683 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.400      ;
; -2.681 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.398      ;
; -2.680 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.397      ;
; -2.680 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.397      ;
; -2.679 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.396      ;
; -2.620 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.337      ;
; -2.619 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.336      ;
; -2.613 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.330      ;
; -2.612 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.329      ;
; -2.610 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.327      ;
; -2.596 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.313      ;
; -2.596 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.313      ;
; -2.594 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.311      ;
; -2.592 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.309      ;
; -2.592 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.309      ;
; -2.567 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.284      ;
; -2.565 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.282      ;
; -2.564 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.281      ;
; -2.564 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.281      ;
; -2.564 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.281      ;
; -2.564 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.281      ;
; -2.563 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.280      ;
; -2.537 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.254      ;
; -2.535 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.252      ;
; -2.534 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.251      ;
; -2.534 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.251      ;
; -2.534 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.251      ;
; -2.533 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.250      ;
; -2.474 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.191      ;
; -2.474 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.191      ;
; -2.473 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.190      ;
; -2.467 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.184      ;
; -2.466 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.183      ;
; -2.464 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.181      ;
; -2.450 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.167      ;
; -2.450 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.167      ;
; -2.448 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.165      ;
; -2.447 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.164      ;
; -2.446 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.163      ;
; -2.446 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.163      ;
; -2.421 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[16] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.138      ;
; -2.419 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.136      ;
; -2.418 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.135      ;
; -2.418 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.135      ;
; -2.418 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.135      ;
; -2.418 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.304     ; 3.135      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'microswitch:switch2|wy'                                                                                           ;
+--------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; -3.147 ; uart:uart1|confgate   ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.694     ; 1.760      ;
; -3.044 ; uart:uart1|gatesel[0] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.653     ; 1.698      ;
; -2.868 ; uart:uart1|gatesel[1] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.653     ; 1.522      ;
; -2.864 ; uart:uart1|gatesel[1] ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.653     ; 1.524      ;
; -2.795 ; uart:uart1|confgate   ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.694     ; 1.414      ;
; -1.737 ; sw1a[0]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.024     ; 1.530      ;
; -1.553 ; sw1a[1]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.024     ; 1.346      ;
; -1.492 ; sw1a[1]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.024     ; 1.291      ;
; -1.434 ; sw1a[0]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.024     ; 1.233      ;
+--------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:clkdivider1|temporal'                                                                                                                                       ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.560 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.480      ;
; -2.560 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.480      ;
; -2.560 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.480      ;
; -2.560 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.480      ;
; -2.560 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.480      ;
; -2.456 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.376      ;
; -2.456 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.376      ;
; -2.456 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.376      ;
; -2.456 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.376      ;
; -2.456 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.376      ;
; -2.429 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.349      ;
; -2.429 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.349      ;
; -2.429 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.349      ;
; -2.429 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.349      ;
; -2.429 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.349      ;
; -2.310 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.230      ;
; -2.310 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.230      ;
; -2.310 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.230      ;
; -2.310 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.230      ;
; -2.310 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.230      ;
; -2.138 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.058      ;
; -2.138 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.058      ;
; -2.138 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.058      ;
; -2.138 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.058      ;
; -2.138 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 3.058      ;
; -2.060 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.980      ;
; -2.060 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.980      ;
; -2.060 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.980      ;
; -2.060 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.980      ;
; -2.060 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.980      ;
; -2.040 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.960      ;
; -2.040 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.960      ;
; -2.040 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.960      ;
; -2.040 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.960      ;
; -2.040 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.960      ;
; -1.951 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.871      ;
; -1.951 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.871      ;
; -1.951 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.871      ;
; -1.951 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.871      ;
; -1.951 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.871      ;
; -1.910 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.830      ;
; -1.910 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.830      ;
; -1.910 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.830      ;
; -1.910 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.830      ;
; -1.910 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.830      ;
; -1.784 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.704      ;
; -1.784 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.704      ;
; -1.784 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.704      ;
; -1.784 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.704      ;
; -1.784 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.704      ;
; -1.612 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.532      ;
; -1.612 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.532      ;
; -1.612 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.532      ;
; -1.612 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.532      ;
; -1.612 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.532      ;
; -1.534 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.454      ;
; -1.534 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.454      ;
; -1.534 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.454      ;
; -1.534 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.454      ;
; -1.534 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.454      ;
; -1.375 ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.295      ;
; -1.289 ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 1.486      ;
; -1.289 ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 1.486      ;
; -1.280 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.200      ;
; -1.280 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.200      ;
; -1.278 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.198      ;
; -1.276 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.196      ;
; -1.276 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.196      ;
; -1.274 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.194      ;
; -1.187 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.107      ;
; -1.187 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.107      ;
; -1.185 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.105      ;
; -1.136 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.056      ;
; -1.136 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.056      ;
; -1.134 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.054      ;
; -1.081 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 2.001      ;
; -1.003 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.923      ;
; -1.003 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.923      ;
; -1.001 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.921      ;
; -0.992 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.912      ;
; -0.936 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.856      ;
; -0.936 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.856      ;
; -0.934 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.854      ;
; -0.906 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.826      ;
; -0.867 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.787      ;
; -0.861 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.781      ;
; -0.808 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.728      ;
; -0.704 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.624      ;
; -0.628 ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.548      ;
; -0.621 ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.080     ; 1.542      ;
; -0.599 ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.519      ;
; -0.533 ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.080     ; 1.454      ;
; -0.510 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.080     ; 1.431      ;
; -0.505 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.080     ; 1.426      ;
; -0.346 ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.080     ; 1.267      ;
; -0.331 ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.251      ;
; -0.185 ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.081     ; 1.105      ;
; -0.154 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.080     ; 1.075      ;
; -0.123 ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.080     ; 1.044      ;
; -0.119 ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.080     ; 1.040      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:clkdivider4|temporal'                                                                                                                                     ;
+--------+--------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.770 ; uart:uart1|datardy~reg0              ; data2[19]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.386      ;
; -1.770 ; uart:uart1|datardy~reg0              ; data1[19]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.386      ;
; -1.770 ; uart:uart1|datardy~reg0              ; data1[16]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.386      ;
; -1.770 ; uart:uart1|datardy~reg0              ; data1[18]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.386      ;
; -1.770 ; uart:uart1|datardy~reg0              ; data1[24]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.386      ;
; -1.770 ; uart:uart1|datardy~reg0              ; data1[23]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.386      ;
; -1.770 ; uart:uart1|datardy~reg0              ; data1[26]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.386      ;
; -1.724 ; uart:uart1|datardy~reg0              ; data2[17]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.117      ; 2.342      ;
; -1.724 ; uart:uart1|datardy~reg0              ; data1[17]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.117      ; 2.342      ;
; -1.708 ; uart:uart1|datardy~reg0              ; data2[16]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.113      ; 2.322      ;
; -1.708 ; uart:uart1|datardy~reg0              ; data2[23]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.113      ; 2.322      ;
; -1.664 ; uart:uart1|datardy~reg0              ; data1[9]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.116      ; 2.281      ;
; -1.656 ; uart:uart1|datardy~reg0              ; data2[25]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.272      ;
; -1.656 ; uart:uart1|datardy~reg0              ; data2[27]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.272      ;
; -1.656 ; uart:uart1|datardy~reg0              ; data1[27]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.272      ;
; -1.656 ; uart:uart1|datardy~reg0              ; data1[1]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.272      ;
; -1.656 ; uart:uart1|datardy~reg0              ; data2[2]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.272      ;
; -1.656 ; uart:uart1|datardy~reg0              ; data1[2]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.272      ;
; -1.656 ; uart:uart1|datardy~reg0              ; data1[3]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.272      ;
; -1.656 ; uart:uart1|datardy~reg0              ; data1[4]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.272      ;
; -1.656 ; uart:uart1|datardy~reg0              ; data2[5]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.272      ;
; -1.656 ; uart:uart1|datardy~reg0              ; data1[5]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.272      ;
; -1.564 ; uart:uart1|datardy~reg0              ; data2[14]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.180      ;
; -1.564 ; uart:uart1|datardy~reg0              ; data1[14]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.180      ;
; -1.564 ; uart:uart1|datardy~reg0              ; data1[13]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.180      ;
; -1.564 ; uart:uart1|datardy~reg0              ; data2[13]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.180      ;
; -1.564 ; uart:uart1|datardy~reg0              ; data1[12]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.180      ;
; -1.564 ; uart:uart1|datardy~reg0              ; data2[11]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.180      ;
; -1.564 ; uart:uart1|datardy~reg0              ; data1[11]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.180      ;
; -1.564 ; uart:uart1|datardy~reg0              ; data2[10]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.180      ;
; -1.564 ; uart:uart1|datardy~reg0              ; data1[10]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.180      ;
; -1.564 ; uart:uart1|datardy~reg0              ; data1[22]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.180      ;
; -1.564 ; uart:uart1|datardy~reg0              ; data1[20]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.115      ; 2.180      ;
; -1.317 ; uart:uart1|datardy~reg0              ; data1[28]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.930      ;
; -1.317 ; uart:uart1|datardy~reg0              ; data2[0]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.930      ;
; -1.317 ; uart:uart1|datardy~reg0              ; data1[0]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.930      ;
; -1.307 ; licznikasynch:licznik1|count[8]      ; data1[8]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.028     ; 1.770      ;
; -1.258 ; licznikasynch:licznik1|count[6]      ; data1[6]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.028     ; 1.721      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data1[25]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data1[15]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data2[15]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data1[8]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data2[21]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data1[31]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data2[31]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data2[30]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data1[30]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data1[29]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data2[29]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data1[6]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.252 ; uart:uart1|datardy~reg0              ; data1[7]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 1.865      ;
; -1.233 ; licznikasynch:licznik1|count[0]      ; data1[0]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.028     ; 1.696      ;
; -1.219 ; licznikasynch:licznik1|count[14]     ; data1[14]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.025     ; 1.685      ;
; -1.210 ; licznikasynch:licznik1|count[15]     ; data1[15]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.028     ; 1.673      ;
; -1.203 ; licznikasynch:licznik1|count[7]      ; data1[7]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.028     ; 1.666      ;
; -1.086 ; licznikasynch:licznik1|count[29]     ; data1[29]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.194      ; 1.771      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[12]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[9]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[8]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[18]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[24]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[22]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data1[21]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[20]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[26]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[28]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[1]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[3]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[4]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[6]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.061 ; uart:uart1|datardy~reg0              ; data2[7]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.114      ; 1.676      ;
; -1.013 ; licznikasynch:licznik1|count[10]     ; data1[10]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.025     ; 1.479      ;
; -0.989 ; licznikasynch:licznik1|count[13]     ; data1[13]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.025     ; 1.455      ;
; -0.982 ; licznikasynch:licznik1|count[11]     ; data1[11]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.025     ; 1.448      ;
; -0.953 ; licznikasynch:licznik1|count[31]     ; data1[31]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.194      ; 1.638      ;
; -0.951 ; licznikasynch:licznik1|count[12]     ; data1[12]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.025     ; 1.417      ;
; -0.928 ; licznikasynch:licznik1|count[20]     ; data1[20]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.197      ; 1.616      ;
; -0.923 ; licznikasynch:licznik1|count[22]     ; data1[22]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.197      ; 1.611      ;
; -0.919 ; licznikasynch:licznik1|count[9]      ; data1[9]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.024     ; 1.386      ;
; -0.918 ; licznikasynch:licznik1|count[25]     ; data1[25]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.194      ; 1.603      ;
; -0.909 ; licznikasynch:licznik1|count[5]      ; data1[5]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.025     ; 1.375      ;
; -0.897 ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.081     ; 1.817      ;
; -0.878 ; licznikasynch:licznik1|count[27]     ; data1[27]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.197      ; 1.566      ;
; -0.805 ; licznikasynch:licznik1|count[21]     ; data1[21]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.196      ; 1.492      ;
; -0.803 ; licznikasynch:licznik1|count[28]     ; data1[28]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.194      ; 1.488      ;
; -0.795 ; licznikasynch:licznik1|count[30]     ; data1[30]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.194      ; 1.480      ;
; -0.779 ; microswitch:switch2|counter[1]       ; microswitch:switch2|wy             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.081     ; 1.699      ;
; -0.779 ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.081     ; 1.699      ;
; -0.779 ; licznikasynch:licznik2|count[2]      ; data2[2]                           ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.632      ; 1.902      ;
; -0.777 ; licznikasynch:licznik1|count[2]      ; data1[2]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.025     ; 1.243      ;
; -0.776 ; licznikasynch:licznik1|count[3]      ; data1[3]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.025     ; 1.242      ;
; -0.766 ; microswitch:switch1|counter[1]       ; microswitch:switch1|wy             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.080     ; 1.687      ;
; -0.722 ; licznikasynch:licznik2|count[29]     ; data2[29]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.629      ; 1.842      ;
; -0.675 ; licznikasynch:licznik2|count[5]      ; data2[5]                           ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.632      ; 1.798      ;
; -0.669 ; licznikasynch:licznik1|count[17]     ; data1[17]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.199      ; 1.359      ;
; -0.636 ; licznikasynch:licznik2|count[19]     ; data2[19]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.632      ; 1.759      ;
; -0.622 ; licznikasynch:licznik1|count[1]      ; data1[1]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.025     ; 1.088      ;
; -0.607 ; licznikasynch:licznik2|count[17]     ; data2[17]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.634      ; 1.732      ;
; -0.596 ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.081     ; 1.516      ;
; -0.591 ; licznikasynch:licznik1|count[4]      ; data1[4]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.025     ; 1.057      ;
+--------+--------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:uart1|UARTRx:uartrx1|Dready'                                                                                                                             ;
+--------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                      ; Launch Clock                       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; -1.371 ; uart:uart1|UARTRx:uartrx1|RxReg[5] ; uart:uart1|datauartrx1[4]~17 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.098      ; 0.965      ;
; -1.230 ; uart:uart1|UARTRx:uartrx1|RxReg[7] ; uart:uart1|datauartrx1[6]~9  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.270      ; 0.834      ;
; -1.219 ; uart:uart1|UARTRx:uartrx1|RxReg[6] ; uart:uart1|datauartrx1[5]~13 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.271      ; 0.830      ;
; -1.206 ; uart:uart1|UARTRx:uartrx1|RxReg[8] ; uart:uart1|datauartrx1[7]~5  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.270      ; 0.816      ;
; -1.192 ; uart:uart1|UARTRx:uartrx1|RxReg[1] ; uart:uart1|datauartrx1[0]~1  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.310      ; 0.832      ;
; -1.185 ; uart:uart1|UARTRx:uartrx1|RxReg[2] ; uart:uart1|datauartrx1[1]~29 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.310      ; 0.836      ;
; -1.182 ; uart:uart1|UARTRx:uartrx1|RxReg[4] ; uart:uart1|datauartrx1[3]~21 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.309      ; 0.833      ;
; -1.181 ; uart:uart1|UARTRx:uartrx1|RxReg[3] ; uart:uart1|datauartrx1[2]~25 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.311      ; 0.833      ;
+--------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:clkdivider5|temporal'                                                                                                                                       ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.312 ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -1.097     ; 1.216      ;
; -1.290 ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -1.097     ; 1.194      ;
; -1.103 ; uart:uart1|datardy~reg0              ; data2[19]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.386      ;
; -1.103 ; uart:uart1|datardy~reg0              ; data1[19]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.386      ;
; -1.103 ; uart:uart1|datardy~reg0              ; data1[16]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.386      ;
; -1.103 ; uart:uart1|datardy~reg0              ; data1[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.386      ;
; -1.103 ; uart:uart1|datardy~reg0              ; data1[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.386      ;
; -1.103 ; uart:uart1|datardy~reg0              ; data1[23]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.386      ;
; -1.103 ; uart:uart1|datardy~reg0              ; data1[26]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.386      ;
; -1.057 ; uart:uart1|datardy~reg0              ; data2[17]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.784      ; 2.342      ;
; -1.057 ; uart:uart1|datardy~reg0              ; data1[17]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.784      ; 2.342      ;
; -1.041 ; uart:uart1|datardy~reg0              ; data2[16]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.780      ; 2.322      ;
; -1.041 ; uart:uart1|datardy~reg0              ; data2[23]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.780      ; 2.322      ;
; -1.002 ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -1.097     ; 0.906      ;
; -0.997 ; uart:uart1|datardy~reg0              ; data1[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.783      ; 2.281      ;
; -0.989 ; uart:uart1|datardy~reg0              ; data2[25]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.272      ;
; -0.989 ; uart:uart1|datardy~reg0              ; data2[27]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.272      ;
; -0.989 ; uart:uart1|datardy~reg0              ; data1[27]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.272      ;
; -0.989 ; uart:uart1|datardy~reg0              ; data1[1]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.272      ;
; -0.989 ; uart:uart1|datardy~reg0              ; data2[2]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.272      ;
; -0.989 ; uart:uart1|datardy~reg0              ; data1[2]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.272      ;
; -0.989 ; uart:uart1|datardy~reg0              ; data1[3]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.272      ;
; -0.989 ; uart:uart1|datardy~reg0              ; data1[4]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.272      ;
; -0.989 ; uart:uart1|datardy~reg0              ; data2[5]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.272      ;
; -0.989 ; uart:uart1|datardy~reg0              ; data1[5]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.272      ;
; -0.897 ; uart:uart1|datardy~reg0              ; data2[14]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.180      ;
; -0.897 ; uart:uart1|datardy~reg0              ; data1[14]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.180      ;
; -0.897 ; uart:uart1|datardy~reg0              ; data1[13]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.180      ;
; -0.897 ; uart:uart1|datardy~reg0              ; data2[13]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.180      ;
; -0.897 ; uart:uart1|datardy~reg0              ; data1[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.180      ;
; -0.897 ; uart:uart1|datardy~reg0              ; data2[11]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.180      ;
; -0.897 ; uart:uart1|datardy~reg0              ; data1[11]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.180      ;
; -0.897 ; uart:uart1|datardy~reg0              ; data2[10]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.180      ;
; -0.897 ; uart:uart1|datardy~reg0              ; data1[10]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.180      ;
; -0.897 ; uart:uart1|datardy~reg0              ; data1[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.180      ;
; -0.897 ; uart:uart1|datardy~reg0              ; data1[20]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.782      ; 2.180      ;
; -0.650 ; uart:uart1|datardy~reg0              ; data1[28]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.930      ;
; -0.650 ; uart:uart1|datardy~reg0              ; data2[0]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.930      ;
; -0.650 ; uart:uart1|datardy~reg0              ; data1[0]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.930      ;
; -0.640 ; licznikasynch:licznik1|count[8]      ; data1[8]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.639      ; 1.770      ;
; -0.591 ; licznikasynch:licznik1|count[6]      ; data1[6]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.639      ; 1.721      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data1[25]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data1[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data2[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data1[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data2[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data1[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data2[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data2[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data1[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data1[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data2[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data1[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.585 ; uart:uart1|datardy~reg0              ; data1[7]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 1.865      ;
; -0.566 ; licznikasynch:licznik1|count[0]      ; data1[0]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.639      ; 1.696      ;
; -0.552 ; licznikasynch:licznik1|count[14]     ; data1[14]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.642      ; 1.685      ;
; -0.543 ; licznikasynch:licznik1|count[15]     ; data1[15]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.639      ; 1.673      ;
; -0.536 ; licznikasynch:licznik1|count[7]      ; data1[7]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.639      ; 1.666      ;
; -0.419 ; licznikasynch:licznik1|count[29]     ; data1[29]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.861      ; 1.771      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data1[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[20]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[26]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[28]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[1]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[3]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[4]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[7]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.781      ; 1.676      ;
; -0.346 ; licznikasynch:licznik1|count[10]     ; data1[10]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.642      ; 1.479      ;
; -0.333 ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.081     ; 1.253      ;
; -0.322 ; licznikasynch:licznik1|count[13]     ; data1[13]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.642      ; 1.455      ;
; -0.315 ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.081     ; 1.235      ;
; -0.315 ; licznikasynch:licznik1|count[11]     ; data1[11]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.642      ; 1.448      ;
; -0.286 ; licznikasynch:licznik1|count[31]     ; data1[31]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.861      ; 1.638      ;
; -0.284 ; licznikasynch:licznik1|count[12]     ; data1[12]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.642      ; 1.417      ;
; -0.261 ; licznikasynch:licznik1|count[20]     ; data1[20]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.864      ; 1.616      ;
; -0.256 ; licznikasynch:licznik1|count[22]     ; data1[22]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.864      ; 1.611      ;
; -0.252 ; licznikasynch:licznik1|count[9]      ; data1[9]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.643      ; 1.386      ;
; -0.251 ; licznikasynch:licznik1|count[25]     ; data1[25]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.861      ; 1.603      ;
; -0.242 ; licznikasynch:licznik1|count[5]      ; data1[5]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.642      ; 1.375      ;
; -0.211 ; licznikasynch:licznik1|count[27]     ; data1[27]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.864      ; 1.566      ;
; -0.159 ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.081     ; 1.079      ;
; -0.138 ; licznikasynch:licznik1|count[21]     ; data1[21]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.863      ; 1.492      ;
; -0.136 ; licznikasynch:licznik1|count[28]     ; data1[28]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.861      ; 1.488      ;
; -0.128 ; licznikasynch:licznik1|count[30]     ; data1[30]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.861      ; 1.480      ;
; -0.112 ; licznikasynch:licznik2|count[2]      ; data2[2]                             ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 1.299      ; 1.902      ;
; -0.110 ; licznikasynch:licznik1|count[2]      ; data1[2]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.642      ; 1.243      ;
; -0.109 ; licznikasynch:licznik1|count[3]      ; data1[3]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.642      ; 1.242      ;
; -0.055 ; licznikasynch:licznik2|count[29]     ; data2[29]                            ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 1.296      ; 1.842      ;
; -0.008 ; licznikasynch:licznik2|count[5]      ; data2[5]                             ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 1.299      ; 1.798      ;
; -0.005 ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.081     ; 0.925      ;
; -0.002 ; licznikasynch:licznik1|count[17]     ; data1[17]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.866      ; 1.359      ;
; 0.014  ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.081     ; 0.906      ;
; 0.031  ; licznikasynch:licznik2|count[19]     ; data2[19]                            ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 1.299      ; 1.759      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:clkdivider3|temporal'                                                                                                                                                                          ;
+--------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.329 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[18]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.030      ;
; -1.328 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[26]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.031      ;
; -1.326 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[24]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.033      ;
; -1.324 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.035      ;
; -1.285 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[27]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.074      ;
; -1.258 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.101      ;
; -1.254 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.105      ;
; -1.126 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.233      ;
; -1.125 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.234      ;
; -1.121 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.139      ; 1.240      ;
; -1.085 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[29]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.135      ; 1.272      ;
; -1.065 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.294      ;
; -1.013 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[30]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.136      ; 1.345      ;
; -0.985 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[20]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.136      ; 1.373      ;
; -0.985 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[31]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.136      ; 1.373      ;
; -0.796 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[5]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.563      ;
; -0.795 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[3]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.564      ;
; -0.792 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[2]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.567      ;
; -0.789 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[15]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.135      ; 1.568      ;
; -0.787 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[8]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.135      ; 1.570      ;
; -0.724 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.635      ;
; -0.701 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.658      ;
; -0.653 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[1]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.706      ;
; -0.653 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[4]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.706      ;
; -0.619 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[9]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.740      ;
; -0.595 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[25]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.137      ; 1.764      ;
; -0.540 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[28]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.136      ; 1.818      ;
; -0.523 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[6]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.136      ; 1.835      ;
; -0.523 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[21]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.136      ; 1.835      ;
; -0.519 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[22]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.136      ; 1.839      ;
; -0.516 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[7]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.135      ; 1.841      ;
; -0.210 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[0]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 2.135      ; 2.147      ;
; 0.437  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[12]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[12]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.097      ; 0.746      ;
; 0.437  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[14]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[14]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.097      ; 0.746      ;
; 0.437  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[15]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[15]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.097      ; 0.746      ;
; 0.437  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[13]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[13]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.097      ; 0.746      ;
; 0.437  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[16]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[16]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.097      ; 0.746      ;
; 0.453  ; displaymultipl:disp2|temp[2]                          ; displaymultipl:disp2|temp[2]                          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|temp[1]                          ; displaymultipl:disp2|temp[1]                          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[1] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[1] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[0] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[0] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[2] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[2] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[3] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[3] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[4] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[4] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[5] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[5] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[0]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[0]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[1]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[1]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[3]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[3]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[2]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[2]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[4]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[4]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[6]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[6]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[5]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[5]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[7]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[7]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[28]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[28]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[30]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[30]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[29]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[29]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[31]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[31]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[8]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[8]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[11]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[11]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[10]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[10]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[9]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[9]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[18]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[18]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[17]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[17]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[19]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[19]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[20]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[20]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[22]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[22]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[23]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[23]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[21]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[21]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[24]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[24]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[26]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[26]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[25]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[25]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.455  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[27]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[27]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.746      ;
; 0.466  ; displaymultipl:disp2|temp[0]                          ; displaymultipl:disp2|temp[0]                          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.758      ;
; 0.626  ; displaymultipl:disp2|binary_bcd:bcd1|state.start      ; displaymultipl:disp2|binary_bcd:bcd1|state.shift      ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.080      ; 0.918      ;
; 0.657  ; data2[17]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.186      ;
; 0.657  ; data1[31]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[31]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.299      ; 1.188      ;
; 0.658  ; data2[23]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.299      ; 1.189      ;
; 0.679  ; data2[16]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.299      ; 1.210      ;
; 0.689  ; data1[12]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.218      ;
; 0.700  ; displaymultipl:disp2|binary_bcd:bcd1|binary[4]        ; displaymultipl:disp2|binary_bcd:bcd1|binary[5]        ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.991      ;
; 0.701  ; data2[13]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.230      ;
; 0.701  ; data2[27]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[27]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.230      ;
; 0.701  ; displaymultipl:disp2|binary_bcd:bcd1|binary[1]        ; displaymultipl:disp2|binary_bcd:bcd1|binary[2]        ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.992      ;
; 0.701  ; displaymultipl:disp2|binary_bcd:bcd1|binary[2]        ; displaymultipl:disp2|binary_bcd:bcd1|binary[3]        ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.992      ;
; 0.701  ; displaymultipl:disp2|binary_bcd:bcd1|binary[3]        ; displaymultipl:disp2|binary_bcd:bcd1|binary[4]        ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.992      ;
; 0.701  ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.992      ;
; 0.701  ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.992      ;
; 0.701  ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.992      ;
; 0.702  ; data2[19]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.231      ;
; 0.703  ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.079      ; 0.994      ;
; 0.705  ; data2[11]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.234      ;
; 0.709  ; data2[14]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.238      ;
; 0.709  ; data1[23]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.238      ;
; 0.711  ; data1[19]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.240      ;
; 0.712  ; data1[17]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.241      ;
; 0.714  ; data1[24]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[24]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.243      ;
; 0.715  ; data2[10]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.244      ;
; 0.717  ; data1[18]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[18]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.246      ;
; 0.718  ; data1[10]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.247      ;
; 0.719  ; data1[16]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.297      ; 1.248      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:clkdivider2|temporal'                                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.478 ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.107      ; 3.122      ;
; -0.061 ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.107      ; 3.039      ;
; 0.297  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|wesel                     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.116      ; 3.906      ;
; 0.317  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s3             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.115      ; 3.925      ;
; 0.330  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.115      ; 3.938      ;
; 0.357  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2g            ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.115      ; 3.965      ;
; 0.361  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2p            ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.115      ; 3.969      ;
; 0.373  ; uart:uart1|datauartrx1[4]~17         ; uart:uart1|datauartrx1[4]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.586      ; 0.691      ;
; 0.424  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s1             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.115      ; 4.032      ;
; 0.444  ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.102      ; 0.758      ;
; 0.453  ; uart:uart1|next_state.s2p            ; uart:uart1|next_state.s2p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:uart1|next_state.s4             ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:uart1|next_state.s5             ; uart:uart1|next_state.s5             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:uart1|next_state.s6             ; uart:uart1|next_state.s6             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:uart1|uart_reset                ; uart:uart1|uart_reset                ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart:uart1|wesel                     ; uart:uart1|wesel                     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; uart:uart1|txload                    ; uart:uart1|txload                    ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.080      ; 0.746      ;
; 0.465  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.758      ;
; 0.485  ; uart:uart1|conf                      ; uart:uart1|conf                      ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; uart:uart1|confgate                  ; uart:uart1|confgate                  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.049      ; 0.746      ;
; 0.526  ; uart:uart1|next_state.s5p            ; uart:uart1|next_state.s6             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.819      ;
; 0.529  ; uart:uart1|next_state.s2             ; uart:uart1|next_state.s2p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.822      ;
; 0.534  ; uart:uart1|next_state.s2             ; uart:uart1|next_state.s2g            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.827      ;
; 0.591  ; uart:uart1|datauartrx1[2]~25         ; uart:uart1|datauartrx1[2]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.373      ; 0.696      ;
; 0.623  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|confgate                  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.664      ; 2.780      ;
; 0.644  ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.937      ;
; 0.645  ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.938      ;
; 0.646  ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.939      ;
; 0.673  ; uart:uart1|next_state.s5             ; uart:uart1|next_state.s5p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 0.966      ;
; 0.725  ; clock_divider:clkdivider3|counter[1] ; clock_divider:clkdivider3|counter[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.102      ; 1.039      ;
; 0.730  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|gatesel[0]                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.623      ; 2.846      ;
; 0.732  ; uart:uart1|datauartrx1[6]~9          ; uart:uart1|datauartrx1[6]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.414      ; 0.878      ;
; 0.743  ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.102      ; 1.057      ;
; 0.748  ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.080      ; 1.040      ;
; 0.764  ; uart:uart1|datauartrx1[5]~13         ; uart:uart1|datauartrx1[5]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.413      ; 0.909      ;
; 0.788  ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.081      ;
; 0.788  ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.081      ;
; 0.788  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|wesel                     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.116      ; 3.897      ;
; 0.789  ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.082      ;
; 0.821  ; uart:uart1|next_state.s2             ; uart:uart1|next_state.s3             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.114      ;
; 0.834  ; sw0a                                 ; uart:uart1|datauarttx[0]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.723      ; 2.279      ;
; 0.845  ; sw0a                                 ; uart:uart1|datauarttx[6]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.724      ; 2.291      ;
; 0.870  ; sw0a                                 ; uart:uart1|datauarttx[5]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.723      ; 2.315      ;
; 0.882  ; sw0a                                 ; uart:uart1|datauarttx[7]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.723      ; 2.327      ;
; 0.883  ; uart:uart1|next_state.s2p            ; uart:uart1|next_state.s1             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.176      ;
; 0.890  ; sw0a                                 ; uart:uart1|datauarttx[2]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.723      ; 2.335      ;
; 0.891  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.115      ; 3.999      ;
; 0.895  ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.613      ; 1.720      ;
; 0.900  ; uart:uart1|next_state.s4             ; uart:uart1|next_state.s4p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.576      ; 1.688      ;
; 0.900  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|conf                      ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.664      ; 3.057      ;
; 0.904  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s3             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.115      ; 4.012      ;
; 0.917  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|gatesel[1]                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.623      ; 3.033      ;
; 0.918  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2g            ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.115      ; 4.026      ;
; 0.922  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2p            ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.115      ; 4.030      ;
; 0.937  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s1             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.115      ; 4.045      ;
; 0.953  ; sw0a                                 ; uart:uart1|datauarttx[4]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.724      ; 2.399      ;
; 0.955  ; sw0a                                 ; uart:uart1|datauarttx[3]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.725      ; 2.402      ;
; 0.992  ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.285      ;
; 0.993  ; uart:uart1|datauartrx1[7]~5          ; uart:uart1|datauartrx1[7]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.414      ; 1.139      ;
; 0.997  ; uart:uart1|datauartrx1[0]~1          ; uart:uart1|datauartrx1[0]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.374      ; 1.103      ;
; 1.027  ; uart:uart1|next_state.s1             ; uart:uart1|next_state.s2             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.320      ;
; 1.045  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s5p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.338      ;
; 1.051  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.344      ;
; 1.065  ; uart:uart1|datauartrx1[1]~29         ; uart:uart1|datauartrx1[1]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.374      ; 1.171      ;
; 1.068  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.361      ;
; 1.068  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.361      ;
; 1.071  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.364      ;
; 1.072  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.365      ;
; 1.087  ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider3|counter[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.102      ; 1.401      ;
; 1.093  ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.613      ; 1.918      ;
; 1.102  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|confgate                  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.664      ; 2.759      ;
; 1.145  ; sw0a                                 ; uart:uart1|datauarttx[1]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.725      ; 2.592      ;
; 1.164  ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.080      ; 1.456      ;
; 1.168  ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.102      ; 1.482      ;
; 1.171  ; uart:uart1|next_state.s3             ; uart:uart1|next_state.s3             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.464      ;
; 1.174  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.467      ;
; 1.175  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.468      ;
; 1.176  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.469      ;
; 1.178  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.471      ;
; 1.179  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.472      ;
; 1.182  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.475      ;
; 1.184  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s4p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.576      ; 1.972      ;
; 1.184  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|next_state.s5p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.477      ;
; 1.187  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.480      ;
; 1.191  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.484      ;
; 1.195  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.488      ;
; 1.207  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.500      ;
; 1.210  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.503      ;
; 1.211  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.504      ;
; 1.224  ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.517      ;
; 1.270  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|count[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.076      ; 1.558      ;
; 1.288  ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.080      ; 1.580      ;
; 1.292  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|gatesel[0]                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.623      ; 2.908      ;
; 1.294  ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; -0.431     ; 1.075      ;
; 1.297  ; uart:uart1|next_state.s3p            ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.084      ; 1.593      ;
; 1.297  ; uart:uart1|next_state.s2p            ; uart:uart1|wesel                     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.082      ; 1.591      ;
; 1.323  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|next_state.s4p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.576      ; 2.111      ;
; 1.329  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s5             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.622      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:clkdivider4|temporal'                                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.291 ; microswitch:switch1|wy               ; microswitch:switch1|wy               ; microswitch:switch1|wy             ; clock_divider:clkdivider4|temporal ; 0.000        ; 2.681      ; 2.873      ;
; -0.286 ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 2.688      ; 2.895      ;
; -0.131 ; microswitch:switch2|wy               ; microswitch:switch2|wy               ; microswitch:switch2|wy             ; clock_divider:clkdivider4|temporal ; 0.000        ; 2.688      ; 3.040      ;
; 0.121  ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 2.688      ; 2.802      ;
; 0.160  ; microswitch:switch1|wy               ; microswitch:switch1|wy               ; microswitch:switch1|wy             ; clock_divider:clkdivider4|temporal ; -0.500       ; 2.681      ; 2.824      ;
; 0.398  ; microswitch:switch2|wy               ; microswitch:switch2|wy               ; microswitch:switch2|wy             ; clock_divider:clkdivider4|temporal ; -0.500       ; 2.688      ; 3.069      ;
; 0.453  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.465  ; microswitch:switch2|counter[1]       ; microswitch:switch2|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 0.758      ;
; 0.465  ; microswitch:switch2|counter[0]       ; microswitch:switch2|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 0.758      ;
; 0.465  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 0.758      ;
; 0.466  ; microswitch:switch1|counter[1]       ; microswitch:switch1|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; microswitch:switch1|counter[0]       ; microswitch:switch1|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.080      ; 0.758      ;
; 0.510  ; microswitch:switch2|counter[0]       ; microswitch:switch2|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 0.803      ;
; 0.512  ; microswitch:switch1|counter[0]       ; microswitch:switch1|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.080      ; 0.804      ;
; 0.592  ; licznikasynch:licznik2|count[6]      ; data2[6]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.220      ;
; 0.596  ; licznikasynch:licznik2|count[25]     ; data2[25]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.888      ; 1.226      ;
; 0.602  ; licznikasynch:licznik2|count[4]      ; data2[4]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.230      ;
; 0.617  ; licznikasynch:licznik2|count[12]     ; data2[12]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.245      ;
; 0.620  ; licznikasynch:licznik2|count[13]     ; data2[13]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.887      ; 1.249      ;
; 0.622  ; licznikasynch:licznik2|count[7]      ; data2[7]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.250      ;
; 0.628  ; licznikasynch:licznik2|count[8]      ; data2[8]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.256      ;
; 0.632  ; licznikasynch:licznik2|count[9]      ; data2[9]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.260      ;
; 0.633  ; licznikasynch:licznik2|count[3]      ; data2[3]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.261      ;
; 0.658  ; licznikasynch:licznik2|count[11]     ; data2[11]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.887      ; 1.287      ;
; 0.705  ; licznikasynch:licznik2|count[28]     ; data2[28]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.333      ;
; 0.706  ; licznikasynch:licznik2|count[18]     ; data2[18]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.334      ;
; 0.708  ; microswitch:switch2|counter[1]       ; microswitch:switch2|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 1.001      ;
; 0.709  ; licznikasynch:licznik2|count[31]     ; data2[31]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.884      ; 1.335      ;
; 0.711  ; licznikasynch:licznik2|count[20]     ; data2[20]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.339      ;
; 0.713  ; licznikasynch:licznik2|count[26]     ; data2[26]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.341      ;
; 0.717  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 1.010      ;
; 0.717  ; licznikasynch:licznik2|count[24]     ; data2[24]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.345      ;
; 0.724  ; licznikasynch:licznik2|count[30]     ; data2[30]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.884      ; 1.350      ;
; 0.726  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 1.019      ;
; 0.727  ; licznikasynch:licznik2|count[16]     ; data2[16]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.885      ; 1.354      ;
; 0.728  ; licznikasynch:licznik2|count[23]     ; data2[23]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.885      ; 1.355      ;
; 0.752  ; licznikasynch:licznik2|count[21]     ; data2[21]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.884      ; 1.378      ;
; 0.778  ; microswitch:switch1|counter[1]       ; microswitch:switch1|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.080      ; 1.070      ;
; 0.781  ; licznikasynch:licznik2|count[27]     ; data2[27]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.888      ; 1.411      ;
; 0.787  ; licznikasynch:licznik2|count[10]     ; data2[10]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.887      ; 1.416      ;
; 0.788  ; licznikasynch:licznik1|count[23]     ; data1[23]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.475      ; 1.005      ;
; 0.789  ; licznikasynch:licznik2|count[1]      ; data2[1]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.417      ;
; 0.793  ; licznikasynch:licznik2|count[14]     ; data2[14]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.887      ; 1.422      ;
; 0.809  ; licznikasynch:licznik1|count[26]     ; data1[26]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.475      ; 1.026      ;
; 0.837  ; licznikasynch:licznik2|count[0]      ; data2[0]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.465      ;
; 0.852  ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 1.145      ;
; 0.886  ; licznikasynch:licznik2|count[22]     ; data2[22]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.886      ; 1.514      ;
; 0.898  ; licznikasynch:licznik2|count[15]     ; data2[15]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.884      ; 1.524      ;
; 0.934  ; licznikasynch:licznik1|count[18]     ; data1[18]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.475      ; 1.151      ;
; 0.943  ; licznikasynch:licznik1|count[19]     ; data1[19]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.475      ; 1.160      ;
; 0.943  ; licznikasynch:licznik2|count[17]     ; data2[17]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.889      ; 1.574      ;
; 0.952  ; licznikasynch:licznik1|count[24]     ; data1[24]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.475      ; 1.169      ;
; 0.969  ; licznikasynch:licznik2|count[19]     ; data2[19]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.888      ; 1.599      ;
; 0.971  ; licznikasynch:licznik1|count[16]     ; data1[16]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.475      ; 1.188      ;
; 0.981  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 1.274      ;
; 0.981  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 1.274      ;
; 0.988  ; licznikasynch:licznik2|count[5]      ; data2[5]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.888      ; 1.618      ;
; 0.993  ; licznikasynch:licznik1|count[4]      ; data1[4]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.262      ; 0.997      ;
; 1.018  ; licznikasynch:licznik1|count[1]      ; data1[1]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.262      ; 1.022      ;
; 1.023  ; licznikasynch:licznik1|count[17]     ; data1[17]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.476      ; 1.241      ;
; 1.077  ; licznikasynch:licznik2|count[29]     ; data2[29]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.884      ; 1.703      ;
; 1.100  ; microswitch:switch2|counter[0]       ; microswitch:switch2|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 1.393      ;
; 1.104  ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 1.397      ;
; 1.104  ; microswitch:switch1|counter[0]       ; microswitch:switch1|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.080      ; 1.396      ;
; 1.129  ; licznikasynch:licznik2|count[2]      ; data2[2]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.888      ; 1.759      ;
; 1.145  ; licznikasynch:licznik1|count[2]      ; data1[2]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.262      ; 1.149      ;
; 1.155  ; licznikasynch:licznik1|count[3]      ; data1[3]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.262      ; 1.159      ;
; 1.162  ; licznikasynch:licznik1|count[21]     ; data1[21]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.473      ; 1.377      ;
; 1.166  ; licznikasynch:licznik1|count[30]     ; data1[30]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.471      ; 1.379      ;
; 1.170  ; licznikasynch:licznik1|count[28]     ; data1[28]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.471      ; 1.383      ;
; 1.242  ; licznikasynch:licznik1|count[5]      ; data1[5]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.262      ; 1.246      ;
; 1.251  ; microswitch:switch1|counter[1]       ; microswitch:switch1|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.080      ; 1.543      ;
; 1.258  ; licznikasynch:licznik1|count[9]      ; data1[9]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.263      ; 1.263      ;
; 1.259  ; licznikasynch:licznik1|count[27]     ; data1[27]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.475      ; 1.476      ;
; 1.264  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 1.557      ;
; 1.268  ; microswitch:switch2|counter[1]       ; microswitch:switch2|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 1.561      ;
; 1.302  ; licznikasynch:licznik1|count[25]     ; data1[25]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.471      ; 1.515      ;
; 1.303  ; licznikasynch:licznik1|count[22]     ; data1[22]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.474      ; 1.519      ;
; 1.309  ; licznikasynch:licznik1|count[20]     ; data1[20]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.474      ; 1.525      ;
; 1.314  ; licznikasynch:licznik1|count[12]     ; data1[12]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.261      ; 1.317      ;
; 1.333  ; licznikasynch:licznik1|count[11]     ; data1[11]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.261      ; 1.336      ;
; 1.341  ; licznikasynch:licznik1|count[31]     ; data1[31]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.471      ; 1.554      ;
; 1.345  ; licznikasynch:licznik1|count[13]     ; data1[13]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.261      ; 1.348      ;
; 1.358  ; licznikasynch:licznik1|count[10]     ; data1[10]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.261      ; 1.361      ;
; 1.363  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.081      ; 1.656      ;
; 1.396  ; licznikasynch:licznik1|count[29]     ; data1[29]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.471      ; 1.609      ;
; 1.531  ; licznikasynch:licznik1|count[14]     ; data1[14]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.261      ; 1.534      ;
; 1.562  ; licznikasynch:licznik1|count[6]      ; data1[6]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.258      ; 1.562      ;
; 1.573  ; licznikasynch:licznik1|count[7]      ; data1[7]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.258      ; 1.573      ;
; 1.586  ; licznikasynch:licznik1|count[15]     ; data1[15]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.258      ; 1.586      ;
; 1.592  ; licznikasynch:licznik1|count[8]      ; data1[8]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.258      ; 1.592      ;
; 1.593  ; uart:uart1|datardy~reg0              ; data2[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.420      ; 1.745      ;
; 1.593  ; uart:uart1|datardy~reg0              ; data2[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.420      ; 1.745      ;
; 1.593  ; uart:uart1|datardy~reg0              ; data2[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.420      ; 1.745      ;
; 1.593  ; uart:uart1|datardy~reg0              ; data2[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.420      ; 1.745      ;
; 1.593  ; uart:uart1|datardy~reg0              ; data2[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.420      ; 1.745      ;
; 1.593  ; uart:uart1|datardy~reg0              ; data2[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.420      ; 1.745      ;
; 1.593  ; uart:uart1|datardy~reg0              ; data1[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.420      ; 1.745      ;
; 1.593  ; uart:uart1|datardy~reg0              ; data2[20]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.420      ; 1.745      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:clkdivider5|temporal'                                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.120 ; licznikasynch:licznik2|count[6]      ; data2[6]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.220      ;
; -0.116 ; licznikasynch:licznik2|count[25]     ; data2[25]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.600      ; 1.226      ;
; -0.110 ; licznikasynch:licznik2|count[4]      ; data2[4]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.230      ;
; -0.095 ; licznikasynch:licznik2|count[12]     ; data2[12]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.245      ;
; -0.092 ; licznikasynch:licznik2|count[13]     ; data2[13]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.599      ; 1.249      ;
; -0.090 ; licznikasynch:licznik2|count[7]      ; data2[7]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.250      ;
; -0.084 ; licznikasynch:licznik2|count[8]      ; data2[8]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.256      ;
; -0.080 ; licznikasynch:licznik2|count[9]      ; data2[9]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.260      ;
; -0.079 ; licznikasynch:licznik2|count[3]      ; data2[3]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.261      ;
; -0.054 ; licznikasynch:licznik2|count[11]     ; data2[11]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.599      ; 1.287      ;
; -0.007 ; licznikasynch:licznik2|count[28]     ; data2[28]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.333      ;
; -0.006 ; licznikasynch:licznik2|count[18]     ; data2[18]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.334      ;
; -0.003 ; licznikasynch:licznik2|count[31]     ; data2[31]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.596      ; 1.335      ;
; -0.001 ; licznikasynch:licznik2|count[20]     ; data2[20]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.339      ;
; 0.001  ; licznikasynch:licznik2|count[26]     ; data2[26]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.341      ;
; 0.005  ; licznikasynch:licznik2|count[24]     ; data2[24]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.345      ;
; 0.012  ; licznikasynch:licznik2|count[30]     ; data2[30]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.596      ; 1.350      ;
; 0.015  ; licznikasynch:licznik2|count[16]     ; data2[16]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.597      ; 1.354      ;
; 0.016  ; licznikasynch:licznik2|count[23]     ; data2[23]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.597      ; 1.355      ;
; 0.040  ; licznikasynch:licznik2|count[21]     ; data2[21]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.596      ; 1.378      ;
; 0.069  ; licznikasynch:licznik2|count[27]     ; data2[27]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.600      ; 1.411      ;
; 0.075  ; licznikasynch:licznik2|count[10]     ; data2[10]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.599      ; 1.416      ;
; 0.076  ; licznikasynch:licznik1|count[23]     ; data1[23]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.187      ; 1.005      ;
; 0.077  ; licznikasynch:licznik2|count[1]      ; data2[1]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.417      ;
; 0.081  ; licznikasynch:licznik2|count[14]     ; data2[14]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.599      ; 1.422      ;
; 0.097  ; licznikasynch:licznik1|count[26]     ; data1[26]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.187      ; 1.026      ;
; 0.125  ; licznikasynch:licznik2|count[0]      ; data2[0]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.465      ;
; 0.174  ; licznikasynch:licznik2|count[22]     ; data2[22]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.598      ; 1.514      ;
; 0.186  ; licznikasynch:licznik2|count[15]     ; data2[15]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.596      ; 1.524      ;
; 0.222  ; licznikasynch:licznik1|count[18]     ; data1[18]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.187      ; 1.151      ;
; 0.231  ; licznikasynch:licznik1|count[19]     ; data1[19]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.187      ; 1.160      ;
; 0.231  ; licznikasynch:licznik2|count[17]     ; data2[17]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.601      ; 1.574      ;
; 0.240  ; licznikasynch:licznik1|count[24]     ; data1[24]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.187      ; 1.169      ;
; 0.257  ; licznikasynch:licznik2|count[19]     ; data2[19]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.600      ; 1.599      ;
; 0.259  ; licznikasynch:licznik1|count[16]     ; data1[16]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.187      ; 1.188      ;
; 0.276  ; licznikasynch:licznik2|count[5]      ; data2[5]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.600      ; 1.618      ;
; 0.281  ; licznikasynch:licznik1|count[4]      ; data1[4]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.974      ; 0.997      ;
; 0.306  ; licznikasynch:licznik1|count[1]      ; data1[1]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.974      ; 1.022      ;
; 0.311  ; licznikasynch:licznik1|count[17]     ; data1[17]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.188      ; 1.241      ;
; 0.365  ; licznikasynch:licznik2|count[29]     ; data2[29]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.596      ; 1.703      ;
; 0.417  ; licznikasynch:licznik2|count[2]      ; data2[2]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.600      ; 1.759      ;
; 0.433  ; licznikasynch:licznik1|count[2]      ; data1[2]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.974      ; 1.149      ;
; 0.443  ; licznikasynch:licznik1|count[3]      ; data1[3]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.974      ; 1.159      ;
; 0.450  ; licznikasynch:licznik1|count[21]     ; data1[21]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.185      ; 1.377      ;
; 0.453  ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; licznikasynch:licznik1|count[30]     ; data1[30]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.183      ; 1.379      ;
; 0.458  ; licznikasynch:licznik1|count[28]     ; data1[28]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.183      ; 1.383      ;
; 0.465  ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.081      ; 0.758      ;
; 0.485  ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.049      ; 0.746      ;
; 0.492  ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.081      ; 0.785      ;
; 0.500  ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.081      ; 0.793      ;
; 0.530  ; licznikasynch:licznik1|count[5]      ; data1[5]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.974      ; 1.246      ;
; 0.546  ; licznikasynch:licznik1|count[9]      ; data1[9]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.975      ; 1.263      ;
; 0.547  ; licznikasynch:licznik1|count[27]     ; data1[27]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.187      ; 1.476      ;
; 0.590  ; licznikasynch:licznik1|count[25]     ; data1[25]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.183      ; 1.515      ;
; 0.591  ; licznikasynch:licznik1|count[22]     ; data1[22]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.186      ; 1.519      ;
; 0.597  ; licznikasynch:licznik1|count[20]     ; data1[20]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.186      ; 1.525      ;
; 0.602  ; licznikasynch:licznik1|count[12]     ; data1[12]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.973      ; 1.317      ;
; 0.621  ; licznikasynch:licznik1|count[11]     ; data1[11]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.973      ; 1.336      ;
; 0.629  ; licznikasynch:licznik1|count[31]     ; data1[31]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.183      ; 1.554      ;
; 0.633  ; licznikasynch:licznik1|count[13]     ; data1[13]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.973      ; 1.348      ;
; 0.646  ; licznikasynch:licznik1|count[10]     ; data1[10]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.973      ; 1.361      ;
; 0.684  ; licznikasynch:licznik1|count[29]     ; data1[29]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.183      ; 1.609      ;
; 0.705  ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.081      ; 0.998      ;
; 0.758  ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.081      ; 1.051      ;
; 0.773  ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.081      ; 1.066      ;
; 0.819  ; licznikasynch:licznik1|count[14]     ; data1[14]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.973      ; 1.534      ;
; 0.850  ; licznikasynch:licznik1|count[6]      ; data1[6]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.970      ; 1.562      ;
; 0.861  ; licznikasynch:licznik1|count[7]      ; data1[7]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.970      ; 1.573      ;
; 0.874  ; licznikasynch:licznik1|count[15]     ; data1[15]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.970      ; 1.586      ;
; 0.880  ; licznikasynch:licznik1|count[8]      ; data1[8]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.970      ; 1.592      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data1[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[20]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[26]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[28]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[1]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[3]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[4]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.881  ; uart:uart1|datardy~reg0              ; data2[7]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.132      ; 1.745      ;
; 0.907  ; licznikasynch:licznik1|count[0]      ; data1[0]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.970      ; 1.619      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data1[25]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data1[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data2[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data1[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data2[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data1[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data2[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data2[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data1[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data1[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data2[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
; 1.046  ; uart:uart1|datardy~reg0              ; data1[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.908      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                  ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.090 ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal ; clk         ; 0.000        ; 2.600      ; 3.013      ;
; -0.041 ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal ; clk         ; 0.000        ; 2.586      ; 3.048      ;
; 0.002  ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal ; clk         ; 0.000        ; 2.585      ; 3.090      ;
; 0.331  ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal ; clk         ; -0.500       ; 2.600      ; 2.934      ;
; 0.400  ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal ; clk         ; -0.500       ; 2.586      ; 2.989      ;
; 0.459  ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal ; clk         ; -0.500       ; 2.585      ; 3.047      ;
; 0.743  ; clock_divider:clkdivider1|counter[3]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.743  ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.743  ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[14] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744  ; clock_divider:clkdivider1|counter[1]  ; clock_divider:clkdivider1|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744  ; clock_divider:clkdivider1|counter[5]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744  ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|counter[12] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.746  ; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746  ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746  ; clock_divider:clkdivider4|counter[4]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747  ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747  ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.762  ; clock_divider:clkdivider2|counter[9]  ; clock_divider:clkdivider2|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; clock_divider:clkdivider2|counter[3]  ; clock_divider:clkdivider2|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; clock_divider:clkdivider4|counter[16] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763  ; clock_divider:clkdivider2|counter[7]  ; clock_divider:clkdivider2|counter[7]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764  ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; clock_divider:clkdivider4|counter[20] ; clock_divider:clkdivider4|counter[20] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766  ; clock_divider:clkdivider2|counter[6]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766  ; clock_divider:clkdivider4|counter[19] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.811  ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider2|counter[0]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.104      ;
; 0.982  ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.275      ;
; 1.023  ; clock_divider:clkdivider4|counter[20] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.574      ; 1.809      ;
; 1.041  ; clock_divider:clkdivider4|counter[19] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.574      ; 1.827      ;
; 1.051  ; clock_divider:clkdivider1|counter[6]  ; clock_divider:clkdivider1|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.344      ;
; 1.098  ; clock_divider:clkdivider1|counter[1]  ; clock_divider:clkdivider1|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.098  ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.100  ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101  ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.107  ; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107  ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108  ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108  ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109  ; clock_divider:clkdivider1|counter[4]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109  ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[14] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.116  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.118  ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118  ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.119  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.119  ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.124  ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[12] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125  ; clock_divider:clkdivider2|counter[2]  ; clock_divider:clkdivider2|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126  ; clock_divider:clkdivider2|counter[8]  ; clock_divider:clkdivider2|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126  ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127  ; clock_divider:clkdivider2|counter[6]  ; clock_divider:clkdivider2|counter[7]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127  ; clock_divider:clkdivider4|counter[19] ; clock_divider:clkdivider4|counter[20] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.133  ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.082      ; 1.427      ;
; 1.134  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135  ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.144  ; clock_divider:clkdivider4|counter[21] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.100      ; 1.456      ;
; 1.149  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[0]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.442      ;
; 1.149  ; clock_divider:clkdivider1|counter[6]  ; clock_divider:clkdivider1|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.442      ;
; 1.163  ; clock_divider:clkdivider2|counter[8]  ; clock_divider:clkdivider2|counter[8]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.456      ;
; 1.163  ; clock_divider:clkdivider2|counter[10] ; clock_divider:clkdivider2|counter[10] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.456      ;
; 1.163  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[17] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.456      ;
; 1.164  ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.457      ;
; 1.164  ; clock_divider:clkdivider2|counter[1]  ; clock_divider:clkdivider2|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.457      ;
; 1.173  ; clock_divider:clkdivider1|counter[4]  ; clock_divider:clkdivider1|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.466      ;
; 1.179  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.574      ; 1.965      ;
; 1.182  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[18] ; clk                                ; clk         ; 0.000        ; 0.574      ; 1.968      ;
; 1.229  ; clock_divider:clkdivider1|counter[1]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.229  ; clock_divider:clkdivider1|counter[3]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.229  ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.229  ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|counter[14] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.231  ; clock_divider:clkdivider4|counter[4]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231  ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.238  ; clock_divider:clkdivider1|counter[5]  ; clock_divider:clkdivider1|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.531      ;
; 1.238  ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.531      ;
; 1.238  ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.531      ;
; 1.240  ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.082      ; 1.534      ;
; 1.247  ; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248  ; clock_divider:clkdivider2|counter[7]  ; clock_divider:clkdivider2|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248  ; clock_divider:clkdivider2|counter[3]  ; clock_divider:clkdivider2|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248  ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249  ; clock_divider:clkdivider2|counter[1]  ; clock_divider:clkdivider2|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249  ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|counter[7]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249  ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.250  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.256  ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257  ; clock_divider:clkdivider4|counter[16] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257  ; clock_divider:clkdivider2|counter[3]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257  ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258  ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.082      ; 1.552      ;
; 1.264  ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[12] ; clk                                ; clk         ; 0.000        ; 0.082      ; 1.558      ;
; 1.264  ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[14] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.265  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[20] ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.265  ; clock_divider:clkdivider2|counter[2]  ; clock_divider:clkdivider2|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.558      ;
; 1.266  ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|counter[7]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.559      ;
; 1.267  ; clock_divider:clkdivider2|counter[6]  ; clock_divider:clkdivider2|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.081      ; 1.560      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:clkdivider1|temporal'                                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.453 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 0.758      ;
; 0.674 ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 0.967      ;
; 0.685 ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 0.978      ;
; 0.689 ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 0.982      ;
; 0.723 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.015      ;
; 0.761 ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.053      ;
; 0.772 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.065      ;
; 0.775 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.068      ;
; 0.777 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.070      ;
; 0.778 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.071      ;
; 0.780 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.073      ;
; 0.877 ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.170      ;
; 0.969 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.262      ;
; 0.970 ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.262      ;
; 0.976 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.269      ;
; 0.980 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.273      ;
; 1.030 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.323      ;
; 1.034 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.327      ;
; 1.137 ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.430      ;
; 1.141 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.433      ;
; 1.141 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.433      ;
; 1.143 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.435      ;
; 1.147 ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.440      ;
; 1.168 ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.460      ;
; 1.187 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.479      ;
; 1.191 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.483      ;
; 1.193 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.486      ;
; 1.194 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.486      ;
; 1.203 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.496      ;
; 1.325 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.618      ;
; 1.334 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.627      ;
; 1.340 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.633      ;
; 1.352 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.645      ;
; 1.353 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.646      ;
; 1.354 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.647      ;
; 1.354 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.647      ;
; 1.354 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.647      ;
; 1.369 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.661      ;
; 1.376 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.669      ;
; 1.394 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.686      ;
; 1.408 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.700      ;
; 1.413 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.706      ;
; 1.414 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.707      ;
; 1.417 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.710      ;
; 1.417 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.710      ;
; 1.427 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 1.719      ;
; 1.602 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.895      ;
; 1.605 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.898      ;
; 1.605 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.898      ;
; 1.625 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.918      ;
; 1.704 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.997      ;
; 1.704 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 1.997      ;
; 1.752 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.045      ;
; 1.755 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.048      ;
; 1.755 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.048      ;
; 1.798 ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.091      ;
; 1.849 ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 1.544      ;
; 1.849 ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 1.544      ;
; 2.205 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.498      ;
; 2.205 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.498      ;
; 2.205 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.498      ;
; 2.205 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.498      ;
; 2.205 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.498      ;
; 2.437 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.730      ;
; 2.437 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.730      ;
; 2.437 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.730      ;
; 2.437 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.730      ;
; 2.437 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.730      ;
; 2.596 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.889      ;
; 2.596 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.889      ;
; 2.596 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.889      ;
; 2.596 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.889      ;
; 2.596 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.889      ;
; 2.619 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 2.911      ;
; 2.619 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 2.911      ;
; 2.619 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 2.911      ;
; 2.619 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 2.911      ;
; 2.619 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 2.911      ;
; 2.675 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.968      ;
; 2.675 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.968      ;
; 2.675 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.968      ;
; 2.675 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.968      ;
; 2.675 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.081      ; 2.968      ;
; 2.851 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.143      ;
; 2.851 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.143      ;
; 2.851 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.143      ;
; 2.851 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.143      ;
; 2.851 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.143      ;
; 3.028 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.320      ;
; 3.028 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.320      ;
; 3.028 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.320      ;
; 3.028 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.320      ;
; 3.028 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.320      ;
; 3.091 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.383      ;
; 3.091 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.383      ;
; 3.091 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.080      ; 3.383      ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'we2'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.465 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[0]  ; we2          ; we2         ; 0.000        ; 0.081      ; 0.758      ;
; 0.762 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[2]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[6]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; licznikasynch:licznik2|count[16] ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[3]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[4]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[12] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; licznikasynch:licznik2|count[15] ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; licznikasynch:licznik2|count[18] ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; licznikasynch:licznik2|count[22] ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[5]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[8]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[10] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[11] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; licznikasynch:licznik2|count[13] ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; licznikasynch:licznik2|count[19] ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; licznikasynch:licznik2|count[20] ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; licznikasynch:licznik2|count[30] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; licznikasynch:licznik2|count[17] ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; licznikasynch:licznik2|count[21] ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; licznikasynch:licznik2|count[24] ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; licznikasynch:licznik2|count[26] ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; licznikasynch:licznik2|count[27] ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; licznikasynch:licznik2|count[28] ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; licznikasynch:licznik2|count[29] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[7]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; licznikasynch:licznik2|count[31] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; licznikasynch:licznik2|count[23] ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; licznikasynch:licznik2|count[25] ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.059      ;
; 0.782 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[1]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.074      ;
; 1.116 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[3]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; licznikasynch:licznik2|count[16] ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[5]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; licznikasynch:licznik2|count[18] ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[7]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[11] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; licznikasynch:licznik2|count[20] ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; licznikasynch:licznik2|count[30] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; licznikasynch:licznik2|count[22] ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; licznikasynch:licznik2|count[26] ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; licznikasynch:licznik2|count[28] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; licznikasynch:licznik2|count[24] ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.411      ;
; 1.124 ; licznikasynch:licznik2|count[15] ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.416      ;
; 1.124 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[4]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.416      ;
; 1.125 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[6]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[2]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[12] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; licznikasynch:licznik2|count[13] ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; licznikasynch:licznik2|count[19] ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; licznikasynch:licznik2|count[21] ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; licznikasynch:licznik2|count[17] ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; licznikasynch:licznik2|count[29] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; licznikasynch:licznik2|count[27] ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[8]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[10] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; licznikasynch:licznik2|count[23] ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; licznikasynch:licznik2|count[25] ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.420      ;
; 1.133 ; licznikasynch:licznik2|count[15] ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.425      ;
; 1.133 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[5]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.425      ;
; 1.134 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[3]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; licznikasynch:licznik2|count[13] ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[7]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; licznikasynch:licznik2|count[19] ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; licznikasynch:licznik2|count[17] ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; licznikasynch:licznik2|count[29] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; licznikasynch:licznik2|count[21] ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; licznikasynch:licznik2|count[27] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[11] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; licznikasynch:licznik2|count[25] ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; licznikasynch:licznik2|count[23] ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.429      ;
; 1.247 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[4]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.539      ;
; 1.247 ; licznikasynch:licznik2|count[16] ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.539      ;
; 1.248 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[6]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; licznikasynch:licznik2|count[18] ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[8]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[12] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; licznikasynch:licznik2|count[20] ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[10] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; licznikasynch:licznik2|count[22] ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; licznikasynch:licznik2|count[28] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; licznikasynch:licznik2|count[26] ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; licznikasynch:licznik2|count[24] ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.542      ;
; 1.256 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[5]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; licznikasynch:licznik2|count[16] ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[7]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; licznikasynch:licznik2|count[18] ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; licznikasynch:licznik2|count[20] ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 0.000        ; 0.080      ; 1.550      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'we1'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.497 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[0]  ; we1          ; we1         ; 0.000        ; 0.049      ; 0.758      ;
; 0.793 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[2]  ; we1          ; we1         ; 0.000        ; 0.049      ; 1.054      ;
; 0.793 ; licznikasynch:licznik1|count[16] ; licznikasynch:licznik1|count[16] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.054      ;
; 0.794 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[3]  ; we1          ; we1         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[4]  ; we1          ; we1         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[12] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; licznikasynch:licznik1|count[14] ; licznikasynch:licznik1|count[14] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; licznikasynch:licznik1|count[15] ; licznikasynch:licznik1|count[15] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; licznikasynch:licznik1|count[18] ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.055      ;
; 0.795 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[8]  ; we1          ; we1         ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[10] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[11] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; licznikasynch:licznik1|count[13] ; licznikasynch:licznik1|count[13] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; licznikasynch:licznik1|count[19] ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; licznikasynch:licznik1|count[20] ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.056      ;
; 0.795 ; licznikasynch:licznik1|count[30] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.056      ;
; 0.796 ; licznikasynch:licznik1|count[17] ; licznikasynch:licznik1|count[17] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; licznikasynch:licznik1|count[21] ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; licznikasynch:licznik1|count[24] ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; licznikasynch:licznik1|count[26] ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; licznikasynch:licznik1|count[27] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; licznikasynch:licznik1|count[28] ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; licznikasynch:licznik1|count[29] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.057      ;
; 0.797 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[7]  ; we1          ; we1         ; 0.000        ; 0.049      ; 1.058      ;
; 0.797 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[9]  ; we1          ; we1         ; 0.000        ; 0.049      ; 1.058      ;
; 0.797 ; licznikasynch:licznik1|count[31] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.058      ;
; 0.798 ; licznikasynch:licznik1|count[23] ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.059      ;
; 0.798 ; licznikasynch:licznik1|count[25] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.049      ; 1.059      ;
; 0.813 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[1]  ; we1          ; we1         ; 0.000        ; 0.049      ; 1.074      ;
; 0.974 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[6]  ; we1          ; we1         ; 0.000        ; 0.049      ; 1.235      ;
; 1.034 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[1]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.301      ;
; 1.141 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[3]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.408      ;
; 1.141 ; licznikasynch:licznik1|count[16] ; licznikasynch:licznik1|count[17] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.408      ;
; 1.142 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.409      ;
; 1.142 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[13] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.409      ;
; 1.142 ; licznikasynch:licznik1|count[14] ; licznikasynch:licznik1|count[15] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.409      ;
; 1.142 ; licznikasynch:licznik1|count[18] ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.409      ;
; 1.143 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[9]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.410      ;
; 1.143 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[11] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.410      ;
; 1.143 ; licznikasynch:licznik1|count[20] ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.410      ;
; 1.143 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.410      ;
; 1.143 ; licznikasynch:licznik1|count[30] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.410      ;
; 1.144 ; licznikasynch:licznik1|count[24] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.411      ;
; 1.144 ; licznikasynch:licznik1|count[28] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.411      ;
; 1.144 ; licznikasynch:licznik1|count[26] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.411      ;
; 1.149 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[4]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.416      ;
; 1.150 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[2]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.417      ;
; 1.150 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[6]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.417      ;
; 1.150 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[12] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.417      ;
; 1.150 ; licznikasynch:licznik1|count[13] ; licznikasynch:licznik1|count[14] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.417      ;
; 1.150 ; licznikasynch:licznik1|count[19] ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.417      ;
; 1.151 ; licznikasynch:licznik1|count[17] ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.418      ;
; 1.151 ; licznikasynch:licznik1|count[21] ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.418      ;
; 1.151 ; licznikasynch:licznik1|count[27] ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.418      ;
; 1.151 ; licznikasynch:licznik1|count[29] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.418      ;
; 1.152 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[8]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.419      ;
; 1.152 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[10] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.419      ;
; 1.153 ; licznikasynch:licznik1|count[23] ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.420      ;
; 1.153 ; licznikasynch:licznik1|count[25] ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.420      ;
; 1.158 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.425      ;
; 1.159 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[3]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.426      ;
; 1.159 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[7]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.426      ;
; 1.159 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[13] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.426      ;
; 1.159 ; licznikasynch:licznik1|count[13] ; licznikasynch:licznik1|count[15] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.426      ;
; 1.159 ; licznikasynch:licznik1|count[19] ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.426      ;
; 1.160 ; licznikasynch:licznik1|count[17] ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.427      ;
; 1.160 ; licznikasynch:licznik1|count[21] ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.427      ;
; 1.160 ; licznikasynch:licznik1|count[27] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.427      ;
; 1.160 ; licznikasynch:licznik1|count[29] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.427      ;
; 1.161 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[9]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.428      ;
; 1.161 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[11] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.428      ;
; 1.162 ; licznikasynch:licznik1|count[23] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.429      ;
; 1.162 ; licznikasynch:licznik1|count[25] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.429      ;
; 1.272 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[4]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.539      ;
; 1.272 ; licznikasynch:licznik1|count[16] ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.539      ;
; 1.273 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[6]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.540      ;
; 1.273 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[14] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.540      ;
; 1.273 ; licznikasynch:licznik1|count[18] ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.540      ;
; 1.274 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[10] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.541      ;
; 1.274 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[12] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.541      ;
; 1.274 ; licznikasynch:licznik1|count[20] ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.541      ;
; 1.274 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.541      ;
; 1.275 ; licznikasynch:licznik1|count[24] ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.542      ;
; 1.275 ; licznikasynch:licznik1|count[28] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.542      ;
; 1.275 ; licznikasynch:licznik1|count[26] ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.542      ;
; 1.281 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.548      ;
; 1.281 ; licznikasynch:licznik1|count[16] ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.548      ;
; 1.282 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[7]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.549      ;
; 1.282 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[15] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.549      ;
; 1.282 ; licznikasynch:licznik1|count[18] ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.549      ;
; 1.283 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[11] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.550      ;
; 1.283 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[13] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.550      ;
; 1.283 ; licznikasynch:licznik1|count[20] ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.550      ;
; 1.283 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.550      ;
; 1.284 ; licznikasynch:licznik1|count[24] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.551      ;
; 1.284 ; licznikasynch:licznik1|count[28] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.551      ;
; 1.284 ; licznikasynch:licznik1|count[26] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 0.000        ; 0.055      ; 1.551      ;
; 1.289 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[6]  ; we1          ; we1         ; 0.000        ; 0.055      ; 1.556      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:uart1|UARTRx:uartrx1|Dready'                                                                                                                             ;
+-------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                      ; Launch Clock                       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; 0.660 ; uart:uart1|UARTRx:uartrx1|RxReg[2] ; uart:uart1|datauartrx1[1]~29 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.546      ; 0.726      ;
; 0.660 ; uart:uart1|UARTRx:uartrx1|RxReg[1] ; uart:uart1|datauartrx1[0]~1  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.546      ; 0.726      ;
; 0.660 ; uart:uart1|UARTRx:uartrx1|RxReg[4] ; uart:uart1|datauartrx1[3]~21 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.544      ; 0.724      ;
; 0.661 ; uart:uart1|UARTRx:uartrx1|RxReg[3] ; uart:uart1|datauartrx1[2]~25 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.546      ; 0.727      ;
; 0.682 ; uart:uart1|UARTRx:uartrx1|RxReg[8] ; uart:uart1|datauartrx1[7]~5  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.503      ; 0.705      ;
; 0.701 ; uart:uart1|UARTRx:uartrx1|RxReg[6] ; uart:uart1|datauartrx1[5]~13 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.504      ; 0.725      ;
; 0.702 ; uart:uart1|UARTRx:uartrx1|RxReg[7] ; uart:uart1|datauartrx1[6]~9  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.503      ; 0.725      ;
; 1.023 ; uart:uart1|UARTRx:uartrx1|RxReg[5] ; uart:uart1|datauartrx1[4]~17 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.325      ; 0.868      ;
+-------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'microswitch:switch1|wy'                                                                                      ;
+-------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; 1.005 ; sw0a             ; sw0a    ; microswitch:switch1|wy             ; microswitch:switch1|wy ; 0.000        ; 0.029      ; 1.034      ;
; 2.684 ; uart:uart1|conf  ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; -0.500       ; -0.130     ; 2.064      ;
; 3.263 ; uart:uart1|wesel ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; -0.500       ; -1.524     ; 1.249      ;
+-------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'microswitch:switch2|wy'                                                                                           ;
+-------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; 1.121 ; sw1a[0]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.024      ; 1.145      ;
; 1.147 ; sw1a[1]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.024      ; 1.171      ;
; 1.216 ; sw1a[1]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.024      ; 1.240      ;
; 1.359 ; sw1a[0]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.024      ; 1.383      ;
; 2.345 ; uart:uart1|confgate   ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.541     ; 1.314      ;
; 2.420 ; uart:uart1|gatesel[1] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.502     ; 1.428      ;
; 2.461 ; uart:uart1|gatesel[1] ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.502     ; 1.469      ;
; 2.541 ; uart:uart1|gatesel[0] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.502     ; 1.549      ;
; 2.623 ; uart:uart1|confgate   ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.541     ; 1.592      ;
+-------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'we2'                                                                                                             ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -3.258 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.599     ; 2.150      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -3.230 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 2.124      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.695 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.597     ; 1.589      ;
; -2.546 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.887     ; 2.150      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -2.518 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 2.124      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
; -1.983 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.885     ; 1.589      ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'we1'                                                                                                             ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.833 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.833 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -1.184     ; 2.140      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.611 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.971     ; 2.131      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -2.121 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.472     ; 2.140      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
; -1.899 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.259     ; 2.131      ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock_divider:clkdivider4|temporal'                                                                                                        ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.159 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -1.562     ; 1.598      ;
; -1.459 ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.871     ; 1.589      ;
; -1.397 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.800     ; 1.598      ;
; -1.390 ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.112      ; 2.003      ;
; -0.667 ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.079     ; 1.589      ;
; -0.072 ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; 0.512      ; 1.585      ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock_divider:clkdivider1|temporal'                                                                                                                     ;
+--------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.035 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxIn       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 2.232      ;
; -2.004 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 2.201      ;
; -2.004 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 2.201      ;
; -2.004 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 2.201      ;
; -2.004 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 2.201      ;
; -1.851 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 2.048      ;
; -1.851 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 2.048      ;
; -1.851 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 2.048      ;
; -1.851 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 2.048      ;
; -1.851 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 2.048      ;
; -1.585 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 1.782      ;
; -1.585 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 1.782      ;
; -1.585 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 1.782      ;
; -1.585 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 1.782      ;
; -1.585 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.804     ; 1.782      ;
+--------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock_divider:clkdivider2|temporal'                                                                                                                               ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.374 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.086     ; 2.289      ;
; -1.374 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.086     ; 2.289      ;
; -1.374 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.086     ; 2.289      ;
; -1.374 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.086     ; 2.289      ;
; -0.730 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[8] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[7] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[6] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[5] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.081     ; 1.650      ;
; 0.563  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.975      ; 3.174      ;
; 0.563  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.975      ; 3.174      ;
; 0.563  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.975      ; 3.174      ;
; 0.563  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.975      ; 3.174      ;
; 0.563  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.975      ; 3.174      ;
; 0.564  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.975      ; 3.173      ;
; 0.564  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.975      ; 3.173      ;
; 0.564  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.975      ; 3.173      ;
; 0.564  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.975      ; 3.173      ;
; 1.091  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.975      ; 3.146      ;
; 1.091  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.975      ; 3.146      ;
; 1.091  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.975      ; 3.146      ;
; 1.091  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.975      ; 3.146      ;
; 1.091  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.975      ; 3.146      ;
; 1.091  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.975      ; 3.146      ;
; 1.091  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.975      ; 3.146      ;
; 1.091  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.975      ; 3.146      ;
; 1.091  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.975      ; 3.146      ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock_divider:clkdivider5|temporal'                                                                                                        ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.723 ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.779      ; 2.003      ;
; -0.667 ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.079     ; 1.589      ;
; -0.080 ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; 0.508      ; 1.589      ;
; 0.642  ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; 1.226      ; 1.585      ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock_divider:clkdivider2|temporal'                                                                                                                                ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.594 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.122      ; 3.021      ;
; -0.594 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.122      ; 3.021      ;
; -0.594 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.122      ; 3.021      ;
; -0.594 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.122      ; 3.021      ;
; -0.594 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.122      ; 3.021      ;
; -0.593 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.121      ; 3.021      ;
; -0.593 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.121      ; 3.021      ;
; -0.593 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.121      ; 3.021      ;
; -0.593 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 3.121      ; 3.021      ;
; -0.071 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.122      ; 3.044      ;
; -0.071 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.122      ; 3.044      ;
; -0.071 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.122      ; 3.044      ;
; -0.071 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.122      ; 3.044      ;
; -0.071 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.122      ; 3.044      ;
; -0.070 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.121      ; 3.044      ;
; -0.070 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.121      ; 3.044      ;
; -0.070 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.121      ; 3.044      ;
; -0.070 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 3.121      ; 3.044      ;
; 1.207  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[8] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.500      ;
; 1.207  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[7] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.500      ;
; 1.207  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[6] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.500      ;
; 1.207  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[5] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.500      ;
; 1.207  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.500      ;
; 1.207  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.500      ;
; 1.207  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.500      ;
; 1.207  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.500      ;
; 1.207  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.081      ; 1.500      ;
; 1.838  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.076      ; 2.126      ;
; 1.838  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.076      ; 2.126      ;
; 1.838  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.076      ; 2.126      ;
; 1.838  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.076      ; 2.126      ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock_divider:clkdivider5|temporal'                                                                                                         ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.353 ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 1.562      ; 1.441      ;
; 0.341  ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.871      ; 1.444      ;
; 1.058  ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.130      ; 1.920      ;
; 1.153  ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.079      ; 1.444      ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock_divider:clkdivider4|temporal'                                                                                                        ;
+-------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.429 ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.800      ; 1.441      ;
; 1.153 ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.079      ; 1.444      ;
; 1.720 ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; -0.508     ; 1.444      ;
; 1.751 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; -0.512     ; 1.451      ;
; 1.770 ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.418      ; 1.920      ;
; 2.445 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; -1.226     ; 1.451      ;
+-------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock_divider:clkdivider1|temporal'                                                                                                                     ;
+-------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 1.967 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.538     ; 1.661      ;
; 1.967 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.538     ; 1.661      ;
; 1.967 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.538     ; 1.661      ;
; 1.967 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.538     ; 1.661      ;
; 1.967 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.538     ; 1.661      ;
; 2.170 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 1.865      ;
; 2.170 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 1.865      ;
; 2.170 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 1.865      ;
; 2.170 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 1.865      ;
; 2.170 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 1.865      ;
; 2.334 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 2.029      ;
; 2.334 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 2.029      ;
; 2.334 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 2.029      ;
; 2.334 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 2.029      ;
; 2.378 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxIn       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.537     ; 2.073      ;
+-------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'we1'                                                                                                             ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 2.262 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.262 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.027      ; 2.031      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.494 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.195     ; 2.041      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 2.929 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.640     ; 2.031      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
; 3.161 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.862     ; 2.041      ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'we2'                                                                                                             ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 2.332 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.332 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 1.444      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.919 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.630     ; 2.031      ;
; 2.947 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.631     ; 2.058      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 2.999 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 1.444      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.586 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.297     ; 2.031      ;
; 3.614 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.298     ; 2.058      ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|temporal    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|temporal    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|temporal    ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[0]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[1]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[2]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[3]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[4]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[5]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[6]  ;
; 0.243  ; 0.431        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|temporal    ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[10] ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[1]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[2]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[3]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[4]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[5]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[6]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[7]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[8]  ;
; 0.244  ; 0.432        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[9]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[0]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[10] ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[1]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[2]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[3]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[4]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[5]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[6]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[7]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[8]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[9]  ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|temporal    ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[11] ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[12] ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[13] ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[14] ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[15] ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[16] ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[17] ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[19] ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[20] ;
; 0.245  ; 0.433        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|temporal    ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[18] ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[21] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[18] ;
; 0.326  ; 0.546        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[21] ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[0]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[10] ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[1]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[2]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[3]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[4]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[5]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[6]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[7]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[8]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[9]  ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|temporal    ;
; 0.346  ; 0.566        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[10] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'we1'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; we1   ; Rise       ; we1                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[9]  ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[0]  ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[10] ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[11] ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[12] ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[13] ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[14] ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[15] ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[1]  ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[2]  ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[3]  ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[4]  ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[5]  ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[6]  ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[7]  ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[8]  ;
; 0.212  ; 0.432        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[9]  ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[16] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[17] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[18] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[19] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[20] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[21] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[22] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[23] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[24] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[25] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[26] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[27] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[28] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[29] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[30] ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[31] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[16] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[17] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[18] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[19] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[20] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[21] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[22] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[23] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[24] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[25] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[26] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[27] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[28] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[29] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[30] ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[31] ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[0]  ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[10] ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[11] ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[12] ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[13] ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[14] ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[15] ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[1]  ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[2]  ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[3]  ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[4]  ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[5]  ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[6]  ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[7]  ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[8]  ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[9]  ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; we1~input|o                      ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[16]|clk           ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[17]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'we2'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; we2   ; Rise       ; we2                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[9]  ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[0]  ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[16] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[17] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[18] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[19] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[20] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[21] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[22] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[23] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[24] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[25] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[26] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[27] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[28] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[29] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[30] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[31] ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[10] ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[11] ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[12] ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[13] ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[14] ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[15] ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[1]  ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[2]  ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[3]  ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[4]  ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[5]  ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[6]  ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[7]  ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[8]  ;
; 0.239  ; 0.427        ; 0.188          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[9]  ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[10] ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[11] ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[12] ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[13] ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[14] ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[15] ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[1]  ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[2]  ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[3]  ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[4]  ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[5]  ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[6]  ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[7]  ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[8]  ;
; 0.352  ; 0.572        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[9]  ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[0]  ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[16] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[17] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[18] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[19] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[20] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[21] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[22] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[23] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[24] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[25] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[26] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[27] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[28] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[29] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[30] ;
; 0.353  ; 0.573        ; 0.220          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[31] ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; we2   ; Rise       ; licznik2|count[0]|clk            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; we2   ; Rise       ; licznik2|count[16]|clk           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; we2   ; Rise       ; licznik2|count[17]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clkdivider3|temporal'                                                                               ;
+--------+--------------+----------------+------------+------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                              ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+------------------------------------+------------+-------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active1                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active2                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active3                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active4                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active5                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active6                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active7                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active8                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[16]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[17]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[18]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[19]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[20]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[21]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[22]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[23]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[24]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[25]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[26]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[27]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[28]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[29]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[30]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[31]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[18]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[20]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[21]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[22]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[24]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[25]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[26]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[27]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[28]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[29]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[30]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[31]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[5]        ;
+--------+--------------+----------------+------------+------------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clkdivider4|temporal'                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|temporal   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[10]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[11]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[12]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[13]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[14]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[15]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[16]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[17]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[18]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[19]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[20]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[21]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[22]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[23]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[24]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[25]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[26]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[27]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[28]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[29]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[30]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[31]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[8]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[9]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[10]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[11]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[12]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[13]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[14]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[15]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[16]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[17]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[18]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[19]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[20]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[21]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[22]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[23]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[24]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[25]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[26]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[27]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[28]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[29]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[30]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[31]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[8]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[9]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; datardy1                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; gatepik:ledbar3|gatea                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; gatepik:ledbar3|gateb                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|counter[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|counter[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|wy               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|counter[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|counter[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|wy               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; resetfast                            ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[0] ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[1] ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[2] ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|temporal   ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|counter[0]       ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|counter[1]       ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|wy               ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|counter[0]       ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|counter[1]       ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|wy               ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; gatepik:ledbar3|gatea                ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[0]                             ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[10]                            ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[11]                            ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[12]                            ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[13]                            ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[14]                            ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[15]                            ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[16]                            ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[18]                            ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[19]                            ;
; 0.256  ; 0.476        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[1]                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clkdivider5|temporal'                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|temporal   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[10]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[11]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[12]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[13]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[14]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[15]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[16]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[17]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[18]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[19]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[20]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[21]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[22]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[23]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[24]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[25]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[26]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[27]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[28]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[29]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[30]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[31]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[8]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[9]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[10]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[11]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[12]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[13]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[14]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[15]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[16]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[17]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[18]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[19]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[20]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[21]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[22]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[23]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[24]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[25]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[26]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[27]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[28]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[29]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[30]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[31]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[8]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[9]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; datardy1                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; gatepik:ledbar3|gateb                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; resetfast                            ;
; 0.225  ; 0.445        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|temporal   ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Rise       ; gatepik:ledbar3|gateb                ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[0] ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[1] ;
; 0.244  ; 0.464        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[2] ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[17]                            ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[9]                             ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data2[17]                            ;
; 0.285  ; 0.473        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data2[16]                            ;
; 0.285  ; 0.473        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data2[23]                            ;
; 0.285  ; 0.473        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; resetfast                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[0]                             ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[10]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[11]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[12]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[13]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[14]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[15]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[16]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[18]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[19]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[1]                             ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[20]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[21]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[22]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[23]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[24]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[25]                            ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Fall       ; data1[26]                            ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clkdivider2|temporal'                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|temporal   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|conf                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|confgate                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datardy~reg0              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|gatesel[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|gatesel[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s1             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2g            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2p            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s3             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s3p            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s4             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s4p            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s5             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s5p            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s6             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s6p            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|rxdready1                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|txload                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|uart_reset                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|wesel                     ;
; 0.182  ; 0.402        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[0] ;
; 0.182  ; 0.402        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[1] ;
; 0.182  ; 0.402        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[4] ;
; 0.183  ; 0.403        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s0             ;
; 0.195  ; 0.415        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s4p            ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|uart_reset                ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[0]~_emulated  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[1]~_emulated  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[2]~_emulated  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[3]~_emulated  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[4]~_emulated  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[5]~_emulated  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[6]~_emulated  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[7]~_emulated  ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|rxdready1                 ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|txload                    ;
; 0.204  ; 0.424        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|wesel                     ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[2] ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[3] ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|temporal   ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datardy~reg0              ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[0]             ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[2]             ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[5]             ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[7]             ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s1             ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2             ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2g            ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2p            ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s3             ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[0]  ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[1]  ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[2]  ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[3]  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:clkdivider1|temporal'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|Dready      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxIn        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxMT        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[3]  ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|Dready      ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxIn        ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxMT        ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[0]    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[1]    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[2]    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[3]    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[4]    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[5]    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[6]    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[7]    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[8]    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[9]    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[0]  ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[1]  ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[2]  ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[3]  ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|Dready      ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxMT        ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[0]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[1]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[2]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[3]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[4]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[5]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[6]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[7]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[8]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[9]    ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[0]  ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[1]  ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[2]  ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[3]  ;
; 0.314  ; 0.502        ; 0.188          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxIn        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|Dready|clk              ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxMT|clk                ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[0]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[1]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[2]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[3]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[4]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[5]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[6]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[7]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[8]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[9]|clk            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[0]|clk          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[1]|clk          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[2]|clk          ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[3]|clk          ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxIn|clk                ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal|q                ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|outclk   ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|Dready|clk              ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxIn|clk                ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxMT|clk                ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[0]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[1]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[2]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[3]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[4]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[5]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[6]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[7]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[8]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[9]|clk            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[0]|clk          ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[1]|clk          ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[2]|clk          ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[3]|clk          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'microswitch:switch1|wy'                                             ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target         ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------+
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; sw0a~1|datac   ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; sw0a~1|combout ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; sw0a|datac     ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Fall       ; sw0a           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; switch1|wy|q   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; switch1|wy|q   ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Fall       ; sw0a           ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; sw0a|datac     ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; sw0a~1|combout ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; sw0a~1|datac   ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|UARTRx:uartrx1|Dready'                                                                    ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[4]~17          ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[0]~1|datac          ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[1]~29|datac         ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[2]~25|datac         ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[3]~21|datac         ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[5]~13|datac         ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[6]~9|datac          ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[7]~5|datac          ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|inclk[0] ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|outclk   ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[4]~17|datad         ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[6]~9           ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[5]~13          ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[7]~5           ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[0]~1           ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[0]~1           ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[1]~29          ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[1]~29          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready|q                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[2]~25          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[2]~25          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[3]~21          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[3]~21          ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[5]~13          ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[6]~9           ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[7]~5           ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[4]~17|datad         ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|inclk[0] ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|outclk   ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[6]~9|datac          ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[5]~13|datac         ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[7]~5|datac          ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[0]~1|datac          ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[1]~29|datac         ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[2]~25|datac         ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[3]~21|datac         ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[4]~17          ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'microswitch:switch2|wy'                                                ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------+
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|combout ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[1]|datac     ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[0]|datac     ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Fall       ; sw1a[1]           ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Fall       ; sw1a[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Fall       ; sw1a[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Fall       ; sw1a[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; switch2|wy|q      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; switch2|wy|q      ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[0]|datac     ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[1]|datac     ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|combout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; rxd       ; clock_divider:clkdivider1|temporal ; 2.821 ; 3.172 ; Rise       ; clock_divider:clkdivider1|temporal ;
; sw0       ; clock_divider:clkdivider4|temporal ; 0.466 ; 0.680 ; Rise       ; clock_divider:clkdivider4|temporal ;
; sw1       ; clock_divider:clkdivider4|temporal ; 0.069 ; 0.237 ; Rise       ; clock_divider:clkdivider4|temporal ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; rxd       ; clock_divider:clkdivider1|temporal ; -2.308 ; -2.635 ; Rise       ; clock_divider:clkdivider1|temporal ;
; sw0       ; clock_divider:clkdivider4|temporal ; 0.625  ; 0.423  ; Rise       ; clock_divider:clkdivider4|temporal ;
; sw1       ; clock_divider:clkdivider4|temporal ; 0.984  ; 0.803  ; Rise       ; clock_divider:clkdivider4|temporal ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                   ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port      ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+
; txd            ; clock_divider:clkdivider2|temporal ; 8.732  ; 8.913  ; Rise       ; clock_divider:clkdivider2|temporal ;
; active1        ; clock_divider:clkdivider3|temporal ; 9.605  ; 9.461  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active2        ; clock_divider:clkdivider3|temporal ; 8.754  ; 8.594  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active3        ; clock_divider:clkdivider3|temporal ; 9.098  ; 8.836  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active4        ; clock_divider:clkdivider3|temporal ; 8.370  ; 8.220  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active5        ; clock_divider:clkdivider3|temporal ; 9.178  ; 8.969  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active6        ; clock_divider:clkdivider3|temporal ; 9.333  ; 9.075  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active7        ; clock_divider:clkdivider3|temporal ; 11.173 ; 10.594 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active8        ; clock_divider:clkdivider3|temporal ; 9.056  ; 8.814  ; Rise       ; clock_divider:clkdivider3|temporal ;
; segment7o1[*]  ; clock_divider:clkdivider3|temporal ; 9.944  ; 9.456  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[0] ; clock_divider:clkdivider3|temporal ; 8.353  ; 8.147  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[1] ; clock_divider:clkdivider3|temporal ; 8.373  ; 8.152  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[2] ; clock_divider:clkdivider3|temporal ; 8.266  ; 8.041  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[3] ; clock_divider:clkdivider3|temporal ; 8.330  ; 8.079  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[4] ; clock_divider:clkdivider3|temporal ; 7.672  ; 7.534  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[5] ; clock_divider:clkdivider3|temporal ; 7.709  ; 7.567  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[6] ; clock_divider:clkdivider3|temporal ; 9.944  ; 9.456  ; Rise       ; clock_divider:clkdivider3|temporal ;
; gate           ; clock_divider:clkdivider4|temporal ; 6.468  ; 6.581  ; Rise       ; clock_divider:clkdivider4|temporal ;
; led0           ; microswitch:switch1|wy             ; 8.272  ; 7.730  ; Fall       ; microswitch:switch1|wy             ;
; led1           ; microswitch:switch1|wy             ; 5.834  ; 6.030  ; Fall       ; microswitch:switch1|wy             ;
; gateled0       ; microswitch:switch2|wy             ; 6.467  ; 6.243  ; Fall       ; microswitch:switch2|wy             ;
; gateled1       ; microswitch:switch2|wy             ; 6.241  ; 6.565  ; Fall       ; microswitch:switch2|wy             ;
; gateled2       ; microswitch:switch2|wy             ; 6.360  ; 6.584  ; Fall       ; microswitch:switch2|wy             ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                           ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port      ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+
; txd            ; clock_divider:clkdivider2|temporal ; 8.385  ; 8.563  ; Rise       ; clock_divider:clkdivider2|temporal ;
; active1        ; clock_divider:clkdivider3|temporal ; 9.227  ; 9.084  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active2        ; clock_divider:clkdivider3|temporal ; 8.410  ; 8.251  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active3        ; clock_divider:clkdivider3|temporal ; 8.740  ; 8.484  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active4        ; clock_divider:clkdivider3|temporal ; 8.042  ; 7.893  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active5        ; clock_divider:clkdivider3|temporal ; 8.817  ; 8.612  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active6        ; clock_divider:clkdivider3|temporal ; 8.966  ; 8.714  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active7        ; clock_divider:clkdivider3|temporal ; 10.822 ; 10.247 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active8        ; clock_divider:clkdivider3|temporal ; 8.700  ; 8.463  ; Rise       ; clock_divider:clkdivider3|temporal ;
; segment7o1[*]  ; clock_divider:clkdivider3|temporal ; 7.371  ; 7.234  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[0] ; clock_divider:clkdivider3|temporal ; 8.025  ; 7.823  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[1] ; clock_divider:clkdivider3|temporal ; 8.045  ; 7.828  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[2] ; clock_divider:clkdivider3|temporal ; 7.942  ; 7.721  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[3] ; clock_divider:clkdivider3|temporal ; 8.003  ; 7.757  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[4] ; clock_divider:clkdivider3|temporal ; 7.371  ; 7.234  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[5] ; clock_divider:clkdivider3|temporal ; 7.407  ; 7.265  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[6] ; clock_divider:clkdivider3|temporal ; 9.642  ; 9.154  ; Rise       ; clock_divider:clkdivider3|temporal ;
; gate           ; clock_divider:clkdivider4|temporal ; 6.212  ; 6.325  ; Rise       ; clock_divider:clkdivider4|temporal ;
; led0           ; microswitch:switch1|wy             ; 8.042  ; 7.504  ; Fall       ; microswitch:switch1|wy             ;
; led1           ; microswitch:switch1|wy             ; 5.609  ; 5.801  ; Fall       ; microswitch:switch1|wy             ;
; gateled0       ; microswitch:switch2|wy             ; 6.055  ; 5.803  ; Fall       ; microswitch:switch2|wy             ;
; gateled1       ; microswitch:switch2|wy             ; 5.825  ; 6.072  ; Fall       ; microswitch:switch2|wy             ;
; gateled2       ; microswitch:switch2|wy             ; 5.963  ; 6.245  ; Fall       ; microswitch:switch2|wy             ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                 ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note                                                          ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
; 205.51 MHz ; 205.51 MHz      ; clock_divider:clkdivider2|temporal ;                                                               ;
; 222.02 MHz ; 222.02 MHz      ; clock_divider:clkdivider3|temporal ;                                                               ;
; 233.15 MHz ; 233.15 MHz      ; clk                                ;                                                               ;
; 242.19 MHz ; 242.19 MHz      ; we2                                ;                                                               ;
; 250.56 MHz ; 250.0 MHz       ; we1                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 295.95 MHz ; 295.95 MHz      ; clock_divider:clkdivider1|temporal ;                                                               ;
; 398.41 MHz ; 398.41 MHz      ; microswitch:switch2|wy             ;                                                               ;
; 478.93 MHz ; 478.93 MHz      ; microswitch:switch1|wy             ;                                                               ;
; 488.76 MHz ; 402.09 MHz      ; clock_divider:clkdivider5|temporal ; limit due to minimum period restriction (tmin)                ;
; 580.72 MHz ; 402.09 MHz      ; clock_divider:clkdivider4|temporal ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:clkdivider3|temporal ; -6.320 ; -290.377      ;
; clock_divider:clkdivider2|temporal ; -4.115 ; -106.284      ;
; microswitch:switch1|wy             ; -3.411 ; -3.411        ;
; clk                                ; -3.289 ; -70.305       ;
; we2                                ; -3.129 ; -67.598       ;
; we1                                ; -2.991 ; -59.735       ;
; microswitch:switch2|wy             ; -2.914 ; -5.604        ;
; clock_divider:clkdivider1|temporal ; -2.379 ; -27.734       ;
; clock_divider:clkdivider4|temporal ; -1.734 ; -92.985       ;
; uart:uart1|UARTRx:uartrx1|Dready   ; -1.253 ; -8.931        ;
; clock_divider:clkdivider5|temporal ; -1.077 ; -49.100       ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:clkdivider3|temporal ; -1.200 ; -25.772       ;
; clock_divider:clkdivider2|temporal ; -0.427 ; -0.427        ;
; clock_divider:clkdivider4|temporal ; -0.185 ; -0.398        ;
; clock_divider:clkdivider5|temporal ; -0.078 ; -0.489        ;
; clk                                ; -0.062 ; -0.062        ;
; clock_divider:clkdivider1|temporal ; 0.403  ; 0.000         ;
; we2                                ; 0.417  ; 0.000         ;
; we1                                ; 0.445  ; 0.000         ;
; uart:uart1|UARTRx:uartrx1|Dready   ; 0.697  ; 0.000         ;
; microswitch:switch1|wy             ; 0.938  ; 0.000         ;
; microswitch:switch2|wy             ; 1.009  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                       ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; we2                                ; -2.951 ; -85.615       ;
; we1                                ; -2.449 ; -74.976       ;
; clock_divider:clkdivider1|temporal ; -1.859 ; -24.741       ;
; clock_divider:clkdivider4|temporal ; -1.831 ; -4.452        ;
; clock_divider:clkdivider2|temporal ; -1.217 ; -9.863        ;
; clock_divider:clkdivider5|temporal ; -0.685 ; -1.192        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                        ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:clkdivider2|temporal ; -0.592 ; -5.328        ;
; clock_divider:clkdivider5|temporal ; -0.289 ; -0.289        ;
; clock_divider:clkdivider4|temporal ; 0.382  ; 0.000         ;
; clock_divider:clkdivider1|temporal ; 1.817  ; 0.000         ;
; we1                                ; 1.919  ; 0.000         ;
; we2                                ; 2.110  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -65.454       ;
; we1                                ; -3.000 ; -50.584       ;
; we2                                ; -3.000 ; -50.584       ;
; clock_divider:clkdivider3|temporal ; -1.487 ; -188.849      ;
; clock_divider:clkdivider4|temporal ; -1.487 ; -115.986      ;
; clock_divider:clkdivider5|temporal ; -1.487 ; -105.577      ;
; clock_divider:clkdivider2|temporal ; -1.487 ; -84.759       ;
; clock_divider:clkdivider1|temporal ; -1.487 ; -25.279       ;
; uart:uart1|UARTRx:uartrx1|Dready   ; 0.393  ; 0.000         ;
; microswitch:switch1|wy             ; 0.437  ; 0.000         ;
; microswitch:switch2|wy             ; 0.474  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:clkdivider3|temporal'                                                                                                        ;
+--------+-----------+---------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -6.320 ; data2[20] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.619     ; 6.203      ;
; -6.310 ; data1[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 6.199      ;
; -6.188 ; data2[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 6.077      ;
; -6.132 ; data1[21] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.619     ; 6.015      ;
; -6.075 ; data1[17] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.616     ; 5.961      ;
; -6.069 ; data2[18] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.619     ; 5.952      ;
; -6.064 ; data1[19] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.620     ; 5.946      ;
; -6.054 ; data1[18] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.620     ; 5.936      ;
; -6.033 ; data2[22] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.619     ; 5.916      ;
; -6.016 ; data1[9]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.615     ; 5.903      ;
; -6.015 ; data2[12] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.904      ;
; -6.013 ; data2[17] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.616     ; 5.899      ;
; -5.998 ; data2[15] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.611     ; 5.889      ;
; -5.985 ; data1[20] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.619     ; 5.868      ;
; -5.978 ; data2[21] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.617     ; 5.863      ;
; -5.974 ; data2[31] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.611     ; 5.865      ;
; -5.968 ; data2[19] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.620     ; 5.850      ;
; -5.967 ; data1[12] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.856      ;
; -5.954 ; data2[9]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.843      ;
; -5.940 ; data1[23] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.620     ; 5.822      ;
; -5.923 ; data1[19] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.614     ; 5.811      ;
; -5.903 ; data2[19] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.614     ; 5.791      ;
; -5.900 ; data1[11] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 6.226      ;
; -5.886 ; data2[20] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 6.212      ;
; -5.869 ; data2[20] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.758      ;
; -5.867 ; data1[28] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.610     ; 5.759      ;
; -5.838 ; data1[10] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.727      ;
; -5.837 ; data2[20] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 6.163      ;
; -5.833 ; data2[10] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.722      ;
; -5.833 ; data1[13] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.722      ;
; -5.812 ; data2[24] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.619     ; 5.695      ;
; -5.808 ; data2[23] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.618     ; 5.692      ;
; -5.808 ; data1[24] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.620     ; 5.690      ;
; -5.800 ; data1[15] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.611     ; 5.691      ;
; -5.785 ; data1[11] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 6.111      ;
; -5.780 ; data2[8]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.669      ;
; -5.778 ; data2[11] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 6.104      ;
; -5.772 ; data2[13] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.661      ;
; -5.770 ; data2[28] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.659      ;
; -5.705 ; data1[11] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.619     ; 5.588      ;
; -5.705 ; data1[8]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.611     ; 5.596      ;
; -5.698 ; data1[21] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 6.024      ;
; -5.681 ; data1[21] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.570      ;
; -5.665 ; data1[17] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.179     ; 5.988      ;
; -5.664 ; data1[22] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.619     ; 5.547      ;
; -5.663 ; data2[11] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.989      ;
; -5.662 ; data2[31] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.617     ; 5.547      ;
; -5.649 ; data1[21] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.975      ;
; -5.645 ; data2[25] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.614     ; 5.533      ;
; -5.644 ; data2[25] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.620     ; 5.526      ;
; -5.635 ; data2[18] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.961      ;
; -5.630 ; data1[19] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.177     ; 5.955      ;
; -5.627 ; data1[9]  ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.178     ; 5.951      ;
; -5.626 ; data2[12] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.952      ;
; -5.624 ; data1[14] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.513      ;
; -5.621 ; data2[20] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; 0.080      ; 6.203      ;
; -5.620 ; data1[30] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.611     ; 5.511      ;
; -5.620 ; data1[18] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.177     ; 5.945      ;
; -5.618 ; data2[18] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.507      ;
; -5.613 ; data2[29] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.611     ; 5.504      ;
; -5.611 ; data1[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; 0.086      ; 6.199      ;
; -5.603 ; data2[17] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.179     ; 5.926      ;
; -5.603 ; data1[18] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.614     ; 5.491      ;
; -5.599 ; data2[22] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.925      ;
; -5.593 ; data1[16] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.614     ; 5.481      ;
; -5.591 ; data1[31] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.611     ; 5.482      ;
; -5.588 ; data2[15] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.174     ; 5.916      ;
; -5.586 ; data2[18] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.912      ;
; -5.583 ; data2[11] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.619     ; 5.466      ;
; -5.582 ; data2[22] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.471      ;
; -5.581 ; data1[19] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.177     ; 5.906      ;
; -5.571 ; data1[18] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.177     ; 5.896      ;
; -5.566 ; data2[14] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.455      ;
; -5.557 ; data1[12] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.883      ;
; -5.551 ; data1[20] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.877      ;
; -5.550 ; data2[22] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.876      ;
; -5.550 ; data1[17] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.179     ; 5.873      ;
; -5.544 ; data2[21] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.174     ; 5.872      ;
; -5.544 ; data2[9]  ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.870      ;
; -5.543 ; data1[28] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.616     ; 5.429      ;
; -5.543 ; data2[16] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.612     ; 5.433      ;
; -5.534 ; data1[20] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.613     ; 5.423      ;
; -5.534 ; data2[19] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.177     ; 5.859      ;
; -5.527 ; data2[21] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.611     ; 5.418      ;
; -5.507 ; data2[30] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.611     ; 5.398      ;
; -5.506 ; data1[23] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.177     ; 5.831      ;
; -5.505 ; data1[20] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.831      ;
; -5.500 ; data1[9]  ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.178     ; 5.824      ;
; -5.499 ; data2[12] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.176     ; 5.825      ;
; -5.495 ; data2[21] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.174     ; 5.823      ;
; -5.489 ; data2[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; 0.086      ; 6.077      ;
; -5.489 ; data1[23] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.614     ; 5.377      ;
; -5.488 ; data2[17] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.179     ; 5.811      ;
; -5.488 ; data2[28] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.619     ; 5.371      ;
; -5.485 ; data2[19] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.177     ; 5.810      ;
; -5.473 ; data2[15] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.174     ; 5.801      ;
; -5.473 ; data1[29] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.611     ; 5.364      ;
; -5.470 ; data1[17] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.622     ; 5.350      ;
; -5.466 ; data1[27] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.614     ; 5.354      ;
; -5.465 ; data1[25] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.617     ; 5.350      ;
+--------+-----------+---------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:clkdivider2|temporal'                                                                                                                            ;
+--------+-------------------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -4.115 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.110     ; 3.507      ;
; -4.115 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.110     ; 3.507      ;
; -3.866 ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 3.435      ;
; -3.866 ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 3.435      ;
; -3.844 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.072     ; 3.274      ;
; -3.844 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.072     ; 3.274      ;
; -3.838 ; uart:uart1|UARTxmt:uarttx1|count[2] ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.761      ;
; -3.838 ; uart:uart1|UARTxmt:uarttx1|count[2] ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.761      ;
; -3.833 ; uart:uart1|UARTxmt:uarttx1|count[0] ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.756      ;
; -3.833 ; uart:uart1|UARTxmt:uarttx1|count[0] ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.756      ;
; -3.755 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.678      ;
; -3.732 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.030     ; 3.204      ;
; -3.730 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|confgate       ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.030     ; 3.202      ;
; -3.672 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.222      ; 4.396      ;
; -3.666 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.110     ; 3.058      ;
; -3.666 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.110     ; 3.058      ;
; -3.662 ; uart:uart1|UARTxmt:uarttx1|count[1] ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.585      ;
; -3.662 ; uart:uart1|UARTxmt:uarttx1|count[1] ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.585      ;
; -3.645 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 3.214      ;
; -3.645 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 3.214      ;
; -3.622 ; data2[10]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.000     ; 3.124      ;
; -3.608 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.072     ; 3.038      ;
; -3.608 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.072     ; 3.038      ;
; -3.606 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|wesel          ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.219      ; 4.327      ;
; -3.600 ; data1[10]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.000     ; 3.102      ;
; -3.590 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s2g ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.222      ; 4.314      ;
; -3.583 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.222      ; 4.307      ;
; -3.582 ; uart:uart1|next_state.s2g           ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.429     ; 3.155      ;
; -3.582 ; uart:uart1|next_state.s2g           ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.429     ; 3.155      ;
; -3.538 ; uart:uart1|UARTxmt:uarttx1|count[3] ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.461      ;
; -3.538 ; uart:uart1|UARTxmt:uarttx1|count[3] ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.461      ;
; -3.533 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|conf           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.391     ; 3.144      ;
; -3.531 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|confgate       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.391     ; 3.142      ;
; -3.522 ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 3.091      ;
; -3.522 ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 3.091      ;
; -3.512 ; data2[2]                            ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.001     ; 3.013      ;
; -3.496 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.030     ; 2.968      ;
; -3.494 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|confgate       ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.030     ; 2.966      ;
; -3.485 ; uart:uart1|UARTxmt:uarttx1|count[2] ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.408      ;
; -3.485 ; uart:uart1|UARTxmt:uarttx1|count[2] ; uart:uart1|datauarttx[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.408      ;
; -3.485 ; data1[2]                            ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.001     ; 2.986      ;
; -3.482 ; data1[17]                           ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.002     ; 2.982      ;
; -3.482 ; data1[13]                           ; uart:uart1|datauarttx[5]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.000     ; 2.984      ;
; -3.481 ; data1[27]                           ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.000     ; 2.983      ;
; -3.480 ; uart:uart1|UARTxmt:uarttx1|count[0] ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.403      ;
; -3.480 ; uart:uart1|UARTxmt:uarttx1|count[0] ; uart:uart1|datauarttx[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.403      ;
; -3.467 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s2p ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.222      ; 4.191      ;
; -3.465 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.080     ; 4.387      ;
; -3.462 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.080     ; 4.384      ;
; -3.445 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.184      ; 4.131      ;
; -3.436 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.359      ;
; -3.433 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.356      ;
; -3.421 ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 2.990      ;
; -3.421 ; data2[13]                           ; uart:uart1|datauarttx[5]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.000     ; 2.923      ;
; -3.421 ; data2[27]                           ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.000     ; 2.923      ;
; -3.420 ; data2[17]                           ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.002     ; 2.920      ;
; -3.419 ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 2.988      ;
; -3.411 ; data2[18]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.000     ; 2.913      ;
; -3.410 ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|conf           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.391     ; 3.021      ;
; -3.410 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|next_state.s1  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.076     ; 4.336      ;
; -3.408 ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 2.977      ;
; -3.408 ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 2.977      ;
; -3.408 ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|confgate       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.391     ; 3.019      ;
; -3.394 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.072     ; 2.824      ;
; -3.394 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.072     ; 2.824      ;
; -3.390 ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 2.959      ;
; -3.390 ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 2.959      ;
; -3.389 ; uart:uart1|next_state.s6            ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.312      ;
; -3.383 ; data1[5]                            ; uart:uart1|datauarttx[5]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.001     ; 2.884      ;
; -3.382 ; uart:uart1|next_state.s5            ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.305      ;
; -3.381 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.222      ; 4.105      ;
; -3.377 ; uart:uart1|datauartrx1[4]~17        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.909     ; 2.970      ;
; -3.377 ; uart:uart1|datauartrx1[4]~17        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.909     ; 2.970      ;
; -3.370 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|wesel          ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.219      ; 4.091      ;
; -3.367 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.110     ; 2.759      ;
; -3.366 ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|conf           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.391     ; 2.977      ;
; -3.365 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.110     ; 2.757      ;
; -3.351 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.184      ; 4.037      ;
; -3.345 ; data1[16]                           ; uart:uart1|datauarttx[0]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.001     ; 2.846      ;
; -3.344 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|wesel          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.267      ;
; -3.341 ; data2[4]                            ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.999     ; 2.844      ;
; -3.339 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|next_state.s2p ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.184      ; 4.025      ;
; -3.337 ; data1[18]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.001     ; 2.838      ;
; -3.335 ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 2.904      ;
; -3.335 ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 2.904      ;
; -3.334 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.184      ; 4.020      ;
; -3.329 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.068     ; 2.763      ;
; -3.321 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|next_state.s2  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.076     ; 4.247      ;
; -3.316 ; data2[16]                           ; uart:uart1|datauarttx[0]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.999     ; 2.819      ;
; -3.312 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.068     ; 2.746      ;
; -3.309 ; uart:uart1|UARTxmt:uarttx1|count[1] ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.232      ;
; -3.309 ; uart:uart1|UARTxmt:uarttx1|count[1] ; uart:uart1|datauarttx[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.079     ; 4.232      ;
; -3.308 ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|next_state.s2g ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.076     ; 4.234      ;
; -3.306 ; uart:uart1|rxdready1                ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 2.875      ;
; -3.306 ; uart:uart1|rxdready1                ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -1.433     ; 2.875      ;
; -3.302 ; data1[4]                            ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -1.000     ; 2.804      ;
; -3.296 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|next_state.s2g ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.222      ; 4.020      ;
; -3.295 ; uart:uart1|UARTRx:uartrx1|RxReg[3]  ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.764     ; 3.533      ;
; -3.295 ; uart:uart1|UARTRx:uartrx1|RxReg[3]  ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.764     ; 3.533      ;
; -3.292 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.222      ; 4.016      ;
+--------+-------------------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'microswitch:switch1|wy'                                                                                       ;
+--------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; -3.411 ; uart:uart1|wesel ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; 0.500        ; -1.629     ; 1.215      ;
; -3.078 ; uart:uart1|conf  ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; 0.500        ; -0.326     ; 2.185      ;
; -1.088 ; sw0a             ; sw0a    ; microswitch:switch1|wy             ; microswitch:switch1|wy ; 1.000        ; -0.026     ; 1.005      ;
+--------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.289 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.219      ;
; -3.270 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.200      ;
; -3.079 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.009      ;
; -3.019 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.949      ;
; -2.988 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.917      ;
; -2.987 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.916      ;
; -2.987 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.916      ;
; -2.987 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.916      ;
; -2.969 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.898      ;
; -2.968 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.897      ;
; -2.968 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.897      ;
; -2.968 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.897      ;
; -2.959 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.889      ;
; -2.940 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.870      ;
; -2.859 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.789      ;
; -2.790 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.720      ;
; -2.783 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.713      ;
; -2.782 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.712      ;
; -2.780 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.710      ;
; -2.778 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.707      ;
; -2.777 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.706      ;
; -2.777 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.706      ;
; -2.777 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.706      ;
; -2.768 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.698      ;
; -2.755 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.685      ;
; -2.753 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.683      ;
; -2.749 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.679      ;
; -2.734 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.664      ;
; -2.718 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.647      ;
; -2.717 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.717 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.717 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.646      ;
; -2.693 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.623      ;
; -2.689 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.684 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.614      ;
; -2.650 ; clock_divider:clkdivider2|counter[7]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.579      ;
; -2.639 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.568      ;
; -2.592 ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.522      ;
; -2.558 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.487      ;
; -2.557 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.557 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.557 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.486      ;
; -2.552 ; clock_divider:clkdivider4|counter[4]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.482      ;
; -2.543 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.473      ;
; -2.529 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.459      ;
; -2.521 ; clock_divider:clkdivider2|counter[8]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.450      ;
; -2.510 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[18] ; clk          ; clk         ; 1.000        ; 0.376      ; 3.888      ;
; -2.501 ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.431      ;
; -2.491 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[18] ; clk          ; clk         ; 1.000        ; 0.376      ; 3.869      ;
; -2.489 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.418      ;
; -2.488 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.417      ;
; -2.488 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.417      ;
; -2.488 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.417      ;
; -2.483 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.413      ;
; -2.482 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.411      ;
; -2.481 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.481 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.481 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.481 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.410      ;
; -2.480 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.409      ;
; -2.480 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.409      ;
; -2.480 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.409      ;
; -2.479 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.408      ;
; -2.478 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.407      ;
; -2.478 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.407      ;
; -2.478 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.407      ;
; -2.467 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.396      ;
; -2.466 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.395      ;
; -2.466 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.395      ;
; -2.466 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.395      ;
; -2.460 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.390      ;
; -2.453 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.383      ;
; -2.452 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.382      ;
; -2.450 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.380      ;
; -2.438 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.368      ;
; -2.425 ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.354      ;
; -2.423 ; clock_divider:clkdivider4|counter[18] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.539     ; 2.886      ;
; -2.416 ; clock_divider:clkdivider4|counter[21] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.539     ; 2.879      ;
; -2.413 ; clock_divider:clkdivider1|counter[3]  ; clock_divider:clkdivider1|temporal    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.342      ;
; -2.412 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.341      ;
; -2.411 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.340      ;
; -2.411 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.340      ;
; -2.411 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.340      ;
; -2.408 ; clock_divider:clkdivider2|counter[10] ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.337      ;
; -2.406 ; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|temporal    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.335      ;
; -2.383 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.313      ;
; -2.383 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.312      ;
; -2.382 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.311      ;
; -2.382 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.311      ;
; -2.382 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.311      ;
; -2.374 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.303      ;
; -2.373 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.302      ;
; -2.373 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.302      ;
; -2.373 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.302      ;
; -2.354 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.284      ;
; -2.352 ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.281      ;
; -2.345 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.275      ;
; -2.323 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.253      ;
; -2.305 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[21] ; clk          ; clk         ; 1.000        ; 0.376      ; 3.683      ;
; -2.300 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[18] ; clk          ; clk         ; 1.000        ; 0.376      ; 3.678      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'we2'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.129 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.070     ; 4.061      ;
; -3.090 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.070     ; 4.022      ;
; -3.003 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.935      ;
; -2.964 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.896      ;
; -2.877 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.809      ;
; -2.838 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.770      ;
; -2.751 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.683      ;
; -2.712 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.644      ;
; -2.625 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.557      ;
; -2.602 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.533      ;
; -2.586 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.518      ;
; -2.522 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.453      ;
; -2.511 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.442      ;
; -2.499 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.431      ;
; -2.476 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.407      ;
; -2.476 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.407      ;
; -2.460 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.392      ;
; -2.437 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.368      ;
; -2.396 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.327      ;
; -2.393 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.324      ;
; -2.393 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.324      ;
; -2.385 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.316      ;
; -2.373 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.305      ;
; -2.350 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.281      ;
; -2.350 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.281      ;
; -2.347 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.278      ;
; -2.334 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.266      ;
; -2.311 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.242      ;
; -2.311 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.242      ;
; -2.270 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.201      ;
; -2.268 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.199      ;
; -2.267 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.198      ;
; -2.267 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.198      ;
; -2.267 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.198      ;
; -2.259 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.190      ;
; -2.247 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.179      ;
; -2.225 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.156      ;
; -2.224 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.155      ;
; -2.224 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.155      ;
; -2.221 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.152      ;
; -2.208 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 1.000        ; -0.070     ; 3.140      ;
; -2.185 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.116      ;
; -2.185 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.116      ;
; -2.182 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.113      ;
; -2.146 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.077      ;
; -2.144 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.075      ;
; -2.142 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.073      ;
; -2.141 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.072      ;
; -2.141 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.072      ;
; -2.141 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.072      ;
; -2.135 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.066      ;
; -2.133 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.064      ;
; -2.122 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.053      ;
; -2.099 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.030      ;
; -2.099 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.030      ;
; -2.098 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.029      ;
; -2.098 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.029      ;
; -2.095 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.026      ;
; -2.083 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 1.000        ; -0.071     ; 3.014      ;
; -2.060 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.991      ;
; -2.059 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.990      ;
; -2.059 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.990      ;
; -2.056 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.987      ;
; -2.020 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.951      ;
; -2.020 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.951      ;
; -2.018 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.949      ;
; -2.016 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.947      ;
; -2.015 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.946      ;
; -2.015 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.946      ;
; -2.015 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.946      ;
; -2.009 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.940      ;
; -2.009 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.940      ;
; -2.007 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.938      ;
; -1.996 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[12] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.927      ;
; -1.973 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.904      ;
; -1.973 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.904      ;
; -1.973 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.904      ;
; -1.972 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.903      ;
; -1.972 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.903      ;
; -1.969 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.900      ;
; -1.957 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.888      ;
; -1.934 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.865      ;
; -1.934 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.865      ;
; -1.933 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.864      ;
; -1.933 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.864      ;
; -1.930 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.861      ;
; -1.894 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.825      ;
; -1.894 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.825      ;
; -1.892 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.823      ;
; -1.890 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.821      ;
; -1.890 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.821      ;
; -1.889 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.820      ;
; -1.889 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.820      ;
; -1.889 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.820      ;
; -1.889 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.820      ;
; -1.883 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.814      ;
; -1.883 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.814      ;
; -1.881 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.812      ;
; -1.870 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[10] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.801      ;
; -1.847 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.071     ; 2.778      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'we1'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.991 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.724      ;
; -2.952 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.685      ;
; -2.865 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.598      ;
; -2.826 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.559      ;
; -2.800 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.533      ;
; -2.739 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.472      ;
; -2.720 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.453      ;
; -2.709 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.442      ;
; -2.700 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.433      ;
; -2.675 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.408      ;
; -2.674 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.407      ;
; -2.674 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.407      ;
; -2.635 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.368      ;
; -2.613 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.346      ;
; -2.594 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.327      ;
; -2.591 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.324      ;
; -2.591 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.324      ;
; -2.583 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.316      ;
; -2.574 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.307      ;
; -2.549 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.282      ;
; -2.548 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.281      ;
; -2.548 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.281      ;
; -2.510 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.243      ;
; -2.509 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.242      ;
; -2.509 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.242      ;
; -2.487 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.220      ;
; -2.468 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.201      ;
; -2.466 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.199      ;
; -2.465 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.198      ;
; -2.465 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.198      ;
; -2.465 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.198      ;
; -2.457 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.190      ;
; -2.448 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.181      ;
; -2.423 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.156      ;
; -2.423 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.156      ;
; -2.422 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.155      ;
; -2.422 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.155      ;
; -2.384 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.117      ;
; -2.383 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.116      ;
; -2.383 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.116      ;
; -2.361 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.094      ;
; -2.344 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.077      ;
; -2.342 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.075      ;
; -2.340 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.073      ;
; -2.339 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.072      ;
; -2.339 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.072      ;
; -2.339 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.072      ;
; -2.333 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.066      ;
; -2.331 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.064      ;
; -2.322 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.055      ;
; -2.297 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.030      ;
; -2.297 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.030      ;
; -2.297 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.030      ;
; -2.296 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.029      ;
; -2.296 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.289     ; 3.029      ;
; -2.258 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.991      ;
; -2.258 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.991      ;
; -2.257 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.990      ;
; -2.257 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.990      ;
; -2.235 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.968      ;
; -2.218 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.951      ;
; -2.218 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.951      ;
; -2.216 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.949      ;
; -2.214 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.947      ;
; -2.213 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.946      ;
; -2.213 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.946      ;
; -2.213 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.946      ;
; -2.207 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.940      ;
; -2.207 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.940      ;
; -2.205 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.938      ;
; -2.196 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.929      ;
; -2.171 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.904      ;
; -2.171 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.904      ;
; -2.171 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.904      ;
; -2.171 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.904      ;
; -2.170 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.903      ;
; -2.170 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.903      ;
; -2.132 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.865      ;
; -2.132 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.865      ;
; -2.132 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.865      ;
; -2.131 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.864      ;
; -2.131 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.864      ;
; -2.109 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[16] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.842      ;
; -2.092 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.825      ;
; -2.092 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.825      ;
; -2.090 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.823      ;
; -2.088 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.821      ;
; -2.088 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.821      ;
; -2.087 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.820      ;
; -2.087 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.820      ;
; -2.087 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.820      ;
; -2.087 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.820      ;
; -2.081 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.814      ;
; -2.081 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.814      ;
; -2.079 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.812      ;
; -2.070 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[17] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.803      ;
; -2.045 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.778      ;
; -2.045 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.778      ;
; -2.045 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.778      ;
; -2.045 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.289     ; 2.778      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'microswitch:switch2|wy'                                                                                            ;
+--------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; -2.914 ; uart:uart1|confgate   ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.703     ; 1.615      ;
; -2.833 ; uart:uart1|gatesel[0] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.660     ; 1.577      ;
; -2.690 ; uart:uart1|gatesel[1] ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.661     ; 1.440      ;
; -2.651 ; uart:uart1|gatesel[1] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.660     ; 1.395      ;
; -2.621 ; uart:uart1|confgate   ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.704     ; 1.328      ;
; -1.510 ; sw1a[0]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.021     ; 1.403      ;
; -1.338 ; sw1a[1]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.021     ; 1.231      ;
; -1.277 ; sw1a[1]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.022     ; 1.176      ;
; -1.253 ; sw1a[0]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.022     ; 1.152      ;
+--------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:clkdivider1|temporal'                                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.379 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.309      ;
; -2.379 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.309      ;
; -2.379 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.309      ;
; -2.379 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.309      ;
; -2.379 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.309      ;
; -2.276 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.206      ;
; -2.276 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.206      ;
; -2.276 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.206      ;
; -2.276 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.206      ;
; -2.276 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.206      ;
; -2.169 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.099      ;
; -2.169 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.099      ;
; -2.169 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.099      ;
; -2.169 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.099      ;
; -2.169 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.099      ;
; -2.143 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.073      ;
; -2.143 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.073      ;
; -2.143 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.073      ;
; -2.143 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.073      ;
; -2.143 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 3.073      ;
; -1.945 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 2.875      ;
; -1.945 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 2.875      ;
; -1.945 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 2.875      ;
; -1.945 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 2.875      ;
; -1.945 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 2.875      ;
; -1.858 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.789      ;
; -1.858 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.789      ;
; -1.858 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.789      ;
; -1.858 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.789      ;
; -1.858 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.789      ;
; -1.838 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 2.768      ;
; -1.838 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 2.768      ;
; -1.838 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 2.768      ;
; -1.838 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 2.768      ;
; -1.838 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 2.768      ;
; -1.755 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.686      ;
; -1.755 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.686      ;
; -1.755 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.686      ;
; -1.755 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.686      ;
; -1.755 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.686      ;
; -1.719 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.650      ;
; -1.719 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.650      ;
; -1.719 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.650      ;
; -1.719 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.650      ;
; -1.719 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.650      ;
; -1.622 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.553      ;
; -1.622 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.553      ;
; -1.622 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.553      ;
; -1.622 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.553      ;
; -1.622 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.553      ;
; -1.424 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.355      ;
; -1.424 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.355      ;
; -1.424 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.355      ;
; -1.424 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.355      ;
; -1.424 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.355      ;
; -1.355 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.286      ;
; -1.355 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.286      ;
; -1.355 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.286      ;
; -1.355 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.286      ;
; -1.355 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.286      ;
; -1.259 ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.190      ;
; -1.141 ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 1.366      ;
; -1.141 ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 1.366      ;
; -1.133 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.064      ;
; -1.132 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.063      ;
; -1.130 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.061      ;
; -1.080 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.011      ;
; -1.079 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.010      ;
; -1.077 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 2.008      ;
; -1.014 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.945      ;
; -1.013 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.944      ;
; -1.011 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.942      ;
; -1.004 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.935      ;
; -1.003 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.934      ;
; -1.001 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.932      ;
; -0.872 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.803      ;
; -0.833 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.764      ;
; -0.832 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.763      ;
; -0.830 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.761      ;
; -0.803 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.734      ;
; -0.796 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.727      ;
; -0.790 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.721      ;
; -0.789 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.720      ;
; -0.787 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.718      ;
; -0.756 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.687      ;
; -0.748 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.679      ;
; -0.625 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.556      ;
; -0.605 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.536      ;
; -0.540 ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 1.470      ;
; -0.536 ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.467      ;
; -0.505 ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.436      ;
; -0.409 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.340      ;
; -0.405 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.336      ;
; -0.396 ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 1.326      ;
; -0.224 ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.155      ;
; -0.216 ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 1.146      ;
; -0.083 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.072     ; 1.013      ;
; -0.069 ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 1.000      ;
; -0.058 ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 0.989      ;
; -0.053 ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.071     ; 0.984      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:clkdivider4|temporal'                                                                                                                                      ;
+--------+--------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.734 ; uart:uart1|datardy~reg0              ; data2[19]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.260      ;
; -1.734 ; uart:uart1|datardy~reg0              ; data1[19]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.260      ;
; -1.734 ; uart:uart1|datardy~reg0              ; data1[16]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.260      ;
; -1.734 ; uart:uart1|datardy~reg0              ; data1[18]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.260      ;
; -1.734 ; uart:uart1|datardy~reg0              ; data1[24]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.260      ;
; -1.734 ; uart:uart1|datardy~reg0              ; data1[23]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.260      ;
; -1.734 ; uart:uart1|datardy~reg0              ; data1[26]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.260      ;
; -1.689 ; uart:uart1|datardy~reg0              ; data2[17]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.026      ; 2.217      ;
; -1.689 ; uart:uart1|datardy~reg0              ; data1[17]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.026      ; 2.217      ;
; -1.679 ; uart:uart1|datardy~reg0              ; data2[16]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.022      ; 2.203      ;
; -1.679 ; uart:uart1|datardy~reg0              ; data2[23]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.022      ; 2.203      ;
; -1.622 ; uart:uart1|datardy~reg0              ; data1[9]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.025      ; 2.149      ;
; -1.621 ; uart:uart1|datardy~reg0              ; data2[25]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.147      ;
; -1.621 ; uart:uart1|datardy~reg0              ; data2[27]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.147      ;
; -1.621 ; uart:uart1|datardy~reg0              ; data1[27]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.147      ;
; -1.621 ; uart:uart1|datardy~reg0              ; data1[1]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.147      ;
; -1.621 ; uart:uart1|datardy~reg0              ; data2[2]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.147      ;
; -1.621 ; uart:uart1|datardy~reg0              ; data1[2]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.147      ;
; -1.621 ; uart:uart1|datardy~reg0              ; data1[3]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.147      ;
; -1.621 ; uart:uart1|datardy~reg0              ; data1[4]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.147      ;
; -1.621 ; uart:uart1|datardy~reg0              ; data2[5]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.147      ;
; -1.621 ; uart:uart1|datardy~reg0              ; data1[5]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.147      ;
; -1.552 ; uart:uart1|datardy~reg0              ; data2[14]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.078      ;
; -1.552 ; uart:uart1|datardy~reg0              ; data1[14]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.078      ;
; -1.552 ; uart:uart1|datardy~reg0              ; data1[13]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.078      ;
; -1.552 ; uart:uart1|datardy~reg0              ; data2[13]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.078      ;
; -1.552 ; uart:uart1|datardy~reg0              ; data1[12]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.078      ;
; -1.552 ; uart:uart1|datardy~reg0              ; data2[11]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.078      ;
; -1.552 ; uart:uart1|datardy~reg0              ; data1[11]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.078      ;
; -1.552 ; uart:uart1|datardy~reg0              ; data2[10]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.078      ;
; -1.552 ; uart:uart1|datardy~reg0              ; data1[10]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.078      ;
; -1.552 ; uart:uart1|datardy~reg0              ; data1[22]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.078      ;
; -1.552 ; uart:uart1|datardy~reg0              ; data1[20]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.024      ; 2.078      ;
; -1.400 ; licznikasynch:licznik1|count[8]      ; data1[8]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.201     ; 1.691      ;
; -1.353 ; licznikasynch:licznik1|count[6]      ; data1[6]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.201     ; 1.644      ;
; -1.316 ; licznikasynch:licznik1|count[0]      ; data1[0]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.201     ; 1.607      ;
; -1.311 ; licznikasynch:licznik1|count[14]     ; data1[14]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.198     ; 1.605      ;
; -1.300 ; licznikasynch:licznik1|count[15]     ; data1[15]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.201     ; 1.591      ;
; -1.295 ; licznikasynch:licznik1|count[7]      ; data1[7]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.201     ; 1.586      ;
; -1.294 ; uart:uart1|datardy~reg0              ; data1[28]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.817      ;
; -1.294 ; uart:uart1|datardy~reg0              ; data2[0]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.817      ;
; -1.294 ; uart:uart1|datardy~reg0              ; data1[0]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.817      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data1[25]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data1[15]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data2[15]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data1[8]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data2[21]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data1[31]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data2[31]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data2[30]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data1[30]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data1[29]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data2[29]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data1[6]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.236 ; uart:uart1|datardy~reg0              ; data1[7]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.759      ;
; -1.192 ; licznikasynch:licznik1|count[29]     ; data1[29]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.010      ; 1.694      ;
; -1.111 ; licznikasynch:licznik1|count[10]     ; data1[10]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.198     ; 1.405      ;
; -1.087 ; licznikasynch:licznik1|count[13]     ; data1[13]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.198     ; 1.381      ;
; -1.077 ; licznikasynch:licznik1|count[11]     ; data1[11]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.198     ; 1.371      ;
; -1.050 ; licznikasynch:licznik1|count[31]     ; data1[31]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.010      ; 1.552      ;
; -1.049 ; licznikasynch:licznik1|count[12]     ; data1[12]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.198     ; 1.343      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[12]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[9]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[8]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[18]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[24]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[22]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data1[21]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[20]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[26]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[28]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[1]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[3]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[4]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[6]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.038 ; uart:uart1|datardy~reg0              ; data2[7]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.023      ; 1.563      ;
; -1.030 ; licznikasynch:licznik1|count[20]     ; data1[20]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.013      ; 1.535      ;
; -1.028 ; licznikasynch:licznik1|count[9]      ; data1[9]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.197     ; 1.323      ;
; -1.026 ; licznikasynch:licznik1|count[22]     ; data1[22]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.013      ; 1.531      ;
; -1.019 ; licznikasynch:licznik1|count[5]      ; data1[5]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.198     ; 1.313      ;
; -1.001 ; licznikasynch:licznik1|count[25]     ; data1[25]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.010      ; 1.503      ;
; -0.975 ; licznikasynch:licznik1|count[27]     ; data1[27]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.013      ; 1.480      ;
; -0.916 ; licznikasynch:licznik1|count[21]     ; data1[21]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.012      ; 1.420      ;
; -0.910 ; licznikasynch:licznik1|count[28]     ; data1[28]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.010      ; 1.412      ;
; -0.905 ; licznikasynch:licznik1|count[30]     ; data1[30]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.010      ; 1.407      ;
; -0.850 ; licznikasynch:licznik1|count[3]      ; data1[3]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.198     ; 1.144      ;
; -0.845 ; licznikasynch:licznik1|count[2]      ; data1[2]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.198     ; 1.139      ;
; -0.799 ; licznikasynch:licznik2|count[2]      ; data2[2]                           ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.519      ; 1.810      ;
; -0.788 ; licznikasynch:licznik1|count[17]     ; data1[17]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.015      ; 1.295      ;
; -0.744 ; licznikasynch:licznik2|count[29]     ; data2[29]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.515      ; 1.751      ;
; -0.739 ; licznikasynch:licznik1|count[1]      ; data1[1]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.198     ; 1.033      ;
; -0.722 ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.071     ; 1.653      ;
; -0.708 ; licznikasynch:licznik2|count[5]      ; data2[5]                           ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.519      ; 1.719      ;
; -0.706 ; licznikasynch:licznik1|count[4]      ; data1[4]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; -0.198     ; 1.000      ;
; -0.676 ; licznikasynch:licznik1|count[16]     ; data1[16]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.013      ; 1.181      ;
; -0.672 ; licznikasynch:licznik2|count[19]     ; data2[19]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.518      ; 1.682      ;
; -0.646 ; licznikasynch:licznik1|count[24]     ; data1[24]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.013      ; 1.151      ;
; -0.641 ; licznikasynch:licznik2|count[17]     ; data2[17]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.520      ; 1.653      ;
; -0.640 ; licznikasynch:licznik1|count[19]     ; data1[19]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.013      ; 1.145      ;
; -0.634 ; licznikasynch:licznik1|count[18]     ; data1[18]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.013      ; 1.139      ;
+--------+--------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:uart1|UARTRx:uartrx1|Dready'                                                                                                                              ;
+--------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                      ; Launch Clock                       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; -1.253 ; uart:uart1|UARTRx:uartrx1|RxReg[5] ; uart:uart1|datauartrx1[4]~17 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.051      ; 0.879      ;
; -1.122 ; uart:uart1|UARTRx:uartrx1|RxReg[7] ; uart:uart1|datauartrx1[6]~9  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.208      ; 0.757      ;
; -1.116 ; uart:uart1|UARTRx:uartrx1|RxReg[6] ; uart:uart1|datauartrx1[5]~13 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.208      ; 0.755      ;
; -1.104 ; uart:uart1|UARTRx:uartrx1|RxReg[8] ; uart:uart1|datauartrx1[7]~5  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.207      ; 0.742      ;
; -1.090 ; uart:uart1|UARTRx:uartrx1|RxReg[1] ; uart:uart1|datauartrx1[0]~1  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.244      ; 0.757      ;
; -1.086 ; uart:uart1|UARTRx:uartrx1|RxReg[2] ; uart:uart1|datauartrx1[1]~29 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.244      ; 0.761      ;
; -1.081 ; uart:uart1|UARTRx:uartrx1|RxReg[4] ; uart:uart1|datauartrx1[3]~21 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.243      ; 0.756      ;
; -1.079 ; uart:uart1|UARTRx:uartrx1|RxReg[3] ; uart:uart1|datauartrx1[2]~25 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.244      ; 0.757      ;
+--------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:clkdivider5|temporal'                                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.077 ; uart:uart1|datardy~reg0              ; data2[19]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.260      ;
; -1.077 ; uart:uart1|datardy~reg0              ; data1[19]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.260      ;
; -1.077 ; uart:uart1|datardy~reg0              ; data1[16]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.260      ;
; -1.077 ; uart:uart1|datardy~reg0              ; data1[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.260      ;
; -1.077 ; uart:uart1|datardy~reg0              ; data1[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.260      ;
; -1.077 ; uart:uart1|datardy~reg0              ; data1[23]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.260      ;
; -1.077 ; uart:uart1|datardy~reg0              ; data1[26]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.260      ;
; -1.046 ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.953     ; 1.095      ;
; -1.032 ; uart:uart1|datardy~reg0              ; data2[17]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.683      ; 2.217      ;
; -1.032 ; uart:uart1|datardy~reg0              ; data1[17]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.683      ; 2.217      ;
; -1.028 ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.953     ; 1.077      ;
; -1.022 ; uart:uart1|datardy~reg0              ; data2[16]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.679      ; 2.203      ;
; -1.022 ; uart:uart1|datardy~reg0              ; data2[23]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.679      ; 2.203      ;
; -0.965 ; uart:uart1|datardy~reg0              ; data1[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.682      ; 2.149      ;
; -0.964 ; uart:uart1|datardy~reg0              ; data2[25]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.147      ;
; -0.964 ; uart:uart1|datardy~reg0              ; data2[27]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.147      ;
; -0.964 ; uart:uart1|datardy~reg0              ; data1[27]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.147      ;
; -0.964 ; uart:uart1|datardy~reg0              ; data1[1]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.147      ;
; -0.964 ; uart:uart1|datardy~reg0              ; data2[2]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.147      ;
; -0.964 ; uart:uart1|datardy~reg0              ; data1[2]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.147      ;
; -0.964 ; uart:uart1|datardy~reg0              ; data1[3]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.147      ;
; -0.964 ; uart:uart1|datardy~reg0              ; data1[4]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.147      ;
; -0.964 ; uart:uart1|datardy~reg0              ; data2[5]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.147      ;
; -0.964 ; uart:uart1|datardy~reg0              ; data1[5]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.147      ;
; -0.895 ; uart:uart1|datardy~reg0              ; data2[14]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.078      ;
; -0.895 ; uart:uart1|datardy~reg0              ; data1[14]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.078      ;
; -0.895 ; uart:uart1|datardy~reg0              ; data1[13]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.078      ;
; -0.895 ; uart:uart1|datardy~reg0              ; data2[13]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.078      ;
; -0.895 ; uart:uart1|datardy~reg0              ; data1[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.078      ;
; -0.895 ; uart:uart1|datardy~reg0              ; data2[11]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.078      ;
; -0.895 ; uart:uart1|datardy~reg0              ; data1[11]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.078      ;
; -0.895 ; uart:uart1|datardy~reg0              ; data2[10]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.078      ;
; -0.895 ; uart:uart1|datardy~reg0              ; data1[10]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.078      ;
; -0.895 ; uart:uart1|datardy~reg0              ; data1[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.078      ;
; -0.895 ; uart:uart1|datardy~reg0              ; data1[20]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.681      ; 2.078      ;
; -0.776 ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.953     ; 0.825      ;
; -0.743 ; licznikasynch:licznik1|count[8]      ; data1[8]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.456      ; 1.691      ;
; -0.696 ; licznikasynch:licznik1|count[6]      ; data1[6]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.456      ; 1.644      ;
; -0.659 ; licznikasynch:licznik1|count[0]      ; data1[0]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.456      ; 1.607      ;
; -0.654 ; licznikasynch:licznik1|count[14]     ; data1[14]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.459      ; 1.605      ;
; -0.643 ; licznikasynch:licznik1|count[15]     ; data1[15]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.456      ; 1.591      ;
; -0.638 ; licznikasynch:licznik1|count[7]      ; data1[7]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.456      ; 1.586      ;
; -0.637 ; uart:uart1|datardy~reg0              ; data1[28]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.817      ;
; -0.637 ; uart:uart1|datardy~reg0              ; data2[0]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.817      ;
; -0.637 ; uart:uart1|datardy~reg0              ; data1[0]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.817      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data1[25]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data1[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data2[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data1[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data2[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data1[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data2[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data2[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data1[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data1[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data2[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data1[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.579 ; uart:uart1|datardy~reg0              ; data1[7]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.759      ;
; -0.535 ; licznikasynch:licznik1|count[29]     ; data1[29]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.667      ; 1.694      ;
; -0.454 ; licznikasynch:licznik1|count[10]     ; data1[10]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.459      ; 1.405      ;
; -0.430 ; licznikasynch:licznik1|count[13]     ; data1[13]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.459      ; 1.381      ;
; -0.420 ; licznikasynch:licznik1|count[11]     ; data1[11]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.459      ; 1.371      ;
; -0.393 ; licznikasynch:licznik1|count[31]     ; data1[31]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.667      ; 1.552      ;
; -0.392 ; licznikasynch:licznik1|count[12]     ; data1[12]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.459      ; 1.343      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data1[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[20]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[26]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[28]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[1]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[3]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[4]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.381 ; uart:uart1|datardy~reg0              ; data2[7]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.680      ; 1.563      ;
; -0.373 ; licznikasynch:licznik1|count[20]     ; data1[20]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.670      ; 1.535      ;
; -0.371 ; licznikasynch:licznik1|count[9]      ; data1[9]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.460      ; 1.323      ;
; -0.369 ; licznikasynch:licznik1|count[22]     ; data1[22]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.670      ; 1.531      ;
; -0.362 ; licznikasynch:licznik1|count[5]      ; data1[5]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.459      ; 1.313      ;
; -0.344 ; licznikasynch:licznik1|count[25]     ; data1[25]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.667      ; 1.503      ;
; -0.318 ; licznikasynch:licznik1|count[27]     ; data1[27]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.670      ; 1.480      ;
; -0.259 ; licznikasynch:licznik1|count[21]     ; data1[21]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.669      ; 1.420      ;
; -0.253 ; licznikasynch:licznik1|count[28]     ; data1[28]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.667      ; 1.412      ;
; -0.248 ; licznikasynch:licznik1|count[30]     ; data1[30]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.667      ; 1.407      ;
; -0.198 ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.071     ; 1.129      ;
; -0.193 ; licznikasynch:licznik1|count[3]      ; data1[3]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.459      ; 1.144      ;
; -0.188 ; licznikasynch:licznik1|count[2]      ; data1[2]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.459      ; 1.139      ;
; -0.180 ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.071     ; 1.111      ;
; -0.142 ; licznikasynch:licznik2|count[2]      ; data2[2]                             ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 1.176      ; 1.810      ;
; -0.131 ; licznikasynch:licznik1|count[17]     ; data1[17]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.672      ; 1.295      ;
; -0.087 ; licznikasynch:licznik2|count[29]     ; data2[29]                            ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 1.172      ; 1.751      ;
; -0.082 ; licznikasynch:licznik1|count[1]      ; data1[1]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.459      ; 1.033      ;
; -0.076 ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.071     ; 1.007      ;
; -0.051 ; licznikasynch:licznik2|count[5]      ; data2[5]                             ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 1.176      ; 1.719      ;
; -0.049 ; licznikasynch:licznik1|count[4]      ; data1[4]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.459      ; 1.000      ;
; -0.019 ; licznikasynch:licznik1|count[16]     ; data1[16]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.670      ; 1.181      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:clkdivider3|temporal'                                                                                                                                                                           ;
+--------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.200 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[18]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.911      ; 0.916      ;
; -1.200 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[26]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.911      ; 0.916      ;
; -1.198 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[24]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.911      ; 0.918      ;
; -1.196 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.911      ; 0.920      ;
; -1.160 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[27]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 0.955      ;
; -1.134 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 0.981      ;
; -1.131 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 0.984      ;
; -1.025 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.911      ; 1.091      ;
; -1.024 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.911      ; 1.092      ;
; -1.014 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.912      ; 1.103      ;
; -0.982 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[29]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.908      ; 1.131      ;
; -0.966 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 1.149      ;
; -0.916 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[30]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.909      ; 1.198      ;
; -0.890 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[20]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.909      ; 1.224      ;
; -0.890 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[31]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.909      ; 1.224      ;
; -0.730 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[5]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 1.385      ;
; -0.729 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[3]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 1.386      ;
; -0.726 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[2]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 1.389      ;
; -0.720 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[15]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.908      ; 1.393      ;
; -0.719 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[8]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.908      ; 1.394      ;
; -0.662 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 1.453      ;
; -0.640 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 1.475      ;
; -0.590 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[1]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 1.525      ;
; -0.590 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[4]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 1.525      ;
; -0.559 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[9]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 1.556      ;
; -0.536 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[25]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.910      ; 1.579      ;
; -0.504 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[28]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.909      ; 1.610      ;
; -0.486 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[6]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.909      ; 1.628      ;
; -0.486 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[21]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.909      ; 1.628      ;
; -0.485 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[22]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.909      ; 1.629      ;
; -0.478 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[7]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.908      ; 1.635      ;
; -0.206 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[0]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.908      ; 1.907      ;
; 0.390  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[12]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[12]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.084      ; 0.669      ;
; 0.390  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[14]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[14]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.084      ; 0.669      ;
; 0.390  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[15]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[15]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.084      ; 0.669      ;
; 0.390  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[13]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[13]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.084      ; 0.669      ;
; 0.390  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[16]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[16]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.084      ; 0.669      ;
; 0.401  ; displaymultipl:disp2|temp[2]                          ; displaymultipl:disp2|temp[2]                          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; displaymultipl:disp2|temp[1]                          ; displaymultipl:disp2|temp[1]                          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.072      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[1] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[1] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[0] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[0] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[2] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[2] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[3] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[3] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[4] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[4] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[5] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[5] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[0]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[0]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[1]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[1]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[3]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[3]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[2]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[2]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[4]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[4]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[6]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[6]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[5]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[5]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[7]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[7]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[8]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[8]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[11]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[11]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[10]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[10]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[9]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[9]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[18]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[18]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[17]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[17]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[19]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[19]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[20]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[20]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[22]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[22]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[23]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[23]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[21]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[21]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[24]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[24]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[26]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[26]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[25]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[25]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[27]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[27]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[28]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[28]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[30]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[30]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[29]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[29]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.405  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[31]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[31]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.669      ;
; 0.417  ; displaymultipl:disp2|temp[0]                          ; displaymultipl:disp2|temp[0]                          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.072      ; 0.684      ;
; 0.582  ; data2[17]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.259      ; 1.056      ;
; 0.582  ; displaymultipl:disp2|binary_bcd:bcd1|state.start      ; displaymultipl:disp2|binary_bcd:bcd1|state.shift      ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.846      ;
; 0.587  ; data1[31]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[31]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.261      ; 1.063      ;
; 0.588  ; data2[23]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.262      ; 1.065      ;
; 0.605  ; data2[16]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.262      ; 1.082      ;
; 0.610  ; data1[12]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.259      ; 1.084      ;
; 0.625  ; data2[19]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.260      ; 1.100      ;
; 0.634  ; data1[23]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.260      ; 1.109      ;
; 0.636  ; data2[10]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.259      ; 1.110      ;
; 0.637  ; data1[19]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.260      ; 1.112      ;
; 0.638  ; data2[13]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.259      ; 1.112      ;
; 0.638  ; data1[24]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[24]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.260      ; 1.113      ;
; 0.638  ; data1[17]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.259      ; 1.112      ;
; 0.640  ; data1[18]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[18]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.260      ; 1.115      ;
; 0.642  ; data2[27]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[27]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.259      ; 1.116      ;
; 0.642  ; data1[10]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.259      ; 1.116      ;
; 0.645  ; data1[16]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.260      ; 1.120      ;
; 0.646  ; data2[11]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.259      ; 1.120      ;
; 0.646  ; data2[14]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.259      ; 1.120      ;
; 0.648  ; data1[26]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[26]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.260      ; 1.123      ;
; 0.649  ; displaymultipl:disp2|binary_bcd:bcd1|binary[1]        ; displaymultipl:disp2|binary_bcd:bcd1|binary[2]        ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.913      ;
; 0.649  ; displaymultipl:disp2|binary_bcd:bcd1|binary[4]        ; displaymultipl:disp2|binary_bcd:bcd1|binary[5]        ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.913      ;
; 0.649  ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.913      ;
; 0.649  ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.913      ;
; 0.650  ; displaymultipl:disp2|binary_bcd:bcd1|binary[2]        ; displaymultipl:disp2|binary_bcd:bcd1|binary[3]        ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.914      ;
; 0.650  ; displaymultipl:disp2|binary_bcd:bcd1|binary[3]        ; displaymultipl:disp2|binary_bcd:bcd1|binary[4]        ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.914      ;
; 0.650  ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.069      ; 0.914      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:clkdivider2|temporal'                                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.427 ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.870      ; 2.898      ;
; -0.116 ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.870      ; 2.709      ;
; 0.226  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s3             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.881      ; 3.562      ;
; 0.233  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.881      ; 3.569      ;
; 0.255  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|wesel                     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.879      ; 3.589      ;
; 0.256  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2g            ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.881      ; 3.592      ;
; 0.271  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2p            ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.881      ; 3.607      ;
; 0.308  ; uart:uart1|datauartrx1[4]~17         ; uart:uart1|datauartrx1[4]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.618      ; 0.641      ;
; 0.329  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s1             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.881      ; 3.665      ;
; 0.397  ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.092      ; 0.684      ;
; 0.401  ; uart:uart1|next_state.s4             ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:uart1|next_state.s5             ; uart:uart1|next_state.s5             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:uart1|next_state.s6             ; uart:uart1|next_state.s6             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:uart1|txload                    ; uart:uart1|txload                    ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart:uart1|wesel                     ; uart:uart1|wesel                     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; uart:uart1|next_state.s2p            ; uart:uart1|next_state.s2p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; uart:uart1|uart_reset                ; uart:uart1|uart_reset                ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 0.669      ;
; 0.416  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 0.684      ;
; 0.430  ; uart:uart1|confgate                  ; uart:uart1|confgate                  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; uart:uart1|conf                      ; uart:uart1|conf                      ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.044      ; 0.669      ;
; 0.491  ; uart:uart1|next_state.s5p            ; uart:uart1|next_state.s6             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 0.759      ;
; 0.498  ; uart:uart1|next_state.s2             ; uart:uart1|next_state.s2p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 0.765      ;
; 0.501  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|confgate                  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.576      ; 2.532      ;
; 0.503  ; uart:uart1|next_state.s2             ; uart:uart1|next_state.s2g            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 0.770      ;
; 0.507  ; uart:uart1|datauartrx1[2]~25         ; uart:uart1|datauartrx1[2]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.425      ; 0.647      ;
; 0.601  ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 0.868      ;
; 0.602  ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 0.869      ;
; 0.602  ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 0.869      ;
; 0.623  ; uart:uart1|datauartrx1[6]~9          ; uart:uart1|datauartrx1[6]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.461      ; 0.799      ;
; 0.626  ; uart:uart1|next_state.s5             ; uart:uart1|next_state.s5p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 0.894      ;
; 0.637  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|gatesel[0]                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.533      ; 2.625      ;
; 0.646  ; uart:uart1|datauartrx1[5]~13         ; uart:uart1|datauartrx1[5]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.461      ; 0.822      ;
; 0.676  ; clock_divider:clkdivider3|counter[1] ; clock_divider:clkdivider3|counter[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.092      ; 0.963      ;
; 0.695  ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.092      ; 0.982      ;
; 0.697  ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.071      ; 0.963      ;
; 0.705  ; sw0a                                 ; uart:uart1|datauarttx[0]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.626      ; 2.036      ;
; 0.718  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|wesel                     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.879      ; 3.552      ;
; 0.721  ; sw0a                                 ; uart:uart1|datauarttx[6]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.627      ; 2.053      ;
; 0.728  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.881      ; 3.564      ;
; 0.732  ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 0.999      ;
; 0.732  ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 0.999      ;
; 0.733  ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.000      ;
; 0.738  ; sw0a                                 ; uart:uart1|datauarttx[5]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.626      ; 2.069      ;
; 0.741  ; sw0a                                 ; uart:uart1|datauarttx[7]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.626      ; 2.072      ;
; 0.749  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s3             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.881      ; 3.585      ;
; 0.751  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2g            ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.881      ; 3.587      ;
; 0.751  ; sw0a                                 ; uart:uart1|datauarttx[2]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.626      ; 2.082      ;
; 0.765  ; uart:uart1|next_state.s2             ; uart:uart1|next_state.s3             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.032      ;
; 0.766  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2p            ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.881      ; 3.602      ;
; 0.777  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|conf                      ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.576      ; 2.808      ;
; 0.778  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s1             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.881      ; 3.614      ;
; 0.794  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|gatesel[1]                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.533      ; 2.782      ;
; 0.806  ; sw0a                                 ; uart:uart1|datauarttx[3]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.627      ; 2.138      ;
; 0.822  ; uart:uart1|next_state.s4             ; uart:uart1|next_state.s4p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.543      ; 1.560      ;
; 0.822  ; uart:uart1|next_state.s2p            ; uart:uart1|next_state.s1             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.089      ;
; 0.835  ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.575      ; 1.605      ;
; 0.850  ; uart:uart1|datauartrx1[7]~5          ; uart:uart1|datauartrx1[7]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.462      ; 1.027      ;
; 0.854  ; sw0a                                 ; uart:uart1|datauarttx[4]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.627      ; 2.186      ;
; 0.860  ; uart:uart1|datauartrx1[0]~1          ; uart:uart1|datauartrx1[0]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.425      ; 1.000      ;
; 0.899  ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.166      ;
; 0.910  ; uart:uart1|datauartrx1[1]~29         ; uart:uart1|datauartrx1[1]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.425      ; 1.050      ;
; 0.912  ; uart:uart1|next_state.s1             ; uart:uart1|next_state.s2             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.179      ;
; 0.925  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|confgate                  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.576      ; 2.456      ;
; 0.947  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s5p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.215      ;
; 0.948  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.216      ;
; 0.972  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.240      ;
; 0.972  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.240      ;
; 0.975  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.243      ;
; 0.976  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.244      ;
; 0.977  ; sw0a                                 ; uart:uart1|datauarttx[1]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.627      ; 2.309      ;
; 0.993  ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider3|counter[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.092      ; 1.280      ;
; 0.997  ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.575      ; 1.767      ;
; 1.054  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.322      ;
; 1.054  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.322      ;
; 1.055  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.323      ;
; 1.056  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.324      ;
; 1.058  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.326      ;
; 1.060  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.328      ;
; 1.061  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.329      ;
; 1.063  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.331      ;
; 1.065  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s4p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.543      ; 1.803      ;
; 1.075  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|next_state.s5p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.343      ;
; 1.078  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.346      ;
; 1.079  ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.071      ; 1.345      ;
; 1.092  ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.359      ;
; 1.096  ; uart:uart1|next_state.s3             ; uart:uart1|next_state.s3             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.363      ;
; 1.097  ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.092      ; 1.384      ;
; 1.100  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.368      ;
; 1.103  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.371      ;
; 1.104  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.372      ;
; 1.132  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|gatesel[0]                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.533      ; 2.620      ;
; 1.136  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|count[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.403      ;
; 1.154  ; uart:uart1|next_state.s3p            ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.076      ; 1.425      ;
; 1.157  ; uart:uart1|next_state.s2p            ; uart:uart1|wesel                     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.070      ; 1.422      ;
; 1.193  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|next_state.s4p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.543      ; 1.931      ;
; 1.202  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s5             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.073      ; 1.470      ;
; 1.203  ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.071      ; 1.469      ;
; 1.215  ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; -0.412     ; 0.998      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:clkdivider4|temporal'                                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.185 ; microswitch:switch1|wy               ; microswitch:switch1|wy               ; microswitch:switch1|wy             ; clock_divider:clkdivider4|temporal ; 0.000        ; 2.458      ; 2.718      ;
; -0.173 ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 2.465      ; 2.747      ;
; -0.040 ; microswitch:switch2|wy               ; microswitch:switch2|wy               ; microswitch:switch2|wy             ; clock_divider:clkdivider4|temporal ; 0.000        ; 2.465      ; 2.870      ;
; 0.112  ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 2.465      ; 2.532      ;
; 0.143  ; microswitch:switch1|wy               ; microswitch:switch1|wy               ; microswitch:switch1|wy             ; clock_divider:clkdivider4|temporal ; -0.500       ; 2.458      ; 2.546      ;
; 0.367  ; microswitch:switch2|wy               ; microswitch:switch2|wy               ; microswitch:switch2|wy             ; clock_divider:clkdivider4|temporal ; -0.500       ; 2.465      ; 2.777      ;
; 0.403  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.669      ;
; 0.403  ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.669      ;
; 0.418  ; microswitch:switch2|counter[1]       ; microswitch:switch2|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; microswitch:switch2|counter[0]       ; microswitch:switch2|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; microswitch:switch1|counter[1]       ; microswitch:switch1|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; microswitch:switch1|counter[0]       ; microswitch:switch1|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.684      ;
; 0.479  ; microswitch:switch2|counter[0]       ; microswitch:switch2|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.745      ;
; 0.480  ; microswitch:switch1|counter[0]       ; microswitch:switch1|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.746      ;
; 0.621  ; licznikasynch:licznik2|count[6]      ; data2[6]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.092      ;
; 0.624  ; licznikasynch:licznik2|count[25]     ; data2[25]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.095      ;
; 0.634  ; licznikasynch:licznik2|count[4]      ; data2[4]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.105      ;
; 0.643  ; licznikasynch:licznik2|count[12]     ; data2[12]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.114      ;
; 0.646  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.912      ;
; 0.648  ; licznikasynch:licznik2|count[13]     ; data2[13]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.119      ;
; 0.649  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.915      ;
; 0.655  ; licznikasynch:licznik2|count[9]      ; data2[9]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.126      ;
; 0.659  ; licznikasynch:licznik2|count[3]      ; data2[3]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.130      ;
; 0.663  ; microswitch:switch2|counter[1]       ; microswitch:switch2|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.929      ;
; 0.666  ; licznikasynch:licznik2|count[7]      ; data2[7]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.137      ;
; 0.674  ; licznikasynch:licznik2|count[8]      ; data2[8]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.145      ;
; 0.677  ; licznikasynch:licznik2|count[11]     ; data2[11]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.148      ;
; 0.723  ; licznikasynch:licznik2|count[28]     ; data2[28]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.745      ; 1.193      ;
; 0.724  ; licznikasynch:licznik2|count[18]     ; data2[18]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.745      ; 1.194      ;
; 0.727  ; microswitch:switch1|counter[1]       ; microswitch:switch1|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 0.993      ;
; 0.728  ; licznikasynch:licznik2|count[26]     ; data2[26]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.745      ; 1.198      ;
; 0.731  ; licznikasynch:licznik2|count[20]     ; data2[20]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.745      ; 1.201      ;
; 0.731  ; licznikasynch:licznik2|count[31]     ; data2[31]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.743      ; 1.199      ;
; 0.733  ; licznikasynch:licznik2|count[24]     ; data2[24]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.745      ; 1.203      ;
; 0.742  ; licznikasynch:licznik2|count[30]     ; data2[30]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.743      ; 1.210      ;
; 0.744  ; licznikasynch:licznik2|count[23]     ; data2[23]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.744      ; 1.213      ;
; 0.745  ; licznikasynch:licznik2|count[16]     ; data2[16]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.744      ; 1.214      ;
; 0.766  ; licznikasynch:licznik2|count[21]     ; data2[21]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.743      ; 1.234      ;
; 0.795  ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 1.061      ;
; 0.799  ; licznikasynch:licznik2|count[27]     ; data2[27]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.270      ;
; 0.800  ; licznikasynch:licznik2|count[1]      ; data2[1]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.271      ;
; 0.804  ; licznikasynch:licznik2|count[10]     ; data2[10]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.275      ;
; 0.807  ; licznikasynch:licznik2|count[14]     ; data2[14]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.278      ;
; 0.842  ; licznikasynch:licznik2|count[0]      ; data2[0]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.744      ; 1.311      ;
; 0.893  ; licznikasynch:licznik2|count[22]     ; data2[22]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.745      ; 1.363      ;
; 0.898  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 1.164      ;
; 0.898  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 1.164      ;
; 0.905  ; licznikasynch:licznik2|count[15]     ; data2[15]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.744      ; 1.374      ;
; 0.909  ; licznikasynch:licznik1|count[23]     ; data1[23]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.266      ; 0.900      ;
; 0.925  ; licznikasynch:licznik1|count[26]     ; data1[26]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.266      ; 0.916      ;
; 0.933  ; licznikasynch:licznik2|count[17]     ; data2[17]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.748      ; 1.406      ;
; 0.957  ; licznikasynch:licznik2|count[19]     ; data2[19]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.746      ; 1.428      ;
; 0.975  ; licznikasynch:licznik2|count[5]      ; data2[5]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.747      ; 1.447      ;
; 1.021  ; microswitch:switch2|counter[0]       ; microswitch:switch2|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 1.287      ;
; 1.024  ; microswitch:switch1|counter[0]       ; microswitch:switch1|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 1.290      ;
; 1.026  ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 1.292      ;
; 1.062  ; licznikasynch:licznik2|count[29]     ; data2[29]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.743      ; 1.530      ;
; 1.066  ; licznikasynch:licznik1|count[19]     ; data1[19]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.266      ; 1.057      ;
; 1.067  ; licznikasynch:licznik1|count[18]     ; data1[18]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.266      ; 1.058      ;
; 1.071  ; licznikasynch:licznik1|count[24]     ; data1[24]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.266      ; 1.062      ;
; 1.086  ; licznikasynch:licznik1|count[16]     ; data1[16]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.266      ; 1.077      ;
; 1.104  ; licznikasynch:licznik1|count[4]      ; data1[4]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.063      ; 0.892      ;
; 1.104  ; licznikasynch:licznik2|count[2]      ; data2[2]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.747      ; 1.576      ;
; 1.117  ; licznikasynch:licznik1|count[17]     ; data1[17]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.268      ; 1.110      ;
; 1.125  ; licznikasynch:licznik1|count[1]      ; data1[1]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.063      ; 0.913      ;
; 1.167  ; microswitch:switch1|counter[1]       ; microswitch:switch1|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 1.433      ;
; 1.172  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 1.438      ;
; 1.181  ; microswitch:switch2|counter[1]       ; microswitch:switch2|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 1.447      ;
; 1.243  ; licznikasynch:licznik1|count[21]     ; data1[21]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.265      ; 1.233      ;
; 1.248  ; licznikasynch:licznik1|count[30]     ; data1[30]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.263      ; 1.236      ;
; 1.253  ; licznikasynch:licznik1|count[28]     ; data1[28]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.262      ; 1.240      ;
; 1.268  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.071      ; 1.534      ;
; 1.268  ; licznikasynch:licznik1|count[3]      ; data1[3]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.063      ; 1.056      ;
; 1.269  ; licznikasynch:licznik1|count[2]      ; data1[2]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.063      ; 1.057      ;
; 1.327  ; licznikasynch:licznik1|count[5]      ; data1[5]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.063      ; 1.115      ;
; 1.336  ; licznikasynch:licznik1|count[27]     ; data1[27]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.266      ; 1.327      ;
; 1.341  ; licznikasynch:licznik1|count[9]      ; data1[9]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.064      ; 1.130      ;
; 1.379  ; licznikasynch:licznik1|count[22]     ; data1[22]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.265      ; 1.369      ;
; 1.383  ; licznikasynch:licznik1|count[20]     ; data1[20]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.265      ; 1.373      ;
; 1.384  ; licznikasynch:licznik1|count[25]     ; data1[25]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.263      ; 1.372      ;
; 1.392  ; licznikasynch:licznik1|count[12]     ; data1[12]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.062      ; 1.179      ;
; 1.409  ; licznikasynch:licznik1|count[11]     ; data1[11]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.062      ; 1.196      ;
; 1.409  ; licznikasynch:licznik1|count[31]     ; data1[31]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.263      ; 1.397      ;
; 1.418  ; licznikasynch:licznik1|count[13]     ; data1[13]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.062      ; 1.205      ;
; 1.430  ; licznikasynch:licznik1|count[10]     ; data1[10]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.062      ; 1.217      ;
; 1.450  ; licznikasynch:licznik1|count[29]     ; data1[29]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.263      ; 1.438      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data1[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[20]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[26]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[28]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[1]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[3]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
; 1.583  ; uart:uart1|datardy~reg0              ; data2[4]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.300      ; 1.598      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:clkdivider5|temporal'                                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.078 ; licznikasynch:licznik2|count[6]      ; data2[6]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.092      ;
; -0.075 ; licznikasynch:licznik2|count[25]     ; data2[25]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.095      ;
; -0.065 ; licznikasynch:licznik2|count[4]      ; data2[4]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.105      ;
; -0.056 ; licznikasynch:licznik2|count[12]     ; data2[12]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.114      ;
; -0.051 ; licznikasynch:licznik2|count[13]     ; data2[13]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.119      ;
; -0.044 ; licznikasynch:licznik2|count[9]      ; data2[9]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.126      ;
; -0.040 ; licznikasynch:licznik2|count[3]      ; data2[3]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.130      ;
; -0.033 ; licznikasynch:licznik2|count[7]      ; data2[7]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.137      ;
; -0.025 ; licznikasynch:licznik2|count[8]      ; data2[8]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.145      ;
; -0.022 ; licznikasynch:licznik2|count[11]     ; data2[11]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.148      ;
; 0.024  ; licznikasynch:licznik2|count[28]     ; data2[28]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.444      ; 1.193      ;
; 0.025  ; licznikasynch:licznik2|count[18]     ; data2[18]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.444      ; 1.194      ;
; 0.029  ; licznikasynch:licznik2|count[26]     ; data2[26]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.444      ; 1.198      ;
; 0.032  ; licznikasynch:licznik2|count[20]     ; data2[20]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.444      ; 1.201      ;
; 0.032  ; licznikasynch:licznik2|count[31]     ; data2[31]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.442      ; 1.199      ;
; 0.034  ; licznikasynch:licznik2|count[24]     ; data2[24]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.444      ; 1.203      ;
; 0.043  ; licznikasynch:licznik2|count[30]     ; data2[30]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.442      ; 1.210      ;
; 0.045  ; licznikasynch:licznik2|count[23]     ; data2[23]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.443      ; 1.213      ;
; 0.046  ; licznikasynch:licznik2|count[16]     ; data2[16]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.443      ; 1.214      ;
; 0.067  ; licznikasynch:licznik2|count[21]     ; data2[21]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.442      ; 1.234      ;
; 0.100  ; licznikasynch:licznik2|count[27]     ; data2[27]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.270      ;
; 0.101  ; licznikasynch:licznik2|count[1]      ; data2[1]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.271      ;
; 0.105  ; licznikasynch:licznik2|count[10]     ; data2[10]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.275      ;
; 0.108  ; licznikasynch:licznik2|count[14]     ; data2[14]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.278      ;
; 0.143  ; licznikasynch:licznik2|count[0]      ; data2[0]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.443      ; 1.311      ;
; 0.194  ; licznikasynch:licznik2|count[22]     ; data2[22]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.444      ; 1.363      ;
; 0.206  ; licznikasynch:licznik2|count[15]     ; data2[15]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.443      ; 1.374      ;
; 0.210  ; licznikasynch:licznik1|count[23]     ; data1[23]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.965      ; 0.900      ;
; 0.226  ; licznikasynch:licznik1|count[26]     ; data1[26]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.965      ; 0.916      ;
; 0.234  ; licznikasynch:licznik2|count[17]     ; data2[17]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.447      ; 1.406      ;
; 0.258  ; licznikasynch:licznik2|count[19]     ; data2[19]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.445      ; 1.428      ;
; 0.276  ; licznikasynch:licznik2|count[5]      ; data2[5]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.446      ; 1.447      ;
; 0.363  ; licznikasynch:licznik2|count[29]     ; data2[29]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.442      ; 1.530      ;
; 0.367  ; licznikasynch:licznik1|count[19]     ; data1[19]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.965      ; 1.057      ;
; 0.368  ; licznikasynch:licznik1|count[18]     ; data1[18]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.965      ; 1.058      ;
; 0.372  ; licznikasynch:licznik1|count[24]     ; data1[24]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.965      ; 1.062      ;
; 0.387  ; licznikasynch:licznik1|count[16]     ; data1[16]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.965      ; 1.077      ;
; 0.403  ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.071      ; 0.669      ;
; 0.403  ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.071      ; 0.669      ;
; 0.405  ; licznikasynch:licznik1|count[4]      ; data1[4]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.762      ; 0.892      ;
; 0.405  ; licznikasynch:licznik2|count[2]      ; data2[2]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 1.446      ; 1.576      ;
; 0.418  ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.071      ; 0.684      ;
; 0.418  ; licznikasynch:licznik1|count[17]     ; data1[17]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.967      ; 1.110      ;
; 0.426  ; licznikasynch:licznik1|count[1]      ; data1[1]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.762      ; 0.913      ;
; 0.430  ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.044      ; 0.669      ;
; 0.457  ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.071      ; 0.723      ;
; 0.467  ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.071      ; 0.733      ;
; 0.544  ; licznikasynch:licznik1|count[21]     ; data1[21]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.964      ; 1.233      ;
; 0.549  ; licznikasynch:licznik1|count[30]     ; data1[30]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.962      ; 1.236      ;
; 0.554  ; licznikasynch:licznik1|count[28]     ; data1[28]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.961      ; 1.240      ;
; 0.569  ; licznikasynch:licznik1|count[3]      ; data1[3]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.762      ; 1.056      ;
; 0.570  ; licznikasynch:licznik1|count[2]      ; data1[2]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.762      ; 1.057      ;
; 0.628  ; licznikasynch:licznik1|count[5]      ; data1[5]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.762      ; 1.115      ;
; 0.636  ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.071      ; 0.902      ;
; 0.637  ; licznikasynch:licznik1|count[27]     ; data1[27]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.965      ; 1.327      ;
; 0.642  ; licznikasynch:licznik1|count[9]      ; data1[9]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.763      ; 1.130      ;
; 0.680  ; licznikasynch:licznik1|count[22]     ; data1[22]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.964      ; 1.369      ;
; 0.684  ; licznikasynch:licznik1|count[20]     ; data1[20]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.964      ; 1.373      ;
; 0.685  ; licznikasynch:licznik1|count[25]     ; data1[25]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.962      ; 1.372      ;
; 0.693  ; licznikasynch:licznik1|count[12]     ; data1[12]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.761      ; 1.179      ;
; 0.708  ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.071      ; 0.974      ;
; 0.710  ; licznikasynch:licznik1|count[11]     ; data1[11]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.761      ; 1.196      ;
; 0.710  ; licznikasynch:licznik1|count[31]     ; data1[31]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.962      ; 1.397      ;
; 0.719  ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.071      ; 0.985      ;
; 0.719  ; licznikasynch:licznik1|count[13]     ; data1[13]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.761      ; 1.205      ;
; 0.731  ; licznikasynch:licznik1|count[10]     ; data1[10]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.761      ; 1.217      ;
; 0.751  ; licznikasynch:licznik1|count[29]     ; data1[29]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.962      ; 1.438      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data1[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[20]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[26]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[28]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[1]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[3]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[4]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.884  ; uart:uart1|datardy~reg0              ; data2[7]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.999      ; 1.598      ;
; 0.888  ; licznikasynch:licznik1|count[14]     ; data1[14]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.761      ; 1.374      ;
; 0.914  ; licznikasynch:licznik1|count[6]      ; data1[6]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.759      ; 1.398      ;
; 0.929  ; licznikasynch:licznik1|count[7]      ; data1[7]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.759      ; 1.413      ;
; 0.939  ; licznikasynch:licznik1|count[15]     ; data1[15]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.759      ; 1.423      ;
; 0.940  ; licznikasynch:licznik1|count[8]      ; data1[8]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.759      ; 1.424      ;
; 0.984  ; licznikasynch:licznik1|count[0]      ; data1[0]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.758      ; 1.467      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data1[25]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data1[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data2[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data1[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data2[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data1[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data2[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data2[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data1[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data1[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data2[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
; 1.016  ; uart:uart1|datardy~reg0              ; data1[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.728      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                   ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.062 ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal ; clk         ; 0.000        ; 2.389      ; 2.792      ;
; 0.006  ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal ; clk         ; 0.000        ; 2.373      ; 2.844      ;
; 0.022  ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal ; clk         ; 0.000        ; 2.374      ; 2.861      ;
; 0.249  ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal ; clk         ; -0.500       ; 2.389      ; 2.603      ;
; 0.335  ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal ; clk         ; -0.500       ; 2.374      ; 2.674      ;
; 0.371  ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal ; clk         ; -0.500       ; 2.373      ; 2.709      ;
; 0.691  ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691  ; clock_divider:clkdivider1|counter[1]  ; clock_divider:clkdivider1|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691  ; clock_divider:clkdivider1|counter[3]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692  ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|counter[12] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692  ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[14] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692  ; clock_divider:clkdivider1|counter[5]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693  ; clock_divider:clkdivider4|counter[4]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694  ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.696  ; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.697  ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.698  ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.705  ; clock_divider:clkdivider2|counter[9]  ; clock_divider:clkdivider2|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; clock_divider:clkdivider2|counter[3]  ; clock_divider:clkdivider2|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706  ; clock_divider:clkdivider4|counter[16] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.708  ; clock_divider:clkdivider2|counter[7]  ; clock_divider:clkdivider2|counter[7]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708  ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709  ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709  ; clock_divider:clkdivider4|counter[20] ; clock_divider:clkdivider4|counter[20] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710  ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711  ; clock_divider:clkdivider2|counter[6]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712  ; clock_divider:clkdivider4|counter[19] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.717  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.756  ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider2|counter[0]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.024      ;
; 0.875  ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.143      ;
; 0.923  ; clock_divider:clkdivider4|counter[20] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.539      ; 1.657      ;
; 0.936  ; clock_divider:clkdivider4|counter[19] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.539      ; 1.670      ;
; 0.983  ; clock_divider:clkdivider1|counter[6]  ; clock_divider:clkdivider1|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.251      ;
; 1.012  ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.013  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.014  ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.015  ; clock_divider:clkdivider1|counter[1]  ; clock_divider:clkdivider1|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.015  ; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016  ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[14] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.016  ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.016  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.017  ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.017  ; clock_divider:clkdivider1|counter[4]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.018  ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.020  ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.288      ;
; 1.028  ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[12] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028  ; clock_divider:clkdivider2|counter[2]  ; clock_divider:clkdivider2|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028  ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029  ; clock_divider:clkdivider2|counter[8]  ; clock_divider:clkdivider2|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029  ; clock_divider:clkdivider2|counter[6]  ; clock_divider:clkdivider2|counter[7]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.031  ; clock_divider:clkdivider4|counter[19] ; clock_divider:clkdivider4|counter[20] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031  ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032  ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032  ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.043  ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.311      ;
; 1.043  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.310      ;
; 1.044  ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.055  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.539      ; 1.789      ;
; 1.058  ; clock_divider:clkdivider4|counter[21] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.091      ; 1.344      ;
; 1.063  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[0]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.331      ;
; 1.065  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[18] ; clk                                ; clk         ; 0.000        ; 0.539      ; 1.799      ;
; 1.066  ; clock_divider:clkdivider1|counter[6]  ; clock_divider:clkdivider1|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.334      ;
; 1.073  ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.341      ;
; 1.074  ; clock_divider:clkdivider2|counter[8]  ; clock_divider:clkdivider2|counter[8]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.074  ; clock_divider:clkdivider2|counter[1]  ; clock_divider:clkdivider2|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.342      ;
; 1.075  ; clock_divider:clkdivider2|counter[10] ; clock_divider:clkdivider2|counter[10] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.343      ;
; 1.078  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[17] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.345      ;
; 1.100  ; clock_divider:clkdivider1|counter[4]  ; clock_divider:clkdivider1|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.368      ;
; 1.110  ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.377      ;
; 1.110  ; clock_divider:clkdivider1|counter[3]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.378      ;
; 1.112  ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|counter[14] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.379      ;
; 1.112  ; clock_divider:clkdivider1|counter[1]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.380      ;
; 1.114  ; clock_divider:clkdivider4|counter[4]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.382      ;
; 1.115  ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.383      ;
; 1.121  ; clock_divider:clkdivider2|counter[3]  ; clock_divider:clkdivider2|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.122  ; clock_divider:clkdivider2|counter[1]  ; clock_divider:clkdivider2|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.390      ;
; 1.127  ; clock_divider:clkdivider2|counter[7]  ; clock_divider:clkdivider2|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127  ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|counter[7]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.135  ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.403      ;
; 1.135  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.403      ;
; 1.137  ; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.405      ;
; 1.138  ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.405      ;
; 1.138  ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.405      ;
; 1.138  ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.138  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.139  ; clock_divider:clkdivider1|counter[5]  ; clock_divider:clkdivider1|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.407      ;
; 1.142  ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.410      ;
; 1.149  ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[12] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149  ; clock_divider:clkdivider2|counter[3]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149  ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.150  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[20] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150  ; clock_divider:clkdivider4|counter[16] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150  ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[14] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150  ; clock_divider:clkdivider2|counter[2]  ; clock_divider:clkdivider2|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.150  ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|counter[7]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.151  ; clock_divider:clkdivider2|counter[6]  ; clock_divider:clkdivider2|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.154  ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.154  ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.072      ; 1.421      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:clkdivider1|temporal'                                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.403 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 0.684      ;
; 0.607 ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.072      ; 0.874      ;
; 0.612 ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.072      ; 0.879      ;
; 0.628 ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 0.894      ;
; 0.642 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.072      ; 0.909      ;
; 0.707 ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.072      ; 0.974      ;
; 0.728 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 0.994      ;
; 0.731 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 0.997      ;
; 0.735 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.001      ;
; 0.736 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.002      ;
; 0.737 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.003      ;
; 0.799 ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.065      ;
; 0.874 ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.072      ; 1.141      ;
; 0.892 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.158      ;
; 0.900 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.166      ;
; 0.915 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.072      ; 1.182      ;
; 0.917 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.183      ;
; 0.919 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.072      ; 1.186      ;
; 1.015 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.281      ;
; 1.015 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.281      ;
; 1.017 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.283      ;
; 1.021 ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.072      ; 1.288      ;
; 1.023 ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.289      ;
; 1.044 ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.310      ;
; 1.062 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.328      ;
; 1.067 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.333      ;
; 1.069 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.335      ;
; 1.071 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.337      ;
; 1.115 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.381      ;
; 1.183 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.449      ;
; 1.196 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.462      ;
; 1.203 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.469      ;
; 1.205 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.471      ;
; 1.206 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.472      ;
; 1.206 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.472      ;
; 1.207 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.473      ;
; 1.218 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.484      ;
; 1.231 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.497      ;
; 1.239 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.505      ;
; 1.243 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.509      ;
; 1.252 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.518      ;
; 1.270 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.536      ;
; 1.311 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.577      ;
; 1.314 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.580      ;
; 1.314 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.580      ;
; 1.319 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.585      ;
; 1.429 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.695      ;
; 1.432 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.698      ;
; 1.432 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.698      ;
; 1.500 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.766      ;
; 1.576 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.842      ;
; 1.576 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.842      ;
; 1.586 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.852      ;
; 1.589 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.855      ;
; 1.589 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.855      ;
; 1.606 ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 1.872      ;
; 1.750 ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.431      ;
; 1.750 ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.431      ;
; 2.030 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.296      ;
; 2.030 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.296      ;
; 2.030 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.296      ;
; 2.030 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.296      ;
; 2.030 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.296      ;
; 2.214 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.480      ;
; 2.214 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.480      ;
; 2.214 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.480      ;
; 2.214 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.480      ;
; 2.214 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.480      ;
; 2.379 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.645      ;
; 2.379 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.645      ;
; 2.379 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.645      ;
; 2.379 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.645      ;
; 2.379 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.645      ;
; 2.430 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.696      ;
; 2.430 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.696      ;
; 2.430 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.696      ;
; 2.430 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.696      ;
; 2.430 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.696      ;
; 2.430 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.696      ;
; 2.430 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.696      ;
; 2.430 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.696      ;
; 2.430 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.696      ;
; 2.430 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.696      ;
; 2.576 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.842      ;
; 2.576 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.842      ;
; 2.576 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.842      ;
; 2.576 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.842      ;
; 2.576 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 2.842      ;
; 2.741 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 3.007      ;
; 2.741 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 3.007      ;
; 2.741 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 3.007      ;
; 2.741 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 3.007      ;
; 2.741 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 3.007      ;
; 2.792 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 3.058      ;
; 2.792 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 3.058      ;
; 2.792 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.071      ; 3.058      ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'we2'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.417 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[0]  ; we2          ; we2         ; 0.000        ; 0.072      ; 0.684      ;
; 0.706 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[6]  ; we2          ; we2         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; licznikasynch:licznik2|count[22] ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[2]  ; we2          ; we2         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[3]  ; we2          ; we2         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[5]  ; we2          ; we2         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; licznikasynch:licznik2|count[13] ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; licznikasynch:licznik2|count[15] ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; licznikasynch:licznik2|count[16] ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[4]  ; we2          ; we2         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[10] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[11] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[12] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; licznikasynch:licznik2|count[18] ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; licznikasynch:licznik2|count[19] ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; licznikasynch:licznik2|count[21] ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; licznikasynch:licznik2|count[29] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[8]  ; we2          ; we2         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; licznikasynch:licznik2|count[20] ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; licznikasynch:licznik2|count[26] ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; licznikasynch:licznik2|count[27] ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; licznikasynch:licznik2|count[28] ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; licznikasynch:licznik2|count[30] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; licznikasynch:licznik2|count[17] ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; licznikasynch:licznik2|count[24] ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; licznikasynch:licznik2|count[31] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[7]  ; we2          ; we2         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; licznikasynch:licznik2|count[23] ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; licznikasynch:licznik2|count[25] ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 0.000        ; 0.072      ; 0.979      ;
; 0.729 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[1]  ; we2          ; we2         ; 0.000        ; 0.072      ; 0.996      ;
; 1.025 ; licznikasynch:licznik2|count[15] ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[6]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.293      ;
; 1.026 ; licznikasynch:licznik2|count[13] ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.293      ;
; 1.026 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[4]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[2]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; licznikasynch:licznik2|count[21] ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[12] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; licznikasynch:licznik2|count[19] ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; licznikasynch:licznik2|count[29] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; licznikasynch:licznik2|count[17] ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[7]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; licznikasynch:licznik2|count[22] ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; licznikasynch:licznik2|count[27] ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[10] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[8]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; licznikasynch:licznik2|count[25] ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[3]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; licznikasynch:licznik2|count[16] ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; licznikasynch:licznik2|count[23] ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[5]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[11] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; licznikasynch:licznik2|count[18] ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; licznikasynch:licznik2|count[20] ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; licznikasynch:licznik2|count[28] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; licznikasynch:licznik2|count[26] ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; licznikasynch:licznik2|count[30] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; licznikasynch:licznik2|count[24] ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.301      ;
; 1.040 ; licznikasynch:licznik2|count[15] ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 0.000        ; 0.073      ; 1.308      ;
; 1.041 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[7]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.308      ;
; 1.041 ; licznikasynch:licznik2|count[13] ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.308      ;
; 1.041 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[5]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.308      ;
; 1.042 ; licznikasynch:licznik2|count[21] ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; licznikasynch:licznik2|count[19] ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; licznikasynch:licznik2|count[29] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; licznikasynch:licznik2|count[27] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.310      ;
; 1.044 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[3]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.311      ;
; 1.044 ; licznikasynch:licznik2|count[17] ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[11] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; licznikasynch:licznik2|count[25] ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; licznikasynch:licznik2|count[23] ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.313      ;
; 1.121 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[8]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; licznikasynch:licznik2|count[22] ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.389      ;
; 1.125 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 0.000        ; 0.073      ; 1.393      ;
; 1.126 ; licznikasynch:licznik2|count[16] ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.393      ;
; 1.126 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[4]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.393      ;
; 1.127 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[6]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[12] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; licznikasynch:licznik2|count[18] ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; licznikasynch:licznik2|count[20] ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[10] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.395      ;
; 1.128 ; licznikasynch:licznik2|count[26] ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.395      ;
; 1.128 ; licznikasynch:licznik2|count[28] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; licznikasynch:licznik2|count[24] ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.396      ;
; 1.147 ; licznikasynch:licznik2|count[13] ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 0.000        ; 0.073      ; 1.415      ;
; 1.147 ; licznikasynch:licznik2|count[15] ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 0.000        ; 0.073      ; 1.415      ;
; 1.148 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[8]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.415      ;
; 1.148 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[6]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.415      ;
; 1.149 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[4]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; licznikasynch:licznik2|count[21] ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; licznikasynch:licznik2|count[19] ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.072      ; 1.417      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'we1'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[0]  ; we1          ; we1         ; 0.000        ; 0.044      ; 0.684      ;
; 0.734 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.973      ;
; 0.735 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[2]  ; we1          ; we1         ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[3]  ; we1          ; we1         ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; licznikasynch:licznik1|count[13] ; licznikasynch:licznik1|count[13] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; licznikasynch:licznik1|count[14] ; licznikasynch:licznik1|count[14] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; licznikasynch:licznik1|count[15] ; licznikasynch:licznik1|count[15] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.974      ;
; 0.735 ; licznikasynch:licznik1|count[16] ; licznikasynch:licznik1|count[16] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.974      ;
; 0.736 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[4]  ; we1          ; we1         ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[10] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[11] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[12] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; licznikasynch:licznik1|count[18] ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; licznikasynch:licznik1|count[19] ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; licznikasynch:licznik1|count[21] ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.975      ;
; 0.736 ; licznikasynch:licznik1|count[29] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.975      ;
; 0.737 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[8]  ; we1          ; we1         ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; licznikasynch:licznik1|count[20] ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; licznikasynch:licznik1|count[26] ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; licznikasynch:licznik1|count[27] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; licznikasynch:licznik1|count[28] ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.976      ;
; 0.737 ; licznikasynch:licznik1|count[30] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.976      ;
; 0.738 ; licznikasynch:licznik1|count[17] ; licznikasynch:licznik1|count[17] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; licznikasynch:licznik1|count[24] ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.977      ;
; 0.738 ; licznikasynch:licznik1|count[31] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.977      ;
; 0.739 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[9]  ; we1          ; we1         ; 0.000        ; 0.044      ; 0.978      ;
; 0.740 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[7]  ; we1          ; we1         ; 0.000        ; 0.044      ; 0.979      ;
; 0.740 ; licznikasynch:licznik1|count[23] ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.979      ;
; 0.740 ; licznikasynch:licznik1|count[25] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.044      ; 0.979      ;
; 0.757 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[1]  ; we1          ; we1         ; 0.000        ; 0.044      ; 0.996      ;
; 0.889 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[6]  ; we1          ; we1         ; 0.000        ; 0.044      ; 1.128      ;
; 0.917 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[1]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.163      ;
; 1.047 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[4]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.293      ;
; 1.047 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[6]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.293      ;
; 1.047 ; licznikasynch:licznik1|count[13] ; licznikasynch:licznik1|count[14] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.293      ;
; 1.048 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[2]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.294      ;
; 1.048 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[12] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.294      ;
; 1.048 ; licznikasynch:licznik1|count[19] ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.294      ;
; 1.048 ; licznikasynch:licznik1|count[21] ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.294      ;
; 1.048 ; licznikasynch:licznik1|count[29] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.294      ;
; 1.049 ; licznikasynch:licznik1|count[17] ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.295      ;
; 1.049 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.295      ;
; 1.049 ; licznikasynch:licznik1|count[27] ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.295      ;
; 1.050 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[8]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.296      ;
; 1.050 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[10] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.296      ;
; 1.051 ; licznikasynch:licznik1|count[25] ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.297      ;
; 1.052 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[3]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.298      ;
; 1.052 ; licznikasynch:licznik1|count[14] ; licznikasynch:licznik1|count[15] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.298      ;
; 1.052 ; licznikasynch:licznik1|count[16] ; licznikasynch:licznik1|count[17] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.298      ;
; 1.052 ; licznikasynch:licznik1|count[23] ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.298      ;
; 1.053 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.299      ;
; 1.053 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[11] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.299      ;
; 1.053 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[13] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.299      ;
; 1.053 ; licznikasynch:licznik1|count[18] ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.299      ;
; 1.054 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[9]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.300      ;
; 1.054 ; licznikasynch:licznik1|count[20] ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.300      ;
; 1.054 ; licznikasynch:licznik1|count[26] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.300      ;
; 1.054 ; licznikasynch:licznik1|count[28] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.300      ;
; 1.054 ; licznikasynch:licznik1|count[30] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.300      ;
; 1.055 ; licznikasynch:licznik1|count[24] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.301      ;
; 1.062 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.308      ;
; 1.062 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[7]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.308      ;
; 1.062 ; licznikasynch:licznik1|count[13] ; licznikasynch:licznik1|count[15] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.308      ;
; 1.063 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[13] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.309      ;
; 1.063 ; licznikasynch:licznik1|count[19] ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.309      ;
; 1.063 ; licznikasynch:licznik1|count[21] ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.309      ;
; 1.063 ; licznikasynch:licznik1|count[29] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.309      ;
; 1.064 ; licznikasynch:licznik1|count[27] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.310      ;
; 1.065 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[3]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.311      ;
; 1.065 ; licznikasynch:licznik1|count[17] ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.311      ;
; 1.066 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[11] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.312      ;
; 1.067 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[9]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.313      ;
; 1.067 ; licznikasynch:licznik1|count[23] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.313      ;
; 1.067 ; licznikasynch:licznik1|count[25] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.313      ;
; 1.143 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.389      ;
; 1.147 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[4]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.393      ;
; 1.147 ; licznikasynch:licznik1|count[16] ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.393      ;
; 1.148 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[6]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.394      ;
; 1.148 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[12] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.394      ;
; 1.148 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[14] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.394      ;
; 1.148 ; licznikasynch:licznik1|count[18] ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.394      ;
; 1.148 ; licznikasynch:licznik1|count[20] ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.394      ;
; 1.149 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[10] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.395      ;
; 1.149 ; licznikasynch:licznik1|count[26] ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.395      ;
; 1.149 ; licznikasynch:licznik1|count[28] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.395      ;
; 1.150 ; licznikasynch:licznik1|count[24] ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.396      ;
; 1.169 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[6]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.415      ;
; 1.169 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[8]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.415      ;
; 1.170 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[4]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.416      ;
; 1.170 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[14] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.416      ;
; 1.170 ; licznikasynch:licznik1|count[19] ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.416      ;
; 1.170 ; licznikasynch:licznik1|count[21] ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.416      ;
; 1.171 ; licznikasynch:licznik1|count[17] ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.417      ;
; 1.171 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.417      ;
; 1.171 ; licznikasynch:licznik1|count[27] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.417      ;
; 1.172 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[10] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.418      ;
; 1.172 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[12] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.418      ;
; 1.173 ; licznikasynch:licznik1|count[25] ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 0.000        ; 0.051      ; 1.419      ;
; 1.174 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.051      ; 1.420      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:uart1|UARTRx:uartrx1|Dready'                                                                                                                              ;
+-------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                      ; Launch Clock                       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; 0.697 ; uart:uart1|UARTRx:uartrx1|RxReg[1] ; uart:uart1|datauartrx1[0]~1  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.454      ; 0.671      ;
; 0.698 ; uart:uart1|UARTRx:uartrx1|RxReg[3] ; uart:uart1|datauartrx1[2]~25 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.454      ; 0.672      ;
; 0.698 ; uart:uart1|UARTRx:uartrx1|RxReg[4] ; uart:uart1|datauartrx1[3]~21 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.452      ; 0.670      ;
; 0.699 ; uart:uart1|UARTRx:uartrx1|RxReg[2] ; uart:uart1|datauartrx1[1]~29 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.454      ; 0.673      ;
; 0.717 ; uart:uart1|UARTRx:uartrx1|RxReg[8] ; uart:uart1|datauartrx1[7]~5  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.417      ; 0.654      ;
; 0.733 ; uart:uart1|UARTRx:uartrx1|RxReg[6] ; uart:uart1|datauartrx1[5]~13 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.417      ; 0.670      ;
; 0.735 ; uart:uart1|UARTRx:uartrx1|RxReg[7] ; uart:uart1|datauartrx1[6]~9  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.417      ; 0.672      ;
; 1.031 ; uart:uart1|UARTRx:uartrx1|RxReg[5] ; uart:uart1|datauartrx1[4]~17 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.253      ; 0.804      ;
+-------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'microswitch:switch1|wy'                                                                                       ;
+-------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; 0.938 ; sw0a             ; sw0a    ; microswitch:switch1|wy             ; microswitch:switch1|wy ; 0.000        ; 0.026      ; 0.964      ;
; 2.530 ; uart:uart1|conf  ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; -0.500       ; -0.193     ; 1.847      ;
; 3.103 ; uart:uart1|wesel ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; -0.500       ; -1.442     ; 1.171      ;
+-------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'microswitch:switch2|wy'                                                                                            ;
+-------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; 1.009 ; sw1a[0]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.021      ; 1.030      ;
; 1.063 ; sw1a[1]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.022      ; 1.085      ;
; 1.130 ; sw1a[1]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.022      ; 1.152      ;
; 1.265 ; sw1a[0]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.021      ; 1.286      ;
; 2.242 ; uart:uart1|confgate   ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.566     ; 1.186      ;
; 2.341 ; uart:uart1|gatesel[1] ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.524     ; 1.327      ;
; 2.346 ; uart:uart1|gatesel[1] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.524     ; 1.332      ;
; 2.418 ; uart:uart1|gatesel[0] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.524     ; 1.404      ;
; 2.506 ; uart:uart1|confgate   ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.566     ; 1.450      ;
+-------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'we2'                                                                                                              ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.951 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.445     ; 1.998      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.924 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.443     ; 1.973      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.392 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -1.444     ; 1.440      ;
; -2.252 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.746     ; 1.998      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -2.225 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.744     ; 1.973      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
; -1.693 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.745     ; 1.440      ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'we1'                                                                                                              ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.449 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.449 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.963     ; 1.978      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -2.237 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.760     ; 1.969      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.750 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.264     ; 1.978      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
; -1.538 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.061     ; 1.969      ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock_divider:clkdivider1|temporal'                                                                                                                      ;
+--------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.859 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxIn       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 2.084      ;
; -1.828 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 2.053      ;
; -1.828 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 2.053      ;
; -1.828 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 2.053      ;
; -1.828 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 2.053      ;
; -1.684 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 1.909      ;
; -1.684 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 1.909      ;
; -1.684 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 1.909      ;
; -1.684 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 1.909      ;
; -1.684 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.777     ; 1.909      ;
; -1.430 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.778     ; 1.654      ;
; -1.430 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.778     ; 1.654      ;
; -1.430 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.778     ; 1.654      ;
; -1.430 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.778     ; 1.654      ;
; -1.430 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.778     ; 1.654      ;
+--------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock_divider:clkdivider4|temporal'                                                                                                         ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.831 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -1.394     ; 1.439      ;
; -1.342 ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.021      ; 1.865      ;
; -1.279 ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.841     ; 1.440      ;
; -1.180 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.743     ; 1.439      ;
; -0.507 ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.069     ; 1.440      ;
; 0.053  ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; 0.478      ; 1.427      ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock_divider:clkdivider2|temporal'                                                                                                                                ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.217 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.074     ; 2.145      ;
; -1.217 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.074     ; 2.145      ;
; -1.217 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.074     ; 2.145      ;
; -1.217 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.074     ; 2.145      ;
; -0.555 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[8] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[7] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[6] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[5] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.072     ; 1.485      ;
; 0.633  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.749      ; 2.858      ;
; 0.633  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.749      ; 2.858      ;
; 0.633  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.749      ; 2.858      ;
; 0.633  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.749      ; 2.858      ;
; 0.634  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.750      ; 2.858      ;
; 0.634  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.750      ; 2.858      ;
; 0.634  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.750      ; 2.858      ;
; 0.634  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.750      ; 2.858      ;
; 0.634  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 2.750      ; 2.858      ;
; 1.129  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.750      ; 2.863      ;
; 1.129  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.750      ; 2.863      ;
; 1.129  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.750      ; 2.863      ;
; 1.129  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.750      ; 2.863      ;
; 1.129  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.750      ; 2.863      ;
; 1.129  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.749      ; 2.862      ;
; 1.129  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.749      ; 2.862      ;
; 1.129  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.749      ; 2.862      ;
; 1.129  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 2.749      ; 2.862      ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock_divider:clkdivider5|temporal'                                                                                                         ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.685 ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.678      ; 1.865      ;
; -0.507 ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.069     ; 1.440      ;
; 0.077  ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; 0.515      ; 1.440      ;
; 0.662  ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; 1.087      ; 1.427      ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock_divider:clkdivider2|temporal'                                                                                                                                 ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.592 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.885      ; 2.748      ;
; -0.592 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.885      ; 2.748      ;
; -0.592 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.885      ; 2.748      ;
; -0.592 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.885      ; 2.748      ;
; -0.592 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.885      ; 2.748      ;
; -0.592 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.885      ; 2.748      ;
; -0.592 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.885      ; 2.748      ;
; -0.592 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.885      ; 2.748      ;
; -0.592 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 2.885      ; 2.748      ;
; -0.097 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.885      ; 2.743      ;
; -0.097 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.885      ; 2.743      ;
; -0.097 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.885      ; 2.743      ;
; -0.097 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.885      ; 2.743      ;
; -0.096 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.885      ; 2.744      ;
; -0.096 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.885      ; 2.744      ;
; -0.096 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.885      ; 2.744      ;
; -0.096 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.885      ; 2.744      ;
; -0.096 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 2.885      ; 2.744      ;
; 1.111  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[8] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.378      ;
; 1.111  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[7] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.378      ;
; 1.111  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[6] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.378      ;
; 1.111  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[5] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.378      ;
; 1.111  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.378      ;
; 1.111  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.378      ;
; 1.111  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.378      ;
; 1.111  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.378      ;
; 1.111  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.072      ; 1.378      ;
; 1.644  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.071      ; 1.910      ;
; 1.644  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.071      ; 1.910      ;
; 1.644  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.071      ; 1.910      ;
; 1.644  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.071      ; 1.910      ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock_divider:clkdivider5|temporal'                                                                                                          ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.289 ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 1.394      ; 1.320      ;
; 0.262  ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.841      ; 1.318      ;
; 1.011  ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.997      ; 1.723      ;
; 1.054  ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.069      ; 1.318      ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock_divider:clkdivider4|temporal'                                                                                                         ;
+-------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.382 ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.743      ; 1.320      ;
; 1.054 ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.069      ; 1.318      ;
; 1.618 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; -0.478     ; 1.335      ;
; 1.618 ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; -0.515     ; 1.318      ;
; 1.710 ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.298      ; 1.723      ;
; 2.207 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; -1.087     ; 1.335      ;
+-------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock_divider:clkdivider1|temporal'                                                                                                                      ;
+-------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 1.817 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.498      ;
; 1.817 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.498      ;
; 1.817 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.498      ;
; 1.817 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.498      ;
; 1.817 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.498      ;
; 1.994 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.675      ;
; 1.994 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.675      ;
; 1.994 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.675      ;
; 1.994 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.675      ;
; 1.994 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.675      ;
; 2.141 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.822      ;
; 2.141 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.822      ;
; 2.141 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.822      ;
; 2.141 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.822      ;
; 2.180 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxIn       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.534     ; 1.861      ;
+-------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'we1'                                                                                                              ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 1.919 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 1.919 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; 0.200      ; 1.844      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.141 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.011     ; 1.855      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.576 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.457     ; 1.844      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
; 2.798 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.668     ; 1.855      ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'we2'                                                                                                              ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 2.110 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.110 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.517     ; 1.318      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.631 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.516     ; 1.840      ;
; 2.654 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.518     ; 1.861      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 2.767 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.174     ; 1.318      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.288 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.173     ; 1.840      ;
; 3.311 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -1.175     ; 1.861      ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider1|temporal    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider2|temporal    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clock_divider:clkdivider4|temporal    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[0]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[10] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[1]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[2]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[3]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[4]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[5]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[6]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[7]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[8]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|counter[9]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider2|temporal    ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[10] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[11] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[12] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[13] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[14] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[15] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[16] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[17] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[19] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[1]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[20] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[2]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[3]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[4]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[5]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[6]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[7]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[8]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[9]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|temporal    ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[0]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[1]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[2]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[3]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[4]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[5]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|counter[6]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider1|temporal    ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[18] ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[21] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[18] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clock_divider:clkdivider4|counter[21] ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[0]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[1]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[2]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[3]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[4]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[5]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[6]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|temporal    ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[0]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[10] ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[1]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[2]  ;
; 0.344  ; 0.560        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[3]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'we1'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; we1   ; Rise       ; we1                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[9]  ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[0]  ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[10] ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[11] ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[12] ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[13] ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[14] ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[15] ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[1]  ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[2]  ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[3]  ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[4]  ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[5]  ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[6]  ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[7]  ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[8]  ;
; 0.096  ; 0.312        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[9]  ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[16] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[17] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[18] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[19] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[20] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[21] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[22] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[23] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[24] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[25] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[26] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[27] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[28] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[29] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[30] ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; we1   ; Rise       ; licznikasynch:licznik1|count[31] ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[0]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[10]|clk           ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[11]|clk           ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[12]|clk           ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[13]|clk           ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[14]|clk           ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[15]|clk           ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[1]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[2]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[3]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[4]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[5]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[6]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[7]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[8]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[9]|clk            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; we1~input|o                      ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[16]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[17]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[18]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[19]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[20]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[21]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[22]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[23]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[24]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[25]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[26]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[27]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[28]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[29]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[30]|clk           ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; licznik1|count[31]|clk           ;
; 0.442  ; 0.626        ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[16] ;
; 0.442  ; 0.626        ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[17] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'we2'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; we2   ; Rise       ; we2                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; we2   ; Rise       ; licznikasynch:licznik2|count[9]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[0]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[10] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[11] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[12] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[13] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[14] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[15] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[16] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[17] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[18] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[19] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[1]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[20] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[21] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[22] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[23] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[24] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[25] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[26] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[27] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[28] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[29] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[2]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[30] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[31] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[3]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[4]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[5]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[6]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[7]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[8]  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; we2   ; Rise       ; licznikasynch:licznik2|count[9]  ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[0]  ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[10] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[11] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[12] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[13] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[14] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[15] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[16] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[17] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[18] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[19] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[1]  ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[20] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[21] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[22] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[23] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[24] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[25] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[26] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[27] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[28] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[29] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[2]  ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[30] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[31] ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[3]  ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[4]  ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[5]  ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[6]  ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[7]  ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[8]  ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[9]  ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; we2   ; Rise       ; licznik2|count[0]|clk            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; we2   ; Rise       ; licznik2|count[10]|clk           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; we2   ; Rise       ; licznik2|count[11]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider3|temporal'                                                                                ;
+--------+--------------+----------------+------------+------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                              ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+------------------------------------+------------+-------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active1                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active2                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active3                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active4                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active5                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active6                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active7                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active8                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[16]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[17]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[18]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[19]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[20]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[21]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[22]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[23]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[24]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[25]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[26]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[27]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[28]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[29]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[30]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[31]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[18]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[20]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[21]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[22]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[24]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[25]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[26]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[27]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[28]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[29]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[30]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[31]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[5]        ;
+--------+--------------+----------------+------------+------------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider4|temporal'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|temporal   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[10]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[11]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[12]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[13]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[14]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[15]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[16]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[17]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[18]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[19]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[20]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[21]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[22]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[23]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[24]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[25]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[26]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[27]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[28]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[29]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[30]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[31]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[8]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[9]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[10]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[11]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[12]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[13]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[14]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[15]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[16]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[17]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[18]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[19]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[20]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[21]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[22]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[23]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[24]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[25]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[26]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[27]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[28]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[29]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[30]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[31]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[8]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[9]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; datardy1                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; gatepik:ledbar3|gatea                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; gatepik:ledbar3|gateb                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|counter[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|counter[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|wy               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|counter[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|counter[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|wy               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; resetfast                            ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[0] ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[1] ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[2] ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|temporal   ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|counter[0]       ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|counter[1]       ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|wy               ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|counter[0]       ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|counter[1]       ;
; 0.200  ; 0.416        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|wy               ;
; 0.201  ; 0.417        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; gatepik:ledbar3|gatea                ;
; 0.213  ; 0.429        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Rise       ; gatepik:ledbar3|gateb                ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider4|temporal ; Fall       ; data1[0]                             ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider4|temporal ; Fall       ; data1[28]                            ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider4|temporal ; Fall       ; data2[0]                             ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider4|temporal ; Fall       ; data1[10]                            ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider4|temporal ; Fall       ; data1[11]                            ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider4|temporal ; Fall       ; data1[12]                            ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider4|temporal ; Fall       ; data1[13]                            ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider4|temporal ; Fall       ; data1[14]                            ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider4|temporal ; Fall       ; data1[15]                            ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider4|temporal ; Fall       ; data1[16]                            ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider5|temporal'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|temporal   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[10]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[11]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[12]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[13]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[14]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[15]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[16]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[17]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[18]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[19]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[20]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[21]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[22]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[23]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[24]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[25]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[26]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[27]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[28]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[29]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[30]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[31]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[8]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[9]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[0]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[10]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[11]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[12]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[13]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[14]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[15]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[16]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[17]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[18]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[19]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[1]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[20]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[21]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[22]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[23]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[24]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[25]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[26]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[27]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[28]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[29]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[2]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[30]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[31]                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[3]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[4]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[5]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[6]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[7]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[8]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[9]                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; datardy1                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; gatepik:ledbar3|gateb                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; resetfast                            ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|temporal   ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[0] ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[1] ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[2] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Rise       ; gatepik:ledbar3|gateb                ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[10]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[11]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[12]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[13]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[14]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[17]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[20]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[22]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[9]                             ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data2[10]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data2[11]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data2[13]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data2[14]                            ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data2[17]                            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[0]                             ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[15]                            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[16]                            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[18]                            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[19]                            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[1]                             ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[21]                            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[23]                            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[24]                            ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[25]                            ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider2|temporal'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|temporal   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|conf                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|confgate                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datardy~reg0              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|gatesel[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|gatesel[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s1             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2g            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2p            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s3             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s3p            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s4             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s4p            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s5             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s5p            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s6             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s6p            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|rxdready1                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|txload                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|uart_reset                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|wesel                     ;
; 0.081  ; 0.297        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[0] ;
; 0.081  ; 0.297        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[1] ;
; 0.081  ; 0.297        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[4] ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s0             ;
; 0.094  ; 0.310        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s4p            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[0]  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[1]  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[2]  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[3]  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[5]~_emulated  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[6]~_emulated  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[7]~_emulated  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[0]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[2]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[4]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[5]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[6]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[7]             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s1             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2g            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2p            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s3             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s3p            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s4             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s5             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s5p            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s6             ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s6p            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|rxdready1                 ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|txload                    ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[2] ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[3] ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|temporal   ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ;
; 0.140  ; 0.356        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider1|temporal'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|Dready      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxIn        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxMT        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[3]  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[0]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[6]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[7]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[8]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[9]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|Dready      ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxIn        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxMT        ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[1]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[2]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[3]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[4]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[5]    ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[0]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[1]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[2]  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[3]  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[0]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[1]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[2]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[3]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[4]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[5]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[6]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[7]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[8]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[9]    ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[0]  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[1]  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[2]  ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[3]  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|Dready      ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxIn        ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxMT        ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|Dready|clk              ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxIn|clk                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxMT|clk                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[1]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[2]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[3]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[4]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[5]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[0]|clk          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[1]|clk          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[2]|clk          ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[3]|clk          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[0]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[6]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[7]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[8]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[9]|clk            ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|inclk[0] ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal|q                ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|inclk[0] ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|outclk   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|Dready|clk              ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxIn|clk                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxMT|clk                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[0]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[1]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[2]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[3]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[4]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[5]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[6]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[7]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[8]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[9]|clk            ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[0]|clk          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[1]|clk          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[2]|clk          ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[3]|clk          ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|UARTRx:uartrx1|Dready'                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[4]~17          ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[5]~13          ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[6]~9           ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[7]~5           ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[0]~1           ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[1]~29          ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[2]~25          ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[3]~21          ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[4]~17|datad         ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[5]~13|datac         ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[6]~9|datac          ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[7]~5|datac          ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[0]~1|datac          ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[1]~29|datac         ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[2]~25|datac         ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[3]~21|datac         ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|inclk[0] ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready|q                ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|inclk[0] ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|outclk   ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[0]~1|datac          ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[1]~29|datac         ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[3]~21|datac         ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[2]~25|datac         ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[5]~13|datac         ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[6]~9|datac          ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[7]~5|datac          ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[4]~17|datad         ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[0]~1           ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[1]~29          ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[3]~21          ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[2]~25          ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[5]~13          ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[6]~9           ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[7]~5           ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[4]~17          ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'microswitch:switch1|wy'                                              ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target         ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------+
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; sw0a~1|datac   ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; sw0a~1|combout ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Fall       ; sw0a           ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; sw0a|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; switch1|wy|q   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; switch1|wy|q   ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; sw0a|datac     ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Fall       ; sw0a           ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; sw0a~1|combout ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; sw0a~1|datac   ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'microswitch:switch2|wy'                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------+
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|combout ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Fall       ; sw1a[0]           ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Fall       ; sw1a[1]           ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[0]|datac     ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[1]|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; switch2|wy|q      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; switch2|wy|q      ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[1]|datac     ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[0]|datac     ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Fall       ; sw1a[1]           ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Fall       ; sw1a[0]           ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|combout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; rxd       ; clock_divider:clkdivider1|temporal ; 2.556 ; 2.727 ; Rise       ; clock_divider:clkdivider1|temporal ;
; sw0       ; clock_divider:clkdivider4|temporal ; 0.440 ; 0.741 ; Rise       ; clock_divider:clkdivider4|temporal ;
; sw1       ; clock_divider:clkdivider4|temporal ; 0.082 ; 0.316 ; Rise       ; clock_divider:clkdivider4|temporal ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; rxd       ; clock_divider:clkdivider1|temporal ; -2.094 ; -2.252 ; Rise       ; clock_divider:clkdivider1|temporal ;
; sw0       ; clock_divider:clkdivider4|temporal ; 0.567  ; 0.292  ; Rise       ; clock_divider:clkdivider4|temporal ;
; sw1       ; clock_divider:clkdivider4|temporal ; 0.892  ; 0.646  ; Rise       ; clock_divider:clkdivider4|temporal ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+----------------+------------------------------------+--------+-------+------------+------------------------------------+
; Data Port      ; Clock Port                         ; Rise   ; Fall  ; Clock Edge ; Clock Reference                    ;
+----------------+------------------------------------+--------+-------+------------+------------------------------------+
; txd            ; clock_divider:clkdivider2|temporal ; 7.937  ; 8.257 ; Rise       ; clock_divider:clkdivider2|temporal ;
; active1        ; clock_divider:clkdivider3|temporal ; 8.932  ; 8.595 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active2        ; clock_divider:clkdivider3|temporal ; 8.104  ; 7.808 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active3        ; clock_divider:clkdivider3|temporal ; 8.431  ; 8.039 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active4        ; clock_divider:clkdivider3|temporal ; 7.739  ; 7.472 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active5        ; clock_divider:clkdivider3|temporal ; 8.502  ; 8.156 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active6        ; clock_divider:clkdivider3|temporal ; 8.678  ; 8.231 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active7        ; clock_divider:clkdivider3|temporal ; 10.220 ; 9.456 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active8        ; clock_divider:clkdivider3|temporal ; 8.414  ; 7.997 ; Rise       ; clock_divider:clkdivider3|temporal ;
; segment7o1[*]  ; clock_divider:clkdivider3|temporal ; 9.013  ; 8.449 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[0] ; clock_divider:clkdivider3|temporal ; 7.718  ; 7.419 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[1] ; clock_divider:clkdivider3|temporal ; 7.740  ; 7.424 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[2] ; clock_divider:clkdivider3|temporal ; 7.648  ; 7.321 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[3] ; clock_divider:clkdivider3|temporal ; 7.708  ; 7.358 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[4] ; clock_divider:clkdivider3|temporal ; 7.053  ; 6.872 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[5] ; clock_divider:clkdivider3|temporal ; 7.094  ; 6.898 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[6] ; clock_divider:clkdivider3|temporal ; 9.013  ; 8.449 ; Rise       ; clock_divider:clkdivider3|temporal ;
; gate           ; clock_divider:clkdivider4|temporal ; 5.800  ; 5.960 ; Rise       ; clock_divider:clkdivider4|temporal ;
; led0           ; microswitch:switch1|wy             ; 7.458  ; 6.794 ; Fall       ; microswitch:switch1|wy             ;
; led1           ; microswitch:switch1|wy             ; 5.230  ; 5.526 ; Fall       ; microswitch:switch1|wy             ;
; gateled0       ; microswitch:switch2|wy             ; 5.964  ; 5.608 ; Fall       ; microswitch:switch2|wy             ;
; gateled1       ; microswitch:switch2|wy             ; 5.632  ; 6.025 ; Fall       ; microswitch:switch2|wy             ;
; gateled2       ; microswitch:switch2|wy             ; 5.776  ; 6.090 ; Fall       ; microswitch:switch2|wy             ;
+----------------+------------------------------------+--------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port      ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+
; txd            ; clock_divider:clkdivider2|temporal ; 7.601 ; 7.912 ; Rise       ; clock_divider:clkdivider2|temporal ;
; active1        ; clock_divider:clkdivider3|temporal ; 8.561 ; 8.232 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active2        ; clock_divider:clkdivider3|temporal ; 7.766 ; 7.477 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active3        ; clock_divider:clkdivider3|temporal ; 8.080 ; 7.698 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active4        ; clock_divider:clkdivider3|temporal ; 7.415 ; 7.154 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active5        ; clock_divider:clkdivider3|temporal ; 8.148 ; 7.811 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active6        ; clock_divider:clkdivider3|temporal ; 8.316 ; 7.883 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active7        ; clock_divider:clkdivider3|temporal ; 9.873 ; 9.120 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active8        ; clock_divider:clkdivider3|temporal ; 8.063 ; 7.659 ; Rise       ; clock_divider:clkdivider3|temporal ;
; segment7o1[*]  ; clock_divider:clkdivider3|temporal ; 6.757 ; 6.579 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[0] ; clock_divider:clkdivider3|temporal ; 7.395 ; 7.103 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[1] ; clock_divider:clkdivider3|temporal ; 7.416 ; 7.108 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[2] ; clock_divider:clkdivider3|temporal ; 7.328 ; 7.010 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[3] ; clock_divider:clkdivider3|temporal ; 7.386 ; 7.045 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[4] ; clock_divider:clkdivider3|temporal ; 6.757 ; 6.579 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[5] ; clock_divider:clkdivider3|temporal ; 6.796 ; 6.603 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[6] ; clock_divider:clkdivider3|temporal ; 8.715 ; 8.154 ; Rise       ; clock_divider:clkdivider3|temporal ;
; gate           ; clock_divider:clkdivider4|temporal ; 5.550 ; 5.708 ; Rise       ; clock_divider:clkdivider4|temporal ;
; led0           ; microswitch:switch1|wy             ; 7.229 ; 6.574 ; Fall       ; microswitch:switch1|wy             ;
; led1           ; microswitch:switch1|wy             ; 5.011 ; 5.299 ; Fall       ; microswitch:switch1|wy             ;
; gateled0       ; microswitch:switch2|wy             ; 5.564 ; 5.188 ; Fall       ; microswitch:switch2|wy             ;
; gateled1       ; microswitch:switch2|wy             ; 5.213 ; 5.591 ; Fall       ; microswitch:switch2|wy             ;
; gateled2       ; microswitch:switch2|wy             ; 5.324 ; 5.665 ; Fall       ; microswitch:switch2|wy             ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:clkdivider3|temporal ; -2.733 ; -73.855       ;
; clock_divider:clkdivider2|temporal ; -1.784 ; -31.455       ;
; microswitch:switch1|wy             ; -1.334 ; -1.334        ;
; we2                                ; -1.059 ; -16.575       ;
; microswitch:switch2|wy             ; -1.042 ; -1.978        ;
; clk                                ; -0.998 ; -12.505       ;
; we1                                ; -0.939 ; -12.450       ;
; clock_divider:clkdivider1|temporal ; -0.545 ; -4.380        ;
; clock_divider:clkdivider4|temporal ; -0.423 ; -16.520       ;
; uart:uart1|UARTRx:uartrx1|Dready   ; -0.248 ; -1.491        ;
; clock_divider:clkdivider5|temporal ; -0.175 ; -3.998        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:clkdivider3|temporal ; -0.765 ; -18.074       ;
; clock_divider:clkdivider2|temporal ; -0.305 ; -0.305        ;
; clock_divider:clkdivider4|temporal ; -0.248 ; -0.642        ;
; clk                                ; -0.122 ; -0.301        ;
; clock_divider:clkdivider5|temporal ; 0.081  ; 0.000         ;
; clock_divider:clkdivider1|temporal ; 0.186  ; 0.000         ;
; we2                                ; 0.194  ; 0.000         ;
; we1                                ; 0.208  ; 0.000         ;
; microswitch:switch1|wy             ; 0.410  ; 0.000         ;
; microswitch:switch2|wy             ; 0.452  ; 0.000         ;
; uart:uart1|UARTRx:uartrx1|Dready   ; 0.482  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                       ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; we2                                ; -1.285 ; -36.618       ;
; we1                                ; -1.181 ; -36.336       ;
; clock_divider:clkdivider4|temporal ; -0.437 ; -0.769        ;
; clock_divider:clkdivider1|temporal ; -0.351 ; -3.516        ;
; clock_divider:clkdivider2|temporal ; -0.094 ; -0.376        ;
; clock_divider:clkdivider5|temporal ; -0.030 ; -0.030        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                        ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:clkdivider2|temporal ; -0.239 ; -2.146        ;
; clock_divider:clkdivider5|temporal ; -0.206 ; -0.206        ;
; clock_divider:clkdivider4|temporal ; 0.189  ; 0.000         ;
; clock_divider:clkdivider1|temporal ; 0.792  ; 0.000         ;
; we2                                ; 1.406  ; 0.000         ;
; we1                                ; 1.437  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clk                                ; -3.000 ; -57.592       ;
; we1                                ; -3.000 ; -49.708       ;
; we2                                ; -3.000 ; -45.223       ;
; clock_divider:clkdivider3|temporal ; -1.000 ; -127.000      ;
; clock_divider:clkdivider4|temporal ; -1.000 ; -78.000       ;
; clock_divider:clkdivider5|temporal ; -1.000 ; -71.000       ;
; clock_divider:clkdivider2|temporal ; -1.000 ; -57.000       ;
; clock_divider:clkdivider1|temporal ; -1.000 ; -17.000       ;
; uart:uart1|UARTRx:uartrx1|Dready   ; 0.403  ; 0.000         ;
; microswitch:switch1|wy             ; 0.426  ; 0.000         ;
; microswitch:switch2|wy             ; 0.467  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:clkdivider3|temporal'                                                                                                        ;
+--------+-----------+---------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                         ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -2.733 ; data1[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.863      ;
; -2.690 ; data2[20] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.360     ; 2.817      ;
; -2.689 ; data2[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.819      ;
; -2.651 ; data1[17] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.359     ; 2.779      ;
; -2.614 ; data1[9]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.358     ; 2.743      ;
; -2.603 ; data2[12] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.356     ; 2.734      ;
; -2.601 ; data2[17] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.359     ; 2.729      ;
; -2.582 ; data2[15] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.354     ; 2.715      ;
; -2.576 ; data1[21] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.360     ; 2.703      ;
; -2.576 ; data2[9]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.356     ; 2.707      ;
; -2.571 ; data2[31] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.354     ; 2.704      ;
; -2.568 ; data1[11] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.884      ;
; -2.558 ; data2[18] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.360     ; 2.685      ;
; -2.554 ; data1[19] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.684      ;
; -2.549 ; data1[13] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.679      ;
; -2.547 ; data1[12] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.677      ;
; -2.546 ; data2[22] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.360     ; 2.673      ;
; -2.537 ; data2[20] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.170     ; 2.854      ;
; -2.533 ; data2[20] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.170     ; 2.850      ;
; -2.532 ; data1[20] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.361     ; 2.658      ;
; -2.524 ; data2[20] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.356     ; 2.655      ;
; -2.524 ; data2[11] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.840      ;
; -2.524 ; data2[19] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.654      ;
; -2.523 ; data1[10] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.653      ;
; -2.518 ; data1[19] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.361     ; 2.644      ;
; -2.518 ; data2[13] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.648      ;
; -2.513 ; data1[18] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.361     ; 2.639      ;
; -2.511 ; data1[15] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.354     ; 2.644      ;
; -2.508 ; data1[28] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.353     ; 2.642      ;
; -2.501 ; data2[8]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.356     ; 2.632      ;
; -2.497 ; data2[10] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.627      ;
; -2.495 ; data2[21] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.358     ; 2.624      ;
; -2.494 ; data1[11] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.810      ;
; -2.488 ; data2[19] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.361     ; 2.614      ;
; -2.486 ; data1[17] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.173     ; 2.800      ;
; -2.484 ; data2[28] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.356     ; 2.615      ;
; -2.465 ; data1[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.089     ; 2.863      ;
; -2.457 ; data1[23] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.361     ; 2.583      ;
; -2.456 ; data1[8]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.354     ; 2.589      ;
; -2.451 ; data2[25] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.361     ; 2.577      ;
; -2.450 ; data2[11] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.766      ;
; -2.449 ; data1[9]  ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.172     ; 2.764      ;
; -2.438 ; data2[12] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.170     ; 2.755      ;
; -2.437 ; data2[31] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.358     ; 2.566      ;
; -2.436 ; data2[17] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.173     ; 2.750      ;
; -2.435 ; data2[25] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.565      ;
; -2.434 ; data1[11] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.361     ; 2.560      ;
; -2.427 ; data1[16] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.557      ;
; -2.424 ; data2[24] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.360     ; 2.551      ;
; -2.423 ; data1[21] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.170     ; 2.740      ;
; -2.422 ; data2[20] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.092     ; 2.817      ;
; -2.421 ; data2[11] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.089     ; 2.819      ;
; -2.419 ; data1[21] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.170     ; 2.736      ;
; -2.417 ; data2[15] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.168     ; 2.736      ;
; -2.415 ; data1[14] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.545      ;
; -2.412 ; data1[17] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.173     ; 2.726      ;
; -2.412 ; data2[23] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.359     ; 2.540      ;
; -2.411 ; data2[9]  ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.170     ; 2.728      ;
; -2.410 ; data1[21] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.356     ; 2.541      ;
; -2.405 ; data2[18] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.170     ; 2.722      ;
; -2.401 ; data2[18] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.170     ; 2.718      ;
; -2.399 ; data1[27] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.529      ;
; -2.393 ; data2[22] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.170     ; 2.710      ;
; -2.392 ; data2[18] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.356     ; 2.523      ;
; -2.391 ; data2[29] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.354     ; 2.524      ;
; -2.390 ; data2[11] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.361     ; 2.516      ;
; -2.390 ; data2[14] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.520      ;
; -2.389 ; data2[22] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.170     ; 2.706      ;
; -2.389 ; data1[19] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.705      ;
; -2.389 ; data1[24] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.361     ; 2.515      ;
; -2.387 ; data1[31] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.354     ; 2.520      ;
; -2.384 ; data1[13] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.700      ;
; -2.383 ; data1[17] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.091     ; 2.779      ;
; -2.382 ; data1[12] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.698      ;
; -2.382 ; data2[16] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.355     ; 2.514      ;
; -2.380 ; data2[22] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.356     ; 2.511      ;
; -2.379 ; data1[20] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.695      ;
; -2.375 ; data1[20] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.691      ;
; -2.375 ; data1[9]  ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.172     ; 2.690      ;
; -2.374 ; data1[28] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.504      ;
; -2.373 ; data2[27] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.503      ;
; -2.367 ; data1[30] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.354     ; 2.500      ;
; -2.366 ; data1[20] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.496      ;
; -2.364 ; data2[12] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.170     ; 2.681      ;
; -2.363 ; data1[22] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.361     ; 2.489      ;
; -2.362 ; data2[17] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.173     ; 2.676      ;
; -2.361 ; data1[19] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.677      ;
; -2.360 ; data1[18] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.676      ;
; -2.359 ; data2[19] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.675      ;
; -2.358 ; data1[10] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.674      ;
; -2.356 ; data1[18] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.672      ;
; -2.353 ; data2[13] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.171     ; 2.669      ;
; -2.352 ; data1[17] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.363     ; 2.476      ;
; -2.350 ; data2[28] ; displaymultipl:disp2|digito1[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.360     ; 2.477      ;
; -2.347 ; data1[18] ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.357     ; 2.477      ;
; -2.346 ; data1[9]  ; displaymultipl:disp2|digito1[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.090     ; 2.743      ;
; -2.346 ; data1[15] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.168     ; 2.665      ;
; -2.343 ; data2[15] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.168     ; 2.662      ;
; -2.342 ; data2[21] ; displaymultipl:disp2|digito1[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.168     ; 2.661      ;
; -2.338 ; data2[21] ; displaymultipl:disp2|digito1[3] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0.500        ; -0.168     ; 2.657      ;
+--------+-----------+---------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:clkdivider2|temporal'                                                                                                                            ;
+--------+-------------------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                   ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.784 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.699     ; 1.572      ;
; -1.784 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.699     ; 1.572      ;
; -1.645 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.679     ; 1.453      ;
; -1.645 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.679     ; 1.453      ;
; -1.612 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.665     ; 1.434      ;
; -1.602 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|confgate       ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.665     ; 1.424      ;
; -1.601 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.698     ; 1.390      ;
; -1.601 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.698     ; 1.390      ;
; -1.547 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.680     ; 1.354      ;
; -1.547 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.680     ; 1.354      ;
; -1.517 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.039     ; 1.965      ;
; -1.515 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.666     ; 1.336      ;
; -1.507 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s2g ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.019     ; 1.975      ;
; -1.505 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|confgate       ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.666     ; 1.326      ;
; -1.495 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|wesel          ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.020     ; 1.962      ;
; -1.484 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.019     ; 1.952      ;
; -1.484 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.698     ; 1.273      ;
; -1.483 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.698     ; 1.272      ;
; -1.470 ; data1[10]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.411      ;
; -1.467 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s2p ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.019     ; 1.935      ;
; -1.464 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.684     ; 1.267      ;
; -1.460 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.684     ; 1.263      ;
; -1.459 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.019     ; 1.927      ;
; -1.454 ; uart:uart1|datauartrx1[4]~17        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.605     ; 1.336      ;
; -1.454 ; uart:uart1|datauartrx1[4]~17        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.605     ; 1.336      ;
; -1.447 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.679     ; 1.255      ;
; -1.447 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.679     ; 1.255      ;
; -1.444 ; data2[10]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.385      ;
; -1.435 ; data1[17]                           ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.376      ;
; -1.435 ; data1[27]                           ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.378      ;
; -1.417 ; data2[18]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.545     ; 1.359      ;
; -1.416 ; data1[2]                            ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.357      ;
; -1.415 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.665     ; 1.237      ;
; -1.409 ; data1[13]                           ; uart:uart1|datauarttx[5]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.350      ;
; -1.409 ; data2[27]                           ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.352      ;
; -1.405 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|confgate       ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.665     ; 1.227      ;
; -1.398 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|wesel          ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.021     ; 1.864      ;
; -1.392 ; data2[4]                            ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.335      ;
; -1.391 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.038     ; 1.840      ;
; -1.386 ; data2[2]                            ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.327      ;
; -1.385 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.039     ; 1.833      ;
; -1.385 ; data2[17]                           ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.326      ;
; -1.384 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|next_state.s2p ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.038     ; 1.833      ;
; -1.384 ; data1[5]                            ; uart:uart1|datauarttx[5]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.325      ;
; -1.378 ; data2[13]                           ; uart:uart1|datauarttx[5]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.319      ;
; -1.377 ; data1[16]                           ; uart:uart1|datauarttx[0]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.318      ;
; -1.375 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|next_state.s2g ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.020     ; 1.842      ;
; -1.373 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.685     ; 1.175      ;
; -1.372 ; data1[18]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.313      ;
; -1.370 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|next_state.s2g ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.038     ; 1.819      ;
; -1.366 ; data2[20]                           ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.309      ;
; -1.352 ; uart:uart1|datauartrx1[4]~17        ; uart:uart1|conf           ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.591     ; 1.248      ;
; -1.352 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.020     ; 1.819      ;
; -1.352 ; data1[4]                            ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.545     ; 1.294      ;
; -1.348 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|wesel          ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.039     ; 1.796      ;
; -1.344 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.038     ; 1.793      ;
; -1.342 ; uart:uart1|datauartrx1[4]~17        ; uart:uart1|confgate       ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.591     ; 1.238      ;
; -1.339 ; data1[9]                            ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.545     ; 1.281      ;
; -1.337 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.038     ; 1.786      ;
; -1.336 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|confgate       ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.685     ; 1.138      ;
; -1.335 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|next_state.s3  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.039     ; 1.783      ;
; -1.332 ; data2[16]                           ; uart:uart1|datauarttx[0]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.275      ;
; -1.331 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|next_state.s2p ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.038     ; 1.780      ;
; -1.331 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|next_state.s2p ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.020     ; 1.798      ;
; -1.329 ; data2[24]                           ; uart:uart1|datauarttx[0]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.545     ; 1.271      ;
; -1.328 ; data2[26]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.545     ; 1.270      ;
; -1.328 ; data2[5]                            ; uart:uart1|datauarttx[5]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.269      ;
; -1.327 ; uart:uart1|datauartrx1[5]~13        ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.020     ; 1.794      ;
; -1.321 ; data1[11]                           ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.264      ;
; -1.315 ; data2[3]                            ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.543     ; 1.259      ;
; -1.311 ; data2[25]                           ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.254      ;
; -1.308 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|next_state.s3  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.038     ; 1.757      ;
; -1.308 ; data1[26]                           ; uart:uart1|datauarttx[2]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.249      ;
; -1.305 ; data1[3]                            ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.248      ;
; -1.303 ; uart:uart1|datauartrx1[7]~5         ; uart:uart1|next_state.s3  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.019     ; 1.771      ;
; -1.301 ; data2[9]                            ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.543     ; 1.245      ;
; -1.298 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|wesel          ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.020     ; 1.765      ;
; -1.297 ; data1[19]                           ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.240      ;
; -1.293 ; uart:uart1|datauartrx1[3]~21        ; uart:uart1|gatesel[0]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.696     ; 1.084      ;
; -1.293 ; uart:uart1|datauartrx1[3]~21        ; uart:uart1|gatesel[1]     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.696     ; 1.084      ;
; -1.290 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|next_state.s1  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.019     ; 1.758      ;
; -1.289 ; data1[24]                           ; uart:uart1|datauarttx[0]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.546     ; 1.230      ;
; -1.288 ; data2[12]                           ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.231      ;
; -1.285 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|confgate       ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.684     ; 1.088      ;
; -1.280 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|next_state.s2g ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.039     ; 1.728      ;
; -1.280 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|next_state.s2g ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.019     ; 1.748      ;
; -1.277 ; data2[11]                           ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.220      ;
; -1.275 ; uart:uart1|datauartrx1[2]~25        ; uart:uart1|next_state.s2p ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.039     ; 1.723      ;
; -1.274 ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|gatesel[0]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.729     ; 1.532      ;
; -1.274 ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|gatesel[1]     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.729     ; 1.532      ;
; -1.270 ; uart:uart1|datauartrx1[3]~21        ; uart:uart1|next_state.s2p ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.036     ; 1.721      ;
; -1.269 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|next_state.s2p ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.019     ; 1.737      ;
; -1.267 ; data2[19]                           ; uart:uart1|datauarttx[3]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.210      ;
; -1.265 ; uart:uart1|datauartrx1[6]~9         ; uart:uart1|next_state.s2  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.019     ; 1.733      ;
; -1.257 ; data1[1]                            ; uart:uart1|datauarttx[1]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.544     ; 1.200      ;
; -1.248 ; uart:uart1|datauartrx1[0]~1         ; uart:uart1|wesel          ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.039     ; 1.696      ;
; -1.247 ; data2[29]                           ; uart:uart1|datauarttx[5]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.543     ; 1.191      ;
; -1.241 ; uart:uart1|datauartrx1[1]~29        ; uart:uart1|next_state.s2g ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.038     ; 1.690      ;
; -1.235 ; uart:uart1|datauartrx1[4]~17        ; uart:uart1|wesel          ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 0.054      ; 1.776      ;
; -1.232 ; data1[12]                           ; uart:uart1|datauarttx[4]  ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0.500        ; -0.545     ; 1.174      ;
+--------+-------------------------------------+---------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'microswitch:switch1|wy'                                                                                       ;
+--------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; -1.334 ; uart:uart1|wesel ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; 0.500        ; -0.763     ; 0.566      ;
; -1.115 ; uart:uart1|conf  ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; 0.500        ; -0.091     ; 1.019      ;
; 0.029  ; sw0a             ; sw0a    ; microswitch:switch1|wy             ; microswitch:switch1|wy ; 1.000        ; -0.013     ; 0.463      ;
+--------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'we2'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.059 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 2.010      ;
; -0.998 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.949      ;
; -0.991 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.942      ;
; -0.930 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.881      ;
; -0.923 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.874      ;
; -0.862 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.813      ;
; -0.855 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.806      ;
; -0.836 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.787      ;
; -0.794 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.745      ;
; -0.787 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.738      ;
; -0.787 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.738      ;
; -0.772 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.723      ;
; -0.768 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.719      ;
; -0.768 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.719      ;
; -0.757 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.708      ;
; -0.726 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.677      ;
; -0.719 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.670      ;
; -0.719 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.670      ;
; -0.719 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.670      ;
; -0.704 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.655      ;
; -0.704 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.655      ;
; -0.700 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.651      ;
; -0.700 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.651      ;
; -0.696 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.647      ;
; -0.690 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.641      ;
; -0.689 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.640      ;
; -0.658 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.609      ;
; -0.651 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.602      ;
; -0.651 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.602      ;
; -0.651 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.602      ;
; -0.651 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.602      ;
; -0.636 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.587      ;
; -0.636 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.587      ;
; -0.632 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.583      ;
; -0.628 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.579      ;
; -0.622 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.573      ;
; -0.621 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.572      ;
; -0.590 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.541      ;
; -0.584 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.535      ;
; -0.583 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.534      ;
; -0.568 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.519      ;
; -0.568 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.519      ;
; -0.568 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.519      ;
; -0.564 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.515      ;
; -0.564 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.515      ;
; -0.560 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.511      ;
; -0.554 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.505      ;
; -0.553 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.504      ;
; -0.522 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.473      ;
; -0.516 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.467      ;
; -0.516 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.467      ;
; -0.515 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.466      ;
; -0.515 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.466      ;
; -0.515 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.466      ;
; -0.515 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.466      ;
; -0.500 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.451      ;
; -0.500 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.451      ;
; -0.500 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.451      ;
; -0.500 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.451      ;
; -0.496 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.447      ;
; -0.496 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.447      ;
; -0.496 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.447      ;
; -0.496 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.447      ;
; -0.496 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.447      ;
; -0.496 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.447      ;
; -0.492 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.443      ;
; -0.486 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.437      ;
; -0.486 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.437      ;
; -0.486 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.437      ;
; -0.486 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.437      ;
; -0.485 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.436      ;
; -0.454 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.405      ;
; -0.448 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.399      ;
; -0.447 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.398      ;
; -0.447 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.398      ;
; -0.447 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.398      ;
; -0.447 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.398      ;
; -0.447 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.398      ;
; -0.432 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.383      ;
; -0.432 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.383      ;
; -0.432 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.383      ;
; -0.432 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.383      ;
; -0.432 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.383      ;
; -0.428 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 1.000        ; -0.036     ; 1.379      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'microswitch:switch2|wy'                                                                                            ;
+--------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; -1.042 ; uart:uart1|confgate   ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.274     ; 0.749      ;
; -1.019 ; uart:uart1|gatesel[0] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.259     ; 0.741      ;
; -0.936 ; uart:uart1|gatesel[1] ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.260     ; 0.658      ;
; -0.908 ; uart:uart1|gatesel[1] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.259     ; 0.630      ;
; -0.887 ; uart:uart1|confgate   ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; 0.500        ; -0.275     ; 0.594      ;
; -0.157 ; sw1a[0]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.010     ; 0.638      ;
; -0.079 ; sw1a[1]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.009     ; 0.561      ;
; -0.065 ; sw1a[1]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.010     ; 0.547      ;
; -0.055 ; sw1a[0]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 1.000        ; -0.011     ; 0.536      ;
+--------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.998 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.949      ;
; -0.981 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.932      ;
; -0.861 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.812      ;
; -0.861 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.812      ;
; -0.861 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.812      ;
; -0.860 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.811      ;
; -0.856 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.807      ;
; -0.849 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.800      ;
; -0.844 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.795      ;
; -0.844 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.795      ;
; -0.844 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.795      ;
; -0.843 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.794      ;
; -0.835 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.832 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.783      ;
; -0.791 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.742      ;
; -0.772 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.723      ;
; -0.771 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.722      ;
; -0.739 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.690      ;
; -0.722 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.673      ;
; -0.719 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.670      ;
; -0.719 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.670      ;
; -0.719 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.670      ;
; -0.718 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.669      ;
; -0.714 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.664      ;
; -0.707 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.658      ;
; -0.707 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.658      ;
; -0.698 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.649      ;
; -0.698 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.649      ;
; -0.698 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.649      ;
; -0.697 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.648      ;
; -0.696 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.646      ;
; -0.695 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.646      ;
; -0.694 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.644      ;
; -0.687 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.637      ;
; -0.686 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.637      ;
; -0.683 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.634      ;
; -0.669 ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.664 ; clock_divider:clkdivider2|counter[7]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.614      ;
; -0.657 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[18] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.800      ;
; -0.654 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.605      ;
; -0.654 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.605      ;
; -0.654 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.605      ;
; -0.653 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.604      ;
; -0.646 ; clock_divider:clkdivider2|counter[8]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.596      ;
; -0.642 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.593      ;
; -0.640 ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[18] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.783      ;
; -0.636 ; clock_divider:clkdivider4|counter[4]  ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.587      ;
; -0.635 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.586      ;
; -0.635 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.586      ;
; -0.635 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.586      ;
; -0.634 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.634 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.585      ;
; -0.633 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.584      ;
; -0.623 ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.574      ;
; -0.622 ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.597 ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.548      ;
; -0.581 ; clock_divider:clkdivider2|counter[10] ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.531      ;
; -0.577 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.527      ;
; -0.577 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.527      ;
; -0.577 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.527      ;
; -0.576 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.526      ;
; -0.576 ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.527      ;
; -0.570 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.521      ;
; -0.570 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.521      ;
; -0.570 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.521      ;
; -0.569 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.565 ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.515      ;
; -0.562 ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.512      ;
; -0.561 ; clock_divider:clkdivider4|counter[18] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.236     ; 1.312      ;
; -0.559 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.559 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.559 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.509      ;
; -0.558 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.509      ;
; -0.557 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.508      ;
; -0.557 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.508      ;
; -0.557 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.508      ;
; -0.557 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.507      ;
; -0.557 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.507      ;
; -0.557 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.507      ;
; -0.556 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.507      ;
; -0.556 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.506      ;
; -0.547 ; clock_divider:clkdivider4|counter[10] ; clock_divider:clkdivider4|counter[21] ; clk          ; clk         ; 1.000        ; 0.156      ; 1.690      ;
; -0.547 ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.497      ;
; -0.546 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.497      ;
; -0.546 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.497      ;
; -0.545 ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.496      ;
; -0.545 ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.495      ;
; -0.545 ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.495      ;
; -0.543 ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.537 ; clock_divider:clkdivider4|counter[21] ; clock_divider:clkdivider4|temporal    ; clk          ; clk         ; 1.000        ; -0.236     ; 1.288      ;
; -0.534 ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.485      ;
; -0.533 ; clock_divider:clkdivider1|counter[3]  ; clock_divider:clkdivider1|temporal    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.483      ;
; -0.532 ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.532 ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'we1'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.939 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.829      ;
; -0.906 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.796      ;
; -0.897 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.787      ;
; -0.871 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.761      ;
; -0.848 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.738      ;
; -0.838 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.728      ;
; -0.835 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.725      ;
; -0.833 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.723      ;
; -0.829 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.719      ;
; -0.829 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.719      ;
; -0.818 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.708      ;
; -0.803 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.693      ;
; -0.780 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.670      ;
; -0.780 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.670      ;
; -0.771 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.661      ;
; -0.770 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.660      ;
; -0.767 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.657      ;
; -0.765 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.655      ;
; -0.765 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.655      ;
; -0.761 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.651      ;
; -0.761 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.651      ;
; -0.751 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.641      ;
; -0.750 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.640      ;
; -0.735 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.625      ;
; -0.712 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.602      ;
; -0.712 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.602      ;
; -0.712 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.602      ;
; -0.703 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.593      ;
; -0.702 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.592      ;
; -0.699 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.589      ;
; -0.697 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.587      ;
; -0.697 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.587      ;
; -0.693 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.583      ;
; -0.693 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.583      ;
; -0.693 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.583      ;
; -0.683 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.573      ;
; -0.683 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.573      ;
; -0.682 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.572      ;
; -0.667 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.557      ;
; -0.645 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.535      ;
; -0.644 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.534      ;
; -0.644 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.534      ;
; -0.644 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.534      ;
; -0.635 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.525      ;
; -0.634 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.524      ;
; -0.631 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.521      ;
; -0.629 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.519      ;
; -0.629 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.519      ;
; -0.629 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.519      ;
; -0.625 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.515      ;
; -0.625 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.515      ;
; -0.625 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.515      ;
; -0.625 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.515      ;
; -0.615 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.505      ;
; -0.615 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.505      ;
; -0.615 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.505      ;
; -0.614 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.504      ;
; -0.599 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.489      ;
; -0.577 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.467      ;
; -0.577 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.467      ;
; -0.576 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.466      ;
; -0.576 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.466      ;
; -0.576 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.466      ;
; -0.567 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.457      ;
; -0.566 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.456      ;
; -0.563 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.453      ;
; -0.561 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.451      ;
; -0.561 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.451      ;
; -0.561 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.451      ;
; -0.561 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.451      ;
; -0.557 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.447      ;
; -0.557 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.447      ;
; -0.557 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.447      ;
; -0.557 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.447      ;
; -0.557 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.447      ;
; -0.547 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.437      ;
; -0.547 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.437      ;
; -0.547 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.437      ;
; -0.547 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.437      ;
; -0.546 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.436      ;
; -0.531 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.421      ;
; -0.509 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.399      ;
; -0.509 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.399      ;
; -0.508 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.398      ;
; -0.508 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.398      ;
; -0.508 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.398      ;
; -0.508 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.398      ;
; -0.499 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.389      ;
; -0.498 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.388      ;
; -0.495 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.385      ;
; -0.493 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.383      ;
; -0.493 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.383      ;
; -0.493 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.383      ;
; -0.493 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.383      ;
; -0.493 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.383      ;
; -0.489 ; licznikasynch:licznik1|count[14] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.379      ;
; -0.489 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.379      ;
; -0.489 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.379      ;
; -0.489 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.379      ;
; -0.489 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 1.000        ; -0.117     ; 1.379      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:clkdivider1|temporal'                                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.545 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.495      ;
; -0.545 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.495      ;
; -0.545 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.495      ;
; -0.545 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.495      ;
; -0.545 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.495      ;
; -0.492 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.442      ;
; -0.492 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.442      ;
; -0.492 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.442      ;
; -0.492 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.442      ;
; -0.492 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.442      ;
; -0.480 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.430      ;
; -0.480 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.430      ;
; -0.480 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.430      ;
; -0.480 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.430      ;
; -0.480 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.430      ;
; -0.418 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.368      ;
; -0.353 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.303      ;
; -0.353 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.303      ;
; -0.353 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.303      ;
; -0.353 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.303      ;
; -0.353 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.303      ;
; -0.331 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.282      ;
; -0.331 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.282      ;
; -0.331 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.282      ;
; -0.331 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.282      ;
; -0.331 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.282      ;
; -0.310 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 1.260      ;
; -0.280 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.231      ;
; -0.280 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.231      ;
; -0.278 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.229      ;
; -0.278 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.229      ;
; -0.204 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.155      ;
; -0.204 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.155      ;
; -0.204 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.155      ;
; -0.204 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.155      ;
; -0.204 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.155      ;
; -0.142 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.093      ;
; -0.142 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.093      ;
; -0.142 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.093      ;
; -0.142 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.093      ;
; -0.142 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.093      ;
; -0.110 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.061      ;
; -0.110 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.061      ;
; -0.110 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.061      ;
; -0.110 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.061      ;
; -0.110 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.061      ;
; -0.057 ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 1.008      ;
; 0.012  ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.939      ;
; 0.012  ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.939      ;
; 0.015  ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.936      ;
; 0.029  ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.328     ; 0.630      ;
; 0.029  ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.328     ; 0.630      ;
; 0.030  ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.921      ;
; 0.030  ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.921      ;
; 0.033  ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.918      ;
; 0.051  ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.900      ;
; 0.051  ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.900      ;
; 0.055  ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.896      ;
; 0.080  ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.871      ;
; 0.083  ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.868      ;
; 0.083  ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.868      ;
; 0.086  ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.865      ;
; 0.133  ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.818      ;
; 0.146  ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 0.804      ;
; 0.157  ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.794      ;
; 0.157  ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.794      ;
; 0.160  ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.791      ;
; 0.166  ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.785      ;
; 0.166  ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.785      ;
; 0.169  ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.782      ;
; 0.179  ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.772      ;
; 0.184  ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 0.766      ;
; 0.207  ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.744      ;
; 0.235  ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.716      ;
; 0.275  ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 0.675      ;
; 0.287  ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.664      ;
; 0.292  ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.659      ;
; 0.320  ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 0.630      ;
; 0.329  ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 0.621      ;
; 0.333  ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 0.617      ;
; 0.408  ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 0.542      ;
; 0.416  ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.535      ;
; 0.482  ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 0.468      ;
; 0.486  ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.036     ; 0.465      ;
; 0.498  ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 0.452      ;
; 0.502  ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.037     ; 0.448      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:clkdivider4|temporal'                                                                                                                                      ;
+--------+--------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.423 ; uart:uart1|datardy~reg0              ; data2[19]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.049      ;
; -0.423 ; uart:uart1|datardy~reg0              ; data1[19]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.049      ;
; -0.423 ; uart:uart1|datardy~reg0              ; data1[16]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.049      ;
; -0.423 ; uart:uart1|datardy~reg0              ; data1[18]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.049      ;
; -0.423 ; uart:uart1|datardy~reg0              ; data1[24]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.049      ;
; -0.423 ; uart:uart1|datardy~reg0              ; data1[23]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.049      ;
; -0.423 ; uart:uart1|datardy~reg0              ; data1[26]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.049      ;
; -0.406 ; uart:uart1|datardy~reg0              ; data2[17]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.141      ; 1.034      ;
; -0.406 ; uart:uart1|datardy~reg0              ; data1[17]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.141      ; 1.034      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[16]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.137      ; 1.018      ;
; -0.394 ; uart:uart1|datardy~reg0              ; data2[23]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.137      ; 1.018      ;
; -0.379 ; uart:uart1|datardy~reg0              ; data2[25]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.005      ;
; -0.379 ; uart:uart1|datardy~reg0              ; data2[27]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.005      ;
; -0.379 ; uart:uart1|datardy~reg0              ; data1[27]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.005      ;
; -0.379 ; uart:uart1|datardy~reg0              ; data1[1]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.005      ;
; -0.379 ; uart:uart1|datardy~reg0              ; data2[2]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.005      ;
; -0.379 ; uart:uart1|datardy~reg0              ; data1[2]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.005      ;
; -0.379 ; uart:uart1|datardy~reg0              ; data1[3]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.005      ;
; -0.379 ; uart:uart1|datardy~reg0              ; data1[4]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.005      ;
; -0.379 ; uart:uart1|datardy~reg0              ; data2[5]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.005      ;
; -0.379 ; uart:uart1|datardy~reg0              ; data1[5]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 1.005      ;
; -0.359 ; uart:uart1|datardy~reg0              ; data1[9]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.140      ; 0.986      ;
; -0.310 ; uart:uart1|datardy~reg0              ; data2[14]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 0.936      ;
; -0.310 ; uart:uart1|datardy~reg0              ; data1[14]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 0.936      ;
; -0.310 ; uart:uart1|datardy~reg0              ; data1[13]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 0.936      ;
; -0.310 ; uart:uart1|datardy~reg0              ; data2[13]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 0.936      ;
; -0.310 ; uart:uart1|datardy~reg0              ; data1[12]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 0.936      ;
; -0.310 ; uart:uart1|datardy~reg0              ; data2[11]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 0.936      ;
; -0.310 ; uart:uart1|datardy~reg0              ; data1[11]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 0.936      ;
; -0.310 ; uart:uart1|datardy~reg0              ; data2[10]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 0.936      ;
; -0.310 ; uart:uart1|datardy~reg0              ; data1[10]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 0.936      ;
; -0.310 ; uart:uart1|datardy~reg0              ; data1[22]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 0.936      ;
; -0.310 ; uart:uart1|datardy~reg0              ; data1[20]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.139      ; 0.936      ;
; -0.227 ; uart:uart1|datardy~reg0              ; data1[28]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.135      ; 0.849      ;
; -0.227 ; uart:uart1|datardy~reg0              ; data2[0]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.135      ; 0.849      ;
; -0.227 ; uart:uart1|datardy~reg0              ; data1[0]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.135      ; 0.849      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data1[25]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data1[15]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data2[15]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data1[8]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data2[21]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data1[31]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data2[31]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data2[30]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data1[30]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data1[29]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data2[29]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data1[6]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.173 ; uart:uart1|datardy~reg0              ; data1[7]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.796      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[12]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[9]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[8]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[18]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[24]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[22]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data1[21]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[20]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[26]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[28]                          ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[1]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[3]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[4]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[6]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.098 ; uart:uart1|datardy~reg0              ; data2[7]                           ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.138      ; 0.723      ;
; -0.095 ; licznikasynch:licznik1|count[8]      ; data1[8]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.199      ; 0.771      ;
; -0.081 ; licznikasynch:licznik1|count[6]      ; data1[6]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.199      ; 0.757      ;
; -0.076 ; licznikasynch:licznik1|count[15]     ; data1[15]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.199      ; 0.752      ;
; -0.070 ; licznikasynch:licznik1|count[7]      ; data1[7]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.199      ; 0.746      ;
; -0.062 ; licznikasynch:licznik1|count[0]      ; data1[0]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.198      ; 0.737      ;
; -0.059 ; licznikasynch:licznik1|count[14]     ; data1[14]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.202      ; 0.738      ;
; -0.021 ; licznikasynch:licznik1|count[29]     ; data1[29]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.281      ; 0.779      ;
; 0.017  ; licznikasynch:licznik1|count[31]     ; data1[31]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.281      ; 0.741      ;
; 0.031  ; licznikasynch:licznik1|count[10]     ; data1[10]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.202      ; 0.648      ;
; 0.035  ; licznikasynch:licznik1|count[25]     ; data1[25]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.281      ; 0.723      ;
; 0.037  ; licznikasynch:licznik1|count[13]     ; data1[13]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.202      ; 0.642      ;
; 0.038  ; licznikasynch:licznik2|count[2]      ; data2[2]                           ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.396      ; 0.835      ;
; 0.040  ; licznikasynch:licznik1|count[11]     ; data1[11]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.202      ; 0.639      ;
; 0.041  ; licznikasynch:licznik1|count[20]     ; data1[20]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.284      ; 0.720      ;
; 0.044  ; licznikasynch:licznik1|count[22]     ; data1[22]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.284      ; 0.717      ;
; 0.051  ; licznikasynch:licznik1|count[12]     ; data1[12]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.202      ; 0.628      ;
; 0.062  ; licznikasynch:licznik2|count[29]     ; data2[29]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.393      ; 0.808      ;
; 0.069  ; licznikasynch:licznik1|count[27]     ; data1[27]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.284      ; 0.692      ;
; 0.088  ; licznikasynch:licznik1|count[9]      ; data1[9]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.203      ; 0.592      ;
; 0.088  ; licznikasynch:licznik1|count[28]     ; data1[28]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.280      ; 0.669      ;
; 0.091  ; licznikasynch:licznik2|count[5]      ; data2[5]                           ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.396      ; 0.782      ;
; 0.093  ; licznikasynch:licznik1|count[30]     ; data1[30]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.281      ; 0.665      ;
; 0.098  ; licznikasynch:licznik1|count[5]      ; data1[5]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.202      ; 0.581      ;
; 0.099  ; licznikasynch:licznik1|count[21]     ; data1[21]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.283      ; 0.661      ;
; 0.104  ; licznikasynch:licznik2|count[19]     ; data2[19]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.396      ; 0.769      ;
; 0.117  ; licznikasynch:licznik2|count[17]     ; data2[17]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.398      ; 0.758      ;
; 0.139  ; licznikasynch:licznik2|count[0]      ; data2[0]                           ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.392      ; 0.730      ;
; 0.147  ; licznikasynch:licznik1|count[2]      ; data1[2]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.202      ; 0.532      ;
; 0.149  ; licznikasynch:licznik1|count[3]      ; data1[3]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.202      ; 0.530      ;
; 0.155  ; licznikasynch:licznik2|count[15]     ; data2[15]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.393      ; 0.715      ;
; 0.162  ; licznikasynch:licznik2|count[22]     ; data2[22]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.395      ; 0.710      ;
; 0.181  ; licznikasynch:licznik1|count[17]     ; data1[17]                          ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.286      ; 0.582      ;
; 0.192  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.036     ; 0.759      ;
; 0.209  ; licznikasynch:licznik2|count[21]     ; data2[21]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.393      ; 0.661      ;
; 0.211  ; licznikasynch:licznik1|count[1]      ; data1[1]                           ; we1                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.202      ; 0.468      ;
; 0.214  ; licznikasynch:licznik2|count[14]     ; data2[14]                          ; we2                                ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.396      ; 0.659      ;
+--------+--------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:uart1|UARTRx:uartrx1|Dready'                                                                                                                              ;
+--------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                      ; Launch Clock                       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; -0.248 ; uart:uart1|UARTRx:uartrx1|RxReg[5] ; uart:uart1|datauartrx1[4]~17 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.099      ; 0.402      ;
; -0.191 ; uart:uart1|UARTRx:uartrx1|RxReg[7] ; uart:uart1|datauartrx1[6]~9  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.170      ; 0.352      ;
; -0.186 ; uart:uart1|UARTRx:uartrx1|RxReg[6] ; uart:uart1|datauartrx1[5]~13 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.171      ; 0.348      ;
; -0.183 ; uart:uart1|UARTRx:uartrx1|RxReg[8] ; uart:uart1|datauartrx1[7]~5  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.170      ; 0.343      ;
; -0.174 ; uart:uart1|UARTRx:uartrx1|RxReg[2] ; uart:uart1|datauartrx1[1]~29 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.188      ; 0.353      ;
; -0.173 ; uart:uart1|UARTRx:uartrx1|RxReg[1] ; uart:uart1|datauartrx1[0]~1  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.188      ; 0.351      ;
; -0.169 ; uart:uart1|UARTRx:uartrx1|RxReg[4] ; uart:uart1|datauartrx1[3]~21 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.187      ; 0.348      ;
; -0.167 ; uart:uart1|UARTRx:uartrx1|RxReg[3] ; uart:uart1|datauartrx1[2]~25 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; 0.500        ; 0.189      ; 0.351      ;
+--------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:clkdivider5|temporal'                                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.175 ; uart:uart1|datardy~reg0              ; data2[19]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.049      ;
; -0.175 ; uart:uart1|datardy~reg0              ; data1[19]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.049      ;
; -0.175 ; uart:uart1|datardy~reg0              ; data1[16]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.049      ;
; -0.175 ; uart:uart1|datardy~reg0              ; data1[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.049      ;
; -0.175 ; uart:uart1|datardy~reg0              ; data1[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.049      ;
; -0.175 ; uart:uart1|datardy~reg0              ; data1[23]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.049      ;
; -0.175 ; uart:uart1|datardy~reg0              ; data1[26]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.049      ;
; -0.158 ; uart:uart1|datardy~reg0              ; data2[17]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.389      ; 1.034      ;
; -0.158 ; uart:uart1|datardy~reg0              ; data1[17]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.389      ; 1.034      ;
; -0.146 ; uart:uart1|datardy~reg0              ; data2[16]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.385      ; 1.018      ;
; -0.146 ; uart:uart1|datardy~reg0              ; data2[23]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.385      ; 1.018      ;
; -0.131 ; uart:uart1|datardy~reg0              ; data2[25]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.005      ;
; -0.131 ; uart:uart1|datardy~reg0              ; data2[27]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.005      ;
; -0.131 ; uart:uart1|datardy~reg0              ; data1[27]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.005      ;
; -0.131 ; uart:uart1|datardy~reg0              ; data1[1]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.005      ;
; -0.131 ; uart:uart1|datardy~reg0              ; data2[2]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.005      ;
; -0.131 ; uart:uart1|datardy~reg0              ; data1[2]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.005      ;
; -0.131 ; uart:uart1|datardy~reg0              ; data1[3]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.005      ;
; -0.131 ; uart:uart1|datardy~reg0              ; data1[4]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.005      ;
; -0.131 ; uart:uart1|datardy~reg0              ; data2[5]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.005      ;
; -0.131 ; uart:uart1|datardy~reg0              ; data1[5]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 1.005      ;
; -0.111 ; uart:uart1|datardy~reg0              ; data1[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.388      ; 0.986      ;
; -0.062 ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.533     ; 0.516      ;
; -0.062 ; uart:uart1|datardy~reg0              ; data2[14]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 0.936      ;
; -0.062 ; uart:uart1|datardy~reg0              ; data1[14]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 0.936      ;
; -0.062 ; uart:uart1|datardy~reg0              ; data1[13]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 0.936      ;
; -0.062 ; uart:uart1|datardy~reg0              ; data2[13]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 0.936      ;
; -0.062 ; uart:uart1|datardy~reg0              ; data1[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 0.936      ;
; -0.062 ; uart:uart1|datardy~reg0              ; data2[11]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 0.936      ;
; -0.062 ; uart:uart1|datardy~reg0              ; data1[11]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 0.936      ;
; -0.062 ; uart:uart1|datardy~reg0              ; data2[10]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 0.936      ;
; -0.062 ; uart:uart1|datardy~reg0              ; data1[10]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 0.936      ;
; -0.062 ; uart:uart1|datardy~reg0              ; data1[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 0.936      ;
; -0.062 ; uart:uart1|datardy~reg0              ; data1[20]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.387      ; 0.936      ;
; -0.048 ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.533     ; 0.502      ;
; 0.021  ; uart:uart1|datardy~reg0              ; data1[28]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.383      ; 0.849      ;
; 0.021  ; uart:uart1|datardy~reg0              ; data2[0]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.383      ; 0.849      ;
; 0.021  ; uart:uart1|datardy~reg0              ; data1[0]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.383      ; 0.849      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data1[25]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data1[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data2[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data1[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data2[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data1[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data2[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data2[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data1[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data1[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data2[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data1[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.075  ; uart:uart1|datardy~reg0              ; data1[7]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.796      ;
; 0.076  ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.533     ; 0.378      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data1[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[20]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[26]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[28]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[1]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[3]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[4]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.150  ; uart:uart1|datardy~reg0              ; data2[7]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.386      ; 0.723      ;
; 0.153  ; licznikasynch:licznik1|count[8]      ; data1[8]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.447      ; 0.771      ;
; 0.167  ; licznikasynch:licznik1|count[6]      ; data1[6]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.447      ; 0.757      ;
; 0.172  ; licznikasynch:licznik1|count[15]     ; data1[15]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.447      ; 0.752      ;
; 0.178  ; licznikasynch:licznik1|count[7]      ; data1[7]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.447      ; 0.746      ;
; 0.186  ; licznikasynch:licznik1|count[0]      ; data1[0]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.446      ; 0.737      ;
; 0.189  ; licznikasynch:licznik1|count[14]     ; data1[14]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.450      ; 0.738      ;
; 0.227  ; licznikasynch:licznik1|count[29]     ; data1[29]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.529      ; 0.779      ;
; 0.265  ; licznikasynch:licznik1|count[31]     ; data1[31]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.529      ; 0.741      ;
; 0.279  ; licznikasynch:licznik1|count[10]     ; data1[10]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.450      ; 0.648      ;
; 0.283  ; licznikasynch:licznik1|count[25]     ; data1[25]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.529      ; 0.723      ;
; 0.285  ; licznikasynch:licznik1|count[13]     ; data1[13]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.450      ; 0.642      ;
; 0.286  ; licznikasynch:licznik2|count[2]      ; data2[2]                             ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.644      ; 0.835      ;
; 0.288  ; licznikasynch:licznik1|count[11]     ; data1[11]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.450      ; 0.639      ;
; 0.289  ; licznikasynch:licznik1|count[20]     ; data1[20]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.532      ; 0.720      ;
; 0.292  ; licznikasynch:licznik1|count[22]     ; data1[22]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.532      ; 0.717      ;
; 0.299  ; licznikasynch:licznik1|count[12]     ; data1[12]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.450      ; 0.628      ;
; 0.310  ; licznikasynch:licznik2|count[29]     ; data2[29]                            ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.641      ; 0.808      ;
; 0.317  ; licznikasynch:licznik1|count[27]     ; data1[27]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.532      ; 0.692      ;
; 0.336  ; licznikasynch:licznik1|count[9]      ; data1[9]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.451      ; 0.592      ;
; 0.336  ; licznikasynch:licznik1|count[28]     ; data1[28]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.528      ; 0.669      ;
; 0.339  ; licznikasynch:licznik2|count[5]      ; data2[5]                             ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.644      ; 0.782      ;
; 0.341  ; licznikasynch:licznik1|count[30]     ; data1[30]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.529      ; 0.665      ;
; 0.346  ; licznikasynch:licznik1|count[5]      ; data1[5]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.450      ; 0.581      ;
; 0.347  ; licznikasynch:licznik1|count[21]     ; data1[21]                            ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.531      ; 0.661      ;
; 0.352  ; licznikasynch:licznik2|count[19]     ; data2[19]                            ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.644      ; 0.769      ;
; 0.365  ; licznikasynch:licznik2|count[17]     ; data2[17]                            ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.646      ; 0.758      ;
; 0.387  ; licznikasynch:licznik2|count[0]      ; data2[0]                             ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.640      ; 0.730      ;
; 0.395  ; licznikasynch:licznik1|count[2]      ; data1[2]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.450      ; 0.532      ;
; 0.397  ; licznikasynch:licznik1|count[3]      ; data1[3]                             ; we1                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.450      ; 0.530      ;
; 0.403  ; licznikasynch:licznik2|count[15]     ; data2[15]                            ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.641      ; 0.715      ;
; 0.410  ; licznikasynch:licznik2|count[22]     ; data2[22]                            ; we2                                ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.643      ; 0.710      ;
; 0.411  ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.036     ; 0.540      ;
; 0.419  ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.036     ; 0.532      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:clkdivider3|temporal'                                                                                                                                                                           ;
+--------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.765 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[18]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.423      ;
; -0.765 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[26]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.423      ;
; -0.763 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[24]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.425      ;
; -0.761 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.427      ;
; -0.744 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[27]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.444      ;
; -0.728 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.460      ;
; -0.725 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.463      ;
; -0.676 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.096      ; 0.514      ;
; -0.674 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.514      ;
; -0.673 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.515      ;
; -0.640 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.548      ;
; -0.637 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[29]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.092      ; 0.549      ;
; -0.620 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[30]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.093      ; 0.567      ;
; -0.611 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[20]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.093      ; 0.576      ;
; -0.611 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[31]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.093      ; 0.576      ;
; -0.528 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[5]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.660      ;
; -0.527 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[3]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.661      ;
; -0.525 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[2]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.663      ;
; -0.515 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[15]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.092      ; 0.671      ;
; -0.514 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[8]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.092      ; 0.672      ;
; -0.501 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.687      ;
; -0.496 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.692      ;
; -0.455 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[4]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.733      ;
; -0.454 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[1]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.734      ;
; -0.444 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[9]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.744      ;
; -0.438 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[25]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.094      ; 0.750      ;
; -0.412 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[22]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.093      ; 0.775      ;
; -0.412 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[28]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.093      ; 0.775      ;
; -0.398 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[7]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.092      ; 0.788      ;
; -0.386 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[6]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.093      ; 0.801      ;
; -0.385 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[21]       ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.093      ; 0.802      ;
; -0.291 ; sw0a                                                  ; displaymultipl:disp2|binary_bcd:bcd1|binary[0]        ; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0.000        ; 1.091      ; 0.894      ;
; 0.174  ; data2[23]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.197      ; 0.475      ;
; 0.174  ; data1[31]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[31]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.197      ; 0.475      ;
; 0.175  ; data2[17]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.474      ;
; 0.177  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[12]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[12]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.046      ; 0.307      ;
; 0.177  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[14]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[14]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.046      ; 0.307      ;
; 0.177  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[15]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[15]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.046      ; 0.307      ;
; 0.177  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[13]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[13]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.046      ; 0.307      ;
; 0.177  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[16]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[16]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.046      ; 0.307      ;
; 0.181  ; data2[13]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.480      ;
; 0.182  ; data2[16]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.197      ; 0.483      ;
; 0.184  ; data1[12]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.483      ;
; 0.184  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[1] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[1] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[0] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[0] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[2] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[2] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[3] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[3] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[4] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[4] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[5] ; displaymultipl:disp2|binary_bcd:bcd1|shift_counter[5] ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[28]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[28]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[30]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[30]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[29]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[29]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[31]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[31]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.039      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[0]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[0]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[1]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[1]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[3]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[3]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[2]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[2]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[4]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[4]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[6]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[6]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[5]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[5]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[7]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[7]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[8]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[8]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[11]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[11]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[10]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[10]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[9]          ; displaymultipl:disp2|binary_bcd:bcd1|bcds[9]          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[18]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[18]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[17]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[17]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[19]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[19]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[20]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[20]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[22]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[22]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[23]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[23]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[21]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[21]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[24]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[24]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[26]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[26]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[25]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[25]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; displaymultipl:disp2|binary_bcd:bcd1|bcds[27]         ; displaymultipl:disp2|binary_bcd:bcd1|bcds[27]         ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; data2[11]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.485      ;
; 0.187  ; displaymultipl:disp2|temp[1]                          ; displaymultipl:disp2|temp[1]                          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; displaymultipl:disp2|temp[2]                          ; displaymultipl:disp2|temp[2]                          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; data2[14]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.486      ;
; 0.188  ; data2[27]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[27]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.487      ;
; 0.189  ; data1[24]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[24]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.488      ;
; 0.190  ; data1[10]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.489      ;
; 0.190  ; data2[19]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.489      ;
; 0.190  ; data1[23]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.489      ;
; 0.190  ; data1[16]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.489      ;
; 0.191  ; data1[18]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[18]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.490      ;
; 0.192  ; data1[17]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.491      ;
; 0.192  ; data1[19]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.491      ;
; 0.193  ; data2[12]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.196      ; 0.493      ;
; 0.194  ; displaymultipl:disp2|temp[0]                          ; displaymultipl:disp2|temp[0]                          ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; data1[26]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[26]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.493      ;
; 0.194  ; data2[10]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.493      ;
; 0.202  ; data1[15]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[15]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.196      ; 0.502      ;
; 0.202  ; data1[29]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[29]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.196      ; 0.502      ;
; 0.204  ; data1[13]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.503      ;
; 0.207  ; data1[14]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.506      ;
; 0.207  ; data1[27]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[27]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.506      ;
; 0.221  ; data1[22]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[22]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.194      ; 0.519      ;
; 0.224  ; data1[11]                                             ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0.000        ; 0.195      ; 0.523      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:clkdivider2|temporal'                                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.305 ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.354      ; 1.258      ;
; 0.026  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|wesel                     ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.362      ; 1.597      ;
; 0.049  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2g            ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.363      ; 1.621      ;
; 0.050  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s3             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.363      ; 1.622      ;
; 0.053  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.363      ; 1.625      ;
; 0.093  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2p            ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.363      ; 1.665      ;
; 0.101  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s1             ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.363      ; 1.673      ;
; 0.186  ; uart:uart1|txload                    ; uart:uart1|txload                    ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.044      ; 0.314      ;
; 0.187  ; uart:uart1|next_state.s2p            ; uart:uart1|next_state.s2p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:uart1|next_state.s4             ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:uart1|next_state.s5             ; uart:uart1|next_state.s5             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:uart1|next_state.s6             ; uart:uart1|next_state.s6             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:uart1|uart_reset                ; uart:uart1|uart_reset                ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; uart:uart1|wesel                     ; uart:uart1|wesel                     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.194  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.314      ;
; 0.201  ; uart:uart1|confgate                  ; uart:uart1|confgate                  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; uart:uart1|conf                      ; uart:uart1|conf                      ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.205  ; uart:uart1|next_state.s5p            ; uart:uart1|next_state.s6             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.325      ;
; 0.207  ; uart:uart1|next_state.s2             ; uart:uart1|next_state.s2p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.327      ;
; 0.213  ; uart:uart1|next_state.s2             ; uart:uart1|next_state.s2g            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.333      ;
; 0.217  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|confgate                  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.690      ; 1.116      ;
; 0.254  ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.374      ;
; 0.255  ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.375      ;
; 0.255  ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.375      ;
; 0.270  ; uart:uart1|next_state.s5             ; uart:uart1|next_state.s5p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.390      ;
; 0.287  ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal   ; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.354      ; 1.350      ;
; 0.289  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|gatesel[0]                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.675      ; 1.173      ;
; 0.292  ; clock_divider:clkdivider3|counter[1] ; clock_divider:clkdivider3|counter[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.044      ; 0.420      ;
; 0.300  ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.044      ; 0.428      ;
; 0.300  ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.420      ;
; 0.316  ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.436      ;
; 0.317  ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.437      ;
; 0.317  ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.437      ;
; 0.334  ; uart:uart1|next_state.s2             ; uart:uart1|next_state.s3             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.454      ;
; 0.348  ; uart:uart1|next_state.s4             ; uart:uart1|next_state.s4p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.237      ; 0.669      ;
; 0.353  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|conf                      ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.690      ; 1.252      ;
; 0.360  ; uart:uart1|next_state.s2p            ; uart:uart1|next_state.s1             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.480      ;
; 0.365  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|gatesel[1]                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.675      ; 1.249      ;
; 0.368  ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.246      ; 0.698      ;
; 0.385  ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.505      ;
; 0.402  ; uart:uart1|next_state.s1             ; uart:uart1|next_state.s2             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.522      ;
; 0.415  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.535      ;
; 0.449  ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider3|counter[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.044      ; 0.577      ;
; 0.450  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.570      ;
; 0.450  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.570      ;
; 0.452  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s5p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.572      ;
; 0.455  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.576      ;
; 0.460  ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.580      ;
; 0.463  ; uart:uart1|next_state.s3             ; uart:uart1|next_state.s3             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.583      ;
; 0.469  ; clock_divider:clkdivider3|counter[0] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.044      ; 0.597      ;
; 0.473  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.037      ; 0.594      ;
; 0.474  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.037      ; 0.595      ;
; 0.474  ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.246      ; 0.804      ;
; 0.475  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.037      ; 0.596      ;
; 0.475  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.037      ; 0.596      ;
; 0.477  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.037      ; 0.598      ;
; 0.479  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.037      ; 0.600      ;
; 0.480  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.037      ; 0.601      ;
; 0.482  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.037      ; 0.603      ;
; 0.487  ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.607      ;
; 0.487  ; uart:uart1|datauartrx1[4]~17         ; uart:uart1|datauartrx1[4]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.174      ; 0.265      ;
; 0.496  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s4p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.237      ; 0.817      ;
; 0.503  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.623      ;
; 0.504  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|count[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.624      ;
; 0.505  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|next_state.s5p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.625      ;
; 0.507  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.627      ;
; 0.508  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.628      ;
; 0.509  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.629      ;
; 0.518  ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; -0.166     ; 0.436      ;
; 0.520  ; uart:uart1|next_state.s2p            ; uart:uart1|wesel                     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.035      ; 0.639      ;
; 0.521  ; clock_divider:clkdivider3|counter[2] ; clock_divider:clkdivider3|counter[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.641      ;
; 0.527  ; uart:uart1|next_state.s1             ; uart:uart1|next_state.s1             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.647      ;
; 0.528  ; uart:uart1|next_state.s3p            ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.039      ; 0.651      ;
; 0.542  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; uart:uart1|next_state.s4p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.237      ; 0.863      ;
; 0.552  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|count[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.672      ;
; 0.552  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|count[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.672      ;
; 0.558  ; uart:uart1|next_state.s2             ; uart:uart1|next_state.s2             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.678      ;
; 0.567  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s5             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.687      ;
; 0.571  ; clock_divider:clkdivider3|counter[1] ; clock_divider:clkdivider3|counter[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.044      ; 0.699      ;
; 0.575  ; uart:uart1|next_state.s4p            ; uart:uart1|next_state.s5             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; -0.157     ; 0.502      ;
; 0.581  ; sw0a                                 ; uart:uart1|datauarttx[6]             ; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.761      ; 0.936      ;
; 0.582  ; uart:uart1|next_state.s6             ; uart:uart1|next_state.s6p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.702      ;
; 0.583  ; uart:uart1|datauartrx1[2]~25         ; uart:uart1|datauartrx1[2]~_emulated  ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 0.084      ; 0.271      ;
; 0.587  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.707      ;
; 0.587  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; uart:uart1|UARTxmt:uarttx1|count[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.707      ;
; 0.588  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; uart:uart1|next_state.s4             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.708      ;
; 0.589  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; uart:uart1|next_state.s5p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.709      ;
; 0.590  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; uart:uart1|next_state.s5p            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.710      ;
; 0.591  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.711      ;
; 0.592  ; uart:uart1|txload                    ; uart:uart1|UARTxmt:uarttx1|count[1]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.712      ;
; 0.592  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.712      ;
; 0.592  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.712      ;
; 0.593  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.713      ;
; 0.593  ; uart:uart1|UARTxmt:uarttx1|count[2]  ; uart:uart1|UARTxmt:uarttx1|count[0]  ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.713      ;
; 0.593  ; uart:uart1|UARTRx:uartrx1|Dready     ; uart:uart1|next_state.s2g            ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.363      ; 1.665      ;
; 0.595  ; uart:uart1|UARTxmt:uarttx1|count[3]  ; uart:uart1|next_state.s6             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.715      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:clkdivider4|temporal'                                                                                                                                         ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.248 ; microswitch:switch1|wy               ; microswitch:switch1|wy               ; microswitch:switch1|wy             ; clock_divider:clkdivider4|temporal ; 0.000        ; 1.178      ; 1.129      ;
; -0.247 ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 1.184      ; 1.146      ;
; -0.147 ; microswitch:switch2|wy               ; microswitch:switch2|wy               ; microswitch:switch2|wy             ; clock_divider:clkdivider4|temporal ; 0.000        ; 1.184      ; 1.236      ;
; 0.187  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.194  ; microswitch:switch2|counter[1]       ; microswitch:switch2|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; microswitch:switch2|counter[0]       ; microswitch:switch2|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; microswitch:switch1|counter[1]       ; microswitch:switch1|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; microswitch:switch1|counter[0]       ; microswitch:switch1|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.314      ;
; 0.199  ; microswitch:switch2|counter[0]       ; microswitch:switch2|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.319      ;
; 0.200  ; microswitch:switch1|counter[0]       ; microswitch:switch1|counter[1]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.320      ;
; 0.274  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.394      ;
; 0.277  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.397      ;
; 0.277  ; microswitch:switch2|counter[1]       ; microswitch:switch2|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.397      ;
; 0.313  ; microswitch:switch1|counter[1]       ; microswitch:switch1|counter[0]       ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.433      ;
; 0.342  ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.462      ;
; 0.349  ; licznikasynch:licznik2|count[8]      ; data2[8]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.477      ;
; 0.363  ; licznikasynch:licznik2|count[6]      ; data2[6]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.491      ;
; 0.364  ; licznikasynch:licznik2|count[25]     ; data2[25]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.515      ; 0.493      ;
; 0.364  ; licznikasynch:licznik2|count[7]      ; data2[7]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.492      ;
; 0.366  ; licznikasynch:licznik2|count[4]      ; data2[4]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.494      ;
; 0.367  ; licznikasynch:licznik2|count[3]      ; data2[3]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.495      ;
; 0.369  ; licznikasynch:licznik1|count[23]     ; data1[23]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.411      ; 0.394      ;
; 0.372  ; licznikasynch:licznik2|count[12]     ; data2[12]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.500      ;
; 0.373  ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 1.184      ; 1.266      ;
; 0.373  ; licznikasynch:licznik2|count[13]     ; data2[13]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.515      ; 0.502      ;
; 0.374  ; licznikasynch:licznik1|count[26]     ; data1[26]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.411      ; 0.399      ;
; 0.377  ; licznikasynch:licznik2|count[9]      ; data2[9]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.505      ;
; 0.382  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.502      ;
; 0.382  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.502      ;
; 0.386  ; licznikasynch:licznik2|count[11]     ; data2[11]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.515      ; 0.515      ;
; 0.388  ; microswitch:switch1|wy               ; microswitch:switch1|wy               ; microswitch:switch1|wy             ; clock_divider:clkdivider4|temporal ; -0.500       ; 1.178      ; 1.265      ;
; 0.408  ; licznikasynch:licznik2|count[18]     ; data2[18]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.536      ;
; 0.409  ; licznikasynch:licznik2|count[28]     ; data2[28]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.537      ;
; 0.412  ; licznikasynch:licznik2|count[26]     ; data2[26]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.540      ;
; 0.415  ; licznikasynch:licznik2|count[24]     ; data2[24]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.543      ;
; 0.416  ; licznikasynch:licznik2|count[20]     ; data2[20]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.544      ;
; 0.417  ; licznikasynch:licznik2|count[16]     ; data2[16]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.513      ; 0.544      ;
; 0.418  ; licznikasynch:licznik2|count[23]     ; data2[23]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.513      ; 0.545      ;
; 0.421  ; licznikasynch:licznik2|count[30]     ; data2[30]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.512      ; 0.547      ;
; 0.422  ; licznikasynch:licznik2|count[31]     ; data2[31]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.512      ; 0.548      ;
; 0.425  ; licznikasynch:licznik1|count[19]     ; data1[19]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.411      ; 0.450      ;
; 0.426  ; licznikasynch:licznik1|count[18]     ; data1[18]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.411      ; 0.451      ;
; 0.427  ; clock_divider:clkdivider5|counter[2] ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.547      ;
; 0.429  ; licznikasynch:licznik1|count[24]     ; data1[24]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.411      ; 0.454      ;
; 0.430  ; licznikasynch:licznik2|count[27]     ; data2[27]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.515      ; 0.559      ;
; 0.430  ; licznikasynch:licznik2|count[1]      ; data2[1]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.558      ;
; 0.431  ; licznikasynch:licznik2|count[21]     ; data2[21]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.512      ; 0.557      ;
; 0.432  ; licznikasynch:licznik2|count[14]     ; data2[14]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.515      ; 0.561      ;
; 0.434  ; licznikasynch:licznik1|count[16]     ; data1[16]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.411      ; 0.459      ;
; 0.434  ; licznikasynch:licznik2|count[10]     ; data2[10]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.515      ; 0.563      ;
; 0.442  ; microswitch:switch2|counter[0]       ; microswitch:switch2|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.562      ;
; 0.442  ; microswitch:switch1|counter[0]       ; microswitch:switch1|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.562      ;
; 0.442  ; licznikasynch:licznik1|count[4]      ; data1[4]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.333      ; 0.389      ;
; 0.450  ; licznikasynch:licznik1|count[1]      ; data1[1]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.333      ; 0.397      ;
; 0.457  ; licznikasynch:licznik2|count[0]      ; data2[0]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.511      ; 0.582      ;
; 0.469  ; licznikasynch:licznik1|count[17]     ; data1[17]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.413      ; 0.496      ;
; 0.475  ; licznikasynch:licznik2|count[22]     ; data2[22]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.514      ; 0.603      ;
; 0.481  ; licznikasynch:licznik2|count[15]     ; data2[15]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.512      ; 0.607      ;
; 0.484  ; microswitch:switch1|counter[1]       ; microswitch:switch1|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.604      ;
; 0.492  ; clock_divider:clkdivider5|counter[1] ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.612      ;
; 0.492  ; microswitch:switch2|counter[1]       ; microswitch:switch2|wy               ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.612      ;
; 0.502  ; licznikasynch:licznik1|count[2]      ; data1[2]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.333      ; 0.449      ;
; 0.503  ; licznikasynch:licznik1|count[3]      ; data1[3]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.333      ; 0.450      ;
; 0.515  ; licznikasynch:licznik2|count[17]     ; data2[17]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.517      ; 0.646      ;
; 0.522  ; microswitch:switch2|wy               ; microswitch:switch2|wy               ; microswitch:switch2|wy             ; clock_divider:clkdivider4|temporal ; -0.500       ; 1.184      ; 1.405      ;
; 0.524  ; licznikasynch:licznik2|count[19]     ; data2[19]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.515      ; 0.653      ;
; 0.533  ; clock_divider:clkdivider5|counter[0] ; clock_divider:clkdivider5|temporal   ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; licznikasynch:licznik1|count[21]     ; data1[21]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.410      ; 0.557      ;
; 0.539  ; licznikasynch:licznik1|count[30]     ; data1[30]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.408      ; 0.561      ;
; 0.539  ; licznikasynch:licznik2|count[5]      ; data2[5]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.515      ; 0.668      ;
; 0.541  ; licznikasynch:licznik1|count[28]     ; data1[28]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.407      ; 0.562      ;
; 0.551  ; licznikasynch:licznik1|count[5]      ; data1[5]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.333      ; 0.498      ;
; 0.560  ; licznikasynch:licznik1|count[9]      ; data1[9]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.334      ; 0.508      ;
; 0.564  ; licznikasynch:licznik1|count[27]     ; data1[27]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.411      ; 0.589      ;
; 0.566  ; licznikasynch:licznik2|count[29]     ; data2[29]                            ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.512      ; 0.692      ;
; 0.578  ; licznikasynch:licznik2|count[2]      ; data2[2]                             ; we2                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.515      ; 0.707      ;
; 0.584  ; licznikasynch:licznik1|count[22]     ; data1[22]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.411      ; 0.609      ;
; 0.586  ; licznikasynch:licznik1|count[12]     ; data1[12]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.333      ; 0.533      ;
; 0.586  ; licznikasynch:licznik1|count[20]     ; data1[20]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.411      ; 0.611      ;
; 0.587  ; licznikasynch:licznik1|count[25]     ; data1[25]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.408      ; 0.609      ;
; 0.593  ; licznikasynch:licznik1|count[11]     ; data1[11]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.333      ; 0.540      ;
; 0.596  ; licznikasynch:licznik1|count[13]     ; data1[13]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.333      ; 0.543      ;
; 0.599  ; licznikasynch:licznik1|count[10]     ; data1[10]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.333      ; 0.546      ;
; 0.600  ; licznikasynch:licznik1|count[31]     ; data1[31]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.408      ; 0.622      ;
; 0.639  ; licznikasynch:licznik1|count[29]     ; data1[29]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.408      ; 0.661      ;
; 0.680  ; licznikasynch:licznik1|count[7]      ; data1[7]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.330      ; 0.624      ;
; 0.682  ; licznikasynch:licznik1|count[14]     ; data1[14]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.333      ; 0.629      ;
; 0.684  ; licznikasynch:licznik1|count[15]     ; data1[15]                            ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.330      ; 0.628      ;
; 0.694  ; licznikasynch:licznik1|count[0]      ; data1[0]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.329      ; 0.637      ;
; 0.698  ; licznikasynch:licznik1|count[6]      ; data1[6]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.330      ; 0.642      ;
; 0.712  ; licznikasynch:licznik1|count[8]      ; data1[8]                             ; we1                                ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.330      ; 0.656      ;
; 0.820  ; uart:uart1|datardy~reg0              ; data2[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.277      ; 0.701      ;
; 0.820  ; uart:uart1|datardy~reg0              ; data2[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.277      ; 0.701      ;
; 0.820  ; uart:uart1|datardy~reg0              ; data2[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.277      ; 0.701      ;
; 0.820  ; uart:uart1|datardy~reg0              ; data2[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.277      ; 0.701      ;
; 0.820  ; uart:uart1|datardy~reg0              ; data2[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.277      ; 0.701      ;
; 0.820  ; uart:uart1|datardy~reg0              ; data2[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.277      ; 0.701      ;
; 0.820  ; uart:uart1|datardy~reg0              ; data1[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.277      ; 0.701      ;
+--------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                   ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.122 ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal ; clk         ; 0.000        ; 1.106      ; 1.203      ;
; -0.098 ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal ; clk         ; 0.000        ; 1.096      ; 1.217      ;
; -0.081 ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal ; clk         ; 0.000        ; 1.095      ; 1.233      ;
; 0.296  ; clock_divider:clkdivider1|counter[1]  ; clock_divider:clkdivider1|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296  ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|counter[12] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297  ; clock_divider:clkdivider1|counter[3]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[14] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; clock_divider:clkdivider1|counter[5]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; clock_divider:clkdivider4|counter[4]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298  ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299  ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.304  ; clock_divider:clkdivider4|counter[16] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; clock_divider:clkdivider2|counter[9]  ; clock_divider:clkdivider2|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clock_divider:clkdivider2|counter[3]  ; clock_divider:clkdivider2|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; clock_divider:clkdivider4|counter[20] ; clock_divider:clkdivider4|counter[20] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; clock_divider:clkdivider2|counter[7]  ; clock_divider:clkdivider2|counter[7]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; clock_divider:clkdivider4|counter[19] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; clock_divider:clkdivider2|counter[6]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.329  ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider2|counter[0]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.387  ; clock_divider:clkdivider2|counter[0]  ; clock_divider:clkdivider4|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.507      ;
; 0.407  ; clock_divider:clkdivider4|counter[20] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.236      ; 0.727      ;
; 0.420  ; clock_divider:clkdivider4|counter[19] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.236      ; 0.740      ;
; 0.425  ; clock_divider:clkdivider1|counter[6]  ; clock_divider:clkdivider1|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.546      ;
; 0.435  ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal    ; clock_divider:clkdivider1|temporal ; clk         ; -0.500       ; 1.106      ; 1.260      ;
; 0.445  ; clock_divider:clkdivider1|counter[1]  ; clock_divider:clkdivider1|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.446  ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.448  ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.451  ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.571      ;
; 0.451  ; clock_divider:clkdivider4|counter[21] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.579      ;
; 0.455  ; clock_divider:clkdivider1|counter[6]  ; clock_divider:clkdivider1|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457  ; clock_divider:clkdivider2|counter[10] ; clock_divider:clkdivider2|counter[10] ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458  ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459  ; clock_divider:clkdivider1|counter[4]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[17] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459  ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[14] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; clock_divider:clkdivider2|counter[8]  ; clock_divider:clkdivider2|counter[8]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460  ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461  ; clock_divider:clkdivider2|counter[1]  ; clock_divider:clkdivider2|counter[1]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.462  ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; clock_divider:clkdivider4|counter[11] ; clock_divider:clkdivider4|counter[12] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464  ; clock_divider:clkdivider4|counter[19] ; clock_divider:clkdivider4|counter[20] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465  ; clock_divider:clkdivider2|counter[2]  ; clock_divider:clkdivider2|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; clock_divider:clkdivider2|counter[6]  ; clock_divider:clkdivider2|counter[7]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; clock_divider:clkdivider2|counter[8]  ; clock_divider:clkdivider2|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.469  ; clock_divider:clkdivider2|counter[4]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.475  ; clock_divider:clkdivider1|counter[4]  ; clock_divider:clkdivider1|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.596      ;
; 0.477  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[18] ; clk                                ; clk         ; 0.000        ; 0.236      ; 0.797      ;
; 0.478  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[0]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.599      ;
; 0.486  ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal    ; clock_divider:clkdivider2|temporal ; clk         ; -0.500       ; 1.095      ; 1.300      ;
; 0.486  ; clock_divider:clkdivider4|counter[17] ; clock_divider:clkdivider4|counter[21] ; clk                                ; clk         ; 0.000        ; 0.236      ; 0.806      ;
; 0.495  ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal    ; clock_divider:clkdivider4|temporal ; clk         ; -0.500       ; 1.096      ; 1.310      ;
; 0.508  ; clock_divider:clkdivider1|counter[1]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508  ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|counter[14] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509  ; clock_divider:clkdivider1|counter[3]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509  ; clock_divider:clkdivider4|counter[14] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.510  ; clock_divider:clkdivider4|counter[4]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.511  ; clock_divider:clkdivider4|counter[2]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.511  ; clock_divider:clkdivider4|counter[12] ; clock_divider:clkdivider4|counter[15] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.512  ; clock_divider:clkdivider1|counter[5]  ; clock_divider:clkdivider1|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512  ; clock_divider:clkdivider4|counter[18] ; clock_divider:clkdivider4|counter[18] ; clk                                ; clk         ; 0.000        ; 0.044      ; 0.640      ;
; 0.513  ; clock_divider:clkdivider4|counter[6]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.515  ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[13] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.516  ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[8]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.516  ; clock_divider:clkdivider4|counter[8]  ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517  ; clock_divider:clkdivider2|counter[3]  ; clock_divider:clkdivider2|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; clock_divider:clkdivider2|counter[2]  ; clock_divider:clkdivider2|counter[2]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clock_divider:clkdivider2|counter[5]  ; clock_divider:clkdivider2|counter[7]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; clock_divider:clkdivider2|counter[7]  ; clock_divider:clkdivider2|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519  ; clock_divider:clkdivider2|counter[1]  ; clock_divider:clkdivider2|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519  ; clock_divider:clkdivider4|counter[16] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520  ; clock_divider:clkdivider2|counter[3]  ; clock_divider:clkdivider2|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.522  ; clock_divider:clkdivider1|counter[2]  ; clock_divider:clkdivider1|counter[5]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.523  ; clock_divider:clkdivider4|counter[1]  ; clock_divider:clkdivider4|counter[4]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.524  ; clock_divider:clkdivider4|counter[3]  ; clock_divider:clkdivider4|counter[6]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.525  ; clock_divider:clkdivider4|counter[13] ; clock_divider:clkdivider4|counter[16] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.646      ;
; 0.526  ; clock_divider:clkdivider1|counter[0]  ; clock_divider:clkdivider1|counter[3]  ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.526  ; clock_divider:clkdivider4|counter[5]  ; clock_divider:clkdivider4|counter[9]  ; clk                                ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.526  ; clock_divider:clkdivider4|counter[15] ; clock_divider:clkdivider4|counter[19] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.528  ; clock_divider:clkdivider4|counter[7]  ; clock_divider:clkdivider4|counter[11] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.529  ; clock_divider:clkdivider4|counter[9]  ; clock_divider:clkdivider4|counter[12] ; clk                                ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.529  ; clock_divider:clkdivider4|counter[16] ; clock_divider:clkdivider4|counter[18] ; clk                                ; clk         ; 0.000        ; 0.236      ; 0.849      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:clkdivider5|temporal'                                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.081 ; licznikasynch:licznik2|count[8]      ; data2[8]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.477      ;
; 0.095 ; licznikasynch:licznik2|count[6]      ; data2[6]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.491      ;
; 0.096 ; licznikasynch:licznik2|count[25]     ; data2[25]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.783      ; 0.493      ;
; 0.096 ; licznikasynch:licznik2|count[7]      ; data2[7]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.492      ;
; 0.098 ; licznikasynch:licznik2|count[4]      ; data2[4]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.494      ;
; 0.099 ; licznikasynch:licznik2|count[3]      ; data2[3]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.495      ;
; 0.101 ; licznikasynch:licznik1|count[23]     ; data1[23]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.679      ; 0.394      ;
; 0.104 ; licznikasynch:licznik2|count[12]     ; data2[12]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.500      ;
; 0.105 ; licznikasynch:licznik2|count[13]     ; data2[13]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.783      ; 0.502      ;
; 0.106 ; licznikasynch:licznik1|count[26]     ; data1[26]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.679      ; 0.399      ;
; 0.109 ; licznikasynch:licznik2|count[9]      ; data2[9]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.505      ;
; 0.118 ; licznikasynch:licznik2|count[11]     ; data2[11]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.783      ; 0.515      ;
; 0.140 ; licznikasynch:licznik2|count[18]     ; data2[18]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.536      ;
; 0.141 ; licznikasynch:licznik2|count[28]     ; data2[28]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.537      ;
; 0.144 ; licznikasynch:licznik2|count[26]     ; data2[26]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.540      ;
; 0.147 ; licznikasynch:licznik2|count[24]     ; data2[24]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.543      ;
; 0.148 ; licznikasynch:licznik2|count[20]     ; data2[20]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.544      ;
; 0.149 ; licznikasynch:licznik2|count[16]     ; data2[16]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.781      ; 0.544      ;
; 0.150 ; licznikasynch:licznik2|count[23]     ; data2[23]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.781      ; 0.545      ;
; 0.153 ; licznikasynch:licznik2|count[30]     ; data2[30]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.780      ; 0.547      ;
; 0.154 ; licznikasynch:licznik2|count[31]     ; data2[31]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.780      ; 0.548      ;
; 0.157 ; licznikasynch:licznik1|count[19]     ; data1[19]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.679      ; 0.450      ;
; 0.158 ; licznikasynch:licznik1|count[18]     ; data1[18]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.679      ; 0.451      ;
; 0.161 ; licznikasynch:licznik1|count[24]     ; data1[24]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.679      ; 0.454      ;
; 0.162 ; licznikasynch:licznik2|count[27]     ; data2[27]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.783      ; 0.559      ;
; 0.162 ; licznikasynch:licznik2|count[1]      ; data2[1]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.558      ;
; 0.163 ; licznikasynch:licznik2|count[21]     ; data2[21]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.780      ; 0.557      ;
; 0.164 ; licznikasynch:licznik2|count[14]     ; data2[14]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.783      ; 0.561      ;
; 0.166 ; licznikasynch:licznik1|count[16]     ; data1[16]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.679      ; 0.459      ;
; 0.166 ; licznikasynch:licznik2|count[10]     ; data2[10]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.783      ; 0.563      ;
; 0.174 ; licznikasynch:licznik1|count[4]      ; data1[4]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.601      ; 0.389      ;
; 0.182 ; licznikasynch:licznik1|count[1]      ; data1[1]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.601      ; 0.397      ;
; 0.187 ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; licznikasynch:licznik2|count[0]      ; data2[0]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.779      ; 0.582      ;
; 0.194 ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider6|temporal   ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; licznikasynch:licznik1|count[17]     ; data1[17]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.681      ; 0.496      ;
; 0.202 ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.036      ; 0.322      ;
; 0.204 ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.036      ; 0.324      ;
; 0.207 ; licznikasynch:licznik2|count[22]     ; data2[22]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.782      ; 0.603      ;
; 0.213 ; licznikasynch:licznik2|count[15]     ; data2[15]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.780      ; 0.607      ;
; 0.234 ; licznikasynch:licznik1|count[2]      ; data1[2]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.601      ; 0.449      ;
; 0.235 ; licznikasynch:licznik1|count[3]      ; data1[3]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.601      ; 0.450      ;
; 0.247 ; licznikasynch:licznik2|count[17]     ; data2[17]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.785      ; 0.646      ;
; 0.256 ; licznikasynch:licznik2|count[19]     ; data2[19]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.783      ; 0.653      ;
; 0.265 ; licznikasynch:licznik1|count[21]     ; data1[21]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.678      ; 0.557      ;
; 0.271 ; licznikasynch:licznik1|count[30]     ; data1[30]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.676      ; 0.561      ;
; 0.271 ; licznikasynch:licznik2|count[5]      ; data2[5]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.783      ; 0.668      ;
; 0.272 ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; licznikasynch:licznik1|count[28]     ; data1[28]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.675      ; 0.562      ;
; 0.283 ; licznikasynch:licznik1|count[5]      ; data1[5]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.601      ; 0.498      ;
; 0.292 ; licznikasynch:licznik1|count[9]      ; data1[9]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.602      ; 0.508      ;
; 0.296 ; licznikasynch:licznik1|count[27]     ; data1[27]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.679      ; 0.589      ;
; 0.298 ; licznikasynch:licznik2|count[29]     ; data2[29]                            ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.780      ; 0.692      ;
; 0.305 ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider6|counter[2] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.036      ; 0.425      ;
; 0.310 ; licznikasynch:licznik2|count[2]      ; data2[2]                             ; we2                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.783      ; 0.707      ;
; 0.312 ; clock_divider:clkdivider6|counter[1] ; clock_divider:clkdivider6|counter[0] ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.036      ; 0.432      ;
; 0.316 ; licznikasynch:licznik1|count[22]     ; data1[22]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.679      ; 0.609      ;
; 0.318 ; licznikasynch:licznik1|count[12]     ; data1[12]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.601      ; 0.533      ;
; 0.318 ; licznikasynch:licznik1|count[20]     ; data1[20]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.679      ; 0.611      ;
; 0.319 ; licznikasynch:licznik1|count[25]     ; data1[25]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.676      ; 0.609      ;
; 0.325 ; licznikasynch:licznik1|count[11]     ; data1[11]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.601      ; 0.540      ;
; 0.328 ; licznikasynch:licznik1|count[13]     ; data1[13]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.601      ; 0.543      ;
; 0.331 ; licznikasynch:licznik1|count[10]     ; data1[10]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.601      ; 0.546      ;
; 0.332 ; licznikasynch:licznik1|count[31]     ; data1[31]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.676      ; 0.622      ;
; 0.371 ; licznikasynch:licznik1|count[29]     ; data1[29]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.676      ; 0.661      ;
; 0.412 ; licznikasynch:licznik1|count[7]      ; data1[7]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.598      ; 0.624      ;
; 0.414 ; licznikasynch:licznik1|count[14]     ; data1[14]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.601      ; 0.629      ;
; 0.416 ; licznikasynch:licznik1|count[15]     ; data1[15]                            ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.598      ; 0.628      ;
; 0.426 ; licznikasynch:licznik1|count[0]      ; data1[0]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.597      ; 0.637      ;
; 0.430 ; licznikasynch:licznik1|count[6]      ; data1[6]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.598      ; 0.642      ;
; 0.444 ; licznikasynch:licznik1|count[8]      ; data1[8]                             ; we1                                ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.598      ; 0.656      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[12]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[9]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[18]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[24]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[22]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data1[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[20]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[26]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[28]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[1]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[3]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[4]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.552 ; uart:uart1|datardy~reg0              ; data2[7]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.545      ; 0.701      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data1[25]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data1[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data2[15]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data1[8]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data2[21]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data1[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data2[31]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data2[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data1[30]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data1[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data2[29]                            ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
; 0.632 ; uart:uart1|datardy~reg0              ; data1[6]                             ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.779      ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:clkdivider1|temporal'                                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.186 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.314      ;
; 0.257 ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.378      ;
; 0.262 ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.383      ;
; 0.269 ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.389      ;
; 0.277 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.398      ;
; 0.303 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.424      ;
; 0.305 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.432      ;
; 0.334 ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.454      ;
; 0.374 ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.495      ;
; 0.375 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.495      ;
; 0.378 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.498      ;
; 0.381 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.501      ;
; 0.400 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.521      ;
; 0.404 ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.525      ;
; 0.439 ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.559      ;
; 0.448 ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.569      ;
; 0.454 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.575      ;
; 0.456 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.576      ;
; 0.464 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.585      ;
; 0.468 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.589      ;
; 0.471 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.592      ;
; 0.474 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.594      ;
; 0.478 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.599      ;
; 0.529 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.650      ;
; 0.533 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.653      ;
; 0.537 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.658      ;
; 0.537 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.658      ;
; 0.541 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.662      ;
; 0.542 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.663      ;
; 0.543 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.664      ;
; 0.544 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.665      ;
; 0.544 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.665      ;
; 0.549 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.670      ;
; 0.555 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.676      ;
; 0.566 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.687      ;
; 0.568 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.688      ;
; 0.573 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.694      ;
; 0.574 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.694      ;
; 0.577 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.697      ;
; 0.577 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.697      ;
; 0.636 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.757      ;
; 0.639 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.760      ;
; 0.639 ; uart:uart1|UARTRx:uartrx1|RxIn       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.760      ;
; 0.671 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.791      ;
; 0.706 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.826      ;
; 0.706 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.826      ;
; 0.711 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.832      ;
; 0.714 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.835      ;
; 0.714 ; uart:uart1|UARTRx:uartrx1|RxMT       ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.037      ; 0.835      ;
; 0.733 ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 0.853      ;
; 0.742 ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|Dready     ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.638      ;
; 0.742 ; uart:uart1|uart_reset                ; uart:uart1|UARTRx:uartrx1|RxMT       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.638      ;
; 0.905 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.025      ;
; 0.905 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.025      ;
; 0.973 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.093      ;
; 0.973 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.093      ;
; 0.973 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.093      ;
; 0.973 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.093      ;
; 0.973 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.093      ;
; 1.032 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.152      ;
; 1.032 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.152      ;
; 1.032 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.152      ;
; 1.032 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.152      ;
; 1.032 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.152      ;
; 1.067 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.187      ;
; 1.067 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.187      ;
; 1.067 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.187      ;
; 1.067 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.187      ;
; 1.067 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.187      ;
; 1.109 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.229      ;
; 1.109 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.229      ;
; 1.109 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.229      ;
; 1.109 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.229      ;
; 1.109 ; uart:uart1|UARTRx:uartrx1|count16[3] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.229      ;
; 1.164 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.284      ;
; 1.164 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.284      ;
; 1.164 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.284      ;
; 1.164 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.284      ;
; 1.164 ; uart:uart1|UARTRx:uartrx1|count16[0] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.284      ;
; 1.223 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.343      ;
; 1.223 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.343      ;
; 1.223 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.343      ;
; 1.223 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.343      ;
; 1.223 ; uart:uart1|UARTRx:uartrx1|count16[1] ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.343      ;
; 1.258 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.378      ;
; 1.258 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.378      ;
; 1.258 ; uart:uart1|UARTRx:uartrx1|count16[2] ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; 0.036      ; 1.378      ;
+-------+--------------------------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'we2'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; licznikasynch:licznik2|count[0]  ; licznikasynch:licznik2|count[0]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.314      ;
; 0.304 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[6]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; licznikasynch:licznik2|count[15] ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[2]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[3]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[5]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[8]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; licznikasynch:licznik2|count[13] ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; licznikasynch:licznik2|count[16] ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; licznikasynch:licznik2|count[22] ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; licznikasynch:licznik2|count[31] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[4]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[7]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[10] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[11] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[12] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[17] ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[18] ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[19] ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[20] ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[21] ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[24] ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[27] ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[29] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; licznikasynch:licznik2|count[30] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; licznikasynch:licznik2|count[23] ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; licznikasynch:licznik2|count[25] ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; licznikasynch:licznik2|count[26] ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; licznikasynch:licznik2|count[28] ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.427      ;
; 0.311 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[1]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.431      ;
; 0.453 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[7]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[3]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; licznikasynch:licznik2|count[16] ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; licznikasynch:licznik2|count[22] ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[5]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; licznikasynch:licznik2|count[30] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[11] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; licznikasynch:licznik2|count[18] ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; licznikasynch:licznik2|count[20] ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; licznikasynch:licznik2|count[24] ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; licznikasynch:licznik2|count[26] ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; licznikasynch:licznik2|count[28] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.576      ;
; 0.462 ; licznikasynch:licznik2|count[15] ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[6]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; licznikasynch:licznik2|count[13] ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[4]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[2]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[8]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; licznikasynch:licznik2|count[21] ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[12] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; licznikasynch:licznik2|count[17] ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; licznikasynch:licznik2|count[19] ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; licznikasynch:licznik2|count[29] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; licznikasynch:licznik2|count[27] ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[10] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; licznikasynch:licznik2|count[23] ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; licznikasynch:licznik2|count[25] ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; licznikasynch:licznik2|count[15] ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; licznikasynch:licznik2|count[5]  ; licznikasynch:licznik2|count[7]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; licznikasynch:licznik2|count[13] ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; licznikasynch:licznik2|count[3]  ; licznikasynch:licznik2|count[5]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; licznikasynch:licznik2|count[1]  ; licznikasynch:licznik2|count[3]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; licznikasynch:licznik2|count[7]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; licznikasynch:licznik2|count[21] ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; licznikasynch:licznik2|count[11] ; licznikasynch:licznik2|count[13] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; licznikasynch:licznik2|count[29] ; licznikasynch:licznik2|count[31] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; licznikasynch:licznik2|count[17] ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; licznikasynch:licznik2|count[19] ; licznikasynch:licznik2|count[21] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; licznikasynch:licznik2|count[27] ; licznikasynch:licznik2|count[29] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; licznikasynch:licznik2|count[9]  ; licznikasynch:licznik2|count[11] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; licznikasynch:licznik2|count[23] ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; licznikasynch:licznik2|count[25] ; licznikasynch:licznik2|count[27] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.588      ;
; 0.516 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[8]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[16] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[4]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; licznikasynch:licznik2|count[16] ; licznikasynch:licznik2|count[18] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[10] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; licznikasynch:licznik2|count[22] ; licznikasynch:licznik2|count[24] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[6]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[14] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; licznikasynch:licznik2|count[20] ; licznikasynch:licznik2|count[22] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; licznikasynch:licznik2|count[10] ; licznikasynch:licznik2|count[12] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; licznikasynch:licznik2|count[18] ; licznikasynch:licznik2|count[20] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; licznikasynch:licznik2|count[24] ; licznikasynch:licznik2|count[26] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; licznikasynch:licznik2|count[28] ; licznikasynch:licznik2|count[30] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; licznikasynch:licznik2|count[26] ; licznikasynch:licznik2|count[28] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; licznikasynch:licznik2|count[6]  ; licznikasynch:licznik2|count[9]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; licznikasynch:licznik2|count[14] ; licznikasynch:licznik2|count[17] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; licznikasynch:licznik2|count[2]  ; licznikasynch:licznik2|count[5]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; licznikasynch:licznik2|count[16] ; licznikasynch:licznik2|count[19] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; licznikasynch:licznik2|count[8]  ; licznikasynch:licznik2|count[11] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; licznikasynch:licznik2|count[22] ; licznikasynch:licznik2|count[25] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; licznikasynch:licznik2|count[4]  ; licznikasynch:licznik2|count[7]  ; we2          ; we2         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; licznikasynch:licznik2|count[12] ; licznikasynch:licznik2|count[15] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; licznikasynch:licznik2|count[20] ; licznikasynch:licznik2|count[23] ; we2          ; we2         ; 0.000        ; 0.036      ; 0.641      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'we1'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.208 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[0]  ; we1          ; we1         ; 0.000        ; 0.022      ; 0.314      ;
; 0.318 ; licznikasynch:licznik1|count[15] ; licznikasynch:licznik1|count[15] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.424      ;
; 0.319 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[2]  ; we1          ; we1         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[3]  ; we1          ; we1         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[8]  ; we1          ; we1         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; licznikasynch:licznik1|count[14] ; licznikasynch:licznik1|count[14] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; licznikasynch:licznik1|count[16] ; licznikasynch:licznik1|count[16] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; licznikasynch:licznik1|count[13] ; licznikasynch:licznik1|count[13] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; licznikasynch:licznik1|count[31] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[4]  ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[7]  ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[10] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[11] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[12] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[17] ; licznikasynch:licznik1|count[17] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[18] ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[19] ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[20] ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[21] ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[24] ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[29] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[30] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; licznikasynch:licznik1|count[27] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[9]  ; we1          ; we1         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; licznikasynch:licznik1|count[23] ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; licznikasynch:licznik1|count[25] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; licznikasynch:licznik1|count[26] ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; licznikasynch:licznik1|count[28] ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 0.000        ; 0.022      ; 0.427      ;
; 0.325 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[1]  ; we1          ; we1         ; 0.000        ; 0.022      ; 0.431      ;
; 0.379 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[6]  ; we1          ; we1         ; 0.000        ; 0.022      ; 0.485      ;
; 0.407 ; licznikasynch:licznik1|count[0]  ; licznikasynch:licznik1|count[1]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.515      ;
; 0.466 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[3]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[9]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; licznikasynch:licznik1|count[14] ; licznikasynch:licznik1|count[15] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; licznikasynch:licznik1|count[16] ; licznikasynch:licznik1|count[17] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.574      ;
; 0.466 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.574      ;
; 0.467 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[11] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[13] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; licznikasynch:licznik1|count[18] ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; licznikasynch:licznik1|count[20] ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; licznikasynch:licznik1|count[24] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.575      ;
; 0.467 ; licznikasynch:licznik1|count[30] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.575      ;
; 0.468 ; licznikasynch:licznik1|count[26] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.576      ;
; 0.468 ; licznikasynch:licznik1|count[28] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.576      ;
; 0.475 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[4]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.583      ;
; 0.475 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[6]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.583      ;
; 0.475 ; licznikasynch:licznik1|count[13] ; licznikasynch:licznik1|count[14] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.583      ;
; 0.476 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[2]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[8]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[12] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; licznikasynch:licznik1|count[17] ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; licznikasynch:licznik1|count[19] ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; licznikasynch:licznik1|count[21] ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; licznikasynch:licznik1|count[27] ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.584      ;
; 0.476 ; licznikasynch:licznik1|count[29] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.584      ;
; 0.477 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[10] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.585      ;
; 0.477 ; licznikasynch:licznik1|count[23] ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.585      ;
; 0.477 ; licznikasynch:licznik1|count[25] ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.585      ;
; 0.478 ; licznikasynch:licznik1|count[3]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.586      ;
; 0.478 ; licznikasynch:licznik1|count[5]  ; licznikasynch:licznik1|count[7]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.586      ;
; 0.478 ; licznikasynch:licznik1|count[13] ; licznikasynch:licznik1|count[15] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.586      ;
; 0.479 ; licznikasynch:licznik1|count[1]  ; licznikasynch:licznik1|count[3]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; licznikasynch:licznik1|count[7]  ; licznikasynch:licznik1|count[9]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; licznikasynch:licznik1|count[11] ; licznikasynch:licznik1|count[13] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; licznikasynch:licznik1|count[17] ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; licznikasynch:licznik1|count[19] ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; licznikasynch:licznik1|count[21] ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; licznikasynch:licznik1|count[27] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.587      ;
; 0.479 ; licznikasynch:licznik1|count[29] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.587      ;
; 0.480 ; licznikasynch:licznik1|count[9]  ; licznikasynch:licznik1|count[11] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.588      ;
; 0.480 ; licznikasynch:licznik1|count[23] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.588      ;
; 0.480 ; licznikasynch:licznik1|count[25] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.588      ;
; 0.526 ; licznikasynch:licznik1|count[6]  ; licznikasynch:licznik1|count[7]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.634      ;
; 0.529 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[4]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.637      ;
; 0.529 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[10] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.637      ;
; 0.529 ; licznikasynch:licznik1|count[16] ; licznikasynch:licznik1|count[18] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.637      ;
; 0.529 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[24] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.637      ;
; 0.530 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[6]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[12] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[14] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; licznikasynch:licznik1|count[18] ; licznikasynch:licznik1|count[20] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; licznikasynch:licznik1|count[20] ; licznikasynch:licznik1|count[22] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.638      ;
; 0.530 ; licznikasynch:licznik1|count[24] ; licznikasynch:licznik1|count[26] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.638      ;
; 0.531 ; licznikasynch:licznik1|count[26] ; licznikasynch:licznik1|count[28] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.639      ;
; 0.531 ; licznikasynch:licznik1|count[28] ; licznikasynch:licznik1|count[30] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.639      ;
; 0.532 ; licznikasynch:licznik1|count[2]  ; licznikasynch:licznik1|count[5]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.640      ;
; 0.532 ; licznikasynch:licznik1|count[8]  ; licznikasynch:licznik1|count[11] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.640      ;
; 0.532 ; licznikasynch:licznik1|count[16] ; licznikasynch:licznik1|count[19] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.640      ;
; 0.532 ; licznikasynch:licznik1|count[22] ; licznikasynch:licznik1|count[25] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.640      ;
; 0.533 ; licznikasynch:licznik1|count[4]  ; licznikasynch:licznik1|count[7]  ; we1          ; we1         ; 0.000        ; 0.024      ; 0.641      ;
; 0.533 ; licznikasynch:licznik1|count[10] ; licznikasynch:licznik1|count[13] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.641      ;
; 0.533 ; licznikasynch:licznik1|count[12] ; licznikasynch:licznik1|count[15] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.641      ;
; 0.533 ; licznikasynch:licznik1|count[18] ; licznikasynch:licznik1|count[21] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.641      ;
; 0.533 ; licznikasynch:licznik1|count[20] ; licznikasynch:licznik1|count[23] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.641      ;
; 0.533 ; licznikasynch:licznik1|count[24] ; licznikasynch:licznik1|count[27] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.641      ;
; 0.534 ; licznikasynch:licznik1|count[26] ; licznikasynch:licznik1|count[29] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.642      ;
; 0.534 ; licznikasynch:licznik1|count[28] ; licznikasynch:licznik1|count[31] ; we1          ; we1         ; 0.000        ; 0.024      ; 0.642      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'microswitch:switch1|wy'                                                                                       ;
+-------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; 0.410 ; sw0a             ; sw0a    ; microswitch:switch1|wy             ; microswitch:switch1|wy ; 0.000        ; 0.013      ; 0.423      ;
; 1.369 ; uart:uart1|conf  ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; -0.500       ; -0.029     ; 0.850      ;
; 1.657 ; uart:uart1|wesel ; sw0a    ; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy ; -0.500       ; -0.674     ; 0.493      ;
+-------+------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'microswitch:switch2|wy'                                                                                            ;
+-------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node ; Launch Clock                       ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+
; 0.452 ; sw1a[0]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.009      ; 0.461      ;
; 0.480 ; sw1a[1]               ; sw1a[1] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.010      ; 0.490      ;
; 0.498 ; sw1a[1]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.011      ; 0.509      ;
; 0.562 ; sw1a[0]               ; sw1a[0] ; microswitch:switch2|wy             ; microswitch:switch2|wy ; 0.000        ; 0.010      ; 0.572      ;
; 1.219 ; uart:uart1|confgate   ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.206     ; 0.523      ;
; 1.254 ; uart:uart1|gatesel[1] ; sw1a[1] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.192     ; 0.572      ;
; 1.257 ; uart:uart1|gatesel[1] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.191     ; 0.576      ;
; 1.285 ; uart:uart1|gatesel[0] ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.191     ; 0.604      ;
; 1.318 ; uart:uart1|confgate   ; sw1a[0] ; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy ; -0.500       ; -0.205     ; 0.623      ;
+-------+-----------------------+---------+------------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:uart1|UARTRx:uartrx1|Dready'                                                                                                                              ;
+-------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                      ; Launch Clock                       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+
; 0.482 ; uart:uart1|UARTRx:uartrx1|RxReg[3] ; uart:uart1|datauartrx1[2]~25 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.297      ; 0.299      ;
; 0.483 ; uart:uart1|UARTRx:uartrx1|RxReg[2] ; uart:uart1|datauartrx1[1]~29 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.296      ; 0.299      ;
; 0.483 ; uart:uart1|UARTRx:uartrx1|RxReg[1] ; uart:uart1|datauartrx1[0]~1  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.296      ; 0.299      ;
; 0.483 ; uart:uart1|UARTRx:uartrx1|RxReg[4] ; uart:uart1|datauartrx1[3]~21 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.294      ; 0.297      ;
; 0.490 ; uart:uart1|UARTRx:uartrx1|RxReg[8] ; uart:uart1|datauartrx1[7]~5  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.278      ; 0.288      ;
; 0.498 ; uart:uart1|UARTRx:uartrx1|RxReg[6] ; uart:uart1|datauartrx1[5]~13 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.279      ; 0.297      ;
; 0.501 ; uart:uart1|UARTRx:uartrx1|RxReg[7] ; uart:uart1|datauartrx1[6]~9  ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.278      ; 0.299      ;
; 0.630 ; uart:uart1|UARTRx:uartrx1|RxReg[5] ; uart:uart1|datauartrx1[4]~17 ; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready ; -0.500       ; 0.203      ; 0.353      ;
+-------+------------------------------------+------------------------------+------------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'we2'                                                                                                              ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.285 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.981      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.268 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.964      ;
; -1.017 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.981      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.003 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider5|temporal ; we2         ; 0.500        ; -0.781     ; 0.699      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -1.000 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.964      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
; -0.735 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider4|temporal ; we2         ; 0.500        ; -0.513     ; 0.699      ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'we1'                                                                                                              ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.181 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.181 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.677     ; 0.981      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -1.090 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider5|temporal ; we1         ; 0.500        ; -0.599     ; 0.968      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.913 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.409     ; 0.981      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
; -0.822 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider4|temporal ; we1         ; 0.500        ; -0.331     ; 0.968      ;
+--------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock_divider:clkdivider4|temporal'                                                                                                         ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.437 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.711     ; 0.713      ;
; -0.278 ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0.500        ; 0.136      ; 0.901      ;
; -0.062 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.336     ; 0.713      ;
; -0.054 ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.342     ; 0.699      ;
; 0.249  ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; -0.039     ; 0.699      ;
; 0.492  ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 1.000        ; 0.208      ; 0.703      ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock_divider:clkdivider1|temporal'                                                                                                                      ;
+--------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.351 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxIn       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.328     ; 1.010      ;
; -0.330 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.327     ; 0.990      ;
; -0.330 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.327     ; 0.990      ;
; -0.330 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.327     ; 0.990      ;
; -0.330 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.327     ; 0.990      ;
; -0.235 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.327     ; 0.895      ;
; -0.235 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.327     ; 0.895      ;
; -0.235 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.327     ; 0.895      ;
; -0.235 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.327     ; 0.895      ;
; -0.235 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.327     ; 0.895      ;
; -0.134 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.328     ; 0.793      ;
; -0.134 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.328     ; 0.793      ;
; -0.134 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.328     ; 0.793      ;
; -0.134 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.328     ; 0.793      ;
; -0.134 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 1.000        ; -0.328     ; 0.793      ;
+--------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock_divider:clkdivider2|temporal'                                                                                                                                ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.094 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.037     ; 1.044      ;
; -0.094 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.037     ; 1.044      ;
; -0.094 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.037     ; 1.044      ;
; -0.094 ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.037     ; 1.044      ;
; 0.216  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[8] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.036     ; 0.735      ;
; 0.216  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[7] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.036     ; 0.735      ;
; 0.216  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[6] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.036     ; 0.735      ;
; 0.216  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[5] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.036     ; 0.735      ;
; 0.216  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.036     ; 0.735      ;
; 0.216  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.036     ; 0.735      ;
; 0.216  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.036     ; 0.735      ;
; 0.216  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.036     ; 0.735      ;
; 0.216  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 1.000        ; -0.036     ; 0.735      ;
; 0.430  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 1.301      ; 1.463      ;
; 0.430  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 1.301      ; 1.463      ;
; 0.430  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 1.301      ; 1.463      ;
; 0.430  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 1.301      ; 1.463      ;
; 0.431  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 1.302      ; 1.463      ;
; 0.431  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 1.302      ; 1.463      ;
; 0.431  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 1.302      ; 1.463      ;
; 0.431  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 1.302      ; 1.463      ;
; 0.431  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.500        ; 1.302      ; 1.463      ;
; 1.000  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 1.301      ; 1.393      ;
; 1.000  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 1.301      ; 1.393      ;
; 1.000  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 1.301      ; 1.393      ;
; 1.000  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 1.301      ; 1.393      ;
; 1.001  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 1.302      ; 1.393      ;
; 1.001  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 1.302      ; 1.393      ;
; 1.001  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 1.302      ; 1.393      ;
; 1.001  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 1.302      ; 1.393      ;
; 1.001  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 1.000        ; 1.302      ; 1.393      ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock_divider:clkdivider5|temporal'                                                                                                         ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.030 ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0.500        ; 0.384      ; 0.901      ;
; 0.249  ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; -0.039     ; 0.699      ;
; 0.462  ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; 0.174      ; 0.699      ;
; 0.839  ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 1.000        ; 0.555      ; 0.703      ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock_divider:clkdivider2|temporal'                                                                                                                                 ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.239 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.367      ; 1.337      ;
; -0.239 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.367      ; 1.337      ;
; -0.239 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.367      ; 1.337      ;
; -0.239 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.367      ; 1.337      ;
; -0.238 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.367      ; 1.338      ;
; -0.238 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.367      ; 1.338      ;
; -0.238 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.367      ; 1.338      ;
; -0.238 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.367      ; 1.338      ;
; -0.238 ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 0.000        ; 1.367      ; 1.338      ;
; 0.322  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[6]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.367      ; 1.398      ;
; 0.322  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|rxdready1                ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.367      ; 1.398      ;
; 0.322  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[7]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.367      ; 1.398      ;
; 0.322  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[5]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.367      ; 1.398      ;
; 0.323  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[1]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.367      ; 1.399      ;
; 0.323  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[0]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.367      ; 1.399      ;
; 0.323  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[2]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.367      ; 1.399      ;
; 0.323  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[3]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.367      ; 1.399      ;
; 0.323  ; uart:uart1|UARTRx:uartrx1|Dready ; uart:uart1|datauartrx1[4]~_emulated ; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; -0.500       ; 1.367      ; 1.399      ;
; 0.513  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[8] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.633      ;
; 0.513  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[7] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.633      ;
; 0.513  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[6] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.633      ;
; 0.513  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[5] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.633      ;
; 0.513  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[4] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.633      ;
; 0.513  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.633      ;
; 0.513  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.633      ;
; 0.513  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.633      ;
; 0.513  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|TrReg[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.036      ; 0.633      ;
; 0.767  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.035      ; 0.886      ;
; 0.767  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.035      ; 0.886      ;
; 0.767  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.035      ; 0.886      ;
; 0.767  ; uart:uart1|uart_reset            ; uart:uart1|UARTxmt:uarttx1|count[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 0.000        ; 0.035      ; 0.886      ;
+--------+----------------------------------+-------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock_divider:clkdivider5|temporal'                                                                                                          ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.206 ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.711      ; 0.609      ;
; 0.180  ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.342      ; 0.626      ;
; 0.503  ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0.000        ; 0.039      ; 0.626      ;
; 0.651  ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; -0.500       ; 0.543      ; 0.798      ;
+--------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock_divider:clkdivider4|temporal'                                                                                                         ;
+-------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node               ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.189 ; gatepik:ledbar3|gatea   ; gatepik:ledbar3|gateb ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.336      ; 0.609      ;
; 0.503 ; resetfast               ; resetfast             ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; 0.039      ; 0.626      ;
; 0.696 ; resetfast               ; resetfast             ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; -0.174     ; 0.626      ;
; 0.735 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; -0.208     ; 0.611      ;
; 0.919 ; uart:uart1|datardy~reg0 ; datardy1              ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; -0.500       ; 0.275      ; 0.798      ;
; 1.062 ; gatepik:ledbar3|gateb   ; gatepik:ledbar3|gatea ; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 0.000        ; -0.555     ; 0.611      ;
+-------+-------------------------+-----------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock_divider:clkdivider1|temporal'                                                                                                                      ;
+-------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                              ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.792 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[0]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.688      ;
; 0.792 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[9]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.688      ;
; 0.792 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[8]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.688      ;
; 0.792 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[7]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.688      ;
; 0.792 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[6]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.688      ;
; 0.885 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[5]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.781      ;
; 0.885 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[4]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.781      ;
; 0.885 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[3]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.781      ;
; 0.885 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[2]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.781      ;
; 0.885 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxReg[1]   ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.781      ;
; 0.955 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[0] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.851      ;
; 0.955 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[1] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.851      ;
; 0.955 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[2] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.851      ;
; 0.955 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|count16[3] ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.851      ;
; 0.965 ; uart:uart1|uart_reset ; uart:uart1|UARTRx:uartrx1|RxIn       ; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 0.000        ; -0.208     ; 0.861      ;
+-------+-----------------------+--------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'we2'                                                                                                              ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 1.406 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.406 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.626      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.630 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.850      ;
; 1.641 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider4|temporal ; we2         ; -0.500       ; -0.394     ; 0.861      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[1]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[2]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[3]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[4]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[5]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[6]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[7]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[8]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[9]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[10] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[11] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[12] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[13] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[14] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.654 ; resetfast ; licznikasynch:licznik2|count[15] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.626      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[16] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[17] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[18] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[19] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[20] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[21] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[22] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[23] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[24] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[25] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[26] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[27] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[28] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[29] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[30] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.878 ; resetfast ; licznikasynch:licznik2|count[31] ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.850      ;
; 1.889 ; resetfast ; licznikasynch:licznik2|count[0]  ; clock_divider:clkdivider5|temporal ; we2         ; -0.500       ; -0.642     ; 0.861      ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'we1'                                                                                                              ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                          ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 1.437 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.437 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.200     ; 0.851      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.528 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider4|temporal ; we1         ; -0.500       ; -0.282     ; 0.860      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[0]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[1]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[2]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[3]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[4]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[5]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[6]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[7]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[8]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[9]  ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[10] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[11] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[12] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[13] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[14] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.685 ; resetfast ; licznikasynch:licznik1|count[15] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.448     ; 0.851      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[16] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[17] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[18] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[19] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[20] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[21] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[22] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[23] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[24] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[25] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[26] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[27] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[28] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[29] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[30] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
; 1.776 ; resetfast ; licznikasynch:licznik1|count[31] ; clock_divider:clkdivider5|temporal ; we1         ; -0.500       ; -0.530     ; 0.860      ;
+-------+-----------+----------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider1|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider1|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider1|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider1|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider1|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider1|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider1|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider1|temporal    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider2|temporal    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clock_divider:clkdivider4|temporal    ;
; -0.262 ; -0.078       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[18] ;
; -0.262 ; -0.078       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[21] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[0]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[10] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[1]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[2]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[3]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[4]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[5]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[6]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[7]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[8]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|counter[9]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[10] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[1]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[2]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[3]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[4]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[5]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[6]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[7]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[8]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[9]  ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider2|temporal    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[11] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[12] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[13] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[14] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[15] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[16] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[17] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[19] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|counter[20] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider4|temporal    ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[0]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[1]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[2]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[3]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[4]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[5]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|counter[6]  ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clock_divider:clkdivider1|temporal    ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider4|counter[18]|clk           ;
; -0.082 ; -0.082       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider4|counter[21]|clk           ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider2|counter[0]|clk            ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider2|counter[10]|clk           ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider2|counter[1]|clk            ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider2|counter[2]|clk            ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider2|counter[3]|clk            ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider2|counter[4]|clk            ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider2|counter[5]|clk            ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider2|counter[6]|clk            ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider2|counter[7]|clk            ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider2|counter[8]|clk            ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider2|counter[9]|clk            ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider4|counter[10]|clk           ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clkdivider4|counter[1]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'we1'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; we1   ; Rise       ; we1                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; we1   ; Rise       ; licznikasynch:licznik1|count[9]  ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[0]  ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[10] ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[11] ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[12] ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[13] ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[14] ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[15] ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[1]  ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[2]  ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[3]  ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[4]  ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[5]  ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[6]  ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[7]  ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[8]  ;
; -0.322 ; -0.138       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[9]  ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[16] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[17] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[18] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[19] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[20] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[21] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[22] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[23] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[24] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[25] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[26] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[27] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[28] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[29] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[30] ;
; -0.316 ; -0.132       ; 0.184          ; Low Pulse Width  ; we1   ; Rise       ; licznikasynch:licznik1|count[31] ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[0]|clk            ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[10]|clk           ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[11]|clk           ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[12]|clk           ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[13]|clk           ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[14]|clk           ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[15]|clk           ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[1]|clk            ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[2]|clk            ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[3]|clk            ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[4]|clk            ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[5]|clk            ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[6]|clk            ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[7]|clk            ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[8]|clk            ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[9]|clk            ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[16]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[17]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[18]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[19]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[20]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[21]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[22]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[23]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[24]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[25]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[26]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[27]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[28]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[29]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[30]|clk           ;
; -0.136 ; -0.136       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; licznik1|count[31]|clk           ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; we1~input|o                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; we1   ; Rise       ; we1~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; we1   ; Rise       ; we1~input|i                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'we2'                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; we2   ; Rise       ; we2                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; we2   ; Rise       ; licznikasynch:licznik2|count[9]  ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[16] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[17] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[18] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[19] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[20] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[21] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[22] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[23] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[24] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[25] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[26] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[27] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[28] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[29] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[30] ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[31] ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[10] ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[11] ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[12] ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[13] ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[14] ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[15] ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[1]  ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[2]  ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[3]  ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[4]  ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[5]  ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[6]  ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[7]  ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[8]  ;
; -0.247 ; -0.063       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[9]  ;
; -0.245 ; -0.061       ; 0.184          ; Low Pulse Width ; we2   ; Rise       ; licznikasynch:licznik2|count[0]  ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[16]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[17]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[18]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[19]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[20]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[21]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[22]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[23]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[24]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[25]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[26]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[27]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[28]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[29]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[30]|clk           ;
; -0.068 ; -0.068       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[31]|clk           ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[10]|clk           ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[11]|clk           ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[12]|clk           ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[13]|clk           ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[14]|clk           ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[15]|clk           ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[1]|clk            ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[2]|clk            ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[3]|clk            ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[4]|clk            ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[5]|clk            ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[6]|clk            ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[7]|clk            ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[8]|clk            ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[9]|clk            ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; licznik2|count[0]|clk            ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; we2~inputclkctrl|inclk[0]        ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; we2~input|o                      ;
; -0.043 ; -0.043       ; 0.000          ; Low Pulse Width ; we2   ; Rise       ; we2~inputclkctrl|outclk          ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider3|temporal'                                                                                ;
+--------+--------------+----------------+------------+------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                              ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------+------------------------------------+------------+-------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active1                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active2                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active3                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active4                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active5                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active6                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active7                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Rise       ; displaymultipl:disp2|active8                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[24]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[25]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[26]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[27]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[28]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[29]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[30]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[31]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|bcds_out_reg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[31]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_divider:clkdivider3|temporal ; Fall       ; displaymultipl:disp2|binary_bcd:bcd1|binary[5]        ;
+--------+--------------+----------------+------------+------------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider4|temporal'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; clock_divider:clkdivider5|temporal   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[10]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[11]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[12]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[13]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[14]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[15]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[16]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[17]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[18]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[19]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[20]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[21]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[22]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[23]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[24]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[25]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[26]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[27]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[28]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[29]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[30]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[31]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[8]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data1[9]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[10]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[11]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[12]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[13]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[14]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[15]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[16]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[17]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[18]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[19]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[20]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[21]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[22]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[23]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[24]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[25]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[26]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[27]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[28]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[29]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[30]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[31]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[8]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; data2[9]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; datardy1                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; gatepik:ledbar3|gatea                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; gatepik:ledbar3|gateb                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch1|wy               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|counter[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Rise       ; microswitch:switch2|wy               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider4|temporal ; Fall       ; resetfast                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[10]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[11]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[12]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[13]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[14]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[15]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[17]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[20]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[21]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[22]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[25]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[29]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[30]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[31]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[6]                             ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[7]                             ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[8]                             ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data1[9]                             ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data2[10]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data2[11]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data2[12]                            ;
; 0.176  ; 0.392        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider4|temporal ; Fall       ; data2[13]                            ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider5|temporal'                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|temporal   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[10]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[11]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[12]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[13]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[14]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[15]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[16]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[17]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[18]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[19]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[20]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[21]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[22]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[23]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[24]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[25]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[26]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[27]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[28]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[29]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[30]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[31]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[8]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data1[9]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[10]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[11]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[12]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[13]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[14]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[15]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[16]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[17]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[18]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[19]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[20]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[21]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[22]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[23]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[24]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[25]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[26]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[27]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[28]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[29]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[30]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[31]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[8]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; data2[9]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; datardy1                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Rise       ; gatepik:ledbar3|gateb                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider5|temporal ; Fall       ; resetfast                            ;
; 0.241  ; 0.425        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|temporal   ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[0] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[1] ;
; 0.258  ; 0.442        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider5|temporal ; Rise       ; clock_divider:clkdivider6|counter[2] ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Rise       ; gatepik:ledbar3|gateb                ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[10]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[11]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[12]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[13]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[14]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[15]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[17]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[20]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[21]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[22]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[25]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[29]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[30]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[31]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[6]                             ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[7]                             ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[8]                             ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data1[9]                             ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data2[10]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data2[11]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data2[12]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data2[13]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data2[14]                            ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider5|temporal ; Fall       ; data2[15]                            ;
+--------+--------------+----------------+------------------+------------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider2|temporal'                                                                    ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                              ; Clock Edge ; Target                               ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|temporal   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|conf                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|confgate                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datardy~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|gatesel[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|gatesel[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s1             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2g            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2p            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s3             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s3p            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s4             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s4p            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s5             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s5p            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s6             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s6p            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|rxdready1                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|txload                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|uart_reset                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|wesel                     ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s4p            ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[0] ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[1] ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; clock_divider:clkdivider3|counter[4] ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s0             ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[0]~_emulated  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[1]~_emulated  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[2]~_emulated  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[3]~_emulated  ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[4]~_emulated  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[0]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[1]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[2]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[3]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[4]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[5]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[6]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[7]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|TrReg[8]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[0]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[1]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[2]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|UARTxmt:uarttx1|count[3]  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datardy~reg0              ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[5]~_emulated  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[6]~_emulated  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauartrx1[7]~_emulated  ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[0]             ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[2]             ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[5]             ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|datauarttx[7]             ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s1             ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2             ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2g            ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s2p            ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s3             ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s4             ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s5             ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s5p            ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s6             ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|next_state.s6p            ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|rxdready1                 ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width ; clock_divider:clkdivider2|temporal ; Rise       ; uart:uart1|txload                    ;
+--------+--------------+----------------+-----------------+------------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:clkdivider1|temporal'                                                                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|Dready      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxIn        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxMT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[3]  ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|Dready      ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxIn        ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxMT        ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[0]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[1]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[2]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[3]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[4]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[5]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[6]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[7]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[8]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[9]    ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[0]  ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[1]  ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[2]  ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[3]  ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[1]    ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[2]    ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[3]    ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[4]    ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[5]    ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[0]  ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[1]  ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[2]  ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|count16[3]  ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|Dready      ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxIn        ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxMT        ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[0]    ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[6]    ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[7]    ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[8]    ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart:uart1|UARTRx:uartrx1|RxReg[9]    ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|Dready|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxIn|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxMT|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[0]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[1]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[2]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[3]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[4]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[5]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[6]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[7]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[8]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[9]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[0]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[1]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[2]|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[3]|clk          ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|inclk[0] ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal|q                ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|inclk[0] ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; clkdivider1|temporal~clkctrl|outclk   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[1]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[2]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[3]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[4]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[5]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[0]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[1]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[2]|clk          ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|count16[3]|clk          ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|Dready|clk              ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxIn|clk                ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxMT|clk                ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[0]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[6]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[7]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[8]|clk            ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_divider:clkdivider1|temporal ; Rise       ; uart1|uartrx1|RxReg[9]|clk            ;
+--------+--------------+----------------+------------------+------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|UARTRx:uartrx1|Dready'                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[0]~1           ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[1]~29          ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[2]~25          ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[3]~21          ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[5]~13          ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[6]~9           ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[7]~5           ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[0]~1|datac          ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[1]~29|datac         ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[2]~25|datac         ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[3]~21|datac         ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[5]~13|datac         ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[6]~9|datac          ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[7]~5|datac          ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[4]~17|datad         ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[4]~17          ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|inclk[0] ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready|q                ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|inclk[0] ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|uartrx1|Dready~clkctrl|outclk   ;
; 0.576 ; 0.576        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[4]~17          ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[4]~17|datad         ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[6]~9|datac          ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[7]~5|datac          ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[0]~1|datac          ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[1]~29|datac         ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[5]~13|datac         ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[2]~25|datac         ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; uart:uart1|UARTRx:uartrx1|Dready ; Rise       ; uart1|datauartrx1[3]~21|datac         ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[6]~9           ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[7]~5           ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[0]~1           ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[1]~29          ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[5]~13          ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[2]~25          ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; uart:uart1|UARTRx:uartrx1|Dready ; Fall       ; uart:uart1|datauartrx1[3]~21          ;
+-------+--------------+----------------+------------------+----------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'microswitch:switch1|wy'                                              ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target         ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------+
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Fall       ; sw0a           ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; sw0a|datac     ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; sw0a~1|combout ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; sw0a~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; switch1|wy|q   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Rise       ; switch1|wy|q   ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; sw0a~1|datac   ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; sw0a~1|combout ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; microswitch:switch1|wy ; Rise       ; sw0a|datac     ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; microswitch:switch1|wy ; Fall       ; sw0a           ;
+-------+--------------+----------------+------------------+------------------------+------------+----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'microswitch:switch2|wy'                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------+
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Fall       ; sw1a[1]           ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Fall       ; sw1a[0]           ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[1]|datac     ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[0]|datac     ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; switch2|wy|q      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Rise       ; switch2|wy|q      ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[1]~1|combout ;
; 0.525 ; 0.525        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[0]|datac     ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; microswitch:switch2|wy ; Rise       ; sw1a[1]|datac     ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Fall       ; sw1a[0]           ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; microswitch:switch2|wy ; Fall       ; sw1a[1]           ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                       ;
+-----------+------------------------------------+--------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+-------+------------+------------------------------------+
; rxd       ; clock_divider:clkdivider1|temporal ; 1.267  ; 2.086 ; Rise       ; clock_divider:clkdivider1|temporal ;
; sw0       ; clock_divider:clkdivider4|temporal ; 0.124  ; 0.604 ; Rise       ; clock_divider:clkdivider4|temporal ;
; sw1       ; clock_divider:clkdivider4|temporal ; -0.081 ; 0.422 ; Rise       ; clock_divider:clkdivider4|temporal ;
+-----------+------------------------------------+--------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; rxd       ; clock_divider:clkdivider1|temporal ; -1.044 ; -1.845 ; Rise       ; clock_divider:clkdivider1|temporal ;
; sw0       ; clock_divider:clkdivider4|temporal ; 0.320  ; -0.170 ; Rise       ; clock_divider:clkdivider4|temporal ;
; sw1       ; clock_divider:clkdivider4|temporal ; 0.506  ; -0.010 ; Rise       ; clock_divider:clkdivider4|temporal ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port      ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+
; txd            ; clock_divider:clkdivider2|temporal ; 4.301 ; 4.182 ; Rise       ; clock_divider:clkdivider2|temporal ;
; active1        ; clock_divider:clkdivider3|temporal ; 4.510 ; 4.661 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active2        ; clock_divider:clkdivider3|temporal ; 4.090 ; 4.167 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active3        ; clock_divider:clkdivider3|temporal ; 4.248 ; 4.324 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active4        ; clock_divider:clkdivider3|temporal ; 3.931 ; 3.979 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active5        ; clock_divider:clkdivider3|temporal ; 4.289 ; 4.379 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active6        ; clock_divider:clkdivider3|temporal ; 4.323 ; 4.411 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active7        ; clock_divider:clkdivider3|temporal ; 5.696 ; 5.525 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active8        ; clock_divider:clkdivider3|temporal ; 4.189 ; 4.269 ; Rise       ; clock_divider:clkdivider3|temporal ;
; segment7o1[*]  ; clock_divider:clkdivider3|temporal ; 5.196 ; 4.959 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[0] ; clock_divider:clkdivider3|temporal ; 3.931 ; 3.961 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[1] ; clock_divider:clkdivider3|temporal ; 3.932 ; 3.966 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[2] ; clock_divider:clkdivider3|temporal ; 3.870 ; 3.891 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[3] ; clock_divider:clkdivider3|temporal ; 3.886 ; 3.910 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[4] ; clock_divider:clkdivider3|temporal ; 3.642 ; 3.641 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[5] ; clock_divider:clkdivider3|temporal ; 3.655 ; 3.658 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[6] ; clock_divider:clkdivider3|temporal ; 5.196 ; 4.959 ; Rise       ; clock_divider:clkdivider3|temporal ;
; gate           ; clock_divider:clkdivider4|temporal ; 3.133 ; 3.163 ; Rise       ; clock_divider:clkdivider4|temporal ;
; led0           ; microswitch:switch1|wy             ; 4.428 ; 4.254 ; Fall       ; microswitch:switch1|wy             ;
; led1           ; microswitch:switch1|wy             ; 2.933 ; 2.888 ; Fall       ; microswitch:switch1|wy             ;
; gateled0       ; microswitch:switch2|wy             ; 3.053 ; 3.130 ; Fall       ; microswitch:switch2|wy             ;
; gateled1       ; microswitch:switch2|wy             ; 3.079 ; 3.089 ; Fall       ; microswitch:switch2|wy             ;
; gateled2       ; microswitch:switch2|wy             ; 3.156 ; 3.182 ; Fall       ; microswitch:switch2|wy             ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port      ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+
; txd            ; clock_divider:clkdivider2|temporal ; 4.142 ; 4.030 ; Rise       ; clock_divider:clkdivider2|temporal ;
; active1        ; clock_divider:clkdivider3|temporal ; 4.346 ; 4.488 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active2        ; clock_divider:clkdivider3|temporal ; 3.942 ; 4.014 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active3        ; clock_divider:clkdivider3|temporal ; 4.094 ; 4.164 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active4        ; clock_divider:clkdivider3|temporal ; 3.790 ; 3.834 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active5        ; clock_divider:clkdivider3|temporal ; 4.133 ; 4.217 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active6        ; clock_divider:clkdivider3|temporal ; 4.165 ; 4.248 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active7        ; clock_divider:clkdivider3|temporal ; 5.546 ; 5.369 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active8        ; clock_divider:clkdivider3|temporal ; 4.037 ; 4.112 ; Rise       ; clock_divider:clkdivider3|temporal ;
; segment7o1[*]  ; clock_divider:clkdivider3|temporal ; 3.511 ; 3.508 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[0] ; clock_divider:clkdivider3|temporal ; 3.789 ; 3.815 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[1] ; clock_divider:clkdivider3|temporal ; 3.790 ; 3.820 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[2] ; clock_divider:clkdivider3|temporal ; 3.730 ; 3.748 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[3] ; clock_divider:clkdivider3|temporal ; 3.746 ; 3.766 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[4] ; clock_divider:clkdivider3|temporal ; 3.511 ; 3.508 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[5] ; clock_divider:clkdivider3|temporal ; 3.523 ; 3.524 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[6] ; clock_divider:clkdivider3|temporal ; 5.064 ; 4.825 ; Rise       ; clock_divider:clkdivider3|temporal ;
; gate           ; clock_divider:clkdivider4|temporal ; 3.024 ; 3.056 ; Rise       ; clock_divider:clkdivider4|temporal ;
; led0           ; microswitch:switch1|wy             ; 4.335 ; 4.157 ; Fall       ; microswitch:switch1|wy             ;
; led1           ; microswitch:switch1|wy             ; 2.837 ; 2.796 ; Fall       ; microswitch:switch1|wy             ;
; gateled0       ; microswitch:switch2|wy             ; 2.877 ; 2.937 ; Fall       ; microswitch:switch2|wy             ;
; gateled1       ; microswitch:switch2|wy             ; 2.914 ; 2.854 ; Fall       ; microswitch:switch2|wy             ;
; gateled2       ; microswitch:switch2|wy             ; 2.987 ; 2.975 ; Fall       ; microswitch:switch2|wy             ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+-------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                    ; -6.914   ; -1.329  ; -3.258   ; -0.594  ; -3.000              ;
;  clk                                ; -3.520   ; -0.122  ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:clkdivider1|temporal ; -2.560   ; 0.186   ; -2.035   ; 0.792   ; -1.487              ;
;  clock_divider:clkdivider2|temporal ; -4.577   ; -0.478  ; -1.374   ; -0.594  ; -1.487              ;
;  clock_divider:clkdivider3|temporal ; -6.914   ; -1.329  ; N/A      ; N/A     ; -1.487              ;
;  clock_divider:clkdivider4|temporal ; -1.770   ; -0.291  ; -2.159   ; 0.189   ; -1.487              ;
;  clock_divider:clkdivider5|temporal ; -1.312   ; -0.120  ; -0.723   ; -0.353  ; -1.487              ;
;  microswitch:switch1|wy             ; -3.727   ; 0.410   ; N/A      ; N/A     ; 0.423               ;
;  microswitch:switch2|wy             ; -3.147   ; 0.452   ; N/A      ; N/A     ; 0.467               ;
;  uart:uart1|UARTRx:uartrx1|Dready   ; -1.371   ; 0.482   ; N/A      ; N/A     ; 0.393               ;
;  we1                                ; -3.443   ; 0.208   ; -2.833   ; 1.437   ; -3.000              ;
;  we2                                ; -3.588   ; 0.194   ; -3.258   ; 1.406   ; -3.000              ;
; Design-wide TNS                     ; -862.885 ; -30.598 ; -228.234 ; -5.695  ; -687.072            ;
;  clk                                ; -79.776  ; -0.301  ; N/A      ; N/A     ; -65.454             ;
;  clock_divider:clkdivider1|temporal ; -30.497  ; 0.000   ; -27.231  ; 0.000   ; -25.279             ;
;  clock_divider:clkdivider2|temporal ; -118.364 ; -0.478  ; -12.066  ; -5.342  ; -84.759             ;
;  clock_divider:clkdivider3|temporal ; -322.689 ; -28.344 ; N/A      ; N/A     ; -188.849            ;
;  clock_divider:clkdivider4|temporal ; -95.255  ; -0.708  ; -5.080   ; 0.000   ; -115.986            ;
;  clock_divider:clkdivider5|temporal ; -50.162  ; -0.937  ; -1.390   ; -0.353  ; -105.577            ;
;  microswitch:switch1|wy             ; -3.727   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  microswitch:switch2|wy             ; -6.011   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  uart:uart1|UARTRx:uartrx1|Dready   ; -9.766   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  we1                                ; -69.211  ; 0.000   ; -87.104  ; 0.000   ; -50.584             ;
;  we2                                ; -77.427  ; 0.000   ; -95.363  ; 0.000   ; -50.584             ;
+-------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; rxd       ; clock_divider:clkdivider1|temporal ; 2.821 ; 3.172 ; Rise       ; clock_divider:clkdivider1|temporal ;
; sw0       ; clock_divider:clkdivider4|temporal ; 0.466 ; 0.741 ; Rise       ; clock_divider:clkdivider4|temporal ;
; sw1       ; clock_divider:clkdivider4|temporal ; 0.082 ; 0.422 ; Rise       ; clock_divider:clkdivider4|temporal ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; rxd       ; clock_divider:clkdivider1|temporal ; -1.044 ; -1.845 ; Rise       ; clock_divider:clkdivider1|temporal ;
; sw0       ; clock_divider:clkdivider4|temporal ; 0.625  ; 0.423  ; Rise       ; clock_divider:clkdivider4|temporal ;
; sw1       ; clock_divider:clkdivider4|temporal ; 0.984  ; 0.803  ; Rise       ; clock_divider:clkdivider4|temporal ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                   ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port      ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+
; txd            ; clock_divider:clkdivider2|temporal ; 8.732  ; 8.913  ; Rise       ; clock_divider:clkdivider2|temporal ;
; active1        ; clock_divider:clkdivider3|temporal ; 9.605  ; 9.461  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active2        ; clock_divider:clkdivider3|temporal ; 8.754  ; 8.594  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active3        ; clock_divider:clkdivider3|temporal ; 9.098  ; 8.836  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active4        ; clock_divider:clkdivider3|temporal ; 8.370  ; 8.220  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active5        ; clock_divider:clkdivider3|temporal ; 9.178  ; 8.969  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active6        ; clock_divider:clkdivider3|temporal ; 9.333  ; 9.075  ; Rise       ; clock_divider:clkdivider3|temporal ;
; active7        ; clock_divider:clkdivider3|temporal ; 11.173 ; 10.594 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active8        ; clock_divider:clkdivider3|temporal ; 9.056  ; 8.814  ; Rise       ; clock_divider:clkdivider3|temporal ;
; segment7o1[*]  ; clock_divider:clkdivider3|temporal ; 9.944  ; 9.456  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[0] ; clock_divider:clkdivider3|temporal ; 8.353  ; 8.147  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[1] ; clock_divider:clkdivider3|temporal ; 8.373  ; 8.152  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[2] ; clock_divider:clkdivider3|temporal ; 8.266  ; 8.041  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[3] ; clock_divider:clkdivider3|temporal ; 8.330  ; 8.079  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[4] ; clock_divider:clkdivider3|temporal ; 7.672  ; 7.534  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[5] ; clock_divider:clkdivider3|temporal ; 7.709  ; 7.567  ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[6] ; clock_divider:clkdivider3|temporal ; 9.944  ; 9.456  ; Rise       ; clock_divider:clkdivider3|temporal ;
; gate           ; clock_divider:clkdivider4|temporal ; 6.468  ; 6.581  ; Rise       ; clock_divider:clkdivider4|temporal ;
; led0           ; microswitch:switch1|wy             ; 8.272  ; 7.730  ; Fall       ; microswitch:switch1|wy             ;
; led1           ; microswitch:switch1|wy             ; 5.834  ; 6.030  ; Fall       ; microswitch:switch1|wy             ;
; gateled0       ; microswitch:switch2|wy             ; 6.467  ; 6.243  ; Fall       ; microswitch:switch2|wy             ;
; gateled1       ; microswitch:switch2|wy             ; 6.241  ; 6.565  ; Fall       ; microswitch:switch2|wy             ;
; gateled2       ; microswitch:switch2|wy             ; 6.360  ; 6.584  ; Fall       ; microswitch:switch2|wy             ;
+----------------+------------------------------------+--------+--------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port      ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+
; txd            ; clock_divider:clkdivider2|temporal ; 4.142 ; 4.030 ; Rise       ; clock_divider:clkdivider2|temporal ;
; active1        ; clock_divider:clkdivider3|temporal ; 4.346 ; 4.488 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active2        ; clock_divider:clkdivider3|temporal ; 3.942 ; 4.014 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active3        ; clock_divider:clkdivider3|temporal ; 4.094 ; 4.164 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active4        ; clock_divider:clkdivider3|temporal ; 3.790 ; 3.834 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active5        ; clock_divider:clkdivider3|temporal ; 4.133 ; 4.217 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active6        ; clock_divider:clkdivider3|temporal ; 4.165 ; 4.248 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active7        ; clock_divider:clkdivider3|temporal ; 5.546 ; 5.369 ; Rise       ; clock_divider:clkdivider3|temporal ;
; active8        ; clock_divider:clkdivider3|temporal ; 4.037 ; 4.112 ; Rise       ; clock_divider:clkdivider3|temporal ;
; segment7o1[*]  ; clock_divider:clkdivider3|temporal ; 3.511 ; 3.508 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[0] ; clock_divider:clkdivider3|temporal ; 3.789 ; 3.815 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[1] ; clock_divider:clkdivider3|temporal ; 3.790 ; 3.820 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[2] ; clock_divider:clkdivider3|temporal ; 3.730 ; 3.748 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[3] ; clock_divider:clkdivider3|temporal ; 3.746 ; 3.766 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[4] ; clock_divider:clkdivider3|temporal ; 3.511 ; 3.508 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[5] ; clock_divider:clkdivider3|temporal ; 3.523 ; 3.524 ; Rise       ; clock_divider:clkdivider3|temporal ;
;  segment7o1[6] ; clock_divider:clkdivider3|temporal ; 5.064 ; 4.825 ; Rise       ; clock_divider:clkdivider3|temporal ;
; gate           ; clock_divider:clkdivider4|temporal ; 3.024 ; 3.056 ; Rise       ; clock_divider:clkdivider4|temporal ;
; led0           ; microswitch:switch1|wy             ; 4.335 ; 4.157 ; Fall       ; microswitch:switch1|wy             ;
; led1           ; microswitch:switch1|wy             ; 2.837 ; 2.796 ; Fall       ; microswitch:switch1|wy             ;
; gateled0       ; microswitch:switch2|wy             ; 2.877 ; 2.937 ; Fall       ; microswitch:switch2|wy             ;
; gateled1       ; microswitch:switch2|wy             ; 2.914 ; 2.854 ; Fall       ; microswitch:switch2|wy             ;
; gateled2       ; microswitch:switch2|wy             ; 2.987 ; 2.975 ; Fall       ; microswitch:switch2|wy             ;
+----------------+------------------------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buzz          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gate          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; unitled0      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; unitled1      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; unitled2      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gateled0      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gateled1      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; gateled2      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7o1[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7o1[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7o1[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7o1[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7o1[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7o1[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment7o1[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; active1       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; active2       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; active3       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; active4       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; active5       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; active6       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; active7       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; active8       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw0                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw1                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; we1                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; we2                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rxd                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; gate          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; led0          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; led1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; unitled0      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; unitled1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; unitled2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; gateled0      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; gateled1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; gateled2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segment7o1[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segment7o1[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segment7o1[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segment7o1[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segment7o1[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segment7o1[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; segment7o1[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; active1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; active2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; active3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; active4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; active5       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; active6       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; active7       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; active8       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; gate          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; led0          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; led1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; unitled0      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; unitled1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; unitled2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; gateled0      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; gateled1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; gateled2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segment7o1[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segment7o1[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segment7o1[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segment7o1[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segment7o1[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segment7o1[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; segment7o1[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; active1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; active2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; active3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; active4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; active5       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; active6       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; active7       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; active8       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; gate          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led0          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; led1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; unitled0      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; unitled1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; unitled2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; gateled0      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; gateled1      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; gateled2      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segment7o1[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segment7o1[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segment7o1[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segment7o1[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segment7o1[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segment7o1[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; segment7o1[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; active1       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; active2       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; active3       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; active4       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; active5       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; active6       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; active7       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; active8       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk                                ; clk                                ; 638      ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider1|temporal ; clk                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clkdivider2|temporal ; clk                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clkdivider4|temporal ; clk                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 126      ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 2        ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider2|temporal ; 152      ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 593      ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider2|temporal ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider2|temporal ; 0        ; 65       ; 0        ; 0        ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0        ; 65       ; 0        ; 0        ;
; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; 0        ; 32       ; 0        ; 0        ;
; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 152      ; 312      ; 0        ; 0        ;
; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 102      ; 32       ; 0        ; 1092     ;
; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0        ; 1664     ; 0        ; 64       ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0        ; 1664     ; 0        ; 64       ;
; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0        ; 832      ; 0        ; 32       ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0        ; 0        ; 64       ; 0        ;
; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 23       ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 1        ; 1        ; 0        ; 0        ;
; microswitch:switch1|wy             ; clock_divider:clkdivider4|temporal ; 1        ; 1        ; 0        ; 0        ;
; microswitch:switch2|wy             ; clock_divider:clkdivider4|temporal ; 1        ; 1        ; 0        ; 0        ;
; we1                                ; clock_divider:clkdivider4|temporal ; 0        ; 0        ; 32       ; 0        ;
; we2                                ; clock_divider:clkdivider4|temporal ; 0        ; 0        ; 32       ; 0        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0        ; 0        ; 64       ; 0        ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 12       ; 0        ; 0        ; 0        ;
; we1                                ; clock_divider:clkdivider5|temporal ; 0        ; 0        ; 32       ; 0        ;
; we2                                ; clock_divider:clkdivider5|temporal ; 0        ; 0        ; 32       ; 0        ;
; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy             ; 0        ; 0        ; 2        ; 0        ;
; microswitch:switch1|wy             ; microswitch:switch1|wy             ; 0        ; 0        ; 0        ; 1        ;
; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy             ; 0        ; 0        ; 5        ; 0        ;
; microswitch:switch2|wy             ; microswitch:switch2|wy             ; 0        ; 0        ; 0        ; 4        ;
; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready   ; 0        ; 0        ; 8        ; 0        ;
; we1                                ; we1                                ; 528      ; 0        ; 0        ; 0        ;
; we2                                ; we2                                ; 528      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clk                                ; clk                                ; 638      ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider1|temporal ; clk                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clkdivider2|temporal ; clk                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clkdivider4|temporal ; clk                                ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider1|temporal ; 126      ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 2        ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider1|temporal ; clock_divider:clkdivider2|temporal ; 152      ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 593      ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider2|temporal ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider2|temporal ; 0        ; 65       ; 0        ; 0        ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider2|temporal ; 0        ; 65       ; 0        ; 0        ;
; microswitch:switch1|wy             ; clock_divider:clkdivider2|temporal ; 0        ; 32       ; 0        ; 0        ;
; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 152      ; 312      ; 0        ; 0        ;
; clock_divider:clkdivider3|temporal ; clock_divider:clkdivider3|temporal ; 102      ; 32       ; 0        ; 1092     ;
; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider3|temporal ; 0        ; 1664     ; 0        ; 64       ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider3|temporal ; 0        ; 1664     ; 0        ; 64       ;
; microswitch:switch1|wy             ; clock_divider:clkdivider3|temporal ; 0        ; 832      ; 0        ; 32       ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0        ; 0        ; 64       ; 0        ;
; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 23       ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 1        ; 1        ; 0        ; 0        ;
; microswitch:switch1|wy             ; clock_divider:clkdivider4|temporal ; 1        ; 1        ; 0        ; 0        ;
; microswitch:switch2|wy             ; clock_divider:clkdivider4|temporal ; 1        ; 1        ; 0        ; 0        ;
; we1                                ; clock_divider:clkdivider4|temporal ; 0        ; 0        ; 32       ; 0        ;
; we2                                ; clock_divider:clkdivider4|temporal ; 0        ; 0        ; 32       ; 0        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0        ; 0        ; 64       ; 0        ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 12       ; 0        ; 0        ; 0        ;
; we1                                ; clock_divider:clkdivider5|temporal ; 0        ; 0        ; 32       ; 0        ;
; we2                                ; clock_divider:clkdivider5|temporal ; 0        ; 0        ; 32       ; 0        ;
; clock_divider:clkdivider2|temporal ; microswitch:switch1|wy             ; 0        ; 0        ; 2        ; 0        ;
; microswitch:switch1|wy             ; microswitch:switch1|wy             ; 0        ; 0        ; 0        ; 1        ;
; clock_divider:clkdivider2|temporal ; microswitch:switch2|wy             ; 0        ; 0        ; 5        ; 0        ;
; microswitch:switch2|wy             ; microswitch:switch2|wy             ; 0        ; 0        ; 0        ; 4        ;
; clock_divider:clkdivider1|temporal ; uart:uart1|UARTRx:uartrx1|Dready   ; 0        ; 0        ; 8        ; 0        ;
; we1                                ; we1                                ; 528      ; 0        ; 0        ; 0        ;
; we2                                ; we2                                ; 528      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                  ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 15       ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 13       ; 0        ; 0        ; 0        ;
; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 9        ; 9        ; 0        ; 0        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0        ; 0        ; 1        ; 0        ;
; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 2        ; 0        ; 0        ; 1        ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 1        ; 0        ; 0        ; 1        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0        ; 0        ; 1        ; 0        ;
; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 1        ; 0        ; 0        ; 1        ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0        ; 0        ; 0        ; 1        ;
; clock_divider:clkdivider4|temporal ; we1                                ; 0        ; 32       ; 0        ; 0        ;
; clock_divider:clkdivider5|temporal ; we1                                ; 0        ; 32       ; 0        ; 0        ;
; clock_divider:clkdivider4|temporal ; we2                                ; 0        ; 32       ; 0        ; 0        ;
; clock_divider:clkdivider5|temporal ; we2                                ; 0        ; 32       ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                   ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider1|temporal ; 15       ; 0        ; 0        ; 0        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider2|temporal ; 13       ; 0        ; 0        ; 0        ;
; uart:uart1|UARTRx:uartrx1|Dready   ; clock_divider:clkdivider2|temporal ; 9        ; 9        ; 0        ; 0        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider4|temporal ; 0        ; 0        ; 1        ; 0        ;
; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider4|temporal ; 2        ; 0        ; 0        ; 1        ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider4|temporal ; 1        ; 0        ; 0        ; 1        ;
; clock_divider:clkdivider2|temporal ; clock_divider:clkdivider5|temporal ; 0        ; 0        ; 1        ; 0        ;
; clock_divider:clkdivider4|temporal ; clock_divider:clkdivider5|temporal ; 1        ; 0        ; 0        ; 1        ;
; clock_divider:clkdivider5|temporal ; clock_divider:clkdivider5|temporal ; 0        ; 0        ; 0        ; 1        ;
; clock_divider:clkdivider4|temporal ; we1                                ; 0        ; 32       ; 0        ; 0        ;
; clock_divider:clkdivider5|temporal ; we1                                ; 0        ; 32       ; 0        ; 0        ;
; clock_divider:clkdivider4|temporal ; we2                                ; 0        ; 32       ; 0        ; 0        ;
; clock_divider:clkdivider5|temporal ; we2                                ; 0        ; 32       ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 10 22:54:55 2017
Info: Command: quartus_sta freqcounter -c freqcounter
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'freqcounter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:clkdivider4|temporal clock_divider:clkdivider4|temporal
    Info (332105): create_clock -period 1.000 -name clock_divider:clkdivider2|temporal clock_divider:clkdivider2|temporal
    Info (332105): create_clock -period 1.000 -name uart:uart1|UARTRx:uartrx1|Dready uart:uart1|UARTRx:uartrx1|Dready
    Info (332105): create_clock -period 1.000 -name clock_divider:clkdivider1|temporal clock_divider:clkdivider1|temporal
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name microswitch:switch2|wy microswitch:switch2|wy
    Info (332105): create_clock -period 1.000 -name microswitch:switch1|wy microswitch:switch1|wy
    Info (332105): create_clock -period 1.000 -name clock_divider:clkdivider5|temporal clock_divider:clkdivider5|temporal
    Info (332105): create_clock -period 1.000 -name we1 we1
    Info (332105): create_clock -period 1.000 -name we2 we2
    Info (332105): create_clock -period 1.000 -name clock_divider:clkdivider3|temporal clock_divider:clkdivider3|temporal
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.914      -322.689 clock_divider:clkdivider3|temporal 
    Info (332119):    -4.577      -118.364 clock_divider:clkdivider2|temporal 
    Info (332119):    -3.727        -3.727 microswitch:switch1|wy 
    Info (332119):    -3.588       -77.427 we2 
    Info (332119):    -3.520       -79.776 clk 
    Info (332119):    -3.443       -69.211 we1 
    Info (332119):    -3.147        -6.011 microswitch:switch2|wy 
    Info (332119):    -2.560       -30.497 clock_divider:clkdivider1|temporal 
    Info (332119):    -1.770       -95.255 clock_divider:clkdivider4|temporal 
    Info (332119):    -1.371        -9.766 uart:uart1|UARTRx:uartrx1|Dready 
    Info (332119):    -1.312       -50.162 clock_divider:clkdivider5|temporal 
Info (332146): Worst-case hold slack is -1.329
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.329       -28.344 clock_divider:clkdivider3|temporal 
    Info (332119):    -0.478        -0.478 clock_divider:clkdivider2|temporal 
    Info (332119):    -0.291        -0.708 clock_divider:clkdivider4|temporal 
    Info (332119):    -0.120        -0.937 clock_divider:clkdivider5|temporal 
    Info (332119):    -0.090        -0.131 clk 
    Info (332119):     0.453         0.000 clock_divider:clkdivider1|temporal 
    Info (332119):     0.465         0.000 we2 
    Info (332119):     0.497         0.000 we1 
    Info (332119):     0.660         0.000 uart:uart1|UARTRx:uartrx1|Dready 
    Info (332119):     1.005         0.000 microswitch:switch1|wy 
    Info (332119):     1.121         0.000 microswitch:switch2|wy 
Info (332146): Worst-case recovery slack is -3.258
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.258       -95.363 we2 
    Info (332119):    -2.833       -87.104 we1 
    Info (332119):    -2.159        -5.080 clock_divider:clkdivider4|temporal 
    Info (332119):    -2.035       -27.231 clock_divider:clkdivider1|temporal 
    Info (332119):    -1.374       -12.066 clock_divider:clkdivider2|temporal 
    Info (332119):    -0.723        -1.390 clock_divider:clkdivider5|temporal 
Info (332146): Worst-case removal slack is -0.594
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.594        -5.342 clock_divider:clkdivider2|temporal 
    Info (332119):    -0.353        -0.353 clock_divider:clkdivider5|temporal 
    Info (332119):     0.429         0.000 clock_divider:clkdivider4|temporal 
    Info (332119):     1.967         0.000 clock_divider:clkdivider1|temporal 
    Info (332119):     2.262         0.000 we1 
    Info (332119):     2.332         0.000 we2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -65.454 clk 
    Info (332119):    -3.000       -50.584 we1 
    Info (332119):    -3.000       -50.584 we2 
    Info (332119):    -1.487      -188.849 clock_divider:clkdivider3|temporal 
    Info (332119):    -1.487      -115.986 clock_divider:clkdivider4|temporal 
    Info (332119):    -1.487      -105.577 clock_divider:clkdivider5|temporal 
    Info (332119):    -1.487       -84.759 clock_divider:clkdivider2|temporal 
    Info (332119):    -1.487       -25.279 clock_divider:clkdivider1|temporal 
    Info (332119):     0.423         0.000 microswitch:switch1|wy 
    Info (332119):     0.456         0.000 uart:uart1|UARTRx:uartrx1|Dready 
    Info (332119):     0.478         0.000 microswitch:switch2|wy 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.320
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.320      -290.377 clock_divider:clkdivider3|temporal 
    Info (332119):    -4.115      -106.284 clock_divider:clkdivider2|temporal 
    Info (332119):    -3.411        -3.411 microswitch:switch1|wy 
    Info (332119):    -3.289       -70.305 clk 
    Info (332119):    -3.129       -67.598 we2 
    Info (332119):    -2.991       -59.735 we1 
    Info (332119):    -2.914        -5.604 microswitch:switch2|wy 
    Info (332119):    -2.379       -27.734 clock_divider:clkdivider1|temporal 
    Info (332119):    -1.734       -92.985 clock_divider:clkdivider4|temporal 
    Info (332119):    -1.253        -8.931 uart:uart1|UARTRx:uartrx1|Dready 
    Info (332119):    -1.077       -49.100 clock_divider:clkdivider5|temporal 
Info (332146): Worst-case hold slack is -1.200
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.200       -25.772 clock_divider:clkdivider3|temporal 
    Info (332119):    -0.427        -0.427 clock_divider:clkdivider2|temporal 
    Info (332119):    -0.185        -0.398 clock_divider:clkdivider4|temporal 
    Info (332119):    -0.078        -0.489 clock_divider:clkdivider5|temporal 
    Info (332119):    -0.062        -0.062 clk 
    Info (332119):     0.403         0.000 clock_divider:clkdivider1|temporal 
    Info (332119):     0.417         0.000 we2 
    Info (332119):     0.445         0.000 we1 
    Info (332119):     0.697         0.000 uart:uart1|UARTRx:uartrx1|Dready 
    Info (332119):     0.938         0.000 microswitch:switch1|wy 
    Info (332119):     1.009         0.000 microswitch:switch2|wy 
Info (332146): Worst-case recovery slack is -2.951
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.951       -85.615 we2 
    Info (332119):    -2.449       -74.976 we1 
    Info (332119):    -1.859       -24.741 clock_divider:clkdivider1|temporal 
    Info (332119):    -1.831        -4.452 clock_divider:clkdivider4|temporal 
    Info (332119):    -1.217        -9.863 clock_divider:clkdivider2|temporal 
    Info (332119):    -0.685        -1.192 clock_divider:clkdivider5|temporal 
Info (332146): Worst-case removal slack is -0.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.592        -5.328 clock_divider:clkdivider2|temporal 
    Info (332119):    -0.289        -0.289 clock_divider:clkdivider5|temporal 
    Info (332119):     0.382         0.000 clock_divider:clkdivider4|temporal 
    Info (332119):     1.817         0.000 clock_divider:clkdivider1|temporal 
    Info (332119):     1.919         0.000 we1 
    Info (332119):     2.110         0.000 we2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -65.454 clk 
    Info (332119):    -3.000       -50.584 we1 
    Info (332119):    -3.000       -50.584 we2 
    Info (332119):    -1.487      -188.849 clock_divider:clkdivider3|temporal 
    Info (332119):    -1.487      -115.986 clock_divider:clkdivider4|temporal 
    Info (332119):    -1.487      -105.577 clock_divider:clkdivider5|temporal 
    Info (332119):    -1.487       -84.759 clock_divider:clkdivider2|temporal 
    Info (332119):    -1.487       -25.279 clock_divider:clkdivider1|temporal 
    Info (332119):     0.393         0.000 uart:uart1|UARTRx:uartrx1|Dready 
    Info (332119):     0.437         0.000 microswitch:switch1|wy 
    Info (332119):     0.474         0.000 microswitch:switch2|wy 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.733
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.733       -73.855 clock_divider:clkdivider3|temporal 
    Info (332119):    -1.784       -31.455 clock_divider:clkdivider2|temporal 
    Info (332119):    -1.334        -1.334 microswitch:switch1|wy 
    Info (332119):    -1.059       -16.575 we2 
    Info (332119):    -1.042        -1.978 microswitch:switch2|wy 
    Info (332119):    -0.998       -12.505 clk 
    Info (332119):    -0.939       -12.450 we1 
    Info (332119):    -0.545        -4.380 clock_divider:clkdivider1|temporal 
    Info (332119):    -0.423       -16.520 clock_divider:clkdivider4|temporal 
    Info (332119):    -0.248        -1.491 uart:uart1|UARTRx:uartrx1|Dready 
    Info (332119):    -0.175        -3.998 clock_divider:clkdivider5|temporal 
Info (332146): Worst-case hold slack is -0.765
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.765       -18.074 clock_divider:clkdivider3|temporal 
    Info (332119):    -0.305        -0.305 clock_divider:clkdivider2|temporal 
    Info (332119):    -0.248        -0.642 clock_divider:clkdivider4|temporal 
    Info (332119):    -0.122        -0.301 clk 
    Info (332119):     0.081         0.000 clock_divider:clkdivider5|temporal 
    Info (332119):     0.186         0.000 clock_divider:clkdivider1|temporal 
    Info (332119):     0.194         0.000 we2 
    Info (332119):     0.208         0.000 we1 
    Info (332119):     0.410         0.000 microswitch:switch1|wy 
    Info (332119):     0.452         0.000 microswitch:switch2|wy 
    Info (332119):     0.482         0.000 uart:uart1|UARTRx:uartrx1|Dready 
Info (332146): Worst-case recovery slack is -1.285
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.285       -36.618 we2 
    Info (332119):    -1.181       -36.336 we1 
    Info (332119):    -0.437        -0.769 clock_divider:clkdivider4|temporal 
    Info (332119):    -0.351        -3.516 clock_divider:clkdivider1|temporal 
    Info (332119):    -0.094        -0.376 clock_divider:clkdivider2|temporal 
    Info (332119):    -0.030        -0.030 clock_divider:clkdivider5|temporal 
Info (332146): Worst-case removal slack is -0.239
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.239        -2.146 clock_divider:clkdivider2|temporal 
    Info (332119):    -0.206        -0.206 clock_divider:clkdivider5|temporal 
    Info (332119):     0.189         0.000 clock_divider:clkdivider4|temporal 
    Info (332119):     0.792         0.000 clock_divider:clkdivider1|temporal 
    Info (332119):     1.406         0.000 we2 
    Info (332119):     1.437         0.000 we1 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -57.592 clk 
    Info (332119):    -3.000       -49.708 we1 
    Info (332119):    -3.000       -45.223 we2 
    Info (332119):    -1.000      -127.000 clock_divider:clkdivider3|temporal 
    Info (332119):    -1.000       -78.000 clock_divider:clkdivider4|temporal 
    Info (332119):    -1.000       -71.000 clock_divider:clkdivider5|temporal 
    Info (332119):    -1.000       -57.000 clock_divider:clkdivider2|temporal 
    Info (332119):    -1.000       -17.000 clock_divider:clkdivider1|temporal 
    Info (332119):     0.403         0.000 uart:uart1|UARTRx:uartrx1|Dready 
    Info (332119):     0.426         0.000 microswitch:switch1|wy 
    Info (332119):     0.467         0.000 microswitch:switch2|wy 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 499 megabytes
    Info: Processing ended: Tue Jan 10 22:55:02 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


