# Глава 1. Основы комбинационной логики. Маршрут разработки цифровых схем
## Описание
Глава посвящена основам цифрового дизайна и знакомит с логическими вентилями – основными элементами цифровых систем. Вначале описывается проектирование простой схемы, содержащей всего несколько логических вентилей, с помощью графического редактора. Далее спроектирована та же схема, но с использованием языка описания аппаратуры (Hardware Description Language, HDL). Спроектированная схема проверяется с помощью симулятора – специальной программы для тестирования цифровых схем. Для того чтобы увидеть, как работает схема «в железе», программируется микросхема ПЛИС (Программируемая логическая интегральная схема, Field-Programmable Gate Array, FPGA). Выполнив все описанные шаги, вы познакомитесь с типичным циклом разработки цифровой системы.

## Требования к аппаратным и программным средствам
Для выполнения практических работ понадобится следующее программное обеспечение:
- персональный компьютер с установленной операционной системой Windows (виртуальная машина с ОС Windows не подойдет), x64, 8GB RAM, USB port;
- пакет [Quartus Prime Lite Edition 17.0](http://dl.altera.com/?edition=lite);
- пакет ModelSim Altera Edition;
- программы [Icarus Verilog](https://bleyer.org/icarus/) и [GTKWave](https://gtkwave.sourceforge.net/).

Программы Quartus и ModelSim являются платными, но они имеют и студенческие бесплатные версии, которые могут быть свободно скачаны с сайта производителя ПЛИС Altera (Intel FPGA).
Также в данном практикуме используется отладочная плата компании [Terasic DE10-Lite](http://de10-lite.terasic.com). Она содержит микросхему ПЛИС компании [Intel FPGA MAX10](https://www.intel.com/content/www/us/en/products/details/fpga/max/10.html) (10M50DAF484C7G). В папке [doc](https://github.com/RomeoMe5/DDLM_RISCV/lab_01/doc) дополнительных материалов к настоящей главе размещены инструкция к данной отладочной плате и ее электрическая схема (эти же документы могут быть бесплатно загружены с сайта компании Terasic).

Хотя в этом практикуме используется отладочная плата с микросхемой MAX10 от компании Intel FPGA, концепции и методологии, которые вы узнаете при выполнении работ, могут быть использованы и при работе с ПЛИС от других производителей, например Xilinx. Однако следует учитывать то, что инструменты для проектирования и микросхемы быстро развиваются, и последние версии САПР компании Xilinx ([Vivado Design Suite](https://www.xilinx.com/support/answers/53764.htm)) больше не поддерживают схематический редактор, а только разработку на основе языков описания аппаратуры.