# La sintassi del constraint non è standardizzata VHDL. Per Xilinx è la seguente:
# period: definisce il periodo in ns
# waveform: dice che il segnale è a 0 per 5 ns
create_clock -period 10 -name clock -waveform {0 5} [get_ports i_clk]