# Deserializador_e_fila.VHD

Este projeto √© parte de uma atividade acad√™mica da disciplina de Sistemas Digitais.

O objetivo √© desenvolver um circuito em VHDL que conecta duas entidades com clocks diferentes utilizando um componente "TOP".

## Descri√ß√£o:

O projeto consiste na implementa√ß√£o de um **deserializador** e uma **fila**, ambos com sinais de clock distintos. A interliga√ß√£o entre as entidades √© feita por um m√≥dulo principal chamado **TOP**, respons√°vel por coordenar a comunica√ß√£o entre elas de forma sincronizada.

### Entidades envolvidas:
- **Deserializador**: Recebe informa√ß√£o bit por bit e salva cada um em um vetor "vazio" de 8 bits, do qual ele devolve quando cheio, funcionando com 100KHz.
- **Fila**: Armazena 8 vetores de 8 bits, funcionando com 10KHz.
- **TOP**: Componente principal que integra o deserializador e a fila, garantindo que ocorra a troca de dados corretamente entre os dom√≠nios de clock diferentes.

## Tecnologias Utilizadas

- **VHDL** (VHSIC Hardware Description Language)
- Simula√ß√µes feitas com ferramentas como ModelSim/Quartus

## Como Executar

1. Abra o projeto em sua ferramenta de simula√ß√£o ou desenvolvimento VHDL.
2. Execute o arquivo sim.do, que compila e come√ßa a simula√ß√£o
3. Verifique o comportamento da comunica√ß√£o entre os dom√≠nios de clock.

## Status do Projeto

- ‚úÖ Estrutura b√°sica implementada
- üõ†Ô∏è Em desenvolvimento/testes finais
- üìò Documenta√ß√£o em andamento

## Autores

Guilherme Langaro B. Silva. 
Felipe Santos.
