### 4.4.1 数据冒险
#### 4.4.1.1 数据冒险简介
`e.g 下面展示一个ALU指令中的数据冒险`
```arm-asm
sub x2, x1,x3 
and x12,x2,x5 
or x13,x6,x2 
add x14,x2,x2 
sd x15,100(x2)
```
**寄存器的设计支持**: 在单个周期内完成写&读, 前半周期用来写, 后半周期用来读
所以 add 与 sub 指令之间没有冒险
指令中的寄存器编号信息逐级传递
- **rs1, rs2, rd**：这些是指令中使用的寄存器编号。
- **ID/EX. RegisterRs1**：表示在 ID/EX（指令解码/执行）阶段的流水线寄存器上保存的 rs1 信息。
EX 级所需的 ALU 操作数寄存器为
- **ID/EX. RegisterRs1**：在执行阶段（EX）需要的 ALU（算术逻辑单元）操作数之一。
- **ID/EX. RegisterRs2**：在执行阶段（EX）需要的 ALU 操作数之二。
**数据冒险的条件**：如果以下任一条件成立，则会发生数据冒险：
1. **EX/MEM. RegisterRd = ID/EX. RegisterRs1** 或 **EX/MEM. RegisterRd = ID/EX. RegisterRs2**：
   - 这意味着在 EX/MEM（执行/存储器访问）阶段的寄存器结果与当前指令在 EX 阶段需要的寄存器来源相同。
2. **MEM/WB. RegisterRd = ID/EX. RegisterRs1** 或 **MEM/WB. RegisterRd = ID/EX. RegisterRs2**：
   - 这意味着在 MEM/WB（存储器访问/写回）阶段的寄存器结果与当前指令在 EX 阶段需要的寄存器来源相同。
#### 4.4.1.2 利用**转发**可以解决上述其他冒险
##### 1.**检测是否需要转发**：
解决数据冒险的转发机制
- **Fwd from EX/MEM pipeline reg**：如果数据冒险发生在 EX/MEM 阶段，可以从 EX/MEM 阶段的流水线寄存器进行转发。
- **Fwd from MEM/WB pipeline reg**：如果数据冒险发生在 MEM/WB 阶段，可以从 MEM/WB 阶段的流水线寄存器进行转发。
**检测是否需要转发，还需要满足**
1. 转发来源对应的指令确实需要写回寄存器
- **EX/MEM. RegWrite**：表示在执行/存储器访问（EX/MEM）阶段，指令需要将结果写回寄存器。
- **MEM/WB. RegWrite**：表示在存储器访问/写回（MEM/WB）阶段，指令需要将结果写回寄存器。
这两个条件确保了只有在指令确实需要更新寄存器内容时，才会考虑进行数据转发。
2. 并且转发来源对应的指令的 Rd 不是 x0
- **EX/MEM. RegisterRd ≠ 0**：在 EX/MEM 阶段，指令的目标寄存器（Rd）不是 x0（通常 x0 是硬编码为 0 的寄存器，不用于存储数据）。
- **MEM/WB. RegisterRd ≠ 0**：在 MEM/WB 阶段，指令的目标寄存器（Rd）同样不是 x0。
这个条件确保了转发的数据是有意义的，即转发的数据是用于更新非零寄存器的值。
##### 2.**检测时机**：EX 阶段 
![[../../Picture/Pasted image 20241209101352.png]]
当前 EX 阶段（第 2 条指令），读取 ID/EX. rs1 时，如果发现： 
• MEM 阶段（第 1 条指令）的 Ex/Mem. rd == ID/EX. rs1 
• 且 MEM 阶段需要写寄存器，且 Ex/Mem. rd != 0 则，必有数据冒险
当前 EX 阶段（第 3 条指令），读取 ID/EX. rs1 时，如果发现: 
• WB 阶段（第 1 条指令）的 Mem/WB. rd == ID/EX. rs1， 
• 且 WB 阶段需要写寄存器，且 Mem/WB. rd != 0 则，必有数据冒险
##### 3.**转发的条件**
![[../../Picture/Pasted image 20241209111615.png]]

| 选择器控制信号       | 来源     | 解释                                |
| ------------- | ------ | --------------------------------- |
| ForwardA = 00 | ID/EX  | 第 1 个 ALU 操作数来自寄存器文件              |
| ForwardA = 10 | EX/MEM | 第 1 个 ALU 操作数转发自**上条**指令的 ALU 结果  |
| ForwardA = 01 | MEM/WB | 第 1 个 ALU 操作数转发自**上上条**指令的 ALU 结果 |
| ForwardB = 00 | ID/EX  | 第 2 个 ALU 操作数来自寄存器文件              |
| ForwardB = 10 | EX/MEM | 第 2 个 ALU 操作数来自**上条**指令的 ALU 结果   |
| ForwardB = 01 | MEM/WB | 第 2 个 ALU 操作数转发自**上上条**指令的 ALU 结果 |
1. EX hazard:
	if (EX/MEM.RegWrite && EX/MEM.RegisterRd != 0 && EX/MEM.RegisterRd == ID/EX.RegisterRs1) {
	    ForwardA = 10;
	}
	if (EX/MEM.RegWrite && EX/MEM.RegisterRd != 0 && EX/MEM.RegisterRd == ID/EX.RegisterRs2) {
	    ForwardB = 10;
	}
2. MEM hazard:
	if (MEM/WB.RegWrite && MEM/WB.RegisterRd != 0 && MEM/WB.RegisterRd == ID/EX.RegisterRs1) {
	    ForwardA = 01;
	}
	if (MEM/WB.RegWrite && MEM/WB.RegisterRd != 0 && MEM/WB.RegisterRd == ID/EX.RegisterRs2) {
	    ForwardB = 01;
	}
##### 4. 修改
**EX 阶段检测到 2 个数据冒险**：使用最新的 x1 的值 
**修改 MEM 冒险条件**：只有 EX 冒险的条件不成立时，才考虑 MEM 冒险条件
**修改后的转发条件**：MEM 冒险
if (MEM/WB. RegWrite 
	and (MEM/WB. RegisterRd ≠ 0) 
	and not (EX/MEM. RegWrite and (EX/MEM. RegisterRd ≠ 0) 
		and (EX/MEM. RegisterRd = ID/EX. RegisterRs1)) 
	and (MEM/WB. RegisterRd = ID/EX. RegisterRs1)) ForwardA = 01 
if (MEM/WB. RegWrite 
	and (MEM/WB. RegisterRd ≠ 0) 
	and not (EX/MEM. RegWrite and (EX/MEM. RegisterRd ≠ 0) 
		and (EX/MEM. RegisterRd = ID/EX. RegisterRs2)) 
	and (MEM/WB. RegisterRd = ID/EX. RegisterRs2)) ForwardB = 01
#### 4.4.1.3 Load-Use 数据冒险
![[../../Picture/Pasted image 20241209205718.png]]
1.**检测时机与条件**
- **检测阶段**：在指令解码时（ID 阶段）。
- **操作数寄存器**：IF/ID. RegisterRs1 和 IF/ID. RegisterRs2。
- **冒险条件**：如果 ID/EX. MemRead 为真，并且 (ID/EX. RegisterRd 等于 IF/ID. RegisterRs1 或 IF/ID. RegisterRs2)，则发生 load-use 冒险。
2.**冒险处理**
- **停顿与冒泡**：如果检测到冒险，需要停顿流水线并插入冒泡（nop 指令）。
- **检测阶段的考虑**：不能将检测后移到 EX 阶段，因为：
  - ID 阶段检测可以提前插入冒泡。
  - EX 阶段检测可能与 R-R 数据冒险的检测条件混淆，增加复杂性。
 3.**如何停顿流水线**
- **产生冒泡**：通过设置 ID/EX 寄存器中的控制信号为 0，清空当前指令。
- **传递空操作**：EX, MEM 和 WB 阶段传递空操作。
- **重复指令**：阻止 PC 和 IF/ID 寄存器的更新，使得当前指令再次经过 ID 阶段，随后的指令再次经过 IF 阶段。
- **停顿周期**：1 个周期的停顿后，load 指令在 MEM 阶段读取数据，下一个周期到达 WB 阶段，可以同时转发到 EX 阶段。
4.Load-Use **冒险的检测与停顿时机**
- **检测阶段**：ID 阶段。
- **停顿时机**：阻止 PC 和 IF/ID 寄存器的更新，使得当前指令和随后的指令再次经过 ID 和 IF 阶段。
5.Load-Use 冒险停顿之后的处理
- **利用 MEM 转发**：1 个周期的停顿后，load 指令在 MEM 阶段读取数据，下一个周期到达 WB 阶段，可以同时转发到 EX 阶段，使用 R-R 的 MEM 冒险中的转发逻辑进行检测。
6.Load-Use 冒险检测的数据通路
- **停顿指令**：在 ID 阶段完成停顿当前及后续指令。
7.停顿和性能的关系
- **性能影响**：停顿会降低性能，但确保硬件正确是必要的。
- **编译器优化**：编译器可以重排代码来避免冒险和停顿。
- **结构理解**：需要了解流水线 CPU 的结构以更好地处理冒险。
##### 代码示例
```plaintext
if (ID/EX.MemRead && (ID/EX.RegisterRd == IF/ID.RegisterRs1 || ID/EX.RegisterRd == IF/ID.RegisterRs2)) {
    // 插入冒泡，停顿流水线
    StallPipeline();
}
```
##### 停顿流水线的伪代码
```plaintext
function StallPipeline() {
    ID/EX.ControlSignal = 0; // 清空当前指令
    while (PipelineNotStalled) {
        EX = NOP;
        MEM = NOP;
        WB = NOP;
    }
    // 重复指令
    repeatCurrentAndSubsequentInstructions();
}
```
### 4.4.2 控制冒险
#### 4.4.2.1 分支冒险
![[../../Picture/Pasted image 20241210133657.png]]
减少分支导致的延迟：修改硬件：提前在 ID 阶段确定分支的结果 (对于深流水线 CPU，设计上很困难)
```asm-arm
sub x10, x4, x8 
beq x1, x3, 16 	// 分支指令（PC-相对寻址）分支目标：40+16*2=72 
and x12, x2, x5 
orr x13, x2, x6 
add x14, x4, x2 
sub x15, x6, x7 
... 
ld x4, 50(x7)
```
#### 4.4.2.2 分支跳转例子
![[../../Picture/Pasted image 20241210133930.png]]![[../../Picture/Pasted image 20241210133936.png]]
#### 4.4.2.3 分支预测
**动态分支预测**
动态分支预测的目的是减少在超标量流水线中因分支指令导致的惩罚。它通过以下方式实现：
- **分支预测缓冲区**：作为分支历史记录表，记录最近的分支指令地址（key）和分支结果（value，即跳转或不跳转）。
- **执行分支指令**：在执行时，检查历史记录表预测分支结果，并根据预测结果开始取指。如果预测失败，需要冲刷后续流水线并更新历史记录。
**2-Bit 预测器**![[../../Picture/Pasted image 20241210134357.png]]
2-Bit 预测器在连续两次预测失败时才会修改预测方向。这种预测器可以更准确地预测分支，因为它考虑了更多的历史信息。
**1-Bit 预测器的缺点**
1-Bit 预测器在处理内层循环的分支时会连续预测失败两次，具体如下：![[../../Picture/Pasted image 20241210134556.png]]
- **内层循环最后一次迭代**：预测器预测跳转（继续循环），但实际上不跳转（退出循环）。
- **下一轮内层循环的第一次迭代**：预测器预测不跳转，但实际上跳转。
**计算分支的目标地址**
即使有预测器，处理器仍需要计算分支的目标地址，因为：
- 对于跳转的分支，会有周期的惩罚（1-cycle penalty for a taken branch）。
- **分支目标缓冲区**：用于缓存目标地址，其中 key 是分支指令的地址，value 是分支的目标地址。如果分支跳转，可以立即获取目标地址。
### 4.4.3 总结
ISA 影响 CPU 通路和控制的设计 
通路和控制，也影响 ISA 的设计 
流水线通过并行提升了指令的吞吐量 
	单位时间完成更多的指令 
	但是单条指令的延时并没有减少 
三种冒险：结构、数据、控制冒险 
多发射和动态调度（指令级并行） 
	指令间的依赖限制了并行性 
	硬件的复杂性导致了功耗墙
![[../../Picture/Pasted image 20241210133507.png]]
### [[../../Contents/第四章 处理器|回到目录]]