===== Simulator configuration =====
L1_SIZE: 		1024
L1_ASSOC: 		1
L1_BLOCKSIZE: 		16
VC_NUM_BLOCKS: 		16
L2_SIZE: 		8192
L2_ASSOC: 		4
trace_file: 		gcc_trace.txt

===== L1 contents =====
  set   0 :   1000C5     
  set   1 :   100147 D   
  set   2 :   100147 D   
  set   3 :   100147 D   
  set   4 :   1000C5     
  set   5 :   1000C5     
  set   6 :   100147 D   
  set   7 :   1000C5     
  set   8 :   1000C5     
  set   9 :   1000BD D   
  set  10 :   1000BD     
  set  11 :   1000C5     
  set  12 :   1000D9 D   
  set  13 :   1000C5     
  set  14 :   1000D6     
  set  15 :   1000D9 D   
  set  16 :   1EC0CE D   
  set  17 :   10007D     
  set  18 :   10007D     
  set  19 :   1000D9 D   
  set  20 :   10007D     
  set  21 :   10010A     
  set  22 :   1000D5     
  set  23 :   10009D     
  set  24 :   1000F9     
  set  25 :   1000D5     
  set  26 :   100146 D   
  set  27 :   10009D     
  set  28 :   10009D     
  set  29 :   10009D     
  set  30 :   100146 D   
  set  31 :   1000FC D   
  set  32 :   100146 D   
  set  33 :   100146 D   
  set  34 :   1000E0 D   
  set  35 :   100146 D   
  set  36 :   100111 D   
  set  37 :   1000E0     
  set  38 :   100146 D   
  set  39 :   100146 D   
  set  40 :   1000C7 D   
  set  41 :   1000C7 D   
  set  42 :   100146 D   
  set  43 :   100004     
  set  44 :   100004     
  set  45 :   100004     
  set  46 :   100004     
  set  47 :   100004     
  set  48 :   100004     
  set  49 :   100004     
  set  50 :   100004     
  set  51 :   100004     
  set  52 :   100004     
  set  53 :   100004     
  set  54 :   100004     
  set  55 :   1000D5     
  set  56 :   1000C7 D   
  set  57 :   1000D5     
  set  58 :   100146 D   
  set  59 :   100146 D   
  set  60 :   100146 D   
  set  61 :   1000C6 D   
  set  62 :   1000C6 D   
  set  63 :   1000C6 D   

===== VC contents =====
  set 0:	40047F6  	40047F5  	40047F4  	40047F3  	4001F32  	4002F71 D	4001F30  	40047EF  	400292E  	4001F2D  	40051AC D	40051A4 D	4004824  	4003824  	4003555  	4001F4A  	


===== L2 contents =====
  set   0 :   80066 D   800A3 D   800AC D   800AB D   
  set   1 :   80066 D   8007D D   800A3 D   800AC D   
  set   2 :   80066 D   8007E D   8006D D   800A3 D   
  set   3 :   80066 D   800A3 D   800AA D   800A7 D   
  set   4 :   80066 D   800A3 D   800AA D   800AC D   
  set   5 :   80066 D   800A3 D   800AA D   800AC D   
  set   6 :   800A3 D   800AC D   800AB D   800A6 D   
  set   7 :   8006B D   8006C D   800A3 D   800AC D   
  set   8 :   800A3 D   8006B D   800AC D   800AB D   
  set   9 :   800A3 D   800AC D   8003E     800AB D   
  set  10 :   800A3 D   800AC D   800AB D   800AA D   
  set  11 :   800A3 D   800AC D   800AB D   800AA D   
  set  12 :   8006B D   800A3 D   800AC D   800AB D   
  set  13 :   800A3 D   80079 D   8006F D   800AC D   
  set  14 :   8006B     800A3 D   800AC D   800AB D   
  set  15 :   800A3 D   800AC D   800AB D   800AA D   
  set  16 :   800A3 D   800AC D   F6067     800AB D   
  set  17 :   800A3 D   8007F D   800AC D   800AB D   
  set  18 :   800A3 D   800AC D   800AB D   800AA D   
  set  19 :   F6067 D   800A3 D   800AC D   800A8 D   
  set  20 :   8007F D   80085 D   800A3 D   800AC D   
  set  21 :   80085 D   800A3 D   800AC D   800A8 D   
  set  22 :   80085 D   800A3 D   800AC D   800AB D   
  set  23 :   800A3 D   F6067 D   800AC D   800A7 D   
  set  24 :   800A3 D   800AC D   8003E     800A7 D   
  set  25 :   800A3 D   8007D D   800AC D   800AB D   
  set  26 :   800A3     800AC D   800AB D   800AA D   
  set  27 :   800A3 D   800AC D   800AB D   800AA D   
  set  28 :   800A3 D   800AC D   800AB D   8007F D   
  set  29 :   800A3 D   8006A D   800AC D   80074 D   
  set  30 :   800A3     800AC D   800AB D   8007F D   
  set  31 :   800A3 D   8007E D   800AC D   800AB D   
  set  32 :   800A3 D   80074 D   F6067 D   800AC D   
  set  33 :   80074 D   800A3     800AC D   800AB D   
  set  34 :   800A3 D   80070     80074 D   800AC D   
  set  35 :   800A3 D   800AC D   800A9 D   800A8 D   
  set  36 :   80090     800A3 D   80070 D   800AC D   
  set  37 :   800A3 D   80070 D   80052     8007F D   
  set  38 :   80070 D   800A3     8006F D   8007F D   
  set  39 :   80070 D   800A3     800AC D   800A9 D   
  set  40 :   800A3 D   80052     8005A D   800A9 D   
  set  41 :   8003E     800A3 D   800AC D   8006B D   
  set  42 :   800A3     8006B D   800AB D   800AA D   
  set  43 :   800A3 D   80002     800AB D   80070 D   
  set  44 :   80002     8006B D   800A3     800AB D   
  set  45 :   80002     8003E     800A3 D   800AB D   
  set  46 :   80002     800A3 D   80052     800AB D   
  set  47 :   80002     800A3 D   8003E     800AB D   
  set  48 :   80002     8003E     800A3 D   800AB D   
  set  49 :   80002     800A3 D   80052     8005E D   
  set  50 :   80002     800A3 D   8003E     800AB D   
  set  51 :   80002     800A3 D   8007F D   800A6 D   
  set  52 :   80002     800A3 D   800A9 D   800A8 D   
  set  53 :   80002     800A3 D   800A9 D   800A8 D   
  set  54 :   80002     800A3 D   800AB D   800A2 D   
  set  55 :   800A3 D   80063 D   800AB D   800A2 D   
  set  56 :   800A3 D   80063 D   80062 D   8006B D   
  set  57 :   800A3 D   80063 D   80062     800AB D   
  set  58 :   80063 D   800A3     80074 D   8006F D   
  set  59 :   80063 D   800A3     80074 D   8007D D   
  set  60 :   80063 D   800A3     8006B D   8007F D   
  set  61 :   800A3 D   8007D D   80063     8006B D   
  set  62 :   800A3 D   80063     800AB D   800A2 D   
  set  63 :   800A3 D   80063     8006A D   80074 D   
  set  64 :   800A3 D   80062     8005E D   800AB D   
  set  65 :   800A3     800AB D   800A2 D   800AA D   
  set  66 :   800A3     800AB D   800A2 D   800AA D   
  set  67 :   800A3     800A8 D   800AB D   800A7 D   
  set  68 :   800A3 D   80062     800A8 D   800AB D   
  set  69 :   800A3 D   80062     800A8 D   800AB D   
  set  70 :   800A3     800AB D   800A2 D   800AA D   
  set  71 :   80062     800A3 D   8005E D   800A8 D   
  set  72 :   800A3 D   80062     800A8 D   800AB D   
  set  73 :   800A3 D   8005E     800AB D   800A2 D   
  set  74 :   800A3 D   8005E     8003E     80062     
  set  75 :   8006C D   80062     800AB D   800A2 D   
  set  76 :   8006C     800AB D   800A2 D   800AA D   
  set  77 :   8006C D   80062     800AB D   800A2 D   
  set  78 :   8006C D   8003E     8007D D   8005E     
  set  79 :   8006C     800AB D   800A2 D   800AA D   
  set  80 :   8006C D   800AB D   800A2 D   800AA D   
  set  81 :   8006C D   8003E     8006A     800AB D   
  set  82 :   8006C D   8003E     8006A     800AB D   
  set  83 :   8006C     8006A     800A6 D   800A9 D   
  set  84 :   8006A     8003E     8006C D   800A9 D   
  set  85 :   8006A     8006B     800A9 D   800A8 D   
  set  86 :   8006A     800AB D   800A2 D   800AA D   
  set  87 :   8006A     8004E     800A9 D   800A8 D   
  set  88 :   80062 D   8007C     8006A     8004E     
  set  89 :   8006A     800AB D   800A2 D   8007C     
  set  90 :   8006C D   800A2 D   800AB D   800AA D   
  set  91 :   8004E     8007F D   80088 D   800A2 D   
  set  92 :   8004E     800A2 D   800AB D   800AA D   
  set  93 :   8004E     8006C D   800A2 D   800AB D   
  set  94 :   80088 D   800A2 D   800AB D   800AA D   
  set  95 :   8004E     80088 D   800A2 D   800AB D   
  set  96 :   80073     800A2 D   800AB D   800AA D   
  set  97 :   8006A     80088 D   800A2 D   800AB D   
  set  98 :   80054 D   8004E     8003E     800A2 D   
  set  99 :   8004E     800A2 D   800A8 D   800AB D   
  set 100 :   80088     8007D D   800A2 D   800A8 D   
  set 101 :   8004E     800A2 D   800A8 D   800AB D   
  set 102 :   800A2 D   800AB D   800AA D   800A9 D   
  set 103 :   800A2 D   800AB D   800AA D   800A5 D   
  set 104 :   80063 D   8008F     8007C D   800A2 D   
  set 105 :   80063 D   8008F     800A9 D   800A2 D   
  set 106 :   8008F     80063 D   800A2 D   800AB D   
  set 107 :   8008F     80063 D   800A2 D   800AB D   
  set 108 :   8008F     80088 D   800A2 D   800AB D   
  set 109 :   8008F     800A2 D   800AB D   80073 D   
  set 110 :   8008F     800A2 D   800AB D   800AA D   
  set 111 :   8008F     8006E D   8005E D   8006B D   
  set 112 :   8008F     8005E D   8006E D   800A2 D   
  set 113 :   8005E     8008F     8007D D   800A2 D   
  set 114 :   8008F     800A2 D   800AB D   800AA D   
  set 115 :   8008F     8005E D   800A6 D   800A2 D   
  set 116 :   8008F     80063 D   800A2 D   800A9 D   
  set 117 :   8008F     8006A D   80063 D   800A2 D   
  set 118 :   8008F     800A2 D   800AB D   800AA D   
  set 119 :   8006A     8008F     800A2 D   800AB D   
  set 120 :   80063     8008F     8006B D   800A2 D   
  set 121 :   800A2 D   8006A     800AB D   8006B D   
  set 122 :   8006C D   8006A D   8006B D   800A2 D   
  set 123 :   8006C D   800A2 D   800AB D   8003D     
  set 124 :   80069 D   800A2 D   8006C D   8003D     
  set 125 :   800A2 D   800AB D   80039     800AA D   
  set 126 :   80065 D   80069 D   800A2 D   800AB D   
  set 127 :   80065 D   800A2 D   800AB D   800AA D   


===== Simulation results (raw) =====
  a. number of L1 reads: 		63640
  b. number of L1 read misses: 		10728
  c. number of L1 writes: 		36360
  d. number of L1 write misses: 	8493
  e. number of swap requests: 		19157
  f. swap Request rate: 		0.1916
  g. number of swaps: 			5331
  h. combined L1+VC miss rate: 		0.1389
  i. number writebacks from L1/VC: 	7988
  j. number of L2 reads: 		13890
  k. number of L2 read misses: 		5955
  l. number of L2 writes: 		7988
  m. number of L2 write misses: 	20
  n. L2 miss rate: 			0.4287
  o. number of writebacks from L2: 	4030
  p. total memory traffic: 		10005
===== Simulation results (performance) =====
  1. average access time: 		0.992158
  2. energy-delay product: 		93448208.00
  3. total area: 			0.0739186
