# biRISC-V - 32-bit dual issue RISC-V CPU
## Описание
32-битное RISC-V ядро, написанное на языке Verilog, и симулятор набора инструкций, поддерживающий RV32IM.  
Это ядро было протестировано и отработано на ПЛИС.  
* 32-разрядное процессорное ядро RISC-V ISA.
* Суперскалярный (двухэшелонный) 6- или 7-ступенчатый конвейер внутреннего порядка.
* Поддержка целочисленных (I), умножения и деления (M) и расширения инструкций CSR (Z) RISC-V (RV32IMZicsr).
* Предсказание ветвлений (bimodel/gshare) с настраиваемой глубиной целевого буфера ветвлений (BTB) и стека адресов возврата (RAS).
* 64-битная выборка инструкций, 32-битный доступ к данным.
* 2 x целочисленных АЛУ (арифметический блок, блок сдвига и блок ветвления).
*  1 x блок хранения с загрузкой, 1 x делитель вне конвейера.
* Выдача и выполнение до 2 независимых инструкций за цикл.
* Поддерживает уровни привилегий пользователя, супервизора и машинного режима.
* Поддержка базового MMU - возможность загрузки Linux с эмуляцией ПО Atomics (RV-A).
*  Реализует базовый ISA spec v2.1 и привилегированный ISA spec v1.11.
* Проверено с помощью Google RISCV-DV случайных последовательностей инструкций с использованием косимуляции против модели C++ ISA.
* Поддержка кэша инструкций / данных, интерфейсов шины AXI или тесно связанной памяти.
* Настраиваемое количество стадий конвейера, опции пересылки результатов и ресурсы предсказания ветвлений.
* Синтезируемый Verilog 2001, совместимый с Verilator и FPGA.
* Coremark: 4.1 CoreMark/МГц
* Dhrystone: 1,9 DMIPS/МГц

Ссылка на авторский репозитарий [тут](http://github.com/ultraembedded/biriscv)  
    
## Принципиальная схема
![image](https://github.com/Rozenroze/DATASET_RISCV/assets/131447538/ab262075-5f40-453a-9586-575198596d3f)

Данные синтеза доступны по ссылке на [Яндекс диск](https://disk.yandex.ru/d/WoJWMWOvAvWjBQ) 

## Метрики синтеза OpenLane
![openlane_graph_ultraembedded_biriscv](https://github.com/Rozenroze/DATASET_RISCV/assets/131447538/b9bffe5b-a9fe-4808-8d71-460fe071d289)
## Метрики синтеза Design Compiler
![dc_graph_ultraembedded_biriscv](https://github.com/Rozenroze/DATASET_RISCV/assets/131447538/bd4aa13a-1a97-49d0-b361-fea3d046854c)
