# 第一周计划（1.18-1.24）

## 目标大纲

- 熟悉 1.58-bit 大模型的基本原理和算法实现（落实到C++层面）
- 学习基本的SystemVerilog语法和进行开发环境的搭建，熟悉Vivado工具流

## 具体任务

### 共同任务

1. 每个人都在本地跑一边[1.58bit大模型(microsoft/bitnet-b1.58-2B-4T-bf16)](https://huggingface.co/collections/microsoft/bitnet)的源代码，分析量化模型在Pytorch框架下纯CPU环境下推理各个阶段的时间开销，内存占用情况，并记录下来（注意需要做频率归一化）
2. 阅读微软[基于1.58bit改造的llama.cpp](https://github.com/microsoft/BitNet)（BitNet）项目源码。理解在没有 Python 自动调度的情况下，用最基础的 C++ 代码去管理内存、搬运比特位、执行计算。以此类推FPGA上需要实现的功能模块。（边读边思考）
3. 学习SystemVerilog的基本语法，完成简单的组合逻辑和时序逻辑设计（可借助HDLbits等在线资源）
4. 搭建Vivado开发环境

### WJ

1. 负责汇总三人的共同任务2的结果，形成一份基于BitNet项目源码的分析报告，重点在于理解C++层面对量化模型的管理和计算实现
2. 汇报环境搭建进度（学期中已经学过Verilog基础）

### WYC
1. 上传学习SV的笔记和汇报环境搭建进度
（考虑到WYC出国旅游，任务量相对较轻）

### LCJ

1. 负责汇总三人的共同任务1的结果，形成一份具体详实的Pytorch框架下纯CPU推理1.58bit大模型的性能分析报告
2. 上传学习SV的笔记和汇报环境搭建进度
