Running: C:\Xilinx\12.4\ISE_DS\ISE\bin\nt\unwrapped\fuse.exe -intstyle ise -incremental -o Z:/Codigos/ProyectoTD1/Proceso_Reloj/proceso_reloj_tb_isim_beh.exe -prj Z:/Codigos/ProyectoTD1/Proceso_Reloj/proceso_reloj_tb_beh.prj work.proceso_reloj_tb 
ISim M.81d (signature 0xcb73ee62)
Number of CPUs detected in this system: 2
Turning on mult-threading, number of parallel sub-compilation jobs: 4 
Determining compilation order of HDL files
Parsing VHDL file "Z:/Codigos/ProyectoTD1/Proceso_Reloj/proceso_clk.vhd" into library work
Parsing VHDL file "Z:/Codigos/ProyectoTD1/Proceso_Reloj/proceso_reloj_tb.vhd" into library work
Starting static elaboration
Completed static elaboration
Fuse Memory Usage: 96236 KB
Fuse CPU Usage: 326 ms
Using precompiled package standard from library std
Using precompiled package std_logic_1164 from library ieee
Compiling architecture behavioral of entity proceso_clk [proceso_clk_default]
Compiling architecture behavior of entity proceso_reloj_tb
Time Resolution for simulation is 1ps.
Waiting for 1 sub-compilation(s) to finish...
Compiled 5 VHDL Units
Built simulation executable Z:/Codigos/ProyectoTD1/Proceso_Reloj/proceso_reloj_tb_isim_beh.exe
Fuse Memory Usage: 103004 KB
Fuse CPU Usage: 483 ms
