Fitter report for Lab3
Mon Nov 10 15:14:27 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Nov 10 15:14:27 2014       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; Lab3                                        ;
; Top-level Entity Name              ; Lab3                                        ;
; Family                             ; Cyclone III                                 ;
; Device                             ; EP3C16F484C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 582 / 15,408 ( 4 % )                        ;
;     Total combinational functions  ; 440 / 15,408 ( 3 % )                        ;
;     Dedicated logic registers      ; 407 / 15,408 ( 3 % )                        ;
; Total registers                    ; 407                                         ;
; Total pins                         ; 10 / 347 ( 3 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 7,680 / 516,096 ( 1 % )                     ;
; Embedded Multiplier 9-bit elements ; 6 / 112 ( 5 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.7%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; ldac        ; Missing drive strength and slew rate ;
; dIn         ; Missing drive strength and slew rate ;
; serialClock ; Missing drive strength and slew rate ;
; syncDAC     ; Missing drive strength and slew rate ;
; syncNCO     ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                               ;
+-----------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; Node                              ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                    ; Destination Port ; Destination Port Name ;
+-----------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; gainLogic:gainLogic|gainedOut[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; gainLogic:gainLogic|gainedOut[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; gainLogic:gainLogic|gainedOut[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; gainLogic:gainLogic|gainedOut[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; gainLogic:gainLogic|gainedOut[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; gainLogic:gainLogic|gainedOut[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; gainLogic:gainLogic|gainedOut[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; gainLogic:gainLogic|gainedOut[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; gainLogic:gainLogic|gainedOut[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; gainLogic:gainLogic|gainedOut[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; gainLogic:gainLogic|gainedOut[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; gainLogic:gainLogic|gainedOut[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2 ; DATAOUT          ;                       ;
+-----------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 935 ) ; 0.00 % ( 0 / 935 )         ; 0.00 % ( 0 / 935 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 935 ) ; 0.00 % ( 0 / 935 )         ; 0.00 % ( 0 / 935 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 923 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Sergio/Downloads/EECS301/labbbb/output_files/Lab3.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 582 / 15,408 ( 4 % )     ;
;     -- Combinational with no register       ; 175                      ;
;     -- Register only                        ; 142                      ;
;     -- Combinational with a register        ; 265                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 111                      ;
;     -- 3 input functions                    ; 129                      ;
;     -- <=2 input functions                  ; 200                      ;
;     -- Register only                        ; 142                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 199                      ;
;     -- arithmetic mode                      ; 241                      ;
;                                             ;                          ;
; Total registers*                            ; 407 / 17,068 ( 2 % )     ;
;     -- Dedicated logic registers            ; 407 / 15,408 ( 3 % )     ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 52 / 963 ( 5 % )         ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 10 / 347 ( 3 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 3                        ;
; M9Ks                                        ; 2 / 56 ( 4 % )           ;
; Total block memory bits                     ; 7,680 / 516,096 ( 1 % )  ;
; Total block memory implementation bits      ; 18,432 / 516,096 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 112 ( 5 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global clocks                               ; 3 / 20 ( 15 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 6% / 6% / 5%             ;
; Maximum fan-out                             ; 390                      ;
; Highest non-global fan-out                  ; 277                      ;
; Total fan-out                               ; 2549                     ;
; Average fan-out                             ; 2.59                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 582 / 15408 ( 4 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 175                 ; 0                              ;
;     -- Register only                        ; 142                 ; 0                              ;
;     -- Combinational with a register        ; 265                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 111                 ; 0                              ;
;     -- 3 input functions                    ; 129                 ; 0                              ;
;     -- <=2 input functions                  ; 200                 ; 0                              ;
;     -- Register only                        ; 142                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 199                 ; 0                              ;
;     -- arithmetic mode                      ; 241                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 407                 ; 0                              ;
;     -- Dedicated logic registers            ; 407 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 52 / 963 ( 5 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 10                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 112 ( 5 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 7680                ; 0                              ;
; Total RAM block bits                        ; 18432               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 2 / 56 ( 3 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 1 / 24 ( 4 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 390                 ; 1                              ;
;     -- Registered Input Connections         ; 387                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 390                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2721                ; 398                            ;
;     -- Registered Connections               ; 1496                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 391                            ;
;     -- hard_block:auto_generated_inst       ; 391                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 5                   ; 1                              ;
;     -- Output Ports                         ; 5                   ; 1                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; A        ; AA14  ; 4        ; 23           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; B        ; AB14  ; 4        ; 23           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; MHz50Clk ; G21   ; 6        ; 41           ; 15           ; 0            ; 2                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; s0       ; J6    ; 1        ; 0            ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; s1       ; H5    ; 1        ; 0            ; 27           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; dIn         ; AA10  ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ldac        ; AA13  ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; serialClock ; AA8   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; syncDAC     ; AB10  ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; syncNCO     ; AB8   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 33 ( 18 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 4 / 46 ( 9 % )  ; 2.5V          ; --           ;
; 4        ; 3 / 41 ( 7 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 47 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; serialClock                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; dIn                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; ldac                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; A                                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; syncNCO                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; syncDAC                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; B                                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; MHz50Clk                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; s1                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; s0                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                    ;
+-------------------------------+----------------------------------------------------------------+
; Name                          ; PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------+
; SDC pin name                  ; PLL|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                         ;
; Compensate clock              ; clock0                                                         ;
; Compensated input/output pins ; --                                                             ;
; Switchover type               ; --                                                             ;
; Input frequency 0             ; 50.0 MHz                                                       ;
; Input frequency 1             ; --                                                             ;
; Nominal PFD frequency         ; 50.0 MHz                                                       ;
; Nominal VCO frequency         ; 600.0 MHz                                                      ;
; VCO post scale K counter      ; 2                                                              ;
; VCO frequency control         ; Auto                                                           ;
; VCO phase shift step          ; 208 ps                                                         ;
; VCO multiply                  ; --                                                             ;
; VCO divide                    ; --                                                             ;
; Freq min lock                 ; 25.0 MHz                                                       ;
; Freq max lock                 ; 54.18 MHz                                                      ;
; M VCO Tap                     ; 0                                                              ;
; M Initial                     ; 1                                                              ;
; M value                       ; 12                                                             ;
; N value                       ; 1                                                              ;
; Charge pump current           ; setting 1                                                      ;
; Loop filter resistance        ; setting 27                                                     ;
; Loop filter capacitance       ; setting 0                                                      ;
; Bandwidth                     ; 680 kHz to 980 kHz                                             ;
; Bandwidth type                ; Medium                                                         ;
; Real time reconfigurable      ; Off                                                            ;
; Scan chain MIF file           ; --                                                             ;
; Preserve PLL counter order    ; Off                                                            ;
; PLL location                  ; PLL_2                                                          ;
; Inclk0 signal                 ; MHz50Clk                                                       ;
; Inclk1 signal                 ; --                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                  ;
; Inclk1 signal type            ; --                                                             ;
+-------------------------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 12  ; 4.17 MHz         ; 0 (0 ps)    ; 0.31 (208 ps)    ; 50/50      ; C0      ; 144           ; 72/72 Even ; --            ; 1       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                        ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; |Lab3                                              ; 582 (1)     ; 407 (0)                   ; 0 (0)         ; 7680        ; 2    ; 6            ; 0       ; 3         ; 10   ; 0            ; 175 (1)      ; 142 (0)           ; 265 (0)          ; |Lab3                                                                                                                      ; work         ;
;    |DAC:DAC|                                       ; 96 (96)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 34 (34)          ; |Lab3|DAC:DAC                                                                                                              ; work         ;
;    |NCO:NCO|                                       ; 242 (0)     ; 237 (0)                   ; 0 (0)         ; 7680        ; 2    ; 4            ; 0       ; 2         ; 0    ; 0            ; 5 (0)        ; 137 (0)           ; 100 (0)          ; |Lab3|NCO:NCO                                                                                                              ; work         ;
;       |NCO_st:NCO_st_inst|                         ; 242 (0)     ; 237 (0)                   ; 0 (0)         ; 7680        ; 2    ; 4            ; 0       ; 2         ; 0    ; 0            ; 5 (0)        ; 137 (0)           ; 100 (0)          ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst                                                                                           ; work         ;
;          |asj_altqmcpipe:ux000|                    ; 36 (16)     ; 36 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 34 (14)          ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000                                                                      ; work         ;
;             |lpm_add_sub:acc|                      ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (0)           ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                      ; work         ;
;                |add_sub_j3i:auto_generated|        ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated                           ; work         ;
;          |asj_dxx:ux002|                           ; 34 (13)     ; 30 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 14 (13)           ; 18 (0)           ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002                                                                             ; work         ;
;             |lpm_add_sub:ux014|                    ; 21 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 18 (0)           ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014                                                           ; work         ;
;                |add_sub_gsh:auto_generated|        ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated                                ; work         ;
;          |asj_dxx_g:ux001|                         ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 6 (6)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001                                                                           ; work         ;
;          |asj_gam_dp:ux008|                        ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (13)           ; 3 (3)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008                                                                          ; work         ;
;          |asj_nco_as_m_cen:ux0122|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122                                                                   ; work         ;
;             |altsyncram:altsyncram_component0|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                  ; work         ;
;                |altsyncram_cv81:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated   ; work         ;
;          |asj_nco_as_m_cen:ux0123|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123                                                                   ; work         ;
;             |altsyncram:altsyncram_component0|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                  ; work         ;
;                |altsyncram_7v81:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated   ; work         ;
;          |asj_nco_as_m_dp_cen:ux0220|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220                                                                ; work         ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_d772:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated ; work         ;
;          |asj_nco_mob_w:blk0|                      ; 26 (13)     ; 25 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (7)             ; 17 (5)           ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0                                                                        ; work         ;
;             |lpm_add_sub:lpm_add_sub_component|    ; 13 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 12 (0)           ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component                                      ; work         ;
;                |add_sub_86l:auto_generated|        ; 13 (13)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 12 (12)          ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated           ; work         ;
;          |mac_i_lpmd:m0|                           ; 109 (38)    ; 109 (48)                  ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 85 (38)           ; 24 (0)           ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0                                                                             ; work         ;
;             |las:a_0|                              ; 24 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (0)           ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0                                                                     ; work         ;
;                |lpm_add_sub:lpm_add_sub_component| ; 24 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (0)           ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component                                   ; work         ;
;                   |add_sub_5vi:auto_generated|     ; 24 (24)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated        ; work         ;
;             |lmsd:m_0|                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 1 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0                                                                    ; work         ;
;                |lpm_mult:lpm_mult_component|       ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 1 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component                                        ; work         ;
;                   |mult_ohu:auto_generated|        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 1 (1)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated                ; work         ;
;             |lmsd:m_1|                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1                                                                    ; work         ;
;                |lpm_mult:lpm_mult_component|       ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component                                        ; work         ;
;                   |mult_ohu:auto_generated|        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 0 (0)            ; |Lab3|NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated                ; work         ;
;    |PLL:PLL|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|PLL:PLL                                                                                                              ; work         ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|PLL:PLL|altpll:altpll_component                                                                                      ; work         ;
;          |PLL_altpll:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated                                                            ; work         ;
;    |aCounter:aCounter|                             ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 10 (10)          ; |Lab3|aCounter:aCounter                                                                                                    ; work         ;
;    |binaryConverter:binaryConverter|               ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 1 (1)            ; |Lab3|binaryConverter:binaryConverter                                                                                      ; work         ;
;    |clock:clock|                                   ; 155 (155)   ; 95 (95)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 95 (95)          ; |Lab3|clock:clock                                                                                                          ; work         ;
;    |fCounter:fCounter|                             ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 26 (26)          ; |Lab3|fCounter:fCounter                                                                                                    ; work         ;
;    |gainLogic:gainLogic|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|gainLogic:gainLogic                                                                                                  ; work         ;
;       |lpm_mult:Mult0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|gainLogic:gainLogic|lpm_mult:Mult0                                                                                   ; work         ;
;          |mult_7at:auto_generated|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Lab3|gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated                                                           ; work         ;
;    |motorSpeed:motorSpeed|                         ; 25 (25)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 5 (5)             ; 12 (12)          ; |Lab3|motorSpeed:motorSpeed                                                                                                ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; ldac        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dIn         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; serialClock ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; syncDAC     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; syncNCO     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MHz50Clk    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; s1          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; s0          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                         ;
+------------------------------------------+-------------------+---------+
; Source Pin / Fanout                      ; Pad To Core Index ; Setting ;
+------------------------------------------+-------------------+---------+
; MHz50Clk                                 ;                   ;         ;
; s1                                       ;                   ;         ;
;      - aCounter:aCounter|aCount[7]~10    ; 0                 ; 6       ;
;      - fCounter:fCounter|fCount[15]~0    ; 0                 ; 6       ;
; s0                                       ;                   ;         ;
;      - aCounter:aCounter|aCount[7]~10    ; 0                 ; 6       ;
;      - fCounter:fCounter|fCount[15]~0    ; 0                 ; 6       ;
; B                                        ;                   ;         ;
;      - motorSpeed:motorSpeed|count[7]~29 ; 0                 ; 6       ;
;      - motorSpeed:motorSpeed|count[1]~17 ; 0                 ; 6       ;
;      - motorSpeed:motorSpeed|count[2]~19 ; 0                 ; 6       ;
;      - motorSpeed:motorSpeed|count[3]~21 ; 0                 ; 6       ;
;      - motorSpeed:motorSpeed|count[4]~23 ; 0                 ; 6       ;
;      - motorSpeed:motorSpeed|count[5]~25 ; 0                 ; 6       ;
;      - motorSpeed:motorSpeed|count[6]~27 ; 0                 ; 6       ;
; A                                        ;                   ;         ;
;      - motorSpeed:motorSpeed|aOld        ; 0                 ; 6       ;
;      - motorSpeed:motorSpeed|always0~0   ; 0                 ; 6       ;
+------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; DAC:DAC|count[16]~38                                                       ; LCCOMB_X17_Y14_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; MHz50Clk                                                                   ; PIN_G21            ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; MHz50Clk                                                                   ; PIN_G21            ; 1       ; Clock                     ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 390     ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; aCounter:aCounter|aCount[7]~13                                             ; LCCOMB_X17_Y16_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clock:clock|faEnable                                                       ; FF_X40_Y15_N7      ; 24      ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clock:clock|motorSpeedReset                                                ; FF_X28_Y16_N1      ; 18      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clock:clock|syncNCO                                                        ; FF_X28_Y18_N7      ; 277     ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; fCounter:fCounter|fCount[15]~6                                             ; LCCOMB_X19_Y17_N14 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; motorSpeed:motorSpeed|always0~0                                            ; LCCOMB_X22_Y8_N12  ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                       ;
+----------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MHz50Clk                                                                   ; PIN_G21       ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2         ; 390     ; 20                                   ; Global Clock         ; GCLK8            ; --                        ;
; clock:clock|faEnable                                                       ; FF_X40_Y15_N7 ; 24      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+----------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; clock:clock|syncNCO                                                                                                             ; 277     ;
; DAC:DAC|count[16]~38                                                                                                            ; 32      ;
; ~GND                                                                                                                            ; 24      ;
; DAC:DAC|count[4]                                                                                                                ; 22      ;
; DAC:DAC|count[3]                                                                                                                ; 21      ;
; DAC:DAC|powerUp~0                                                                                                               ; 19      ;
; clock:clock|motorSpeedReset                                                                                                     ; 18      ;
; DAC:DAC|count[2]                                                                                                                ; 17      ;
; fCounter:fCounter|fCount[15]~6                                                                                                  ; 16      ;
; fCounter:fCounter|always0~0                                                                                                     ; 16      ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[4]                                                                             ; 16      ;
; DAC:DAC|count[1]                                                                                                                ; 15      ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[11]    ; 13      ;
; DAC:DAC|count[0]                                                                                                                ; 11      ;
; clock:clock|Equal0~10                                                                                                           ; 8       ;
; motorSpeed:motorSpeed|always0~0                                                                                                 ; 8       ;
; aCounter:aCounter|aCount[7]~13                                                                                                  ; 8       ;
; aCounter:aCounter|always0~0                                                                                                     ; 8       ;
; B~input                                                                                                                         ; 7       ;
; fCounter:fCounter|fCount[8]                                                                                                     ; 7       ;
; clock:clock|Equal5~1                                                                                                            ; 7       ;
; clock:clock|Equal5~0                                                                                                            ; 7       ;
; clock:clock|Equal4~7                                                                                                            ; 7       ;
; clock:clock|syncDACold                                                                                                          ; 6       ;
; fCounter:fCounter|fCount[4]                                                                                                     ; 5       ;
; fCounter:fCounter|fCount[5]                                                                                                     ; 5       ;
; DAC:DAC|count~33                                                                                                                ; 5       ;
; clock:clock|Equal2~9                                                                                                            ; 5       ;
; DAC:DAC|powerUp~1                                                                                                               ; 5       ;
; DAC:DAC|powerUp                                                                                                                 ; 5       ;
; DAC:DAC|count[30]                                                                                                               ; 5       ;
; fCounter:fCounter|fCount[9]                                                                                                     ; 4       ;
; fCounter:fCounter|fCount[7]                                                                                                     ; 4       ;
; fCounter:fCounter|fCount[6]                                                                                                     ; 4       ;
; fCounter:fCounter|fCount[0]                                                                                                     ; 4       ;
; fCounter:fCounter|fCount[1]                                                                                                     ; 4       ;
; fCounter:fCounter|fCount[2]                                                                                                     ; 4       ;
; fCounter:fCounter|fCount[3]                                                                                                     ; 4       ;
; motorSpeed:motorSpeed|motorspeed[7]                                                                                             ; 4       ;
; clock:clock|Equal3~0                                                                                                            ; 4       ;
; DAC:DAC|LessThan3~10                                                                                                            ; 4       ;
; DAC:DAC|dIn                                                                                                                     ; 4       ;
; aCounter:aCounter|aCount[7]                                                                                                     ; 4       ;
; aCounter:aCounter|aCount[6]                                                                                                     ; 4       ;
; aCounter:aCounter|aCount[5]                                                                                                     ; 4       ;
; aCounter:aCounter|aCount[4]                                                                                                     ; 4       ;
; aCounter:aCounter|aCount[3]                                                                                                     ; 4       ;
; aCounter:aCounter|aCount[2]                                                                                                     ; 4       ;
; aCounter:aCounter|aCount[1]                                                                                                     ; 4       ;
; aCounter:aCounter|aCount[0]                                                                                                     ; 4       ;
; fCounter:fCounter|fCount[15]                                                                                                    ; 3       ;
; fCounter:fCounter|fCount[14]                                                                                                    ; 3       ;
; fCounter:fCounter|fCount[13]                                                                                                    ; 3       ;
; fCounter:fCounter|fCount[12]                                                                                                    ; 3       ;
; fCounter:fCounter|fCount[11]                                                                                                    ; 3       ;
; fCounter:fCounter|fCount[10]                                                                                                    ; 3       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[12]                                                                         ; 3       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[14]                                                                         ; 3       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[15]                                                                         ; 3       ;
; clock:clock|Equal0~7                                                                                                            ; 3       ;
; clock:clock|countSyncDAC[0]                                                                                                     ; 3       ;
; DAC:DAC|LessThan3~8                                                                                                             ; 3       ;
; clock:clock|Add0~44                                                                                                             ; 3       ;
; clock:clock|Add0~38                                                                                                             ; 3       ;
; clock:clock|Add0~36                                                                                                             ; 3       ;
; clock:clock|Add0~28                                                                                                             ; 3       ;
; clock:clock|Add0~22                                                                                                             ; 3       ;
; clock:clock|Add0~18                                                                                                             ; 3       ;
; clock:clock|Add0~16                                                                                                             ; 3       ;
; clock:clock|Add0~12                                                                                                             ; 3       ;
; motorSpeed:motorSpeed|count[0]                                                                                                  ; 3       ;
; clock:clock|Add2~30                                                                                                             ; 3       ;
; clock:clock|Add2~26                                                                                                             ; 3       ;
; clock:clock|Add2~18                                                                                                             ; 3       ;
; clock:clock|Add2~14                                                                                                             ; 3       ;
; clock:clock|Add2~12                                                                                                             ; 3       ;
; clock:clock|Add2~10                                                                                                             ; 3       ;
; clock:clock|Add2~8                                                                                                              ; 3       ;
; clock:clock|Add2~6                                                                                                              ; 3       ;
; clock:clock|Add1~12                                                                                                             ; 3       ;
; clock:clock|Add1~10                                                                                                             ; 3       ;
; clock:clock|Add1~8                                                                                                              ; 3       ;
; clock:clock|Add1~2                                                                                                              ; 3       ;
; DAC:DAC|count[31]                                                                                                               ; 3       ;
; A~input                                                                                                                         ; 2       ;
; s0~input                                                                                                                        ; 2       ;
; s1~input                                                                                                                        ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[3]                                                                          ; 2       ;
; fCounter:fCounter|fCount[15]~4                                                                                                  ; 2       ;
; fCounter:fCounter|Equal0~2                                                                                                      ; 2       ;
; fCounter:fCounter|Equal0~1                                                                                                      ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[11]                                                                         ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[13]                                                                         ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[19]                                                                             ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[18]                                                                             ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[5]                                                                       ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[4]                                                                       ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[3]                                                                       ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[2]                                                                       ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[1]                                                                       ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[0]                                                                       ; 2       ;
; clock:clock|Equal0~9                                                                                                            ; 2       ;
; clock:clock|Equal0~8                                                                                                            ; 2       ;
; motorSpeed:motorSpeed|count~14                                                                                                  ; 2       ;
; motorSpeed:motorSpeed|count~13                                                                                                  ; 2       ;
; motorSpeed:motorSpeed|count~12                                                                                                  ; 2       ;
; motorSpeed:motorSpeed|count~11                                                                                                  ; 2       ;
; motorSpeed:motorSpeed|count~10                                                                                                  ; 2       ;
; motorSpeed:motorSpeed|count~9                                                                                                   ; 2       ;
; motorSpeed:motorSpeed|count~8                                                                                                   ; 2       ;
; clock:clock|countFaEnable[1]                                                                                                    ; 2       ;
; clock:clock|countFaEnable[2]                                                                                                    ; 2       ;
; clock:clock|countFaEnable[3]                                                                                                    ; 2       ;
; aCounter:aCounter|LessThan2~1                                                                                                   ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[11]                                                                      ; 2       ;
; DAC:DAC|powerUp~2                                                                                                               ; 2       ;
; clock:clock|Equal2~0                                                                                                            ; 2       ;
; DAC:DAC|LessThan1~0                                                                                                             ; 2       ;
; DAC:DAC|dIn~17                                                                                                                  ; 2       ;
; DAC:DAC|LessThan3~9                                                                                                             ; 2       ;
; DAC:DAC|LessThan3~7                                                                                                             ; 2       ;
; DAC:DAC|LessThan3~5                                                                                                             ; 2       ;
; DAC:DAC|LessThan3~4                                                                                                             ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[19]                    ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[18]                    ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[17]                    ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[16]                    ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[15]                    ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[14]                    ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[13]                    ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[12]                    ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[11]                    ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[10]                    ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[9]                     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[8]                     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[7]                     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[6]                     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[0]                     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[1]                     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[2]                     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[3]                     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[4]                     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[5]                     ; 2       ;
; clock:clock|Add0~62                                                                                                             ; 2       ;
; clock:clock|Add0~60                                                                                                             ; 2       ;
; clock:clock|Add0~58                                                                                                             ; 2       ;
; clock:clock|Add0~56                                                                                                             ; 2       ;
; clock:clock|Add0~54                                                                                                             ; 2       ;
; clock:clock|Add0~52                                                                                                             ; 2       ;
; clock:clock|Add0~50                                                                                                             ; 2       ;
; clock:clock|Add0~48                                                                                                             ; 2       ;
; clock:clock|Add0~46                                                                                                             ; 2       ;
; clock:clock|Add0~42                                                                                                             ; 2       ;
; clock:clock|Add0~40                                                                                                             ; 2       ;
; clock:clock|Add0~34                                                                                                             ; 2       ;
; clock:clock|Add0~32                                                                                                             ; 2       ;
; clock:clock|Add0~30                                                                                                             ; 2       ;
; clock:clock|Add0~26                                                                                                             ; 2       ;
; clock:clock|Add0~24                                                                                                             ; 2       ;
; clock:clock|Add0~20                                                                                                             ; 2       ;
; clock:clock|Add0~14                                                                                                             ; 2       ;
; clock:clock|Add0~10                                                                                                             ; 2       ;
; clock:clock|Add0~8                                                                                                              ; 2       ;
; clock:clock|Add0~0                                                                                                              ; 2       ;
; motorSpeed:motorSpeed|count[6]                                                                                                  ; 2       ;
; motorSpeed:motorSpeed|count[5]                                                                                                  ; 2       ;
; motorSpeed:motorSpeed|count[4]                                                                                                  ; 2       ;
; motorSpeed:motorSpeed|count[3]                                                                                                  ; 2       ;
; motorSpeed:motorSpeed|count[2]                                                                                                  ; 2       ;
; motorSpeed:motorSpeed|count[1]                                                                                                  ; 2       ;
; motorSpeed:motorSpeed|count[7]                                                                                                  ; 2       ;
; clock:clock|Add2~62                                                                                                             ; 2       ;
; clock:clock|Add2~60                                                                                                             ; 2       ;
; clock:clock|Add2~58                                                                                                             ; 2       ;
; clock:clock|Add2~56                                                                                                             ; 2       ;
; clock:clock|Add2~54                                                                                                             ; 2       ;
; clock:clock|Add2~52                                                                                                             ; 2       ;
; clock:clock|Add2~50                                                                                                             ; 2       ;
; clock:clock|Add2~48                                                                                                             ; 2       ;
; clock:clock|Add2~46                                                                                                             ; 2       ;
; clock:clock|Add2~44                                                                                                             ; 2       ;
; clock:clock|Add2~42                                                                                                             ; 2       ;
; clock:clock|Add2~40                                                                                                             ; 2       ;
; clock:clock|Add2~38                                                                                                             ; 2       ;
; clock:clock|Add2~36                                                                                                             ; 2       ;
; clock:clock|Add2~34                                                                                                             ; 2       ;
; clock:clock|Add2~32                                                                                                             ; 2       ;
; clock:clock|Add2~28                                                                                                             ; 2       ;
; clock:clock|Add2~24                                                                                                             ; 2       ;
; clock:clock|Add2~22                                                                                                             ; 2       ;
; clock:clock|Add2~20                                                                                                             ; 2       ;
; clock:clock|Add2~16                                                                                                             ; 2       ;
; clock:clock|Add2~4                                                                                                              ; 2       ;
; clock:clock|Add2~2                                                                                                              ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[11] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[12] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[13] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[14] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[15] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[16] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[17] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[18] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[19] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[20] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[21] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|las:a_0|lpm_add_sub:lpm_add_sub_component|add_sub_5vi:auto_generated|pipeline_dffe[22] ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[10]    ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[9]     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[8]     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[7]     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[6]     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[5]     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[4]     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[3]     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[2]     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[1]     ; 2       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[0]     ; 2       ;
; clock:clock|Add1~62                                                                                                             ; 2       ;
; clock:clock|Add1~60                                                                                                             ; 2       ;
; clock:clock|Add1~58                                                                                                             ; 2       ;
; clock:clock|Add1~56                                                                                                             ; 2       ;
; clock:clock|Add1~54                                                                                                             ; 2       ;
; clock:clock|Add1~52                                                                                                             ; 2       ;
; clock:clock|Add1~50                                                                                                             ; 2       ;
; clock:clock|Add1~48                                                                                                             ; 2       ;
; clock:clock|Add1~46                                                                                                             ; 2       ;
; clock:clock|Add1~44                                                                                                             ; 2       ;
; clock:clock|Add1~42                                                                                                             ; 2       ;
; clock:clock|Add1~40                                                                                                             ; 2       ;
; clock:clock|Add1~38                                                                                                             ; 2       ;
; clock:clock|Add1~36                                                                                                             ; 2       ;
; clock:clock|Add1~34                                                                                                             ; 2       ;
; clock:clock|Add1~32                                                                                                             ; 2       ;
; clock:clock|Add1~30                                                                                                             ; 2       ;
; clock:clock|Add1~28                                                                                                             ; 2       ;
; clock:clock|Add1~26                                                                                                             ; 2       ;
; clock:clock|Add1~24                                                                                                             ; 2       ;
; clock:clock|Add1~22                                                                                                             ; 2       ;
; clock:clock|Add1~20                                                                                                             ; 2       ;
; clock:clock|Add1~18                                                                                                             ; 2       ;
; clock:clock|Add1~16                                                                                                             ; 2       ;
; clock:clock|Add1~14                                                                                                             ; 2       ;
; clock:clock|Add1~6                                                                                                              ; 2       ;
; clock:clock|Add1~4                                                                                                              ; 2       ;
; clock:clock|Add1~0                                                                                                              ; 2       ;
; DAC:DAC|count[29]                                                                                                               ; 2       ;
; DAC:DAC|count[28]                                                                                                               ; 2       ;
; DAC:DAC|count[27]                                                                                                               ; 2       ;
; DAC:DAC|count[26]                                                                                                               ; 2       ;
; DAC:DAC|count[25]                                                                                                               ; 2       ;
; DAC:DAC|count[24]                                                                                                               ; 2       ;
; DAC:DAC|count[23]                                                                                                               ; 2       ;
; DAC:DAC|count[22]                                                                                                               ; 2       ;
; DAC:DAC|count[21]                                                                                                               ; 2       ;
; DAC:DAC|count[20]                                                                                                               ; 2       ;
; DAC:DAC|count[19]                                                                                                               ; 2       ;
; DAC:DAC|count[18]                                                                                                               ; 2       ;
; DAC:DAC|count[17]                                                                                                               ; 2       ;
; DAC:DAC|count[16]                                                                                                               ; 2       ;
; DAC:DAC|count[15]                                                                                                               ; 2       ;
; DAC:DAC|count[14]                                                                                                               ; 2       ;
; DAC:DAC|count[13]                                                                                                               ; 2       ;
; DAC:DAC|count[12]                                                                                                               ; 2       ;
; DAC:DAC|count[11]                                                                                                               ; 2       ;
; DAC:DAC|count[10]                                                                                                               ; 2       ;
; DAC:DAC|count[9]                                                                                                                ; 2       ;
; DAC:DAC|count[8]                                                                                                                ; 2       ;
; DAC:DAC|count[7]                                                                                                                ; 2       ;
; DAC:DAC|count[6]                                                                                                                ; 2       ;
; DAC:DAC|count[5]                                                                                                                ; 2       ;
; MHz50Clk~input                                                                                                                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[5]~_wirecell                                                             ; 1       ;
; fCounter:fCounter|fCount[8]~11                                                                                                  ; 1       ;
; fCounter:fCounter|fCount[7]~10                                                                                                  ; 1       ;
; fCounter:fCounter|fCount[0]~9                                                                                                   ; 1       ;
; fCounter:fCounter|fCount[1]~8                                                                                                   ; 1       ;
; fCounter:fCounter|fCount[5]~7                                                                                                   ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[8]~4                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[7]~3                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[0]~2                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[1]~1                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[5]~0                                                            ; 1       ;
; DAC:DAC|dIn~42                                                                                                                  ; 1       ;
; DAC:DAC|dIn~41                                                                                                                  ; 1       ;
; fCounter:fCounter|fCount[15]~5                                                                                                  ; 1       ;
; DAC:DAC|dIn~40                                                                                                                  ; 1       ;
; DAC:DAC|dIn~39                                                                                                                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg~0                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[0]                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[1]                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[2]                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[4]                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[5]                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[6]                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[7]                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[8]                                                                          ; 1       ;
; fCounter:fCounter|fCount[15]~3                                                                                                  ; 1       ;
; fCounter:fCounter|fCount[15]~2                                                                                                  ; 1       ;
; fCounter:fCounter|fCount[15]~1                                                                                                  ; 1       ;
; fCounter:fCounter|fCount[15]~0                                                                                                  ; 1       ;
; fCounter:fCounter|Equal0~5                                                                                                      ; 1       ;
; fCounter:fCounter|Equal0~4                                                                                                      ; 1       ;
; fCounter:fCounter|Equal0~3                                                                                                      ; 1       ;
; fCounter:fCounter|Equal0~0                                                                                                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[9]                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|lsfr_reg[10]                                                                         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[15]                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[14]                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[13]                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[12]                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[11]                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[9]                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[8]                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[7]                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[6]                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[0]                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[1]                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[2]                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[3]                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[4]                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|phi_int_arr_reg[5]                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[17]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[16]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[15]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[14]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[13]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[12]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[11]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[10]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[9]                                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[8]                                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[7]                                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[6]                                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|dxxpdo[5]                                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[6]                                                                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_f[7]                                                                        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_f[6]                                                                        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_f[5]                                                                        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_f[4]                                                                        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_f[3]                                                                        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_f[2]                                                                        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_f[1]                                                                        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_f[0]                                                                        ; 1       ;
; clock:clock|countMotorSpeedReset~7                                                                                              ; 1       ;
; clock:clock|countMotorSpeedReset~6                                                                                              ; 1       ;
; clock:clock|countMotorSpeedReset~5                                                                                              ; 1       ;
; clock:clock|countMotorSpeedReset~4                                                                                              ; 1       ;
; clock:clock|countMotorSpeedReset~3                                                                                              ; 1       ;
; clock:clock|countMotorSpeedReset~2                                                                                              ; 1       ;
; clock:clock|countMotorSpeedReset~1                                                                                              ; 1       ;
; clock:clock|countMotorSpeedReset~0                                                                                              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[23]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[23]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[0]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[0]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[1]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[1]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[2]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[2]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[3]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[3]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[4]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[4]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[5]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[5]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[6]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[6]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[7]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[7]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[8]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[8]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[9]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[9]                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[10]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[10]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[11]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[11]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[12]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[12]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[13]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[13]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[14]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[14]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[15]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[15]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[16]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[16]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[17]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[17]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[18]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[18]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[19]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[19]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[20]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[20]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[21]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[21]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[22]                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|dffe3a[22]                ; 1       ;
; motorSpeed:motorSpeed|count~31                                                                                                  ; 1       ;
; clock:clock|motorSpeedReset~0                                                                                                   ; 1       ;
; clock:clock|Equal1~2                                                                                                            ; 1       ;
; clock:clock|Equal1~1                                                                                                            ; 1       ;
; clock:clock|Equal1~0                                                                                                            ; 1       ;
; clock:clock|Equal0~6                                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[31]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[30]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[29]                                                                                            ; 1       ;
; clock:clock|Equal0~5                                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[28]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[27]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[26]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[25]                                                                                            ; 1       ;
; clock:clock|Equal0~4                                                                                                            ; 1       ;
; clock:clock|Equal0~3                                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[24]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[23]                                                                                            ; 1       ;
; clock:clock|Equal0~2                                                                                                            ; 1       ;
; clock:clock|Equal0~1                                                                                                            ; 1       ;
; clock:clock|Equal0~0                                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[4]                                                                                             ; 1       ;
; clock:clock|countMotorSpeedReset[5]                                                                                             ; 1       ;
; clock:clock|countMotorSpeedReset[6]                                                                                             ; 1       ;
; clock:clock|countMotorSpeedReset[7]                                                                                             ; 1       ;
; clock:clock|countMotorSpeedReset[8]                                                                                             ; 1       ;
; clock:clock|countMotorSpeedReset[9]                                                                                             ; 1       ;
; clock:clock|countMotorSpeedReset[10]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[11]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[12]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[13]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[14]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[15]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[16]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[17]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[18]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[19]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[20]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[21]                                                                                            ; 1       ;
; clock:clock|countMotorSpeedReset[22]                                                                                            ; 1       ;
; motorSpeed:motorSpeed|aOld                                                                                                      ; 1       ;
; clock:clock|countFaEnable~5                                                                                                     ; 1       ;
; clock:clock|countFaEnable~4                                                                                                     ; 1       ;
; clock:clock|countFaEnable~3                                                                                                     ; 1       ;
; clock:clock|countFaEnable~2                                                                                                     ; 1       ;
; clock:clock|countFaEnable~1                                                                                                     ; 1       ;
; clock:clock|countFaEnable~0                                                                                                     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[23]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[23]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[0]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[0]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[1]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[1]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[2]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[2]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[3]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[3]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[4]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[4]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[5]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[5]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[6]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[6]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[7]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[7]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[8]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[8]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[9]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[9]                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[10]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[10]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[11]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[11]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[12]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[12]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[13]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[13]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[14]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[14]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[15]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[15]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[16]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[16]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[17]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[17]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[18]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[18]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[19]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[19]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[20]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[20]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[21]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[21]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_a[22]                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|result_b[22]                                                                           ; 1       ;
; clock:clock|faEnable~2                                                                                                          ; 1       ;
; clock:clock|faEnable~1                                                                                                          ; 1       ;
; clock:clock|faEnable~0                                                                                                          ; 1       ;
; clock:clock|Equal4~8                                                                                                            ; 1       ;
; clock:clock|Equal4~6                                                                                                            ; 1       ;
; clock:clock|countFaEnable[31]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[30]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[29]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[28]                                                                                                   ; 1       ;
; clock:clock|Equal4~5                                                                                                            ; 1       ;
; clock:clock|countFaEnable[27]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[26]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[25]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[24]                                                                                                   ; 1       ;
; clock:clock|Equal4~4                                                                                                            ; 1       ;
; clock:clock|Equal4~3                                                                                                            ; 1       ;
; clock:clock|countFaEnable[23]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[22]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[21]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[20]                                                                                                   ; 1       ;
; clock:clock|Equal4~2                                                                                                            ; 1       ;
; clock:clock|countFaEnable[19]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[18]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[17]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[15]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[16]                                                                                                   ; 1       ;
; clock:clock|Equal4~1                                                                                                            ; 1       ;
; clock:clock|countFaEnable[9]                                                                                                    ; 1       ;
; clock:clock|countFaEnable[10]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[11]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[12]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[13]                                                                                                   ; 1       ;
; clock:clock|countFaEnable[14]                                                                                                   ; 1       ;
; clock:clock|Equal4~0                                                                                                            ; 1       ;
; clock:clock|countFaEnable[4]                                                                                                    ; 1       ;
; clock:clock|countFaEnable[5]                                                                                                    ; 1       ;
; clock:clock|countFaEnable[6]                                                                                                    ; 1       ;
; clock:clock|countFaEnable[7]                                                                                                    ; 1       ;
; clock:clock|countFaEnable[8]                                                                                                    ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|Equal0~3                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|Equal0~2                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|Equal0~1                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|Equal0~0                                                                          ; 1       ;
; aCounter:aCounter|aCount[2]~12                                                                                                  ; 1       ;
; aCounter:aCounter|aCount[2]~11                                                                                                  ; 1       ;
; aCounter:aCounter|Equal0~1                                                                                                      ; 1       ;
; aCounter:aCounter|Equal0~0                                                                                                      ; 1       ;
; aCounter:aCounter|aCount[7]~10                                                                                                  ; 1       ;
; motorSpeed:motorSpeed|motorspeed[6]                                                                                             ; 1       ;
; motorSpeed:motorSpeed|motorspeed[5]                                                                                             ; 1       ;
; motorSpeed:motorSpeed|motorspeed[4]                                                                                             ; 1       ;
; aCounter:aCounter|LessThan2~0                                                                                                   ; 1       ;
; motorSpeed:motorSpeed|motorspeed[3]                                                                                             ; 1       ;
; motorSpeed:motorSpeed|motorspeed[2]                                                                                             ; 1       ;
; motorSpeed:motorSpeed|motorspeed[1]                                                                                             ; 1       ;
; motorSpeed:motorSpeed|motorspeed[0]                                                                                             ; 1       ;
; clock:clock|faEnable                                                                                                            ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[1]                                                                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[2]                                                                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[3]                                                                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[4]                                                                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[5]                                                                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[6]                                                                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[7]                                                                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[8]                                                                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[9]                                                                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[10]                                                                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|data_tmp[0]                                                                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|add_one                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|is_zero                                                                           ; 1       ;
; binaryConverter:binaryConverter|Add2~35                                                                                         ; 1       ;
; binaryConverter:binaryConverter|Add2~32                                                                                         ; 1       ;
; binaryConverter:binaryConverter|Add2~29                                                                                         ; 1       ;
; binaryConverter:binaryConverter|Add2~26                                                                                         ; 1       ;
; binaryConverter:binaryConverter|Add2~23                                                                                         ; 1       ;
; binaryConverter:binaryConverter|Add2~20                                                                                         ; 1       ;
; binaryConverter:binaryConverter|Add2~17                                                                                         ; 1       ;
; binaryConverter:binaryConverter|Add2~14                                                                                         ; 1       ;
; binaryConverter:binaryConverter|Add2~11                                                                                         ; 1       ;
; binaryConverter:binaryConverter|Add2~8                                                                                          ; 1       ;
; binaryConverter:binaryConverter|Add2~5                                                                                          ; 1       ;
; binaryConverter:binaryConverter|Add2~2                                                                                          ; 1       ;
; clock:clock|countSyncDAC~2                                                                                                      ; 1       ;
; clock:clock|countSyncDAC~1                                                                                                      ; 1       ;
; clock:clock|countSyncDAC~0                                                                                                      ; 1       ;
; DAC:DAC|powerUp~5                                                                                                               ; 1       ;
; DAC:DAC|powerUp~4                                                                                                               ; 1       ;
; DAC:DAC|powerUp~3                                                                                                               ; 1       ;
; DAC:DAC|count~32                                                                                                                ; 1       ;
; clock:clock|always0~0                                                                                                           ; 1       ;
; clock:clock|syncDAC~0                                                                                                           ; 1       ;
; clock:clock|Equal2~8                                                                                                            ; 1       ;
; clock:clock|countSyncDAC[31]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[30]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[29]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[28]                                                                                                    ; 1       ;
; clock:clock|Equal2~7                                                                                                            ; 1       ;
; clock:clock|countSyncDAC[27]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[26]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[25]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[24]                                                                                                    ; 1       ;
; clock:clock|Equal2~6                                                                                                            ; 1       ;
; clock:clock|countSyncDAC[23]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[22]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[21]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[20]                                                                                                    ; 1       ;
; clock:clock|Equal2~5                                                                                                            ; 1       ;
; clock:clock|Equal2~4                                                                                                            ; 1       ;
; clock:clock|countSyncDAC[19]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[18]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[17]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[16]                                                                                                    ; 1       ;
; clock:clock|Equal2~3                                                                                                            ; 1       ;
; clock:clock|countSyncDAC[15]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[14]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[13]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[12]                                                                                                    ; 1       ;
; clock:clock|Equal2~2                                                                                                            ; 1       ;
; clock:clock|countSyncDAC[11]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[10]                                                                                                    ; 1       ;
; clock:clock|countSyncDAC[9]                                                                                                     ; 1       ;
; clock:clock|countSyncDAC[8]                                                                                                     ; 1       ;
; clock:clock|Equal2~1                                                                                                            ; 1       ;
; clock:clock|countSyncDAC[7]                                                                                                     ; 1       ;
; clock:clock|countSyncDAC[6]                                                                                                     ; 1       ;
; clock:clock|countSyncDAC[1]                                                                                                     ; 1       ;
; clock:clock|countSyncDAC[2]                                                                                                     ; 1       ;
; clock:clock|countSyncDAC[3]                                                                                                     ; 1       ;
; clock:clock|countSyncDAC[4]                                                                                                     ; 1       ;
; clock:clock|countSyncDAC[5]                                                                                                     ; 1       ;
; DAC:DAC|dIn~38                                                                                                                  ; 1       ;
; DAC:DAC|dIn~37                                                                                                                  ; 1       ;
; DAC:DAC|dIn~36                                                                                                                  ; 1       ;
; DAC:DAC|dIn~35                                                                                                                  ; 1       ;
; DAC:DAC|dIn~34                                                                                                                  ; 1       ;
; DAC:DAC|dIn~33                                                                                                                  ; 1       ;
; DAC:DAC|dIn~32                                                                                                                  ; 1       ;
; DAC:DAC|dIn~31                                                                                                                  ; 1       ;
; DAC:DAC|LessThan17~0                                                                                                            ; 1       ;
; DAC:DAC|dIn~30                                                                                                                  ; 1       ;
; DAC:DAC|dIn~29                                                                                                                  ; 1       ;
; DAC:DAC|dIn~28                                                                                                                  ; 1       ;
; DAC:DAC|dIn~27                                                                                                                  ; 1       ;
; DAC:DAC|dIn~26                                                                                                                  ; 1       ;
; DAC:DAC|dIn~25                                                                                                                  ; 1       ;
; DAC:DAC|dIn~24                                                                                                                  ; 1       ;
; DAC:DAC|dIn~23                                                                                                                  ; 1       ;
; DAC:DAC|dIn~22                                                                                                                  ; 1       ;
; DAC:DAC|dIn~21                                                                                                                  ; 1       ;
; DAC:DAC|dIn~20                                                                                                                  ; 1       ;
; DAC:DAC|dIn~19                                                                                                                  ; 1       ;
; DAC:DAC|LessThan14~0                                                                                                            ; 1       ;
; DAC:DAC|dIn~18                                                                                                                  ; 1       ;
; DAC:DAC|dIn~16                                                                                                                  ; 1       ;
; DAC:DAC|dIn~15                                                                                                                  ; 1       ;
; DAC:DAC|dIn~14                                                                                                                  ; 1       ;
; DAC:DAC|dIn~13                                                                                                                  ; 1       ;
; DAC:DAC|dIn~12                                                                                                                  ; 1       ;
; DAC:DAC|dIn~11                                                                                                                  ; 1       ;
; DAC:DAC|dIn~10                                                                                                                  ; 1       ;
; DAC:DAC|dIn~9                                                                                                                   ; 1       ;
; DAC:DAC|dIn~8                                                                                                                   ; 1       ;
; DAC:DAC|dIn~7                                                                                                                   ; 1       ;
; DAC:DAC|dIn~6                                                                                                                   ; 1       ;
; DAC:DAC|LessThan5~1                                                                                                             ; 1       ;
; DAC:DAC|LessThan5~0                                                                                                             ; 1       ;
; DAC:DAC|LessThan6~0                                                                                                             ; 1       ;
; DAC:DAC|LessThan3~6                                                                                                             ; 1       ;
; DAC:DAC|LessThan3~3                                                                                                             ; 1       ;
; DAC:DAC|LessThan3~2                                                                                                             ; 1       ;
; DAC:DAC|LessThan3~1                                                                                                             ; 1       ;
; DAC:DAC|LessThan3~0                                                                                                             ; 1       ;
; DAC:DAC|LessThan2~0                                                                                                             ; 1       ;
; fCounter:fCounter|Add0~30                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~29                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~28                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~27                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~26                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~25                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~24                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~23                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~22                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~21                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~20                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~19                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~18                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~17                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~16                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~15                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~14                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~13                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~12                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~11                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~10                                                                                                       ; 1       ;
; fCounter:fCounter|Add0~9                                                                                                        ; 1       ;
; fCounter:fCounter|Add0~8                                                                                                        ; 1       ;
; fCounter:fCounter|Add0~7                                                                                                        ; 1       ;
; fCounter:fCounter|Add0~6                                                                                                        ; 1       ;
; fCounter:fCounter|Add0~5                                                                                                        ; 1       ;
; fCounter:fCounter|Add0~4                                                                                                        ; 1       ;
; fCounter:fCounter|Add0~3                                                                                                        ; 1       ;
; fCounter:fCounter|Add0~2                                                                                                        ; 1       ;
; fCounter:fCounter|Add0~1                                                                                                        ; 1       ;
; fCounter:fCounter|Add0~0                                                                                                        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[19]~58                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[18]~57                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[18]~56                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[17]~55                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[17]~54                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[16]~53                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[16]~52                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[15]~51                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[15]~50                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[14]~49                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[14]~48                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[13]~47                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[13]~46                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[12]~45                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[12]~44                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[11]~43                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[11]~42                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[10]~41                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[10]~40                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[9]~39                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[9]~38                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[8]~37                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[8]~36                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[7]~35                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[7]~34                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[6]~33                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[6]~32                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[5]~31                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[5]~30                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[4]~29                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[4]~28                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[3]~27                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[3]~26                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[2]~25                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[2]~24                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[1]~23                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[1]~22                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[0]~21                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_j3i:auto_generated|pipeline_dffe[0]~20                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[4]~13                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[3]~12                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[3]~11                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[2]~10                                                                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[2]~9                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[1]~8                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[1]~7                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[0]~6                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[0]~5                                                                           ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[19]~53                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[18]~52                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[18]~51                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[17]~50                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[17]~49                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[16]~48                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[16]~47                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[15]~46                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[15]~45                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[14]~44                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[14]~43                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[13]~42                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[13]~41                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[12]~40                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[12]~39                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[11]~38                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[11]~37                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[10]~36                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[10]~35                      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[9]~34                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[9]~33                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[8]~32                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[8]~31                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[7]~30                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[7]~29                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[6]~28                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[6]~27                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[5]~26                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[5]~25                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[5]~24                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[5]~22                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[5]~20                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[5]~18                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[5]~16                       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[0]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[1]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[2]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx_g:ux001|dxxrv[3]                                                                             ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[19]                         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[18]                         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[17]                         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[16]                         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[15]                         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[14]                         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[13]                         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[12]                         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[11]                         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[10]                         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[9]                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[8]                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[7]                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[6]                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_dxx:ux002|lpm_add_sub:ux014|add_sub_gsh:auto_generated|pipeline_dffe[5]                          ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]~3                                                                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]~2                                                                ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]                                                                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[1]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[2]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[3]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[4]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[5]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[6]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[7]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[8]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[9]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[10]    ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[11]    ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[1]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[2]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[3]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[4]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[5]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[6]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[7]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[8]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[9]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[10]    ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[11]    ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_b[0]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|q_a[0]     ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[1]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[2]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[3]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[4]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[5]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[6]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[7]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[8]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[9]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[10]      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[11]      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[0]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[1]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[2]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[3]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[4]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[5]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[6]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[7]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[8]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[9]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[10]      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|q_a[11]      ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|q_a[0]       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~23              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~22              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~21              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~20              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~19              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~18              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~17              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~16              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~15              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~14              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~13              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~12              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT23       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT22       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT21       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT20       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT19       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT18       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT17       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT16       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT15       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT14       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT13       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT12       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT11       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT10       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT9        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT8        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT7        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT6        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT5        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT4        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT3        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT2        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT1        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~23              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~22              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~21              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~20              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~19              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~18              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~17              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~16              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~15              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~14              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~13              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~12              ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT23       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT22       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT21       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT20       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT19       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT18       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT17       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT16       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT15       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT14       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT13       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT12       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT11       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT10       ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT9        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT8        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT7        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT6        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT5        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT4        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT3        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT2        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~DATAOUT1        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1                 ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT23        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT22        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT21        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT20        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT19        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT18        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT17        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT16        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT15        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT14        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT13        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT12        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT11        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT10        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT9         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT8         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT7         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT6         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT5         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT4         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT3         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT2         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT1         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2                  ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT23        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT22        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT21        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT20        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT19        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT18        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT17        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT16        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT15        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT14        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT13        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT12        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT11        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT10        ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT9         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT8         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT7         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT6         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT5         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT4         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT3         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT2         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2~DATAOUT1         ; 1       ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2                  ; 1       ;
; clock:clock|Add0~61                                                                                                             ; 1       ;
; clock:clock|Add0~59                                                                                                             ; 1       ;
; clock:clock|Add0~57                                                                                                             ; 1       ;
; clock:clock|Add0~55                                                                                                             ; 1       ;
; clock:clock|Add0~53                                                                                                             ; 1       ;
; clock:clock|Add0~51                                                                                                             ; 1       ;
; clock:clock|Add0~49                                                                                                             ; 1       ;
; clock:clock|Add0~47                                                                                                             ; 1       ;
; clock:clock|Add0~45                                                                                                             ; 1       ;
; clock:clock|Add0~43                                                                                                             ; 1       ;
; clock:clock|Add0~41                                                                                                             ; 1       ;
; clock:clock|Add0~39                                                                                                             ; 1       ;
; clock:clock|Add0~37                                                                                                             ; 1       ;
; clock:clock|Add0~35                                                                                                             ; 1       ;
; clock:clock|Add0~33                                                                                                             ; 1       ;
; clock:clock|Add0~31                                                                                                             ; 1       ;
; clock:clock|Add0~29                                                                                                             ; 1       ;
; clock:clock|Add0~27                                                                                                             ; 1       ;
; clock:clock|Add0~25                                                                                                             ; 1       ;
; clock:clock|Add0~23                                                                                                             ; 1       ;
; clock:clock|Add0~21                                                                                                             ; 1       ;
; clock:clock|Add0~19                                                                                                             ; 1       ;
; clock:clock|Add0~17                                                                                                             ; 1       ;
; clock:clock|Add0~15                                                                                                             ; 1       ;
; clock:clock|Add0~13                                                                                                             ; 1       ;
; clock:clock|Add0~11                                                                                                             ; 1       ;
; clock:clock|Add0~9                                                                                                              ; 1       ;
; clock:clock|Add0~7                                                                                                              ; 1       ;
; clock:clock|Add0~6                                                                                                              ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                            ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF           ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+----------------------+-----------------+-----------------+---------------+
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_cv81:auto_generated|ALTSYNCRAM   ; AUTO ; ROM            ; Single Clock ; 256          ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 3072 ; 256                         ; 12                          ; --                          ; --                          ; 3072                ; 1    ; NCO_sin_f.hex ; M9K_X13_Y18_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_7v81:auto_generated|ALTSYNCRAM   ; AUTO ; ROM            ; Single Clock ; 256          ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 3072 ; 256                         ; 12                          ; --                          ; --                          ; 3072                ; 1    ; NCO_cos_f.hex ; M9K_X13_Y18_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 128          ; 12           ; 128          ; 12           ; yes                    ; yes                     ; yes                    ; yes                     ; 1536 ; 128                         ; 12                          ; 128                         ; 12                          ; 1536                ; 1    ; NCO_sin_c.hex ; M9K_X13_Y19_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_out2                                                ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    gainLogic:gainLogic|lpm_mult:Mult0|mult_7at:auto_generated|mac_mult1                                            ;                            ; DSPMULT_X18_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_1|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y18_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y19_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 669 / 47,787 ( 1 % )   ;
; C16 interconnects     ; 7 / 1,804 ( < 1 % )    ;
; C4 interconnects      ; 285 / 31,272 ( < 1 % ) ;
; Direct links          ; 198 / 47,787 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )        ;
; Local interconnects   ; 340 / 15,408 ( 2 % )   ;
; R24 interconnects     ; 6 / 1,775 ( < 1 % )    ;
; R4 interconnects      ; 387 / 41,310 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.19) ; Number of LABs  (Total = 52) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 7                            ;
; 2                                           ; 4                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 3                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 4                            ;
; 16                                          ; 24                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.31) ; Number of LABs  (Total = 52) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 38                           ;
; 1 Clock enable                     ; 23                           ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 2                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.83) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 5                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 4                            ;
; 24                                           ; 2                            ;
; 25                                           ; 4                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 4                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.81) ; Number of LABs  (Total = 52) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 5                            ;
; 3                                               ; 4                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 3                            ;
; 7                                               ; 4                            ;
; 8                                               ; 2                            ;
; 9                                               ; 2                            ;
; 10                                              ; 4                            ;
; 11                                              ; 2                            ;
; 12                                              ; 3                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 7                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.60) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 4                            ;
; 4                                            ; 9                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 6                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 4                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 3                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 10        ; 0            ; 10        ; 0            ; 0            ; 10        ; 10        ; 0            ; 10        ; 10        ; 0            ; 5            ; 0            ; 0            ; 5            ; 0            ; 5            ; 5            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 10        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 10           ; 0         ; 10           ; 10           ; 0         ; 0         ; 10           ; 0         ; 0         ; 10           ; 5            ; 10           ; 10           ; 5            ; 10           ; 5            ; 5            ; 10           ; 10           ; 10           ; 5            ; 10           ; 10           ; 10           ; 10           ; 10           ; 0         ; 10           ; 10           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ldac               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dIn                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; serialClock        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; syncDAC            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; syncNCO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MHz50Clk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s0                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                              ;
+----------------------------------------------------------------------+-------------------------------------------------+-------------------+
; Source Clock(s)                                                      ; Destination Clock(s)                            ; Delay Added in ns ;
+----------------------------------------------------------------------+-------------------------------------------------+-------------------+
; PLL|altpll_component|auto_generated|pll1|clk[0]                      ; MHz50Clk                                        ; 17.2              ;
; PLL|altpll_component|auto_generated|pll1|clk[0],clock:clock|faEnable ; clock:clock|faEnable                            ; 15.5              ;
; PLL|altpll_component|auto_generated|pll1|clk[0]                      ; clock:clock|faEnable                            ; 3.0               ;
; PLL|altpll_component|auto_generated|pll1|clk[0]                      ; PLL|altpll_component|auto_generated|pll1|clk[0] ; 1.5               ;
+----------------------------------------------------------------------+-------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                              ; Destination Register                                                                                                                     ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; motorSpeed:motorSpeed|motorspeed[5]                                                                                          ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.938             ;
; motorSpeed:motorSpeed|motorspeed[6]                                                                                          ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.921             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[4]  ; DAC:DAC|dIn                                                                                                                              ; 1.885             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[3]  ; DAC:DAC|dIn                                                                                                                              ; 1.885             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[2]  ; DAC:DAC|dIn                                                                                                                              ; 1.885             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[1]  ; DAC:DAC|dIn                                                                                                                              ; 1.885             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[0]  ; DAC:DAC|dIn                                                                                                                              ; 1.885             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[11] ; DAC:DAC|dIn                                                                                                                              ; 1.885             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[8]  ; DAC:DAC|dIn                                                                                                                              ; 1.872             ;
; motorSpeed:motorSpeed|motorspeed[7]                                                                                          ; aCounter:aCounter|aCount[7]                                                                                                              ; 1.831             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[7]  ; DAC:DAC|dIn                                                                                                                              ; 1.815             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[6]  ; DAC:DAC|dIn                                                                                                                              ; 1.815             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[5]  ; DAC:DAC|dIn                                                                                                                              ; 1.815             ;
; fCounter:fCounter|fCount[6]                                                                                                  ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[14]                                                                                                 ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[13]                                                                                                 ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[12]                                                                                                 ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[11]                                                                                                 ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[10]                                                                                                 ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[15]                                                                                                 ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[5]                                                                                                  ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[2]                                                                                                  ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[4]                                                                                                  ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[3]                                                                                                  ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[7]                                                                                                  ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[9]                                                                                                  ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[1]                                                                                                  ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[8]                                                                                                  ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; fCounter:fCounter|fCount[0]                                                                                                  ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; motorSpeed:motorSpeed|motorspeed[0]                                                                                          ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; motorSpeed:motorSpeed|motorspeed[1]                                                                                          ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; motorSpeed:motorSpeed|motorspeed[2]                                                                                          ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; motorSpeed:motorSpeed|motorspeed[3]                                                                                          ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; motorSpeed:motorSpeed|motorspeed[4]                                                                                          ; fCounter:fCounter|fCount[15]                                                                                                             ; 1.645             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[10] ; DAC:DAC|dIn                                                                                                                              ; 1.446             ;
; aCounter:aCounter|aCount[4]                                                                                                  ; aCounter:aCounter|aCount[7]                                                                                                              ; 1.441             ;
; aCounter:aCounter|aCount[5]                                                                                                  ; aCounter:aCounter|aCount[7]                                                                                                              ; 1.441             ;
; aCounter:aCounter|aCount[1]                                                                                                  ; aCounter:aCounter|aCount[7]                                                                                                              ; 1.441             ;
; aCounter:aCounter|aCount[2]                                                                                                  ; aCounter:aCounter|aCount[7]                                                                                                              ; 1.441             ;
; aCounter:aCounter|aCount[3]                                                                                                  ; aCounter:aCounter|aCount[7]                                                                                                              ; 1.441             ;
; aCounter:aCounter|aCount[0]                                                                                                  ; aCounter:aCounter|aCount[7]                                                                                                              ; 1.441             ;
; aCounter:aCounter|aCount[6]                                                                                                  ; aCounter:aCounter|aCount[7]                                                                                                              ; 1.441             ;
; aCounter:aCounter|aCount[7]                                                                                                  ; aCounter:aCounter|aCount[7]                                                                                                              ; 1.441             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_86l:auto_generated|pipeline_dffe[9]  ; DAC:DAC|dIn                                                                                                                              ; 1.276             ;
; s1                                                                                                                           ; aCounter:aCounter|aCount[0]                                                                                                              ; 0.458             ;
; s0                                                                                                                           ; aCounter:aCounter|aCount[0]                                                                                                              ; 0.458             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[1]                                                                    ; DAC:DAC|dIn                                                                                                                              ; 0.210             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[4]                                                                    ; DAC:DAC|dIn                                                                                                                              ; 0.210             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cc_temp[6]                                                               ; DAC:DAC|dIn                                                                                                                              ; 0.208             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[6]                                                                    ; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~OBSERVABLEDATAA_REGOUT11 ; 0.208             ;
; NCO:NCO|NCO_st:NCO_st_inst|asj_gam_dp:ux008|rom_add_cs[5]                                                                    ; NCO:NCO|NCO_st:NCO_st_inst|mac_i_lpmd:m0|lmsd:m_0|lpm_mult:lpm_mult_component|mult_ohu:auto_generated|mac_mult1~OBSERVABLEDATAA_REGOUT11 ; 0.208             ;
+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 51 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "Lab3"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 12, and phase shift of 0 degrees (0 ps) for PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "NCO:NCO|NCO_st:NCO_st_inst|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_d772:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node MHz50Clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node clock:clock|faEnable 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock:clock|faEnable~2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 12 registers into blocks of type Embedded multiplier output
Warning (15064): PLL "PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1" output port clk[0] feeds output pin "serialClock~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/Sergio/Downloads/EECS301/labbbb/output_files/Lab3.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 982 megabytes
    Info: Processing ended: Mon Nov 10 15:14:29 2014
    Info: Elapsed time: 00:00:27
    Info: Total CPU time (on all processors): 00:00:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Sergio/Downloads/EECS301/labbbb/output_files/Lab3.fit.smsg.


