<!DOCTYPE html>
<html lang="en">

<head>
    <meta charset="UTF-8">
    <meta http-equiv="X-UA-Compatible" content="IE=edge">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <link rel="stylesheet" href="../css/style.css">
    <link rel="preconnect" href="https://fonts.googleapis.com">
    <link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
    <link href="https://fonts.googleapis.com/css2?family=Poppins:wght@300&display=swap" rel="stylesheet">
    <title>Unidad 1</title>
</head>

<body>
    <header>
        <div class="header_container">
            <div class="logo_container">
                <img src="../media/logo/logo.png" alt="">
            </div>
            <div class="text_title_container">
                <p class="text_ito">Arquitectura de Computadoras</p>
            </div>
            <div class="config_container">
                <button id="btnOpcionMostrar" class="btn_op_show">
                    <img src="../media/img/opciones_logo.png" alt="opciones">
                </button>
                <button id="btnOpcionOcultar" class="btn_op_hide">
                    <img src="../media/img/opciones_logo.png" alt="opciones">
                </button>
            </div>
        </div>
    </header>
    <main>
        <div class="main_container">
            <div class="navigation_bar_container" id="navigationBar">
                <div class="navigation_content">
                    <div class="navigation_top">
                        <div class="navigation_options">
                            <p class="navigation_title">Navegación</p>
                            <button id="btnOcultar">
                                Ocultar
                            </button>
                        </div>
                        <div class="navigation_links">
                            <a href="../index.html">Introduccion</a>
                            <a href="./unidad1.html">Unidad 1</a>
                            <a href="./unidad2.html">Unidad 2</a>
                            <a href="./unidad3.html">Unidad 3</a>
                            <a href="./unidad4.html">Unidad 4</a>
                            <a href="./trabajos.html">Practicas</a>
                        </div>
                    </div>
                    <div class="navigation_bottom">
                        <div class="navigation_about">
                            <a href="./about.html">Datos personales</a>
                        </div>
                    </div>
                </div>
            </div>
            <button id="btnMostrar" class="btn_mostrar">
                <img src="../media/img/mostrar_logo.png" alt="motrar" class="img_btn_mostrar">
            </button>
            <div class="main_content_container" id="mainContent">
                <div class="main_content">
                    <div class="main_title">
                        <p class="text_ito">Unidad 1</p>
                    </div>
                    <div class="main_text">
                        <p class="text_theme" id="1.1">1.1 Modelos de arquitecturas de computo</p>
                        <p class="text_theme">1.1.1 Clasicas</p>
                        <p class="text_ito">
                            Estas arquitecturas se desarrollaron en las primeras computadoras electromecánicas y de
                            tubos de
                            vacío. Aun son usadas en procesadores empotrados de gama baja y son la base de la mayoría de
                            las
                            arquitecturas modernas.
                        </p>
                        <p class="text_title">
                            Arquitectura Mauchly-Eckert (Von Newman)
                        </p>
                        <p class="text_ito">
                            Esta arquitectura fue utilizada en la computadora ENIAC. Consiste en una unidad central de
                            proceso que se comunica a través de un solo bus con un banco de memoria en donde se
                            almacenan
                            tanto los códigos de instrucción del programa, como los datos que serán procesados por este.
                        </p>
                        <p class="text_ito">
                            <!-- Imagen 1.1 -->
                            Esta arquitectura es la más empleada en la actualidad ya, que es muy versátil. Ejemplo de
                            esta <img src="../media/txtImg/1.1.1.png" class="right"  alt="">
                            versatilidad es el funcionamiento de los compiladores, los cuales son programas que toman
                            como 
                            entrada un archivo de texto conteniendo código fuente y generan como datos de salida, el
                            código 
                            máquina que corresponde a dicho código fuente (Son programas que crean o modifican otros
                            programas).
                        </p>
                        <p class="text_title">
                            Arquitectura Harvard
                        </p>
                        <p class="text_ito">
                            <!-- Imagen 1.2 -->
                            Esta arquitectura surgió en la universidad del mismo nombre, poco después de que la
                            arquitectura <img src="../media/txtImg/1.1.1_2.png" class="right"  alt="">
                            Von Newman apareciera en la universidad de Princeton. Al igual que en la arquitectura Von
                            Newman, el programa se almacena como un código numérico en la memoria, pero no en el mismo
                            espacio de memoria ni en el mismo formato que los datos. Por ejemplo, se pueden almacenar
                            las
                            instrucciones en doce bits en la memoria de programa, mientras los datos de almacenan en
                            ocho
                            bits en una memoria aparte.
                        </p>
                        <p class="text_theme">1.1.2 Segmentadas</p>
                        <p class="text_ito">
                            Las arquitecturas segmentadas o con segmentación del cauce buscan mejorar el desempeño
                            realizando paralelamente varias etapas del ciclo de instrucción al mismo tiempo. El
                            procesador
                            se divide en varias unidades funcionales independientes y se dividen entre ellas el
                            procesamiento de las instrucciones.
                        </p>
                        <p class="text_ito">
                            Para comprender mejor esto, supongamos que un procesador simple tiene un ciclo de
                            instrucción
                            sencillo consistente solamente en una etapa de búsqueda del código de instrucción y en otra
                            etapa de ejecución de la instrucción. En un procesador sin segmentación del cauce, las dos
                            etapas se realizarían de manera secuencial para cada una de las instrucciones, como lo
                            muestra
                            la siguiente figura.
                        </p>
                        <!-- Imagen 1.3 -->
                        <p class="text_ito">
                            En un procesador con segmentación del cauce, cada una de estas etapas se asigna a una unidad
                            funcional diferente, la búsqueda a la unidad de búsqueda y la ejecución a la unidad de
                            ejecución. Estas unidades pueden trabajar en forma paralela en instrucciones diferentes.
                            Estas
                            unidades se comunican por medio de una cola de instrucciones en la que la unidad de búsqueda
                            coloca los códigos de instrucción que leyó para que la unidad de ejecución los tome de la
                            cola y
                            los ejecute. Esta cola se parece a un tubo donde las instrucciones entran por un extremo y
                            salen
                            por el otro. De esta analogía proviene el nombre en inglés: Pipelining o entubamiento.
                        </p>
                        <p class="text_theme">1.1.3 Multiprocesamiento</p>
                        <p class="text_ito">
                            Cuando se desea incrementar el desempeño más aya de lo que permite la técnica de
                            segmentación
                            del cauce (limite teórico de una instrucción por ciclo de reloj), se requiere utilizar más
                            de un
                            procesador para la ejecución del programa de aplicación.
                        </p>
                        <p class="text_ito">
                            Las CPU de multiprocesamiento se clasifican de la siguiente manera (Clasificación de Flynn):
                        <ul>
                            <li>SISO -- (Single Instruction, Single Operand) computadoras Monoprocesador</li>
                            <li>SIMO -- (Single Instruction, Multiple Operand) procesadores vectoriales, Exenciones MMX
                            </li>
                            <li>MISO -- (Multiple Instruction, Single Operand) No implementado</li>
                            <li>MIMO -- (Multiple Instruction, Multiple Operand) sistemas SMP, Clusters, GPUs</li>
                        </ul>
                        </p>
                        <p class="text_ito">
                            Procesadores vectoriales – Son computadoras pensadas para aplicar un mismo algoritmo
                            numérico a
                            una serie de datos matriciales, en especial en la simulación de sistemas físicos complejos,
                            tales como simuladores para predecir el clima, explosiones atómicas, reacciones químicas
                            complejas, etc., donde los datos son representados como grandes números de datos en forma
                            matricial sobre los que se deben se aplicar el mismo algoritmo numérico.
                        </p>
                        <p class="text_ito">
                            La mayoría de los procesadores modernos incluye algunas instrucciones de tipo vectorial,
                            tales
                            como las extensiones al conjunto de instrucciones tales como MMX y SSE. Estas instrucciones
                            les
                            permiten procesar flujos multimedia más eficientemente.
                        </p>
                        <p class="text_ito">
                            Los Procesadores Digitales de Señales (DSP), son procesadores especializados en el
                            procesamiento
                            de señales tales como audio, vídeo, radar, sonar, radio, etc. Cuentan con instrucciones tipo
                            vectorial que los hace muy aptos para dicha aplicación. Suelen utilizarse en conjunto con un
                            microcontrolador en dispositivos como reproductores de audio, reproductores de dvd y
                            Blueray,
                            teléfonos celulares, sistemas de entretenimiento, sistemas de adquisición de datos,
                            instrumentos
                            médicos, controles industriales, etc.
                        </p>
                        <p class="text_theme" id="1.2">1.2 Análisis de los componentes</p>
                        <p class="text_theme">1.2.1 Arquitecturas</p>
                        <p class="text_ito">
                            Además de las Arquitecturas clásicas mencionadas anteriormente, en la actualidad han
                            aparecido
                            Arquitecturas híbridas entre la Von Newman y la Harvard, buscando conservar la flexibilidad,
                            pero mejorando el rendimiento.
                        </p>
                        <p class="text_ito">
                            Esta escuela pretende aplicar un enfoque totalmente distinto al tradicional hasta entonces,
                            que
                            pasó a conocerse como computadoras de conjunto complejo de instrucciones (CISC) para
                            diferenciarla de la nueva tendencia.
                        </p>
                        <p class="text_ito">
                            Se implementan instrucciones especiales que realizan funciones complejas, de manera que un
                            programador puede encontrar con seguridad, una instrucción especial que realiza en hardware
                            la
                            función que el necesita.
                        </p>
                        <p class="text_theme">1.2.1.1 Unidad Central de Procesamiento (CPU)</p>
                        <p class="text_ito">
                            Los CPUs modernos pueden clasificarse de acuerdo a varias características, tales como: el
                            tamaño <img src="../media/txtImg/1.2.1.1.png" class="left" alt="">
                            del ALU o del Bus de conexión al exterior (8, 16, 32, 64 bits), si tienen cauce pipeline, si
                            son
                            tipo CISC o RISC, Von Newmann o Harvard y si solo tienen instrucciones enteras o implementan
                            también instrucciones de punto flotante. Las características más importantes a considerar al
                            escoger un CPU para usarlo (idealmente) en una aplicación, son:
                        </p>
                        <p class="text_ito">
                        <ul>
                            <li>Modelo del programador (Conjunto de registros que el programador puede utilizar), forman
                                el modelo mental del CPU que el programador utiliza al programar en ensamblador.
                            </li>
                            <li>
                                Conjunto de instrucciones que puede ejecutar el CPU
                            </li>
                            <li>
                                Modos de direccionamiento que pueden usarse para obtener los operandos de las
                                instrucciones.
                            </li>
                            <li>
                                Ciclo de instrucción (el conjunto de pasos que realiza el CPU para procesar cada
                                instrucción)
                            </li>
                            <li>
                                Buses de interconexión, usados para que el CPU lea y escriba a la memoria y a los
                                dispositivos
                                de entrada y salida.
                            </li>
                            <li>
                                Características de los CPU
                            </li>
                        </ul>
                        </p>
                        <p class="text_theme">1.2.1.2 Unidad Aritmética Lógica</p>
                        <p class="text_ito">
                            Es un circuito digital que realiza como su nombre lo indica, las operaciones aritméticas y
                            lógicas entre los datos de un circuito; suma, esta, divide y multiplica, así como establece
                            comparaciones lógicas a través de los condicionales lógicos “si”, “no”, “y”, “o”.
                        </p>
                        <p class="text_ito">
                            <img src="../media/txtImg/1.2.1.2.png" class="chonk_right" alt="">
                            Además de los operadores lógicos y aritméticos, la ALU cuenta con una serie de registros
                            para
                            almacenar los datos y bits de información sobre los resultados.
                        </p>
                        <p class="text_ito">
                            El tipo de operaciones que puede realizar una ALU se pueden resumir así:
                        </p>
                        <p class="text_ito">
                        <ul>
                            <li>Suma aritmética.</li>
                            <li>Resta aritmética (complemento a 2).</li>
                            <li>Operaciones lógicas (producto y suma lógica Comparación, Complementación
                                enmascaramiento).</li>
                            <li>Desplazamiento o rotación.</li>
                            <li>Transferencia.</li>
                        </ul>
                        </p>
                        <p class="text_ito">
                            <img src="../media/txtImg/1.2.1.2_2.png" class="left" alt="">
                            Algunas instrucciones están referidas al contenido del registro acumulador en su totalidad,
                            y
                            otras a algunos bits, correspondiente a una palabra de datos que se desea modificar.
                        </p>
                        <p class="text_ito">
                            El circuito ALU es simplemente un operador, es decir, solo realiza operaciones, la ALU no
                            toma
                            decisiones.
                        </p>
                        <p class="text_ito">
                            Las computadoras mas modernas, que incluyen procesadores de múltiples núcleos, incorporan a
                            su
                            vez múltiples dispositivos ALU, que son más complejos y con una mayor potencia.
                        </p>
                        <p class="text_title">Unidad de control.</p>
                        <p class="text_ito">
                            Debido a que el procesador desarrolla sus tareas en función de las instrucciones
                            secuenciadas
                            que ha organizado e implementado el programador, es necesario que el sistema interprete cada
                            tipo de instrucción para actuar en consecuencia, esto se le conoce también como
                            decodificación
                            de la instrucción.
                        </p>
                        <p class="text_ito">
                            Es el centro lógico de la computadora, ya que los recursos de una computadora son
                            administrados
                            en la unidad de control, es esta unidad la que se encarga de dirigir el flujo de datos.
                        </p>
                        <p class="text_ito">
                            Las instrucciones del CPU se encuentran incorporadas en la unidad de control, estas
                            instrucciones o conjunto de instrucciones enumeran todas las operaciones que un CPU puede
                            realizar.
                        </p>
                        <p class="text_ito">
                            Cada instrucción es expresada en microcódigo. Antes de que un programa sea ejecutado, cada
                            comando debe desglosarse en instrucciones que correspondan a las que están en las
                            instrucciones
                            del CPU.
                        </p>
                        <p class="text_theme">1.2.2 Memoria</p>
                        <p class="text_ito">
                            Una memoria es un dispositivo que puede mantenerse en por lo menos dos estados estables por
                            un
                            cierto periodo de tiempo. Cada uno de estos estados estables puede utilizarse para
                            representar
                            un bit. A un dispositivo con la capacidad de almacenar por lo menos un bit se le conoce como
                            celda básica de. Memoria Un dispositivo de memoria completo se forma con varias celdas
                            básicas y
                            los circuitos asociados para poder leer y escribir dichas celdas básicas, agrupadas como
                            localidades de memoria que permitan almacenar un grupo de N bits.
                        </p>
                        <p class="text_ito">
                            El número de bits que puede almacenar cada localidad de memoria es conocido como el ancho de
                            palabra de la memoria. Coincide con el ancho del bus de datos. Uno de los circuitos
                            auxiliares
                            que integran la memoria es el decodificador de direcciones. Su función es la de activar a
                            las
                            celdas básicas que van a ser leídas o escritas a partir de la dirección presente en el bus
                            de
                            direcciones. Tiene como entradas las n líneas del bus de direcciones y 2N líneas de
                            habilitación
                            de localidad, cada una correspondiente a una combinación binaria distinta de los bits de
                            direcciones.
                        </p>
                        <p class="text_theme">1.2.2.1 Manejo de memoria</p>
                        <p class="text_ito">
                            Se produce bajo el control directo y continuo del programa que solicita la operación de E/S.
                            tanto en la entrada y salida programada como con interrupciones, el procesador es
                            responsable de
                            extraer los datos de la memoria en una salida, y almacenar los datos en la memoria
                            principal. El
                            problema con la E/S es que el procesador tiene que esperar un tiempo considerable hasta que
                            el
                            modulo en cuestión esté preparado para recibir o transmitir datos.
                        </p>
                        <p class="text_theme">1.2.2.2 Memoria principal</p>
                        <p class="text_ito">
                            La memoria de semiconductor usa circuitos integrados basados en semiconductores para
                            almacenar
                            información. Un chip de memoria de semiconductor puede contener millones de minúsculos
                            transistores o condensadores. Existen memorias de semiconductor de ambos tipos: volátiles y
                            no <img src="../media/txtImg/1.2.2.2.jpg" class="left" alt="">
                            volátiles. En las computadoras modernas, la memoria principal consiste casi exclusivamente
                            en
                            memoria de semiconductor volátil y dinámica, también conocida como memoria dinámica de
                            acceso
                            aleatorio o más comúnmente RAM, su acrónimo inglés. Con el cambio de siglo, ha habido un
                            crecimiento constante en el uso de un nuevo tipo de memoria de semiconductor no volátil
                            llamado
                            memoria flash. Dicho crecimiento se ha dado, principalmente en el campo de las memorias
                            fuera de
                            línea en computadoras domésticas. Las memorias de semiconductor no volátiles se están usando
                            también como memorias secundarias en varios dispositivos de electrónica avanzada y
                            computadoras
                            especializadas y no especializadas.
                        </p>
                        <p class="text_theme">1.2.2.3 Memoria Caché</p>
                        <p class="text_ito">
                            La caché es la memoria de acceso rápido de una computadora, que guarda temporalmente las
                            últimas
                            informaciones procesadas.
                        </p>
                        <p class="text_ito">
                            La memoria caché es un búfer especial de memoria que poseen las computadoras, que funciona
                            de
                            manera similar a la memoria principal, pero es de menor tamaño y de acceso más rápido. Es
                            usada
                            por el microprocesador para reducir el tiempo de acceso a datos ubicados en la memoria
                            principal
                            que se utilizan con más frecuencia.
                        </p>
                        <p class="text_ito">
                            La caché es una memoria que se sitúa entre la unidad central de procesamiento (CPU) y la
                            memoria
                            de acceso aleatorio (RAM) para acelerar el intercambio de datos.
                        </p>
                        <p class="text_ito">
                            Cuando se accede por primera vez a un dato, se hace una copia en la caché; los accesos
                            siguientes se realizan a dicha copia, haciendo que sea menor el tiempo de acceso medio al
                            dato.
                            Cuando el microprocesador necesita leer o escribir en una ubicación en memoria principal,
                            primero verifica si una copia de los datos está en la caché; si es así, el microprocesador
                            de
                            inmediato lee o escribe en la memoria caché, que es mucho más rápido que de la lectura o la
                            escritura a la memoria principal.
                        </p>
                        <p class="text_theme">1.2.3 Manejo de la entrada/salida</p>
                        <p class="text_theme">1.2.3.1 Módulos de entrada/salida</p>
                        <p class="text_ito">
                            Los módulos de entrada y salida están conectados con el procesador y la memoria principal, y
                            <img src="../media/txtImg/1.2.3.1.jpg" class="right" alt="">
                            cada uno controla uno o más dispositivos externos. La arquitectura de E/S es su interfaz con
                            el
                            exterior, esta arquitectura se diseña de manera que permita una forma sistemática de
                            controlar
                            las interacciones con el mundo exterior y proporcione al sistema operativo la información
                            que
                            necesita para gestionar la actividad de E/S. Hay tres técnicas de E/S principales:
                        </p>
                        <p class="text_theme">1.2.3.2 Entrada/salida programada</p>
                        <p class="text_ito">
                            Se produce bajo el control directo y continuo del programa que solicita la operación de E/S.
                            tanto en la entrada y salida programada como con interrupciones, el procesador es
                            responsable de
                            extraer los datos de la memoria en una salida, y almacenar los datos en la memoria
                            principal. El
                            problema con la E/S es que el procesador tiene que esperar un tiempo considerable hasta que
                            el
                            modulo en cuestión esté preparado para recibir o transmitir datos.
                        </p>
                        <p class="text_theme">1.2.3.3 Entrada y salida mediante interrupciones</p>
                        <p class="text_ito">
                            El programa genera una orden de E/S y después continúa ejecutándose hasta que el hardware lo
                            interrumpe para indicar que la operación ha concluido. La entrada y salida con
                            interrupciones,
                            aunque es más eficiente que la sencilla, también requiere la intervención activa del
                            procesador
                            para transferir los datos entre la memoria y el módulo de E/S.
                        </p>
                        <p class="text_theme">1.2.3.4 Acceso directo a memoria</p>
                        <p class="text_ito">
                            Un procesador de E/S específico toma el control de la operación para transferir un bloque de
                            datos. El módulo DMA(Acceso Directo a Memoria) es capaz de imitar al procesador y, de hecho,
                            es <img src="../media/txtImg/1.2.3.4.png" class="left" alt="">
                            capaz de transferir datos desde memoria a través del bus del sistema. El módulo DMA debe
                            utilizar el bus solo cuando el procesador no lo necesita, o debe forzar al procesador a que
                            suspenda temporalmente su funcionamiento. Un módulo de E/S no es únicamente un conector
                            mecánico
                            que permite enchufar el dispositivo al bus del sistema, sino que además, está dotado de
                            inteligencia, es decir, contiene la lógica necesaria para permitir la comunicación entre el
                            periférico y el bus.
                        </p>
                        <p class="text_theme">1.2.3.5 Canales de entrada/salida</p>
                        <p class="text_ito">
                            El canal de entrada y salida representa una ampliación del concepto de DMA. Un canal de
                            entrada
                            y salida puede ejecutar instrucciones de entrada y salida, lo que le confiere un control
                            completo sobre las operaciones de entrada y salida. Un canal selector controla varios
                            dispositivos de velocidad elevada y en un instante dado, se dedica a transferir datos a uno
                            de
                            esos dispositivos, es decir el canal de entrada y salida selecciona un dispositivo y efectúa
                            la
                            transferencia de datos. Cada dispositivo o pequeño grupo de dispositivos es manejado por un
                            controlador o módulo de E/S, así el canal de entrada y salida se utiliza en lugar de la CPU
                            para
                            controlar estos controladores de E/S. Un canal multiplexor puede manejar la entrada y salida
                            de
                            varios dispositivos al mismo tiempo. Para dispositivos de velocidad reducida, un multiplexor
                            de
                            byte acepta o transmite caracteres tan rápido como es posible a varios dispositivos.
                        </p>
                        <p class="text_theme">1.2.4 Buses</p>
                        <p class="text_ito">
                            BUS: Elemento fundamental de intercomunicación en la arquitectura de Von Newmann. Se define
                            mediante: <img src="../media/txtImg/1.2.4.jpg" class="right" alt="">
                        </p>
                        <p class="text_ito">
                        <ul>
                            <li>Número y tipo de líneas que lo componen.</li>
                            <li>Protocolo de transmisión de información.</li>
                        </ul>
                        </p>
                        <p class="text_ito">
                            Consta de un camino que permite comunicar selectivamente un cierto número de componentes o
                            dispositivos, de acuerdo a unas ciertas reglas o normas de conexión.
                            El bus incluye los conceptos de enlace y conmutador, ya que permite en cada momento
                            seleccionar
                            los dispositivos que se conectan a través suyo.
                        </p>
                        <p class="text_ito">
                        <ul>
                            <li>Enlace: Elemento que permite transmitir información entre dos o más dispositivos.</li>
                            <li>Conmutador: Elemento que permite encaminar la información entre varios enlaces,
                                activando
                                unos
                                e inhibiendo otros.</li>
                            <li>Multiplexado temporal: Utilización de las mismas líneas del bus para enviar en momentos
                                distintos, informaciones distintas. En estos buses de incluyen señales adicionales para
                                identificar qué información está circulando por el bus en cada momento.</li>
                        </ul>
                        </p>
                        <p class="text_title">1.2.4.1 Tipos de buses</p>
                        <p class="text_ito">SERIE y PARALELO: los primeros transmiten bit a bit y los segundos varios bits a la vez.</p>
                        <p class="text_ito">
                        <ul>
                            <li>MULTIPLEXADOS y NO MULTIPLEXADOS o DEDICADOS: los multiplexados realizan diferentes
                                funciones
                                en función de las necesidades del momento.</li>
                            <li>Ejemplo: bus compartido para direcciones y datos ahorro en Hardware y por lo tanto en
                                costos.</li>
                        </ul>
                        </p>
                        <p class="text_title">Tipos de Buses</p>
                        <p class="text_ito">
                        <ul>
                            <li>CENTRALIZADOS y DISTRIBUIDOS: necesidad de determinar qué elemento transmite y cuál
                                recibe.
                                Generalmente existe administración centralizada por la CPU o procesador.</li>
                            <li>SÍNCRONOS y ASÍNCRONOS (temporización): cómo ocurren los diferentes eventos (comienzo,
                                fin,...) implicados en la transmisión de información. Utilización de una señal de reloj
                                (comunicación síncrona) o unas líneas de protocolo (comunicación asíncrona).</li>
                        </ul>
                        </p>
                        <p class="text_theme">1.2.4.2 Estructura de los buses</p>
                        <p class="text_ito">
                            Los buses se componen de líneas eléctricas que transmiten un “0” (cero voltios) o un “1”
                            (más de 
                            cero voltios). <img src="../media/txtImg/1.2.4.2.jpg" class="chonk_right" alt="">
                        </p>
                        <p class="text_ito">
                        <ul>
                            <li>Líneas/bus de datos: camino para transferir datos entre el resto de componentes de un
                                computador.</li>
                        </ul>
                        </p>
                        <p class="text_ito">
                            Su anchura (número de líneas eléctricas) suele ser una potencia de dos (8=23, 16=24, 32=25,
                            64=26,...).Estructura de los Buses:
                        </p>
                        <p class="text_ito">
                        <ul>
                            <li>
                                Líneas/bus de direcciones: designan la posición/dirección de los datos. Son salidas de
                                la
                                CPU/procesador y determinan capacidad de direccionamiento.</li>
                            <li>Líneas/bus de control: controlan el acceso y uso de las líneas/buses anteriores.</li>
                        </ul>
                        </p>
                        <p class="text_theme">1.2.4.3 Jerarquía de los buses</p>
                        <p class="text_ito">
                            Compatibilidad entre buses:
                        <ul>
                            <li>Sólo si son eléctricamente idénticos. Las características de los diferentes tipos de
                                buses
                                deben estar normalizadas. Ejemplo: bus PCI, AGP, USB, FireWire...Jerarquías de Buses
                            </li>
                            <li>Antiguamente sólo existía un bus principal que lo conectaba todo: bus del sistema.
                            </li>
                            <li>Actualmente existe un conjunto de buses conectados entre sí y formando una jerarquía.
                            </li>
                            <li>Facilita la mejora del rendimiento de todo el computador al agrupar dentro de los
                                diferentes
                                tipos de buses aquellos componentes del ordenador que tienen aproximadamente la misma
                                velocidad
                                de transmisión de la información.</li>
                            <li>Mientras más lejos del CPU, buses más lentos y normalmente de menos líneas de datos.
                                Jerarquías de Buses</li>
                            <li>Varios tipos de buses en función de su posición dentro de la jerarquía:</li>
                            <li>Bus de CPU o “bus local” del procesador: elementos más rápidos tales como la memoria
                                caché.</li>
                            <li>Bus local ó bus del Sistema (Front Side Bus): conecta elementos tales como la memoria
                                principal o dispositivos rápidos (por ejemplo AGP).</li>
                            <li>Bus de expansión y/o E/S: PCI, USB, ATA, SCSI,...</li>
                        </ul>
                        </p>
                        <p class="text_theme">1.2.5 Interrupciones</p>
                        <p class="text_ito">
                            Hay tres tipos de interrupciones: Reset del sistema, no enmascarables (NMI) y enmascarables.
                        </p>
                        <p class="text_ito">
                            Las enmascarables puedes ser habilitadas o deshabilitadas individualmente o mediante el flag
                            e
                            habilitación general (GIE). Son generadas por periféricos con capacidad de interrumpir.
                        </p>
                        <p class="text_ito">
                            <img src="../media/txtImg/1.2.5.png" class="chonk_left" alt="">
                            En cambio las no enmascarables sólo puedes ser habilitadas o deshabilitadas individualmente
                            (NMIIE, ACCVIE, OFIE). El flag de habilitación general no les afecta.
                        </p>
                        <p class="text_ito">
                            Cuando una NMI es aceptada, todos los bits de NMI son automáticamente reseteados. La
                            ejecución
                            del programa empieza en la dirección almacenada en el vector de NMI, 0FFFCh.
                        </p>
                        <p class="text_ito">
                            Una NMI puede ser generada por tres fuentes: Un flanco en el pin RST/NMI cuando está
                            configurado
                            en modo NMI; un fallo en el oscilador o condiciones de error con el cristal oscilador;
                            violación
                            acceso a la memoria flash, cuando se quiere leer o borrar la flash desde la memoria RAM
                            mientras
                            BUSY=1, escritura del registro de control 1 (FCTL1) mientras WAIT=0 o escritura registro de
                            control 2 (FTL2) mientras BUSY=1.
                        </p>
                        <p class="text_ito">
                            Cuando una interrupción es requerida por un periférico, está habilitada la interrupción y el
                            bit
                            GIE=1, se salta a la rutina de servicio a la interrupción. En el caso de NMI sólo hace falta
                            que
                            esté a 1 el bit de habilitación individual.
                        </p>
                        <p class="text_ito">
                            Aceptación de una Interrupción el tiempo de aceptación de una interrupción son seis ciclos
                            de
                            reloj, contando desde la aceptación de la petición de interrupción hasta el inicio de la
                            primera
                            instrucción de larutina de servicio a la interrupción.
                        </p>
                        <ol>
                            <li>Finaliza instrucción en ejecución, si la interrupción está habilitada y el bit GIE=1
                                se
                                acepta la interrupción.</li>
                            <li>Se pone en pila PC.</li>
                            <li>Se pone en pila SR.</li>
                            <li>Se selecciona la interrupción más prioritaria de las que pidan servicio.</li>
                            <li>El flag de petición de interrupción es reseteado automáticamente. Los demás flags siguen
                                pidiendo interrupción.</li>
                            <li>El SR es limpiado a excepción del SCG0, el cual no cambia. Esto termina cualquier modo
                                de
                                bajo consumo.</li>
                            <li>El contenido del vector de interrupción es volcado en PC, el programa continua con la
                                ejecución de la rutina de servicio a la interrupción.</li>
                        </ol>
                        <p class="text_title">Vuelta de una Interrupción</p>
                        <p class="text_ito">
                            La interrupción debe terminar con la instrucción: RETI. El retorno tarda 5 ciclos enejecutar
                            las
                            siguientes acciones:
                        <ol>
                            <li>SR es retornado de pila</li>
                            <li>PC es tomado de pila y empieza la ejecución en la siguiente instrucción donde fue
                                interrumpido</li>
                        </ol>
                        </p>
                        <p class="text_title">Anidamiento de Interrupciones</p>
                        <p class="text_ito">
                            El anidamiento de una interrupción es habilitado si se aserta el bit GIE=1 dentro de la
                            rutina
                            de servicio a la interrupción, ya que GIE ha sido puesto a 0 al resetear SR.
                        </p>
                    </div>
                </div>
            </div>
        </div>
    </main>
    <footer>
        <div class="si">

        </div>
    </footer>
    <script src="../js/btn_ocultar.js"></script>
</body>

</html>