# 布局后检查清单

## Floorplan检查

### 芯片尺寸
- [ ] 芯片尺寸符合规格
- [ ] 芯片形状合理
- [ ] 边界距离正确
- [ ] 裸片利用率合理

### 电源网络
- [ ] 电源环（VDD/VSS）完整
- [ ] 电源条分布均匀
- [ ] 电源网络连接正确
- [ ] 电源网络密度合理
- [ ] 无电源网络断路
- [ ] 电源网络宽度足够

### 地网络
- [ ] 地环（VSS）完整
- [ ] 地条分布均匀
- [ ] 地网络连接正确
- [ ] 地网络密度合理
- [ ] 无地网络断路
- [ ] 地网络宽度足够

### IO单元
- [ ] IO单元正确放置
- [ ] IO单元方向正确
- [ ] IO单元电源连接正确
- [ ] IO间距符合要求
- [ ] 特殊IO（ESD、时钟）正确放置

### 宏单元
- [ ] 宏单元位置正确
- [ ] 宏单元方向正确
- [ ] 宏单元间距合理
- [ ] 宏单元电源连接正确
- [ ] 宏单元对齐合理
- [ ] 宏单元无重叠

## 放置检查

### 标准单元放置
- [ ] 标准单元密度合理
- [ ] 单元排列整齐
- [ ] 单元方向合理
- [ ] 单元间距符合规则
- [ ] 无单元重叠
- [ ] 无未使用的单元

### 拥塞分析
- [ ] 整体拥塞在合理范围
- [ ] 关键区域无严重拥塞
- [ ] 拥塞热点已识别
- [ ] 拥塞优化已完成

### 时序放置
- [ ] 时序关键路径优化
- [ ] 路径延迟合理
- [ ] 时钟树平衡
- [ ] 时序违例已修复

### 电源放置
- [ ] 电源地tap单元分布合理
- [ ] 去耦电容位置正确
- [ ] 电源密度均匀
- [ ] 无电源孤岛

## 时钟树检查

### 时钟树结构
- [ ] 时钟树层次合理
- [ ] 时钟缓冲器放置正确
- [ ] 时钟树skew合理
- [ ] 时钟树延迟合理
- [ ] 时钟树负载平衡

### 时钟网络
- [ ] 时钟网络完整
- [ ] 时钟网络无断路
- [ ] 时钟网络短路检查
- [ ] 时钟网络布线层次合理

### 时钟门控
- [ ] 时钟门控正确插入
- [ ] 时钟门控有效
- [ ] 时钟门控位置合理
- [ ] 时钟门控控制信号正确

### 时钟属性
- [ ] 时钟转换时间合理
- [ ] 时钟扇出合理
- [ ] 时钟驱动强度合适
- [ ] 时钟网络电容合理

## 布线检查

### 布线完整性
- [ ] 所有网络已布线
- [ ] 无未布线网络
- [ ] 布线连续性检查
- [ ] 布线层次合理

### 布线质量
- [ ] 布线间距符合规则
- [ ] 布线宽度符合规则
- [ ] 布线通孔正确
- [ ] 布线转角合理
- [ ] 无非法布线

### 电源布线
- [ ] 电源网络布线完整
- [ ] 地网络布线完整
- [ ] 电源网络宽度足够
- [ ] 地网络宽度足够
- [ ] 电源网络IR Drop合理

### 信号布线
- [ ] 信号布线连续
- [ ] 信号布线层次合理
- [ ] 信号布线间距正确
- [ ] 信号布线宽度正确
- [ ] 信号布线无串扰

## 时序检查

### Setup时序
- [ ] Setup时序满足要求
- [ ] Setup违例已修复
- [ ] 关键路径优化完成
- [ ] Setup时序余量合理

### Hold时序
- [ ] Hold时序满足要求
- [ ] Hold违例已修复
- [ ] 最短路径检查通过
- [ ] Hold时序余量合理

### 时钟时序
- [ ] 时钟skew合理
- [ ] 时钟延迟合理
- [ ] 时钟转换时间合理
- [ ] 时钟不确定性合理

### 路径时序
- [ ] 输入到寄存器时序OK
- [ ] 寄存器到寄存器时序OK
- [ ] 寄存器到输出时序OK
- [ ] 输入到输出时序OK

## DRC检查

### 几何DRC
- [ ] 最小宽度违例检查
- [ ] 最小间距违例检查
- [ ] 最小面积违例检查
- [ ] 金属重叠检查
- [ ] 通孔规则检查

### 天线效应
- [ ] 天线比率检查
- [ ] 天线门比率检查
- [ ] 天线修复已完成
- [ ] 天线检查通过

### 电源DRC
- [ ] 电源连接检查
- [ ] 电源宽度检查
- [ ] 电源密度检查
- [ ] 电源短路检查

### 特殊DRC
- [ ] 隔离单元检查
- [ ] 电平转换器检查
- [ ] 保持寄存器检查
- [ ] 电源开关检查

## 信号完整性检查

### 串扰分析
- [ ] 串扰影响分析
- [ ] 串扰热点识别
- [ ] 串扰修复完成
- [ ] 串扰容差合理

### 毛刺检查
- [ ] 毛刺分析完成
- [ ] 毛刺修复完成
- [ ] 毛刺容差合理
- [ ] 无危险毛刺

### SI时序
- [ ] SI setup时序OK
- [ ] SI hold时序OK
- [ ] SI优化完成

## 电源完整性检查

### IR Drop分析
- [ ] IR Drop在容差内
- [ ] IR Drop热点已处理
- [ ] 电源电压稳定
- [ ] IR Drop报告生成

### 电迁移检查
- [ ] 电流密度合理
- [ ] 电迁移违例已修复
- [ ] 电流负载平衡
- [ ] 电迁移报告生成

### 电源噪声
- [ ] 电源噪声在容差内
- [ ] 去耦电容充足
- [ ] 电源噪声报告生成

## LVS检查

### 器件匹配
- [ ] 器件数量匹配
- [ ] 器件类型匹配
- [ ] 器件参数匹配
- [ ] 器件连接匹配

### 网络匹配
- [ ] 网络数量匹配
- [ ] 网络连接匹配
- [ ] 网络名称匹配
- [ ] 无未匹配网络

### 参数匹配
- [ ] 尺寸参数匹配
- [ ] 电气参数匹配
- [ ] 参数在容差内

### LVS报告
- [ ] LVS通过
- [ ] 无不匹配点
- [ ] LVS报告完整

## 功耗检查

### 静态功耗
- [ ] 静态功耗满足要求
- [ ] 泄漏功耗在预算内
- [ ] 时钟门控有效
- [ ] 电源门控有效

### 动态功耗
- [ ] 动态功耗满足要求
- [ ] 翻转功耗合理
- [ ] 功耗密度合理
- [ ] 峰值功耗可控

### 功耗优化
- [ ] 功耗优化完成
- [ ] 多Vt单元使用正确
- [ ] 功耗策略实现
- [ ] 功耗报告生成

## 寄生参数检查

### 寄生提取
- [ ] 寄生参数已提取
- [ ] 提取参数合理
- [ ] 提取完整性检查
- [ ] SPEF文件生成

### 寄生分析
- [ ] 互连延迟合理
- [ ] 互连电容合理
- [ ] 互连电阻合理
- [ ] 寄生影响可控

## ECO检查（如果有）

### ECO实施
- [ ] ECO已正确实施
- [ ] ECO网络修改正确
- [ ] ECO单元修改正确
- [ ] ECO不影响其他部分

### ECO验证
- [ ] ECO功能验证通过
- [ ] ECO时序验证通过
- [ ] ECO DRC验证通过
- [ ] ECO LVS验证通过

## 报告检查

### 必需报告
- [ ] area.rpt - 面积报告
- [ ] timing.rpt - 时序报告
- [ ] drc.rpt - DRC报告
- [ ] lvs.rpt - LVS报告
- [ ] qor.rpt - 质量报告

### 附加报告
- [ ] power.rpt - 功耗报告
- [ ] congestion.rpt - 拥塞报告
- [ ] clock_tree.rpt - 时钟树报告
- [ ] si.rpt - 信号完整性报告
- [ ] pi.rpt - 电源完整性报告

## 输出文件检查

### 版图文件
- [ ] DEF文件生成
- [ ] GDS文件生成
- [ ] 版图文件完整
- [ ] 版图文件可读

### 网表文件
- [ ] 布局后网表生成
- [ ] 网表格式正确
- [ ] 网表无语法错误

### 约束文件
- [ ] SDC文件生成
- [ ] SDC文件完整
- [ ] SDC文件可用

### 寄生文件
- [ ] SPEF文件生成
- [ ] SPEF文件格式正确
- [ ] SPEF文件可用

## 文档检查

### 设计文档
- [ ] 设计规格符合要求
- [ ] 设计实现文档完整
- [ ] 设计决策已记录
- [ ] 设计变更已记录

### 验证文档
- [ ] 验证计划完成
- [ ] 验证结果已记录
- [ ] 验证问题已跟踪
- [ ] 验证通过标准满足

## 签字确认

### 布局工程师
- 姓名：_______________
- 日期：_______________
- 签名：_______________

### 验证工程师
- 姓名：_______________
- 日期：_______________
- 签名：_______________

### 时序工程师
- 姓名：_______________
- 日期：_______________
- 签名：_______________

### 审核工程师
- 姓名：_______________
- 日期：_______________
- 签名：_______________

## 备注

布局完成后，确保：
1. 所有DRC/LVS检查通过
2. 时序满足要求
3. 所有报告文件已保存
4. 版图文件已备份
5. 问题已记录和跟踪
6. 后续流程已规划

---

**检查清单版本：** 1.0
**最后更新：** 2026-01-18
