fsm out_reg_00 {
  out bool o = false;

  void main() {
    o = ~o;
    fence;
  }
}
// @fec/golden {{{
//  module out_reg_00(
//    input wire clk,
//    input wire rst,
//    output reg o
//  );
//
//    always @(posedge clk) begin
//      if (rst) begin
//        o <= 1'b0;
//      end else begin
//        o <= ~o;
//      end
//    end
//
//  endmodule
// }}}
