circuit BasicDispatcher :
  module BasicDispatcher : 
    input clock : Clock
    input reset : UInt<1>
    output io : {flip ren_uops : {flip ready : UInt<1>, valid : UInt<1>, bits : {uopc : UInt<7>, inst : UInt<32>, debug_inst : UInt<32>, is_rvc : UInt<1>, debug_pc : UInt<40>, iq_type : UInt<3>, fu_code : UInt<10>, ctrl : {br_type : UInt<4>, op1_sel : UInt<2>, op2_sel : UInt<3>, imm_sel : UInt<3>, op_fcn : UInt<4>, fcn_dw : UInt<1>, csr_cmd : UInt<3>, is_load : UInt<1>, is_sta : UInt<1>, is_std : UInt<1>}, iw_state : UInt<2>, iw_p1_poisoned : UInt<1>, iw_p2_poisoned : UInt<1>, is_br : UInt<1>, is_jalr : UInt<1>, is_jal : UInt<1>, is_sfb : UInt<1>, br_mask : UInt<8>, br_tag : UInt<3>, ftq_idx : UInt<4>, edge_inst : UInt<1>, pc_lob : UInt<6>, taken : UInt<1>, imm_packed : UInt<20>, csr_addr : UInt<12>, rob_idx : UInt<5>, ldq_idx : UInt<3>, stq_idx : UInt<3>, rxq_idx : UInt<2>, pdst : UInt<6>, prs1 : UInt<6>, prs2 : UInt<6>, prs3 : UInt<6>, ppred : UInt<4>, prs1_busy : UInt<1>, prs2_busy : UInt<1>, prs3_busy : UInt<1>, ppred_busy : UInt<1>, stale_pdst : UInt<6>, exception : UInt<1>, exc_cause : UInt<64>, bypassable : UInt<1>, mem_cmd : UInt<5>, mem_size : UInt<2>, mem_signed : UInt<1>, is_fence : UInt<1>, is_fencei : UInt<1>, is_amo : UInt<1>, uses_ldq : UInt<1>, uses_stq : UInt<1>, is_sys_pc2epc : UInt<1>, is_unique : UInt<1>, flush_on_commit : UInt<1>, ldst_is_rs1 : UInt<1>, ldst : UInt<6>, lrs1 : UInt<6>, lrs2 : UInt<6>, lrs3 : UInt<6>, ldst_val : UInt<1>, dst_rtype : UInt<2>, lrs1_rtype : UInt<2>, lrs2_rtype : UInt<2>, frs3_en : UInt<1>, fp_val : UInt<1>, fp_single : UInt<1>, xcpt_pf_if : UInt<1>, xcpt_ae_if : UInt<1>, xcpt_ma_if : UInt<1>, bp_debug_if : UInt<1>, bp_xcpt_if : UInt<1>, debug_fsrc : UInt<2>, debug_tsrc : UInt<2>}}[1], dis_uops : {2 : {flip ready : UInt<1>, valid : UInt<1>, bits : {uopc : UInt<7>, inst : UInt<32>, debug_inst : UInt<32>, is_rvc : UInt<1>, debug_pc : UInt<40>, iq_type : UInt<3>, fu_code : UInt<10>, ctrl : {br_type : UInt<4>, op1_sel : UInt<2>, op2_sel : UInt<3>, imm_sel : UInt<3>, op_fcn : UInt<4>, fcn_dw : UInt<1>, csr_cmd : UInt<3>, is_load : UInt<1>, is_sta : UInt<1>, is_std : UInt<1>}, iw_state : UInt<2>, iw_p1_poisoned : UInt<1>, iw_p2_poisoned : UInt<1>, is_br : UInt<1>, is_jalr : UInt<1>, is_jal : UInt<1>, is_sfb : UInt<1>, br_mask : UInt<8>, br_tag : UInt<3>, ftq_idx : UInt<4>, edge_inst : UInt<1>, pc_lob : UInt<6>, taken : UInt<1>, imm_packed : UInt<20>, csr_addr : UInt<12>, rob_idx : UInt<5>, ldq_idx : UInt<3>, stq_idx : UInt<3>, rxq_idx : UInt<2>, pdst : UInt<6>, prs1 : UInt<6>, prs2 : UInt<6>, prs3 : UInt<6>, ppred : UInt<4>, prs1_busy : UInt<1>, prs2_busy : UInt<1>, prs3_busy : UInt<1>, ppred_busy : UInt<1>, stale_pdst : UInt<6>, exception : UInt<1>, exc_cause : UInt<64>, bypassable : UInt<1>, mem_cmd : UInt<5>, mem_size : UInt<2>, mem_signed : UInt<1>, is_fence : UInt<1>, is_fencei : UInt<1>, is_amo : UInt<1>, uses_ldq : UInt<1>, uses_stq : UInt<1>, is_sys_pc2epc : UInt<1>, is_unique : UInt<1>, flush_on_commit : UInt<1>, ldst_is_rs1 : UInt<1>, ldst : UInt<6>, lrs1 : UInt<6>, lrs2 : UInt<6>, lrs3 : UInt<6>, ldst_val : UInt<1>, dst_rtype : UInt<2>, lrs1_rtype : UInt<2>, lrs2_rtype : UInt<2>, frs3_en : UInt<1>, fp_val : UInt<1>, fp_single : UInt<1>, xcpt_pf_if : UInt<1>, xcpt_ae_if : UInt<1>, xcpt_ma_if : UInt<1>, bp_debug_if : UInt<1>, bp_xcpt_if : UInt<1>, debug_fsrc : UInt<2>, debug_tsrc : UInt<2>}}[1], 1 : {flip ready : UInt<1>, valid : UInt<1>, bits : {uopc : UInt<7>, inst : UInt<32>, debug_inst : UInt<32>, is_rvc : UInt<1>, debug_pc : UInt<40>, iq_type : UInt<3>, fu_code : UInt<10>, ctrl : {br_type : UInt<4>, op1_sel : UInt<2>, op2_sel : UInt<3>, imm_sel : UInt<3>, op_fcn : UInt<4>, fcn_dw : UInt<1>, csr_cmd : UInt<3>, is_load : UInt<1>, is_sta : UInt<1>, is_std : UInt<1>}, iw_state : UInt<2>, iw_p1_poisoned : UInt<1>, iw_p2_poisoned : UInt<1>, is_br : UInt<1>, is_jalr : UInt<1>, is_jal : UInt<1>, is_sfb : UInt<1>, br_mask : UInt<8>, br_tag : UInt<3>, ftq_idx : UInt<4>, edge_inst : UInt<1>, pc_lob : UInt<6>, taken : UInt<1>, imm_packed : UInt<20>, csr_addr : UInt<12>, rob_idx : UInt<5>, ldq_idx : UInt<3>, stq_idx : UInt<3>, rxq_idx : UInt<2>, pdst : UInt<6>, prs1 : UInt<6>, prs2 : UInt<6>, prs3 : UInt<6>, ppred : UInt<4>, prs1_busy : UInt<1>, prs2_busy : UInt<1>, prs3_busy : UInt<1>, ppred_busy : UInt<1>, stale_pdst : UInt<6>, exception : UInt<1>, exc_cause : UInt<64>, bypassable : UInt<1>, mem_cmd : UInt<5>, mem_size : UInt<2>, mem_signed : UInt<1>, is_fence : UInt<1>, is_fencei : UInt<1>, is_amo : UInt<1>, uses_ldq : UInt<1>, uses_stq : UInt<1>, is_sys_pc2epc : UInt<1>, is_unique : UInt<1>, flush_on_commit : UInt<1>, ldst_is_rs1 : UInt<1>, ldst : UInt<6>, lrs1 : UInt<6>, lrs2 : UInt<6>, lrs3 : UInt<6>, ldst_val : UInt<1>, dst_rtype : UInt<2>, lrs1_rtype : UInt<2>, lrs2_rtype : UInt<2>, frs3_en : UInt<1>, fp_val : UInt<1>, fp_single : UInt<1>, xcpt_pf_if : UInt<1>, xcpt_ae_if : UInt<1>, xcpt_ma_if : UInt<1>, bp_debug_if : UInt<1>, bp_xcpt_if : UInt<1>, debug_fsrc : UInt<2>, debug_tsrc : UInt<2>}}[1], 0 : {flip ready : UInt<1>, valid : UInt<1>, bits : {uopc : UInt<7>, inst : UInt<32>, debug_inst : UInt<32>, is_rvc : UInt<1>, debug_pc : UInt<40>, iq_type : UInt<3>, fu_code : UInt<10>, ctrl : {br_type : UInt<4>, op1_sel : UInt<2>, op2_sel : UInt<3>, imm_sel : UInt<3>, op_fcn : UInt<4>, fcn_dw : UInt<1>, csr_cmd : UInt<3>, is_load : UInt<1>, is_sta : UInt<1>, is_std : UInt<1>}, iw_state : UInt<2>, iw_p1_poisoned : UInt<1>, iw_p2_poisoned : UInt<1>, is_br : UInt<1>, is_jalr : UInt<1>, is_jal : UInt<1>, is_sfb : UInt<1>, br_mask : UInt<8>, br_tag : UInt<3>, ftq_idx : UInt<4>, edge_inst : UInt<1>, pc_lob : UInt<6>, taken : UInt<1>, imm_packed : UInt<20>, csr_addr : UInt<12>, rob_idx : UInt<5>, ldq_idx : UInt<3>, stq_idx : UInt<3>, rxq_idx : UInt<2>, pdst : UInt<6>, prs1 : UInt<6>, prs2 : UInt<6>, prs3 : UInt<6>, ppred : UInt<4>, prs1_busy : UInt<1>, prs2_busy : UInt<1>, prs3_busy : UInt<1>, ppred_busy : UInt<1>, stale_pdst : UInt<6>, exception : UInt<1>, exc_cause : UInt<64>, bypassable : UInt<1>, mem_cmd : UInt<5>, mem_size : UInt<2>, mem_signed : UInt<1>, is_fence : UInt<1>, is_fencei : UInt<1>, is_amo : UInt<1>, uses_ldq : UInt<1>, uses_stq : UInt<1>, is_sys_pc2epc : UInt<1>, is_unique : UInt<1>, flush_on_commit : UInt<1>, ldst_is_rs1 : UInt<1>, ldst : UInt<6>, lrs1 : UInt<6>, lrs2 : UInt<6>, lrs3 : UInt<6>, ldst_val : UInt<1>, dst_rtype : UInt<2>, lrs1_rtype : UInt<2>, lrs2_rtype : UInt<2>, frs3_en : UInt<1>, fp_val : UInt<1>, fp_single : UInt<1>, xcpt_pf_if : UInt<1>, xcpt_ae_if : UInt<1>, xcpt_ma_if : UInt<1>, bp_debug_if : UInt<1>, bp_xcpt_if : UInt<1>, debug_fsrc : UInt<2>, debug_tsrc : UInt<2>}}[1]}}
    
    clock is invalid
    reset is invalid
    io is invalid
    wire _T : UInt<1>[1] @[dispatch.scala 47:46]
    _T[0] <= io.dis_uops.0[0].ready @[dispatch.scala 47:46]
    wire _T_1 : UInt<1>[1] @[dispatch.scala 47:46]
    _T_1[0] <= io.dis_uops.1[0].ready @[dispatch.scala 47:46]
    wire _T_2 : UInt<1>[1] @[dispatch.scala 47:46]
    _T_2[0] <= io.dis_uops.2[0].ready @[dispatch.scala 47:46]
    node _T_3 = and(_T[0], _T_1[0]) @[dispatch.scala 47:79]
    node ren_readys = and(_T_3, _T_2[0]) @[dispatch.scala 47:79]
    node _T_4 = bits(ren_readys, 0, 0) @[dispatch.scala 50:39]
    io.ren_uops[0].ready <= _T_4 @[dispatch.scala 50:26]
    node _T_5 = and(io.ren_uops[0].bits.iq_type, UInt<2>("h02")) @[dispatch.scala 58:75]
    node _T_6 = neq(_T_5, UInt<1>("h00")) @[dispatch.scala 58:98]
    node _T_7 = and(io.ren_uops[0].valid, _T_6) @[dispatch.scala 58:42]
    io.dis_uops.0[0].valid <= _T_7 @[dispatch.scala 58:18]
    io.dis_uops.0[0].bits.debug_tsrc <= io.ren_uops[0].bits.debug_tsrc @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.debug_fsrc <= io.ren_uops[0].bits.debug_fsrc @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.bp_xcpt_if <= io.ren_uops[0].bits.bp_xcpt_if @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.bp_debug_if <= io.ren_uops[0].bits.bp_debug_if @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.xcpt_ma_if <= io.ren_uops[0].bits.xcpt_ma_if @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.xcpt_ae_if <= io.ren_uops[0].bits.xcpt_ae_if @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.xcpt_pf_if <= io.ren_uops[0].bits.xcpt_pf_if @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.fp_single <= io.ren_uops[0].bits.fp_single @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.fp_val <= io.ren_uops[0].bits.fp_val @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.frs3_en <= io.ren_uops[0].bits.frs3_en @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.lrs2_rtype <= io.ren_uops[0].bits.lrs2_rtype @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.lrs1_rtype <= io.ren_uops[0].bits.lrs1_rtype @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.dst_rtype <= io.ren_uops[0].bits.dst_rtype @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ldst_val <= io.ren_uops[0].bits.ldst_val @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.lrs3 <= io.ren_uops[0].bits.lrs3 @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.lrs2 <= io.ren_uops[0].bits.lrs2 @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.lrs1 <= io.ren_uops[0].bits.lrs1 @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ldst <= io.ren_uops[0].bits.ldst @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ldst_is_rs1 <= io.ren_uops[0].bits.ldst_is_rs1 @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.flush_on_commit <= io.ren_uops[0].bits.flush_on_commit @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.is_unique <= io.ren_uops[0].bits.is_unique @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.is_sys_pc2epc <= io.ren_uops[0].bits.is_sys_pc2epc @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.uses_stq <= io.ren_uops[0].bits.uses_stq @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.uses_ldq <= io.ren_uops[0].bits.uses_ldq @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.is_amo <= io.ren_uops[0].bits.is_amo @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.is_fencei <= io.ren_uops[0].bits.is_fencei @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.is_fence <= io.ren_uops[0].bits.is_fence @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.mem_signed <= io.ren_uops[0].bits.mem_signed @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.mem_size <= io.ren_uops[0].bits.mem_size @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.mem_cmd <= io.ren_uops[0].bits.mem_cmd @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.bypassable <= io.ren_uops[0].bits.bypassable @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.exc_cause <= io.ren_uops[0].bits.exc_cause @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.exception <= io.ren_uops[0].bits.exception @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.stale_pdst <= io.ren_uops[0].bits.stale_pdst @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ppred_busy <= io.ren_uops[0].bits.ppred_busy @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.prs3_busy <= io.ren_uops[0].bits.prs3_busy @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.prs2_busy <= io.ren_uops[0].bits.prs2_busy @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.prs1_busy <= io.ren_uops[0].bits.prs1_busy @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ppred <= io.ren_uops[0].bits.ppred @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.prs3 <= io.ren_uops[0].bits.prs3 @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.prs2 <= io.ren_uops[0].bits.prs2 @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.prs1 <= io.ren_uops[0].bits.prs1 @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.pdst <= io.ren_uops[0].bits.pdst @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.rxq_idx <= io.ren_uops[0].bits.rxq_idx @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.stq_idx <= io.ren_uops[0].bits.stq_idx @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ldq_idx <= io.ren_uops[0].bits.ldq_idx @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.rob_idx <= io.ren_uops[0].bits.rob_idx @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.csr_addr <= io.ren_uops[0].bits.csr_addr @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.imm_packed <= io.ren_uops[0].bits.imm_packed @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.taken <= io.ren_uops[0].bits.taken @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.pc_lob <= io.ren_uops[0].bits.pc_lob @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.edge_inst <= io.ren_uops[0].bits.edge_inst @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ftq_idx <= io.ren_uops[0].bits.ftq_idx @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.br_tag <= io.ren_uops[0].bits.br_tag @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.br_mask <= io.ren_uops[0].bits.br_mask @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.is_sfb <= io.ren_uops[0].bits.is_sfb @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.is_jal <= io.ren_uops[0].bits.is_jal @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.is_jalr <= io.ren_uops[0].bits.is_jalr @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.is_br <= io.ren_uops[0].bits.is_br @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.iw_p2_poisoned <= io.ren_uops[0].bits.iw_p2_poisoned @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.iw_p1_poisoned <= io.ren_uops[0].bits.iw_p1_poisoned @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.iw_state <= io.ren_uops[0].bits.iw_state @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ctrl.is_std <= io.ren_uops[0].bits.ctrl.is_std @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ctrl.is_sta <= io.ren_uops[0].bits.ctrl.is_sta @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ctrl.is_load <= io.ren_uops[0].bits.ctrl.is_load @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ctrl.csr_cmd <= io.ren_uops[0].bits.ctrl.csr_cmd @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ctrl.fcn_dw <= io.ren_uops[0].bits.ctrl.fcn_dw @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ctrl.op_fcn <= io.ren_uops[0].bits.ctrl.op_fcn @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ctrl.imm_sel <= io.ren_uops[0].bits.ctrl.imm_sel @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ctrl.op2_sel <= io.ren_uops[0].bits.ctrl.op2_sel @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ctrl.op1_sel <= io.ren_uops[0].bits.ctrl.op1_sel @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.ctrl.br_type <= io.ren_uops[0].bits.ctrl.br_type @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.fu_code <= io.ren_uops[0].bits.fu_code @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.iq_type <= io.ren_uops[0].bits.iq_type @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.debug_pc <= io.ren_uops[0].bits.debug_pc @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.is_rvc <= io.ren_uops[0].bits.is_rvc @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.debug_inst <= io.ren_uops[0].bits.debug_inst @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.inst <= io.ren_uops[0].bits.inst @[dispatch.scala 59:18]
    io.dis_uops.0[0].bits.uopc <= io.ren_uops[0].bits.uopc @[dispatch.scala 59:18]
    node _T_8 = and(io.ren_uops[0].bits.iq_type, UInt<1>("h01")) @[dispatch.scala 58:75]
    node _T_9 = neq(_T_8, UInt<1>("h00")) @[dispatch.scala 58:98]
    node _T_10 = and(io.ren_uops[0].valid, _T_9) @[dispatch.scala 58:42]
    io.dis_uops.1[0].valid <= _T_10 @[dispatch.scala 58:18]
    io.dis_uops.1[0].bits.debug_tsrc <= io.ren_uops[0].bits.debug_tsrc @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.debug_fsrc <= io.ren_uops[0].bits.debug_fsrc @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.bp_xcpt_if <= io.ren_uops[0].bits.bp_xcpt_if @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.bp_debug_if <= io.ren_uops[0].bits.bp_debug_if @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.xcpt_ma_if <= io.ren_uops[0].bits.xcpt_ma_if @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.xcpt_ae_if <= io.ren_uops[0].bits.xcpt_ae_if @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.xcpt_pf_if <= io.ren_uops[0].bits.xcpt_pf_if @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.fp_single <= io.ren_uops[0].bits.fp_single @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.fp_val <= io.ren_uops[0].bits.fp_val @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.frs3_en <= io.ren_uops[0].bits.frs3_en @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.lrs2_rtype <= io.ren_uops[0].bits.lrs2_rtype @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.lrs1_rtype <= io.ren_uops[0].bits.lrs1_rtype @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.dst_rtype <= io.ren_uops[0].bits.dst_rtype @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ldst_val <= io.ren_uops[0].bits.ldst_val @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.lrs3 <= io.ren_uops[0].bits.lrs3 @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.lrs2 <= io.ren_uops[0].bits.lrs2 @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.lrs1 <= io.ren_uops[0].bits.lrs1 @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ldst <= io.ren_uops[0].bits.ldst @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ldst_is_rs1 <= io.ren_uops[0].bits.ldst_is_rs1 @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.flush_on_commit <= io.ren_uops[0].bits.flush_on_commit @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.is_unique <= io.ren_uops[0].bits.is_unique @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.is_sys_pc2epc <= io.ren_uops[0].bits.is_sys_pc2epc @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.uses_stq <= io.ren_uops[0].bits.uses_stq @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.uses_ldq <= io.ren_uops[0].bits.uses_ldq @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.is_amo <= io.ren_uops[0].bits.is_amo @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.is_fencei <= io.ren_uops[0].bits.is_fencei @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.is_fence <= io.ren_uops[0].bits.is_fence @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.mem_signed <= io.ren_uops[0].bits.mem_signed @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.mem_size <= io.ren_uops[0].bits.mem_size @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.mem_cmd <= io.ren_uops[0].bits.mem_cmd @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.bypassable <= io.ren_uops[0].bits.bypassable @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.exc_cause <= io.ren_uops[0].bits.exc_cause @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.exception <= io.ren_uops[0].bits.exception @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.stale_pdst <= io.ren_uops[0].bits.stale_pdst @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ppred_busy <= io.ren_uops[0].bits.ppred_busy @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.prs3_busy <= io.ren_uops[0].bits.prs3_busy @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.prs2_busy <= io.ren_uops[0].bits.prs2_busy @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.prs1_busy <= io.ren_uops[0].bits.prs1_busy @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ppred <= io.ren_uops[0].bits.ppred @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.prs3 <= io.ren_uops[0].bits.prs3 @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.prs2 <= io.ren_uops[0].bits.prs2 @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.prs1 <= io.ren_uops[0].bits.prs1 @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.pdst <= io.ren_uops[0].bits.pdst @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.rxq_idx <= io.ren_uops[0].bits.rxq_idx @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.stq_idx <= io.ren_uops[0].bits.stq_idx @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ldq_idx <= io.ren_uops[0].bits.ldq_idx @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.rob_idx <= io.ren_uops[0].bits.rob_idx @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.csr_addr <= io.ren_uops[0].bits.csr_addr @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.imm_packed <= io.ren_uops[0].bits.imm_packed @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.taken <= io.ren_uops[0].bits.taken @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.pc_lob <= io.ren_uops[0].bits.pc_lob @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.edge_inst <= io.ren_uops[0].bits.edge_inst @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ftq_idx <= io.ren_uops[0].bits.ftq_idx @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.br_tag <= io.ren_uops[0].bits.br_tag @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.br_mask <= io.ren_uops[0].bits.br_mask @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.is_sfb <= io.ren_uops[0].bits.is_sfb @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.is_jal <= io.ren_uops[0].bits.is_jal @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.is_jalr <= io.ren_uops[0].bits.is_jalr @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.is_br <= io.ren_uops[0].bits.is_br @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.iw_p2_poisoned <= io.ren_uops[0].bits.iw_p2_poisoned @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.iw_p1_poisoned <= io.ren_uops[0].bits.iw_p1_poisoned @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.iw_state <= io.ren_uops[0].bits.iw_state @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ctrl.is_std <= io.ren_uops[0].bits.ctrl.is_std @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ctrl.is_sta <= io.ren_uops[0].bits.ctrl.is_sta @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ctrl.is_load <= io.ren_uops[0].bits.ctrl.is_load @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ctrl.csr_cmd <= io.ren_uops[0].bits.ctrl.csr_cmd @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ctrl.fcn_dw <= io.ren_uops[0].bits.ctrl.fcn_dw @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ctrl.op_fcn <= io.ren_uops[0].bits.ctrl.op_fcn @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ctrl.imm_sel <= io.ren_uops[0].bits.ctrl.imm_sel @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ctrl.op2_sel <= io.ren_uops[0].bits.ctrl.op2_sel @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ctrl.op1_sel <= io.ren_uops[0].bits.ctrl.op1_sel @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.ctrl.br_type <= io.ren_uops[0].bits.ctrl.br_type @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.fu_code <= io.ren_uops[0].bits.fu_code @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.iq_type <= io.ren_uops[0].bits.iq_type @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.debug_pc <= io.ren_uops[0].bits.debug_pc @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.is_rvc <= io.ren_uops[0].bits.is_rvc @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.debug_inst <= io.ren_uops[0].bits.debug_inst @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.inst <= io.ren_uops[0].bits.inst @[dispatch.scala 59:18]
    io.dis_uops.1[0].bits.uopc <= io.ren_uops[0].bits.uopc @[dispatch.scala 59:18]
    node _T_11 = and(io.ren_uops[0].bits.iq_type, UInt<3>("h04")) @[dispatch.scala 58:75]
    node _T_12 = neq(_T_11, UInt<1>("h00")) @[dispatch.scala 58:98]
    node _T_13 = and(io.ren_uops[0].valid, _T_12) @[dispatch.scala 58:42]
    io.dis_uops.2[0].valid <= _T_13 @[dispatch.scala 58:18]
    io.dis_uops.2[0].bits.debug_tsrc <= io.ren_uops[0].bits.debug_tsrc @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.debug_fsrc <= io.ren_uops[0].bits.debug_fsrc @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.bp_xcpt_if <= io.ren_uops[0].bits.bp_xcpt_if @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.bp_debug_if <= io.ren_uops[0].bits.bp_debug_if @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.xcpt_ma_if <= io.ren_uops[0].bits.xcpt_ma_if @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.xcpt_ae_if <= io.ren_uops[0].bits.xcpt_ae_if @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.xcpt_pf_if <= io.ren_uops[0].bits.xcpt_pf_if @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.fp_single <= io.ren_uops[0].bits.fp_single @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.fp_val <= io.ren_uops[0].bits.fp_val @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.frs3_en <= io.ren_uops[0].bits.frs3_en @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.lrs2_rtype <= io.ren_uops[0].bits.lrs2_rtype @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.lrs1_rtype <= io.ren_uops[0].bits.lrs1_rtype @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.dst_rtype <= io.ren_uops[0].bits.dst_rtype @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ldst_val <= io.ren_uops[0].bits.ldst_val @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.lrs3 <= io.ren_uops[0].bits.lrs3 @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.lrs2 <= io.ren_uops[0].bits.lrs2 @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.lrs1 <= io.ren_uops[0].bits.lrs1 @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ldst <= io.ren_uops[0].bits.ldst @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ldst_is_rs1 <= io.ren_uops[0].bits.ldst_is_rs1 @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.flush_on_commit <= io.ren_uops[0].bits.flush_on_commit @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.is_unique <= io.ren_uops[0].bits.is_unique @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.is_sys_pc2epc <= io.ren_uops[0].bits.is_sys_pc2epc @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.uses_stq <= io.ren_uops[0].bits.uses_stq @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.uses_ldq <= io.ren_uops[0].bits.uses_ldq @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.is_amo <= io.ren_uops[0].bits.is_amo @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.is_fencei <= io.ren_uops[0].bits.is_fencei @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.is_fence <= io.ren_uops[0].bits.is_fence @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.mem_signed <= io.ren_uops[0].bits.mem_signed @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.mem_size <= io.ren_uops[0].bits.mem_size @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.mem_cmd <= io.ren_uops[0].bits.mem_cmd @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.bypassable <= io.ren_uops[0].bits.bypassable @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.exc_cause <= io.ren_uops[0].bits.exc_cause @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.exception <= io.ren_uops[0].bits.exception @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.stale_pdst <= io.ren_uops[0].bits.stale_pdst @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ppred_busy <= io.ren_uops[0].bits.ppred_busy @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.prs3_busy <= io.ren_uops[0].bits.prs3_busy @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.prs2_busy <= io.ren_uops[0].bits.prs2_busy @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.prs1_busy <= io.ren_uops[0].bits.prs1_busy @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ppred <= io.ren_uops[0].bits.ppred @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.prs3 <= io.ren_uops[0].bits.prs3 @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.prs2 <= io.ren_uops[0].bits.prs2 @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.prs1 <= io.ren_uops[0].bits.prs1 @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.pdst <= io.ren_uops[0].bits.pdst @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.rxq_idx <= io.ren_uops[0].bits.rxq_idx @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.stq_idx <= io.ren_uops[0].bits.stq_idx @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ldq_idx <= io.ren_uops[0].bits.ldq_idx @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.rob_idx <= io.ren_uops[0].bits.rob_idx @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.csr_addr <= io.ren_uops[0].bits.csr_addr @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.imm_packed <= io.ren_uops[0].bits.imm_packed @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.taken <= io.ren_uops[0].bits.taken @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.pc_lob <= io.ren_uops[0].bits.pc_lob @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.edge_inst <= io.ren_uops[0].bits.edge_inst @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ftq_idx <= io.ren_uops[0].bits.ftq_idx @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.br_tag <= io.ren_uops[0].bits.br_tag @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.br_mask <= io.ren_uops[0].bits.br_mask @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.is_sfb <= io.ren_uops[0].bits.is_sfb @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.is_jal <= io.ren_uops[0].bits.is_jal @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.is_jalr <= io.ren_uops[0].bits.is_jalr @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.is_br <= io.ren_uops[0].bits.is_br @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.iw_p2_poisoned <= io.ren_uops[0].bits.iw_p2_poisoned @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.iw_p1_poisoned <= io.ren_uops[0].bits.iw_p1_poisoned @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.iw_state <= io.ren_uops[0].bits.iw_state @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ctrl.is_std <= io.ren_uops[0].bits.ctrl.is_std @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ctrl.is_sta <= io.ren_uops[0].bits.ctrl.is_sta @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ctrl.is_load <= io.ren_uops[0].bits.ctrl.is_load @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ctrl.csr_cmd <= io.ren_uops[0].bits.ctrl.csr_cmd @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ctrl.fcn_dw <= io.ren_uops[0].bits.ctrl.fcn_dw @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ctrl.op_fcn <= io.ren_uops[0].bits.ctrl.op_fcn @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ctrl.imm_sel <= io.ren_uops[0].bits.ctrl.imm_sel @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ctrl.op2_sel <= io.ren_uops[0].bits.ctrl.op2_sel @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ctrl.op1_sel <= io.ren_uops[0].bits.ctrl.op1_sel @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.ctrl.br_type <= io.ren_uops[0].bits.ctrl.br_type @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.fu_code <= io.ren_uops[0].bits.fu_code @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.iq_type <= io.ren_uops[0].bits.iq_type @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.debug_pc <= io.ren_uops[0].bits.debug_pc @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.is_rvc <= io.ren_uops[0].bits.is_rvc @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.debug_inst <= io.ren_uops[0].bits.debug_inst @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.inst <= io.ren_uops[0].bits.inst @[dispatch.scala 59:18]
    io.dis_uops.2[0].bits.uopc <= io.ren_uops[0].bits.uopc @[dispatch.scala 59:18]
    
