TimeQuest Timing Analyzer report for DE1_USB_API
Sun Aug 18 11:14:03 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'TCK'
 13. Slow Model Setup: 'AUDIO_DAC:u11|LRCK_4X'
 14. Slow Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 15. Slow Model Setup: 'CLOCK_50'
 16. Slow Model Setup: 'AUDIO_DAC:u11|LRCK_1X'
 17. Slow Model Setup: 'USB_JTAG:u1|mTCK'
 18. Slow Model Setup: 'AUDIO_DAC:u11|LRCK_2X'
 19. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 20. Slow Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'
 21. Slow Model Setup: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
 22. Slow Model Hold: 'CLOCK_50'
 23. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 24. Slow Model Hold: 'TCK'
 25. Slow Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'
 26. Slow Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 27. Slow Model Hold: 'USB_JTAG:u1|mTCK'
 28. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 29. Slow Model Hold: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
 30. Slow Model Hold: 'AUDIO_DAC:u11|LRCK_4X'
 31. Slow Model Hold: 'AUDIO_DAC:u11|LRCK_1X'
 32. Slow Model Hold: 'AUDIO_DAC:u11|LRCK_2X'
 33. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 34. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 35. Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_2X'
 36. Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_4X'
 37. Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_1X'
 38. Slow Model Recovery: 'AUDIO_DAC:u11|oAUD_BCK'
 39. Slow Model Removal: 'AUDIO_DAC:u11|LRCK_4X'
 40. Slow Model Removal: 'AUDIO_DAC:u11|oAUD_BCK'
 41. Slow Model Removal: 'AUDIO_DAC:u11|LRCK_1X'
 42. Slow Model Removal: 'AUDIO_DAC:u11|LRCK_2X'
 43. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 44. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 45. Slow Model Minimum Pulse Width: 'TCK'
 46. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 47. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'
 48. Slow Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'
 49. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'
 50. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'
 51. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'
 52. Slow Model Minimum Pulse Width: 'CLOCK_50'
 53. Slow Model Minimum Pulse Width: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
 54. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 55. Slow Model Minimum Pulse Width: 'CLOCK_27[0]'
 56. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Propagation Delay
 62. Minimum Propagation Delay
 63. Output Enable Times
 64. Minimum Output Enable Times
 65. Output Disable Times
 66. Minimum Output Disable Times
 67. Fast Model Setup Summary
 68. Fast Model Hold Summary
 69. Fast Model Recovery Summary
 70. Fast Model Removal Summary
 71. Fast Model Minimum Pulse Width Summary
 72. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 73. Fast Model Setup: 'TCK'
 74. Fast Model Setup: 'AUDIO_DAC:u11|LRCK_4X'
 75. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 76. Fast Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 77. Fast Model Setup: 'CLOCK_50'
 78. Fast Model Setup: 'AUDIO_DAC:u11|LRCK_2X'
 79. Fast Model Setup: 'USB_JTAG:u1|mTCK'
 80. Fast Model Setup: 'AUDIO_DAC:u11|LRCK_1X'
 81. Fast Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'
 82. Fast Model Setup: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
 83. Fast Model Hold: 'CLOCK_50'
 84. Fast Model Hold: 'TCK'
 85. Fast Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'
 86. Fast Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 87. Fast Model Hold: 'USB_JTAG:u1|mTCK'
 88. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 89. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 90. Fast Model Hold: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
 91. Fast Model Hold: 'AUDIO_DAC:u11|LRCK_4X'
 92. Fast Model Hold: 'AUDIO_DAC:u11|LRCK_1X'
 93. Fast Model Hold: 'AUDIO_DAC:u11|LRCK_2X'
 94. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 95. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
 96. Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_2X'
 97. Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_4X'
 98. Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_1X'
 99. Fast Model Recovery: 'AUDIO_DAC:u11|oAUD_BCK'
100. Fast Model Removal: 'AUDIO_DAC:u11|LRCK_4X'
101. Fast Model Removal: 'AUDIO_DAC:u11|oAUD_BCK'
102. Fast Model Removal: 'AUDIO_DAC:u11|LRCK_1X'
103. Fast Model Removal: 'AUDIO_DAC:u11|LRCK_2X'
104. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
105. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
106. Fast Model Minimum Pulse Width: 'TCK'
107. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
108. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'
109. Fast Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'
110. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'
111. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'
112. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'
113. Fast Model Minimum Pulse Width: 'CLOCK_50'
114. Fast Model Minimum Pulse Width: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
115. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
116. Fast Model Minimum Pulse Width: 'CLOCK_27[0]'
117. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
118. Setup Times
119. Hold Times
120. Clock to Output Times
121. Minimum Clock to Output Times
122. Propagation Delay
123. Minimum Propagation Delay
124. Output Enable Times
125. Minimum Output Enable Times
126. Output Disable Times
127. Minimum Output Disable Times
128. Multicorner Timing Analysis Summary
129. Setup Times
130. Hold Times
131. Clock to Output Times
132. Minimum Clock to Output Times
133. Progagation Delay
134. Minimum Progagation Delay
135. Setup Transfers
136. Hold Transfers
137. Recovery Transfers
138. Removal Transfers
139. Report TCCS
140. Report RSKM
141. Unconstrained Paths
142. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; DE1_USB_API                                                     ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------+--------------------------------------------------+
; Clock Name                                   ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                         ; Targets                                          ;
+----------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------+--------------------------------------------------+
; AUDIO_DAC:u11|LRCK_1X                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { AUDIO_DAC:u11|LRCK_1X }                        ;
; AUDIO_DAC:u11|LRCK_2X                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { AUDIO_DAC:u11|LRCK_2X }                        ;
; AUDIO_DAC:u11|LRCK_4X                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { AUDIO_DAC:u11|LRCK_4X }                        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { AUDIO_DAC:u11|oAUD_BCK }                       ;
; CLOCK_27[0]                                  ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { CLOCK_27[0] }                                  ;
; CLOCK_50                                     ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { CLOCK_50 }                                     ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { I2C_AV_Config:u10|mI2C_CTRL_CLK }              ;
; p1|altpll_component|pll|clk[0]               ; Generated ; 39.682 ; 25.2 MHz   ; 0.000 ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; p1|altpll_component|pll|inclk[0]               ; { p1|altpll_component|pll|clk[0] }               ;
; p1|altpll_component|pll|clk[1]               ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; p1|altpll_component|pll|inclk[0]               ; { p1|altpll_component|pll|clk[1] }               ;
; TCK                                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { TCK }                                          ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50    ; u3|u1|sdram_pll1|altpll_component|pll|inclk[0] ; { u3|u1|sdram_pll1|altpll_component|pll|clk[0] } ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50    ; u3|u1|sdram_pll1|altpll_component|pll|inclk[0] ; { u3|u1|sdram_pll1|altpll_component|pll|clk[2] } ;
; USB_JTAG:u1|mTCK                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { USB_JTAG:u1|mTCK }                             ;
+----------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                            ;
+------------+-----------------+----------------------------------------------+------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note                                                 ;
+------------+-----------------+----------------------------------------------+------------------------------------------------------+
; 62.19 MHz  ; 62.19 MHz       ; p1|altpll_component|pll|clk[0]               ;                                                      ;
; 99.08 MHz  ; 99.08 MHz       ; CLOCK_50                                     ;                                                      ;
; 153.0 MHz  ; 153.0 MHz       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;                                                      ;
; 218.39 MHz ; 218.39 MHz      ; TCK                                          ;                                                      ;
; 224.22 MHz ; 224.22 MHz      ; AUDIO_DAC:u11|LRCK_4X                        ;                                                      ;
; 263.02 MHz ; 263.02 MHz      ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;                                                      ;
; 267.31 MHz ; 267.31 MHz      ; p1|altpll_component|pll|clk[1]               ;                                                      ;
; 399.52 MHz ; 399.52 MHz      ; AUDIO_DAC:u11|LRCK_1X                        ;                                                      ;
; 434.4 MHz  ; 434.4 MHz       ; USB_JTAG:u1|mTCK                             ;                                                      ;
; 754.15 MHz ; 450.05 MHz      ; AUDIO_DAC:u11|oAUD_BCK                       ; limit due to low minimum pulse width violation (tcl) ;
+------------+-----------------+----------------------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow Model Setup Summary                                               ;
+----------------------------------------------+---------+---------------+
; Clock                                        ; Slack   ; End Point TNS ;
+----------------------------------------------+---------+---------------+
; p1|altpll_component|pll|clk[0]               ; -10.972 ; -125.374      ;
; TCK                                          ; -3.763  ; -6.418        ;
; AUDIO_DAC:u11|LRCK_4X                        ; -3.460  ; -101.341      ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -2.802  ; -72.447       ;
; CLOCK_50                                     ; -1.572  ; -14.242       ;
; AUDIO_DAC:u11|LRCK_1X                        ; -1.503  ; -9.018        ;
; USB_JTAG:u1|mTCK                             ; -1.302  ; -10.883       ;
; AUDIO_DAC:u11|LRCK_2X                        ; -0.782  ; -9.466        ;
; p1|altpll_component|pll|clk[1]               ; -0.344  ; -1.357        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; -0.326  ; -0.652        ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 9.785   ; 0.000         ;
+----------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -2.703 ; -36.518       ;
; p1|altpll_component|pll|clk[1]               ; 0.092  ; 0.000         ;
; TCK                                          ; 0.166  ; 0.000         ;
; AUDIO_DAC:u11|oAUD_BCK                       ; 0.445  ; 0.000         ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; 0.445  ; 0.000         ;
; USB_JTAG:u1|mTCK                             ; 0.445  ; 0.000         ;
; p1|altpll_component|pll|clk[0]               ; 0.445  ; 0.000         ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.445  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_4X                        ; 0.972  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_1X                        ; 0.988  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_2X                        ; 1.159  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -5.581 ; -407.413      ;
; p1|altpll_component|pll|clk[1] ; -5.578 ; -172.918      ;
; AUDIO_DAC:u11|LRCK_2X          ; -2.906 ; -46.496       ;
; AUDIO_DAC:u11|LRCK_4X          ; -2.861 ; -100.669      ;
; AUDIO_DAC:u11|LRCK_1X          ; -2.704 ; -16.224       ;
; AUDIO_DAC:u11|oAUD_BCK         ; -2.608 ; -10.432       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; AUDIO_DAC:u11|LRCK_4X          ; 3.112 ; 0.000         ;
; AUDIO_DAC:u11|oAUD_BCK         ; 3.360 ; 0.000         ;
; AUDIO_DAC:u11|LRCK_1X          ; 3.456 ; 0.000         ;
; AUDIO_DAC:u11|LRCK_2X          ; 3.658 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 5.335 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 5.335 ; 0.000         ;
+--------------------------------+-------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; TCK                                          ; -1.469 ; -7.579        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -0.611 ; -48.880       ;
; AUDIO_DAC:u11|LRCK_4X                        ; -0.611 ; -46.436       ;
; USB_JTAG:u1|mTCK                             ; -0.611 ; -23.218       ;
; AUDIO_DAC:u11|LRCK_2X                        ; -0.611 ; -19.552       ;
; AUDIO_DAC:u11|LRCK_1X                        ; -0.611 ; -7.332        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; -0.611 ; -4.888        ;
; CLOCK_50                                     ; 8.889  ; 0.000         ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; p1|altpll_component|pll|clk[0]               ; 17.277 ; 0.000         ;
; CLOCK_27[0]                                  ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1]               ; 26.666 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                               ;
+---------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -10.972 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 8.216      ;
; -10.948 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 8.196      ;
; -10.909 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 8.157      ;
; -10.891 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 8.135      ;
; -10.829 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 8.077      ;
; -10.778 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 8.022      ;
; -10.762 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 8.006      ;
; -10.762 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 8.006      ;
; -10.762 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 8.006      ;
; -10.738 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.986      ;
; -10.738 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.986      ;
; -10.738 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.986      ;
; -10.716 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.964      ;
; -10.699 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.947      ;
; -10.699 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.947      ;
; -10.699 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.947      ;
; -10.681 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.925      ;
; -10.681 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.925      ;
; -10.681 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.925      ;
; -10.636 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.880      ;
; -10.619 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.867      ;
; -10.619 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.867      ;
; -10.619 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.867      ;
; -10.581 ; CMD_Decode:u5|oCursor_X[1] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.826      ;
; -10.574 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.822      ;
; -10.568 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.812      ;
; -10.568 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.812      ;
; -10.568 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.812      ;
; -10.512 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.756      ;
; -10.506 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.754      ;
; -10.506 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.754      ;
; -10.506 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.754      ;
; -10.454 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.702      ;
; -10.431 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.675      ;
; -10.426 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.670      ;
; -10.426 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.670      ;
; -10.426 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.670      ;
; -10.408 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.652      ;
; -10.408 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.652      ;
; -10.406 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.650      ;
; -10.403 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.647      ;
; -10.400 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.644      ;
; -10.398 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.642      ;
; -10.384 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.632      ;
; -10.384 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.632      ;
; -10.382 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.630      ;
; -10.379 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.627      ;
; -10.376 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.624      ;
; -10.374 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.622      ;
; -10.371 ; CMD_Decode:u5|oCursor_X[1] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.616      ;
; -10.371 ; CMD_Decode:u5|oCursor_X[1] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.616      ;
; -10.371 ; CMD_Decode:u5|oCursor_X[1] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.616      ;
; -10.364 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.612      ;
; -10.364 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.612      ;
; -10.364 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.612      ;
; -10.345 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.593      ;
; -10.345 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.593      ;
; -10.343 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.591      ;
; -10.340 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.588      ;
; -10.337 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.585      ;
; -10.335 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.583      ;
; -10.327 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.571      ;
; -10.327 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.571      ;
; -10.325 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.569      ;
; -10.322 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.566      ;
; -10.319 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.563      ;
; -10.317 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.561      ;
; -10.306 ; CMD_Decode:u5|oCursor_X[8] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.550      ;
; -10.302 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.546      ;
; -10.302 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.546      ;
; -10.302 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.546      ;
; -10.265 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.513      ;
; -10.265 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.513      ;
; -10.263 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.511      ;
; -10.260 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.508      ;
; -10.257 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.505      ;
; -10.255 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.503      ;
; -10.254 ; CMD_Decode:u5|oCursor_X[9] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.498      ;
; -10.244 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.492      ;
; -10.244 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.492      ;
; -10.244 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.492      ;
; -10.221 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.465      ;
; -10.221 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.465      ;
; -10.221 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.465      ;
; -10.214 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.458      ;
; -10.214 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.458      ;
; -10.212 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.456      ;
; -10.209 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.453      ;
; -10.206 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.450      ;
; -10.204 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.448      ;
; -10.158 ; CMD_Decode:u5|oCursor_Y[7] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.406      ;
; -10.152 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.400      ;
; -10.152 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.400      ;
; -10.150 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.398      ;
; -10.147 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.395      ;
; -10.144 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.392      ;
; -10.142 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.792     ; 7.390      ;
; -10.096 ; CMD_Decode:u5|oCursor_X[8] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.340      ;
; -10.096 ; CMD_Decode:u5|oCursor_X[8] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.340      ;
; -10.096 ; CMD_Decode:u5|oCursor_X[8] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 7.340      ;
+---------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'TCK'                                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.763 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 6.312      ;
; -3.726 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 6.275      ;
; -3.579 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.051     ; 4.437      ;
; -3.575 ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.641      ; 6.125      ;
; -3.531 ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 6.080      ;
; -3.449 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.051     ; 4.307      ;
; -3.384 ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.641      ; 5.934      ;
; -3.352 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.901      ;
; -3.289 ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.838      ;
; -3.272 ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.649      ; 5.830      ;
; -3.226 ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.641      ; 5.776      ;
; -3.195 ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.641      ; 5.745      ;
; -3.177 ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.641      ; 5.727      ;
; -3.158 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.637      ; 5.704      ;
; -3.151 ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.649      ; 5.709      ;
; -3.127 ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.676      ;
; -3.090 ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.641      ; 5.640      ;
; -3.084 ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.633      ;
; -2.959 ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.508      ;
; -2.907 ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.456      ;
; -2.899 ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.649      ; 5.457      ;
; -2.890 ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.641      ; 5.440      ;
; -2.842 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.657      ; 5.408      ;
; -2.831 ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.380      ;
; -2.828 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.644      ; 5.381      ;
; -2.712 ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.261      ;
; -2.679 ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.228      ;
; -2.662 ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.641      ; 5.212      ;
; -2.534 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.648      ; 5.091      ;
; -2.526 ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.641      ; 5.076      ;
; -2.522 ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.071      ;
; -2.503 ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.052      ;
; -2.478 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.051     ; 3.336      ;
; -2.441 ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 4.990      ;
; -2.340 ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 4.889      ;
; -2.243 ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 4.792      ;
; -2.212 ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 4.761      ;
; -2.201 ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 4.750      ;
; -2.112 ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 4.661      ;
; -2.052 ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 4.601      ;
; -2.038 ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 4.587      ;
; -1.584 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.691      ; 4.313      ;
; -1.424 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.691      ; 4.153      ;
; -1.381 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.688      ; 4.107      ;
; -1.077 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.691      ; 3.806      ;
; -1.065 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.708      ; 3.811      ;
; -1.051 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.695      ; 3.784      ;
; -0.757 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.699      ; 3.494      ;
; -0.588 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.691      ; 3.317      ;
; -0.475 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.513      ;
; -0.428 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.691      ; 3.157      ;
; -0.385 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.688      ; 3.111      ;
; -0.290 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.328      ;
; -0.242 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.691      ; 2.971      ;
; -0.241 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.235 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.699      ; 2.972      ;
; -0.199 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.237      ;
; -0.134 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.172      ;
; -0.082 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.691      ; 2.811      ;
; -0.081 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.691      ; 2.810      ;
; -0.069 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.708      ; 2.815      ;
; -0.055 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.695      ; 2.788      ;
; -0.039 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.688      ; 2.765      ;
; 0.108  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.930      ;
; 0.265  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.691      ; 2.464      ;
; 0.277  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.708      ; 2.469      ;
; 0.291  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.695      ; 2.442      ;
; 0.307  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.731      ;
; 0.586  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.699      ; 2.151      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                     ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -3.460 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.498      ;
; -3.460 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.498      ;
; -3.460 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.498      ;
; -3.460 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.498      ;
; -3.460 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.498      ;
; -3.460 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.498      ;
; -3.460 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.498      ;
; -3.460 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.498      ;
; -3.460 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.498      ;
; -3.460 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.498      ;
; -3.460 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.498      ;
; -3.434 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.472      ;
; -3.434 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.472      ;
; -3.434 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.472      ;
; -3.434 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.472      ;
; -3.434 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.472      ;
; -3.434 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.472      ;
; -3.434 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.472      ;
; -3.434 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.472      ;
; -3.434 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.472      ;
; -3.434 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.472      ;
; -3.434 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.472      ;
; -3.396 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.434      ;
; -3.396 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.434      ;
; -3.396 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.434      ;
; -3.396 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.434      ;
; -3.396 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.434      ;
; -3.396 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.434      ;
; -3.396 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.434      ;
; -3.396 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.434      ;
; -3.396 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.434      ;
; -3.396 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.434      ;
; -3.396 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.434      ;
; -3.266 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.297      ;
; -3.266 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.297      ;
; -3.266 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.297      ;
; -3.266 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.297      ;
; -3.266 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.297      ;
; -3.266 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.297      ;
; -3.266 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.297      ;
; -3.266 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.297      ;
; -3.266 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.297      ;
; -3.266 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.297      ;
; -3.266 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.297      ;
; -3.149 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.180      ;
; -3.149 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.180      ;
; -3.149 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.180      ;
; -3.149 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.180      ;
; -3.149 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.180      ;
; -3.149 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.180      ;
; -3.149 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.180      ;
; -3.149 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.180      ;
; -3.149 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.180      ;
; -3.149 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.180      ;
; -3.149 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.180      ;
; -3.136 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.181      ;
; -3.136 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.181      ;
; -3.136 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.181      ;
; -3.136 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.181      ;
; -3.136 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.181      ;
; -3.115 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.146      ;
; -3.115 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.146      ;
; -3.115 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.146      ;
; -3.115 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.146      ;
; -3.115 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.146      ;
; -3.115 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.146      ;
; -3.115 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.146      ;
; -3.115 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.146      ;
; -3.115 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.146      ;
; -3.115 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.146      ;
; -3.115 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.007     ; 4.146      ;
; -3.110 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.155      ;
; -3.110 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.155      ;
; -3.110 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.155      ;
; -3.110 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.155      ;
; -3.110 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.155      ;
; -3.072 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.117      ;
; -3.072 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.117      ;
; -3.072 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.117      ;
; -3.072 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.117      ;
; -3.072 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.117      ;
; -3.052 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.008     ; 4.082      ;
; -3.052 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.008     ; 4.082      ;
; -3.052 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.008     ; 4.082      ;
; -3.052 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.008     ; 4.082      ;
; -3.052 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.008     ; 4.082      ;
; -3.052 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.008     ; 4.082      ;
; -3.052 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.008     ; 4.082      ;
; -3.052 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.008     ; 4.082      ;
; -3.052 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.008     ; 4.082      ;
; -3.052 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.008     ; 4.082      ;
; -3.052 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.008     ; 4.082      ;
; -3.046 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.084      ;
; -3.046 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.084      ;
; -3.046 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.084      ;
; -3.046 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.084      ;
; -3.046 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.084      ;
; -3.046 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.084      ;
; -3.046 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.084      ;
; -3.046 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.084      ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.802 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.839      ;
; -2.584 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.622      ;
; -2.573 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.610      ;
; -2.493 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.531      ;
; -2.454 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.491      ;
; -2.307 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.345      ;
; -2.237 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.274      ;
; -2.237 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.274      ;
; -2.237 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.274      ;
; -2.237 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.274      ;
; -2.237 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.274      ;
; -2.237 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.274      ;
; -2.237 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.274      ;
; -2.237 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.274      ;
; -2.237 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.274      ;
; -2.237 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.274      ;
; -2.184 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.221      ;
; -2.184 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.221      ;
; -2.184 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.221      ;
; -2.184 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.221      ;
; -2.184 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.221      ;
; -2.184 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.221      ;
; -2.184 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.221      ;
; -2.184 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.221      ;
; -2.184 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.221      ;
; -2.184 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.221      ;
; -2.110 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.147      ;
; -2.050 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.088      ;
; -1.990 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.027      ;
; -1.990 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.027      ;
; -1.990 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.027      ;
; -1.990 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.027      ;
; -1.990 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.027      ;
; -1.990 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.027      ;
; -1.990 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.027      ;
; -1.990 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.027      ;
; -1.990 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.027      ;
; -1.990 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.027      ;
; -1.934 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.934 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.934 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.934 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.934 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.934 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.934 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.934 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.934 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.934 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.971      ;
; -1.931 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.969      ;
; -1.925 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.963      ;
; -1.889 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.926      ;
; -1.889 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.926      ;
; -1.889 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.926      ;
; -1.889 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.926      ;
; -1.889 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.926      ;
; -1.889 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.926      ;
; -1.889 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.926      ;
; -1.889 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.926      ;
; -1.889 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.926      ;
; -1.889 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.926      ;
; -1.883 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.921      ;
; -1.830 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.867      ;
; -1.830 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.867      ;
; -1.830 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.867      ;
; -1.830 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.867      ;
; -1.830 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.867      ;
; -1.830 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.867      ;
; -1.830 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.867      ;
; -1.830 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.867      ;
; -1.830 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.867      ;
; -1.830 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.867      ;
; -1.809 ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.847      ;
; -1.733 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.771      ;
; -1.727 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.764      ;
; -1.727 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.764      ;
; -1.727 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.764      ;
; -1.727 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.764      ;
; -1.727 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.764      ;
; -1.727 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.764      ;
; -1.727 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.764      ;
; -1.727 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.764      ;
; -1.727 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.764      ;
; -1.727 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.764      ;
; -1.655 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.693      ;
; -1.652 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.690      ;
; -1.646 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.684      ;
; -1.643 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.681      ;
; -1.643 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.681      ;
; -1.643 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.681      ;
; -1.643 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.681      ;
; -1.643 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.681      ;
; -1.643 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.681      ;
; -1.622 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.660      ;
; -1.621 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.659      ;
; -1.586 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.624      ;
; -1.586 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.624      ;
; -1.586 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.624      ;
; -1.586 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.624      ;
; -1.586 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.624      ;
; -1.586 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.624      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                           ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.572 ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|oTxD_Done                         ; TCK                             ; CLOCK_50    ; 1.000        ; -1.691     ; 0.919      ;
; -1.569 ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|Pre_TxD_Done                      ; TCK                             ; CLOCK_50    ; 1.000        ; -1.691     ; 0.916      ;
; -1.207 ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; CLOCK_50    ; 0.500        ; 2.858      ; 4.603      ;
; -1.005 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.436      ; 2.479      ;
; -1.005 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.436      ; 2.479      ;
; -1.005 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.436      ; 2.479      ;
; -1.005 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.436      ; 2.479      ;
; -1.005 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.436      ; 2.479      ;
; -1.005 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.436      ; 2.479      ;
; -1.005 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.436      ; 2.479      ;
; -1.005 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.436      ; 2.479      ;
; -0.707 ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; CLOCK_50    ; 1.000        ; 2.858      ; 4.603      ;
; -0.223 ; AUDIO_DAC:u11|FLASH_Cont[17]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[17] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.572      ; 1.333      ;
; -0.212 ; AUDIO_DAC:u11|FLASH_Cont[0]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[0]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.569      ; 1.319      ;
; -0.200 ; AUDIO_DAC:u11|FLASH_Cont[1]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[1]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.569      ; 1.307      ;
; -0.200 ; AUDIO_DAC:u11|FLASH_Cont[19]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[19] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.572      ; 1.310      ;
; -0.197 ; AUDIO_DAC:u11|FLASH_Cont[8]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[8]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.569      ; 1.304      ;
; -0.196 ; AUDIO_DAC:u11|FLASH_Cont[16]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[16] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.572      ; 1.306      ;
; -0.188 ; AUDIO_DAC:u11|FLASH_Cont[11]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[11] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.574      ; 1.300      ;
; -0.183 ; AUDIO_DAC:u11|FLASH_Cont[21]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[21] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.574      ; 1.295      ;
; -0.173 ; AUDIO_DAC:u11|FLASH_Cont[18]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[18] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.572      ; 1.283      ;
; -0.041 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_Ready                        ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.435      ; 1.514      ;
; -0.041 ; AUDIO_DAC:u11|FLASH_Cont[6]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[6]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.569      ; 1.148      ;
; 0.042  ; AUDIO_DAC:u11|FLASH_Cont[13]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[13] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.573      ; 1.069      ;
; 0.042  ; AUDIO_DAC:u11|FLASH_Cont[15]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[15] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.573      ; 1.069      ;
; 0.156  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|Pre_RxD_Ready                     ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.435      ; 1.317      ;
; 0.178  ; AUDIO_DAC:u11|FLASH_Cont[10]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[10] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.570      ; 0.930      ;
; 0.181  ; AUDIO_DAC:u11|FLASH_Cont[9]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[9]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.570      ; 0.927      ;
; 0.185  ; AUDIO_DAC:u11|FLASH_Cont[5]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[5]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.570      ; 0.923      ;
; 0.191  ; AUDIO_DAC:u11|FLASH_Cont[20]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[20] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.573      ; 0.920      ;
; 0.192  ; AUDIO_DAC:u11|FLASH_Cont[7]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[7]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.570      ; 0.916      ;
; 0.193  ; AUDIO_DAC:u11|FLASH_Cont[2]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[2]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.570      ; 0.915      ;
; 0.193  ; AUDIO_DAC:u11|FLASH_Cont[3]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[3]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.570      ; 0.915      ;
; 0.193  ; AUDIO_DAC:u11|FLASH_Cont[14]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[14] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.573      ; 0.918      ;
; 0.197  ; AUDIO_DAC:u11|FLASH_Cont[4]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[4]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.570      ; 0.911      ;
; 0.198  ; AUDIO_DAC:u11|FLASH_Cont[12]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[12] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.573      ; 0.913      ;
; 0.425  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.435      ; 1.048      ;
; 0.426  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.435      ; 1.047      ;
; 0.563  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.435      ; 0.910      ;
; 0.563  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.435      ; 0.910      ;
; 0.564  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.435      ; 0.909      ;
; 0.567  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.435      ; 0.906      ;
; 0.568  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.435      ; 0.905      ;
; 0.574  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.435      ; 0.899      ;
; 2.955  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; CLOCK_50    ; 0.500        ; 2.871      ; 0.731      ;
; 3.455  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; CLOCK_50    ; 1.000        ; 2.871      ; 0.731      ;
; 9.907  ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 10.122     ;
; 9.944  ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 10.085     ;
; 10.059 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.970      ;
; 10.096 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.933      ;
; 10.211 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.818      ;
; 10.248 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.781      ;
; 10.254 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.775      ;
; 10.279 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.750      ;
; 10.406 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.623      ;
; 10.474 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.555      ;
; 10.511 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.518      ;
; 10.558 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.471      ;
; 10.611 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.418      ;
; 10.650 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.379      ;
; 10.662 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.367      ;
; 10.671 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.358      ;
; 10.687 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.342      ;
; 10.731 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.298      ;
; 10.779 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.250      ;
; 10.806 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.223      ;
; 10.843 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.186      ;
; 10.881 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.148      ;
; 10.884 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.145      ;
; 10.887 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.142      ;
; 10.918 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.111      ;
; 10.924 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.105      ;
; 10.931 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.098      ;
; 10.942 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.087      ;
; 10.979 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.050      ;
; 10.991 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.038      ;
; 11.018 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 9.011      ;
; 11.055 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.974      ;
; 11.083 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.946      ;
; 11.121 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.908      ;
; 11.133 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.896      ;
; 11.153 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.876      ;
; 11.208 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[5]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 8.830      ;
; 11.234 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.795      ;
; 11.244 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.785      ;
; 11.272 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.757      ;
; 11.310 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.719      ;
; 11.333 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.696      ;
; 11.360 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[5]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 8.678      ;
; 11.394 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.635      ;
; 11.431 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|oFL_Select[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.011      ; 8.618      ;
; 11.431 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|oFL_Select[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.011      ; 8.618      ;
; 11.512 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[5]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 8.526      ;
; 11.518 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.511      ;
; 11.551 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.478      ;
; 11.585 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.444      ;
; 11.642 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.387      ;
; 11.703 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.326      ;
; 11.727 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.302      ;
; 11.727 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.009     ; 8.302      ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.503 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.541      ;
; -1.503 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.541      ;
; -1.503 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.541      ;
; -1.503 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.541      ;
; -1.503 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.541      ;
; -1.503 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.541      ;
; -1.457 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.495      ;
; -1.457 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.495      ;
; -1.273 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.311      ;
; -1.273 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.311      ;
; -1.273 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.311      ;
; -1.273 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.311      ;
; -1.273 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.311      ;
; -1.273 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.311      ;
; -1.109 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.147      ;
; -1.109 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.147      ;
; -1.109 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.147      ;
; -1.109 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.147      ;
; -1.109 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.147      ;
; -1.109 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.147      ;
; -0.994 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.032      ;
; -0.994 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.032      ;
; -0.994 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.032      ;
; -0.994 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.032      ;
; -0.994 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.032      ;
; -0.994 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.032      ;
; -0.801 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.839      ;
; -0.801 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.839      ;
; -0.801 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.839      ;
; -0.801 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.839      ;
; -0.801 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.839      ;
; -0.801 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.839      ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'USB_JTAG:u1|mTCK'                                                                                                                            ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.302 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.341      ;
; -1.302 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.341      ;
; -1.302 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.341      ;
; -1.302 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.341      ;
; -1.302 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.341      ;
; -1.302 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.341      ;
; -1.302 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.341      ;
; -1.302 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.341      ;
; -1.139 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.178      ;
; -1.139 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.178      ;
; -1.139 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.178      ;
; -1.139 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.178      ;
; -1.139 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.178      ;
; -1.139 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.178      ;
; -1.139 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.178      ;
; -1.139 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.178      ;
; -1.012 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.051      ;
; -1.012 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.051      ;
; -1.012 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.051      ;
; -1.012 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.051      ;
; -1.012 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.051      ;
; -1.012 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.051      ;
; -1.012 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.051      ;
; -1.012 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 2.051      ;
; -0.443 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 1.475      ;
; -0.433 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 1.465      ;
; -0.424 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 1.456      ;
; -0.419 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 1.451      ;
; -0.419 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 1.451      ;
; -0.411 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 1.443      ;
; -0.407 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 1.439      ;
; -0.278 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.316      ;
; -0.189 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.227      ;
; -0.025 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.063      ;
; 0.100  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.938      ;
; 0.100  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.938      ;
; 0.104  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.934      ;
; 0.125  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.913      ;
; 0.125  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.913      ;
; 0.127  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.911      ;
; 0.127  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.911      ;
; 0.129  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.909      ;
; 0.130  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.908      ;
; 0.307  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.731      ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.782 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.047     ; 1.273      ;
; -0.782 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 1.274      ;
; -0.749 ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 1.241      ;
; -0.735 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.047     ; 1.226      ;
; -0.656 ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 1.148      ;
; -0.645 ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 1.137      ;
; -0.634 ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 1.126      ;
; -0.598 ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.047     ; 1.089      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 1.055      ;
; -0.562 ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 1.054      ;
; -0.561 ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 1.053      ;
; -0.554 ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 1.046      ;
; -0.415 ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 0.907      ;
; -0.413 ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 0.905      ;
; -0.410 ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 0.902      ;
; -0.407 ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.046     ; 0.899      ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                              ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.344 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.067      ; 0.731      ;
; -0.344 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.067      ; 0.731      ;
; -0.343 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.068      ; 0.731      ;
; -0.343 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.068      ; 0.731      ;
; -0.335 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.076      ; 0.731      ;
; -0.335 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.076      ; 0.731      ;
; -0.335 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.076      ; 0.731      ;
; -0.335 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.076      ; 0.731      ;
; 51.814 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.779      ;
; 51.814 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.779      ;
; 51.814 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.779      ;
; 51.814 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.779      ;
; 51.814 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.779      ;
; 51.814 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.779      ;
; 51.814 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.779      ;
; 51.814 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.779      ;
; 51.814 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.779      ;
; 51.876 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.717      ;
; 51.876 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.717      ;
; 51.876 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.717      ;
; 51.876 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.717      ;
; 51.876 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.717      ;
; 51.876 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.717      ;
; 51.876 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.717      ;
; 51.876 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.717      ;
; 51.876 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.717      ;
; 52.051 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.542      ;
; 52.051 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.542      ;
; 52.051 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.542      ;
; 52.051 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.542      ;
; 52.051 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.542      ;
; 52.051 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.542      ;
; 52.051 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.542      ;
; 52.051 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.542      ;
; 52.051 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.542      ;
; 52.212 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.381      ;
; 52.212 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.381      ;
; 52.212 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.381      ;
; 52.212 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.381      ;
; 52.212 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.381      ;
; 52.212 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.381      ;
; 52.212 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.381      ;
; 52.212 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.381      ;
; 52.212 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.381      ;
; 52.423 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.170      ;
; 52.423 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.170      ;
; 52.423 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.170      ;
; 52.423 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.170      ;
; 52.423 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.170      ;
; 52.423 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.170      ;
; 52.423 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.170      ;
; 52.423 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.170      ;
; 52.539 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.054      ;
; 52.594 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.999      ;
; 52.594 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.999      ;
; 52.594 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.999      ;
; 52.594 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.999      ;
; 52.594 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.999      ;
; 52.594 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.999      ;
; 52.594 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.999      ;
; 52.594 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.999      ;
; 52.600 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 2.994      ;
; 52.601 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.992      ;
; 52.701 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.892      ;
; 52.701 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.892      ;
; 52.701 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.892      ;
; 52.701 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.892      ;
; 52.701 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.892      ;
; 52.701 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.892      ;
; 52.701 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.892      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.771 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 2.823      ;
; 52.776 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.817      ;
; 52.776 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.817      ;
; 52.776 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.817      ;
; 52.776 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.817      ;
; 52.776 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.817      ;
; 52.776 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.817      ;
; 52.776 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.817      ;
; 52.776 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.817      ;
; 52.776 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.817      ;
; 52.776 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.817      ;
; 52.837 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.756      ;
; 52.837 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.756      ;
; 52.837 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.756      ;
; 52.837 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.756      ;
; 52.837 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.756      ;
; 52.837 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.756      ;
; 52.837 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.756      ;
; 52.837 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.756      ;
; 52.921 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.672      ;
; 52.921 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.672      ;
; 52.921 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.672      ;
; 52.921 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.672      ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                                ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.326 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 1.364      ;
; -0.326 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 1.364      ;
; -0.217 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 1.255      ;
; 0.063  ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.975      ;
; 0.085  ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.953      ;
; 0.087  ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.951      ;
; 0.307  ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                        ;
+--------+---------------------------------------------+-------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                   ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 9.785  ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.752     ; 7.501      ;
; 9.786  ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.752     ; 7.500      ;
; 9.787  ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.752     ; 7.499      ;
; 9.982  ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.752     ; 7.304      ;
; 9.982  ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.752     ; 7.304      ;
; 10.046 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.751     ; 7.241      ;
; 10.056 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.751     ; 7.231      ;
; 10.130 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.752     ; 7.156      ;
; 10.131 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.752     ; 7.155      ;
; 10.132 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.752     ; 7.154      ;
; 10.327 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.752     ; 6.959      ;
; 10.327 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.752     ; 6.959      ;
; 10.355 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.751     ; 6.932      ;
; 10.391 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.751     ; 6.896      ;
; 10.401 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.751     ; 6.886      ;
; 10.700 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.751     ; 6.587      ;
; 11.007 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.750     ; 6.281      ;
; 11.007 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.750     ; 6.281      ;
; 11.178 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.751     ; 6.109      ;
; 11.352 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.750     ; 5.936      ;
; 11.352 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.750     ; 5.936      ;
; 11.390 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.745     ; 5.903      ;
; 11.391 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Write  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.751     ; 5.896      ;
; 11.391 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.745     ; 5.902      ;
; 11.392 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.745     ; 5.901      ;
; 11.523 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.751     ; 5.764      ;
; 11.587 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.745     ; 5.706      ;
; 11.587 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.745     ; 5.706      ;
; 11.626 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Read   ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.750     ; 5.662      ;
; 11.651 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.744     ; 5.643      ;
; 11.661 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.744     ; 5.633      ;
; 11.736 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Write  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.751     ; 5.551      ;
; 11.835 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.745     ; 5.458      ;
; 11.836 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.745     ; 5.457      ;
; 11.837 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.745     ; 5.456      ;
; 11.960 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.744     ; 5.334      ;
; 11.971 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Read   ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.750     ; 5.317      ;
; 11.994 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.762     ; 5.282      ;
; 11.995 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.762     ; 5.281      ;
; 11.996 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.762     ; 5.280      ;
; 12.032 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.745     ; 5.261      ;
; 12.032 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.745     ; 5.261      ;
; 12.096 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.744     ; 5.198      ;
; 12.106 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.744     ; 5.188      ;
; 12.191 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.762     ; 5.085      ;
; 12.191 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.762     ; 5.085      ;
; 12.255 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.761     ; 5.022      ;
; 12.265 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.761     ; 5.012      ;
; 12.405 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.744     ; 4.889      ;
; 12.564 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.761     ; 4.713      ;
; 12.612 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 4.683      ;
; 12.612 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 4.683      ;
; 12.722 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.750     ; 4.566      ;
; 12.783 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.744     ; 4.511      ;
; 12.996 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|Write  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.744     ; 4.298      ;
; 13.057 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 4.238      ;
; 13.057 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 4.238      ;
; 13.067 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.750     ; 4.221      ;
; 13.216 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.760     ; 4.062      ;
; 13.216 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.760     ; 4.062      ;
; 13.228 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.744     ; 4.066      ;
; 13.231 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|Read   ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 4.064      ;
; 13.387 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.761     ; 3.890      ;
; 13.441 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|Write  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.744     ; 3.853      ;
; 13.464 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.574      ;
; 13.465 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.573      ;
; 13.466 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.572      ;
; 13.500 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.538      ;
; 13.501 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.537      ;
; 13.502 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.536      ;
; 13.600 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|Write  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.761     ; 3.677      ;
; 13.612 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.426      ;
; 13.613 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.425      ;
; 13.614 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.424      ;
; 13.661 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.377      ;
; 13.661 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.377      ;
; 13.676 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|Read   ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.743     ; 3.619      ;
; 13.697 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.341      ;
; 13.697 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.341      ;
; 13.725 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.314      ;
; 13.735 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.304      ;
; 13.761 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.278      ;
; 13.771 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.268      ;
; 13.777 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.261      ;
; 13.778 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.260      ;
; 13.779 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.259      ;
; 13.809 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.229      ;
; 13.809 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.229      ;
; 13.835 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|Read   ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.760     ; 3.443      ;
; 13.873 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.166      ;
; 13.883 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.156      ;
; 13.974 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.064      ;
; 13.974 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.064      ;
; 14.007 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.031      ;
; 14.008 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.030      ;
; 14.009 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.029      ;
; 14.034 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.005      ;
; 14.038 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.001      ;
; 14.048 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.991      ;
; 14.070 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.969      ;
+--------+---------------------------------------------+-------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -2.703 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50    ; 0.000        ; 2.871      ; 0.731      ;
; -2.203 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50    ; -0.500       ; 2.871      ; 0.731      ;
; -2.142 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[3]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[3]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.898      ;
; -2.141 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[7]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[7]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.899      ;
; -2.141 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[0]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.899      ;
; -2.137 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[6]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[6]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.903      ;
; -2.136 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[4]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[4]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.904      ;
; -2.129 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[2]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.911      ;
; -1.990 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[8]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[8]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.050      ;
; -1.989 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[10]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[10]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.051      ;
; -1.988 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[5]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.052      ;
; -1.988 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[1]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[1]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.052      ;
; -1.984 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[14]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[14]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.056      ;
; -1.982 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[13]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.058      ;
; -1.982 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[12]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[12]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.058      ;
; -1.770 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[9]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[9]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.756      ; 1.272      ;
; -1.767 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[11]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.273      ;
; -1.220 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE             ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 1.809      ;
; -1.217 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE             ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_DONE          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 1.812      ;
; -1.112 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[15]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.763      ; 1.937      ;
; 0.178  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7]                 ; USB_JTAG:u1|oRxD_DATA[7]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.435      ; 0.899      ;
; 0.184  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2]                 ; USB_JTAG:u1|oRxD_DATA[2]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.435      ; 0.905      ;
; 0.185  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3]                 ; USB_JTAG:u1|oRxD_DATA[3]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.435      ; 0.906      ;
; 0.188  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1]                 ; USB_JTAG:u1|oRxD_DATA[1]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.435      ; 0.909      ;
; 0.189  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4]                 ; USB_JTAG:u1|oRxD_DATA[4]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.435      ; 0.910      ;
; 0.189  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0]                 ; USB_JTAG:u1|oRxD_DATA[0]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.435      ; 0.910      ;
; 0.326  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5]                 ; USB_JTAG:u1|oRxD_DATA[5]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.435      ; 1.047      ;
; 0.327  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6]                 ; USB_JTAG:u1|oRxD_DATA[6]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.435      ; 1.048      ;
; 0.445  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]       ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mFL_ST.001                             ; CMD_Decode:u5|mFL_ST.001                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mFL_ST.011                             ; CMD_Decode:u5|mFL_ST.011                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mFL_ST.101                             ; CMD_Decode:u5|mFL_ST.101                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mFL_ST.111                             ; CMD_Decode:u5|mFL_ST.111                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_FLASH                                ; CMD_Decode:u5|f_FLASH                                ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|oFL_TXD_Start                          ; CMD_Decode:u5|oFL_TXD_Start                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSDR_WRn                               ; CMD_Decode:u5|mSDR_WRn                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSR_ST.011                             ; CMD_Decode:u5|mSR_ST.011                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSR_ST.101                             ; CMD_Decode:u5|mSR_ST.101                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_SRAM                                 ; CMD_Decode:u5|f_SRAM                                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|oSR_TXD_Start                          ; CMD_Decode:u5|oSR_TXD_Start                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                 ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack     ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery         ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                 ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|left_shift_key                       ; ps2_keyboard:u4|left_shift_key                       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|right_shift_key                      ; ps2_keyboard:u4|right_shift_key                      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m2_state                             ; ps2_keyboard:u4|m2_state                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mPS2_ST.001                            ; CMD_Decode:u5|mPS2_ST.001                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_PS2                                  ; CMD_Decode:u5|f_PS2                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|oPS2_TXD_Start                         ; CMD_Decode:u5|oPS2_TXD_Start                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_SDR_SEL                              ; CMD_Decode:u5|f_SDR_SEL                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSDR_ST.011                            ; CMD_Decode:u5|mSDR_ST.011                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSDR_Start                             ; CMD_Decode:u5|mSDR_Start                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD          ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSDR_ST.001                            ; CMD_Decode:u5|mSDR_ST.001                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_SDRAM                                ; CMD_Decode:u5|f_SDRAM                                ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|oSDR_TXD_Start                         ; CMD_Decode:u5|oSDR_TXD_Start                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Flash:u2|Flash_Controller:u1|mFinish           ; Multi_Flash:u2|Flash_Controller:u1|mFinish           ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|oFL_Start                              ; CMD_Decode:u5|oFL_Start                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Flash:u2|Flash_Controller:u1|mStart            ; Multi_Flash:u2|Flash_Controller:u1|mStart            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Flash:u2|Flash_Controller:u1|ST.P5             ; Multi_Flash:u2|Flash_Controller:u1|ST.P5             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Reset_Delay:d0|Cont[0]                               ; Reset_Delay:d0|Cont[0]                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_VGA                                  ; CMD_Decode:u5|f_VGA                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_SR_SEL                               ; CMD_Decode:u5|f_SR_SEL                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_SEG7                                 ; CMD_Decode:u5|f_SEG7                                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_LED                                  ; CMD_Decode:u5|f_LED                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA     ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.554  ; AUDIO_DAC:u11|FLASH_Cont[12]                         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[12]        ; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50    ; -0.500       ; 0.573      ; 0.913      ;
; 0.555  ; AUDIO_DAC:u11|FLASH_Cont[4]                          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[4]         ; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50    ; -0.500       ; 0.570      ; 0.911      ;
; 0.559  ; AUDIO_DAC:u11|FLASH_Cont[2]                          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[2]         ; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50    ; -0.500       ; 0.570      ; 0.915      ;
; 0.559  ; AUDIO_DAC:u11|FLASH_Cont[3]                          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[3]         ; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50    ; -0.500       ; 0.570      ; 0.915      ;
; 0.559  ; AUDIO_DAC:u11|FLASH_Cont[14]                         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[14]        ; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50    ; -0.500       ; 0.573      ; 0.918      ;
; 0.560  ; AUDIO_DAC:u11|FLASH_Cont[7]                          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[7]         ; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50    ; -0.500       ; 0.570      ; 0.916      ;
; 0.561  ; AUDIO_DAC:u11|FLASH_Cont[20]                         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[20]        ; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50    ; -0.500       ; 0.573      ; 0.920      ;
; 0.567  ; AUDIO_DAC:u11|FLASH_Cont[5]                          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[5]         ; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50    ; -0.500       ; 0.570      ; 0.923      ;
; 0.571  ; AUDIO_DAC:u11|FLASH_Cont[9]                          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[9]         ; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50    ; -0.500       ; 0.570      ; 0.927      ;
; 0.574  ; AUDIO_DAC:u11|FLASH_Cont[10]                         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[10]        ; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50    ; -0.500       ; 0.570      ; 0.930      ;
; 0.596  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready                   ; USB_JTAG:u1|Pre_RxD_Ready                            ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.435      ; 1.317      ;
; 0.618  ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[2]   ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[3]   ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.904      ;
; 0.621  ; CMD_Decode:u5|CMD_Tmp[14]                            ; CMD_Decode:u5|oCursor_B[6]                           ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.907      ;
; 0.628  ; ps2_keyboard:u4|timer_5usec_count[7]                 ; ps2_keyboard:u4|timer_5usec_count[7]                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.628  ; CMD_Decode:u5|mSDR_ST.010                            ; CMD_Decode:u5|mSDR_ST.011                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.629  ; CMD_Decode:u5|CMD_Tmp[6]                             ; CMD_Decode:u5|CMD_Tmp[14]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.629  ; CMD_Decode:u5|CMD_Tmp[8]                             ; CMD_Decode:u5|oSDR_Select[0]                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.629  ; Multi_Flash:u2|Flash_Multiplexer:u0|ST.10            ; Multi_Flash:u2|Flash_Multiplexer:u0|ST.11            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.629  ; I2C_AV_Config:u10|mI2C_CLK_DIV[15]                   ; I2C_AV_Config:u10|mI2C_CLK_DIV[15]                   ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.632  ; Reset_Delay:d0|Cont[19]                              ; Reset_Delay:d0|Cont[19]                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.918      ;
; 0.633  ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[1]   ; Multi_Flash:u2|Flash_Controller:u1|mACT              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.633  ; CMD_Decode:u5|CMD_Tmp[1]                             ; CMD_Decode:u5|CMD_Tmp[9]                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.633  ; Multi_Flash:u2|Flash_Controller:u1|Start_Delay[10]   ; Multi_Flash:u2|Flash_Controller:u1|Start_Delay[10]   ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.637  ; CMD_Decode:u5|CMD_Tmp[2]                             ; CMD_Decode:u5|CMD_Tmp[10]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.640  ; CMD_Decode:u5|CMD_Tmp[54]                            ; CMD_Decode:u5|CMD_Tmp[62]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.641  ; CMD_Decode:u5|CMD_Tmp[34]                            ; CMD_Decode:u5|CMD_Tmp[42]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.927      ;
; 0.641  ; CMD_Decode:u5|CMD_Tmp[34]                            ; CMD_Decode:u5|oFL_ADDR[10]                           ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.927      ;
; 0.642  ; CMD_Decode:u5|mFL_ST.111                             ; CMD_Decode:u5|oFL_TXD_Start                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.928      ;
; 0.643  ; CMD_Decode:u5|mSR_ST.011                             ; CMD_Decode:u5|mSR_ST.100                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.929      ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                              ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.092 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.731      ;
; 0.092 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.731      ;
; 0.092 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.731      ;
; 0.092 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.731      ;
; 0.100 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.068      ; 0.731      ;
; 0.100 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.068      ; 0.731      ;
; 0.101 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.067      ; 0.731      ;
; 0.101 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.067      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.626 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.912      ;
; 0.632 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.918      ;
; 0.633 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.919      ;
; 0.652 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.938      ;
; 0.655 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.941      ;
; 0.915 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.201      ;
; 0.967 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.262      ;
; 0.978 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.264      ;
; 0.981 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.271      ;
; 0.993 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.279      ;
; 0.997 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.283      ;
; 1.004 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.290      ;
; 1.014 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.300      ;
; 1.019 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.021 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.310      ;
; 1.115 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.401      ;
; 1.222 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.508      ;
; 1.234 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.521      ;
; 1.397 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.683      ;
; 1.397 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.683      ;
; 1.397 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.683      ;
; 1.397 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.683      ;
; 1.397 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.683      ;
; 1.397 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.683      ;
; 1.399 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.685      ;
; 1.404 ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.694      ;
; 1.413 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.699      ;
; 1.416 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.702      ;
; 1.416 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.702      ;
; 1.425 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.711      ;
; 1.429 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.715      ;
; 1.447 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.733      ;
; 1.452 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.738      ;
; 1.452 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.738      ;
; 1.454 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.740      ;
; 1.455 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.741      ;
; 1.455 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.742      ;
; 1.457 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.743      ;
; 1.479 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.765      ;
; 1.487 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.775      ;
; 1.496 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.782      ;
; 1.496 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.782      ;
; 1.501 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.787      ;
; 1.501 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.787      ;
; 1.503 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.789      ;
; 1.504 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.504 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.504 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'TCK'                                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.699      ; 2.151      ;
; 0.207 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.691      ; 2.184      ;
; 0.347 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.691      ; 2.324      ;
; 0.445 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.461 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.695      ; 2.442      ;
; 0.475 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.708      ; 2.469      ;
; 0.608 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.691      ; 2.585      ;
; 0.644 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.930      ;
; 0.791 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.688      ; 2.765      ;
; 0.807 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.695      ; 2.788      ;
; 0.821 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.708      ; 2.815      ;
; 0.834 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.691      ; 2.811      ;
; 0.886 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.172      ;
; 0.951 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.237      ;
; 0.954 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.691      ; 2.931      ;
; 0.987 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.699      ; 2.972      ;
; 0.993 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.279      ;
; 1.042 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.328      ;
; 1.137 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.688      ; 3.111      ;
; 1.180 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.691      ; 3.157      ;
; 1.227 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.513      ;
; 1.509 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.699      ; 3.494      ;
; 1.549 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.691      ; 3.526      ;
; 1.803 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.695      ; 3.784      ;
; 1.817 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.708      ; 3.811      ;
; 1.950 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.691      ; 3.927      ;
; 2.133 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.688      ; 4.107      ;
; 2.176 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.691      ; 4.153      ;
; 2.834 ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 4.587      ;
; 2.848 ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 4.601      ;
; 2.908 ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 4.661      ;
; 2.997 ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 4.750      ;
; 3.008 ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 4.761      ;
; 3.039 ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 4.792      ;
; 3.136 ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 4.889      ;
; 3.237 ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 4.990      ;
; 3.274 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.051     ; 3.336      ;
; 3.299 ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.052      ;
; 3.318 ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.071      ;
; 3.322 ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.641      ; 5.076      ;
; 3.330 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.648      ; 5.091      ;
; 3.370 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.123      ;
; 3.370 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.123      ;
; 3.458 ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.641      ; 5.212      ;
; 3.475 ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.228      ;
; 3.478 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.231      ;
; 3.508 ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.261      ;
; 3.624 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.644      ; 5.381      ;
; 3.627 ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.380      ;
; 3.638 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.657      ; 5.408      ;
; 3.686 ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.641      ; 5.440      ;
; 3.695 ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.649      ; 5.457      ;
; 3.703 ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.456      ;
; 3.755 ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.508      ;
; 3.806 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.051     ; 3.868      ;
; 3.878 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.051     ; 3.940      ;
; 3.880 ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.633      ;
; 3.886 ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.641      ; 5.640      ;
; 3.923 ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.676      ;
; 3.947 ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.649      ; 5.709      ;
; 3.954 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.637      ; 5.704      ;
; 3.973 ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.641      ; 5.727      ;
; 3.991 ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.641      ; 5.745      ;
; 4.022 ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.641      ; 5.776      ;
; 4.068 ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.649      ; 5.830      ;
; 4.085 ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.838      ;
; 4.180 ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.641      ; 5.934      ;
; 4.327 ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 6.080      ;
; 4.371 ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.641      ; 6.125      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                                ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.445 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.951      ;
; 0.667 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.953      ;
; 0.689 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.975      ;
; 0.969 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 1.255      ;
; 1.078 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 1.364      ;
; 1.078 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 1.364      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.628 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.914      ;
; 0.637 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.923      ;
; 0.637 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.923      ;
; 0.640 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.926      ;
; 0.784 ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.070      ;
; 0.792 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.078      ;
; 0.841 ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.127      ;
; 0.850 ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.136      ;
; 0.865 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.151      ;
; 0.867 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.153      ;
; 0.934 ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.220      ;
; 0.953 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.239      ;
; 0.973 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.259      ;
; 0.990 ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.276      ;
; 0.997 ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.283      ;
; 1.005 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.291      ;
; 1.006 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.292      ;
; 1.013 ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.299      ;
; 1.033 ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.319      ;
; 1.043 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.329      ;
; 1.078 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.364      ;
; 1.081 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.367      ;
; 1.084 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.370      ;
; 1.123 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.409      ;
; 1.145 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.431      ;
; 1.149 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.435      ;
; 1.218 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.504      ;
; 1.220 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.506      ;
; 1.223 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.509      ;
; 1.224 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.510      ;
; 1.230 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.515      ;
; 1.232 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.517      ;
; 1.234 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.519      ;
; 1.235 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.520      ;
; 1.238 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.523      ;
; 1.241 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.526      ;
; 1.241 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.526      ;
; 1.243 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.528      ;
; 1.244 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.529      ;
; 1.245 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.531      ;
; 1.254 ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.540      ;
; 1.256 ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.542      ;
; 1.262 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.548      ;
; 1.264 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.549      ;
; 1.265 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.551      ;
; 1.266 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.552      ;
; 1.286 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.572      ;
; 1.288 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.573      ;
; 1.305 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.591      ;
; 1.337 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.623      ;
; 1.375 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.660      ;
; 1.377 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.662      ;
; 1.379 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.664      ;
; 1.381 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.666      ;
; 1.384 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.669      ;
; 1.386 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.671      ;
; 1.388 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.673      ;
; 1.389 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.674      ;
; 1.390 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.675      ;
; 1.390 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.675      ;
; 1.423 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.709      ;
; 1.430 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.716      ;
; 1.467 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.753      ;
; 1.468 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.754      ;
; 1.499 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.785      ;
; 1.503 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.789      ;
; 1.511 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.797      ;
; 1.514 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.800      ;
; 1.514 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.799      ;
; 1.534 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.820      ;
; 1.536 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.822      ;
; 1.536 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.822      ;
; 1.536 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.822      ;
; 1.536 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.822      ;
; 1.536 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.822      ;
; 1.536 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.822      ;
; 1.541 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.827      ;
; 1.545 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.830      ;
; 1.546 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.832      ;
; 1.548 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.834      ;
; 1.549 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.834      ;
; 1.568 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.853      ;
; 1.591 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.877      ;
; 1.594 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.880      ;
; 1.596 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.881      ;
; 1.603 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.889      ;
; 1.603 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.889      ;
; 1.603 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.889      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'USB_JTAG:u1|mTCK'                                                                                                                            ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.445 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.622 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.909      ;
; 0.625 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.911      ;
; 0.627 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.913      ;
; 0.648 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.934      ;
; 0.652 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.938      ;
; 0.652 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.938      ;
; 0.777 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.063      ;
; 0.941 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.227      ;
; 1.030 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.316      ;
; 1.159 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 1.439      ;
; 1.163 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 1.443      ;
; 1.171 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 1.451      ;
; 1.171 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 1.451      ;
; 1.176 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 1.456      ;
; 1.185 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 1.465      ;
; 1.195 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 1.475      ;
; 1.764 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.051      ;
; 1.764 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.051      ;
; 1.764 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.051      ;
; 1.764 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.051      ;
; 1.764 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.051      ;
; 1.764 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.051      ;
; 1.764 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.051      ;
; 1.764 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.051      ;
; 1.891 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.178      ;
; 1.891 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.178      ;
; 1.891 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.178      ;
; 1.891 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.178      ;
; 1.891 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.178      ;
; 1.891 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.178      ;
; 1.891 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.178      ;
; 1.891 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.178      ;
; 2.054 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.341      ;
; 2.054 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.341      ;
; 2.054 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.341      ;
; 2.054 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.341      ;
; 2.054 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.341      ;
; 2.054 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.341      ;
; 2.054 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.341      ;
; 2.054 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 2.341      ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.445 ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                         ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.615 ; VGA_OSD_RAM:u9|ADDR_d[0]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[0]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.901      ;
; 0.616 ; VGA_OSD_RAM:u9|ADDR_d[1]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[1]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.620 ; VGA_OSD_RAM:u9|ADDR_d[2]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.906      ;
; 0.628 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.644 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.645 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|oVGA_H_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.931      ;
; 0.774 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[4] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.868 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[0] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.150      ;
; 0.874 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[2] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.156      ;
; 0.941 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[2]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.227      ;
; 0.965 ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                             ; VGA_OSD_RAM:u9|oBlue[6]                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.972 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[0]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.981 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.267      ;
; 0.987 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.997 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.283      ;
; 1.004 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.007 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[0]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.012 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.020 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.306      ;
; 1.022 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.030 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.035 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.321      ;
; 1.038 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.324      ;
; 1.039 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.325      ;
; 1.125 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|oCoord_X[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.410      ;
; 1.140 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[1] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.426      ;
; 1.143 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|oCoord_X[9]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.428      ;
; 1.152 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|oCoord_X[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.437      ;
; 1.161 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|oCoord_X[2]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.446      ;
; 1.176 ; VGA_Controller:u8|oCoord_X[4]                                                                                                         ; VGA_Controller:u8|oAddress[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.462      ;
; 1.201 ; VGA_Controller:u8|oCoord_X[5]                                                                                                         ; VGA_Controller:u8|oAddress[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.202 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.229 ; VGA_Controller:u8|oCoord_X[1]                                                                                                         ; VGA_Controller:u8|oAddress[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.237 ; VGA_Controller:u8|oCoord_X[3]                                                                                                         ; VGA_Controller:u8|oAddress[3]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.290 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|oCoord_Y[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.577      ;
; 1.292 ; VGA_Controller:u8|oAddress[1]                                                                                                         ; VGA_OSD_RAM:u9|ADDR_d[1]                                                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.579      ;
; 1.300 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[3] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.582      ;
; 1.300 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[5] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.403 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[3]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.689      ;
; 1.404 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.411 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[0]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.411 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.411 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.411 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.411 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.411 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.411 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.411 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.411 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.697      ;
; 1.413 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.699      ;
; 1.418 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|oCoord_Y[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.706      ;
; 1.419 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.705      ;
; 1.439 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.725      ;
; 1.442 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|oVGA_H_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.728      ;
; 1.445 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.731      ;
; 1.445 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.731      ;
; 1.453 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.739      ;
; 1.453 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.739      ;
; 1.454 ; VGA_Controller:u8|oAddress[2]                                                                                                         ; VGA_OSD_RAM:u9|ADDR_d[2]                                                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.741      ;
; 1.455 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.463 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.464 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.750      ;
; 1.468 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|oCoord_X[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.753      ;
; 1.468 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.754      ;
; 1.471 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.757      ;
; 1.472 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.758      ;
; 1.482 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|oCoord_X[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.767      ;
; 1.482 ; VGA_Controller:u8|oCoord_X[6]                                                                                                         ; VGA_Controller:u8|oAddress[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.768      ;
; 1.483 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.769      ;
; 1.484 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|oCoord_X[3]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.772      ;
; 1.493 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.779      ;
; 1.498 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|oCoord_X[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.783      ;
; 1.499 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.785      ;
; 1.505 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.791      ;
; 1.506 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|oCoord_Y[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.793      ;
; 1.519 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.805      ;
; 1.520 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|oCoord_X[8]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.805      ;
; 1.524 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|oCoord_Y[8]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.811      ;
; 1.525 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.811      ;
; 1.530 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.816      ;
; 1.533 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.819      ;
; 1.535 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.821      ;
; 1.539 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|oCoord_Y[7]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.826      ;
; 1.543 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.829      ;
; 1.545 ; VGA_OSD_RAM:u9|oBlue[6]                                                                                                               ; VGA_Controller:u8|Cur_Color_R[6]                                                                                                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.828      ;
; 1.548 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.834      ;
; 1.551 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.837      ;
; 1.563 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.849      ;
; 1.564 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.568 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[0]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[1]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[4]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[4]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.899      ;
; 0.614 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[0]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.615 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[8]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.901      ;
; 0.617 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[2]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[3]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[3]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.619 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[8]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[15]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[15]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.906      ;
; 0.622 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[5]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[5]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.909      ;
; 0.623 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[1]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.909      ;
; 0.625 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[7]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[7]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.629 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.632 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.635 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_reada                 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_flag                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.921      ;
; 0.635 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.921      ;
; 0.636 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.922      ;
; 0.684 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.970      ;
; 0.691 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.977      ;
; 0.761 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]                    ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.761 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[6]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[6]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.761 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[14]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[14]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.047      ;
; 0.764 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|WE_N                     ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.764 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[12]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[12]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.778 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[0]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_done                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.064      ;
; 0.784 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[3]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.786 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_refresh               ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_flag                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.797 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.082      ;
; 0.855 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[16]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[8]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.140      ;
; 0.860 ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                                    ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|READA          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.146      ;
; 0.860 ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                                    ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|WRITEA         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.146      ;
; 0.861 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[3]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.146      ;
; 0.863 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[18]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.148      ;
; 0.871 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[19]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.156      ;
; 0.876 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|INIT_REQ       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.161      ;
; 0.876 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.161      ;
; 0.877 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REFRESH        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.162      ;
; 0.885 ; Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                                   ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.172      ;
; 0.888 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|PRECHARGE      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.173      ;
; 0.919 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                     ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.206      ;
; 0.922 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.208      ;
; 0.925 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.212      ;
; 0.930 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_done                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.217      ;
; 0.945 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.231      ;
; 0.946 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.232      ;
; 0.947 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.951 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[6]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[6]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.237      ;
; 0.963 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N                    ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.249      ;
; 0.964 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[3]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[1]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[0]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.965 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[12]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[4]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.966 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.252      ;
; 0.968 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[20]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.970 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[7]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.256      ;
; 0.970 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[21]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.256      ;
; 0.971 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[1]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[1]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[1]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[14] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[14] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[1]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.983 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.269      ;
; 0.985 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.989 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.275      ;
; 0.989 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.275      ;
; 1.001 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.287      ;
; 1.002 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[9]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.288      ;
; 1.002 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[4]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[4]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.288      ;
; 1.003 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.289      ;
; 1.004 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N                    ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.004 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[8]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.005 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.291      ;
; 1.007 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[14]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[6]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                                           ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.972 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.258      ;
; 0.985 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.271      ;
; 0.988 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.274      ;
; 0.996 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.282      ;
; 1.011 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.298      ;
; 1.016 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.302      ;
; 1.020 ; AUDIO_DAC:u11|FLASH_Cont[21]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.306      ;
; 1.024 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[0]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.310      ;
; 1.206 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.492      ;
; 1.208 ; AUDIO_DAC:u11|FLASH_Cont[20]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.494      ;
; 1.209 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.495      ;
; 1.235 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.521      ;
; 1.247 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.533      ;
; 1.253 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.539      ;
; 1.420 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.706      ;
; 1.428 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.714      ;
; 1.444 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.730      ;
; 1.449 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.735      ;
; 1.454 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.740      ;
; 1.484 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.770      ;
; 1.493 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[2] ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.572     ; 1.207      ;
; 1.500 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.786      ;
; 1.508 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.794      ;
; 1.518 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.804      ;
; 1.524 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.810      ;
; 1.528 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 1.806      ;
; 1.529 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.815      ;
; 1.564 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.850      ;
; 1.588 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.874      ;
; 1.598 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.884      ;
; 1.608 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 1.886      ;
; 1.623 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.909      ;
; 1.632 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 1.919      ;
; 1.636 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[3] ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.572     ; 1.350      ;
; 1.638 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.924      ;
; 1.640 ; AUDIO_DAC:u11|FLASH_Cont[20]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.926      ;
; 1.641 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.927      ;
; 1.644 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.930      ;
; 1.667 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.953      ;
; 1.668 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.954      ;
; 1.669 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 1.947      ;
; 1.674 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 1.961      ;
; 1.678 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.964      ;
; 1.680 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.966      ;
; 1.686 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.972      ;
; 1.688 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 1.966      ;
; 1.703 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.989      ;
; 1.718 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.004      ;
; 1.721 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.007      ;
; 1.728 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[3] ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 1.441      ;
; 1.742 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[2] ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 1.455      ;
; 1.747 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.033      ;
; 1.748 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.034      ;
; 1.749 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.027      ;
; 1.754 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 2.041      ;
; 1.760 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.046      ;
; 1.768 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.046      ;
; 1.783 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.069      ;
; 1.783 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.069      ;
; 1.792 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 2.079      ;
; 1.798 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.084      ;
; 1.801 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.087      ;
; 1.813 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.091      ;
; 1.827 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.113      ;
; 1.828 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.114      ;
; 1.829 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.107      ;
; 1.834 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 2.121      ;
; 1.840 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.126      ;
; 1.848 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.126      ;
; 1.855 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.133      ;
; 1.859 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.145      ;
; 1.860 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[6] ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.572     ; 1.574      ;
; 1.863 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.149      ;
; 1.872 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 2.159      ;
; 1.878 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.164      ;
; 1.881 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.167      ;
; 1.893 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.171      ;
; 1.907 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.193      ;
; 1.908 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.194      ;
; 1.909 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.187      ;
; 1.928 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.206      ;
; 1.935 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.213      ;
; 1.948 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.234      ;
; 1.952 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 2.239      ;
; 1.961 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.247      ;
; 1.973 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.251      ;
; 1.979 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[0] ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.572     ; 1.693      ;
; 1.987 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.273      ;
; 1.989 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.267      ;
; 1.991 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 2.278      ;
; 2.003 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.007     ; 2.282      ;
; 2.008 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.286      ;
; 2.014 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.300      ;
; 2.015 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.008     ; 2.293      ;
; 2.019 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.305      ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.988 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.274      ;
; 0.989 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.275      ;
; 1.030 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.317      ;
; 1.040 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.326      ;
; 1.420 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.706      ;
; 1.420 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.706      ;
; 1.463 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.749      ;
; 1.473 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.759      ;
; 1.500 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.786      ;
; 1.522 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.808      ;
; 1.543 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.829      ;
; 1.553 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.839      ;
; 1.553 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.839      ;
; 1.553 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.839      ;
; 1.553 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.839      ;
; 1.553 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.839      ;
; 1.553 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.839      ;
; 1.580 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.866      ;
; 1.602 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.888      ;
; 1.623 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.909      ;
; 1.682 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.968      ;
; 1.703 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.989      ;
; 1.746 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.032      ;
; 1.746 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.032      ;
; 1.746 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.032      ;
; 1.746 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.032      ;
; 1.762 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.048      ;
; 1.842 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.128      ;
; 1.861 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.147      ;
; 1.861 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.147      ;
; 2.025 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.311      ;
; 2.025 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.311      ;
; 2.025 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.311      ;
; 2.255 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.541      ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 1.159 ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 0.899      ;
; 1.162 ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 0.902      ;
; 1.165 ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 0.905      ;
; 1.167 ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 0.907      ;
; 1.306 ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 1.046      ;
; 1.313 ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 1.053      ;
; 1.314 ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 1.054      ;
; 1.315 ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 1.055      ;
; 1.350 ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.047     ; 1.089      ;
; 1.386 ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 1.126      ;
; 1.397 ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 1.137      ;
; 1.408 ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 1.148      ;
; 1.487 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.047     ; 1.226      ;
; 1.501 ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 1.241      ;
; 1.534 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.047     ; 1.273      ;
; 1.534 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.046     ; 1.274      ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.797     ; 2.824      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.797     ; 2.824      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.797     ; 2.824      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.797     ; 2.824      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.797     ; 2.824      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.797     ; 2.824      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.797     ; 2.824      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.797     ; 2.824      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.797     ; 2.824      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.797     ; 2.824      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.804     ; 2.817      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.804     ; 2.817      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.804     ; 2.817      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.804     ; 2.817      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.804     ; 2.817      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.804     ; 2.817      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.804     ; 2.817      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.804     ; 2.817      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.804     ; 2.817      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.804     ; 2.817      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.802     ; 2.819      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.803     ; 2.818      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.803     ; 2.818      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.803     ; 2.818      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[10]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 2.825      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.803     ; 2.818      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[11]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 2.825      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.803     ; 2.818      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[12]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 2.825      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.803     ; 2.818      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[13]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 2.825      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.803     ; 2.818      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[14]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 2.825      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.803     ; 2.818      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[15]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 2.825      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.803     ; 2.818      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[16]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 2.825      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[17]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 2.825      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[18]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.796     ; 2.825      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 2.823      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.797     ; 2.824      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.803     ; 2.818      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
; -5.581 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.800     ; 2.821      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                  ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.794     ; 2.827      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.794     ; 2.827      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.794     ; 2.827      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.794     ; 2.827      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.794     ; 2.827      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.794     ; 2.827      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.794     ; 2.827      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.794     ; 2.827      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.794     ; 2.827      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.794     ; 2.827      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.786     ; 2.835      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.786     ; 2.835      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.786     ; 2.835      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.786     ; 2.835      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.786     ; 2.835      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.786     ; 2.835      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.786     ; 2.835      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.786     ; 2.835      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.787     ; 2.834      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.787     ; 2.834      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.787     ; 2.834      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.787     ; 2.834      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.787     ; 2.834      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.787     ; 2.834      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.787     ; 2.834      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.787     ; 2.834      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.786     ; 2.835      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.795     ; 2.826      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.795     ; 2.826      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.795     ; 2.826      ;
; -5.578 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.795     ; 2.826      ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                 ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.619     ; 2.825      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.619     ; 2.825      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.619     ; 2.825      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.619     ; 2.825      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.620     ; 2.824      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.620     ; 2.824      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.617     ; 2.827      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.620     ; 2.824      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.620     ; 2.824      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.620     ; 2.824      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.620     ; 2.824      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.620     ; 2.824      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.619     ; 2.825      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.619     ; 2.825      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.619     ; 2.825      ;
; -2.906 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.619     ; 2.825      ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                     ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.861 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[11]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.590     ; 2.809      ;
; -2.861 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[12]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.590     ; 2.809      ;
; -2.861 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[13]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.590     ; 2.809      ;
; -2.861 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[14]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.590     ; 2.809      ;
; -2.861 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[15]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.590     ; 2.809      ;
; -2.861 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[16]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.590     ; 2.809      ;
; -2.861 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[17]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.590     ; 2.809      ;
; -2.861 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[18]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.590     ; 2.809      ;
; -2.861 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[19]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.590     ; 2.809      ;
; -2.861 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[20]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.590     ; 2.809      ;
; -2.861 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[21]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.590     ; 2.809      ;
; -2.858 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[1]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.582     ; 2.814      ;
; -2.858 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[2]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.583     ; 2.813      ;
; -2.858 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[3]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.583     ; 2.813      ;
; -2.858 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[4]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.583     ; 2.813      ;
; -2.858 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[5]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.583     ; 2.813      ;
; -2.858 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[6]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.582     ; 2.814      ;
; -2.858 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[7]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.583     ; 2.813      ;
; -2.858 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[8]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.582     ; 2.814      ;
; -2.858 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[9]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.582     ; 2.814      ;
; -2.858 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[10]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.582     ; 2.814      ;
; -2.858 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[0]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.582     ; 2.814      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.573     ; 2.825      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.573     ; 2.825      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.573     ; 2.825      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.573     ; 2.825      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.573     ; 2.825      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.574     ; 2.824      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.571     ; 2.827      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.574     ; 2.824      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.573     ; 2.825      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.574     ; 2.824      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.573     ; 2.825      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.574     ; 2.824      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.573     ; 2.825      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.573     ; 2.825      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.573     ; 2.825      ;
; -2.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.573     ; 2.825      ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_1X'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.704 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.415     ; 2.827      ;
; -2.704 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.415     ; 2.827      ;
; -2.704 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.415     ; 2.827      ;
; -2.704 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.415     ; 2.827      ;
; -2.704 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[5] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.415     ; 2.827      ;
; -2.704 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[4] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.415     ; 2.827      ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; -2.608 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.319     ; 2.827      ;
; -2.608 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.319     ; 2.827      ;
; -2.608 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.319     ; 2.827      ;
; -2.608 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.319     ; 2.827      ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                     ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 2.825      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 2.825      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 2.825      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 2.825      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 2.825      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.574     ; 2.824      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.571     ; 2.827      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.574     ; 2.824      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 2.825      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.574     ; 2.824      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 2.825      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.574     ; 2.824      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 2.825      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 2.825      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 2.825      ;
; 3.112 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.573     ; 2.825      ;
; 3.610 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[1]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.582     ; 2.814      ;
; 3.610 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[2]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.583     ; 2.813      ;
; 3.610 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[3]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.583     ; 2.813      ;
; 3.610 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[4]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.583     ; 2.813      ;
; 3.610 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[5]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.583     ; 2.813      ;
; 3.610 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[6]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.582     ; 2.814      ;
; 3.610 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[7]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.583     ; 2.813      ;
; 3.610 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[8]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.582     ; 2.814      ;
; 3.610 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[9]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.582     ; 2.814      ;
; 3.610 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[10]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.582     ; 2.814      ;
; 3.610 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[0]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.582     ; 2.814      ;
; 3.613 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[11]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.590     ; 2.809      ;
; 3.613 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[12]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.590     ; 2.809      ;
; 3.613 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[13]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.590     ; 2.809      ;
; 3.613 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[14]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.590     ; 2.809      ;
; 3.613 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[15]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.590     ; 2.809      ;
; 3.613 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[16]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.590     ; 2.809      ;
; 3.613 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[17]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.590     ; 2.809      ;
; 3.613 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[18]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.590     ; 2.809      ;
; 3.613 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[19]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.590     ; 2.809      ;
; 3.613 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[20]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.590     ; 2.809      ;
; 3.613 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[21]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.590     ; 2.809      ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; 3.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.319     ; 2.827      ;
; 3.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.319     ; 2.827      ;
; 3.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.319     ; 2.827      ;
; 3.360 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.319     ; 2.827      ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u11|LRCK_1X'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; 3.456 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.415     ; 2.827      ;
; 3.456 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.415     ; 2.827      ;
; 3.456 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.415     ; 2.827      ;
; 3.456 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.415     ; 2.827      ;
; 3.456 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[5] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.415     ; 2.827      ;
; 3.456 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[4] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.415     ; 2.827      ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                 ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                     ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.619     ; 2.825      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.619     ; 2.825      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.619     ; 2.825      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.619     ; 2.825      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.620     ; 2.824      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.620     ; 2.824      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.617     ; 2.827      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.620     ; 2.824      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.620     ; 2.824      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.620     ; 2.824      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.620     ; 2.824      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.620     ; 2.824      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.619     ; 2.825      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.619     ; 2.825      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.619     ; 2.825      ;
; 3.658 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.619     ; 2.825      ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.797     ; 2.824      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.797     ; 2.824      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.797     ; 2.824      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.797     ; 2.824      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.797     ; 2.824      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.797     ; 2.824      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.797     ; 2.824      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.797     ; 2.824      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.797     ; 2.824      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.797     ; 2.824      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.804     ; 2.817      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.804     ; 2.817      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.804     ; 2.817      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.804     ; 2.817      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.804     ; 2.817      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.804     ; 2.817      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.804     ; 2.817      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.804     ; 2.817      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.804     ; 2.817      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.804     ; 2.817      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.802     ; 2.819      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.803     ; 2.818      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.803     ; 2.818      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.803     ; 2.818      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[10]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.796     ; 2.825      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.803     ; 2.818      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[11]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.796     ; 2.825      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.803     ; 2.818      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[12]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.796     ; 2.825      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.803     ; 2.818      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[13]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.796     ; 2.825      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.803     ; 2.818      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[14]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.796     ; 2.825      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.803     ; 2.818      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[15]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.796     ; 2.825      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.803     ; 2.818      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[16]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.796     ; 2.825      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[17]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.796     ; 2.825      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[18]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.796     ; 2.825      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.798     ; 2.823      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.797     ; 2.824      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.803     ; 2.818      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
; 5.335 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.800     ; 2.821      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                  ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.794     ; 2.827      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.794     ; 2.827      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.794     ; 2.827      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.794     ; 2.827      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.794     ; 2.827      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.794     ; 2.827      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.794     ; 2.827      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.794     ; 2.827      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.794     ; 2.827      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.794     ; 2.827      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.786     ; 2.835      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.786     ; 2.835      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.786     ; 2.835      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.786     ; 2.835      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.786     ; 2.835      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.786     ; 2.835      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.786     ; 2.835      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.786     ; 2.835      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.787     ; 2.834      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.787     ; 2.834      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.787     ; 2.834      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.787     ; 2.834      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.787     ; 2.834      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.787     ; 2.834      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.787     ; 2.834      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.787     ; 2.834      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.786     ; 2.835      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.795     ; 2.826      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.795     ; 2.826      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.795     ; 2.826      ;
; 5.335 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.795     ; 2.826      ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'TCK'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; TCK   ; Rise       ; TCK                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; TDO|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; TDO|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_GO                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_GO                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.00                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.00                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.01                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.01                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.10                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.10                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[11]|clk                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'                                                                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[20]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[20]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[21]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[21]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'                                                                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                   ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]   ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.406 ; 37.037       ; 2.631          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                      ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[8]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|oAUD_BCK|clk                           ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; 4.606  ; 4.606  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; 4.137  ; 4.137  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; 4.046  ; 4.046  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; 4.171  ; 4.171  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; 4.249  ; 4.249  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; 4.407  ; 4.407  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; 4.570  ; 4.570  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; 4.577  ; 4.577  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; 4.606  ; 4.606  ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; 7.692  ; 7.692  ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; 7.692  ; 7.692  ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; 4.551  ; 4.551  ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; 4.513  ; 4.513  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; 6.088  ; 6.088  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; 5.449  ; 5.449  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; 5.262  ; 5.262  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; 5.408  ; 5.408  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; 5.168  ; 5.168  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; 5.913  ; 5.913  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; 5.734  ; 5.734  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; 5.297  ; 5.297  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; 5.381  ; 5.381  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; 5.364  ; 5.364  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; 5.364  ; 5.364  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; 5.236  ; 5.236  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; 5.308  ; 5.308  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; 5.722  ; 5.722  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; 6.088  ; 6.088  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; 5.870  ; 5.870  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; 6.078  ; 6.078  ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; 1.707  ; 1.707  ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.882  ; 6.882  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.187  ; 6.187  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.187  ; 6.187  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; 3.851  ; 3.851  ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; 2.694  ; 2.694  ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; 10.350 ; 10.350 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; 9.996  ; 9.996  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; 9.805  ; 9.805  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; 9.559  ; 9.559  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; 9.963  ; 9.963  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; 9.797  ; 9.797  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; 9.838  ; 9.838  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; 9.936  ; 9.936  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; 10.350 ; 10.350 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 6.628  ; 6.628  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; 6.497  ; 6.497  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; 6.524  ; 6.524  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; 6.477  ; 6.477  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; 6.504  ; 6.504  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; 6.501  ; 6.501  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; 6.470  ; 6.470  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 6.512  ; 6.512  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 6.628  ; 6.628  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 6.459  ; 6.459  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 6.449  ; 6.449  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; 6.470  ; 6.470  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 6.438  ; 6.438  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 6.265  ; 6.265  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 6.124  ; 6.124  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 6.129  ; 6.129  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; 5.842  ; 5.842  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; 8.822  ; 8.822  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; 8.822  ; 8.822  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; -3.798 ; -3.798 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; -3.889 ; -3.889 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; -3.798 ; -3.798 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; -3.923 ; -3.923 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; -4.001 ; -4.001 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; -4.159 ; -4.159 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; -4.322 ; -4.322 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; -4.329 ; -4.329 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; -4.358 ; -4.358 ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; -4.436 ; -4.436 ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; -4.436 ; -4.436 ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; -4.303 ; -4.303 ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; -4.265 ; -4.265 ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; -4.920 ; -4.920 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; -5.201 ; -5.201 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; -5.014 ; -5.014 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; -5.160 ; -5.160 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; -4.920 ; -4.920 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; -5.665 ; -5.665 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; -5.486 ; -5.486 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; -5.049 ; -5.049 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; -5.133 ; -5.133 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; -5.116 ; -5.116 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; -5.116 ; -5.116 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; -4.988 ; -4.988 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; -5.060 ; -5.060 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; -5.474 ; -5.474 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; -5.840 ; -5.840 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; -5.622 ; -5.622 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; -5.830 ; -5.830 ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; -1.459 ; -1.459 ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -5.765 ; -5.765 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -5.767 ; -5.767 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -5.767 ; -5.767 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; -2.651 ; -2.651 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; -2.305 ; -2.305 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; -8.445 ; -8.445 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; -8.880 ; -8.880 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; -9.394 ; -9.394 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; -8.445 ; -8.445 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; -9.337 ; -9.337 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; -8.681 ; -8.681 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; -9.427 ; -9.427 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; -8.822 ; -8.822 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; -9.724 ; -9.724 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -5.594 ; -5.594 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; -6.249 ; -6.249 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; -6.276 ; -6.276 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; -6.229 ; -6.229 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; -6.256 ; -6.256 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; -6.253 ; -6.253 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; -6.222 ; -6.222 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -6.264 ; -6.264 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -6.380 ; -6.380 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -6.211 ; -6.211 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -6.201 ; -6.201 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; -6.222 ; -6.222 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -6.190 ; -6.190 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -6.017 ; -6.017 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -5.876 ; -5.876 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -5.881 ; -5.881 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; -5.594 ; -5.594 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; -7.053 ; -7.053 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; -7.053 ; -7.053 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.265  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.275  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.265  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 17.338 ; 17.338 ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.275  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 15.228 ; 15.228 ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 4.809  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 4.809  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 17.764 ; 17.764 ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 10.857 ; 10.857 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 10.857 ; 10.857 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 9.818  ; 9.818  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 10.195 ; 10.195 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 10.386 ; 10.386 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 9.916  ; 9.916  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 10.694 ; 10.694 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 10.575 ; 10.575 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 10.075 ; 10.075 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 10.317 ; 10.317 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 9.519  ; 9.519  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 9.435  ; 9.435  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 9.316  ; 9.316  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 8.970  ; 8.970  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 8.497  ; 8.497  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 8.963  ; 8.963  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 8.794  ; 8.794  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 8.801  ; 8.801  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 9.747  ; 9.747  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 9.351  ; 9.351  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 9.306  ; 9.306  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 8.487  ; 8.487  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 9.243  ; 9.243  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 7.325  ; 7.325  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 9.907  ; 9.907  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 8.357  ; 8.357  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 8.503  ; 8.503  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 8.734  ; 8.734  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 8.502  ; 8.502  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 9.888  ; 9.888  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 9.813  ; 9.813  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 9.586  ; 9.586  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 9.907  ; 9.907  ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 7.611  ; 7.611  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 8.919  ; 8.919  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 8.646  ; 8.646  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 8.398  ; 8.398  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 8.360  ; 8.360  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 8.353  ; 8.353  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 8.355  ; 8.355  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 8.444  ; 8.444  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 8.646  ; 8.646  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 8.389  ; 8.389  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 8.698  ; 8.698  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 8.361  ; 8.361  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 8.328  ; 8.328  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 8.384  ; 8.384  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 8.328  ; 8.328  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 8.340  ; 8.340  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 8.698  ; 8.698  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 8.379  ; 8.379  ; Rise       ; CLOCK_50                                     ;
; HEX2[*]        ; CLOCK_50                        ; 10.212 ; 10.212 ; Rise       ; CLOCK_50                                     ;
;  HEX2[0]       ; CLOCK_50                        ; 9.458  ; 9.458  ; Rise       ; CLOCK_50                                     ;
;  HEX2[1]       ; CLOCK_50                        ; 9.661  ; 9.661  ; Rise       ; CLOCK_50                                     ;
;  HEX2[2]       ; CLOCK_50                        ; 9.614  ; 9.614  ; Rise       ; CLOCK_50                                     ;
;  HEX2[3]       ; CLOCK_50                        ; 10.212 ; 10.212 ; Rise       ; CLOCK_50                                     ;
;  HEX2[4]       ; CLOCK_50                        ; 9.635  ; 9.635  ; Rise       ; CLOCK_50                                     ;
;  HEX2[5]       ; CLOCK_50                        ; 9.744  ; 9.744  ; Rise       ; CLOCK_50                                     ;
;  HEX2[6]       ; CLOCK_50                        ; 9.318  ; 9.318  ; Rise       ; CLOCK_50                                     ;
; HEX3[*]        ; CLOCK_50                        ; 9.070  ; 9.070  ; Rise       ; CLOCK_50                                     ;
;  HEX3[0]       ; CLOCK_50                        ; 8.714  ; 8.714  ; Rise       ; CLOCK_50                                     ;
;  HEX3[1]       ; CLOCK_50                        ; 9.011  ; 9.011  ; Rise       ; CLOCK_50                                     ;
;  HEX3[2]       ; CLOCK_50                        ; 8.924  ; 8.924  ; Rise       ; CLOCK_50                                     ;
;  HEX3[3]       ; CLOCK_50                        ; 8.513  ; 8.513  ; Rise       ; CLOCK_50                                     ;
;  HEX3[4]       ; CLOCK_50                        ; 8.303  ; 8.303  ; Rise       ; CLOCK_50                                     ;
;  HEX3[5]       ; CLOCK_50                        ; 8.751  ; 8.751  ; Rise       ; CLOCK_50                                     ;
;  HEX3[6]       ; CLOCK_50                        ; 9.070  ; 9.070  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 8.856  ; 8.856  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 8.005  ; 8.005  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 8.566  ; 8.566  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 8.194  ; 8.194  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 8.566  ; 8.566  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 7.926  ; 7.926  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 8.856  ; 8.856  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 8.401  ; 8.401  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 8.087  ; 8.087  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 9.893  ; 9.893  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 8.893  ; 8.893  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 8.437  ; 8.437  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 8.644  ; 8.644  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 9.455  ; 9.455  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 8.150  ; 8.150  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 9.893  ; 9.893  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 9.486  ; 9.486  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 8.984  ; 8.984  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 7.878  ; 7.878  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 7.892  ; 7.892  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 9.985  ; 9.985  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 9.946  ; 9.946  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 9.799  ; 9.799  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 9.944  ; 9.944  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 9.921  ; 9.921  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 9.222  ; 9.222  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 8.460  ; 8.460  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 8.900  ; 8.900  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 8.892  ; 8.892  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 8.168  ; 8.168  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 8.178  ; 8.178  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 8.157  ; 8.157  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 8.628  ; 8.628  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 8.955  ; 8.955  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 8.795  ; 8.795  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 8.832  ; 8.832  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 9.676  ; 9.676  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 9.912  ; 9.912  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 9.985  ; 9.985  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 9.612  ; 9.612  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 9.323  ; 9.323  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 9.344  ; 9.344  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 9.290  ; 9.290  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 9.320  ; 9.320  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 9.329  ; 9.329  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 9.145  ; 9.145  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 8.633  ; 8.633  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 8.659  ; 8.659  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 9.028  ; 9.028  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 9.040  ; 9.040  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 9.345  ; 9.345  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 9.028  ; 9.028  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 9.017  ; 9.017  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 9.285  ; 9.285  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 9.307  ; 9.307  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 9.612  ; 9.612  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 9.976  ; 9.976  ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 10.668 ; 10.668 ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 12.248 ; 12.248 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 10.078 ; 10.078 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 9.170  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 7.370  ; 7.370  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 8.599  ; 8.599  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 7.658  ; 7.658  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 7.737  ; 7.737  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 8.135  ; 8.135  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 8.599  ; 8.599  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 7.559  ; 7.559  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 6.662  ; 6.662  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 6.511  ; 6.511  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 6.774  ; 6.774  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 7.504  ; 7.504  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 6.854  ; 6.854  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 6.591  ; 6.591  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 6.821  ; 6.821  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 6.860  ; 6.860  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 7.220  ; 7.220  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 7.286  ; 7.286  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 7.137  ; 7.137  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 7.315  ; 7.315  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 7.892  ; 7.892  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 10.808 ; 10.808 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 10.808 ; 10.808 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 10.519 ; 10.519 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 10.256 ; 10.256 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 10.420 ; 10.420 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 11.083 ; 11.083 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 10.868 ; 10.868 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 10.486 ; 10.486 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 10.778 ; 10.778 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 11.083 ; 11.083 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 4.882  ; 4.882  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 11.321 ; 11.321 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 10.717 ; 10.717 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 11.321 ; 11.321 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 10.844 ; 10.844 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 11.075 ; 11.075 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 4.788  ; 4.788  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 2.904  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 2.904  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 4.798  ; 4.798  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 4.783  ; 4.783  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 4.792  ; 4.792  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 4.798  ; 4.798  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 4.798  ; 4.798  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 4.271  ; 4.271  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 4.387  ; 4.387  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 4.043  ; 4.043  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 4.039  ; 4.039  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 4.053  ; 4.053  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 4.419  ; 4.419  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 4.768  ; 4.768  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 4.398  ; 4.398  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 4.682  ; 4.682  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 5.252  ; 5.252  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 4.421  ; 4.421  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 4.117  ; 4.117  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.139  ; 4.139  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 4.975  ; 4.975  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 4.332  ; 4.332  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 4.703  ; 4.703  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 4.687  ; 4.687  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 4.692  ; 4.692  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 4.777  ; 4.777  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 4.667  ; 4.667  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 4.709  ; 4.709  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 4.712  ; 4.712  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 4.692  ; 4.692  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 4.423  ; 4.423  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 4.975  ; 4.975  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 4.405  ; 4.405  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 4.323  ; 4.323  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 4.282  ; 4.282  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 4.410  ; 4.410  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 4.699  ; 4.699  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 4.016  ; 4.016  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 4.406  ; 4.406  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 4.126  ; 4.126  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 4.068  ; 4.068  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; 1.072  ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; 1.072  ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.265  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.275  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.265  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 10.831 ; 10.831 ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.275  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 12.050 ; 12.050 ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 4.809  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 4.809  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 12.809 ; 12.809 ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 8.168  ; 8.168  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 9.772  ; 9.772  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 9.105  ; 9.105  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 9.306  ; 9.306  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 9.282  ; 9.282  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 9.027  ; 9.027  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 9.983  ; 9.983  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 9.490  ; 9.490  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 9.326  ; 9.326  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 9.232  ; 9.232  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 8.736  ; 8.736  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 8.350  ; 8.350  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 8.359  ; 8.359  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 8.368  ; 8.368  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 8.353  ; 8.353  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 8.400  ; 8.400  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 8.378  ; 8.378  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 8.168  ; 8.168  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 8.951  ; 8.951  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 9.011  ; 9.011  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 8.635  ; 8.635  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 8.339  ; 8.339  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 8.474  ; 8.474  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 7.325  ; 7.325  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 7.836  ; 7.836  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 7.836  ; 7.836  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 8.213  ; 8.213  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 8.073  ; 8.073  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 8.201  ; 8.201  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 8.646  ; 8.646  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 8.770  ; 8.770  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 8.923  ; 8.923  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 8.969  ; 8.969  ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 7.611  ; 7.611  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 8.159  ; 8.159  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 7.751  ; 7.751  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 8.052  ; 8.052  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 8.009  ; 8.009  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 8.012  ; 8.012  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 8.009  ; 8.009  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 8.102  ; 8.102  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 8.015  ; 8.015  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 7.751  ; 7.751  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 7.965  ; 7.965  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 8.000  ; 8.000  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 7.976  ; 7.976  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 8.044  ; 8.044  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 7.965  ; 7.965  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 7.987  ; 7.987  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 8.358  ; 8.358  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 8.026  ; 8.026  ; Rise       ; CLOCK_50                                     ;
; HEX2[*]        ; CLOCK_50                        ; 8.715  ; 8.715  ; Rise       ; CLOCK_50                                     ;
;  HEX2[0]       ; CLOCK_50                        ; 9.070  ; 9.070  ; Rise       ; CLOCK_50                                     ;
;  HEX2[1]       ; CLOCK_50                        ; 9.274  ; 9.274  ; Rise       ; CLOCK_50                                     ;
;  HEX2[2]       ; CLOCK_50                        ; 9.256  ; 9.256  ; Rise       ; CLOCK_50                                     ;
;  HEX2[3]       ; CLOCK_50                        ; 9.051  ; 9.051  ; Rise       ; CLOCK_50                                     ;
;  HEX2[4]       ; CLOCK_50                        ; 9.030  ; 9.030  ; Rise       ; CLOCK_50                                     ;
;  HEX2[5]       ; CLOCK_50                        ; 9.142  ; 9.142  ; Rise       ; CLOCK_50                                     ;
;  HEX2[6]       ; CLOCK_50                        ; 8.715  ; 8.715  ; Rise       ; CLOCK_50                                     ;
; HEX3[*]        ; CLOCK_50                        ; 7.722  ; 7.722  ; Rise       ; CLOCK_50                                     ;
;  HEX3[0]       ; CLOCK_50                        ; 8.465  ; 8.465  ; Rise       ; CLOCK_50                                     ;
;  HEX3[1]       ; CLOCK_50                        ; 8.734  ; 8.734  ; Rise       ; CLOCK_50                                     ;
;  HEX3[2]       ; CLOCK_50                        ; 8.663  ; 8.663  ; Rise       ; CLOCK_50                                     ;
;  HEX3[3]       ; CLOCK_50                        ; 7.885  ; 7.885  ; Rise       ; CLOCK_50                                     ;
;  HEX3[4]       ; CLOCK_50                        ; 7.722  ; 7.722  ; Rise       ; CLOCK_50                                     ;
;  HEX3[5]       ; CLOCK_50                        ; 8.119  ; 8.119  ; Rise       ; CLOCK_50                                     ;
;  HEX3[6]       ; CLOCK_50                        ; 8.443  ; 8.443  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 7.926  ; 7.926  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 8.005  ; 8.005  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 8.566  ; 8.566  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 8.194  ; 8.194  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 8.566  ; 8.566  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 7.926  ; 7.926  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 8.856  ; 8.856  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 8.401  ; 8.401  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 8.087  ; 8.087  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 7.878  ; 7.878  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 8.893  ; 8.893  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 8.437  ; 8.437  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 8.644  ; 8.644  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 9.455  ; 9.455  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 8.150  ; 8.150  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 9.893  ; 9.893  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 9.486  ; 9.486  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 8.984  ; 8.984  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 7.878  ; 7.878  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 7.892  ; 7.892  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 7.565  ; 7.565  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 8.452  ; 8.452  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 8.348  ; 8.348  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 8.490  ; 8.490  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 8.461  ; 8.461  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 8.665  ; 8.665  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 7.879  ; 7.879  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 8.169  ; 8.169  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 8.164  ; 8.164  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 7.578  ; 7.578  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 7.587  ; 7.587  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 7.565  ; 7.565  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 7.586  ; 7.586  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 7.912  ; 7.912  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 8.211  ; 8.211  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 8.246  ; 8.246  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 8.194  ; 8.194  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 8.430  ; 8.430  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 8.530  ; 8.530  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 7.591  ; 7.591  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 7.885  ; 7.885  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 7.909  ; 7.909  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 7.889  ; 7.889  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 7.922  ; 7.922  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 7.929  ; 7.929  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 7.743  ; 7.743  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 7.597  ; 7.597  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 7.614  ; 7.614  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 7.605  ; 7.605  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 7.602  ; 7.602  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 7.951  ; 7.951  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 7.591  ; 7.591  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 7.617  ; 7.617  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 7.898  ; 7.898  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 7.870  ; 7.870  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 8.183  ; 8.183  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 9.016  ; 9.016  ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 9.704  ; 9.704  ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 10.895 ; 9.170  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 10.078 ; 10.078 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 9.170  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 7.370  ; 7.370  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 6.511  ; 6.511  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 7.658  ; 7.658  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 7.737  ; 7.737  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 8.135  ; 8.135  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 8.599  ; 8.599  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 7.559  ; 7.559  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 6.662  ; 6.662  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 6.511  ; 6.511  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 6.774  ; 6.774  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 7.504  ; 7.504  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 6.854  ; 6.854  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 6.591  ; 6.591  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 6.821  ; 6.821  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 6.860  ; 6.860  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 7.220  ; 7.220  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 7.286  ; 7.286  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 7.137  ; 7.137  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 7.315  ; 7.315  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 7.892  ; 7.892  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 5.444  ; 5.444  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 6.036  ; 6.036  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 6.132  ; 6.132  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 5.643  ; 5.643  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 5.444  ; 5.444  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 5.717  ; 5.717  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 6.422  ; 6.422  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 5.717  ; 5.717  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 6.042  ; 6.042  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 6.579  ; 6.579  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 4.882  ; 4.882  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 6.330  ; 6.330  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 6.330  ; 6.330  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 6.474  ; 6.474  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 6.734  ; 6.734  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 6.606  ; 6.606  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 4.788  ; 4.788  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 2.904  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 2.904  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 4.039  ; 4.039  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 4.783  ; 4.783  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 4.792  ; 4.792  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 4.798  ; 4.798  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 4.798  ; 4.798  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 4.271  ; 4.271  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 4.387  ; 4.387  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 4.043  ; 4.043  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 4.039  ; 4.039  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 4.053  ; 4.053  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 4.419  ; 4.419  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 4.768  ; 4.768  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 4.398  ; 4.398  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 4.682  ; 4.682  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 5.252  ; 5.252  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 4.421  ; 4.421  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 4.117  ; 4.117  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.139  ; 4.139  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 4.282  ; 4.282  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 4.332  ; 4.332  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 4.703  ; 4.703  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 4.687  ; 4.687  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 4.692  ; 4.692  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 4.777  ; 4.777  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 4.667  ; 4.667  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 4.709  ; 4.709  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 4.712  ; 4.712  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 4.692  ; 4.692  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 4.423  ; 4.423  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 4.975  ; 4.975  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 4.405  ; 4.405  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 4.323  ; 4.323  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 4.282  ; 4.282  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 4.410  ; 4.410  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 4.699  ; 4.699  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 4.016  ; 4.016  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 4.406  ; 4.406  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 4.126  ; 4.126  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 4.068  ; 4.068  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; 1.072  ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; 1.072  ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; AUD_DACDAT  ; 10.226 ; 10.888 ; 10.888 ; 10.226 ;
; SW[1]      ; AUD_DACDAT  ;        ; 10.713 ; 10.713 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; AUD_DACDAT  ; 10.226 ; 10.328 ; 10.328 ; 10.226 ;
; SW[1]      ; AUD_DACDAT  ;        ; 9.854  ; 9.854  ;        ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                   ;
+--------------+------------+--------+------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                              ;
+--------------+------------+--------+------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 7.579  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 7.579  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 7.579  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 7.580  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 7.927  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 8.186  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.186  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 8.452  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.442  ;      ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.440  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.999  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.009 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.718  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.728  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.744  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.744  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.352 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.626 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.698  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.698  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.700  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.440  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.460  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.710  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.710  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.972  ;      ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.359  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.394  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.394  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.404  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.404  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.745  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.715  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.755  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.755  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.368  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.368  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.359  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.359  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.365  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.365  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.365  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.365  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 7.579 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 7.579 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 7.579 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 7.580 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 7.927 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 8.186 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.186 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 8.452 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.442 ;      ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 8.476 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.035 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.045 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.754 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.764 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.780 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.780 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.388 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.662 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.734 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.734 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.736 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.476 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.496 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.746 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.746 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.008 ;      ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.359 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.394 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.394 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.404 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.404 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.745 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.715 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.755 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.755 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.368 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.368 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.359 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.359 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.365 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.365 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.365 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.365 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                          ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 7.579     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 7.579     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 7.579     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 7.580     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 7.927     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 8.186     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.186     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 8.452     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.442     ;           ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.440     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.999     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.009    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.718     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.728     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.744     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.744     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.352    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.626    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.698     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.698     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.700     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.440     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.460     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.710     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.710     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.972     ;           ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.359     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.394     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.394     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.404     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.404     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.745     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.715     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.755     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.755     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.368     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.368     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.359     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.359     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.365     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.365     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.365     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.365     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 7.579     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 7.579     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 7.579     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 7.580     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 7.927     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 8.186     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 8.186     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 8.452     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 8.442     ;           ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 8.476     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.035     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.045     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.754     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.764     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.780     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.780     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.388     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.662     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.734     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.734     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.736     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.476     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.496     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.746     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.746     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.008     ;           ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.359     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.394     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.394     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.404     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.404     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.745     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.715     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.755     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.755     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.368     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.368     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.359     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.359     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.365     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.365     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.365     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.365     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Fast Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0]               ; -5.179 ; -59.165       ;
; TCK                                          ; -0.895 ; -0.895        ;
; AUDIO_DAC:u11|LRCK_4X                        ; -0.736 ; -20.489       ;
; p1|altpll_component|pll|clk[1]               ; -0.489 ; -1.937        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -0.422 ; -6.842        ;
; CLOCK_50                                     ; -0.194 ; -0.501        ;
; AUDIO_DAC:u11|LRCK_2X                        ; -0.058 ; -0.217        ;
; USB_JTAG:u1|mTCK                             ; -0.020 ; -0.160        ;
; AUDIO_DAC:u11|LRCK_1X                        ; -0.014 ; -0.084        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; 0.477  ; 0.000         ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 15.165 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -1.822 ; -32.789       ;
; TCK                                          ; -0.081 ; -0.092        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; 0.215  ; 0.000         ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; 0.215  ; 0.000         ;
; USB_JTAG:u1|mTCK                             ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[0]               ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[1]               ; 0.215  ; 0.000         ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_4X                        ; 0.358  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_1X                        ; 0.365  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_2X                        ; 0.767  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -3.809 ; -278.057      ;
; p1|altpll_component|pll|clk[1] ; -3.806 ; -117.986      ;
; AUDIO_DAC:u11|LRCK_2X          ; -1.564 ; -25.024       ;
; AUDIO_DAC:u11|LRCK_4X          ; -1.534 ; -50.292       ;
; AUDIO_DAC:u11|LRCK_1X          ; -1.499 ; -8.994        ;
; AUDIO_DAC:u11|oAUD_BCK         ; -1.442 ; -5.768        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; AUDIO_DAC:u11|LRCK_4X          ; 1.914 ; 0.000         ;
; AUDIO_DAC:u11|oAUD_BCK         ; 2.322 ; 0.000         ;
; AUDIO_DAC:u11|LRCK_1X          ; 2.379 ; 0.000         ;
; AUDIO_DAC:u11|LRCK_2X          ; 2.444 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 3.691 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 3.691 ; 0.000         ;
+--------------------------------+-------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; TCK                                          ; -1.222 ; -6.222        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -0.500 ; -40.000       ;
; AUDIO_DAC:u11|LRCK_4X                        ; -0.500 ; -38.000       ;
; USB_JTAG:u1|mTCK                             ; -0.500 ; -19.000       ;
; AUDIO_DAC:u11|LRCK_2X                        ; -0.500 ; -16.000       ;
; AUDIO_DAC:u11|LRCK_1X                        ; -0.500 ; -6.000        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; -0.500 ; -4.000        ;
; CLOCK_50                                     ; 9.000  ; 0.000         ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; p1|altpll_component|pll|clk[0]               ; 17.714 ; 0.000         ;
; CLOCK_27[0]                                  ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1]               ; 26.777 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                              ;
+--------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.179 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 3.119      ;
; -5.158 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 3.094      ;
; -5.157 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 3.097      ;
; -5.124 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 3.060      ;
; -5.123 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 3.063      ;
; -5.086 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 3.027      ;
; -5.086 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 3.027      ;
; -5.086 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 3.027      ;
; -5.072 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 3.008      ;
; -5.071 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 3.011      ;
; -5.065 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.002      ;
; -5.065 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.002      ;
; -5.065 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.002      ;
; -5.064 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 3.005      ;
; -5.064 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 3.005      ;
; -5.064 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 3.005      ;
; -5.031 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.968      ;
; -5.031 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.968      ;
; -5.031 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.968      ;
; -5.030 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.971      ;
; -5.030 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.971      ;
; -5.030 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.971      ;
; -5.018 ; CMD_Decode:u5|oCursor_X[1] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.955      ;
; -4.994 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.930      ;
; -4.993 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.933      ;
; -4.979 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.916      ;
; -4.979 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.916      ;
; -4.979 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.916      ;
; -4.978 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.919      ;
; -4.978 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.919      ;
; -4.978 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.919      ;
; -4.945 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.885      ;
; -4.944 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.880      ;
; -4.925 ; CMD_Decode:u5|oCursor_X[1] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 2.863      ;
; -4.925 ; CMD_Decode:u5|oCursor_X[1] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 2.863      ;
; -4.925 ; CMD_Decode:u5|oCursor_X[1] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 2.863      ;
; -4.909 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.845      ;
; -4.901 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.838      ;
; -4.901 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.838      ;
; -4.901 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.838      ;
; -4.900 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.841      ;
; -4.900 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.841      ;
; -4.900 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.841      ;
; -4.898 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.838      ;
; -4.898 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.838      ;
; -4.896 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.836      ;
; -4.893 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.833      ;
; -4.889 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.829      ;
; -4.887 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.827      ;
; -4.877 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.813      ;
; -4.877 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.813      ;
; -4.876 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.816      ;
; -4.876 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.816      ;
; -4.875 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.811      ;
; -4.874 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.814      ;
; -4.872 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.808      ;
; -4.871 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.811      ;
; -4.868 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.804      ;
; -4.867 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.807      ;
; -4.866 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.802      ;
; -4.865 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.805      ;
; -4.859 ; CMD_Decode:u5|oCursor_X[8] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.795      ;
; -4.852 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.793      ;
; -4.852 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.793      ;
; -4.852 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.793      ;
; -4.851 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.788      ;
; -4.851 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.788      ;
; -4.851 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.788      ;
; -4.843 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.779      ;
; -4.843 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.779      ;
; -4.842 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.782      ;
; -4.842 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.782      ;
; -4.841 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.777      ;
; -4.840 ; CMD_Decode:u5|oCursor_X[9] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.776      ;
; -4.840 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.780      ;
; -4.838 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.774      ;
; -4.837 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.777      ;
; -4.834 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.770      ;
; -4.833 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.773      ;
; -4.832 ; CMD_Decode:u5|oCursor_Y[7] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.772      ;
; -4.832 ; CMD_Decode:u5|oCursor_X[0] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.768      ;
; -4.832 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.768      ;
; -4.831 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.771      ;
; -4.816 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.753      ;
; -4.816 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.753      ;
; -4.816 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.753      ;
; -4.791 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.727      ;
; -4.791 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.727      ;
; -4.790 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.730      ;
; -4.790 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.730      ;
; -4.789 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.725      ;
; -4.788 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.728      ;
; -4.786 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.722      ;
; -4.785 ; CMD_Decode:u5|oCursor_Y[8] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.725      ;
; -4.785 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.725      ;
; -4.782 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.718      ;
; -4.781 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.721      ;
; -4.780 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 2.716      ;
; -4.779 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 2.719      ;
; -4.777 ; CMD_Decode:u5|oCursor_Y[0] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.093     ; 2.718      ;
+--------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'TCK'                                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.895 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.062     ; 1.795      ;
; -0.866 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.062     ; 1.766      ;
; -0.763 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.450      ;
; -0.757 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.444      ;
; -0.711 ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.398      ;
; -0.698 ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.385      ;
; -0.646 ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.333      ;
; -0.639 ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.326      ;
; -0.635 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.322      ;
; -0.610 ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.729      ; 2.301      ;
; -0.597 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.722      ; 2.281      ;
; -0.583 ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.270      ;
; -0.579 ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.729      ; 2.270      ;
; -0.574 ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.261      ;
; -0.573 ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.260      ;
; -0.568 ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.255      ;
; -0.563 ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.250      ;
; -0.530 ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.217      ;
; -0.516 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.062     ; 1.416      ;
; -0.497 ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.184      ;
; -0.488 ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.729      ; 2.179      ;
; -0.485 ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.172      ;
; -0.481 ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.168      ;
; -0.476 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.728      ; 2.166      ;
; -0.467 ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.154      ;
; -0.448 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.738      ; 2.148      ;
; -0.442 ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.129      ;
; -0.428 ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.115      ;
; -0.419 ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.106      ;
; -0.386 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.729      ; 2.077      ;
; -0.376 ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.063      ;
; -0.370 ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.057      ;
; -0.357 ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.044      ;
; -0.335 ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.022      ;
; -0.316 ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 2.003      ;
; -0.277 ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 1.964      ;
; -0.260 ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 1.947      ;
; -0.255 ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 1.942      ;
; -0.204 ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 1.891      ;
; -0.196 ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 1.883      ;
; -0.188 ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.725      ; 1.875      ;
; 0.159  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 1.660      ;
; 0.258  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.558      ;
; 0.263  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 1.556      ;
; 0.368  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 1.451      ;
; 0.379  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.790      ; 1.443      ;
; 0.407  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.800      ; 1.425      ;
; 0.412  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.620      ;
; 0.466  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.566      ;
; 0.469  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.791      ; 1.354      ;
; 0.491  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.541      ;
; 0.508  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.524      ;
; 0.520  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 1.299      ;
; 0.542  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.490      ;
; 0.619  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.197      ;
; 0.624  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 1.195      ;
; 0.628  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.404      ;
; 0.636  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 1.183      ;
; 0.658  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.791      ; 1.165      ;
; 0.665  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.729  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 1.090      ;
; 0.735  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.081      ;
; 0.740  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.790      ; 1.082      ;
; 0.740  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 1.079      ;
; 0.768  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.800      ; 1.064      ;
; 0.845  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 0.974      ;
; 0.856  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.790      ; 0.966      ;
; 0.884  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.800      ; 0.948      ;
; 0.946  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.791      ; 0.877      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                     ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.736 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.768      ;
; -0.736 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.768      ;
; -0.719 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.751      ;
; -0.711 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.743      ;
; -0.711 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.743      ;
; -0.642 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.670      ;
; -0.642 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.670      ;
; -0.616 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.652      ;
; -0.616 ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.652      ;
; -0.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.643      ;
; -0.599 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.635      ;
; -0.599 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.635      ;
; -0.599 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.635      ;
; -0.599 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.635      ;
; -0.599 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.635      ;
; -0.591 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.627      ;
; -0.591 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.627      ;
; -0.591 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.627      ;
; -0.591 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.627      ;
; -0.591 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.004      ; 1.627      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.615      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.615      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.615      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.615      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.615      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.615      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.615      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.615      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.615      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.615      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.615      ;
; -0.583 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.611      ;
; -0.583 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.611      ;
; -0.583 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.611      ;
; -0.583 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.611      ;
; -0.583 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.611      ;
; -0.583 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.611      ;
; -0.583 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.611      ;
; -0.583 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.611      ;
; -0.583 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.611      ;
; -0.583 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.611      ;
; -0.583 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.004     ; 1.611      ;
; -0.569 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.005     ; 1.596      ;
; -0.569 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.005     ; 1.596      ;
; -0.569 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.005     ; 1.596      ;
; -0.569 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.005     ; 1.596      ;
; -0.569 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.005     ; 1.596      ;
; -0.569 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.005     ; 1.596      ;
; -0.569 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.005     ; 1.596      ;
; -0.569 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.005     ; 1.596      ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                              ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.489 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.300     ; 0.367      ;
; -0.489 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.300     ; 0.367      ;
; -0.486 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.297     ; 0.367      ;
; -0.486 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.297     ; 0.367      ;
; -0.481 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.292     ; 0.367      ;
; -0.481 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.292     ; 0.367      ;
; -0.481 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.292     ; 0.367      ;
; -0.481 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.292     ; 0.367      ;
; 54.103 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.484      ;
; 54.103 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.484      ;
; 54.103 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.484      ;
; 54.103 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.484      ;
; 54.103 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.484      ;
; 54.103 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.484      ;
; 54.103 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.484      ;
; 54.103 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.484      ;
; 54.103 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.484      ;
; 54.128 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.459      ;
; 54.128 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.459      ;
; 54.128 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.459      ;
; 54.128 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.459      ;
; 54.128 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.459      ;
; 54.128 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.459      ;
; 54.128 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.459      ;
; 54.128 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.459      ;
; 54.128 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.459      ;
; 54.182 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.405      ;
; 54.182 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.405      ;
; 54.182 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.405      ;
; 54.182 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.405      ;
; 54.182 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.405      ;
; 54.182 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.405      ;
; 54.182 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.405      ;
; 54.182 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.405      ;
; 54.182 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.405      ;
; 54.218 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.369      ;
; 54.218 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.369      ;
; 54.218 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.369      ;
; 54.218 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.369      ;
; 54.218 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.369      ;
; 54.218 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.369      ;
; 54.218 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.369      ;
; 54.218 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.369      ;
; 54.218 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.369      ;
; 54.303 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.284      ;
; 54.303 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.284      ;
; 54.303 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.284      ;
; 54.303 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.284      ;
; 54.303 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.284      ;
; 54.303 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.284      ;
; 54.303 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.284      ;
; 54.303 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.284      ;
; 54.363 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.224      ;
; 54.363 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.224      ;
; 54.363 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.224      ;
; 54.363 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.224      ;
; 54.363 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.224      ;
; 54.363 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.224      ;
; 54.363 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.224      ;
; 54.363 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.224      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.419 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.168      ;
; 54.419 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.168      ;
; 54.419 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.168      ;
; 54.419 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.168      ;
; 54.419 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.168      ;
; 54.419 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.168      ;
; 54.419 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.168      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.444 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.143      ;
; 54.444 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.143      ;
; 54.444 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.143      ;
; 54.444 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.143      ;
; 54.444 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.143      ;
; 54.444 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.143      ;
; 54.444 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.143      ;
; 54.444 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.143      ;
; 54.455 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.132      ;
; 54.472 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
; 54.472 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.115      ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.422 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.453      ;
; -0.332 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.363      ;
; -0.317 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.349      ;
; -0.309 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.309 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.340      ;
; -0.292 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.323      ;
; -0.292 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.323      ;
; -0.292 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.323      ;
; -0.292 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.323      ;
; -0.292 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.323      ;
; -0.292 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.323      ;
; -0.292 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.323      ;
; -0.292 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.323      ;
; -0.292 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.323      ;
; -0.292 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.323      ;
; -0.281 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.313      ;
; -0.271 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.302      ;
; -0.227 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.258      ;
; -0.227 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.258      ;
; -0.227 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.258      ;
; -0.227 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.258      ;
; -0.227 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.258      ;
; -0.227 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.258      ;
; -0.227 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.258      ;
; -0.227 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.258      ;
; -0.227 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.258      ;
; -0.227 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.258      ;
; -0.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.255      ;
; -0.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.255      ;
; -0.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.255      ;
; -0.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.255      ;
; -0.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.255      ;
; -0.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.255      ;
; -0.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.255      ;
; -0.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.255      ;
; -0.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.255      ;
; -0.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.255      ;
; -0.209 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.241      ;
; -0.204 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.235      ;
; -0.204 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.235      ;
; -0.191 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.222      ;
; -0.191 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.222      ;
; -0.191 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.222      ;
; -0.191 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.222      ;
; -0.191 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.222      ;
; -0.191 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.222      ;
; -0.191 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.222      ;
; -0.191 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.222      ;
; -0.191 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.222      ;
; -0.191 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.222      ;
; -0.164 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.195      ;
; -0.164 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.195      ;
; -0.164 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.195      ;
; -0.164 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.195      ;
; -0.164 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.195      ;
; -0.164 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.195      ;
; -0.164 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.195      ;
; -0.164 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.195      ;
; -0.164 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.195      ;
; -0.164 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.195      ;
; -0.164 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.195      ;
; -0.162 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.194      ;
; -0.150 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.182      ;
; -0.134 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.166      ;
; -0.122 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.154      ;
; -0.117 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.149      ;
; -0.104 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.135      ;
; -0.104 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.135      ;
; -0.104 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.135      ;
; -0.104 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.135      ;
; -0.104 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.135      ;
; -0.104 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.135      ;
; -0.104 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.135      ;
; -0.104 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.135      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                           ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.194 ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; CLOCK_50    ; 0.500        ; 1.794      ; 2.520      ;
; -0.155 ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|oTxD_Done                         ; TCK                             ; CLOCK_50    ; 1.000        ; -0.786     ; 0.401      ;
; -0.152 ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|Pre_TxD_Done                      ; TCK                             ; CLOCK_50    ; 1.000        ; -0.786     ; 0.398      ;
; 0.272  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.300      ; 1.060      ;
; 0.272  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.300      ; 1.060      ;
; 0.272  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.300      ; 1.060      ;
; 0.272  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.300      ; 1.060      ;
; 0.272  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.300      ; 1.060      ;
; 0.272  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.300      ; 1.060      ;
; 0.272  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.300      ; 1.060      ;
; 0.272  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.300      ; 1.060      ;
; 0.300  ; AUDIO_DAC:u11|FLASH_Cont[17]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[17] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.318      ; 0.550      ;
; 0.306  ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; CLOCK_50    ; 1.000        ; 1.794      ; 2.520      ;
; 0.309  ; AUDIO_DAC:u11|FLASH_Cont[0]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[0]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.318      ; 0.541      ;
; 0.310  ; AUDIO_DAC:u11|FLASH_Cont[18]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[18] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.318      ; 0.540      ;
; 0.313  ; AUDIO_DAC:u11|FLASH_Cont[19]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[19] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.318      ; 0.537      ;
; 0.314  ; AUDIO_DAC:u11|FLASH_Cont[1]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[1]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.318      ; 0.536      ;
; 0.314  ; AUDIO_DAC:u11|FLASH_Cont[16]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[16] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.318      ; 0.536      ;
; 0.318  ; AUDIO_DAC:u11|FLASH_Cont[8]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[8]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.318      ; 0.532      ;
; 0.322  ; AUDIO_DAC:u11|FLASH_Cont[11]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[11] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.320      ; 0.530      ;
; 0.323  ; AUDIO_DAC:u11|FLASH_Cont[21]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[21] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.320      ; 0.529      ;
; 0.372  ; AUDIO_DAC:u11|FLASH_Cont[6]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[6]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.318      ; 0.478      ;
; 0.401  ; AUDIO_DAC:u11|FLASH_Cont[13]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[13] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.450      ;
; 0.401  ; AUDIO_DAC:u11|FLASH_Cont[15]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[15] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.450      ;
; 0.447  ; AUDIO_DAC:u11|FLASH_Cont[10]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[10] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.404      ;
; 0.448  ; AUDIO_DAC:u11|FLASH_Cont[9]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[9]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.403      ;
; 0.450  ; AUDIO_DAC:u11|FLASH_Cont[5]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[5]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.401      ;
; 0.454  ; AUDIO_DAC:u11|FLASH_Cont[14]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[14] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.397      ;
; 0.455  ; AUDIO_DAC:u11|FLASH_Cont[7]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[7]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.396      ;
; 0.455  ; AUDIO_DAC:u11|FLASH_Cont[20]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[20] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.396      ;
; 0.456  ; AUDIO_DAC:u11|FLASH_Cont[3]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[3]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.395      ;
; 0.456  ; AUDIO_DAC:u11|FLASH_Cont[12]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[12] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.395      ;
; 0.458  ; AUDIO_DAC:u11|FLASH_Cont[2]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[2]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.393      ;
; 0.459  ; AUDIO_DAC:u11|FLASH_Cont[4]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[4]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.319      ; 0.392      ;
; 0.712  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_Ready                        ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.298      ; 0.618      ;
; 0.749  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|Pre_RxD_Ready                     ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.298      ; 0.581      ;
; 0.855  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.299      ; 0.476      ;
; 0.856  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.299      ; 0.475      ;
; 0.936  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.299      ; 0.395      ;
; 0.936  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.299      ; 0.395      ;
; 0.936  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.299      ; 0.395      ;
; 0.938  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.299      ; 0.393      ;
; 0.939  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.299      ; 0.392      ;
; 0.942  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.299      ; 0.389      ;
; 2.110  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; CLOCK_50    ; 0.500        ; 1.804      ; 0.367      ;
; 2.610  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; CLOCK_50    ; 1.000        ; 1.804      ; 0.367      ;
; 16.206 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.818      ;
; 16.210 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.814      ;
; 16.264 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.760      ;
; 16.268 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.756      ;
; 16.308 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.716      ;
; 16.323 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.701      ;
; 16.327 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.697      ;
; 16.366 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.658      ;
; 16.402 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.622      ;
; 16.425 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.599      ;
; 16.475 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.549      ;
; 16.479 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.545      ;
; 16.486 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.538      ;
; 16.490 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.534      ;
; 16.504 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.520      ;
; 16.506 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.518      ;
; 16.508 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.516      ;
; 16.513 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.511      ;
; 16.551 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.473      ;
; 16.553 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.471      ;
; 16.557 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.467      ;
; 16.564 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.460      ;
; 16.568 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.456      ;
; 16.572 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.452      ;
; 16.583 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.441      ;
; 16.583 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.441      ;
; 16.587 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.437      ;
; 16.599 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.425      ;
; 16.618 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.406      ;
; 16.622 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.402      ;
; 16.623 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.401      ;
; 16.626 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.398      ;
; 16.630 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.394      ;
; 16.655 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.369      ;
; 16.660 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|oFL_Select[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.009      ; 3.381      ;
; 16.660 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|oFL_Select[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.009      ; 3.381      ;
; 16.683 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.341      ;
; 16.701 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.323      ;
; 16.710 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.314      ;
; 16.712 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[5]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 3.320      ;
; 16.770 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[5]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.000      ; 3.262      ;
; 16.771 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.253      ;
; 16.772 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.252      ;
; 16.779 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|oSDR_Select[0]                  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 3.251      ;
; 16.779 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|oSDR_Select[1]                  ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 3.251      ;
; 16.780 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.244      ;
; 16.780 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.244      ;
; 16.781 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|sel_FL                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.008      ; 3.259      ;
; 16.781 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|sel_SR                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.008      ; 3.259      ;
; 16.781 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|sel_SDR                         ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.008      ; 3.259      ;
; 16.785 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.239      ;
; 16.788 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.236      ;
; 16.793 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.008     ; 3.231      ;
; 16.829 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|oSR_DATA[6]                     ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.198      ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.058 ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.030     ; 0.560      ;
; -0.055 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.031     ; 0.556      ;
; -0.055 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.029     ; 0.558      ;
; -0.049 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.031     ; 0.550      ;
; 0.020  ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.030     ; 0.482      ;
; 0.022  ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.030     ; 0.480      ;
; 0.022  ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.030     ; 0.480      ;
; 0.023  ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.029     ; 0.480      ;
; 0.028  ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.029     ; 0.475      ;
; 0.028  ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.030     ; 0.474      ;
; 0.032  ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.031     ; 0.469      ;
; 0.034  ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.029     ; 0.469      ;
; 0.109  ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.030     ; 0.393      ;
; 0.110  ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.030     ; 0.392      ;
; 0.111  ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.030     ; 0.391      ;
; 0.113  ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.030     ; 0.389      ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'USB_JTAG:u1|mTCK'                                                                                                                            ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; -0.020 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 1.053      ;
; -0.020 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 1.053      ;
; -0.020 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 1.053      ;
; -0.020 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 1.053      ;
; -0.020 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 1.053      ;
; -0.020 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 1.053      ;
; -0.020 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 1.053      ;
; -0.020 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 1.053      ;
; 0.072  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.961      ;
; 0.072  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.961      ;
; 0.072  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.961      ;
; 0.072  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.961      ;
; 0.072  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.961      ;
; 0.072  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.961      ;
; 0.072  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.961      ;
; 0.072  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.961      ;
; 0.111  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.922      ;
; 0.111  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.922      ;
; 0.111  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.922      ;
; 0.111  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.922      ;
; 0.111  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.922      ;
; 0.111  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.922      ;
; 0.111  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.922      ;
; 0.111  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.922      ;
; 0.413  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 0.613      ;
; 0.419  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 0.607      ;
; 0.426  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 0.600      ;
; 0.426  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 0.600      ;
; 0.428  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 0.598      ;
; 0.433  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 0.593      ;
; 0.435  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.006     ; 0.591      ;
; 0.489  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.543      ;
; 0.497  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.535      ;
; 0.583  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.449      ;
; 0.620  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.412      ;
; 0.621  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.411      ;
; 0.625  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.407      ;
; 0.637  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.395      ;
; 0.638  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.394      ;
; 0.639  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.393      ;
; 0.640  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.392      ;
; 0.640  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.392      ;
; 0.641  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.391      ;
; 0.665  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.014 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; -0.014 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.046      ;
; 0.002  ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.030      ;
; 0.002  ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.030      ;
; 0.002  ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.030      ;
; 0.002  ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.030      ;
; 0.002  ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.030      ;
; 0.002  ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.030      ;
; 0.063  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.969      ;
; 0.063  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.969      ;
; 0.098  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.934      ;
; 0.098  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.934      ;
; 0.098  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.934      ;
; 0.098  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.934      ;
; 0.098  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.934      ;
; 0.098  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.934      ;
; 0.156  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.876      ;
; 0.156  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.876      ;
; 0.156  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.876      ;
; 0.156  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.876      ;
; 0.156  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.876      ;
; 0.156  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.876      ;
; 0.200  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.832      ;
; 0.200  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.832      ;
; 0.200  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.832      ;
; 0.200  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.832      ;
; 0.200  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.832      ;
; 0.200  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.832      ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                               ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.477 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.555      ;
; 0.478 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.554      ;
; 0.523 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.509      ;
; 0.606 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.426      ;
; 0.616 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.416      ;
; 0.619 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.413      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                      ;
+--------+---------------------------------------------+-------------------------------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                 ; Launch Clock ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; 15.165 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.809      ;
; 15.167 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.807      ;
; 15.168 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.806      ;
; 15.211 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.763      ;
; 15.211 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.763      ;
; 15.267 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.707      ;
; 15.272 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.702      ;
; 15.280 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.694      ;
; 15.282 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.692      ;
; 15.283 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.691      ;
; 15.326 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.648      ;
; 15.326 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.648      ;
; 15.382 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.592      ;
; 15.387 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.587      ;
; 15.390 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.584      ;
; 15.505 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.469      ;
; 15.529 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.057     ; 2.446      ;
; 15.529 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.057     ; 2.446      ;
; 15.644 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.057     ; 2.331      ;
; 15.644 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.057     ; 2.331      ;
; 15.696 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.278      ;
; 15.758 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.222      ;
; 15.760 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.220      ;
; 15.761 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.219      ;
; 15.782 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.192      ;
; 15.804 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.176      ;
; 15.804 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.176      ;
; 15.811 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.163      ;
; 15.860 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.120      ;
; 15.865 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.115      ;
; 15.869 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.057     ; 2.106      ;
; 15.897 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 2.077      ;
; 15.918 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.062      ;
; 15.920 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.060      ;
; 15.921 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.059      ;
; 15.964 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.016      ;
; 15.964 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 2.016      ;
; 15.975 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.065     ; 1.992      ;
; 15.977 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.065     ; 1.990      ;
; 15.978 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.065     ; 1.989      ;
; 15.983 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 1.997      ;
; 15.984 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.057     ; 1.991      ;
; 16.020 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 1.960      ;
; 16.021 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.065     ; 1.946      ;
; 16.021 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.065     ; 1.946      ;
; 16.025 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 1.955      ;
; 16.077 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.065     ; 1.890      ;
; 16.082 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.065     ; 1.885      ;
; 16.122 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.051     ; 1.859      ;
; 16.122 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.051     ; 1.859      ;
; 16.143 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 1.837      ;
; 16.200 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.065     ; 1.767      ;
; 16.205 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.057     ; 1.770      ;
; 16.282 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.051     ; 1.699      ;
; 16.282 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.051     ; 1.699      ;
; 16.289 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 1.691      ;
; 16.320 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.057     ; 1.655      ;
; 16.339 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.064     ; 1.629      ;
; 16.339 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.064     ; 1.629      ;
; 16.375 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 1.605      ;
; 16.449 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 1.531      ;
; 16.462 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.051     ; 1.519      ;
; 16.506 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.065     ; 1.461      ;
; 16.535 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 1.445      ;
; 16.592 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.065     ; 1.375      ;
; 16.622 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.051     ; 1.359      ;
; 16.679 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.064     ; 1.289      ;
; 16.792 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.057     ; 1.183      ;
; 16.798 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.051     ; 1.183      ;
; 16.851 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[15]    ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.050     ; 1.131      ;
; 16.870 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.057     ; 1.105      ;
; 16.908 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[7]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 1.064      ;
; 16.920 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.051     ; 1.061      ;
; 16.924 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[20] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.050     ; 1.058      ;
; 16.924 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[21] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.050     ; 1.058      ;
; 16.925 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[11]    ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.050     ; 1.057      ;
; 16.930 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[14]    ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.043      ;
; 16.930 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[15]    ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.050     ; 1.052      ;
; 16.932 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[21] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.050     ; 1.050      ;
; 16.933 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[20] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.050     ; 1.049      ;
; 16.933 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[11]    ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.050     ; 1.049      ;
; 16.935 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[13]    ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.038      ;
; 16.936 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.037      ;
; 16.944 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.064     ; 1.024      ;
; 16.953 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[4]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 1.019      ;
; 16.958 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 1.014      ;
; 16.958 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.051     ; 1.023      ;
; 16.981 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[5]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 0.991      ;
; 16.984 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[4]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 0.988      ;
; 16.986 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 0.986      ;
; 16.987 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 0.985      ;
; 16.987 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[3]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 0.985      ;
; 16.988 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[6]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 0.984      ;
; 16.988 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[13]    ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 0.985      ;
; 16.989 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 0.983      ;
; 16.990 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 0.983      ;
; 17.009 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[12]    ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 0.964      ;
; 17.010 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[10] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 0.970      ;
; 17.015 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.064     ; 0.953      ;
; 17.016 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[6]  ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.052     ; 0.964      ;
+--------+---------------------------------------------+-------------------------------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -1.822 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[3]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[3]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.388      ;
; -1.821 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[7]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[7]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.389      ;
; -1.821 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[0]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.389      ;
; -1.819 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[6]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[6]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.391      ;
; -1.818 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[4]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[4]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.392      ;
; -1.814 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[2]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.396      ;
; -1.733 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[8]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[8]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.477      ;
; -1.732 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[10]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[10]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.478      ;
; -1.731 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[5]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.479      ;
; -1.731 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[1]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[1]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.479      ;
; -1.730 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50    ; 0.000        ; 1.804      ; 0.367      ;
; -1.729 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[14]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[14]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.481      ;
; -1.726 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[13]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.484      ;
; -1.726 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[12]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[12]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.484      ;
; -1.656 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[9]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[9]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.059      ; 0.555      ;
; -1.652 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[11]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.558      ;
; -1.465 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE             ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.051      ; 0.738      ;
; -1.462 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE             ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_DONE          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.051      ; 0.741      ;
; -1.454 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[15]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.067      ; 0.765      ;
; -1.230 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50    ; -0.500       ; 1.804      ; 0.367      ;
; -0.062 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7]                 ; USB_JTAG:u1|oRxD_DATA[7]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.299      ; 0.389      ;
; -0.059 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2]                 ; USB_JTAG:u1|oRxD_DATA[2]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.299      ; 0.392      ;
; -0.058 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3]                 ; USB_JTAG:u1|oRxD_DATA[3]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.299      ; 0.393      ;
; -0.056 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1]                 ; USB_JTAG:u1|oRxD_DATA[1]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.299      ; 0.395      ;
; -0.056 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4]                 ; USB_JTAG:u1|oRxD_DATA[4]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.299      ; 0.395      ;
; -0.056 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0]                 ; USB_JTAG:u1|oRxD_DATA[0]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.299      ; 0.395      ;
; 0.024  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5]                 ; USB_JTAG:u1|oRxD_DATA[5]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.299      ; 0.475      ;
; 0.025  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6]                 ; USB_JTAG:u1|oRxD_DATA[6]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.299      ; 0.476      ;
; 0.131  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready                   ; USB_JTAG:u1|Pre_RxD_Ready                            ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.298      ; 0.581      ;
; 0.168  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready                   ; USB_JTAG:u1|oRxD_Ready                               ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.298      ; 0.618      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]       ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.001                             ; CMD_Decode:u5|mFL_ST.001                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.011                             ; CMD_Decode:u5|mFL_ST.011                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.101                             ; CMD_Decode:u5|mFL_ST.101                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.111                             ; CMD_Decode:u5|mFL_ST.111                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_FLASH                                ; CMD_Decode:u5|f_FLASH                                ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oFL_TXD_Start                          ; CMD_Decode:u5|oFL_TXD_Start                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_WRn                               ; CMD_Decode:u5|mSDR_WRn                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_ST.011                             ; CMD_Decode:u5|mSR_ST.011                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_ST.101                             ; CMD_Decode:u5|mSR_ST.101                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SRAM                                 ; CMD_Decode:u5|f_SRAM                                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oSR_TXD_Start                          ; CMD_Decode:u5|oSR_TXD_Start                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                 ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack     ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery         ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                 ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|left_shift_key                       ; ps2_keyboard:u4|left_shift_key                       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|right_shift_key                      ; ps2_keyboard:u4|right_shift_key                      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m2_state                             ; ps2_keyboard:u4|m2_state                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mPS2_ST.001                            ; CMD_Decode:u5|mPS2_ST.001                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_PS2                                  ; CMD_Decode:u5|f_PS2                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oPS2_TXD_Start                         ; CMD_Decode:u5|oPS2_TXD_Start                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SDR_SEL                              ; CMD_Decode:u5|f_SDR_SEL                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_ST.011                            ; CMD_Decode:u5|mSDR_ST.011                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_Start                             ; CMD_Decode:u5|mSDR_Start                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD          ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_ST.001                            ; CMD_Decode:u5|mSDR_ST.001                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SDRAM                                ; CMD_Decode:u5|f_SDRAM                                ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oSDR_TXD_Start                         ; CMD_Decode:u5|oSDR_TXD_Start                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|mFinish           ; Multi_Flash:u2|Flash_Controller:u1|mFinish           ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oFL_Start                              ; CMD_Decode:u5|oFL_Start                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|mStart            ; Multi_Flash:u2|Flash_Controller:u1|mStart            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|ST.P5             ; Multi_Flash:u2|Flash_Controller:u1|ST.P5             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reset_Delay:d0|Cont[0]                               ; Reset_Delay:d0|Cont[0]                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_VGA                                  ; CMD_Decode:u5|f_VGA                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SR_SEL                               ; CMD_Decode:u5|f_SR_SEL                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SEG7                                 ; CMD_Decode:u5|f_SEG7                                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_LED                                  ; CMD_Decode:u5|f_LED                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA     ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; CMD_Decode:u5|CMD_Tmp[14]                            ; CMD_Decode:u5|oCursor_B[6]                           ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[2]   ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[3]   ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.242  ; CMD_Decode:u5|mSDR_ST.010                            ; CMD_Decode:u5|mSDR_ST.011                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; CMD_Decode:u5|CMD_Tmp[8]                             ; CMD_Decode:u5|oSDR_Select[0]                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; I2C_AV_Config:u10|mI2C_CLK_DIV[15]                   ; I2C_AV_Config:u10|mI2C_CLK_DIV[15]                   ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; CMD_Decode:u5|CMD_Tmp[6]                             ; CMD_Decode:u5|CMD_Tmp[14]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; ps2_keyboard:u4|timer_5usec_count[7]                 ; ps2_keyboard:u4|timer_5usec_count[7]                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; Multi_Flash:u2|Flash_Multiplexer:u0|ST.10            ; Multi_Flash:u2|Flash_Multiplexer:u0|ST.11            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[1]   ; Multi_Flash:u2|Flash_Controller:u1|mACT              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; Multi_Flash:u2|Flash_Controller:u1|Start_Delay[10]   ; Multi_Flash:u2|Flash_Controller:u1|Start_Delay[10]   ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; Reset_Delay:d0|Cont[19]                              ; Reset_Delay:d0|Cont[19]                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; CMD_Decode:u5|CMD_Tmp[1]                             ; CMD_Decode:u5|CMD_Tmp[9]                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; CMD_Decode:u5|CMD_Tmp[34]                            ; CMD_Decode:u5|CMD_Tmp[42]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; CMD_Decode:u5|CMD_Tmp[34]                            ; CMD_Decode:u5|oFL_ADDR[10]                           ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; CMD_Decode:u5|CMD_Tmp[2]                             ; CMD_Decode:u5|CMD_Tmp[10]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; CMD_Decode:u5|mSDR_ST.001                            ; CMD_Decode:u5|mSDR_ST.010                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.252  ; CMD_Decode:u5|CMD_Tmp[54]                            ; CMD_Decode:u5|CMD_Tmp[62]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; CMD_Decode:u5|mFL_ST.111                             ; CMD_Decode:u5|oFL_TXD_Start                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.254  ; CMD_Decode:u5|mSR_ST.011                             ; CMD_Decode:u5|mSR_ST.100                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.406      ;
; 0.255  ; CMD_Decode:u5|CMD_Tmp[20]                            ; CMD_Decode:u5|CMD_Tmp[28]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.407      ;
; 0.255  ; Multi_Flash:u2|Flash_Controller:u1|ST.P4             ; Multi_Flash:u2|Flash_Controller:u1|ST.P5             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.407      ;
; 0.257  ; CMD_Decode:u5|f_PS2                                  ; CMD_Decode:u5|mPS2_ST.001                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.409      ;
; 0.258  ; Multi_Flash:u2|Flash_Controller:u1|ST.P2             ; Multi_Flash:u2|Flash_Controller:u1|ST.P3             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.410      ;
; 0.258  ; CMD_Decode:u5|f_PS2                                  ; CMD_Decode:u5|oPS2_TXD_Start                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.410      ;
; 0.261  ; Multi_Flash:u2|Flash_Controller:u1|ST.P5             ; Multi_Flash:u2|Flash_Controller:u1|ST.IDEL           ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.413      ;
; 0.262  ; Multi_Flash:u2|Flash_Controller:u1|ST.P2             ; Multi_Flash:u2|Flash_Controller:u1|ST.P3_PRG         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.414      ;
; 0.263  ; ps2_keyboard:u4|m1_state.m1_rx_falling_edge_marker   ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.415      ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'TCK'                                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.081 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 0.858      ;
; -0.066 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.791      ; 0.877      ;
; -0.011 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 0.928      ;
; -0.004 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.800      ; 0.948      ;
; 0.024  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.790      ; 0.966      ;
; 0.074  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 1.013      ;
; 0.112  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.800      ; 1.064      ;
; 0.140  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 1.079      ;
; 0.140  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.790      ; 1.082      ;
; 0.145  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 1.081      ;
; 0.190  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 1.129      ;
; 0.215  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.222  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.791      ; 1.165      ;
; 0.252  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.404      ;
; 0.256  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 1.195      ;
; 0.261  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 1.197      ;
; 0.338  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.490      ;
; 0.372  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.389  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.541      ;
; 0.392  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 1.331      ;
; 0.411  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.791      ; 1.354      ;
; 0.414  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.566      ;
; 0.468  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.620      ;
; 0.473  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.800      ; 1.425      ;
; 0.501  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.790      ; 1.443      ;
; 0.551  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 1.490      ;
; 0.617  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 1.556      ;
; 0.622  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 1.558      ;
; 1.087  ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 1.875      ;
; 1.095  ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 1.883      ;
; 1.103  ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 1.891      ;
; 1.154  ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 1.942      ;
; 1.159  ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 1.947      ;
; 1.176  ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 1.964      ;
; 1.215  ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.003      ;
; 1.234  ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.022      ;
; 1.256  ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.044      ;
; 1.266  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.054      ;
; 1.268  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.056      ;
; 1.269  ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.057      ;
; 1.275  ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.063      ;
; 1.285  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.729      ; 2.077      ;
; 1.300  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.088      ;
; 1.318  ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.106      ;
; 1.327  ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.115      ;
; 1.341  ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.129      ;
; 1.347  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.738      ; 2.148      ;
; 1.366  ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.154      ;
; 1.375  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.728      ; 2.166      ;
; 1.380  ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.168      ;
; 1.384  ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.172      ;
; 1.387  ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.729      ; 2.179      ;
; 1.396  ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.184      ;
; 1.415  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.062     ; 1.416      ;
; 1.429  ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.217      ;
; 1.462  ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.250      ;
; 1.467  ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.255      ;
; 1.472  ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.260      ;
; 1.473  ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.261      ;
; 1.478  ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.729      ; 2.270      ;
; 1.482  ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.270      ;
; 1.496  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.722      ; 2.281      ;
; 1.509  ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.729      ; 2.301      ;
; 1.538  ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.326      ;
; 1.545  ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.333      ;
; 1.597  ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.385      ;
; 1.598  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.062     ; 1.599      ;
; 1.610  ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.725      ; 2.398      ;
; 1.628  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.062     ; 1.629      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                                ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.261 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.413      ;
; 0.264 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.416      ;
; 0.274 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.426      ;
; 0.357 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.509      ;
; 0.402 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.554      ;
; 0.403 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.555      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.402      ;
; 0.267 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.419      ;
; 0.302 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.454      ;
; 0.308 ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.460      ;
; 0.317 ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.469      ;
; 0.322 ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.474      ;
; 0.327 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.480      ;
; 0.359 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.380 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.532      ;
; 0.387 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.541      ;
; 0.396 ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.548      ;
; 0.402 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.554      ;
; 0.403 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.556      ;
; 0.406 ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.558      ;
; 0.410 ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.562      ;
; 0.419 ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.571      ;
; 0.432 ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.584      ;
; 0.449 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.601      ;
; 0.451 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.605      ;
; 0.454 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.606      ;
; 0.471 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.623      ;
; 0.474 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.626      ;
; 0.478 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.630      ;
; 0.480 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.631      ;
; 0.482 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.633      ;
; 0.483 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.634      ;
; 0.483 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.634      ;
; 0.485 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.637      ;
; 0.486 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.637      ;
; 0.487 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.638      ;
; 0.489 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.640      ;
; 0.489 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.640      ;
; 0.489 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.641      ;
; 0.490 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.641      ;
; 0.490 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.641      ;
; 0.502 ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.655      ;
; 0.526 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.677      ;
; 0.527 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.679      ;
; 0.527 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.679      ;
; 0.532 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.684      ;
; 0.535 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.686      ;
; 0.535 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.686      ;
; 0.536 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.687      ;
; 0.538 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.689      ;
; 0.539 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.695      ;
; 0.545 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.697      ;
; 0.546 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.697      ;
; 0.548 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.699      ;
; 0.548 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.699      ;
; 0.550 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.702      ;
; 0.554 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.706      ;
; 0.562 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.714      ;
; 0.568 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.719      ;
; 0.573 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.729      ;
; 0.579 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.596 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.747      ;
; 0.597 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.749      ;
; 0.607 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.760      ;
; 0.612 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.764      ;
; 0.613 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.765      ;
; 0.614 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.766      ;
; 0.618 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.769      ;
; 0.619 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.770      ;
; 0.622 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.773      ;
; 0.622 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.773      ;
; 0.623 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.774      ;
; 0.623 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.774      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'USB_JTAG:u1|mTCK'                                                                                                                            ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.215 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.395      ;
; 0.255 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.407      ;
; 0.259 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.412      ;
; 0.297 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.449      ;
; 0.383 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.535      ;
; 0.391 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.543      ;
; 0.445 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 0.591      ;
; 0.447 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 0.593      ;
; 0.452 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 0.598      ;
; 0.454 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 0.600      ;
; 0.454 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 0.600      ;
; 0.461 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 0.607      ;
; 0.467 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.006     ; 0.613      ;
; 0.769 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.922      ;
; 0.769 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.922      ;
; 0.769 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.922      ;
; 0.769 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.922      ;
; 0.769 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.922      ;
; 0.769 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.922      ;
; 0.769 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.922      ;
; 0.769 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.922      ;
; 0.808 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.961      ;
; 0.808 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.961      ;
; 0.808 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.961      ;
; 0.808 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.961      ;
; 0.808 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.961      ;
; 0.808 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.961      ;
; 0.808 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.961      ;
; 0.808 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.961      ;
; 0.900 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 1.053      ;
; 0.900 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 1.053      ;
; 0.900 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 1.053      ;
; 0.900 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 1.053      ;
; 0.900 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 1.053      ;
; 0.900 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 1.053      ;
; 0.900 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 1.053      ;
; 0.900 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 1.053      ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                         ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.251 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|oVGA_H_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.259 ; VGA_OSD_RAM:u9|ADDR_d[1]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[1]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.259 ; VGA_OSD_RAM:u9|ADDR_d[0]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[0]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.263 ; VGA_OSD_RAM:u9|ADDR_d[2]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.332 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[4] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.335 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[0] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.482      ;
; 0.339 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[2] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.486      ;
; 0.356 ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                             ; VGA_OSD_RAM:u9|oBlue[6]                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[0]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[2]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.525      ;
; 0.375 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[0]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.385 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.419 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|oCoord_X[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.571      ;
; 0.430 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|oCoord_X[9]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.582      ;
; 0.431 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[1] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.583      ;
; 0.435 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|oCoord_X[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.587      ;
; 0.441 ; VGA_Controller:u8|oCoord_X[5]                                                                                                         ; VGA_Controller:u8|oAddress[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.592      ;
; 0.443 ; VGA_Controller:u8|oCoord_X[4]                                                                                                         ; VGA_Controller:u8|oAddress[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.594      ;
; 0.448 ; VGA_Controller:u8|oCoord_X[1]                                                                                                         ; VGA_Controller:u8|oAddress[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.599      ;
; 0.448 ; VGA_Controller:u8|oCoord_X[3]                                                                                                         ; VGA_Controller:u8|oAddress[3]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.599      ;
; 0.448 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.599      ;
; 0.462 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|oCoord_X[2]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.613      ;
; 0.481 ; VGA_Controller:u8|oAddress[1]                                                                                                         ; VGA_OSD_RAM:u9|ADDR_d[1]                                                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.634      ;
; 0.496 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[3]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.500 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|oCoord_Y[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.654      ;
; 0.501 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.504 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.509 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.514 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.667      ;
; 0.520 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.674      ;
; 0.525 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.530 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|oCoord_Y[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.684      ;
; 0.530 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[5] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[3] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.679      ;
; 0.532 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.536 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.539 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|oVGA_H_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.543 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|oCoord_X[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.547 ; VGA_Controller:u8|oAddress[2]                                                                                                         ; VGA_OSD_RAM:u9|ADDR_d[2]                                                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.700      ;
; 0.549 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|oCoord_X[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|oCoord_X[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; VGA_Controller:u8|oCoord_X[6]                                                                                                         ; VGA_Controller:u8|oAddress[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.704      ;
; 0.555 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|oCoord_X[8]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.560 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.565 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.573 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|oCoord_Y[8]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.727      ;
; 0.574 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|oCoord_Y[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.728      ;
; 0.574 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|oCoord_Y[7]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.730      ;
; 0.579 ; VGA_Controller:u8|oCoord_X[5]                                                                                                         ; VGA_Controller:u8|oAddress[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.730      ;
; 0.581 ; VGA_Controller:u8|oCoord_X[4]                                                                                                         ; VGA_Controller:u8|oAddress[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.732      ;
; 0.584 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|oCoord_Y[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.738      ;
; 0.584 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|oCoord_X[3]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; VGA_Controller:u8|oCoord_X[3]                                                                                                         ; VGA_Controller:u8|oAddress[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.739      ;
; 0.590 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|oCoord_Y[9]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.744      ;
; 0.590 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.744      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                              ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.249 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.256 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.411      ;
; 0.357 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.292     ; 0.367      ;
; 0.366 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.292     ; 0.367      ;
; 0.366 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.292     ; 0.367      ;
; 0.366 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.292     ; 0.367      ;
; 0.367 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.297     ; 0.367      ;
; 0.371 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.297     ; 0.367      ;
; 0.373 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.300     ; 0.367      ;
; 0.374 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.300     ; 0.367      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.421 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.573      ;
; 0.449 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.601      ;
; 0.470 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.622      ;
; 0.495 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.647      ;
; 0.498 ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.653      ;
; 0.505 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.509 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.663      ;
; 0.513 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.665      ;
; 0.516 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.671      ;
; 0.530 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.682      ;
; 0.535 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.688      ;
; 0.540 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.700      ;
; 0.548 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.700      ;
; 0.551 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.706      ;
; 0.557 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.709      ;
; 0.565 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.717      ;
; 0.570 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.723      ;
; 0.575 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.727      ;
; 0.586 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.741      ;
; 0.592 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.744      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[1]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[4]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[4]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[8]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[0]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[2]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[3]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[3]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[8]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[15]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[15]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[5]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[5]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[1]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[7]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[7]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_reada                 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_flag                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.271 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.423      ;
; 0.277 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_writea                ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.429      ;
; 0.294 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[0]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_done                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.446      ;
; 0.300 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[3]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.452      ;
; 0.300 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_refresh               ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_flag                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.452      ;
; 0.313 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.465      ;
; 0.315 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|WE_N                     ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.467      ;
; 0.323 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[16]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[8]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]                    ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[6]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[6]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[14]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[14]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[12]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[12]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                                    ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|READA          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.328 ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                                    ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|WRITEA         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[3]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[18]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[19]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.484      ;
; 0.337 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|PRECHARGE      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.489      ;
; 0.339 ; Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                                   ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.491      ;
; 0.355 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                     ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.508      ;
; 0.356 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|INIT_REQ       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REFRESH        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[14] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[14] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[3]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[1]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[0]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[1]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[1]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[12]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[4]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N                    ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[7]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[4]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[4]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[6]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[6]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N                    ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[1]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[9]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[1]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_done                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[8]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[10] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[10] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[8]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[8]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[10]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[10]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[12] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[12] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[6]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[6]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[12]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[12]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                                           ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.358 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.510      ;
; 0.364 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AUDIO_DAC:u11|FLASH_Cont[21]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[0]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.524      ;
; 0.441 ; AUDIO_DAC:u11|FLASH_Cont[20]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.593      ;
; 0.444 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.596      ;
; 0.445 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.597      ;
; 0.454 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.606      ;
; 0.457 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.610      ;
; 0.504 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.656      ;
; 0.506 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.658      ;
; 0.509 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.683      ;
; 0.539 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.693      ;
; 0.544 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.698      ;
; 0.557 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.704      ;
; 0.557 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.709      ;
; 0.566 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.718      ;
; 0.576 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 0.730      ;
; 0.579 ; AUDIO_DAC:u11|FLASH_Cont[20]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.731      ;
; 0.582 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.735      ;
; 0.591 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 0.744      ;
; 0.592 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.739      ;
; 0.592 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.744      ;
; 0.594 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.746      ;
; 0.595 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.747      ;
; 0.598 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.750      ;
; 0.601 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.753      ;
; 0.606 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.758      ;
; 0.611 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.763      ;
; 0.617 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.770      ;
; 0.626 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 0.779      ;
; 0.627 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.774      ;
; 0.627 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.779      ;
; 0.629 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.781      ;
; 0.630 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.782      ;
; 0.631 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.778      ;
; 0.640 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.792      ;
; 0.641 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.793      ;
; 0.646 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.798      ;
; 0.647 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 0.800      ;
; 0.652 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.804      ;
; 0.653 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.805      ;
; 0.661 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 0.814      ;
; 0.662 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.809      ;
; 0.664 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.816      ;
; 0.665 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.817      ;
; 0.666 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.813      ;
; 0.675 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.828      ;
; 0.681 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.833      ;
; 0.682 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 0.835      ;
; 0.687 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.839      ;
; 0.688 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.840      ;
; 0.690 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.837      ;
; 0.693 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.840      ;
; 0.697 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.844      ;
; 0.699 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[2] ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.319     ; 0.532      ;
; 0.700 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.852      ;
; 0.701 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.848      ;
; 0.708 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.860      ;
; 0.710 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.862      ;
; 0.716 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.868      ;
; 0.717 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 0.870      ;
; 0.722 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 0.875      ;
; 0.723 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.875      ;
; 0.725 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.872      ;
; 0.728 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.875      ;
; 0.732 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.879      ;
; 0.735 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.887      ;
; 0.736 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.883      ;
; 0.744 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 0.897      ;
; 0.745 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.001      ; 0.898      ;
; 0.746 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.898      ;
; 0.753 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.004     ; 0.901      ;
; 0.758 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.910      ;
; 0.758 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.910      ;
; 0.760 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.907      ;
; 0.763 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.910      ;
; 0.767 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.914      ;
; 0.771 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.005     ; 0.918      ;
; 0.778 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.930      ;
; 0.781 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.933      ;
; 0.783 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.935      ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.365 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.518      ;
; 0.379 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.536      ;
; 0.504 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.656      ;
; 0.519 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.671      ;
; 0.524 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.676      ;
; 0.539 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.691      ;
; 0.554 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.706      ;
; 0.558 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.711      ;
; 0.574 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.726      ;
; 0.589 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.741      ;
; 0.593 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.745      ;
; 0.624 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.776      ;
; 0.628 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.780      ;
; 0.663 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.815      ;
; 0.680 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.832      ;
; 0.698 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.850      ;
; 0.724 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.876      ;
; 0.724 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.876      ;
; 0.724 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.876      ;
; 0.724 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.876      ;
; 0.782 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.934      ;
; 0.817 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.969      ;
; 0.894 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.046      ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.767 ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.030     ; 0.389      ;
; 0.769 ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.030     ; 0.391      ;
; 0.770 ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.030     ; 0.392      ;
; 0.771 ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.030     ; 0.393      ;
; 0.846 ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.029     ; 0.469      ;
; 0.848 ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.031     ; 0.469      ;
; 0.852 ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.029     ; 0.475      ;
; 0.852 ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.030     ; 0.474      ;
; 0.857 ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.029     ; 0.480      ;
; 0.858 ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.030     ; 0.480      ;
; 0.858 ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.030     ; 0.480      ;
; 0.860 ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.030     ; 0.482      ;
; 0.929 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.031     ; 0.550      ;
; 0.935 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.031     ; 0.556      ;
; 0.935 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.029     ; 0.558      ;
; 0.938 ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.030     ; 0.560      ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.101     ; 1.742      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.101     ; 1.742      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.101     ; 1.742      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.101     ; 1.742      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.101     ; 1.742      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.101     ; 1.742      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.101     ; 1.742      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.101     ; 1.742      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.101     ; 1.742      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.101     ; 1.742      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 1.747      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 1.747      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 1.747      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 1.747      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 1.747      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 1.747      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 1.747      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 1.744      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 1.747      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 1.744      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 1.747      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 1.744      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 1.747      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 1.744      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[10]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 1.749      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 1.744      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[11]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 1.749      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 1.744      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[12]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 1.749      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 1.744      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[13]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 1.749      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 1.744      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[14]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 1.749      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 1.744      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[15]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 1.749      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 1.744      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[16]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 1.749      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[17]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 1.749      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[18]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.094     ; 1.749      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.096     ; 1.747      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 1.745      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 1.746      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 1.746      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 1.746      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.095     ; 1.748      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 1.744      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 1.745      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 1.745      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 1.746      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 1.746      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 1.745      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 1.745      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 1.745      ;
; -3.809 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.098     ; 1.745      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                  ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.092     ; 1.751      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.092     ; 1.751      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.092     ; 1.751      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.092     ; 1.751      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.092     ; 1.751      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.092     ; 1.751      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.092     ; 1.751      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.092     ; 1.751      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.092     ; 1.751      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.092     ; 1.751      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.087     ; 1.756      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.095     ; 1.748      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.095     ; 1.748      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.095     ; 1.748      ;
; -3.806 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.095     ; 1.748      ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                 ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.347     ; 1.749      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.347     ; 1.749      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.347     ; 1.749      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.347     ; 1.749      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.349     ; 1.747      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.349     ; 1.747      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.346     ; 1.750      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.349     ; 1.747      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.349     ; 1.747      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.349     ; 1.747      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.349     ; 1.747      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.349     ; 1.747      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.347     ; 1.749      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.347     ; 1.749      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.347     ; 1.749      ;
; -1.564 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.347     ; 1.749      ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                     ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[1]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.327     ; 1.739      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[2]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.328     ; 1.738      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[3]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.328     ; 1.738      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[4]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.328     ; 1.738      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[5]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.328     ; 1.738      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[6]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.327     ; 1.739      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[7]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.328     ; 1.738      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[8]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.327     ; 1.739      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[9]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.327     ; 1.739      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[10]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.327     ; 1.739      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[11]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.332     ; 1.734      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[12]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.332     ; 1.734      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[13]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.332     ; 1.734      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[14]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.332     ; 1.734      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[15]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.332     ; 1.734      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[16]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.332     ; 1.734      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[17]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.332     ; 1.734      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[18]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.332     ; 1.734      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[19]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.332     ; 1.734      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[20]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.332     ; 1.734      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[21]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.332     ; 1.734      ;
; -1.534 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[0]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.327     ; 1.739      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.318     ; 1.748      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.317     ; 1.749      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.318     ; 1.748      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.317     ; 1.749      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.318     ; 1.748      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.319     ; 1.747      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.316     ; 1.750      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.319     ; 1.747      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.318     ; 1.748      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.319     ; 1.747      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.318     ; 1.748      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.319     ; 1.747      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.317     ; 1.749      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.318     ; 1.748      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.318     ; 1.748      ;
; -1.034 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.317     ; 1.749      ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_1X'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; -1.499 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.281     ; 1.750      ;
; -1.499 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.281     ; 1.750      ;
; -1.499 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.281     ; 1.750      ;
; -1.499 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.281     ; 1.750      ;
; -1.499 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[5] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.281     ; 1.750      ;
; -1.499 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[4] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.281     ; 1.750      ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; -1.442 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.224     ; 1.750      ;
; -1.442 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.224     ; 1.750      ;
; -1.442 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.224     ; 1.750      ;
; -1.442 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.224     ; 1.750      ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                     ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.318     ; 1.748      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.317     ; 1.749      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.318     ; 1.748      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.317     ; 1.749      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.318     ; 1.748      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.319     ; 1.747      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.316     ; 1.750      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.319     ; 1.747      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.318     ; 1.748      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.319     ; 1.747      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.318     ; 1.748      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.319     ; 1.747      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.317     ; 1.749      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.318     ; 1.748      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.318     ; 1.748      ;
; 1.914 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.317     ; 1.749      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[1]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.327     ; 1.739      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[2]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.328     ; 1.738      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[3]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.328     ; 1.738      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[4]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.328     ; 1.738      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[5]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.328     ; 1.738      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[6]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.327     ; 1.739      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[7]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.328     ; 1.738      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[8]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.327     ; 1.739      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[9]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.327     ; 1.739      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[10]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.327     ; 1.739      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[11]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.332     ; 1.734      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[12]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.332     ; 1.734      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[13]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.332     ; 1.734      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[14]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.332     ; 1.734      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[15]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.332     ; 1.734      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[16]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.332     ; 1.734      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[17]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.332     ; 1.734      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[18]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.332     ; 1.734      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[19]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.332     ; 1.734      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[20]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.332     ; 1.734      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[21]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.332     ; 1.734      ;
; 2.414 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[0]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.327     ; 1.739      ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; 2.322 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.224     ; 1.750      ;
; 2.322 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.224     ; 1.750      ;
; 2.322 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.224     ; 1.750      ;
; 2.322 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.224     ; 1.750      ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u11|LRCK_1X'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; 2.379 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.281     ; 1.750      ;
; 2.379 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.281     ; 1.750      ;
; 2.379 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.281     ; 1.750      ;
; 2.379 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.281     ; 1.750      ;
; 2.379 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[5] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.281     ; 1.750      ;
; 2.379 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[4] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.281     ; 1.750      ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                 ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                     ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.347     ; 1.749      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.347     ; 1.749      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.347     ; 1.749      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.347     ; 1.749      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.349     ; 1.747      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.349     ; 1.747      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.346     ; 1.750      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.349     ; 1.747      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.349     ; 1.747      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.349     ; 1.747      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.349     ; 1.747      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.349     ; 1.747      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.347     ; 1.749      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.347     ; 1.749      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.347     ; 1.749      ;
; 2.444 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.347     ; 1.749      ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.101     ; 1.742      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.101     ; 1.742      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.101     ; 1.742      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.101     ; 1.742      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.101     ; 1.742      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.101     ; 1.742      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.101     ; 1.742      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.101     ; 1.742      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.101     ; 1.742      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.101     ; 1.742      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.096     ; 1.747      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.096     ; 1.747      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.096     ; 1.747      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.096     ; 1.747      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.096     ; 1.747      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.096     ; 1.747      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.096     ; 1.747      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.099     ; 1.744      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.096     ; 1.747      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.099     ; 1.744      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.096     ; 1.747      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.099     ; 1.744      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.096     ; 1.747      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.099     ; 1.744      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[10]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.094     ; 1.749      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.099     ; 1.744      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[11]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.094     ; 1.749      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.099     ; 1.744      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[12]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.094     ; 1.749      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.099     ; 1.744      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[13]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.094     ; 1.749      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.099     ; 1.744      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[14]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.094     ; 1.749      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.099     ; 1.744      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[15]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.094     ; 1.749      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.099     ; 1.744      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[16]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.094     ; 1.749      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[17]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.094     ; 1.749      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[18]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.094     ; 1.749      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.096     ; 1.747      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.098     ; 1.745      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.097     ; 1.746      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.097     ; 1.746      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.097     ; 1.746      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.099     ; 1.744      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.098     ; 1.745      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.098     ; 1.745      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.097     ; 1.746      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.097     ; 1.746      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.098     ; 1.745      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.098     ; 1.745      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.098     ; 1.745      ;
; 3.691 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.098     ; 1.745      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                  ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.092     ; 1.751      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.092     ; 1.751      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.092     ; 1.751      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.092     ; 1.751      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.092     ; 1.751      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.092     ; 1.751      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.092     ; 1.751      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.092     ; 1.751      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.092     ; 1.751      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.092     ; 1.751      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.087     ; 1.756      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.095     ; 1.748      ;
; 3.691 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.095     ; 1.748      ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'TCK'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; TCK   ; Rise       ; TCK                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; TDO|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; TDO|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.00                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.00                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.01                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.01                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.10                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.10                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[11]|clk                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'                                                                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'                                                                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                   ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]   ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                      ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[8]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|oAUD_BCK|clk                           ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+--------------+---------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+-------+-------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; 2.114 ; 2.114 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; 1.857 ; 1.857 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; 1.866 ; 1.866 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; 1.879 ; 1.879 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; 1.917 ; 1.917 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; 2.003 ; 2.003 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; 2.108 ; 2.108 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; 2.114 ; 2.114 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; 2.113 ; 2.113 ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; 3.389 ; 3.389 ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; 3.389 ; 3.389 ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; 2.101 ; 2.101 ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; 2.073 ; 2.073 ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; 2.640 ; 2.640 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; 2.350 ; 2.350 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; 2.312 ; 2.312 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; 2.345 ; 2.345 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; 2.274 ; 2.274 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; 2.576 ; 2.576 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; 2.502 ; 2.502 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; 2.344 ; 2.344 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; 2.351 ; 2.351 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; 2.316 ; 2.316 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; 2.315 ; 2.315 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; 2.281 ; 2.281 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; 2.298 ; 2.298 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; 2.490 ; 2.490 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; 2.624 ; 2.624 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; 2.566 ; 2.566 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; 2.640 ; 2.640 ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; 0.694 ; 0.694 ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 3.072 ; 3.072 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 2.896 ; 2.896 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 2.896 ; 2.896 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; 1.814 ; 1.814 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; 1.334 ; 1.334 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; 5.251 ; 5.251 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; 5.106 ; 5.106 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; 5.034 ; 5.034 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; 4.924 ; 4.924 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; 5.078 ; 5.078 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; 5.007 ; 5.007 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; 5.031 ; 5.031 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; 5.083 ; 5.083 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; 5.251 ; 5.251 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 3.849 ; 3.849 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; 3.774 ; 3.774 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; 3.790 ; 3.790 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; 3.759 ; 3.759 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; 3.779 ; 3.779 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; 3.779 ; 3.779 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; 3.750 ; 3.750 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 3.790 ; 3.790 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 3.849 ; 3.849 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 3.743 ; 3.743 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 3.738 ; 3.738 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; 3.757 ; 3.757 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 3.726 ; 3.726 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 3.702 ; 3.702 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 3.616 ; 3.616 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 3.619 ; 3.619 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; 3.513 ; 3.513 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; 4.844 ; 4.844 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; 4.844 ; 4.844 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+-------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; -1.737 ; -1.737 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; -1.737 ; -1.737 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; -1.746 ; -1.746 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; -1.759 ; -1.759 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; -1.797 ; -1.797 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; -1.883 ; -1.883 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; -1.988 ; -1.988 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; -1.994 ; -1.994 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; -1.993 ; -1.993 ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; -2.072 ; -2.072 ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; -2.072 ; -2.072 ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; -1.981 ; -1.981 ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; -1.953 ; -1.953 ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; -2.154 ; -2.154 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; -2.230 ; -2.230 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; -2.192 ; -2.192 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; -2.225 ; -2.225 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; -2.154 ; -2.154 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; -2.456 ; -2.456 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; -2.382 ; -2.382 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; -2.224 ; -2.224 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; -2.231 ; -2.231 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; -2.196 ; -2.196 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; -2.195 ; -2.195 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; -2.161 ; -2.161 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; -2.178 ; -2.178 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; -2.370 ; -2.370 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; -2.504 ; -2.504 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; -2.446 ; -2.446 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; -2.520 ; -2.520 ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; -0.574 ; -0.574 ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.651 ; -2.651 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.686 ; -2.686 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.686 ; -2.686 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; -1.318 ; -1.318 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; -1.129 ; -1.129 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; -4.505 ; -4.505 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; -4.687 ; -4.687 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; -4.862 ; -4.862 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; -4.505 ; -4.505 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; -4.822 ; -4.822 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; -4.588 ; -4.588 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; -4.859 ; -4.859 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; -4.664 ; -4.664 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; -4.995 ; -4.995 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -3.393 ; -3.393 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; -3.654 ; -3.654 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; -3.670 ; -3.670 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; -3.639 ; -3.639 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; -3.659 ; -3.659 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; -3.659 ; -3.659 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; -3.630 ; -3.630 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -3.670 ; -3.670 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -3.729 ; -3.729 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -3.623 ; -3.623 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -3.618 ; -3.618 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; -3.637 ; -3.637 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -3.606 ; -3.606 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -3.582 ; -3.582 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -3.496 ; -3.496 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -3.499 ; -3.499 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; -3.393 ; -3.393 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; -4.068 ; -4.068 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; -4.068 ; -4.068 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.432  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.442  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.432  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 7.503  ; 7.503  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.442  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 6.743  ; 6.743  ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 2.336  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 2.336  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 7.687  ; 7.687  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 5.279  ; 5.279  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 5.279  ; 5.279  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 4.890  ; 4.890  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 5.053  ; 5.053  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 5.101  ; 5.101  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 4.948  ; 4.948  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 5.218  ; 5.218  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 5.163  ; 5.163  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 4.974  ; 4.974  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 5.073  ; 5.073  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 4.764  ; 4.764  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 4.724  ; 4.724  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 4.691  ; 4.691  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 4.562  ; 4.562  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 4.394  ; 4.394  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 4.558  ; 4.558  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 4.506  ; 4.506  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 4.510  ; 4.510  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 4.897  ; 4.897  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 4.726  ; 4.726  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 4.669  ; 4.669  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 4.379  ; 4.379  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 4.658  ; 4.658  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 3.968  ; 3.968  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 4.938  ; 4.938  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 4.327  ; 4.327  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 4.384  ; 4.384  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 4.483  ; 4.483  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 4.388  ; 4.388  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 4.904  ; 4.904  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 4.907  ; 4.907  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 4.805  ; 4.805  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 4.938  ; 4.938  ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 4.075  ; 4.075  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 4.524  ; 4.524  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 4.391  ; 4.391  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 4.289  ; 4.289  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 4.275  ; 4.275  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 4.280  ; 4.280  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 4.277  ; 4.277  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 4.333  ; 4.333  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 4.391  ; 4.391  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 4.295  ; 4.295  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 4.415  ; 4.415  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 4.277  ; 4.277  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 4.246  ; 4.246  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 4.287  ; 4.287  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 4.245  ; 4.245  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 4.262  ; 4.262  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 4.415  ; 4.415  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 4.291  ; 4.291  ; Rise       ; CLOCK_50                                     ;
; HEX2[*]        ; CLOCK_50                        ; 4.998  ; 4.998  ; Rise       ; CLOCK_50                                     ;
;  HEX2[0]       ; CLOCK_50                        ; 4.727  ; 4.727  ; Rise       ; CLOCK_50                                     ;
;  HEX2[1]       ; CLOCK_50                        ; 4.777  ; 4.777  ; Rise       ; CLOCK_50                                     ;
;  HEX2[2]       ; CLOCK_50                        ; 4.782  ; 4.782  ; Rise       ; CLOCK_50                                     ;
;  HEX2[3]       ; CLOCK_50                        ; 4.998  ; 4.998  ; Rise       ; CLOCK_50                                     ;
;  HEX2[4]       ; CLOCK_50                        ; 4.779  ; 4.779  ; Rise       ; CLOCK_50                                     ;
;  HEX2[5]       ; CLOCK_50                        ; 4.831  ; 4.831  ; Rise       ; CLOCK_50                                     ;
;  HEX2[6]       ; CLOCK_50                        ; 4.683  ; 4.683  ; Rise       ; CLOCK_50                                     ;
; HEX3[*]        ; CLOCK_50                        ; 4.612  ; 4.612  ; Rise       ; CLOCK_50                                     ;
;  HEX3[0]       ; CLOCK_50                        ; 4.426  ; 4.426  ; Rise       ; CLOCK_50                                     ;
;  HEX3[1]       ; CLOCK_50                        ; 4.612  ; 4.612  ; Rise       ; CLOCK_50                                     ;
;  HEX3[2]       ; CLOCK_50                        ; 4.562  ; 4.562  ; Rise       ; CLOCK_50                                     ;
;  HEX3[3]       ; CLOCK_50                        ; 4.350  ; 4.350  ; Rise       ; CLOCK_50                                     ;
;  HEX3[4]       ; CLOCK_50                        ; 4.244  ; 4.244  ; Rise       ; CLOCK_50                                     ;
;  HEX3[5]       ; CLOCK_50                        ; 4.432  ; 4.432  ; Rise       ; CLOCK_50                                     ;
;  HEX3[6]       ; CLOCK_50                        ; 4.548  ; 4.548  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 4.481  ; 4.481  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 4.185  ; 4.185  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 4.356  ; 4.356  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 4.206  ; 4.206  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 4.360  ; 4.360  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 4.230  ; 4.230  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 4.481  ; 4.481  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 4.382  ; 4.382  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 4.257  ; 4.257  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 5.064  ; 5.064  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 4.495  ; 4.495  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 4.287  ; 4.287  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 4.463  ; 4.463  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 4.785  ; 4.785  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 4.372  ; 4.372  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 5.064  ; 5.064  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 4.803  ; 4.803  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 4.565  ; 4.565  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 4.115  ; 4.115  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 4.194  ; 4.194  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 4.983  ; 4.983  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 4.965  ; 4.965  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 4.917  ; 4.917  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 4.961  ; 4.961  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 4.947  ; 4.947  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 4.707  ; 4.707  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 4.374  ; 4.374  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 4.555  ; 4.555  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 4.552  ; 4.552  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 4.252  ; 4.252  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 4.262  ; 4.262  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 4.243  ; 4.243  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 4.450  ; 4.450  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 4.584  ; 4.584  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 4.507  ; 4.507  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 4.539  ; 4.539  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 4.861  ; 4.861  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 4.940  ; 4.940  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 4.983  ; 4.983  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 4.854  ; 4.854  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 4.759  ; 4.759  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 4.772  ; 4.772  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 4.728  ; 4.728  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 4.748  ; 4.748  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 4.751  ; 4.751  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 4.710  ; 4.710  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 4.461  ; 4.461  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 4.482  ; 4.482  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 4.631  ; 4.631  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 4.644  ; 4.644  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 4.749  ; 4.749  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 4.631  ; 4.631  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 4.622  ; 4.622  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 4.711  ; 4.711  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 4.739  ; 4.739  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 4.854  ; 4.854  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 4.964  ; 4.964  ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 5.237  ; 5.237  ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 5.713  ; 5.713  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.950  ; 4.950  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 3.935  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 3.959  ; 3.959  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 3.517  ; 3.517  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 3.065  ; 3.065  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 3.133  ; 3.133  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 3.247  ; 3.247  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 3.517  ; 3.517  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 3.055  ; 3.055  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 2.687  ; 2.687  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 2.625  ; 2.625  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 2.721  ; 2.721  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 2.970  ; 2.970  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 2.723  ; 2.723  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 2.626  ; 2.626  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 2.723  ; 2.723  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 2.752  ; 2.752  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 2.909  ; 2.909  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 2.934  ; 2.934  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 2.876  ; 2.876  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 2.964  ; 2.964  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 3.177  ; 3.177  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 4.273  ; 4.273  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 4.273  ; 4.273  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 4.147  ; 4.147  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 4.061  ; 4.061  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 4.079  ; 4.079  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 4.374  ; 4.374  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 4.307  ; 4.307  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 4.139  ; 4.139  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 4.254  ; 4.254  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 4.374  ; 4.374  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 2.023  ; 2.023  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 4.443  ; 4.443  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 4.282  ; 4.282  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 4.443  ; 4.443  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 4.292  ; 4.292  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 4.358  ; 4.358  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 1.948  ; 1.948  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 1.117  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 1.117  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 1.943  ; 1.943  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 1.929  ; 1.929  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 1.932  ; 1.932  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 1.943  ; 1.943  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 1.939  ; 1.939  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 1.689  ; 1.689  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 1.741  ; 1.741  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 1.616  ; 1.616  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 1.613  ; 1.613  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 1.626  ; 1.626  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 1.761  ; 1.761  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 1.924  ; 1.924  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 1.750  ; 1.750  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 1.878  ; 1.878  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 2.171  ; 2.171  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 1.773  ; 1.773  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 1.643  ; 1.643  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 1.665  ; 1.665  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 1.986  ; 1.986  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 1.736  ; 1.736  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 1.884  ; 1.884  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 1.876  ; 1.876  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 1.881  ; 1.881  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 1.932  ; 1.932  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 1.857  ; 1.857  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 1.899  ; 1.899  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 1.902  ; 1.902  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 1.879  ; 1.879  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 1.781  ; 1.781  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 1.986  ; 1.986  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 1.763  ; 1.763  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 1.728  ; 1.728  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 1.705  ; 1.705  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 1.776  ; 1.776  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 1.882  ; 1.882  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 1.606  ; 1.606  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 1.760  ; 1.760  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 1.651  ; 1.651  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 1.636  ; 1.636  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -0.119 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -0.119 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.432  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.442  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.432  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 5.173  ; 5.173  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.442  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 5.670  ; 5.670  ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 2.336  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 2.336  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 5.929  ; 5.929  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 4.258  ; 4.258  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 4.878  ; 4.878  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 4.622  ; 4.622  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 4.722  ; 4.722  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 4.673  ; 4.673  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 4.616  ; 4.616  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 4.971  ; 4.971  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 4.763  ; 4.763  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 4.683  ; 4.683  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 4.672  ; 4.672  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 4.474  ; 4.474  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 4.324  ; 4.324  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 4.300  ; 4.300  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 4.366  ; 4.366  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 4.326  ; 4.326  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 4.340  ; 4.340  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 4.339  ; 4.339  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 4.258  ; 4.258  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 4.595  ; 4.595  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 4.609  ; 4.609  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 4.410  ; 4.410  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 4.308  ; 4.308  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 4.394  ; 4.394  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 3.968  ; 3.968  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 4.157  ; 4.157  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 4.157  ; 4.157  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 4.307  ; 4.307  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 4.238  ; 4.238  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 4.301  ; 4.301  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 4.457  ; 4.457  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 4.517  ; 4.517  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 4.561  ; 4.561  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 4.576  ; 4.576  ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 4.075  ; 4.075  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 4.295  ; 4.295  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 4.093  ; 4.093  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 4.172  ; 4.172  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 4.154  ; 4.154  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 4.161  ; 4.161  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 4.161  ; 4.161  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 4.216  ; 4.216  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 4.189  ; 4.189  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 4.093  ; 4.093  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 4.128  ; 4.128  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 4.160  ; 4.160  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 4.130  ; 4.130  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 4.168  ; 4.168  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 4.128  ; 4.128  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 4.146  ; 4.146  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 4.296  ; 4.296  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 4.175  ; 4.175  ; Rise       ; CLOCK_50                                     ;
; HEX2[*]        ; CLOCK_50                        ; 4.509  ; 4.509  ; Rise       ; CLOCK_50                                     ;
;  HEX2[0]       ; CLOCK_50                        ; 4.590  ; 4.590  ; Rise       ; CLOCK_50                                     ;
;  HEX2[1]       ; CLOCK_50                        ; 4.651  ; 4.651  ; Rise       ; CLOCK_50                                     ;
;  HEX2[2]       ; CLOCK_50                        ; 4.652  ; 4.652  ; Rise       ; CLOCK_50                                     ;
;  HEX2[3]       ; CLOCK_50                        ; 4.612  ; 4.612  ; Rise       ; CLOCK_50                                     ;
;  HEX2[4]       ; CLOCK_50                        ; 4.596  ; 4.596  ; Rise       ; CLOCK_50                                     ;
;  HEX2[5]       ; CLOCK_50                        ; 4.657  ; 4.657  ; Rise       ; CLOCK_50                                     ;
;  HEX2[6]       ; CLOCK_50                        ; 4.509  ; 4.509  ; Rise       ; CLOCK_50                                     ;
; HEX3[*]        ; CLOCK_50                        ; 4.063  ; 4.063  ; Rise       ; CLOCK_50                                     ;
;  HEX3[0]       ; CLOCK_50                        ; 4.318  ; 4.318  ; Rise       ; CLOCK_50                                     ;
;  HEX3[1]       ; CLOCK_50                        ; 4.507  ; 4.507  ; Rise       ; CLOCK_50                                     ;
;  HEX3[2]       ; CLOCK_50                        ; 4.472  ; 4.472  ; Rise       ; CLOCK_50                                     ;
;  HEX3[3]       ; CLOCK_50                        ; 4.159  ; 4.159  ; Rise       ; CLOCK_50                                     ;
;  HEX3[4]       ; CLOCK_50                        ; 4.063  ; 4.063  ; Rise       ; CLOCK_50                                     ;
;  HEX3[5]       ; CLOCK_50                        ; 4.235  ; 4.235  ; Rise       ; CLOCK_50                                     ;
;  HEX3[6]       ; CLOCK_50                        ; 4.359  ; 4.359  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 4.185  ; 4.185  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 4.185  ; 4.185  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 4.356  ; 4.356  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 4.206  ; 4.206  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 4.360  ; 4.360  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 4.230  ; 4.230  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 4.481  ; 4.481  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 4.382  ; 4.382  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 4.257  ; 4.257  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 4.115  ; 4.115  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 4.495  ; 4.495  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 4.287  ; 4.287  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 4.463  ; 4.463  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 4.785  ; 4.785  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 4.372  ; 4.372  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 5.064  ; 5.064  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 4.803  ; 4.803  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 4.565  ; 4.565  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 4.115  ; 4.115  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 4.194  ; 4.194  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 4.058  ; 4.058  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 4.417  ; 4.417  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 4.402  ; 4.402  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 4.444  ; 4.444  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 4.425  ; 4.425  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 4.531  ; 4.531  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 4.198  ; 4.198  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 4.304  ; 4.304  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 4.304  ; 4.304  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 4.069  ; 4.069  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 4.078  ; 4.078  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 4.058  ; 4.058  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 4.079  ; 4.079  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 4.213  ; 4.213  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 4.329  ; 4.329  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 4.359  ; 4.359  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 4.322  ; 4.322  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 4.401  ; 4.401  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 4.465  ; 4.465  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 4.077  ; 4.077  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 4.204  ; 4.204  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 4.220  ; 4.220  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 4.204  ; 4.204  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 4.227  ; 4.227  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 4.228  ; 4.228  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 4.186  ; 4.186  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 4.090  ; 4.090  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 4.103  ; 4.103  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 4.090  ; 4.090  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 4.089  ; 4.089  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 4.232  ; 4.232  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 4.077  ; 4.077  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 4.100  ; 4.100  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 4.200  ; 4.200  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 4.185  ; 4.185  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 4.307  ; 4.307  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 4.574  ; 4.574  ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 4.846  ; 4.846  ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 5.243  ; 3.935  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.950  ; 4.950  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 3.935  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 3.959  ; 3.959  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 2.625  ; 2.625  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 3.065  ; 3.065  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 3.133  ; 3.133  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 3.247  ; 3.247  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 3.517  ; 3.517  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 3.055  ; 3.055  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 2.687  ; 2.687  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 2.625  ; 2.625  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 2.721  ; 2.721  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 2.970  ; 2.970  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 2.723  ; 2.723  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 2.626  ; 2.626  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 2.723  ; 2.723  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 2.752  ; 2.752  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 2.909  ; 2.909  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 2.934  ; 2.934  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 2.876  ; 2.876  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 2.964  ; 2.964  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 3.177  ; 3.177  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 2.203  ; 2.203  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 2.459  ; 2.459  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 2.450  ; 2.450  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 2.286  ; 2.286  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 2.203  ; 2.203  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 2.329  ; 2.329  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 2.600  ; 2.600  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 2.329  ; 2.329  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 2.465  ; 2.465  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 2.662  ; 2.662  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 2.023  ; 2.023  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 2.585  ; 2.585  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 2.585  ; 2.585  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 2.599  ; 2.599  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 2.702  ; 2.702  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 2.669  ; 2.669  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 1.948  ; 1.948  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 1.117  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 1.117  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 1.613  ; 1.613  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 1.929  ; 1.929  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 1.932  ; 1.932  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 1.943  ; 1.943  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 1.939  ; 1.939  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 1.689  ; 1.689  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 1.741  ; 1.741  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 1.616  ; 1.616  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 1.613  ; 1.613  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 1.626  ; 1.626  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 1.761  ; 1.761  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 1.924  ; 1.924  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 1.750  ; 1.750  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 1.878  ; 1.878  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 2.171  ; 2.171  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 1.773  ; 1.773  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 1.643  ; 1.643  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 1.665  ; 1.665  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 1.705  ; 1.705  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 1.736  ; 1.736  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 1.884  ; 1.884  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 1.876  ; 1.876  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 1.881  ; 1.881  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 1.932  ; 1.932  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 1.857  ; 1.857  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 1.899  ; 1.899  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 1.902  ; 1.902  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 1.879  ; 1.879  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 1.781  ; 1.781  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 1.986  ; 1.986  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 1.763  ; 1.763  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 1.728  ; 1.728  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 1.705  ; 1.705  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 1.776  ; 1.776  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 1.882  ; 1.882  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 1.606  ; 1.606  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 1.760  ; 1.760  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 1.651  ; 1.651  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 1.636  ; 1.636  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -0.119 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -0.119 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; AUD_DACDAT  ; 4.476 ; 4.698 ; 4.698 ; 4.476 ;
; SW[1]      ; AUD_DACDAT  ;       ; 4.625 ; 4.625 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; AUD_DACDAT  ; 4.476 ; 4.519 ; 4.519 ; 4.476 ;
; SW[1]      ; AUD_DACDAT  ;       ; 4.334 ; 4.334 ;       ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 4.055 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.055 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.055 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.056 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.200 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.293 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.293 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.390 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.380 ;      ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.753 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.968 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.978 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.867 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.877 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.881 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.881 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.101 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.198 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.847 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.847 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.844 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.753 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.773 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.854 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.854 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.941 ;      ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.752 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.752 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.762 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.762 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.896 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.866 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.906 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.906 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.736 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.736 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 4.055 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.055 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.055 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.056 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.200 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.293 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.293 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.390 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.380 ;      ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.362 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.577 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.587 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.476 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.486 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.490 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.490 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.710 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.807 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.456 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.456 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.453 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.362 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.382 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.463 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.463 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.550 ;      ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.752 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.752 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.762 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.762 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.896 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.866 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.906 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.906 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.736 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.736 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.727 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                          ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 4.055     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.055     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.055     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.056     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.200     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.293     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.293     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.390     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.380     ;           ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.753     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.968     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.978     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.867     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.877     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.881     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.881     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.101     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.198     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.847     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.847     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.844     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.753     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.773     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.854     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.854     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.941     ;           ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.752     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.752     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.762     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.762     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.896     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.866     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.906     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.906     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.736     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.736     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 4.055     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.055     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.055     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.056     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.200     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.293     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.293     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.390     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.380     ;           ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.362     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.577     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.587     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.476     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.486     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.490     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.490     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.710     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.807     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.456     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.456     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.453     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.362     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.382     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.463     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.463     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.550     ;           ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.752     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.752     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.762     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.762     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.896     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.866     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.906     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.906     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.736     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.736     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.727     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                         ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                              ; -10.972  ; -2.703  ; -5.581   ; 1.914   ; -1.469              ;
;  AUDIO_DAC:u11|LRCK_1X                        ; -1.503   ; 0.365   ; -2.704   ; 2.379   ; -0.611              ;
;  AUDIO_DAC:u11|LRCK_2X                        ; -0.782   ; 0.767   ; -2.906   ; 2.444   ; -0.611              ;
;  AUDIO_DAC:u11|LRCK_4X                        ; -3.460   ; 0.358   ; -2.861   ; 1.914   ; -0.611              ;
;  AUDIO_DAC:u11|oAUD_BCK                       ; -0.326   ; 0.215   ; -2.608   ; 2.322   ; -0.611              ;
;  CLOCK_27[0]                                  ; N/A      ; N/A     ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                                     ; -1.572   ; -2.703  ; N/A      ; N/A     ; 8.889               ;
;  I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -2.802   ; 0.215   ; N/A      ; N/A     ; -0.611              ;
;  TCK                                          ; -3.763   ; -0.081  ; N/A      ; N/A     ; -1.469              ;
;  USB_JTAG:u1|mTCK                             ; -1.302   ; 0.215   ; N/A      ; N/A     ; -0.611              ;
;  p1|altpll_component|pll|clk[0]               ; -10.972  ; 0.215   ; -5.581   ; 3.691   ; 17.277              ;
;  p1|altpll_component|pll|clk[1]               ; -0.489   ; 0.092   ; -5.578   ; 3.691   ; 26.666              ;
;  u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 9.785    ; 0.215   ; N/A      ; N/A     ; 8.889               ;
; Design-wide TNS                               ; -351.198 ; -36.518 ; -754.152 ; 0.0     ; -157.885            ;
;  AUDIO_DAC:u11|LRCK_1X                        ; -9.018   ; 0.000   ; -16.224  ; 0.000   ; -7.332              ;
;  AUDIO_DAC:u11|LRCK_2X                        ; -9.466   ; 0.000   ; -46.496  ; 0.000   ; -19.552             ;
;  AUDIO_DAC:u11|LRCK_4X                        ; -101.341 ; 0.000   ; -100.669 ; 0.000   ; -46.436             ;
;  AUDIO_DAC:u11|oAUD_BCK                       ; -0.652   ; 0.000   ; -10.432  ; 0.000   ; -4.888              ;
;  CLOCK_27[0]                                  ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                                     ; -14.242  ; -36.518 ; N/A      ; N/A     ; 0.000               ;
;  I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -72.447  ; 0.000   ; N/A      ; N/A     ; -48.880             ;
;  TCK                                          ; -6.418   ; -0.092  ; N/A      ; N/A     ; -7.579              ;
;  USB_JTAG:u1|mTCK                             ; -10.883  ; 0.000   ; N/A      ; N/A     ; -23.218             ;
;  p1|altpll_component|pll|clk[0]               ; -125.374 ; 0.000   ; -407.413 ; 0.000   ; 0.000               ;
;  p1|altpll_component|pll|clk[1]               ; -1.937   ; 0.000   ; -172.918 ; 0.000   ; 0.000               ;
;  u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; 4.606  ; 4.606  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; 4.137  ; 4.137  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; 4.046  ; 4.046  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; 4.171  ; 4.171  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; 4.249  ; 4.249  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; 4.407  ; 4.407  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; 4.570  ; 4.570  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; 4.577  ; 4.577  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; 4.606  ; 4.606  ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; 7.692  ; 7.692  ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; 7.692  ; 7.692  ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; 4.551  ; 4.551  ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; 4.513  ; 4.513  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; 6.088  ; 6.088  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; 5.449  ; 5.449  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; 5.262  ; 5.262  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; 5.408  ; 5.408  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; 5.168  ; 5.168  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; 5.913  ; 5.913  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; 5.734  ; 5.734  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; 5.297  ; 5.297  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; 5.381  ; 5.381  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; 5.364  ; 5.364  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; 5.364  ; 5.364  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; 5.236  ; 5.236  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; 5.308  ; 5.308  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; 5.722  ; 5.722  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; 6.088  ; 6.088  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; 5.870  ; 5.870  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; 6.078  ; 6.078  ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; 1.707  ; 1.707  ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.882  ; 6.882  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.187  ; 6.187  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.187  ; 6.187  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; 3.851  ; 3.851  ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; 2.694  ; 2.694  ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; 10.350 ; 10.350 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; 9.996  ; 9.996  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; 9.805  ; 9.805  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; 9.559  ; 9.559  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; 9.963  ; 9.963  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; 9.797  ; 9.797  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; 9.838  ; 9.838  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; 9.936  ; 9.936  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; 10.350 ; 10.350 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 6.628  ; 6.628  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; 6.497  ; 6.497  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; 6.524  ; 6.524  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; 6.477  ; 6.477  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; 6.504  ; 6.504  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; 6.501  ; 6.501  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; 6.470  ; 6.470  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 6.512  ; 6.512  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 6.628  ; 6.628  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 6.459  ; 6.459  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 6.449  ; 6.449  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; 6.470  ; 6.470  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 6.438  ; 6.438  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 6.265  ; 6.265  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 6.124  ; 6.124  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 6.129  ; 6.129  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; 5.842  ; 5.842  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; 8.822  ; 8.822  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; 8.822  ; 8.822  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; -1.737 ; -1.737 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; -1.737 ; -1.737 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; -1.746 ; -1.746 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; -1.759 ; -1.759 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; -1.797 ; -1.797 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; -1.883 ; -1.883 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; -1.988 ; -1.988 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; -1.994 ; -1.994 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; -1.993 ; -1.993 ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; -2.072 ; -2.072 ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; -2.072 ; -2.072 ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; -1.981 ; -1.981 ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; -1.953 ; -1.953 ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; -2.154 ; -2.154 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; -2.230 ; -2.230 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; -2.192 ; -2.192 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; -2.225 ; -2.225 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; -2.154 ; -2.154 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; -2.456 ; -2.456 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; -2.382 ; -2.382 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; -2.224 ; -2.224 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; -2.231 ; -2.231 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; -2.196 ; -2.196 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; -2.195 ; -2.195 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; -2.161 ; -2.161 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; -2.178 ; -2.178 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; -2.370 ; -2.370 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; -2.504 ; -2.504 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; -2.446 ; -2.446 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; -2.520 ; -2.520 ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; -0.574 ; -0.574 ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.651 ; -2.651 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.686 ; -2.686 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.686 ; -2.686 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; -1.318 ; -1.318 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; -1.129 ; -1.129 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; -4.505 ; -4.505 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; -4.687 ; -4.687 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; -4.862 ; -4.862 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; -4.505 ; -4.505 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; -4.822 ; -4.822 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; -4.588 ; -4.588 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; -4.859 ; -4.859 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; -4.664 ; -4.664 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; -4.995 ; -4.995 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -3.393 ; -3.393 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; -3.654 ; -3.654 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; -3.670 ; -3.670 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; -3.639 ; -3.639 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; -3.659 ; -3.659 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; -3.659 ; -3.659 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; -3.630 ; -3.630 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -3.670 ; -3.670 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -3.729 ; -3.729 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -3.623 ; -3.623 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -3.618 ; -3.618 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; -3.637 ; -3.637 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -3.606 ; -3.606 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -3.582 ; -3.582 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -3.496 ; -3.496 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -3.499 ; -3.499 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; -3.393 ; -3.393 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; -4.068 ; -4.068 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; -4.068 ; -4.068 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.265  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.275  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.265  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 17.338 ; 17.338 ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.275  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 15.228 ; 15.228 ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 4.809  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 4.809  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 17.764 ; 17.764 ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 10.857 ; 10.857 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 10.857 ; 10.857 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 9.818  ; 9.818  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 10.195 ; 10.195 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 10.386 ; 10.386 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 9.916  ; 9.916  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 10.694 ; 10.694 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 10.575 ; 10.575 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 10.075 ; 10.075 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 10.317 ; 10.317 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 9.519  ; 9.519  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 9.435  ; 9.435  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 9.316  ; 9.316  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 8.970  ; 8.970  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 8.497  ; 8.497  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 8.963  ; 8.963  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 8.794  ; 8.794  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 8.801  ; 8.801  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 9.747  ; 9.747  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 9.351  ; 9.351  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 9.306  ; 9.306  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 8.487  ; 8.487  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 9.243  ; 9.243  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 7.325  ; 7.325  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 9.907  ; 9.907  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 8.357  ; 8.357  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 8.503  ; 8.503  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 8.734  ; 8.734  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 8.502  ; 8.502  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 9.888  ; 9.888  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 9.813  ; 9.813  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 9.586  ; 9.586  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 9.907  ; 9.907  ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 7.611  ; 7.611  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 8.919  ; 8.919  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 8.646  ; 8.646  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 8.398  ; 8.398  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 8.360  ; 8.360  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 8.353  ; 8.353  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 8.355  ; 8.355  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 8.444  ; 8.444  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 8.646  ; 8.646  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 8.389  ; 8.389  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 8.698  ; 8.698  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 8.361  ; 8.361  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 8.328  ; 8.328  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 8.384  ; 8.384  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 8.328  ; 8.328  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 8.340  ; 8.340  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 8.698  ; 8.698  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 8.379  ; 8.379  ; Rise       ; CLOCK_50                                     ;
; HEX2[*]        ; CLOCK_50                        ; 10.212 ; 10.212 ; Rise       ; CLOCK_50                                     ;
;  HEX2[0]       ; CLOCK_50                        ; 9.458  ; 9.458  ; Rise       ; CLOCK_50                                     ;
;  HEX2[1]       ; CLOCK_50                        ; 9.661  ; 9.661  ; Rise       ; CLOCK_50                                     ;
;  HEX2[2]       ; CLOCK_50                        ; 9.614  ; 9.614  ; Rise       ; CLOCK_50                                     ;
;  HEX2[3]       ; CLOCK_50                        ; 10.212 ; 10.212 ; Rise       ; CLOCK_50                                     ;
;  HEX2[4]       ; CLOCK_50                        ; 9.635  ; 9.635  ; Rise       ; CLOCK_50                                     ;
;  HEX2[5]       ; CLOCK_50                        ; 9.744  ; 9.744  ; Rise       ; CLOCK_50                                     ;
;  HEX2[6]       ; CLOCK_50                        ; 9.318  ; 9.318  ; Rise       ; CLOCK_50                                     ;
; HEX3[*]        ; CLOCK_50                        ; 9.070  ; 9.070  ; Rise       ; CLOCK_50                                     ;
;  HEX3[0]       ; CLOCK_50                        ; 8.714  ; 8.714  ; Rise       ; CLOCK_50                                     ;
;  HEX3[1]       ; CLOCK_50                        ; 9.011  ; 9.011  ; Rise       ; CLOCK_50                                     ;
;  HEX3[2]       ; CLOCK_50                        ; 8.924  ; 8.924  ; Rise       ; CLOCK_50                                     ;
;  HEX3[3]       ; CLOCK_50                        ; 8.513  ; 8.513  ; Rise       ; CLOCK_50                                     ;
;  HEX3[4]       ; CLOCK_50                        ; 8.303  ; 8.303  ; Rise       ; CLOCK_50                                     ;
;  HEX3[5]       ; CLOCK_50                        ; 8.751  ; 8.751  ; Rise       ; CLOCK_50                                     ;
;  HEX3[6]       ; CLOCK_50                        ; 9.070  ; 9.070  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 8.856  ; 8.856  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 8.005  ; 8.005  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 8.566  ; 8.566  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 8.194  ; 8.194  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 8.566  ; 8.566  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 7.926  ; 7.926  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 8.856  ; 8.856  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 8.401  ; 8.401  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 8.087  ; 8.087  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 9.893  ; 9.893  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 8.893  ; 8.893  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 8.437  ; 8.437  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 8.644  ; 8.644  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 9.455  ; 9.455  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 8.150  ; 8.150  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 9.893  ; 9.893  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 9.486  ; 9.486  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 8.984  ; 8.984  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 7.878  ; 7.878  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 7.892  ; 7.892  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 9.985  ; 9.985  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 9.946  ; 9.946  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 9.799  ; 9.799  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 9.944  ; 9.944  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 9.921  ; 9.921  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 9.222  ; 9.222  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 8.460  ; 8.460  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 8.900  ; 8.900  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 8.892  ; 8.892  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 8.168  ; 8.168  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 8.178  ; 8.178  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 8.157  ; 8.157  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 8.628  ; 8.628  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 8.955  ; 8.955  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 8.795  ; 8.795  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 8.832  ; 8.832  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 9.676  ; 9.676  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 9.912  ; 9.912  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 9.985  ; 9.985  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 9.612  ; 9.612  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 9.323  ; 9.323  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 9.344  ; 9.344  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 9.290  ; 9.290  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 9.320  ; 9.320  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 9.329  ; 9.329  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 9.145  ; 9.145  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 8.633  ; 8.633  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 8.659  ; 8.659  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 9.028  ; 9.028  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 9.040  ; 9.040  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 9.345  ; 9.345  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 9.028  ; 9.028  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 9.017  ; 9.017  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 9.285  ; 9.285  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 9.307  ; 9.307  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 9.612  ; 9.612  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 9.976  ; 9.976  ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 10.668 ; 10.668 ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 12.248 ; 12.248 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 10.078 ; 10.078 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 9.170  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 7.370  ; 7.370  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 8.599  ; 8.599  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 7.658  ; 7.658  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 7.737  ; 7.737  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 8.135  ; 8.135  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 8.599  ; 8.599  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 7.559  ; 7.559  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 6.662  ; 6.662  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 6.511  ; 6.511  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 6.774  ; 6.774  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 7.504  ; 7.504  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 6.854  ; 6.854  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 6.591  ; 6.591  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 6.821  ; 6.821  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 6.860  ; 6.860  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 7.220  ; 7.220  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 7.286  ; 7.286  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 7.137  ; 7.137  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 7.315  ; 7.315  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 7.892  ; 7.892  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 10.808 ; 10.808 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 10.808 ; 10.808 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 10.519 ; 10.519 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 10.256 ; 10.256 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 10.420 ; 10.420 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 11.083 ; 11.083 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 10.868 ; 10.868 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 10.486 ; 10.486 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 10.778 ; 10.778 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 11.083 ; 11.083 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 4.882  ; 4.882  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 11.321 ; 11.321 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 10.717 ; 10.717 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 11.321 ; 11.321 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 10.844 ; 10.844 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 11.075 ; 11.075 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 4.788  ; 4.788  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 2.904  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 2.904  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 4.798  ; 4.798  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 4.783  ; 4.783  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 4.792  ; 4.792  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 4.798  ; 4.798  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 4.798  ; 4.798  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 4.271  ; 4.271  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 4.387  ; 4.387  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 4.043  ; 4.043  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 4.039  ; 4.039  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 4.053  ; 4.053  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 4.419  ; 4.419  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 4.768  ; 4.768  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 4.398  ; 4.398  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 4.682  ; 4.682  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 5.252  ; 5.252  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 4.421  ; 4.421  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 4.117  ; 4.117  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.139  ; 4.139  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 4.975  ; 4.975  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 4.332  ; 4.332  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 4.703  ; 4.703  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 4.687  ; 4.687  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 4.692  ; 4.692  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 4.777  ; 4.777  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 4.667  ; 4.667  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 4.709  ; 4.709  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 4.712  ; 4.712  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 4.692  ; 4.692  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 4.423  ; 4.423  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 4.975  ; 4.975  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 4.405  ; 4.405  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 4.323  ; 4.323  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 4.282  ; 4.282  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 4.410  ; 4.410  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 4.699  ; 4.699  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 4.016  ; 4.016  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 4.406  ; 4.406  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 4.126  ; 4.126  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 4.068  ; 4.068  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; 1.072  ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; 1.072  ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.432  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.442  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.432  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 5.173  ; 5.173  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.442  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 5.670  ; 5.670  ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 2.336  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 2.336  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 5.929  ; 5.929  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 4.258  ; 4.258  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 4.878  ; 4.878  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 4.622  ; 4.622  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 4.722  ; 4.722  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 4.673  ; 4.673  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 4.616  ; 4.616  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 4.971  ; 4.971  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 4.763  ; 4.763  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 4.683  ; 4.683  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 4.672  ; 4.672  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 4.474  ; 4.474  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 4.324  ; 4.324  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 4.300  ; 4.300  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 4.366  ; 4.366  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 4.326  ; 4.326  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 4.340  ; 4.340  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 4.339  ; 4.339  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 4.258  ; 4.258  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 4.595  ; 4.595  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 4.609  ; 4.609  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 4.410  ; 4.410  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 4.308  ; 4.308  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 4.394  ; 4.394  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 3.968  ; 3.968  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 4.157  ; 4.157  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 4.157  ; 4.157  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 4.307  ; 4.307  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 4.238  ; 4.238  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 4.301  ; 4.301  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 4.457  ; 4.457  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 4.517  ; 4.517  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 4.561  ; 4.561  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 4.576  ; 4.576  ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 4.075  ; 4.075  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 4.295  ; 4.295  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 4.093  ; 4.093  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 4.172  ; 4.172  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 4.154  ; 4.154  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 4.161  ; 4.161  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 4.161  ; 4.161  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 4.216  ; 4.216  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 4.189  ; 4.189  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 4.093  ; 4.093  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 4.128  ; 4.128  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 4.160  ; 4.160  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 4.130  ; 4.130  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 4.168  ; 4.168  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 4.128  ; 4.128  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 4.146  ; 4.146  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 4.296  ; 4.296  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 4.175  ; 4.175  ; Rise       ; CLOCK_50                                     ;
; HEX2[*]        ; CLOCK_50                        ; 4.509  ; 4.509  ; Rise       ; CLOCK_50                                     ;
;  HEX2[0]       ; CLOCK_50                        ; 4.590  ; 4.590  ; Rise       ; CLOCK_50                                     ;
;  HEX2[1]       ; CLOCK_50                        ; 4.651  ; 4.651  ; Rise       ; CLOCK_50                                     ;
;  HEX2[2]       ; CLOCK_50                        ; 4.652  ; 4.652  ; Rise       ; CLOCK_50                                     ;
;  HEX2[3]       ; CLOCK_50                        ; 4.612  ; 4.612  ; Rise       ; CLOCK_50                                     ;
;  HEX2[4]       ; CLOCK_50                        ; 4.596  ; 4.596  ; Rise       ; CLOCK_50                                     ;
;  HEX2[5]       ; CLOCK_50                        ; 4.657  ; 4.657  ; Rise       ; CLOCK_50                                     ;
;  HEX2[6]       ; CLOCK_50                        ; 4.509  ; 4.509  ; Rise       ; CLOCK_50                                     ;
; HEX3[*]        ; CLOCK_50                        ; 4.063  ; 4.063  ; Rise       ; CLOCK_50                                     ;
;  HEX3[0]       ; CLOCK_50                        ; 4.318  ; 4.318  ; Rise       ; CLOCK_50                                     ;
;  HEX3[1]       ; CLOCK_50                        ; 4.507  ; 4.507  ; Rise       ; CLOCK_50                                     ;
;  HEX3[2]       ; CLOCK_50                        ; 4.472  ; 4.472  ; Rise       ; CLOCK_50                                     ;
;  HEX3[3]       ; CLOCK_50                        ; 4.159  ; 4.159  ; Rise       ; CLOCK_50                                     ;
;  HEX3[4]       ; CLOCK_50                        ; 4.063  ; 4.063  ; Rise       ; CLOCK_50                                     ;
;  HEX3[5]       ; CLOCK_50                        ; 4.235  ; 4.235  ; Rise       ; CLOCK_50                                     ;
;  HEX3[6]       ; CLOCK_50                        ; 4.359  ; 4.359  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 4.185  ; 4.185  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 4.185  ; 4.185  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 4.356  ; 4.356  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 4.206  ; 4.206  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 4.360  ; 4.360  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 4.230  ; 4.230  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 4.481  ; 4.481  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 4.382  ; 4.382  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 4.257  ; 4.257  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 4.115  ; 4.115  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 4.495  ; 4.495  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 4.287  ; 4.287  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 4.463  ; 4.463  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 4.785  ; 4.785  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 4.372  ; 4.372  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 5.064  ; 5.064  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 4.803  ; 4.803  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 4.565  ; 4.565  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 4.115  ; 4.115  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 4.194  ; 4.194  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 4.058  ; 4.058  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 4.417  ; 4.417  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 4.402  ; 4.402  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 4.444  ; 4.444  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 4.425  ; 4.425  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 4.531  ; 4.531  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 4.198  ; 4.198  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 4.304  ; 4.304  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 4.304  ; 4.304  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 4.069  ; 4.069  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 4.078  ; 4.078  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 4.058  ; 4.058  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 4.079  ; 4.079  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 4.213  ; 4.213  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 4.329  ; 4.329  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 4.359  ; 4.359  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 4.322  ; 4.322  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 4.401  ; 4.401  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 4.465  ; 4.465  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 4.077  ; 4.077  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 4.204  ; 4.204  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 4.220  ; 4.220  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 4.204  ; 4.204  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 4.227  ; 4.227  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 4.228  ; 4.228  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 4.186  ; 4.186  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 4.090  ; 4.090  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 4.103  ; 4.103  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 4.090  ; 4.090  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 4.089  ; 4.089  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 4.232  ; 4.232  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 4.077  ; 4.077  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 4.100  ; 4.100  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 4.200  ; 4.200  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 4.185  ; 4.185  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 4.307  ; 4.307  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 4.574  ; 4.574  ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 4.846  ; 4.846  ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 5.243  ; 3.935  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.950  ; 4.950  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 3.935  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 3.959  ; 3.959  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 2.625  ; 2.625  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 3.065  ; 3.065  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 3.133  ; 3.133  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 3.247  ; 3.247  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 3.517  ; 3.517  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 3.055  ; 3.055  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 2.687  ; 2.687  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 2.625  ; 2.625  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 2.721  ; 2.721  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 2.970  ; 2.970  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 2.723  ; 2.723  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 2.626  ; 2.626  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 2.723  ; 2.723  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 2.752  ; 2.752  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 2.909  ; 2.909  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 2.934  ; 2.934  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 2.876  ; 2.876  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 2.964  ; 2.964  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 3.177  ; 3.177  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 2.203  ; 2.203  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 2.459  ; 2.459  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 2.450  ; 2.450  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 2.286  ; 2.286  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 2.203  ; 2.203  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 2.329  ; 2.329  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 2.600  ; 2.600  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 2.329  ; 2.329  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 2.465  ; 2.465  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 2.662  ; 2.662  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 2.023  ; 2.023  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 2.585  ; 2.585  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 2.585  ; 2.585  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 2.599  ; 2.599  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 2.702  ; 2.702  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 2.669  ; 2.669  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 1.948  ; 1.948  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 1.117  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 1.117  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 1.613  ; 1.613  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 1.929  ; 1.929  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 1.932  ; 1.932  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 1.943  ; 1.943  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 1.939  ; 1.939  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 1.689  ; 1.689  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 1.741  ; 1.741  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 1.616  ; 1.616  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 1.613  ; 1.613  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 1.626  ; 1.626  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 1.761  ; 1.761  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 1.924  ; 1.924  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 1.750  ; 1.750  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 1.878  ; 1.878  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 2.171  ; 2.171  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 1.773  ; 1.773  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 1.643  ; 1.643  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 1.665  ; 1.665  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 1.705  ; 1.705  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 1.736  ; 1.736  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 1.884  ; 1.884  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 1.876  ; 1.876  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 1.881  ; 1.881  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 1.932  ; 1.932  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 1.857  ; 1.857  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 1.899  ; 1.899  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 1.902  ; 1.902  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 1.879  ; 1.879  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 1.781  ; 1.781  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 1.986  ; 1.986  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 1.763  ; 1.763  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 1.728  ; 1.728  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 1.705  ; 1.705  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 1.776  ; 1.776  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 1.882  ; 1.882  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 1.606  ; 1.606  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 1.760  ; 1.760  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 1.651  ; 1.651  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 1.636  ; 1.636  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -0.119 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -0.119 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; AUD_DACDAT  ; 10.226 ; 10.888 ; 10.888 ; 10.226 ;
; SW[1]      ; AUD_DACDAT  ;        ; 10.713 ; 10.713 ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; AUD_DACDAT  ; 4.476 ; 4.519 ; 4.519 ; 4.476 ;
; SW[1]      ; AUD_DACDAT  ;       ; 4.334 ; 4.334 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u11|LRCK_1X                        ; AUDIO_DAC:u11|LRCK_1X                        ; 0        ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u11|LRCK_4X                        ; AUDIO_DAC:u11|LRCK_2X                        ; 0        ; 0        ; 16       ; 0        ;
; AUDIO_DAC:u11|LRCK_4X                        ; AUDIO_DAC:u11|LRCK_4X                        ; 0        ; 16       ; 0        ; 737      ;
; CLOCK_50                                     ; AUDIO_DAC:u11|LRCK_4X                        ; 48       ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; AUDIO_DAC:u11|oAUD_BCK                       ; 0        ; 0        ; 0        ; 10       ;
; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50                                     ; 0        ; 22       ; 0        ; 0        ;
; CLOCK_50                                     ; CLOCK_50                                     ; 13549    ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50                                     ; 1        ; 1        ; 0        ; 0        ;
; TCK                                          ; CLOCK_50                                     ; 3        ; 1        ; 0        ; 0        ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50                                     ; 18       ; 0        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                             ; CLOCK_50                                     ; 18       ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; 391      ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; p1|altpll_component|pll|clk[0]               ; 12447    ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]               ; p1|altpll_component|pll|clk[0]               ; 3995904  ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_1X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_2X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_4X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]               ; p1|altpll_component|pll|clk[1]               ; 339      ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; TCK                                          ; 98       ; 0        ; 0        ; 0        ;
; TCK                                          ; TCK                                          ; 16       ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 263      ; 0        ; 0        ; 0        ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 1810     ; 0        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                             ; USB_JTAG:u1|mTCK                             ; 46       ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u11|LRCK_1X                        ; AUDIO_DAC:u11|LRCK_1X                        ; 0        ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u11|LRCK_4X                        ; AUDIO_DAC:u11|LRCK_2X                        ; 0        ; 0        ; 16       ; 0        ;
; AUDIO_DAC:u11|LRCK_4X                        ; AUDIO_DAC:u11|LRCK_4X                        ; 0        ; 16       ; 0        ; 737      ;
; CLOCK_50                                     ; AUDIO_DAC:u11|LRCK_4X                        ; 48       ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; AUDIO_DAC:u11|oAUD_BCK                       ; 0        ; 0        ; 0        ; 10       ;
; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50                                     ; 0        ; 22       ; 0        ; 0        ;
; CLOCK_50                                     ; CLOCK_50                                     ; 13549    ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50                                     ; 1        ; 1        ; 0        ; 0        ;
; TCK                                          ; CLOCK_50                                     ; 3        ; 1        ; 0        ; 0        ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50                                     ; 18       ; 0        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                             ; CLOCK_50                                     ; 18       ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; 391      ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; p1|altpll_component|pll|clk[0]               ; 12447    ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]               ; p1|altpll_component|pll|clk[0]               ; 3995904  ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_1X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_2X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_4X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]               ; p1|altpll_component|pll|clk[1]               ; 339      ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; TCK                                          ; 98       ; 0        ; 0        ; 0        ;
; TCK                                          ; TCK                                          ; 16       ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 263      ; 0        ; 0        ; 0        ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 1810     ; 0        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                             ; USB_JTAG:u1|mTCK                             ; 46       ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_1X          ; 0        ; 0        ; 6        ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_2X          ; 0        ; 0        ; 16       ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_4X          ; 16       ; 0        ; 22       ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|oAUD_BCK         ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 73       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 31       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_1X          ; 0        ; 0        ; 6        ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_2X          ; 0        ; 0        ; 16       ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_4X          ; 16       ; 0        ; 22       ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|oAUD_BCK         ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 73       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 31       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 815   ; 815  ;
; Unconstrained Output Ports      ; 175   ; 175  ;
; Unconstrained Output Port Paths ; 793   ; 793  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Aug 18 11:13:42 2013
Info: Command: quartus_sta DE1_USB_API -c DE1_USB_API
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE1_USB_API.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27[0] CLOCK_27[0]
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {u3|u1|sdram_pll1|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {u3|u1|sdram_pll1|altpll_component|pll|clk[0]} {u3|u1|sdram_pll1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u3|u1|sdram_pll1|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {u3|u1|sdram_pll1|altpll_component|pll|clk[2]} {u3|u1|sdram_pll1|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name USB_JTAG:u1|mTCK USB_JTAG:u1|mTCK
    Info (332105): create_clock -period 1.000 -name TCK TCK
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u10|mI2C_CTRL_CLK I2C_AV_Config:u10|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|LRCK_1X AUDIO_DAC:u11|LRCK_1X
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|LRCK_4X AUDIO_DAC:u11|LRCK_4X
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|LRCK_2X AUDIO_DAC:u11|LRCK_2X
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|oAUD_BCK AUDIO_DAC:u11|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.972
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.972      -125.374 p1|altpll_component|pll|clk[0] 
    Info (332119):    -3.763        -6.418 TCK 
    Info (332119):    -3.460      -101.341 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -2.802       -72.447 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -1.572       -14.242 CLOCK_50 
    Info (332119):    -1.503        -9.018 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -1.302       -10.883 USB_JTAG:u1|mTCK 
    Info (332119):    -0.782        -9.466 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.344        -1.357 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.326        -0.652 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     9.785         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.703       -36.518 CLOCK_50 
    Info (332119):     0.092         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.166         0.000 TCK 
    Info (332119):     0.445         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     0.445         0.000 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):     0.445         0.000 USB_JTAG:u1|mTCK 
    Info (332119):     0.445         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     0.972         0.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):     0.988         0.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     1.159         0.000 AUDIO_DAC:u11|LRCK_2X 
Info (332146): Worst-case recovery slack is -5.581
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.581      -407.413 p1|altpll_component|pll|clk[0] 
    Info (332119):    -5.578      -172.918 p1|altpll_component|pll|clk[1] 
    Info (332119):    -2.906       -46.496 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -2.861      -100.669 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -2.704       -16.224 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -2.608       -10.432 AUDIO_DAC:u11|oAUD_BCK 
Info (332146): Worst-case removal slack is 3.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.112         0.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):     3.360         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     3.456         0.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     3.658         0.000 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):     5.335         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     5.335         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469        -7.579 TCK 
    Info (332119):    -0.611       -48.880 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -0.611       -46.436 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -0.611       -23.218 USB_JTAG:u1|mTCK 
    Info (332119):    -0.611       -19.552 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.611        -7.332 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -0.611        -4.888 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     8.889         0.000 CLOCK_50 
    Info (332119):     8.889         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    17.277         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 CLOCK_27[0] 
    Info (332119):    26.666         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.179       -59.165 p1|altpll_component|pll|clk[0] 
    Info (332119):    -0.895        -0.895 TCK 
    Info (332119):    -0.736       -20.489 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -0.489        -1.937 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.422        -6.842 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -0.194        -0.501 CLOCK_50 
    Info (332119):    -0.058        -0.217 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.020        -0.160 USB_JTAG:u1|mTCK 
    Info (332119):    -0.014        -0.084 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     0.477         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):    15.165         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -1.822
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.822       -32.789 CLOCK_50 
    Info (332119):    -0.081        -0.092 TCK 
    Info (332119):     0.215         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     0.215         0.000 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 USB_JTAG:u1|mTCK 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     0.358         0.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):     0.365         0.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     0.767         0.000 AUDIO_DAC:u11|LRCK_2X 
Info (332146): Worst-case recovery slack is -3.809
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.809      -278.057 p1|altpll_component|pll|clk[0] 
    Info (332119):    -3.806      -117.986 p1|altpll_component|pll|clk[1] 
    Info (332119):    -1.564       -25.024 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -1.534       -50.292 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -1.499        -8.994 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -1.442        -5.768 AUDIO_DAC:u11|oAUD_BCK 
Info (332146): Worst-case removal slack is 1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.914         0.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):     2.322         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     2.379         0.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     2.444         0.000 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):     3.691         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     3.691         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -6.222 TCK 
    Info (332119):    -0.500       -40.000 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -38.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -0.500       -19.000 USB_JTAG:u1|mTCK 
    Info (332119):    -0.500       -16.000 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.500        -6.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -0.500        -4.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     9.000         0.000 CLOCK_50 
    Info (332119):     9.000         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 CLOCK_27[0] 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 338 megabytes
    Info: Processing ended: Sun Aug 18 11:14:03 2013
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:11


