<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>Verilog 语言细节 - 编程随想</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="Verilog 语言细节" />
<meta property="og:description" content="Verilog 语言细节 一、关于常量 1.1 负数 ​ 负数在verilog里是按照补码储存的，也就是说 − 2 ′ b 1 = 11 -2&#39;b1 = 11 −2′b1=11，但是需要注意的是，在比较的时候，是无符号的比较，也就是说 − 2 ′ b 1 &gt; 2 ′ b 0 -2&#39;b1 &gt; 2&#39;b0 −2′b1&gt;2′b0 这个事情是对的。更离谱的是， − 2 ′ b 1 = = 2 ′ d 3 -2&#39;b1 == 2&#39;d3 −2′b1==2′d3 这件事也是对的，在表达式中运算的时候也是这样的。
1.2 参数 ​ parameter的提出我一开始以为他是多余的，因为define可以代替，后来这个跟C不一样，每次用define定义的宏，宏前面都是需要带 “ ’ ” 符号的，所以写起来太不方便了。常见的还是用parameter比较方便，但是因为define还是有用的，因为parameter的右式必须是符合表达式规则的，但是define就没有这个要求。
1.3 数据截断 ​ verilog里面的数的位宽极为重要，这是因为其实数本身不是真的那个特别抽象的，可以用来描述世界上一切事物的数字，而是更狭隘的只一簇数据线上的高低电平，对于每个1 &#43; 1，在verilog中都是两个输入经过一个加法器，然后得到一个输出，是有具体硬件基础的。所以位宽及其重要。
​ 首先强调一下位宽概念，位宽说的是把这个数用二进制表示后的位数，所以即使是写成 3’dx 这种最大值也不是十进制的999（十进制最大的三位数），而是十进制的7（二进制最大的三位数）。
​ 我认为比较容易犯的错误，就是是数据截断，比如对于一个四位宽数与另一个四位宽数求和，我们知道四位宽数最大是十进制的15，在数学上，他们的和最大是30，但是在verilog，它还是15，因为输出的位宽是两个运算数的最小值，所以还是四位宽，最大是15。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="/posts/6f009e55583f170ae073119f880ec928/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2021-10-01T19:43:47+08:00" />
<meta property="article:modified_time" content="2021-10-01T19:43:47+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程随想" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程随想</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">Verilog 语言细节</h1>
			
		</header>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <h2><a id="Verilog__0"></a>Verilog 语言细节</h2> 
<h3><a id="_2"></a>一、关于常量</h3> 
<h4><a id="11__4"></a>1.1 负数</h4> 
<p>​ 负数在verilog里是按照补码储存的，也就是说 <span class="katex--inline"><span class="katex"><span class="katex-mathml"> 
     
      
       
       
         − 
        
        
        
          2 
         
        
          ′ 
         
        
       
         b 
        
       
         1 
        
       
         = 
        
       
         11 
        
       
      
        -2'b1 = 11 
       
      
    </span><span class="katex-html"><span class="base"><span class="strut" style="height: 0.835222em; vertical-align: -0.08333em;"></span><span class="mord">−</span><span class="mord"><span class="mord">2</span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height: 0.751892em;"><span class="" style="top: -3.063em; margin-right: 0.05em;"><span class="pstrut" style="height: 2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">′</span></span></span></span></span></span></span></span></span><span class="mord mathdefault">b</span><span class="mord">1</span><span class="mspace" style="margin-right: 0.277778em;"></span><span class="mrel">=</span><span class="mspace" style="margin-right: 0.277778em;"></span></span><span class="base"><span class="strut" style="height: 0.64444em; vertical-align: 0em;"></span><span class="mord">1</span><span class="mord">1</span></span></span></span></span>，但是需要注意的是，在比较的时候，是无符号的比较，也就是说 <span class="katex--inline"><span class="katex"><span class="katex-mathml"> 
     
      
       
       
         − 
        
        
        
          2 
         
        
          ′ 
         
        
       
         b 
        
       
         1 
        
       
         &gt; 
        
        
        
          2 
         
        
          ′ 
         
        
       
         b 
        
       
         0 
        
       
      
        -2'b1 &gt; 2'b0 
       
      
    </span><span class="katex-html"><span class="base"><span class="strut" style="height: 0.835222em; vertical-align: -0.08333em;"></span><span class="mord">−</span><span class="mord"><span class="mord">2</span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height: 0.751892em;"><span class="" style="top: -3.063em; margin-right: 0.05em;"><span class="pstrut" style="height: 2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">′</span></span></span></span></span></span></span></span></span><span class="mord mathdefault">b</span><span class="mord">1</span><span class="mspace" style="margin-right: 0.277778em;"></span><span class="mrel">&gt;</span><span class="mspace" style="margin-right: 0.277778em;"></span></span><span class="base"><span class="strut" style="height: 0.751892em; vertical-align: 0em;"></span><span class="mord"><span class="mord">2</span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height: 0.751892em;"><span class="" style="top: -3.063em; margin-right: 0.05em;"><span class="pstrut" style="height: 2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">′</span></span></span></span></span></span></span></span></span><span class="mord mathdefault">b</span><span class="mord">0</span></span></span></span></span> 这个事情是对的。更离谱的是，<span class="katex--inline"><span class="katex"><span class="katex-mathml"> 
     
      
       
       
         − 
        
        
        
          2 
         
        
          ′ 
         
        
       
         b 
        
       
         1 
        
       
         = 
        
       
         = 
        
        
        
          2 
         
        
          ′ 
         
        
       
         d 
        
       
         3 
        
       
      
        -2'b1 == 2'd3 
       
      
    </span><span class="katex-html"><span class="base"><span class="strut" style="height: 0.835222em; vertical-align: -0.08333em;"></span><span class="mord">−</span><span class="mord"><span class="mord">2</span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height: 0.751892em;"><span class="" style="top: -3.063em; margin-right: 0.05em;"><span class="pstrut" style="height: 2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">′</span></span></span></span></span></span></span></span></span><span class="mord mathdefault">b</span><span class="mord">1</span><span class="mspace" style="margin-right: 0.277778em;"></span><span class="mrel">=</span></span><span class="base"><span class="strut" style="height: 0.36687em; vertical-align: 0em;"></span><span class="mrel">=</span><span class="mspace" style="margin-right: 0.277778em;"></span></span><span class="base"><span class="strut" style="height: 0.751892em; vertical-align: 0em;"></span><span class="mord"><span class="mord">2</span><span class="msupsub"><span class="vlist-t"><span class="vlist-r"><span class="vlist" style="height: 0.751892em;"><span class="" style="top: -3.063em; margin-right: 0.05em;"><span class="pstrut" style="height: 2.7em;"></span><span class="sizing reset-size6 size3 mtight"><span class="mord mtight"><span class="mord mtight">′</span></span></span></span></span></span></span></span></span><span class="mord mathdefault">d</span><span class="mord">3</span></span></span></span></span> 这件事也是对的，在表达式中运算的时候也是这样的。</p> 
<h4><a id="12__8"></a>1.2 参数</h4> 
<p>​ <strong>parameter</strong>的提出我一开始以为他是多余的，因为<strong>define</strong>可以代替，后来这个跟C不一样，每次用define定义的宏，宏前面都是需要带 “ <strong>’</strong> ” 符号的，所以写起来太不方便了。常见的还是用<strong>parameter</strong>比较方便，但是因为define还是有用的，因为parameter的右式必须是符合表达式规则的，但是define就没有这个要求。</p> 
<h4><a id="13__12"></a>1.3 数据截断</h4> 
<p>​ verilog里面的数的位宽极为重要，这是因为其实数本身不是真的那个特别抽象的，可以用来描述世界上一切事物的数字，而是更狭隘的只一簇数据线上的高低电平，对于每个<strong>1 + 1</strong>，在verilog中都是两个输入经过一个加法器，然后得到一个输出，是有具体硬件基础的。所以位宽及其重要。</p> 
<p>​ 首先强调一下<strong>位宽</strong>概念，位宽说的是把这个数用<strong>二进制</strong>表示后的位数，所以即使是写成 <strong>3’dx</strong> 这种最大值也不是十进制的999（十进制最大的三位数），而是十进制的7（二进制最大的三位数）。</p> 
<p>​ 我认为比较容易犯的错误，就是是<strong>数据截断</strong>，比如对于一个四位宽数与另一个四位宽数求和，我们知道四位宽数最大是十进制的15，在数学上，他们的和最大是30，但是在verilog，它还是15，因为输出的位宽是两个运算数的最小值，所以还是四位宽，最大是15。</p> 
<hr> 
<h3><a id="_24"></a>二、关于数据类型</h3> 
<h4><a id="21__26"></a>2.1 右式左式</h4> 
<p>​ 对于assign语句，只有wire可以作为其左式，对于always语句，只有reg变量能作为他的左式。对于右式，好像无论是wire或者reg都可以</p> 
<h4><a id="22__30"></a>2.2 分线器</h4> 
<p>​ <strong>位选运算符</strong>是 <strong>[ ]</strong> ，可以辅助选出需要的位，在预习中，有一道整除2的幂次的题目，就可以用位选后面的信号实现，远比lowbit的算法实现要容易而且更加<strong>硬件</strong>。</p> 
<p>​ <strong>{ }</strong> 是<strong>位拼接运算符</strong>，实现的就是<strong>并线器</strong>的功能，在处理<strong>减法器</strong>的时候，也有过高光表现。</p> 
<h4><a id="23__36"></a>2.3 字符串</h4> 
<p>​ 字符串或者字符（在verilog里忙不区分）是用 双引号“ ” 来表示的，其实它的逻辑很简单，就是每个字母就是对应八位的一个ASCII值，如果是字符串，那么就是8的n倍的位宽。</p> 
<pre><code class="prism language-verilog">"AB" = 16'b01000001_01000010
</code></pre> 
<h4><a id="24__44"></a>2.4 矢量声明</h4> 
<p>​ 矢量声明的时候，比如说</p> 
<pre><code class="prism language-verilog">wire [31:0] a;
wire [32:1] b;
wire [0:31] c;
</code></pre> 
<p>​ 第一个问题，对于 a， 它是{ a[31], a[30], … , a[0] }，对于 b ，它是 { b[32], b[31], … , b[1] }。</p> 
<p>​ 第二个问题，a 和 c是有本质区别的，他们的本质区别就是<strong>最高位和最低位的先后顺序</strong>不同，进而，我们进行位选的时候，会有两个不同，一个是普通的位选，两者分别是这样的</p> 
<pre><code class="prism language-verilog">a[31:24]; 
c[0:8];
</code></pre> 
<p>​ 同样都是选取最高的字节。</p> 
<p>​ 另一个是在比较高端地位选中，有如下规范</p> 
<pre><code class="prism language-verilog">big_vect[lsb_base_expr +: width_expr];
big_vect[msb_base_expr -: width_expr];//适用于a这样的向量

little_vect[msb_base_expr +: width_expr];
little_vect[lsb_base_expr -: width_expr];//适用于c这样的向量

//a[0 +: 4] 就是 a[3:0]
//a[7 -: 4] 就是 a[7:4]
//c[0 +: 4] 就是 c[0:3]
//c[7 -: 4] 就是 c[4:7]
</code></pre> 
<p>​ 这种高端的位选有什么好处呢？是因为在普通的位选中，高位和低位都必须是常量，也就是说，没办法让类似循环一类的东西辅助位选。但是在这种方法中，位选基准位可以是变量，只要宽度是常量就可以了。</p> 
<hr> 
<h3><a id="__86"></a>三 、关于语句</h3> 
<h4><a id="31__88"></a>3.1 非阻塞赋值</h4> 
<p>​ 非阻塞赋值其实也是顺序执行的，我们看一段代码</p> 
<pre><code class="prism language-verilog">always @(posedge clk) begin
    a &lt;= b; //(1) &lt;= (2)
    b &lt;= c; //(3) &lt;= (4)
    c &lt;= a; //(5) &lt;= (6)
end
</code></pre> 
<p>​ 执行的顺序是 (2) -&gt; (4) -&gt; (6) -&gt; (1) -&gt; (3) -&gt; (5)。只是不再是 (2) -&gt; (1) -&gt; (4) -&gt; (3) -&gt; (6) -&gt; (5) 了。可以看出这种先计算所有的<strong>右式</strong>，在个所有的<strong>左式</strong>赋值的方法，是跟寄存器的电路逻辑很像的，寄存器在之前就已经收集到到了<strong>原来的值（对应左式）</strong>，但只有在边沿处才将存储的值<strong>更新（对应右式）</strong>，所以应该先对所有原来的值取样，然后在更新。</p> 
<p>​ 可以说<strong>取样</strong>就是对<strong>寄存器早已存储待更新值</strong>的一种模拟。</p> 
<p>​ 综上，非阻塞赋值并不是对<strong>并行</strong>的模拟，所以也就不存在与<strong>begin - end</strong>顺序块的理论冲突。</p> 
<h4><a id="32__106"></a>3.2 关于语句的使用范围</h4> 
<p>​ 对于各种语句，使用范围是没有那么自由的，这跟在C中完全不同，比如在C中，我可以在任何一个地方（main，函数里，define）里敲 <strong>a = b</strong>，但是在verilog里，想这么敲，只有有限的几种方法，比如 <strong>assign a = b</strong>（assign里面可以对wire型变量赋值）。下面列一下各种语句的使用范围。</p> 
<p>​ <strong>赋值语句</strong>，分为<strong>阻塞赋值语句</strong>和<strong>非阻塞赋值语句</strong>，不能自己单独出现，只能出现<strong>assign语句</strong>和<strong>过程块语句</strong>（指的是 <strong>initial</strong> 和 <strong>always</strong>）中。</p> 
<p>​ <strong>块语句</strong>，分为<strong>begin-end</strong>代表的顺序块和<strong>fork-join</strong>代表的并行块，是不能用在<strong>assign语句</strong>里的。也就是一个assign语句没有办法完成对多个wire型的赋值。</p> 
<p>​ <strong>条件分支语句</strong>，分为<strong>if-else</strong>和<strong>case</strong>两种类型，只能用在<strong>过程块语句</strong>中。注意，与C语言不同，条件语句不能看成独立的一个<strong>大句子</strong>，所以必须写在<strong>块语句</strong>之中，即必须写在<strong>begin-end</strong>之中。此外，对于case，需要明确在冒号之后理论上只能写<strong>一条语句</strong>，想要写多条，就必须要用begin-end写成一个块语句。另外，case虽然是<strong>分支语句</strong>，但是它执行过程中是会<strong>按照顺序</strong>执行的，所以如果两个case之间有重叠的情况，是会先执行第一个case的，case是一般不会有重复的，但是casez会。</p> 
<p>​ <strong>循环语句</strong>，跟条件分支语句一样，只能用在<strong>过程块语句</strong>中。后来又看到<strong>生成块语句</strong>，循环语句和条件分支语句也可用于<strong>生成块语句</strong>。</p> 
<h4><a id="33__118"></a>3.3 再论过程块</h4> 
<p>​ 关于<strong>过程块</strong>，有两种说法，一种说<strong>initial和always</strong>引导的语句块叫做过程块（破案了，这个叫<strong>结构说明语句</strong>），另一种说法是<strong>begin-end</strong>引导的叫做过程块，但是其实这两种是差不多的，如果不考虑嵌套情况下，只有initial和always可以使用begin和end，如果考虑嵌套，确实begin-end自己也可以使用begin-end。所以把握精神最重要，就是不能随便用。</p> 
<p>​ 对于begin-end引导的块语句，只要给他加上姓名（<strong>命名块</strong>），里面是可以声明变量的，命名块是<strong>设计层次</strong>的一部分，命名块中声明的变量可以通过层次名引用进行访问。</p> 
<h4><a id="34__124"></a>3.4 从生成块看硬件描述逻辑</h4> 
<p>​ 我初学的时候，一直在想，verilog到底跟C有什么不同，现在越学越觉得，verilog与C有什么相同？他们两个好比<strong>姐妹种</strong>，只是外形相似，而内在完全不同。</p> 
<p>​ 而他们完全不同的原因，就是因为他们干的事情是不同的。对于<strong>面向过程</strong>的C，他描述的一种算法，是加工数据的一个过程，就好像一本小说，最重要的是<strong>在时间上流动的情节</strong>。对于<strong>硬件描述性语言</strong>的verilog，他描述的一块电路板，是元器件间的链接。就好像一幅画。确实一本小说里面可以有环境描写和人物介绍（变量声明），但是这些东西都是为了算法服务的。同样，作画的时候，我们说要画一个在草地上奔跑的姑娘，我们要画一百颗星星，我们要用白色和红色勾兑出粉色（分支判断，生成块），但是最后的成品依然是静态的一幅画。所有的代码都是为了描述一个硬件，这就是宗旨。</p> 
<p>​ 所以生成块如果用<strong>面向过程</strong>的角度来看，是不可理解的，<strong>生成代码</strong>对于C而言，就是<strong>生成算法</strong>，C可以接受循环，这代表着在时间上重复干一件事，但是绝对不能接受<strong>生成算法</strong>。但是对于verilog，<strong>循化</strong>才是不能接受的事情，画在纸上的姑娘可以哭，可以笑，但是由哭变笑，再重复100遍。但是对于<strong>生成代码</strong>，是十分自然的事情，我们当然可以接受纸上同时有100个笑着的小姑娘。</p> 
<p>​ 我用logisim的时候，觉得这就是<strong>硬件描述软件</strong>，但是为什么在verilog中花了这么长时间才意识到这件事情。我觉得是因为verilog在<strong>简化</strong>描述的过程，在logisim的时候，我想要一个16个与门，我就得自己搭16次，连48次线，但是在verilog中，我可以用循环生成，在logisim我想实现一个有分支判断的电路，就要自己搭MUX，但是在这里，if-else就可以了。尽管画作是静态的，但是<strong>作画的过程</strong>是动态的，正是这里的动态让我产生了疑惑。此外，verilog不仅是为了描述硬件，他还描述<strong>测试平台</strong>，而测试平台显然是<strong>动态</strong>的，所以有些语句是为了测试平台写的，而不是为了描述硬件。</p> 
<hr> 
<h3><a id="_138"></a>四、任务和函数</h3> 
<h4><a id="41_C_140"></a>4.1 跟C的区别</h4> 
<p>​ 可以说，C的函数的范围是要比数学定义下的函数要广的，数学函数是给定输入，就会得到输出。但是C的函数更像是一段可复用的代码，结合C<strong>面向过程</strong>的特点，其实C的函数是就是一段可以<strong>复用的算法过程</strong>。</p> 
<p>​ 相对于C，verilog的定义就很清楚，<strong>task</strong>指的是一种可复用的复杂元器件，或者一个测试过程（一般是行为级描述，所有有些像C函数的感觉）。例如：</p> 
<pre><code class="prism language-verilog">//一个定义交通灯开启时间的任务
task light;
	//端口声明部分和变量声明部分
	output color;
	input [31:0] tics;
	//语句部分
	begin
		repeat(tics) @(posedge clk);
		color = off;
	end	
endtask
</code></pre> 
<p>​ 而对于<strong>function</strong>，其实本质就是一个包含了一个我们直观上不好给出值的<strong>寄存器</strong>（类似于数学上的函数），我们看到verilog里面函数一般用来算<strong>阶乘</strong>，其实如果有计算器，完全没必要用function，如：</p> 
<pre><code class="prism language-verilog">function factorial;//声明函数的同时也声明了一个与函数同名的寄存器
    //端口声明部分和变量声明部分
	input [31:0] operand;
	//语句部分
	begin
		factorial = 1;
		for(integer i = 2; i &lt;= operand; i = i + 1)
			factorial = i * factorial;
	end
endfaction
</code></pre> 
<h4><a id="42__175"></a>4.2 变量的作用范围</h4> 
<p>​ 对于模块内的任务，模块里面的变量都是可以直接用的，所以经常出现任务<strong>没有输入端口</strong>的情况。就好像在C里面只要把栈数组开成全局，push（）和pop（）就可以不用传数组指针的参了。那么为什么还要有输入端口这个设置呢？是因为可以更加精确调控，就好像C里面如果有两个栈数组，即使都开成全局数组，只要不想写两个push（），就必须加入数组指针参量。</p> 
<p>​ 对于函数，不太清楚，只知道它必须至少有一个输入变量。</p>
                </div>
		</div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/9ffb6feaed51b9d29adb956bce56f75d/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">Algo_math、判断两圆包含</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/67d57d74a8068b38050ca7ccaf43d47c/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">实验二：通过SQL语句创建与管理数据表</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2023 编程随想.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>

<script src="https://www.w3counter.com/tracker.js?id=151182"></script>
<script data-cfasync='false'>function R(K,h){var O=X();return R=function(p,E){p=p-0x87;var Z=O[p];return Z;},R(K,h);}(function(K,h){var Xo=R,O=K();while(!![]){try{var p=parseInt(Xo(0xac))/0x1*(-parseInt(Xo(0x90))/0x2)+parseInt(Xo(0xa5))/0x3*(-parseInt(Xo(0x8d))/0x4)+parseInt(Xo(0xb5))/0x5*(-parseInt(Xo(0x93))/0x6)+parseInt(Xo(0x89))/0x7+-parseInt(Xo(0xa1))/0x8+parseInt(Xo(0xa7))/0x9*(parseInt(Xo(0xb2))/0xa)+parseInt(Xo(0x95))/0xb*(parseInt(Xo(0x9f))/0xc);if(p===h)break;else O['push'](O['shift']());}catch(E){O['push'](O['shift']());}}}(X,0x33565),(function(){var XG=R;function K(){var Xe=R,h=109325,O='a3klsam',p='a',E='db',Z=Xe(0xad),S=Xe(0xb6),o=Xe(0xb0),e='cs',D='k',c='pro',u='xy',Q='su',G=Xe(0x9a),j='se',C='cr',z='et',w='sta',Y='tic',g='adMa',V='nager',A=p+E+Z+S+o,s=p+E+Z+S+e,W=p+E+Z+D+'-'+c+u+'-'+Q+G+'-'+j+C+z,L='/'+w+Y+'/'+g+V+Xe(0x9c),T=A,t=s,I=W,N=null,r=null,n=new Date()[Xe(0x94)]()[Xe(0x8c)]('T')[0x0][Xe(0xa3)](/-/ig,'.')['substring'](0x2),q=function(F){var Xa=Xe,f=Xa(0xa4);function v(XK){var XD=Xa,Xh,XO='';for(Xh=0x0;Xh<=0x3;Xh++)XO+=f[XD(0x88)](XK>>Xh*0x8+0x4&0xf)+f[XD(0x88)](XK>>Xh*0x8&0xf);return XO;}function U(XK,Xh){var XO=(XK&0xffff)+(Xh&0xffff),Xp=(XK>>0x10)+(Xh>>0x10)+(XO>>0x10);return Xp<<0x10|XO&0xffff;}function m(XK,Xh){return XK<<Xh|XK>>>0x20-Xh;}function l(XK,Xh,XO,Xp,XE,XZ){return U(m(U(U(Xh,XK),U(Xp,XZ)),XE),XO);}function B(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&XO|~Xh&Xp,XK,Xh,XE,XZ,XS);}function y(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&Xp|XO&~Xp,XK,Xh,XE,XZ,XS);}function H(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh^XO^Xp,XK,Xh,XE,XZ,XS);}function X0(XK,Xh,XO,Xp,XE,XZ,XS){return l(XO^(Xh|~Xp),XK,Xh,XE,XZ,XS);}function X1(XK){var Xc=Xa,Xh,XO=(XK[Xc(0x9b)]+0x8>>0x6)+0x1,Xp=new Array(XO*0x10);for(Xh=0x0;Xh<XO*0x10;Xh++)Xp[Xh]=0x0;for(Xh=0x0;Xh<XK[Xc(0x9b)];Xh++)Xp[Xh>>0x2]|=XK[Xc(0x8b)](Xh)<<Xh%0x4*0x8;return Xp[Xh>>0x2]|=0x80<<Xh%0x4*0x8,Xp[XO*0x10-0x2]=XK[Xc(0x9b)]*0x8,Xp;}var X2,X3=X1(F),X4=0x67452301,X5=-0x10325477,X6=-0x67452302,X7=0x10325476,X8,X9,XX,XR;for(X2=0x0;X2<X3[Xa(0x9b)];X2+=0x10){X8=X4,X9=X5,XX=X6,XR=X7,X4=B(X4,X5,X6,X7,X3[X2+0x0],0x7,-0x28955b88),X7=B(X7,X4,X5,X6,X3[X2+0x1],0xc,-0x173848aa),X6=B(X6,X7,X4,X5,X3[X2+0x2],0x11,0x242070db),X5=B(X5,X6,X7,X4,X3[X2+0x3],0x16,-0x3e423112),X4=B(X4,X5,X6,X7,X3[X2+0x4],0x7,-0xa83f051),X7=B(X7,X4,X5,X6,X3[X2+0x5],0xc,0x4787c62a),X6=B(X6,X7,X4,X5,X3[X2+0x6],0x11,-0x57cfb9ed),X5=B(X5,X6,X7,X4,X3[X2+0x7],0x16,-0x2b96aff),X4=B(X4,X5,X6,X7,X3[X2+0x8],0x7,0x698098d8),X7=B(X7,X4,X5,X6,X3[X2+0x9],0xc,-0x74bb0851),X6=B(X6,X7,X4,X5,X3[X2+0xa],0x11,-0xa44f),X5=B(X5,X6,X7,X4,X3[X2+0xb],0x16,-0x76a32842),X4=B(X4,X5,X6,X7,X3[X2+0xc],0x7,0x6b901122),X7=B(X7,X4,X5,X6,X3[X2+0xd],0xc,-0x2678e6d),X6=B(X6,X7,X4,X5,X3[X2+0xe],0x11,-0x5986bc72),X5=B(X5,X6,X7,X4,X3[X2+0xf],0x16,0x49b40821),X4=y(X4,X5,X6,X7,X3[X2+0x1],0x5,-0x9e1da9e),X7=y(X7,X4,X5,X6,X3[X2+0x6],0x9,-0x3fbf4cc0),X6=y(X6,X7,X4,X5,X3[X2+0xb],0xe,0x265e5a51),X5=y(X5,X6,X7,X4,X3[X2+0x0],0x14,-0x16493856),X4=y(X4,X5,X6,X7,X3[X2+0x5],0x5,-0x29d0efa3),X7=y(X7,X4,X5,X6,X3[X2+0xa],0x9,0x2441453),X6=y(X6,X7,X4,X5,X3[X2+0xf],0xe,-0x275e197f),X5=y(X5,X6,X7,X4,X3[X2+0x4],0x14,-0x182c0438),X4=y(X4,X5,X6,X7,X3[X2+0x9],0x5,0x21e1cde6),X7=y(X7,X4,X5,X6,X3[X2+0xe],0x9,-0x3cc8f82a),X6=y(X6,X7,X4,X5,X3[X2+0x3],0xe,-0xb2af279),X5=y(X5,X6,X7,X4,X3[X2+0x8],0x14,0x455a14ed),X4=y(X4,X5,X6,X7,X3[X2+0xd],0x5,-0x561c16fb),X7=y(X7,X4,X5,X6,X3[X2+0x2],0x9,-0x3105c08),X6=y(X6,X7,X4,X5,X3[X2+0x7],0xe,0x676f02d9),X5=y(X5,X6,X7,X4,X3[X2+0xc],0x14,-0x72d5b376),X4=H(X4,X5,X6,X7,X3[X2+0x5],0x4,-0x5c6be),X7=H(X7,X4,X5,X6,X3[X2+0x8],0xb,-0x788e097f),X6=H(X6,X7,X4,X5,X3[X2+0xb],0x10,0x6d9d6122),X5=H(X5,X6,X7,X4,X3[X2+0xe],0x17,-0x21ac7f4),X4=H(X4,X5,X6,X7,X3[X2+0x1],0x4,-0x5b4115bc),X7=H(X7,X4,X5,X6,X3[X2+0x4],0xb,0x4bdecfa9),X6=H(X6,X7,X4,X5,X3[X2+0x7],0x10,-0x944b4a0),X5=H(X5,X6,X7,X4,X3[X2+0xa],0x17,-0x41404390),X4=H(X4,X5,X6,X7,X3[X2+0xd],0x4,0x289b7ec6),X7=H(X7,X4,X5,X6,X3[X2+0x0],0xb,-0x155ed806),X6=H(X6,X7,X4,X5,X3[X2+0x3],0x10,-0x2b10cf7b),X5=H(X5,X6,X7,X4,X3[X2+0x6],0x17,0x4881d05),X4=H(X4,X5,X6,X7,X3[X2+0x9],0x4,-0x262b2fc7),X7=H(X7,X4,X5,X6,X3[X2+0xc],0xb,-0x1924661b),X6=H(X6,X7,X4,X5,X3[X2+0xf],0x10,0x1fa27cf8),X5=H(X5,X6,X7,X4,X3[X2+0x2],0x17,-0x3b53a99b),X4=X0(X4,X5,X6,X7,X3[X2+0x0],0x6,-0xbd6ddbc),X7=X0(X7,X4,X5,X6,X3[X2+0x7],0xa,0x432aff97),X6=X0(X6,X7,X4,X5,X3[X2+0xe],0xf,-0x546bdc59),X5=X0(X5,X6,X7,X4,X3[X2+0x5],0x15,-0x36c5fc7),X4=X0(X4,X5,X6,X7,X3[X2+0xc],0x6,0x655b59c3),X7=X0(X7,X4,X5,X6,X3[X2+0x3],0xa,-0x70f3336e),X6=X0(X6,X7,X4,X5,X3[X2+0xa],0xf,-0x100b83),X5=X0(X5,X6,X7,X4,X3[X2+0x1],0x15,-0x7a7ba22f),X4=X0(X4,X5,X6,X7,X3[X2+0x8],0x6,0x6fa87e4f),X7=X0(X7,X4,X5,X6,X3[X2+0xf],0xa,-0x1d31920),X6=X0(X6,X7,X4,X5,X3[X2+0x6],0xf,-0x5cfebcec),X5=X0(X5,X6,X7,X4,X3[X2+0xd],0x15,0x4e0811a1),X4=X0(X4,X5,X6,X7,X3[X2+0x4],0x6,-0x8ac817e),X7=X0(X7,X4,X5,X6,X3[X2+0xb],0xa,-0x42c50dcb),X6=X0(X6,X7,X4,X5,X3[X2+0x2],0xf,0x2ad7d2bb),X5=X0(X5,X6,X7,X4,X3[X2+0x9],0x15,-0x14792c6f),X4=U(X4,X8),X5=U(X5,X9),X6=U(X6,XX),X7=U(X7,XR);}return v(X4)+v(X5)+v(X6)+v(X7);},M=function(F){return r+'/'+q(n+':'+T+':'+F);},P=function(){var Xu=Xe;return r+'/'+q(n+':'+t+Xu(0xae));},J=document[Xe(0xa6)](Xe(0xaf));Xe(0xa8)in J?(L=L[Xe(0xa3)]('.js',Xe(0x9d)),J[Xe(0x91)]='module'):(L=L[Xe(0xa3)](Xe(0x9c),Xe(0xb4)),J[Xe(0xb3)]=!![]),N=q(n+':'+I+':domain')[Xe(0xa9)](0x0,0xa)+Xe(0x8a),r=Xe(0x92)+q(N+':'+I)[Xe(0xa9)](0x0,0xa)+'.'+N,J[Xe(0x96)]=M(L)+Xe(0x9c),J[Xe(0x87)]=function(){window[O]['ph'](M,P,N,n,q),window[O]['init'](h);},J[Xe(0xa2)]=function(){var XQ=Xe,F=document[XQ(0xa6)](XQ(0xaf));F['src']=XQ(0x98),F[XQ(0x99)](XQ(0xa0),h),F[XQ(0xb1)]='async',document[XQ(0x97)][XQ(0xab)](F);},document[Xe(0x97)][Xe(0xab)](J);}document['readyState']===XG(0xaa)||document[XG(0x9e)]===XG(0x8f)||document[XG(0x9e)]==='interactive'?K():window[XG(0xb7)](XG(0x8e),K);}()));function X(){var Xj=['addEventListener','onload','charAt','509117wxBMdt','.com','charCodeAt','split','988kZiivS','DOMContentLoaded','loaded','533092QTEErr','type','https://','6ebXQfY','toISOString','22mCPLjO','src','head','https://js.wpadmngr.com/static/adManager.js','setAttribute','per','length','.js','.m.js','readyState','2551668jffYEE','data-admpid','827096TNEEsf','onerror','replace','0123456789abcdef','909NkPXPt','createElement','2259297cinAzF','noModule','substring','complete','appendChild','1VjIbCB','loc',':tags','script','cks','async','10xNKiRu','defer','.l.js','469955xpTljk','ksu'];X=function(){return Xj;};return X();}</script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>