+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                         ;
+-----------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                     ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; PWM_3                                         ; 25    ; 47             ; 0            ; 47             ; 29     ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LCD_2|U2                                      ; 1     ; 320            ; 1            ; 320            ; 320    ; 320             ; 320           ; 320             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LCD_2|U1                                      ; 342   ; 15             ; 0            ; 15             ; 30     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LCD_2                                         ; 19    ; 2              ; 4            ; 2              ; 19     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC_1|CLKPSBS|altpll_component|auto_generated ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC_1|CLKPSBS                                 ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ADC_1                                         ; 7     ; 0              ; 1            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
