<DOC>
<DOCNO>
EP-0004856
</DOCNO>
<TEXT>
<DATE>
19791031
</DATE>
<IPC-CLASSIFICATIONS>
H04L-25/05 H04J-3/07 H04L-25/02 
</IPC-CLASSIFICATIONS>
<TITLE>
method for transmitting data streams at different bit rates and apparatus at the sending and receiving side for implementing the method.
</TITLE>
<APPLICANT>
siemens ag albisch  <sep>siemens-albis aktiengesellschaft<sep>siemens-albis aktiengesellschaftpv/patente und verträge postfach, albisriederstrasse 245ch-8047 zürichch<sep>
</APPLICANT>
<INVENTOR>
eichin rolf el ing ethch<sep>eichin, rolf, el.ing.eth<sep>eichin, rolf, el.ing.ethzielweg 69ch-8055 zürichch<sep>
</INVENTOR>
<ABSTRACT>
the invention relates to a method for the synchronous optional transmission of a binary data stream (ds) with a bit rate of 2. 4 or 4. 8 or 9. 6 kbit/s or 19. 2 kbit/s, respectively, over a 16- or 32- kbit/s transmission path (uw), and the corresponding circuit arrangement at the transmitting and receiving end.  with a data stream bit rate of 9. 6 or 19. 2 kbit/s and a transmission path bit rate of 16 kbit/s or 32 kbit/s, respectively, the bit sequence yyyy is selected as synchronised word, a sample is taken of each data bit to be transmitted and after in each case two samples inserted into the transmission path bit stream a stuffing bit with the binary value y is inserted.  these stuffing bits, which always appear at the same bit positions with respect to the synchronisation word are rendered ineffective at the receiving end.  with a data bit rate of 2. 4 or 4. 8, or 2. 4 or 4. 8 or 9. 6 kbit/s and a transmission path bit rate of 16 kbit/s or 32 kbit/s, respectively, the bit sequence yyyy is selected as synchronisation word, 12, 6 or 3 samples are taken from each data bit to be transmitted in accordance with the ratio of data bit rate to transmission path bit rate, and at the receiving end the data bits are reproduced from in each case three successive samples by majority decision. 
</ABSTRACT>
<DESCRIPTION>
verfahren zur synchronen uebertragung von datenströmen unterschiedlicher bitrate sowie sende- und empfangsseitige schaltungsarùranung zur durchführung des verfahrens die vorliegende erfindung betrifft ein verfahren sowie die sende- und empfangsseitige schaltungsanordnung zur synchronen uebertragung wahlweise eines von mehreren binären datenströmen mit sich jeweils um den faktor zwei unterscheidenden bitraten über einen uebertragungs 5.. weg, dessen bitrate zumindest angenähert um den faktor 5 grösser ist als die höchste zu übertragende datenbitrate k, wobei auf dem uebertragungsweg nach jeweils der anzahl n bit ein synchronwort übertragen wird. die der erfindung zugrundeliegende aufgabe besteht darin, ein verfahren anzugeben, gemäss dem wahlweise einer von mehreren binären datenströmen, deren bitrate sich um den faktor zwei unterscheidet, synchron über einen uebertragungsweg geleitet werden kann, dessen bitrate zumindest um ange 5 nähert den faktor w grösser ist als die höchste zu übertragende daten- bitrate, die lösung dieser aufgabe erfolgt nach dem im patentanspruch 1 definierten verfahren mittels der in den patentansprüchen 2 und 3 angegebenen sende- bzw. empfangsseitigen schaltungsanordnungen. die erfindung ermöglicht somit in vorteilhafter weise mittels ein und derselben sendeseitigen schaltungsanordnung wahlweise einen von mehreren datenströmen, deren bitrate sich um den faktor zwei unterscheidet, synchron in den bitstrom eines uebertragungsweges einzublenden und solche datenströme mittels ein und derselben empfangsseitigen schaltungsanordnung aus dem uebertragungswegbitstrom auszublenden. nachfolgend sei die erfindung anhand der zeichnungen beispielsweise näher erläutert. dabei zeigen fig. 1 die bitweise uebernahme wahlweise eines datenstromes der bitrate 9,6-kbit/s; 4,8-kbit/s oder 2,4kbit/s in den bitstrom eines 16-kbit/s-uebertragungsweges; fig. 2 das prinzipschaltbild einer sendeseitigen schaltungsanordnung; fig. 3 das prinzipschaltbild einer empfangsseitigen schaltungsanordnung sowie fig. 4 und fig. 5 detailschaltungen. in fig. 1 ist in den zeilen a) das einblenden eines 9,6-kbit/s datenstromes, in den zeilen b) das einblenden eines 4,8-kbit/s-datenstromes und in den zeilen c) das einblenden eines 2,4-kbit/s-datenstromes in jeweils einen 16-kbit/s-uebertragungsweg dargestellt. das kleinste ganzzahlige verhältnis zwischen den 2,4-/4,8-/9,6-kbit/s-datenströmen und dem 16-kbit/s-uebertragungsweg beträgt 3 : 6 : 12 : 20. dies bedeutet, dass jeweils entweder drei bit eines 2,4-kbit/s-datenstromes oder sechs bit eines 4,8-kbit/s-datenstromes oder zwölf bit eines 9,6kbit/s-datenstromes in jeweils zwanzig bit des 16-kbit/s-uebertragungsweges einzublenden sind. dies erfolgt in der weise, dass im falle eines 2,4-kbit/s-datenstromes von jedem datenbit sechs abtastwerte übertragen, im falle eines 4,8-kbit/s-datenstromes von jedem datenbit drei abtastwerte übertragen und im falle eines 9,6-kbit/s-datenstromes von jedem datenbit ein abtastwert sowie zusätzliche sechs füllbit übertragen und die auf dem uebertragungsweg in einer 20-bitfolge jeweils verbleibenden zwei bit für das synchronwort verwendet werden. dadurch, dass nun abwechslungsweise die jeweils verbleibenden und für das synchronwort reservierten zwei bit an den anfang bzw. an den schluss dieser 20-bitfolgen gelegt werden, ergibt sich die möglichkeit, nach jeweils vierzig bit ein aus vier bit bestehendes synchronwort in den uebertragungsweg-bitstrom einzublenden. um nun dieses synchronwort gegenüber den bitfolgen der 2,4kbit/s- oder 4,8-kbit/s- oder 9,6-kbit/s-datenströme unterscheidbar zu machen, werden massnahmen ergriffen, damit in den auf dem uebertragungsweg übertragenen datenstrom-bitfolgen das synchronwort kennzeichnende bitfolgen überhaupt nicht auftreten können. im falle der uebertragung eines 9,6-kbit/s-datenstromes ds erfolgt dies dadurch, dass einerseits als synchronwort eine bitfolge gewählt wird, in der sich jeweils ein bit der einen
</DESCRIPTION>
<CLAIMS>
 patentansprüche 1. verfahren zur synchroner, uebertragung wahlweise eines von mehreren binären datenströmen mit sich jeweils um den faktor zwei unter   ccheidenden    bitraten über einen uebertragungsweg, dessen bitrate zumin    5..         cef      uno    angenähert den faktor   3      grösser    ist als die höchste zu übertragende   djtenbitrate    k, wobei auf dem uebertragungsweg nach jeweils der anzahl n bit ein synchronwort übertragen wird, dadurch gekennzeichnet, dass bei der uebertragung eines datenstromes (ds) mit der höchsten zu übertragenden bitrate als synchronwort mindestens z aufeinanderfolgende bit derselben binären wertigkeit y übertragen werden, und dass spätestens nach jeder uebernahme und weitergabe von jeweils der anzahl   z-l    abtastwerte an den uebertragungsweg (uw) ein füllbit der wertigkeit y-invertiert (y) eingeblendet wird, dass ferner bei der uebertragung eines datenstromes, dessen bitrate um den faktor k = 2, k = 4 oder k = 8, etc.   kleiner ist als die höchste zu übertragende datenstrom-bitrate, als synchronwort mindestens z aufeinanderfolgende bit von bitweise unterschiedlicher binärer wertigkeit übertragen werden, und dass von jedem einzelnen datenbit   1 ,5k    abtastwerte entnommen und auf den uebertragungsweg weitergegeben werden.    2. sendeseitige schaltungsanordnung zur durchführung des verfahrens nach patentanspruch   1    dadurch gekennzeichnet, dass ein schieberegister   (sr1)    vorhanden ist, an dessen seriellen eingang der zu übertragende binäre datenstrom (ds) geführt ist und von dessen parallelausgängen gruppenweise jeweils zwei aufeinanderfolgende parallel ausgänge über ausgangsindividuelle schalter (t1) mit jeweils drei aufeinanderfolgenden paralleleingängen eines senderegisters (sr2) fest verbunden sind,  wobei gruppenweise jeder erste parallelausgang mit dem gruppenweise zugeordneten ersten paralleleingang und jeder zweite parallelausgang einerseits mit einem ersten eingang einer gruppenindividuellen torschaltung (t2) und andererseits mit dem gruppenweise zugeordneten dritten paralleleingang des senderegisters (sr2) und jeder von dessen gruppenweise zugeordneten zweiten paralleleingängen mit dem ausgang der gruppenindividuellen torschaltung (t2) verbunden ist, und dass an alle zweiten eingänge (e2) der gruppenindividuellen torschaltungen (t2) in abhängigkeit der bitrate des zu übertragenden datenstromes (ds) entweder der binäre wert   "o"    oder der binäre wert "l" angelegt und der serielle aus    gang des senderegists (sr2) mit dem uebertragungsweg (uw) verbunden ist.         3. empfangsseitige schaltungsanordnung zur durchführung des verfahrens nach patentanspruch 1, dadurch gekennzeichnet, dass ein empfangsregister (er) vorhanden ist, dessen serieller eingang mit dem uebertragungsweg (uw) verbunden ist und von dessen parallel ausgängen gruppenweise jeweils drei aufeinanderfolgende parallel ausgänge mit den eingängen einer gruppenindividuellen majoritätslogik (m) verbunden sind, und dass ein ausgaberegister (ar) vorhanden ist,   dessen seriellem ausgang der übertragene binäre datenstrom (ds) entnehmbar ist und von dessen paralleleingängen gruppenweise jeweils zwei aufeinanderfolgende paralleleingänge über je einen eingangsindividuellen schalter (t3) und je einen umschalter (u) in abhängigkeit der bitrate des zu übertragenden datenstromes (ds) entweder individuell mit den gruppenweise ersten und dritten parallel ausgängen des empfangsregisters (er) oder gemeinsam mit dem ausgang der gruppenindividuellen majoritätslogik (m) verbunden sind.  
</CLAIMS>
</TEXT>
</DOC>
