;redcode
;assert 1
	SPL 0, 4710
	SPL 0, 4710
	MOV 8928, <-95
	JMP -1, -2012
	SPL 0, 4710
	SPL 0, 4710
	SPL 0, 4710
	JMP -1, -2002
	SPL 0, 4710
	SPL 5030, 4710
	JMP -1, -2012
	SPL 0, 4710
	ADD 0, -4710
	SPL 0, 4710
	SPL 0, 4710
	MOV 8928, <-95
	SPL 0, 4710
	SPL 0, 4710
	SPL 0, 4710
	SPL 5030, 4710
	MOV 8928, <-95
	SUB 0, <5710
	SPL 5030, 4710
	SPL 5030, 4710
	SPL 0, 4710
	MOV 8928, <-95
	SPL 0, 4710
	MOV 8928, <-95
	SPL 0, 4710
	MOV 8928, <-95
	ADD 8925, <-95
	SPL 5030, 4710
	SPL 0, 4710
	SPL 0, 4710
	JMP -1, -2012
	SPL 0, 4710
	SPL 40, 4710
	SPL 5030, 4710
	SPL 0, 4710
	MOV 8928, <-95
	SPL 0, 4710
	JMP -1, -2002
	SPL 0, 4717
	SPL 0, 4710
	JMP -1, -2012
	SPL 0, 4710
	JMP -1, -2012
	SPL 0, 4710
	SPL 0, 4710
	MOV 8928, <-95
	MOV 8928, <-95
	SPL 0, 4710
	SPL 0, 4710
	SUB 0, <5710
	SPL 5030, 4710
	JMP -1, -2012
	SPL 5030, 4710
	ADD 0, -4710
	SPL 0, 4710
	SPL 0, 4710
	MOV 8928, <-95
	SPL 0, 4710
	SPL 0, 4710
	MOV 8928, <-95
	JMP -1, -2012
	SPL 0, 4710
	ADD 0, -4710
	SPL 0, 4710
	SPL 5030, 4710
	ADD 0, -4710
	SPL 0, 4710
	SPL 5030, 4710
	MOV 8928, <-95
	JMP -1, -2012
	ADD 8925, <-95
	ADD 0, -4710
	SPL 0, 4710
	SPL 0, 4710
	MOV 8928, <-95
	MOV 8928, <-95
	SPL 0, 4710
	SPL 5030, 4710
	SPL 5030, 4710
	MOV 8928, <-95
