# FPGA Codes - ExercÃ­cios de EletrÃ´nica Embarcada com FPGAs

ğŸ“š PÃ³s-GraduaÃ§Ã£o em EletrÃ´nica Embarcada  
ğŸ« UNISAL - Campinas - SP  
ğŸ‘¨â€ğŸ« Professor: Ricardo Tafas  
ğŸ“˜ Disciplina: EMBARCADA2021-2 - EletrÃ´nica Embarcada com FPGAs (LS.279.004)  
ğŸ“† PerÃ­odo: Setembro de 2021  

---

## ğŸ¯ Objetivos dos ExercÃ­cios

Esta lista de exercÃ­cios tem como objetivo consolidar os conceitos fundamentais de projeto em VHDL e implementaÃ§Ã£o de sistemas digitais em FPGAs, abordando:

### ğŸ” LÃ³gica Sequencial e SÃ­ncrona
- Projeto e simulaÃ§Ã£o de registradores de deslocamento (shift registers).
- ImplementaÃ§Ã£o de contadores (up/down) com carregamento paralelo.
- Uso de sinais de reset, enable e controle de direÃ§Ã£o.

### â±ï¸ Gerenciamento de Clock e TemporizaÃ§Ã£o
- GeraÃ§Ã£o de clock estÃ¡vel usando PLLs (Phase-Locked Loops).
- Debouncing de sinais para evitar ruÃ­dos em entradas mecÃ¢nicas (botÃµes).

### ğŸ§  MemÃ³ria e Armazenamento
- ImplementaÃ§Ã£o de memÃ³ria RAM com leitura/escrita sÃ­ncrona.
- Testes de funcionalidade com endereÃ§amento e dados variÃ¡veis.

### ğŸ”§ TÃ©cnicas de Projeto ReutilizÃ¡vel
- Uso de `generics` em VHDL para criar componentes parametrizÃ¡veis.
- Hierarquia de projetos com instanciaÃ§Ã£o de mÃ³dulos.

### âœ… Boas PrÃ¡ticas e VerificaÃ§Ã£o
- Desenvolvimento de testbenches para validaÃ§Ã£o funcional.
- AnÃ¡lise de sinais com clocking e reset assÃ­ncrono/sÃ­ncrono.

---

## ğŸ“ Estrutura dos Arquivos

### ğŸ”„ Shift Registers
- `shift_register_1.vhd`: ImplementaÃ§Ã£o com `loop for`.
- `shift_register_2.vhd`: ImplementaÃ§Ã£o com `loop while`.
- Testbenches correspondentes: `*_tb.vhd`.

### ğŸ”¢ Contadores
- `counterupdown.vhd`: Contador bidirecional com carregamento paralelo e debounce.
- `counter.vhd`: Contador simples com saÃ­da em LEDs.

### ğŸ’¾ MemÃ³ria
- `ram.vhd`: MemÃ³ria RAM com interface de leitura/escrita.
- `ram_tb.vhd`: Testbench para escrita/leitura de dados.

### â° Clock e Debounce
- `example_pll.vhd`: ConfiguraÃ§Ã£o de PLL para geraÃ§Ã£o de clock.
- `debounce.vhd`: Filtro de ruÃ­do para entradas digitais.

### ğŸ’¡ Sistemas Integrados
- `shiftregister.vhd`: Registrador de deslocamento com saÃ­da para LEDs.

---

## ğŸš€ Como Utilizar

### ğŸ”¬ SimulaÃ§Ã£o
Execute os testbenches em ferramentas como **ModelSim** ou **Vivado** para verificar a temporizaÃ§Ã£o e funcionalidade. Nos exercÃ­cios demonstrados foi usado o Quartus 2 e o Modelsim.

### ğŸ§µ SÃ­ntese
Utilize os scripts de sÃ­ntese para FPGAs da **Intel (Quartus)** ou **Xilinx (Vivado)**
