---
layout : single
title: "Analysis on Endurance Characteristics of Ferroelectric Memory Device"
categories: 
  - Device Paper Review
tags:
  - FeFET
toc: true
toc_sticky: true
use_math: true
---

Trap과 Endurance Cycling으로 인한 강유전체 메모리 소자의 열화 현상 분석      

[논문 링크](https://ieeexplore.ieee.org/document/9895087)  

- [International Technical Conference o Circuits/Systems, Computers and Communications(ITC-CSCC)](https://ieeexplore.ieee.org/xpl/conhome/1832464/all-proceedings)    
  - 03 October 2022  
- Inter-university Semiconductor Research Center(ISRC), Department of Electrical and Computer Engineering, Seoul National University, Seoul, Republic of Korea   
  - [Munhyeon Kim](https://ieeexplore.ieee.org/author/37086855005), [Sihyun Kim](https://ieeexplore.ieee.org/author/37085805964), [Kitae Lee](https://ieeexplore.ieee.org/author/37086309825), [Hyun-Min Kim](https://ieeexplore.ieee.org/author/37086309461), [Changha Kim](https://ieeexplore.ieee.org/author/37336299000), [Dong-Oh Kim](https://ieeexplore.ieee.org/author/37089556090), [Byung-Gook Park](https://ieeexplore.ieee.org/author/37278999100)      
- Department of Electrical Engineering, Inha University, Incheon, Republic of Korea   
  - [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)   


## 0. Abstract   

&nbsp;

- **FeFET 메모리의 내구성 분석 연구**   
  - 본 논문에서는 DC 및 Fast IV(FIV) 측정을 통해 FeFET 메모리의 내구성을 분석함   
  - **Enduracne Cycling 이전**
    - FIV 측정을 수행함으로써, ms 수준의 반응 시간을 가지는 Acceptor-like Trap이 소자의 열화에 주된 원인임을 밝혀냄   
  - **Enduracne Cycling 이후**   
    - Program state에서는 SS만 열화되지만, Erase state에서는 $$V_{th}$$의 Right-shift와 SS 열화가 동시에 발생됨을 발견   
    - 이는 Program & Erase Pulse에 의해 Trap state가 각각 비워지거나 채워지는 것으로 해석 가능함   

&nbsp;

## 1. Introduction   

&nbsp;

- **FeFET 메모리**   
  - FeFET은 단일 소자로써 구동이 가능하며, Non-destructive & Fast Read operation이 가능하다는 점에서 차세대 NVM으로 여겨지고 있음    
  - **Program & Erase Opration**   
    - Gate에 인가된 Voltage Pulse($$V_G$$)는 강유전층의 분극 방향을 전환시킴으로써, 분극의 최종 방향에 따라 $$V_{th}$$ shift를 발생시킴    
  - **Non-Destructive Read Operation**   
    - 분극에 의해 유도된 $$V_{th}$$ shift가 작은 범위의 $$V_G$$에서도 Channel Conductance의 큰 변화를 일으킴    

&nbsp;

- **Hafnia-based Ferroelectricity**   
  - 최근에는 CMOS 공정과의 호환성이 높은 Doped HfO2가 [Orthorhombic Phase에서 강유전성을 갖는다는 것이 밝혀짐](https://miniharu22.github.io/device%20paper%20review/fe0/#1-ferroelectric-material-hfo2)   
  - 특히, 강유전층의 잔류 분극($$P_r$$)과 항전계($$E_C$$)는 도핑 농도, Annealing 조건 그리고 Capping layer에 따라 조절될 수 있음    
  - 또한 Ultra-short channel Transistor와의 집적을 위해 다음의 방식을 적용하여 Single transistor Ferroelectric Memory을 구현한 바가 있음    
    - Scaling이 가능한 5.5nm $$\text{Hf}_{0.8}\text{Zr}_{0.2}\text{O}_2$$ 강유전층 적용   
    - Self-Aligned Process   
    - Gate-Last Process    
  - 본 논문에서는 다양한 Pulse 조건 하에서 $$\text{Hf}_{0.8}\text{Zr}_{0.2}\text{O}_2$$ 기반 메모리의 FIV 측정을 수행, Endurance Cycling으로 인한 열화 현상을 분석함   

&nbsp;

## 2. Fabrication & Measurement  
### 2-1. Fabrication    

&nbsp;

<div align="center">
  <img src="/assets/images/AND/75.png" width="50%" height="50%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Ferroelectric Memory Fabrication Process Flow**    
  - n-type transistor의 경우, Self-aligned & Gate-last 공정을 사용하여, FDSOI 기판 위에 제작되며, 상세한 Process flow는 다음과 같음    
    - Device layer를 40nm까지 식각 후, Replacement Gate를 위한 Scarificial layer를 형성   
    - Active region을 정의 후, 노출된 영역은 BOX Layer까지 식각    
    - Gate Patterning 후, S/D 영역에 대해 Ion Implantation을 진행    
    - Dopant Activation 후, 저온 SiO2 박막을 증착, CMP를 통해 Dummy Gate 위에 증착된 SiO2를 제거   
    - RIE와 희석된 불산(Diluted Hydrofluoric Acid)을 이용하여 Sacrificial layer stack을 제거   
    - RTA 공정을 통해 2nm의 SiO2를 Interfacial Layer로 형성 후, ALD로 50cycle의 $$\text{Hf}_{0.8}\text{Zr}_{0.2}\text{O}_2$$를 증착    
      - ALD는 HfO2 4cycle + ZrO2 1cycle의 순서로 이어지며, 이를 10회 반복함으로써 총 5nm의 $$\text{Hf}_{0.8}\text{Zr}_{0.2}\text{O}_2$$를 증착함   
    - Sputtering을 통해 TiN을 증착 후, 500℃에서 30초동안 RTA를 수행함으로써 Orthorhombic phase를 형성    
    - Gate Patterning 이후, SiO2를 ILD로 증착, TiN/Ti/Al Metal contact을 형성   
  - 최종적으로 제작된 강유전체 메모리 소자의 단면 이미지는 위 Fig.a에서 확인 가능   

&nbsp;

### 2-2. Measurement    

&nbsp;

<div align="center">
  <img src="/assets/images/AND/76.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **측정 방식**   
  - $$I_D$$ 측정은 Agilent B1500A와 FIV 측정 모듈(WGFMU-B1530A)를 사용하였고, Channel Length 500nm, Width 50μm의 소자에서 수행   
    - 모든 소자는 300K에서 $$V_D$$ = 50mV 조건에서 측정됨   
  - 위 Fig.a와 Inset은 FIV 측정에 사용된 $$V_G, V_D$$ Pulse를 Plot한 것으로 이때, $$V_D$$는 항상 50mV로 고정됨    
    - Fig.c는 $$V_G$$ Pulse의 형태를 나타낸 것으로, 이때 $$I_D$$는 지연 시간($$t_{HD}$$) 후 측정 시간($$t_{ave}$$)동안의 평균값임   
  - FIV 측정의 유효성 확인을 위해, $$t_{HD}$$ = 10ms, $$t_{ave}$$ = 1ms의 긴 Pulse를 인가하여 DC 측정과 유사하게 진행   
    - Fig.b에서 볼 수 있듯이 FIV 측정 결과는 DC 측정 결과와 거의 동일하며, 이는 $$I_D$$가 $$\text{10}^{-8}$$ A 이상일 때, $$I_D$$ 제한 수준과 관계없이 성립됨을 확인 가능    

&nbsp;

## 3. Result & Discussion    
### 3-1. SS Degradation in Program state   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/75.png" width="50%" height="50%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **초기 DC 측정 결과**   
  - Program 및 Erase Pulse를 인가 후, DC 방식으로 $$I_D$$-$$V_{GS}$$ curve의 측정을 수행했으며, 각각의 Pulse는 다음과 같음   
    - **Program Pulse : -5V, 1ms**   
    - **Erase Pulse : +5V, 1ms**   
  - 위 Fig.b에서는 반시계방향(Counter-clockwise)의 hysteresis와 1V의 MW를 확인 가능한데, **Program-state에서의 SS 열화 현상**에 주목해야 함   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/77.png" width="50%" height="50%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **FIV 측정 결과**   
  - SS 열화의 원인을 규명하기 위해, Program & Erase 이후, FIV 측정을 수행   
  - 위 Fig.a에서는 Erase state의 DC 측정과 FIV 측정 결과가 거의 동일함을 확인 가능한데, 반면 Fig.b를 보면, **Program state에서는 FIV의 SS가 더 가파름**   
    - 해당 현상은 Gate Dielectric 내의 Trap-state로 설명이 가능한데, Erase는 Trap을 전자로 채우지만, Program은 전자를 비움    
    - 전자가 채워진 Trap은 전압의 빠른 변화에 반응하지 못하지만, 비어 있는 Trap은 전자와 상호작용하며 SS 열화를 유발함     

&nbsp;

- **Trap 응답 속도 확인**  
  - Trap은 $$t_{HD}$$, $$t_{ave}$$가 1ms일 때도 전자에 반응하지 못하는데, ms 수준의 느린 반응 시간을 고려하면, Trap은 Bulk가 아닌 Si/SiO2 Interface 근처에 있다고 판단됨   
  - 또한, Erase state에서의 DC IV curve와 Program state의 FIV curve를 $$V_{th}$$를 맞춰 비교를 수행하였는데, Fig.b을 보면 30μs는 Trap이 전자에 반응하기에 너무 짧기 때문에 Erase state의 DC IV curve와 Program state의 FIV curve가 매우 유사함을 확인 가능   
    - 더불어, Program/Erase state의 DC IV curve의 비교를 통해, 대부분의 Trap이 Accerptor like임을 쉽게 확인할 수 있음    

&nbsp;

### 3-2. Stress-induced Trap with Endurance Cycling   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/78.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Endurance Cycling Test**   
  - ±5V, 1ms Pulse를 이용하여 Endurance Cycling Test를 수행, Fig a,b는 1000회의 Endurance Cycling 후, Erase & Program state의 DC IV curve의 변화를 보여줌   
    - **그 결과, Program state에서는 SS만 열화되었고, $$V_{th}$$에는 변화가 없음** 
  - Fig.b는 Stress로 인해 형성된 Gate Dielectric 내부의 Trap들이 SS 열화의 원인임을 시사함   
    - Stress 전후의 DC IV curve를 비교해 보면, Acceptor-like와 Donor-like Trap이 모두 생성된 것으로 추정됨   
  - Program state에서의 SS 열화는 다음과 같이 해석됨   
    - Stress로 인해 생성된 Trap을 포함한 전체 Trap-state가 Program pulse에 의해 empty로 바뀜   
    - 해당 state에서 Inversion layer의 전자들과의 반응이 추가적인 SS 열화를 유발함   

&nbsp;

- **시간의 영향**   
  - Fig.d에 따르면 $$t_{HD}$$와 $$t_{ave}$$를 짧게 할수록, Stress 이후의 Program state의 FIV curve는 초기 Erase state의 DC IV curve와 유사해짐   
  - 즉, Stress 이후에 초기 Erase state로 회복하려면, $$t_{HD}$$와 $$t_{ave}$$가 약 10μs까지 짧아져야 함    
    - **이는 Stress로 새롭게 생성된 Trap들이 기존 Trap보다 Shallow Energy level에 위치함을 의미함**    

&nbsp;

- **Erase state에서의 열화**   
  - Program state에서는 SS만 열화되었다면, **Erase state에서는 $$V_{th}$$의 Right-shift와 함께 SS도 동시에 열화됨**    
    - 이는 Stress로 생성된 일부 Trap들이 **Neural Chemical Potential** 아래에 위치해 있기 때문에, Equilibrium state에서도 전자로 채워질 수 있기 때문   
    - **따라서, Trap state가 Fill이 됨에 따라 $$V_{th}$$가 우측으로 shift됨(별도의 커패시턴스 성분($$C_{it}$$이 추가되기 때문)**   
  - Fig.c에서는 $$t_{HD}$$와 $$t_{ave}$$가 1ms인 FIV curve가 초기 Erase state에서의 DC IV curve와 거의 유사함을 확인 가능하지만, 우측으로 shift된 $$V_{th}$$는 여전히 존재함   
    - 이는 FIV 측정이 Trap의 동적 영향은 억제할 수 있으나, **Equilibrium state에서의 Filled Trap에 의한 $$V_{th}$$ Shift는 제거할 수 없음을 보여줌**   

&nbsp;

