TimeQuest Timing Analyzer report for top
Sat Nov 30 23:54:26 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 12. Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 13. Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 16. Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 38. Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 39. Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 41. Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Output Enable Times
 53. Minimum Output Enable Times
 54. Output Disable Times
 55. Minimum Output Disable Times
 56. Slow 1200mV 0C Model Metastability Report
 57. Fast 1200mV 0C Model Setup Summary
 58. Fast 1200mV 0C Model Hold Summary
 59. Fast 1200mV 0C Model Recovery Summary
 60. Fast 1200mV 0C Model Removal Summary
 61. Fast 1200mV 0C Model Minimum Pulse Width Summary
 62. Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 63. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 64. Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 66. Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 67. Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Propagation Delay
 76. Minimum Propagation Delay
 77. Output Enable Times
 78. Minimum Output Enable Times
 79. Output Disable Times
 80. Minimum Output Disable Times
 81. Fast 1200mV 0C Model Metastability Report
 82. Multicorner Timing Analysis Summary
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Progagation Delay
 88. Minimum Progagation Delay
 89. Board Trace Model Assignments
 90. Input Transition Times
 91. Signal Integrity Metrics (Slow 1200mv 0c Model)
 92. Signal Integrity Metrics (Slow 1200mv 85c Model)
 93. Signal Integrity Metrics (Fast 1200mv 0c Model)
 94. Setup Transfers
 95. Hold Transfers
 96. Report TCCS
 97. Report RSKM
 98. Unconstrained Paths
 99. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; top                                               ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE115F29C7                                     ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  14.3%      ;
;     3-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+
; CLOCK_50                                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                  ; { CLOCK_50 }                                       ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 30.000 ; 33.33 MHz ; 0.000 ; 15.000 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pl|altpll_component|auto_generated|pll1|inclk[0] ; { pl|altpll_component|auto_generated|pll1|clk[0] } ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pl|altpll_component|auto_generated|pll1|inclk[0] ; { pl|altpll_component|auto_generated|pll1|clk[1] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 36.22 MHz  ; 36.22 MHz       ; CLOCK_50                                       ;      ;
; 161.97 MHz ; 161.97 MHz      ; pl|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 206.14 MHz ; 206.14 MHz      ; pl|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; -7.609 ; -135.563      ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 2.648  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 4.708  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLOCK_50                                       ; 0.329 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.402 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.404 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.675  ; 0.000         ;
; CLOCK_50                                       ; 9.611  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.670 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                            ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -7.609 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.974     ;
; -7.521 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.886     ;
; -7.477 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.842     ;
; -7.458 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.823     ;
; -7.389 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.754     ;
; -7.374 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.699     ;
; -7.370 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.735     ;
; -7.367 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.732     ;
; -7.350 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.675     ;
; -7.345 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.710     ;
; -7.326 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.691     ;
; -7.257 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.622     ;
; -7.243 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.568     ;
; -7.242 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.567     ;
; -7.238 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.603     ;
; -7.237 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.562     ;
; -7.235 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.600     ;
; -7.218 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.543     ;
; -7.216 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.581     ;
; -7.213 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.578     ;
; -7.213 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.538     ;
; -7.194 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.559     ;
; -7.136 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.461     ;
; -7.125 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.490     ;
; -7.111 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.436     ;
; -7.110 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.435     ;
; -7.106 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.431     ;
; -7.106 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.471     ;
; -7.105 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.430     ;
; -7.103 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.468     ;
; -7.086 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.411     ;
; -7.084 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.449     ;
; -7.081 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.446     ;
; -7.081 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.406     ;
; -7.062 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.427     ;
; -7.004 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.329     ;
; -6.999 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.324     ;
; -6.993 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.358     ;
; -6.979 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.304     ;
; -6.978 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.303     ;
; -6.974 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.299     ;
; -6.974 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.339     ;
; -6.973 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.298     ;
; -6.971 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.336     ;
; -6.954 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.279     ;
; -6.952 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.317     ;
; -6.949 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.274     ;
; -6.872 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.197     ;
; -6.867 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.192     ;
; -6.847 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.172     ;
; -6.842 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.167     ;
; -6.841 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.166     ;
; -6.839 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.204     ;
; -6.820 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 27.185     ;
; -6.817 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.142     ;
; -6.740 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.065     ;
; -6.735 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.060     ;
; -6.710 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 27.035     ;
; -6.603 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 26.928     ;
; -6.476 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.841     ;
; -6.462 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 26.787     ;
; -6.438 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 26.763     ;
; -6.388 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.753     ;
; -6.342 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.707     ;
; -6.331 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 26.656     ;
; -6.234 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.599     ;
; -6.224 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.327      ; 26.549     ;
; -6.210 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.575     ;
; -6.191 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.556     ;
; -6.078 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.443     ;
; -6.059 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.424     ;
; -5.946 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.311     ;
; -5.927 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.292     ;
; -5.869 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 26.195     ;
; -5.814 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.179     ;
; -5.795 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 26.160     ;
; -5.737 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 26.063     ;
; -5.732 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 26.058     ;
; -5.605 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 25.931     ;
; -5.600 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 25.926     ;
; -5.473 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 25.799     ;
; -5.468 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 25.794     ;
; -5.336 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 25.662     ;
; -5.209 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.367      ; 25.574     ;
; -4.957 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 25.283     ;
; -4.790 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 25.157     ;
; -4.658 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 25.025     ;
; -4.639 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 25.006     ;
; -4.526 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.893     ;
; -4.507 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.874     ;
; -4.414 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.740     ;
; -4.394 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.761     ;
; -4.375 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.742     ;
; -4.282 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.608     ;
; -4.277 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.603     ;
; -4.262 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.629     ;
; -4.243 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.369      ; 24.610     ;
; -4.150 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.476     ;
; -4.145 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.471     ;
; -4.018 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.328      ; 24.344     ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                             ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                           ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 2.648 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.752      ;
; 2.648 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.752      ;
; 2.648 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.752      ;
; 2.648 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.752      ;
; 2.648 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.752      ;
; 2.648 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.752      ;
; 2.648 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.752      ;
; 2.661 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.739      ;
; 2.661 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.739      ;
; 2.661 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.739      ;
; 2.661 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.739      ;
; 2.661 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.739      ;
; 2.661 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.739      ;
; 2.661 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.739      ;
; 2.698 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.704      ;
; 2.698 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.704      ;
; 2.698 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.704      ;
; 2.698 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.704      ;
; 2.698 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.704      ;
; 2.698 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.704      ;
; 2.698 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.704      ;
; 2.711 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.691      ;
; 2.711 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.691      ;
; 2.711 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.691      ;
; 2.711 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.691      ;
; 2.711 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.691      ;
; 2.711 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.691      ;
; 2.711 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.691      ;
; 2.770 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.630      ;
; 2.770 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.630      ;
; 2.770 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.630      ;
; 2.770 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.630      ;
; 2.770 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.630      ;
; 2.770 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.630      ;
; 2.770 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.630      ;
; 2.820 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.582      ;
; 2.820 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.582      ;
; 2.820 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.582      ;
; 2.820 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.582      ;
; 2.820 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.582      ;
; 2.820 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.582      ;
; 2.820 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.582      ;
; 2.928 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.472      ;
; 2.928 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.472      ;
; 2.928 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.472      ;
; 2.928 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.472      ;
; 2.928 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.472      ;
; 2.928 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.472      ;
; 2.928 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.472      ;
; 2.961 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.441      ;
; 2.961 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.441      ;
; 2.961 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.441      ;
; 2.961 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.441      ;
; 2.961 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.441      ;
; 2.961 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.441      ;
; 2.961 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.441      ;
; 3.119 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.283      ;
; 3.119 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.283      ;
; 3.119 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.283      ;
; 3.119 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.283      ;
; 3.119 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.283      ;
; 3.119 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.283      ;
; 3.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.279      ;
; 3.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.279      ;
; 3.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.279      ;
; 3.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.279      ;
; 3.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.279      ;
; 3.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.279      ;
; 3.121 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.279      ;
; 3.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.270      ;
; 3.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.270      ;
; 3.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.270      ;
; 3.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.270      ;
; 3.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.270      ;
; 3.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.270      ;
; 3.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.266      ;
; 3.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.266      ;
; 3.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.266      ;
; 3.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.266      ;
; 3.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.266      ;
; 3.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.266      ;
; 3.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.266      ;
; 3.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.161      ;
; 3.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.161      ;
; 3.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.161      ;
; 3.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.161      ;
; 3.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.161      ;
; 3.241 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.161      ;
; 3.243 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.157      ;
; 3.243 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.157      ;
; 3.243 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.157      ;
; 3.243 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.157      ;
; 3.243 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.157      ;
; 3.243 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.157      ;
; 3.243 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.548     ; 5.157      ;
; 3.399 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.003      ;
; 3.399 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.003      ;
; 3.399 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.003      ;
; 3.399 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.003      ;
; 3.399 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.546     ; 5.003      ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 4.708 ; vram_control:vc|GPU_en ; w_y[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 5.212      ;
; 4.708 ; vram_control:vc|GPU_en ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 5.212      ;
; 4.851 ; vram_control:vc|GPU_en ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 5.071      ;
; 4.851 ; vram_control:vc|GPU_en ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 5.071      ;
; 4.852 ; vram_control:vc|GPU_en ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 5.070      ;
; 4.852 ; vram_control:vc|GPU_en ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 5.070      ;
; 4.853 ; vram_control:vc|GPU_en ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 5.069      ;
; 5.212 ; vram_control:vc|GPU_en ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 4.708      ;
; 5.214 ; vram_control:vc|GPU_en ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 4.706      ;
; 5.216 ; vram_control:vc|GPU_en ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.068     ; 4.704      ;
; 5.258 ; vram_control:vc|GPU_en ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[6][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[5][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.258 ; vram_control:vc|GPU_en ; color[0][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 4.666      ;
; 5.287 ; vram_control:vc|GPU_en ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[7][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.287 ; vram_control:vc|GPU_en ; color[0][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.066     ; 4.635      ;
; 5.323 ; vram_control:vc|GPU_en ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[2][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[6][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.323 ; vram_control:vc|GPU_en ; color[4][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 4.607      ;
; 5.327 ; vram_control:vc|GPU_en ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.327 ; vram_control:vc|GPU_en ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.327 ; vram_control:vc|GPU_en ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.327 ; vram_control:vc|GPU_en ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.327 ; vram_control:vc|GPU_en ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.327 ; vram_control:vc|GPU_en ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.327 ; vram_control:vc|GPU_en ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.327 ; vram_control:vc|GPU_en ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.327 ; vram_control:vc|GPU_en ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.327 ; vram_control:vc|GPU_en ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.327 ; vram_control:vc|GPU_en ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.327 ; vram_control:vc|GPU_en ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.599      ;
; 5.332 ; vram_control:vc|GPU_en ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[0][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[4][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.332 ; vram_control:vc|GPU_en ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.594      ;
; 5.467 ; vram_control:vc|GPU_en ; w_x[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 4.461      ;
; 5.467 ; vram_control:vc|GPU_en ; w_x[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 4.461      ;
; 5.467 ; vram_control:vc|GPU_en ; w_x[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 4.461      ;
; 5.467 ; vram_control:vc|GPU_en ; w_x[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 4.461      ;
; 5.467 ; vram_control:vc|GPU_en ; w_x[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.060     ; 4.461      ;
; 5.514 ; vram_control:vc|GPU_en ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[2][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
; 5.514 ; vram_control:vc|GPU_en ; color[2][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 4.412      ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.329 ; display_out:dc|storing_color[15]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.004      ;
; 0.331 ; display_out:dc|storing_color[13]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.006      ;
; 0.331 ; display_out:dc|storing_color[22]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.006      ;
; 0.334 ; display_out:dc|storing_color[19]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.009      ;
; 0.336 ; display_out:dc|storing_color[4]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.011      ;
; 0.336 ; display_out:dc|storing_color[21]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.011      ;
; 0.339 ; display_out:dc|storing_color[6]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.014      ;
; 0.340 ; display_out:dc|storing_color[11]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.015      ;
; 0.345 ; display_out:dc|storing_color[23]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.020      ;
; 0.367 ; display_out:dc|storing_color[14]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.042      ;
; 0.369 ; display_out:dc|storing_color[20]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.044      ;
; 0.370 ; display_out:dc|storing_color[5]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.045      ;
; 0.377 ; display_out:dc|storing_color[3]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.052      ;
; 0.384 ; display_out:dc|storing_color[7]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.453      ; 1.059      ;
; 0.387 ; display_out:dc|storing_color[12]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 1.060      ;
; 0.403 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.489 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.755      ;
; 0.541 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.197      ;
; 0.548 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.204      ;
; 0.595 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.264      ;
; 0.618 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.287      ;
; 0.633 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.899      ;
; 0.639 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.905      ;
; 0.647 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.303      ;
; 0.657 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.313      ;
; 0.659 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.662 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.666 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.932      ;
; 0.673 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.939      ;
; 0.673 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.939      ;
; 0.685 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.951      ;
; 0.705 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.361      ;
; 0.717 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.373      ;
; 0.734 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.388      ;
; 0.749 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.446      ;
; 0.755 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.411      ;
; 0.823 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.089      ;
; 0.837 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.103      ;
; 0.852 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.508      ;
; 0.853 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.507      ;
; 0.872 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.528      ;
; 0.885 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.541      ;
; 0.909 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 1.636      ;
; 0.916 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.445      ; 1.583      ;
; 0.934 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_x[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.541      ; 1.661      ;
; 0.939 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.636      ;
; 0.957 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.613      ;
; 0.976 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.979 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.633      ;
; 0.980 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.636      ;
; 0.982 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|storing_addr[9]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 1.259      ;
; 0.983 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.249      ;
; 0.989 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.256      ;
; 0.993 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.995 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.261      ;
; 0.998 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.264      ;
; 1.000 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.266      ;
; 1.002 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.656      ;
; 1.005 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.271      ;
; 1.027 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.293      ;
; 1.028 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.294      ;
; 1.034 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.300      ;
; 1.036 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.302      ;
; 1.038 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.304      ;
; 1.041 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.695      ;
; 1.050 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.706      ;
; 1.084 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.511      ; 1.781      ;
; 1.088 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.757      ;
; 1.089 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.432      ; 1.743      ;
; 1.097 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.102 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.104 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.370      ;
; 1.109 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.375      ;
; 1.115 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.116 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.382      ;
; 1.118 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.384      ;
; 1.119 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.385      ;
; 1.120 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.386      ;
; 1.120 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.386      ;
; 1.124 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.390      ;
; 1.131 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.397      ;
; 1.132 ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.397      ;
; 1.140 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|storing_addr[7]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.091      ; 1.417      ;
; 1.140 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.406      ;
; 1.141 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.797      ;
; 1.142 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.408      ;
; 1.148 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.414      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                 ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.402 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.674      ;
; 0.434 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.701      ;
; 0.435 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.702      ;
; 0.669 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.936      ;
; 0.677 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.944      ;
; 1.013 ; vram_control:vc|counter[0]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.280      ;
; 1.129 ; vram_control:vc|counter[2]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.396      ;
; 1.339 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.606      ;
; 2.057 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 1.573      ;
; 2.210 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 2.461      ;
; 2.210 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 2.461      ;
; 2.278 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 1.794      ;
; 2.641 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.157      ;
; 2.683 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.199      ;
; 2.746 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.262      ;
; 2.776 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.292      ;
; 2.825 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.341      ;
; 2.881 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.397      ;
; 2.882 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.140      ;
; 2.882 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.140      ;
; 2.898 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.156      ;
; 2.898 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.156      ;
; 2.960 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.225      ;
; 2.960 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.225      ;
; 2.960 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.225      ;
; 2.960 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.225      ;
; 2.960 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.225      ;
; 2.960 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.225      ;
; 2.960 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 3.225      ;
; 2.975 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.491      ;
; 3.003 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.519      ;
; 3.010 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.272      ;
; 3.010 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.272      ;
; 3.010 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.272      ;
; 3.010 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.272      ;
; 3.010 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.272      ;
; 3.010 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.272      ;
; 3.010 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.076      ; 3.272      ;
; 3.182 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.440      ;
; 3.182 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.440      ;
; 3.245 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.503      ;
; 3.245 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.503      ;
; 3.373 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.770     ; 2.889      ;
; 3.435 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 2.935      ;
; 3.435 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 2.935      ;
; 3.474 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 3.725      ;
; 3.474 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 3.725      ;
; 3.505 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.763      ;
; 3.505 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 3.763      ;
; 3.508 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.789     ; 3.005      ;
; 3.508 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.789     ; 3.005      ;
; 3.584 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 3.084      ;
; 3.584 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 3.084      ;
; 3.586 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 3.086      ;
; 3.586 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.786     ; 3.086      ;
; 3.639 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 3.905      ;
; 3.639 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 3.905      ;
; 3.647 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 3.913      ;
; 3.647 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 3.913      ;
; 3.656 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.044      ; 3.916      ;
; 3.656 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.044      ; 3.916      ;
; 3.670 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.773     ; 3.183      ;
; 3.675 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.923      ;
; 3.675 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.923      ;
; 3.675 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.923      ;
; 3.675 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.923      ;
; 3.675 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.923      ;
; 3.675 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.923      ;
; 3.675 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.923      ;
; 3.683 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.931      ;
; 3.683 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.931      ;
; 3.683 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.931      ;
; 3.683 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.931      ;
; 3.683 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.931      ;
; 3.683 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.931      ;
; 3.683 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 3.931      ;
; 3.707 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 3.975      ;
; 3.707 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 3.975      ;
; 3.725 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.970      ;
; 3.725 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.970      ;
; 3.725 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.970      ;
; 3.725 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.970      ;
; 3.725 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.970      ;
; 3.725 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.970      ;
; 3.725 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.970      ;
; 3.733 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.978      ;
; 3.733 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.978      ;
; 3.733 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.978      ;
; 3.733 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.978      ;
; 3.733 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.978      ;
; 3.733 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.978      ;
; 3.733 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.029      ; 3.978      ;
; 3.789 ; w_y[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 4.055      ;
; 3.789 ; w_y[7]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 4.055      ;
; 3.793 ; w_y[8]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 4.059      ;
; 3.793 ; w_y[8]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.050      ; 4.059      ;
; 3.847 ; w_y[3]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.052      ; 4.115      ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.404 ; w_x[8]       ; w_x[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; w_x[9]       ; w_x[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; w_y[2]       ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[3]       ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[4]       ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[5]       ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[6]       ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[7]       ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[8]       ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; w_y[9]       ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.409 ; w_x[0]       ; w_x[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.674      ;
; 0.410 ; count[0]     ; count[0]     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.674      ;
; 0.410 ; w_y[0]       ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.674      ;
; 0.421 ; color[0][15] ; color[7][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.686      ;
; 0.422 ; color[6][4]  ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.687      ;
; 0.422 ; color[5][4]  ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.687      ;
; 0.422 ; color[4][4]  ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.687      ;
; 0.422 ; color[3][7]  ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.686      ;
; 0.423 ; color[7][3]  ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.687      ;
; 0.423 ; color[6][3]  ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.687      ;
; 0.423 ; color[5][13] ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.688      ;
; 0.423 ; color[4][14] ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.687      ;
; 0.423 ; color[2][14] ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.687      ;
; 0.423 ; color[3][21] ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.687      ;
; 0.424 ; color[5][3]  ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.688      ;
; 0.424 ; color[7][7]  ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.688      ;
; 0.424 ; color[6][7]  ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.688      ;
; 0.424 ; color[5][7]  ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.688      ;
; 0.425 ; color[7][23] ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.689      ;
; 0.428 ; color[1][13] ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.693      ;
; 0.428 ; color[2][15] ; color[1][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.693      ;
; 0.429 ; color[2][4]  ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.694      ;
; 0.429 ; color[1][12] ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.693      ;
; 0.430 ; color[3][15] ; color[2][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.695      ;
; 0.430 ; color[2][20] ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.694      ;
; 0.431 ; color[2][12] ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.695      ;
; 0.431 ; color[7][13] ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; color[6][13] ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; color[0][19] ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.695      ;
; 0.431 ; color[5][20] ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.695      ;
; 0.432 ; color[6][6]  ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; color[5][6]  ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; color[2][6]  ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; color[3][20] ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; color[7][21] ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; color[6][21] ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.432 ; color[5][21] ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.696      ;
; 0.434 ; color[3][3]  ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.698      ;
; 0.434 ; color[5][23] ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.698      ;
; 0.437 ; color[3][13] ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.702      ;
; 0.437 ; color[0][23] ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.701      ;
; 0.438 ; color[2][3]  ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.702      ;
; 0.438 ; color[0][4]  ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.703      ;
; 0.438 ; color[1][22] ; color[0][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.703      ;
; 0.438 ; color[0][13] ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.703      ;
; 0.438 ; color[0][21] ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.702      ;
; 0.439 ; color[3][4]  ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.704      ;
; 0.439 ; color[2][5]  ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.704      ;
; 0.439 ; color[3][12] ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.703      ;
; 0.440 ; color[0][6]  ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.704      ;
; 0.440 ; color[0][12] ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.704      ;
; 0.445 ; color[0][14] ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.709      ;
; 0.545 ; color[0][7]  ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.809      ;
; 0.545 ; color[4][13] ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.810      ;
; 0.545 ; color[7][15] ; color[6][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.810      ;
; 0.545 ; color[6][15] ; color[5][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.810      ;
; 0.545 ; color[0][20] ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.809      ;
; 0.545 ; color[4][23] ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.809      ;
; 0.546 ; color[7][4]  ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.811      ;
; 0.546 ; color[6][11] ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.811      ;
; 0.546 ; color[5][14] ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.810      ;
; 0.547 ; color[7][6]  ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.811      ;
; 0.548 ; color[0][11] ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.813      ;
; 0.549 ; color[6][23] ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.813      ;
; 0.550 ; color[2][22] ; color[1][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.815      ;
; 0.551 ; color[1][4]  ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.816      ;
; 0.552 ; color[0][5]  ; color[4][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.817      ;
; 0.553 ; color[1][6]  ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.817      ;
; 0.554 ; color[2][7]  ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.818      ;
; 0.555 ; color[2][13] ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.820      ;
; 0.583 ; color[6][20] ; color[5][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.847      ;
; 0.584 ; color[4][11] ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.849      ;
; 0.590 ; color[1][14] ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.854      ;
; 0.601 ; color[4][22] ; color[3][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.866      ;
; 0.602 ; color[4][3]  ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.866      ;
; 0.602 ; color[3][11] ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.867      ;
; 0.602 ; color[2][23] ; color[1][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.866      ;
; 0.603 ; color[4][6]  ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.867      ;
; 0.603 ; color[4][20] ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.867      ;
; 0.603 ; color[4][21] ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.867      ;
; 0.605 ; color[4][7]  ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.869      ;
; 0.605 ; color[4][15] ; color[3][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.872      ;
; 0.606 ; color[1][15] ; color[0][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.871      ;
; 0.609 ; color[2][21] ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.873      ;
; 0.610 ; color[1][3]  ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.874      ;
; 0.610 ; color[2][11] ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.875      ;
; 0.610 ; color[1][19] ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.874      ;
; 0.610 ; color[3][14] ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.874      ;
; 0.611 ; color[1][20] ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.875      ;
; 0.613 ; color[1][7]  ; color[0][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.877      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.675 ; 4.895        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.675 ; 4.895        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.675 ; 4.895        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.675 ; 4.895        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.676 ; 4.896        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.678 ; 4.898        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.679 ; 4.899        ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.913 ; 5.101        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.915 ; 5.103        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.916 ; 5.104        ; 0.188          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.930 ; 4.930        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_100MHz|combout                ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[11]|clk           ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[13]|clk           ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_en|clk                     ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[11]|clk          ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[13]|clk          ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[0]|clk                 ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[1]|clk                 ;
; 4.931 ; 4.931        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[2]|clk                 ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[10]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[12]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[15]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[6]|clk            ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[7]|clk            ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[8]|clk            ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[9]|clk            ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[10]|clk          ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[12]|clk          ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[6]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[7]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[8]|clk           ;
; 4.933 ; 4.933        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[9]|clk           ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[0]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[14]|clk           ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[1]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[2]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[3]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[4]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[5]|clk            ;
; 4.934 ; 4.934        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[0]|clk           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ;
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.611 ; 9.846        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ;
; 9.613 ; 9.848        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.613 ; 9.848        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 9.613 ; 9.848        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[0]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[10]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[11]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[12]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[13]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[14]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[15]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[16]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[17]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[18]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[19]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[1]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[20]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[21]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[22]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[23]                          ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[2]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[3]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[4]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[5]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[6]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[7]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[8]                           ;
; 9.614 ; 9.849        ; 0.235          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[9]                           ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[0]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[1]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[2]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[3]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[4]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[5]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[6]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[7]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[8]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[9]                                                                                             ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[12]                                                                                           ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[3]                                                                                            ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[4]                                                                                            ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[5]                                                                                            ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[6]                                                                                            ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[7]                                                                                            ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing                                                                                                     ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[11]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[13]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[14]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[15]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[19]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[20]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[21]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[22]                                                                                           ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[23]                                                                                           ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[10]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[11]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[12]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[13]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[14]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[15]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[16]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[17]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[18]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[19]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                                                                                                   ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[10]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[11]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[12]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[13]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[14]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[15]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[16]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[17]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[18]                                                                                                  ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[5]                                                                                                   ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[6]                                                                                                   ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[7]                                                                                                   ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[9]                                                                                                   ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                                                                                               ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                                                                                        ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                                                                                     ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[0]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[1]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[2]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[3]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[4]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[5]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[6]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[7]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[8]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[9]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[0]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[1]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[2]                                                                                                    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[3]                                                                                                    ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                            ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[0]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[1]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[2]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[3]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[4]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[5]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[6]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[7]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[8]       ;
; 14.670 ; 14.890       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[9]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][22] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][5]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][22] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][5]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][22] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][5]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][22] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][22] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][11] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][13] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][15] ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][4]  ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[10]    ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[11]    ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[12]    ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[13]    ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[1]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[2]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[3]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[4]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[5]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[6]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[7]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[8]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[9]     ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[0]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[1]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[2]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[3]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[4]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[5]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[6]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[7]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[8]       ;
; 14.672 ; 14.892       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[9]       ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][12] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][14] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][19] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][20] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][21] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][23] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][3]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][6]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][7]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][12] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][14] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][19] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][20] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][21] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][23] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][3]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][6]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][7]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][12] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][14] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][20] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][21] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][23] ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][3]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][6]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][7]  ;
; 14.673 ; 14.893       ; 0.220          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][12] ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; 5.522 ; 6.039 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; 5.522 ; 6.039 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 3.284 ; 3.764 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.949 ; 3.437 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.284 ; 3.764 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.902 ; 3.373 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.113 ; 3.592 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.123 ; 3.608 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.269 ; 3.713 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.872 ; 3.341 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.837 ; 3.297 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.461 ; 2.853 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.682 ; 3.089 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.556 ; 2.964 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.669 ; 3.075 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.097 ; 3.532 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.844 ; 3.285 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.838 ; 3.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.244 ; 3.707 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; -3.761 ; -4.237 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; -3.761 ; -4.237 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; -1.502 ; -1.869 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.970 ; -2.435 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -2.305 ; -2.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.926 ; -2.375 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -2.140 ; -2.606 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -2.153 ; -2.624 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.912 ; -2.343 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.895 ; -2.341 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.861 ; -2.300 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -1.502 ; -1.869 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.734 ; -2.125 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.599 ; -1.981 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -1.722 ; -2.113 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -2.132 ; -2.550 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.869 ; -2.289 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.862 ; -2.313 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -2.268 ; -2.719 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 15.964 ; 15.962 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.793 ; 13.789 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 14.238 ; 14.369 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 13.806 ; 13.828 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 15.062 ; 15.096 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 14.396 ; 14.330 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 14.371 ; 14.346 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 14.473 ; 14.408 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 15.220 ; 15.182 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 15.850 ; 15.745 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 15.833 ; 15.768 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 13.813 ; 13.788 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 14.554 ; 14.393 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 15.214 ; 15.333 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 14.072 ; 13.959 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 13.691 ; 13.630 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 15.964 ; 15.962 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 15.956 ; 15.868 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 15.107 ; 14.998 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 14.516 ; 14.641 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 15.569 ; 15.538 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 13.868 ; 13.998 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 14.294 ; 14.387 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 15.256 ; 15.279 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.867 ; 13.998 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 15.230 ; 15.221 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 15.569 ; 15.538 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 14.376 ; 14.479 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.906 ; 15.062 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 14.662 ; 14.656 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 13.672 ; 13.729 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 13.853 ; 13.952 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 15.220 ; 15.225 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 14.857 ; 14.979 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 15.015 ; 15.096 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 14.760 ; 14.780 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 14.796 ; 14.532 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 14.587 ; 14.670 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 15.862 ; 15.501 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 13.315 ; 13.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 12.530 ; 12.337 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 12.527 ; 12.334 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 13.315 ; 13.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 12.424 ; 12.480 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 13.202 ; 13.047 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 12.215 ; 12.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 12.501 ; 12.443 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 12.845 ; 12.811 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 12.954 ; 12.970 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.620  ; 7.538  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 13.768 ; 13.569 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 13.768 ; 13.569 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 12.663 ; 12.444 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 12.680 ; 12.567 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 12.313 ; 12.282 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 12.720 ; 12.627 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 12.626 ; 12.572 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 12.942 ; 12.842 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 12.649 ; 12.600 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 10.436 ; 10.424 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 13.426 ; 13.289 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 11.819 ; 11.786 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 12.187 ; 12.010 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 11.823 ; 11.702 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 11.386 ; 11.341 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 11.792 ; 11.785 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 13.177 ; 13.037 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 13.426 ; 13.289 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 12.321 ; 12.285 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 12.968 ; 12.859 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.620  ; 7.538  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 15.318 ; 15.310 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 14.543 ; 14.589 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 13.704 ; 13.845 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 12.913 ; 12.980 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 14.691 ; 14.707 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 13.886 ; 13.871 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 13.734 ; 13.657 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 13.956 ; 13.951 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 14.391 ; 14.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 15.210 ; 15.099 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 14.998 ; 14.996 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 13.592 ; 13.588 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 14.332 ; 14.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 14.842 ; 14.971 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 13.647 ; 13.584 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 13.266 ; 13.255 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 15.318 ; 15.310 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 14.960 ; 14.975 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 14.746 ; 14.646 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 13.908 ; 13.961 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 14.777 ; 14.638 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 13.194 ; 13.198 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 13.629 ; 13.600 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 14.603 ; 14.516 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.205 ; 13.214 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 14.556 ; 14.423 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 14.777 ; 14.638 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 13.343 ; 13.347 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.246 ; 14.263 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 13.618 ; 13.511 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 13.122 ; 12.968 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 13.029 ; 13.048 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 14.639 ; 14.505 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 14.063 ; 14.077 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 14.372 ; 14.317 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 13.844 ; 13.745 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 14.116 ; 13.924 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 13.529 ; 13.491 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 15.182 ; 14.893 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 13.156 ; 13.011 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 11.268 ; 11.226 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 9.463  ; 9.640  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 11.380 ; 11.326 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 13.156 ; 13.011 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 11.788 ; 11.665 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 11.947 ; 11.972 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 11.188 ; 11.078 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 9.224  ; 9.242  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 11.272 ; 11.332 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 12.689 ; 12.734 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 10.151 ; 10.120 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 9.007  ; 9.114  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 10.712 ; 10.641 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 12.098 ; 11.953 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 11.232 ; 11.219 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 12.143 ; 12.249 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 14.208 ; 14.190 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.434 ; 13.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 12.599 ; 12.725 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 11.808 ; 11.860 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 13.571 ; 13.587 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 12.766 ; 12.766 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 12.614 ; 12.537 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 12.836 ; 12.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 13.271 ; 13.310 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 14.095 ; 13.979 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 13.878 ; 13.891 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 12.472 ; 12.468 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 13.212 ; 13.073 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 13.732 ; 13.851 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 12.527 ; 12.464 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 12.146 ; 12.135 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 14.208 ; 14.190 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 13.840 ; 13.855 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 13.632 ; 13.526 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 12.803 ; 12.841 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 13.672 ; 13.518 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 12.089 ; 12.078 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.524 ; 12.480 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.355 ; 13.254 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 12.100 ; 12.094 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.451 ; 13.303 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 13.672 ; 13.518 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 12.238 ; 12.227 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 12.867 ; 12.885 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 12.513 ; 12.391 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 11.776 ; 11.710 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 11.712 ; 11.695 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.181 ; 13.046 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.958 ; 12.957 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 13.106 ; 13.063 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.739 ; 12.625 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 12.996 ; 12.819 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 12.424 ; 12.371 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 14.062 ; 13.788 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 11.433 ; 11.348 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 10.275 ; 10.358 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 11.433 ; 11.348 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 10.018 ; 10.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 10.419 ; 10.376 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 10.198 ; 10.208 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 11.385 ; 11.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.852  ; 8.835  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 10.530 ; 10.492 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 10.467 ; 10.444 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 11.385 ; 11.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 9.166  ; 9.140  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 11.272 ; 11.173 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 9.458  ; 9.455  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 9.762  ; 9.796  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 11.272 ; 11.173 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 9.964  ; 9.841  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 8.859  ; 8.837  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 10.296 ; 10.377 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 11.790 ; 11.792 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 10.296 ; 10.377 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 10.601 ; 10.631 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 11.970 ; 12.008 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 11.112 ; 11.140 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 11.278 ; 11.263 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 11.458 ; 11.464 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 11.412 ; 11.453 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 12.988 ; 12.893 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 12.066 ; 12.081 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 10.816 ; 10.845 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 11.599 ; 11.498 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 12.228 ; 12.306 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 11.103 ; 11.044 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 10.831 ; 10.830 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 12.955 ; 12.974 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 12.683 ; 12.697 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 11.850 ; 11.732 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 11.189 ; 11.203 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 11.771 ; 11.803 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 11.962 ; 12.063 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.369 ; 12.436 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.294 ; 13.292 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 11.960 ; 12.062 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.268 ; 13.236 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 13.594 ; 13.540 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 12.448 ; 12.525 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 12.957 ; 13.083 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 12.722 ; 12.694 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 11.771 ; 11.803 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 11.945 ; 12.017 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.258 ; 13.239 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.909 ; 13.003 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 13.063 ; 13.116 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.818 ; 12.814 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 12.287 ; 12.155 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 12.591 ; 12.609 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 13.309 ; 13.084 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 10.316 ; 10.257 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 11.614 ; 11.494 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 10.316 ; 10.257 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 12.164 ; 12.100 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 10.700 ; 10.760 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 11.280 ; 11.161 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 10.495 ; 10.500 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 10.610 ; 10.496 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 10.761 ; 10.743 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 11.057 ; 11.097 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.374  ; 7.293  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 10.865 ; 10.831 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 12.335 ; 12.200 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 11.291 ; 11.114 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 11.255 ; 11.191 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 10.865 ; 10.831 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 11.317 ; 11.240 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 11.265 ; 11.214 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 11.475 ; 11.410 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 11.110 ; 11.050 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 9.073  ; 9.126  ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 9.714  ; 9.677  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 9.880  ; 9.863  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 10.791 ; 10.662 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 10.501 ; 10.428 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 9.714  ; 9.677  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 10.065 ; 10.091 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 11.636 ; 11.488 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 11.590 ; 11.456 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 10.527 ; 10.485 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 11.756 ; 11.529 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.374  ; 7.293  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.601  ; 8.609  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 10.116 ; 10.035 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 9.444  ; 9.523  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.718  ; 8.802  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.492 ; 10.547 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 9.420  ; 9.420  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.574  ; 9.560  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 9.693  ; 9.734  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 10.064 ; 10.103 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 10.987 ; 10.859 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 10.774 ; 10.793 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.898  ; 8.822  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 9.615  ; 9.407  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 10.887 ; 10.988 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.968  ; 8.924  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.601  ; 8.609  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 11.372 ; 11.345 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 10.224 ; 10.256 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 10.514 ; 10.393 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 8.771  ; 8.752  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.620  ; 8.605  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.620  ; 8.610  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 9.326  ; 9.311  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 10.701 ; 10.486 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.636  ; 8.605  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 9.924  ; 9.787  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 10.797 ; 10.608 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 9.234  ; 9.158  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 10.194 ; 10.236 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 9.654  ; 9.570  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 9.286  ; 9.179  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 8.997  ; 8.901  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 10.478 ; 10.340 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 9.864  ; 9.851  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 10.580 ; 10.517 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 9.933  ; 9.786  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.559 ; 11.421 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 11.104 ; 11.005 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 12.581 ; 12.350 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 8.213  ; 8.314  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 10.385 ; 10.343 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 8.649  ; 8.818  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 10.490 ; 10.436 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 12.194 ; 12.054 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 10.882 ; 10.762 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 11.034 ; 11.057 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 10.306 ; 10.199 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 8.420  ; 8.435  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 10.385 ; 10.441 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 11.800 ; 11.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 9.309  ; 9.278  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 8.213  ; 8.314  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 9.849  ; 9.779  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 11.180 ; 11.038 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 10.348 ; 10.335 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 11.276 ; 11.380 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.971  ; 8.925  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 9.429  ; 9.409  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 9.014  ; 9.064  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.971  ; 8.925  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 9.977  ; 9.891  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 9.415  ; 9.333  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 9.553  ; 9.432  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 9.481  ; 9.400  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 9.911  ; 9.922  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 11.249 ; 11.065 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 10.547 ; 10.536 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 9.355  ; 9.291  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 10.067 ; 9.873  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 10.726 ; 10.750 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 9.601  ; 9.452  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 9.236  ; 9.137  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 11.416 ; 11.335 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 10.941 ; 10.897 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 10.579 ; 10.380 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 10.357 ; 10.315 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 9.076  ; 8.986  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 9.207  ; 9.123  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 9.611  ; 9.496  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 10.819 ; 10.650 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 9.202  ; 9.123  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 10.512 ; 10.296 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 11.124 ; 10.902 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 9.578  ; 9.494  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 10.201 ; 10.144 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 9.854  ; 9.663  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 9.302  ; 9.166  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 9.076  ; 8.986  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 10.503 ; 10.299 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 10.437 ; 10.363 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 10.580 ; 10.467 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 10.059 ; 9.874  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 10.489 ; 10.401 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 9.687  ; 9.672  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 11.511 ; 11.330 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 9.184  ; 9.235  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 9.411  ; 9.479  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 10.524 ; 10.432 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 9.184  ; 9.235  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 9.514  ; 9.459  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 9.357  ; 9.364  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 8.045  ; 8.024  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.045  ; 8.024  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 9.676  ; 9.637  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 9.595  ; 9.562  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 10.475 ; 10.391 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 8.347  ; 8.317  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 8.052  ; 8.026  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 8.645  ; 8.640  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 8.938  ; 8.968  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 10.387 ; 10.291 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 9.114  ; 8.990  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 8.052  ; 8.026  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; KEY[2]     ; SRAM_ADDR[0]  ;        ; 13.141 ; 13.631 ;        ;
; KEY[2]     ; SRAM_ADDR[1]  ;        ; 11.772 ; 12.131 ;        ;
; KEY[2]     ; SRAM_ADDR[2]  ;        ; 11.508 ; 12.021 ;        ;
; KEY[2]     ; SRAM_ADDR[3]  ;        ; 12.584 ; 13.061 ;        ;
; KEY[2]     ; SRAM_ADDR[4]  ;        ; 11.411 ; 11.918 ;        ;
; KEY[2]     ; SRAM_ADDR[5]  ;        ; 11.738 ; 12.298 ;        ;
; KEY[2]     ; SRAM_ADDR[6]  ;        ; 11.966 ; 12.462 ;        ;
; KEY[2]     ; SRAM_ADDR[7]  ;        ; 12.327 ; 12.794 ;        ;
; KEY[2]     ; SRAM_ADDR[8]  ;        ; 13.478 ; 14.149 ;        ;
; KEY[2]     ; SRAM_ADDR[9]  ;        ; 12.911 ; 13.406 ;        ;
; KEY[2]     ; SRAM_ADDR[10] ;        ; 11.332 ; 11.859 ;        ;
; KEY[2]     ; SRAM_ADDR[11] ;        ; 11.938 ; 12.600 ;        ;
; KEY[2]     ; SRAM_ADDR[12] ;        ; 13.288 ; 13.733 ;        ;
; KEY[2]     ; SRAM_ADDR[13] ;        ; 11.836 ; 12.446 ;        ;
; KEY[2]     ; SRAM_ADDR[14] ;        ; 11.508 ; 12.066 ;        ;
; KEY[2]     ; SRAM_ADDR[15] ;        ; 13.626 ; 14.209 ;        ;
; KEY[2]     ; SRAM_ADDR[16] ;        ; 13.229 ; 13.762 ;        ;
; KEY[2]     ; SRAM_ADDR[17] ;        ; 13.026 ; 13.685 ;        ;
; KEY[2]     ; SRAM_OE_N     ; 11.895 ;        ;        ; 12.405 ;
; SW[0]      ; SRAM_ADDR[0]  ; 13.035 ;        ;        ; 13.543 ;
; SW[1]      ; SRAM_ADDR[1]  ; 11.820 ;        ;        ; 12.432 ;
; SW[2]      ; SRAM_ADDR[2]  ; 11.132 ;        ;        ; 11.599 ;
; SW[3]      ; SRAM_ADDR[3]  ; 12.748 ;        ;        ; 13.319 ;
; SW[4]      ; SRAM_ADDR[4]  ; 11.612 ;        ;        ; 12.142 ;
; SW[5]      ; SRAM_ADDR[5]  ; 11.643 ;        ;        ; 12.089 ;
; SW[6]      ; SRAM_ADDR[6]  ; 11.790 ;        ;        ; 12.326 ;
; SW[7]      ; SRAM_ADDR[7]  ; 12.588 ;        ;        ; 13.117 ;
; SW[8]      ; SRAM_ADDR[8]  ; 13.581 ;        ;        ; 13.942 ;
; SW[9]      ; SRAM_ADDR[9]  ; 13.075 ;        ;        ; 13.570 ;
; SW[10]     ; SRAM_ADDR[10] ; 11.912 ;        ;        ; 12.400 ;
; SW[11]     ; SRAM_ADDR[11] ; 12.725 ;        ;        ; 13.120 ;
; SW[12]     ; SRAM_ADDR[12] ; 12.607 ;        ;        ; 13.199 ;
; SW[13]     ; SRAM_ADDR[13] ; 11.869 ;        ;        ; 12.272 ;
; SW[14]     ; SRAM_ADDR[14] ; 11.420 ;        ;        ; 11.890 ;
; SW[15]     ; SRAM_ADDR[15] ; 13.081 ;        ;        ; 13.548 ;
; SW[16]     ; SRAM_ADDR[16] ; 13.224 ;        ;        ; 13.712 ;
; SW[17]     ; SRAM_ADDR[17] ; 12.671 ;        ;        ; 13.027 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; KEY[2]     ; SRAM_ADDR[0]  ;        ; 12.634 ; 13.117 ;        ;
; KEY[2]     ; SRAM_ADDR[1]  ;        ; 11.277 ; 11.634 ;        ;
; KEY[2]     ; SRAM_ADDR[2]  ;        ; 11.095 ; 11.590 ;        ;
; KEY[2]     ; SRAM_ADDR[3]  ;        ; 12.103 ; 12.574 ;        ;
; KEY[2]     ; SRAM_ADDR[4]  ;        ; 10.997 ; 11.488 ;        ;
; KEY[2]     ; SRAM_ADDR[5]  ;        ; 11.290 ; 11.825 ;        ;
; KEY[2]     ; SRAM_ADDR[6]  ;        ; 11.530 ; 12.010 ;        ;
; KEY[2]     ; SRAM_ADDR[7]  ;        ; 11.876 ; 12.328 ;        ;
; KEY[2]     ; SRAM_ADDR[8]  ;        ; 12.923 ; 13.582 ;        ;
; KEY[2]     ; SRAM_ADDR[9]  ;        ; 12.491 ; 12.964 ;        ;
; KEY[2]     ; SRAM_ADDR[10] ;        ; 10.917 ; 11.431 ;        ;
; KEY[2]     ; SRAM_ADDR[11] ;        ; 11.499 ; 12.143 ;        ;
; KEY[2]     ; SRAM_ADDR[12] ;        ; 12.804 ; 13.216 ;        ;
; KEY[2]     ; SRAM_ADDR[13] ;        ; 11.339 ; 11.946 ;        ;
; KEY[2]     ; SRAM_ADDR[14] ;        ; 11.023 ; 11.580 ;        ;
; KEY[2]     ; SRAM_ADDR[15] ;        ; 13.174 ; 13.715 ;        ;
; KEY[2]     ; SRAM_ADDR[16] ;        ; 12.683 ; 13.211 ;        ;
; KEY[2]     ; SRAM_ADDR[17] ;        ; 12.446 ; 13.095 ;        ;
; KEY[2]     ; SRAM_OE_N     ; 11.467 ;        ;        ; 11.955 ;
; SW[0]      ; SRAM_ADDR[0]  ; 12.491 ;        ;        ; 12.955 ;
; SW[1]      ; SRAM_ADDR[1]  ; 11.282 ;        ;        ; 11.846 ;
; SW[2]      ; SRAM_ADDR[2]  ; 10.738 ;        ;        ; 11.185 ;
; SW[3]      ; SRAM_ADDR[3]  ; 12.256 ;        ;        ; 12.792 ;
; SW[4]      ; SRAM_ADDR[4]  ; 11.140 ;        ;        ; 11.634 ;
; SW[5]      ; SRAM_ADDR[5]  ; 11.228 ;        ;        ; 11.655 ;
; SW[6]      ; SRAM_ADDR[6]  ; 11.310 ;        ;        ; 11.812 ;
; SW[7]      ; SRAM_ADDR[7]  ; 12.076 ;        ;        ; 12.570 ;
; SW[8]      ; SRAM_ADDR[8]  ; 13.031 ;        ;        ; 13.362 ;
; SW[9]      ; SRAM_ADDR[9]  ; 12.592 ;        ;        ; 13.058 ;
; SW[10]     ; SRAM_ADDR[10] ; 11.466 ;        ;        ; 11.912 ;
; SW[11]     ; SRAM_ADDR[11] ; 12.247 ;        ;        ; 12.603 ;
; SW[12]     ; SRAM_ADDR[12] ; 12.161 ;        ;        ; 12.729 ;
; SW[13]     ; SRAM_ADDR[13] ; 11.385 ;        ;        ; 11.753 ;
; SW[14]     ; SRAM_ADDR[14] ; 10.952 ;        ;        ; 11.384 ;
; SW[15]     ; SRAM_ADDR[15] ; 12.659 ;        ;        ; 13.110 ;
; SW[16]     ; SRAM_ADDR[16] ; 12.689 ;        ;        ; 13.141 ;
; SW[17]     ; SRAM_ADDR[17] ; 12.114 ;        ;        ; 12.440 ;
+------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 13.398 ; 13.301 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 14.893 ; 14.796 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 13.398 ; 13.301 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 13.880 ; 13.783 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 13.880 ; 13.783 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 14.399 ; 14.302 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 15.099 ; 15.002 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 15.099 ; 15.002 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 15.608 ; 15.511 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.926 ; 13.849 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 15.021 ; 14.944 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 15.321 ; 15.244 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 15.646 ; 15.569 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 16.342 ; 16.265 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 14.847 ; 14.750 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 14.399 ; 14.302 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 12.718 ; 12.621 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 14.213 ; 14.116 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.718 ; 12.621 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 13.200 ; 13.103 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 13.200 ; 13.103 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 13.719 ; 13.622 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 14.419 ; 14.322 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 14.419 ; 14.322 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 14.928 ; 14.831 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.246 ; 13.169 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.341 ; 14.264 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.641 ; 14.564 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.966 ; 14.889 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 15.662 ; 15.585 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 14.167 ; 14.070 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 13.719 ; 13.622 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.598 ; 11.501 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.093 ; 12.996 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.598 ; 11.501 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.080 ; 11.983 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.080 ; 11.983 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.599 ; 12.502 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.299 ; 13.202 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.299 ; 13.202 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.808 ; 13.711 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.126 ; 12.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.221 ; 13.144 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.521 ; 13.444 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.846 ; 13.769 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 14.542 ; 14.465 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 13.047 ; 12.950 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.599 ; 12.502 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 10.917 ; 10.820 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.353 ; 12.256 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.917 ; 10.820 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.380 ; 11.283 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.380 ; 11.283 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.878 ; 11.781 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.550 ; 12.453 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.550 ; 12.453 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.039 ; 12.942 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.457 ; 11.380 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.508 ; 12.431 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.796 ; 12.719 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.108 ; 13.031 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.776 ; 13.699 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.309 ; 12.212 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.878 ; 11.781 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.189 ; 10.092 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.625 ; 11.528 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.189 ; 10.092 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.652 ; 10.555 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.652 ; 10.555 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.150 ; 11.053 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.822 ; 11.725 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.822 ; 11.725 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.311 ; 12.214 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.729 ; 10.652 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.780 ; 11.703 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.068 ; 11.991 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.380 ; 12.303 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.048 ; 12.971 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.581 ; 11.484 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.150 ; 11.053 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.119  ; 9.022  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.555 ; 10.458 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.119  ; 9.022  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.582  ; 9.485  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.582  ; 9.485  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.080 ; 9.983  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.752 ; 10.655 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.752 ; 10.655 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.241 ; 11.144 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.659  ; 9.582  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.710 ; 10.633 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.998 ; 10.921 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.310 ; 11.233 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.978 ; 11.901 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.511 ; 10.414 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.080 ; 9.983  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 13.193    ; 13.290    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 14.565    ; 14.662    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 13.193    ; 13.290    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 13.646    ; 13.743    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 13.646    ; 13.743    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 14.128    ; 14.225    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 14.745    ; 14.842    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 14.745    ; 14.842    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 15.224    ; 15.321    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.662    ; 13.739    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.784    ; 14.861    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 15.080    ; 15.157    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 15.402    ; 15.479    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 16.087    ; 16.164    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 14.528    ; 14.625    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 14.128    ; 14.225    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 12.585    ; 12.682    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.957    ; 14.054    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.585    ; 12.682    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 13.038    ; 13.135    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 13.038    ; 13.135    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 13.520    ; 13.617    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 14.137    ; 14.234    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 14.137    ; 14.234    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 14.616    ; 14.713    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 13.054    ; 13.131    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 14.176    ; 14.253    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 14.472    ; 14.549    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.794    ; 14.871    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 15.479    ; 15.556    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 13.920    ; 14.017    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 13.520    ; 13.617    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.480    ; 11.577    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.852    ; 12.949    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.480    ; 11.577    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.933    ; 12.030    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.933    ; 12.030    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.415    ; 12.512    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.032    ; 13.129    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.032    ; 13.129    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.511    ; 13.608    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.949    ; 12.026    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.071    ; 13.148    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.367    ; 13.444    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.689    ; 13.766    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 14.374    ; 14.451    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.815    ; 12.912    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.415    ; 12.512    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 10.840    ; 10.937    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.157    ; 12.254    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.840    ; 10.937    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.275    ; 11.372    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.275    ; 11.372    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.738    ; 11.835    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.329    ; 12.426    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.329    ; 12.426    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.789    ; 12.886    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.323    ; 11.400    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.401    ; 12.478    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.684    ; 12.761    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.994    ; 13.071    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.652    ; 13.729    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.122    ; 12.219    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.738    ; 11.835    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.106    ; 10.203    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.423    ; 11.520    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.106    ; 10.203    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.541    ; 10.638    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.541    ; 10.638    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.004    ; 11.101    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.595    ; 11.692    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.595    ; 11.692    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.055    ; 12.152    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.589    ; 10.666    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.667    ; 11.744    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 11.950    ; 12.027    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.260    ; 12.337    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.918    ; 12.995    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.388    ; 11.485    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.004    ; 11.101    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.086     ; 9.183     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.403    ; 10.500    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.086     ; 9.183     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.521     ; 9.618     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.521     ; 9.618     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.984     ; 10.081    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.575    ; 10.672    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.575    ; 10.672    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.035    ; 11.132    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.569     ; 9.646     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.647    ; 10.724    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.930    ; 11.007    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.240    ; 11.317    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.898    ; 11.975    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.368    ; 10.465    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.984     ; 10.081    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 40.17 MHz  ; 40.17 MHz       ; CLOCK_50                                       ;      ;
; 176.74 MHz ; 176.74 MHz      ; pl|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 224.16 MHz ; 224.16 MHz      ; pl|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK_50                                       ; -4.896 ; -84.562       ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 3.309  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 5.171  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLOCK_50                                       ; 0.332 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.355 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.355 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.651  ; 0.000         ;
; CLOCK_50                                       ; 9.623  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.644 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                             ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.896 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 25.233     ;
; -4.819 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 25.156     ;
; -4.780 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 25.117     ;
; -4.751 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 25.088     ;
; -4.703 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 25.040     ;
; -4.684 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 25.021     ;
; -4.674 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 25.011     ;
; -4.664 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 25.001     ;
; -4.635 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.972     ;
; -4.627 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.927     ;
; -4.595 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.895     ;
; -4.587 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.924     ;
; -4.568 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.905     ;
; -4.558 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.895     ;
; -4.548 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.885     ;
; -4.539 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.876     ;
; -4.527 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.827     ;
; -4.519 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.856     ;
; -4.511 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.811     ;
; -4.495 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.795     ;
; -4.480 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.780     ;
; -4.479 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.779     ;
; -4.471 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.808     ;
; -4.452 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.789     ;
; -4.442 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.779     ;
; -4.432 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.769     ;
; -4.423 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.760     ;
; -4.411 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.711     ;
; -4.405 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.705     ;
; -4.403 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.740     ;
; -4.395 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.695     ;
; -4.380 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.680     ;
; -4.379 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.679     ;
; -4.364 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.664     ;
; -4.363 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.663     ;
; -4.355 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.692     ;
; -4.336 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.673     ;
; -4.326 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.663     ;
; -4.307 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.644     ;
; -4.305 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.605     ;
; -4.295 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.595     ;
; -4.289 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.589     ;
; -4.279 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.579     ;
; -4.264 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.564     ;
; -4.263 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.563     ;
; -4.248 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.548     ;
; -4.247 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.547     ;
; -4.220 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.557     ;
; -4.191 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.528     ;
; -4.189 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.489     ;
; -4.179 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.479     ;
; -4.173 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.473     ;
; -4.148 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.448     ;
; -4.147 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.447     ;
; -4.132 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.432     ;
; -4.073 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.373     ;
; -4.057 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.357     ;
; -4.032 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.332     ;
; -3.957 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.257     ;
; -3.896 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.233     ;
; -3.819 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.156     ;
; -3.814 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.114     ;
; -3.782 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 24.082     ;
; -3.764 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 24.102     ;
; -3.684 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.338      ; 24.021     ;
; -3.667 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 23.967     ;
; -3.648 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.986     ;
; -3.619 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.957     ;
; -3.592 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.301      ; 23.892     ;
; -3.532 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.870     ;
; -3.503 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.841     ;
; -3.416 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.754     ;
; -3.387 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.725     ;
; -3.300 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.638     ;
; -3.271 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.609     ;
; -3.268 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.569     ;
; -3.168 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.469     ;
; -3.152 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.453     ;
; -3.052 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.353     ;
; -3.036 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.337     ;
; -2.936 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.237     ;
; -2.920 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.221     ;
; -2.820 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 23.121     ;
; -2.764 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.339      ; 23.102     ;
; -2.455 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.756     ;
; -2.354 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.694     ;
; -2.238 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.578     ;
; -2.209 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.549     ;
; -2.122 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.462     ;
; -2.093 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.433     ;
; -2.022 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.323     ;
; -2.006 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.346     ;
; -1.977 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.317     ;
; -1.922 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.223     ;
; -1.906 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.207     ;
; -1.890 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.230     ;
; -1.861 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.341      ; 22.201     ;
; -1.806 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.107     ;
; -1.790 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 22.091     ;
; -1.690 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.302      ; 21.991     ;
+--------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                              ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                           ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 3.309 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.307      ;
; 3.309 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.307      ;
; 3.309 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.307      ;
; 3.309 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.307      ;
; 3.309 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.307      ;
; 3.309 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.307      ;
; 3.309 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.307      ;
; 3.310 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.306      ;
; 3.310 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.306      ;
; 3.310 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.306      ;
; 3.310 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.306      ;
; 3.310 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.306      ;
; 3.310 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.306      ;
; 3.310 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.306      ;
; 3.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.275      ;
; 3.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.275      ;
; 3.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.275      ;
; 3.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.275      ;
; 3.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.275      ;
; 3.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.275      ;
; 3.343 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.275      ;
; 3.344 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.274      ;
; 3.344 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.274      ;
; 3.344 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.274      ;
; 3.344 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.274      ;
; 3.344 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.274      ;
; 3.344 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.274      ;
; 3.344 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.274      ;
; 3.394 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.222      ;
; 3.394 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.222      ;
; 3.394 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.222      ;
; 3.394 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.222      ;
; 3.394 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.222      ;
; 3.394 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.222      ;
; 3.394 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.222      ;
; 3.428 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.190      ;
; 3.428 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.190      ;
; 3.428 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.190      ;
; 3.428 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.190      ;
; 3.428 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.190      ;
; 3.428 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.190      ;
; 3.428 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.190      ;
; 3.511 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.105      ;
; 3.511 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.105      ;
; 3.511 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.105      ;
; 3.511 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.105      ;
; 3.511 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.105      ;
; 3.511 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.105      ;
; 3.511 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 5.105      ;
; 3.545 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.073      ;
; 3.545 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.073      ;
; 3.545 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.073      ;
; 3.545 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.073      ;
; 3.545 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.073      ;
; 3.545 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.073      ;
; 3.545 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 5.073      ;
; 3.754 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.864      ;
; 3.754 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.864      ;
; 3.754 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.864      ;
; 3.754 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.864      ;
; 3.754 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.864      ;
; 3.754 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.864      ;
; 3.755 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.863      ;
; 3.755 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.863      ;
; 3.755 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.863      ;
; 3.755 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.863      ;
; 3.755 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.863      ;
; 3.755 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.863      ;
; 3.767 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.849      ;
; 3.767 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.849      ;
; 3.767 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.849      ;
; 3.767 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.849      ;
; 3.767 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.849      ;
; 3.767 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.849      ;
; 3.767 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.849      ;
; 3.768 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.848      ;
; 3.768 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.848      ;
; 3.768 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.848      ;
; 3.768 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.848      ;
; 3.768 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.848      ;
; 3.768 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.848      ;
; 3.768 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.848      ;
; 3.839 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.779      ;
; 3.839 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.779      ;
; 3.839 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.779      ;
; 3.839 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.779      ;
; 3.839 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.779      ;
; 3.839 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.779      ;
; 3.852 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.764      ;
; 3.852 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.764      ;
; 3.852 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.764      ;
; 3.852 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.764      ;
; 3.852 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.764      ;
; 3.852 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.764      ;
; 3.852 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.333     ; 4.764      ;
; 3.956 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.662      ;
; 3.956 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.662      ;
; 3.956 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.662      ;
; 3.956 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.662      ;
; 3.956 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -1.331     ; 4.662      ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 5.171 ; vram_control:vc|GPU_en ; w_y[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 4.769      ;
; 5.171 ; vram_control:vc|GPU_en ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 4.769      ;
; 5.312 ; vram_control:vc|GPU_en ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 4.630      ;
; 5.312 ; vram_control:vc|GPU_en ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 4.630      ;
; 5.313 ; vram_control:vc|GPU_en ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 4.629      ;
; 5.313 ; vram_control:vc|GPU_en ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 4.629      ;
; 5.313 ; vram_control:vc|GPU_en ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.047     ; 4.629      ;
; 5.635 ; vram_control:vc|GPU_en ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 4.305      ;
; 5.637 ; vram_control:vc|GPU_en ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 4.303      ;
; 5.639 ; vram_control:vc|GPU_en ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.049     ; 4.301      ;
; 5.652 ; vram_control:vc|GPU_en ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[6][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[5][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.652 ; vram_control:vc|GPU_en ; color[0][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.043     ; 4.294      ;
; 5.675 ; vram_control:vc|GPU_en ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[7][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.675 ; vram_control:vc|GPU_en ; color[0][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.046     ; 4.268      ;
; 5.713 ; vram_control:vc|GPU_en ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[2][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[6][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.713 ; vram_control:vc|GPU_en ; color[4][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.037     ; 4.239      ;
; 5.717 ; vram_control:vc|GPU_en ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.717 ; vram_control:vc|GPU_en ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.231      ;
; 5.719 ; vram_control:vc|GPU_en ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[0][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[4][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.719 ; vram_control:vc|GPU_en ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.041     ; 4.229      ;
; 5.845 ; vram_control:vc|GPU_en ; w_x[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 4.105      ;
; 5.845 ; vram_control:vc|GPU_en ; w_x[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 4.105      ;
; 5.845 ; vram_control:vc|GPU_en ; w_x[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 4.105      ;
; 5.845 ; vram_control:vc|GPU_en ; w_x[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 4.105      ;
; 5.845 ; vram_control:vc|GPU_en ; w_x[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.039     ; 4.105      ;
; 5.900 ; vram_control:vc|GPU_en ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[2][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
; 5.900 ; vram_control:vc|GPU_en ; color[2][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.042     ; 4.047      ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.332 ; display_out:dc|storing_color[21]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.939      ;
; 0.333 ; display_out:dc|storing_color[15]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.940      ;
; 0.334 ; display_out:dc|storing_color[13]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.941      ;
; 0.334 ; display_out:dc|storing_color[22]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.941      ;
; 0.335 ; display_out:dc|storing_color[6]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 0.941      ;
; 0.335 ; display_out:dc|storing_color[19]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.942      ;
; 0.337 ; display_out:dc|storing_color[23]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.944      ;
; 0.339 ; display_out:dc|storing_color[4]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 0.945      ;
; 0.339 ; display_out:dc|storing_color[11]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.946      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.357 ; display_out:dc|storing_color[14]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.964      ;
; 0.358 ; display_out:dc|storing_color[20]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.406      ; 0.965      ;
; 0.360 ; display_out:dc|storing_color[5]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 0.966      ;
; 0.370 ; display_out:dc|storing_color[3]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 0.976      ;
; 0.385 ; display_out:dc|storing_color[7]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 0.991      ;
; 0.387 ; display_out:dc|storing_color[12]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.404      ; 0.992      ;
; 0.439 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.683      ;
; 0.523 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.111      ;
; 0.528 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.116      ;
; 0.546 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.401      ; 1.148      ;
; 0.569 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 1.170      ;
; 0.580 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.824      ;
; 0.582 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.826      ;
; 0.602 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.604 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.604 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.848      ;
; 0.608 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.852      ;
; 0.612 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.856      ;
; 0.613 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.857      ;
; 0.621 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.209      ;
; 0.626 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.870      ;
; 0.631 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.219      ;
; 0.684 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.272      ;
; 0.693 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.338      ;
; 0.698 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.286      ;
; 0.702 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.289      ;
; 0.722 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.311      ;
; 0.762 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.006      ;
; 0.774 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.018      ;
; 0.801 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.501      ; 1.473      ;
; 0.807 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.396      ;
; 0.810 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.397      ;
; 0.815 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_x[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.501      ; 1.487      ;
; 0.824 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.387      ; 1.412      ;
; 0.830 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 1.430      ;
; 0.830 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.419      ;
; 0.838 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.483      ;
; 0.889 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.892 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.136      ;
; 0.892 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.136      ;
; 0.895 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.139      ;
; 0.895 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.139      ;
; 0.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.144      ;
; 0.900 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.144      ;
; 0.903 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.147      ;
; 0.903 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.147      ;
; 0.906 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.495      ;
; 0.906 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.150      ;
; 0.906 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.150      ;
; 0.911 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|storing_addr[9]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.161      ;
; 0.911 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.155      ;
; 0.928 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.517      ;
; 0.931 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.518      ;
; 0.935 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.180      ;
; 0.940 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.185      ;
; 0.942 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.186      ;
; 0.942 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.187      ;
; 0.944 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.189      ;
; 0.953 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.540      ;
; 0.987 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.574      ;
; 0.988 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.993 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.582      ;
; 0.994 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.474      ; 1.639      ;
; 0.994 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.238      ;
; 0.999 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 1.002 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.246      ;
; 1.002 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.246      ;
; 1.005 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.249      ;
; 1.005 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.249      ;
; 1.010 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.254      ;
; 1.013 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.257      ;
; 1.013 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.257      ;
; 1.016 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.260      ;
; 1.021 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.265      ;
; 1.022 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|flag                                                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.266      ;
; 1.029 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.386      ; 1.616      ;
; 1.035 ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.279      ;
; 1.036 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 1.637      ;
; 1.039 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.628      ;
; 1.039 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.284      ;
; 1.044 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.289      ;
; 1.046 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.291      ;
; 1.048 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.293      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.355 ; w_x[8]       ; w_x[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; w_x[9]       ; w_x[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; w_y[2]       ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[3]       ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[4]       ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[5]       ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[6]       ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[7]       ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[8]       ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; w_y[9]       ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; w_x[0]       ; w_x[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.608      ;
; 0.367 ; count[0]     ; count[0]     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.608      ;
; 0.367 ; w_y[0]       ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.608      ;
; 0.381 ; color[5][4]  ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.623      ;
; 0.381 ; color[4][4]  ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.623      ;
; 0.381 ; color[3][7]  ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.622      ;
; 0.381 ; color[0][15] ; color[7][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.622      ;
; 0.382 ; color[6][3]  ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.623      ;
; 0.382 ; color[6][4]  ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.624      ;
; 0.382 ; color[2][14] ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.623      ;
; 0.383 ; color[7][3]  ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[5][3]  ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[7][7]  ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[6][7]  ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[5][7]  ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[5][13] ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[4][14] ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.383 ; color[3][21] ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.624      ;
; 0.385 ; color[7][23] ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.626      ;
; 0.388 ; color[2][4]  ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.630      ;
; 0.388 ; color[1][12] ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.629      ;
; 0.388 ; color[1][13] ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.629      ;
; 0.388 ; color[2][15] ; color[1][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.629      ;
; 0.389 ; color[2][20] ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.630      ;
; 0.390 ; color[2][12] ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.631      ;
; 0.390 ; color[3][15] ; color[2][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.631      ;
; 0.397 ; color[0][19] ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.638      ;
; 0.398 ; color[6][6]  ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; color[5][6]  ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; color[7][13] ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; color[5][20] ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; color[6][21] ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; color[5][21] ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.639      ;
; 0.399 ; color[2][6]  ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.640      ;
; 0.399 ; color[6][13] ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.640      ;
; 0.399 ; color[3][20] ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.640      ;
; 0.399 ; color[7][21] ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.640      ;
; 0.401 ; color[3][3]  ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.642      ;
; 0.401 ; color[5][23] ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.642      ;
; 0.403 ; color[0][21] ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.644      ;
; 0.403 ; color[0][23] ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.644      ;
; 0.404 ; color[2][3]  ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.645      ;
; 0.404 ; color[0][4]  ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.646      ;
; 0.404 ; color[3][4]  ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.646      ;
; 0.404 ; color[3][13] ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.645      ;
; 0.405 ; color[1][22] ; color[0][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.646      ;
; 0.405 ; color[3][12] ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.646      ;
; 0.405 ; color[0][13] ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.646      ;
; 0.406 ; color[2][5]  ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.647      ;
; 0.406 ; color[0][6]  ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.647      ;
; 0.406 ; color[0][12] ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.647      ;
; 0.410 ; color[0][14] ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.651      ;
; 0.493 ; color[0][20] ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.734      ;
; 0.493 ; color[4][23] ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.734      ;
; 0.494 ; color[7][4]  ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.736      ;
; 0.494 ; color[0][7]  ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.735      ;
; 0.494 ; color[4][13] ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.735      ;
; 0.494 ; color[6][15] ; color[5][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.735      ;
; 0.495 ; color[7][6]  ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.736      ;
; 0.495 ; color[5][14] ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.736      ;
; 0.495 ; color[7][15] ; color[6][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.736      ;
; 0.496 ; color[6][11] ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.737      ;
; 0.497 ; color[0][11] ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.739      ;
; 0.497 ; color[6][23] ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.738      ;
; 0.499 ; color[2][22] ; color[1][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.740      ;
; 0.500 ; color[1][4]  ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.742      ;
; 0.501 ; color[0][5]  ; color[4][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.742      ;
; 0.501 ; color[1][6]  ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.742      ;
; 0.503 ; color[2][7]  ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.744      ;
; 0.503 ; color[2][13] ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.744      ;
; 0.538 ; color[6][20] ; color[5][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.779      ;
; 0.543 ; color[4][11] ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.785      ;
; 0.544 ; color[1][14] ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.785      ;
; 0.550 ; color[4][3]  ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.791      ;
; 0.550 ; color[4][22] ; color[3][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.791      ;
; 0.550 ; color[4][20] ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.791      ;
; 0.550 ; color[2][23] ; color[1][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.791      ;
; 0.551 ; color[4][6]  ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.792      ;
; 0.551 ; color[4][21] ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.792      ;
; 0.552 ; color[4][7]  ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.793      ;
; 0.554 ; color[1][15] ; color[0][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.795      ;
; 0.556 ; color[1][3]  ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.797      ;
; 0.556 ; color[3][11] ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.798      ;
; 0.556 ; color[1][19] ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.797      ;
; 0.556 ; color[2][21] ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.797      ;
; 0.557 ; color[2][11] ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.799      ;
; 0.557 ; color[3][14] ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.798      ;
; 0.559 ; color[1][20] ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.800      ;
; 0.560 ; color[1][7]  ; color[0][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.801      ;
; 0.560 ; color[4][15] ; color[3][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.803      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                  ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.355 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.608      ;
; 0.394 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.636      ;
; 0.395 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.637      ;
; 0.614 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.856      ;
; 0.618 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 0.860      ;
; 0.912 ; vram_control:vc|counter[0]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.154      ;
; 1.018 ; vram_control:vc|counter[2]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.260      ;
; 1.212 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.454      ;
; 1.808 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 1.441      ;
; 2.006 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 1.639      ;
; 2.044 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 2.270      ;
; 2.044 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 2.270      ;
; 2.359 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 1.992      ;
; 2.363 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 1.996      ;
; 2.460 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.093      ;
; 2.482 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.115      ;
; 2.487 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.120      ;
; 2.564 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.197      ;
; 2.634 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.267      ;
; 2.642 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 2.864      ;
; 2.642 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 2.864      ;
; 2.649 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 2.871      ;
; 2.649 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 2.871      ;
; 2.666 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.299      ;
; 2.722 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.959      ;
; 2.722 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.959      ;
; 2.722 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.959      ;
; 2.722 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.959      ;
; 2.722 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.959      ;
; 2.722 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.959      ;
; 2.722 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.066      ; 2.959      ;
; 2.768 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.002      ;
; 2.768 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.002      ;
; 2.768 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.002      ;
; 2.768 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.002      ;
; 2.768 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.002      ;
; 2.768 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.002      ;
; 2.768 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.063      ; 3.002      ;
; 2.898 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.120      ;
; 2.898 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.120      ;
; 2.979 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.638     ; 2.612      ;
; 3.006 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.228      ;
; 3.006 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.228      ;
; 3.094 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.711      ;
; 3.094 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.711      ;
; 3.117 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.658     ; 2.730      ;
; 3.117 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.658     ; 2.730      ;
; 3.178 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 3.404      ;
; 3.178 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 3.404      ;
; 3.189 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.411      ;
; 3.189 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.021      ; 3.411      ;
; 3.212 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.829      ;
; 3.212 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.829      ;
; 3.218 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.835      ;
; 3.218 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 2.835      ;
; 3.286 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.642     ; 2.915      ;
; 3.312 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.544      ;
; 3.312 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.544      ;
; 3.320 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.552      ;
; 3.320 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.552      ;
; 3.336 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.548      ;
; 3.336 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.548      ;
; 3.336 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.548      ;
; 3.336 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.548      ;
; 3.336 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.548      ;
; 3.336 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.548      ;
; 3.336 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.548      ;
; 3.336 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.023      ; 3.560      ;
; 3.336 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.023      ; 3.560      ;
; 3.343 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.555      ;
; 3.343 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.555      ;
; 3.343 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.555      ;
; 3.343 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.555      ;
; 3.343 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.555      ;
; 3.343 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.555      ;
; 3.343 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.011      ; 3.555      ;
; 3.378 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 3.612      ;
; 3.378 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.033      ; 3.612      ;
; 3.382 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.591      ;
; 3.382 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.591      ;
; 3.382 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.591      ;
; 3.382 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.591      ;
; 3.382 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.591      ;
; 3.382 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.591      ;
; 3.382 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.591      ;
; 3.389 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.598      ;
; 3.389 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.598      ;
; 3.389 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.598      ;
; 3.389 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.598      ;
; 3.389 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.598      ;
; 3.389 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.598      ;
; 3.389 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.008      ; 3.598      ;
; 3.443 ; w_y[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.675      ;
; 3.443 ; w_y[7]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.675      ;
; 3.446 ; w_y[8]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.678      ;
; 3.446 ; w_y[8]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.031      ; 3.678      ;
; 3.487 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_data_out[11]  ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.654     ; 3.104      ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.651 ; 4.869        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.652 ; 4.870        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.652 ; 4.870        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.652 ; 4.870        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.652 ; 4.870        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.653 ; 4.871        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.654 ; 4.872        ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[11]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[13]|clk           ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[11]|clk          ;
; 4.909 ; 4.909        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[13]|clk          ;
; 4.910 ; 4.910        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_en|clk                     ;
; 4.910 ; 4.910        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[0]|clk                 ;
; 4.910 ; 4.910        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[1]|clk                 ;
; 4.910 ; 4.910        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[2]|clk                 ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[10]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[12]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[15]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[6]|clk            ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[7]|clk            ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[8]|clk            ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[9]|clk            ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[10]|clk          ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[12]|clk          ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[6]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[7]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[8]|clk           ;
; 4.911 ; 4.911        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[9]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[0]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[14]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[1]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[2]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[3]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[4]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[5]|clk            ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[0]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[14]|clk          ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[1]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[2]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[3]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[4]|clk           ;
; 4.912 ; 4.912        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[5]|clk           ;
; 4.914 ; 4.914        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_100MHz|combout                ;
; 4.914 ; 4.914        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_100MHz~clkctrl|inclk[0]       ;
; 4.914 ; 4.914        ; 0.000          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_100MHz~clkctrl|outclk         ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.940 ; 5.126        ; 0.186          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.623 ; 9.856        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.623 ; 9.856        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.624 ; 9.857        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.624 ; 9.857        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 9.624 ; 9.857        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ;
; 9.624 ; 9.857        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.624 ; 9.857        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ;
; 9.625 ; 9.858        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 9.625 ; 9.858        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[0]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[1]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[2]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[3]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[4]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[5]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[6]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[7]                           ;
; 9.628 ; 9.861        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[8]                           ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[10]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[11]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[12]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[13]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[14]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[15]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[16]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[17]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[18]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[19]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[20]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[21]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[22]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[23]                          ;
; 9.629 ; 9.862        ; 0.233          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[9]                           ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[0]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[1]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[2]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[3]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[4]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[5]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[6]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[7]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[8]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[9]                                                                                             ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[12]                                                                                           ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[3]                                                                                            ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[4]                                                                                            ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[5]                                                                                            ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[6]                                                                                            ;
; 9.754 ; 9.940        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[7]                                                                                            ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing                                                                                                     ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[19]                                                                                           ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[20]                                                                                           ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[21]                                                                                           ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[22]                                                                                           ;
; 9.755 ; 9.941        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[23]                                                                                           ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[11]                                                                                           ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[13]                                                                                           ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[14]                                                                                           ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[15]                                                                                           ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ;
; 9.756 ; 9.942        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                                                                                               ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[10]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[11]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[12]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[13]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[14]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[15]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[16]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[17]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[18]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[19]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                                                                                                   ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[8]                                                                                                   ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[9]                                                                                                   ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[10]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[11]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[12]                                                                                                  ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[5]                                                                                                   ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[6]                                                                                                   ;
; 9.757 ; 9.943        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[7]                                                                                                   ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                                                                                        ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                                                                                     ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[13]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[14]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[15]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[16]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[17]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[18]                                                                                                  ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[8]                                                                                                   ;
; 9.758 ; 9.944        ; 0.186          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[9]                                                                                                   ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][4]  ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][11] ;
; 14.644 ; 14.862       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][4]  ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][5]  ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][5]  ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][15] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][11] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][11] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][13] ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[0]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[10]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[11]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[12]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[13]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[14]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[15]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[16]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[17]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[18]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[19]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[1]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[20]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[21]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[22]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[23]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[24]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[25]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[26]    ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[2]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[3]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[4]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[5]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[6]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[7]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[8]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[9]     ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[0]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[1]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[2]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[3]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[4]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[5]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[6]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[7]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[8]       ;
; 14.645 ; 14.863       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_x[9]       ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][12] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][14] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][15] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][19] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][20] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][21] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][22] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][3]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][5]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][7]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][12] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][14] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][15] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][19] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][20] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][21] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][22] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][3]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][7]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][12] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][14] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][15] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][20] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][21] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][22] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][3]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][7]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][12] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][14] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][15] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][20] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][21] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][22] ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][3]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][7]  ;
; 14.646 ; 14.864       ; 0.218          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][14] ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; 4.923 ; 5.283 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; 4.923 ; 5.283 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 2.868 ; 3.184 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.561 ; 2.878 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.868 ; 3.184 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.527 ; 2.823 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.711 ; 3.037 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.722 ; 3.044 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.864 ; 3.140 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.493 ; 2.791 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.459 ; 2.744 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.121 ; 2.353 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.318 ; 2.579 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.209 ; 2.455 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.302 ; 2.562 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.696 ; 2.971 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.468 ; 2.748 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.467 ; 2.763 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.830 ; 3.133 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; -3.351 ; -3.634 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; -3.351 ; -3.634 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; -1.268 ; -1.481 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.691 ; -1.990 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.998 ; -2.303 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.660 ; -1.939 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.848 ; -2.162 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.860 ; -2.171 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.647 ; -1.909 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.624 ; -1.904 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -1.592 ; -1.860 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -1.268 ; -1.481 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.476 ; -1.725 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.357 ; -1.584 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -1.461 ; -1.708 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.838 ; -2.100 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.601 ; -1.863 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.600 ; -1.878 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.964 ; -2.256 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 14.487 ; 14.431 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 12.558 ; 12.422 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 12.979 ; 12.960 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 12.601 ; 12.502 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 13.747 ; 13.593 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 13.039 ; 12.991 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 13.088 ; 12.921 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 13.130 ; 13.046 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 13.863 ; 13.785 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 14.479 ; 14.189 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 14.337 ; 14.251 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 12.593 ; 12.464 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 13.323 ; 13.004 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 13.788 ; 13.744 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 12.860 ; 12.617 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 12.481 ; 12.327 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 14.487 ; 14.308 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 14.474 ; 14.431 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 13.794 ; 13.509 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 13.235 ; 13.204 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 14.332 ; 13.949 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 12.709 ; 12.566 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 13.115 ; 12.914 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 14.009 ; 13.728 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 12.707 ; 12.569 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 14.016 ; 13.654 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 14.332 ; 13.949 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 13.167 ; 12.994 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 13.680 ; 13.526 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 13.484 ; 13.148 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 12.553 ; 12.319 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 12.720 ; 12.515 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 14.042 ; 13.658 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 13.645 ; 13.445 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 13.784 ; 13.559 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 13.574 ; 13.268 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 13.476 ; 13.161 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 13.393 ; 13.153 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 14.464 ; 14.025 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 12.070 ; 11.986 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 11.271 ; 11.245 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 11.266 ; 11.244 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 12.070 ; 11.986 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 11.310 ; 11.283 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 12.042 ; 11.802 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 11.116 ; 11.040 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 11.440 ; 11.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 11.621 ; 11.605 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 11.645 ; 11.853 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.869  ; 6.909  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 12.491 ; 12.313 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 12.491 ; 12.313 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 11.472 ; 11.285 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 11.470 ; 11.400 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 11.221 ; 11.118 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 11.634 ; 11.410 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 11.527 ; 11.354 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 11.827 ; 11.587 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 11.495 ; 11.412 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 9.441  ; 9.380  ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 12.309 ; 12.012 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 10.672 ; 10.688 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 11.014 ; 10.902 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 10.661 ; 10.636 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 10.352 ; 10.253 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 10.735 ; 10.653 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 12.019 ; 11.790 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 12.309 ; 12.012 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 11.230 ; 11.125 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 11.851 ; 11.574 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.869  ; 6.909  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 13.987 ; 13.811 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.350 ; 13.211 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 12.533 ; 12.557 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 11.808 ; 11.778 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 13.470 ; 13.318 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 12.711 ; 12.585 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 12.570 ; 12.382 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 12.775 ; 12.669 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 13.219 ; 13.062 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 13.981 ; 13.697 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 13.688 ; 13.522 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 12.453 ; 12.321 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 13.182 ; 12.860 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 13.536 ; 13.505 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 12.544 ; 12.321 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 12.166 ; 12.033 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 13.987 ; 13.811 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 13.704 ; 13.593 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 13.549 ; 13.280 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 12.665 ; 12.728 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 13.608 ; 13.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 12.077 ; 11.968 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.492 ; 12.327 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.427 ; 13.133 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 12.088 ; 11.986 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.384 ; 13.056 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 13.608 ; 13.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 12.208 ; 12.113 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 13.088 ; 12.936 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 12.514 ; 12.253 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 12.066 ; 11.756 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 12.003 ; 11.831 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.553 ; 13.167 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.919 ; 12.761 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 13.196 ; 12.950 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.720 ; 12.464 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 13.000 ; 12.591 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 12.427 ; 12.234 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 13.988 ; 13.455 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 12.118 ; 11.745 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 10.365 ; 10.155 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 8.673  ; 8.718  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 10.459 ; 10.251 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 12.118 ; 11.745 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 10.838 ; 10.551 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 10.988 ; 10.829 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 10.283 ; 10.030 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 8.446  ; 8.358  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 10.364 ; 10.250 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 11.603 ; 11.455 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 9.310  ; 9.173  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 8.248  ; 8.242  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 9.836  ; 9.643  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 11.129 ; 10.808 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 10.320 ; 10.161 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 11.099 ; 11.007 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 12.990 ; 12.794 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 12.351 ; 12.171 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 11.536 ; 11.524 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 10.811 ; 10.738 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 12.465 ; 12.318 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 11.671 ; 11.588 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 11.564 ; 11.381 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 11.735 ; 11.672 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 12.179 ; 12.065 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 12.984 ; 12.677 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 12.648 ; 12.525 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 11.421 ; 11.307 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 12.150 ; 11.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 12.539 ; 12.488 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 11.530 ; 11.281 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 11.151 ; 10.993 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 12.990 ; 12.794 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 12.689 ; 12.553 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 12.552 ; 12.260 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 11.668 ; 11.688 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 12.611 ; 12.226 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 11.080 ; 10.928 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 11.495 ; 11.287 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 12.283 ; 12.001 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 11.091 ; 10.946 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 12.387 ; 12.016 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 12.611 ; 12.226 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 11.211 ; 11.073 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 11.810 ; 11.661 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 11.517 ; 11.213 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 10.833 ; 10.598 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 10.761 ; 10.589 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 12.171 ; 11.792 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 11.922 ; 11.721 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 12.051 ; 11.823 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 11.723 ; 11.424 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.960 ; 11.594 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 11.430 ; 11.194 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 12.948 ; 12.458 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 10.510 ; 10.259 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 9.429  ; 9.354  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 10.510 ; 10.259 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 9.188  ; 9.114  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 9.597  ; 9.362  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 9.343  ; 9.224  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 10.502 ; 10.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.082  ; 7.982  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 9.706  ; 9.474  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 9.639  ; 9.420  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 10.502 ; 10.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 8.388  ; 8.259  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 10.354 ; 10.100 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 8.662  ; 8.542  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 8.963  ; 8.850  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 10.354 ; 10.100 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 9.169  ; 8.875  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 8.090  ; 7.988  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 9.366  ; 9.313  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 10.774 ; 10.618 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 9.366  ; 9.313  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 9.657  ; 9.540  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 10.956 ; 10.768 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 10.161 ; 9.997  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 10.296 ; 10.100 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 10.482 ; 10.281 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 10.450 ; 10.265 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 11.903 ; 11.580 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 10.966 ; 10.767 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 9.884  ; 9.741  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 10.652 ; 10.319 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 11.101 ; 10.983 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 10.172 ; 9.921  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 9.896  ; 9.732  ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 11.771 ; 11.583 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 11.574 ; 11.415 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 10.851 ; 10.536 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 10.198 ; 10.064 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 10.772 ; 10.588 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 10.921 ; 10.825 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 11.309 ; 11.157 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 12.168 ; 11.939 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 10.919 ; 10.827 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 12.174 ; 11.867 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 12.478 ; 12.150 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 11.360 ; 11.235 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 11.852 ; 11.744 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 11.668 ; 11.385 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 10.772 ; 10.588 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 10.934 ; 10.776 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 12.201 ; 11.873 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 11.820 ; 11.669 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 11.951 ; 11.776 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 11.750 ; 11.496 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 11.271 ; 10.895 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 11.520 ; 11.298 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 12.219 ; 11.724 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 9.342  ; 9.208  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 10.527 ; 10.331 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 9.342  ; 9.208  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 11.101 ; 10.845 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 9.702  ; 9.645  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 10.252 ; 10.017 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 9.511  ; 9.408  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 9.669  ; 9.385  ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 9.757  ; 9.625  ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 9.937  ; 10.096 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.630  ; 6.668  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 9.849  ; 9.696  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 11.260 ; 10.945 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 10.295 ; 9.949  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 10.244 ; 10.024 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 9.849  ; 9.696  ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 10.321 ; 10.068 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 10.267 ; 10.044 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 10.458 ; 10.211 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 10.109 ; 9.892  ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 8.203  ; 8.192  ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 8.785  ; 8.661  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 8.950  ; 8.834  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 9.822  ; 9.546  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 9.529  ; 9.348  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 8.785  ; 8.661  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 9.115  ; 9.033  ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 10.581 ; 10.297 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 10.586 ; 10.244 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 9.547  ; 9.385  ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 10.700 ; 10.387 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 6.630  ; 6.668  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.908  ; 7.793  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 9.310  ; 9.071  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.632  ; 8.644  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.991  ; 7.964  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 9.669  ; 9.522  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 8.690  ; 8.507  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.802  ; 8.638  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 8.935  ; 8.798  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 9.305  ; 9.125  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 10.151 ; 9.818  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 9.864  ; 9.677  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.174  ; 7.987  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 8.881  ; 8.510  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 9.946  ; 9.849  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.272  ; 8.072  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.908  ; 7.793  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 10.399 ; 10.178 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 9.380  ; 9.283  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 9.707  ; 9.379  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 8.063  ; 7.914  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 7.905  ; 7.781  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 7.905  ; 7.792  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.587  ; 8.421  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 9.853  ; 9.497  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 7.926  ; 7.781  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 9.158  ; 8.834  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 9.976  ; 9.584  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.468  ; 8.293  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 9.390  ; 9.254  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 8.910  ; 8.655  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 8.567  ; 8.301  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 8.288  ; 8.060  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 9.706  ; 9.332  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 9.088  ; 8.908  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 9.760  ; 9.511  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 9.170  ; 8.833  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 10.665 ; 10.313 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 10.212 ; 9.973  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 11.613 ; 11.142 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 7.520  ; 7.513  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 9.555  ; 9.352  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 7.928  ; 7.970  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 9.643  ; 9.442  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 11.235 ; 10.876 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 10.006 ; 9.730  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 10.151 ; 9.997  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 9.474  ; 9.230  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 7.710  ; 7.625  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 9.551  ; 9.440  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 10.787 ; 10.647 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 8.539  ; 8.406  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 7.520  ; 7.513  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 9.045  ; 8.858  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 10.285 ; 9.977  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 9.510  ; 9.357  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 10.304 ; 10.217 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.188  ; 8.121  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.651  ; 8.535  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.227  ; 8.238  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.188  ; 8.121  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 9.149  ; 8.974  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 8.617  ; 8.477  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.728  ; 8.574  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 8.679  ; 8.544  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 9.114  ; 8.992  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 10.314 ; 10.065 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 9.609  ; 9.483  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 8.560  ; 8.453  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 9.261  ; 8.972  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 9.727  ; 9.706  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 8.812  ; 8.598  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.450  ; 8.320  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 10.372 ; 10.233 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 10.005 ; 9.910  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 9.693  ; 9.438  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 9.435  ; 9.420  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.311  ; 8.176  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 8.399  ; 8.299  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 8.786  ; 8.631  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 9.903  ; 9.694  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 8.395  ; 8.301  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 9.652  ; 9.342  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 10.216 ; 9.910  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.736  ; 8.636  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 9.331  ; 9.219  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 9.046  ; 8.785  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 8.512  ; 8.349  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 8.311  ; 8.176  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 9.680  ; 9.348  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 9.557  ; 9.427  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 9.677  ; 9.524  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 9.225  ; 8.970  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 9.699  ; 9.389  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 8.935  ; 8.730  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 10.647 ; 10.218 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 8.422  ; 8.351  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 8.633  ; 8.555  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 9.672  ; 9.424  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 8.422  ; 8.351  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 8.762  ; 8.530  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 8.573  ; 8.456  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 7.346  ; 7.246  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 7.346  ; 7.246  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 8.920  ; 8.697  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 8.835  ; 8.619  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 9.664  ; 9.360  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 7.640  ; 7.513  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 7.354  ; 7.252  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 7.916  ; 7.802  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 8.206  ; 8.097  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 9.542  ; 9.298  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 8.390  ; 8.104  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 7.354  ; 7.252  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; KEY[2]     ; SRAM_ADDR[0]  ;        ; 11.800 ; 12.272 ;        ;
; KEY[2]     ; SRAM_ADDR[1]  ;        ; 10.568 ; 10.844 ;        ;
; KEY[2]     ; SRAM_ADDR[2]  ;        ; 10.346 ; 10.749 ;        ;
; KEY[2]     ; SRAM_ADDR[3]  ;        ; 11.292 ; 11.744 ;        ;
; KEY[2]     ; SRAM_ADDR[4]  ;        ; 10.237 ; 10.684 ;        ;
; KEY[2]     ; SRAM_ADDR[5]  ;        ; 10.541 ; 11.009 ;        ;
; KEY[2]     ; SRAM_ADDR[6]  ;        ; 10.750 ; 11.182 ;        ;
; KEY[2]     ; SRAM_ADDR[7]  ;        ; 11.051 ; 11.522 ;        ;
; KEY[2]     ; SRAM_ADDR[8]  ;        ; 12.126 ; 12.741 ;        ;
; KEY[2]     ; SRAM_ADDR[9]  ;        ; 11.515 ; 11.995 ;        ;
; KEY[2]     ; SRAM_ADDR[10] ;        ; 10.165 ; 10.629 ;        ;
; KEY[2]     ; SRAM_ADDR[11] ;        ; 10.705 ; 11.359 ;        ;
; KEY[2]     ; SRAM_ADDR[12] ;        ; 11.877 ; 12.248 ;        ;
; KEY[2]     ; SRAM_ADDR[13] ;        ; 10.618 ; 11.185 ;        ;
; KEY[2]     ; SRAM_ADDR[14] ;        ; 10.330 ; 10.808 ;        ;
; KEY[2]     ; SRAM_ADDR[15] ;        ; 12.182 ; 12.698 ;        ;
; KEY[2]     ; SRAM_ADDR[16] ;        ; 11.891 ; 12.347 ;        ;
; KEY[2]     ; SRAM_ADDR[17] ;        ; 11.710 ; 12.309 ;        ;
; KEY[2]     ; SRAM_OE_N     ; 10.820 ;        ;        ; 10.986 ;
; SW[0]      ; SRAM_ADDR[0]  ; 11.883 ;        ;        ; 12.004 ;
; SW[1]      ; SRAM_ADDR[1]  ; 10.713 ;        ;        ; 11.023 ;
; SW[2]      ; SRAM_ADDR[2]  ; 10.094 ;        ;        ; 10.276 ;
; SW[3]      ; SRAM_ADDR[3]  ; 11.610 ;        ;        ; 11.810 ;
; SW[4]      ; SRAM_ADDR[4]  ; 10.562 ;        ;        ; 10.755 ;
; SW[5]      ; SRAM_ADDR[5]  ; 10.575 ;        ;        ; 10.715 ;
; SW[6]      ; SRAM_ADDR[6]  ; 10.715 ;        ;        ; 10.926 ;
; SW[7]      ; SRAM_ADDR[7]  ; 11.485 ;        ;        ; 11.628 ;
; SW[8]      ; SRAM_ADDR[8]  ; 12.397 ;        ;        ; 12.388 ;
; SW[9]      ; SRAM_ADDR[9]  ; 11.844 ;        ;        ; 11.963 ;
; SW[10]     ; SRAM_ADDR[10] ; 10.840 ;        ;        ; 10.991 ;
; SW[11]     ; SRAM_ADDR[11] ; 11.628 ;        ;        ; 11.623 ;
; SW[12]     ; SRAM_ADDR[12] ; 11.381 ;        ;        ; 11.643 ;
; SW[13]     ; SRAM_ADDR[13] ; 10.823 ;        ;        ; 10.873 ;
; SW[14]     ; SRAM_ADDR[14] ; 10.376 ;        ;        ; 10.530 ;
; SW[15]     ; SRAM_ADDR[15] ; 11.838 ;        ;        ; 11.958 ;
; SW[16]     ; SRAM_ADDR[16] ; 12.020 ;        ;        ; 12.187 ;
; SW[17]     ; SRAM_ADDR[17] ; 11.546 ;        ;        ; 11.549 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; KEY[2]     ; SRAM_ADDR[0]  ;        ; 11.332 ; 11.789 ;        ;
; KEY[2]     ; SRAM_ADDR[1]  ;        ; 10.109 ; 10.383 ;        ;
; KEY[2]     ; SRAM_ADDR[2]  ;        ; 9.961  ; 10.347 ;        ;
; KEY[2]     ; SRAM_ADDR[3]  ;        ; 10.848 ; 11.284 ;        ;
; KEY[2]     ; SRAM_ADDR[4]  ;        ; 9.854  ; 10.286 ;        ;
; KEY[2]     ; SRAM_ADDR[5]  ;        ; 10.126 ; 10.570 ;        ;
; KEY[2]     ; SRAM_ADDR[6]  ;        ; 10.346 ; 10.762 ;        ;
; KEY[2]     ; SRAM_ADDR[7]  ;        ; 10.635 ; 11.089 ;        ;
; KEY[2]     ; SRAM_ADDR[8]  ;        ; 11.610 ; 12.212 ;        ;
; KEY[2]     ; SRAM_ADDR[9]  ;        ; 11.126 ; 11.585 ;        ;
; KEY[2]     ; SRAM_ADDR[10] ;        ; 9.783  ; 10.231 ;        ;
; KEY[2]     ; SRAM_ADDR[11] ;        ; 10.302 ; 10.932 ;        ;
; KEY[2]     ; SRAM_ADDR[12] ;        ; 11.433 ; 11.769 ;        ;
; KEY[2]     ; SRAM_ADDR[13] ;        ; 10.162 ; 10.718 ;        ;
; KEY[2]     ; SRAM_ADDR[14] ;        ; 9.883  ; 10.355 ;        ;
; KEY[2]     ; SRAM_ADDR[15] ;        ; 11.767 ; 12.239 ;        ;
; KEY[2]     ; SRAM_ADDR[16] ;        ; 11.384 ; 11.834 ;        ;
; KEY[2]     ; SRAM_ADDR[17] ;        ; 11.169 ; 11.759 ;        ;
; KEY[2]     ; SRAM_OE_N     ; 10.415 ;        ;        ; 10.572 ;
; SW[0]      ; SRAM_ADDR[0]  ; 11.369 ;        ;        ; 11.464 ;
; SW[1]      ; SRAM_ADDR[1]  ; 10.211 ;        ;        ; 10.482 ;
; SW[2]      ; SRAM_ADDR[2]  ; 9.722  ;        ;        ; 9.893  ;
; SW[3]      ; SRAM_ADDR[3]  ; 11.136 ;        ;        ; 11.328 ;
; SW[4]      ; SRAM_ADDR[4]  ; 10.121 ;        ;        ; 10.288 ;
; SW[5]      ; SRAM_ADDR[5]  ; 10.181 ;        ;        ; 10.312 ;
; SW[6]      ; SRAM_ADDR[6]  ; 10.267 ;        ;        ; 10.452 ;
; SW[7]      ; SRAM_ADDR[7]  ; 11.007 ;        ;        ; 11.124 ;
; SW[8]      ; SRAM_ADDR[8]  ; 11.880 ;        ;        ; 11.854 ;
; SW[9]      ; SRAM_ADDR[9]  ; 11.394 ;        ;        ; 11.493 ;
; SW[10]     ; SRAM_ADDR[10] ; 10.424 ;        ;        ; 10.545 ;
; SW[11]     ; SRAM_ADDR[11] ; 11.181 ;        ;        ; 11.152 ;
; SW[12]     ; SRAM_ADDR[12] ; 10.964 ;        ;        ; 11.210 ;
; SW[13]     ; SRAM_ADDR[13] ; 10.368 ;        ;        ; 10.399 ;
; SW[14]     ; SRAM_ADDR[14] ; 9.937  ;        ;        ; 10.066 ;
; SW[15]     ; SRAM_ADDR[15] ; 11.440 ;        ;        ; 11.554 ;
; SW[16]     ; SRAM_ADDR[16] ; 11.518 ;        ;        ; 11.660 ;
; SW[17]     ; SRAM_ADDR[17] ; 11.023 ;        ;        ; 11.006 ;
+------------+---------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 12.128 ; 12.059 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.545 ; 13.476 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 12.128 ; 12.059 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.585 ; 12.516 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.585 ; 12.516 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 13.069 ; 13.000 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.729 ; 13.660 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.729 ; 13.660 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 14.209 ; 14.140 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.634 ; 12.546 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.653 ; 13.565 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.936 ; 13.848 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 14.239 ; 14.151 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 14.889 ; 14.801 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 13.503 ; 13.434 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 13.069 ; 13.000 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.652 ; 11.583 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.069 ; 13.000 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.652 ; 11.583 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.109 ; 12.040 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.109 ; 12.040 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.593 ; 12.524 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.253 ; 13.184 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.253 ; 13.184 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.733 ; 13.664 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.158 ; 12.070 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.177 ; 13.089 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.460 ; 13.372 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.763 ; 13.675 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 14.413 ; 14.325 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 13.027 ; 12.958 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.593 ; 12.524 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.612 ; 10.543 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.029 ; 11.960 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.612 ; 10.543 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.069 ; 11.000 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.069 ; 11.000 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.553 ; 11.484 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.213 ; 12.144 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.213 ; 12.144 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.693 ; 12.624 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.118 ; 11.030 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.137 ; 12.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.420 ; 12.332 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.723 ; 12.635 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.373 ; 13.285 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.987 ; 11.918 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.553 ; 11.484 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 9.960  ; 9.891  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.321 ; 11.252 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.960  ; 9.891  ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.399 ; 10.330 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.399 ; 10.330 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.864 ; 10.795 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.497 ; 11.428 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.497 ; 11.428 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.958 ; 11.889 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.484 ; 10.396 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.462 ; 11.374 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 11.734 ; 11.646 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.024 ; 11.936 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.648 ; 12.560 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.280 ; 11.211 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.864 ; 10.795 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.354  ; 9.285  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.715 ; 10.646 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.354  ; 9.285  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.793  ; 9.724  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.793  ; 9.724  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.258 ; 10.189 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.891 ; 10.822 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.891 ; 10.822 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.352 ; 11.283 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.878  ; 9.790  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.856 ; 10.768 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 11.128 ; 11.040 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.418 ; 11.330 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.042 ; 11.954 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.674 ; 10.605 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.258 ; 10.189 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 8.388  ; 8.319  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.749  ; 9.680  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.388  ; 8.319  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.827  ; 8.758  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.827  ; 8.758  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.292  ; 9.223  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.925  ; 9.856  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.925  ; 9.856  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.386 ; 10.317 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.912  ; 8.824  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.890  ; 9.802  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.162 ; 10.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.452 ; 10.364 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.076 ; 10.988 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.708  ; 9.639  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.292  ; 9.223  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 11.947    ; 12.016    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 13.174    ; 13.243    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.947    ; 12.016    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 12.352    ; 12.421    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 12.352    ; 12.421    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.784    ; 12.853    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 13.332    ; 13.401    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 13.332    ; 13.401    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.763    ; 13.832    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 12.360    ; 12.448    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 13.373    ; 13.461    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.639    ; 13.727    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.930    ; 14.018    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 14.549    ; 14.637    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 13.140    ; 13.209    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.784    ; 12.853    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 11.377    ; 11.446    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 12.604    ; 12.673    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 11.377    ; 11.446    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 11.782    ; 11.851    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 11.782    ; 11.851    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 12.214    ; 12.283    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 12.762    ; 12.831    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 12.762    ; 12.831    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 13.193    ; 13.262    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 11.790    ; 11.878    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 12.803    ; 12.891    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 13.069    ; 13.157    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 13.360    ; 13.448    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 13.979    ; 14.067    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 12.570    ; 12.639    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 12.214    ; 12.283    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 10.380    ; 10.449    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 11.607    ; 11.676    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.380    ; 10.449    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.785    ; 10.854    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.785    ; 10.854    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 11.217    ; 11.286    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.765    ; 11.834    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.765    ; 11.834    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 12.196    ; 12.265    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.793    ; 10.881    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.806    ; 11.894    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 12.072    ; 12.160    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 12.363    ; 12.451    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.982    ; 13.070    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 11.573    ; 11.642    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 11.217    ; 11.286    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 9.711     ; 9.780     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.889    ; 10.958    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.711     ; 9.780     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 10.100    ; 10.169    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 10.100    ; 10.169    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.515    ; 10.584    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 11.040    ; 11.109    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 11.040    ; 11.109    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 11.454    ; 11.523    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 10.145    ; 10.233    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 11.117    ; 11.205    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 11.372    ; 11.460    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.652    ; 11.740    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 12.246    ; 12.334    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.856    ; 10.925    ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.515    ; 10.584    ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.129     ; 9.198     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.307    ; 10.376    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.129     ; 9.198     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.518     ; 9.587     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.518     ; 9.587     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.933     ; 10.002    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.458    ; 10.527    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.458    ; 10.527    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.872    ; 10.941    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.563     ; 9.651     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 10.535    ; 10.623    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.790    ; 10.878    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 11.070    ; 11.158    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 11.664    ; 11.752    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.274    ; 10.343    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.933     ; 10.002    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 8.205     ; 8.274     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.383     ; 9.452     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.205     ; 8.274     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.594     ; 8.663     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.594     ; 8.663     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.009     ; 9.078     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.534     ; 9.603     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.534     ; 9.603     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.948     ; 10.017    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.639     ; 8.727     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.611     ; 9.699     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.866     ; 9.954     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.146    ; 10.234    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.740    ; 10.828    ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.350     ; 9.419     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.009     ; 9.078     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 6.127 ; 0.000         ;
; CLOCK_50                                       ; 6.664 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 7.394 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; CLOCK_50                                       ; 0.126 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.182 ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.183 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; pl|altpll_component|auto_generated|pll1|clk[1] ; 4.776  ; 0.000         ;
; CLOCK_50                                       ; 9.362  ; 0.000         ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; 14.758 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                              ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                           ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; 6.127 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.956      ;
; 6.127 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.956      ;
; 6.127 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.956      ;
; 6.127 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.956      ;
; 6.127 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.956      ;
; 6.127 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.956      ;
; 6.127 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.956      ;
; 6.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.949      ;
; 6.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.949      ;
; 6.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.949      ;
; 6.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.949      ;
; 6.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.949      ;
; 6.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.949      ;
; 6.134 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.949      ;
; 6.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.930      ;
; 6.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.930      ;
; 6.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.930      ;
; 6.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.930      ;
; 6.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.930      ;
; 6.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.930      ;
; 6.155 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.930      ;
; 6.162 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.923      ;
; 6.162 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.923      ;
; 6.162 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.923      ;
; 6.162 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.923      ;
; 6.162 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.923      ;
; 6.162 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.923      ;
; 6.162 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.923      ;
; 6.198 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.885      ;
; 6.198 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.885      ;
; 6.198 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.885      ;
; 6.198 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.885      ;
; 6.198 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.885      ;
; 6.198 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.885      ;
; 6.198 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.885      ;
; 6.226 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.859      ;
; 6.226 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.859      ;
; 6.226 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.859      ;
; 6.226 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.859      ;
; 6.226 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.859      ;
; 6.226 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.859      ;
; 6.226 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.859      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[0]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.811      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[1]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.811      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[2]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.811      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[3]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.811      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[4]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.811      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[5]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.811      ;
; 6.272 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[14]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.811      ;
; 6.300 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[6]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.785      ;
; 6.300 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[7]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.785      ;
; 6.300 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[8]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.785      ;
; 6.300 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[9]   ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.785      ;
; 6.300 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[10]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.785      ;
; 6.300 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[12]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.785      ;
; 6.300 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|GPU_data_out[15]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.785      ;
; 6.363 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.720      ;
; 6.363 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.720      ;
; 6.363 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.720      ;
; 6.363 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.720      ;
; 6.363 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.720      ;
; 6.363 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.720      ;
; 6.363 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.720      ;
; 6.370 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.713      ;
; 6.370 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.713      ;
; 6.370 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.713      ;
; 6.370 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.713      ;
; 6.370 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.713      ;
; 6.370 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.713      ;
; 6.370 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.713      ;
; 6.371 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.714      ;
; 6.371 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.714      ;
; 6.371 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.714      ;
; 6.371 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.714      ;
; 6.371 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.714      ;
; 6.371 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.714      ;
; 6.378 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.707      ;
; 6.378 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.707      ;
; 6.378 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.707      ;
; 6.378 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.707      ;
; 6.378 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.707      ;
; 6.378 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.707      ;
; 6.434 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.649      ;
; 6.434 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.649      ;
; 6.434 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.649      ;
; 6.434 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.649      ;
; 6.434 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.649      ;
; 6.434 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[5]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.649      ;
; 6.434 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[14] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.649      ;
; 6.442 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[9]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.643      ;
; 6.442 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[8]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.643      ;
; 6.442 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[7]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.643      ;
; 6.442 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[6]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.643      ;
; 6.442 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[12] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.643      ;
; 6.442 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8] ; vram_control:vc|VGA_data_hold[10] ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.852     ; 2.643      ;
; 6.508 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[4]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.575      ;
; 6.508 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[3]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.575      ;
; 6.508 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[2]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.575      ;
; 6.508 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[1]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.575      ;
; 6.508 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6] ; vram_control:vc|VGA_data_hold[0]  ; CLOCK_50     ; pl|altpll_component|auto_generated|pll1|clk[1] ; 10.000       ; -0.854     ; 2.575      ;
+-------+------------------------------------------------------+-----------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                            ;
+-------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 6.664 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.471     ;
; 6.697 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.438     ;
; 6.728 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.407     ;
; 6.730 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.405     ;
; 6.732 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.403     ;
; 6.737 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.416     ;
; 6.750 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.403     ;
; 6.761 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.374     ;
; 6.765 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.370     ;
; 6.794 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.341     ;
; 6.794 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.341     ;
; 6.796 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.339     ;
; 6.798 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.337     ;
; 6.800 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.335     ;
; 6.801 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.352     ;
; 6.805 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.348     ;
; 6.814 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.339     ;
; 6.818 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.335     ;
; 6.829 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.306     ;
; 6.830 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.323     ;
; 6.833 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.302     ;
; 6.858 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.277     ;
; 6.862 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.273     ;
; 6.862 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.273     ;
; 6.864 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.271     ;
; 6.866 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.269     ;
; 6.868 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.267     ;
; 6.869 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.284     ;
; 6.873 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.280     ;
; 6.882 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.271     ;
; 6.886 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.267     ;
; 6.894 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.259     ;
; 6.897 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.238     ;
; 6.898 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.255     ;
; 6.901 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.234     ;
; 6.926 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.209     ;
; 6.930 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.205     ;
; 6.930 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.205     ;
; 6.932 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.203     ;
; 6.934 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.201     ;
; 6.937 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.216     ;
; 6.941 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.212     ;
; 6.950 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.203     ;
; 6.954 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.199     ;
; 6.962 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.191     ;
; 6.965 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.170     ;
; 6.966 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.187     ;
; 6.994 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.141     ;
; 6.998 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.137     ;
; 6.998 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.137     ;
; 7.005 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.148     ;
; 7.009 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.144     ;
; 7.018 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.135     ;
; 7.022 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.131     ;
; 7.030 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.123     ;
; 7.034 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.119     ;
; 7.062 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.073     ;
; 7.098 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.055     ;
; 7.102 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 13.051     ;
; 7.103 ; display_out:dc|mult_y[15] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 13.032     ;
; 7.136 ; display_out:dc|mult_y[16] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 12.999     ;
; 7.169 ; display_out:dc|mult_y[17] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 12.966     ;
; 7.233 ; display_out:dc|mult_y[18] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.148      ; 12.902     ;
; 7.293 ; display_out:dc|mult_x[18] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 12.860     ;
; 7.306 ; display_out:dc|mult_x[17] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 12.847     ;
; 7.355 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.799     ;
; 7.386 ; display_out:dc|mult_x[19] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.166      ; 12.767     ;
; 7.402 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.734     ;
; 7.419 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.735     ;
; 7.423 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.731     ;
; 7.466 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.670     ;
; 7.470 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.666     ;
; 7.487 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.667     ;
; 7.491 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.663     ;
; 7.534 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.602     ;
; 7.538 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.598     ;
; 7.555 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.599     ;
; 7.559 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.595     ;
; 7.602 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.534     ;
; 7.606 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.530     ;
; 7.623 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.531     ;
; 7.627 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.527     ;
; 7.670 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[1] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.466     ;
; 7.841 ; display_out:dc|mult_y[14] ; display_out:dc|int_y[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 12.295     ;
; 7.911 ; display_out:dc|mult_x[16] ; display_out:dc|int_x[0] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.167      ; 12.243     ;
; 8.081 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[9] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 12.075     ;
; 8.145 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 12.011     ;
; 8.149 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[8] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.987     ;
; 8.149 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 12.007     ;
; 8.213 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[7] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.923     ;
; 8.213 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.943     ;
; 8.217 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[6] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.919     ;
; 8.217 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.939     ;
; 8.281 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[5] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.855     ;
; 8.281 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.875     ;
; 8.285 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[4] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.851     ;
; 8.285 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.871     ;
; 8.349 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[3] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.787     ;
; 8.349 ; display_out:dc|mult_x[15] ; display_out:dc|int_x[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.169      ; 11.807     ;
; 8.353 ; display_out:dc|mult_y[13] ; display_out:dc|int_y[2] ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.149      ; 11.783     ;
+-------+---------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 7.394 ; vram_control:vc|GPU_en ; w_y[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 2.519      ;
; 7.394 ; vram_control:vc|GPU_en ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 2.519      ;
; 7.462 ; vram_control:vc|GPU_en ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.453      ;
; 7.462 ; vram_control:vc|GPU_en ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.453      ;
; 7.462 ; vram_control:vc|GPU_en ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.453      ;
; 7.463 ; vram_control:vc|GPU_en ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.452      ;
; 7.463 ; vram_control:vc|GPU_en ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.452      ;
; 7.630 ; vram_control:vc|GPU_en ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 2.283      ;
; 7.632 ; vram_control:vc|GPU_en ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 2.281      ;
; 7.634 ; vram_control:vc|GPU_en ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.064     ; 2.279      ;
; 7.651 ; vram_control:vc|GPU_en ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[6][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[5][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.651 ; vram_control:vc|GPU_en ; color[0][21] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.059     ; 2.267      ;
; 7.666 ; vram_control:vc|GPU_en ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[7][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.666 ; vram_control:vc|GPU_en ; color[0][7]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.062     ; 2.249      ;
; 7.690 ; vram_control:vc|GPU_en ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.690 ; vram_control:vc|GPU_en ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.057     ; 2.230      ;
; 7.697 ; vram_control:vc|GPU_en ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[0][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[4][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.697 ; vram_control:vc|GPU_en ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.056     ; 2.224      ;
; 7.705 ; vram_control:vc|GPU_en ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[2][5]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[6][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.705 ; vram_control:vc|GPU_en ; color[4][15] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.052     ; 2.220      ;
; 7.744 ; vram_control:vc|GPU_en ; w_x[1]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.054     ; 2.179      ;
; 7.744 ; vram_control:vc|GPU_en ; w_x[3]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.054     ; 2.179      ;
; 7.744 ; vram_control:vc|GPU_en ; w_x[4]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.054     ; 2.179      ;
; 7.744 ; vram_control:vc|GPU_en ; w_x[5]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.054     ; 2.179      ;
; 7.744 ; vram_control:vc|GPU_en ; w_x[6]       ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.054     ; 2.179      ;
; 7.794 ; vram_control:vc|GPU_en ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[2][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
; 7.794 ; vram_control:vc|GPU_en ; color[2][23] ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.058     ; 2.125      ;
+-------+------------------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                    ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; 0.126 ; display_out:dc|storing_color[15]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.467      ;
; 0.127 ; display_out:dc|storing_color[13]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.468      ;
; 0.128 ; display_out:dc|storing_color[4]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.238      ; 0.470      ;
; 0.128 ; display_out:dc|storing_color[22]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.469      ;
; 0.130 ; display_out:dc|storing_color[6]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.238      ; 0.472      ;
; 0.130 ; display_out:dc|storing_color[19]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.471      ;
; 0.130 ; display_out:dc|storing_color[21]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.471      ;
; 0.134 ; display_out:dc|storing_color[11]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.475      ;
; 0.134 ; display_out:dc|storing_color[23]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.475      ;
; 0.142 ; display_out:dc|storing_color[5]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.238      ; 0.484      ;
; 0.142 ; display_out:dc|storing_color[14]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.483      ;
; 0.142 ; display_out:dc|storing_color[20]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.237      ; 0.483      ;
; 0.146 ; display_out:dc|storing_color[3]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.238      ; 0.488      ;
; 0.147 ; display_out:dc|storing_color[7]                       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.238      ; 0.489      ;
; 0.151 ; display_out:dc|storing_color[12]                      ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.236      ; 0.491      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; display_out:dc|flag                                   ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.222 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.549      ;
; 0.224 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.551      ;
; 0.224 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.350      ;
; 0.271 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.598      ;
; 0.278 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.605      ;
; 0.284 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.410      ;
; 0.289 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.235      ; 0.628      ;
; 0.289 ; display_out:dc|flag_ld                                ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.415      ;
; 0.299 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.235      ; 0.638      ;
; 0.300 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.431      ;
; 0.308 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.309 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.636      ;
; 0.309 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.636      ;
; 0.309 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.435      ;
; 0.314 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.440      ;
; 0.320 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.645      ;
; 0.324 ; display_out:dc|storing_addr[4]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.651      ;
; 0.332 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[0]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.250      ; 0.666      ;
; 0.371 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.497      ;
; 0.372 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.699      ;
; 0.376 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.502      ;
; 0.377 ; display_out:dc|storing_addr[8]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.702      ;
; 0.380 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.707      ;
; 0.382 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.709      ;
; 0.390 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_x[0]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.259      ; 0.733      ;
; 0.399 ; vram_control:vc|VGA_data_hold[5]                      ; display_out:dc|storing_color[11]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.824      ; 1.377      ;
; 0.401 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_x[1]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.259      ; 0.744      ;
; 0.418 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[1]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.250      ; 0.752      ;
; 0.420 ; vram_control:vc|VGA_data_hold[13]                     ; display_out:dc|storing_color[22]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.818      ; 1.392      ;
; 0.422 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.749      ;
; 0.429 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.756      ;
; 0.431 ; display_out:dc|storing_addr[6]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.756      ;
; 0.435 ; vram_control:vc|VGA_data_hold[14]                     ; display_out:dc|storing_color[23]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.826      ; 1.415      ;
; 0.436 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.233      ; 0.773      ;
; 0.447 ; display_out:dc|storing_addr[2]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.772      ;
; 0.449 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.454 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.457 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.459 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; display_out:dc|storing_addr[9]                                                                                             ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.047      ; 0.590      ;
; 0.459 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.462 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[10]                                                                      ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.466 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.791      ;
; 0.466 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.592      ;
; 0.467 ; display_out:dc|storing_addr[0]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.794      ;
; 0.467 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.593      ;
; 0.468 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.594      ;
; 0.470 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.596      ;
; 0.478 ; display_out:dc|storing_addr[3]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.803      ;
; 0.479 ; display_out:dc|storing                                ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.235      ; 0.818      ;
; 0.479 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.043      ; 0.606      ;
; 0.481 ; vram_control:vc|VGA_data_hold[9]                      ; display_out:dc|storing_color[15]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.822      ; 1.457      ;
; 0.484 ; vram_control:vc|VGA_data_hold[6]                      ; display_out:dc|storing_color[12]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.824      ; 1.462      ;
; 0.485 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.043      ; 0.612      ;
; 0.486 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.043      ; 0.613      ;
; 0.487 ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.043      ; 0.614      ;
; 0.488 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.815      ;
; 0.493 ; vram_control:vc|VGA_data_hold[2]                      ; display_out:dc|storing_color[5]                                                                                            ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.826      ; 1.473      ;
; 0.494 ; display_out:dc|dis_h_hold[5]                          ; display_out:dc|int_y[2]                                                                                                    ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.250      ; 0.828      ;
; 0.503 ; display_out:dc|storing_addr[5]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.221      ; 0.828      ;
; 0.506 ; display_out:dc|vga:v|simple_counter:row_counter|Q[6]  ; display_out:dc|flag                                                                                                        ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.632      ;
; 0.507 ; vram_control:vc|VGA_data_hold[3]                      ; display_out:dc|storing_color[6]                                                                                            ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.826      ; 1.487      ;
; 0.508 ; vram_control:vc|VGA_data_hold[1]                      ; display_out:dc|storing_color[4]                                                                                            ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.826      ; 1.488      ;
; 0.511 ; display_out:dc|storing_addr[7]                        ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.223      ; 0.838      ;
; 0.512 ; vram_control:vc|VGA_data_hold[10]                     ; display_out:dc|storing_color[19]                                                                                           ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.824      ; 1.490      ;
; 0.512 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.515 ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]  ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.517 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]                                                                       ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.519 ; vram_control:vc|VGA_data_hold[0]                      ; display_out:dc|storing_color[3]                                                                                            ; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50    ; 0.000        ; 0.826      ; 1.499      ;
; 0.520 ; display_out:dc|vga:v|simple_counter:row_counter|Q[9]  ; display_out:dc|flag_ld                                                                                                     ; CLOCK_50                                       ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
+-------+-------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                  ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                           ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.182 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[0]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.314      ;
; 0.196 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.321      ;
; 0.197 ; vram_control:vc|counter[0]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.322      ;
; 0.308 ; vram_control:vc|counter[1]                            ; vram_control:vc|counter[2]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.433      ;
; 0.309 ; vram_control:vc|counter[2]                            ; vram_control:vc|counter[1]        ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.434      ;
; 0.479 ; vram_control:vc|counter[0]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.604      ;
; 0.532 ; vram_control:vc|counter[2]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.657      ;
; 0.626 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_en            ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.041      ; 0.751      ;
; 0.971 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 0.725      ;
; 1.047 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.026      ; 1.157      ;
; 1.047 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.026      ; 1.157      ;
; 1.073 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 0.827      ;
; 1.237 ; display_out:dc|vga:v|simple_counter:col_counter|Q[2]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 0.991      ;
; 1.279 ; display_out:dc|vga:v|simple_counter:col_counter|Q[0]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.033      ;
; 1.281 ; display_out:dc|vga:v|simple_counter:col_counter|Q[6]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.035      ;
; 1.293 ; display_out:dc|vga:v|simple_counter:col_counter|Q[1]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.047      ;
; 1.318 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.469      ;
; 1.318 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.469      ;
; 1.321 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.472      ;
; 1.321 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.472      ;
; 1.332 ; display_out:dc|vga:v|simple_counter:col_counter|Q[3]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.086      ;
; 1.346 ; display_out:dc|vga:v|simple_counter:col_counter|Q[7]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.100      ;
; 1.378 ; display_out:dc|vga:v|simple_counter:col_counter|Q[4]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.132      ;
; 1.426 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.180      ;
; 1.475 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.626      ;
; 1.475 ; w_x[7]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.626      ;
; 1.478 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.596      ;
; 1.478 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.596      ;
; 1.478 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.596      ;
; 1.478 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.596      ;
; 1.478 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.596      ;
; 1.478 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.596      ;
; 1.478 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.596      ;
; 1.480 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.631      ;
; 1.480 ; w_x[0]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.631      ;
; 1.505 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.621      ;
; 1.505 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.621      ;
; 1.505 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.621      ;
; 1.505 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.621      ;
; 1.505 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.621      ;
; 1.505 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.621      ;
; 1.505 ; vram_control:vc|counter[1]                            ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.032      ; 1.621      ;
; 1.548 ; display_out:dc|vga:v|simple_counter:col_counter|Q[5]  ; vram_control:vc|GPU_en            ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.430     ; 1.302      ;
; 1.615 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.766      ;
; 1.615 ; w_x[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 1.766      ;
; 1.635 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.374      ;
; 1.635 ; display_out:dc|vga:v|simple_counter:col_counter|Q[10] ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.374      ;
; 1.651 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.026      ; 1.761      ;
; 1.651 ; vram_control:vc|GPU_en                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.026      ; 1.761      ;
; 1.654 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 1.807      ;
; 1.654 ; w_x[1]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 1.807      ;
; 1.675 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 1.836      ;
; 1.675 ; w_y[2]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 1.836      ;
; 1.678 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.449     ; 1.413      ;
; 1.678 ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.449     ; 1.413      ;
; 1.703 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 1.864      ;
; 1.703 ; w_y[5]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 1.864      ;
; 1.708 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.447      ;
; 1.708 ; display_out:dc|vga:v|simple_counter:col_counter|Q[9]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.447      ;
; 1.710 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[13] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.449      ;
; 1.710 ; display_out:dc|vga:v|simple_counter:col_counter|Q[8]  ; vram_control:vc|VGA_data_hold[11] ; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.445     ; 1.449      ;
; 1.716 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.860      ;
; 1.716 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.860      ;
; 1.716 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.860      ;
; 1.716 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.860      ;
; 1.716 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.860      ;
; 1.716 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.860      ;
; 1.716 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.860      ;
; 1.719 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[6]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.863      ;
; 1.719 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[7]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.863      ;
; 1.719 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[8]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.863      ;
; 1.719 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[9]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.863      ;
; 1.719 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[10]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.863      ;
; 1.719 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[12]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.863      ;
; 1.719 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[15]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.030      ; 1.863      ;
; 1.735 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.877      ;
; 1.735 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.877      ;
; 1.735 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.877      ;
; 1.735 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.877      ;
; 1.735 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.877      ;
; 1.735 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.877      ;
; 1.735 ; w_x[8]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.877      ;
; 1.738 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[0]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.880      ;
; 1.738 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[1]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.880      ;
; 1.738 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[2]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.880      ;
; 1.738 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[3]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.880      ;
; 1.738 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[4]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.880      ;
; 1.738 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[5]   ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.880      ;
; 1.738 ; w_x[9]                                                ; vram_control:vc|GPU_data_out[14]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.028      ; 1.880      ;
; 1.740 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.903      ;
; 1.740 ; w_y[6]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.903      ;
; 1.775 ; w_y[3]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.938      ;
; 1.775 ; w_y[3]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.049      ; 1.938      ;
; 1.782 ; w_x[6]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 1.935      ;
; 1.782 ; w_x[6]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 1.935      ;
; 1.792 ; w_y[7]                                                ; vram_control:vc|GPU_data_out[11]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 1.953      ;
; 1.792 ; w_y[7]                                                ; vram_control:vc|GPU_data_out[13]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.047      ; 1.953      ;
+-------+-------------------------------------------------------+-----------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.183 ; w_x[8]       ; w_x[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; w_x[9]       ; w_x[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; w_y[2]       ; w_y[2]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[3]       ; w_y[3]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[4]       ; w_y[4]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[5]       ; w_y[5]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[6]       ; w_y[6]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[7]       ; w_y[7]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[8]       ; w_y[8]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; w_y[9]       ; w_y[9]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.189 ; color[0][19] ; color[5][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.313      ;
; 0.190 ; count[0]     ; count[0]     ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; w_x[0]       ; w_x[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[6][6]  ; color[5][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[5][6]  ; color[4][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[2][6]  ; color[1][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[7][13] ; color[6][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[5][20] ; color[4][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[3][20] ; color[2][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; color[6][21] ; color[5][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; w_y[0]       ; w_y[0]       ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.314      ;
; 0.191 ; color[6][13] ; color[5][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.315      ;
; 0.191 ; color[7][21] ; color[6][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.315      ;
; 0.191 ; color[5][21] ; color[4][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.315      ;
; 0.192 ; color[3][3]  ; color[2][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.316      ;
; 0.192 ; color[5][23] ; color[4][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.316      ;
; 0.193 ; color[3][7]  ; color[2][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; color[0][15] ; color[7][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; color[0][21] ; color[7][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; color[0][23] ; color[7][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.317      ;
; 0.194 ; color[2][3]  ; color[1][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[7][3]  ; color[6][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[6][3]  ; color[5][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[0][4]  ; color[7][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[6][4]  ; color[5][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[5][4]  ; color[4][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[4][4]  ; color[3][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[3][12] ; color[2][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[0][13] ; color[7][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[3][13] ; color[2][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[4][14] ; color[3][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[2][14] ; color[1][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.194 ; color[3][21] ; color[2][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.318      ;
; 0.195 ; color[5][3]  ; color[4][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[3][4]  ; color[2][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[2][5]  ; color[1][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[1][22] ; color[0][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[0][6]  ; color[7][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[7][7]  ; color[6][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[5][7]  ; color[4][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[0][12] ; color[3][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; color[5][13] ; color[4][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.319      ;
; 0.196 ; color[6][7]  ; color[5][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.320      ;
; 0.196 ; color[7][23] ; color[6][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.320      ;
; 0.197 ; color[0][14] ; color[1][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.321      ;
; 0.197 ; color[2][15] ; color[1][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.321      ;
; 0.198 ; color[2][4]  ; color[1][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.322      ;
; 0.198 ; color[1][12] ; color[0][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.322      ;
; 0.198 ; color[1][13] ; color[0][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.322      ;
; 0.199 ; color[2][12] ; color[1][12] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.323      ;
; 0.199 ; color[2][20] ; color[1][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.323      ;
; 0.200 ; color[3][15] ; color[2][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.324      ;
; 0.247 ; color[0][20] ; color[7][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.371      ;
; 0.247 ; color[4][23] ; color[3][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.371      ;
; 0.248 ; color[4][13] ; color[3][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.372      ;
; 0.248 ; color[6][15] ; color[5][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.372      ;
; 0.249 ; color[0][7]  ; color[7][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; color[5][14] ; color[4][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; color[7][15] ; color[6][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.373      ;
; 0.250 ; color[7][4]  ; color[6][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; color[7][6]  ; color[6][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.250 ; color[6][11] ; color[5][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.374      ;
; 0.251 ; color[2][22] ; color[1][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.375      ;
; 0.251 ; color[6][23] ; color[5][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.375      ;
; 0.252 ; color[1][6]  ; color[0][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.376      ;
; 0.252 ; color[0][11] ; color[7][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.376      ;
; 0.253 ; color[1][4]  ; color[0][4]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.377      ;
; 0.253 ; color[0][5]  ; color[4][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.377      ;
; 0.255 ; color[2][7]  ; color[1][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.379      ;
; 0.255 ; color[2][13] ; color[1][13] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.379      ;
; 0.261 ; color[3][11] ; color[2][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.385      ;
; 0.261 ; color[6][20] ; color[5][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.385      ;
; 0.262 ; color[4][11] ; color[3][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.386      ;
; 0.263 ; color[4][3]  ; color[3][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; color[4][22] ; color[3][22] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; color[4][21] ; color[3][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.387      ;
; 0.263 ; color[2][23] ; color[1][23] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.387      ;
; 0.264 ; color[4][6]  ; color[3][6]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.388      ;
; 0.264 ; color[4][20] ; color[3][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.388      ;
; 0.265 ; color[4][7]  ; color[3][7]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.389      ;
; 0.265 ; color[1][15] ; color[0][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.389      ;
; 0.266 ; color[1][5]  ; color[0][5]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; color[1][14] ; color[0][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.390      ;
; 0.267 ; color[1][3]  ; color[0][3]  ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.391      ;
; 0.267 ; color[1][19] ; color[0][19] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.391      ;
; 0.267 ; color[3][14] ; color[2][14] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.391      ;
; 0.267 ; color[2][21] ; color[1][21] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.391      ;
; 0.268 ; color[2][11] ; color[1][11] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.392      ;
; 0.268 ; color[4][15] ; color[3][15] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.394      ;
; 0.269 ; color[1][20] ; color[0][20] ; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.393      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[1]'                                                                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.776 ; 4.960        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.777 ; 4.961        ; 0.184          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[0]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[10]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[11]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[12]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[13]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[14]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[15]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[1]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[2]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[3]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[4]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[5]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[6]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[7]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[8]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_data_out[9]   ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|GPU_en            ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[0]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[10] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[11] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[12] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[13] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[14] ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[1]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[2]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[3]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[4]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[5]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[6]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[7]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[8]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|VGA_data_hold[9]  ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[0]        ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[1]        ;
; 4.820 ; 5.036        ; 0.216          ; High Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vram_control:vc|counter[2]        ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[0]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[10]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[12]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[14]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[15]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[1]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[2]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[3]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[4]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[5]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[6]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[7]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[8]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_data_out[9]|clk            ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|GPU_en|clk                     ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[0]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[10]|clk          ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[12]|clk          ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[14]|clk          ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[1]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[2]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[3]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[4]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[5]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[6]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[7]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[8]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|VGA_data_hold[9]|clk           ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[0]|clk                 ;
; 4.956 ; 4.956        ; 0.000          ; Low Pulse Width  ; pl|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vc|counter[1]|clk                 ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+
; 9.362 ; 9.592        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 9.362 ; 9.592        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_we_reg        ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[10]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[11]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[12]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[13]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[14]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[15]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[16]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[17]                          ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[9]                           ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 9.363 ; 9.593        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_we_reg       ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[0]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[18]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[19]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[1]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[20]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[21]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[22]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[23]                          ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[2]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[3]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[4]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[5]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[6]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[7]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|q_a[8]                           ;
; 9.364 ; 9.594        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a9~porta_datain_reg0   ;
; 9.365 ; 9.595        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.365 ; 9.595        ; 0.230          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|row_hold:rh|altsyncram:altsyncram_component|altsyncram_3dh1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[0]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[1]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[2]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[3]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[4]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[5]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[6]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[7]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[8]                                                                                                    ;
; 9.398 ; 9.582        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_x[9]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[0]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[1]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[2]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[3]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[4]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[5]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[6]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[7]                                                                                                    ;
; 9.403 ; 9.587        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|int_y[8]                                                                                                    ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|dis_h_hold[5]                                                                                               ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[10]                                                                                                  ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[13]                                                                                                  ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[14]                                                                                                  ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[7]                                                                                                   ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[8]                                                                                                   ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[9]                                                                                                   ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[0]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[1]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[2]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[3]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[4]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[5]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[6]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[7]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[8]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_addr[9]                                                                                             ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[11]                                                                                           ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[13]                                                                                           ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[14]                                                                                           ;
; 9.424 ; 9.608        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[15]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[11]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[12]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[16]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[17]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[18]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[19]                                                                                                  ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing                                                                                                     ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[12]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[19]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[20]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[21]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[22]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[23]                                                                                           ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[3]                                                                                            ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[4]                                                                                            ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[5]                                                                                            ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[6]                                                                                            ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|storing_color[7]                                                                                            ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[0]                                                                       ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[1]                                                                       ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[2]                                                                       ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[3]                                                                       ;
; 9.425 ; 9.609        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|vga:v|simple_counter:row_counter|Q[4]                                                                       ;
; 9.426 ; 9.610        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag                                                                                                        ;
; 9.426 ; 9.610        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|flag_ld                                                                                                     ;
; 9.426 ; 9.610        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_x[15]                                                                                                  ;
; 9.426 ; 9.610        ; 0.184          ; Low Pulse Width ; CLOCK_50 ; Rise       ; display_out:dc|mult_y[10]                                                                                                  ;
+-------+--------------+----------------+-----------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pl|altpll_component|auto_generated|pll1|clk[0]'                                            ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target       ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+--------------+
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][22] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][5]  ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][22] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][5]  ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][22] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][5]  ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][22] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][22] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][11] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][11] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][13] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][15] ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[0]     ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[14]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[15]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[16]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[17]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[18]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[19]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[20]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[21]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[22]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[23]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[24]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[25]    ;
; 14.758 ; 14.942       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[26]    ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[1][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[2][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[3][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[4][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[5][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[6][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][23] ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][3]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][6]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[7][7]  ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[10]    ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[11]    ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[12]    ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[13]    ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[1]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[2]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[3]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[4]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[5]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[6]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[7]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[8]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[9]     ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[0]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[1]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[2]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[3]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[4]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[5]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[6]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[7]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[8]       ;
; 14.759 ; 14.943       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; w_y[9]       ;
; 14.760 ; 14.944       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][11] ;
; 14.760 ; 14.944       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][12] ;
; 14.760 ; 14.944       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][14] ;
; 14.760 ; 14.944       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][19] ;
; 14.760 ; 14.944       ; 0.184          ; Low Pulse Width ; pl|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; color[0][20] ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+--------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; 2.857 ; 3.546 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; 2.857 ; 3.546 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 1.707 ; 2.423 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.567 ; 2.289 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 1.707 ; 2.423 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 1.543 ; 2.253 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.637 ; 2.346 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.625 ; 2.344 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.691 ; 2.398 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 1.505 ; 2.222 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 1.476 ; 2.185 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.296 ; 1.945 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 1.387 ; 2.036 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 1.349 ; 2.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.375 ; 2.029 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 1.586 ; 2.274 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.499 ; 2.205 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 1.493 ; 2.201 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.680 ; 2.391 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; -1.892 ; -2.627 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; -1.892 ; -2.627 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.800 ; -1.433 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.066 ; -1.767 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.204 ; -1.906 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.044 ; -1.734 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.137 ; -1.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.127 ; -1.833 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.021 ; -1.708 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.006 ; -1.703 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.979 ; -1.668 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.800 ; -1.433 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -0.898 ; -1.537 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.856 ; -1.503 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.885 ; -1.529 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.088 ; -1.765 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.000 ; -1.686 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.994 ; -1.682 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.181 ; -1.879 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.488 ; 8.722 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.125 ; 7.340 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.460 ; 7.667 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.196 ; 7.356 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.827 ; 8.071 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.523 ; 7.658 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 7.471 ; 7.652 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.556 ; 7.699 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 7.917 ; 8.111 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 8.226 ; 8.474 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 8.414 ; 8.572 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 7.249 ; 7.398 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.558 ; 7.734 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 8.167 ; 8.374 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.340 ; 7.482 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.173 ; 7.309 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.488 ; 8.722 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.317 ; 8.541 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.810 ; 8.024 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 7.462 ; 7.688 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 7.803 ; 8.349 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 7.006 ; 7.474 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 7.191 ; 7.683 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 7.686 ; 8.224 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 7.010 ; 7.482 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.610 ; 8.148 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.803 ; 8.349 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 7.247 ; 7.747 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 7.528 ; 8.090 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 7.361 ; 7.867 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.899 ; 7.348 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.993 ; 7.465 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 7.635 ; 8.173 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.494 ; 8.051 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.562 ; 8.098 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 7.396 ; 7.895 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 7.605 ; 7.610 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 7.311 ; 7.822 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 8.093 ; 8.137 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 6.956 ; 7.050 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 6.630 ; 6.483 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 6.634 ; 6.427 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 6.956 ; 6.974 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 6.508 ; 6.714 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 6.867 ; 7.050 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 6.376 ; 6.557 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 6.455 ; 6.637 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 6.691 ; 6.843 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 6.947 ; 6.553 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.497 ; 3.901 ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 7.164 ; 7.191 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 7.164 ; 7.191 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 6.567 ; 6.512 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 6.633 ; 6.605 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 6.412 ; 6.572 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 6.608 ; 6.790 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 6.564 ; 6.751 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 6.679 ; 6.872 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 6.592 ; 6.733 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 5.388 ; 5.533 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 6.929 ; 7.126 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 6.193 ; 6.187 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 6.358 ; 6.279 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 6.224 ; 6.133 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 5.949 ; 6.056 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 6.157 ; 6.305 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 6.837 ; 7.038 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 6.929 ; 7.126 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 6.430 ; 6.580 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 6.617 ; 6.930 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.497 ; 3.901 ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.961 ; 8.208 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.314 ; 7.609 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 6.963 ; 7.205 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.556 ; 6.743 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.432 ; 7.687 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.063 ; 7.216 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.955 ; 7.126 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.085 ; 7.253 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 7.296 ; 7.529 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 7.703 ; 7.964 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.787 ; 7.984 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.929 ; 7.095 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.237 ; 7.429 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.770 ; 7.999 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.903 ; 7.086 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.737 ; 6.914 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.961 ; 8.208 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.596 ; 7.900 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.422 ; 7.656 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 7.119 ; 7.165 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 7.459 ; 7.724 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.690 ; 6.891 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.885 ; 7.112 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 7.394 ; 7.701 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.707 ; 6.914 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 7.296 ; 7.566 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.459 ; 7.724 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.769 ; 7.003 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 7.193 ; 7.472 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.872 ; 7.110 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.613 ; 6.800 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.631 ; 6.847 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 7.367 ; 7.607 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 7.149 ; 7.424 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.261 ; 7.562 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.974 ; 7.205 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 7.082 ; 7.349 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.838 ; 7.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 7.570 ; 7.876 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 6.736 ; 7.130 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 5.788 ; 6.128 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 4.903 ; 5.194 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 5.829 ; 6.187 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 6.648 ; 7.099 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 5.997 ; 6.357 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 6.132 ; 6.554 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 5.729 ; 6.047 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 4.751 ; 4.979 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 5.798 ; 6.173 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 6.736 ; 7.130 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 5.232 ; 5.507 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 4.666 ; 4.897 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 5.511 ; 5.812 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 6.164 ; 6.533 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 5.791 ; 6.135 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 6.469 ; 6.843 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 7.430 ; 7.677 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.783 ; 7.078 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 6.432 ; 6.674 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.018 ; 6.212 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.901 ; 7.156 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.532 ; 6.685 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.424 ; 6.595 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.554 ; 6.722 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 6.765 ; 6.985 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 7.172 ; 7.433 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.256 ; 7.440 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.398 ; 6.564 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.706 ; 6.898 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.239 ; 7.468 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.372 ; 6.555 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.206 ; 6.383 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.430 ; 7.677 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.065 ; 7.369 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.891 ; 7.125 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 6.548 ; 6.634 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.888 ; 7.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.119 ; 6.360 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.314 ; 6.581 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.767 ; 7.064 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.136 ; 6.383 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.725 ; 7.035 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 6.888 ; 7.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.198 ; 6.472 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 6.517 ; 6.847 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.301 ; 6.579 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.986 ; 6.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 5.941 ; 6.186 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.623 ; 6.929 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.578 ; 6.893 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.635 ; 6.928 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.403 ; 6.674 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.551 ; 6.778 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 6.267 ; 6.518 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 7.039 ; 7.305 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 5.812 ; 6.133 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 5.235 ; 5.541 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 5.812 ; 6.133 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 5.115 ; 5.398 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 5.256 ; 5.537 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 5.185 ; 5.475 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 5.708 ; 6.047 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.525 ; 4.699 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 5.334 ; 5.617 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 5.287 ; 5.576 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 5.708 ; 6.047 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 4.713 ; 4.901 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 5.713 ; 6.029 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 4.802 ; 5.023 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 4.961 ; 5.212 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 5.713 ; 6.029 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 5.040 ; 5.251 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 4.542 ; 4.706 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.309 ; 5.544 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.005 ; 6.219 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.309 ; 5.544 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.447 ; 5.678 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.101 ; 6.435 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.683 ; 5.976 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.753 ; 6.017 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.857 ; 6.151 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.835 ; 6.133 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.616 ; 6.965 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 6.353 ; 6.612 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.591 ; 5.847 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.912 ; 6.206 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.497 ; 6.802 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.693 ; 5.945 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 5.578 ; 5.839 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.816 ; 7.154 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.510 ; 6.878 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.023 ; 6.321 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 5.725 ; 6.008 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.021 ; 6.279 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.120 ; 6.396 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.297 ; 6.596 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.774 ; 7.117 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.124 ; 6.403 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.700 ; 7.042 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 6.885 ; 7.236 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.352 ; 6.657 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 6.622 ; 6.985 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.466 ; 6.778 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.021 ; 6.279 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.112 ; 6.392 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.727 ; 7.072 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.591 ; 6.954 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.653 ; 6.994 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.494 ; 6.799 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.252 ; 6.595 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 6.383 ; 6.680 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 6.720 ; 7.100 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 5.347 ; 5.537 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 5.995 ; 5.988 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 5.347 ; 5.537 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 6.225 ; 6.515 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 5.542 ; 5.788 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 5.811 ; 6.036 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 5.412 ; 5.631 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 5.416 ; 5.618 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 5.543 ; 5.772 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 5.972 ; 5.683 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.366 ; 3.779 ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 5.551 ; 5.791 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 6.313 ; 6.617 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 5.718 ; 5.952 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 5.763 ; 6.020 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 5.551 ; 5.791 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 5.803 ; 6.048 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 5.779 ; 6.032 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 5.854 ; 6.113 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 5.708 ; 5.949 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 4.715 ; 4.890 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 5.007 ; 5.154 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 5.097 ; 5.268 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 5.502 ; 5.707 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 5.408 ; 5.603 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 5.007 ; 5.154 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 5.196 ; 5.392 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 5.952 ; 6.194 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 5.882 ; 6.130 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 5.401 ; 5.601 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 6.040 ; 6.234 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.366 ; 3.779 ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.383 ; 4.573 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 5.114 ; 5.334 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.859 ; 5.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.451 ; 4.666 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.286 ; 5.600 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.765 ; 5.027 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.828 ; 5.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.900 ; 5.190 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.106 ; 5.412 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.538 ; 5.847 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.641 ; 5.926 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.546 ; 4.680 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.847 ; 5.006 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 5.719 ; 6.006 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.542 ; 4.739 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.383 ; 4.573 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 5.919 ; 6.220 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.201 ; 5.511 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.235 ; 5.520 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 4.446 ; 4.653 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.400 ; 4.568 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.400 ; 4.568 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.726 ; 4.961 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.423 ; 5.661 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.410 ; 4.582 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.981 ; 5.214 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.423 ; 5.698 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.701 ; 4.867 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.182 ; 5.488 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 4.888 ; 5.119 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.721 ; 4.921 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.592 ; 4.743 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.274 ; 5.536 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.020 ; 5.296 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.346 ; 5.650 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 4.984 ; 5.197 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.809 ; 6.089 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 5.627 ; 5.802 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 6.277 ; 6.594 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 4.249 ; 4.471 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 5.329 ; 5.655 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 4.476 ; 4.756 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 5.366 ; 5.709 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 6.152 ; 6.585 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 5.527 ; 5.873 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 5.657 ; 6.062 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 5.271 ; 5.576 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 4.331 ; 4.551 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 5.336 ; 5.696 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 6.274 ; 6.654 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 4.793 ; 5.056 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 4.249 ; 4.471 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 5.061 ; 5.351 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 5.687 ; 6.041 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 5.330 ; 5.660 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 6.017 ; 6.379 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.679 ; 4.716 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.845 ; 4.994 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.679 ; 4.785 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.680 ; 4.716 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.168 ; 5.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.914 ; 4.947 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.947 ; 4.980 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.949 ; 4.988 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.104 ; 5.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.824 ; 5.906 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.612 ; 5.741 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.917 ; 4.935 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.214 ; 5.258 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 5.829 ; 5.865 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.002 ; 5.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.842 ; 4.848 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.116 ; 6.187 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.680 ; 5.840 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.455 ; 5.494 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 5.373 ; 5.364 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.761 ; 4.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.824 ; 4.825 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.999 ; 5.025 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.636 ; 5.689 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.826 ; 4.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.404 ; 5.471 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.752 ; 5.812 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.000 ; 5.036 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.326 ; 5.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.116 ; 5.157 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.888 ; 4.856 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.761 ; 4.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.432 ; 5.501 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.455 ; 5.528 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.508 ; 5.558 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.196 ; 5.227 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.299 ; 5.613 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 4.925 ; 5.216 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 5.767 ; 6.118 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 4.681 ; 4.954 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 4.790 ; 5.077 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 5.343 ; 5.643 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 4.681 ; 4.954 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 4.790 ; 5.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 4.749 ; 5.028 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 4.102 ; 4.267 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.102 ; 4.267 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 4.892 ; 5.164 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 4.840 ; 5.110 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 5.243 ; 5.556 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 4.284 ; 4.463 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 4.118 ; 4.275 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 4.380 ; 4.592 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 4.533 ; 4.774 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 5.255 ; 5.559 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 4.597 ; 4.798 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 4.118 ; 4.275 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; KEY[2]     ; SRAM_ADDR[0]  ;       ; 6.984 ; 7.469 ;       ;
; KEY[2]     ; SRAM_ADDR[1]  ;       ; 6.247 ; 6.748 ;       ;
; KEY[2]     ; SRAM_ADDR[2]  ;       ; 6.103 ; 6.715 ;       ;
; KEY[2]     ; SRAM_ADDR[3]  ;       ; 6.686 ; 7.176 ;       ;
; KEY[2]     ; SRAM_ADDR[4]  ;       ; 6.070 ; 6.629 ;       ;
; KEY[2]     ; SRAM_ADDR[5]  ;       ; 6.220 ; 6.805 ;       ;
; KEY[2]     ; SRAM_ADDR[6]  ;       ; 6.330 ; 6.904 ;       ;
; KEY[2]     ; SRAM_ADDR[7]  ;       ; 6.581 ; 7.058 ;       ;
; KEY[2]     ; SRAM_ADDR[8]  ;       ; 7.205 ; 7.758 ;       ;
; KEY[2]     ; SRAM_ADDR[9]  ;       ; 7.040 ; 7.552 ;       ;
; KEY[2]     ; SRAM_ADDR[10] ;       ; 6.039 ; 6.621 ;       ;
; KEY[2]     ; SRAM_ADDR[11] ;       ; 6.374 ; 6.930 ;       ;
; KEY[2]     ; SRAM_ADDR[12] ;       ; 7.211 ; 7.801 ;       ;
; KEY[2]     ; SRAM_ADDR[13] ;       ; 6.277 ; 6.880 ;       ;
; KEY[2]     ; SRAM_ADDR[14] ;       ; 6.105 ; 6.715 ;       ;
; KEY[2]     ; SRAM_ADDR[15] ;       ; 7.419 ; 7.991 ;       ;
; KEY[2]     ; SRAM_ADDR[16] ;       ; 7.092 ; 7.575 ;       ;
; KEY[2]     ; SRAM_ADDR[17] ;       ; 6.898 ; 7.477 ;       ;
; KEY[2]     ; SRAM_OE_N     ; 6.104 ;       ;       ; 7.081 ;
; SW[0]      ; SRAM_ADDR[0]  ; 6.665 ;       ;       ; 7.695 ;
; SW[1]      ; SRAM_ADDR[1]  ; 6.110 ;       ;       ; 7.082 ;
; SW[2]      ; SRAM_ADDR[2]  ; 5.778 ;       ;       ; 6.676 ;
; SW[3]      ; SRAM_ADDR[3]  ; 6.550 ;       ;       ; 7.576 ;
; SW[4]      ; SRAM_ADDR[4]  ; 6.010 ;       ;       ; 6.952 ;
; SW[5]      ; SRAM_ADDR[5]  ; 5.988 ;       ;       ; 6.917 ;
; SW[6]      ; SRAM_ADDR[6]  ; 6.080 ;       ;       ; 7.035 ;
; SW[7]      ; SRAM_ADDR[7]  ; 6.486 ;       ;       ; 7.497 ;
; SW[8]      ; SRAM_ADDR[8]  ; 6.964 ;       ;       ; 7.975 ;
; SW[9]      ; SRAM_ADDR[9]  ; 6.893 ;       ;       ; 7.856 ;
; SW[10]     ; SRAM_ADDR[10] ; 6.165 ;       ;       ; 7.102 ;
; SW[11]     ; SRAM_ADDR[11] ; 6.494 ;       ;       ; 7.480 ;
; SW[12]     ; SRAM_ADDR[12] ; 6.728 ;       ;       ; 7.686 ;
; SW[13]     ; SRAM_ADDR[13] ; 6.093 ;       ;       ; 7.011 ;
; SW[14]     ; SRAM_ADDR[14] ; 5.880 ;       ;       ; 6.794 ;
; SW[15]     ; SRAM_ADDR[15] ; 6.926 ;       ;       ; 7.902 ;
; SW[16]     ; SRAM_ADDR[16] ; 6.811 ;       ;       ; 7.854 ;
; SW[17]     ; SRAM_ADDR[17] ; 6.439 ;       ;       ; 7.387 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; KEY[2]     ; SRAM_ADDR[0]  ;       ; 6.711 ; 7.205 ;       ;
; KEY[2]     ; SRAM_ADDR[1]  ;       ; 5.991 ; 6.489 ;       ;
; KEY[2]     ; SRAM_ADDR[2]  ;       ; 5.885 ; 6.489 ;       ;
; KEY[2]     ; SRAM_ADDR[3]  ;       ; 6.428 ; 6.924 ;       ;
; KEY[2]     ; SRAM_ADDR[4]  ;       ; 5.856 ; 6.407 ;       ;
; KEY[2]     ; SRAM_ADDR[5]  ;       ; 5.981 ; 6.556 ;       ;
; KEY[2]     ; SRAM_ADDR[6]  ;       ; 6.106 ; 6.672 ;       ;
; KEY[2]     ; SRAM_ADDR[7]  ;       ; 6.347 ; 6.818 ;       ;
; KEY[2]     ; SRAM_ADDR[8]  ;       ; 6.912 ; 7.464 ;       ;
; KEY[2]     ; SRAM_ADDR[9]  ;       ; 6.822 ; 7.328 ;       ;
; KEY[2]     ; SRAM_ADDR[10] ;       ; 5.826 ; 6.401 ;       ;
; KEY[2]     ; SRAM_ADDR[11] ;       ; 6.149 ; 6.699 ;       ;
; KEY[2]     ; SRAM_ADDR[12] ;       ; 6.957 ; 7.532 ;       ;
; KEY[2]     ; SRAM_ADDR[13] ;       ; 6.023 ; 6.625 ;       ;
; KEY[2]     ; SRAM_ADDR[14] ;       ; 5.858 ; 6.466 ;       ;
; KEY[2]     ; SRAM_ADDR[15] ;       ; 7.177 ; 7.733 ;       ;
; KEY[2]     ; SRAM_ADDR[16] ;       ; 6.803 ; 7.288 ;       ;
; KEY[2]     ; SRAM_ADDR[17] ;       ; 6.595 ; 7.173 ;       ;
; KEY[2]     ; SRAM_OE_N     ; 5.885 ;       ;       ; 6.839 ;
; SW[0]      ; SRAM_ADDR[0]  ; 6.392 ;       ;       ; 7.382 ;
; SW[1]      ; SRAM_ADDR[1]  ; 5.835 ;       ;       ; 6.780 ;
; SW[2]      ; SRAM_ADDR[2]  ; 5.576 ;       ;       ; 6.455 ;
; SW[3]      ; SRAM_ADDR[3]  ; 6.303 ;       ;       ; 7.292 ;
; SW[4]      ; SRAM_ADDR[4]  ; 5.771 ;       ;       ; 6.690 ;
; SW[5]      ; SRAM_ADDR[5]  ; 5.775 ;       ;       ; 6.686 ;
; SW[6]      ; SRAM_ADDR[6]  ; 5.839 ;       ;       ; 6.771 ;
; SW[7]      ; SRAM_ADDR[7]  ; 6.228 ;       ;       ; 7.213 ;
; SW[8]      ; SRAM_ADDR[8]  ; 6.684 ;       ;       ; 7.668 ;
; SW[9]      ; SRAM_ADDR[9]  ; 6.652 ;       ;       ; 7.593 ;
; SW[10]     ; SRAM_ADDR[10] ; 5.941 ;       ;       ; 6.850 ;
; SW[11]     ; SRAM_ADDR[11] ; 6.258 ;       ;       ; 7.213 ;
; SW[12]     ; SRAM_ADDR[12] ; 6.501 ;       ;       ; 7.440 ;
; SW[13]     ; SRAM_ADDR[13] ; 5.851 ;       ;       ; 6.744 ;
; SW[14]     ; SRAM_ADDR[14] ; 5.645 ;       ;       ; 6.535 ;
; SW[15]     ; SRAM_ADDR[15] ; 6.709 ;       ;       ; 7.667 ;
; SW[16]     ; SRAM_ADDR[16] ; 6.537 ;       ;       ; 7.550 ;
; SW[17]     ; SRAM_ADDR[17] ; 6.158 ;       ;       ; 7.081 ;
+------------+---------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                     ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.942 ; 6.928 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.634 ; 7.620 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.942 ; 6.928 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.173 ; 7.159 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.173 ; 7.159 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.423 ; 7.409 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.732 ; 7.718 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.732 ; 7.718 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.982 ; 7.968 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.207 ; 7.206 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.751 ; 7.750 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.910 ; 7.909 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.073 ; 8.072 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.429 ; 8.428 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.620 ; 7.606 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.423 ; 7.409 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 6.419 ; 6.405 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.111 ; 7.097 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.419 ; 6.405 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.650 ; 6.636 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.650 ; 6.636 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.900 ; 6.886 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.209 ; 7.195 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.209 ; 7.195 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.459 ; 7.445 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.684 ; 6.683 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.228 ; 7.227 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.387 ; 7.386 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.550 ; 7.549 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.906 ; 7.905 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.097 ; 7.083 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.900 ; 6.886 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.888 ; 5.874 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.580 ; 6.566 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.888 ; 5.874 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.119 ; 6.105 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.119 ; 6.105 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.369 ; 6.355 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.678 ; 6.664 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.678 ; 6.664 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.928 ; 6.914 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.153 ; 6.152 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.697 ; 6.696 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.856 ; 6.855 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.019 ; 7.018 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.375 ; 7.374 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.566 ; 6.552 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.369 ; 6.355 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.614 ; 5.600 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.279 ; 6.265 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.614 ; 5.600 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.836 ; 5.822 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.836 ; 5.822 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.076 ; 6.062 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.373 ; 6.359 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.373 ; 6.359 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.613 ; 6.599 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.878 ; 5.877 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.400 ; 6.399 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.553 ; 6.552 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.710 ; 6.709 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.051 ; 7.050 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.265 ; 6.251 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.076 ; 6.062 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.171 ; 5.157 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.836 ; 5.822 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.171 ; 5.157 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.393 ; 5.379 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.393 ; 5.379 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.633 ; 5.619 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.930 ; 5.916 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.930 ; 5.916 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.170 ; 6.156 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.435 ; 5.434 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.957 ; 5.956 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.110 ; 6.109 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.267 ; 6.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.608 ; 6.607 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.822 ; 5.808 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.633 ; 5.619 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.661 ; 4.647 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.326 ; 5.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.661 ; 4.647 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.883 ; 4.869 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.883 ; 4.869 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.123 ; 5.109 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.420 ; 5.406 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.420 ; 5.406 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.660 ; 5.646 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.925 ; 4.924 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.447 ; 5.446 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.600 ; 5.599 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.757 ; 5.756 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.098 ; 6.097 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.312 ; 5.298 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.123 ; 5.109 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.865     ; 6.879     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.625     ; 7.639     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.865     ; 6.879     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.117     ; 7.131     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.117     ; 7.131     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.395     ; 7.409     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.725     ; 7.739     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.725     ; 7.739     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.995     ; 8.009     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.173     ; 7.174     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.807     ; 7.808     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.979     ; 7.980     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.164     ; 8.165     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.558     ; 8.559     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.608     ; 7.622     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.395     ; 7.409     ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 6.604     ; 6.618     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.364     ; 7.378     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.604     ; 6.618     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.856     ; 6.870     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.856     ; 6.870     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.134     ; 7.148     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.464     ; 7.478     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.464     ; 7.478     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.734     ; 7.748     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.912     ; 6.913     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.546     ; 7.547     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.718     ; 7.719     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.903     ; 7.904     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.297     ; 8.298     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.347     ; 7.361     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.134     ; 7.148     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 6.033     ; 6.047     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.793     ; 6.807     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.033     ; 6.047     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.285     ; 6.299     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.285     ; 6.299     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.563     ; 6.577     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.893     ; 6.907     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.893     ; 6.907     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.163     ; 7.177     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.341     ; 6.342     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.975     ; 6.976     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.147     ; 7.148     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.332     ; 7.333     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.726     ; 7.727     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.776     ; 6.790     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.563     ; 6.577     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.878     ; 5.892     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.607     ; 6.621     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.878     ; 5.892     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.119     ; 6.133     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.119     ; 6.133     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.386     ; 6.400     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.703     ; 6.717     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.703     ; 6.717     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.962     ; 6.976     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.183     ; 6.184     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.792     ; 6.793     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.957     ; 6.958     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.134     ; 7.135     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.512     ; 7.513     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.591     ; 6.605     ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.386     ; 6.400     ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]   ; CLOCK_50   ; 5.372     ; 5.386     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.101     ; 6.115     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.372     ; 5.386     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.613     ; 5.627     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.613     ; 5.627     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.880     ; 5.894     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.197     ; 6.211     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.197     ; 6.211     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.456     ; 6.470     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.677     ; 5.678     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.286     ; 6.287     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.451     ; 6.452     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.628     ; 6.629     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.006     ; 7.007     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.085     ; 6.099     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.880     ; 5.894     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.896     ; 4.910     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.625     ; 5.639     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.896     ; 4.910     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 5.137     ; 5.151     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 5.137     ; 5.151     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.404     ; 5.418     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.721     ; 5.735     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.721     ; 5.735     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.980     ; 5.994     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 5.201     ; 5.202     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 5.810     ; 5.811     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.975     ; 5.976     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.152     ; 6.153     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.530     ; 6.531     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.609     ; 5.623     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.404     ; 5.418     ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-----------+-----------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+-------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; -7.609   ; 0.126 ; N/A      ; N/A     ; 4.651               ;
;  CLOCK_50                                       ; -7.609   ; 0.126 ; N/A      ; N/A     ; 9.362               ;
;  pl|altpll_component|auto_generated|pll1|clk[0] ; 4.708    ; 0.183 ; N/A      ; N/A     ; 14.644              ;
;  pl|altpll_component|auto_generated|pll1|clk[1] ; 2.648    ; 0.182 ; N/A      ; N/A     ; 4.651               ;
; Design-wide TNS                                 ; -135.563 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                       ; -135.563 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pl|altpll_component|auto_generated|pll1|clk[0] ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pl|altpll_component|auto_generated|pll1|clk[1] ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                             ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+--------------+------------+-------+-------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; 5.522 ; 6.039 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; 5.522 ; 6.039 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; 3.284 ; 3.764 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.949 ; 3.437 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.284 ; 3.764 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.902 ; 3.373 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.113 ; 3.592 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.123 ; 3.608 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.269 ; 3.713 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.872 ; 3.341 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.837 ; 3.297 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.461 ; 2.853 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.682 ; 3.089 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.556 ; 2.964 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.669 ; 3.075 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.097 ; 3.532 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.844 ; 3.285 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.838 ; 3.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.244 ; 3.707 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+--------------+------------+--------+--------+------------+------------------------------------------------+
; KEY[*]       ; CLOCK_50   ; -1.892 ; -2.627 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  KEY[2]      ; CLOCK_50   ; -1.892 ; -2.627 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.800 ; -1.433 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -1.066 ; -1.767 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -1.204 ; -1.906 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -1.044 ; -1.734 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -1.137 ; -1.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.127 ; -1.833 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -1.021 ; -1.708 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.006 ; -1.703 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.979 ; -1.668 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.800 ; -1.433 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -0.898 ; -1.537 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.856 ; -1.503 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.885 ; -1.529 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12] ; CLOCK_50   ; -1.088 ; -1.765 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.000 ; -1.686 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.994 ; -1.682 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15] ; CLOCK_50   ; -1.181 ; -1.879 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+----------------+------------+--------+--------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 15.964 ; 15.962 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.793 ; 13.789 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 14.238 ; 14.369 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 13.806 ; 13.828 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 15.062 ; 15.096 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 14.396 ; 14.330 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 14.371 ; 14.346 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 14.473 ; 14.408 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 15.220 ; 15.182 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 15.850 ; 15.745 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 15.833 ; 15.768 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 13.813 ; 13.788 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 14.554 ; 14.393 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 15.214 ; 15.333 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 14.072 ; 13.959 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 13.691 ; 13.630 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 15.964 ; 15.962 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 15.956 ; 15.868 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 15.107 ; 14.998 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 14.516 ; 14.641 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 15.569 ; 15.538 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 13.868 ; 13.998 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 14.294 ; 14.387 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 15.256 ; 15.279 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.867 ; 13.998 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 15.230 ; 15.221 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 15.569 ; 15.538 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 14.376 ; 14.479 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.906 ; 15.062 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 14.662 ; 14.656 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 13.672 ; 13.729 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 13.853 ; 13.952 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 15.220 ; 15.225 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 14.857 ; 14.979 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 15.015 ; 15.096 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 14.760 ; 14.780 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 14.796 ; 14.532 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 14.587 ; 14.670 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 15.862 ; 15.501 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 13.315 ; 13.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 12.530 ; 12.337 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 12.527 ; 12.334 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 13.315 ; 13.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 12.424 ; 12.480 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 13.202 ; 13.047 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 12.215 ; 12.213 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 12.501 ; 12.443 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 12.845 ; 12.811 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 12.954 ; 12.970 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.620  ; 7.538  ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 13.768 ; 13.569 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 13.768 ; 13.569 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 12.663 ; 12.444 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 12.680 ; 12.567 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 12.313 ; 12.282 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 12.720 ; 12.627 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 12.626 ; 12.572 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 12.942 ; 12.842 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 12.649 ; 12.600 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 10.436 ; 10.424 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 13.426 ; 13.289 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 11.819 ; 11.786 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 12.187 ; 12.010 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 11.823 ; 11.702 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 11.386 ; 11.341 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 11.792 ; 11.785 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 13.177 ; 13.037 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 13.426 ; 13.289 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 12.321 ; 12.285 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 12.968 ; 12.859 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 7.620  ; 7.538  ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 15.318 ; 15.310 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 14.543 ; 14.589 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 13.704 ; 13.845 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 12.913 ; 12.980 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 14.691 ; 14.707 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 13.886 ; 13.871 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 13.734 ; 13.657 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 13.956 ; 13.951 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 14.391 ; 14.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 15.210 ; 15.099 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 14.998 ; 14.996 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 13.592 ; 13.588 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 14.332 ; 14.193 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 14.842 ; 14.971 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 13.647 ; 13.584 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 13.266 ; 13.255 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 15.318 ; 15.310 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 14.960 ; 14.975 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 14.746 ; 14.646 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 13.908 ; 13.961 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 14.777 ; 14.638 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 13.194 ; 13.198 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 13.629 ; 13.600 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 14.603 ; 14.516 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 13.205 ; 13.214 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 14.556 ; 14.423 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 14.777 ; 14.638 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 13.343 ; 13.347 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 14.246 ; 14.263 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 13.618 ; 13.511 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 13.122 ; 12.968 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 13.029 ; 13.048 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 14.639 ; 14.505 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 14.063 ; 14.077 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 14.372 ; 14.317 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 13.844 ; 13.745 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 14.116 ; 13.924 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 13.529 ; 13.491 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 15.182 ; 14.893 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 13.156 ; 13.011 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 11.268 ; 11.226 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 9.463  ; 9.640  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 11.380 ; 11.326 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 13.156 ; 13.011 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 11.788 ; 11.665 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 11.947 ; 11.972 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 11.188 ; 11.078 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 9.224  ; 9.242  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 11.272 ; 11.332 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 12.689 ; 12.734 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 10.151 ; 10.120 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 9.007  ; 9.114  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 10.712 ; 10.641 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 12.098 ; 11.953 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 11.232 ; 11.219 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 12.143 ; 12.249 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 14.208 ; 14.190 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 13.434 ; 13.469 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 12.599 ; 12.725 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 11.808 ; 11.860 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 13.571 ; 13.587 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 12.766 ; 12.766 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 12.614 ; 12.537 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 12.836 ; 12.846 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 13.271 ; 13.310 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 14.095 ; 13.979 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 13.878 ; 13.891 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 12.472 ; 12.468 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 13.212 ; 13.073 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 13.732 ; 13.851 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 12.527 ; 12.464 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 12.146 ; 12.135 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 14.208 ; 14.190 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 13.840 ; 13.855 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 13.632 ; 13.526 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 12.803 ; 12.841 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 13.672 ; 13.518 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 12.089 ; 12.078 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 12.524 ; 12.480 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 13.355 ; 13.254 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 12.100 ; 12.094 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 13.451 ; 13.303 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 13.672 ; 13.518 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 12.238 ; 12.227 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 12.867 ; 12.885 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 12.513 ; 12.391 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 11.776 ; 11.710 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 11.712 ; 11.695 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 13.181 ; 13.046 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 12.958 ; 12.957 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 13.106 ; 13.063 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 12.739 ; 12.625 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 12.996 ; 12.819 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 12.424 ; 12.371 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 14.062 ; 13.788 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 11.433 ; 11.348 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 10.275 ; 10.358 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 11.433 ; 11.348 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 10.018 ; 10.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 10.419 ; 10.376 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 10.198 ; 10.208 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 11.385 ; 11.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 8.852  ; 8.835  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 10.530 ; 10.492 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 10.467 ; 10.444 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 11.385 ; 11.312 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 9.166  ; 9.140  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 11.272 ; 11.173 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 9.458  ; 9.455  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 9.762  ; 9.796  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 11.272 ; 11.173 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 9.964  ; 9.841  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 8.859  ; 8.837  ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+--------+--------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+----------------+------------+-------+-------+------------+------------------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.309 ; 5.544 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.005 ; 6.219 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 5.309 ; 5.544 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 5.447 ; 5.678 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.101 ; 6.435 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 5.683 ; 5.976 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 5.753 ; 6.017 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 5.857 ; 6.151 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.835 ; 6.133 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.616 ; 6.965 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 6.353 ; 6.612 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.591 ; 5.847 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.912 ; 6.206 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.497 ; 6.802 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.693 ; 5.945 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 5.578 ; 5.839 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.816 ; 7.154 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.510 ; 6.878 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.023 ; 6.321 ; Rise       ; CLOCK_50                                       ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 5.725 ; 6.008 ; Rise       ; CLOCK_50                                       ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.021 ; 6.279 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.120 ; 6.396 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.297 ; 6.596 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.774 ; 7.117 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.124 ; 6.403 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.700 ; 7.042 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 6.885 ; 7.236 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.352 ; 6.657 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 6.622 ; 6.985 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.466 ; 6.778 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.021 ; 6.279 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.112 ; 6.392 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.727 ; 7.072 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.591 ; 6.954 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.653 ; 6.994 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.494 ; 6.799 ; Rise       ; CLOCK_50                                       ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.252 ; 6.595 ; Rise       ; CLOCK_50                                       ;
; SRAM_OE_N      ; CLOCK_50   ; 6.383 ; 6.680 ; Rise       ; CLOCK_50                                       ;
; SRAM_WE_N      ; CLOCK_50   ; 6.720 ; 7.100 ; Rise       ; CLOCK_50                                       ;
; VGA_B[*]       ; CLOCK_50   ; 5.347 ; 5.537 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[0]      ; CLOCK_50   ; 5.995 ; 5.988 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[1]      ; CLOCK_50   ; 5.347 ; 5.537 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[2]      ; CLOCK_50   ; 6.225 ; 6.515 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[3]      ; CLOCK_50   ; 5.542 ; 5.788 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[4]      ; CLOCK_50   ; 5.811 ; 6.036 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[5]      ; CLOCK_50   ; 5.412 ; 5.631 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[6]      ; CLOCK_50   ; 5.416 ; 5.618 ; Rise       ; CLOCK_50                                       ;
;  VGA_B[7]      ; CLOCK_50   ; 5.543 ; 5.772 ; Rise       ; CLOCK_50                                       ;
; VGA_BLANK_N    ; CLOCK_50   ; 5.972 ; 5.683 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.366 ; 3.779 ; Rise       ; CLOCK_50                                       ;
; VGA_G[*]       ; CLOCK_50   ; 5.551 ; 5.791 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[0]      ; CLOCK_50   ; 6.313 ; 6.617 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[1]      ; CLOCK_50   ; 5.718 ; 5.952 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[2]      ; CLOCK_50   ; 5.763 ; 6.020 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[3]      ; CLOCK_50   ; 5.551 ; 5.791 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[4]      ; CLOCK_50   ; 5.803 ; 6.048 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[5]      ; CLOCK_50   ; 5.779 ; 6.032 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[6]      ; CLOCK_50   ; 5.854 ; 6.113 ; Rise       ; CLOCK_50                                       ;
;  VGA_G[7]      ; CLOCK_50   ; 5.708 ; 5.949 ; Rise       ; CLOCK_50                                       ;
; VGA_HS         ; CLOCK_50   ; 4.715 ; 4.890 ; Rise       ; CLOCK_50                                       ;
; VGA_R[*]       ; CLOCK_50   ; 5.007 ; 5.154 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[0]      ; CLOCK_50   ; 5.097 ; 5.268 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[1]      ; CLOCK_50   ; 5.502 ; 5.707 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[2]      ; CLOCK_50   ; 5.408 ; 5.603 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[3]      ; CLOCK_50   ; 5.007 ; 5.154 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[4]      ; CLOCK_50   ; 5.196 ; 5.392 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[5]      ; CLOCK_50   ; 5.952 ; 6.194 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[6]      ; CLOCK_50   ; 5.882 ; 6.130 ; Rise       ; CLOCK_50                                       ;
;  VGA_R[7]      ; CLOCK_50   ; 5.401 ; 5.601 ; Rise       ; CLOCK_50                                       ;
; VGA_VS         ; CLOCK_50   ; 6.040 ; 6.234 ; Rise       ; CLOCK_50                                       ;
; VGA_CLK        ; CLOCK_50   ; 4.366 ; 3.779 ; Fall       ; CLOCK_50                                       ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.383 ; 4.573 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 5.114 ; 5.334 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.859 ; 5.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.451 ; 4.666 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.286 ; 5.600 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.765 ; 5.027 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.828 ; 5.074 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.900 ; 5.190 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.106 ; 5.412 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.538 ; 5.847 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.641 ; 5.926 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.546 ; 4.680 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 4.847 ; 5.006 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 5.719 ; 6.006 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 4.542 ; 4.739 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.383 ; 4.573 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 5.919 ; 6.220 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.201 ; 5.511 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.235 ; 5.520 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 4.446 ; 4.653 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.400 ; 4.568 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.400 ; 4.568 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.726 ; 4.961 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.423 ; 5.661 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.410 ; 4.582 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 4.981 ; 5.214 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.423 ; 5.698 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 4.701 ; 4.867 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.182 ; 5.488 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 4.888 ; 5.119 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.721 ; 4.921 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.592 ; 4.743 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.274 ; 5.536 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.020 ; 5.296 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.346 ; 5.650 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 4.984 ; 5.197 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.809 ; 6.089 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE_N      ; CLOCK_50   ; 5.627 ; 5.802 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE_N      ; CLOCK_50   ; 6.277 ; 6.594 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[0] ;
; LEDR[*]        ; CLOCK_50   ; 4.249 ; 4.471 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[0]       ; CLOCK_50   ; 5.329 ; 5.655 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[1]       ; CLOCK_50   ; 4.476 ; 4.756 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[2]       ; CLOCK_50   ; 5.366 ; 5.709 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[3]       ; CLOCK_50   ; 6.152 ; 6.585 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[4]       ; CLOCK_50   ; 5.527 ; 5.873 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[5]       ; CLOCK_50   ; 5.657 ; 6.062 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[6]       ; CLOCK_50   ; 5.271 ; 5.576 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[7]       ; CLOCK_50   ; 4.331 ; 4.551 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[8]       ; CLOCK_50   ; 5.336 ; 5.696 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[9]       ; CLOCK_50   ; 6.274 ; 6.654 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[10]      ; CLOCK_50   ; 4.793 ; 5.056 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[11]      ; CLOCK_50   ; 4.249 ; 4.471 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[12]      ; CLOCK_50   ; 5.061 ; 5.351 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[13]      ; CLOCK_50   ; 5.687 ; 6.041 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[14]      ; CLOCK_50   ; 5.330 ; 5.660 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  LEDR[15]      ; CLOCK_50   ; 6.017 ; 6.379 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_ADDR[*]   ; CLOCK_50   ; 4.679 ; 4.716 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 4.845 ; 4.994 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 4.679 ; 4.785 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 4.680 ; 4.716 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 5.168 ; 5.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 4.914 ; 4.947 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 4.947 ; 4.980 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 4.949 ; 4.988 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 5.104 ; 5.266 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 5.824 ; 5.906 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 5.612 ; 5.741 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 4.917 ; 4.935 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 5.214 ; 5.258 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 5.829 ; 5.865 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 5.002 ; 5.013 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 4.842 ; 4.848 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.116 ; 6.187 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 5.680 ; 5.840 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 5.455 ; 5.494 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_ADDR[18] ; CLOCK_50   ; 5.373 ; 5.364 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_DQ[*]     ; CLOCK_50   ; 4.761 ; 4.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 4.824 ; 4.825 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 4.999 ; 5.025 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 5.636 ; 5.689 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 4.826 ; 4.832 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.404 ; 5.471 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.752 ; 5.812 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.000 ; 5.036 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.326 ; 5.415 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.116 ; 5.157 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 4.888 ; 4.856 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 4.761 ; 4.771 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.432 ; 5.501 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.455 ; 5.528 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 5.508 ; 5.558 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.196 ; 5.227 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.299 ; 5.613 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_OE_N      ; CLOCK_50   ; 4.925 ; 5.216 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; SRAM_WE_N      ; CLOCK_50   ; 5.767 ; 6.118 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_B[*]       ; CLOCK_50   ; 4.681 ; 4.954 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[3]      ; CLOCK_50   ; 4.790 ; 5.077 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[4]      ; CLOCK_50   ; 5.343 ; 5.643 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[5]      ; CLOCK_50   ; 4.681 ; 4.954 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[6]      ; CLOCK_50   ; 4.790 ; 5.049 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_B[7]      ; CLOCK_50   ; 4.749 ; 5.028 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_G[*]       ; CLOCK_50   ; 4.102 ; 4.267 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[3]      ; CLOCK_50   ; 4.102 ; 4.267 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[4]      ; CLOCK_50   ; 4.892 ; 5.164 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[5]      ; CLOCK_50   ; 4.840 ; 5.110 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[6]      ; CLOCK_50   ; 5.243 ; 5.556 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_G[7]      ; CLOCK_50   ; 4.284 ; 4.463 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
; VGA_R[*]       ; CLOCK_50   ; 4.118 ; 4.275 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[3]      ; CLOCK_50   ; 4.380 ; 4.592 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[4]      ; CLOCK_50   ; 4.533 ; 4.774 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[5]      ; CLOCK_50   ; 5.255 ; 5.559 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[6]      ; CLOCK_50   ; 4.597 ; 4.798 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
;  VGA_R[7]      ; CLOCK_50   ; 4.118 ; 4.275 ; Rise       ; pl|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; KEY[2]     ; SRAM_ADDR[0]  ;        ; 13.141 ; 13.631 ;        ;
; KEY[2]     ; SRAM_ADDR[1]  ;        ; 11.772 ; 12.131 ;        ;
; KEY[2]     ; SRAM_ADDR[2]  ;        ; 11.508 ; 12.021 ;        ;
; KEY[2]     ; SRAM_ADDR[3]  ;        ; 12.584 ; 13.061 ;        ;
; KEY[2]     ; SRAM_ADDR[4]  ;        ; 11.411 ; 11.918 ;        ;
; KEY[2]     ; SRAM_ADDR[5]  ;        ; 11.738 ; 12.298 ;        ;
; KEY[2]     ; SRAM_ADDR[6]  ;        ; 11.966 ; 12.462 ;        ;
; KEY[2]     ; SRAM_ADDR[7]  ;        ; 12.327 ; 12.794 ;        ;
; KEY[2]     ; SRAM_ADDR[8]  ;        ; 13.478 ; 14.149 ;        ;
; KEY[2]     ; SRAM_ADDR[9]  ;        ; 12.911 ; 13.406 ;        ;
; KEY[2]     ; SRAM_ADDR[10] ;        ; 11.332 ; 11.859 ;        ;
; KEY[2]     ; SRAM_ADDR[11] ;        ; 11.938 ; 12.600 ;        ;
; KEY[2]     ; SRAM_ADDR[12] ;        ; 13.288 ; 13.733 ;        ;
; KEY[2]     ; SRAM_ADDR[13] ;        ; 11.836 ; 12.446 ;        ;
; KEY[2]     ; SRAM_ADDR[14] ;        ; 11.508 ; 12.066 ;        ;
; KEY[2]     ; SRAM_ADDR[15] ;        ; 13.626 ; 14.209 ;        ;
; KEY[2]     ; SRAM_ADDR[16] ;        ; 13.229 ; 13.762 ;        ;
; KEY[2]     ; SRAM_ADDR[17] ;        ; 13.026 ; 13.685 ;        ;
; KEY[2]     ; SRAM_OE_N     ; 11.895 ;        ;        ; 12.405 ;
; SW[0]      ; SRAM_ADDR[0]  ; 13.035 ;        ;        ; 13.543 ;
; SW[1]      ; SRAM_ADDR[1]  ; 11.820 ;        ;        ; 12.432 ;
; SW[2]      ; SRAM_ADDR[2]  ; 11.132 ;        ;        ; 11.599 ;
; SW[3]      ; SRAM_ADDR[3]  ; 12.748 ;        ;        ; 13.319 ;
; SW[4]      ; SRAM_ADDR[4]  ; 11.612 ;        ;        ; 12.142 ;
; SW[5]      ; SRAM_ADDR[5]  ; 11.643 ;        ;        ; 12.089 ;
; SW[6]      ; SRAM_ADDR[6]  ; 11.790 ;        ;        ; 12.326 ;
; SW[7]      ; SRAM_ADDR[7]  ; 12.588 ;        ;        ; 13.117 ;
; SW[8]      ; SRAM_ADDR[8]  ; 13.581 ;        ;        ; 13.942 ;
; SW[9]      ; SRAM_ADDR[9]  ; 13.075 ;        ;        ; 13.570 ;
; SW[10]     ; SRAM_ADDR[10] ; 11.912 ;        ;        ; 12.400 ;
; SW[11]     ; SRAM_ADDR[11] ; 12.725 ;        ;        ; 13.120 ;
; SW[12]     ; SRAM_ADDR[12] ; 12.607 ;        ;        ; 13.199 ;
; SW[13]     ; SRAM_ADDR[13] ; 11.869 ;        ;        ; 12.272 ;
; SW[14]     ; SRAM_ADDR[14] ; 11.420 ;        ;        ; 11.890 ;
; SW[15]     ; SRAM_ADDR[15] ; 13.081 ;        ;        ; 13.548 ;
; SW[16]     ; SRAM_ADDR[16] ; 13.224 ;        ;        ; 13.712 ;
; SW[17]     ; SRAM_ADDR[17] ; 12.671 ;        ;        ; 13.027 ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; KEY[2]     ; SRAM_ADDR[0]  ;       ; 6.711 ; 7.205 ;       ;
; KEY[2]     ; SRAM_ADDR[1]  ;       ; 5.991 ; 6.489 ;       ;
; KEY[2]     ; SRAM_ADDR[2]  ;       ; 5.885 ; 6.489 ;       ;
; KEY[2]     ; SRAM_ADDR[3]  ;       ; 6.428 ; 6.924 ;       ;
; KEY[2]     ; SRAM_ADDR[4]  ;       ; 5.856 ; 6.407 ;       ;
; KEY[2]     ; SRAM_ADDR[5]  ;       ; 5.981 ; 6.556 ;       ;
; KEY[2]     ; SRAM_ADDR[6]  ;       ; 6.106 ; 6.672 ;       ;
; KEY[2]     ; SRAM_ADDR[7]  ;       ; 6.347 ; 6.818 ;       ;
; KEY[2]     ; SRAM_ADDR[8]  ;       ; 6.912 ; 7.464 ;       ;
; KEY[2]     ; SRAM_ADDR[9]  ;       ; 6.822 ; 7.328 ;       ;
; KEY[2]     ; SRAM_ADDR[10] ;       ; 5.826 ; 6.401 ;       ;
; KEY[2]     ; SRAM_ADDR[11] ;       ; 6.149 ; 6.699 ;       ;
; KEY[2]     ; SRAM_ADDR[12] ;       ; 6.957 ; 7.532 ;       ;
; KEY[2]     ; SRAM_ADDR[13] ;       ; 6.023 ; 6.625 ;       ;
; KEY[2]     ; SRAM_ADDR[14] ;       ; 5.858 ; 6.466 ;       ;
; KEY[2]     ; SRAM_ADDR[15] ;       ; 7.177 ; 7.733 ;       ;
; KEY[2]     ; SRAM_ADDR[16] ;       ; 6.803 ; 7.288 ;       ;
; KEY[2]     ; SRAM_ADDR[17] ;       ; 6.595 ; 7.173 ;       ;
; KEY[2]     ; SRAM_OE_N     ; 5.885 ;       ;       ; 6.839 ;
; SW[0]      ; SRAM_ADDR[0]  ; 6.392 ;       ;       ; 7.382 ;
; SW[1]      ; SRAM_ADDR[1]  ; 5.835 ;       ;       ; 6.780 ;
; SW[2]      ; SRAM_ADDR[2]  ; 5.576 ;       ;       ; 6.455 ;
; SW[3]      ; SRAM_ADDR[3]  ; 6.303 ;       ;       ; 7.292 ;
; SW[4]      ; SRAM_ADDR[4]  ; 5.771 ;       ;       ; 6.690 ;
; SW[5]      ; SRAM_ADDR[5]  ; 5.775 ;       ;       ; 6.686 ;
; SW[6]      ; SRAM_ADDR[6]  ; 5.839 ;       ;       ; 6.771 ;
; SW[7]      ; SRAM_ADDR[7]  ; 6.228 ;       ;       ; 7.213 ;
; SW[8]      ; SRAM_ADDR[8]  ; 6.684 ;       ;       ; 7.668 ;
; SW[9]      ; SRAM_ADDR[9]  ; 6.652 ;       ;       ; 7.593 ;
; SW[10]     ; SRAM_ADDR[10] ; 5.941 ;       ;       ; 6.850 ;
; SW[11]     ; SRAM_ADDR[11] ; 6.258 ;       ;       ; 7.213 ;
; SW[12]     ; SRAM_ADDR[12] ; 6.501 ;       ;       ; 7.440 ;
; SW[13]     ; SRAM_ADDR[13] ; 5.851 ;       ;       ; 6.744 ;
; SW[14]     ; SRAM_ADDR[14] ; 5.645 ;       ;       ; 6.535 ;
; SW[15]     ; SRAM_ADDR[15] ; 6.709 ;       ;       ; 7.667 ;
; SW[16]     ; SRAM_ADDR[16] ; 6.537 ;       ;       ; 7.550 ;
; SW[17]     ; SRAM_ADDR[17] ; 6.158 ;       ;       ; 7.081 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_SYNC_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_BLANK_N   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_SYNC_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_CLK       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_LB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; SRAM_ADDR[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; SRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; > 2147483647 ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50                                       ; 15           ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 6658         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 150          ; 0        ; 0        ; 0        ;
; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 299          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 336          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 43           ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                                       ; CLOCK_50                                       ; > 2147483647 ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50                                       ; 15           ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 6658         ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[0] ; 150          ; 0        ; 0        ; 0        ;
; CLOCK_50                                       ; pl|altpll_component|auto_generated|pll1|clk[1] ; 299          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[0] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 336          ; 0        ; 0        ; 0        ;
; pl|altpll_component|auto_generated|pll1|clk[1] ; pl|altpll_component|auto_generated|pll1|clk[1] ; 43           ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 37    ; 37   ;
; Unconstrained Input Port Paths  ; 364   ; 364  ;
; Unconstrained Output Ports      ; 81    ; 81   ;
; Unconstrained Output Port Paths ; 1428  ; 1428 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat Nov 30 23:54:19 2013
Info: Command: quartus_sta display_test -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pl|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {pl|altpll_component|auto_generated|pll1|clk[0]} {pl|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pl|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pl|altpll_component|auto_generated|pll1|clk[1]} {pl|altpll_component|auto_generated|pll1|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.609
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.609      -135.563 CLOCK_50 
    Info (332119):     2.648         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.708         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.329
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.329         0.000 CLOCK_50 
    Info (332119):     0.402         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.404         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.675
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.675         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.611         0.000 CLOCK_50 
    Info (332119):    14.670         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.896
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.896       -84.562 CLOCK_50 
    Info (332119):     3.309         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     5.171         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.332
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.332         0.000 CLOCK_50 
    Info (332119):     0.355         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.355         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.651
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.651         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.623         0.000 CLOCK_50 
    Info (332119):    14.644         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.127
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.127         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     6.664         0.000 CLOCK_50 
    Info (332119):     7.394         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.126         0.000 CLOCK_50 
    Info (332119):     0.182         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.183         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.776
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.776         0.000 pl|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     9.362         0.000 CLOCK_50 
    Info (332119):    14.758         0.000 pl|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 427 megabytes
    Info: Processing ended: Sat Nov 30 23:54:26 2013
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


