## Sumador en verilog
En esta parte del repositorio contiene la implementacion de un multiplicador secuencial en Verilog basado en una Maquina de Estados Finitos (FSM). El modulo toma dos operandos de 3 bits y genera un producto de 6 bits, realizando la multiplicacion de manera secuencial mediante desplazamientos y sumas parciales

Tabla de contenido
Descripcion del proyecto
Diagrama de estados

