
以下都是对的：

* \>>> 有符号右移
* 时序收敛 PLL 3分频 时钟为同步时钟
* 集成验证 目的是关注单元模块的集成、功能组合、模块间的接口和时序；sub-chip本身的设计功能和规格正确性
* 组合电路由门电路组成
* 声明位宽32bits, 深度256的二维数组 reg [31:0] mem[7:0]
* 问x等于几分频注意一下可以占空比非50%
* verilog语言的层次从低到高： 门级，寄存器传输级，行为级，功能级，系统级
* 状态机有冗余状态时，必须要有default
* 形式验证(formal verification)不存在验证覆盖率的问题，其目的是为了比较两个design的功能，并确认他们的功能是否100%相等
* 异步不会导致时钟变慢
* 时钟低电平持续时间与工作频率无关
* 提高HVT比例降低峰值功耗
    - 峰值功耗属于动态功耗中的短路功耗，使用高阈值电压，提高HVT比例，会导致短路功耗变小
* 1024 * 8的RAM，需要8个512 * 2的RAM
* assertion exp1 => exp2 下一拍再检查
* 测试用例和测试点不是一一对应的
* function 不能调用task，task可以调用function
* 非阻塞描述时序逻辑
* 异步FIFO，空信号由读时钟产生，满信号由写时钟产生
* 最少2 个 2-1 mux实现异或
    - 一个mux实现~b，另一个是0选b，是1选~b
* 提高系统时钟恶化亚稳态
* 改善时钟质量，用边沿变化快速的时钟信号可以解决亚稳态
* 编写时序逻辑代码时，将不必要的置0/1可以降低功耗
* if else缺少条件分支会产生latch
* 利用DMU电路结构异步处理时，选择信号要符合单bit同步信号要求，同步的数据要保持不变，并被同步信号正确采用
* 循环表达式的循环次数必须是常数
* system verilog中，进程之间的同步，不可以采用semaphore，可以采用event mailbox 和 fork/join
* 时钟树不属于时钟基本要素，周期jitter和skew都属于
* 去除reset抖动的设计，打拍子计算需要持续多久复位
* a * b 赋给 c截断，然后赋给有符号，符号扩展
* 同源时钟必须相位固定，所以是同步时钟，而异步时钟相位不固定。？？？
* generate for 必须定义为genvar
* 摩尔与状态有关，米厉与状态和输入有关
* 随机验证的输入可以带有约束条件，不必使用全随机
* [0 +: 8] -> [7:0];  [7 -: 8] -> [7:0]
* 不用define去定义参数
* vlib->vmap->vlog->vsim->run
* 10xx，条件为X/Z时等价， expr1和expr2对应位相同的保留，否则输出x（ ModelSim仿真测试）
* 同步时序电路的状态只在统一的时钟脉冲控制下才同时变化一次，如果时钟脉冲没有到来，即使输入信号发生变化，电路的状态仍不改变
* CDC4，进去的为高指数，出来的是低指数，前边有XOR，表明该项存在
* 乒乓buffr可以提高系统的数据吞吐量，提高系统的处理并行度
* Systemverilog中权重分布由操作符dist实现，有两种形式：“：=”或“：/”。 “：=”表示值的权重是相等的，“：/”表示值的权重是均分的。 权重不用百分比表示，权重和也不一定是100. 例如：
    - src dist {0:=40; [1:3]:=60;}; 即src=0的概率是40/220，src=1的概率是60/220，是2的概率是60/220，是3的概率是60/220.
    - dst dist {0:/40; [1:3]:/60;}; 即dst=0的概率是40/100，dst=1的概率是20/100，是2的概率是20/100，是3的概率是20/100.
* 



验证：

* FPGA原型验证
* 单元验证 UT
    - 单个功能模块及内部RTL实现测试
* 集成验证 IT
    - IP
* 系统验证 ST
    - 总线，协议，集成
* 形式验证
    - 存在验证覆盖率的问题，判断两个设计是否等价，从而判断修改前和修改后功能一致
    

不定选：

* 可综合： assign， ifelse， for， always，都可综合
* FIFO不正确的是：FIFO读写地址同步不会使用格雷码
* 验证方法学： VMM  UVM  OVM
* 降低功耗：减少glitch, 降低频繁开关转换信号的逻辑深度，降低高翻转信号的负载，操作数隔离
* setup可以通过降低时钟频率解决，setup和hold都需要在综合时考虑
* 状态编码用parameter，组合逻辑和时序逻辑分离，case描述状态转移
* 不属于分解测试点的关注点是  无充分理由的揣测，偶然的设计失误
    - 需要关注：功能的正确；功能、性能点的覆盖；发现设计错误；边界点，错误值；对组合输入的处理考虑不周的地方；根据经验普遍容易存在问题的地方：FIFO、状态机；测试点需要关注各种条件的组合和条件序列；
* 异步处理需要考虑的因素，异步信号的电平或脉冲特性，异步信号是不是寄存输出，两个异步时钟的频率
* 函数必须带有至少一个输入，可以调用其他函数，不能包括任何时延和时序控制，可以有多个输出
* 覆盖率
    - 代码覆盖率
        + 3.1 Toggle Coverage
        + 3.2 Line Coverage
        + 3.3 Statement Coverage
        + 3.4 Block Coverage
        + 3.5 Branch Coverage
        + 3.6 Expression Coverage
        + 3.7 Focused Expression Coverage 
        + 3.8 Finite-State Machine Coverage
    - 功能覆盖率
        + 覆盖点
        + 断言
* 验证环境的基本组件：
    - sequence、sequencer、reference model、agent、driver、monitor、scoreboard


不清楚的

32bit操作符赋给8bit操作符，vsc仿真是否会出现x态

