Fitter report for hello_world
Sat Jan 30 17:38:57 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Jan 30 17:38:57 2021       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; hello_world                                 ;
; Top-level Entity Name              ; hello_world                                 ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 4,148 / 49,760 ( 8 % )                      ;
;     Total combinational functions  ; 3,626 / 49,760 ( 7 % )                      ;
;     Dedicated logic registers      ; 2,612 / 49,760 ( 5 % )                      ;
; Total registers                    ; 2680                                        ;
; Total pins                         ; 47 / 360 ( 13 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 64,896 / 1,677,312 ( 4 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                        ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|D_bht_data[0]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_bht_module:cpu_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[0]                                    ; PORTBDATAOUT     ;                       ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|D_bht_data[1]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_bht_module:cpu_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[1]                                    ; PORTBDATAOUT     ;                       ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[0]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[0]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[1]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[1]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[2]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[2]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[3]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[3]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[4]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[4]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[5]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[5]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[6]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[6]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[7]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[7]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[8]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[8]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[9]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[9]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[10]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[10]~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_addr[11]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_A[11]~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_bank[0]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_BA[0]~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_bank[1]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_BA[1]~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_cmd[0]                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                 ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_cmd[0]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_WE_N~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_cmd[0]                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|m_cmd[1]                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                 ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_cmd[1]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_CAS_N~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_cmd[1]                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|m_cmd[2]                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                 ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_cmd[2]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_RAS_N~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_cmd[2]                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|m_cmd[3]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_CS_N~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_cmd[3]                                                           ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[0]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[0]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[1]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[1]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[2]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[2]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[3]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[3]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[4]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[4]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[5]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[5]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[6]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[6]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[7]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[7]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[8]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[8]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[9]                                                          ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[9]                                                          ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                              ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[10]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[10]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[11]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[11]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[12]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[12]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[13]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[13]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[14]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[14]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[15]                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu:inst|cpu_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                               ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_data[15]                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                             ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_dqm[0]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_DQM[0]~output                                                                                                                                                            ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|m_dqm[1]                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; oDRAM_DQM[1]~output                                                                                                                                                            ; I                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                       ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                             ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_1                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                       ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_1                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                             ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_1                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_2                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                       ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_2                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                             ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_2                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_3                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                       ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_3                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                             ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_3                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_4                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                       ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_4                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                             ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_4                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_5                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                       ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_5                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                             ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_5                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_6                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                       ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_6                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                              ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_6                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_7                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                       ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_7                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                              ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_7                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_8                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                       ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_8                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                              ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_8                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_9                                                    ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                      ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_9                                                    ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                              ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_9                                                    ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_10                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                      ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_10                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                              ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_10                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_11                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                      ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_11                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                              ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_11                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_12                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                      ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_12                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                              ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_12                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_13                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                      ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_13                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                              ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_13                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_14                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_15                                                                                                                                      ; Q                ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_14                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                              ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_14                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_15                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                              ; OE               ;                       ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_15                                                   ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                ;                  ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[0]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                               ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[1]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                               ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[2]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                               ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[3]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                               ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[4]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                               ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[5]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                               ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[6]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                               ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[7]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                               ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[8]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                               ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[9]                                                         ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                               ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[10]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                              ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[11]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                              ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[12]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                              ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[13]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                              ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[14]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                              ; O                ;                       ;
; cpu:inst|cpu_sdram:sdram|za_data[15]                                                        ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                              ; O                ;                       ;
+---------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                    ;
+-----------------------------+----------------+--------------+---------------------------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To                                  ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+---------------------------------------------+---------------+----------------------------+
; Fast Input Register         ; cpu_sdram      ;              ; za_data[0]~reg0                             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[10]~reg0                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[11]~reg0                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[12]~reg0                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[13]~reg0                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[14]~reg0                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[15]~reg0                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[1]~reg0                             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[2]~reg0                             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[3]~reg0                             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[4]~reg0                             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[5]~reg0                             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[6]~reg0                             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[7]~reg0                             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[8]~reg0                             ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu_sdram      ;              ; za_data[9]~reg0                             ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[0]                                   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[10]                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[11]                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[12]                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[13]                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[14]                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[15]                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[1]                                   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[2]                                   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[3]                                   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[4]                                   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[5]                                   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[6]                                   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[7]                                   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[8]                                   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu_sdram      ;              ; m_data[9]                                   ; ON            ; Compiler or HDL Assignment ;
; PLL Bandwidth Preset        ; hello_world    ;              ; *pll_sdram_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; Compiler or HDL Assignment ;
; PLL Compensation Mode       ; hello_world    ;              ; *pll_sdram_0002*|altera_pll:altera_pll_i*|* ; DIRECT        ; Compiler or HDL Assignment ;
; PLL Automatic Self-Reset    ; hello_world    ;              ; *pll_sdram_0002*|altera_pll:altera_pll_i*|* ; OFF           ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+---------------------------------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6660 ) ; 0.00 % ( 0 / 6660 )        ; 0.00 % ( 0 / 6660 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6660 ) ; 0.00 % ( 0 / 6660 )        ; 0.00 % ( 0 / 6660 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6199 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 198 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 255 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/e2/Documents/DSD_Material_Students/jtag-uart-test/hello_world.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 4,148 / 49,760 ( 8 % )      ;
;     -- Combinational with no register       ; 1536                        ;
;     -- Register only                        ; 522                         ;
;     -- Combinational with a register        ; 2090                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2090                        ;
;     -- 3 input functions                    ; 944                         ;
;     -- <=2 input functions                  ; 592                         ;
;     -- Register only                        ; 522                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 3410                        ;
;     -- arithmetic mode                      ; 216                         ;
;                                             ;                             ;
; Total registers*                            ; 2,680 / 51,509 ( 5 % )      ;
;     -- Dedicated logic registers            ; 2,612 / 49,760 ( 5 % )      ;
;     -- I/O registers                        ; 68 / 1,749 ( 4 % )          ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 322 / 3,110 ( 10 % )        ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 47 / 360 ( 13 % )           ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 15 / 182 ( 8 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 64,896 / 1,677,312 ( 4 % )  ;
; Total block memory implementation bits      ; 138,240 / 1,677,312 ( 8 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 5                           ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 3.3% / 3.3% / 3.3%          ;
; Peak interconnect usage (total/H/V)         ; 37.3% / 36.9% / 37.9%       ;
; Maximum fan-out                             ; 2454                        ;
; Highest non-global fan-out                  ; 812                         ;
; Total fan-out                               ; 23187                       ;
; Average fan-out                             ; 3.32                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                          ;
+----------------------------------------------+----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                  ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                  ; Low                   ; Low                   ; Low                            ;
;                                              ;                      ;                       ;                       ;                                ;
; Total logic elements                         ; 3834 / 49760 ( 8 % ) ; 130 / 49760 ( < 1 % ) ; 184 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register        ; 1386                 ; 55                    ; 95                    ; 0                              ;
;     -- Register only                         ; 495                  ; 9                     ; 18                    ; 0                              ;
;     -- Combinational with a register         ; 1953                 ; 66                    ; 71                    ; 0                              ;
;                                              ;                      ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                      ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 1961                 ; 54                    ; 75                    ; 0                              ;
;     -- 3 input functions                     ; 884                  ; 18                    ; 42                    ; 0                              ;
;     -- <=2 input functions                   ; 494                  ; 49                    ; 49                    ; 0                              ;
;     -- Register only                         ; 495                  ; 9                     ; 18                    ; 0                              ;
;                                              ;                      ;                       ;                       ;                                ;
; Logic elements by mode                       ;                      ;                       ;                       ;                                ;
;     -- normal mode                           ; 3136                 ; 117                   ; 157                   ; 0                              ;
;     -- arithmetic mode                       ; 203                  ; 4                     ; 9                     ; 0                              ;
;                                              ;                      ;                       ;                       ;                                ;
; Total registers                              ; 2516                 ; 75                    ; 89                    ; 0                              ;
;     -- Dedicated logic registers             ; 2448 / 49760 ( 5 % ) ; 75 / 49760 ( < 1 % )  ; 89 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                         ; 136                  ; 0                     ; 0                     ; 0                              ;
;                                              ;                      ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 294 / 3110 ( 9 % )   ; 14 / 3110 ( < 1 % )   ; 16 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                              ;                      ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                    ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 47                   ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                            ; 64896                ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                         ; 138240               ; 0                     ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M9K                                          ; 15 / 182 ( 8 % )     ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                          ; 3 / 24 ( 12 % )      ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                            ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Double data rate I/O input circuitry         ; 16 / 144 ( 11 % )    ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )       ; 0 / 144 ( 0 % )                ;
; Double Data Rate I/O output circuitry        ; 36 / 500 ( 7 % )     ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 500 ( 3 % )     ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                              ;                      ;                       ;                       ;                                ;
; Connections                                  ;                      ;                       ;                       ;                                ;
;     -- Input Connections                     ; 281                  ; 73                    ; 139                   ; 0                              ;
;     -- Registered Input Connections          ; 129                  ; 30                    ; 97                    ; 0                              ;
;     -- Output Connections                    ; 275                  ; 6                     ; 212                   ; 0                              ;
;     -- Registered Output Connections         ; 6                    ; 5                     ; 212                   ; 0                              ;
;                                              ;                      ;                       ;                       ;                                ;
; Internal Connections                         ;                      ;                       ;                       ;                                ;
;     -- Total Connections                     ; 22058                ; 588                   ; 1047                  ; 4                              ;
;     -- Registered Connections                ; 8621                 ; 307                   ; 723                   ; 0                              ;
;                                              ;                      ;                       ;                       ;                                ;
; External Connections                         ;                      ;                       ;                       ;                                ;
;     -- Top                                   ; 224                  ; 31                    ; 301                   ; 0                              ;
;     -- pzdyqx:nabboc                         ; 31                   ; 0                     ; 48                    ; 0                              ;
;     -- sld_hub:auto_hub                      ; 301                  ; 48                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 0                    ; 0                     ; 0                     ; 0                              ;
;                                              ;                      ;                       ;                       ;                                ;
; Partition Interface                          ;                      ;                       ;                       ;                                ;
;     -- Input Ports                           ; 39                   ; 11                    ; 87                    ; 0                              ;
;     -- Output Ports                          ; 36                   ; 4                     ; 104                   ; 0                              ;
;     -- Bidir Ports                           ; 16                   ; 0                     ; 0                     ; 0                              ;
;                                              ;                      ;                       ;                       ;                                ;
; Registered Ports                             ;                      ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                    ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                    ; 3                     ; 60                    ; 0                              ;
;                                              ;                      ;                       ;                       ;                                ;
; Port Connectivity                            ;                      ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                    ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                    ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                    ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                    ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                    ; 0                     ; 68                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                    ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                    ; 2                     ; 73                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                    ; 0                     ; 73                    ; 0                              ;
+----------------------------------------------+----------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; iCLK_50 ; N14   ; 6        ; 78           ; 29           ; 21           ; 2455                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; oDRAM_A[0]   ; U17   ; 5        ; 78           ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_A[10]  ; T20   ; 5        ; 78           ; 20           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_A[11]  ; P20   ; 5        ; 78           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_A[1]   ; W19   ; 5        ; 78           ; 16           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_A[2]   ; V18   ; 5        ; 78           ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_A[3]   ; U18   ; 5        ; 78           ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_A[4]   ; U19   ; 5        ; 78           ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_A[5]   ; T18   ; 5        ; 78           ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_A[6]   ; T19   ; 5        ; 78           ; 20           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_A[7]   ; R18   ; 5        ; 78           ; 24           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_A[8]   ; P18   ; 5        ; 78           ; 24           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_A[9]   ; P19   ; 5        ; 78           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_BA[0]  ; T21   ; 5        ; 78           ; 18           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_BA[1]  ; T22   ; 5        ; 78           ; 18           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_CAS_N  ; U21   ; 5        ; 78           ; 21           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_CKE    ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_CLK    ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_CS_N   ; U20   ; 5        ; 78           ; 17           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_DQM[0] ; V22   ; 5        ; 78           ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_DQM[1] ; J21   ; 6        ; 78           ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_RAS_N  ; U22   ; 5        ; 78           ; 21           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oDRAM_WE_N   ; V20   ; 5        ; 78           ; 17           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oLEDG[0]     ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oLEDG[1]     ; P8    ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oLEDG[2]     ; AA13  ; 4        ; 49           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oLEDG[3]     ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oLEDG[4]     ; AB9   ; 3        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oLEDG[5]     ; E4    ; 1A       ; 0            ; 37           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oLEDG[6]     ; AA3   ; 3        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; oLEDG[7]     ; V10   ; 3        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------+
; DRAM_DQ[0]  ; Y21   ; 5        ; 78           ; 16           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_15 ;
; DRAM_DQ[10] ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_5  ;
; DRAM_DQ[11] ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_4  ;
; DRAM_DQ[12] ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_3  ;
; DRAM_DQ[13] ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_2  ;
; DRAM_DQ[14] ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_1  ;
; DRAM_DQ[15] ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe               ;
; DRAM_DQ[1]  ; Y20   ; 5        ; 78           ; 16           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_14 ;
; DRAM_DQ[2]  ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_13 ;
; DRAM_DQ[3]  ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_12 ;
; DRAM_DQ[4]  ; Y22   ; 5        ; 78           ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_11 ;
; DRAM_DQ[5]  ; W22   ; 5        ; 78           ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_10 ;
; DRAM_DQ[6]  ; W20   ; 5        ; 78           ; 16           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_9  ;
; DRAM_DQ[7]  ; V21   ; 5        ; 78           ; 17           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_8  ;
; DRAM_DQ[8]  ; P21   ; 5        ; 78           ; 23           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_7  ;
; DRAM_DQ[9]  ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_6  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 3 / 48 ( 6 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ;
; 5        ; 29 / 40 ( 73 % ) ; 3.3V          ; --           ;
; 6        ; 11 / 60 ( 18 % ) ; 3.3V          ; --           ;
; 7        ; 1 / 52 ( 2 % )   ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; oLEDG[6]                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; oLEDG[2]                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; DRAM_DQ[3]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; DRAM_DQ[2]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; oLEDG[4]                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; oLEDG[3]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; oLEDG[5]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; oLEDG[0]                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; DRAM_DQ[15]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; DRAM_DQ[14]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; DRAM_DQ[13]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; DRAM_DQ[12]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; DRAM_DQ[10]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; DRAM_DQ[11]                          ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; oDRAM_DQM[1]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; DRAM_DQ[9]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; oDRAM_CLK                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; iCLK_50                              ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; oDRAM_CKE                            ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; oLEDG[1]                             ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; oDRAM_A[8]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; oDRAM_A[9]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; oDRAM_A[11]                          ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; DRAM_DQ[8]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; oDRAM_A[7]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; oDRAM_A[5]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; oDRAM_A[6]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; oDRAM_A[10]                          ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; oDRAM_BA[0]                          ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; oDRAM_BA[1]                          ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; oDRAM_A[0]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; oDRAM_A[3]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; oDRAM_A[4]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; oDRAM_CS_N                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; oDRAM_CAS_N                          ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; oDRAM_RAS_N                          ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; oLEDG[7]                             ; output ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; oDRAM_A[2]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; oDRAM_WE_N                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; DRAM_DQ[7]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; oDRAM_DQM[0]                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; oDRAM_A[1]                           ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; DRAM_DQ[6]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; DRAM_DQ[5]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; DRAM_DQ[1]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; DRAM_DQ[0]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; DRAM_DQ[4]                           ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+--------------+-----------------------------+
; Pin Name     ; Reason                      ;
+--------------+-----------------------------+
; oDRAM_CAS_N  ; Missing drive strength      ;
; oDRAM_CKE    ; Missing drive strength      ;
; oDRAM_CS_N   ; Missing drive strength      ;
; oDRAM_RAS_N  ; Missing drive strength      ;
; oDRAM_WE_N   ; Missing drive strength      ;
; oDRAM_CLK    ; Missing drive strength      ;
; oDRAM_A[11]  ; Missing drive strength      ;
; oDRAM_A[10]  ; Missing drive strength      ;
; oDRAM_A[9]   ; Missing drive strength      ;
; oDRAM_A[8]   ; Missing drive strength      ;
; oDRAM_A[7]   ; Missing drive strength      ;
; oDRAM_A[6]   ; Missing drive strength      ;
; oDRAM_A[5]   ; Missing drive strength      ;
; oDRAM_A[4]   ; Missing drive strength      ;
; oDRAM_A[3]   ; Missing drive strength      ;
; oDRAM_A[2]   ; Missing drive strength      ;
; oDRAM_A[1]   ; Missing drive strength      ;
; oDRAM_A[0]   ; Missing drive strength      ;
; oDRAM_BA[1]  ; Missing drive strength      ;
; oDRAM_BA[0]  ; Missing drive strength      ;
; oDRAM_DQM[1] ; Missing drive strength      ;
; oDRAM_DQM[0] ; Missing drive strength      ;
; oLEDG[7]     ; Missing drive strength      ;
; oLEDG[6]     ; Missing drive strength      ;
; oLEDG[5]     ; Missing drive strength      ;
; oLEDG[4]     ; Missing drive strength      ;
; oLEDG[3]     ; Missing drive strength      ;
; oLEDG[2]     ; Missing drive strength      ;
; oLEDG[1]     ; Missing drive strength      ;
; oLEDG[0]     ; Missing drive strength      ;
; DRAM_DQ[15]  ; Missing drive strength      ;
; DRAM_DQ[14]  ; Missing drive strength      ;
; DRAM_DQ[13]  ; Missing drive strength      ;
; DRAM_DQ[12]  ; Missing drive strength      ;
; DRAM_DQ[11]  ; Missing drive strength      ;
; DRAM_DQ[10]  ; Missing drive strength      ;
; DRAM_DQ[9]   ; Missing drive strength      ;
; DRAM_DQ[8]   ; Missing drive strength      ;
; DRAM_DQ[7]   ; Missing drive strength      ;
; DRAM_DQ[6]   ; Missing drive strength      ;
; DRAM_DQ[5]   ; Missing drive strength      ;
; DRAM_DQ[4]   ; Missing drive strength      ;
; DRAM_DQ[3]   ; Missing drive strength      ;
; DRAM_DQ[2]   ; Missing drive strength      ;
; DRAM_DQ[1]   ; Missing drive strength      ;
; DRAM_DQ[0]   ; Missing drive strength      ;
; oLEDG[7]     ; Missing location assignment ;
; oLEDG[6]     ; Missing location assignment ;
; oLEDG[5]     ; Missing location assignment ;
; oLEDG[4]     ; Missing location assignment ;
; oLEDG[3]     ; Missing location assignment ;
; oLEDG[2]     ; Missing location assignment ;
; oLEDG[1]     ; Missing location assignment ;
; oLEDG[0]     ; Missing location assignment ;
+--------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                     ; Entity Name                         ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+
; |hello_world                                                                                                                            ; 4148 (1)    ; 2612 (0)                  ; 68 (68)       ; 64896       ; 15   ; 1          ; 0            ; 0       ; 0         ; 47   ; 0            ; 1536 (1)     ; 522 (0)           ; 2090 (0)         ; 0          ; |hello_world                                                                                                                                                                                                                                                                                                                                            ; hello_world                         ; work         ;
;    |cpu:inst|                                                                                                                           ; 3833 (0)    ; 2448 (0)                  ; 0 (0)         ; 64896       ; 15   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1385 (0)     ; 495 (0)           ; 1953 (0)         ; 0          ; |hello_world|cpu:inst                                                                                                                                                                                                                                                                                                                                   ; cpu                                 ; cpu          ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |hello_world|cpu:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                            ; altera_reset_controller             ; cpu          ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |hello_world|cpu:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                             ; altera_reset_synchronizer           ; cpu          ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |hello_world|cpu:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                 ; altera_reset_synchronizer           ; cpu          ;
;       |cpu_cpu:cpu|                                                                                                                     ; 2610 (0)    ; 1580 (0)                  ; 0 (0)         ; 63872       ; 13   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1029 (0)     ; 317 (0)           ; 1264 (0)         ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu                                                                                                                                                                                                                                                                                                                       ; cpu_cpu                             ; cpu          ;
;          |cpu_cpu_cpu:cpu|                                                                                                              ; 2610 (2173) ; 1580 (1302)               ; 0 (0)         ; 63872       ; 13   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1029 (871)   ; 317 (259)         ; 1264 (1006)      ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu                                                                                                                                                                                                                                                                                                       ; cpu_cpu_cpu                         ; cpu          ;
;             |altera_nios2_gen2_rtl_module:the_nios2_rtl|                                                                                ; 80 (80)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 4 (4)             ; 41 (41)          ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|altera_nios2_gen2_rtl_module:the_nios2_rtl                                                                                                                                                                                                                                                            ; altera_nios2_gen2_rtl_module        ; cpu          ;
;             |cpu_cpu_cpu_bht_module:cpu_cpu_cpu_bht|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_bht_module:cpu_cpu_cpu_bht                                                                                                                                                                                                                                                                ; cpu_cpu_cpu_bht_module              ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_bht_module:cpu_cpu_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                      ; altsyncram                          ; work         ;
;                   |altsyncram_vhc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_bht_module:cpu_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated                                                                                                                                                                                                       ; altsyncram_vhc1                     ; work         ;
;             |cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data                                                                                                                                                                                                                                                        ; cpu_cpu_cpu_dc_data_module          ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                              ; altsyncram                          ; work         ;
;                   |altsyncram_aoe1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated                                                                                                                                                                                               ; altsyncram_aoe1                     ; work         ;
;             |cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag                                                                                                                                                                                                                                                          ; cpu_cpu_cpu_dc_tag_module           ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                ; altsyncram                          ; work         ;
;                   |altsyncram_ltb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated                                                                                                                                                                                                 ; altsyncram_ltb1                     ; work         ;
;             |cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim                                                                                                                                                                                                                                                    ; cpu_cpu_cpu_dc_victim_module        ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                          ; altsyncram                          ; work         ;
;                   |altsyncram_hec1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated                                                                                                                                                                                           ; altsyncram_hec1                     ; work         ;
;             |cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|                                                                            ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data                                                                                                                                                                                                                                                        ; cpu_cpu_cpu_ic_data_module          ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                              ; altsyncram                          ; work         ;
;                   |altsyncram_2uc1:auto_generated|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated                                                                                                                                                                                               ; altsyncram_2uc1                     ; work         ;
;             |cpu_cpu_cpu_ic_tag_module:cpu_cpu_cpu_ic_tag|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_tag_module:cpu_cpu_cpu_ic_tag                                                                                                                                                                                                                                                          ; cpu_cpu_cpu_ic_tag_module           ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_tag_module:cpu_cpu_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                ; altsyncram                          ; work         ;
;                   |altsyncram_rkc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_tag_module:cpu_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rkc1:auto_generated                                                                                                                                                                                                 ; altsyncram_rkc1                     ; work         ;
;             |cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|                                                                           ; 392 (83)    ; 269 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (4)      ; 54 (5)            ; 216 (74)         ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci                                                                                                                                                                                                                                                       ; cpu_cpu_cpu_nios2_oci               ; cpu          ;
;                |cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|                                                    ; 139 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 46 (0)            ; 51 (0)           ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper                                                                                                                                                                                   ; cpu_cpu_cpu_debug_slave_wrapper     ; cpu          ;
;                   |cpu_cpu_cpu_debug_slave_sysclk:the_cpu_cpu_cpu_debug_slave_sysclk|                                                   ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (36)           ; 10 (9)           ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_sysclk:the_cpu_cpu_cpu_debug_slave_sysclk                                                                                                                 ; cpu_cpu_cpu_debug_slave_sysclk      ; cpu          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_sysclk:the_cpu_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                            ; altera_std_synchronizer             ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_sysclk:the_cpu_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                            ; altera_std_synchronizer             ; work         ;
;                   |cpu_cpu_cpu_debug_slave_tck:the_cpu_cpu_cpu_debug_slave_tck|                                                         ; 89 (85)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 7 (3)             ; 44 (44)          ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_tck:the_cpu_cpu_cpu_debug_slave_tck                                                                                                                       ; cpu_cpu_cpu_debug_slave_tck         ; cpu          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_tck:the_cpu_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                  ; altera_std_synchronizer             ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_tck:the_cpu_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                  ; altera_std_synchronizer             ; work         ;
;                   |sld_virtual_jtag_basic:cpu_cpu_cpu_debug_slave_phy|                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cpu_cpu_cpu_debug_slave_phy                                                                                                                                ; sld_virtual_jtag_basic              ; work         ;
;                |cpu_cpu_cpu_nios2_avalon_reg:the_cpu_cpu_cpu_nios2_avalon_reg|                                                          ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_avalon_reg:the_cpu_cpu_cpu_nios2_avalon_reg                                                                                                                                                                                         ; cpu_cpu_cpu_nios2_avalon_reg        ; cpu          ;
;                |cpu_cpu_cpu_nios2_oci_break:the_cpu_cpu_cpu_nios2_oci_break|                                                            ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_oci_break:the_cpu_cpu_cpu_nios2_oci_break                                                                                                                                                                                           ; cpu_cpu_cpu_nios2_oci_break         ; cpu          ;
;                |cpu_cpu_cpu_nios2_oci_debug:the_cpu_cpu_cpu_nios2_oci_debug|                                                            ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (1)             ; 6 (6)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_oci_debug:the_cpu_cpu_cpu_nios2_oci_debug                                                                                                                                                                                           ; cpu_cpu_cpu_nios2_oci_debug         ; cpu          ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_oci_debug:the_cpu_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                       ; altera_std_synchronizer             ; work         ;
;                |cpu_cpu_cpu_nios2_ocimem:the_cpu_cpu_cpu_nios2_ocimem|                                                                  ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 51 (51)          ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_ocimem:the_cpu_cpu_cpu_nios2_ocimem                                                                                                                                                                                                 ; cpu_cpu_cpu_nios2_ocimem            ; cpu          ;
;                   |cpu_cpu_cpu_ociram_sp_ram_module:cpu_cpu_cpu_ociram_sp_ram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_ocimem:the_cpu_cpu_cpu_nios2_ocimem|cpu_cpu_cpu_ociram_sp_ram_module:cpu_cpu_cpu_ociram_sp_ram                                                                                                                                      ; cpu_cpu_cpu_ociram_sp_ram_module    ; cpu          ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_ocimem:the_cpu_cpu_cpu_nios2_ocimem|cpu_cpu_cpu_ociram_sp_ram_module:cpu_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                            ; altsyncram                          ; work         ;
;                         |altsyncram_0n61:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_ocimem:the_cpu_cpu_cpu_nios2_ocimem|cpu_cpu_cpu_ociram_sp_ram_module:cpu_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                                                                             ; altsyncram_0n61                     ; work         ;
;             |cpu_cpu_cpu_register_bank_a_module:cpu_cpu_cpu_register_bank_a|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_register_bank_a_module:cpu_cpu_cpu_register_bank_a                                                                                                                                                                                                                                        ; cpu_cpu_cpu_register_bank_a_module  ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_register_bank_a_module:cpu_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                              ; altsyncram                          ; work         ;
;                   |altsyncram_5tb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_register_bank_a_module:cpu_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                               ; altsyncram_5tb1                     ; work         ;
;             |cpu_cpu_cpu_register_bank_b_module:cpu_cpu_cpu_register_bank_b|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_register_bank_b_module:cpu_cpu_cpu_register_bank_b                                                                                                                                                                                                                                        ; cpu_cpu_cpu_register_bank_b_module  ; cpu          ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_register_bank_b_module:cpu_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                              ; altsyncram                          ; work         ;
;                   |altsyncram_5tb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_register_bank_b_module:cpu_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                               ; altsyncram_5tb1                     ; work         ;
;       |cpu_jtag_uart:jtag_uart|                                                                                                         ; 162 (39)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (16)      ; 23 (3)            ; 91 (20)          ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                           ; cpu_jtag_uart                       ; cpu          ;
;          |alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|                                                                            ; 72 (72)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 20 (20)           ; 31 (31)          ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                         ; alt_jtag_atlantic                   ; work         ;
;          |cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|                                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r                                                                                                                                                                                                                                                         ; cpu_jtag_uart_scfifo_r              ; cpu          ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                            ; scfifo                              ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                 ; scfifo_9621                         ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                            ; a_dpfifo_bb01                       ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                    ; a_fefifo_7cf                        ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                               ; cntr_vg7                            ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                    ; altsyncram_dtn1                     ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                      ; cntr_n2b                            ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                            ; cntr_n2b                            ; work         ;
;          |cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w                                                                                                                                                                                                                                                         ; cpu_jtag_uart_scfifo_w              ; cpu          ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                            ; scfifo                              ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                 ; scfifo_9621                         ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                            ; a_dpfifo_bb01                       ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                    ; a_fefifo_7cf                        ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                               ; cntr_vg7                            ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                    ; altsyncram_dtn1                     ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                      ; cntr_n2b                            ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |hello_world|cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                            ; cntr_n2b                            ; work         ;
;       |cpu_mm_interconnect_0:mm_interconnect_0|                                                                                         ; 716 (0)     ; 424 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (0)      ; 84 (0)            ; 494 (0)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                           ; cpu_mm_interconnect_0               ; cpu          ;
;          |altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|                                                                     ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo               ; cpu          ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                          ; altera_avalon_sc_fifo               ; cpu          ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 187 (187)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 68 (68)           ; 103 (103)        ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo               ; cpu          ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 75 (75)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 7 (7)             ; 57 (57)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo               ; cpu          ;
;          |altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo|                                                                        ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo               ; cpu          ;
;          |altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|                                                                     ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo               ; cpu          ;
;          |altera_merlin_master_agent:cpu_data_master_agent|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent                                                                                                                                                                                                                                          ; altera_merlin_master_agent          ; cpu          ;
;          |altera_merlin_slave_agent:cpu_debug_mem_slave_agent|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent           ; cpu          ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 16 (8)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (8)       ; 0 (0)             ; 3 (0)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent           ; cpu          ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                    ; altera_merlin_burst_uncompressor    ; cpu          ;
;          |altera_merlin_slave_agent:sys_clk_timer_s1_agent|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sys_clk_timer_s1_agent                                                                                                                                                                                                                                          ; altera_merlin_slave_agent           ; cpu          ;
;          |altera_merlin_slave_agent:sysid_control_slave_agent|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_control_slave_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent           ; cpu          ;
;          |altera_merlin_slave_translator:cpu_debug_mem_slave_translator|                                                                ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 27 (27)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_debug_mem_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator      ; cpu          ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 23 (23)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                     ; altera_merlin_slave_translator      ; cpu          ;
;          |altera_merlin_slave_translator:sys_clk_timer_s1_translator|                                                                   ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 17 (17)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator                                                                                                                                                                                                                                ; altera_merlin_slave_translator      ; cpu          ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                                                ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator      ; cpu          ;
;          |altera_merlin_traffic_limiter:cpu_data_master_limiter|                                                                        ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 13 (13)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter                                                                                                                                                                                                                                     ; altera_merlin_traffic_limiter       ; cpu          ;
;          |altera_merlin_traffic_limiter:cpu_instruction_master_limiter|                                                                 ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter                                                                                                                                                                                                                              ; altera_merlin_traffic_limiter       ; cpu          ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                       ; 83 (83)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 81 (81)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                                    ; altera_merlin_width_adapter         ; cpu          ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                                    ; altera_merlin_width_adapter         ; cpu          ;
;          |cpu_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                    ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                 ; cpu_mm_interconnect_0_cmd_demux     ; cpu          ;
;          |cpu_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                         ; cpu_mm_interconnect_0_cmd_demux_001 ; cpu          ;
;          |cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                                ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 50 (47)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                             ; cpu_mm_interconnect_0_cmd_mux_002   ; cpu          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                ; altera_merlin_arbitrator            ; cpu          ;
;          |cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_004|                                                                                ; 49 (47)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 45 (41)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_004                                                                                                                                                                                                                                             ; cpu_mm_interconnect_0_cmd_mux_002   ; cpu          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                ; altera_merlin_arbitrator            ; cpu          ;
;          |cpu_mm_interconnect_0_router:router|                                                                                          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 7 (7)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_router:router                                                                                                                                                                                                                                                       ; cpu_mm_interconnect_0_router        ; cpu          ;
;          |cpu_mm_interconnect_0_router_001:router_001|                                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                               ; cpu_mm_interconnect_0_router_001    ; cpu          ;
;          |cpu_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                                         ; cpu_mm_interconnect_0_rsp_demux_002 ; cpu          ;
;          |cpu_mm_interconnect_0_rsp_demux_002:rsp_demux_004|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_demux_002:rsp_demux_004                                                                                                                                                                                                                                         ; cpu_mm_interconnect_0_rsp_demux_002 ; cpu          ;
;          |cpu_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                        ; 86 (86)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 77 (77)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                     ; cpu_mm_interconnect_0_rsp_mux       ; cpu          ;
;          |cpu_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                                ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 47 (47)          ; 0          ; |hello_world|cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                             ; cpu_mm_interconnect_0_rsp_mux_001   ; cpu          ;
;       |cpu_sdram:sdram|                                                                                                                 ; 346 (236)   ; 204 (118)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (136)    ; 44 (3)            ; 160 (77)         ; 0          ; |hello_world|cpu:inst|cpu_sdram:sdram                                                                                                                                                                                                                                                                                                                   ; cpu_sdram                           ; cpu          ;
;          |cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|                                                                ; 132 (132)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 41 (41)           ; 85 (85)          ; 0          ; |hello_world|cpu:inst|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module                                                                                                                                                                                                                                                     ; cpu_sdram_input_efifo_module        ; cpu          ;
;       |cpu_sys_clk_timer:sys_clk_timer|                                                                                                 ; 148 (148)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 18 (18)           ; 102 (102)        ; 0          ; |hello_world|cpu:inst|cpu_sys_clk_timer:sys_clk_timer                                                                                                                                                                                                                                                                                                   ; cpu_sys_clk_timer                   ; cpu          ;
;    |pzdyqx:nabboc|                                                                                                                      ; 130 (0)     ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 9 (0)             ; 66 (0)           ; 0          ; |hello_world|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                              ; pzdyqx                              ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 130 (14)    ; 75 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (4)       ; 9 (1)             ; 66 (9)           ; 0          ; |hello_world|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                 ; pzdyqx_impl                         ; work         ;
;          |GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|                                                                ; 60 (30)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (22)      ; 7 (7)             ; 21 (1)           ; 0          ; |hello_world|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1                                                                                                                                                                                                                                   ; GHVD5181                            ; work         ;
;             |JEQQ5299:YEAJ1936|                                                                                                         ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; 0          ; |hello_world|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936                                                                                                                                                                                                                 ; JEQQ5299                            ; work         ;
;          |JEQQ5299:ESUL0435|                                                                                                            ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; 0          ; |hello_world|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JEQQ5299:ESUL0435                                                                                                                                                                                                                                                                               ; JEQQ5299                            ; work         ;
;          |JEQQ5299:\ULTF4989:LCFH1028|                                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |hello_world|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JEQQ5299:\ULTF4989:LCFH1028                                                                                                                                                                                                                                                                     ; JEQQ5299                            ; work         ;
;          |JKWY9152:RUWH6717|                                                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0          ; |hello_world|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JKWY9152:RUWH6717                                                                                                                                                                                                                                                                               ; JKWY9152                            ; work         ;
;          |PUDL0439:VWQM3427|                                                                                                            ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; 0          ; |hello_world|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427                                                                                                                                                                                                                                                                               ; PUDL0439                            ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 184 (1)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (1)       ; 18 (0)            ; 71 (0)           ; 0          ; |hello_world|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                             ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 183 (0)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (0)       ; 18 (0)            ; 71 (0)           ; 0          ; |hello_world|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input         ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 183 (0)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (0)       ; 18 (0)            ; 71 (0)           ; 0          ; |hello_world|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                         ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 183 (8)     ; 89 (7)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (1)       ; 18 (4)            ; 71 (0)           ; 0          ; |hello_world|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab             ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 178 (0)     ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 14 (0)            ; 71 (0)           ; 0          ; |hello_world|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric   ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 178 (131)   ; 82 (53)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (75)      ; 14 (13)           ; 71 (45)          ; 0          ; |hello_world|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                        ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 26 (26)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 10 (10)          ; 0          ; |hello_world|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                          ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; 0          ; |hello_world|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                      ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+
; oDRAM_CAS_N  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_CKE    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; oDRAM_CS_N   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_RAS_N  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_WE_N   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_CLK    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; oDRAM_A[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_A[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_A[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_A[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_A[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_A[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_A[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_A[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_A[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_A[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_A[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_A[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_BA[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_BA[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_DQM[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oDRAM_DQM[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; oLEDG[7]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; oLEDG[6]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; oLEDG[5]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; oLEDG[4]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; oLEDG[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; oLEDG[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; oLEDG[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; oLEDG[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[15]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[0]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; iCLK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+--------------+----------+---------------+---------------+-----------------------+----------+----------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; DRAM_DQ[15]         ;                   ;         ;
; DRAM_DQ[14]         ;                   ;         ;
; DRAM_DQ[13]         ;                   ;         ;
; DRAM_DQ[12]         ;                   ;         ;
; DRAM_DQ[11]         ;                   ;         ;
; DRAM_DQ[10]         ;                   ;         ;
; DRAM_DQ[9]          ;                   ;         ;
; DRAM_DQ[8]          ;                   ;         ;
; DRAM_DQ[7]          ;                   ;         ;
; DRAM_DQ[6]          ;                   ;         ;
; DRAM_DQ[5]          ;                   ;         ;
; DRAM_DQ[4]          ;                   ;         ;
; DRAM_DQ[3]          ;                   ;         ;
; DRAM_DQ[2]          ;                   ;         ;
; DRAM_DQ[1]          ;                   ;         ;
; DRAM_DQ[0]          ;                   ;         ;
; iCLK_50             ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0        ; 202     ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cpu:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                  ; FF_X40_Y24_N9          ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                  ; FF_X40_Y24_N9          ; 1918    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_rd_addr_cnt[3]~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X52_Y26_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y29_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_rd_data_cnt[1]~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y27_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                            ; LCCOMB_X46_Y28_N24     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y28_N8      ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_wr_data_cnt[2]~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y28_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                             ; FF_X45_Y34_N21         ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                    ; FF_X47_Y33_N13         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                  ; LCCOMB_X61_Y31_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                  ; FF_X56_Y30_N15         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                         ; FF_X49_Y29_N1          ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                            ; FF_X47_Y28_N17         ; 812     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_pipe_flush_waddr[20]~19                                                                                                                                                                                                                                                                                              ; LCCOMB_X56_Y30_N6      ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y29_N16     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y36_N14     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y26_N16     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                ; FF_X57_Y26_N29         ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                            ; FF_X52_Y27_N9          ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X56_Y26_N0      ; 168     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y30_N4      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y30_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|M_refetch~16                                                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y30_N26     ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|W_ienable_reg_irq1_nxt~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X61_Y31_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|altera_nios2_gen2_rtl_module:the_nios2_rtl|A_wr_dst_reg~0                                                                                                                                                                                                                                                              ; LCCOMB_X52_Y30_N30     ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|altera_nios2_gen2_rtl_module:the_nios2_rtl|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                           ; LCCOMB_X61_Y28_N4      ; 8       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                                         ; FF_X47_Y32_N19         ; 26      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a0~0                                                                                                                                                                                                 ; LCCOMB_X51_Y25_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                             ; FF_X44_Y29_N17         ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_sysclk:the_cpu_cpu_cpu_debug_slave_sysclk|jxuir                                                                                                                            ; FF_X38_Y30_N31         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_sysclk:the_cpu_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a                                                                                                             ; LCCOMB_X37_Y31_N24     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_sysclk:the_cpu_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                                                                                           ; LCCOMB_X38_Y30_N28     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_sysclk:the_cpu_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b                                                                                                             ; LCCOMB_X38_Y30_N16     ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_sysclk:the_cpu_cpu_cpu_debug_slave_sysclk|update_jdo_strobe                                                                                                                ; FF_X37_Y32_N25         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_tck:the_cpu_cpu_cpu_debug_slave_tck|sr[16]~28                                                                                                                              ; LCCOMB_X36_Y33_N20     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_tck:the_cpu_cpu_cpu_debug_slave_tck|sr[2]~13                                                                                                                               ; LCCOMB_X35_Y32_N16     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|cpu_cpu_cpu_debug_slave_tck:the_cpu_cpu_cpu_debug_slave_tck|sr[37]~21                                                                                                                              ; LCCOMB_X35_Y32_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cpu_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                                                                                                                             ; LCCOMB_X35_Y32_N14     ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_debug_slave_wrapper:the_cpu_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cpu_cpu_cpu_debug_slave_phy|virtual_state_uir~0                                                                                                                             ; LCCOMB_X35_Y32_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_avalon_reg:the_cpu_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                          ; LCCOMB_X42_Y29_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_oci_break:the_cpu_cpu_cpu_nios2_oci_break|break_readreg[17]~1                                                                                                                                                                                        ; LCCOMB_X38_Y30_N14     ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_ocimem:the_cpu_cpu_cpu_nios2_ocimem|MonDReg[0]~13                                                                                                                                                                                                    ; LCCOMB_X38_Y30_N18     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_ocimem:the_cpu_cpu_cpu_nios2_ocimem|MonDReg[23]~28                                                                                                                                                                                                   ; LCCOMB_X38_Y30_N10     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_ocimem:the_cpu_cpu_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                                                                                 ; LCCOMB_X40_Y29_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_ocimem:the_cpu_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                                                                                   ; LCCOMB_X41_Y29_N20     ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|d_address_offset_field[2]~2                                                                                                                                                                                                                                                                                            ; LCCOMB_X45_Y28_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|d_writedata[2]~32                                                                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y28_N2      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y29_N4      ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X47_Y29_N16     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y31_N20     ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                     ; FF_X47_Y25_N9          ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y26_N18     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y26_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y27_N12     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                            ; LCCOMB_X52_Y28_N30     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                  ; LCCOMB_X38_Y27_N18     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y26_N4      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y26_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu_jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y24_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                 ; LCCOMB_X36_Y25_N24     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                 ; LCCOMB_X38_Y27_N6      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y26_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                    ; FF_X40_Y25_N3          ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X40_Y25_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X38_Y27_N0      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                     ; FF_X41_Y26_N31         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y25_N20     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                     ; LCCOMB_X43_Y26_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                       ; LCCOMB_X55_Y21_N28     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                    ; LCCOMB_X71_Y24_N4      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                    ; LCCOMB_X72_Y24_N20     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                    ; LCCOMB_X72_Y24_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                    ; LCCOMB_X72_Y24_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                    ; LCCOMB_X71_Y24_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                    ; LCCOMB_X72_Y24_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                    ; LCCOMB_X72_Y24_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                    ; LCCOMB_X72_Y24_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                      ; LCCOMB_X71_Y24_N18     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y22_N14     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y22_N12     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y22_N20     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y22_N30     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y22_N28     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y22_N8      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y22_N2      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                ; LCCOMB_X57_Y22_N16     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|comb~0                                                                                                                                                                                                                                                            ; LCCOMB_X55_Y21_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|rp_valid                                                                                                                                                                                                                                                          ; LCCOMB_X55_Y21_N12     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|pending_response_count[3]~8                                                                                                                                                                                                                          ; LCCOMB_X47_Y26_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|save_dest_id~2                                                                                                                                                                                                                                       ; LCCOMB_X46_Y28_N22     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|pending_response_count[3]~8                                                                                                                                                                                                                   ; LCCOMB_X54_Y26_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|save_dest_id~1                                                                                                                                                                                                                                ; LCCOMB_X54_Y26_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byteen_reg[1]~0                                                                                                                                                                                                                                     ; LCCOMB_X54_Y25_N2      ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                             ; FF_X54_Y25_N19         ; 74      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                           ; LCCOMB_X40_Y26_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                               ; LCCOMB_X41_Y26_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                           ; LCCOMB_X47_Y21_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_mm_interconnect_0:mm_interconnect_0|cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_004|update_grant~0                                                                                                                                                                                                                                               ; LCCOMB_X54_Y25_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X62_Y21_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|Selector34~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X62_Y21_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y23_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X61_Y21_N26     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                                                                        ; LCCOMB_X52_Y24_N2      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|cpu_sdram_input_efifo_module:the_cpu_sdram_input_efifo_module|entry_1[40]~0                                                                                                                                                                                                                                                        ; LCCOMB_X52_Y24_N8      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|m_addr[9]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X61_Y23_N30     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                  ; FF_X62_Y21_N27         ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                  ; FF_X61_Y23_N25         ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X78_Y31_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y31_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y15_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y15_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y3_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y3_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y16_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X78_Y16_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y31_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y31_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y30_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y23_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y17_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X78_Y16_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sys_clk_timer:sys_clk_timer|always0~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y24_N10     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sys_clk_timer:sys_clk_timer|always0~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y24_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sys_clk_timer:sys_clk_timer|control_wr_strobe                                                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y22_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sys_clk_timer:sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y22_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sys_clk_timer:sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y22_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu:inst|cpu_sys_clk_timer:sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X41_Y22_N20     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; iCLK_50                                                                                                                                                                                                                                                                                                                                                     ; PIN_N14                ; 2446    ; Clock                                              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|BWHK8171_2                                                                                                                                                                                                                                                                                                       ; FF_X34_Y25_N13         ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|FWCA1915[0]                                                                                                                                                                                                                                                                                                      ; FF_X32_Y27_N25         ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|JEQQ5299:YEAJ1936|BMIN0175[0]                                                                                                                                                                                                                      ; FF_X42_Y6_N15          ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_0                                                                                                                                                                                                                                         ; FF_X21_Y28_N11         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_1                                                                                                                                                                                                                                         ; FF_X21_Y28_N25         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_2                                                                                                                                                                                                                                         ; FF_X17_Y28_N11         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_3                                                                                                                                                                                                                                         ; FF_X17_Y28_N25         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_4                                                                                                                                                                                                                                         ; FF_X13_Y26_N11         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_5                                                                                                                                                                                                                                         ; FF_X13_Y26_N25         ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_6                                                                                                                                                                                                                                         ; FF_X12_Y25_N1          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7                                                                                                                                                                                                                                         ; FF_X6_Y34_N9           ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0                                                                                                                                                                                                                                         ; LCCOMB_X42_Y6_N20      ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|\SQHZ7915:13:AMGP4450_1                                                                                                                                                                                                                            ; LCCOMB_X22_Y28_N0      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|JEQQ5299:ESUL0435|BMIN0175[0]                                                                                                                                                                                                                                                                                    ; FF_X31_Y25_N25         ; 16      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|HENC6638~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y27_N12     ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:VWQM3427|RUGG7005[0]~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y27_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y27_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y27_N16     ; 14      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y25_N12     ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y27_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X32_Y28_N23         ; 62      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X34_Y27_N28     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X34_Y27_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X34_Y27_N16     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X32_Y27_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~4                            ; LCCOMB_X31_Y27_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                           ; LCCOMB_X31_Y27_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~23                             ; LCCOMB_X31_Y29_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~12              ; LCCOMB_X32_Y27_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~19              ; LCCOMB_X35_Y27_N16     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                ; LCCOMB_X34_Y28_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                     ; LCCOMB_X32_Y28_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                     ; LCCOMB_X31_Y27_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]~21      ; LCCOMB_X35_Y26_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~17 ; LCCOMB_X35_Y25_N30     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~24 ; LCCOMB_X35_Y26_N30     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X32_Y32_N21         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X37_Y33_N17         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X32_Y28_N3          ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X32_Y28_N27         ; 68      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X37_Y33_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X32_Y30_N17         ; 36      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X32_Y27_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                        ; JTAG_X43_Y40_N0   ; 202     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; cpu:inst|altera_reset_controller:rst_controller|r_sync_rst                                                          ; FF_X40_Y24_N9     ; 1918    ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; iCLK_50                                                                                                             ; PIN_N14           ; 2446    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7 ; FF_X6_Y34_N9      ; 20      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0 ; LCCOMB_X42_Y6_N20 ; 20      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------+
; Non-Global High Fan-Out Signals                            ;
+--------------------------------------------------+---------+
; Name                                             ; Fan-Out ;
+--------------------------------------------------+---------+
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_stall ; 812     ;
+--------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_bht_module:cpu_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X33_Y30_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X53_Y32_N0, M9K_X53_Y30_N0                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None ; M9K_X53_Y33_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X53_Y31_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X53_Y29_N0, M9K_X53_Y26_N0, M9K_X53_Y25_N0, M9K_X53_Y28_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_tag_module:cpu_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rkc1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; None ; M9K_X53_Y27_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_ocimem:the_cpu_cpu_cpu_nios2_ocimem|cpu_cpu_cpu_ociram_sp_ram_module:cpu_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X33_Y29_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_register_bank_a_module:cpu_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X53_Y35_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_register_bank_b_module:cpu_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X53_Y36_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X33_Y24_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X33_Y26_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,432 / 148,641 ( 4 % ) ;
; C16 interconnects     ; 51 / 5,382 ( < 1 % )    ;
; C4 interconnects      ; 3,689 / 106,704 ( 3 % ) ;
; Direct links          ; 795 / 148,641 ( < 1 % ) ;
; Global clocks         ; 5 / 20 ( 25 % )         ;
; Local interconnects   ; 2,136 / 49,760 ( 4 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 107 / 5,406 ( 2 % )     ;
; R4 interconnects      ; 5,006 / 147,764 ( 3 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.88) ; Number of LABs  (Total = 322) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 6                             ;
; 3                                           ; 6                             ;
; 4                                           ; 8                             ;
; 5                                           ; 4                             ;
; 6                                           ; 4                             ;
; 7                                           ; 5                             ;
; 8                                           ; 5                             ;
; 9                                           ; 4                             ;
; 10                                          ; 4                             ;
; 11                                          ; 4                             ;
; 12                                          ; 5                             ;
; 13                                          ; 20                            ;
; 14                                          ; 23                            ;
; 15                                          ; 49                            ;
; 16                                          ; 153                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.48) ; Number of LABs  (Total = 322) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 227                           ;
; 1 Clock                            ; 297                           ;
; 1 Clock enable                     ; 150                           ;
; 1 Sync. clear                      ; 15                            ;
; 1 Sync. load                       ; 33                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 69                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.97) ; Number of LABs  (Total = 322) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 5                             ;
; 2                                            ; 16                            ;
; 3                                            ; 4                             ;
; 4                                            ; 7                             ;
; 5                                            ; 2                             ;
; 6                                            ; 6                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 4                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 3                             ;
; 14                                           ; 7                             ;
; 15                                           ; 4                             ;
; 16                                           ; 11                            ;
; 17                                           ; 6                             ;
; 18                                           ; 7                             ;
; 19                                           ; 8                             ;
; 20                                           ; 15                            ;
; 21                                           ; 17                            ;
; 22                                           ; 20                            ;
; 23                                           ; 17                            ;
; 24                                           ; 30                            ;
; 25                                           ; 20                            ;
; 26                                           ; 7                             ;
; 27                                           ; 15                            ;
; 28                                           ; 22                            ;
; 29                                           ; 9                             ;
; 30                                           ; 14                            ;
; 31                                           ; 3                             ;
; 32                                           ; 33                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.23) ; Number of LABs  (Total = 322) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 28                            ;
; 2                                               ; 9                             ;
; 3                                               ; 13                            ;
; 4                                               ; 11                            ;
; 5                                               ; 15                            ;
; 6                                               ; 21                            ;
; 7                                               ; 20                            ;
; 8                                               ; 37                            ;
; 9                                               ; 24                            ;
; 10                                              ; 17                            ;
; 11                                              ; 24                            ;
; 12                                              ; 19                            ;
; 13                                              ; 17                            ;
; 14                                              ; 17                            ;
; 15                                              ; 11                            ;
; 16                                              ; 16                            ;
; 17                                              ; 7                             ;
; 18                                              ; 3                             ;
; 19                                              ; 1                             ;
; 20                                              ; 3                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 2                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.70) ; Number of LABs  (Total = 322) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 1                             ;
; 3                                            ; 16                            ;
; 4                                            ; 17                            ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 6                             ;
; 8                                            ; 5                             ;
; 9                                            ; 8                             ;
; 10                                           ; 10                            ;
; 11                                           ; 10                            ;
; 12                                           ; 9                             ;
; 13                                           ; 8                             ;
; 14                                           ; 8                             ;
; 15                                           ; 18                            ;
; 16                                           ; 10                            ;
; 17                                           ; 10                            ;
; 18                                           ; 12                            ;
; 19                                           ; 12                            ;
; 20                                           ; 22                            ;
; 21                                           ; 19                            ;
; 22                                           ; 10                            ;
; 23                                           ; 8                             ;
; 24                                           ; 6                             ;
; 25                                           ; 8                             ;
; 26                                           ; 16                            ;
; 27                                           ; 11                            ;
; 28                                           ; 5                             ;
; 29                                           ; 7                             ;
; 30                                           ; 5                             ;
; 31                                           ; 7                             ;
; 32                                           ; 9                             ;
; 33                                           ; 3                             ;
; 34                                           ; 1                             ;
; 35                                           ; 6                             ;
; 36                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 36           ; 39           ; 39           ; 0            ; 0            ; 51        ; 39           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 51        ; 51        ; 51        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 15           ; 12           ; 12           ; 51           ; 51           ; 0         ; 12           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ; 34           ; 51           ; 51           ; 34           ; 51           ; 51           ; 51           ; 51           ; 0         ; 0         ; 0         ; 51           ; 51           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; oDRAM_CAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_CKE           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_CS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_RAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_WE_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_CLK           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_A[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_BA[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_BA[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_DQM[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oDRAM_DQM[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLEDG[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLEDG[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLEDG[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLEDG[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLEDG[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLEDG[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLEDG[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; oLEDG[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; iCLK_50             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; sopc_clk        ; sopc_clk             ; 3.8               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                          ; Destination Register                                                                                                                                                                                    ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[4] ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.280             ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[3] ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.280             ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2] ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.280             ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1] ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.280             ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[0] ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.280             ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5] ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_r:the_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.280             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[31]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a31~porta_datain_reg0                        ; 0.096             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[13]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated|ram_block1a2~porta_datain_reg0                               ; 0.095             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[20]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated|ram_block1a9~porta_datain_reg0                               ; 0.091             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[17]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated|ram_block1a6~porta_datain_reg0                               ; 0.091             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[16]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated|ram_block1a5~porta_datain_reg0                               ; 0.074             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[15]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated|ram_block1a4~porta_datain_reg0                               ; 0.074             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|i_readdata_d1[16]                                                                                                                                   ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a16~porta_datain_reg0                            ; 0.074             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_line[0]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a18~porta_address_reg0                           ; 0.074             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_line[4]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a18~porta_address_reg0                           ; 0.073             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_line[5]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a18~porta_address_reg0                           ; 0.073             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_line[3]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a18~porta_address_reg0                           ; 0.071             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a11~porta_address_reg0                           ; 0.057             ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5] ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.054             ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1] ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.051             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_line[1]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a11~porta_address_reg0                           ; 0.050             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_line[2]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a11~porta_address_reg0                           ; 0.050             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a11~porta_address_reg0                           ; 0.049             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[23]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a23~porta_datain_reg0                        ; 0.044             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[8]                                                                                                                                ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a8~porta_datain_reg0                         ; 0.041             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_valid_bits[6]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_tag_module:cpu_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rkc1:auto_generated|ram_block1a19~porta_datain_reg0                              ; 0.036             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_valid_bits[4]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_tag_module:cpu_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rkc1:auto_generated|ram_block1a17~porta_datain_reg0                              ; 0.036             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_valid_bits[1]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_tag_module:cpu_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rkc1:auto_generated|ram_block1a14~porta_datain_reg0                              ; 0.036             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_valid_bits[0]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_tag_module:cpu_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rkc1:auto_generated|ram_block1a13~porta_datain_reg0                              ; 0.036             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[5]                                                                                                                                ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a5~porta_datain_reg0                         ; 0.036             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[12]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a12~porta_datain_reg0                        ; 0.036             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[24]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a24~porta_datain_reg0                        ; 0.036             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[17]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a17~porta_datain_reg0                        ; 0.036             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_line[6]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a11~porta_address_reg0                           ; 0.036             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[18]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated|ram_block1a7~porta_datain_reg0                               ; 0.031             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_valid_bits[2]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_tag_module:cpu_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_rkc1:auto_generated|ram_block1a15~porta_datain_reg0                              ; 0.028             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[14]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a14~porta_datain_reg0                        ; 0.028             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_ic_data_module:cpu_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a11~porta_address_reg0                           ; 0.028             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[29]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a29~porta_datain_reg0                        ; 0.027             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[0]                                                                                                                                ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a0~porta_datain_reg0                         ; 0.027             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[22]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated|ram_block1a11~porta_datain_reg0                              ; 0.024             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[21]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated|ram_block1a10~porta_datain_reg0                              ; 0.024             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[23]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated|ram_block1a12~porta_datain_reg0                              ; 0.024             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[24]                                                                                                                                     ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_tag_module:cpu_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ltb1:auto_generated|ram_block1a13~porta_datain_reg0                              ; 0.024             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_st_data[17]                                                                                                                                       ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|d_readdata_d1[17]                                                                                                                                   ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_st_data[17]                                                                                                                                    ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[2]                                                                                                                                      ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_fill_dp_offset[0]                                                                                                                              ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_fill_dp_offset[1]                                                                                                                              ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[3]                                                                                                                                      ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_baddr[4]                                                                                                                                      ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_mem_byte_en[2]                                                                                                                                    ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_ctrl_st                                                                                                                                           ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_fill_dp_offset[2]                                                                                                                              ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_fill_active                                                                                                                                    ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_data_module:cpu_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ram_block1a17~porta_datain_reg0                            ; 0.022             ;
; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2] ; cpu:inst|cpu_jtag_uart:jtag_uart|cpu_jtag_uart_scfifo_w:the_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0 ; 0.018             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[27]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a27~porta_datain_reg0                        ; 0.016             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[21]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a21~porta_datain_reg0                        ; 0.012             ;
; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|A_dc_xfer_wr_data[19]                                                                                                                               ; cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_dc_victim_module:cpu_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a19~porta_datain_reg0                        ; 0.010             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 60 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20029): Only one processor detected - disabling parallel compilation
Info (119006): Selected device 10M50DAF484C6GES for design "hello_world"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 47 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical AMGP4450_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_0]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_1]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_2]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_3]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_4]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_5]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_6]
        Info (332166): set_disable_timing [get_cells -hierarchical TPOO7242_7]
        Info (332166): set_disable_timing [get_cells -hierarchical ZNXJ5711_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'hw_dev_tutorial.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332104): Reading SDC File: '/home/e2/Documents/DSD_Material_Students/jtag-uart-test/db/ip/cpu/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '/home/e2/Documents/DSD_Material_Students/jtag-uart-test/db/ip/cpu/submodules/cpu_cpu_cpu.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From sopc_clk (Rise) to sopc_clk (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000     sopc_clk
Info (176353): Automatically promoted node iCLK_50~input (placed in PIN N14 (CLK2p, DIFFIO_RX_R38p, DIFFOUT_R38p, High_Speed))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node oDRAM_CLK~output
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7  File: /home/e2/intelFPGA_lite/20.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|TPOO7242_7~0 File: /home/e2/intelFPGA_lite/20.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_ZNXJ5711_gen_0:cycloneiii_ZNXJ5711_gen_1|ZNXJ5711_0  File: /home/e2/intelFPGA_lite/20.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cpu:inst|altera_reset_controller:rst_controller|r_sync_rst  File: /home/e2/Documents/DSD_Material_Students/jtag-uart-test/db/ip/cpu/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu:inst|cpu_sdram:sdram|active_rnw~2 File: /home/e2/Documents/DSD_Material_Students/jtag-uart-test/db/ip/cpu/submodules/cpu_sdram.v Line: 215
        Info (176357): Destination node cpu:inst|cpu_sdram:sdram|active_cs_n~0 File: /home/e2/Documents/DSD_Material_Students/jtag-uart-test/db/ip/cpu/submodules/cpu_sdram.v Line: 212
        Info (176357): Destination node cpu:inst|cpu_sdram:sdram|active_cs_n~1 File: /home/e2/Documents/DSD_Material_Students/jtag-uart-test/db/ip/cpu/submodules/cpu_sdram.v Line: 212
        Info (176357): Destination node cpu:inst|altera_reset_controller:rst_controller|WideOr0~0 File: /home/e2/Documents/DSD_Material_Students/jtag-uart-test/db/ip/cpu/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node cpu:inst|cpu_sdram:sdram|i_refs[0] File: /home/e2/Documents/DSD_Material_Students/jtag-uart-test/db/ip/cpu/submodules/cpu_sdram.v Line: 356
        Info (176357): Destination node cpu:inst|cpu_sdram:sdram|i_refs[2] File: /home/e2/Documents/DSD_Material_Students/jtag-uart-test/db/ip/cpu/submodules/cpu_sdram.v Line: 356
        Info (176357): Destination node cpu:inst|cpu_sdram:sdram|i_refs[1] File: /home/e2/Documents/DSD_Material_Students/jtag-uart-test/db/ip/cpu/submodules/cpu_sdram.v Line: 356
        Info (176357): Destination node cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|cpu_cpu_cpu_nios2_oci:the_cpu_cpu_cpu_nios2_oci|cpu_cpu_cpu_nios2_oci_debug:the_cpu_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: /home/e2/intelFPGA_lite/20.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
        Info (176357): Destination node cpu:inst|cpu_cpu:cpu|cpu_cpu_cpu:cpu|altera_nios2_gen2_rtl_module:the_nios2_rtl|hq3myc14108phmpo7y7qmhbp98hy0vq~0
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 34 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 8 (unused VREF, 3.3V VCCIO, 0 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 29 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 3.68 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:15
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 17 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at F22
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at G19
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at G20
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at G22
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at H22
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at H21
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at J22
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at P21
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at V21
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at W20
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at W22
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at Y22
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AA21
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AA22
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at Y20
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at Y21
    Info (169178): Pin iCLK_50 uses I/O standard 3.3-V LVTTL at N14
Info (144001): Generated suppressed messages file /home/e2/Documents/DSD_Material_Students/jtag-uart-test/hello_world.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 816 megabytes
    Info: Processing ended: Sat Jan 30 17:38:59 2021
    Info: Elapsed time: 00:00:56
    Info: Total CPU time (on all processors): 00:00:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/e2/Documents/DSD_Material_Students/jtag-uart-test/hello_world.fit.smsg.


