#-----------------------------------------------------------
# Vivado v2022.2 (64-bit)
# SW Build 3671981 on Fri Oct 14 05:00:03 MDT 2022
# IP Build 3669848 on Fri Oct 14 08:30:02 MDT 2022
# Start of session at: Fri Jun 16 11:54:55 2023
# Process ID: 14760
# Current directory: C:/Users/Julia/Desktop/SR/Projekty/procesor
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent7280 C:\Users\Julia\Desktop\SR\Projekty\procesor\procesor.xpr
# Log file: C:/Users/Julia/Desktop/SR/Projekty/procesor/vivado.log
# Journal file: C:/Users/Julia/Desktop/SR/Projekty/procesor\vivado.jou
# Running On: LAPTOP-73BI56TU, OS: Windows, CPU Frequency: 2895 MHz, CPU Physical cores: 16, Host memory: 16559 MB
#-----------------------------------------------------------
start_gui
open_project C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.xpr
update_compile_order -fileset sources_1
launch_simulation
# Disabling source management mode.  This is to allow the top design properties to be set without GUI intervention.
set_property source_mgmt_mode None [current_project]
set_property top main_procesor [get_filesets sim_1]
set_property top_lib xil_defaultlib [get_filesets sim_1]
# Re-enabling previously disabled source management mode.
set_property source_mgmt_mode All [current_project]
launch_simulation
launch_simulation
launch_simulation
launch_simulation
launch_simulation
update_compile_order -fileset sources_1
launch_simulation
update_compile_order -fileset sources_1
launch_simulation
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
# Disabling source management mode.  This is to allow the top design properties to be set without GUI intervention.
set_property source_mgmt_mode None [current_project]
set_property top tb_main_procesor [get_filesets sim_1]
set_property top_lib xil_defaultlib [get_filesets sim_1]
# Re-enabling previously disabled source management mode.
set_property source_mgmt_mode All [current_project]
launch_simulation
create_project procesor_v2 C:/Users/Julia/Desktop/SR/Projekty/procesor_v2 -part xc7z010clg400-1
set_property board_part digilentinc.com:zybo:part0:2.0 [current_project]
current_project procesor
current_project procesor_v2
current_project procesor
launch_simulation
current_project procesor_v2
import_files -norecurse {C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/i_mem.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/mux_4x1.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/main_procesor.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/rd_mux.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/mux.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/alu_mux.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/ALU_AND.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/dekoder.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/rx_mux.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/ALU_cmp.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/mux_2x1.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/d_mem.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/imm_mux.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/ry_mux.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/tb_main_procesor.v C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/new/mux_8x1.v}
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
# Disabling source management mode.  This is to allow the top design properties to be set without GUI intervention.
set_property source_mgmt_mode None [current_project]
set_property top main_procesor [current_fileset]
# Re-enabling previously disabled source management mode.
set_property source_mgmt_mode All [current_project]
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
import_files -norecurse C:/Users/Julia/Desktop/SR/Projekty/procesor/procesor.srcs/sources_1/imports/new/single_register.v
update_compile_order -fileset sources_1
launch_simulation
create_ip -name c_addsub -vendor xilinx.com -library ip -version 12.0 -module_name c_addsub_0
set_property -dict [list \
  CONFIG.A_Type {Unsigned} \
  CONFIG.A_Width {8} \
  CONFIG.B_Type {Unsigned} \
  CONFIG.B_Value {00000000} \
  CONFIG.B_Width {8} \
  CONFIG.CE {false} \
  CONFIG.Latency {0} \
  CONFIG.Out_Width {8} \
] [get_ips c_addsub_0]
generate_target {instantiation_template} [get_files c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/c_addsub_0/c_addsub_0.xci]
generate_target all [get_files  c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/c_addsub_0/c_addsub_0.xci]
catch { config_ip_cache -export [get_ips -all c_addsub_0] }
export_ip_user_files -of_objects [get_files c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/c_addsub_0/c_addsub_0.xci] -no_script -sync -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/c_addsub_0/c_addsub_0.xci]
launch_runs c_addsub_0_synth_1 -jobs 8
wait_on_run c_addsub_0_synth_1
export_simulation -of_objects [get_files c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/c_addsub_0/c_addsub_0.xci] -directory C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.ip_user_files/sim_scripts -ip_user_files_dir C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.ip_user_files -ipstatic_source_dir C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.ip_user_files/ipstatic -lib_map_path [list {modelsim=C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.cache/compile_simlib/modelsim} {questa=C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.cache/compile_simlib/questa} {riviera=C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.cache/compile_simlib/riviera} {activehdl=C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.cache/compile_simlib/activehdl}] -use_ip_compiled_libs -force -quiet
current_project procesor
current_project procesor_v2
launch_simulation
launch_simulation
export_ip_user_files -of_objects  [get_files c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/c_addsub_0/c_addsub_0.xci] -no_script -reset -force -quiet
remove_files  -fileset c_addsub_0 c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/c_addsub_0/c_addsub_0.xci
create_ip -name c_addsub -vendor xilinx.com -library ip -version 12.0 -module_name ALU_plus
set_property -dict [list \
  CONFIG.A_Type {Unsigned} \
  CONFIG.A_Width {8} \
  CONFIG.B_Type {Unsigned} \
  CONFIG.B_Value {00000000} \
  CONFIG.B_Width {8} \
  CONFIG.CE {false} \
  CONFIG.C_In {false} \
  CONFIG.Component_Name {ALU_plus} \
  CONFIG.Latency {0} \
  CONFIG.Out_Width {8} \
] [get_ips ALU_plus]
generate_target {instantiation_template} [get_files c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/ALU_plus/ALU_plus.xci]
generate_target all [get_files  c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/ALU_plus/ALU_plus.xci]
catch { config_ip_cache -export [get_ips -all ALU_plus] }
export_ip_user_files -of_objects [get_files c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/ALU_plus/ALU_plus.xci] -no_script -sync -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/ALU_plus/ALU_plus.xci]
export_simulation -of_objects [get_files c:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.srcs/sources_1/ip/ALU_plus/ALU_plus.xci] -directory C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.ip_user_files/sim_scripts -ip_user_files_dir C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.ip_user_files -ipstatic_source_dir C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.ip_user_files/ipstatic -lib_map_path [list {modelsim=C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.cache/compile_simlib/modelsim} {questa=C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.cache/compile_simlib/questa} {riviera=C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.cache/compile_simlib/riviera} {activehdl=C:/Users/Julia/Desktop/SR/Projekty/procesor_v2/procesor_v2.cache/compile_simlib/activehdl}] -use_ip_compiled_libs -force -quiet
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
launch_simulation
source tb_main_procesor.tcl
run 1000 us
run 1000 us
close_sim
launch_simulation
source tb_main_procesor.tcl
run 1000 us
run 1000 us
current_project procesor
current_project procesor_v2
close_sim
launch_simulation
launch_simulation
launch_simulation
source tb_main_procesor.tcl
add_force {/tb_main_procesor/cpu/instr} -radix hex {00168034 0ns}
run 1000 us
update_compile_order -fileset sources_1
close_sim
launch_simulation
source tb_main_procesor.tcl
add_force {/tb_main_procesor/cpu/instr} -radix hex {0016803 0ns}
run 1000 us
add_force {/tb_main_procesor/cpu/instr} -radix hex {00168034 0ns}
run 1000 us
add_force {/tb_main_procesor/cpu/instr} -radix hex {00116300 0ns}
run 1000 us
run 1000 us
run 1000 us
run 1000 us
run 1000 us
add_force {/tb_main_procesor/cpu/instr} -radix hex {00116200 0ns}
run 1000 us
run 1000 us
run 1000 us
close_sim
close_project
