module and_1_8(out,in0,in1,in2,in3,in4,in5,in6,in7);
	input in0,in1,in2,in3,in4,in5,in6,in7;
	output out;
	
	and_1_4 a1(w1,in0,in1,in2,in3);
	and_1_4 a2(w2,in4,in5,in6,in7);
	and a3(out,w1,w2);
endmodule
