# 4.4 页表缓存（Translation Lookaside Buffer）

如果我们回想一下page table的结构，你可以发现，当你或者处理器从内存加载或者存储数据时，基本上要做3次内存查找，第一次在最高级的page directory，第二次在中间一级的page directory，最后一次在最低一级的page directory。看起来对于一个虚拟内存地址的寻址，需要读三次内存，这里代价有点高。所以实际中，几乎所有的处理器都会有对于最近使用过的的地址翻译的缓存。这个缓存被称为：Translation Lookside Buffer（通常翻译成页表缓存）。你会经常看到它的缩写TLB。基本上来说，这就是Page Table Entry的缓存，也就是PTE的缓存。

当处理器第一次查找一个虚拟地址时，硬件通过3级page table得到最终的PPN，TLB会保存虚拟地址到物理地址的映射关系。这样下一次当你访问同一个虚拟地址时，处理器可以直接查看TLB，TLB会返回物理地址，而不需要通过page table得到结果。

![](../.gitbook/assets/image%20%28148%29.png)

> 学生提问：TLB会保存虚拟地址到物理地址的对应关系，如果在page级别做cache是不是更加高效？
>
> Frans教授：有很多种方法都可以实现TLB，对于你们来说最重要的是知道TLB是存在的。TLB实现的具体细节不是我们要深入讨论的内容。这是处理器中的一些逻辑，对于操作通来说是不可见的，操作系统也不会倒TLB是如何工作的。你们需要知道TLB存在的唯一原因是，如果你切换了page table，操作系统需要告诉处理器当前正在切换page table，处理器会清空TLB。因为本质上来说，如果你切换了page table，TLB中的缓存将不再有用，它们需要被清空否则地址翻译会出错。所以操作系统知道TLB是存在的，但只会时不时的告诉操作系统，现在的TLB不能用了，因为操作系统要切换page table。在RISC-V中，清空TLB的指令是sfence\_vma。

![](../.gitbook/assets/image%20%28173%29.png)

> 学生提问：

