# CONCEPTOS CLAVE 

## 1. CPU (Central Processing Unit)
### Definici√≥n Profunda
La **Unidad Central de Procesamiento** es un circuito digital superscalar que implementa el modelo de ejecuci√≥n de instrucciones de una arquitectura espec√≠fica mediante hardware semiconductor (generalmente CMOS en tecnolog√≠as FinFET modernas).

<img src="https://github.com/user-attachments/assets/e55e6fac-7794-461f-b05d-4b4aeee7b4dc" width="300px" height="150px" />

### PROCESADOR RISC

Un procesador RISC (Reduced Instruction Set Computer) es un tipo de arquitectura de procesador que se basa en un conjunto reducido y optimizado de instrucciones, dise√±adas para ejecutarse r√°pidamente y de forma eficiente, generalmente en un solo ciclo de reloj.
# Comparaci√≥n RISC vs CISC

| Caracter√≠stica          | RISC                              | CISC                              |
|-------------------------|-----------------------------------|-----------------------------------|
| N¬∫ de instrucciones     | Bajo                              | Alto                              |
| Complejidad de instrucciones | Baja                         | Alta                              |
| Acceso a memoria        | Solo LOAD/STORE                  | Varias instrucciones acceden a memoria |
| Tama√±o de instrucci√≥n   | Fijo (generalmente)              | Variable                          |
| Ejemplo                 | ARM, RISC-V                      | x86, x86-64                       |

<img src="https://github.com/user-attachments/assets/998b1d8c-6b21-44fa-ada9-a2fd49b4bb6c" width="200px" height="150px" />

### Arquitectura Detallada
#### Pipeline de Ejecuci√≥n

- **Etapas en procesadores RISC**:
  
  1. **IF** (Instruction Fetch)
     - Lectura desde la memoria cach√© L1i (Instruction Cache)
     - Uso del Program Counter (PC) como puntero
     - Ancho de banda determinado por el bus de instrucciones (typically 64-256 bits en CPUs modernas)

  2. **ID** (Instruction Decode)
     - Decodificaci√≥n mediante PLA (Programmable Logic Array) o microc√≥digo
     - Lectura del banco de registros (Register File)
     - Detecci√≥n de riesgos estructurales y de datos

  3. **EX** (Execution)
     - Operaciones aritm√©ticas en la ALU
     - C√°lculo de direcciones para load/store
     - Ejecuci√≥n en unidades especializadas (FPU, SIMD)

  4. **MEM** (Memory Access)
     - Acceso a cach√© L1d (Data Cache)
     - Manejo de miss/hit (typically 3-5 ciclos de penalizaci√≥n)
     - Escritura en buffer de almacenamiento

  5. **WB** (Write Back)
     - Escritura de resultados en el register file
     - Forwarding de resultados a etapas anteriores

## 2. ALU (Arithmetic Logic Unit)
### Dise√±o a Nivel de Transistores
- **Sumador Ripple-Carry**:
  - Dise√±o b√°sico con propagaci√≥n de carry
  - Latencia de O(n) para n bits
  - Implementaci√≥n con compuertas XOR (Sum) y AND (Carry)

- **Sumador Carry-Lookahead**:
  - Bloques de 4 bits con generaci√≥n/propagaci√≥n
  - Ecuaciones l√≥gicas:
    ```
    G = A AND B
    P = A XOR B
    C_{i+1} = G OR (P AND C_i)
    ```

- **Unidad L√≥gica**:
  - Operaciones soportadas:
    - AND, OR, XOR, NOT
    - Shift l√≥gico/aritm√©tico
    - Operaciones de m√°scara (bit manipulation)

- **Circuitos Especializados**:
  - Multiplicador Booth (radix-4 o radix-8)
  - Divisor SRT (Sweeney, Robertson, Tocher)
  - Unidad de conteo de poblaci√≥n (POPCNT)

## 3. Registros
### Registros de Prop√≥sito General
Usados para c√°lculos temporales, almacenamiento de operandos
- **Caracter√≠sticas**:
  - Tama√±o igual al ancho de palabra (32/64 bits)
  - N√∫mero t√≠pico: 16-32 registros enteros
  - Implementaci√≥n como SRAM multi-ported (3-8 ports)

### Registros Espec√≠ficos
#### Program Counter (PC)
Tienen funciones definidas por la arquitectura del procesador.

- Contador de 32/64 bits con l√≥gica de incremento
- M√∫ltiples fuentes de actualizaci√≥n:
  - Secuencial (+4 bytes t√≠picamente)
  - Saltos relativos (offset codificado)
  - Saltos absolutos (registros o memoria)

#### Stack Pointer (SP)
- Puntero a memoria con auto-incremento/decremento
- Modos de direccionamiento:
  - Pre-decremento (push)
  - Post-incremento (pop)

#### Registro de Estado (FLAGS)
- Bits clave:
  - Z (Zero Flag): Resultado cero
  - C (Carry Flag): Acarreo en operaciones
  - N (Negative): Resultado negativo
  - V (Overflow): Desbordamiento aritm√©tico
  - P (Parity): Paridad del resultado

## 4. Unidad de Control
La Unidad de Control coordina y dirige la ejecuci√≥n de instrucciones en la CPU. Sus responsabilidades incluyen:
- Decodificar la instrucci√≥n obtenida de memoria.
- Generar se√±ales de control para los dem√°s bloques de la CPU.
- Sincronizar las operaciones mediante un reloj.

Puede estar implementada como:
- Unidad cableada (combinacional, m√°s r√°pida).
- Unidad microprogramada (m√°s flexible y compleja).
  

## 5. Buses
### Bus de Datos
- Transporta datos entre CPU, memoria y dispositivos perif√©ricos.
- Es bidireccional.
- Su ancho (8, 16, 32, 64 bits) determina cu√°ntos bits se pueden transferir a la vez.

- Caracter√≠sticas:
  - Ancho: 64-256 bits
  - Velocidad: 2-5 GT/s (GigaTransfers/sec)
  - Esquemas de clock: DDR (Double Data Rate)

### Bus de Direcciones
- Indica la ubicaci√≥n en memoria donde se leer√°n o escribir√°n datos.
- Es unidireccional (CPU ‚Üí memoria).
- u ancho define el espacio direccionable (ej.: 32 bits = 4 GB de memoria direccionable).
- 
- Caracter√≠sticas:
  - Ancho determina espacio direccionable (32/64 bits)
  - Protocolos de arbitraje (round-robin, priority-based)
  - Traducci√≥n de direcciones (MMU)

<img src="https://github.com/user-attachments/assets/aa47c2d7-2b2d-4231-8497-a34227a83455" width="200px" height="150px" />

## 6. Memorias
### RAM (Random Access Memory)

- Es vol√°til: pierde su contenido al apagar el sistema.
- Sirve como memoria principal del sistema.
- Almacena instrucciones y datos de programas en ejecuci√≥n.
- De acceso aleatorio y lectura/escritura.

### ROM (Read Only Memory)

- Es no vol√°til: conserva su contenido sin energ√≠a.
- Almacena firmware y datos permanentes.
- Tradicionalmente de solo lectura, aunque variantes como EEPROM permiten escritura limitada.

#### ¬øSon vigentes los terminos?
S√≠. Aunque las tecnolog√≠as evolucionaron (RAM DDR5, Flash, etc.), los conceptos de RAM y ROM siguen siendo fundamentales y de uso habitual en inform√°tica y sistemas embebidos.

<img src="https://github.com/user-attachments/assets/368c0060-9762-4450-bf4b-e57cb4a5df60" width="200px" height="150px" />


## 7. Opcode
Un opcode (c√≥digo de operaci√≥n) es la parte de una instrucci√≥n de m√°quina que indica a la CPU qu√© operaci√≥n debe realizar. Especifica el tipo de operaci√≥n como:

- ADD: sumar dos operandos.
- MOV: mover datos de un lugar a otro.
- JMP: saltar a otra instrucci√≥n.

# PROGRAMA Y SU ALMACENAMIENTO 

## 1. ¬øQu√© es un programa y d√≥nde se almacena?

**Definici√≥n de programa**:  
Un programa es un conjunto estructurado de instrucciones en c√≥digo m√°quina (binario) que sigue la arquitectura del procesador objetivo, derivado de la compilaci√≥n/ensamblado de c√≥digo fuente.

**Ubicaci√≥n de almacenamiento**:
- **En disco** (persistente):
  - Archivos binarios (`.exe`, `.elf`, `.bin`)
  - Sectores espec√≠ficos del sistema de archivos
  - Formato estructurado (encabezados ELF/PE, secciones .text)

- **En memoria durante ejecuci√≥n** (vol√°til):
  - Segmento de **c√≥digo/texto** (memoria ROM virtual)
  - Cach√© L1i (Instruction Cache) del CPU
  - Mapeado mediante tablas de p√°ginas (MMU)

## 2. Almacenamiento de comentarios

**Ejemplo de comentario**:  
`//variable tipo contador`

**Ubicaciones seg√∫n fase**:

1. **En desarrollo**:
   - Archivo fuente original (ej. `app.c`, `main.py`)
   - Sistemas de control de versi√≥n (Git, SVN)
   - Metadata en IDEs (Visual Studio Code, Eclipse)

2. **Durante compilaci√≥n**:
   - Eliminados en fase de preprocesamiento (C/C++)
   - No se incluyen en el .obj/.o intermedio
   - Excepciones:
     - Lenguajes interpretados (Python, JS): permanecen en el bytecode
     - Comentarios de documentaci√≥n (Doxygen, Javadoc): generan metadata aparte

3. **En el binario final**:
   - Generalmente **no existen** en el ejecutable
   - Casos especiales:
     - Strings de depuraci√≥n (secci√≥n `.debug_info`)
     - Firmware embebido (comentarios en scripts de linker)

## 3. Almacenamiento de variables

Dependiendo del tipo y contexto, una variable puede almacenarse en:

- Memoria RAM, durante la ejecuci√≥n del programa:
 - En el stack (pila): si es una variable local.
 - En el heap (mont√≥n): si se asigna din√°micamente (por ejemplo, con malloc() en C o new en C++).
 - En la zona de datos globales: si es una variable global o est√°tica.
  
- En registros de la CPU: cuando se usa intensamente en c√°lculos, el compilador puede asignarla a registros temporales para mejorar el rendimiento.


**Clasificaci√≥n por tipo**:

| Tipo de Variable       | Ubicaci√≥n F√≠sica                | Organizaci√≥n en Memoria          |
|------------------------|----------------------------------|----------------------------------|
| Variables globales     | Secci√≥n `.data` o `.bss`        | Alineadas a tama√±o de palabra (4/8 bytes) |
| Variables est√°ticas    | Secci√≥n `.data` (inicializadas) | Mapeadas est√°ticamente por linker|
| Variables locales      | Stack (registro SP/FP)          | Frame de pila con offsets fijos  |
| Variables din√°micas    | Heap (malloc/new)               | Administrado por allocator (buddy system, slab) |


# FETCH DECODE EXECUTE

## 1. **Fetch (B√∫squeda de Instrucci√≥n)**
**Qu√© sucede**:  
El CPU *trae* la siguiente instrucci√≥n desde memoria. Es como buscar la siguiente receta en un libro de cocina.

**Detalles t√©cnicos**:
- El **Program Counter (PC)** act√∫a como "dedo se√±alador" que indica la direcci√≥n de memoria
- La instrucci√≥n viaja por el **bus de datos** desde la cach√© L1i (Instruction Cache) al registro de instrucci√≥n
- En x86: El prefetcher ya est√° buscando las siguientes 16-32 bytes especulativamente

**Ejemplo**:  
`PC = 0x80400000 ‚Üí Instrucci√≥n "ADD R1, R2, R3" cargada`

## 2. **Decode (Decodificaci√≥n)**
**Qu√© sucede**:  
El CPU *interpreta* la instrucci√≥n. Similar a traducir los pasos de la receta a acciones concretas.

**Proceso interno**:
- La unidad de control **rompe** el opcode en se√±ales de control
- Se identifican los registros fuente/destino (en arquitecturas RISC)
- En CISC (como x86): El decodificador puede generar m√∫ltiples ¬µops

**Casos especiales**:
- Instrucciones SIMD activan unidades vectoriales
- Saltos activan el predictor de bifurcaci√≥n

**Ejemplo**:  
`"ADD R1, R2, R3" ‚Üí [ALU_OP=ADD, SRC1=R2, SRC2=R3, DEST=R1]`

## 3. **Execute (Ejecuci√≥n)**
**Qu√© sucede**:  
El CPU *realiza* la operaci√≥n. Es el equivalente a mezclar ingredientes seg√∫n la receta.

**D√≥nde ocurre**:
- **Operaciones aritm√©ticas**: En la ALU
- **Accesos a memoria**: En la unidad de carga/almacenamiento
- **Saltos**: En la unidad de control de flujo

**Paralelismo real**:
- M√∫ltiples instrucciones pueden ejecutarse simult√°neamente (superescalaridad)
- Resultados se escriben en el **Reorder Buffer** (ROB) para mantener el orden l√≥gico

**Ejemplo**:  
`ALU suma los valores de R2 (0x5) y R3 (0x3) ‚Üí Resultado 0x8`

<img src="https://github.com/user-attachments/assets/282e6d88-da8a-4f19-930a-c7aa43c79988" width="200px" height="150px" />


# INSTRUCCIONES TIPO A Y C

## Instrucciones Tipo A (Las Calculadoras o Aritmetico - Logicas)

**¬øQu√© hacen?**  
Son como las operaciones b√°sicas de una calculadora, pero trabajando solo con los "cajones - datos " del procesador (los registros).

**Ejemplos cotidianos**:
- `SUMAR R1, R2, R3` ‚û°Ô∏è R1 = R2 + R3
- `MULTIPLICAR R4, R5, R6` ‚û°Ô∏è R4 = R5 √ó R6

**Caracter√≠sticas**:
üîπ **Solo usan datos de los registros** (no tocan la memoria)  
üîπ **Tienen 3 partes**: Qu√© operaci√≥n + 2 datos fuente + 1 destino  
üîπ **Son r√°pidas**: Se resuelven en 1 paso del procesador  

**Analog√≠a**:  
Imagina que est√°s cocinando:
- Los ingredientes ya est√°n en tu mesa de trabajo (registros)
- Los mezclas directamente (operaci√≥n)
- El resultado lo dejas en otro bowl (registro destino)

## Instrucciones Tipo C (Las Gu√≠as Tur√≠sticas)

**¬øQu√© hacen?**  
Deciden "por d√≥nde seguir" en el programa, como un GPS que cambia la ruta.

**Ejemplos comunes**:
- `IR A l√≠nea 50` (salto incondicional)
- `SI X=0 IR A l√≠nea 30` (salto condicional)
- `LLAMAR a funci√≥n` (guarda d√≥nde volver)

**Qu√© pasa internamente**:
1. El CPU "mira" una condici√≥n
2. **Predice** qu√© camino seguir (¬°a veces se equivoca!)
3. Contin√∫a trabajando "por si acaso" (ejecuci√≥n especulativa)


**Analog√≠a**:  
Como leer un "elige tu propia aventura":
- Adivinas qu√© p√°gina seguir
- Si acertaste, ahorraste tiempo
- Si no, debes volver atr√°s

## üîç Comparaci√≥n F√°cil

|              | Tipo A (Calculadora) | Tipo C (GPS) |
|--------------|----------------------|--------------|
| **Uso**      | Hacer c√°lculos       | Cambiar flujo |
| **Velocidad**| Super r√°pida         | Depende      |
| **Riesgo**   | Ninguno              | Puede errar  |
| **Ejemplo**  | 3 + 5                | "Si... ve a..." |


## üí° ¬øPor qu√© importa esto?

1. **Las Tipo A** son el "motor" del programa (hacen el trabajo pesado)
2. **Las Tipo C** son las "decisiones" (hacen el programa din√°mico)
3. Juntas permiten desde sumas hasta inteligencia artificial

**Dato curioso**: En tu tel√©fono ocurren **billones** de estas operaciones cada segundo, casi todas Tipo A, con algunas Tipo C que gu√≠an el proceso.

# DECODIFICACION
Este proceso es llamado tambien el traductor de instrucciones 

## Paso 1: Recibir la Instrucci√≥n (El Paquete Cerrado)
- La CPU **recibe n√∫meros binarios** (como `110010101...`) de la memoria
- Estos n√∫meros son como un "mensaje cifrado" que debe interpretar
- **Ejemplo real**: La secuencia `10110000 01100101` en x86 significa `MOV AL, 65h`

## Paso 2: Romper en Partes (Como Analizar una Receta)
La CPU divide la instrucci√≥n en campos clave:

| Parte de la Instrucci√≥n | Qu√© Indica | Ejemplo (ARM) |
|-------------------------|------------|---------------|
| Primeros 4-6 bits       | Tipo de operaci√≥n (suma, resta, etc.) | `1010` = Suma |
| Siguientes bits         | Registro destino | `001` = Registro R1 |
| Bits intermedios        | Registros fuentes | `010 011` = R2 y R3 |
| √öltimos bits            | Informaci√≥n extra | Modo de desplazamiento |

## Paso 3: Activar Circuitos Correctos (Encender las M√°quinas Necesarias)
- Cada combinaci√≥n de bits **enciende se√±ales el√©ctricas** diferentes
- **Ejemplo visual**:
  ```plaintext
  Instrucci√≥n: ADD R1, R2, R3
  Se√±ales activadas:
  - "Usar la ALU" ‚úÖ
  - "Modo suma" ‚úÖ
  - "Conectar R2 a entrada A" ‚úÖ
  - "Conectar R3 a entrada B" ‚úÖ
  - "Guardar resultado en R1" ‚úÖ

  
  

### *Tabla de fuentes*

| Pagina | Enlace |
|--------------|--------------|
| Amazon Web Services |[AWS](https://aws.amazon.com/what-is/cpu/?utm_source=chatgpt.com)|
|Study Smarter| [ST](https://www.studysmarter.es/resumenes/ciencias-de-la-computacion/organizacion-y-arquitectura-de-computadoras/registros-de-la-cpu/?utm_source=chatgpt.com) |
| HardZone | [HardZone](https://hardzone.es/reportajes/que-es/unidad-control/?utm_source=chatgpt.com)|

