{
   ExpandedHierarchyInLayout: "",
   comment_0: "DRS_nRESET, o_denable
Signals are controlled by CPLD",
   commentid: "comment_0|",
   font_comment_0: "9",
   guistr: "# # String gsaved with Nlview 6.8.5  2018-01-30 bk=1.4354 VDI=40 GEI=35 GUI=JA:1.6 TLS
#  -string -flagsOSRD
preplace port DDR -pg 1 -y 1690 -defaultsOSRD
preplace port LCLK_MUX_N -pg 1 -y 2530 -defaultsOSRD
preplace port ADCLK_MUX_P -pg 1 -y 470 -defaultsOSRD
preplace port ADC_MISO -pg 1 -y 1060 -defaultsOSRD
preplace port CPLD_nCS -pg 1 -y 270 -defaultsOSRD
preplace port DRS_SRIN -pg 1 -y 2580 -defaultsOSRD
preplace port LCLK_MUX_P -pg 1 -y 2510 -defaultsOSRD
preplace port ADC_MOSI -pg 1 -y 810 -defaultsOSRD
preplace port ADC_SCLK -pg 1 -y 910 -defaultsOSRD
preplace port I2C_0 -pg 1 -y 590 -defaultsOSRD
preplace port FIXED_IO -pg 1 -y 1740 -defaultsOSRD
preplace port CPLD_MISO -pg 1 -y 250 -defaultsOSRD
preplace port ADCLK_MUX_N -pg 1 -y 490 -defaultsOSRD
preplace portBus DRS_DTAP2 -pg 1 -y 120 -defaultsOSRD
preplace portBus DRS_DTAP3 -pg 1 -y 150 -defaultsOSRD
preplace portBus Elink_clk_N -pg 1 -y 730 -defaultsOSRD
preplace portBus DRS_DTAP4 -pg 1 -y 180 -defaultsOSRD
preplace portBus ADC_refclk_5_N -pg 1 -y 630 -defaultsOSRD
preplace portBus ADC_refclk_4_N -pg 1 -y 310 -defaultsOSRD
preplace portBus Elink_clk_P -pg 1 -y 1840 -defaultsOSRD
preplace portBus DAC_nCLR -pg 1 -y 830 -defaultsOSRD
preplace portBus ADC_refclk_5_P -pg 1 -y 330 -defaultsOSRD
preplace portBus ADC_refclk_4_P -pg 1 -y 270 -defaultsOSRD
preplace portBus DRS_REFCLK_N -pg 1 -y 400 -defaultsOSRD
preplace portBus MUXOUT_N -pg 1 -y 1460 -defaultsOSRD
preplace portBus CSR_SCLK_N -pg 1 -y 450 -defaultsOSRD
preplace portBus ADC_refclk_3_N -pg 1 -y 290 -defaultsOSRD
preplace portBus CSR_MOSI -pg 1 -y 470 -defaultsOSRD
preplace portBus DRS_SROUT -pg 1 -y 2180 -defaultsOSRD
preplace portBus ADC_refclk_2_N -pg 1 -y 350 -defaultsOSRD
preplace portBus DRS_SRCLK -pg 1 -y 2140 -defaultsOSRD
preplace portBus DRS_REFCLK_P -pg 1 -y 420 -defaultsOSRD
preplace portBus MUXOUT_P -pg 1 -y 2160 -defaultsOSRD
preplace portBus CSR_SCLK_P -pg 1 -y 510 -defaultsOSRD
preplace portBus ADC_refclk_3_P -pg 1 -y 550 -defaultsOSRD
preplace portBus DRS_DWRITE -pg 1 -y 770 -defaultsOSRD
preplace portBus ADC_refclk_1_N -pg 1 -y 250 -defaultsOSRD
preplace portBus DRS_A -pg 1 -y 2020 -defaultsOSRD
preplace portBus ADC_refclk_2_P -pg 1 -y 370 -defaultsOSRD
preplace portBus Elink_N -pg 1 -y 690 -defaultsOSRD
preplace portBus CSR_nCS -pg 1 -y 570 -defaultsOSRD
preplace portBus B0_TRG -pg 1 -y 1080 -defaultsOSRD
preplace portBus ADC_refclk_1_P -pg 1 -y 850 -defaultsOSRD
preplace portBus DRS_DTAP0 -pg 1 -y 60 -defaultsOSRD
preplace portBus MUX_SEL -pg 1 -y 1420 -defaultsOSRD
preplace portBus Elink_P -pg 1 -y 710 -defaultsOSRD
preplace portBus DRS_DTAP1 -pg 1 -y 90 -defaultsOSRD
preplace portBus DRS_RSLOAD -pg 1 -y 650 -defaultsOSRD
preplace inst xlslice_18 -pg 1 -lvl 9 -y 840 -defaultsOSRD
preplace inst util_ds_buf_1 -pg 1 -lvl 9 -y 1850 -defaultsOSRD
preplace inst dac_i2c_0 -pg 1 -lvl 8 -y 640 -defaultsOSRD
preplace inst axi_dma_0 -pg 1 -lvl 4 -y 2400 -defaultsOSRD
preplace inst xlslice_0 -pg 1 -lvl 1 -y 1540 -defaultsOSRD
preplace inst xlslice_7to14 -pg 1 -lvl 2 -y 2140 -defaultsOSRD
preplace inst xlslice_1 -pg 1 -lvl 1 -y 1350 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 3 -y 2500 -defaultsOSRD
preplace inst util_ds_buf_3 -pg 1 -lvl 9 -y 2300 -defaultsOSRD
preplace inst ADC_refclk_OBUFDS -pg 1 -lvl 9 -y 290 -defaultsOSRD
preplace inst axi_smc -pg 1 -lvl 7 -y 1530 -defaultsOSRD
preplace inst xlconstant_1 -pg 1 -lvl 2 -y 2470 -defaultsOSRD
preplace inst xlslice_2 -pg 1 -lvl 7 -y 510 -defaultsOSRD
preplace inst reset_init_0 -pg 1 -lvl 2 -y 1930 -defaultsOSRD
preplace inst CPLD_ctrl_0 -pg 1 -lvl 8 -y 420 -defaultsOSRD
preplace inst util_ds_buf_5 -pg 1 -lvl 9 -y 610 -defaultsOSRD
preplace inst reset_50M_0 -pg 1 -lvl 2 -y 2330 -defaultsOSRD
preplace inst fit_timer_0 -pg 1 -lvl 2 -y 1570 -defaultsOSRD
preplace inst M1to5_0 -pg 1 -lvl 9 -y 2140 -defaultsOSRD
preplace inst xlconcat_0 -pg 1 -lvl 7 -y 1750 -defaultsOSRD
preplace inst util_vector_logic_0 -pg 1 -lvl 2 -y 1820 -defaultsOSRD
preplace inst axi_gpio_0 -pg 1 -lvl 4 -y 580 -defaultsOSRD
preplace inst M1to5_1 -pg 1 -lvl 9 -y 2010 -defaultsOSRD
preplace inst axi_gpio_1 -pg 1 -lvl 4 -y 410 -defaultsOSRD
preplace inst xlconcat_1 -pg 1 -lvl 8 -y 1290 -defaultsOSRD
preplace inst util_vector_logic_1 -pg 1 -lvl 2 -y 1710 -defaultsOSRD
preplace inst c_counter_binary_0 -pg 1 -lvl 7 -y 1260 -defaultsOSRD
preplace inst M1to5_2 -pg 1 -lvl 9 -y 2460 -defaultsOSRD
preplace inst clk_mon_0 -pg 1 -lvl 4 -y 260 -defaultsOSRD
preplace inst c_counter_binary_1 -pg 1 -lvl 8 -y 1440 -defaultsOSRD
preplace inst xlconcat_2 -pg 1 -lvl 9 -y 1260 -defaultsOSRD
preplace inst util_ds_buf_ADCLK -pg 1 -lvl 3 -y 470 -defaultsOSRD
preplace inst xlslice_4to6 -pg 1 -lvl 2 -y 2040 -defaultsOSRD
preplace inst xlconcat_3 -pg 1 -lvl 3 -y 100 -defaultsOSRD
preplace inst ADC -pg 1 -lvl 4 -y 1368 -defaultsOSRD
preplace inst DRS_A_test_0 -pg 1 -lvl 7 -y 2080 -defaultsOSRD
preplace inst xlslice_3to3 -pg 1 -lvl 7 -y 760 -defaultsOSRD
preplace inst Signal_sel_0 -pg 1 -lvl 3 -y 2370 -defaultsOSRD
preplace inst xlslice_2to2 -pg 1 -lvl 1 -y 1680 -defaultsOSRD
preplace inst ps7_0_axi_periph -pg 1 -lvl 3 -y 830 -defaultsOSRD
preplace inst delay_module_0 -pg 1 -lvl 8 -y 2080 -defaultsOSRD
preplace inst xlslice_15 -pg 1 -lvl 3 -y 2230 -defaultsOSRD
preplace inst rst_FIFO_100M -pg 1 -lvl 2 -y 1390 -defaultsOSRD
preplace inst Elink_output_0 -pg 1 -lvl 8 -y 1920 -defaultsOSRD
preplace inst delay_module_1 -pg 1 -lvl 8 -y 2260 -defaultsOSRD
preplace inst enable_signal_0 -pg 1 -lvl 8 -y 830 -defaultsOSRD
preplace inst xlslice_16 -pg 1 -lvl 1 -y 1900 -defaultsOSRD
preplace inst rst_ps7_0_100M -pg 1 -lvl 2 -y 1210 -defaultsOSRD
preplace inst trigger_logic_0 -pg 1 -lvl 3 -y 2060 -defaultsOSRD
preplace inst util_ds_buf_0 -pg 1 -lvl 9 -y 1610 -defaultsOSRD
preplace inst DRS4_firmware_1 -pg 1 -lvl 4 -y 2840 -defaultsOSRD
preplace inst xlslice_17 -pg 1 -lvl 4 -y 2570 -defaultsOSRD
preplace inst Vibufds_diff_out_0 -pg 1 -lvl 3 -y 1860 -defaultsOSRD
preplace inst util_ds_buf_LCLK -pg 1 -lvl 3 -y 2620 -defaultsOSRD
preplace inst fifo8b_2_axis_0 -pg 1 -lvl 3 -y 1670 -defaultsOSRD
preplace inst processing_system7_0 -pg 1 -lvl 8 -y 1630 -defaultsOSRD
preplace netloc xlslice_2_Dout 1 7 1 2950
preplace netloc xlslice_11_Dout 1 1 1 220J
preplace netloc ADC_refclk_OBUFDS_OBUF_DS_P_0 1 9 1 3860
preplace netloc ps7_0_axi_periph_M08_AXI 1 3 1 1300
preplace netloc util_ds_buf_1_OBUF_DS_P 1 9 1 N
preplace netloc CPLD_ctrl_0_CPLD_SPI_MOSI 1 8 2 3490 470 N
preplace netloc xlslice_3_Dout1 1 2 1 700J
preplace netloc ADC_refclk_OBUFDS_OBUF_DS_P_1 1 9 1 3790
preplace netloc ADC_o_outfifo_wr_en 1 2 3 770 1550 1220J 1568 1770
preplace netloc axi_gpio_0_gpio2_io_o 1 0 9 -20 1840 210 2210 620 2300 1360 730 1790 760 N 760 2460 700 2970 720 3460
preplace netloc axi_dma_0_mm2s_introut 1 4 3 1840 1740 N 1740 N
preplace netloc ADC_refclk_OBUFDS_OBUF_DS_P_2 1 9 1 3800
preplace netloc util_vector_logic_0_Res 1 2 1 620
preplace netloc dac_i2c_0_DAC_I2C 1 8 2 3460 540 3830
preplace netloc processing_system7_0_FIXED_IO 1 8 2 3460 1740 NJ
preplace netloc MUXOUT_P_1 1 0 3 -30J 1620 220J 1640 680J
preplace netloc axi_gpio_1_gpio_io_o 1 4 3 1920J 650 N 650 2520
preplace netloc ADC_refclk_OBUFDS_OBUF_DS_N_0 1 9 1 3860
preplace netloc rst_ps7_0_100M_peripheral_aresetn 1 2 6 740 1130 1350 740 1770 770 N 770 2500 690 2960
preplace netloc axi_smc_M00_AXI 1 7 1 2930
preplace netloc xlconcat_2_dout 1 4 6 1850J 660 N 660 2510 450 2990 520 N 520 3800
preplace netloc ADCLK_MUX_N_1 1 0 3 NJ 490 NJ 490 NJ
preplace netloc ADC_refclk_OBUFDS_OBUF_DS_N_1 1 9 1 3800
preplace netloc ps7_0_axi_periph_M02_AXI 1 3 1 1320
preplace netloc ADC_refclk_OBUFDS_OBUF_DS_N_2 1 9 1 3840
preplace netloc fit_timer_0_Interrupt 1 2 1 640
preplace netloc rst_FIFO_100M_peripheral_aresetn 1 2 2 660 1120 1370
preplace netloc util_ds_buf_2_OBUF_DS_N 1 9 1 3790
preplace netloc xlconcat_1_dout 1 8 1 3450
preplace netloc ps7_0_axi_periph_M04_AXI 1 3 5 NJ 830 1760J 620 N 620 2450 420 2930
preplace netloc DRS4_firmware_1_o_refclk_p 1 4 5 1930 2340 N 2340 N 2340 N 2340 3480
preplace netloc DRS4_firmware_1_o_A3_0 1 4 3 1870 2150 N 2150 2450
preplace netloc xlslice_2to2_Dout 1 1 1 200J
preplace netloc fifo8b_2_axis_0_M00_AXIS 1 3 1 1200
preplace netloc ADC_o_busy 1 1 4 250 1500 710 1530 1250J 1558 1780
preplace netloc util_ds_buf_2_OBUF_DS_P 1 9 1 3850
preplace netloc xlconcat_0_dout 1 7 1 2970
preplace netloc c_counter_binary_1_Q 1 8 1 3460
preplace netloc axi_dma_0_M_AXI_SG 1 4 3 1810 1490 N 1490 N
preplace netloc ps7_0_axi_periph_M03_AXI 1 3 1 1210
preplace netloc DRS4_firmware_1_o_stop_cell_ready 1 3 2 1390 1590 1800
preplace netloc CPLD_ctrl_0_CPLD_SPI_nCS 1 8 2 N 450 3790
preplace netloc M1to5_0_out5 1 9 1 N
preplace netloc util_ds_buf_3_OBUF_DS_N 1 9 1 3870
preplace netloc CPLD_ctrl_0_CPLD_Mux_sel 1 2 8 780 1560 1200J 1578 1800J 1380 NJ 1380 NJ 1380 NJ 1380 3480J 1420 NJ
preplace netloc processing_system7_0_DDR 1 8 2 3470 1540 3800J
preplace netloc xlslice_5_Dout 1 9 1 3920
preplace netloc util_ds_buf_0_OBUF_DS_N 1 9 1 3890
preplace netloc c_counter_binary_0_Q 1 7 1 2960
preplace netloc util_ds_buf_4_OBUF_DS_N 1 9 1 3870
preplace netloc ROController_0_o_wr_fifo_en 1 4 3 N 1328 N 1328 2460
preplace netloc util_ds_buf_ADCLK1_IBUF_OUT 1 3 1 1290
preplace netloc trigger_logic_0_o_out_trigger 1 3 1 1190
preplace netloc util_ds_buf_3_OBUF_DS_P 1 9 1 3880
preplace netloc util_ds_buf_0_OBUF_DS_P 1 9 1 3900
preplace netloc ADC_MISO_1 1 0 4 NJ 1060 NJ 1060 730J 1110 1290J
preplace netloc enable_signal_0_signal_out 1 8 1 3450
preplace netloc util_ds_buf_4_OBUF_DS_P 1 9 1 3880
preplace netloc DRS4_firmware_1_o_srin 1 4 3 1890 2190 N 2190 2470
preplace netloc DRS_DTAP4_1 1 0 3 NJ 180 NJ 180 740
preplace netloc xlconstant_1_dout 1 2 1 710J
preplace netloc LCLK_MUX_N_1 1 0 3 NJ 2530 NJ 2530 700J
preplace netloc ps7_0_axi_periph_M00_AXI 1 3 5 NJ 750 NJ 750 N 750 2450 680 2970
preplace netloc DRS_DTAP1_1 1 0 3 NJ 90 NJ 90 650
preplace netloc util_ds_buf_0_BUFH_O 1 3 1 1400
preplace netloc delay_module_0_signal_out 1 8 1 3450
preplace netloc processing_system7_0_FCLK_RESET0_N 1 1 8 230 2230 610J 2290 1330J 2270 NJ 2270 N 2270 2480 2330 N 2330 3430
preplace netloc xlslice_1_Dout 1 1 1 210J
preplace netloc ADC_ADC_SCLK 1 4 6 1770 910 NJ 910 NJ 910 NJ 910 NJ 910 NJ
preplace netloc DRS4_firmware_1_o_srclk 1 4 3 1910 2230 N 2230 2490
preplace netloc reset_50M_0_peripheral_aresetn 1 2 5 690 1790 1170 2260 NJ 2260 N 2260 2520
preplace netloc ps7_0_axi_periph_M01_AXI 1 3 1 1330
preplace netloc DRS_DTAP0_1 1 0 3 NJ 60 NJ 60 N
preplace netloc ADC_o_data_clk 1 4 4 NJ 1428 N 1428 N 1428 2930
preplace netloc axi_dma_0_M_AXI_MM2S 1 4 3 1820 1510 N 1510 N
preplace netloc CPLD_nCS_1 1 0 8 NJ 270 NJ 270 NJ 270 1210J 680 1770J 640 N 640 2500 440 2960
preplace netloc xlslice_0_Dout 1 1 1 210
preplace netloc DRS_A_test_0_o_SRCLK 1 7 1 2970
preplace netloc LCLK_MUX_P_1 1 0 3 -20J 2620 NJ 2620 NJ
preplace netloc ADC_o_ascii 1 2 3 760 1540 1240J 1548 1760
preplace netloc DRS4_firmware_1_o_stop_cell 1 3 2 1400 1600 1780
preplace netloc axi_dma_0_M_AXI_S2MM 1 4 3 1830 1530 N 1530 N
preplace netloc DRS_A_test_0_o_A_vec 1 7 3 2980J 1980 3470J 1950 3800J
preplace netloc DRS_DTAP3_1 1 0 3 NJ 150 NJ 150 720
preplace netloc Vibufds_diff_out_0_o_MUXOUT_N 1 3 1 1300
preplace netloc rst_ps7_0_100M_interconnect_aresetn 1 2 1 640
preplace netloc ADC_ADC_MOSI 1 4 6 1760 900 NJ 900 NJ 900 NJ 900 NJ 900 3910J
preplace netloc Vibufds_diff_out_0_o_MUXOUT_P 1 3 1 1270
preplace netloc Net 1 4 1 N
preplace netloc i_in_trigger_1 1 0 3 NJ 1080 NJ 1080 670J
preplace netloc xlslice_3to4_Dout 1 4 3 1900J 2250 N 2250 2510
preplace netloc MUXOUT_N_1 1 0 3 NJ 1460 210J 1490 700J
preplace netloc processing_system7_0_FCLK_CLK1 1 1 8 240 1110 720 390 1310 1630 N 1630 N 1630 2520 1630 2980 1500 3430
preplace netloc processing_system7_0_FCLK_CLK2 1 1 8 250 2220 650 1930 1220 1930 N 1930 NJ 1930 2500 1820 N 1820 3440
preplace netloc M1to5_2_out5 1 9 1 3940
preplace netloc processing_system7_0_FCLK_CLK3 1 8 1 3490
preplace netloc o_fifo_data_count 1 3 1 N
preplace netloc xlslice_3to3_Dout 1 7 1 2970
preplace netloc ps7_0_axi_periph_M06_AXI 1 3 1 1200
preplace netloc DRS_DTAP2_1 1 0 3 NJ 120 NJ 120 650
preplace netloc util_vector_logic_1_Res 1 2 1 630
preplace netloc ADCLK_MUX_P_1 1 0 3 NJ 470 NJ 470 NJ
preplace netloc fifo_generator_0_rd_data_count 1 4 4 1790J 1318 N 1318 2450 1200 2970
preplace netloc Signal_sel_0_O 1 3 1 1180
preplace netloc DRS4_firmware_1_o_dwrite_for_trigger 1 3 2 1380 1620 1790
preplace netloc ps7_0_axi_periph_M05_AXI 1 3 1 1260
preplace netloc DRS_A_test_0_o_dwrite 1 7 2 2990 2010 N
preplace netloc rst_FIFO_100M_peripheral_reset 1 2 2 750 1278 NJ
preplace netloc DRS4_firmware_1_o_rsrload 1 4 3 1880 2170 N 2170 2460
preplace netloc xlslice_15_Dout 1 3 1 1280J
preplace netloc M1to5_1_out5 1 9 1 3950
preplace netloc i_next_fifo_full_1 1 3 1 1230
preplace netloc processing_system7_0_M_AXI_GP0 1 2 7 740 550 1360J 670 NJ 670 N 670 N 670 2930 560 3440
preplace netloc DRS_A_test_0_o_SRIN 1 7 3 2940J 2150 3480J 2080 3800J
preplace netloc CPLD_ctrl_0_CPLD_SPI_SCLK 1 8 1 3470
preplace netloc DRS_A_test_0_o_RSRLOAD 1 7 1 2930
preplace netloc CPLD_MISO_1 1 0 8 NJ 250 NJ 250 NJ 250 1390J 490 1910J 630 N 630 2460 430 2950
preplace netloc DRS4_firmware_1_o_dwrite 1 4 3 1920 2210 N 2210 2480
preplace netloc xlconstant_0_dout 1 3 1 1160J
preplace netloc DRS4_firmware_0_o_srclk_R2 1 4 4 1850 820 N 820 N 820 N
preplace netloc delay_module_1_signal_out 1 8 1 3450
preplace netloc xlslice_2_Dout2 1 2 1 610J
preplace netloc DRS_SROUT_1 1 0 3 NJ 2180 200J 2200 630J
preplace netloc axi_dma_0_s2mm_introut 1 4 3 1860 1760 N 1760 N
preplace netloc util_ds_buf_5_OBUF_DS_N 1 9 1 3810
preplace netloc util_ds_buf_ADCLK_IBUF_OUT 1 3 1 1340
preplace netloc util_ds_buf_1_OBUF_DS_N 1 9 1 3930
preplace netloc util_ds_buf_5_OBUF_DS_P 1 9 1 3820
preplace cgraphic comment_0 place right -1056 828 textcolor 4 linecolor 3 linewidth 2
levelinfo -pg 1 -50 90 430 970 1580 2090 2430 2790 3210 3640 6190 -top -840 -bot 3220
",
}
{
   da_axi4_cnt: "34",
   da_board_cnt: "3",
   da_clkrst_cnt: "16",
   da_ps7_cnt: "1",
}
{
   /comment_0: "comment_0",
}