
------------------------------------- Proof -------------------------------------

PRE	S0= PC[Out]=addr                                            Premise(F1)
	S1= ICache[addr]={17,0,rT,rD,0}                             Premise(F3)
	S2= CP1[rD]=a                                               Premise(F4)

IF	S3= PC.Out=addr                                             PC-Out(S0)
	S4= PC.Out=>ICache.IEA                                      Premise(F43)
	S5= ICache.IEA=addr                                         Path(S3,S4)
	S6= ICache.Out={17,0,rT,rD,0}                               ICache-Search(S5,S1)
	S7= ICache.Out=>IR_ID.In                                    Premise(F50)
	S8= IR_ID.In={17,0,rT,rD,0}                                 Path(S6,S7)
	S9= CtrlIR_ID=1                                             Premise(F79)
	S10= [IR_ID]={17,0,rT,rD,0}                                 IR_ID-Write(S8,S9)
	S11= CtrlCP1=0                                              Premise(F80)
	S12= CP1[rD]=a                                              CP1-Hold(S2,S11)
	S13= CtrlPC=0                                               Premise(F91)
	S14= CtrlPCInc=1                                            Premise(F92)
	S15= PC[Out]=addr+4                                         PC-Inc(S0,S13,S14)

ID	S16= IR_ID.Out20_16=rT                                      IR-Out(S10)
	S17= IR_ID.Out15_11=rD                                      IR-Out(S10)
	S18= IR_ID.Out15_11=>CP1.RReg                               Premise(F195)
	S19= CP1.RReg=rD                                            Path(S17,S18)
	S20= CP1.Rdata=a                                            CP1-Read(S19,S12)
	S21= CP1.Rdata=>GPR.WData                                   Premise(F232)
	S22= GPR.WData=a                                            Path(S20,S21)
	S23= IR_ID.Out20_16=>GPR.WReg                               Premise(F233)
	S24= GPR.WReg=rT                                            Path(S16,S23)
	S25= CtrlGPR=1                                              Premise(F281)
	S26= GPR[rT]=a                                              GPR-Write(S24,S22,S25)
	S27= CtrlPC=0                                               Premise(F283)
	S28= CtrlPCInc=0                                            Premise(F284)
	S29= PC[Out]=addr+4                                         PC-Hold(S15,S27,S28)

EX	S30= CtrlGPR=0                                              Premise(F377)
	S31= GPR[rT]=a                                              GPR-Hold(S26,S30)
	S32= CtrlPC=0                                               Premise(F379)
	S33= CtrlPCInc=0                                            Premise(F380)
	S34= PC[Out]=addr+4                                         PC-Hold(S29,S32,S33)

MEM	S35= CtrlGPR=0                                              Premise(F473)
	S36= GPR[rT]=a                                              GPR-Hold(S31,S35)
	S37= CtrlPC=0                                               Premise(F475)
	S38= CtrlPCInc=0                                            Premise(F476)
	S39= PC[Out]=addr+4                                         PC-Hold(S34,S37,S38)

DMMU1	S40= CtrlGPR=0                                              Premise(F569)
	S41= GPR[rT]=a                                              GPR-Hold(S36,S40)
	S42= CtrlPC=0                                               Premise(F571)
	S43= CtrlPCInc=0                                            Premise(F572)
	S44= PC[Out]=addr+4                                         PC-Hold(S39,S42,S43)

DMMU2	S45= CtrlGPR=0                                              Premise(F665)
	S46= GPR[rT]=a                                              GPR-Hold(S41,S45)
	S47= CtrlPC=0                                               Premise(F667)
	S48= CtrlPCInc=0                                            Premise(F668)
	S49= PC[Out]=addr+4                                         PC-Hold(S44,S47,S48)

WB	S50= CtrlGPR=0                                              Premise(F761)
	S51= GPR[rT]=a                                              GPR-Hold(S46,S50)
	S52= CtrlPC=0                                               Premise(F763)
	S53= CtrlPCInc=0                                            Premise(F764)
	S54= PC[Out]=addr+4                                         PC-Hold(S49,S52,S53)

POST	S51= GPR[rT]=a                                              GPR-Hold(S46,S50)
	S54= PC[Out]=addr+4                                         PC-Hold(S49,S52,S53)

