## 数字逻辑实验报告 ##
### 日志 ###
   ##### 2017.06.29 ##### 
   上午布置试验任务，熟悉设备；
   下午学习vhdl语言，初步设计计数器器件原理图，确定系统时钟的频率，确定输入输出。然后初步用vhdl构建十进制计数器，六进制计数器.并且生成原件，在Block Diagram
   文件中连接所声成的部件，在Assignments->Pin planner中锁定输入输出对应的管脚，编译，并且通过Tools->Programmer下载到max 7000s中，并且首次在tec-8中实现了初步的demo
   ##### 2017.06.30 #####
   开始调试电子时钟，调试目标分为六个阶段：
   * 试验台上的6个数码管显示正确的时、分、秒。
        * 刚开始最后一个数字总是有乱码，并且在没有信号的时候乱跳，改进方法：重新设计七段译码器，删除无用的逻辑判断，增加。
        * 宏单元数量是89
   * 能使电子钟复位（清零）。
        * 在计数器上设置clr信号，当产生一个上升沿的信号时，数位清零。
        * 清零后逻辑不正常，出现乱码，解决办法：对所有不在使用状态的接口接地。
   * 能随时启动或者停止电子钟运行。
        * 增加启停端口，在计数器内部设置启停逻辑判断信号，当pin K1有效时，在clk 1hz 信号判断逻辑中添加and 逻辑，只有K1无效并且有上升沿信号的时候计数器才
        增加。
        * 停止后不能再次启动。改进方法：在每一次clk信号后面检测k1的信号，防止无效的时候，无法启动，实现实时对应。
        * 停止后再次启动从零开始，改进方法：在每次暂停的时候锁定当前定时器状态，在下次k1信号有效时继续。
   * 修改时、分、秒的值。
        * 在启停逻辑的基础上，将启停逻辑改变为修改逻辑，在每次切换到修改逻辑的时候，如果没有任何端口有效的情况下，闪烁，闪烁的频率与时钟频率相同，修改位置对应六个开关，没一个有效的时候就能接受从qd来的信号并随之增加，设置完之后，当前数码管显示的是设置的目标时间，当k2有效时就会把数目关时间设置为当前的时间并且开始计时
        * 闪烁的时候有可能出现闪烁过于快，而不是信号的时间，这个时候可能是系统内部时钟干扰。
        * 修改以后从零开始，解决办法：每次设置修改状态之前，将当前状态保存，根据k2的状态确定究竟是用修改后的值还是之前的值。        
##### 2017.07.01 #####
* 增加提醒音乐模块。
     * 先单独的写好音乐模块，发声频率的算法：根据系统的时钟，如果声音频率的时钟信号是10000hz，那么当输入的数是10000/声音频率/2的2进制码时，扬声器         发出对应频率的声音。
     * 声音模块占用了太多宏单元，改变发声模式，由一段音乐改变为单一音调的声音
* 具有报时功能，整点时喇叭鸣叫。
     * 在每次到达整点信号的时候就抛出一个脉冲，音乐模块在接收到脉冲时候发出间断报时的声音
     * 在每次
### 优化日志 ###

### 参考论文 ###
* 基于硬件描述语言(VHDL)的数字时钟设计[J]. 刘君,常明,秦娟,张晟,耿璐.  天津理工大学学报. 2007(04)
* FPGA系统设计与实例[M]. 人民邮电出版社 , 杨晓慧, 2009
* Hardware design and implementation of a novel ANN-based shaotic generator in FPGA[J]. Murat Alçin,İhsan Pehlivan,İsmail Koyuncu.  Optik - International Journal for Light and Electron Optics.
   
   
